JPH0770726B2 - 炭化珪素を用いた電界効果トランジスタ - Google Patents
炭化珪素を用いた電界効果トランジスタInfo
- Publication number
- JPH0770726B2 JPH0770726B2 JP14561889A JP14561889A JPH0770726B2 JP H0770726 B2 JPH0770726 B2 JP H0770726B2 JP 14561889 A JP14561889 A JP 14561889A JP 14561889 A JP14561889 A JP 14561889A JP H0770726 B2 JPH0770726 B2 JP H0770726B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- effect transistor
- field effect
- layer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は，炭化珪素を用いた電界効果トランジスタに関
し，さらに詳しくはソース領域および／またはドレイン
領域として炭化珪素と金属またはその化合物とのショッ
トキー接合を有する電界効果トランジスタに関する。
し，さらに詳しくはソース領域および／またはドレイン
領域として炭化珪素と金属またはその化合物とのショッ
トキー接合を有する電界効果トランジスタに関する。
（従来の技術） 炭化珪素（SiC）は広い禁制帯幅（2.2〜3.3eV）を有す
る半導体材料であって，熱的，化学的，おおよび機械的
に極めて安定であり，放射線損傷にも強いという優れた
特徴を持っている。また，炭化珪素中における電子の飽
和移動速度は，珪素（Si）などの他の半導体材料に比べ
て大きい。一般に，珪素のような従来の半導体材料を用
いた半導体装置は，特に高温，高出力駆動，放射線照
射，高周波動作などの苛酷な条件下では使用が困難であ
る。従って，炭化珪素を用いた半導体装置は，このよう
な苛酷な条件下でも使用し得る半導体装置として広範な
分野での利用が期待されている。
る半導体材料であって，熱的，化学的，おおよび機械的
に極めて安定であり，放射線損傷にも強いという優れた
特徴を持っている。また，炭化珪素中における電子の飽
和移動速度は，珪素（Si）などの他の半導体材料に比べ
て大きい。一般に，珪素のような従来の半導体材料を用
いた半導体装置は，特に高温，高出力駆動，放射線照
射，高周波動作などの苛酷な条件下では使用が困難であ
る。従って，炭化珪素を用いた半導体装置は，このよう
な苛酷な条件下でも使用し得る半導体装置として広範な
分野での利用が期待されている。
しかしながら、大きな面積を有し，かつ高品質の炭化珪
素単結晶を，生産性を考慮した工業的規模で安定に供給
し得る結晶成長技術は確立させていない。それゆえ，炭
化珪素は，上述のような多くの利点および可能性を有す
る半導体材料であるにもかかわらず，それを用いた半導
体装置の実用化が阻まれている。
素単結晶を，生産性を考慮した工業的規模で安定に供給
し得る結晶成長技術は確立させていない。それゆえ，炭
化珪素は，上述のような多くの利点および可能性を有す
る半導体材料であるにもかかわらず，それを用いた半導
体装置の実用化が阻まれている。
この問題点を解決するために，安価で入手の容易な珪素
単結晶基板上に，大きな面積を有する良質の炭化珪素単
結晶を，化学的気相成長法（CVD法）で形成する方法が
提案されている（特開昭59−203799号）。この方法で
は，炭化珪素単結晶を気相成長させる際に適当な不純物
を添加すれば，得られた炭化珪素単結晶の伝導型や不純
物濃度を制後することができる。それゆえ，この方法で
得られた炭化珪素結晶を用いて各種の半導体装置が開発
されている。これらのなかには，炭化珪素半導体をチャ
ネル形成層に用いたMOS構造の反転型電界効果トランジ
スタのような半導体装置も含まれている。
単結晶基板上に，大きな面積を有する良質の炭化珪素単
結晶を，化学的気相成長法（CVD法）で形成する方法が
提案されている（特開昭59−203799号）。この方法で
は，炭化珪素単結晶を気相成長させる際に適当な不純物
を添加すれば，得られた炭化珪素単結晶の伝導型や不純
物濃度を制後することができる。それゆえ，この方法で
得られた炭化珪素結晶を用いて各種の半導体装置が開発
されている。これらのなかには，炭化珪素半導体をチャ
ネル形成層に用いたMOS構造の反転型電界効果トランジ
スタのような半導体装置も含まれている。
一般に,MOS反転型電界効果トランジスタにおいては，半
導体基板またはその上に形成された半導体にチャネル形
成層を設け，該チャネル形成層に，該チャネル形成層と
は異なる伝導型を有するソース領域およびドレイン領域
を設けなければならない。つまり,p型のチャネル形成層
を用いたｎ−チャネル反転型の場合には，該ｐ型チャネ
ル形成層にｎ型のソース領域およびドレイン領域を形成
する必要があり，逆にｎ型のチャネル形成層を用いたｐ
−チャネル反転型の場合には，該ｎ型チャネル形成層に
ｐ型のソース領域及びドレイン領域を形成する必要があ
る。このような電界効果トランジスタが良好の素子特性
を示すためには，そのソース領域およびトレイン領域
が，次のような２つの条件を満足する必要がある。第１
に，リーク電流を低減させるために，ソース領域および
ドレイン領域とチャネル形成層とのpn接合が良好な特性
を有さなければならない。第２に，トランジスタのオン
抵抗を低下させるために，ソース領域およびドレイン領
域自体の抵抗，ならびにこれらの領域と配線用金属との
間の接触抵抗が充分に小さくなければならない。
導体基板またはその上に形成された半導体にチャネル形
成層を設け，該チャネル形成層に，該チャネル形成層と
は異なる伝導型を有するソース領域およびドレイン領域
を設けなければならない。つまり,p型のチャネル形成層
を用いたｎ−チャネル反転型の場合には，該ｐ型チャネ
ル形成層にｎ型のソース領域およびドレイン領域を形成
する必要があり，逆にｎ型のチャネル形成層を用いたｐ
−チャネル反転型の場合には，該ｎ型チャネル形成層に
ｐ型のソース領域及びドレイン領域を形成する必要があ
る。このような電界効果トランジスタが良好の素子特性
を示すためには，そのソース領域およびトレイン領域
が，次のような２つの条件を満足する必要がある。第１
に，リーク電流を低減させるために，ソース領域および
ドレイン領域とチャネル形成層とのpn接合が良好な特性
を有さなければならない。第２に，トランジスタのオン
抵抗を低下させるために，ソース領域およびドレイン領
域自体の抵抗，ならびにこれらの領域と配線用金属との
間の接触抵抗が充分に小さくなければならない。
（発明が解決しようとする課題） 通常，チャネル形成層にソース領域およびドレイン領域
を形成するには，不純物熱拡散法またはイオン注入法が
用いられている。チャネル形成層が珪素からなる半導体
装置の場合，これらの方法は，いずれも有用であり，す
でにデバイスプロセス技術として確立されている。これ
に対し，チャネル形成層が炭化珪素からなる半導体装置
の場合には，以下の理由から，これらの方法は適当では
ない。まず，不純物熱拡散法では，炭素珪素中における
不純物の拡散係数が小さいので,1,600℃以上の高い拡散
温度が必要である。従って，不純物濃度を制御すること
が困難であり，しかも用いた半導体基板やチャネル形成
層が劣化するおそれがある。他方，イオン注入法の場合
には，炭化珪素中に注入された不純物は，比較的安定に
存在しており，そのイオン化の割合が小さい。従って，
チャネル形成層に設けたソース領域およびドレイン領域
の抵抗が充分に低下しない。また，イオン注入法では，
充分良好な特性をするpn接合が得られない。それゆえ，
現在開発されている炭化珪素を用いたMOS型電界効果ト
ランジスタは，リーク電流が大きいことやオン抵抗が大
きいことが問題となり実用化されるまでには至っていな
い。
を形成するには，不純物熱拡散法またはイオン注入法が
用いられている。チャネル形成層が珪素からなる半導体
装置の場合，これらの方法は，いずれも有用であり，す
でにデバイスプロセス技術として確立されている。これ
に対し，チャネル形成層が炭化珪素からなる半導体装置
の場合には，以下の理由から，これらの方法は適当では
ない。まず，不純物熱拡散法では，炭素珪素中における
不純物の拡散係数が小さいので,1,600℃以上の高い拡散
温度が必要である。従って，不純物濃度を制御すること
が困難であり，しかも用いた半導体基板やチャネル形成
層が劣化するおそれがある。他方，イオン注入法の場合
には，炭化珪素中に注入された不純物は，比較的安定に
存在しており，そのイオン化の割合が小さい。従って，
チャネル形成層に設けたソース領域およびドレイン領域
の抵抗が充分に低下しない。また，イオン注入法では，
充分良好な特性をするpn接合が得られない。それゆえ，
現在開発されている炭化珪素を用いたMOS型電界効果ト
ランジスタは，リーク電流が大きいことやオン抵抗が大
きいことが問題となり実用化されるまでには至っていな
い。
本発明は上記従来の問題点を解決するものであり，その
目的とするところは，リーク電流およびオン抵抗が大幅
に低減され，良好な素子特性を有する炭化珪素を用いた
電界効果トランジスタを提供することにある。
目的とするところは，リーク電流およびオン抵抗が大幅
に低減され，良好な素子特性を有する炭化珪素を用いた
電界効果トランジスタを提供することにある。
（課題を解決するための手段および作用） 本発明は，炭化珪素からなるチャネル形成層に形成され
たソース領域およびドレイン領域を有する電界効果トラ
ンジスタであって，該ソース領域およびドレイン領域の
少なくとも一方が，該チャネル形成層を構成する炭化珪
素と，金属またはその化合物とのショットキー接合で形
成されており，そのことにより上記目的が達成される。
たソース領域およびドレイン領域を有する電界効果トラ
ンジスタであって，該ソース領域およびドレイン領域の
少なくとも一方が，該チャネル形成層を構成する炭化珪
素と，金属またはその化合物とのショットキー接合で形
成されており，そのことにより上記目的が達成される。
電界効果トランジスタのリーク電流を低減するために
は,pn接合だけでなく,pn接合と同様に整流特性を示すシ
ョットキー接合を用いることができる。ショットキー接
合は，炭化珪素半導体の成長層表面に金属薄膜を蒸着法
などにより形成するか，あるいは該金属薄膜をさらに該
炭化珪素半導体層と反応させて該金属の化合物からなる
薄膜を形成することにより，容易に得られる。この場
合，イオン注入法などとは異なり，炭化珪素半導体層自
体が変化しないので，上記のショットキー接合は，イオ
ン注入によるpn接合に比べて良好な整流特性を有する。
また，ショットキー接合を形成するための金属は，一般
に，その抵抗率が半導体に比べてはるかに小さく，しか
も配線材料の金属との接触抵抗が充分に小さい。従っ
て，ショットキー接合を用いれば，トランジスタのオン
抵抗を充分に低下させることができる。
は,pn接合だけでなく,pn接合と同様に整流特性を示すシ
ョットキー接合を用いることができる。ショットキー接
合は，炭化珪素半導体の成長層表面に金属薄膜を蒸着法
などにより形成するか，あるいは該金属薄膜をさらに該
炭化珪素半導体層と反応させて該金属の化合物からなる
薄膜を形成することにより，容易に得られる。この場
合，イオン注入法などとは異なり，炭化珪素半導体層自
体が変化しないので，上記のショットキー接合は，イオ
ン注入によるpn接合に比べて良好な整流特性を有する。
また，ショットキー接合を形成するための金属は，一般
に，その抵抗率が半導体に比べてはるかに小さく，しか
も配線材料の金属との接触抵抗が充分に小さい。従っ
て，ショットキー接合を用いれば，トランジスタのオン
抵抗を充分に低下させることができる。
ショットキー接合を形成するための金属またはその化合
物は，炭化珪素とショットキー接合を形成し得るもので
あればよく，白金（Pt）や金（Au）などの金属いまはそ
の化合物（例えば，該金属と珪素や炭素とを含む化合
物）が挙げられる。
物は，炭化珪素とショットキー接合を形成し得るもので
あればよく，白金（Pt）や金（Au）などの金属いまはそ
の化合物（例えば，該金属と珪素や炭素とを含む化合
物）が挙げられる。
（実施例） 以下に，本発明の実施例について説明する。
第１図（ａ）は，本発明の炭化珪素半導体装置の一例で
あるｐ−チャネル反転型MOS電界効果トランジスタ（MOS
FET）を示す。このMOSFETは以下のようにして作製され
た。
あるｐ−チャネル反転型MOS電界効果トランジスタ（MOS
FET）を示す。このMOSFETは以下のようにして作製され
た。
まず，第１図（ｂ）に示すように,CVD法により,Si単結
晶基板１上にβ−SiC単結晶層２（層厚約10μｍ）を成
長させて，チャネル形成層とした。原料ガスとしては，
シラン（SiH4）ガスとプロパン（C3H8）ガスとを用い
た。気相成長の間に不純物のドープは行わなかったが，
得られたβ−SiC単結晶層２のキャリア濃度は２×1016c
m-3であり，伝導型はｎ型であった。
晶基板１上にβ−SiC単結晶層２（層厚約10μｍ）を成
長させて，チャネル形成層とした。原料ガスとしては，
シラン（SiH4）ガスとプロパン（C3H8）ガスとを用い
た。気相成長の間に不純物のドープは行わなかったが，
得られたβ−SiC単結晶層２のキャリア濃度は２×1016c
m-3であり，伝導型はｎ型であった。
続いて,CVD法またはパラズマCVD法により，β−SiC単結
晶層２上にSiO2膜を形成した。次いで，ホトリソグラフ
ィーを用いて,SiO2膜の素子形成領域に対応する部分を
エッチングにより開口し，フィールド絶縁膜３とした
（第１図（ｃ））。なお，エッチングにはフッ化水素
（HF）溶液を用いた。そして，酸素雰囲気下，約1,100
℃にて３時間のい熱酸化を行うことにより，β−SiC単
結晶層２上に熱酸化膜11（膜厚約50μｍ）を形成した
後，さらにCVD法により，熱酸化膜11上に，リン（Ｐ）
をドープした多結晶Si膜12（膜厚約500nm）を形成し
た。
晶層２上にSiO2膜を形成した。次いで，ホトリソグラフ
ィーを用いて,SiO2膜の素子形成領域に対応する部分を
エッチングにより開口し，フィールド絶縁膜３とした
（第１図（ｃ））。なお，エッチングにはフッ化水素
（HF）溶液を用いた。そして，酸素雰囲気下，約1,100
℃にて３時間のい熱酸化を行うことにより，β−SiC単
結晶層２上に熱酸化膜11（膜厚約50μｍ）を形成した
後，さらにCVD法により，熱酸化膜11上に，リン（Ｐ）
をドープした多結晶Si膜12（膜厚約500nm）を形成し
た。
次いで，第１図（ｄ）に示すように，ホトリソグラフィ
ーを用いて，ゲート形成用レジストパターン13（長さ５
μｍ）を形成した後，ソース領域とドレイン領域とに対
応する部分の熱酸化膜11および多結晶Si膜12をエッチン
グにより開口してゲート絶縁膜４およびゲート電極５を
形成した。さらに，反応性イオンエッチングを用いて，
露出したβ−SiC単結晶層２の表面部分を200nmだけエッ
チングした後，表面全体に白金（Pt）を電子ビーム蒸着
することにより,Pt薄膜14（膜厚100nm）を形成した（第
１図（ｄ））。そして，窒素雰囲気中，約200℃にて20
分間の熱アニール処理を行うことにより,SiCとPtとを反
応させて，シリサイド膜６および７を形成した（第１図
（ｅ））。これらのシリサイド膜６および７は，β−Si
C単結晶層２を構成するｎ型SiCとショットキー接合を形
成し，それぞれソース領域８およびドレイン領域９を与
える。
ーを用いて，ゲート形成用レジストパターン13（長さ５
μｍ）を形成した後，ソース領域とドレイン領域とに対
応する部分の熱酸化膜11および多結晶Si膜12をエッチン
グにより開口してゲート絶縁膜４およびゲート電極５を
形成した。さらに，反応性イオンエッチングを用いて，
露出したβ−SiC単結晶層２の表面部分を200nmだけエッ
チングした後，表面全体に白金（Pt）を電子ビーム蒸着
することにより,Pt薄膜14（膜厚100nm）を形成した（第
１図（ｄ））。そして，窒素雰囲気中，約200℃にて20
分間の熱アニール処理を行うことにより,SiCとPtとを反
応させて，シリサイド膜６および７を形成した（第１図
（ｅ））。これらのシリサイド膜６および７は，β−Si
C単結晶層２を構成するｎ型SiCとショットキー接合を形
成し，それぞれソース領域８およびドレイン領域９を与
える。
次いで，ゲート電極５の上方に形成されたPt薄膜12はレ
ジストパターン13と共に除去し，フィールド絶縁膜３お
よびゲート絶縁膜４の表面上に形成されたPt薄膜12はエ
ッチングにより除去した。なお，エッチングには王水を
用いた。最後に，配線材料としてアルミニウム（Al）を
真空蒸着した後，ホトリソグラフィーを用いて，配線電
極10を形成することにより，第１図（ａ）に示すような
ｐ−チャネル反転型MOSFETを得た。
ジストパターン13と共に除去し，フィールド絶縁膜３お
よびゲート絶縁膜４の表面上に形成されたPt薄膜12はエ
ッチングにより除去した。なお，エッチングには王水を
用いた。最後に，配線材料としてアルミニウム（Al）を
真空蒸着した後，ホトリソグラフィーを用いて，配線電
極10を形成することにより，第１図（ａ）に示すような
ｐ−チャネル反転型MOSFETを得た。
比較のために,Si単結晶基板上にｎ型β−SiC単結晶層を
成長させてチャネル形成層とし，該チャネル形成層に例
えばホウ素（Ｂ）をイオン注入することにより,p型のソ
ース領域およびドレイン領域を設けた従来のｐ−チャネ
ル反転型MOSFETを作製した。
成長させてチャネル形成層とし，該チャネル形成層に例
えばホウ素（Ｂ）をイオン注入することにより,p型のソ
ース領域およびドレイン領域を設けた従来のｐ−チャネ
ル反転型MOSFETを作製した。
このようにして得られた本実施例のMOSFETおよび従来の
MOSFETを，トランジスタ特性（ドレイン電流−ドレイン
電圧特性）について調べた。その結果をそれぞれ第２図
および第３図に示す。この図から明らかなように，本実
施例のMOSFETでは，ソース領域およびドレイン領域が，
チャネル形成層を構成する炭化珪素と，白金のシリサイ
ドとのショットキー接合で形成されているので，従来の
MOSFETに比べてリーク電流が大幅に低減され，ドレイン
電流の良好な飽和を示すトランジスタ特性が得られた。
例えば，オフ時（ゲート電圧が0V）におけるリーク電流
を比較すると，ドレイン電圧が−5Vの場合，従来のMOSF
ETでは20μＡであったのに対し，本実施例のMOSFETでは
0.1μＡであった。また，オン時（ゲート電圧が−5V）
におけるMOSFETの内部抵抗，すなわちオン抵抗を比較す
ると，従来のMOSFETでは2kΩであったのに対し，本実施
例のMOSFETでは400Ωであり，オン抵抗が大幅に低下し
ていることがわかった。
MOSFETを，トランジスタ特性（ドレイン電流−ドレイン
電圧特性）について調べた。その結果をそれぞれ第２図
および第３図に示す。この図から明らかなように，本実
施例のMOSFETでは，ソース領域およびドレイン領域が，
チャネル形成層を構成する炭化珪素と，白金のシリサイ
ドとのショットキー接合で形成されているので，従来の
MOSFETに比べてリーク電流が大幅に低減され，ドレイン
電流の良好な飽和を示すトランジスタ特性が得られた。
例えば，オフ時（ゲート電圧が0V）におけるリーク電流
を比較すると，ドレイン電圧が−5Vの場合，従来のMOSF
ETでは20μＡであったのに対し，本実施例のMOSFETでは
0.1μＡであった。また，オン時（ゲート電圧が−5V）
におけるMOSFETの内部抵抗，すなわちオン抵抗を比較す
ると，従来のMOSFETでは2kΩであったのに対し，本実施
例のMOSFETでは400Ωであり，オン抵抗が大幅に低下し
ていることがわかった。
なお，本実施例では,n型SiCを用いたｐ−チャネル反転
型MOSFETの作製を例示したが，本発明はｐ型SiCおよび
それとショットキー接合を形成する金属またはその化合
物を用いたｎ−チャネル反転型MOSFETにも適用すること
ができる。
型MOSFETの作製を例示したが，本発明はｐ型SiCおよび
それとショットキー接合を形成する金属またはその化合
物を用いたｎ−チャネル反転型MOSFETにも適用すること
ができる。
（発明の効果） 本発明によれば，ソース領域および／またはドレイン領
域として，チャネル形成層を構成する炭化珪素と金属ま
たはその化合物とのショットキー接合を用いているた
め，リーク電流およびオン抵抗が大幅に低減され，良好
な素子特性を有する炭化珪素を用いた電界効果トランジ
スタが得られる。このような電界効果トランジスタは，
珪素のような他の半導体材料を用いた電界効果トランジ
スタは，珪素のような他の半導体材料を用いた電界効果
トランジスタでは使用が困難な条件下（例えば，高温，
高出力駆動，高周波動作，放射線照射など）においても
使用が可能な電界効果トランジスタとして有用である。
域として，チャネル形成層を構成する炭化珪素と金属ま
たはその化合物とのショットキー接合を用いているた
め，リーク電流およびオン抵抗が大幅に低減され，良好
な素子特性を有する炭化珪素を用いた電界効果トランジ
スタが得られる。このような電界効果トランジスタは，
珪素のような他の半導体材料を用いた電界効果トランジ
スタは，珪素のような他の半導体材料を用いた電界効果
トランジスタでは使用が困難な条件下（例えば，高温，
高出力駆動，高周波動作，放射線照射など）においても
使用が可能な電界効果トランジスタとして有用である。
第１図（ａ）〜（ｅ）は本発明の一実施例であるｐチャ
ネル反転型MOS電界効果トランジスタの製造工程を説明
するための断面図，第２図は該電界効果トランジスタの
ドレイン電流−ドレイン電圧特性を示すグラフ，第３図
はイオン注入法を用いて作製された従来のｐ−チャネル
反転型MOS電界効果トランジスタのドレイン電流−ドレ
イン電圧特性を示すグラフである。 １……Si単結晶基板,2……β−SiC単結晶層,3……フィ
ールド絶縁膜,4……ゲート絶縁膜,5……ゲート電極,6,7
……シリサイド膜,8……ソース領域,9……ドレイン領
域,10……配線電極,11……熱酸化膜,12……多結晶Si膜,
13……レジストパターン,14……Pt薄膜。
ネル反転型MOS電界効果トランジスタの製造工程を説明
するための断面図，第２図は該電界効果トランジスタの
ドレイン電流−ドレイン電圧特性を示すグラフ，第３図
はイオン注入法を用いて作製された従来のｐ−チャネル
反転型MOS電界効果トランジスタのドレイン電流−ドレ
イン電圧特性を示すグラフである。 １……Si単結晶基板,2……β−SiC単結晶層,3……フィ
ールド絶縁膜,4……ゲート絶縁膜,5……ゲート電極,6,7
……シリサイド膜,8……ソース領域,9……ドレイン領
域,10……配線電極,11……熱酸化膜,12……多結晶Si膜,
13……レジストパターン,14……Pt薄膜。
Claims (1)
- 【請求項１】炭化珪素からなるチャネル形成層に形成さ
れたソース領域およびドレイン領域を有する電界効果ト
ランジスタであって， 該ソース領域およびドレイン領域の少なくとも一方が，
該チャネル形成層を構成する炭化珪素と，金属またはそ
の化合物とのショットキー接合で形成される，電界効果
トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14561889A JPH0770726B2 (ja) | 1989-06-07 | 1989-06-07 | 炭化珪素を用いた電界効果トランジスタ |
| US07/759,933 US5216264A (en) | 1989-06-07 | 1991-09-16 | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14561889A JPH0770726B2 (ja) | 1989-06-07 | 1989-06-07 | 炭化珪素を用いた電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH039534A JPH039534A (ja) | 1991-01-17 |
| JPH0770726B2 true JPH0770726B2 (ja) | 1995-07-31 |
Family
ID=15389193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14561889A Expired - Fee Related JPH0770726B2 (ja) | 1989-06-07 | 1989-06-07 | 炭化珪素を用いた電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770726B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459107A (en) * | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US5629531A (en) * | 1992-06-05 | 1997-05-13 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| JP4592649B2 (ja) * | 2000-07-11 | 2010-12-01 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2006024880A (ja) * | 2004-06-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1989
- 1989-06-07 JP JP14561889A patent/JPH0770726B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH039534A (ja) | 1991-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| US5107315A (en) | Mis type diamond field-effect transistor with a diamond insulator undercoat | |
| JP3369638B2 (ja) | 縦型ダイヤモンド電界効果トランジスタ | |
| US5189504A (en) | Semiconductor device of MOS structure having p-type gate electrode | |
| US5184199A (en) | Silicon carbide semiconductor device | |
| US5506422A (en) | MOIS junction for use in a diamond electronic device | |
| JP3251889B2 (ja) | 中間ギャップ作業関数タングステン・ゲートの製造方法 | |
| JP2812832B2 (ja) | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| EP0271247A2 (en) | A MOS field effect transistor and a process for fabricating the same | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| JPH0864802A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3117563B2 (ja) | ダイヤモンド薄膜電界効果トランジスタ | |
| US20070096107A1 (en) | Semiconductor devices with dielectric layers and methods of fabricating same | |
| JPH0770726B2 (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JPS58212177A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| Kim et al. | The effects of electrical stress and temperature on the properties of polycrystalline silicon thin-film transistors fabricated by metal induced lateral crystallization | |
| JPH02203564A (ja) | 炭化珪素半導体装置 | |
| US5516589A (en) | Silicon carbide thin film circuit element and method of manufacturing the same | |
| JPS61125082A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |