JPS61125082A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS61125082A JPS61125082A JP24462984A JP24462984A JPS61125082A JP S61125082 A JPS61125082 A JP S61125082A JP 24462984 A JP24462984 A JP 24462984A JP 24462984 A JP24462984 A JP 24462984A JP S61125082 A JPS61125082 A JP S61125082A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- thin film
- semiconductor layer
- amorphous silicon
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 11
- 239000001257 hydrogen Substances 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 150000002431 hydrogen Chemical group 0.000 claims abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 18
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- 238000005566 electron beam evaporation Methods 0.000 abstract description 6
- 239000007789 gas Substances 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 2
- 229910052990 silicon hydride Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- 239000012495 reaction gas Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 150000003376 silicon Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/154—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation comprising at least one long range structurally disordered material, e.g. one-dimensional vertical amorphous superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
- H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタ（ＴＰＴ）に関するものであ
る。
る。
第１図は従来のこの種の代表的な薄膜トランジスタの断
面図である。図示のように、ガラス基板１１上にゲート
電極１２、ゲート絶縁層１３、半導体層１４、ソース電
極１５及びドレイン電極１６が積載されている。半導体
層１４には、従来非晶質半導体例えば非晶質水素化シリ
コンが用いられている。（最新アモルファスＳｉハンド
ブック高橋清、小長井Ｍｙサイエンスフォーラム昭和５
８年３８４〜３９２頁） 〔発明が解決しようとする問題点〕 非晶質半導体のキャリアにおける移動度は結晶質のもの
に比べて桁違いに小さい。そのため、半導体層に非晶質
半導体を用いた従来の薄膜トランジスタにおいては、（
ｉ）ドレイン電流値が小さい、（１ｉ）ドレイン電流−
ソース・ドレイン電圧特性の直線性が悪い、（■）ドレ
イン電流を飽和させるのに大きな電界が必要であるとい
う問題がある。
面図である。図示のように、ガラス基板１１上にゲート
電極１２、ゲート絶縁層１３、半導体層１４、ソース電
極１５及びドレイン電極１６が積載されている。半導体
層１４には、従来非晶質半導体例えば非晶質水素化シリ
コンが用いられている。（最新アモルファスＳｉハンド
ブック高橋清、小長井Ｍｙサイエンスフォーラム昭和５
８年３８４〜３９２頁） 〔発明が解決しようとする問題点〕 非晶質半導体のキャリアにおける移動度は結晶質のもの
に比べて桁違いに小さい。そのため、半導体層に非晶質
半導体を用いた従来の薄膜トランジスタにおいては、（
ｉ）ドレイン電流値が小さい、（１ｉ）ドレイン電流−
ソース・ドレイン電圧特性の直線性が悪い、（■）ドレ
イン電流を飽和させるのに大きな電界が必要であるとい
う問題がある。
本発明は、上記半導体層をエネルギーバンドギャップの
異なる複数の半導体薄膜から成る多層構造とし、キャリ
アの移動度を上昇させることにより、上記の従来の問題
点を解決したものである。
異なる複数の半導体薄膜から成る多層構造とし、キャリ
アの移動度を上昇させることにより、上記の従来の問題
点を解決したものである。
以下本発明の詳細な説明するが、半導体層の構造を除く
他の部分は第１図に示した従来例と同様であるので、第
１図に基づいて説明する。
他の部分は第１図に示した従来例と同様であるので、第
１図に基づいて説明する。
実施例 １
まず、コーニング７０５９ガラスの基板ｌｌ上に真空中
で電子ビーム蒸着法によりＣｒ電極（ゲート電極）１２
を形成した。この上に、反応ガスにＳｉＨ。
で電子ビーム蒸着法によりＣｒ電極（ゲート電極）１２
を形成した。この上に、反応ガスにＳｉＨ。
とＮ２とＮＨ，との混合ガス（圧力０．５〜Ｉ Ｔｏｒ
ｒ）を用いたプラズマｃｖｏ２により窒化シリコン絶縁
層（グー１−絶縁層）１３を形成した。
ｒ）を用いたプラズマｃｖｏ２により窒化シリコン絶縁
層（グー１−絶縁層）１３を形成した。
さらに、この上に膜厚１００人の非晶質窒化シリコン膜
と膜厚１００人の非晶質水素化シリコン膜とを互い違い
に各々２０回積層して半導体層１４を作製した。非晶質
窒化シリコン膜はＳｉＨ４とＮＨ，とＮ２との混合ガス
（圧力０．５〜Ｉ Ｔｏｒｒ）を反応ガスに用い、非晶
質水素化シリコン膜はＳｉＨ４とＨ２との混合ガス（圧
力０．５〜Ｉ Ｔｏｒｒ）を反応ガスに用い、それぞれ
プラズマＣＶＤ法により形成した。
と膜厚１００人の非晶質水素化シリコン膜とを互い違い
に各々２０回積層して半導体層１４を作製した。非晶質
窒化シリコン膜はＳｉＨ４とＮＨ，とＮ２との混合ガス
（圧力０．５〜Ｉ Ｔｏｒｒ）を反応ガスに用い、非晶
質水素化シリコン膜はＳｉＨ４とＨ２との混合ガス（圧
力０．５〜Ｉ Ｔｏｒｒ）を反応ガスに用い、それぞれ
プラズマＣＶＤ法により形成した。
なお、非晶質窒化シリコン膜中の窒素の濃度はシリコン
原子に対して約３０％であった。この水素とシリコンと
窒素を主成分とする非晶質窒化シリコン膜と、水素とシ
リコンを主成分とする非晶質水素化シリコン膜とはエネ
ルギーバンドギャップが異なり、前者の方が後者よりも
その値が大きい。
原子に対して約３０％であった。この水素とシリコンと
窒素を主成分とする非晶質窒化シリコン膜と、水素とシ
リコンを主成分とする非晶質水素化シリコン膜とはエネ
ルギーバンドギャップが異なり、前者の方が後者よりも
その値が大きい。
最後に、この半導体層１４上に電子ビーム蒸着法により
Ｃｒ電極（ソース電極及びドレイン電極）１５．１６を
形成し、薄膜トランジスタを作製した。チャネル長は１
０７ｍ、チャネル幅は５００．とじた。
Ｃｒ電極（ソース電極及びドレイン電極）１５．１６を
形成し、薄膜トランジスタを作製した。チャネル長は１
０７ｍ、チャネル幅は５００．とじた。
実施例 ２
実施例１と同様に、まずコーニング７０５９ガラスの基
板１１上に電子ビーム蒸着法によりＣｒ電極（ゲート電
極）１２を形成し、この上にプラズマＣＶＤ法により窒
化シリコン絶縁層（ゲート絶縁層）１３を形成した。
板１１上に電子ビーム蒸着法によりＣｒ電極（ゲート電
極）１２を形成し、この上にプラズマＣＶＤ法により窒
化シリコン絶縁層（ゲート絶縁層）１３を形成した。
さらに、この上に膜厚８０人の非晶質炭化シリコン膜と
膜厚１００人の非晶質水素化シリコンとを互い違いに各
々２０回積層して半導体層１４を作製した。
膜厚１００人の非晶質水素化シリコンとを互い違いに各
々２０回積層して半導体層１４を作製した。
非晶質炭化シリコン膜はＳ ｉ Ｈ４とＣＨ４との混合
ガス（圧力０．５〜１．Ｔｏｒｒ）を反応ガスに用い、
非晶質水素化シリコン膜は５ｉＨ４（圧力０．５〜ＩＴ
。
ガス（圧力０．５〜１．Ｔｏｒｒ）を反応ガスに用い、
非晶質水素化シリコン膜は５ｉＨ４（圧力０．５〜ＩＴ
。
ｒｒ）を反応ガスに用いて、それぞれプラズマＣＶＤ法
により形成した。なお、非晶質炭化シリコン膜中の炭素
の濃度はシリコン原子に対して約２４％であった。この
水素とシリコンと炭素を主成分とする非晶質炭化シリコ
ン膜と、水素とシリコンを主成分とする非晶質水素化シ
リコン膜とはエネルギーバンドギャップが異なり、前者
の方が後者よりもその値が大きい。
により形成した。なお、非晶質炭化シリコン膜中の炭素
の濃度はシリコン原子に対して約２４％であった。この
水素とシリコンと炭素を主成分とする非晶質炭化シリコ
ン膜と、水素とシリコンを主成分とする非晶質水素化シ
リコン膜とはエネルギーバンドギャップが異なり、前者
の方が後者よりもその値が大きい。
最後に、この半導体層１４上に電子ビーム蒸着法により
Ｃｒ電極（ソース電極及びドレイン電極）１５゜１６を
形成し、薄膜トランジスタを作製した。実施例１と同様
に、チャネル長はｌＯｐ、チャネル幅は５００ｐとした
。
Ｃｒ電極（ソース電極及びドレイン電極）１５゜１６を
形成し、薄膜トランジスタを作製した。実施例１と同様
に、チャネル長はｌＯｐ、チャネル幅は５００ｐとした
。
第２図（ａ）〜（ｃ）に上記実施例の効果を従来例と比
較して示す。第２図（ａ）〜（Ｑ）はそれぞれソース・
ドレイン電圧に対するドレイン電流の関係を示し、（ａ
）は実施例１に、（ｂ）は実施例２に、（ｃ）は従来例
にそれぞれ対応する。
較して示す。第２図（ａ）〜（Ｑ）はそれぞれソース・
ドレイン電圧に対するドレイン電流の関係を示し、（ａ
）は実施例１に、（ｂ）は実施例２に、（ｃ）は従来例
にそれぞれ対応する。
なお、従来例は半導体層は非晶質水素化シリコン一層か
ら成り、その他の部分は実施例１．２と同様の構造のも
のである。
ら成り、その他の部分は実施例１．２と同様の構造のも
のである。
図示のように、本発明のいずれの実施例も従来例に比へ
てドレイン電流が約２倍増加し、ドレイン電流−ソース
・トレイン電圧特性の直線性も良く、かつ低いソース・
ドレイン電圧でドレイン電流が飽和していることがわか
る。
てドレイン電流が約２倍増加し、ドレイン電流−ソース
・トレイン電圧特性の直線性も良く、かつ低いソース・
ドレイン電圧でドレイン電流が飽和していることがわか
る。
なお、第１図に示した上記実施例では、基板の上にゲー
ト電極、その上にゲート絶縁層、その上に半導体層、さ
らにその上にソース・ドレイン電極を順次積載した構造
のものを示したが、基板の上にソース・ドレイン電極、
その上に半導体層。
ト電極、その上にゲート絶縁層、その上に半導体層、さ
らにその上にソース・ドレイン電極を順次積載した構造
のものを示したが、基板の上にソース・ドレイン電極、
その上に半導体層。
その上にゲート絶縁層、さらにその上にゲート電極を順
次積載した薄膜トランジスタに本発明を適用しても同様
の効果を得ることができた。さらに、ゲート絶縁層を具
備しないショットキー型の薄膜トランジスタに本発明を
適用した場合も同様の効果を得ることができた。
次積載した薄膜トランジスタに本発明を適用しても同様
の効果を得ることができた。さらに、ゲート絶縁層を具
備しないショットキー型の薄膜トランジスタに本発明を
適用した場合も同様の効果を得ることができた。
以上説明したように、半導体層を、エネルギーバンドギ
ャップが異なる複数の薄膜半導体を積層する多層構造と
することにより、薄膜トランジスタの特性を向上させる
ことができる。
ャップが異なる複数の薄膜半導体を積層する多層構造と
することにより、薄膜トランジスタの特性を向上させる
ことができる。
第１図は従来例及び本発明の実施例の薄膜トランジスタ
の断面図、第２図（ａ）〜（ｃ）は本発明の実施例およ
び従来例の薄膜トランジスタの効果を示す図である。
の断面図、第２図（ａ）〜（ｃ）は本発明の実施例およ
び従来例の薄膜トランジスタの効果を示す図である。
Claims (4)
- （１）少なくとも基板、ソース電極、ゲート電極、ドレ
イン電極、半導体層を備えた薄膜トランジスタにおいて
、上記半導体層の少なくとも一部がエネルギーバンドギ
ャップの異なる複数の半導体薄膜から成る多層構造にな
っていることを特徴とする薄膜トランジスタ。 - （２）上記複数の半導体薄膜のそれぞれはシリコンもし
くはゲルマニウムの少なくとも一方を主成分とし、かつ
水素、フッ素、炭素、窒素、酸素のうち少なくとも一つ
を含んでいることを特徴とする特許請求の範囲第１項記
載の薄膜トランジスタ。 - （３）上記多層構造は、水素とシリコンを主成分とする
半導体薄膜と、水素とシリコンと窒素を主成分とする半
導体薄膜とが互い違いに積層されて成ることを特徴とす
る特許請求の範囲第１項記載の薄膜トランジスタ。 - （４）上記多層構造は、水素とシリコンを主成分とする
半導体薄膜と、水素とシリコンと炭素を主成分とする半
導体薄膜とが互い違いに積層されて成ることを特徴とす
る特許請求の範囲第１項記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24462984A JPS61125082A (ja) | 1984-11-21 | 1984-11-21 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24462984A JPS61125082A (ja) | 1984-11-21 | 1984-11-21 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61125082A true JPS61125082A (ja) | 1986-06-12 |
Family
ID=17121592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24462984A Pending JPS61125082A (ja) | 1984-11-21 | 1984-11-21 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125082A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181473A (ja) * | 1987-01-23 | 1988-07-26 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| US5400213A (en) * | 1992-01-10 | 1995-03-21 | Kabushiki Kaisha Toshiba | Electronic device having detachable keyboard clamped by a rotatable display when closed over the keyboard |
| US6338874B1 (en) * | 1993-01-28 | 2002-01-15 | Applied Materials, Inc. | Method for multilayer CVD processing in a single chamber |
| US9489884B2 (en) | 2000-07-27 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device |
-
1984
- 1984-11-21 JP JP24462984A patent/JPS61125082A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181473A (ja) * | 1987-01-23 | 1988-07-26 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| US5400213A (en) * | 1992-01-10 | 1995-03-21 | Kabushiki Kaisha Toshiba | Electronic device having detachable keyboard clamped by a rotatable display when closed over the keyboard |
| US5430608A (en) * | 1992-01-10 | 1995-07-04 | Kabushiki Kaisha Toshiba | Electronic apparatus with power supply unit |
| US5444601A (en) * | 1992-01-10 | 1995-08-22 | Kabushiki Kaisha Toshiba | Personal computer having an expansion board connector restrained by a wall and supporting a circuit board |
| US5448446A (en) * | 1992-01-10 | 1995-09-05 | Kabushiki Kaisha Toshiba | Electronic device with keyboard removably mounted over lid providing access to circuit board with detachably held electronic component and with two cord storing portions |
| US6338874B1 (en) * | 1993-01-28 | 2002-01-15 | Applied Materials, Inc. | Method for multilayer CVD processing in a single chamber |
| US9489884B2 (en) | 2000-07-27 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189504A (en) | Semiconductor device of MOS structure having p-type gate electrode | |
| US5107315A (en) | Mis type diamond field-effect transistor with a diamond insulator undercoat | |
| JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5506422A (en) | MOIS junction for use in a diamond electronic device | |
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US5124779A (en) | Silicon carbide semiconductor device with ohmic electrode consisting of alloy | |
| JPH0766971B2 (ja) | 炭化珪素半導体装置 | |
| US5693977A (en) | N-channel field effect transistor including a thin-film fullerene | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| JPS6276673A (ja) | 高耐圧半導体装置 | |
| US5298765A (en) | Diamond Schottky gate type field-effect transistor | |
| JPS61125082A (ja) | 薄膜トランジスタ | |
| JPS58124273A (ja) | シリコン薄膜トランジスタ | |
| JPS58212177A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0770726B2 (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JPS61230374A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS61131481A (ja) | 薄膜トランジスタ | |
| KR940001021B1 (ko) | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 | |
| JPH0423834B2 (ja) | ||
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0251277A (ja) | 逆スタガー型非晶質シリコン薄膜トランジスタおよびその製造方法 | |
| KR100200346B1 (ko) | 콘택층을 가지는 박막 트랜지스터 및 그 제조 방법 | |
| JPH0544194B2 (ja) | ||
| Liu et al. | Diamond Metal-Oxide-Semiconductor Field-Effect Transistors on a Large-Area Wafer |