KR940001021B1 - P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 - Google Patents
P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR940001021B1 KR940001021B1 KR1019900020301A KR900020301A KR940001021B1 KR 940001021 B1 KR940001021 B1 KR 940001021B1 KR 1019900020301 A KR1019900020301 A KR 1019900020301A KR 900020301 A KR900020301 A KR 900020301A KR 940001021 B1 KR940001021 B1 KR 940001021B1
- Authority
- KR
- South Korea
- Prior art keywords
- boron
- gate electrode
- semiconductor device
- silicon layer
- nitrogen
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 70
- 229910052796 boron Inorganic materials 0.000 claims description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 59
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 58
- 239000007789 gas Substances 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 34
- 229910052799 carbon Inorganic materials 0.000 claims description 31
- 229910052757 nitrogen Inorganic materials 0.000 claims description 31
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 24
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 23
- 230000008021 deposition Effects 0.000 claims description 16
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 15
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 229910052990 silicon hydride Inorganic materials 0.000 claims description 5
- 239000002994 raw material Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 50
- 229910052710 silicon Inorganic materials 0.000 description 50
- 239000010703 silicon Substances 0.000 description 50
- 239000000758 substrate Substances 0.000 description 33
- 229920005591 polysilicon Polymers 0.000 description 31
- 238000010438 heat treatment Methods 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 11
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021529 ammonia Inorganic materials 0.000 description 9
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000010453 quartz Substances 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 3
- 150000002829 nitrogen Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 hydrogen compound Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 P형 도전성 게이트전극을 갖춘 반도체장치의 1실시예인 MOS다이오드의 게이트전극의 단면도.
제2도는 제1도에 나타낸 MOS다이오드의 게이트전극의 용량-게이트전압특성도.
제3도는 제1도에 나타낸 MOS다이오드의 게이트전극으로서 사용되는 질소와 붕소가 첨가된 다결정실리콘층의 비저항-질소농도특성도.
제4도는 본 발명에 따른 P형 도전성 게이트전극을 갖춘 반도체장치의 제조방법에 이용되는 질소와 붕소가 첨가된 다결정실리콘층을 퇴적시키는 장치의 개략도.
제5도는 질소첨가 다결정실리콘막의 질소농도와 암모니아유량의 관계를 나타낸 특성도.
제6도는 질소첨가 다결정실리콘막의 퇴적속도와 암모니아유량의 관계를 나타낸 특성도.
제7도는 질소첨가 다결정실리콘층의 효과를 게이트산화막을 두껍게 한 경우와 비교한 플랫밴드전압차-산화막두께특성도.
제8도는 본 발명의 반도체장치의 다른 실시예를 나타낸 MOS다이오드의 게이트전극의 단면도.
제9도는 제8도에 나타낸 MOS다이오드의 게이트전극의 용량-게이트전압특성도.
제10도는 제8도에 나타낸 MOS다이오드의 게이트전극으로서 사용되는 탄소와 붕소가 첨가된 다결정실리콘층의 비저항-탄소농도특성도.
제11도는 본 발명의 반도체장치의 제조방법의 다른 실시예를 나타낸 탄소와 붕소가 첨가된 다결정실리콘층을 퇴적시키는 장치의 개략도.
제12도는 탄소첨가 다결정실리콘층의 탄소농도와 아세틸렌가스유량의 관계를 나타낸 특성도.
제13도는 질소첨가 다결정실리콘층의 퇴적속도와 아세틸렌가스유량의 관계를 나타낸 특성도.
제14도는 종래의 붕소만이 첨가된 다결정실리콘층을 게이트전극으로 한 MOS다이오드의 용량-게이트전압특성도이다.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 실리콘기판 2,12 : 게이트산화막
3 : 질소와 붕소가 첨가된 다결정실리콘층 4,14 : 붕소첨가 다결정실리콘층
5,15 : 절연막 6,16 : 알루미늄이면전극
13 : 탄소와 붕소가 첨가된 다결정실리콘층 41,141 : 반응관
42,142 : 전기로 43,143 : 배기시스템
44,144 : 석영보드 45,145 : 실리콘기판
46,146 : 디실란(Si2H6)가스실린더
47,147 : 디보란(B2H6)가스실린더 48 : 암모니아(NH3)가스실린더
49,149 : 캐리어가스실린더
46a∼49a,50,146a∼149a,150a : 밸브 51,52,151,152 : 도관
148 : 아세틸렌(C2H2)가스실린더
[산업상의 이용분야]
본 발명은 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치 및 그 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
현재의 LSI에서는 P챈널 MOS전계효과트랜지스터(FET)와 N챈널 MOSFET가 동일기판상에 형성되는 CMOS구조가 주류를 이루고 있다. 그리고, 이와 같은 LSI에 사용되는 양트랜지스터의 게이트전극은 모두 N형의 다결정실리콘으로 구성되어 있다. 따라서, 이와 같은 게이트전극과 기판과의 일함수의 차는 N챈널 MOSFET에서는 약 1eV이고, P챈널 MOSFET에서는 거의 0eV이다. 이 때문에, 양MOSFET의 임계치전압에 1V 이상의 차가 생겨서 설계시의 전원마진을 감소시키게 된다.
이 임계치전압의 차를 작게 하기 위해서 P챈널 MOSFET에서는 챈널영역을 기판표면으로부터 약간 기판내로 들어간 곳에 형성한 매립챈널구조를 이용하고 있지만, 이러한 매립챈널을 이용하더라도 임계치전압은 완전하게 같아지지 않게 된다. 또, 매립챈널은 단챈널화에 대해 불리하다고 하는 등의 문제를 갖고 있다.
이들 문제를 해결하고 금후의 LSI의 고밀도화, 저전압화에 대처하기 위해서 P챈널 MOSFET용 게이트전극으로 요구되는 사양으로서는 적어도 (1) 게이트절연물에 접하고 있는 부분의 일함수가 약 5eV일 것, (2) 전극전체로서는 저저항일 것, (3) 현상황의 제조공정과의 친화성이 좋을 것등의 3가지 점이 필요불가결하다. 이들 3가지 점을 고려하면, 현상황에서는 붕소가 첨가된 다결정실리콘과 그 상부에 저저항인 금속실리사이드막이 설치된 게이트전극이 가장 유망하다.
그러나, 붕소첨가 다결정실리콘을 게이트전극으로 할 경우, 게이트용 절연물로서 사용되는 실리콘산화막 중 붕소의 확산이 빠르기 때문에, 게이트전극형성후의 열처리시에 붕소가 게이트전극으로부터 기판으로 확산되어 트랜지스터의 임계치를 변동시키는 문제가 생기게 된다. 특히, 수소 또는 수증기를 함유한 분위기중에서는 붕소의 확산이 촉진되어 비교적 낮은 온도의 열처리에 의해서도 트랜지스터의 임계치가 변동하게 된다. 이것을 도면을 참조해서 설명하면 다음과 같다.
제14도는 붕소만이 첨가된 다결정실리콘을 게이트전극으로 한 MOS다이오드의 용량-게이트전압특성을 나타낸 것으로, 종축이 용량이고 횡축이 게이트전압이다. 열처리중의 분위기는 수증기를 함유한 산소분위기이고, 시간은 30분간이다. 그 밖의 조건으로서는, 게이트산화막두께가 3.5nm이고, N도우프층이 필요치 않으며, 다이오드면적이 10-4cm2이고, 기판농도가 3×1015cm-3이며, 열처리를 한 특성 a, b외에 참조특성으로서 활성화열처리(700℃, 3분간, 건조질소분위기중)만의 특성 c를 들 수 있다.
제14도에 있어서 특성 c의 활성화열처리의 경우에는 게이트전압이 정인 반전측의 특성은 이론과 일치하지만, 특성 b, a의 800℃ 이상의 열처리를 행한 경우에는 임계치전압이 고전압측으로 변화되어 있고, 붕소가 기판으로 확산된 것을 알 수가 있다. 이와 같은 붕소의 영향은 게이트산화막이 얇을수록 커진다.
상기의 과제를 해결하는 수단으로서는, (a) 열처리행정에 제한을 두는 것, (b) 붕소의 확산이 늦은 게이트절연물을 사용하는 것, (c) 게이트전압중 붕소의 확산을 제어하는 것을 생각할 수가 있다. 상기 (a)에 대해서는 제조공정에 커다란 제약이 생기게 되고, (b)에 대해서는 실리콘질화물을 게이트절연물의 일부 내지 전부로 사용하는 것이 검토되고 있지만, 현상황에서는 경계면의 준위, 전하트랩, 누설전류등의 MOS특성에 있어서 실리콘산화막에 필적한 만한 것은 실용화단계에서는 아직 없다. 따라서, 본 발명에서는 상기 (c)의 게이트전극중 붕소의 확산을 억제하는 수단을 채용하게 된다.
[발명의 목적]
이에 본 발명은 상기와 같은 점을 고려해서 발명된 것으로, 게이트전극의 붕소가 기판으로 확산되는 것을 억제하고, 안정한 특성을 나타내며, 설계시의 전원마진을 크게 취할 수 있고, 또 저에너지, 저전원전압이며, 고성능인 LSI에 적용할 수 있는 P형 게이트전극을 갖춘 반도체장치 및 그 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명에서는 붕소이외에 질소 또는 탄소 또는 산소등과 같은 불활성 불순물을 다결정실리콘에 첨가하는 수단을 채용해서 다결정실리콘의 일함수를 유지한 상태에서 붕소의 확산을 억제할 수 있게 된다.
본 발명에 따른 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치는, 붕소가 첨가된 다결정실리콘층과 붕소와 불활성화물이 첨가된 다결정실리콘층을 포함한 2층구조의 게이트전극을 갖춘 것을 특징으로 한다.
또, 본 발명에 따른 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치의 제조방법은, 실리콘수소화물(SinH2n+2; n≥1)과 암모니아가스(NH3)중 적어도 2종류의 가스를 포함한 혼합가스를 원료로 해서 퇴적온도가 400∼650℃의 범위에서 적어도 불활성화물이 첨가된 다결정실리콘층을 퇴적시키는 공정과, 이 다결정실리콘층상에 붕소가 첨가된 다결정층을 형성하는 공정으로 이루어진 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치의 제조방법은, 실리콘수소화물(SinH2n+2; n≥1)과 아세틸렌가스중 적어도 2종류의 가스를 포함한 혼합가스를 원료로 해서 퇴적온도가 400∼650℃의 범위에서 적어도 불활성화물이 첨가된 다결정실리콘층을 퇴적시키는 공정과, 이 다결정실리콘층상에 붕소가 첨가된 다결정실리콘층을 형성하는 공정으로 이루어진 것을 특징으로 한다.
[실시예]
이하, 예시도면을 참조해서 본 발명의 각 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 P형 도전성 게이트전극을 갖춘 반도체장치의 1실시예로서 MOS다이오드의 개략적인 구성을 나타낸 도면으로, 동도에서 참조부호 1은 실리콘기판을 나타내고, 2는 게이트산화막을 나타내며, 3은 질소(N)와 붕소(B)가 첨가된 다결정실리콘층을 나타내고, 4는 붕소첨가 다결정실리콘층을 나타내며, 5는 절연막을 나타내고, 6은 알루미늄이면전극을 나타낸다. 실리콘기판(1)은 붕소농도가 3×1016cm-3인 P형 기판으로 게이트산화막두께는 3.5nm이고, 질소와 붕소첨가 다결정실리콘층막두께는 5nm이며, 붕소첨가 다결정실리콘층막두께는 300nm이고, 다결정실리콘층의 붕소농도는 2×1020cm-3이다.
제2도는 본 실시예의 MOS다이오드의 용량-게이트전압특성을 나타낸 것으로, 동도에서 종축은 용량을 나타내고, 횡축은 게이트전압을 나타낸다. 본 예에서는 다이오드면적이 10-4cm2이고, 게이트산화막두께가 3.5nm이며, N도우프층막두께가 5nm이고, 게이트전극형성후의 열처리조건은 수증기를 함유한 산소분위기에서 850℃, 30분간이다. 또, 제2도에 있어서, 특성 e는 질소농도가 0원자%(atm%)일 때의 특성곡선이고, 특성 f,g,h는 각각 질소농도가 1.0, 1.6, 2.7원자%일 때의 특성곡선이며, 참조특성 i는 활성화열처리(700℃, 30분간, 건조질소분위기중)만의 경우의 특성곡선으로 게이트전압이 정인 반전측의 특성은 이론과 거의 일치한다. 질소첨가 다결정실리콘층의 질소농도가 0%, 즉 종래와 동일한 구성의 경우(특성 e)에는 임계치전압이 고전압측으로 변화하고 있지만, 특성 f,g,h는 질소첨가 다결정실리콘층의 질소농도가 높아짐에 따라 임계치전압은 저전압측으로 이동해서 특성h의 질소농도가 2.7%인 경우에는 참조특성 i와 거의 동일한 특성을 나타내게 된다.
또, 제3도에 질소 및 붕소첨가 다결정실리콘막의 비저항의 질소농도의존성을 나타냈다. 동도에 있어서 종축은 비저항을 나타내고, 횡축은 N농도를 나타낸다. 여기서, 붕소농도는 2×1020cm-3이다. 질소농도가 높아질수록 비저항은 급격히 증가하지만, 질소농도 약 3원자%에서는 비저항이 수 Ωcm로 게이트전극으로서 사용가능하게 된다.
이상의 설명으로부터 명백히 알 수 있는 바와 같이, 본 발명에 있어서의 붕소가 첨가된 다결정실리콘층외에 질소와 붕소가 첨가된 다결정실리콘층을 포함한 적어도 2층구조의 게이트전극을 설치함으로써 게이트전극으로부터 실리콘기판으로의 붕소의 확산을 억제할 수 있게 되어 게이트전극형성후에 열처리를 행하더라도 반도체장치의 특성의 변동은 일어나지 않게 된다. 더욱이, 게이트산화막으로서 종래와 같이 실리콘산화막을 사용하기 때문에 실리콘기판과의 경계면의 특성이 악화되는 문제도 생기지 않게 된다.
본 실시예에서는 반도체장치로서 MOS다이오드를 예로 들었지만, MOS트랜지스터 및 그들의 집적회로의 반도체장치에서도 상술한 장치의 게이트전극을 갖춤으로써 특성변동을 일으키지 않도록 할 수가 있다. 또, 본 실시예에서는 질소ㆍ붕소첨가 실리콘층과 붕소첨가 실리콘층의 2층구조의 게이트전극으로 했지만, 얇은 붕소실리콘층과 질소ㆍ붕소실리콘층 및 두꺼운 붕소실리콘층의 3층구조의 게이트전극, 질소ㆍ붕소첨가 실리콘층과 붕소실리콘층 및 금속실리사이드막의 3층구조의 게이트전극, 질소ㆍ붕소실리콘층과 금속실리사이드층의 2층구조의 게이트구조이어도 좋다.
다음에는 본 발명에 따른 P형 도전성 게이트전극을 갖춘 반도체장치의 제조방법의 1실시예에 대해 설명한다. 제4도는 질소와 붕소가 첨가된 다결정실리콘층을 퇴적시키는 장치의 일예를 나타낸 것이다.
본 실시예의 반응장치는 제4도에 나타낸 바와 같이 일반적으로 사용되고 있는 확산로형(擴散爐形)의 감압CVD장치로서, 참조부호 41은 반응관을 나타내고, 42는 히터를 포함한 전기로(電氣爐)를 나타내며, 43은 배기시스템을 나타내고, 44는 석영보드를 나타내며, 45는 석영보드내에 탑재된 실리콘기판을 나타낸다. 또, 참조부호 46∼49는 밸브(46a∼49a,50)와 도관(51,52)을 통해 반응관(41)에 접속되는 복수의 가스실린더로서, 46은 디실란(disilane ; Si2H6)가스실린더이고, 47은 디보란(diborane ; B2H6)가스실린더이며, 48은 암모니아(NH3) 가스실린더이고, 49는 캐리어가스실린더이다.
게이트산화막형성공정까지는 일반적으로 이용되고 있는 공지의 방법으로 반도체장치를 제조한다. 그 다음에는 제조도중의 실리콘기판(45)을 석영보드(44)에 탑재시키고, 이것을 온도가 400∼650℃인 반응관(41)에 삽입시킨다. 그후, 반응관(41)을 배기시키고, 반응관(41)의 온도가 안정해지면, 각종 가스실린더로부터 디실란가스를 100SCCM, 암모니아가스를 100SCCM, 디보란가스를 300SCCM(He희석 100PPM)정도 소망하는 시간(t1=40초)동안 반응관(41)에 주입해서 실리콘기판상에 질소 및 붕소를 함유한 실리콘막을 퇴적시킨다.
소망하는 시간(t1=40초)이 경과된 후 반응관(41)으로의 암모니아가스의 주입을 정지시키고, 디실란가스와 디보란가스 및 캐리어가스만을 소망하는 시간(t2=25분)동안 반응관(41)에 주입해서 질소와 붕소를 함유한 실리콘층을 퇴적시킨다. 그후, 실리콘기판을 반응관(41)으로부터 끄집어 내서 일반적으로 이용되고 있는 방법으로 가공해서 게이트전극을 형성한다.
그 다음에는 실리콘기판을 적당한 조건에서 열처리시킨 후, 일반적으로 이용되고 있는 방법으로 상부전극 및 이면전극을 형성한다. 제5도에 질소첨가 다결정실리콘막의 질소(N)농도와 암모니아(NH3)유량의 관계를 나타낸 것으로, 암모니아유량이 많아질수록 질소농도는 높아져서 암모니아유량 100SCCM에서 질소농도는 약 3원자%로 되게 된다. 이 경우의 퇴적온도는 520℃이고, 퇴적압력은 0.4torr이다.
또, 제6도는 질소첨가 다결정실리콘막의 퇴적속도와 암모니아유량의 관계를 나타낸 것으로, 암모니아유량이 증가하면 퇴적속도는 약간 감소하지만, 퇴적온도는 520℃, 암모니아유량 400SCCM, 퇴적압력 0.4torr에서도 퇴적속도는 약 62Å/분으로 실용적인 속도가 얻어지게 된다.
또, 제7도는 질소첨가 다결정실리콘층의 효과를 게이트산화막을 두껍게 한 경우의 효과와 비교한 상태를 나타낸 것으로, 동도에서 종축은 붕소가 산화막을 관통한 시료의 플랫밴드(flat band)전압과 붕소의 확산을 무시할 수 있다고 생각되는 시료의 플랫밴드전압차(△VFB)를 나타내고, 횡축은 MOS캐패시터의 고주파특성으로부터 구해진 외관상의 산화막 두께(Tox)를 나타낸다. 여기서, 백색원은 질소첨가 실리콘층이 없이 산화막의 막두께를 변화시킨 경우이고, 흑색점은 산화막두께는 일정하게 하고 질소첨가 실리콘층의 질소농도를 변화시킨 경우이다. 산화막두께를 두껍게 한 경우에는 막두께가 5.6nm이더라도 △VFB는 0.2V이고, 붕소가 산화막을 관통한 것을 알 수가 있다. 그에 반해, 질소첨가 실리콘층을 갖추고 있는 경우에는 외관상의 산화막두께가 4.3nm에서 △VFB는 0.1V로 감소되어 있고, 산화막을 두껍게 함으로써 질소첨가 실리콘층쪽이 붕소의 확산제어효과가 있는 것을 알 수가 있다. 또, 백색삼각형은 질소첨가 실리콘층은 없지만 열처리 온도가 800℃인 경우이다. 이 열처리온도를 800℃인 경우와 비교함으로써 질소첨가 실리콘층은 열처리온도로써 50℃의 공정여유가 생기는 것을 알 수가 있다.
한편, 본 실시예에서는 실리콘의 수소화물로서 디실란(Si2H6)을 사용했지만, 보다 실용적인 실란(SiH4)이나 보다 저온에서의 막퇴적이 가능한 트리실란(Si3H8)을 사용해도 좋다. 또, 본 실시예에서는 디실란가스와 암모니아가스 및 디보란가스에 의해 질소와 붕소가 첨가된 실리콘층을 형성했지만, 수소화합물과 암모니아만의 혼합가스에 의해 질소첨가 실리콘층을 형성한 후 이온주입이나 다른 물질로부터의 붕소의 확산에 의해 질소와 붕소가 첨가된 실리콘층을 형성해도 좋다.
이상 설명한 바와 같이 상술한 실시예의 장치에 의하면, 게이트전극으로부터 실리콘기판으로의 붕소의 확산을 억제할 수 있게 되어 게이트전극형성후에 열처리를 행해도 반도체장치의 특성의 변동은 일어나지 않게 된다. 또, 상술한 실시예의 제조방법에 의해 게이트전극으로부터 기판으로의 붕소의 확산을 억제할 수 있는 질소첨가 실리콘막을 실용적인 속도로 퇴적시킬 수가 있게 되고, 열처리에 대해서 안정한 P형 도전성 게이트전극을 갖춘 반도체장치를 제조할 수 있는 효과를 발휘하게 된다.
다음에는 본 발명의 다른 실시예로서 탄소와 붕소가 첨가된 다결정실리콘층을 사용한 경우에 대해 설명하기로 한다.
제8도는 본 발명에 따른 반도체장치로서 MOS다이오드에 적용시킨 경우의 구성을 나타낸 것으로, 동도에서 참조부호 11은 실리콘기판을 나타내고, 12는 게이트산화막을 나타내며, 13은 탄소와 붕소가 첨가된 다결정실리콘층을 나타내고, 14는 붕소첨가 다결정실리콘층을 나타내며, 15는 절연막을 나타내고, 16은 알루미늄이면전극을 나타낸다. 실리콘기판(11)은 붕소농도가 3×1015cm-3인 P형 기판으로, 게이트산화막(12)의 막두께는 3.5nm이고, 탄소와 붕소가 첨가된 다결정실리콘층(13)의 막두께는 5nm이며, 붕소첨가 다결정실리콘층(14)의 막두께는 300nm이고, 다결정실리콘층의 붕소농도는 2×1020cm-3이다.
제9도는 제8도에서 설명한 MOS다이오드의 용량-게이트전압특성을 나타낸 것으로, 종축은 용량을 나타내고, 횡축은 게이트전압을 나타낸다. 이 예에서는, 다이오드면적은 10-4cm2이고, 게이트전극형성후의 열처리조건은 질소분위기(마른 N2)중에서 900℃, 20분간에 더해서 수증기를 함유한 산소분위기(적은 O2)에서 850℃, 30분간이다. 또, 동도에서 특성 e는 탄소농도가 0.95원자%인 경우이고, 특성 m, n, o는 각각 4.2, 12.5, 33원자%인 경우이다. 참조특성 p는 활성화열처리(700℃, 30분간, 건조질소분위기중)만의 경우의 특성곡선으로 게이트전극이 정인 반전측의 특성은 이론과 거의 일치한다. 탄소첨가 다결정실리콘층의 탄소농도가 0.95원자%인 특성 e의 경우에는 임계치전압이 고전압측으로 크게 변화하고 있지만, 특성 m, n, o는 탄소첨가 다결정실리콘층의 탄소농도가 높아짐에 따라 임계치전압의 변화는 작아져서 특성 o의 탄소농도가 33원자%인 경우에는 참조특성 p와 거의 동일한 특성을 나타내게 된다.
제10도는 탄소와 붕소가 첨가된 다결정실리콘층(13)의 비저항의 탄소농도의존성을 나타낸 것이다. 여기서, 붕소농도는 2×1020cm-3이고, 1000℃에서 30분간 열처리를 한 경우의 특성을 나타낸다. 동도에 나타낸 바와 같이 탄소농도가 높아질수록 비저항은 급격히 증가하게 된다.
이상의 설명으로부터 명백히 알 수 있는 바와 같이 이 제2실시예에 있어서는 붕소가 첨가된 다결정실리콘층에 더해서 탄소와 붕소가 첨가된 다결정실리콘층을 포함한 적어도 2층구조의 게이트전극을 갖춤으로써 게이트전극으로부터 실리콘기판으로의 붕소의 확산을 억제할 수 있게 되어 게이트전극형성후에 열처리를 행해도 반도체장치의 특성의 변동은 일어나지 않게 된다.
한편, 본 실시예에서는 반도체장치로서 MOS다이오드를 사용한 경우에 대해 설명했지만, MOS트랜지스터 및 그들의 집적회로의 반도체장치에서도 본 실시예의 게이트전극을 갖춤으로써 특성변동을 일으키지 않도록 할 수가 있다. 또, 본 실시예에서는 탄소와 붕소가 첨가된 다결정실리콘층과 붕소가 첨가된 다결정실리콘층의 2층구조의 게이트전극으로 했지만, 얇은 붕소실리콘층과 탄소와 붕소가 첨가된 실리콘층 및 두꺼운 붕소실리콘층의 3층구조의 게이트전극이어도 좋고, 또 탄소와 붕소가 첨가된 실리콘층과 붕소실리콘층 및 금속실리사이드막의 3층구조의 게이트전극이어도 좋으며, 더욱이 탄소와 붕소가 첨가된 실리콘층과 금속실리사이드막의 2층구조의 게이트전극이어도 좋다.
다음에는 본 발명의 제2실시예에 따른 반도체장치의 제조방법의 실시예에 대해 설명한다.
제11도는 탄소와 붕소가 첨가된 다결정실리콘층을 퇴적시키는 장치의 개략구성도이다. 본 실시예의 반응장치는 동도에 나타낸 바와 같이 일반적으로 사용되고 있는 확산로형의 감압 CVD장치로서, 도면에서 참조부호 141은 반응관을 나타내고, 142는 전기로를 나타내며, 143은 배기시스템을 나타내고, 144는 석영보드를 나타내며, 145는 석영보드(144)내에 탑재된 실리콘기판을 나타낸다. 또, 참조부호 146∼149는 밸브(146a∼149a,150)와 도관(151,152)을 통해 반응관(141)에 접속되는 복수의 가스실린더로서, 146은 디실란(Si2H6) 가스실린더이고, 147은 디보란(B2H6)가스실린더이며, 148은 아세틸렌(C2H2)가스실린더이고, 149는 캐리어가스실린더이다.
게이트산화막형성공정에서는 일반적으로 이용되고 있는 방법에 의해 반도체장치를 제조한다. 그 다음에는 제조도중의 실리콘기판(145)을 석영보드(144)에 탑재시키고, 이것을 온도가 400∼650℃의 반응관(141)내에 삽입시킨다. 그후, 반응관(141)을 배기시키고, 반응관(141)의 온도가 안정해지면, 각종 가스실린더(146∼148)로부터 각각 디실란가스를 100SCCM, 아세틸렌가스를 100SCCM, 디보란가스를 300SCCM(He희석 100PPM)만큼 소망하는 시간(t1=25초)동안 반응관(141)에 주입해서 실리콘기판(145)상에 탄소와 붕소를 함유한 실리콘층을 퇴적시킨다.
소망하는 시간(t1=25초)이 경과된 후 반응관(141)으로의 아세틸렌가스의 주입을 정지시키고, 디실란가스, 디보란가스 및 캐리어가스만을 소망하는 시간(t2=25분)동안 반응관(141)에 주입해서 탄소와 붕소를 함유한 실리콘층상에 붕소를 함유한 실리콘층을 퇴적시킨다. 그후, 실리콘기판(145)을 반응관(141)으로부터 끄집어 내서 일반적으로 이용되고 있는 방법으로 가공해서 게이트전극을 형성한다. 이어, 실리콘기판(145)을 적당한 조건에서 열처리한 후 일반적으로 이용되고 있는 방법에 의해 상부전극 및 이면전극을 형성한다.
제12도는 탄소첨가 실리콘층의 탄소(C)농도와 아세틸렌(C2H2)가스유량의 관계를 나타낸 것으로, 동도에 나타낸 바와 같이 아세틸렌가스유량이 많아질수록 탄소농도는 높아져서 아세틸렌가스유량 100SCCM에서 탄소농도가 약 13원자%가 된다. 이때의 온도는 520℃이고, 압력은 0.3torr이며, Si2H6유량은 100SCCM이다.
제13도는 탄소첨가 실리콘층의 퇴적속도와 아세틸렌가스유량의 관계를 나타낸 것으로, 동도에 나타낸 바와 같이 아세틸렌가스유량이 증가해도 퇴적속도는 변화하지 않게 된다. 이때의 조건은 제12도의 경우와 마찬가지이다.
한편, 이 실시예에서는 실리콘수소화물로서 디실란(Si2H6)을 사용했지만, 보다 일반적인 실란(SiH4) 또는 보다 저온에서의 막퇴적이 가능한 트리실란(Si3H8)을 사용해도 좋다. 또, 이 실시예에서는 디실란가스와 아세틸렌가스 및 디보란가스에 의해 탄소와 붕소가 첨가된 실리콘층을 형성했지만, 수소화물과 아세틸렌가스만의 혼합가스에 의해 탄소첨가 실리콘층을 형성한 후 이온주입이나 다른 물질로부터의 붕소확산에 의해 탄소와 붕소가 첨가된 실리콘층을 형성해도 좋다.
이상 설명한 바와 같이 제2실시예의 반도체장치에 의하면, 게이트전극으로부터 실리콘기판으로의 붕소확산을 억제할 수 있게 되어 게이트전극형성후에 열처리를 행해도 반도체장치의 특성의 변동은 일어나지 않게 된다. 또, 제2실시예의 반도체장치의 제조방법에 의하면, 게이트전극으로부터 기판으로의 붕소의 확산을 억제할 수 있는 탄소첨가 실리콘층을 실용적인 속도로 퇴적시킬 수가 있고, 열처리에 대해서 안정한 P형 도전성 게이트전극을 갖춘 반도체장치를 제조할 수 있다고 하는 대단히 우수한 효과를 얻을 수 있게 된다.
Claims (7)
- 붕소가 첨가된 다결정실리콘층과 붕소와 불활성화물이 첨가된 다결정실리콘층을 포함한 2층구조의 게이트전극을 구비한 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치.
- 제1항에 있어서, 상기 불활성화물이 질소인 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치.
- 제1항에 있어서, 상기 불활성화물이 탄소인 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치.
- 실리콘수소화물(SinH2n+2; n≥1)과 암모니아가스(NH3)중 적어도 2종류의 가스를 포함한 혼합가스를 원료로 해서 퇴적온도가 400∼650℃의 범위에서 적어도 불활성화물이 첨가된 다결정실리콘층을 퇴적시키는 공정과, 이 다결정실리콘층상에 붕소가 첨가된 다결정층을 형성하는 공정으로 이루어진 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치의 제조방법.
- 제4항에 있어서, 상기 불활성화물이 질소인 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치의 제조방법.
- 실리콘수소화물(SinH2n+2; n≥1)과 아세틸렌가스중 적어도 2종류의 가스를 포함한 혼합가스를 원료로 해서 퇴적온도가 400∼650℃의 범위에서 적어도 불활성화물이 첨가된 다결정실리콘층을 퇴적시키는 공정과, 이 다결정실리콘층상에 붕소가 첨가된 다결정층을 형성하는 공정으로 이루어진 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치의 제조방법.
- 제6항에 있어서, 상기 불활성화물이 탄소인 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치의 제조방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01-318791 | 1989-12-11 | ||
| JP1318791A JPH03181176A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置およびその製造方法 |
| JP02-263089 | 1990-10-02 | ||
| JP2263089A JPH04142079A (ja) | 1990-10-02 | 1990-10-02 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013584A KR910013584A (ko) | 1991-08-08 |
| KR940001021B1 true KR940001021B1 (ko) | 1994-02-08 |
Family
ID=26545854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900020301A KR940001021B1 (ko) | 1989-12-11 | 1990-12-11 | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001021B1 (ko) |
-
1990
- 1990-12-11 KR KR1019900020301A patent/KR940001021B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910013584A (ko) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189504A (en) | Semiconductor device of MOS structure having p-type gate electrode | |
| US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| KR100563748B1 (ko) | 반도체소자의제조방법 | |
| Pande et al. | Channel mobility enhancement in InP metal‐insulator‐semiconductor field‐effect transistors | |
| Parker et al. | Ultrathin oxide-nitride gate dielectric MOSFET's | |
| US8809141B2 (en) | High performance CMOS transistors using PMD liner stress | |
| Hsieh et al. | Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2 | |
| US6255149B1 (en) | Process for restricting interdiffusion in a semiconductor device with composite Si/SiGe gate | |
| JPWO2007116470A1 (ja) | 半導体装置及びその製造方法 | |
| KR940001021B1 (ko) | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 | |
| US6117751A (en) | Method for manufacturing a mis structure on silicon carbide (SiC) | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05283679A (ja) | 半導体装置及びその製造方法 | |
| US20070210421A1 (en) | Semiconductor device fabricated using a carbon-containing film as a contact etch stop layer | |
| US9287363B2 (en) | Semiconductor device, method of manufacturing the same and power semiconductor device including the same | |
| JPH04142079A (ja) | 半導体装置およびその製造方法 | |
| Kato et al. | Ammonia-Annealed SiO2 Films for Thin-Gate Insulator | |
| CN100492602C (zh) | 处理包含含氧氮化硅介质层的半导体器件的方法 | |
| Ito et al. | Thermal nitridation of silicon in advanced LSI processing | |
| JPH06349821A (ja) | 半導体装置とその製造方法 | |
| KR940007448B1 (ko) | 게이트절연막 형성방법 | |
| JPH06140627A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| KR940011799B1 (ko) | TiN층으로 된 전하저장전극 형성방법 | |
| JPS61125082A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010131 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |