JPH03181176A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH03181176A JPH03181176A JP1318791A JP31879189A JPH03181176A JP H03181176 A JPH03181176 A JP H03181176A JP 1318791 A JP1318791 A JP 1318791A JP 31879189 A JP31879189 A JP 31879189A JP H03181176 A JPH03181176 A JP H03181176A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- nitrogen
- gate electrode
- gas
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052796 boron Inorganic materials 0.000 claims abstract description 41
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000007789 gas Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 239000002994 raw material Substances 0.000 claims description 3
- 229910052990 silicon hydride Inorganic materials 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 25
- 238000010438 heat treatment Methods 0.000 abstract description 19
- 238000009792 diffusion process Methods 0.000 abstract description 8
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010453 quartz Substances 0.000 abstract description 5
- 239000012159 carrier gas Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 39
- 239000010408 film Substances 0.000 description 23
- 229910021529 ammonia Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002829 nitrogen Chemical class 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZADPBFCGQRWHPN-UHFFFAOYSA-N boronic acid Chemical compound OBO ZADPBFCGQRWHPN-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- -1 diode area 10-'cm2 Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、MO8構造の半導体装置、特にMOSトラン
ジスタのp型環電性ゲート電極及びそのゲート電極の製
造方法に関する。
ジスタのp型環電性ゲート電極及びそのゲート電極の製
造方法に関する。
[従来の技術]
従来は、半導体装置のp型環電性ゲート電極として、は
う素が添加された多結晶シリコン膜が用いられている。
う素が添加された多結晶シリコン膜が用いられている。
しかし、ゲート用絶縁物として使用されるシリコン酸化
膜中のほう素の拡散が速いため、熱処理をするとほう素
がゲート電極から基板に拡散し、トランジスタのしきい
値を変動させるという欠点がある。特に、水蒸気を含ん
だ雰囲気中での熱処理ではほう素の拡散が促進され、比
較的低い温度の熱処理でもトランジスタのしきい値を変
動させる。このことを図を用いて以下に説明する。
膜中のほう素の拡散が速いため、熱処理をするとほう素
がゲート電極から基板に拡散し、トランジスタのしきい
値を変動させるという欠点がある。特に、水蒸気を含ん
だ雰囲気中での熱処理ではほう素の拡散が促進され、比
較的低い温度の熱処理でもトランジスタのしきい値を変
動させる。このことを図を用いて以下に説明する。
第7図は、はう素添加多結晶シリコンをゲート電極とす
るMOSダイオードの容量−ゲート電圧特性を示す図で
あり、縦軸が容量、横軸がゲート電圧である。熱処理中
の雰囲気は水蒸気を含む酸素雰囲気であり時間は30分
間である。その他の条件としては、ゲート酸化膜厚が3
n rlh Nドープ層無しで、ダイオード面積が
10−’cm2、 基板濃度が3 X 10”c m−
” であり、熱処理をした場合のほかに、リファレン
スとして熱処理無しの場合を図示している。
るMOSダイオードの容量−ゲート電圧特性を示す図で
あり、縦軸が容量、横軸がゲート電圧である。熱処理中
の雰囲気は水蒸気を含む酸素雰囲気であり時間は30分
間である。その他の条件としては、ゲート酸化膜厚が3
n rlh Nドープ層無しで、ダイオード面積が
10−’cm2、 基板濃度が3 X 10”c m−
” であり、熱処理をした場合のほかに、リファレン
スとして熱処理無しの場合を図示している。
第7図において熱処理を行わない場合、ゲート電圧が正
のインバーシロン側の特性は理論と一致するが、800
′C以上の熱処理を行った場合にはしきい値電圧が高電
圧側に変化しており、はう素が基板に拡散したことがわ
かる。この様なほう素の拡散の影響はゲート酸化膜が薄
い程大きい。
のインバーシロン側の特性は理論と一致するが、800
′C以上の熱処理を行った場合にはしきい値電圧が高電
圧側に変化しており、はう素が基板に拡散したことがわ
かる。この様なほう素の拡散の影響はゲート酸化膜が薄
い程大きい。
[発明が解決しようとする課題]
本発明は、上記のような従来技術において問題となって
いた、ゲート電極のほう素が基板に拡散することを抑制
し、安定な特性を示すp型環電性ゲート電極を有する半
導体装置を提供すること、及び、安定な特性を示すp型
環電性ゲート電極を有する半導体装置の製造方法を提供
することを目的とする。
いた、ゲート電極のほう素が基板に拡散することを抑制
し、安定な特性を示すp型環電性ゲート電極を有する半
導体装置を提供すること、及び、安定な特性を示すp型
環電性ゲート電極を有する半導体装置の製造方法を提供
することを目的とする。
[課題を解決するための手段]
上記の課題を解決するため、本発明は、(1)窒素(N
)とほう素(B)を添加した多結晶シリコン層を含む少
なくとも2Jl構造のゲート電極を有することを特徴と
する半導体装置と、(2)シリコン水素化物(S 1
nH2n**、n ’?−1)とアンモニアガス(NH
s)の少なくとも2種類のガスを含む混合ガスを原料と
し、堆積温度が400〜650℃の範囲で、少なくとも
窒素(N)を添加したシリコン薄膜を堆積する工程を含
むことを特徴とする半導体装置の製造方法、 という手段を採用している。
)とほう素(B)を添加した多結晶シリコン層を含む少
なくとも2Jl構造のゲート電極を有することを特徴と
する半導体装置と、(2)シリコン水素化物(S 1
nH2n**、n ’?−1)とアンモニアガス(NH
s)の少なくとも2種類のガスを含む混合ガスを原料と
し、堆積温度が400〜650℃の範囲で、少なくとも
窒素(N)を添加したシリコン薄膜を堆積する工程を含
むことを特徴とする半導体装置の製造方法、 という手段を採用している。
[作用コ
本発明の半導体装置は、窒素とほう素を添加した多結晶
シリコン層を含む少なくとも2層構造のゲート電極を設
ける。窒素とほう素を添加した多結晶シリコン膜中では
、はう素の拡散が遅くなるため、従来のほう素のみを添
加した多結晶シリコン膜をゲート電極とした場合に比べ
、基板中に拡散するほう素置が少なく半導体装置の特性
変動を小さくするように作用する。
シリコン層を含む少なくとも2層構造のゲート電極を設
ける。窒素とほう素を添加した多結晶シリコン膜中では
、はう素の拡散が遅くなるため、従来のほう素のみを添
加した多結晶シリコン膜をゲート電極とした場合に比べ
、基板中に拡散するほう素置が少なく半導体装置の特性
変動を小さくするように作用する。
本発明の装置の製造方法においては、少なくともシリコ
ン水素化物(Si1.lH2,2、n≧1)とアンモニ
アガス(NHa)の2種類のガスを含む混合ガスを原料
とし、堆積温度が400から650℃の範囲で基板上に
窒素添加のシリコン薄膜を堆積する工程を実施する。
ン水素化物(Si1.lH2,2、n≧1)とアンモニ
アガス(NHa)の2種類のガスを含む混合ガスを原料
とし、堆積温度が400から650℃の範囲で基板上に
窒素添加のシリコン薄膜を堆積する工程を実施する。
[実施例コ
本発明の実施例を図面を用いて具体的に説明する。
第1図は、本発明の装置の実施例であるMOSダイオー
ドの概略構成を示す断面図であり、1はシリコン基板、
2はゲート酸化膜、3は窒素とほう素を添加した多結晶
シリコン層、4はほう素添加多結晶シリコン層、5は絶
縁膜、6はアルミニウム裏面電極である。シリコン基板
はほう素濃度3X10”cm−”のp型基板であり、
ゲート酸化膜厚は3 n rrh 窒素とほう素添加多
結晶シリコン層厚さ5 n rrh はう素添加多結
晶シリコン層厚さ300nmで、多結晶シリコン層のほ
う素濃度は2X10”crrr’である。
ドの概略構成を示す断面図であり、1はシリコン基板、
2はゲート酸化膜、3は窒素とほう素を添加した多結晶
シリコン層、4はほう素添加多結晶シリコン層、5は絶
縁膜、6はアルミニウム裏面電極である。シリコン基板
はほう素濃度3X10”cm−”のp型基板であり、
ゲート酸化膜厚は3 n rrh 窒素とほう素添加多
結晶シリコン層厚さ5 n rrh はう素添加多結
晶シリコン層厚さ300nmで、多結晶シリコン層のほ
う素濃度は2X10”crrr’である。
第2図は、本実施例のMOSダイオードの容量−ゲート
電圧特性図である。縦軸は容量、横軸はゲート電圧を示
す。この例では、ダイオード面積が10−’cm2であ
り、 ゲート電極形成後の熱処理条件は水蒸気を含む酸
素雰囲気で、850℃、30分間である。リファレンス
は熱処理を行わない場合の特性曲線であり、ゲート電圧
が正のインバーシロン側の特性は理論とほぼ一致する。
電圧特性図である。縦軸は容量、横軸はゲート電圧を示
す。この例では、ダイオード面積が10−’cm2であ
り、 ゲート電極形成後の熱処理条件は水蒸気を含む酸
素雰囲気で、850℃、30分間である。リファレンス
は熱処理を行わない場合の特性曲線であり、ゲート電圧
が正のインバーシロン側の特性は理論とほぼ一致する。
窒素添加多結晶シリコン層の窒素濃度が0%、つまり従
来と同じ構成の場合には、しきい値電圧が高電圧側に変
化しているが、窒素添加多結晶シリコン層の窒素濃度が
高くなるにともないしきい値電圧は低電圧側に移動し、
窒素濃度約2.7%の場合にはリファレンスとほぼ同じ
特性を示す。
来と同じ構成の場合には、しきい値電圧が高電圧側に変
化しているが、窒素添加多結晶シリコン層の窒素濃度が
高くなるにともないしきい値電圧は低電圧側に移動し、
窒素濃度約2.7%の場合にはリファレンスとほぼ同じ
特性を示す。
また、第3図に窒素およびほう素添加多結晶シリコン膜
の比抵抗の窒素濃度依存性を示す。なお、はう素濃度は
2X10”cm−”である。 窒素濃度が高くなるほど
比抵抗は急激に増加するが、窒素濃度約3atm%で比
抵抗が数Ωcmでありゲート電極として使用可能である
。
の比抵抗の窒素濃度依存性を示す。なお、はう素濃度は
2X10”cm−”である。 窒素濃度が高くなるほど
比抵抗は急激に増加するが、窒素濃度約3atm%で比
抵抗が数Ωcmでありゲート電極として使用可能である
。
以上の説明かられかるように、本発明においては、窒素
とほう素を添加した多結晶シリコン層を含む少なくとも
2層構造のゲート電極を設けることにより、ゲート電極
からシリコン基板へのほう素の拡散を抑制でき、ゲート
電極形成後に熱処理を行っても半導体装置の特性変動を
生じない。
とほう素を添加した多結晶シリコン層を含む少なくとも
2層構造のゲート電極を設けることにより、ゲート電極
からシリコン基板へのほう素の拡散を抑制でき、ゲート
電極形成後に熱処理を行っても半導体装置の特性変動を
生じない。
なお、本実施例では半導体装置としてMOSダイオード
を取り上げたが、MOSトランジスタおよびそれらの集
積回路の半導体装置でも、本発明のゲート電極を有する
ことにより、特性変動を生じさせないようにできる。ま
た、本実施例では窒素・はう素添加シリコン層とほう素
添加シリコン層の2層構造のゲート電極としたが、(a
)薄いほう素シリコン層と窒素・はう素シリコン層と厚
いほう素シリコン層の3層構造のゲート電極、(b)窒
素・はう素添加シリコン層とほう素シリコン層と金属シ
リサイド膜の3層構造、(C)窒素・はう素シリコン層
と金属シリサイド層の2層構造のゲート構造でもよい。
を取り上げたが、MOSトランジスタおよびそれらの集
積回路の半導体装置でも、本発明のゲート電極を有する
ことにより、特性変動を生じさせないようにできる。ま
た、本実施例では窒素・はう素添加シリコン層とほう素
添加シリコン層の2層構造のゲート電極としたが、(a
)薄いほう素シリコン層と窒素・はう素シリコン層と厚
いほう素シリコン層の3層構造のゲート電極、(b)窒
素・はう素添加シリコン層とほう素シリコン層と金属シ
リサイド膜の3層構造、(C)窒素・はう素シリコン層
と金属シリサイド層の2層構造のゲート構造でもよい。
次に、本発明の半導体装置の製造方法の実施例について
説明する。第4図は窒素とほう素を添加した多結晶シリ
コン層を堆積する装置の概略図である。
説明する。第4図は窒素とほう素を添加した多結晶シリ
コン層を堆積する装置の概略図である。
本実施例の反応装置は、第4図に示すように、一般に用
いられている拡散炉型の減圧CVD装置であり、41は
反応管、42は電気炉、43は排気システム、44は石
英ボート、45は石英ボート内に載置したシリコン基板
である。また、46ないし49は、バルブと導管を通じ
て反応管41に接続される複数のガスボンベであって、
それぞれ46はジシラン(SiaHe)ガスボンベ、4
7はジボラン(B 2 Ha)ガスボンベ、48はアン
モニア(NHa)ガスボンベ、 49はキャリアガスボ
ンベ、である。
いられている拡散炉型の減圧CVD装置であり、41は
反応管、42は電気炉、43は排気システム、44は石
英ボート、45は石英ボート内に載置したシリコン基板
である。また、46ないし49は、バルブと導管を通じ
て反応管41に接続される複数のガスボンベであって、
それぞれ46はジシラン(SiaHe)ガスボンベ、4
7はジボラン(B 2 Ha)ガスボンベ、48はアン
モニア(NHa)ガスボンベ、 49はキャリアガスボ
ンベ、である。
ゲート酸化膜形成工程までは、一般に用いられている方
法で半導体装置を製造する。次に製造途中のシリコン基
板45を石英ボート44に載置し、温度が400〜85
0℃の反応管41に挿入する。
法で半導体装置を製造する。次に製造途中のシリコン基
板45を石英ボート44に載置し、温度が400〜85
0℃の反応管41に挿入する。
その後、反応管41を排気し、反応管温度が安定したら
、各種ガスボンベからジシランガス、アンモニアガスお
よびジボランガスを所望の量だけ所望の時間(1+)の
間、 反応管41に導入しシリコン基板上に窒素及びほ
う素を含むシリコン膜を堆積する。
、各種ガスボンベからジシランガス、アンモニアガスお
よびジボランガスを所望の量だけ所望の時間(1+)の
間、 反応管41に導入しシリコン基板上に窒素及びほ
う素を含むシリコン膜を堆積する。
所望の時間(t、)経過後、反応管41へのアンモニア
ガスの導入を停止し、ジシランガスとジボランガスおよ
びキャリアガスのみを所望の時間(t2)の間、反応管
41へ導入し、 窒素とほう素を含むシリコン層上にほ
う素を含むシリコン層を堆積する。その後、シリコン基
板を反応管41から取り出し、一般に用いられている方
法で加工してゲート電極を形成する。
ガスの導入を停止し、ジシランガスとジボランガスおよ
びキャリアガスのみを所望の時間(t2)の間、反応管
41へ導入し、 窒素とほう素を含むシリコン層上にほ
う素を含むシリコン層を堆積する。その後、シリコン基
板を反応管41から取り出し、一般に用いられている方
法で加工してゲート電極を形成する。
次に、シリコン基板を適当な条件で熱処理した後、一般
に用いられている方法で上部電極および裏面電極を形成
する。第5図に窒素添加シリコン膜の窒素濃度とアンモ
ニア流量との関係を示す。
に用いられている方法で上部電極および裏面電極を形成
する。第5図に窒素添加シリコン膜の窒素濃度とアンモ
ニア流量との関係を示す。
アンモニア流量が多い程窒素濃度は高くなり、アンモニ
ア流量101005eで窒素濃度的3atm%になる。
ア流量101005eで窒素濃度的3atm%になる。
また、第6図に窒素添加シリコン膜の堆積速度とアンモ
ニア流量の関係を示す。アンモニア流量が増加すると堆
積速度は若干減少するが、堆積温度520℃、アンモニ
ア流量400secmでも堆積速度約62A/分と実用
的な速度が得られる。
ニア流量の関係を示す。アンモニア流量が増加すると堆
積速度は若干減少するが、堆積温度520℃、アンモニ
ア流量400secmでも堆積速度約62A/分と実用
的な速度が得られる。
なお、この実施例ではシリコンの水素化物としてジシラ
ン(SiaHe)を用いたが、より実用的なシラン(S
iH4)や、 より低温での膜堆積が可能なトリシラン
(S 1sHs)を用いてもよい。
ン(SiaHe)を用いたが、より実用的なシラン(S
iH4)や、 より低温での膜堆積が可能なトリシラン
(S 1sHs)を用いてもよい。
また、実施例ではジシランガスとアンモニアガスとジボ
ランガスで窒素とほう素添加シリコン層を形成したが、
水素化物とアンモニアのみの混合ガスで窒素添加シリコ
ン層を形成した後、イオン注入や他の物質からのほう素
の拡散により、窒素とほう素添加シリコン層を形成して
もよい。
ランガスで窒素とほう素添加シリコン層を形成したが、
水素化物とアンモニアのみの混合ガスで窒素添加シリコ
ン層を形成した後、イオン注入や他の物質からのほう素
の拡散により、窒素とほう素添加シリコン層を形成して
もよい。
[発明の効果コ
以上説明したように、本発明の装置によれば、ゲート電
極からシリコン基板へのほう素の拡散を抑制でき、ゲー
ト電極形成後に熱処理を行っても半導体装置の特性変動
が生じないようにできる。
極からシリコン基板へのほう素の拡散を抑制でき、ゲー
ト電極形成後に熱処理を行っても半導体装置の特性変動
が生じないようにできる。
また、本発明の製造方法により、ゲート電極から基板へ
のほう素の拡散が抑制できる窒素添加シリコン膜を実用
的速度で堆積でき、熱処理に対して安定なp型導電性ゲ
ート電極を有する半導体装置を製造できる効果を奏する
ことができる。
のほう素の拡散が抑制できる窒素添加シリコン膜を実用
的速度で堆積でき、熱処理に対して安定なp型導電性ゲ
ート電極を有する半導体装置を製造できる効果を奏する
ことができる。
第■図は、本実施例の、窒素とほう素添加多結晶シリコ
ン層含む多結晶シリコンを、MOSダイオードのゲート
電極として適用したデバイスの概略の構成を示す図、 第2図は、本実施例のゲート電極を有するMOSダイオ
ードの容量−ゲート電圧特性図であって、ゲート酸化膜
厚が3nm1 Nドープ層厚さ5 n msダイオード
面積が10−’cm”、基板濃度が3×10”am−’
ウェット酸素雰囲気中で850℃において30分加
熱するという条件のもとで、熱処理をした場合に窒素濃
度をパラメータとし、熱処理無しの場合とを比較した曲
線を示す図、第3図は、本実施例の、窒素とほう素添加
多結晶ンリコン層のほう素の濃度を2X10”crrr
’とした場合の比抵抗と窒素濃度の関係を示す図、第4
図は、窒素とほう素を添加した多結晶シリコン層を堆積
する装置の概略図、 第5図は、窒素添加シリコン膜の窒素濃度とアンモニア
流量の関係を示す図、 第6図は、窒素添加シリコン膜の堆積速度とアンモニア
流量の関係を示す図、 第7図は、従来のほう素添加多結晶シリコンをゲート電
極とするMOSダイオードの容量−ゲート電圧特性の熱
処理による変動を示す図で、ゲート酸化膜厚が3nms
Nドープ層無しで、ダイオード面積が10−’cm2、
基板濃度が3X10”Cm−” ウェット酸素雰囲気
中で30分という条件のもとで、熱処理をした場合と、
熱処理無しの場合とを比較した曲線を示す図である。 1・・・シリコン基板、2・・・ゲート酸化膜、3・・
・窒素とほう素を添加した多結晶シリコン層、 4・・・はう素添加多結晶シリコン層、5・・・層間絶
縁膜、 6・・・アルミニウム裏面電極、 41・・・反応管、 42 ・ ・ 43 ・ ・ 44 ・ ・ 45 ・ ・ 46 ・ ・ 47 ・ ・ 48 ・ ・ 49 ・ ・ ・電気炉、 ・排気システム、 ・石英ボード、 ・シリコン基板、 ・ジシラン(Si2He)ガスボンベ、・ジボラン(B
QHe)ガスボンベ、 ・アンモニア(NHs)ガスボンベ、 ・キャリアガスボンベ、
ン層含む多結晶シリコンを、MOSダイオードのゲート
電極として適用したデバイスの概略の構成を示す図、 第2図は、本実施例のゲート電極を有するMOSダイオ
ードの容量−ゲート電圧特性図であって、ゲート酸化膜
厚が3nm1 Nドープ層厚さ5 n msダイオード
面積が10−’cm”、基板濃度が3×10”am−’
ウェット酸素雰囲気中で850℃において30分加
熱するという条件のもとで、熱処理をした場合に窒素濃
度をパラメータとし、熱処理無しの場合とを比較した曲
線を示す図、第3図は、本実施例の、窒素とほう素添加
多結晶ンリコン層のほう素の濃度を2X10”crrr
’とした場合の比抵抗と窒素濃度の関係を示す図、第4
図は、窒素とほう素を添加した多結晶シリコン層を堆積
する装置の概略図、 第5図は、窒素添加シリコン膜の窒素濃度とアンモニア
流量の関係を示す図、 第6図は、窒素添加シリコン膜の堆積速度とアンモニア
流量の関係を示す図、 第7図は、従来のほう素添加多結晶シリコンをゲート電
極とするMOSダイオードの容量−ゲート電圧特性の熱
処理による変動を示す図で、ゲート酸化膜厚が3nms
Nドープ層無しで、ダイオード面積が10−’cm2、
基板濃度が3X10”Cm−” ウェット酸素雰囲気
中で30分という条件のもとで、熱処理をした場合と、
熱処理無しの場合とを比較した曲線を示す図である。 1・・・シリコン基板、2・・・ゲート酸化膜、3・・
・窒素とほう素を添加した多結晶シリコン層、 4・・・はう素添加多結晶シリコン層、5・・・層間絶
縁膜、 6・・・アルミニウム裏面電極、 41・・・反応管、 42 ・ ・ 43 ・ ・ 44 ・ ・ 45 ・ ・ 46 ・ ・ 47 ・ ・ 48 ・ ・ 49 ・ ・ ・電気炉、 ・排気システム、 ・石英ボード、 ・シリコン基板、 ・ジシラン(Si2He)ガスボンベ、・ジボラン(B
QHe)ガスボンベ、 ・アンモニア(NHs)ガスボンベ、 ・キャリアガスボンベ、
Claims (1)
- 【特許請求の範囲】 1、窒素(N)とほう素(B)を添加した多結晶シリコ
ン層を含む少なくとも2層構造のゲート電極を有するこ
とを特徴とする半導体装置。 2、シリコン水素化物(Si_nH_2_n_+_2、
n≧1)とアンモニアガス(NH_3)の少なくとも2
種類のガスを含む混合ガスを原料とし、堆積温度が40
0〜650℃の範囲で、少なくとも窒素(N)を添加し
たシリコン薄膜を堆積する工程を含むことを特徴とする
請求項1記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1318791A JPH03181176A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置およびその製造方法 |
KR1019900020301A KR940001021B1 (ko) | 1989-12-11 | 1990-12-11 | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 |
US07/827,904 US5189504A (en) | 1989-12-11 | 1992-01-30 | Semiconductor device of MOS structure having p-type gate electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1318791A JPH03181176A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03181176A true JPH03181176A (ja) | 1991-08-07 |
Family
ID=18102986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1318791A Pending JPH03181176A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03181176A (ja) |
-
1989
- 1989-12-11 JP JP1318791A patent/JPH03181176A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4966861A (en) | Vapor deposition method for simultaneously growing an epitaxial silicon layer and a polycrystalline silicone layer over a selectively oxidized silicon substrate | |
US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
US5189504A (en) | Semiconductor device of MOS structure having p-type gate electrode | |
US5275872A (en) | Polycrystalline silicon thin film transistor | |
KR930006821A (ko) | 감소된 저항률을 갖는 개량된 다결정 실리콘막을 포함하는 반도체 디바이스 제조방법 | |
JPH04150017A (ja) | 半導体装置の製造方法 | |
JP2947828B2 (ja) | 半導体装置の製造方法 | |
JPH04142079A (ja) | 半導体装置およびその製造方法 | |
JPH03181176A (ja) | 半導体装置およびその製造方法 | |
KR100631937B1 (ko) | 텅스텐 게이트 형성방법 | |
JPH04367277A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3664793B2 (ja) | トランジスタの製造方法 | |
JPH07153958A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPS635518A (ja) | 半導体装置の製造方法 | |
KR0123236B1 (ko) | 반도체 소자의 폴리실리콘막 형성 방법 | |
Hsieh et al. | Shallow junction formation by dopant diffusion from in situ doped polycrystalline silicon chemically vapor deposited in a rapid thermal processor | |
KR940001021B1 (ko) | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 | |
KR950002173B1 (ko) | 반도체 장치의 폴리실리콘 증착방법 | |
JPH10125617A (ja) | 半導体装置の製造方法 | |
JPH03132078A (ja) | 半導体装置及びその製造方法 | |
KR100207524B1 (ko) | 반도체장치의 제조방법 | |
KR100268124B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
KR100396459B1 (ko) | 다결정 실리콘 증착방법 | |
KR100296960B1 (ko) | 반도체소자의폴리실리콘막형성방법 |