JPH04142079A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04142079A JPH04142079A JP2263089A JP26308990A JPH04142079A JP H04142079 A JPH04142079 A JP H04142079A JP 2263089 A JP2263089 A JP 2263089A JP 26308990 A JP26308990 A JP 26308990A JP H04142079 A JPH04142079 A JP H04142079A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- carbon
- gate electrode
- silicon layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052796 boron Inorganic materials 0.000 claims abstract description 41
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims abstract description 18
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 7
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 229910052990 silicon hydride Inorganic materials 0.000 claims abstract description 5
- 239000002994 raw material Substances 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 20
- 238000010438 heat treatment Methods 0.000 abstract description 16
- 239000006185 dispersion Substances 0.000 abstract 2
- 239000000654 additive Substances 0.000 abstract 1
- 230000000996 additive effect Effects 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 42
- 239000007789 gas Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、MO8構造の半導体装置およびその製造方法
に係わり、特にMOS)ランジスタのp型導電性ゲート
電極およびそのゲート電極の製造方法に関するものであ
る。
に係わり、特にMOS)ランジスタのp型導電性ゲート
電極およびそのゲート電極の製造方法に関するものであ
る。
[従来の技術]
従来は、半導体装置のp型導電性ゲート電極としてほう
素が添加された多結晶シリコン膜が用いられている。
素が添加された多結晶シリコン膜が用いられている。
[発明が解決しようとする課題]
しかしながら、従来の半導体装置は、ゲート用絶縁物と
して使用されるシリコン酸化膜中のほう素の拡散が速い
ため、熱処理をすると、はう素がゲート電極から基板に
拡散し、トランジスタの閾値を変動させるという問題が
あった。特に水蒸気を含んだ雰囲気中での熱処理では、
はう素の拡散が促進され、比較的低い温度の熱処理でも
トランジスタの閾値を変動させる。このことを図を用い
て以下に説明する。
して使用されるシリコン酸化膜中のほう素の拡散が速い
ため、熱処理をすると、はう素がゲート電極から基板に
拡散し、トランジスタの閾値を変動させるという問題が
あった。特に水蒸気を含んだ雰囲気中での熱処理では、
はう素の拡散が促進され、比較的低い温度の熱処理でも
トランジスタの閾値を変動させる。このことを図を用い
て以下に説明する。
第7図はほう素添加多結晶シリコンをゲート電極とする
MOSダイオードの容量−ゲート電圧特性を示す図であ
り、縦軸が容量、横軸がゲート電圧である。熱処理中の
雰囲気は水蒸気を含む酸素雰囲気であり、時間は30分
である。その他の条件としては、ゲート酸化膜厚が3.
5n@、炭素ドープ層無しでダイオード面積が10−’
cm2.基板濃度が3 X 1015cm−3であり、
熱処理をした場合の他にリファレンスとして活性化熱処
理(700℃、30分間、乾燥窒素雰囲気中)のみの場
合を図示している。同図において、活性化熱処理のみの
場合、ゲート電圧が正のインバージョン側の特性は理論
と一致するが、800℃以上の熱処理を行った場合には
、閾値電圧が高電圧側に変化しており、はう素が基板に
拡散したことがわかる。
MOSダイオードの容量−ゲート電圧特性を示す図であ
り、縦軸が容量、横軸がゲート電圧である。熱処理中の
雰囲気は水蒸気を含む酸素雰囲気であり、時間は30分
である。その他の条件としては、ゲート酸化膜厚が3.
5n@、炭素ドープ層無しでダイオード面積が10−’
cm2.基板濃度が3 X 1015cm−3であり、
熱処理をした場合の他にリファレンスとして活性化熱処
理(700℃、30分間、乾燥窒素雰囲気中)のみの場
合を図示している。同図において、活性化熱処理のみの
場合、ゲート電圧が正のインバージョン側の特性は理論
と一致するが、800℃以上の熱処理を行った場合には
、閾値電圧が高電圧側に変化しており、はう素が基板に
拡散したことがわかる。
このようなほう素の拡散の影響はゲート酸化膜が薄いほ
ど大きい。
ど大きい。
したがって本発明は、従来において問題となっていたゲ
ート電極のほう素が基板に拡散することを抑制し、安定
な特性を示すp型導電性ゲート電極を有する半導体装置
を提供することおよび安定な特性を示すp型導電性ゲー
ト電極が得られる半導体装置の製造方法を提供すること
を目的としている。
ート電極のほう素が基板に拡散することを抑制し、安定
な特性を示すp型導電性ゲート電極を有する半導体装置
を提供することおよび安定な特性を示すp型導電性ゲー
ト電極が得られる半導体装置の製造方法を提供すること
を目的としている。
[課題を解決するための手段]
このような課題を解決するために本発明による半導体装
置は、炭素とほう素とを添加した多結晶シリコン層を含
む少なくとも2層構造のゲート電極を有している。
置は、炭素とほう素とを添加した多結晶シリコン層を含
む少なくとも2層構造のゲート電極を有している。
また、本発明による半導体装置の製造方法は、シリコン
水素化物(SllIH211+2. n≧1)とアセチ
レンガスとの少なくとも2種類のガスを含む混合ガスを
原料とし、堆積温度が400〜650℃の範囲で少なく
とも炭素を添加したシリコン薄膜を堆積する工程を含む
ものである。
水素化物(SllIH211+2. n≧1)とアセチ
レンガスとの少なくとも2種類のガスを含む混合ガスを
原料とし、堆積温度が400〜650℃の範囲で少なく
とも炭素を添加したシリコン薄膜を堆積する工程を含む
ものである。
[作用]
本発明においては、炭素とほう素とを添加した多結晶シ
リコン膜中では、はう素の拡散が遅くなるので、基板中
に拡散するほう素置が少なく、半導体装置の特性変動を
小さくするように作用する。
リコン膜中では、はう素の拡散が遅くなるので、基板中
に拡散するほう素置が少なく、半導体装置の特性変動を
小さくするように作用する。
[実施例]
以下、図面を用いて本発明の実施例を詳細に説明する。
第1図は、本発明による半導体装置の一実施例をMOS
ダイオードに適用した場合の構成を示す要部断面図であ
る。同図において、1はシリコン基板、2はゲート酸化
膜、3は炭素とほう素とを添加した多結晶シリコン層、
4はほう素添加多結晶シリコン層、5は絶縁膜、6はア
ルミニウム裏面電極である。シリコン基板1はほう素濃
度3×1015cm−3のp型基板であり、ゲート酸化
膜2の膜厚は3.5tv、炭素とほう素とを添加した多
結晶シリコン層3の膜厚は5nm、はう素添加多結晶シ
リコン層4の膜厚は300nmで多結晶シリコン層のほ
う素濃度は2 X 1020cm−’である。
ダイオードに適用した場合の構成を示す要部断面図であ
る。同図において、1はシリコン基板、2はゲート酸化
膜、3は炭素とほう素とを添加した多結晶シリコン層、
4はほう素添加多結晶シリコン層、5は絶縁膜、6はア
ルミニウム裏面電極である。シリコン基板1はほう素濃
度3×1015cm−3のp型基板であり、ゲート酸化
膜2の膜厚は3.5tv、炭素とほう素とを添加した多
結晶シリコン層3の膜厚は5nm、はう素添加多結晶シ
リコン層4の膜厚は300nmで多結晶シリコン層のほ
う素濃度は2 X 1020cm−’である。
第2図は第1図で説明したMOSダイオードの容量−ゲ
ート電圧特性図である。縦軸は容量、横軸はゲート電圧
を示している。この例では、ダイオード面積は10−’
cm2であり、ゲート電極形成後の熱処理条件は、窒素
雰囲気中で900℃、20分間に加えて水蒸気を含む酸
素雰囲気で850℃、30分間である。リファレンスは
、活性化熱処理(700℃、30分間、乾燥窒素雰囲気
中)のみの場合の特性曲線であり、ゲート電極が正のイ
ンバージョン側の特性は理論とほぼ一致する。
ート電圧特性図である。縦軸は容量、横軸はゲート電圧
を示している。この例では、ダイオード面積は10−’
cm2であり、ゲート電極形成後の熱処理条件は、窒素
雰囲気中で900℃、20分間に加えて水蒸気を含む酸
素雰囲気で850℃、30分間である。リファレンスは
、活性化熱処理(700℃、30分間、乾燥窒素雰囲気
中)のみの場合の特性曲線であり、ゲート電極が正のイ
ンバージョン側の特性は理論とほぼ一致する。
炭素添加多結晶シリコン層の炭素濃度がO’、95at
m%の場合には、閾値電圧が高電圧側に大きく変化して
いるが、炭素添加多結晶シリコン層の炭素濃度が高くな
るに伴い閾値電圧の変化は少なくなり、炭素濃度が33
aし箇%の場合にはリファレンスとほぼ同じ特性を示す
。
m%の場合には、閾値電圧が高電圧側に大きく変化して
いるが、炭素添加多結晶シリコン層の炭素濃度が高くな
るに伴い閾値電圧の変化は少なくなり、炭素濃度が33
aし箇%の場合にはリファレンスとほぼ同じ特性を示す
。
第3図は炭素とほう素とを添加した多結晶シリコン層3
の比抵抗の炭素濃度依存性を示したものである。なお、
はう素濃度は2 X 10 ”c〔3である。同図に示
すように炭素濃度が高くなるほど比抵抗は急激に増加す
る。
の比抵抗の炭素濃度依存性を示したものである。なお、
はう素濃度は2 X 10 ”c〔3である。同図に示
すように炭素濃度が高くなるほど比抵抗は急激に増加す
る。
以上の説明かられかるように本発明においては、炭素と
ほう素とを添加した多結晶シリコン層を含む少なくとも
2層構造のゲート電極を有することにより、ゲート電極
からシリコン基板へのほう素の拡散を抑制でき、ゲート
電極形成後に熱処理を行っても半導体装置の特性変動を
生じない。
ほう素とを添加した多結晶シリコン層を含む少なくとも
2層構造のゲート電極を有することにより、ゲート電極
からシリコン基板へのほう素の拡散を抑制でき、ゲート
電極形成後に熱処理を行っても半導体装置の特性変動を
生じない。
なお、本実施例では、半導体装置としてMOSダイオー
ドを用いた場合について説明したが、MOSトランジス
タおよびそれらの集積回路の半導体装置でも本発明のゲ
ート電極を有することによリ、特性変動を生じさせない
ようにできる。また、本実施例では、炭素とほう素とを
添加した多結晶シリコン層と、はう素を添加した多結晶
シリコン層との2層構造のゲート電極としたが、(a)
薄いほう素シリコン層と、炭素とほう素とを添加したシ
リコン層と、厚いほう素シリコン層との3層構造のゲー
ト電極でも良く、また、(b)炭素とほう素とを添加し
たシリコン層と、はう素シリコン層と、金属シリサイド
膜との3層構造のゲート電極でも良く、さらに(C)炭
素とほう素とを添加したシリコン層と、金属シリサイド
層との2層構造のゲート電極でも良い。
ドを用いた場合について説明したが、MOSトランジス
タおよびそれらの集積回路の半導体装置でも本発明のゲ
ート電極を有することによリ、特性変動を生じさせない
ようにできる。また、本実施例では、炭素とほう素とを
添加した多結晶シリコン層と、はう素を添加した多結晶
シリコン層との2層構造のゲート電極としたが、(a)
薄いほう素シリコン層と、炭素とほう素とを添加したシ
リコン層と、厚いほう素シリコン層との3層構造のゲー
ト電極でも良く、また、(b)炭素とほう素とを添加し
たシリコン層と、はう素シリコン層と、金属シリサイド
膜との3層構造のゲート電極でも良く、さらに(C)炭
素とほう素とを添加したシリコン層と、金属シリサイド
層との2層構造のゲート電極でも良い。
次に本発明による半導体装置の製造方法の実施例につい
て説明する。
て説明する。
第4図は炭素とほう素とを添加した多結晶シリコン層を
堆積した装置の概略構成図である。本実施例の反応装置
は、同図に示すように一般に用いられている拡散炉型の
減圧CVD装置であり、41は反応管、42は電気炉、
43は排気システム、44は石英ボート、45は石英ボ
ート44内に載置したシリコン基板である。また、46
〜49はバルブと導管とを通じて反応管41に接続され
る複数のガスボンベであり、それぞれ46はジシラン(
Si2H6)ガスボンベ、47はジボラン(B2H6)
ガスボンベ、48はアセチレン(C2H2)ガスボンベ
、49はキャリアガスボンベである。
堆積した装置の概略構成図である。本実施例の反応装置
は、同図に示すように一般に用いられている拡散炉型の
減圧CVD装置であり、41は反応管、42は電気炉、
43は排気システム、44は石英ボート、45は石英ボ
ート44内に載置したシリコン基板である。また、46
〜49はバルブと導管とを通じて反応管41に接続され
る複数のガスボンベであり、それぞれ46はジシラン(
Si2H6)ガスボンベ、47はジボラン(B2H6)
ガスボンベ、48はアセチレン(C2H2)ガスボンベ
、49はキャリアガスボンベである。
ゲート酸化膜形成工程までは、一般に用いられている方
法で半導体装置を製造する。次に製造途中のシリコン基
板45を石英ボート44に載置し、温度が400〜65
0℃の反応管41内に挿入する。反応管41を排気し、
反応管41の温度が安定したら、各種ガスボンベ46〜
48からそれぞれジシランガス、アセチレンガス、ジボ
ランガスを所望の量だけ所望の時間(tl)反応管41
に導入し、シリコン基板45上に炭素とほう素とを含む
シリコン層を堆積する。所望の時間(tl)経過後、反
応管41へのアセチレンガスの導入を停止し、ジシラン
ガス、ジボランガスおよびキャリアガスのみを所望の時
間(t2)反応管41へ導入し、炭素とほう素とを含む
シリコン層上にほう素を含むシリコン層を堆積する。そ
の後、シリコン基板45を反応管41から取り出し、般
に用いられている方法で加工してゲート電極を形成する
。次にシリコン基板45を適当な条件で熱処理した後、
一般に用いられている方法で上電極および裏面電極を形
成する。
法で半導体装置を製造する。次に製造途中のシリコン基
板45を石英ボート44に載置し、温度が400〜65
0℃の反応管41内に挿入する。反応管41を排気し、
反応管41の温度が安定したら、各種ガスボンベ46〜
48からそれぞれジシランガス、アセチレンガス、ジボ
ランガスを所望の量だけ所望の時間(tl)反応管41
に導入し、シリコン基板45上に炭素とほう素とを含む
シリコン層を堆積する。所望の時間(tl)経過後、反
応管41へのアセチレンガスの導入を停止し、ジシラン
ガス、ジボランガスおよびキャリアガスのみを所望の時
間(t2)反応管41へ導入し、炭素とほう素とを含む
シリコン層上にほう素を含むシリコン層を堆積する。そ
の後、シリコン基板45を反応管41から取り出し、般
に用いられている方法で加工してゲート電極を形成する
。次にシリコン基板45を適当な条件で熱処理した後、
一般に用いられている方法で上電極および裏面電極を形
成する。
第5図は炭素添加シリコン層の炭素濃度とアセチレンガ
ス流量との関係を示したものである。同図に示すように
アセチレンガス流量が多いほど炭素濃度は高くなり、ア
セチレンガス流量101005cで炭素濃度が約13a
tm%になる。
ス流量との関係を示したものである。同図に示すように
アセチレンガス流量が多いほど炭素濃度は高くなり、ア
セチレンガス流量101005cで炭素濃度が約13a
tm%になる。
第6図は炭素添加シリコン層の堆積速度とアセチレンガ
ス流量との関係を示したものである。同図に示すように
アセチレンガス流量が増加しても堆積速度は変化しない
。
ス流量との関係を示したものである。同図に示すように
アセチレンガス流量が増加しても堆積速度は変化しない
。
なお、この実施例では、シリコン水素化物としてジシラ
ン(Si2)[6)を用いたが、より一般的なシラン(
SiH4)またはより低温での膜堆積が可能なトリシラ
ン(Si3H8)を用いても良い。また、この実施例で
は、ジシランガスとアセチレンガスとジボランガスとで
炭素とほう素とを添加したシリコン層を形成したが、水
素化物とアセチレンガスのみとの混合ガスで炭素添加シ
リコン層を形成した後、イオン注入や他の物質からのほ
う素拡散により、炭素とほう素とを添加したシリコン層
を形成しても良い。
ン(Si2)[6)を用いたが、より一般的なシラン(
SiH4)またはより低温での膜堆積が可能なトリシラ
ン(Si3H8)を用いても良い。また、この実施例で
は、ジシランガスとアセチレンガスとジボランガスとで
炭素とほう素とを添加したシリコン層を形成したが、水
素化物とアセチレンガスのみとの混合ガスで炭素添加シ
リコン層を形成した後、イオン注入や他の物質からのほ
う素拡散により、炭素とほう素とを添加したシリコン層
を形成しても良い。
[発明の効果]
以上、説明したように本発明による半導体装置によれば
、ゲート電極からシリコン基板へのほう素の拡散を抑制
でき、ゲート電極形成後に熱処理を行っても半導体装置
の特性変動が生じないようにできる。また、本発明によ
る半導体装置の製造方法によれば、ゲート電極から基板
へのほう素の拡散が抑制できる炭素添加シリコン層を実
用的速度で堆積でき、熱処理に対して安定なp型導電性
ゲート電極を有する半導体装置を製造できるという極め
て優れた効果が得られる。
、ゲート電極からシリコン基板へのほう素の拡散を抑制
でき、ゲート電極形成後に熱処理を行っても半導体装置
の特性変動が生じないようにできる。また、本発明によ
る半導体装置の製造方法によれば、ゲート電極から基板
へのほう素の拡散が抑制できる炭素添加シリコン層を実
用的速度で堆積でき、熱処理に対して安定なp型導電性
ゲート電極を有する半導体装置を製造できるという極め
て優れた効果が得られる。
第1図は本発明による半導体装置の一実施例による炭素
とほう素とを添加した多結晶シリコン層を含む多結晶シ
リコンをMOSダイオードのゲート電極として適用した
デバイスの概略構成を示す要部断面図、第2図は第1図
のゲート電極を有するMOSダイオードの容量−ゲート
電圧特性を示す図、第3図は第1図の炭素とほう素とを
添加した多結晶シリコン層のほう素濃度を2 X 10
−20c、−3として1000℃で30分間の熱処理を
した場合の比抵抗と炭素濃度との関係を示す図、第4図
は本発明による半導体装置の製造方法の一実施例を説明
するための炭素とほう素とを添加した多結晶シリコン層
を堆積した装置の概略構成図、第5図は炭素添加シリコ
ン層の炭素濃度とアセチレンガス流量との関係を示す図
、第6図は炭素添加シリコン層の堆積速度とアセチレン
ガス流量との関係を示す図、第7図は従来のほう素添加
多結晶シリコンをゲート電極とするMOSダイオードの
容量−ゲート電圧特性の熱処理による変動を示す図であ
る。 1・・・・シリコン基板、2・・・・ゲート酸化膜、3
・・・・炭素とほう素とを添加した多結晶シリコン層、
4・・・・はう素添加多結晶シリコン層、5、・・・層
間絶縁膜、6・・・・アルミニウム裏面電極、41・・
・・反応管、42・・・・電気炉、43・・・・排気シ
ステム、44・・・・石英ボート、45・・・・シリコ
ン基板、46・・・・ジシランガスボンベ、47・・・
・ジボランガスボンベ、48・・・・アセチレンガスボ
ンベ、49・・・・キャリアガスボンベ
とほう素とを添加した多結晶シリコン層を含む多結晶シ
リコンをMOSダイオードのゲート電極として適用した
デバイスの概略構成を示す要部断面図、第2図は第1図
のゲート電極を有するMOSダイオードの容量−ゲート
電圧特性を示す図、第3図は第1図の炭素とほう素とを
添加した多結晶シリコン層のほう素濃度を2 X 10
−20c、−3として1000℃で30分間の熱処理を
した場合の比抵抗と炭素濃度との関係を示す図、第4図
は本発明による半導体装置の製造方法の一実施例を説明
するための炭素とほう素とを添加した多結晶シリコン層
を堆積した装置の概略構成図、第5図は炭素添加シリコ
ン層の炭素濃度とアセチレンガス流量との関係を示す図
、第6図は炭素添加シリコン層の堆積速度とアセチレン
ガス流量との関係を示す図、第7図は従来のほう素添加
多結晶シリコンをゲート電極とするMOSダイオードの
容量−ゲート電圧特性の熱処理による変動を示す図であ
る。 1・・・・シリコン基板、2・・・・ゲート酸化膜、3
・・・・炭素とほう素とを添加した多結晶シリコン層、
4・・・・はう素添加多結晶シリコン層、5、・・・層
間絶縁膜、6・・・・アルミニウム裏面電極、41・・
・・反応管、42・・・・電気炉、43・・・・排気シ
ステム、44・・・・石英ボート、45・・・・シリコ
ン基板、46・・・・ジシランガスボンベ、47・・・
・ジボランガスボンベ、48・・・・アセチレンガスボ
ンベ、49・・・・キャリアガスボンベ
Claims (2)
- (1)炭素とほう素とを添加した多結晶シリコン層を含
む少なくとも2層構造のゲート電極を有することを特徴
とした半導体装置。 - (2)シリコン水素化物(Si_nH_2_n_+_2
、n≧1)とアセチレンガスとの少なくとも2種類のガ
スを含む混合ガスを原料とし、堆積温度が400〜65
0℃の範囲で少なくとも炭素を添加したシリコン薄膜を
堆積する工程を含むことを特徴とした半導体装置の製造
方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2263089A JPH04142079A (ja) | 1990-10-02 | 1990-10-02 | 半導体装置およびその製造方法 |
KR1019900020301A KR940001021B1 (ko) | 1989-12-11 | 1990-12-11 | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 |
US07/827,904 US5189504A (en) | 1989-12-11 | 1992-01-30 | Semiconductor device of MOS structure having p-type gate electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2263089A JPH04142079A (ja) | 1990-10-02 | 1990-10-02 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04142079A true JPH04142079A (ja) | 1992-05-15 |
Family
ID=17384678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2263089A Pending JPH04142079A (ja) | 1989-12-11 | 1990-10-02 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04142079A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5952721A (en) * | 1996-03-06 | 1999-09-14 | Nec Corporation | Semiconductor device having oxygen-doped silicon layer so as to restrict diffusion from heavily doped silicon layer |
WO2006000189A1 (de) * | 2004-06-24 | 2006-01-05 | Infineon Technologies Ag | Schicht-anordnung, feldeffekttransistor und verfahren zum herstellen einer schicht-anordung |
JP2009054988A (ja) * | 2007-05-14 | 2009-03-12 | Asm Internatl Nv | シリコン及びチタン窒化物のインサイチュ蒸着 |
JP2009065177A (ja) * | 2003-05-01 | 2009-03-26 | Internatl Business Mach Corp <Ibm> | マルチファセット・ゲートmosfetデバイス |
CN109075166A (zh) * | 2016-04-19 | 2018-12-21 | 美光科技公司 | 包含含有硅、氮以及碳、氧、硼与磷中的至少一者的材料的集成结构 |
-
1990
- 1990-10-02 JP JP2263089A patent/JPH04142079A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5952721A (en) * | 1996-03-06 | 1999-09-14 | Nec Corporation | Semiconductor device having oxygen-doped silicon layer so as to restrict diffusion from heavily doped silicon layer |
JP2009065177A (ja) * | 2003-05-01 | 2009-03-26 | Internatl Business Mach Corp <Ibm> | マルチファセット・ゲートmosfetデバイス |
WO2006000189A1 (de) * | 2004-06-24 | 2006-01-05 | Infineon Technologies Ag | Schicht-anordnung, feldeffekttransistor und verfahren zum herstellen einer schicht-anordung |
JP2009054988A (ja) * | 2007-05-14 | 2009-03-12 | Asm Internatl Nv | シリコン及びチタン窒化物のインサイチュ蒸着 |
CN109075166A (zh) * | 2016-04-19 | 2018-12-21 | 美光科技公司 | 包含含有硅、氮以及碳、氧、硼与磷中的至少一者的材料的集成结构 |
CN109075166B (zh) * | 2016-04-19 | 2023-03-28 | 美光科技公司 | 集成结构及用于形成所述集成结构的方法 |
US11937429B2 (en) | 2016-04-19 | 2024-03-19 | Micron Technology, Inc. | Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5189504A (en) | Semiconductor device of MOS structure having p-type gate electrode | |
CN100403540C (zh) | 集成电路元件及其形成方法 | |
US6162711A (en) | In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing | |
TW379371B (en) | A manufacturing method of tungsten silicide-polysilicon gate structures | |
KR950021220A (ko) | 반도체 소자의 텅스텐 실리사이드 형성방법 | |
US5714415A (en) | Method of forming thin semiconductor film | |
JPH0851103A (ja) | 薄膜の生成方法 | |
JPH04150017A (ja) | 半導体装置の製造方法 | |
US6284650B1 (en) | Integrated tungsten-silicide processes | |
JPH0391239A (ja) | 半導体装置の製造方法 | |
JP2015154078A (ja) | ゲート絶縁層の製造方法 | |
KR20000041393A (ko) | 반도체소자의 게이트전극 형성방법 | |
JPH04142079A (ja) | 半導体装置およびその製造方法 | |
DE3882801T2 (de) | Halbleiterfeldeffekttransistor mit einer Gitterisolierungsschicht aus monokristallinem Siliziumcarbid. | |
JPH04367277A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR100631937B1 (ko) | 텅스텐 게이트 형성방법 | |
KR100250020B1 (ko) | 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices) | |
JP3664793B2 (ja) | トランジスタの製造方法 | |
JPH03181176A (ja) | 半導体装置およびその製造方法 | |
KR940001021B1 (ko) | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 | |
KR100296960B1 (ko) | 반도체소자의폴리실리콘막형성방법 | |
JPH10125617A (ja) | 半導体装置の製造方法 | |
KR950002173B1 (ko) | 반도체 장치의 폴리실리콘 증착방법 | |
JPH03132078A (ja) | 半導体装置及びその製造方法 | |
KR950001900A (ko) | 비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법 |