KR950001900A - 비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법 - Google Patents

비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법 Download PDF

Info

Publication number
KR950001900A
KR950001900A KR1019930011255A KR930011255A KR950001900A KR 950001900 A KR950001900 A KR 950001900A KR 1019930011255 A KR1019930011255 A KR 1019930011255A KR 930011255 A KR930011255 A KR 930011255A KR 950001900 A KR950001900 A KR 950001900A
Authority
KR
South Korea
Prior art keywords
forming
silicon film
polycrystalline silicon
amorphous silicon
gate electrode
Prior art date
Application number
KR1019930011255A
Other languages
English (en)
Other versions
KR960015568B1 (ko
Inventor
김형준
변정수
김선우
Original Assignee
이기준
서울대학교 공과대학 교육연구재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이기준, 서울대학교 공과대학 교육연구재단 filed Critical 이기준
Priority to KR1019930011255A priority Critical patent/KR960015568B1/ko
Publication of KR950001900A publication Critical patent/KR950001900A/ko
Application granted granted Critical
Publication of KR960015568B1 publication Critical patent/KR960015568B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 MOSEET 장치의 게이트전극을 형성하는 방법에 있어서 추가공정없이 동일 노안에서 연속적으로 비정질 실리콘막과 다결정 실리콘막을 증착하여 다양한 다층구조를 갖는 p+형 게이트 전극구조를 이용함으로써 그후 열처리시 B등이 확산에 의해 소자의 채널영역으로 침투하여 소자의 열화가 일어남을 방지하게 된다.

Description

비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 다양한 구성을 갖춘 게이트 전극에 있어서 이온주입후 열처리에 따른 전극의 면저항율값의 변화를 도시하고 있다.

Claims (5)

  1. 반도체기판상에 게이트전극을 형성하는 방법에 있어서, 상기 반도체기판상에 게이트 산화막을 형성하는 단계, 상기 게이트 산화막위에 다결정 실리콘막을 형성하는 단계, 상기 다결정 실리콘막위에 비정질 실리콘막을 형성하는 단계, 및 상기 비정질 실리콘막위에 p형 불순물을 도핑한 후 열처리하는 단계로 구성되는 것을 특징으로 하는 p+형 게이트전극의 형성방법.
  2. 반도체기판상에 게이트전극을 형성하는 방법에 있어서, 상기 반도체기판상에 게이트 산화막을 형성하는 단계, 상기 게이트 산화막위에 비정질 실리콘막을 형성하는 단계, 상기 비정질 실리콘막위에 다결정 실리콘막을 형성하는 단계, 및 상기 다결정 실리콘막위에 p형 불순물을 도핑한 후 열처리하는 단계로 구성되는 것을 특징으로 하는 pt형 게이트전극의 형성방법.
  3. 반도체기판상에 게이트 전극을 형성하는 방법에 있어서, 상기 반도체기판상에 게이트 산화막을 형성하는 단계, 상기 게이트 산화막위에 제1 다결정 실리콘막을 형성하는 단계, 상기 제1 다결정 실리콘막위에 제2 다결정 실리콘막을 형성하는 단계, 및 상기 제 2다결정 실리콘막위에 p형 불순물을 도핑한 후 열처리하는 단계로 구성되는 것을 특징으로 하는 게이트전극의 형성방법.
  4. 제1항 내지 제3항에 있어서, 상기 비정질 실리콘막, 상기 다결정 실리콘, 및 상기 제1 및 제2 다결정 실리콘을 LPCVD방법으로 조작온도 550℃ 내지 650℃의 범위와 압력 200 내지 400m Torr의 영역에서 각각 증착하며 그 두께를 각각 2000Å 정도로 형성하는 것을 특징으로 하는 p+형 게이트전극의 형성방법.
  5. 반도체기판상에 게이트전극을 형성하는 방법에 있어서, 상기 반도체기판상에 게이트 산화막을 형성하는 단계, 상기 게이트 산화막위에 제 1 비정질 실리콘막을 형성하는 단계, 상기 제 1 비정질 실리콘막위에 다결정 실리콘막을 형성하는 단계, 상기 다결정 실리콘막위에 제 2 비정질 실리콘막을 형성하는 단계, 및 상기 제 2 비정질 실리콘막위에 p형 불순물을 도핑한 후 열처리하는 단계로 구성되는 것을 특징으로 하는 p+형 게이트전극의 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011255A 1993-06-19 1993-06-19 비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법 KR960015568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930011255A KR960015568B1 (ko) 1993-06-19 1993-06-19 비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930011255A KR960015568B1 (ko) 1993-06-19 1993-06-19 비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법

Publications (2)

Publication Number Publication Date
KR950001900A true KR950001900A (ko) 1995-01-04
KR960015568B1 KR960015568B1 (ko) 1996-11-18

Family

ID=19357698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011255A KR960015568B1 (ko) 1993-06-19 1993-06-19 비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법

Country Status (1)

Country Link
KR (1) KR960015568B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054925A (ko) * 1997-12-26 1999-07-15 김영환 모스형 전계효과 트랜지스터의 게이트전극 형성방법
KR100388463B1 (ko) * 2000-12-30 2003-06-25 주식회사 하이닉스반도체 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법
KR100443794B1 (ko) * 2001-12-26 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
KR100448591B1 (ko) * 2001-12-22 2004-09-13 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054925A (ko) * 1997-12-26 1999-07-15 김영환 모스형 전계효과 트랜지스터의 게이트전극 형성방법
KR100388463B1 (ko) * 2000-12-30 2003-06-25 주식회사 하이닉스반도체 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법
KR100448591B1 (ko) * 2001-12-22 2004-09-13 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
KR100443794B1 (ko) * 2001-12-26 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법

Also Published As

Publication number Publication date
KR960015568B1 (ko) 1996-11-18

Similar Documents

Publication Publication Date Title
WO1983004343A1 (en) Semiconductor integrated circuit capacitor
KR950001900A (ko) 비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법
KR930014944A (ko) 박막트랜지스터의 구조
KR930009116A (ko) 박막트랜지스터와 그의 제조방법
KR920015539A (ko) 싱글 폴리 이이피롬 셀 및 그 제조방법
KR960026968A (ko) 이중게이트를 구비한 박막트랜지스터 및 그 제조방법
KR930001488A (ko) Mos 장치 및 그 제조방법
KR940016948A (ko) 반도체 소자의 게이트 전극 형성 방법
KR960035876A (ko) 반도체 장치의 커패시터 유전체막 형성방법
KR940022704A (ko) 인이 도핑된 폴리실리콘막의 콘택 형성 방법
KR940012653A (ko) 박막트랜지스터 제조방법
KR970053906A (ko) 씨모스(cmos)에서 듀얼 게이트 전극 제조방법
KR920022555A (ko) 반도체 장치의 제조방법
KR960039427A (ko) 모스 전계효과 트랜지스터의 제조방법
KR970054392A (ko) 반도체 소자의 트랜지스터 제조방법
KR950012712A (ko) Cmos 트랜지스터의 제조방법
KR930017217A (ko) 박막 트랜지스터의 제조방법
KR970054243A (ko) 반도체 소자의 제조방법
KR960039215A (ko) 박막트랜지스터 오믹콘택형성방법
KR950025849A (ko) 반도체 소자의 폴리실리콘막 형성 방법
KR940022897A (ko) 박막트랜지스터 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
KR930003323A (ko) 반도체 장치 소자 분리방법 및 그 소자 분리 영역을 갖는 반도체 장치
KR970008588A (ko) 반도체 기억소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101102

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee