KR910013584A - P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 - Google Patents

P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR910013584A
KR910013584A KR1019900020301A KR900020301A KR910013584A KR 910013584 A KR910013584 A KR 910013584A KR 1019900020301 A KR1019900020301 A KR 1019900020301A KR 900020301 A KR900020301 A KR 900020301A KR 910013584 A KR910013584 A KR 910013584A
Authority
KR
South Korea
Prior art keywords
semiconductor device
mos structure
manufacturing
gate electrode
type conductive
Prior art date
Application number
KR1019900020301A
Other languages
English (en)
Other versions
KR940001021B1 (ko
Inventor
나카야마 사토시
사카이 데츠시
Original Assignee
마사시 고지마
니뽄덴신덴와 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1318791A external-priority patent/JPH03181176A/ja
Priority claimed from JP2263089A external-priority patent/JPH04142079A/ja
Application filed by 마사시 고지마, 니뽄덴신덴와 가부시키가이샤 filed Critical 마사시 고지마
Publication of KR910013584A publication Critical patent/KR910013584A/ko
Application granted granted Critical
Publication of KR940001021B1 publication Critical patent/KR940001021B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

P형 도전성 게이트전극을 갖춘 MOS구조의 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 P형 도전성 게이트전극을 갖춘 반도체장치의 1실시예인 MOS 다이오드의 게이전극의 단면도,
제4도는 본 발명에 따른 P형 도전성 게이트을 갖춘 반도체장치의 제조방법에 이용되는 질소와 붕소가 첨가된 다결정실리콘층을 퇴적시키는 장치의 개략도.

Claims (7)

  1. 붕소가 첨가된 다결정실리콘층과 붕소가 불활성화물이 첨가된 다결정 실리콘층을 포함한 2층 구조의 게이트전극을 구비한 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS 구조의 반도체장치.
  2. 제1항에 있어서, 상기 불활성화물이 질소인 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS 구조의 반도체장치.
  3. 제1항에 있어서, 상기 불활성화물이 탄소인 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS 구조의 반도체장치.
  4. 실리콘수소화물(SinH2n+2; n≥1)과 암모니아가스(HN3)중 적어도 2종류의 가스를 포함한 혼합가스를 원료로 해서 퇴적온도가 400∼650℃의 범위에서 적어도 불활성화물이 첨가된 다결정실리콘층을 퇴적시키는 공정과, 이 다결정실리콘층상에 붕소가 첨가된 다결정층을 형성하는 공정으로 이루어진 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS 구조의 반도체장치의 제조방법.
  5. 제4항에 있어서, 상기 불활성화물이 질소인 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS 구조의 반도체장치의 제조방법.
  6. 실리콘수소화물(SinH2n+2; n≥1)과 아세틸렌가스중 적어도 2종류의 가스를 포함한 혼합가스를 원료로 해서 퇴적온도가 400∼650℃의 범위에서 적어도 불활성화물이 첨가된 다결정실리콘층을 퇴적시키는 공정과, 이 다결정실리콘층상에 붕소가 첨가된 다결정층을 형성하는 공정으로 이루어진 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS 구조의 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 불활성화물이 탄소인 것을 특징으로 하는 P형 도전성 게이트전극을 갖춘 MOS 구조의 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900020301A 1989-12-11 1990-12-11 P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 KR940001021B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP01-318791 1989-12-11
JP1318791A JPH03181176A (ja) 1989-12-11 1989-12-11 半導体装置およびその製造方法
JP2263089A JPH04142079A (ja) 1990-10-02 1990-10-02 半導体装置およびその製造方法
JP02-263089 1990-10-02

Publications (2)

Publication Number Publication Date
KR910013584A true KR910013584A (ko) 1991-08-08
KR940001021B1 KR940001021B1 (ko) 1994-02-08

Family

ID=26545854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020301A KR940001021B1 (ko) 1989-12-11 1990-12-11 P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR940001021B1 (ko)

Also Published As

Publication number Publication date
KR940001021B1 (ko) 1994-02-08

Similar Documents

Publication Publication Date Title
KR930703707A (ko) 폴리실리콘 박막 트랜지스터
KR920000967A (ko) 질화 규소막의 형성방법
ATE177878T1 (de) Ohmsche kontaktstruktur zwischen platin und siliziumkarbid
KR920007116A (ko) 내층 절연막 형성방법
KR930005134A (ko) 증착된 반도체상에 형성된 개선된 유전체
KR870002645A (ko) 반도체장치의 제조방법
KR980006024A (ko) 더미 웨이퍼
KR900017110A (ko) 반도체장치의 제조방법
KR910013584A (ko) P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법
KR970053073A (ko) 전계방출 캐소드와 그 제조방법
KR970063761A (ko) 피막 제조 방법
KR940010187A (ko) 유기 소스와 오존의 반응을 통한 반도체 장치 제조의 상압 cvd 법에 있어서의 질소 함유 소스의 추가
KR880011888A (ko) 반도체장치의 제조방법
KR910013568A (ko) 화합물 반도체 장치 및 그 제조방법
KR930018676A (ko) 게이트절연막 형성방법
KR890005881A (ko) 비결정 실리콘의 박막필름 트랜지스터 제조방법
KR920017252A (ko) 고저항체 제조방법
KR970052837A (ko) 반도체 장치의 질화막 형성방법
KR950034509A (ko) 반도체소자의 다결정 실리콘층 제조방법
GB1320416A (en) Manufacture of hollow bodies of semiconductor material
KR900007116A (ko) 복수의 게이트 절연층을 가진 박막트랜지스터와 그 제조방법
JPH05160386A (ja) ダイヤモンド・ダイオードおよびその製造方法
KR950007034A (ko) 젖음성(wettability) 향상을 위한 SOI 웨이퍼의 암모니아 급속열처리
KR910001892A (ko) 포스퍼러스 도우프드 산화물 플로우 공정방법
KR910010667A (ko) 접속형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010131

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee