JP5698431B2 - 薄膜トランジスタ及びその製造方法 - Google Patents

Description

本発明は、薄膜トランジスタ及びその製造方法に関し、より詳細には、スイッチング素子として利用される薄膜トランジスタ及びその製造方法に関する。

薄膜トランジスタ（ＴＦＴ）は、平板表示素子、例えば、液晶表示装置や有機発光表示装置のスイッチング素子として使われる。
ＴＦＴのチャンネル層の材質及び状態によって、ＴＦＴの移動度または漏れ電流は大きく変わる。
現在の液晶表示装置でＴＦＴのチャンネル層は、大体非晶質シリコン層である。ＴＦＴのチャンネル層が非晶質シリコン層である場合、電荷移動度は０．５ｃｍ^２／Ｖｓ程度と非常に低いために、液晶表示装置の動作速度を増加させることが困難である。

したがって、非晶質シリコン層より電荷移動度の高いＺｎＯ系の物質層、例えば、Ｇａ−Ｉｎ−Ｚｎ−Ｏ層をＴＦＴのチャンネル層として使用するための研究がなされている。
Ｇａ−Ｉｎ−Ｚｎ−Ｏ層の移動度は、非晶質シリコン層より数十倍以上高いために、液晶表示装置の動作速度を大きく高めることができる。したがって、次世代表示装置の駆動素子として、Ｇａ−Ｉｎ−Ｚｎ−Ｏ層をチャンネル層として使用したＴＦＴへの関心が高まりつつある。

本発明が解決しようとする技術的課題は、ソース及びドレインのコンタクト性を改善させることにより、特性を向上させたＴＦＴを提供することである。
本発明が解決しようとする他の技術的課題は、このようなＴＦＴの製造方法を提供することである。

前記技術的課題を達成するために、本発明は、ゲート、チャンネル層、ソース及びドレインを備えるＴＦＴであって、前記ソース及びドレインは金属からなり、前記チャンネル層と前記ソース及びドレインとの間に金属酸化物層が備えられたことを特徴とするＴＦＴを提供する。
前記金属酸化物層は、層内に金属含有量勾配を持つ。このとき、前記金属酸化物層の金属含有量は、前記チャンネル層方向へ行くほど高くなるか、または低くなる。

前記金属酸化物層は、化学量論（ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ）比組成の層または非化学量論比組成の層である。
前記ソース及びドレインは、複数層の金属層である。
前記チャンネル層は、酸化物半導体層である。
前記金属酸化物層に含まれた金属は、前記ソース及びドレインをなす金属と同じである。
前記ゲートは、前記チャンネル層の上または下に備えられているか、チャンネル層に埋め込まれうる。

前記ソース及びドレインは、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｏ、Ｓｂ、Ｖ、Ｒｕ、Ｐｔ、Ｐｄ、Ｚｎ及びＭｇからなる群から選択された１種以上の物質からなる。
前記技術的課題を達成するために、本発明は、基板上にゲートを形成する工程と、前記基板上に前記ゲートを覆うゲート絶縁層を形成する工程と、前記ゲート絶縁層上にチャンネル層を形成する工程と、前記チャンネル層及び前記ゲート絶縁層上に金属酸化物層及び金属層を順次に積層してソース及びドレインを形成する工程とを含むことを特徴とするＴＦＴの製造方法を提供する。
前記金属酸化物層及び金属層を形成した後、その結果物をアニーリングする。
前記アニーリングは、窒素雰囲気でファーネス、ＲＴＡまたはレーザーを利用して２００℃〜４５０℃で実施する。

本発明の実施形態によれば、前記チャンネル層を先ず前記基板上に形成し、前記金属酸化物層及び前記金属層とを順次に前記チャンネル層及び前記基板上に積層して前記ソース及びドレインを形成し、前記ゲート及び前記ゲート絶縁層は、前記ソース及びドレインを形成した後に形成するが、前記ゲート絶縁層は、前記チャンネル層、前記金属酸化物層及び前記金属層を覆うように形成し、前記ゲート絶縁層上に前記ゲートを形成する。
本発明はまた、前記技術的課題を達成するために、基板上にゲートを形成する工程と、前記基板上に前記ゲートを覆うゲート絶縁層を形成する工程と、前記ゲート絶縁層上にチャンネル層を形成する工程と、前記チャンネル層及び前記ゲート絶縁層上に金属層を積層する工程と、前記金属層と前記チャンネル層との間に金属酸化物層を形成する工程とを含むことを特徴とするＴＦＴの製造方法を提供する。

前記金属酸化物層は、前記金属層が形成された結果物をアニーリングして形成する。
前記アニーリングは、ファーネス、ＲＴＡまたはレーザーを利用して実施する。
前記アニーリングは、窒素及び酸素を含む雰囲気で２００℃〜４５０℃で実施する。
前記アニーリングは、酸素雰囲気で２００℃〜４５０℃で実施する。

本発明の他の実施形態によれば、前記チャンネル層を前記基板上に先ず形成し、前記金属層は前記チャンネル層及び前記基板上に形成し、前記ゲート絶縁層は、前記金属層及び前記チャンネル層を覆うように形成し、前記ゲート絶縁層上に前記ゲートを形成した後、前記金属酸化物層を形成する。または、前記チャンネル層を前記基板上に先ず形成し、次いで、前記金属層は前記チャンネル層と前記基板との上に形成し、次いで、前記金属酸化物層を形成し、次いで、前記ゲート絶縁層は、前記金属層、前記金属酸化物層及び前記チャンネル層を覆うように形成し、次いで、前記ゲート絶縁層上に前記ゲートを形成する。
前記本発明のＴＦＴとその製造方法で、前記金属酸化物層はＺｎＯより酸化性の高い遷移金属であり、このような遷移金属は、Ａｌ、Ｔｉ、Ｍｏ、ＣｒまたはＷである。そして、前記チャンネル層は酸化物半導体層であり、前記酸化物半導体層は、ａ（Ｉｎ_２Ｏ_３）・ｂ（Ｇａ_２Ｏ_３）・ｃ（ＺｎＯ）層、またはａ（Ｉｎ_２Ｏ_３）・ｂ（ＺｎＯ）・ｃ（ＳｎＯ）層（ａ、ｂ、ｃは、それぞれａ≧０、ｂ≧０、ｃ＞０の条件を満たす実数）である。
また、前記製造方法で、前記金属層は複層でありうる。そして、前記金属層は、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｏ、Ｓｂ、Ｖ、Ｒｕ、Ｐｔ、Ｐｄ、Ｚｎ及びＭｇからなる群から選択された１種以上の物質からなりうる。

本発明のＴＦＴは、金属からなるソース及びドレインと酸化物半導体からなるチャンネル層との間に金属酸化物層を備える。これにより、本発明のＴＦＴは、増加モード（ｅｎｈａｎｃｅｄ ｍｏｄｅ）で動作するので、漏れ電流を減らすことができ、キャリア移動度を高めることができる。本発明のＴＦＴは、ソース及びドレインを一般金属で形成するため、インジウムを使用する従来のＴＦＴに比べてコストダウンでき、また、本発明のＴＦＴは、ＴＦＴのコンタクトやＴＦＴに連結される配線をソース及びドレインと同じ物質で形成できるため、ヘテロ接合による抵抗を低めることができる。また、本発明のＴＦＴは、金属酸化物層の形成条件、例えば金属酸化物層の厚さを調節することによって、しきい電圧を調節でき、ゲート電圧によるソース−ドレイン電流を調節できる。

以下、本発明の実施形態によるＴＦＴ及びその製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に図示された層や領域の厚さは、明細書の明確性のために誇張して図示されたものである。
まず、本発明の実施形態による薄膜トランジスタ（以下、本発明のＴＦＴ）について説明する。

図１は、本発明のＴＦＴの平面図である。図１で参照番号４２は、基板を覆う絶縁膜を示す。絶縁膜４２は、１００ｎｍ厚さのシリコン酸化膜とすることができる。参照番号４４、５０及び５２は、それぞれゲート、ソース及びドレインを表す。ソース及びドレイン５０、５２は互いに入れ替えることができる。ソース及びドレイン５０、５２それぞれの一部は、互いに対向して突出している。所定の幅Ｗを有するソース５０の突出部５０Ｐと同じ幅を有するドレイン５２の突出部５２Ｐとの間は、所定長さＬを有するチャンネル領域に相当する。ソース及びドレイン５０、５２は金属層とすることができる。例えば、ソース及びドレイン５０、５２としては、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ、Ｐｔ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｏ、Ｓｂ、Ｖ、Ｒｕ、Ｐｔ、Ｐｄ、Ｚｎ及びＭｇからなる群から選択された１種以上の物質からなる金属層が挙げられる。すなわち、ソース及びドレイン５０、５２は金属単体層または合金層とすることができる。

また、ソース及びドレイン５０、５２は、電気伝導性の金属層であれば、いずれも用いることができる。ソース及びドレイン５０、５２は、前記金属層からなる単層でもよく、２種以上の金属層が順次に積層されて構成された複数層の金属層でもよい。例えば、ソース及びドレイン５０、５２は、上述した金属層から選択された二つの金属層、例えば、チタン層と白金層とが順次に積層されて構成されたものとすることができる。

図１を２−２’線断面を示す図２を参照すれば、基板４０上に絶縁膜４２が存在する。基板４０は半導体基板とすることができ、例えば、シリコン基板である。絶縁膜４２の所定領域上にゲート４４が存在する。ゲート４４は、モリブデンで形成することができ、他の伝導性物質で形成されてもよい。絶縁膜４２上にはゲート４４を覆うゲート絶縁膜４６が存在する。ゲート絶縁膜４６はシリコン酸化膜とすることができる。ゲート絶縁膜４６上にはチャンネル層４８が存在する。チャンネル層４８は、ゲート絶縁膜４６上でゲート４４を覆う形態で備えられている。チャンネル層４８は、酸化物半導体層とすることができる。

前記酸化物半導体層としては、例えば、Ｇ−Ｉ−Ｚ−Ｏ層［ａ（Ｉｎ_２Ｏ_３）・ｂ（Ｇａ_２Ｏ_３）・ｃ（ＺｎＯ）層］または［ａ（Ｉｎ_２Ｏ_３）・ｂ（ＺｎＯ）・ｃ（ＳｎＯ）層］（ａ、ｂ、ｃは、それぞれａ≧０、ｂ≧０、ｃ＞０の条件を満たす整数）が挙げられる。チャンネル層４８の表面には、離隔された第１及び第２金属酸化物層５４、５６が存在する。第１及び第２金属酸化物層５４、５６は、互いに対向する。第１金属酸化物層５４は、ソース５０とチャンネル層４８との間でそれらと接触している。第２金属酸化物層５６は、ドレイン５２とチャンネル層４８との間でそれらと接触している。第１金属酸化物層５４は、チャンネル層４８の一側面上に形成されており、チャンネル層４８の上面までに拡張されている。第２金属酸化物層５６は、チャンネル層４８の他側面上に形成されており、チャンネル層４８の上面までに拡張されている。ソース５０は、第１金属酸化物層５４と接触しており、ドレイン５２は、第２金属酸化物層５６と接触している。第１及び第２金属酸化物層５４、５６は、化学量論（ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ）比組成を有する層または非化学量論比組成を有する層のいずれであってもよい。

また、第１及び第２金属酸化物層５４、５６は、金属含有量の勾配が現れる金属酸化物層とすることができる。例えば、第１及び第２金属酸化物層５４、５６は、チタン（Ｔｉ）の含有量がソース及びドレイン５０、５２からチャンネル層４８へ行くほど減少または増加するチタン酸化物層とすることができる。また、第１及び第２金属酸化物層５４、５６は、ＺｎＯより酸化性の高い遷移金属を含むことができる。この時、前記遷移金属は、例えば、Ａｌ、Ｔｉ、Ｍｏ、ＣｒまたはＷとすることができる。第１及び第２金属酸化物層５０、５２は、ソース及びドレイン５０、５２とオーミックコンタクトすることができ、チャンネル層４８とヘテロ接合を形成することができる。第１及び第２金属酸化物層５０、５２の厚さは３〜３００Å程度が挙げられる。

図３ないし図８は、前述した本発明のＴＦＴの電気的特性を示す。
図３及び図４に示した電気的特性は、ソース及びドレイン５０、５２が順次に積層されたチタン層／白金層（Ｔｉ／Ｐｔ）であり、第１及び第２金属酸化物層５４、５６がチタン酸化物層であり、チャンネル層４８がＧ−Ｉ−Ｚ−Ｏ層、例えば、ＧＩＺＯ２２１層であり、ソース及びドレイン５０、５２の突出部５０Ｐ、５２Ｐの幅Ｗとチャンネル層４８の長さＬとの比（Ｗ／Ｌ）が５０／２０である。形成後、３５０℃で所定時間、例えば、１時間熱処理された本発明の第１のＴＦＴについてのものである。
図３は、このような第１のＴＦＴの電流−電圧特性を示し、図４は、第１のＴＦＴでゲート４４に電圧を印加していない状態で、ドレイン５２に印加される電圧によるソース及びドレイン５０、５２間の電流変化を示す。
図３で第１ないし第３グラフＧ１−Ｇ３は、それぞれドレイン５２に０．１Ｖ、５Ｖ及び１０Ｖの電圧が印加された時のゲート電圧とソース−ドレインとの間の電流特性を示す。

図３を参照すれば、本発明のＴＦＴは、ドレイン５２に印加される電圧に関係なくゲート電圧Ｖｇが０Ｖである時、ソース−ドレイン電流Ｉｄｓは実質的に０であり、ゲート電圧が０Ｖより大きくなりつつ、所定のしきい電圧以上で顕著なソース−ドレイン電流Ｉｄｓが測定されることが分かる。
また、図４を参照すれば、ゲート４４に電圧が印加されていない状態で、ドレイン５２に＋４Ｖまたは−４Ｖの電圧が印加されるまでソース５０とドレイン５２との間に電流が流れないことが分かる。このような結果は、本発明の第１のＴＦＴが増加モードで動作することを意味する。

図５及び図６は、本発明の第２のＴＦＴに対する電気的特性を示す。前記第２のＴＦＴは、ソース及びドレイン５０、５２が順次に積層されたクロム層／白金層で構成され、第１及び第２金属酸化物層５４、５６がクロム酸化物層であることを除いては、図３及び図４の結果を得るのに使用した本発明の第１のＴＦＴと同一である。図５で第１ないし第３グラフＧ１−Ｇ３は、それぞれドレイン５２に０．１Ｖ、５Ｖ及び１０Ｖの電圧が印加された時のゲート電圧とソース−ドレインとの間の電流特性を示す。

図５を参照すれば、前記第２ＴＦＴは、図３に示したような前記第１のＴＦＴの電流−電圧特性と類似した電気的特性を示すことが分かる。また、図６を参照すれば、ゲート４４に電圧が印加されていない状態で前記第２ＴＦＴのソース５０とドレイン５２との間に流れる電流は、ドレイン５２に印加される電圧が＋２Ｖまたは−２Ｖになるまで流れないということが分かる。
図５及び図６の結果から、本発明の前記第２のＴＦＴも、前記第１のＴＦＴと同じく増加モードで動作するということが分かる。

図７及び図８は、本発明の第３ＴＦＴについての電気的特性を示す。前記第３ＴＦＴは、ソース及びドレイン５０、５２と第１及び第２金属酸化物層５４、５６との構成を除いては、前記第１のＴＦＴと同一である。前記第３ＴＦＴの場合、ソース及びドレイン５０、５２は、タングステン層／白金層が順次に積層されて構成されたものである。そして、第１及び第２金属酸化物層５４、５６は、タングステン酸化物層である。

図７で第１ないし第３グラフＧ１−Ｇ３は、それぞれドレイン５２に０．１Ｖ、５Ｖ及び１０Ｖの電圧が印加された時のゲート電圧とソース−ドレインとの間の電流特性を示す。
図７を参照すれば、前記第３ＴＦＴの電流−電圧特性は、前記第１及び第２のＴＦＴと類似した電気的特性を示すことが分かる。そして図８を参照すれば、前記第３ＴＦＴの場合も、ゲート４４に電圧が印加されていない状態で、ソース５０とドレイン５２との間の電流は、ドレイン５２に印加される電圧が＋４Ｖまたは−２Ｖになるまで流れないということが分かる。
図７及び図８の結果から、本発明の前記第３ＴＦＴも増加モードで動作するということが分かる。

このような本発明のＴＦＴは増加モードで動作するので、減少モードで動作する従来のＴＦＴとは異なって漏れ電流が発生しない。

図９は、本発明の前記第１のＴＦＴについてのドレイン電流Ｉｄ−ドレイン電圧Ｖｄ特性を示す。図９で第１及び第２グラフＧ１１、Ｇ２２は、ゲート４４に印加される電圧が１０Ｖより低い電圧（例、０．１Ｖまたは５Ｖ未満）である時に測定されたＩｄ−Ｖｄ特性を示す。そして、第３ないし第５グラフＧ３３−Ｇ５５は、それぞれゲート４４に印加される電圧が１０Ｖ、１５Ｖ及び２０Ｖである時に測定されたＩｄ−Ｖｄ特性を示す。第１ないし第５グラフＧ１１−Ｇ５５を参照すれば、ゲート４４に印加される電圧が１０Ｖ以上である時、ドレイン電圧Ｖｄの増加によってドレイン電流Ｉｄが増加することが分かる。そして、ゲート４４に印加された電圧が大きいほどドレイン電流Ｉｄが大きくなることが分かる。

ゲートに印加される電圧が０Ｖより大きいならば、ゲートに印加される電圧の大きさに関係なく、ドレイン電流Ｉｄが観測される従来のＴＦＴのドレイン電流−ドレイン電圧特性を考慮すると、図９の結果から、本発明のＴＦＴは漏れ電流特性面で従来のＴＦＴより優れていることが分かる。
一方、本発明者は、本発明のＴＦＴで第１及び第２金属酸化物層５４、５６のない場合に、ＴＦＴの特性がどのように変わるかについての実験を実施した。
この実験のために、前述した本発明のＴＦＴから第１及び第２金属酸化物層５４、５６を除去し、ソース及びドレイン５０、５２は白金層で形成した。その他の条件は本発明の前記第１のＴＦＴと同一にした。

図１０は、前記実験に使用したＴＦＴのゲート電圧−ソース／ドレイン電流特性を示す。図１１は、前記実験に使用したＴＦＴのドレイン電流−ドレイン電圧特性を示す。
図１０を参照すれば、ゲート電圧Ｖｇが１０Ｖ以上になるまでソースとドレインとの間に電流が測定されないことが分かる。そして、ゲート電圧が１０Ｖ以上になってから電流が測定されるが、測定された電流は１０^−１１（Ａ）程度と非常に少なく、電流が流れないと見なしてもよい。
図１１でも測定された電流は１０^−１１（Ａ）程度と非常に低くて、ドレイン電流が流れると見なすことができない。

図１０及び図１１の結果から、ソース及びドレイン５０、５２とチャンネル層４８との間に第１及び第２金属酸化物層５４、５６が存在しない時、ソース及びドレイン５０、５２とチャンネル層４８との間にキャリア輸送を塞いだ高い障壁が形成されることが分かる。そして、第１及び第２金属酸化物層５４、５６は、このような障壁を低める手段になることが分かる。
次いで、本発明の実施例によるＴＦＴ製造方法を説明する。

製造例１
図１２を参照すれば、基板４０上に絶縁層４２を形成する。基板４０はシリコン基板とすることができる。絶縁層４２はシリコン酸化膜で形成できる。この時、絶縁層４２は、１００ｎｍ程度の厚さとすることができる。絶縁層４２の所定領域上にゲート４４を形成する。ゲート４４は、伝導性物質、例えば、モリブデン（Ｍｏ）で形成することができる。
図１３を参照すれば、絶縁層４２上に、ゲート４４を覆うゲート絶縁層４６を形成する。ゲート絶縁層４６は、シリコン酸化物層で形成することができる。ゲート絶縁層４６の所定領域上に、チャンネル層４８を形成する。チャンネル層４８は、ゲート４４を横切る形態に形成することができる。チャンネル層４８は酸化物半導体層で形成でき、例えば、前記Ｇ−Ｉ−Ｚ−Ｏ層が挙げられる。

図１４を参照すれば、チャンネル層４８が形成された結果物上に、チャンネル層４８の一部及びゲート絶縁層４６の一部が露出されるように感光膜パターンＰ１を形成する。感光膜パターンＰ１は、チャンネル層４８の上部面の一部を覆う。そして、感光膜パターンＰ１の一部は、チャンネル層４８と離隔された状態で、チャンネル層４８周囲のゲート絶縁層４６を覆う。したがって、感光膜パターンＰ１が形成された後、チャンネル層４８は、ゲート４４に対応する上部面の一部を除外した残りが露出される。そして、チャンネル層４８と感光膜パターンＰ１との間のゲート絶縁層４６が露出される。感光膜パターンＰ１が形成された後に露出される領域上に、ソース及びドレインが形成されるため、感光膜パターンＰ１が形成された後に露出された領域の平面形態は、図１に示したソース及びドレイン５０、５２の形態と同一である。

図１５を参照すれば、感光膜パターンＰ１が形成された後に露出されたチャンネル層４８及びゲート絶縁層４６上に、金属酸化物層７０及び金属層７２を順次に積層する。この時、金属酸化物層７０及び金属層７２は、感光膜パターンＰ１上にも積層される。金属酸化物層７０は、前述した本発明のＴＦＴの第１及び第２金属酸化物層５４、５６と同じ物質を使用して形成してもよい。また、金属層７２は、前記本発明のＴＦＴのソース及びドレイン５０、５２と同じ物質を使用してもよい。この時、金属酸化物層７０は、３〜３００Å程度の厚さに形成することができる。金属層７２は、５００〜１５００Åの厚さに形成することができる。金属層７２がチタン層または白金層である時、金属層７２は５００Å程度の厚さに形成することができる。金属層７２は、単層あるいは複数層で形成することができる。金属層７２が複数層で形成される時、上部層は白金層とすることが好ましい。このような金属酸化物層７０及び金属層７２は、スパッタリング方式、電子ビームを利用した蒸着方式、原子層蒸着方式または化学気相蒸着方式で形成することができる。

金属酸化物層７０がスパッタリング方式で形成される時、反応チャンバに所定量のスパッタリングガスと酸素が供給される。前記スパッタリングガスは、例えば、アルゴンガス（Ａｒ）が挙げられる。金属酸化物層７０がチタン酸化物（ＴｉＯ_２）層である時、金属酸化物層７０は、前記反応チャンバ内の前記アルゴンガスの含有量が３５％、酸素含有量が１５％程度になるように、前記反応チャンバにアルゴンガス及び酸素をそれぞれ供給しつつ、ターゲットに１ＫＷのパワーを印加する。この時、前記反応チャンバの圧力は３ｍｔｏｒｒ程度に保持することが好ましい。

チャンネル層４８及びゲート絶縁層４６の前記露出された領域上に積層された金属酸化物層７０のうち、ゲート４４の左側にある部分は図２の第１金属酸化物層５４に対応し、ゲート４４の右側にある部分は図２の第２金属酸化物層５６に対応する。前記露出された領域上に積層された金属酸化物層７０上に形成された金属層７２のうち、ゲート４４の左側に形成された部分は、図２のソース５０に対応し、ゲートの右側に形成された部分は図２のドレイン５２に対応する。

次いで、図１５に示した結果物から感光膜パターンＰ１を除去するが、この過程で感光膜パターンＰ１上に積層された金属酸化物層７０と金属層７２も共に除去される。感光膜パターンＰ１を除去することによって、図２に示したようなＴＦＴが形成される。
一方、金属酸化物層７０のうち、図２の第１及び第２金属酸化物層５４、５６に対応する部分（以下、第１部分）と、金属層７２のうち、図２のソース及びドレイン５０、５２に対応する部分（以下、第２部分）とは、それぞれ金属酸化物層７０と金属層７２とが形成される前に、感光膜パターンＰ１で形成領域があらかじめ決定されるリフトオフ方式で形成されることが望ましい。しかし、前記第１及び第２部分は通常の写真エッチング工程で形成してもよい。例えば、前記第１及び第２部分は、金属酸化物層７０と金属層７２とを順次に積層した後、金属層７２上に前記第１及び第２部分になる領域を限定するマスクを形成し、金属層７２と金属酸化物層７０とを順次にエッチングして形成することができる。

前述したように、ＴＦＴを形成した後、形成された結果物をアニーリングする。前記アニーリングは、窒素雰囲気のファーネスで実施する。この時、前記アニーリングは、２００〜４５０℃で１時間程度実施する。アニーリング時間は１時間以内であってもよいし、１時間以上であってもよい。また、前記アニーリングはファーネスを利用する方式以外の他の方式、例えば、急速熱アニーリング（ＲＴＡ）方式、レーザーを利用する方式で実施してもよい。

図１６は、前述した本発明のＴＦＴ製造方法で金属酸化物層７０の厚さによるソース−ドレイン電流Ｉｄｓを示す。図１６の結果は、金属層７２が白金層またはチタン層であり、金属酸化物層７０がチタン酸化物（ＴｉＯ_２）層であるＴＦＴを対象として得た結果である。前記結果を得る間、前記ＴＦＴのドレインに印加される電圧Ｖｄは１０Ｖに維持した。
図１６で第１ポイントＡ１は、金属層７２が白金層、すなわち、前記ＴＦＴのソース及びドレインが白金であり、金属酸化物層７０が１００Åのチタン酸化物層である時のソース−ドレイン電流を示す。また、連続した曲線をなす第２ないし第４ポイントＡ２−Ａ４は、金属層７２がチタン層である時のソース−ドレイン電流を示す。

図１６の第１ポイントＡ１を参照すれば、金属層７２が白金層であってチタン酸化物からなる金属酸化物層７０の厚さが１００Åである時、ソース−ドレイン電流は０であることが分かる。しかし、第２ないし第４ポイントＡ２−Ａ４を参照すれば、金属層７２がチタン層であり、金属酸化物層７０がチタン酸化物層である時、十分な強度のソース−ドレイン電流が測定されることが分かる。この時、金属酸化物層７０の厚さが薄いほどソース−ドレイン電流は大きく、厚さが厚いほど小さいことが分かる。

実施例２
この実施例では、金属酸化物層７０を積層して形成するものではなく、チャンネル層４８を形成した後、チャンネル層４８と接触するように金属層７２を形成し、その結果物を熱処理して金属層７２とチャンネル層４８との間に金属酸化物層７０を形成する。
下記の説明で第１実施例と同じ参照番号は、第１実施例で説明した部材と同じ部材を意味できる。

具体的に説明すれば、チャンネル層４８を形成し、リフトオフ工程のための感光膜パターンＰ１を形成する工程（図１４参照）までは、第１実施例による製造方法と同様である。
感光膜パターンＰ１を形成した後には、図１７に示したように、チャンネル層４８とゲート絶縁層４６との露出された領域上に、所定厚さの金属層７２を形成する。この時、金属層７２は感光膜パターンＰ１上にも形成される。以後、感光膜パターンＰ１を除去するが、感光膜パターンＰ１上に形成された金属層７２も共に除去される（リフトオフ）。

感光膜パターンＰ１を除去した後には、図１８に示したように、図２のソース及びドレイン５０、５２に対応する位置のみに金属層７２が残る。
次いで、図１８に示した結果物を所定条件でアニーリングする。この結果、図１９に示したように、金属層７２とチャンネル層４８との間に金属酸化物層８０が形成される。金属酸化物層８０は、図２の第１及び第２金属酸化物層５４、５６に対応する。金属酸化物層８０に含まれた金属は、金属層７２由来のものである。また、、金属酸化物層８０の酸素は、チャンネル層４８から供給されたもの及び／または前記アニーリング中に雰囲気ガスに含まれた酸素から供給されたものである。チャンネル層４８が金属酸化物層８０の形成に供給するほど十分な酸素を含有しているならば、例えば、チャンネル層４８が酸素リッチなＧＩＺＯ層である時、前記アニーリングの雰囲気ガスは酸素を含めなくてもよい。前記アニーリングは２００℃〜４５０℃で実施することができる。前記アニーリングは、ファーネスだけでなくＲＴＡまたはレーザーを利用して実施してもよい。前記アニーリングは所定時間、例えば、１時間実施する。前記アニーリングの雰囲気ガスは、アニーリング方式によって、窒素（Ｎ_２）及び酸素（Ｏ_２）を含むことができ、酸素だけ含んでもよい。前記アニーリング条件を調節することによって、金属酸化物層８０は、前記第１実施例の金属酸化物層７０と同じ物質特性を有するように形成できる。

前記アニーリングを完了することによって、本発明の第２実施例によるＴＦＴの製造工程は完了する。
図２０及び図２１は、前記アニーリングの温度による本発明のＴＦＴの電気的特性を示す。
図２０及び図２１に示した結果を得るために使用したＴＦＴは、金属層７２を、チタン層と白金層とを順次に積層して形成した。この時、金属層７２は、図２のソース及びドレイン５０、５２の幾何学的条件を満たすように形成した。

また、前記アニーリングは、ファーネスを利用して実施した。前記アニーリングは、窒素と酸素を含む雰囲気で実施した。図２０及び図２１で第１ないし第３グラフＧ１−Ｇ３は、それぞれドレイン５２に０．１Ｖ、５Ｖ及び１０Ｖの電圧が印加された時のゲート電圧とソース−ドレインとの間の電流特性を示す。

図２０は、前記アニーリングを実施していない時の結果を示し、図２１は、前記アニーリングを３５０℃で実施した結果を示す。
図２０を参照すれば、ゲート電圧Ｖｇが１０Ｖより大きくなりつつソース−ドレイン電流が測定されるが、測定された電流が小さ過ぎるため、実質的にはソース−ドレイン電流が測定されていないと見なすことができる。
一方、図２１を参照すれば、ゲート電圧が０より大きくなりつつ意味のあるソース−ドレイン電流が測定されることが分かる。

図２０及び図２１の結果から、前述した第２実施例によるＴＦＴ製造工程で、前記アニーリングを実施していない場合、金属層７２とチャンネル層４８との間には、図１９に示したような金属酸化物層８０が形成されない一方、前記アニーリングを前記の温度範囲で実施する場合、金属層７２とチャンネル層４８との間に金属酸化物層８０が形成されるということが分かる。

図２２及び図２３は、シリコン酸化物層９０、チャンネル層９４及び金属層９６を順次に積層した後、その結果物をアニーリングしていない時と、３５０℃でアニーリングした時の前記結果物の写真を示す。シリコン酸化物層９０はＳｉＯ_２層であり、本発明のＴＦＴのゲート絶縁層４６に対応し、チャンネル層９４はＧＩＺＯ層であり、チャンネル層４８に対応し、金属層９６はＴｉ／Ｐｔ層であり、金属層７２に対応する。
図２４及び図２５は、それぞれ図２２及び図２３の１−１’方向への物質成分分布を示す。

図２４を参照すれば、シリコン酸化物層９０、チャンネル層９４及び金属層９６を順次に積層した後、その結果物をアニーリングしていない時、チャンネル層９４と金属層９６との界面に対応する位置で、チタンは１００ｃｏｕｎｔｓ程度が測定され（▲）、酸素は６０ｃｏｕｎｔｓ程度が測定された（□）。
図２５を参照すれば、シリコン酸化物層９０、チャンネル層９４及び金属層９６を順次に積層した後、その結果物を３５０℃でアニーリングした時、チャンネル層９４と金属層９６との界面に対応する位置で、チタンは１５０ｃｏｕｎｔｓ以上、酸素は１００ｃｏｕｎｔｓ以上が測定された。

図２４及び図２５の結果から、前記第２実施例によるＴＦＴの製造方法で図１８の結果物を２００℃〜４５０℃間でアニーリングした時、ソース及びドレインとして使われる金属層７２とチャンネル層４８との間に金属酸化物層８０に対応する物質層９９が形成されることが分かる。
一方、前述したものは、ゲートがチャンネル層下に位置するボトムゲート型ＴＦＴについてのものであるが、図２６に示したように、ゲート４４がチャンネル層４８上に位置するトップゲート型ＴＦＴにもそのまま適用できる。また、ゲートはチャンネル層に埋め込まれた形態としてもよい。

前記の説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものというようは、望ましい実施例の例示として解釈されねばならない。例えば、当業者ならば、前記アニーリングを、感光膜パターンＰ１を除去する前に実施することもできる。また、ＴＦＴの各構成要素を多様な形態に変形するか、各構成要素間に単純に新たな部材を挿入することもある。よって、本発明の範囲は説明された実施例によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。

本発明は、ＴＦＴを備える電子部品の全てに適用することができる。例えば、各種形態のデータ保存装置、通信装備、ディスプレイ装置などが挙げられる。

本発明の実施例によるＴＦＴの平面図である。 図１を２−２’方向に切開した断面図である。 本発明の第１ないし第３ＴＦＴの電気的特性を示すグラフである。 本発明の第１ないし第３ＴＦＴの電気的特性を示すグラフである。 本発明の第１ないし第３ＴＦＴの電気的特性を示すグラフである。 本発明の第１ないし第３ＴＦＴの電気的特性を示すグラフである。 本発明の第１ないし第３ＴＦＴの電気的特性を示すグラフである。 本発明の第１ないし第３ＴＦＴの電気的特性を示すグラフである。 本発明の第１ ＴＦＴのドレイン電流Ｉｄ−ドレイン電圧Ｖｄ特性を示すグラフである。

本発明者の実験に使用したＴＦＴのゲート電圧−ソース及びドレイン電流特性を示すグラフである。 本発明者の実験に使用したＴＦＴのドレイン電流−ドレイン電圧特性を示すグラフである。 本発明の第１実施例によるＴＦＴ製造方法を工程別に示す断面図である。 本発明の第１実施例によるＴＦＴ製造方法を工程別に示す断面図である。 本発明の第１実施例によるＴＦＴ製造方法を工程別に示す断面図である。 本発明の第１実施例によるＴＦＴ製造方法を工程別に示す断面図である。

本発明の第１実施例によるＴＦＴ製造方法で、金属酸化物層７０の厚さによるソース−ドレイン電流Ｉｄｓを示すグラフである。 本発明の第２実施例によるＴＦＴ製造方法を工程別に示す断面図である。 本発明の第２実施例によるＴＦＴ製造方法を工程別に示す断面図である。 本発明の第２実施例によるＴＦＴ製造方法を工程別に示す断面図である。 本発明の第２実施例によるＴＦＴ製造方法で、アニーリング温度による本発明のＴＦＴの電気的特性を示すグラフである。 本発明の第２実施例によるＴＦＴ製造方法で、アニーリング温度による本発明のＴＦＴの電気的特性を示すグラフである。 シリコン酸化物層、チャンネル層及び金属層を順次に積層した後、その結果物をアニーリングしていない時の前記結果物写真である。 シリコン酸化物層、チャンネル層及び金属層を順次に積層した後、その結果物を３５０℃でアニーリングした時の前記結果物写真である。 図２２の１−１’ラインでの物質成分分布を示すグラフである。 図２３の１−１’ラインでの物質成分分布を示すグラフである。 本発明が適用できるトップゲートＴＦＴの断面図である。

符号の説明

４０ 基板
４２ 絶縁膜
４４ ゲート
４６ ゲート絶縁膜
４８ チャンネル層
５０ ソース
５２ ドレイン
５４ 第１金属酸化物層
５６ 第２金属酸化物層

Claims (15)

1. ゲート、チャンネル層、ソース及びドレインを備える薄膜トランジスタであって、
   前記ソース及びドレインは複数層からなる金属から形成されており、
   前記チャンネル層と前記ソースとの間に第１金属酸化物層が備えられ、前記チャンネル層と前記ドレインとの間に第２金属酸化物層が備えられ、前記第１及び第２金属酸化物層のそれぞれの厚さは３〜３００Åであり、前記第１金属酸化物層と前記第２金属酸化物層は同じ物質層であり、互いに離隔しており、
   前記第１及び第２金属酸化物層に含まれた金属は、ソース及びドレインからチャンネル層方向へ行くほど増加または減少する金属含有量勾配を有し、前記ソース及びドレインを構成する複数層の金属のうち下層の金属と同一の金属であり、かつ、ZnOより酸化性の高いＴｉ、ＣｒまたはＷであり、
   前記チャンネル層はＧ−Ｉ−Ｚ−Ｏ層からなることを特徴とする薄膜トランジスタ。
2. 前記ゲートは、前記チャンネル層の上または下に備えられているか、チャンネル層に埋め込まれた請求項１に記載の薄膜トランジスタ。
3. 前記ソース及びドレインの下層は、Ｔｉ、Ｃｒ、又はＷである、請求項１〜２のいずれか１つに記載の薄膜トランジスタ。
4. 前記チャンネル層は、ａ（Ｉｎ_２Ｏ_３）・ｂ（Ｇａ_２Ｏ_３）・ｃ（ＺｎＯ）層（ａ、ｂ、ｃは、それぞれａ＞０、ｂ＞０、ｃ＞０の条件を満たす実数）である請求項１に記載の薄膜トランジスタ。
5. 請求項１〜４のいずれかに記載の薄膜トランジスタの製造方法であって、
   基板上にゲートを形成する工程と、
   前記基板上に前記ゲートを覆うゲート絶縁層を形成する工程と、
   前記ゲート絶縁層上にチャンネル層を形成する工程と、
   前記チャンネル層及び前記ゲート絶縁層上に金属酸化物層及び金属層を順次に積層してソース及びドレインを形成する工程とを含むことを特徴とする薄膜トランジスタの製造方法。
6. 前記金属酸化物層及び金属層を形成した後、アニーリングする請求項５に記載の薄膜トランジスタの製造方法。
7. 前記アニーリングは、窒素雰囲気でファーネス、ＲＴＡまたはレーザーを利用して、２
   ００℃〜４５０℃で実施する請求項６に記載の薄膜トランジスタの製造方法。
8. 請求項１〜４のいずれかに記載の薄膜トランジスタの製造方法であって、
   基板上にゲートを形成する工程と、
   前記基板上に前記ゲートを覆うゲート絶縁層を形成する工程と、
   前記ゲート絶縁層上にチャンネル層を形成する工程と、
   前記チャンネル層及び前記ゲート絶縁層上に金属層を積層する工程と、
   前記金属層と前記チャンネル層との間に金属酸化物層を形成する工程とを含むことを特徴とする薄膜トランジスタの製造方法。
9. 前記金属酸化物層は、前記金属層を形成した後、アニーリングして形成する請求項８に記載の薄膜トランジスタの製造方法。
10. 前記アニーリングは、ファーネス、ＲＴＡまたはレーザーを利用して実施する請求項９に記載の薄膜トランジスタの製造方法。
11. 前記アニーリングは、窒素及び酸素を含む雰囲気で２００℃〜４５０℃で実施する請求項９又は１０に記載の薄膜トランジスタの製造方法。
12. 前記アニーリングは、酸素雰囲気で２００℃〜４５０℃で実施する請求項９又は１０に記載の薄膜トランジスタの製造方法。
13. 請求項１〜４のいずれかに記載の薄膜トランジスタの製造方法であって、
    前記チャンネル層を先ず前記基板上に形成し、
    前記金属酸化物層及び前記金属層を順次に前記チャンネル層及び前記基板上に積層して、前記ソース及びドレインを形成し、
    前記ゲート及び前記ゲート絶縁層は、前記ソース及びドレインを形成した後に形成するが、
    前記ゲート絶縁層は、前記チャンネル層、前記金属酸化物層及び前記金属層を覆うように形成し、
    前記ゲート絶縁層上に前記ゲートを形成する薄膜トランジスタの製造方法。
14. 請求項１〜４のいずれかに記載の薄膜トランジスタの製造方法であって、
    前記チャンネル層を前記基板上に先ず形成し、
    前記金属層は前記チャンネル層及び前記基板上に形成し、
    前記ゲート絶縁層は、前記金属層及び前記チャンネル層を覆うように形成し、
    前記ゲート絶縁層上に前記ゲートを形成した後、前記金属酸化物層を形成する薄膜トランジスタの製造方法。
15. 請求項１〜４のいずれかに記載の薄膜トランジスタの製造方法であって、
    前記チャンネル層を前記基板上に先ず形成し、
    次いで、前記金属層は前記チャンネル層と前記基板との上に形成し、
    次いで、前記金属酸化物層を形成し、
    次いで、前記ゲート絶縁層は、前記金属層、前記金属酸化物層及び前記チャンネル層を覆うように形成し、
    次いで、前記ゲート絶縁層上に前記ゲートを形成する薄膜トランジスタの製造方法。
    

Images