CN101257048B - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN101257048B
CN101257048B CN2008100806597A CN200810080659A CN101257048B CN 101257048 B CN101257048 B CN 101257048B CN 2008100806597 A CN2008100806597 A CN 2008100806597A CN 200810080659 A CN200810080659 A CN 200810080659A CN 101257048 B CN101257048 B CN 101257048B
Authority
CN
China
Prior art keywords
layer
channel layer
metal
metal oxide
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100806597A
Other languages
English (en)
Other versions
CN101257048A (zh
Inventor
姜东勋
斯蒂法诺维奇·金里克
宋利宪
朴永洙
金昌桢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101257048A publication Critical patent/CN101257048A/zh
Application granted granted Critical
Publication of CN101257048B publication Critical patent/CN101257048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Abstract

本发明提供一种薄膜晶体管及其制造方法。该薄膜晶体管可以包括栅极;沟道层;源极和漏极,该源极和漏极由金属形成;以及金属氧化物层,该金属氧化物层在该沟道层与该源极和该漏极之间形成。该金属氧化物层可以在该沟道层与该源极和该漏极之间具有渐变的金属含量。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及开关器件及其制造方法,且更具体地,涉及薄膜晶体管及其制造方法。
背景技术
薄膜晶体管可以用作用于平板显示装置例如液晶显示器装置或有机发光显示器装置的开关器件。
薄膜晶体管的迁移率或泄漏电流可以根据薄膜晶体管沟道层的材料和状态而明显变化。
在常规液晶显示器装置中,大多数薄膜晶体管的沟道层是非晶硅层。如果薄膜晶体管的沟道层是非晶硅层,则电荷迁移率可以是约0.5cm2/Vs,这是很低的,并且因此,难于增加常规液晶显示器装置的运行速度。
因此,进行研究以找到使用ZnO基材料层例如Ga-In-Zn-O层作为薄膜晶体管的沟道层的方法,该ZnO基材料层具有比非晶硅层更大的电荷迁移率。Ga-In-Zn-O层的迁移率可以比非晶硅层的迁移率大几十倍,因此,其可以明显增加液晶显示器装置的运行速度。
发明内容
示例实施例可以提供一种薄膜晶体管,该薄膜晶体管由于薄膜晶体管的源极和漏极之间改善的接触而具有改善的特性。
示例实施例还可以提供制造该薄膜晶体管的方法。
示例实施例可以提供一种薄膜晶体管(TFT),其可以包括:栅极;沟道层;源极和漏极,源极和漏极由金属形成;以及金属氧化物层,该金属氧化物层形成在沟道层与源极和漏极之间。
金属氧化物层在沟道层与源极和漏极之间可以具有逐渐变化的金属含量。
金属氧化物层中的金属含量可以在朝向沟道层的方向上逐渐增加或减少。
金属氧化物层可以是化学计量的层或非化学计量的层。
金属氧化物层可以包括过渡金属,该过渡金属具有高于或类似于ZnO的氧化特性的氧化特性。
源极和漏极可以是由金属形成的双层。
沟道层可以是氧化物半导体层。
包含在金属氧化物层中的金属可以与源极和漏极的金属相同。
栅极可以形成在沟道层的上方或下方,或者掩埋在沟道层中。
过渡金属可以是选自由Al、Ti、Mo、Cr或W构成的组中的一种。
源极和漏极可以由Ti、Mo、Cr、W、Zr、Hf、Nb、Ta、Ag、Au、Al、Cu、Co、Sb、V、Ru、Pt、Pd、Zn和Mg组成的组中所选取的至少一种形成。
氧化物半导体层可以是a(In2O3)·b(Ga2O3)·c(ZnO)或a(In2O3)·b(ZnO)·c(SnO)(这里a、b和c分别是满足a≥0,b≥0和c>0的整数)。
示例实施例可以提供一种制造薄膜晶体管(TFT)的方法,该方法可以包括:在衬底上形成栅极,在衬底上形成覆盖栅极的栅极绝缘层,在栅极绝缘层上形成沟道层,并通过在沟道层和栅极绝缘层上依次堆叠金属氧化物层和金属层来形成源极和漏极。
在形成金属氧化物层和金属层之后,可以对得到的结构进行退火。
退火可以使用炉管、快速热退火(RTA)或激光在氮气氛中在250℃~450℃之间进行。
根据至少一个示例实施例,沟道层可以首先形成在衬底上,且源极和漏极可以通过在沟道层和衬底上依次堆叠金属氧化物层和金属层来形成,以及栅极和栅极绝缘层可以在形成源极和漏极之后通过形成栅极绝缘层以覆盖沟道层、金属氧化物层和金属层并在栅极绝缘层上形成栅极而形成。
示例实施例可以提供一种制造薄膜晶体管(TFT)的方法,其可以包括在衬底上形成栅极,在衬底上形成覆盖栅极的栅极绝缘层,在栅极绝缘层上形成沟道层,在沟道层和栅极绝缘层上堆叠金属层,并在金属层和沟道层之间形成金属氧化物层。
金属氧化物层可以通过对包括金属层的得到的结构退火来形成。
退火可以使用炉管、快速热退火(RTA)或激光来进行。
退火可以在包含氮或氧的气氛中在250℃~450℃之间进行。
退火可以在氧气氛中在250℃~450℃之间进行。
根据至少一个示例实施例,沟道层可以首先形成在衬底上,且金属层可以形成在沟道层和衬底上,且栅极绝缘层可以形成为覆盖金属层和沟道层,以及金属氧化物层可以在在栅极绝缘层上形成栅极之后形成。
另外,沟道层可以是首先形成在衬底上,且金属层可以形成在沟道层和衬底上,然后可以形成金属氧化物层,以及栅极绝缘层可以形成以覆盖金属层、金属氧化物层和沟道层,并且栅极可以形成在栅极绝缘层上。
附图说明
示例实施例的上述和其它特征及优点将通过参照附图详细描述示例实施例而变得更加清晰。附图意在描绘示例实施例并且不应解释为限制权利要求所意欲保护的范围。附图不应被认为按比例画出,除非清楚地说明。
图1是根据至少一个示例实施例的薄膜晶体管(TFT)的平面图。
图2是沿图1的线2-2’切取的截面图。
图3至图8是展示根据示例实施例的第一、第二和第三TFT的电学特性的曲线图。
图9是展示根据至少一个示例实施例的第一TFT的漏极电流(Id)-漏极电压(Vd)的曲线图。
图10是展示用在实验中的根据至少一个示例实施例的TFT的栅极电压-源极和漏极电流特性的曲线图。
图11是展示用在实验中的TFT的漏极电流-漏极电压特性的曲线图。
图12至15是根据至少一个示例实施例的制造TFT的方法的截面图。
图16是展示根据至少一个示例实施例,基于制造TFT的方法的源极-漏极电流(Ids)对金属氧化物层的厚度的曲线图。
图17至19是根据至少一个示例实施例制造TFT的方法的截面图。
图20和21是展示根据至少一个示例实施例,在制造TFT的方法中基于退火温度的TFT的电学特性的曲线图。
图22和23分别是当不退火和当在350℃退火时依次堆叠的氧化硅层、沟道层和金属层的照片图像。
图24和25是展示沿图22和23的线1-1’的材料成分的曲线图。
图26是可以应用示例实施例的顶部栅极TFT的截面图。
具体实施方式
这里公开详细的示例实施例。然而,这里公开的特定结构和功能细节仅代表描述示例实施例的目的。但是,示例实施例可以以许多不同的形式体现并不应该认为仅限于这里阐述的实施例。
因此,尽管示例实施例能够有各种变体和不同形式,其实施例以在附图中的示例的方式展示并在这里详细描述。然而,应该理解的是没有意在将示例实施例限制于公开的具体形式,相反,示例实施例将覆盖落在示例实施例的范围内的全部变体、等同物和更改。相同的附图标记在对附图的描述中都指代相同的元件。
应该理解的是,尽管术语第一、第二等可以用在这里以描述各种元件,但这些元件不应该由这些术语限制。这些术语仅用于将一个元件区别于另一个元件。例如,第一元件可以称为第二元件,且类似地,第二元件可以称为第一元件,而不偏离示例实施例的范围。如在这里使用的,术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
应该理解的是,当元件被称为“连接”或“耦接”到另一元件时,其可以是直接连接或耦接到另一元件或者可以存在中间元件。相反,当元件被称为“直接连接”或“直接耦接”到另一元件时,则不存在中间元件。用于描述元件之间的关系的其它词语应以类似的方式解释(例如,“之间”相对于“直接之间”,“相邻”相对于“直接相邻”等)。
这里使用的术语仅为描述具体实施例的目的并不意在对示例实施例进行限制。如这里使用的,单数形式“一(a)”、“一(an)”和“该(the)”也意在包括复数形式,除非上下文另外清楚地指出。还应该理解的是术语“包括(comprises)”、“包括(comprising)”、“包含(includes)”和/或“包含(including)”当在这里使用时,指定了所述的特征、整体、步骤、操作、元件和/或部件的存在,但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
还应注意的是在一些替换实施方式中,所示的功能/作用可以在附图所示的次序之外发生。例如,接续展示的两个图实际上可以基本同时执行或有时也可以以相反的次序执行,依赖于所涉及的功能/作用。
现在将参考附图详细描述示例实施例。图中所示的层或区域的厚度可以为了清晰起见而被夸大。
首先,将描述根据至少一个示例实施例的薄膜晶体管(TFT)。
图1是根据至少一个示例实施例的TFT的平面图。附图标记42指示可以覆盖衬底的绝缘层。绝缘层42可以是具有100nm厚度的氧化硅层。附图标记44、50和52分别指示栅极、源极和漏极。TFT的源极50和漏极52的位置可以彼此交换。源极50和漏极52的每个的一部分可以彼此相向突出并可以形成突出部(protrusion)50P和52P。可以具有预定或期望的宽度W的源极50的突出部50P与可以具有相同宽度W的漏极52的突出部52P之间的空间是可以具有预定或期望的长度L的沟道区域。源极50和漏极52可以是金属层。例如,源极50和漏极52可以是由Ti、Mo、Cr、W、Pt、Zr、Hf、Nb、Ta、Ag、Au、Al、Cu、Co、Sb、V、Ru、Pt、Pd、Zn和Mg组成的组中选取的至少一种形成的金属层。因此,源极50和漏极52可以是纯金属的层或金属合金的层。
另外,源极50和漏极52可以是任何导电金属层。源极50和漏极52也可以是由两层依次堆叠的金属层形成的双层。源极50和漏极52可以由Ti、Mo、Cr、W、Pt、Zr、Hf、Nb、Ta、Ag、Au、Al、Cu、Co、Sb、V、Ru、Pt、Pd、Zn和Mg组成的组中选取的两层依次堆叠的金属层形成,例如,依次堆叠的钛层和铂层。
图2是根据至少一个示例实施例的沿图1的2-2’剖取的截面图。参照图2,绝缘层42可以形成在衬底40上,衬底40可以是半导体衬底,例如,硅衬底。栅极44可以形成在绝缘层42的预定或期望的区域上。TFT的栅极44可以由钼或其它导电材料形成。栅极绝缘层46可以形成在绝缘层42上并可以覆盖栅极44,且栅极绝缘层46可以是氧化硅层。沟道层48可以形成在栅极绝缘层46上并可以覆盖栅极44,且沟道层48可以是氧化物半导体层,例如,G-I-Z-O层,即,[a(In2O3)·b(Ga2O3)·c(ZnO)]层或[a(In2O3)·b(ZnO)·c(SnO)](这里,a、b和c分别是满足a≥0,b≥0和c>0的整数)。第一金属氧化物层54和第二金属氧化物层56可以彼此分离地形成在沟道层48的表面上,且第一和第二金属氧化物层54和56可以彼此面对。第一金属氧化物层54可以形成在源极50和沟道层48之间。第二金属氧化物层56可以形成在漏极52和沟道层48之间。第一金属氧化物层54可以形成在沟道层48的一例上并可以在沟道层48的上表面之上延伸。第二金属氧化物层56可以形成在沟道层48的另一侧上并可以在沟道层48的上表面之上延伸。源极50可以与第一金属氧化物层54的上表面接触,而漏极52可以和第二金属氧化物层56的上表面接触。第一和第二氧化物层54和56可以是化学计量的或非化学计量的层。另外,第一和第二氧化物层54和56可以是具有渐变金属含量的金属氧化物层。例如,第一和第二金属氧化物层54和56可以是钛氧化物层,其中钛的含量在从源极50和漏极52到沟道层48的方向上可以是增加的或降低的。另外,第一和第二金属氧化物层54和56可以包括可具有比ZnO更高的氧化特性的过渡金属,且该过渡金属可以是Al、Ti、Mo、Cr或W。第一和第二金属氧化物层54和56可以分别与源极50和漏极52形成欧姆接触,并可以与沟道层48形成异质结;并且第一和第二金属氧化物层54和56的厚度可以是3
Figure 2008100806597_0
-300
Figure 2008100806597_1
图3至8是展示根据示例实施例的第一、第二和第三TFT的电学特性的曲线图。
在第一TFT中,源极50和漏极52分别是依次堆叠的Ti/Pt层;第一和第二金属氧化物层54和56是钛氧化物层;沟道层48是G-I-Z-O层,例如,GIZO221层;源极50和漏极52的突出部50P和52P的宽度W相对于沟道层48的长度L的比率(W/L)是50/20;且第一TFT在350℃退火预定或期望的时间,例如1小时。图3是展示根据至少一个示例实施例的第一TFT的电流-电压特性的曲线图。图4是展示根据至少一个示例实施例,在第一TFT中当没有电压施加到栅极44时源极50和漏极52之间的电流随施加到漏极52的电压而变化的曲线图。
在图3中,第一至第三曲线G1至G3展示当施加到漏极52的电压为0.1V、5V和10V时栅极电压Vg和源极-漏极电流Ids之间的特性。
参照图3,当栅极电压Vg是0V而不考虑施加到漏极52的电压时,TFT的源极-漏极电流Ids基本上是0,且当施加的栅极电压Vg增加到大于0V时,在阈值电压或更高的电压测量到明显的源极-漏极电流Ids。另外,参照图4,当没有电压施加到栅极44和从0V到+4V或-4V的电压施加到漏极52时,没有电流流过源极50和漏极52之间,这表明第一TFT以增强模式(enhancedmode)工作。
图5和6展示根据至少一个示例实施例的第二TFT的电学特性。第二TFT与用于获得图3和4的结果的第一TFT相同,除了第二TFT包括分别由依次堆叠的铬层和铂层形成的源极50和漏极52,且第一和第二金属氧化物层54和56由铬氧化物层形成。在图5中,第一至第三曲线G1至G3展示当0.1V、5V和10V的电压施加到漏极52时栅极电压Vg和源极-漏极电流Ids之间的特性。
参照图5,第二TFT可以展示与图3所示的第一TFT的电流-电压特性类似的电学特性。另外,参照图6,由于没有电压施加到栅极44,当施加到漏极52的电压为从0V到+2V或-2V时,没有电流流过第二TFT的源极50和漏极52之间,因此第二TFT以增强模式工作。
图7和8展示根据至少一个示例实施例的第三TFT的电学特性。除了源极50和漏极52的配置以及第一和第二金属氧化物层54和56,第三TFT与第一TFT相同。因此,第三TFT包括分别由依次形成的钨层和铂层形成的源极50和漏极52。第一和第二金属氧化物层54和56是钨氧化物层。在图7中,第一至第三曲线G1至G3展示当施加到漏极52的电压是0.1V、5V和10V时,栅极电压Vg和源极-漏极电流Ids之间的特性。
参照图7,第三TFT的电流-电压特性可以类似于第一和第二TFT的电学特性。参照图8,由于没有电压施加到栅极44,当施加到漏极52的电压是从0V到+4V或-2V时,没有电流流过第三TFT的源极50和漏极52之间,因此,第三TFT也以增强模式工作。
因为根据示例实施例的TFT可以以增强模式工作,根据示例实施例的TFT中没有泄漏电流(leakage current),而以耗尽模式工作的常规TFT中可能产生泄漏电流。
图9展示根据至少一个示例实施例的第一TFT的漏极电流(Id)相对漏极电压(Vd)的特性。第一和第二曲线G11和G22展示在小于10V(例如0.1V或小于5V)的电压施加到栅极44时测量的Id-Vd特性。第三至第五曲线G33至G55展示当10V、15V、20V的电压施加到栅极44时的Id-Vd特性。参照第一至第五曲线G11至G55,当施加到栅极44的电压是10V或更大时,漏极电流Id可以随漏极电压Vd的增加而增加。另外,漏极电流Id可以随施加到栅极44的电压的增加而增加。
参照图9,根据示例实施例的TFT与当大于0V的电压施加到栅极时观察到漏极电流Id的常规TFT相比,可以显示出改善的泄漏电流,而与施加到栅极的大于0V的电压的量无关。
进行实验以确定当TFT不包括第一和第二金属氧化物层54和56时TFT的特性如何变化。
为了进行实验,第一和第二金属氧化物层54和56从TFT去除且源极50和漏极52由铂层形成。其余条件设置得与第一TFT相同。
图10展示根据至少一个示例实施例,用在实验中的TFT的栅极电压Vg-源极/漏极电流Ids特性。图11展示根据至少一个示例实施例,用在实验中的TFT的漏极电流-漏极电压特性。
参照图10,直到栅极电压Vg达到10V或更高,仍没有测量到源极/漏极电流Ids。当栅极电压是10V或更大时,测量到源极/漏极电流Ids,然而,源极/漏极电流Ids的量约为10-11(A),这是很低的,并可以视为没有源极/漏极电流Ids。如图11所示的测量的源极/漏极电流Ids约为10-11(A),这是很低的并可以视为没有流动的漏极电流Id
从图10和11的结果可以看到,当源极50和漏极52与沟道层48之间没有第一和第二金属氧化物层54和56时,阻挡载流子输运的势垒可以在源极50和漏极52与沟道层48之间形成。因此,第一和第二金属氧化物层54和56的存在可以降低势垒。
在下文,将描述根据至少一个示例实施例的制造TFT的方法。
参照图12,绝缘层42可以形成在衬底40上。衬底40可以是硅衬底。绝缘层42可以由氧化硅层形成至约100nm的厚度。栅极44可以形成在绝缘层42的预定或期望的区域上。栅极44可以由导电材料形成,例如由钼(Mo)形成。
参照图13,栅极绝缘层46可以形成在绝缘层42上以覆盖栅极44。栅极绝缘层46可以由氧化硅层形成。沟道层48可以形成在可以覆盖栅极44的栅极绝缘层46的预定或期望的区域上。沟道层48可以形成为跨过栅极44。沟道层48可以由氧化物半导体层形成,例如由G-I-Z-O层形成。
参照图14,感光图案P1可以形成在衬底40上以暴露沟道层48的一部分和栅极绝缘层46的一部分。感光图案P1可以覆盖沟道层48的上表面的一部分。围绕沟道层48的覆盖栅极绝缘层46的感光图案P1的部分可以与沟道层48分离。因此,在形成感光图案P1之后,除了可以覆盖栅极44的部分之外的其余的沟道层48可以被暴露。另外,在沟道层48和感光图案P1之间的栅极绝缘层46的部分可以被暴露。在形成感光图案P1后,源极和漏极可以形成在暴露的区域中。在形成感光图案P1之后暴露部分的平坦表面可以与图1的源极50和漏极52覆盖的表面相同。
参照图15,金属氧化物层70和金属层72可以形成在沟道层48以及栅极绝缘层46的暴露部分上。金属氧化物层70和金属层72也可以依次堆叠在感光图案P1上。金属氧化物层70可以由与根据至少一个示例实施例的TFT的第一和第二金属氧化物层54和56相同的材料形成。金属层72可以由与根据示例实施例的TFT的源极50和漏极52相同的材料形成。金属氧化物层70可以形成为3
Figure 2008100806597_2
-300
Figure 2008100806597_3
的厚度,且金属层72可以形成为500-1500
Figure 2008100806597_5
的厚度。当金属层72是钛层或铂层时,金属层72可以形成为约500的厚度。金属层72可以形成为单层或双层。如果金属层72是双层,上层可以是铂层。金属氧化物层70和金属层72可以使用溅射方法、利用电子束的沉积方法、原子层沉积方法或化学气相沉积方法形成。
如果金属氧化物层70使用溅射方法形成,则预定或期望的量的溅射气体和氧可以提供至反应室。溅射气体可以是氩(Ar)气。如果金属氧化物层70是氧化钛(TiO2)层,则金属氧化物层70可以这样来形成:提供Ar气体和氧至反应室使得Ar气体的含量是35%且氧含量约为15%,并施加1kW的功率至溅射靶。反应室的压力可以保持恒定为约3mtorr。
在可堆叠在沟道层48和栅极绝缘层46的暴露区域上的金属氧化物层70中,于栅极44左边的层可以对应于图2中的第一金属氧化物层54,而于栅极44的右边的层可以对应于图2中的第二金属氧化物层56。且在可以形成在金属氧化物层70上的金属层72中,于栅极44的左边的层可以对应于图2中的源极50而于栅极44的右边的层可以对应于图2中的漏极52。
此外,感光图案P1可与堆叠在感光图案P1上的金属氧化物层70和金属层72一起从图15所示的所得结构剥离。在感光图案P1被剥离之后,可以形成如图2所示的TFT。
然而,金属氧化物层70对应于图2的第一和第二金属氧化物层54和56的部分(在下文称“第一部分”)和金属层72对应于源极50和漏极52的部分(在下文称“第二部分”)优选可以使用剥离方法来形成,其中第一部分和第二部分可以通过形成感光图案P1来限定。然而,第一和第二部分也可以使用常规光刻蚀刻工艺(photographic etching process)来形成。例如,第一和第二部分可以这样来形成:依次堆叠金属氧化物层70和金属层72;在金属层72上形成覆盖要形成为第一和第二部分的区域的掩模;然后依次蚀刻金属层72和金属氧化物层70。
形成TFT之后,TFT可以在炉管内以氮气气氛在200℃~450℃之间退火约1小时。然而,退火时间可以短于或长于1小时。另外,退火可以使用快速热退火(RTA)方法或使用激光方法进行。
图16是展示根据至少一个示例实施例的TFT中基于金属氧化层70的厚度的源极-漏极电流(Ids)的曲线图。用在图16中的TFT包括由铂层或钛层形成的金属层72,以及由氧化钛(TiO2)层形成的金属氧化物层70。施加到TFT的漏极52的电压Vd保持恒定于10V。
在图16中,第一点A1是TFT的结果,该TFT包括金属层72和金属氧化物层70,该金属层72对应于源极50和漏极52并由铂层形成,该金属层70由厚度为100
Figure 2008100806597_7
的钛氧化物层形成。第二至第四点A2至A4展示其中金属层72是钛层的TFT的源极-漏极电流。
参照第一点A1,当金属层72是铂层且由钛氧化物层形成的金属氧化物层70的厚度是100
Figure 2008100806597_8
时,源极-漏极电流Ids是0安培。然而,参照第二至第四点A2至A4,如果金属层72是钛层而金属氧化物层70是钛氧化物层时,源极-漏极电流Ids可以充分高。随着金属氧化物层70的厚度的减少,源极-漏极电流Ids可以增加;随着金属氧化物层70的厚度的增加,源极-漏极电流Ids可以降低。
图17至19是根据至少一个示例实施例的制造TFT的方法的截面图。
在根据至少一个示例实施例的制造TFT的方法中,在形成沟道层48之后,金属层72可以形成为与沟道层48接触,金属氧化物层70可以通过将所得的结构退火而形成在沟道层48和金属层之间。与前面的实施例一样的附图标记可以指示参照前面的实施例描述的相同的元件。
详细地,形成沟道层48和用于剥离工艺的感光图案P1(见图14)之前的工艺可以与参照前面的实施例描述的方法中相同。
在形成感光图案P1之后,可以在图17所示的沟道层48和栅极绝缘层46的暴露区域上形成可具有预定或期望的厚度的金属层72。金属层也可以形成在感光图案P1上。然后,感光图案P1可以被剥离,因此,形成在感光图案P1上的金属层72也可以被剥离。在剥离感光图案P1后,如图18所示,对应于图2的源极50和漏极52的位置可以是金属层72保留的唯一位置。
然后,图18所示的TFT的所得结构可以根据预定或期望的条件退火。这样,如图19所示,金属氧化物层80可以形成在金属层72和沟道层48之间,且金属氧化物层80可以对应于图2的第一和第二金属氧化物层54和56。包括在金属氧化物层80中的金属可以源于金属层72中的金属。在退火期间,包括在金属氧化物层80中的氧可以源于沟道层48和包含在气氛气体中的氧至少之一。如果沟道层48包含足够的氧以形成金属氧化物层80,例如,如果沟道层48是富氧GIZO层,则退火气氛气体可以不包含氧。退火可以在200℃到450℃进行。另外,退火可以不仅使用炉管进行,也可以使用RTA或激光。退火可以进行预定或期望的时间,例如,1小时。退火的气氛气体根据退火方法可以包含氮(N2)或氧(O2),或仅包含氧。通过控制退火条件,金属氧化物层80可以形成为具有与前面的实施例的金属氧化物层70相同的性质。
当完成退火时,也可以完成根据至少一个示例实施例的TFT的制造工艺。
图20和21是展示根据至少一个示例实施例的已退火TFT的电学特性的曲线图。
其电学特性示于图20和21中的TFT可以由通过依次堆叠钛层和铂层形成的金属层72形成。金属层72可以形成为满足图2的源极50和漏极52的几何条件,且退火可以在包含氮和氧的气氛中使用炉管进行。在图20和21中,第一至第三曲线G1至G3展示当施加到漏极52的电压为0.1V、5V和10V时,栅极电压Vg和源极-漏极电流Ids之间的特性。
图20是展示没有退火的结果的曲线图,而图21是展示当退火在350℃进行时的结果的曲线图。
参照图20,当栅极电压Vg增加到大于10V,可以测量到源极-漏极电流,然而,源极-漏极电流Ids的量可以明显地低,并可以视为没有测量到源极-漏极电流Ids
另一方面,参照图21,当栅极电压增加到大于0V时,可以测量到大量的源极-漏极电流Ids
如从图20和21的结果所见,根据上述示例实施例在制造TFT的方法中没有进行退火时,如图19所示的金属氧化物层80可能不形成在金属层72和沟道层48之间。然而,当退火在上述温度进行时,金属氧化物层80可以形成在金属层72和沟道层48之间。
图22是展示其中氧化硅层90、沟道层94和金属层96依次堆叠且没有对其进行退火的所得结构的图像,而图23是展示当在350℃进行退火的图22的结构的图像。氧化硅层90是SiO2层,其可以对应于根据至少一个示例实施例的TFT的栅极绝缘层46;沟道层94是G-I-Z-O层,其可以对应于沟道层48;而金属层96是Ti/Pt层,其可以对应于金属层72。附图标记99稍后描述。
图24和25展示沿图22和23的线1-1’的材料成分分布。
参照图24,在依次堆叠氧化硅层90、沟道层94和金属层96后且所得的结构没有退火,在对应于沟道层94和金属层96之间的界面的位置中,测量到约100计数(counts)的钛(▲)和60计数的氧(□)。
参照图25,在依次堆叠氧化硅层90、沟道层94和金属层96且所得的结构在350℃进行退火后,在对应于沟道层94和金属层96之间的界面的位置中,测量到约150计数或更多的钛和100计数或更多的氧。
如从图24和25的结果可见,在参照图17至19描述的TFT的制造方法中,当图18的所得的结构在200~450℃退火时,对应于金属氧化物层80的新的层99可以在金属层72和沟道层48之间形成。
上述TFT是底部栅极型TFT,然而,如图26所示,示例实施例也可以应用于顶部栅极型TFT,其中栅极44可以设置在沟道层48之上。另外,栅极可以掩埋在沟道层中。
尽管示例实施例已被具体展示和说明,但示例实施例应该仅视为描述性的意义而不为限定的目的。例如,应该被本领域的技术人员理解的是,退火可以在剥离感光图案P1之前进行。另外,可以进行对TFT的每个元件的形式和细节上的各种改变或仅仅一个新的元件插入元件之间。因此,示例实施例的范围不被示例实施例的详细描述限定,而是被所附的权利要求限定。
如上所述,根据示例实施例的TFT可以包括可以由金属形成的源极和漏极之间的金属氧化物层,以及可以由氧化物半导体形成的沟道层。因此,TFT可以以增强模式工作,并因此,可以减少其泄漏电流并增加其载流子迁移率。由于TFT的源极和漏极可以由普通的金属形成,所以与使用铟来形成源极和漏极的常规TFT相比,可以降低制造成本。另外,在根据至少一个示例实施例的TFT中,到TFT的接触或连接到TFT的布线可以由与源极和漏极相同的材料形成,因此,可以降低由异质结引起的电阻。另外,根据栅极电压Vg的阈值电压和源极-漏极电流Ids可以通过控制金属氧化物层的形成条件来控制,例如通过控制金属氧化物层的厚度。
如此已经描述了示例实施例,很明显其可以以各种方式变化。这些变化不视为偏离示例实施例意欲的精神和范围,且对于本领域的技术人员是显而易见的所有这些修改意在包括在权利要求的范围内。

Claims (48)

1.一种薄膜晶体管,包括:
栅极;
沟道层;
源极和漏极,该源极和该漏极由金属形成;以及
金属氧化物层,该金属氧化物层形成在该沟道层与该源极之间和该沟道层与该漏极之间,
其中该金属氧化物层在该沟道层与该源极之间和该沟道层与该漏极之间具有渐变的金属含量,且该金属氧化物层中的金属含量在朝向该沟道层的方向上逐渐增加或逐渐减小。
2.如权利要求1所述的薄膜晶体管,其中该金属氧化物层是化学计量的层或非化学计量的层。
3.如权利要求1所述的薄膜晶体管,其中该金属氧化物层是过渡金属的氧化物,其具有高于或类似于ZnO的氧化特性的氧化特性。
4.如权利要求1所述的薄膜晶体管,其中该源极和该漏极是由金属形成的双层。
5.如权利要求1所述的薄膜晶体管,其中该沟道层是氧化物半导体层。
6.如权利要求1所述的薄膜晶体管,其中包含在该金属氧化物层中的金属与该源极和该漏极的金属相同。
7.如权利要求1所述的薄膜晶体管,其中该栅极形成在该沟道层之上或之下,或者掩埋在该沟道层中。
8.如权利要求3所述的薄膜晶体管,其中该过渡金属是选自Ti、Mo、Cr和W组成的组中的一种。
9.如权利要求1所述的薄膜晶体管,其中该源极和该漏极是由选自Ti、Mo、Cr、W、Zr、Hf、Nb、Ta、Ag、Au、Al、Cu、Co、Sb、V、Ru、Pt、Pd、Zn和Mg组成的组中的至少一种形成。
10.如权利要求5所述的薄膜晶体管,其中该氧化物半导体层是a(In2O3)·b(Ga2O3)·c(ZnO)或a(In2O3)·b(ZnO)·c(SnO),其中a、b和c分别是满足a≥0,b≥0和c>0的整数。
11.一种制造薄膜晶体管的方法,包括:
在衬底上形成栅极;
在该衬底上形成覆盖该栅极的栅极绝缘层;
在该栅极绝缘层上形成沟道层;以及
通过在该沟道层和该栅极绝缘层上依次堆叠金属氧化物层和金属层形成源极和漏极,
其中该金属氧化物层在该沟道层与该源极之间和该沟道层与该漏极之间具有渐变的金属含量,且该金属氧化物层中的金属含量在朝向该沟道层的方向上逐渐增加或逐渐减小。
12.如权利要求11所述的方法,其中该金属氧化物层是过渡金属的氧化物,其具有高于或类似于ZnO的氧化特性的氧化特性。
13.如权利要求12所述的方法,其中该过渡金属是选自Ti、Mo、Cr和W组成的组中的一种。
14.如权利要求11所述的方法,其中在形成该金属氧化物层和该金属层后,对所得的结构进行退火。
15.如权利要求14所述的方法,其中该退火使用炉管、快速热退火或激光在氮气氛中于250℃~450℃之间进行。
16.如权利要求11所述的方法,其中该金属层是双层。
17.如权利要求11所述的方法,其中该金属层是由选自Ti、Mo、Cr、W、Zr、Hf、Nb、Ta、Ag、Au、Al、Cu、Co、Sb、V、Ru、Pt、Pd、Zn和Mg组成的组中的至少一种形成。
18.一种制造薄膜晶体管的方法,包括:
在衬底上形成栅极;
在该衬底上形成覆盖该栅极的栅极绝缘层;
在该栅极绝缘层上形成沟道层;
在该沟道层和该栅极绝缘层上堆叠作为源极和漏极的金属层;以及
通过退火包括该金属层和该沟道层的叠层的所得结构,在该金属层和该沟道层之间形成金属氧化物层,
其中该金属氧化物层在该沟道层与该金属层之间具有渐变的金属含量,且该金属氧化物层中的金属含量在朝向该沟道层的方向上逐渐减小。
19.如权利要求18所述的方法,其中该退火使用炉管、快速热退火或激光进行。
20.如权利要求19所述的方法,其中该退火在包含氮和氧的气氛中于250℃~450℃之间进行。
21.如权利要求19所述的方法,其中该退火在氧气氛中于250℃~450℃之间进行。
22.如权利要求18所述的方法,其中该沟道层是氧化物半导体层。
23.如权利要求22所述的方法,其中该氧化物半导体层是a(In2O3)·b(Ga2O3)·c(ZnO),其中a、b和c是满足a≥0,b≥0和c>0的整数。
24.如权利要求18所述的方法,其中该金属氧化物层是过渡金属的氧化物,其比ZnO具有更高的氧化特性。
25.如权利要求24所述的方法,其中该过渡金属是选自Ti、Mo、Cr和W组成的组中的一种。
26.如权利要求18所述的方法,其中该金属层是双层。
27.如权利要求18所述的方法,其中该金属层是由选自Ti、Mo、Cr、W、Zr、Hf、Nb、Ta、Ag、Au、Al、Cu、Co、Sb、V、Ru、Pt、Pd、Zn和Mg组成的组中的至少一种形成。
28.如权利要求20所述的方法,其中该沟道层是氧化物半导体层。
29.如权利要求21所述的方法,其中该沟道层是氧化物半导体层。
30.如权利要求28所述的方法,其中该氧化物半导体层是a(In2O3)·b(Ga2O3)·c(ZnO)或a(In2O3)·b(ZnO)·c(SnO),其中a、b和c是满足a≥0,b≥0和c>0的整数。
31.如权利要求29所述的方法,其中该氧化物半导体层是a(In2O3)·b(Ga2O3)·c(ZnO)或a(In2O3)·b(ZnO)·c(SnO),其中a、b和c是满足a≥0,b≥0和c>0的整数。
32.如权利要求26所述的方法,其中该金属层是由选自Ti、Mo、Cr、W、Zr、Hf、Nb、Ta、Ag、Au、Al、Cu、Co、Sb、V、Ru、Pt、Pd、Zn和Mg组成的组中的至少一种形成。
33.一种制造薄膜晶体管的方法,包括:
在衬底上形成沟道层;
通过在该沟道层和该衬底上依次堆叠金属氧化物层和金属层来形成源极和漏极;以及
在形成该源极和该漏极之后这样来形成栅极和栅极绝缘层:形成该栅极绝缘层以覆盖该沟道层、该金属氧化物层和该金属层,在该栅极绝缘层上形成该栅极,
其中该金属氧化物层在该沟道层与该源极之间和该沟道层与该漏极之间具有渐变的金属含量,且该金属氧化物层中的金属含量在朝向该沟道层的方向上逐渐增加或逐渐减小。
34.如权利要求33所述的方法,其中该金属氧化物层是过渡金属的氧化物,其具有高于或类似于ZnO的氧化特性的氧化特性。
35.如权利要求33所述的方法,其中在形成该金属氧化物层和该金属层后,对所得的结构进行退火。
36.如权利要求33所述的方法,其中该金属层是双层。
37.一种制造薄膜晶体管的方法,包括:
在衬底上形成沟道层;
在该沟道层和该衬底上形成作为源极和漏极的金属层;
形成栅极绝缘层以覆盖该金属层和该沟道层;以及
在该栅极绝缘层上形成栅极之后,通过对包括该金属层的所得的结构进行退火来在该金属层和该沟道层之间形成金属氧化物层,
其中该金属氧化物层在该沟道层与该金属层之间具有渐变的金属含量,且该金属氧化物层中的金属含量在朝向该沟道层的方向上逐渐减小。
38.如权利要求37所述的方法,其中该沟道层是氧化物半导体层。
39.如权利要求38所述的方法,其中该氧化物半导体层是a(In2O3)·b(Ga2O3)·c(ZnO),其中a、b和c是满足a≥0、b≥0和c>0的整数。
40.如权利要求37所述的方法,其中该金属氧化物层是过渡金属的氧化物,其比ZnO具有更高的氧化特性。
41.如权利要求37所述的方法,其中该金属层是双层。
42.如权利要求38所述的方法,其中该氧化物半导体层是a(In2O3)·b(Ga2O3)·c(ZnO)或a(In2O3)·b(ZnO)·c(SnO),其中a、b和c是满足a≥0、b≥0和c>0的整数。
43.一种制造薄膜晶体管的方法,包括:
在衬底上形成沟道层;
在该沟道层和该衬底上形成作为源极和漏极的金属层;
通过对包括该金属层的所得的结构进行退火来在该沟道层和该金属层之间形成金属氧化物层;
形成栅极绝缘层以覆盖该金属层、该金属氧化物层和该沟道层;以及
在该栅极绝缘层上形成栅极,
其中该金属氧化物层在该沟道层与该金属层之间具有渐变的金属含量,且该金属氧化物层中的金属含量在朝向该沟道层的方向上逐渐减小。
44.如权利要求43所述的方法,其中该沟道层是氧化物半导体层。
45.如权利要求44所述的方法,其中该氧化物半导体层是a(In2O3)·b(Ga2O3)·c(ZnO),其中a、b和c是满足a≥0、b≥0和c>0的整数。
46.如权利要求43所述的方法,其中该金属氧化物层是过渡金属的氧化物,其比ZnO具有更高的氧化特性。
47.如权利要求43所述的方法,其中该金属层是双层。
48.如权利要求44所述的方法,其中该氧化物半导体层是a(In2O3)·b(Ga2O3)·c(ZnO)或a(In2O3)·b(ZnO)·c(SnO),其中a、b和c是满足a≥0、b≥0和c>0的整数。
CN2008100806597A 2007-02-28 2008-02-28 薄膜晶体管及其制造方法 Active CN101257048B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070020528A KR100858088B1 (ko) 2007-02-28 2007-02-28 박막 트랜지스터 및 그 제조 방법
KR20528/07 2007-02-28

Publications (2)

Publication Number Publication Date
CN101257048A CN101257048A (zh) 2008-09-03
CN101257048B true CN101257048B (zh) 2012-11-14

Family

ID=39714857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100806597A Active CN101257048B (zh) 2007-02-28 2008-02-28 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (1) US8063421B2 (zh)
JP (1) JP5698431B2 (zh)
KR (1) KR100858088B1 (zh)
CN (1) CN101257048B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872175B2 (en) 2009-03-06 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5343853B2 (ja) * 2008-03-13 2013-11-13 株式会社村田製作所 ガラスセラミック組成物、ガラスセラミック焼結体および積層型セラミック電子部品
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
US8021916B2 (en) * 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101545460B1 (ko) * 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101874327B1 (ko) * 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN102160102B (zh) * 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
KR101273913B1 (ko) 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
WO2010038819A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101659925B1 (ko) 2008-10-03 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN103928476A (zh) 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010044478A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101310473B1 (ko) 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
TW202115917A (zh) * 2008-11-07 2021-04-16 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI467663B (zh) 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP2012033516A (ja) * 2008-11-26 2012-02-16 Ulvac Japan Ltd トランジスタ及びその製造方法。
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
TWI506795B (zh) * 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2010064590A1 (en) * 2008-12-01 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101552975B1 (ko) 2009-01-09 2015-09-15 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101048996B1 (ko) * 2009-01-12 2011-07-12 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8278657B2 (en) 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101906751B1 (ko) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI556323B (zh) 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8927981B2 (en) * 2009-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101579453B1 (ko) 2009-04-29 2015-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5478963B2 (ja) * 2009-07-09 2014-04-23 富士フイルム株式会社 電子素子及び電子素子の製造方法
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011010544A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101139134B1 (ko) * 2009-08-06 2012-04-30 순천향대학교 산학협력단 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법
KR101139185B1 (ko) * 2009-08-06 2012-04-26 순천향대학교 산학협력단 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법
KR101175085B1 (ko) * 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
KR101988341B1 (ko) 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105513644B (zh) * 2009-09-24 2019-10-15 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN113903796A (zh) 2009-10-16 2022-01-07 株式会社半导体能源研究所 逻辑电路和半导体器件
KR101803554B1 (ko) * 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102138547B1 (ko) 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20190109597A (ko) 2009-11-20 2019-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
JP5612299B2 (ja) * 2009-11-20 2014-10-22 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011077966A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101993584B1 (ko) * 2010-01-22 2019-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101812467B1 (ko) * 2010-03-08 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR20180135118A (ko) * 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
BR112013015761A2 (pt) * 2010-12-27 2018-11-06 Sharp Kk dispositivo semicondutor e método para fabricar o mesmo
JP5429718B2 (ja) * 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
CN102157386A (zh) * 2011-03-19 2011-08-17 福州华映视讯有限公司 薄膜晶体管的制作方法
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP2012222171A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 表示装置およびその製造方法
KR101597886B1 (ko) 2011-04-18 2016-02-26 샤프 가부시키가이샤 박막 트랜지스터, 표시패널 및 박막 트랜지스터의 제조방법
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Nltテクノロジー株式会社 薄膜デバイス
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
CN103035734A (zh) * 2011-10-07 2013-04-10 元太科技工业股份有限公司 金属氧化物薄膜晶体管
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101980195B1 (ko) * 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
KR101389911B1 (ko) 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
DE102013111501B4 (de) 2013-10-18 2024-02-08 Universität Stuttgart Dünnschichttransistor und Verfahren zu seiner Herstellung
JP6327548B2 (ja) * 2013-11-26 2018-05-23 国立研究開発法人物質・材料研究機構 薄膜トランジスタ及びその製造方法
KR101649102B1 (ko) * 2014-08-05 2016-08-30 경희대학교 산학협력단 투명 전극을 포함한 반도체 장치 및 그 제조 방법
JP5940124B2 (ja) * 2014-09-04 2016-06-29 株式会社半導体エネルギー研究所 トランジスタの作製方法
CN104409362A (zh) * 2014-11-13 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法及相应装置
WO2016097936A1 (ja) * 2014-12-18 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュールおよび電子機器
US9761732B2 (en) 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure
CN104779299A (zh) * 2015-04-16 2015-07-15 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置
CN105261636B (zh) * 2015-11-05 2018-04-27 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
KR102576999B1 (ko) * 2016-07-05 2023-09-12 삼성디스플레이 주식회사 액정표시장치
JP6268248B2 (ja) * 2016-09-22 2018-01-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
CN106374044B (zh) * 2016-11-02 2019-06-11 杭州潮盛科技有限公司 半导体结构及其制备方法
CN107039284A (zh) * 2017-04-17 2017-08-11 武汉华星光电技术有限公司 一种制作低温多晶硅薄膜晶体管的方法
JP2018206828A (ja) * 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN110310991B (zh) * 2018-03-27 2021-05-07 华为技术有限公司 一种场效应晶体管及其制备方法和晶体管阵列器件
JP7137979B2 (ja) * 2018-07-09 2022-09-15 キオクシア株式会社 半導体装置
JP7398860B2 (ja) * 2018-08-08 2023-12-15 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法
US20210376156A1 (en) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Raised source/drain oxide semiconducting thin film transistor and methods of making the same
KR20210152083A (ko) 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시 장치
CN112259611A (zh) * 2020-10-12 2021-01-22 昆山龙腾光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法
JP2022143580A (ja) 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
CN114582893A (zh) * 2022-03-10 2022-06-03 广州华星光电半导体显示技术有限公司 阵列基板、阵列基板的制作方法以及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1341231A (zh) * 1999-12-28 2002-03-20 松下电器产业株式会社 Tft阵列基板及其制造方法以及使用它的液晶显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
JP2004311702A (ja) * 2003-04-07 2004-11-04 Sumitomo Heavy Ind Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
KR101078509B1 (ko) * 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
KR100615237B1 (ko) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
KR100669786B1 (ko) * 2004-11-25 2007-01-16 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
US8049208B2 (en) * 2005-04-22 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device having composite electrode
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1341231A (zh) * 1999-12-28 2002-03-20 松下电器产业株式会社 Tft阵列基板及其制造方法以及使用它的液晶显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872175B2 (en) 2009-03-06 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20080079906A (ko) 2008-09-02
KR100858088B1 (ko) 2008-09-10
US8063421B2 (en) 2011-11-22
JP2008219008A (ja) 2008-09-18
JP5698431B2 (ja) 2015-04-08
CN101257048A (zh) 2008-09-03
US20080203387A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
CN101257048B (zh) 薄膜晶体管及其制造方法
US7863607B2 (en) Thin film transistor array panel and manufacturing method thereof
TWI496197B (zh) Wiring structure
TWI481037B (zh) 薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
KR101700882B1 (ko) 산화물 반도체 박막 트랜지스터
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
CN103915490A (zh) 薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法
US9117727B2 (en) Transistors, methods of manufacturing the same, and electronic devices including transistors
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
CN101226311A (zh) 显示装置
EP0862793B1 (en) Electronic devices including electrodes comprising chromium nitride and a method of manufacturing such devices
US20160204126A1 (en) Thin-film transistor substrate and method for fabricating the same
CN112071860B (zh) 有源矩阵基板以及其制造方法
JP2004273614A (ja) 半導体装置およびその製造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102024842A (zh) 显示器及其制造方法
US10651209B2 (en) Semiconductor device and method for manufacturing same
CN109786468A (zh) 半导体装置
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
US10283645B2 (en) Semiconductor device and method for manufacturing same
CN107305843A (zh) 用于制造完全自对准双栅极薄膜晶体管的方法
CN110246900A (zh) 半导体装置及其制造方法
KR20160087024A (ko) 박막트랜지스터 및 그의 제조방법
KR102004398B1 (ko) 표시 장치 및 그 제조 방법
US10263016B2 (en) Active matrix substrate and method for producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant