WO2016097936A1 - 半導体装置、表示装置、表示モジュールおよび電子機器 - Google Patents
半導体装置、表示装置、表示モジュールおよび電子機器 Download PDFInfo
- Publication number
- WO2016097936A1 WO2016097936A1 PCT/IB2015/059457 IB2015059457W WO2016097936A1 WO 2016097936 A1 WO2016097936 A1 WO 2016097936A1 IB 2015059457 W IB2015059457 W IB 2015059457W WO 2016097936 A1 WO2016097936 A1 WO 2016097936A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- conductor
- insulator
- semiconductor
- transistor
- oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 905
- 239000004020 conductor Substances 0.000 claims abstract description 664
- 239000012212 insulator Substances 0.000 claims abstract description 541
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 331
- 239000001301 oxygen Substances 0.000 claims abstract description 329
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 328
- 239000000758 substrate Substances 0.000 claims abstract description 280
- 239000010410 layer Substances 0.000 claims description 166
- 239000002356 single layer Substances 0.000 claims description 22
- 239000010408 film Substances 0.000 description 456
- 238000000034 method Methods 0.000 description 266
- 230000006870 function Effects 0.000 description 114
- 229910044991 metal oxide Inorganic materials 0.000 description 110
- 150000004706 metal oxides Chemical class 0.000 description 110
- 239000007789 gas Substances 0.000 description 104
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 83
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 79
- 229910052710 silicon Inorganic materials 0.000 description 79
- 239000010703 silicon Substances 0.000 description 79
- 229910052814 silicon oxide Inorganic materials 0.000 description 79
- 239000011701 zinc Substances 0.000 description 77
- 239000013078 crystal Substances 0.000 description 76
- 125000004429 atom Chemical group 0.000 description 62
- 239000003990 capacitor Substances 0.000 description 59
- 239000004973 liquid crystal related substance Substances 0.000 description 57
- 238000004544 sputter deposition Methods 0.000 description 57
- 230000002829 reductive effect Effects 0.000 description 56
- 229910052739 hydrogen Inorganic materials 0.000 description 55
- 239000012535 impurity Substances 0.000 description 55
- 239000001257 hydrogen Substances 0.000 description 54
- 238000010438 heat treatment Methods 0.000 description 52
- 230000015572 biosynthetic process Effects 0.000 description 51
- 239000000523 sample Substances 0.000 description 51
- 230000001965 increasing effect Effects 0.000 description 49
- 238000004519 manufacturing process Methods 0.000 description 47
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 46
- 229910001882 dioxygen Inorganic materials 0.000 description 46
- 238000000231 atomic layer deposition Methods 0.000 description 40
- 229910052751 metal Inorganic materials 0.000 description 40
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 38
- 229910052782 aluminium Inorganic materials 0.000 description 38
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 38
- 229910052757 nitrogen Inorganic materials 0.000 description 38
- 239000010936 titanium Substances 0.000 description 38
- 238000005229 chemical vapour deposition Methods 0.000 description 36
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 36
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 35
- 230000007547 defect Effects 0.000 description 35
- 229910052581 Si3N4 Inorganic materials 0.000 description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 32
- 229910052738 indium Inorganic materials 0.000 description 31
- 239000000463 material Substances 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 238000003384 imaging method Methods 0.000 description 30
- 230000002093 peripheral effect Effects 0.000 description 30
- 229910052719 titanium Inorganic materials 0.000 description 29
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 28
- 239000012298 atmosphere Substances 0.000 description 27
- 239000000203 mixture Substances 0.000 description 27
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 26
- 239000010949 copper Substances 0.000 description 26
- 238000000151 deposition Methods 0.000 description 26
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 26
- 230000008569 process Effects 0.000 description 26
- 238000004458 analytical method Methods 0.000 description 24
- 239000008188 pellet Substances 0.000 description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 23
- 238000006243 chemical reaction Methods 0.000 description 23
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 229910052802 copper Inorganic materials 0.000 description 21
- 229910052715 tantalum Inorganic materials 0.000 description 21
- 229910052721 tungsten Inorganic materials 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 239000010937 tungsten Substances 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 19
- 238000001451 molecular beam epitaxy Methods 0.000 description 19
- 238000009832 plasma treatment Methods 0.000 description 19
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 19
- 229910052727 yttrium Inorganic materials 0.000 description 19
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 18
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 18
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 17
- 229910052733 gallium Inorganic materials 0.000 description 17
- 229910001868 water Inorganic materials 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 16
- 150000002431 hydrogen Chemical class 0.000 description 16
- 229910052726 zirconium Inorganic materials 0.000 description 16
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 15
- 229910052796 boron Inorganic materials 0.000 description 15
- 230000008859 change Effects 0.000 description 15
- 230000008021 deposition Effects 0.000 description 15
- 238000001514 detection method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 229910052735 hafnium Inorganic materials 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 15
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 15
- 229910052718 tin Inorganic materials 0.000 description 15
- 239000000956 alloy Substances 0.000 description 14
- 230000000903 blocking effect Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 14
- 230000036961 partial effect Effects 0.000 description 14
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 14
- 229910052725 zinc Inorganic materials 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 229910007541 Zn O Inorganic materials 0.000 description 13
- 239000012790 adhesive layer Substances 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 13
- 229910052786 argon Inorganic materials 0.000 description 13
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 13
- 229910001195 gallium oxide Inorganic materials 0.000 description 13
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 13
- 229910000449 hafnium oxide Inorganic materials 0.000 description 13
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 13
- 238000005259 measurement Methods 0.000 description 13
- 229910052750 molybdenum Inorganic materials 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 239000000126 substance Substances 0.000 description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 229910052779 Neodymium Inorganic materials 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 12
- 229910052799 carbon Inorganic materials 0.000 description 12
- 150000001875 compounds Chemical class 0.000 description 12
- 229910052732 germanium Inorganic materials 0.000 description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 12
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 12
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 12
- 229960001730 nitrous oxide Drugs 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 229910052731 fluorine Inorganic materials 0.000 description 11
- 239000011737 fluorine Substances 0.000 description 11
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 11
- 239000011261 inert gas Substances 0.000 description 11
- 229910052746 lanthanum Inorganic materials 0.000 description 11
- 229910052749 magnesium Inorganic materials 0.000 description 11
- 239000011777 magnesium Substances 0.000 description 11
- 239000011733 molybdenum Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 11
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- 239000004332 silver Substances 0.000 description 10
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 9
- 238000002003 electron diffraction Methods 0.000 description 9
- -1 etc. Substances 0.000 description 9
- 239000001272 nitrous oxide Substances 0.000 description 9
- 230000001590 oxidative effect Effects 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 239000000969 carrier Substances 0.000 description 8
- 229910003437 indium oxide Inorganic materials 0.000 description 8
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 8
- 238000001459 lithography Methods 0.000 description 8
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 8
- 125000004430 oxygen atom Chemical group O* 0.000 description 8
- 238000012916 structural analysis Methods 0.000 description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 7
- 238000004435 EPR spectroscopy Methods 0.000 description 7
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 7
- 238000004380 ashing Methods 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 7
- 229910052801 chlorine Inorganic materials 0.000 description 7
- 229910017052 cobalt Inorganic materials 0.000 description 7
- 239000010941 cobalt Substances 0.000 description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 7
- 239000002159 nanocrystal Substances 0.000 description 7
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- OUUQCZGPVNCOIJ-UHFFFAOYSA-M Superoxide Chemical compound [O-][O] OUUQCZGPVNCOIJ-UHFFFAOYSA-M 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 229910052783 alkali metal Inorganic materials 0.000 description 6
- 150000001340 alkali metals Chemical class 0.000 description 6
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 6
- 239000003086 colorant Substances 0.000 description 6
- 238000004040 coloring Methods 0.000 description 6
- 238000003795 desorption Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910021389 graphene Inorganic materials 0.000 description 6
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052707 ruthenium Inorganic materials 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 229910001930 tungsten oxide Inorganic materials 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910001928 zirconium oxide Inorganic materials 0.000 description 6
- 229910052684 Cerium Inorganic materials 0.000 description 5
- 206010021143 Hypoxia Diseases 0.000 description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000004760 aramid Substances 0.000 description 5
- 229920003235 aromatic polyamide Polymers 0.000 description 5
- 238000005452 bending Methods 0.000 description 5
- 229910052741 iridium Inorganic materials 0.000 description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000002070 nanowire Substances 0.000 description 5
- 229910052712 strontium Inorganic materials 0.000 description 5
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 150000001342 alkaline earth metals Chemical class 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910021393 carbon nanotube Inorganic materials 0.000 description 4
- 239000002041 carbon nanotube Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 239000000835 fiber Substances 0.000 description 4
- 238000004868 gas analysis Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 239000011029 spinel Substances 0.000 description 4
- 229910052596 spinel Inorganic materials 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 239000004677 Nylon Substances 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 230000004075 alteration Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 125000005843 halogen group Chemical group 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 235000013842 nitrous oxide Nutrition 0.000 description 3
- 229920001778 nylon Polymers 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920000728 polyester Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920000098 polyolefin Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 239000002156 adsorbate Substances 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052800 carbon group element Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000002524 electron diffraction data Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052696 pnictogen Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- PFNQVRZLDWYSCW-UHFFFAOYSA-N (fluoren-9-ylideneamino) n-naphthalen-1-ylcarbamate Chemical compound C12=CC=CC=C2C2=CC=CC=C2C1=NOC(=O)NC1=CC=CC2=CC=CC=C12 PFNQVRZLDWYSCW-UHFFFAOYSA-N 0.000 description 1
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- AJXBBNUQVRZRCZ-UHFFFAOYSA-N azanylidyneyttrium Chemical compound [Y]#N AJXBBNUQVRZRCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- CEKJAYFBQARQNG-UHFFFAOYSA-N cadmium zinc Chemical compound [Zn].[Cd] CEKJAYFBQARQNG-UHFFFAOYSA-N 0.000 description 1
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical class [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001362 electron spin resonance spectrum Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- NPEOKFBCHNGLJD-UHFFFAOYSA-N ethyl(methyl)azanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C NPEOKFBCHNGLJD-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- QKEOZZYXWAIQFO-UHFFFAOYSA-M mercury(1+);iodide Chemical compound [Hg]I QKEOZZYXWAIQFO-UHFFFAOYSA-M 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910002076 stabilized zirconia Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Definitions
- the present invention relates to a transistor and a semiconductor device, for example.
- the present invention relates to a method for manufacturing a transistor and a semiconductor device, for example.
- the present invention relates to, for example, a display device, a light-emitting device, a lighting device, a power storage device, a storage device, an imaging device, a processor, and an electronic device.
- the present invention relates to a method for manufacturing a display device, a liquid crystal display device, a light-emitting device, a memory device, an imaging device, or an electronic device.
- the present invention relates to a display device, a liquid crystal display device, a light-emitting device, a memory device, an imaging device, and a method for driving an electronic device.
- one embodiment of the present invention is not limited to the above technical field.
- the technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
- one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
- a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
- a display device, a light-emitting device, a lighting device, a memory device, an imaging device, an electro-optical device, a semiconductor circuit, and an electronic device may include a semiconductor device.
- a technique for forming a transistor using a semiconductor over a substrate having an insulating surface has attracted attention.
- the transistor is widely applied to semiconductor devices such as integrated circuits and display devices.
- Silicon is known as a semiconductor applicable to a transistor.
- amorphous silicon and polycrystalline silicon are selectively used depending on applications.
- silicon used for a semiconductor of a transistor it is preferable to use amorphous silicon in which a technique for forming a film over a large-area substrate is established.
- polycrystalline silicon capable of manufacturing a transistor having high field-effect mobility. A method of forming polycrystalline silicon by performing heat treatment at high temperature or laser light treatment on amorphous silicon is known.
- An oxide semiconductor has a long history, and in 1988, it has been disclosed to use a crystalline In—Ga—Zn oxide for a semiconductor element (see Patent Document 1). In 1995, a transistor using an oxide semiconductor was invented, and its electrical characteristics were disclosed (see Patent Document 2).
- a transistor using an oxide semiconductor has different characteristics from a transistor using amorphous silicon and a transistor using polycrystalline silicon.
- a display device using a transistor including an oxide semiconductor is known to have low power consumption.
- An oxide semiconductor can be formed by a sputtering method or the like, and thus can be used for a transistor included in a large display device.
- a transistor including an oxide semiconductor has high field-effect mobility, a high-function display device in which a driver circuit is formed can be realized. Further, since it is possible to improve and use a part of the production facility for transistors using amorphous silicon, there is an advantage that capital investment can be suppressed.
- the electrical characteristics of transistors using oxide semiconductors are required to be stable.
- an impurity such as hydrogen or moisture mixed in the oxide semiconductor in the channel region becomes a problem because the transistor characteristics are affected.
- oxygen vacancies formed in the oxide semiconductor in the channel region are problematic because they affect transistor characteristics. For example, when oxygen vacancies are formed in the oxide semiconductor in the channel region, hydrogen enters the oxygen vacancies to serve as a carrier supply source. When a carrier supply source is generated in the oxide semiconductor in the channel region, a change in electrical characteristics of the transistor including the oxide semiconductor, typically, a threshold voltage shift occurs. In addition, there is a problem that electric characteristics vary from transistor to transistor. Therefore, it is preferable that the number of oxygen vacancies be smaller in the channel region of the oxide semiconductor. In the channel region of the oxide semiconductor, it is preferable that impurities such as hydrogen or moisture be smaller.
- a conductor used for a source electrode, a drain electrode, a gate electrode, or the like of the transistor may extract oxygen from the oxide semiconductor. Therefore, for example, in the case where a conductor is formed in contact with an oxide semiconductor, oxygen vacancies are easily formed in the oxide semiconductor by the conductor.
- An object of one embodiment of the present invention is to provide a transistor having stable electrical characteristics. Another object is to provide a transistor having normally-off electrical characteristics. Another object is to provide a transistor with a small subthreshold swing value. Another object is to provide a transistor with a short channel effect. Another object is to provide a transistor with low leakage current during non-conduction. Another object is to provide a transistor with excellent electrical characteristics. Another object is to provide a highly reliable transistor. Another object is to provide a transistor having high frequency characteristics.
- Another object is to provide a semiconductor device including the transistor. Another object is to provide a display device including the semiconductor device. Another object is to provide a display module including the display device. Another object is to provide an electronic device including the semiconductor device, the display device, or the display module. Another object is to provide a novel semiconductor device. Another object is to provide a novel display device. Another object is to provide a novel display module. Another object is to provide a novel electronic device.
- the conductor may extract oxygen from the oxide semiconductor, it is important to control so that oxygen is not extracted by the conductor.
- a structure in which oxygen is included in a conductor used for a transistor is suppressed, so that oxygen is not extracted by the conductor and a transistor having stable and favorable electrical characteristics is provided.
- the conductor contains oxygen, diffusion of impurities from the outside is suppressed, and a transistor having stable and favorable electrical characteristics is provided.
- One embodiment of the present invention is provided in contact with a first conductor over a substrate, a first insulator over the first conductor, an oxide semiconductor over the first insulator, and the oxide semiconductor.
- the conductor 3 is a semiconductor device having a region where an oxygen concentration gradient is formed in the film thickness direction.
- One embodiment of the present invention is a semiconductor device in which the second conductor and the third conductor have the highest oxygen concentration in a region in contact with the second insulator.
- Another embodiment of the present invention is a semiconductor device in which the second conductor and the third conductor have the highest oxygen concentration in a region in contact with the first insulator.
- One embodiment of the present invention is in contact with the first conductor over the substrate, the first insulator over the first conductor, the oxide semiconductor over the first insulator, and the oxide semiconductor.
- a second conductor and a third conductor provided, and an oxide semiconductor, a second conductor, and a second insulator on the third conductor, and the first conductor is A semiconductor device having a region where an oxygen concentration gradient is formed in the film thickness direction.
- Another embodiment of the present invention is a semiconductor device in which the first conductor has the highest oxygen concentration in a region in contact with the first insulator.
- One embodiment of the present invention includes a third insulator between the substrate and the first conductor, and the first conductor has a region in contact with the third insulator most.
- This is a semiconductor device having a high oxygen concentration.
- a second insulator on the oxide semiconductor, the first conductor and the second conductor, and a third conductor on the second insulator, the first conductor and The second conductor is a semiconductor device having a region where an oxygen concentration gradient is formed in the film thickness direction.
- Another embodiment of the present invention is a semiconductor device in which the first conductor and the second conductor have the highest oxygen concentration in a region in contact with the first insulator.
- Another embodiment of the present invention is a semiconductor device in which the first conductor and the second conductor have the highest oxygen concentration in a region in contact with the second insulator.
- the third conductor is a semiconductor device having a region where an oxygen concentration gradient is formed in the film thickness direction.
- Another embodiment of the present invention is a semiconductor device in which the third conductor has the highest oxygen concentration in a region in contact with the second insulator.
- One embodiment of the present invention is a semiconductor device in which the third conductor has the highest oxygen concentration in a region in contact with the third insulator.
- Another embodiment of the present invention is a semiconductor device in which each of the first conductor, the second conductor, and the third conductor is formed of a single layer or a stack of two or more layers.
- Another embodiment of the present invention is a display device including the semiconductor device according to any one of the above embodiments and a display element.
- Another embodiment of the present invention is a display module including the display device and a touch sensor.
- Another embodiment of the present invention is an electronic device including the semiconductor device according to any one of the above embodiments, the display device, or the display module, and an operation key or a battery.
- a transistor having stable electrical characteristics can be provided.
- a transistor having normally-off electrical characteristics can be provided.
- a transistor with a small subthreshold swing value can be provided.
- a transistor with a short channel effect can be provided.
- a transistor with low leakage current when not conducting can be provided.
- a transistor with excellent electrical characteristics can be provided.
- a highly reliable transistor can be provided.
- a transistor having high frequency characteristics can be provided.
- a semiconductor device including the transistor can be provided.
- a display device including the semiconductor device can be provided.
- a display module including the display device can be provided.
- an electronic device including the semiconductor device, the display device, or the display module can be provided.
- a novel semiconductor device can be provided.
- a novel display device can be provided.
- a novel display module can be provided.
- a novel electronic device can be provided.
- 4A and 4B are a top view and a cross-sectional view illustrating one embodiment of a semiconductor device.
- 4A and 4B are a top view and a cross-sectional view illustrating one embodiment of a semiconductor device.
- 4A and 4B are a top view and a cross-sectional view illustrating one embodiment of a semiconductor device.
- 4A and 4B are a top view and a cross-sectional view illustrating one embodiment of a semiconductor device.
- FIG. 14 is a cross-sectional view illustrating one embodiment of a semiconductor device. The figure explaining a band structure.
- 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
- 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
- 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
- 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
- 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
- 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
- 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
- 4A and 4B are a top view and cross-sectional views illustrating a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- FIG. 6 is a Cs-corrected high-resolution TEM image in a cross section of a CAAC-OS and a schematic cross-sectional view of the CAAC-OS.
- FIG. 6A and 6B illustrate structural analysis by XRD of a CAAC-OS and a single crystal oxide semiconductor. The figure which shows the electron diffraction pattern of CAAC-OS. FIG. 6 shows changes in crystal parts of an In—Ga—Zn oxide due to electron irradiation.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
- 6A and 6B are cross-sectional views illustrating a transistor according to one embodiment of the present invention.
- 6A and 6B are cross-sectional views illustrating a transistor according to one embodiment of the present invention.
- FIG. 10 is a circuit diagram illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 6 is a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 6 is a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 6 is a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 10 is a circuit diagram illustrating a memory device according to one embodiment of the present invention.
- FIG. 6 is a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 6 is a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 6 is a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 6 is a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 7 is a plan view illustrating a semiconductor device according to one embodiment of the present invention.
- 1 is a block diagram illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 6 is a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 6 is a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- 4A and 4B are a perspective view and a cross-sectional view illustrating a semiconductor device according to one embodiment of the present invention.
- 1 is a block diagram illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 10 is a circuit diagram illustrating a semiconductor device according to one embodiment of the present invention.
- FIG. 11 is a block diagram and a circuit diagram illustrating a display device.
- the perspective view which shows an example of a touch panel.
- Sectional drawing which shows an example of a display apparatus.
- Sectional drawing which shows an example of a touch sensor.
- Sectional drawing which shows an example of a touch panel.
- the figure explaining a display module. 10A and 10B each illustrate an electronic device.
- the figure explaining the addition amount of the depth direction of oxygen The figure explaining the addition amount of the depth direction of oxygen.
- the voltage indicates a potential difference between a certain potential and a reference potential (for example, a ground potential (GND) or a source potential).
- a voltage can be rephrased as a potential.
- the potential (voltage) is relative and is determined by a relative magnitude from a reference potential. Therefore, even when “ground potential” is described, the potential is not always 0V.
- the lowest potential in the circuit may be the “ground potential”.
- an intermediate potential in the circuit may be a “ground potential”. In that case, a positive potential and a negative potential are defined based on the potential.
- the semiconductor device may have characteristics as an “insulator”.
- the boundary between “semiconductor” and “insulator” is ambiguous and may not be strictly discriminated. Therefore, a “semiconductor” in this specification can be called an “insulator” in some cases.
- an “insulator” in this specification can be called a “semiconductor” in some cases.
- the semiconductor device may have characteristics as a “conductor”.
- the boundary between “semiconductor” and “conductor” is ambiguous, and there are cases where it cannot be strictly distinguished. Therefore, a “semiconductor” in this specification can be called a “conductor” in some cases. Similarly, a “conductor” in this specification can be called a “semiconductor” in some cases.
- the impurity of the semiconductor means, for example, a component other than the main component constituting the semiconductor.
- an element having a concentration of less than 0.1 atomic% is an impurity.
- impurities for example, DOS (Density of State) may be formed in a semiconductor, carrier mobility may be reduced, and crystallinity may be reduced.
- examples of impurities that change the characteristics of the semiconductor include Group 1 elements, Group 2 elements, Group 14 elements, Group 15 elements, and transition metals other than the main component.
- hydrogen also included in water
- lithium, sodium, silicon, boron, phosphorus, carbon, nitrogen and the like are examples of impurities that change the characteristics of the semiconductor.
- oxygen vacancies may be formed by mixing impurities such as hydrogen, for example.
- impurities such as hydrogen, for example.
- examples of impurities that change the characteristics of the semiconductor include group 1 elements, group 2 elements, group 13 elements, and group 15 elements excluding oxygen and hydrogen.
- A has a region of concentration B
- concentration B for example, when the entire depth direction in a region with A is concentration B
- the value is the density B
- the median value in the depth direction in the area with A is the density B
- the maximum value in the depth direction in the area with A is the density B
- the depth in the area with A In the case where the minimum value in the vertical direction is the density B, the convergence value in the depth direction in a certain area A is the density B, the area in which a probable value of A itself is obtained in the measurement is the density B, etc.
- A has a region having a size B, a length B, a thickness B, a width B, or a distance B, for example, the entire region in which A is a size B
- the average value in the region with A is the size B, the length B, the thickness B, the width B, or the distance B.
- the maximum value in a region of A is the size B, length B, thickness B, width B or distance B.
- the convergence value in a region with A is size B, length B, thickness B, width B or distance B
- the convergence value in a region with A is size B, length B, thickness
- the width B, the width B, or the distance B, a region where a certain value of A itself can be obtained in the measurement is a size B and a length B.
- the thickness B incl. Such as when the width B or distance B.
- the channel length refers to, for example, a region where a semiconductor (or a portion where current flows in the semiconductor when the transistor is on) and a gate electrode overlap with each other in a top view of the transistor, or a region where a channel is formed
- the channel length is not necessarily the same in all regions. That is, the channel length of one transistor may not be fixed to one value. Therefore, in this specification, the channel length is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
- the channel width is, for example, a region in which a semiconductor (or a portion in which a current flows in the semiconductor when the transistor is on) and a gate electrode overlap each other, or a source and a drain in a region where a channel is formed. This is the length of the part. Note that in one transistor, the channel width is not necessarily the same in all regions. That is, the channel width of one transistor may not be fixed to one value. Therefore, in this specification, the channel width is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
- the channel width in a region where a channel is actually formed (hereinafter referred to as an effective channel width) and the channel width shown in a top view of the transistor (hereinafter, apparent channel width). May be different).
- the effective channel width is larger than the apparent channel width shown in the top view of the transistor, and the influence may not be negligible.
- the ratio of the channel region formed on the side surface of the semiconductor may be large. In that case, the effective channel width in which the channel is actually formed is larger than the apparent channel width shown in the top view.
- an apparent channel width which is a length of a portion where a source and a drain face each other in a region where a semiconductor and a gate electrode overlap with each other in a top view of a transistor is referred to as an “enclosed channel width ( SCW: Surrounded Channel Width).
- SCW Surrounded Channel Width
- channel width in the case where the term “channel width” is simply used, it may denote an enclosed channel width or an apparent channel width.
- channel width in the case where the term “channel width” is simply used, it may denote an effective channel width. Note that the channel length, channel width, effective channel width, apparent channel width, enclosed channel width, and the like can be determined by obtaining a cross-sectional TEM image and analyzing the image. it can.
- the calculation may be performed using the enclosed channel width. In that case, the value may be different from that calculated using the effective channel width.
- A has a shape protruding from B, in a top view or a cross-sectional view, it indicates that at least one end of A has a shape outside of at least one end of B There is. Therefore, when it is described that A has a shape protruding from B, for example, in a top view, it can be read that one end of A has a shape outside of one end of B.
- parallel refers to a state in which two straight lines are arranged at an angle of ⁇ 10 ° to 10 °. Therefore, the case of ⁇ 5 ° to 5 ° is also included.
- substantially parallel means a state in which two straight lines are arranged at an angle of ⁇ 30 ° to 30 °.
- Vertical refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
- substantially vertical means a state in which two straight lines are arranged at an angle of 60 ° to 120 °.
- semiconductor can be read as “oxide semiconductor”.
- Other semiconductors include Group 14 semiconductors such as silicon and germanium, compound semiconductors such as silicon carbide, germanium silicide, gallium arsenide, indium phosphide, zinc selenide, cadmium sulfide, and oxide semiconductors, carbon nanotubes, Graphene and organic semiconductors can be used.
- a silicon oxynitride film refers to a film having a higher oxygen content than nitrogen as a composition
- a silicon nitride oxide film has a nitrogen content as compared to oxygen as a composition.
- FIG. 1A is a top view of a transistor 100 which is a semiconductor device according to one embodiment of the present invention.
- 1B corresponds to a cross-sectional view of a cross-sectional surface taken along the dashed-dotted line X1-X2 in FIG. 1A, and
- FIG. 1C is between the dashed-dotted line Y1-Y2 shown in FIG. This corresponds to a cross-sectional view of the cut surface in FIG.
- some components such as an insulator functioning as a gate insulator
- the direction of dashed-dotted line X1-X2 is referred to as the channel length direction of the transistor, and the direction of dashed-dotted line Y1-Y2 is referred to as the channel width direction of the transistor. Note that in the top view of the transistor, some components may be omitted in the following drawings as in FIG. 1A.
- the transistor 100 includes a conductor 104 functioning as a gate electrode over a substrate 102, an insulator 106 over the substrate 102 and the conductor 104, an insulator 107 over the insulator 106, and an oxide semiconductor 108 over the insulator 107.
- a conductor 112a that is electrically connected to the oxide semiconductor 108 and functions as a source electrode
- a conductor 112b that is electrically connected to the oxide semiconductor 108 and functions as a drain electrode
- an oxide semiconductor 108 and And insulators 114 and 116 over the conductors 112a and 112b.
- a part of the oxide semiconductor 108 that is not overlapped with the conductor 112a and the conductor 112b has a depressed shape; however, the invention is not limited to this.
- a structure in which there is no depression in a region where the conductor 112 a and the conductor 112 b of the oxide semiconductor 108 do not overlap with each other may be employed.
- the insulator 106 and the insulator 107 can function as gate insulators of the transistor.
- the gate insulator may be formed with a single layer or may be formed with three or more layers.
- the gate insulator may have a function of supplying oxygen into the oxide semiconductor 108.
- the insulator 114 and the insulator 116 can function as protective insulators of the transistor 100.
- the protective insulator may be formed with a single layer, or may be formed with three or more layers.
- the protective insulator may have a function of supplying oxygen into the oxide semiconductor 108.
- the conductor may extract oxygen from the oxide semiconductor, it is important to control so that oxygen is not extracted by the conductor.
- the conductor used for the transistor includes oxygen
- oxygen can be prevented from being extracted by the conductor, and a transistor having stable and favorable electrical characteristics can be manufactured.
- the conductor contains oxygen, diffusion of impurities from the outside can be suppressed, and a transistor having stable and favorable electrical characteristics can be manufactured.
- a conductor containing oxygen is preferably used for the conductor 104, the conductor 112a, and the conductor 112b.
- oxygen contained in the conductor is preferably not included uniformly in the film thickness direction but preferably has a region where an oxygen concentration gradient is formed in the film thickness direction.
- the insulator 106, the insulator 107, the insulator 114, and the insulator 116 have excess oxygen, and the insulator 106, the insulator 107, the insulator 114, and the insulator 116 It is preferable that oxygen be included in the conductor 104, the conductor 112a, and the conductor 112b by moving oxygen to the conductor 104, the conductor 112a, and the conductor 112b.
- the insulator having excessive oxygen may be any one of the insulator 106, the insulator 107, the insulator 114, and the insulator 116, or may be a plurality of insulators.
- oxygen can be supplied from the insulator 114 to the conductor 112a and the conductor 112b so that the conductor 112a and the conductor 112b contain oxygen.
- an oxygen concentration gradient is formed in the film thickness direction in the conductor 112a and the conductor 112b.
- a region in contact with the insulator 114a has the highest oxygen concentration.
- the insulator 114 and the insulator 116 have a region containing oxygen in excess of the stoichiometric composition (oxygen-excess region) due to the presence of excess oxygen.
- the insulator 114 and the insulator 116 are insulators capable of releasing oxygen. Note that in order to provide the oxygen-excess region in the insulator 114 and the insulator 116, for example, oxygen may be added to the insulator 114 and the insulator 116 after film formation to form the oxygen-excess region.
- a method for adding oxygen a method of applying acceleration energy to a gas under reduced pressure, specifically, an ion implantation method, an ion doping method, a plasma treatment method, or the like can be used.
- the oxygen when the oxygen is added, it is preferable to heat the substrate for processing because the amount of added oxygen can be increased.
- the substrate temperature at the time of oxygen addition is preferably a temperature higher than room temperature and lower than 400 ° C., for example.
- the plasma treatment method it is preferable to use an apparatus (also referred to as a plasma etching apparatus or a plasma ashing apparatus) that converts oxygen gas into plasma with high-frequency power.
- the amount of released oxygen can be measured by measuring the insulator using a temperature desorption gas analysis method (TDS (Thermal Desorption Spectroscopy)).
- TDS Temperature Desorption Spectroscopy
- the amount of released oxygen molecules is 8.0 ⁇ 10 14 atoms / cm 2 or more, preferably 1.0 ⁇ 10 15 atoms / cm 2. cm 2 or more, more preferably 1.5 ⁇ 10 15 pieces / cm 2 or more.
- the surface temperature of the object to be measured in the temperature programmed desorption gas analysis method is 100 ° C. or higher and 700 ° C. or lower, preferably 100 ° C. or higher and 500 ° C. or lower.
- a method of adding oxygen to a film forming gas of the conductor may be used.
- oxygen is not added to the film forming gas at first, and then oxygen gas is added so that the oxygen gas partial pressure gradually increases, thereby increasing the oxygen concentration in the film thickness direction.
- a conductive film having a gradient can be manufactured.
- oxygen gas is first added, and then oxygen gas is added so that the oxygen gas partial pressure gradually decreases, thereby forming a conductive film having an oxygen concentration gradient in the film thickness direction. It may be produced.
- oxygen may be added to the conductor 104, the conductor 112a, and the conductor 112b by an ion implantation method, an ion doping method, a plasma treatment method, or the like as described above.
- oxygen can be contained in the conductor 104, the conductor 112a, and the conductor 112b of the transistor 100 in this embodiment. Further, oxygen contained in the conductor 104, the conductor 112a, and the conductor 112b can have a region where an oxygen concentration gradient is formed in the film thickness direction.
- the substrate 102 there is no particular limitation on the material of the substrate 102, but it is necessary that the substrate 102 have at least heat resistance to withstand heat treatment performed later.
- a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like may be used as the substrate 102.
- the semiconductor element provided on the substrate include a capacitor element, a resistor element, a switch element, a light emitting element, and a memory element.
- the sixth generation (1500 mm ⁇ 1850 mm), the seventh generation (1870 mm ⁇ 2200 mm), the eighth generation (2200 mm ⁇ 2400 mm), the ninth generation (2400 mm ⁇ 2800 mm), the tenth generation.
- a large area substrate such as a generation (2950 mm ⁇ 3400 mm)
- a large display device can be manufactured.
- a flexible substrate may be used as the substrate 102.
- a method for providing a transistor over a flexible substrate there is a method in which after a transistor is formed over a non-flexible substrate, the transistor is peeled off and transferred to the substrate 102 which is a flexible substrate.
- a separation layer is preferably provided between the non-flexible substrate and the transistor.
- a sheet, a film, a foil, or the like in which fibers are knitted may be used as the substrate 102.
- the substrate 102 may have elasticity. Further, the substrate 102 may have a property of returning to the original shape when bending or pulling is stopped. Or you may have a property which does not return to an original shape.
- the thickness of the substrate 102 is, for example, 5 ⁇ m to 1000 ⁇ m, preferably 10 ⁇ m to 700 ⁇ m, and more preferably 15 ⁇ m to 500 ⁇ m.
- the substrate 102 is thinned, the weight of the semiconductor device can be reduced. Further, by making the substrate 102 thin, it may have elasticity even when glass or the like is used, or may have a property of returning to its original shape when bending or pulling is stopped. Therefore, an impact applied to the semiconductor device on the substrate 102 due to a drop or the like can be reduced. That is, a durable semiconductor device can be provided.
- the substrate 102 which is a flexible substrate
- metal, alloy, resin, glass, or fiber thereof can be used as the substrate 102 which is a flexible substrate.
- the substrate 102 which is a flexible substrate, is preferable because the deformation due to the environment is suppressed as the linear expansion coefficient is lower.
- a material having a linear expansion coefficient of 1 ⁇ 10 ⁇ 3 / K or less, 5 ⁇ 10 ⁇ 5 / K or less, or 1 ⁇ 10 ⁇ 5 / K or less is used as the substrate 102 that is a flexible substrate.
- the resin include polyester, polyolefin, polyamide (such as nylon and aramid), polyimide, polycarbonate, and acrylic.
- aramid has a low coefficient of linear expansion, it is suitable for the substrate 102 that is a flexible substrate.
- Conductor 104 functioning as a gate electrode, the conductor 112a functioning as a source electrode, and the conductor 112b functioning as a drain electrode, chromium (Cr), copper (Cu), aluminum (Al), gold (Au) , Silver (Ag), zinc (Zn), molybdenum (Mo), tantalum (Ta), titanium (Ti), tungsten (W), manganese (Mn), nickel (Ni), iron (Fe), cobalt (Co) , Ruthenium (Ru), an alloy including the above-described metal element as a component, an alloy combining the above-described metal elements, or the like.
- the conductors 104, 112a, and 112b may have a single-layer structure or a stacked structure including two or more layers.
- aluminum may be an alloy film selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium, or a nitride
- the conductors 104, 112a, and 112b include indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, and indium tin oxide containing titanium oxide.
- a light-transmitting conductive material such as indium zinc oxide or indium tin oxide to which silicon oxide is added can be used.
- a Cu-X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied to the conductors 104, 112a, and 112b.
- X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti
- a Cu-X alloy film it can be processed by a wet etching process, and thus manufacturing costs can be suppressed.
- oxygen is added to a deposition gas for the conductor.
- oxygen is not added to the film forming gas at first, and then oxygen gas is added so that the oxygen gas partial pressure gradually increases, thereby increasing the oxygen concentration in the film thickness direction.
- a conductive film having a gradient can be manufactured.
- oxygen gas is first added, and then oxygen gas is added so that the oxygen gas partial pressure gradually decreases, thereby forming a conductive film having an oxygen concentration gradient in the film thickness direction. It may be produced.
- oxygen may be added by an ion implantation method, an ion doping method, a plasma treatment method, or the like as described above.
- a plasma enhanced chemical vapor deposition (PECVD) method, a sputtering method, or the like is used to form a silicon oxide film, a silicon oxynitride film, or a nitride film.
- PECVD plasma enhanced chemical vapor deposition
- a sputtering method, or the like is used to form a silicon oxide film, a silicon oxynitride film, or a nitride film.
- Each insulating layer can be used. Note that a single-layer insulating film selected from the above materials or an insulating film having three or more layers may be used instead of the stacked structure of the insulators 106 and 107.
- the insulator 107 in contact with the oxide semiconductor 108 functioning as the channel region of the transistor 100 is preferably an oxide insulator, and a region containing oxygen in excess of the stoichiometric composition (oxygen-excess region). It is more preferable to have.
- the insulator 107 is an insulator capable of releasing oxygen.
- the insulator 107 may be formed in an oxygen atmosphere. Alternatively, oxygen may be added to the insulator 107 after film formation to form an oxygen-excess region.
- hafnium oxide has a higher dielectric constant than silicon oxide or silicon oxynitride. Accordingly, since the thickness of the insulator 107 can be increased as compared with the case where silicon oxide is used, the leakage current due to the tunnel current can be reduced. That is, a transistor with a small off-state current can be realized. Further, hafnium oxide having a crystal structure has a higher dielectric constant than hafnium oxide having an amorphous structure. Therefore, in order to obtain a transistor with low off-state current, it is preferable to use hafnium oxide having a crystal structure. Examples of the crystal structure include a monoclinic system and a cubic system. Note that one embodiment of the present invention is not limited thereto.
- an insulator having an oxygen excess region may contain a peroxide radical. Specifically, it means that the spin density resulting from the peroxide radical is 5 ⁇ 10 17 spins / cm 3 or more. Note that an insulator containing a peroxide radical may have an asymmetric signal with a g value near 2.01 by an electron spin resonance (ESR) method.
- ESR electron spin resonance
- the insulator 106 and the insulator 107 may have a function of preventing diffusion of impurities from the substrate 102.
- a silicon nitride film is formed as the insulator 106 and a silicon oxide film is formed as the insulator 107. Since the silicon nitride film has a higher relative dielectric constant than that of the silicon oxide film and has a large film thickness necessary for obtaining a capacitance equivalent to that of the silicon oxide film, the silicon nitride film is used as a gate insulator of the transistor 150. Insulating film can be physically thickened. Accordingly, a decrease in the withstand voltage of the transistor 100 can be suppressed, and further, the withstand voltage can be improved, so that electrostatic breakdown of the transistor 100 can be suppressed.
- the oxide semiconductor 108 includes In, Zn, and M (M represents Ti, Ga, Y, Zr, La, Ce, Nd, Sn, Mg, or Hf).
- M represents Ti, Ga, Y, Zr, La, Ce, Nd, Sn, Mg, or Hf.
- the oxide semiconductor 108 can be formed using an In—Ga oxide, an In—Zn oxide, or an In—M—Zn oxide.
- an In-M-Zn oxide is preferably used as the oxide semiconductor 108.
- the oxide semiconductor 108 is an In-M-Zn oxide
- the atomic ratio of the metal elements of the sputtering target used for forming the In-M-Zn oxide satisfies In ⁇ M and Zn ⁇ M.
- the atomic ratio of the oxide semiconductor 108 to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target as an error.
- the oxide semiconductor 108 is an In-M-Zn oxide film
- the atomic ratio of In and M excluding Zn and O is preferably higher than In at 25 atomic% and less than 75 at% M. More preferably, In is higher than 34 atomic% and M is lower than 66 atomic%.
- the oxide semiconductor 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more. In this manner, off-state current of the transistor 100 can be reduced by using an oxide semiconductor with a wide energy gap.
- the thickness of the oxide semiconductor 108 is 3 nm to 200 nm, preferably 3 nm to 100 nm, more preferably 3 nm to 50 nm.
- the oxide semiconductor 108 an oxide semiconductor with low carrier density is used.
- the oxide semiconductor 108 the carrier density of 1 ⁇ 10- 9 pieces / cm 3 or more 8 ⁇ 10 11 cells / cn less than 3, preferably 1 ⁇ 10- 9 pieces / cm 3 or more 1 ⁇ 10 11 pieces / cn Less than 3 , more preferably 1 ⁇ 10 ⁇ 9 pieces / cm 3 or more and less than 1 ⁇ 10 10 pieces / cm 3 .
- the composition is not limited thereto, and a transistor having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (field-effect mobility, threshold voltage, and the like) of the transistor.
- the carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density, and the like of the oxide semiconductor 108 should be appropriate. Is preferred.
- an oxide semiconductor with a low impurity concentration and a low density of defect states as the oxide semiconductor 108 because a transistor having more excellent electric characteristics can be manufactured.
- low impurity concentration and low defect level density are referred to as high purity intrinsic or substantially high purity intrinsic.
- a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has few carrier generation sources, and thus can have a low carrier density. Therefore, a transistor in which a channel region is formed in the oxide semiconductor is unlikely to have electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative.
- a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has a low density of defect states, and thus may have a low density of trap states.
- a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has an extremely low off-state current, a channel width of 1 ⁇ 10 6 ⁇ m, and a channel length L of 10 ⁇ m.
- the off current can be obtained to be less than the measurement limit of the semiconductor parameter analyzer, that is, 1 ⁇ 10 ⁇ 13 A or less.
- a transistor in which a channel region is formed in the above-described high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor can be a highly reliable transistor with little variation in electrical characteristics.
- the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel region is formed in an oxide semiconductor with a high trap state density may have unstable electrical characteristics.
- impurities include hydrogen, nitrogen, alkali metals, and alkaline earth metals.
- Hydrogen contained in the oxide semiconductor 108 reacts with oxygen bonded to a metal atom to be water, and forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. In addition, a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to be normally on. Therefore, it is preferable that hydrogen be reduced in the oxide semiconductor 108 as much as possible.
- the hydrogen concentration obtained by SIMS (Secondary Ion Mass Spectrometry) analysis is 2 ⁇ 10 20 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or less, more preferably Is 1 ⁇ 10 19 atoms / cm 3 or less, 5 ⁇ 10 18 atoms / cm 3 or less, preferably 1 ⁇ 10 18 atoms / cm 3 or less, more preferably 5 ⁇ 10 17 atoms / cm 3 or less, and even more preferably 1 ⁇ 10 16 atoms / cm 3 or less.
- SIMS Secondary Ion Mass Spectrometry
- the concentration of silicon or carbon in the oxide semiconductor 108 and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor 108 are 2 ⁇ 10 18 atoms / cm 3 or less, preferably Is 2 ⁇ 10 17 atoms / cm 3 or less.
- the concentration of alkali metal or alkaline earth metal obtained by SIMS analysis is set to 1 ⁇ 10 18 atoms / cm 3 or lower, preferably 2 ⁇ 10 16 atoms / cm 3 or lower.
- the oxide semiconductor 108 when nitrogen is contained in the oxide semiconductor 108, electrons serving as carriers are generated, the carrier density is increased, and the oxide semiconductor 108 is likely to be n-type. As a result, a transistor including an oxide semiconductor containing nitrogen is likely to be normally on. Therefore, in the oxide semiconductor, nitrogen is preferably reduced as much as possible.
- the nitrogen concentration obtained by SIMS analysis is preferably 5 ⁇ 10 18 atoms / cm 3 or less.
- the oxide semiconductor 108 may have a non-single crystal structure, for example.
- the non-single crystal structure includes, for example, a CAAC-OS, a polycrystalline structure, an nc-OS, an a-like OS, or an amorphous structure, which will be described later.
- the amorphous structure has the highest density of defect states
- the CAAC-OS has the lowest density of defect states.
- the oxide semiconductor 108 may have an amorphous structure.
- An oxide semiconductor having an amorphous structure has, for example, disordered atomic arrangement and no crystal component.
- an oxide having an amorphous structure has, for example, a completely amorphous structure and does not have a crystal part.
- the oxide semiconductor 108 may be a mixed film including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region.
- the mixed film has, for example, a single layer structure including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region.
- the mixed film has a stacked structure including any two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. There is a case.
- the insulators 114 and 116 function as protective insulators.
- the insulators 114 and 116 include oxygen.
- the insulator 114 is an insulator that can transmit oxygen. Note that the insulator 114 also functions as a damage reducing film for the oxide semiconductor 108 when the insulator 116 to be formed later is formed.
- silicon oxide, silicon oxynitride, or the like with a thickness of 5 nm to 150 nm, preferably 5 nm to 50 nm can be used.
- the insulator 114 preferably has a small amount of defects.
- the insulator 114 can be formed using an oxide insulating film having a low level density due to nitrogen oxides.
- the level density due to the nitrogen oxide can be formed between the energy (Ev_os) at the upper end of the valence band of the oxide semiconductor film and the energy (Ec_os) at the lower end of the conduction band of the oxide semiconductor film.
- the oxide insulator a silicon oxynitride film with a low emission amount of nitrogen oxide, an aluminum oxynitride film with a low emission amount of nitrogen oxide, or the like can be used.
- a silicon oxynitride film with a small amount of released nitrogen oxide is a film in which the amount of released ammonia is larger than the amount of released nitrogen oxide in the temperature programmed desorption gas analysis method.
- the amount of released ammonia is Is 1 ⁇ 10 18 pieces / cm 3 or more and 5 ⁇ 10 19 pieces / cm 3 or less.
- the amount of ammonia released is the amount released by heat treatment at a film surface temperature of 50 ° C. to 650 ° C., preferably 50 ° C. to 550 ° C.
- Nitrogen oxide typically NO 2 or NO forms a level in the insulator 114 or the like.
- the level is located in the energy gap of the oxide semiconductor 108. Therefore, when nitrogen oxide diffuses in the vicinity of the interface between the insulator 114 and the oxide semiconductor 108, the level may trap electrons on the insulator 114 side. As a result, trapped electrons remain in the vicinity of the interface between the insulator 114 and the oxide semiconductor 108, so that the threshold voltage of the transistor is shifted in the positive direction.
- Nitrogen oxide reacts with ammonia and oxygen in heat treatment. Since nitrogen oxide contained in the insulator 114 reacts with ammonia contained in the insulator 116 in the heat treatment, nitrogen oxide contained in the insulator 114 is reduced. Therefore, electrons are unlikely to be trapped in the vicinity of the interface between the insulator 114 and the oxide semiconductor 108.
- the insulator 114 has a g value of 2.037 in a spectrum obtained by measurement with an ESR of 100 K or lower by heat treatment in a manufacturing process of the transistor, typically 300 ° C. or higher and lower than the substrate strain point.
- a first signal having a g value of 2.001 or more and 2.003 or less and a third signal having a g value of 1.964 or more and 1.966 or less are observed.
- the split width of the first signal and the second signal and the split width of the second signal and the third signal are about 5 mT in the X-band ESR measurement.
- a first signal having a g value of 2.037 to 2.039 a second signal having a g value of 2.001 to 2.003, and a g value of 1.964 to 1.966.
- the total density of the spins of the three signals is less than 1 ⁇ 10 18 spins / cm 3 , typically 1 ⁇ 10 17 spins / cm 3 or more and less than 1 ⁇ 10 18 spins / cm 3 .
- a third signal of .966 or less corresponds to a signal caused by nitrogen oxides (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less).
- nitrogen oxides include nitrogen monoxide and nitrogen dioxide. That is, a first signal having a g value of 2.037 to 2.039, a second signal having a g value of 2.001 to 2.003, and a g value of 1.964 to 1.966. It can be said that the smaller the total density of the signal spins of 3, the smaller the content of nitrogen oxide contained in the oxide insulator.
- the oxide insulator has a nitrogen concentration measured by SIMS analysis of 6 ⁇ 10 20 atoms / cm 3 or less.
- the substrate temperature is 220 ° C. or higher, or 280 ° C. or higher, or 350 ° C. or higher, and the oxide insulator is formed using a PECVD method using silane and dinitrogen monoxide. A film having high hardness can be formed.
- the insulator 116 is preferably formed using an oxide insulator containing oxygen in excess of the stoichiometric composition. Part of oxygen is released by heating from the oxide insulator containing oxygen in excess of the stoichiometric composition.
- An oxide insulator containing oxygen in excess of the stoichiometric composition has an oxygen release amount of 8.0 ⁇ 10 14 atoms / cm 2 or more in terms of oxygen molecules by TDS analysis,
- the oxide insulator is preferably 1.0 ⁇ 10 15 atoms / cm 2 or more. Note that the surface temperature of the object to be measured during the TDS analysis is 100 ° C. or higher and 700 ° C. or lower, preferably 100 ° C. or higher and 500 ° C. or lower.
- silicon oxide, silicon oxynitride, or the like with a thickness of 30 nm to 500 nm, preferably 50 nm to 400 nm can be used.
- the insulator 116 preferably has a small amount of defects.
- the interface between the insulator 114 and the insulator 116 may not be clearly confirmed in some cases. Therefore, in this embodiment mode, the interface between the insulator 114 and the insulator 116 is indicated by a broken line. Note that although a two-layer structure of the insulator 114 and the insulator 116 has been described in this embodiment mode, the present invention is not limited thereto, and for example, a single-layer structure of either the insulator 114 or the insulator 116 may be used. Good.
- acceleration energy is added to the gas under reduced pressure.
- a method specifically an ion implantation method, an ion doping method, a plasma treatment method, or the like can be used.
- the oxygen when the oxygen is added, it is preferable to heat the substrate for processing because the amount of added oxygen can be increased.
- the substrate temperature at the time of oxygen addition is preferably a temperature higher than room temperature and lower than 400 ° C., for example.
- the plasma treatment method it is preferable to use an apparatus (also referred to as a plasma etching apparatus or a plasma ashing apparatus) that converts oxygen gas into plasma with high-frequency power.
- examples of the method for forming a conductor, an insulator, an oxide semiconductor, and the like described above include a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, and a pulse laser deposition (PLD) method.
- a plasma chemical vapor deposition (PECVD) method, a thermal CVD (Chemical Vapor Deposition) method, or an ALD method may be used as a formation method of the conductor, the insulator, the oxide semiconductor, and the like described above.
- PECVD plasma chemical vapor deposition
- thermal CVD Thermal CVD
- An example of the thermal CVD method is a MOCVD (Metal Organic Chemical Vapor Deposition) method.
- a coating method or a printing method may be used as a method for forming the conductor, the insulator, the oxide semiconductor, and the like described above.
- the thermal CVD method has an advantage that no defect is generated due to plasma damage because it is a film forming method that does not use plasma.
- film formation may be performed by sending a source gas and an oxidant into the chamber at the same time, making the inside of the chamber under atmospheric pressure or reduced pressure, reacting in the vicinity of the substrate or on the substrate and depositing on the substrate. .
- film formation may be performed by setting the inside of the chamber to atmospheric pressure or reduced pressure, sequentially introducing source gases for reaction into the chamber, and repeating the order of introducing the gases.
- each switching valve also referred to as a high-speed valve
- An active gas such as argon or nitrogen
- a second source gas is introduced.
- the inert gas becomes a carrier gas, and the inert gas may be introduced at the same time when the second raw material gas is introduced.
- the second raw material gas may be introduced after the first raw material gas is exhausted by evacuation.
- the first source gas is adsorbed on the surface of the substrate to form a first layer, reacts with a second source gas introduced later, and the second layer is stacked on the first layer.
- a thin film is formed.
- a thermal CVD method such as an ALD method or an MOCVD method can form the above-described conductor, insulator, oxide semiconductor, or the like.
- a thermal CVD method such as an ALD method or an MOCVD method can form the above-described conductor, insulator, oxide semiconductor, or the like.
- trimethylindium, trimethylgallium, and dimethylzinc can be used.
- the chemical formula of trimethylindium is In (CH 3 ) 3 .
- the chemical formula of trimethylgallium is Ga (CH 3 ) 3 .
- the chemical formula of dimethylzinc is Zn (CH 3 ) 2 .
- Triethylgallium (chemical formula Ga (C 2 H 5 ) 3 ) can be used instead of trimethylgallium, and diethylzinc (chemical formula Zn (C 2 H 5 ) is used instead of dimethylzinc. 2 ) can also be used.
- hafnium oxide film when a hafnium oxide film is formed by a film formation apparatus using ALD, a liquid containing a solvent and a hafnium precursor compound (hafnium amide such as hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH)) is vaporized.
- hafnium amide such as hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH)
- gases that is, source gas and ozone (O 3 ) as an oxidizing agent are used.
- source gas and ozone (O 3 ) as an oxidizing agent are used.
- the chemical formula of tetrakisdimethylamide hafnium is Hf [N (CH 3 ) 2 ] 4 .
- Other material liquids include tetrakis (ethylmethylamide) hafnium.
- a source gas obtained by vaporizing a liquid such as trimethylaluminum (TMA)
- TMA trimethylaluminum
- H 2 a solvent and an aluminum precursor compound
- gases of O Two kinds of gases of O are used.
- trimethylaluminum is Al (CH 3 ) 3 .
- Other material liquids include tris (dimethylamido) aluminum, triisobutylaluminum, aluminum tris (2,2,6,6-tetramethyl-3,5-heptanedionate) and the like.
- hexachlorodisilane is adsorbed on the film formation surface, chlorine contained in the adsorbate is removed, and an oxidizing gas (O 2 , monoxide) Dinitrogen) radicals are supplied to react with the adsorbate.
- oxidizing gas O 2 , monoxide
- tungsten film is formed by a film forming apparatus using ALD
- an initial tungsten film is formed by repeatedly introducing WF 6 gas and B 2 H 6 gas successively, and then WF 6 gas and H 2.
- a tungsten film is formed using a gas.
- SiH 4 gas may be used instead of B 2 H 6 gas.
- an oxide semiconductor film such as an In—Ga—Zn—O film is formed by a film formation apparatus using ALD
- In (CH 3 ) 3 gas and O 3 gas are sequentially introduced, and In form an -O layer
- a GaO layer using a Ga (CH 3) 3 gas and the O 3 gas
- a mixed compound layer such as an In—Ga—O layer, an In—Zn—O layer, or a Ga—Zn—O layer may be formed by mixing these gases.
- O 3 may be used of H 2 O gas obtained by bubbling with an inert gas such as Ar in place of the gas, but better to use an O 3 gas containing no H are preferred.
- In (C 2 H 5 ) 3 gas may be used instead of In (CH 3 ) 3 gas.
- Ga (C 2 H 5 ) 3 gas may be used instead of Ga (CH 3 ) 3 gas.
- FIG. 2A is a top view of the transistor 101 which is a semiconductor device of one embodiment of the present invention
- FIG. 2B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG.
- FIG. 2C corresponds to a drawing
- FIG. 2C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG.
- the transistor 101 includes a conductor 104 functioning as a gate electrode over the substrate 102, an insulator 106 over the substrate 102 and the conductor 104, an insulator 107 over the insulator 106, and an oxide semiconductor 108 over the insulator 107.
- a conductor 112a that is electrically connected to the oxide semiconductor 108 and functions as a source electrode, a conductor 112b that is electrically connected to the oxide semiconductor 108 and functions as a drain electrode, an oxide semiconductor 108, and Insulators 114 and 116 on the conductors 112a and 112b, a metal oxide film 132 on the insulator 116, and a metal oxide film 134 on the metal oxide film 132 are included.
- the metal oxide film 132 includes at least one metal element which is the same as that of the oxide semiconductor 108. Further, the metal oxide film 134 has a region mixed with the metal oxide film 132.
- the transistor 101 illustrated in FIGS. 2A, 2B, and 2C includes the metal oxide film 132 over the insulator 116 and the metal oxide film 134 over the metal oxide film 132. Different from 100.
- a metal oxide film 132 is formed over the insulator 116, and the metal oxide film 132 is allowed to pass through so that oxygen is supplied to the insulator 114 and the insulator 116. It may be added. Therefore, the metal oxide film 132 preferably has a function of allowing oxygen to pass therethrough and a function of suppressing release of oxygen. By adding oxygen to the insulator 114 and the insulator 116 through the metal oxide film 132, oxygen can be added to the insulator 114 and the insulator 116.
- the metal oxide film 132 can include at least the same metal element as the oxide semiconductor 108.
- oxygen can be preferably added to the insulators 114 and 116.
- a material containing indium that can be used for the metal oxide film 132 indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, Examples thereof include indium tin oxide (Indium Tin Oxide: ITO), indium zinc oxide, and indium tin oxide containing silicon oxide (also referred to as ITSO).
- ITO Indium Tin Oxide
- ITSO indium tin oxide containing silicon oxide
- ITSO indium tin oxide containing silicon oxide
- the metal oxide film 134 is preferably formed using a material containing aluminum because diffusion of oxygen from the insulators 114 and 116 and / or entry of impurities (hydrogen, water, and the like) from the outside can be easily suppressed. .
- a material containing aluminum that can be used for the metal oxide film 134 for example, aluminum oxide or the like can be given.
- the metal oxide film 132 has a function of transmitting oxygen and a function of suppressing release of oxygen. By providing the metal oxide film 132, oxygen can be preferably added to the insulators 114 and 116.
- the metal oxide film 132 includes at least one metal element which is the same as that of the oxide semiconductor 108.
- the oxide semiconductor 108 includes In, Zn, and M (M represents Ti, Ga, Y, Zr, La, Ce, Nd, Sn, Mg, or Hf)
- a metal oxide film 132 includes In, Zn, or M.
- the metal oxide film 132 it is particularly preferable to use a conductor containing In or a semiconductor containing In.
- the metal oxide film 134 has a function of suppressing release of oxygen and a function of blocking impurities such as oxygen, hydrogen, water, alkali metal, and alkaline earth metal. By providing the metal oxide film 134, diffusion of oxygen from the oxide semiconductor 108 to the outside, diffusion of oxygen contained in the insulators 114 and 116 to the outside, and hydrogen, water to the oxide semiconductor 108 from the outside And the like can be suppressed.
- the metal oxide film 134 preferably includes aluminum (Al), gallium (Ga), Y (yttrium), or hafnium (Hf).
- Examples of materials that can be used for the metal oxide film 134 include aluminum oxide, aluminum oxynitride, aluminum nitride oxide, gallium oxide, gallium oxynitride, gallium nitride oxide, yttrium oxide, yttrium oxynitride, yttrium nitride oxide, and hafnium oxide. , Hafnium oxynitride, hafnium oxynitride, and the like.
- the metal oxide film 134 when aluminum oxide is used for the metal oxide film 134, diffusion of oxygen from the oxide semiconductor 108 and the insulators 114 and 116 to the outside, and entry of hydrogen, water, and the like into the oxide semiconductor 108 from the outside. Is preferable because it can be suppressed.
- the metal oxide film 134 is preferably formed using a sputtering method or an ALD (Atomic Layer Deposition) method.
- FIG. 3A is a top view of the transistor 150 which is a semiconductor device of one embodiment of the present invention
- FIG. 3B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 3C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG.
- the transistor 150 includes a conductor 104 functioning as a gate electrode over the substrate 102, an insulator 106 over the substrate 102 and the conductor 104, an insulator 107 over the insulator 106, and an oxide semiconductor 108 over the insulator 107.
- the metal oxide film 132 includes at least one metal element which is the same as that of the oxide semiconductor 108. Further, the metal oxide film 134 has a region mixed with the metal oxide film 132.
- the transistor 100 described above has a channel etch structure, whereas the transistor 150 illustrated in FIGS. 3A, 3B, and 3C has a channel protection structure.
- the semiconductor device of one embodiment of the present invention can be applied to both a channel etch type and a channel protection type transistor structure.
- the transistor 150 is configured so that the insulators 114 and 116 are provided over the oxide semiconductor 108 as in the transistor 100 described above. Therefore, oxygen contained in the insulators 114 and 116 causes oxygen in the oxide semiconductor 108. Oxygen deficiency can be compensated. Further, by providing the metal oxide films 132 and 134 over the insulator 116, impurities that can enter the oxide semiconductor 108 from the outside can be suppressed. Other structures are similar to those of the transistor 100 described above, and have the same effects.
- FIG. 4A is a top view of the transistor 160 which is a semiconductor device of one embodiment of the present invention
- FIG. 4B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 4A
- 4C corresponds to a cross-sectional view of a cross section taken along the dashed-dotted line Y1-Y2 in FIG.
- the transistor 160 includes the conductor 104 functioning as a gate electrode over the substrate 102, the insulator 106 over the substrate 102 and the conductor 104, the insulator 107 over the insulator 106, and the oxide semiconductor 108 over the insulator 107.
- An insulator 114 over the oxide semiconductor 108, an insulator 116 over the insulator 114, a metal oxide film 132 over the insulator 116, a metal oxide film 134 over the metal oxide film 132, and the oxide semiconductor 108 A conductor 112a functioning as a source electrode electrically connected to the oxide semiconductor 108; and a conductor 112b functioning as a drain electrode electrically connected to the oxide semiconductor 108.
- the metal oxide film 132 includes at least one metal element which is the same as that of the oxide semiconductor 108. Further, the metal oxide film 134 has a region mixed with the metal oxide film 132.
- the transistor 160 is different from the transistor 150 illustrated in FIGS. 3A, 3 ⁇ / b> B, and 3 ⁇ / b> C in the shapes of the insulators 114 and 116 and the metal oxide films 132 and 134. Specifically, the insulators 114 and 116 and the metal oxide films 132 and 134 of the transistor 160 are provided in an island shape over the channel region of the oxide semiconductor 108. Other configurations are the same as those of the transistor 150, and the same effects are obtained.
- the insulators 114 and 116 are provided over the oxide semiconductor 108 in a manner similar to the transistor 100 described above, so that oxygen contained in the insulators 114 and 116 can be used in the oxide semiconductor 108. Oxygen deficiency can be compensated. Further, by providing the metal oxide films 132 and 134 over the insulator 116, impurities that can enter the oxide semiconductor 108 from the outside can be suppressed.
- FIG. 5A is a top view of the transistor 170 which is a semiconductor device of one embodiment of the present invention
- FIG. 5B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 5C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG.
- the transistor 170 includes a conductor 104 functioning as a first gate electrode over the substrate 102, an insulator 106 over the substrate 102 and the conductor 104, an insulator 107 over the insulator 106, and an oxidation over the insulator 107.
- a semiconductor 112 a conductor 112 a functioning as a source electrode electrically connected to the oxide semiconductor 108, a conductor 112 b functioning as a drain electrode electrically connected to the oxide semiconductor 108, and an oxide semiconductor 108, the insulator 114 on the conductors 112a and 112b, the insulator 116 on the insulator 114, the metal oxide film 132 on the insulator 116, the metal oxide film 134 on the metal oxide film 132, and the metal oxide And conductors 120a and 120b on the film 134.
- the transistor 170 is configured so that the insulators 114 and 116 are provided over the oxide semiconductor 108 as in the transistor 100 described above; therefore, oxygen contained in the insulators 114 and 116 causes oxygen in the oxide semiconductor 108. Oxygen deficiency can be compensated. Further, by providing the metal oxide films 132 and 134 over the insulator 116, impurities that can enter the oxide semiconductor 108 from the outside can be suppressed.
- the insulators 114 and 116 and the metal oxide films 132 and 134 function as a second gate insulator of the transistor 170.
- the conductor 120a functions as, for example, a pixel electrode used in a display device.
- the conductor 120a is connected to the conductor 112b through the openings 114c provided in the insulators 114 and 116 and the metal oxide films 132 and 134.
- the conductor 120b functions as a second gate electrode (also referred to as a back gate electrode).
- the conductor 120b functions as a first gate electrode in the openings 142a and 142b provided in the insulators 106, 107, 114, and 116 and the metal oxide films 132 and 134. Connected to the conductor 104. Thus, the same potential is applied to the conductor 120b and the conductor 104.
- the present invention is not limited to this.
- a structure in which only one of the opening 142a and the opening 142b is formed and the conductor 120b is connected to the conductor 104, or the conductor 120b without the openings 142a and 142b is provided.
- the conductor 104 may not be connected. Note that in the case where the conductor 120b and the conductor 104 are not connected, different potentials can be applied to the conductor 120b and the conductor 104, respectively.
- the oxide semiconductor 108 is positioned so as to face the conductor 104 functioning as the first gate electrode and the conductor 120b functioning as the second gate electrode. And sandwiched between conductors functioning as two gate electrodes.
- the length in the channel length direction and the length in the channel width direction of the conductor 120b functioning as the second gate electrode are longer than the length in the channel length direction and the length in the channel width direction of the oxide semiconductor 108, respectively.
- the entire physical semiconductor 108 is covered with the conductor 120b through the insulators 114 and 116 and the metal oxide films 132 and 134.
- the conductor 120b functioning as the second gate electrode and the conductor 104 functioning as the first gate electrode are openings formed in the insulators 106, 107, 114, and 116 and the metal oxide films 132 and 134. Since the connection is made at 142a and 142b, the side surface in the channel width direction of the oxide semiconductor 108 is opposed to the conductor 120b functioning as the second gate electrode with the insulators 114 and 116 and the metal oxide films 132 and 134 interposed therebetween. is doing.
- the conductor 104 functioning as the first gate electrode and the conductor 120b functioning as the second gate electrode include the insulators 106 and 107 functioning as gate insulators, and Insulators 114 and 116 that function as second gate insulators and insulators 106 and 107 that function as gate insulators and are connected in openings provided in metal oxide films 132 and 131, and second gate insulators
- the oxide semiconductor 108 is surrounded by the insulators 114 and 116 that function as the metal oxide films 132 and 134.
- the oxide semiconductor 108 included in the transistor 170 is electrically surrounded by electric fields of the conductor 104 functioning as the first gate electrode and the conductor 120b functioning as the second gate electrode. be able to.
- a device structure of a transistor that electrically surrounds an oxide semiconductor in which a channel region is formed by an electric field of the first gate electrode and the second gate electrode as in the transistor 170 is referred to as a surrounded channel (s-channel) structure. be able to.
- the transistor 170 Since the transistor 170 has an s-channel structure, an electric field for inducing a channel can be effectively applied to the oxide semiconductor 108 by the conductor 104 functioning as the first gate electrode. The current driving capability is improved and high on-current characteristics can be obtained. Further, since the on-state current can be increased, the transistor 170 can be miniaturized. In addition, since the transistor 170 has a structure surrounded by the conductor 104 functioning as the first gate electrode and the conductor 120b functioning as the second gate electrode, the mechanical strength of the transistor 170 can be increased.
- 6A, 6B, 6C, and 6D are cross-sectional views of modifications of the transistor 100 illustrated in FIGS.
- a transistor 100A illustrated in FIGS. 6A and 6B has a three-layer structure of the oxide semiconductor 108 included in the transistor 100 illustrated in FIGS. More specifically, the oxide semiconductor 108 included in the transistor 100A includes an oxide semiconductor 108a, an oxide semiconductor 108b, and an oxide semiconductor 108c.
- a transistor 100B illustrated in FIGS. 6C and 6D has a two-layer structure of the oxide semiconductor 108 included in the transistor 100 illustrated in FIGS. More specifically, the oxide semiconductor 108 included in the transistor 100B includes an oxide semiconductor 108b and an oxide semiconductor 108c.
- FIG. 7A illustrates an example of a band structure in the film thickness direction of a stacked structure including the insulator 107, the oxide semiconductors 108a, 108b, and 108c, and the insulator 114.
- FIG. 7B illustrates an example of a band structure in the film thickness direction of a stacked structure including the insulator 107, the oxide semiconductors 108b and 108c, and the insulator 114.
- the band structure indicates the energy level (Ec) of the lower end of the conduction band of the insulator 107, the oxide semiconductors 108a, 108b, and 108c, and the insulator 114 for easy understanding.
- An oxide semiconductor formed using a metal oxide target in which the atomic ratio of metal elements is In: Ga: Zn 1: 3: 2 is used as the oxide semiconductor 108c. It is a band figure of composition.
- the energy level at the lower end of the conduction band changes gently. In other words, it can be said that it is continuously changed or continuously joined.
- a defect quasi-state such as a trap center or a recombination center can be obtained. It is assumed that there is no impurity that forms a position.
- a multi-chamber film formation apparatus including a load lock chamber is used to continuously form each film without exposure to the atmosphere. It is necessary to laminate.
- the oxide semiconductor 108b becomes a well, and it is found that a channel region is formed in the oxide semiconductor 108b in the transistor using the above stacked structure.
- the oxide semiconductors 108a and 108c each have a lower energy level at the bottom of the conduction band than the oxide semiconductor 108b, which is typically less than that of the oxide semiconductor 108b.
- the difference between the energy level at the bottom of the conduction band and the energy level at the bottom of the conduction band of the oxide semiconductors 108a and 108c is 0.15 eV or more, 0.5 eV or more, and 2 eV or less, or 1 eV or less.
- the difference between the electron affinity of the oxide semiconductors 108a and 108c (difference between the vacuum level and the energy level at the bottom of the conduction band) and the electron affinity of the oxide semiconductor 108b is 0.15 eV or more, or 0.5 eV. Above, and 2 eV or less, or 1 eV or less.
- the oxide semiconductor 108b serves as a main current path and functions as a channel region.
- the oxide semiconductors 108a and 108c are oxide semiconductors including one or more metal elements included in the oxide semiconductor 108b in which a channel region is formed, the oxide semiconductors 108a and 108b At the interface or the interface between the oxide semiconductor 108b and the oxide semiconductor 108c, interface scattering of carriers hardly occurs. Accordingly, since the movement of carriers is not inhibited at the interface, the field effect mobility of the transistor can be prevented from being lowered.
- the oxide semiconductors 108a and 108c are preferably formed using a material with sufficiently low conductivity in order to prevent the oxide semiconductors 108a and 108c from functioning as part of the channel region.
- the oxide semiconductors 108a and 108c each have a lower electron affinity than that of the oxide semiconductor 108b, and the energy level at the lower end of the conduction band has a difference (band offset) from the lower end energy level of the oxide semiconductor 108b. Is preferably used.
- the energy level at the lower end of the conduction band of the oxide semiconductors 108a and 108c is lower than the lower end of the conduction band of the oxide semiconductor 108b. It is preferable to apply a material that is closer to the vacuum level than 0.2 eV than the energy level, preferably 0.5 eV or more.
- the oxide semiconductors 108a and 108c preferably do not include a spinel crystal structure in the film.
- constituent elements of the conductors 112a and 112b diffuse into the oxide semiconductor 108b at the interface between the spinel crystal structure and another region. May end up.
- the constituent elements of the conductors 112a and 112b for example, copper, are preferably blocked.
- the thickness of the oxide semiconductors 108a and 108c is greater than or equal to the thickness by which the constituent elements of the conductors 112a and 112b can be prevented from diffusing into the oxide semiconductor 108b, and from the insulator 114 to the oxide semiconductor 108b. Less than the film thickness that suppresses the supply of oxygen. For example, when the thickness of the oxide semiconductors 108a and 108c is 10 nm or more, the constituent elements of the conductors 112a and 112b can be prevented from diffusing into the oxide semiconductor 108b. In addition, when the thickness of the oxide semiconductors 108a and 108c is 100 nm or less, oxygen can be effectively supplied from the insulators 114 and 116 to the oxide semiconductor 108b.
- the oxide semiconductors 108a and 108c are In-M-Zn oxides, having M as Ti, Ga, Y, Zr, La, Ce, Nd, Mg, or Hf at a higher atomic ratio than In,
- M As Ti, Ga, Y, Zr, La, Ce, Nd, Mg, or Hf
- the energy gap between the oxide semiconductors 108a and 108c can be increased, and the electron affinity can be decreased.
- the difference in electron affinity with the oxide semiconductor 108b can be controlled by the composition of the element M.
- Ti, Ga, Y, Zr, La, Ce, Nd, Mg, or Hf is a metal element having a strong bonding force with oxygen. Therefore, by having these elements at a higher atomic ratio than In, oxygen Defects are less likely to occur.
- the oxide semiconductors 108a and 108c are In-M-Zn oxides
- the atomic ratio of In and M excluding Zn and O is preferably less than 50 atomic% for In and 50 atomic% for M. More preferably, In is less than 25 atomic% and M is higher than 75 atomic%.
- gallium oxide may be used as the oxide semiconductors 108a and 108c.
- the oxide semiconductors 108a, 108b, and 108c are In-M-Zn oxides
- the atomic ratio of M contained in the oxide semiconductors 108a and 108c is larger than that of the oxide semiconductor 108b.
- the number ratio of atoms is 1.5 times or more, preferably 2 times or more, more preferably 3 times or more higher than that of the above atoms contained in the oxide semiconductor 108b.
- oxide semiconductors 108a, 108b, and 108c are In-M-Zn oxides
- y 2 / x 2 is larger than y 1 / x 1 , and preferably y 2 / x 2 is it is 1.5 times more than y 1 / x 1.
- y 2 / x 2 is two times or more larger than y 1 / x 1 , and more preferably y 2 / x 2 is three times or four times larger than y 1 / x 1 .
- y 1 be greater than or equal to x 1 in the oxide semiconductor 108b because stable electrical characteristics can be imparted to the transistor including the oxide semiconductor 108b.
- y 1 is preferably less than 3 times x 1 .
- oxide semiconductors 108a and 108c are In-M oxides
- an oxide semiconductor that does not include a spinel crystal structure is obtained by using M as a structure that does not include a divalent metal atom (eg, zinc).
- 108a and 108c can be formed.
- an In—Ga oxide film can be used as the oxide semiconductors 108a and 108c.
- the atomic ratios of the oxide semiconductors 108a, 108b, and 108c each include a variation of plus or minus 40% of the above atomic ratio as an error.
- each of the above structures can be freely combined.
- FIGS. 8 and 9 are cross-sectional views illustrating a method for manufacturing a semiconductor device.
- a conductor is formed over the substrate 102, and the conductor is processed by a lithography process and an etching process, so that the conductor 104 functioning as a gate electrode is formed (see FIG. 8A).
- a glass substrate is used as the substrate 102, and a tungsten film with a thickness of 100 nm is formed as the conductor 104 functioning as a gate electrode by a sputtering method.
- a conductor containing oxygen is preferably used as the conductor 104.
- oxygen contained in the conductor is preferably not included uniformly in the film thickness direction but preferably has a region where an oxygen concentration gradient is formed in the film thickness direction. Therefore, for example, when forming a conductor, oxygen is not initially added to the film forming gas, and then oxygen gas is added so that the partial pressure of oxygen gas gradually increases, thereby increasing oxygen in the film thickness direction.
- a conductive film having a concentration gradient can be manufactured.
- oxygen gas is first added, and then oxygen gas is added so that the oxygen gas partial pressure gradually decreases, thereby forming a conductive film having an oxygen concentration gradient in the film thickness direction. It may be produced.
- oxygen may be added by an ion implantation method, an ion doping method, a plasma treatment method, or the like.
- insulators 106 and 107 functioning as gate insulators are formed over the conductor 104 (see FIG. 8B).
- a 400-nm-thick silicon nitride film is formed as the insulator 106 and a 50-nm-thick silicon oxynitride film is formed as the insulator 107 by PECVD.
- the insulator 106 has a stacked structure of silicon nitride films.
- the insulator 106 can have a three-layer structure including a first silicon nitride film, a second silicon nitride film, and a third silicon nitride film.
- the three-layer structure it can be formed as follows.
- the first silicon nitride film for example, silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 100 sccm are supplied as source gases to the reaction chamber of the PE-CVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa. Then, a power of 2000 W may be supplied using a 27.12 MHz high frequency power source so that the thickness is 50 nm.
- silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 2000 sccm are supplied as raw gases to the reaction chamber of the PECVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa. It is only necessary to form a film having a thickness of 300 nm by supplying 2000 W of power using a 12 MHz high frequency power source.
- silane having a flow rate of 200 sccm and nitrogen having a flow rate of 5000 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, the pressure in the reaction chamber is controlled to 100 Pa, and a high frequency power source of 27.12 MHz is used. Then, the power may be formed so as to have a thickness of 50 nm by supplying power of 2000 W.
- the substrate temperature at the time of forming the first silicon nitride film, the second silicon nitride film, and the third silicon nitride film can be 350 ° C.
- the insulator 106 has a three-layer structure of a silicon nitride film, for example, when a conductor containing copper (Cu) is used as the conductor 104, the following effects can be obtained.
- the first silicon nitride film can suppress diffusion of the copper (Cu) element from the conductor 104.
- the second silicon nitride film has a function of releasing hydrogen and can improve the withstand voltage of the insulating film functioning as a gate insulating film.
- the third silicon nitride film emits less hydrogen from the third silicon nitride film and can suppress diffusion of hydrogen released from the second silicon nitride film.
- the insulator 107 is preferably formed using an insulator containing oxygen in order to improve interface characteristics with the oxide semiconductor 108 to be formed later.
- the oxide semiconductor 108 is formed over the insulator 107 (see FIG. 8C).
- a mask is formed over the oxide semiconductor by a lithography process, and the oxide semiconductor is processed into a desired region, whereby the island-shaped oxide semiconductor 108 is formed.
- heat treatment may be performed at 150 ° C. or higher and lower than the strain point of the substrate, preferably 200 ° C. or higher and 450 ° C. or lower, more preferably 300 ° C. or higher and 450 ° C. or lower.
- the heat-treatable treatment here is one of high-purity treatments of the oxide semiconductor, and hydrogen, water, and the like contained in the oxide semiconductor 108 can be reduced. Note that heat treatment for the purpose of reducing hydrogen, water, or the like may be performed before the oxide semiconductor 108 is processed into an island shape.
- a gas baking furnace, an electric furnace, an RTA (Rapid Thermal Annealing) apparatus, or the like can be used.
- RTA Rapid Thermal Annealing
- heat treatment can be performed at a temperature equal to or higher than the strain point of the substrate for a short time. Therefore, it is possible to shorten the heating time.
- the heat treatment for the oxide semiconductor 108 is also referred to as nitrogen gas, oxygen gas, or ultra-dry air (Clean Dry Air: CDA.
- CDA means a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb. The following air may be used) or a rare gas (argon, helium, etc.) atmosphere. Note that it is preferable that hydrogen, water, and the like be not contained in the nitrogen gas, oxygen gas, CDA, or rare gas.
- the purity of the nitrogen gas, oxygen gas, or CDA may be 6N (99.9999%) or 7N (99.99999%).
- moisture or the like can be taken into the oxide semiconductor 108 as much as possible by using a gas purified to have a dew point of nitrogen gas, oxygen gas, or CDA of ⁇ 60 ° C. or lower, preferably ⁇ 100 ° C. or lower. Can be prevented.
- the oxide semiconductor 108 may be heated in a nitrogen or rare gas atmosphere and then heated in an oxygen or CDA atmosphere.
- hydrogen, water, and the like contained in the oxide semiconductor 108 can be eliminated and oxygen can be supplied into the oxide semiconductor 108.
- the amount of oxygen vacancies contained in the oxide semiconductor 108 can be reduced.
- the baking time in one of the gas mixture of nitrogen gas and oxygen gas or CDA may be increased, for example, 1 hour or more and 10 hours or less.
- oxygen vacancies formed in the oxide semiconductor 108 can be preferably filled.
- a rare gas typically argon
- oxygen or a mixed gas of a rare gas and oxygen
- a mixed gas it is preferable to increase the oxygen gas ratio relative to the rare gas.
- oxygen gas or argon gas used as a sputtering gas can incorporate moisture into the oxide semiconductor 108 by using a gas highly purified to have a dew point of ⁇ 60 ° C. or lower, preferably ⁇ 100 ° C. or lower. It can be prevented as much as possible.
- an adsorption-type vacuum exhaust pump such as a cryopump is used as a chamber in the sputtering apparatus so as to remove water or the like which is an impurity for the oxide semiconductor 108 as much as possible. Therefore, it is preferable to perform high vacuum evacuation (from 5 ⁇ 10 ⁇ 7 Pa to 1 ⁇ 10 ⁇ 4 Pa). Alternatively, it is preferable to combine a turbo molecular pump and a cold trap so that a gas, particularly a gas containing carbon or hydrogen, does not flow backward from the exhaust system into the chamber.
- conductors 112a and 112b functioning as a source electrode and a drain electrode are formed over the insulator 107 and the oxide semiconductor 108 (see FIG. 9A).
- a stacked film of a tungsten film with a thickness of 50 nm and an aluminum film with a thickness of 400 nm is formed by a sputtering method, and a mask is formed over the stacked film by a lithography process. Then, the conductors 112a and 112b are formed by processing the laminated film into a desired region. Note that although the conductors 112a and 112b have a two-layer structure in this embodiment mode, the present invention is not limited to this.
- the conductors 112a and 112b may have a three-layer structure including a titanium film with a thickness of 50 nm, an aluminum film with a thickness of 400 nm, and a titanium film with a thickness of 100 nm.
- the surface (back channel side) of the oxide semiconductor 108 may be cleaned after the conductors 112a and 112b are formed.
- the cleaning method include cleaning using a chemical solution such as phosphoric acid.
- a chemical solution such as phosphoric acid.
- a recess may be formed in part of the oxide semiconductor 108 in the formation process of the conductors 112a and 112b and / or the cleaning process.
- a conductor containing oxygen is preferably used as the conductor 112a and the conductor 112b.
- oxygen contained in the conductor is preferably not included uniformly in the film thickness direction but preferably has a region where an oxygen concentration gradient is formed in the film thickness direction. Therefore, for example, when forming a conductor, oxygen is not initially added to the film forming gas, and then oxygen gas is added so that the partial pressure of oxygen gas gradually increases, thereby increasing oxygen in the film thickness direction.
- a conductive film having a concentration gradient can be manufactured.
- oxygen gas is first added, and then oxygen gas is added so that the oxygen gas partial pressure gradually decreases, thereby forming a conductive film having an oxygen concentration gradient in the film thickness direction. It may be produced.
- oxygen may be added by an ion implantation method, an ion doping method, a plasma treatment method, or the like after the conductor 112a and the conductor 112b are formed.
- insulators 114 and 116 functioning as protective insulators are formed over the oxide semiconductor 108 and the conductors 112a and 112b (see FIG. 9B).
- the insulator 116 is preferably formed continuously without being exposed to the air.
- the insulator 114 and the insulator are formed by continuously forming the insulator 116 by adjusting one or more of the flow rate, pressure, high frequency power, and substrate temperature of the source gas without opening to the atmosphere.
- the concentration of impurities derived from atmospheric components can be reduced at the interface of 116, and oxygen contained in the insulators 114 and 116 can be transferred to the oxide semiconductor 108, so that the amount of oxygen vacancies in the oxide semiconductor 108 is reduced. It becomes possible to do.
- a silicon oxynitride film can be formed by a PECVD method.
- a deposition gas and an oxidation gas containing silicon as the source gas.
- the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane.
- the oxidizing gas include dinitrogen monoxide and nitrogen dioxide.
- the oxidizing gas with respect to the depositing gas is greater than 20 times and less than 100 times, preferably 40 times or more and 80 times or less, and the pressure in the processing chamber is less than 100 Pa, preferably 50 Pa or less.
- the insulator 114 contains nitrogen and has a small amount of defects.
- the temperature at which the substrate 102 is held is 220 ° C.
- silane having a flow rate of 50 sccm and dinitrogen monoxide having a flow rate of 2000 sccm are used as source gas
- the pressure in the processing chamber is 20 Pa
- parallel plates A silicon oxynitride film is formed by a PECVD method in which high-frequency power supplied to the electrode is 13.56 MHz and 100 W (power density is 1.6 ⁇ 10 ⁇ 2 W / cm 2 ).
- a substrate placed in a evacuated processing chamber of a PECVD apparatus is held at 180 ° C. or higher and 280 ° C. or lower, more preferably 200 ° C. or higher and 240 ° C. or lower, and a source gas is introduced into the processing chamber.
- a source gas is introduced into the processing chamber.
- 100Pa above the pressure in the processing chamber Te 250Pa or less, more preferably not more than 200Pa above 100Pa
- processing electrode provided indoors 0.17 W / cm 2 or more 0.5 W / cm 2 or less, more preferably 0.25 W / cm
- a silicon oxide film or a silicon oxynitride film is formed under conditions for supplying high-frequency power of 2 to 0.35 W / cm 2 .
- the insulator 116 As a film forming condition of the insulator 116, by supplying high frequency power having the above power density in the reaction chamber at the above pressure, the decomposition efficiency of the source gas in plasma is increased, oxygen radicals are increased, and the oxidation of the source gas proceeds. Therefore, the oxygen content in the insulator 116 is higher than the stoichiometric composition. On the other hand, in a film formed at the above substrate temperature, since the bonding force between silicon and oxygen is weak, part of oxygen in the film is released by heat treatment in a later step. As a result, an oxide insulator containing more oxygen than that in the stoichiometric composition and from which part of oxygen is released by heating can be formed.
- the insulator 114 serves as a protective film of the oxide semiconductor 108 in the step of forming the insulator 116. Therefore, the insulator 116 can be formed using high-frequency power with high power density while reducing damage to the oxide semiconductor 108.
- the amount of defects in the insulator 116 can be reduced by increasing the flow rate of the deposition gas containing silicon with respect to the oxidizing gas under the deposition conditions of the insulator 116.
- An oxide insulating layer with a small amount of defects that is preferably 1.5 ⁇ 10 17 spins / cm 3 or less can be formed. As a result, the reliability of the transistor can be improved.
- heat treatment may be performed.
- nitrogen oxides contained in the insulators 114 and 116 can be reduced.
- part of oxygen contained in the insulators 114 and 116 can be moved to the oxide semiconductor 108, so that the amount of oxygen vacancies contained in the oxide semiconductor 108 can be reduced.
- the temperature of heat treatment performed on the insulators 114 and 116 is typically 150 ° C to 400 ° C, preferably 300 ° C to 400 ° C, preferably 320 ° C to 370 ° C.
- the heat treatment may be performed in an atmosphere of nitrogen, oxygen, CDA, or a rare gas (such as argon or helium).
- a gas baking furnace, an electric furnace, an RTA apparatus, or the like can be used for the heat treatment in which hydrogen, water, or the like is preferably not contained in the nitrogen, oxygen, ultra-dry air, or the rare gas.
- heat treatment is performed at 350 ° C. for one hour in a nitrogen and oxygen atmosphere.
- the transistor 100 illustrated in FIG. 1 can be manufactured.
- FIG. 10 is a cross-sectional view illustrating a method for manufacturing a semiconductor device.
- a metal oxide film 132 is formed over the insulator 116 (see FIG. 10A).
- the metal oxide film 132 a conductor containing indium or a semiconductor containing indium can be used.
- an ITSO film with a thickness of 5 nm is formed as the metal oxide film 132 using a sputtering apparatus.
- the thickness of the metal oxide film 132 is preferably greater than or equal to 1 nm and less than or equal to 20 nm, or greater than or equal to 2 nm and less than or equal to 10 nm because oxygen can be suitably transmitted and oxygen release can be suppressed.
- oxygen 140 is introduced into the insulators 114 and 116 through the metal oxide film 132 (see FIG. 10B).
- oxygen 140 As a method for introducing oxygen 140 into the insulators 114 and 116 through the metal oxide film 132, there are an ion doping method, an ion implantation method, a plasma treatment method, and the like.
- oxygen may be excited using a microwave to generate high-density plasma.
- the oxygen 140 when the oxygen 140 is introduced, the oxygen 140 can be effectively introduced into the insulators 114 and 116 by applying a bias voltage to the substrate side.
- a bias voltage for example, an ashing device is used, and the recommended density of the bias voltage applied to the substrate side of the ashing device may be 1 W / cm 2 or more and 5 W / cm 2 or less.
- the substrate temperature at the time of introducing oxygen 140 is more than room temperature and less than 400 ° C., preferably 100 ° C. or more and 350 ° C. or less, so that oxygen can be efficiently introduced into the insulators 114 and 116. it can.
- oxygen 140 is introduced into the insulators 114 and 116 by using an ashing device, introducing O 2 gas into the ashing device, and applying a bias to the substrate side.
- the metal oxide film 132 functions as a protective film that suppresses release of oxygen from the insulators 114 and 116. Therefore, a large amount of oxygen can be introduced into the insulators 114 and 116.
- a metal oxide film 134 is formed over the metal oxide film 132, whereby the transistor 101 illustrated in FIG. 2 is formed (see FIG. 10C).
- a conductive film containing aluminum, an insulating film containing aluminum, or the like can be given.
- aluminum is formed as a conductive film over the metal oxide film 132 by a sputtering method, and then the aluminum oxide film 132 is subjected to oxygen plasma treatment or heat treatment in an oxygen atmosphere, whereby the metal oxide film 132 is formed.
- An aluminum oxide film can be formed as the metal oxide film 134 thereon.
- an aluminum oxide film can be formed as the metal oxide film 134 over the metal oxide film 132 by forming an aluminum oxide film as the insulating film over the metal oxide film 132 using an ALD method.
- heat treatment may be performed after the metal oxide films 132 and 134 are formed so that excess oxygen contained in the insulators 114 and 116 is diffused into the oxide semiconductor 108 to fill oxygen vacancies in the oxide semiconductor 108. it can.
- either or both of the metal oxide film 132 and the metal oxide film 134 are formed by heating, whereby excess oxygen contained in the insulators 114 and 116 is diffused into the oxide semiconductor 108, whereby the oxide semiconductor 108 The oxygen deficiency in the inside can be compensated.
- the temperature of heat treatment that can be performed after the formation of the metal oxide films 132 and 134 is typically 150 ° C. to 400 ° C., preferably 300 ° C. to 400 ° C., preferably 320 ° C. to 370 ° C. To do.
- the transistor 101 illustrated in FIG. 2 can be manufactured.
- FIGS. 3A and 3B are cross-sectional views illustrating a method for manufacturing a semiconductor device.
- the insulators 114 and 116 and the metal oxide film 132 are formed over the insulator 107 and the oxide semiconductor 108 (see FIG. 11A).
- oxygen 140 is added to the insulators 114 and 116 through the metal oxide film 132 (see FIG. 11B).
- a metal oxide film 134 is formed over the metal oxide film 132 (see FIG. 11C).
- a mask is formed over the metal oxide film 134 by a lithography process, and openings 141 a and 141 b are formed in desired regions of the insulators 114 and 116 and the metal oxide films 132 and 134. Note that the openings 141a and 141b reach the oxide semiconductor 108 (see FIG. 12A).
- a conductor is formed over the oxide semiconductor 108 and the metal oxide film 134 so as to cover the openings 141a and 141b, and a mask is formed over the conductor by a lithography process. By processing into regions, the conductors 112a and 112b are formed (see FIG. 12B).
- the transistor 150 illustrated in FIG. 3 can be manufactured.
- the transistor 160 illustrated in FIGS. 4A, 4B, and 4C has a structure in which the insulators 114 and 116 are left over the channel region of the oxide semiconductor 108 when the openings 141a and 141b are formed. Can be produced.
- FIGS. 13A and 5B which is a semiconductor device of one embodiment of the present invention
- FIGS. 13B to 13D are cross-sectional views.
- (D) is a cross-sectional view in the channel width direction of the transistor 170 in the manufacturing process.
- a mask is formed over the metal oxide film 134 by a lithography process, and openings 142 c are formed in desired regions of the insulators 114 and 116 and the metal oxide films 132 and 134. Further, a mask is formed over the metal oxide film 134 by a lithography process, and openings 142 a and 142 b are formed in desired regions of the insulators 106, 107, 114 and 116, and the metal oxide films 132 and 134. Note that the opening 142c is formed so as to reach the conductor 112b. The openings 142a and 142b are formed so as to reach the conductor 104, respectively (see FIGS. 13C and 13D).
- the openings 142a and 142b and the opening 140c may be formed in the same process or in different processes. In the case where the openings 142a and 142b and the opening 140c are formed in the same process, for example, a gray tone mask or a halftone mask may be used.
- a conductor 120 is formed over the metal oxide film 134 so as to cover the openings 142a, 142b, and 142c (see FIGS. 14A and 14B).
- the conductor 120 for example, a material containing one kind selected from indium (In), zinc (Zn), and tin (Sn) can be used.
- the conductor 120 includes indium oxide including tungsten oxide, indium zinc oxide including tungsten oxide, indium oxide including titanium oxide, indium tin oxide including titanium oxide, indium tin oxide, and indium zinc oxide.
- a light-transmitting conductive material such as an indium tin oxide containing silicon oxide can be used.
- the conductor 120 can be formed using, for example, a sputtering method.
- an ITSO film with a thickness of 110 nm is formed by a sputtering method.
- a mask is formed over the conductor 120 by a lithography process, and the conductor 120 is processed into a desired region to form the conductors 120a and 120b (see FIGS. 14C and 14D).
- the transistor 170 illustrated in FIG. 5 can be manufactured.
- one embodiment of the present invention is described in this embodiment. Note that one embodiment of the present invention is not limited thereto. That is, in this embodiment and other embodiments, various aspects of the invention are described; therefore, one embodiment of the present invention is not limited to a particular aspect. For example, although an example in which an oxide semiconductor is included in a channel region is described as one embodiment of the present invention, one embodiment of the present invention is not limited thereto. Depending on circumstances or conditions, one embodiment of the present invention may use silicon, germanium, silicon germanium, silicon carbide, gallium arsenide, aluminum gallium arsenide, indium phosphide, gallium nitride, an organic semiconductor, or the like.
- the transistor in this embodiment has a structure in which the top surface of the oxide semiconductor is in contact with the source electrode and the drain electrode (also referred to as a top contact type), the invention is not limited thereto.
- a transistor having a structure in which a lower surface of an oxide semiconductor is in contact with a source electrode and a drain electrode also referred to as a bottom contact type may be used.
- the transistor in this embodiment has a structure in which the gate electrode, the source electrode, and the drain electrode partially overlap with each other, the invention is not limited thereto.
- a structure in which a gate electrode does not overlap with a source electrode and a drain electrode may be employed.
- FIG. 15 illustrates a transistor according to one embodiment of the present invention.
- 15A is a top view of the transistor 103
- FIG. 15B is a cross-sectional view corresponding to the dashed-dotted line A1-A2 and the dashed-dotted line A3-A4 in FIG.
- the transistor 103 includes a substrate 400, a conductor 413, an insulator 402, a semiconductor 406a, a semiconductor 406b, a semiconductor 406c, a conductor 416a, a conductor 416b, an insulator 412, and a conductor 404.
- a conductor containing oxygen is preferably used for the conductor 413, the conductor 404, the conductor 416a, and the conductor 416b.
- oxygen contained in the conductor is preferably not included uniformly in the film thickness direction but preferably has a region where an oxygen concentration gradient is formed in the film thickness direction.
- the conductor 404 functions as a first gate electrode (also referred to as a front gate electrode) of the transistor 103.
- the conductor 413 functions as a second gate electrode (also referred to as a back gate electrode) of the transistor 103.
- the conductors 416a and 416b function as a source electrode and a drain electrode of the transistor 103.
- the insulator 412 functions as a gate insulator.
- the transistor 103 in this embodiment is a top-gate transistor having a back gate
- the invention is not limited to this.
- a configuration without a back gate may be employed.
- a bottom gate structure may be used.
- the conductor 413 functions as a front gate
- the conductor 404 functions as a back gate.
- a structure without the conductor 404 may be employed.
- FIGS. 15A to 15C A method for manufacturing the transistor 103 illustrated in FIGS. 15A to 15C will be described with reference to FIGS.
- 16A, 17A, 18A, 19A, and 20A are top views illustrating a method for manufacturing the transistor 103 according to one embodiment of the present invention. .
- an alternate long and short dash line A1-A2 and an alternate long and short dash line A3-A4 are shown, and cross-sectional views corresponding thereto are shown in FIGS. 16B, 17B, 18B, and 19B. And shown in FIG.
- the substrate 400 is prepared.
- an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
- the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (such as a yttria stabilized zirconia substrate), and a resin substrate.
- the semiconductor substrate include a single semiconductor substrate such as silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide.
- there is a semiconductor substrate having an insulator region inside the semiconductor substrate for example, an SOI (Silicon On Insulator) substrate.
- the conductor substrate examples include a graphite substrate, a metal substrate, an alloy substrate, and a conductive resin substrate.
- a substrate having a metal nitride examples include a substrate having a metal oxide, and the like.
- a substrate in which a conductor or a semiconductor is provided on an insulator substrate examples include a substrate in which a conductor or an insulator is provided on a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided on a conductor substrate, and the like.
- a substrate in which an element is provided may be used.
- the element provided on the substrate include a capacitor element, a resistor element, a switch element, a light emitting element, and a memory element.
- a flexible substrate may be used as the substrate 400.
- a method for providing a transistor over a flexible substrate there is a method in which after a transistor is manufactured over a non-flexible substrate, the transistor is peeled off and transferred to the substrate 400 which is a flexible substrate.
- a separation layer is preferably provided between the non-flexible substrate and the transistor.
- a sheet, a film, a foil, or the like in which fibers are knitted may be used as the substrate 400.
- the substrate 400 may have elasticity. Further, the substrate 400 may have a property of returning to the original shape when bending or pulling is stopped. Or you may have a property which does not return to an original shape.
- the thickness of the substrate 400 is, for example, 5 ⁇ m to 1000 ⁇ m, preferably 10 ⁇ m to 700 ⁇ m, and more preferably 15 ⁇ m to 500 ⁇ m.
- the weight of the semiconductor device can be reduced.
- the substrate 400 may have elasticity even when glass or the like is used, or may have a property of returning to its original shape when bending or pulling is stopped. Therefore, an impact applied to the semiconductor device on the substrate 400 due to a drop or the like can be reduced. That is, a durable semiconductor device can be provided.
- the substrate 400 which is a flexible substrate
- a metal, an alloy, a resin, glass, or fiber thereof can be used as the substrate 400 which is a flexible substrate.
- the substrate 400, which is a flexible substrate is preferable because the deformation due to the environment is suppressed as the linear expansion coefficient is lower.
- a material having a linear expansion coefficient of 1 ⁇ 10 ⁇ 3 / K or less, 5 ⁇ 10 ⁇ 5 / K or less, or 1 ⁇ 10 ⁇ 5 / K or less is used as the substrate 400 that is a flexible substrate.
- the resin include polyester, polyolefin, polyamide (such as nylon and aramid), polyimide, polycarbonate, and acrylic.
- aramid has a low coefficient of linear expansion, it is suitable as the substrate 400 that is a flexible substrate.
- the conductive film is formed by sputtering, chemical vapor deposition (CVD), molecular beam epitaxy (MBE) or pulsed laser deposition (PLD), atomic layer deposition. (ALD: Atomic Layer Deposition) method can be used.
- the CVD method can be classified into a plasma CVD (PECVD: Plasma Enhanced CVD) method using plasma, a thermal CVD (TCVD: Thermal CVD) method using heat, a photo CVD (Photo CVD) method using light, and the like.
- PECVD Plasma Enhanced CVD
- TCVD Thermal CVD
- Photo CVD Photo CVD
- MCVD Metal CVD
- MOCVD Metal Organic CVD
- the PECVD method can obtain a high quality film at a relatively low temperature.
- the TCVD method is a film formation method in which no plasma is used to damage an object to be processed because plasma is not used.
- a wiring, an electrode, an element (a transistor, a capacitor, or the like) included in the semiconductor device may be charged up by receiving electric charge from plasma.
- a wiring, an electrode, an element, or the like included in the semiconductor device may be destroyed by the accumulated charge.
- plasma damage during film formation does not occur, so that a film with few defects can be obtained.
- the ALD method is also a film forming method that can reduce plasma damage to an object to be processed.
- the ALD method does not cause plasma damage during film formation, a film with few defects can be obtained.
- the CVD method and the ALD method are film forming methods in which a film is formed by a reaction on the surface of an object to be processed, unlike a film forming method in which particles emitted from a target or the like are deposited. Therefore, it is a film forming method that is not easily affected by the shape of the object to be processed and has good step coverage.
- the ALD method has excellent step coverage and excellent thickness uniformity, and thus is suitable for covering the surface of an opening having a high aspect ratio.
- the ALD method since the ALD method has a relatively low film formation rate, it may be preferable to use it in combination with another film formation method such as a CVD method with a high film formation rate.
- the composition of the obtained film can be controlled by the flow rate ratio of the source gases.
- a film having an arbitrary composition can be formed depending on the flow rate ratio of the source gases.
- a film whose composition is continuously changed can be formed by changing the flow rate ratio of the source gas while forming the film.
- a conductor containing oxygen is preferably used as the conductor.
- oxygen contained in the conductor is preferably not included uniformly in the film thickness direction but preferably has a region where an oxygen concentration gradient is formed in the film thickness direction. Therefore, for example, when forming a conductor, oxygen is not initially added to the film forming gas, and then oxygen gas is added so that the partial pressure of oxygen gas gradually increases, thereby increasing oxygen in the film thickness direction.
- a conductive film having a concentration gradient can be manufactured.
- oxygen gas is first added, and then oxygen gas is added so that the oxygen gas partial pressure gradually decreases, thereby forming a conductive film having an oxygen concentration gradient in the film thickness direction. It may be produced.
- oxygen may be added by using an ion implantation method, an ion doping method, a plasma treatment method, or the like after the conductor is formed.
- a resist or the like is formed over the conductor and processed using the resist, so that the conductor 413 is formed.
- the case of simply forming a resist includes the case of forming an antireflection layer under the resist.
- the resist is removed after the object is processed by etching or the like.
- plasma treatment and / or wet etching is used for the removal of the resist. Note that plasma ashing is preferable as the plasma treatment. If the removal of the resist or the like is insufficient, the remaining resist or the like may be removed with hydrofluoric acid or / and ozone water having a concentration of 0.001 volume% or more and 1 volume% or less.
- Examples of the conductor to be the conductor 413 include boron, nitrogen, oxygen, fluorine, silicon, phosphorus, aluminum, titanium, chromium, manganese, cobalt, nickel, copper, zinc, gallium, yttrium, zirconium, molybdenum, ruthenium,
- a conductor including one or more of silver, indium, tin, tantalum, platinum, strontium, iridium, and tungsten may be used in a single layer or a stacked layer.
- it may be an alloy or a compound, a conductor containing aluminum, a conductor containing copper and titanium, a conductor containing copper and manganese, a conductor containing indium, tin and oxygen, a conductor containing titanium and nitrogen Etc. may be used.
- oxygen may be added by an ion implantation method, an ion doping method, a plasma treatment method, or the like.
- the insulator 402 is formed (see FIGS. 16A and 16B).
- the insulator 402 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- an insulator containing boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, lanthanum, neodymium, hafnium, or tantalum is used. Or a single layer or a stacked layer.
- aluminum oxide, magnesium oxide, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, or oxide Tantalum may be used.
- the insulator 402 is preferably an insulator having excess oxygen and / or a hydrogen trap.
- Insulator with excess oxygen at Atsushi Nobori spectroscopy analysis (TDS analysis), 100 ° C. or higher 700 ° C. or less, or a range of the surface temperature of 100 ° C. or higher 500 ° C. or less of the film, 1 ⁇ 10 18 It may release oxygen (converted to the number of oxygen atoms) of atoms / cm 3 or more, 1 ⁇ 10 19 atoms / cm 3 or more, or 1 ⁇ 10 20 atoms / cm 3 or more.
- TDS analysis Atsushi Nobori spectroscopy analysis
- the total amount of gas released when the measurement sample is subjected to TDS analysis is proportional to the integrated value of the ionic strength of the released gas.
- the total amount of gas released can be calculated by comparison with a standard sample.
- the amount of released oxygen molecules (N O2 ) of the measurement sample is obtained by the following formula: Can do.
- the mass to charge ratio of CH 3 OH is 32 but is not considered here as it is unlikely to exist.
- oxygen molecules containing oxygen atoms with a mass number of 17 and oxygen atoms with a mass number of 18 which are isotopes of oxygen atoms are not considered because the existence ratio in nature is extremely small.
- N O2 N H2 / S H2 ⁇ S O2 ⁇ ⁇
- N H2 is a value obtained by converting hydrogen molecules desorbed from the standard sample by density.
- SH2 is an integral value of ion intensity when the standard sample is subjected to TDS analysis.
- the reference value of the standard sample is N H2 / SH 2 .
- S O2 is an integrated value of ion intensity when the measurement sample is subjected to TDS analysis.
- ⁇ is a coefficient that affects the ionic strength in the TDS analysis.
- the amount of released oxygen is measured using a temperature-programmed desorption analyzer EMD-WA1000S / W manufactured by Electronic Science Co., Ltd. and using a silicon substrate containing a certain amount of hydrogen atoms as a standard sample.
- part of oxygen is detected as oxygen atoms.
- the ratio of oxygen molecules to oxygen atoms can be calculated from the ionization rate of oxygen molecules. Note that since the above ⁇ includes the ionization rate of oxygen molecules, the amount of released oxygen atoms can be estimated by evaluating the amount of released oxygen molecules.
- N 2 O 2 is the amount of released oxygen molecules.
- the amount of release when converted to oxygen atoms is twice the amount of release of oxygen molecules.
- the insulator from which oxygen is released by heat treatment may contain a peroxide radical.
- a peroxide radical means that the spin density resulting from the peroxide radical is 5 ⁇ 10 17 spins / cm 3 or more.
- an insulator containing a peroxide radical may have an asymmetric signal with a g value near 2.01 by an electron spin resonance (ESR) method.
- the insulator 402 may have a function of preventing diffusion of impurities from the substrate 400.
- the semiconductor to be the semiconductor 406a can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- excess oxygen may be included in the semiconductor to be the semiconductor 406a by adding oxygen.
- Oxygen may be added by, for example, an ion implantation method with an acceleration voltage of 2 kV to 10 kV and a dose of 5 ⁇ 10 14 ions / cm 2 to 1 ⁇ 10 17 ions / cm 2 .
- the semiconductor to be the semiconductor 406b can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. Note that the formation of the semiconductor to be the semiconductor 406a and the formation of the semiconductor to be the semiconductor 406b are continuously performed without being exposed to the air, so that contamination of impurities into the film and the interface can be reduced. .
- the hydrogen concentration of the semiconductor to be the semiconductor 406a and the semiconductor to be the semiconductor 406b can be reduced in some cases. In some cases, oxygen vacancies in the semiconductor to be the semiconductor 406a and the semiconductor to be the semiconductor 406b can be reduced.
- the heat treatment may be performed at 250 ° C to 650 ° C, preferably 450 ° C to 600 ° C, more preferably 520 ° C to 570 ° C.
- the heat treatment is performed in an inert gas atmosphere or an atmosphere containing an oxidizing gas at 10 ppm or more, 1% or more, or 10% or more.
- the heat treatment may be performed in a reduced pressure state.
- the heat treatment may be performed in an atmosphere containing an oxidizing gas of 10 ppm or more, 1% or more, or 10% or more in order to supplement the desorbed oxygen after the heat treatment in an inert gas atmosphere.
- an oxidizing gas 10 ppm or more, 1% or more, or 10% or more
- crystallinity of the semiconductor to be the semiconductor 406a and the semiconductor to be the semiconductor 406b can be increased, impurities such as hydrogen and water can be removed, and the like.
- a resist or the like is formed over the semiconductor to be the semiconductor 406b and processed using the resist, so that the semiconductor 406b and the semiconductor 406a are formed (see FIGS. 17A and 17B).
- the conductor can be formed by sputtering, CVD, MBE, PLD, ALD, or the like.
- Examples of the conductor include boron, nitrogen, oxygen, fluorine, silicon, phosphorus, aluminum, titanium, chromium, manganese, cobalt, nickel, copper, zinc, gallium, yttrium, zirconium, molybdenum, ruthenium, silver, indium and tin.
- a conductor containing one or more of tantalum, platinum, strontium, iridium, and tungsten may be used in a single layer or a stacked layer.
- it may be an alloy or a compound, a conductor containing aluminum, a conductor containing copper and titanium, a conductor containing copper and manganese, a conductor containing indium, tin and oxygen, a conductor containing titanium and nitrogen Etc. may be used.
- a conductor containing oxygen is preferably used as the conductor.
- oxygen contained in the conductor is preferably not included uniformly in the film thickness direction but preferably has a region where an oxygen concentration gradient is formed in the film thickness direction. Therefore, for example, when forming a conductor, oxygen is not initially added to the film forming gas, and then oxygen gas is added so that the partial pressure of oxygen gas gradually increases, thereby increasing oxygen in the film thickness direction.
- a conductive film having a concentration gradient can be manufactured.
- oxygen gas is first added, and then oxygen gas is added so that the oxygen gas partial pressure gradually decreases, thereby forming a conductive film having an oxygen concentration gradient in the film thickness direction. It may be produced.
- oxygen may be added by using an ion implantation method, an ion doping method, a plasma treatment method, or the like after the conductor is formed.
- a resist or the like is formed over the conductor and processed using the resist, so that the conductor 416a and the conductor 416b are formed (see FIGS. 18A and 18B).
- oxygen may be added by an ion implantation method, an ion doping method, a plasma treatment method, or the like.
- the conductor 413 is a gate electrode
- the insulator 402 is a gate insulator
- the conductor 416a is a source electrode
- the conductor 416b is a drain electrode
- the semiconductor 436c can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- the surfaces of the semiconductor 406a, the semiconductor 406b, the conductor 416a, and the conductor 416b may be etched before the formation of the semiconductor 436c.
- etching can be performed using plasma containing a rare gas.
- the semiconductor 436c is continuously formed without being exposed to the air, so that impurities can be prevented from entering the interface between the semiconductor 406a, the semiconductor 406b, the conductor 416a, the conductor 416b, and the semiconductor 436c. it can. Impurities existing at the interface between the films may diffuse more easily than the impurities in the film. Therefore, stable electrical characteristics can be imparted to the transistor by reducing mixing of the impurities.
- the insulator 442 is formed.
- the insulator 442 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. Note that the formation of the semiconductor 436c and the insulator 442 can be successively performed without being exposed to the air, so that contamination of impurities into the film and the interface can be reduced.
- an insulator containing boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, lanthanum, neodymium, hafnium, or tantalum is used. Or a single layer or a stacked layer.
- aluminum oxide, magnesium oxide, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, or oxide Tantalum may be used.
- the conductor 434 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. Note that the formation of the insulator 442 and the formation of the conductor 434 are continuously performed without being exposed to the air, whereby contamination of impurities in the film and at the interface can be reduced (FIG. 19 ( (See A) and FIG. 19B.)
- Examples of the conductor 434 include boron, nitrogen, oxygen, fluorine, silicon, phosphorus, aluminum, titanium, chromium, manganese, cobalt, nickel, copper, zinc, gallium, yttrium, zirconium, molybdenum, ruthenium, silver, indium,
- a conductor including one or more of tin, tantalum, platinum, strontium, iridium, and tungsten may be used in a single layer or a stacked layer.
- it may be an alloy or a compound, a conductor containing aluminum, a conductor containing copper and titanium, a conductor containing copper and manganese, a conductor containing indium, tin and oxygen, a conductor containing titanium and nitrogen Etc. may be used.
- a conductor containing oxygen is preferably used as the conductor 434.
- the oxygen contained in the conductor 434 is preferably not included uniformly in the film thickness direction but has a region where an oxygen concentration gradient is formed in the film thickness direction. Therefore, for example, when the conductor 434 is formed, oxygen is not initially added to the film formation gas, and then oxygen gas is added so that the partial pressure of the oxygen gas gradually increases.
- a conductor 434 having an oxygen concentration gradient can be manufactured. Further, in the formation of the conductor, oxygen gas is first added, and then oxygen gas is added so that the partial pressure of the oxygen gas gradually decreases, whereby the conductor 434 having an oxygen concentration gradient in the film thickness direction. May be produced.
- oxygen may be added by an ion implantation method, an ion doping method, a plasma treatment method, or the like.
- a resist or the like is formed over the conductor 434 and processed using the resist, so that the conductor 404 is formed.
- the insulator 442 is processed using the resist or the conductor 404 to form the insulator 412.
- the semiconductor 436c is processed using the resist, the conductor 404, or the insulator 412 to form the semiconductor 406c.
- the semiconductor 406c, the insulator 412, and the conductor 404 have the same shape when viewed from above, the transistor according to one embodiment of the present invention is not limited to this shape.
- the semiconductor 406c, the insulator 412, and the conductor 404 may be processed using different resists.
- a conductor to be the conductor 404 may be formed, or after forming the conductor 404, a resist or the like is separately formed over the insulator to be the insulator 412. May be.
- the semiconductor 406c may be connected to an adjacent transistor or the like (see FIGS. 20A and 20B).
- oxygen may be added by an ion implantation method, an ion doping method, a plasma treatment method, or the like.
- an insulator may be formed.
- the insulator can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- an insulator containing boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, lanthanum, neodymium, hafnium or tantalum A single layer or a stacked layer may be used.
- an insulator containing aluminum oxide, silicon nitride oxide, silicon nitride, gallium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide or tantalum oxide is preferably used in a single layer or a stacked layer. That's fine.
- the insulator preferably has a function as a barrier layer.
- the insulator has a function of blocking oxygen or / and hydrogen, for example.
- the insulator preferably has a higher ability to block oxygen and / or hydrogen than the insulator 402 or the insulator 412, for example.
- the transistor 103 according to one embodiment of the present invention can be manufactured.
- the electric field of the conductor 404 and the conductor 413 can electrically surround the semiconductor 406b (the structure of the transistor that electrically surrounds the semiconductor by the electric field generated from the conductor is (Surrounded channel (s-channel) structure). Therefore, a channel is formed in the entire semiconductor 406b (upper surface, lower surface, and side surface). In the s-channel structure, a large current can flow between the source and the drain of the transistor, and a current (on-state current) during conduction can be increased.
- the semiconductor 406b may have a thickness of 10 nm or more, preferably 20 nm or more, more preferably 40 nm or more, more preferably 100 nm or more.
- the semiconductor 406b having a region with a thickness of 300 nm or less, preferably 200 nm or less, and more preferably 150 nm or less may be used.
- the s-channel structure can be said to be a structure suitable for a miniaturized transistor.
- a semiconductor device including the transistor can be a highly integrated semiconductor device with high integration.
- the transistor has a region with a channel length of preferably 40 nm or less, more preferably 30 nm or less, more preferably 20 nm or less, and the transistor has a channel width of preferably 40 nm or less, more preferably 30 nm or less, and more.
- it has a region of 20 nm or less.
- the conductor 413 is not necessarily formed (see FIG. 21A).
- the insulator 412 and the semiconductor 406c may protrude from the conductor 404 (see FIG. 21B).
- the insulator 442 and the semiconductor 436c are not necessarily processed (see FIG. 21C).
- the width of the conductor 413 in the A1-A2 cross section may be larger than that of the semiconductor 406b (see FIG. 22A).
- the conductor 413 and the conductor 404 may be in contact with each other through an opening (see FIG. 22B).
- the conductor 404 is not necessarily provided (see FIG. 22C). .
- the transistor in this embodiment has a structure in which the top surface of the oxide semiconductor is in contact with the source electrode and the drain electrode (also referred to as a top contact type), the invention is not limited thereto.
- a transistor having a structure in which a lower surface of an oxide semiconductor is in contact with a source electrode and a drain electrode also referred to as a bottom contact type may be used.
- the transistor in this embodiment has a structure in which the gate electrode, the source electrode, and the drain electrode partially overlap with each other, the invention is not limited thereto.
- a structure in which a gate electrode does not overlap with a source electrode and a drain electrode may be employed.
- the electrical characteristics of the transistor can be improved in some cases by placing the semiconductor 406a and the semiconductor 406c above and below the semiconductor 406b.
- the semiconductor 406b is an oxide semiconductor containing indium, for example.
- the carrier mobility electron mobility
- the semiconductor 406b preferably contains an element M.
- the element M is preferably aluminum, gallium, yttrium, tin, or the like.
- Other elements applicable to the element M include boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, magnesium, tungsten, and the like.
- the element M may be a combination of a plurality of the aforementioned elements.
- the element M is an element having a high binding energy with oxygen, for example.
- the element M is an element having a function of increasing the energy gap of the oxide semiconductor, for example.
- the semiconductor 406b preferably contains zinc. An oxide semiconductor may be easily crystallized when it contains zinc.
- the semiconductor 406b is not limited to the oxide semiconductor containing indium.
- the semiconductor 406b may be an oxide semiconductor containing zinc, an oxide semiconductor containing gallium, an oxide semiconductor containing tin, or the like that does not contain indium, such as zinc tin oxide and gallium tin oxide.
- an oxide with a wide energy gap is used, for example.
- the energy gap of the semiconductor 406b is, for example, 2.5 eV to 4.2 eV, preferably 2.8 eV to 3.8 eV, and more preferably 3 eV to 3.5 eV.
- the semiconductor 406a and the semiconductor 406c are oxide semiconductors including one or more elements other than oxygen included in the semiconductor 406b or two or more elements. Since the semiconductor 406a and the semiconductor 406c are composed of one or more elements other than oxygen constituting the semiconductor 406b, or two or more elements, defect states are formed at the interface between the semiconductor 406a and the semiconductor 406b and at the interface between the semiconductor 406b and the semiconductor 406c. The position is difficult to form.
- the semiconductor 406a, the semiconductor 406b, and the semiconductor 406c preferably contain at least indium.
- the semiconductor 406a is an In—M—Zn oxide and the sum of In and M is 100 atomic%
- In is preferably less than 50 atomic%
- M is higher than 50 atomic%, and more preferably In is less than 25 atomic%.
- M is higher than 75 atomic%.
- the semiconductor 406b is an In—M—Zn oxide
- the In is preferably higher than 25 atomic%
- the M is lower than 75 atomic%, and more preferably, In is higher than 34 atomic%.
- M is less than 66 atomic%.
- the semiconductor 406c is an In—M—Zn oxide
- In is preferably less than 50 atomic%
- M is higher than 50 atomic%
- more preferably In is less than 25 atomic%.
- M is higher than 75 atomic%.
- the semiconductor 406c may be formed using the same kind of oxide as the semiconductor 406a.
- the semiconductor 406a and / or the semiconductor 406c may not contain indium in some cases.
- the semiconductor 406a and / or the semiconductor 406c may be gallium oxide.
- the number of atoms of each element included in the semiconductor 406a, the semiconductor 406b, and the semiconductor 406c may not be a simple integer ratio.
- an oxide having an electron affinity higher than those of the semiconductor 406a and the semiconductor 406c is used.
- the semiconductor 406b an oxide having an electron affinity higher than that of the semiconductor 406a and the semiconductor 406c by 0.07 eV to 1.3 eV, preferably 0.1 eV to 0.7 eV, and more preferably 0.15 eV to 0.4 eV.
- the electron affinity is an energy difference between the vacuum level and the lower end of the conduction band.
- the semiconductor 406c preferably contains indium gallium oxide.
- the gallium atom ratio [Ga / (In + Ga)] is, for example, 70% or more, preferably 80% or more, and more preferably 90% or more.
- a mixed region of the semiconductor 406a and the semiconductor 406b may be provided between the semiconductor 406a and the semiconductor 406b. Further, in some cases, there is a mixed region of the semiconductor 406b and the semiconductor 406c between the semiconductor 406b and the semiconductor 406c.
- the mixed region has a low density of defect states. Therefore, the stack of the semiconductors 406a, 406b, and 406c has a band structure in which energy continuously changes (also referred to as a continuous junction) in the vicinity of each interface (see FIG. 23). Note that in some cases, the interfaces of the semiconductor 406a, the semiconductor 406b, and the semiconductor 406c cannot be clearly identified.
- the on-state current of the transistor can be increased as the factor that hinders the movement of electrons is reduced. For example, when there is no factor that hinders the movement of electrons, it is estimated that electrons move efficiently. Electron movement is inhibited, for example, even when the physical unevenness of the channel formation region is large.
- the root mean square (RMS) roughness of the upper surface or the lower surface of the semiconductor 406b (formation surface, here, the semiconductor 406a) in a range of 1 ⁇ m ⁇ 1 ⁇ m is used.
- the thickness may be less than 1 nm, preferably less than 0.6 nm, more preferably less than 0.5 nm, and more preferably less than 0.4 nm.
- the average surface roughness (also referred to as Ra) in the range of 1 ⁇ m ⁇ 1 ⁇ m is less than 1 nm, preferably less than 0.6 nm, more preferably less than 0.5 nm, and more preferably less than 0.4 nm.
- the maximum height difference (also referred to as PV) in the range of 1 ⁇ m ⁇ 1 ⁇ m is less than 10 nm, preferably less than 9 nm, more preferably less than 8 nm, and more preferably less than 7 nm.
- the RMS roughness, Ra, and PV can be measured using a scanning probe microscope system SPA-500 manufactured by SII Nano Technology.
- the thickness of the semiconductor 406c is preferably as small as possible.
- the semiconductor 406c may have a region of less than 10 nm, preferably 5 nm or less, and more preferably 3 nm or less.
- the semiconductor 406c has a function of blocking entry of elements other than oxygen (such as hydrogen and silicon) included in the adjacent insulator into the semiconductor 406b where a channel is formed. Therefore, the semiconductor 406c preferably has a certain thickness.
- the semiconductor 406c may have a region with a thickness of 0.3 nm or more, preferably 1 nm or more, and more preferably 2 nm or more.
- the semiconductor 406c preferably has a property of blocking oxygen in order to suppress outward diffusion of oxygen released from the insulator 402 and the like.
- the semiconductor 406a is preferably thick and the semiconductor 406c is thin.
- the semiconductor 406a may have a region with a thickness of 10 nm or more, preferably 20 nm or more, more preferably 40 nm or more, more preferably 60 nm or more.
- the semiconductor 406a By increasing the thickness of the semiconductor 406a, the distance from the interface between the adjacent insulator and the semiconductor 406a to the semiconductor 406b where a channel is formed can be increased.
- the semiconductor 406a having a region with a thickness of 200 nm or less, preferably 120 nm or less, and more preferably 80 nm or less may be used.
- 1 ⁇ 10 16 atoms / cm 3 or more and 1 ⁇ 10 19 atoms / cm 3 or less preferably Has a region having a silicon concentration of 1 ⁇ 10 16 atoms / cm 3 or more and 5 ⁇ 10 18 atoms / cm 3 or less, more preferably 1 ⁇ 10 16 atoms / cm 3 or more and 2 ⁇ 10 18 atoms / cm 3 or less.
- SIMS 406b and 406c in SIMS, 1 ⁇ 10 16 atoms / cm 3 or more and 1 ⁇ 10 19 atoms / cm 3 or less, preferably 1 ⁇ 10 16 atoms / cm 3 or more and 5 ⁇ 10 18 atoms or less. / Cm 3 or less, more preferably a region having a silicon concentration of 1 ⁇ 10 16 atoms / cm 3 or more and 2 ⁇ 10 18 atoms / cm 3 or less.
- the semiconductor 406a and the semiconductor 406c each have a SIMS of 1 ⁇ 10 16 atoms / cm 3 to 2 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 16 atoms / cm 3 to 5 ⁇ 10 19 atoms / cm 3 , More preferably, a region having a hydrogen concentration of 1 ⁇ 10 16 atoms / cm 3 to 1 ⁇ 10 19 atoms / cm 3 is more preferably 1 ⁇ 10 16 atoms / cm 3 to 5 ⁇ 10 18 atoms / cm 3.
- SIMS 1 ⁇ 10 16 atoms / cm 3 to 2 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 16 atoms / cm 3 to 5 ⁇ 10 19 atoms / cm 3 , More preferably, a region having a hydrogen concentration of 1 ⁇ 10 16 atoms / cm 3 to 1 ⁇ 10 19 atoms / cm 3 is more preferably 1 ⁇ 10 16 atoms / cm
- the semiconductor 406a and the semiconductor 406c each have a SIMS of 1 ⁇ 10 15 atoms / cm 3 to 5 ⁇ 10 19 atoms / cm 3 , preferably 1 ⁇ 10 15 atoms / cm 3 to 5 ⁇ 10 18 atoms / cm 3 , More preferably, a region having a nitrogen concentration of 1 ⁇ 10 15 atoms / cm 3 to 1 ⁇ 10 18 atoms / cm 3 is more preferably 1 ⁇ 10 15 atoms / cm 3 to 5 ⁇ 10 17 atoms / cm 3.
- SIMS 1 ⁇ 10 15 atoms / cm 3 to 5 ⁇ 10 19 atoms / cm 3 , preferably 1 ⁇ 10 15 atoms / cm 3 to 5 ⁇ 10 18 atoms / cm 3 , More preferably, a region having a nitrogen concentration of 1 ⁇ 10 15 atoms / cm 3 to 1 ⁇ 10 18 atoms / cm 3 is more preferably 1 ⁇ 10 15 atoms / cm
- the above three-layer structure is an example.
- a two-layer structure without the semiconductor 406a or the semiconductor 406c may be used.
- a four-layer structure including any one of the semiconductors exemplified as the semiconductor 406a, the semiconductor 406b, and the semiconductor 406c above or below the semiconductor 406a or above or below the semiconductor 406c may be employed.
- An oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor.
- a CAAC-OS C Axis Crystalline Oxide Semiconductor
- a polycrystalline oxide semiconductor a microcrystalline oxide semiconductor, an amorphous oxide semiconductor, and the like can be given.
- oxide semiconductors are classified into amorphous oxide semiconductors and other crystalline oxide semiconductors.
- a crystalline oxide semiconductor include a single crystal oxide semiconductor, a CAAC-OS, a polycrystalline oxide semiconductor, and a microcrystalline oxide semiconductor.
- CAAC-OS can also be referred to as an oxide semiconductor including CANC (C-Axis aligned nanocrystals).
- the CAAC-OS is one of oxide semiconductors having a plurality of c-axis aligned crystal parts (also referred to as pellets).
- a plurality of pellets can be confirmed by observing a combined analysis image (also referred to as a high-resolution TEM image) of a CAAC-OS bright field image and a diffraction pattern with a transmission electron microscope (TEM: Transmission Electron Microscope). .
- TEM Transmission Electron Microscope
- the boundary between pellets that is, the crystal grain boundary (also referred to as grain boundary) cannot be clearly confirmed. Therefore, it can be said that the CAAC-OS does not easily lower the electron mobility due to the crystal grain boundary.
- FIG. 24A illustrates a high-resolution TEM image of a cross section of the CAAC-OS which is observed from a direction substantially parallel to the sample surface.
- a spherical aberration correction function was used for observation of the high-resolution TEM image.
- a high-resolution TEM image using the spherical aberration correction function is particularly referred to as a Cs-corrected high-resolution TEM image.
- Acquisition of a Cs-corrected high-resolution TEM image can be performed by, for example, an atomic resolution analytical electron microscope JEM-ARM200F manufactured by JEOL Ltd.
- FIG. 24B shows a Cs-corrected high-resolution TEM image obtained by enlarging the region (1) in FIG. FIG. 24B shows that metal atoms are arranged in a layered manner in a pellet.
- the arrangement of each layer of metal atoms reflects unevenness on a surface (also referred to as a formation surface) or an upper surface where a CAAC-OS film is formed, and is parallel to the formation surface or upper surface of the CAAC-OS.
- the CAAC-OS has a characteristic atomic arrangement.
- FIG. 24C shows a characteristic atomic arrangement with auxiliary lines. 24B and 24C, it can be seen that the size of one pellet is about 1 nm to 3 nm, and the size of the gap generated by the inclination between the pellet and the pellet is about 0.8 nm. Therefore, the pellet can also be referred to as a nanocrystal (nc).
- nc nanocrystal
- the layout of the CAAC-OS pellets 5100 on the substrate 5120 is schematically shown as a structure in which bricks or blocks are stacked (FIG. 24D). reference.).
- a portion where an inclination is generated between pellets observed in FIG. 24C corresponds to a region 5161 illustrated in FIG.
- FIG. 25A shows a Cs-corrected high-resolution TEM image of the plane of the CAAC-OS observed from a direction substantially perpendicular to the sample surface.
- the Cs-corrected high-resolution TEM images obtained by enlarging the region (1), region (2), and region (3) in FIG. 25A are shown in FIGS. 25B, 25C, and 25D, respectively. Show. From FIG. 25B, FIG. 25C, and FIG. 25D, it can be confirmed that the metal atoms are arranged in a triangular shape, a quadrangular shape, or a hexagonal shape in the pellet. However, there is no regularity in the arrangement of metal atoms between different pellets.
- CAAC-OS analyzed by X-ray diffraction X-ray diffraction
- XRD X-Ray Diffraction
- a peak appears at a diffraction angle (2 ⁇ ) of around 31 ° as illustrated in FIG. There is. Since this peak is attributed to the (009) plane of the InGaZnO 4 crystal, the CAAC-OS crystal has c-axis orientation, and the c-axis is oriented in a direction substantially perpendicular to the formation surface or the top surface. It can be confirmed.
- a peak may also appear when 2 ⁇ is around 36 °.
- a peak at 2 ⁇ of around 36 ° indicates that a crystal having no c-axis alignment is included in part of the CAAC-OS.
- 2 ⁇ has a peak in the vicinity of 31 °, and 2 ⁇ has no peak in the vicinity of 36 °.
- a CAAC-OS analyzed by electron diffraction will be described.
- a diffraction pattern (a limited-field transmission electron diffraction pattern as illustrated in FIG. Say) may appear.
- This diffraction pattern includes spots caused by the (009) plane of the InGaZnO 4 crystal. Therefore, electron diffraction shows that the pellets included in the CAAC-OS have c-axis alignment, and the c-axis is in a direction substantially perpendicular to the formation surface or the top surface.
- FIG. 27B shows a diffraction pattern obtained when an electron beam with a probe diameter of 300 nm is incident on the same sample in a direction perpendicular to the sample surface.
- a ring-shaped diffraction pattern is confirmed from FIG. Therefore, electron diffraction shows that the a-axis and the b-axis of the pellet included in the CAAC-OS have no orientation.
- the first ring in FIG. 27B is considered to be caused by the (010) plane and the (100) plane of InGaZnO 4 crystal.
- the second ring in FIG. 27B is considered to be due to the (110) plane or the like.
- a CAAC-OS is an oxide semiconductor with a low density of defect states. Examples of defects in the oxide semiconductor include defects due to impurities and oxygen vacancies. Therefore, the CAAC-OS can also be referred to as an oxide semiconductor with a low impurity concentration. A CAAC-OS can also be referred to as an oxide semiconductor with few oxygen vacancies.
- An impurity contained in the oxide semiconductor might serve as a carrier trap or a carrier generation source.
- oxygen vacancies in the oxide semiconductor may serve as carrier traps or may serve as carrier generation sources by capturing hydrogen.
- the impurity means an element other than the main components of the oxide semiconductor, such as hydrogen, carbon, silicon, or a transition metal element.
- an element such as silicon which has a stronger bonding force with oxygen than a metal element included in an oxide semiconductor, disturbs the atomic arrangement of the oxide semiconductor by depriving the oxide semiconductor of oxygen, thereby reducing crystallinity. It becomes a factor.
- heavy metals such as iron and nickel, argon, carbon dioxide, and the like have large atomic radii (or molecular radii), which disturbs the atomic arrangement of the oxide semiconductor and decreases crystallinity.
- An oxide semiconductor with a low defect level density (low oxygen vacancies) can have a low carrier density.
- Such an oxide semiconductor is referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
- the CAAC-OS has a low impurity concentration and a low density of defect states. That is, it is likely to be a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor. Therefore, a transistor using the CAAC-OS rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative.
- a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has few carrier traps. The charge trapped in the carrier trap of the oxide semiconductor takes a long time to be released and may behave as if it were a fixed charge. Therefore, a transistor including an oxide semiconductor with a high impurity concentration and a high density of defect states may have unstable electrical characteristics.
- a transistor using a CAAC-OS has a small change in electrical characteristics and has high reliability.
- CAAC-OS since the CAAC-OS has a low defect level density, carriers generated by light irradiation or the like are rarely trapped in the defect level. Therefore, a transistor using the CAAC-OS has little change in electrical characteristics due to irradiation with visible light or ultraviolet light.
- Microcrystalline oxide semiconductor ⁇ Microcrystalline oxide semiconductor> Next, a microcrystalline oxide semiconductor will be described.
- a microcrystalline oxide semiconductor has a region where a crystal part can be confirmed and a region where a clear crystal part cannot be confirmed in a high-resolution TEM image.
- a crystal part included in the microcrystalline oxide semiconductor has a size of 1 nm to 100 nm, or 1 nm to 10 nm.
- an oxide semiconductor including a nanocrystal that is a microcrystal of 1 nm to 10 nm, or 1 nm to 3 nm is referred to as an nc-OS (nanocrystalline Oxide Semiconductor).
- the nc-OS may not be able to clearly confirm a crystal grain boundary in a high-resolution TEM image.
- the nanocrystal may have the same origin as the pellet in the CAAC-OS. Therefore, the crystal part of nc-OS is sometimes referred to as a pellet below.
- the nc-OS has periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
- the nc-OS has no regularity in crystal orientation between different pellets. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS may not be distinguished from an amorphous oxide semiconductor depending on an analysis method. For example, when structural analysis is performed on the nc-OS using an XRD apparatus using X-rays having a diameter larger than that of the pellet, a peak indicating a crystal plane is not detected in the analysis by the out-of-plane method.
- a diffraction pattern such as a halo pattern is observed.
- nanobeam electron diffraction is performed on the nc-OS using an electron beam having a probe diameter that is close to the pellet size or smaller than the pellet size, spots are observed.
- a region with high luminance may be observed like a circle (in a ring shape).
- a plurality of spots may be observed in the ring-shaped region.
- the nc-OS since the crystal orientation is not regular between the pellets (nanocrystals), the nc-OS has an oxide semiconductor having RANC (Random Aligned nanocrystals), or NANC (Non-Aligned nanocrystals). It can also be called an oxide semiconductor.
- RANC Random Aligned nanocrystals
- NANC Non-Aligned nanocrystals
- the nc-OS is an oxide semiconductor that has higher regularity than an amorphous oxide semiconductor. Therefore, the nc-OS has a lower density of defect states than an amorphous oxide semiconductor. Note that the nc-OS does not have regularity in crystal orientation between different pellets. Therefore, the nc-OS has a higher density of defect states than the CAAC-OS.
- An amorphous oxide semiconductor is an oxide semiconductor in which atomic arrangement in a film is irregular and does not have a crystal part.
- An example is an oxide semiconductor having an amorphous state such as quartz.
- a structure having no order in the atomic arrangement may be referred to as a complete amorphous structure.
- a structure that does not have long-range order but may have order in a range from a certain atom to the nearest atom or the second adjacent atom may be referred to as an amorphous structure. Therefore, according to the strictest definition, an oxide semiconductor having order in the atomic arrangement cannot be called an amorphous oxide semiconductor. At least an oxide semiconductor having long-range order cannot be called an amorphous oxide semiconductor.
- the CAAC-OS and the nc-OS cannot be referred to as an amorphous oxide semiconductor or a completely amorphous oxide semiconductor because of having a crystal part.
- an oxide semiconductor may have a structure between the nc-OS and an amorphous oxide semiconductor.
- An oxide semiconductor having such a structure is particularly referred to as an amorphous-like oxide semiconductor (a-like OS).
- a void (also referred to as a void) may be observed in a high-resolution TEM image. Moreover, in a high-resolution TEM image, it has the area
- the a-like OS Since it has a void, the a-like OS has an unstable structure.
- the a-like OS has an unstable structure as compared with the CAAC-OS and the nc-OS, a change in structure due to electron irradiation is shown.
- sample A As samples for electron irradiation, an a-like OS (referred to as sample A), nc-OS (referred to as sample B), and CAAC-OS (referred to as sample C) are prepared. Each sample is an In—Ga—Zn oxide.
- the determination of which part is regarded as one crystal part may be performed as follows.
- the unit cell of an InGaZnO 4 crystal has a structure in which three In—O layers and six Ga—Zn—O layers have a total of nine layers stacked in the c-axis direction.
- the spacing between these adjacent layers is about the same as the lattice spacing (also referred to as d value) of the (009) plane, and the value is determined to be 0.29 nm from crystal structure analysis. Therefore, a portion where the interval between lattice fringes is 0.28 nm or more and 0.30 nm or less can be regarded as a crystal part of InGaZnO 4 .
- the lattice fringes correspond to the ab plane of the InGaZnO 4 crystal.
- FIG. 28 is an example in which the average size of the crystal parts (from 22 to 45) of each sample was examined. However, the length of the lattice fringes described above is the size of the crystal part. From FIG. 28, it can be seen that in the a-like OS, the crystal part becomes larger according to the cumulative dose of electrons. Specifically, as shown by (1) in FIG. 28, a crystal portion (also referred to as an initial nucleus) having a size of about 1.2 nm at the initial stage of observation by TEM has a cumulative irradiation dose of 4.2. It can be seen that the film grows to a size of about 2.6 nm at ⁇ 10 8 e ⁇ / nm 2 .
- the crystal part sizes of the nc-OS and the CAAC-OS are about 1.4 nm regardless of the cumulative electron dose. And about 2.1 nm.
- the crystal part may be grown by electron irradiation.
- the crystal part is hardly grown by electron irradiation. That is, it can be seen that the a-like OS has an unstable structure as compared with the nc-OS and the CAAC-OS.
- the a-like OS has a lower density than the nc-OS and the CAAC-OS.
- the density of the a-like OS is 78.6% or more and less than 92.3% of the density of the single crystal having the same composition.
- the density of the nc-OS and the density of the CAAC-OS are 92.3% or more and less than 100% of the density of the single crystal having the same composition.
- An oxide semiconductor that is less than 78% of the density of a single crystal is difficult to form.
- the density of single crystal InGaZnO 4 having a rhombohedral structure is 6.357 g / cm 3 .
- the density of a-like OS is 5.0 g / cm 3 or more and less than 5.9 g / cm 3.
- the density of the nc-OS and the density of the CAAC-OS is 5.9 g / cm 3 or more and 6.3 / less than cm 3 .
- the density corresponding to the single crystal in a desired composition can be estimated by combining single crystals having different compositions at an arbitrary ratio. What is necessary is just to estimate the density corresponding to the single crystal of a desired composition using a weighted average with respect to the ratio which combines the single crystal from which a composition differs. However, the density is preferably estimated by combining as few kinds of single crystals as possible.
- oxide semiconductors have various structures and various properties.
- the oxide semiconductor may be a stacked film including two or more of an amorphous oxide semiconductor, an a-like OS, a microcrystalline oxide semiconductor, and a CAAC-OS, for example.
- FIG. 29A, FIG. 30A, FIG. 31A, FIG. 32A, FIG. 33A, FIG. 34A, and FIG. 35A illustrate a method for manufacturing a transistor. It is a top view. In each top view, an alternate long and short dash line F1-F2 and an alternate long and short dash line F3-F4 are described, and cross-sectional views corresponding thereto are shown in FIGS. 29B, 30B, 31B, and 32B. 33 (B), FIG. 34 (B) and FIG. 35 (B).
- the substrate 500 is prepared.
- the description of the substrate 400 is referred to.
- the conductor can be formed by sputtering, CVD, MBE, PLD, ALD, or the like.
- a resist or the like is formed over the conductor and processed using the resist, so that the conductor 513 is formed.
- the insulator can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- etching is performed from the upper surface to the lower surface of the insulator so as to be in a shape parallel to the lower surface of the substrate 500, thereby exposing the conductor 513 and forming the insulator 503 (FIG. 29A). And FIG. 29B).
- the insulator 503 By forming the insulator 503 by such a method, the height of the upper surface of the conductor 513 and the height of the upper surface of the insulator 503 can be made comparable. Therefore, it is possible to suppress a shape defect in a later process.
- the insulator 502 is formed (see FIGS. 30A and 30B).
- the insulator 502 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- the description of the insulator 402 is referred to.
- the semiconductor 536a can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- the description of the semiconductor to be the semiconductor 406a is referred to.
- excess oxygen may be included in the semiconductor 536a by adding oxygen.
- Oxygen may be added by, for example, an ion implantation method with an acceleration voltage of 2 kV to 10 kV and a dose of 5 ⁇ 10 14 ions / cm 2 to 1 ⁇ 10 17 ions / cm 2 .
- the semiconductor 536b can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- the description of the semiconductor to be the semiconductor 406b is referred to. Note that the semiconductor film 536a and the semiconductor film 536b are formed in succession without being exposed to the air, whereby entry of impurities into the film and the interface can be reduced.
- the heat treatment may be performed at 250 ° C to 650 ° C, preferably 450 ° C to 600 ° C, more preferably 520 ° C to 570 ° C.
- the heat treatment is performed in an inert gas atmosphere or an atmosphere containing an oxidizing gas at 10 ppm or more, 1% or more, or 10% or more.
- the heat treatment may be performed in a reduced pressure state.
- the heat treatment may be performed in an atmosphere containing an oxidizing gas of 10 ppm or more, 1% or more, or 10% or more in order to supplement the desorbed oxygen after the heat treatment in an inert gas atmosphere.
- the conductor can be formed by sputtering, CVD, MBE, PLD, ALD, or the like.
- CVD chemical vapor deposition
- MBE physical vapor deposition
- PLD physical vapor deposition
- ALD atomic layer deposition
- the description of the conductor to be the conductor 416a and the conductor 416b is referred to.
- a resist or the like is formed over the conductor and processed using the resist to form the conductor 516a and the conductor 516b (see FIGS. 31A and 31B).
- a resist or the like is formed over the semiconductor 536b and processed using the resist, the conductor 516a, and the conductor 516b, so that the semiconductor 506b and the semiconductor 506a are formed (see FIGS. 32A and 32B). .
- the conductor 516a, the conductor 516b, the semiconductor 506a, and the semiconductor 506b may be formed by the following method after the conductor is formed.
- a resist or the like is formed over the conductor and processed using the resist to form the conductor 516, the semiconductor 506b, and the semiconductor 506a (see FIGS. 35A and 35B). At this time, the semiconductor 506b and the semiconductor 506a may be processed using the conductor 516 after the resist is removed.
- a resist or the like is formed over the conductor 516 and processed using the resist, so that the conductor 516a and the conductor 516b are formed (see FIGS. 32A and 32B).
- the semiconductor 536c can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- the description of the semiconductor 436c is referred to.
- the insulator 542 is formed.
- the insulator 542 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- the description of the insulator 442 is referred to.
- the conductor 534 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- the description of the conductor 434 is referred to.
- a resist or the like is formed over the conductor 534 and processed using the resist, so that the conductor 504 is formed.
- the insulator 542 is processed using the resist or the conductor 504, so that the insulator 512 is formed.
- the semiconductor 536c is processed using the resist, the conductor 504, or the insulator 542, so that the semiconductor 506c is formed (see FIGS. 34A and 34B). Note that here, the semiconductor 506c, the insulator 512, and the conductor 504 are processed so as to have the same shape when viewed from above, but the shape is not limited thereto. For example, the insulator 512 and the conductor 504 may be processed using different resists.
- a conductor to be the conductor 504 may be formed, or after forming the conductor 504, a resist or the like is separately formed over the insulator to be the insulator 512. May be.
- the semiconductor 506c may be connected to an adjacent transistor or the like.
- an insulator may be formed.
- the insulator can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
- an insulator containing boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, lanthanum, neodymium, hafnium or tantalum A single layer or a stacked layer may be used.
- an insulator containing aluminum oxide, silicon nitride oxide, silicon nitride, gallium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide or tantalum oxide is preferably used in a single layer or a stacked layer. That's fine.
- the insulator preferably has a function as a barrier layer.
- the insulator has a function of blocking oxygen or / and hydrogen, for example.
- the insulator preferably has a higher ability to block oxygen and / or hydrogen than the insulator 502 or the insulator 512, for example.
- the transistor according to one embodiment of the present invention can be manufactured.
- the transistor has an s-channel structure. Further, an electric field from the conductor 504 and the conductor 513 is unlikely to be inhibited by the conductor 516a and the conductor 516b on the side surface of the semiconductor 506b.
- the conductor 513 is not necessarily formed (see FIG. 36A).
- the insulator 512 and the semiconductor 506c may protrude from the conductor 504 (see FIG. 36B).
- the insulator 542 and the semiconductor 536c are not necessarily processed (see FIG. 36C).
- the width of the conductor 513 in the F1-F2 cross section may be larger than that of the semiconductor 506b (see FIG. 37A).
- the conductor 513 and the conductor 504 may be in contact with each other through an opening (see FIG. 37B).
- the conductor 504 is not necessarily provided (see FIG. 37C). .
- FIG. 38A shows a structure of a so-called CMOS inverter in which a p-channel transistor 2200 and an n-channel transistor 2100 are connected in series and their gates are connected.
- CMOS inverter As the n-channel transistor 2100, a transistor including an oxide semiconductor is preferably used. Thereby, power consumption in the CMOS inverter circuit can be reduced.
- CMOS analog switch ⁇ CMOS analog switch>
- the circuit diagram illustrated in FIG. 38B illustrates a structure in which the sources and drains of the transistors 2100 and 2200 are connected to each other. With such a configuration, it can function as a so-called CMOS analog switch.
- CMOS analog switch As the n-channel transistor 2100, a transistor including an oxide semiconductor is preferably used.
- FIG. 39 is a cross-sectional view of the semiconductor device corresponding to FIG.
- the semiconductor device illustrated in FIG. 39 includes a transistor 2200 and a transistor 2100.
- the transistor 2100 is provided above the transistor 2200.
- the semiconductor device according to one embodiment of the present invention is not limited thereto.
- the transistor illustrated in FIGS. 20, 21, 22, 36, or 37 may be used as the transistor 2100. Therefore, for the transistor 2100, the above description of the transistor is referred to as appropriate.
- a transistor 2200 illustrated in FIG. 39 is a transistor using a semiconductor substrate 450.
- the transistor 2200 includes a region 472a in the semiconductor substrate 450, a region 472b in the semiconductor substrate 450, an insulator 462, and a conductor 454.
- the region 472a and the region 472b function as a source region and a drain region.
- the insulator 462 functions as a gate insulator.
- the conductor 454 functions as a gate electrode. Therefore, the resistance of the channel formation region can be controlled by the potential applied to the conductor 454. That is, conduction / non-conduction between the region 472a and the region 472b can be controlled by a potential applied to the conductor 454.
- a single semiconductor substrate such as silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide may be used.
- a single crystal silicon substrate is preferably used as the semiconductor substrate 450.
- a semiconductor substrate having an impurity imparting n-type conductivity As the semiconductor substrate 450, a semiconductor substrate having an impurity imparting n-type conductivity is used. However, as the semiconductor substrate 450, a semiconductor substrate having an impurity imparting p-type conductivity may be used. In that case, a well having an impurity imparting n-type conductivity may be provided in a region to be the transistor 2200. Alternatively, the semiconductor substrate 450 may be i-type.
- the upper surface of the semiconductor substrate 450 preferably has a (110) plane.
- the on-state characteristics of the transistor 2200 can be improved.
- the region 472a and the region 472b are regions having an impurity imparting p-type conductivity. In this manner, the transistor 2200 constitutes a p-channel transistor.
- the transistor 2200 is separated from an adjacent transistor by the region 460 or the like.
- the region 460 is a region having an insulating property.
- a semiconductor device illustrated in FIG. 39 includes an insulator 464, an insulator 466, an insulator 468, a conductor 480a, a conductor 480b, a conductor 480c, a conductor 478a, a conductor 478b, and a conductor 478c, a conductor 476a, a conductor 476b, a conductor 474a, a conductor 474b, a conductor 474c, a conductor 496a, a conductor 496b, a conductor 496c, a conductor 496d, and a conductor 498a, a conductor 498b, a conductor 498c, an insulator 490, an insulator 492, and an insulator 494 are included.
- the insulator 464 is provided over the transistor 2200.
- the insulator 466 is provided over the insulator 464.
- the insulator 468 is provided over the insulator 466.
- the insulator 490 is provided over the insulator 468.
- the transistor 2100 is provided over the insulator 490.
- the insulator 492 is provided over the transistor 2100.
- the insulator 494 is provided over the insulator 492.
- the insulator 464 includes an opening reaching the region 472a, an opening reaching the region 472b, and an opening reaching the conductor 454.
- a conductor 480a, a conductor 480b, or a conductor 480c is embedded in each opening.
- the insulator 466 includes an opening reaching the conductor 480a, an opening reaching the conductor 480b, and an opening reaching the conductor 480c.
- a conductor 478a, a conductor 478b, or a conductor 478c is embedded in each opening.
- the insulator 468 includes an opening reaching the conductor 478b and an opening reaching the conductor 478c. In addition, a conductor 476a or a conductor 476b is embedded in each opening.
- the insulator 490 includes an opening overlapping with a channel formation region of the transistor 2100, an opening reaching the conductor 476a, and an opening reaching the conductor 476b.
- a conductor 474a, a conductor 474b, or a conductor 474c is embedded in each opening.
- the conductor 474a may function as the gate electrode of the transistor 2100.
- electrical characteristics such as a threshold voltage of the transistor 2100 may be controlled by applying a certain potential to the conductor 474a.
- the conductor 474a and the conductor 404 functioning as a gate electrode of the transistor 2100 may be electrically connected.
- the on-state current of the transistor 2100 can be increased.
- the punch-through phenomenon can be suppressed, electrical characteristics in the saturation region of the transistor 2100 can be stabilized.
- the insulator 492 includes an opening reaching the conductor 474b through the conductor 516b which is one of the source electrode and the drain electrode of the transistor 2100 and the conductor 516a which is the other of the source electrode and the drain electrode of the transistor 2100.
- a conductor 496a, a conductor 496b, a conductor 496c, or a conductor 496d is embedded in each opening. Note that each opening may be provided through an opening further included in any of the components such as the transistor 2100.
- the insulator 494 includes an opening reaching the conductor 496a, an opening reaching the conductor 496b and the conductor 496d, and an opening reaching the conductor 496c.
- a conductor 498a, a conductor 498b, or a conductor 498c is embedded in each opening.
- insulator 464, the insulator 466, the insulator 468, the insulator 490, the insulator 492, and the insulator 494 for example, boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon,
- An insulator containing gallium, germanium, yttrium, zirconium, lanthanum, neodymium, hafnium, or tantalum may be used as a single layer or a stacked layer.
- the insulator 401 aluminum oxide, magnesium oxide, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, or oxide Tantalum may be used.
- One or more of the insulator 464, the insulator 466, the insulator 468, the insulator 490, the insulator 492, or the insulator 494 preferably includes an insulator having a function of blocking impurities such as hydrogen and oxygen.
- an insulator having a function of blocking impurities such as hydrogen and oxygen is provided in the vicinity of the transistor 2100, the electrical characteristics of the transistor 2100 can be stabilized.
- Examples of the insulator having a function of blocking impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, and lanthanum.
- An insulator containing neodymium, hafnium, or tantalum may be used as a single layer or a stacked layer.
- Conductor 480a, conductor 480b, conductor 480c, conductor 478a, conductor 478b, conductor 478c, conductor 476a, conductor 476b, conductor 474a, conductor 474b, conductor 474c, conductor 496a, conductor 496b, conductor 496c, conductor 496d, conductor 498a, conductor 498b, and conductor 498c include, for example, boron, nitrogen, oxygen, fluorine, silicon, phosphorus, aluminum, titanium, chromium, manganese, cobalt, nickel,
- a conductor including one or more of copper, zinc, gallium, yttrium, zirconium, molybdenum, ruthenium, silver, indium, tin, tantalum, platinum, strontium, iridium, and tungsten may be used in a single layer or a stacked layer.
- it may be an alloy or a compound, a conductor containing aluminum, a conductor containing copper and titanium, a conductor containing copper and manganese, a conductor containing indium, tin and oxygen, a conductor containing titanium and nitrogen Etc. may be used.
- the semiconductor device shown in FIG. 40 is different only in the structure of the transistor 2200 of the semiconductor device shown in FIG. Therefore, the description of the semiconductor device illustrated in FIG. 39 is referred to for the semiconductor device illustrated in FIG. Specifically, the semiconductor device illustrated in FIG. 40 illustrates the case where the transistor 2200 is a Fin type. By setting the transistor 2200 to the Fin type, an effective channel width can be increased, whereby the on-state characteristics of the transistor 2200 can be improved. In addition, since the contribution of the electric field of the gate electrode can be increased, off characteristics of the transistor 2200 can be improved.
- the semiconductor device shown in FIG. 41 is different only in the structure of the transistor 2200 of the semiconductor device shown in FIG. Therefore, the description of the semiconductor device illustrated in FIG. 39 is referred to for the semiconductor device illustrated in FIG. Specifically, the semiconductor device illustrated in FIG. 41 illustrates the case where the transistor 2200 is provided over a semiconductor substrate 450 which is an SOI substrate.
- FIG. 41 illustrates a structure in which a region 456 is separated from a semiconductor substrate 450 by an insulator 452.
- the insulator 452 can be formed by making the semiconductor substrate 450 an insulator. For example, as the insulator 452, silicon oxide can be used.
- a p-channel transistor is manufactured using a semiconductor substrate, and an n-channel transistor is formed thereabove, so that the area occupied by the element can be reduced. That is, the degree of integration of the semiconductor device can be increased. Further, since the process can be simplified as compared with the case where an n-channel transistor and a p-channel transistor are formed using the same semiconductor substrate, the productivity of the semiconductor device can be increased. In addition, the yield of the semiconductor device can be increased. In addition, a p-channel transistor can sometimes omit complicated processes such as an LDD (Lightly Doped Drain) region, a shallow trench structure, and a strain design. Therefore, productivity and yield may be increased as compared with the case where an n-channel transistor is manufactured using a semiconductor substrate.
- LDD Lightly Doped Drain
- FIG. 42 illustrates an example of a semiconductor device (memory device) using the transistor according to one embodiment of the present invention, which can hold stored data even in a state where power is not supplied and has no limit on the number of writing times.
- the semiconductor device illustrated in FIG. 42A includes a transistor 3200 including a first semiconductor, a transistor 3300 including a second semiconductor, and a capacitor 3400. Note that the above-described transistor can be used as the transistor 3300.
- the transistor 3300 is preferably a transistor with low off-state current.
- a transistor including an oxide semiconductor can be used. Since the off-state current of the transistor 3300 is small, stored data can be held in a specific node of the semiconductor device for a long time. That is, a refresh operation is not required or the frequency of the refresh operation can be extremely low, so that the semiconductor device with low power consumption is obtained.
- the first wiring 3001 is electrically connected to the source of the transistor 3200
- the second wiring 3002 is electrically connected to the drain of the transistor 3200
- the third wiring 3003 is electrically connected to one of a source and a drain of the transistor 3300
- the fourth wiring 3004 is electrically connected to the gate of the transistor 3300.
- the gate of the transistor 3200 and the other of the source and the drain of the transistor 3300 are electrically connected to one of the electrodes of the capacitor 3400
- the fifth wiring 3005 is electrically connected to the other of the electrodes of the capacitor 3400.
- the semiconductor device illustrated in FIG. 42A has the property that the potential of the gate of the transistor 3200 can be held; thus, information can be written, held, and read as described below.
- the potential of the fourth wiring 3004 is set to a potential at which the transistor 3300 is turned on, so that the transistor 3300 is turned on. Accordingly, the potential of the third wiring 3003 is supplied to the node FG electrically connected to one of the gate of the transistor 3200 and the electrode of the capacitor 3400. That is, predetermined charge is supplied to the gate of the transistor 3200 (writing).
- predetermined charge is supplied to the gate of the transistor 3200 (writing).
- the potential of the fourth wiring 3004 is set to a potential at which the transistor 3300 is turned off and the transistor 3300 is turned off, so that charge is held at the node FG (holding).
- the second wiring 3002 has a charge held in the node FG. Take a potential according to the amount. This is because, when the transistor 3200 is an n-channel type, the apparent threshold voltage V th_H when a high level charge is applied to the gate of the transistor 3200 is the low level charge applied to the gate of the transistor 3200. This is because it becomes lower than the apparent threshold voltage V th_L in the case of being present.
- the apparent threshold voltage refers to the potential of the fifth wiring 3005 necessary for bringing the transistor 3200 into a “conducting state”.
- the potential of the fifth wiring 3005 can be set to a potential V 0 between V th_H and V th_L .
- the transistor 3200 is in a “conducting state” if the potential of the fifth wiring 3005 is V 0 (> V th_H ).
- the transistor 3200 remains in the “non-conductive state” even when the potential of the fifth wiring 3005 becomes V 0 ( ⁇ V th_L ). Therefore, by determining the potential of the second wiring 3002, information held in the node FG can be read.
- the fifth wiring 3005 is supplied with a potential at which the transistor 3200 is in a “non-conducting state” regardless of the charge applied to the node FG, that is, a potential lower than V th_H.
- the fifth wiring 3005 may be supplied with a potential at which the transistor 3200 is in a “conducting state” regardless of the charge applied to the node FG, that is, a potential higher than V th_L .
- the semiconductor device illustrated in FIG. 42B is different from the semiconductor device illustrated in FIG. 42A in that the transistor 3200 is not provided. Also in this case, data can be written and held by the same operation as that of the semiconductor device shown in FIG.
- the potential of one electrode of the capacitor 3400 is V
- the capacitance of the capacitor 3400 is C
- the capacitance component of the third wiring 3003 is CB
- the potential of the third wiring 3003 before the charge is redistributed is (CB ⁇ VB0 + CV) / (CB + C). Therefore, if the potential of one of the electrodes of the capacitor 3400 assumes two states of V1 and V0 (V1> V0) as the state of the memory cell, the third wiring 3003 in the case where the potential V1 is held.
- information can be read by comparing the potential of the third wiring 3003 with a predetermined potential.
- a transistor to which the first semiconductor is applied is used as a driver circuit for driving the memory cell, and a transistor to which the second semiconductor is applied is stacked over the driver circuit as the transistor 3300. do it.
- the semiconductor device described above can hold stored data for a long time by using a transistor with an off-state current that includes an oxide semiconductor. That is, a refresh operation is unnecessary or the frequency of the refresh operation can be extremely low, so that a semiconductor device with low power consumption can be realized.
- stored data can be held for a long time even when power is not supplied (note that a potential is preferably fixed).
- the semiconductor device since the semiconductor device does not require a high voltage for writing information, the element hardly deteriorates.
- the semiconductor device according to one embodiment of the present invention is a semiconductor device in which the number of rewritable times which is a problem in the conventional nonvolatile memory is not limited and the reliability is drastically improved. Further, since data is written depending on the conductive state and non-conductive state of the transistor, high-speed operation is possible.
- FIG. 43 is a cross-sectional view of the semiconductor device corresponding to FIG.
- the semiconductor device illustrated in FIG. 43 includes a transistor 3200, a transistor 3300, and a capacitor 3400.
- the transistor 3300 and the capacitor 3400 are provided above the transistor 3200.
- the transistor 3300 the above description of the transistor 2100 is referred to.
- the transistor 3200 the description of the transistor 2200 illustrated in FIGS. Note that although FIG. 39 illustrates the case where the transistor 2200 is a p-channel transistor, the transistor 3200 may be an n-channel transistor.
- a transistor 2200 illustrated in FIG. 43 is a transistor using the semiconductor substrate 450.
- the transistor 2200 includes a region 472a in the semiconductor substrate 450, a region 472b in the semiconductor substrate 450, an insulator 462, and a conductor 454.
- 43 includes an insulator 464, an insulator 466, an insulator 468, a conductor 480a, a conductor 480b, a conductor 480c, a conductor 478a, a conductor 478b, and a conductor.
- the insulator 464 is provided over the transistor 3200.
- the insulator 466 is provided over the insulator 464.
- the insulator 468 is provided over the insulator 466.
- the insulator 490 is provided over the insulator 468.
- the transistor 2100 is provided over the insulator 490.
- the insulator 492 is provided over the transistor 2100.
- the insulator 494 is provided over the insulator 492.
- the insulator 464 includes an opening reaching the region 472a, an opening reaching the region 472b, and an opening reaching the conductor 454.
- a conductor 480a, a conductor 480b, or a conductor 480c is embedded in each opening.
- the insulator 466 includes an opening reaching the conductor 480a, an opening reaching the conductor 480b, and an opening reaching the conductor 480c.
- a conductor 478a, a conductor 478b, or a conductor 478c is embedded in each opening.
- the insulator 468 includes an opening reaching the conductor 478b and an opening reaching the conductor 478c. In addition, a conductor 476a or a conductor 476b is embedded in each opening.
- the insulator 490 includes an opening overlapping with a channel formation region of the transistor 3300, an opening reaching the conductor 476a, and an opening reaching the conductor 476b.
- a conductor 474a, a conductor 474b, or a conductor 474c is embedded in each opening.
- the conductor 474a may function as the bottom gate electrode of the transistor 3300.
- electrical characteristics such as a threshold voltage of the transistor 3300 may be controlled by applying a certain potential to the conductor 474a.
- the conductor 474a and the conductor 404 that is the top gate electrode of the transistor 3300 may be electrically connected.
- the on-state current of the transistor 3300 can be increased.
- the punch-through phenomenon can be suppressed, electrical characteristics in the saturation region of the transistor 3300 can be stabilized.
- the insulator 492 includes an opening reaching the conductor 474b through the conductor 516b which is one of the source electrode and the drain electrode of the transistor 3300 and the conductor 516a which is the other of the source electrode and the drain electrode of the transistor 3300.
- an opening reaching the conductor 474c is embedded in each opening. Note that each opening may further pass through an opening included in any of the components such as the transistor 3300.
- the insulator 494 includes an opening reaching the conductor 496a, an opening reaching the conductor 496b, an opening reaching the conductor 496c, and an opening reaching the conductor 496d.
- a conductor 498a, a conductor 498b, a conductor 498c, or a conductor 498d is embedded in each opening.
- One or more of the insulator 464, the insulator 466, the insulator 468, the insulator 490, the insulator 492, or the insulator 494 preferably includes an insulator having a function of blocking impurities such as hydrogen and oxygen.
- an insulator having a function of blocking impurities such as hydrogen and oxygen is provided in the vicinity of the transistor 3300, electrical characteristics of the transistor 3300 can be stabilized.
- Examples of the conductors 498a, 498b, 498c, and 498d include boron, nitrogen, oxygen, fluorine, silicon, phosphorus, aluminum, titanium, chromium, manganese, cobalt, nickel, copper, zinc, gallium, yttrium, zirconium, molybdenum,
- a conductor including one or more of ruthenium, silver, indium, tin, tantalum, platinum, strontium, iridium, and tungsten may be used as a single layer or a stacked layer.
- it may be an alloy or a compound, a conductor containing aluminum, a conductor containing copper and titanium, a conductor containing copper and manganese, a conductor containing indium, tin and oxygen, a conductor containing titanium and nitrogen Etc. may be used.
- the source or the drain of the transistor 3200 is a conductor that is one of a source electrode and a drain electrode of the transistor 3300 through the conductor 480b, the conductor 478b, the conductor 476a, the conductor 474b, and the conductor 496c. It is electrically connected to 516b.
- the conductor 454 which is a gate electrode of the transistor 3200 includes a conductor 480c, a conductor 478c, a conductor 476b, a conductor 474c, and a conductor 496d, and the source or drain electrode of the transistor 3300. It is electrically connected to a conductor 516a which is the other of the above.
- the capacitor 3400 includes an electrode electrically connected to the other of the source electrode and the drain electrode of the transistor 3300, a conductor 514, and an insulator 511. Note that since the insulator 511 can be formed through the same process as the insulator 512 functioning as a gate insulator of the transistor 3300, productivity may be increased, which may be preferable. In addition, when the layer formed through the same step as the conductor 504 functioning as the gate electrode of the transistor 3300 is used as the conductor 514, productivity may be increased, which may be preferable.
- FIG. 39 For other structures, the description of FIG. 39 and the like can be referred to as appropriate.
- the semiconductor device illustrated in FIG. 44 is different only in the structure of the transistor 3200 of the semiconductor device illustrated in FIG. Therefore, the description of the semiconductor device illustrated in FIG. 43 is referred to for the semiconductor device illustrated in FIG. Specifically, the semiconductor device illustrated in FIG. 44 illustrates the case where the transistor 3200 is a Fin type. For the Fin-type transistor 3200, the description of the transistor 2200 illustrated in FIGS. Note that although FIG. 40 illustrates the case where the transistor 2200 is a p-channel transistor, the transistor 3200 may be an n-channel transistor.
- the semiconductor device illustrated in FIG. 45 is different only in the structure of the transistor 3200 of the semiconductor device illustrated in FIG. Therefore, the description of the semiconductor device illustrated in FIG. 43 is referred to for the semiconductor device illustrated in FIG. Specifically, the semiconductor device illustrated in FIG. 45 illustrates the case where the transistor 3200 is provided over a semiconductor substrate 450 which is an SOI substrate. For the transistor 3200 provided over the semiconductor substrate 450 which is an SOI substrate, the description of the transistor 2200 illustrated in FIG. 41 is referred to. Note that although FIG. 41 illustrates the case where the transistor 2200 is a p-channel transistor, the transistor 3200 may be an n-channel transistor.
- Imaging device The imaging device according to one embodiment of the present invention is described below.
- FIG. 46A is a plan view illustrating an example of an imaging device 200 according to one embodiment of the present invention.
- the imaging device 200 includes a pixel unit 210, a peripheral circuit 260 for driving the pixel unit 210, a peripheral circuit 270, a peripheral circuit 280, and a peripheral circuit 290.
- the pixel unit 210 includes a plurality of pixels 211 arranged in a matrix of p rows and q columns (p and q are integers of 2 or more).
- the peripheral circuit 260, the peripheral circuit 270, the peripheral circuit 280, and the peripheral circuit 290 are connected to the plurality of pixels 211 and have a function of supplying signals for driving the plurality of pixels 211, respectively.
- peripheral circuit 260 the peripheral circuit 270, the peripheral circuit 280, the peripheral circuit 290, and the like are all referred to as “peripheral circuits” or “driving circuits” in some cases.
- peripheral circuit 260 can be said to be part of the peripheral circuit.
- the imaging apparatus 200 preferably includes a light source 291.
- the light source 291 can emit the detection light P1.
- the peripheral circuit includes at least one of a logic circuit, a switch, a buffer, an amplifier circuit, and a conversion circuit. Further, the peripheral circuit may be formed on a substrate over which the pixel portion 210 is formed. In addition, a part or all of the peripheral circuit may be a semiconductor device such as an IC. Note that one or more of the peripheral circuit 260, the peripheral circuit 270, the peripheral circuit 280, and the peripheral circuit 290 may be omitted from the peripheral circuit.
- the pixel 211 may be inclined. By arranging the pixels 211 at an angle, the pixel interval (pitch) in the row direction and the column direction can be shortened. Thereby, the quality of imaging in the imaging apparatus 200 can be further improved.
- a single pixel 211 included in the imaging apparatus 200 is configured by a plurality of sub-pixels 212, and a color image display is realized by combining each sub-pixel 212 with a filter (color filter) that transmits light in a specific wavelength band. Information can be acquired.
- FIG. 47A is a plan view illustrating an example of a pixel 211 for acquiring a color image.
- a pixel 211 illustrated in FIG. 47A includes a sub-pixel 212 (hereinafter also referred to as “sub-pixel 212R”) provided with a color filter that transmits a red (R) wavelength band, and a green (G) wavelength band.
- Sub-pixel 212 (hereinafter also referred to as “sub-pixel 212G”) provided with a transparent color filter and sub-pixel 212 (hereinafter referred to as “sub-pixel 212B”) provided with a color filter that transmits the blue (B) wavelength band. Also called).
- the sub-pixel 212 can function as a photosensor.
- the subpixel 212 (subpixel 212R, subpixel 212G, and subpixel 212B) is electrically connected to the wiring 231, the wiring 247, the wiring 248, the wiring 249, and the wiring 250. Further, the sub-pixel 212R, the sub-pixel 212G, and the sub-pixel 212B are each connected to an independent wiring 253.
- the wiring 248 and the wiring 249 connected to the pixel 211 in the n-th row are referred to as a wiring 248 [n] and a wiring 249 [n], respectively.
- the wiring 253 connected to the pixel 211 in the m-th column is referred to as a wiring 253 [m].
- the wiring 253 connected to the subpixel 212R included in the pixel 211 in the m-th column is the wiring 253 [m] R
- the wiring 253 connected to the subpixel 212G is the wiring 253 [m] G
- a wiring 253 connected to the subpixel 212B is described as a wiring 253 [m] B.
- the subpixel 212 is electrically connected to a peripheral circuit through the wiring.
- the imaging apparatus 200 has a configuration in which subpixels 212 provided with color filters that transmit the same wavelength band of adjacent pixels 211 are electrically connected to each other via a switch.
- the sub-pixel 212 included in the pixel 211 arranged in n rows (n is an integer of 1 to p) and m columns (m is an integer of 1 to q) is adjacent to the pixel 211.
- a connection example of the sub-pixel 212 included in the pixel 211 arranged in n + 1 rows and m columns is shown.
- a subpixel 212R arranged in n rows and m columns and a subpixel 212R arranged in n + 1 rows and m columns are connected via a switch 201.
- sub-pixel 212G arranged in n rows and m columns and the sub-pixel 212G arranged in n + 1 rows and m columns are connected via a switch 202.
- sub-pixel 212B arranged in n rows and m columns and the sub-pixel 212B arranged in n + 1 rows and m columns are connected via a switch 203.
- the color filter used for the sub-pixel 212 is not limited to red (R), green (G), and blue (B), and transmits cyan (C), yellow (Y), and magenta (M) light, respectively.
- a color filter may be used.
- a full color image can be acquired by providing the sub-pixel 212 that detects light of three different wavelength bands in one pixel 211.
- a color filter that transmits yellow (Y) light is provided in addition to the sub-pixel 212 provided with a color filter that transmits red (R), green (G), and blue (B) light.
- a color filter that transmits yellow (Y) light is provided in addition to the sub-pixel 212 provided with a color filter that transmits cyan (C), yellow (Y), and magenta (M) light.
- a color filter that transmits blue (B) light is provided.
- a pixel 211 having a sub-pixel 212 may be used.
- the pixel number ratio of the sub-pixel 212 that detects the red wavelength band, the sub-pixel 212 that detects the green wavelength band, and the sub-pixel 212 that detects the blue wavelength band may not be 1: 1: 1.
- the number of subpixels 212 provided in the pixel 211 may be one, but two or more are preferable. For example, by providing two or more sub-pixels 212 that detect the same wavelength band, redundancy can be increased and the reliability of the imaging apparatus 200 can be increased.
- IR Infrared
- ND Neutral Density filter
- a lens may be provided in the pixel 211.
- the photoelectric conversion element can receive incident light efficiently.
- the light 256 is supplied to the photoelectric conversion element 220 through the lens 255, the filter 254 (filter 254R, the filter 254G, and the filter 254B) formed in the pixel 211, the pixel circuit 230, and the like. It can be set as the structure made to enter.
- part of the light 256 indicated by the arrow may be blocked by part of the wiring 257. Therefore, a structure in which a lens 255 and a filter 254 are disposed on the photoelectric conversion element 220 side as illustrated in FIG. 48B so that the photoelectric conversion element 220 receives light 256 efficiently is preferable.
- a photoelectric conversion element in which a pn-type junction or a pin-type junction is formed may be used.
- the photoelectric conversion element 220 may be formed using a substance having a function of generating charges by absorbing radiation.
- the substance having a function of absorbing radiation and generating a charge include selenium, lead iodide, mercury iodide, gallium arsenide, cadmium telluride, and cadmium zinc alloy.
- the photoelectric conversion element 220 when selenium is used for the photoelectric conversion element 220, the photoelectric conversion element 220 having a light absorption coefficient over a wide wavelength band such as X-rays and gamma rays in addition to visible light, ultraviolet light, and infrared light can be realized.
- a wide wavelength band such as X-rays and gamma rays in addition to visible light, ultraviolet light, and infrared light
- one pixel 211 included in the imaging apparatus 200 may include a sub-pixel 212 including a first filter in addition to the sub-pixel 212 illustrated in FIG.
- FIG. 49A and 49B are cross-sectional views of elements included in the imaging device.
- An imaging device illustrated in FIG. 49A includes a transistor 351 using silicon provided over a silicon substrate 300, transistors 352 and 353 using oxide semiconductors stacked over the transistor 351, and a silicon substrate. 300 includes a photodiode 360 provided. Each transistor and photodiode 360 has electrical connection with various plugs 370 and wirings 371. Further, the anode 361 of the photodiode 360 is electrically connected to the plug 370 through the low resistance region 363.
- the imaging device is provided in contact with the layer 310 including the transistor 351 and the photodiode 360 provided over the silicon substrate 300, the layer 320 including the wiring 371, and the layer 320 including the wiring 371.
- a layer 330 including the transistor 353, and a layer 340 provided in contact with the layer 330 and including a wiring 372 and a wiring 373.
- the silicon substrate 300 has a light-receiving surface of the photodiode 360 on a surface opposite to a surface where the transistor 351 is formed.
- a pixel with a high aperture ratio can be formed.
- the light receiving surface of the photodiode 360 may be the same as the surface on which the transistor 351 is formed.
- the layer 310 may be a layer including a transistor including an oxide semiconductor.
- the layer 310 may be omitted, and the pixel may be formed using only a transistor including an oxide semiconductor.
- the layer 330 may be omitted.
- An example of a cross-sectional view in which the layer 330 is omitted is shown in FIG.
- the silicon substrate 300 may be an SOI substrate.
- germanium, silicon germanium, silicon carbide, gallium arsenide, aluminum gallium arsenide, indium phosphide, gallium nitride, or an organic semiconductor substrate can be used.
- an insulator 380 is provided between the layer 310 including the transistor 351 and the photodiode 360 and the layer 330 including the transistor 352 and the transistor 353.
- the position of the insulator 380 is not limited.
- Hydrogen in the insulator provided in the vicinity of the channel formation region of the transistor 351 has an effect of terminating the dangling bond of silicon and improving the reliability of the transistor 351.
- hydrogen in the insulator provided in the vicinity of the transistor 352, the transistor 353, and the like is one of the factors that generate carriers in the oxide semiconductor. Therefore, the reliability of the transistor 352, the transistor 353, and the like may be reduced. Therefore, in the case where a transistor including an oxide semiconductor is stacked over a transistor including a silicon-based semiconductor, an insulator 380 having a function of blocking hydrogen is preferably provided therebetween. By confining hydrogen below the insulator 380, the reliability of the transistor 351 can be improved. Further, since diffusion of hydrogen from a lower layer than the insulator 380 to an upper layer than the insulator 380 can be suppressed, reliability of the transistor 352, the transistor 353, and the like can be improved.
- the insulator 380 for example, an insulator having a function of blocking oxygen or hydrogen is used.
- the photodiode 360 provided in the layer 310 and the transistor provided in the layer 330 can be formed to overlap each other. Then, the integration degree of pixels can be increased. That is, the resolution of the imaging device can be increased.
- FIGS. 50A1 and 50B1 part or all of the imaging device may be curved.
- FIG. 50A1 illustrates a state in which the imaging device is curved in the direction of dashed-dotted line X1-X2.
- 50A2 is a cross-sectional view illustrating a portion indicated by dashed-dotted line X1-X2 in FIG.
- FIG. 50A3 is a cross-sectional view illustrating a portion indicated by dashed-dotted line Y1-Y2 in FIG.
- FIG. 50B1 illustrates a state in which the imaging device is curved in the direction of dashed-dotted line X3-X4 in the same figure and curved in the direction of dashed-dotted line Y3-Y4 in the same figure.
- 50B2 is a cross-sectional view illustrating a portion indicated by dashed-dotted line X3-X4 in FIG.
- 50B3 is a cross-sectional view illustrating a portion indicated by dashed-dotted line Y3-Y4 in FIG.
- the imaging device By curving the imaging device, field curvature and astigmatism can be reduced. Therefore, optical design of a lens or the like used in combination with the imaging device can be facilitated. For example, since the number of lenses for aberration correction can be reduced, it is possible to reduce the size and weight of an electronic device using an imaging device. In addition, the quality of the captured image can be improved.
- FIG. 51 is a block diagram illustrating a configuration example of a CPU that partially uses the above-described transistor.
- ALU 1191 arithmetic logic unit (ALU)
- ALU controller 1192 an instruction decoder 1193
- an interrupt controller 1194 an interrupt controller 1194
- timing controller 1195 a register 1196
- register controller 1197 a register controller 1197
- bus interface 1198 a bus interface 1198.
- a rewritable ROM 1199 and a ROM interface 1189 As the substrate 1190, a semiconductor substrate, an SOI substrate, a glass substrate, or the like is used.
- the ROM 1199 and the ROM interface 1189 may be provided in separate chips.
- the CPU illustrated in FIG. 51 is just an example in which the configuration is simplified, and an actual CPU may have various configurations depending on the application. For example, the configuration including the CPU or the arithmetic circuit illustrated in FIG.
- the CPU 51 may be a single core, and a plurality of the cores may be included, and each core may operate in parallel. Further, the number of bits that the CPU can handle with the internal arithmetic circuit or the data bus can be, for example, 8 bits, 16 bits, 32 bits, 64 bits, or the like.
- Instructions input to the CPU via the bus interface 1198 are input to the instruction decoder 1193, decoded, and then input to the ALU controller 1192, interrupt controller 1194, register controller 1197, and timing controller 1195.
- the ALU controller 1192, interrupt controller 1194, register controller 1197, and timing controller 1195 perform various controls based on the decoded instructions. Specifically, the ALU controller 1192 generates a signal for controlling the operation of the ALU 1191.
- the interrupt controller 1194 determines and processes an interrupt request from an external input / output device or a peripheral circuit from the priority or mask state during execution of the CPU program.
- the register controller 1197 generates an address of the register 1196, and reads and writes the register 1196 according to the state of the CPU.
- the timing controller 1195 generates a signal for controlling the operation timing of the ALU 1191, the ALU controller 1192, the instruction decoder 1193, the interrupt controller 1194, and the register controller 1197.
- the timing controller 1195 includes an internal clock generation unit that generates an internal clock signal based on the reference clock signal, and supplies the internal clock signal to the various circuits.
- a memory cell is provided in the register 1196.
- the above-described transistor, memory device, or the like can be used as the memory cell of the register 1196.
- the register controller 1197 selects a holding operation in the register 1196 in accordance with an instruction from the ALU 1191. That is, whether to hold data by a flip-flop or to hold data by a capacitor in a memory cell included in the register 1196 is selected. When data retention by the flip-flop is selected, the power supply voltage is supplied to the memory cell in the register 1196. When holding of data in the capacitor is selected, data is rewritten to the capacitor and supply of power supply voltage to the memory cells in the register 1196 can be stopped.
- FIG. 52 is an example of a circuit diagram of a memory element 1200 that can be used as the register 1196.
- the memory element 1200 includes a circuit 1201 in which stored data is volatilized by power-off, a circuit 1202 in which stored data is not volatilized by power-off, a switch 1203, a switch 1204, a logic element 1206, a capacitor 1207, and a selection function.
- Circuit 1220 having.
- the circuit 1202 includes a capacitor 1208, a transistor 1209, and a transistor 1210.
- the memory element 1200 may further include other elements such as a diode, a resistance element, and an inductor as necessary.
- the memory device described above can be used for the circuit 1202.
- GND (0 V) or a potential at which the transistor 1209 is turned off is continuously input to the gate of the transistor 1209 of the circuit 1202.
- the gate of the transistor 1209 is grounded through a load such as a resistor.
- the switch 1203 is configured using a transistor 1213 of one conductivity type (eg, n-channel type), and the switch 1204 is configured using a transistor 1214 of conductivity type (eg, p-channel type) opposite to the one conductivity type.
- a transistor 1213 of one conductivity type eg, n-channel type
- the switch 1204 is configured using a transistor 1214 of conductivity type (eg, p-channel type) opposite to the one conductivity type.
- the first terminal of the switch 1203 corresponds to one of the source and the drain of the transistor 1213
- the second terminal of the switch 1203 corresponds to the other of the source and the drain of the transistor 1213
- the switch 1203 corresponds to the gate of the transistor 1213.
- conduction or non-conduction between the first terminal and the second terminal that is, the conduction state or non-conduction state of the transistor 1213 is selected.
- the first terminal of the switch 1204 corresponds to one of the source and the drain of the transistor 1214
- the second terminal of the switch 1204 corresponds to the other of the source and the drain of the transistor 1214
- the switch 1204 is input to the gate of the transistor 1214.
- the control signal RD selects the conduction or non-conduction between the first terminal and the second terminal (that is, the conduction state or non-conduction state of the transistor 1214).
- One of a source and a drain of the transistor 1209 is electrically connected to one of a pair of electrodes of the capacitor 1208 and a gate of the transistor 1210.
- the connection part is referred to as a node M2.
- One of a source and a drain of the transistor 1210 is electrically connected to a wiring that can supply a low power supply potential (eg, a GND line), and the other is connected to the first terminal of the switch 1203 (the source and the drain of the transistor 1213 On the other hand).
- a second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213) is electrically connected to a first terminal of the switch 1204 (one of the source and the drain of the transistor 1214).
- a second terminal of the switch 1204 (the other of the source and the drain of the transistor 1214) is electrically connected to a wiring that can supply the power supply potential VDD.
- a second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213), a first terminal of the switch 1204 (one of a source and a drain of the transistor 1214), an input terminal of the logic element 1206, and the capacitor 1207
- One of the pair of electrodes is electrically connected.
- the connection part is referred to as a node M1.
- the other of the pair of electrodes of the capacitor 1207 can be configured to receive a constant potential. For example, a low power supply potential (such as GND) or a high power supply potential (such as VDD) can be input.
- the other of the pair of electrodes of the capacitor 1207 is electrically connected to a wiring (eg, a GND line) that can supply a low power supply potential.
- the other of the pair of electrodes of the capacitor 1208 can have a constant potential.
- a low power supply potential such as GND
- a high power supply potential such as VDD
- the other of the pair of electrodes of the capacitor 1208 is electrically connected to a wiring (eg, a GND line) that can supply a low power supply potential.
- the capacitor 1207 and the capacitor 1208 can be omitted by positively using a parasitic capacitance of a transistor or a wiring.
- a control signal WE is input to the gate of the transistor 1209.
- the switch 1203 and the switch 1204 are selected to be in a conductive state or a non-conductive state between the first terminal and the second terminal by a control signal RD different from the control signal WE.
- the terminals of the other switch are in a conductive state, the first terminal and the second terminal of the other switch are in a non-conductive state.
- FIG. 52 illustrates an example in which the signal output from the circuit 1201 is input to the other of the source and the drain of the transistor 1209.
- a signal output from the second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213) is an inverted signal obtained by inverting the logic value by the logic element 1206 and is input to the circuit 1201 through the circuit 1220. .
- FIG. 52 illustrates an example in which a signal output from the second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213) is input to the circuit 1201 through the logic element 1206 and the circuit 1220. It is not limited to. A signal output from the second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213) may be input to the circuit 1201 without inversion of the logical value. For example, when there is a node in the circuit 1201 that holds a signal in which the logical value of the signal input from the input terminal is inverted, the second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213) An output signal can be input to the node.
- a transistor other than the transistor 1209 can be a transistor whose channel is formed in a film or a substrate 1190 made of a semiconductor other than an oxide semiconductor.
- a transistor in which a channel is formed in a silicon film or a silicon substrate can be used.
- all the transistors used for the memory element 1200 can be transistors whose channels are formed using an oxide semiconductor.
- the memory element 1200 may include a transistor whose channel is formed using an oxide semiconductor in addition to the transistor 1209, and the remaining transistors are formed using a semiconductor layer other than the oxide semiconductor or the substrate 1190. It can also be a transistor.
- a flip-flop circuit For the circuit 1201 in FIG. 52, for example, a flip-flop circuit can be used.
- the logic element 1206 for example, an inverter, a clocked inverter, or the like can be used.
- data stored in the circuit 1201 can be held by the capacitor 1208 provided in the circuit 1202 while the power supply voltage is not supplied to the memory element 1200.
- a transistor in which a channel is formed in an oxide semiconductor has extremely low off-state current.
- the off-state current of a transistor in which a channel is formed in an oxide semiconductor is significantly lower than the off-state current of a transistor in which a channel is formed in crystalline silicon. Therefore, by using the transistor as the transistor 1209, the signal held in the capacitor 1208 is maintained for a long time even when the power supply voltage is not supplied to the memory element 1200. In this manner, the memory element 1200 can hold stored data (data) even while the supply of power supply voltage is stopped.
- the memory element is characterized by performing a precharge operation; therefore, after the supply of power supply voltage is resumed, the time until the circuit 1201 retains the original data again is shortened. be able to.
- the signal held by the capacitor 1208 is input to the gate of the transistor 1210. Therefore, after the supply of the power supply voltage to the memory element 1200 is restarted, the signal held by the capacitor 1208 is converted into the state of the transistor 1210 (a conductive state or a non-conductive state) and read from the circuit 1202 Can do. Therefore, the original signal can be accurately read even if the potential corresponding to the signal held in the capacitor 1208 slightly fluctuates.
- a storage element 1200 for a storage device such as a register or a cache memory included in the processor, loss of data in the storage device due to stop of supply of power supply voltage can be prevented.
- the state before the power supply stop can be restored in a short time. Accordingly, power can be stopped in a short time in the entire processor or in one or a plurality of logic circuits constituting the processor, so that power consumption can be suppressed.
- the memory element 1200 has been described as an example of use for a CPU, the memory element 1200 can be applied to an LSI such as a DSP (Digital Signal Processor), a custom LSI, a PLD (Programmable Logic Device), and an RF (Radio Frequency) device.
- an LSI such as a DSP (Digital Signal Processor), a custom LSI, a PLD (Programmable Logic Device), and an RF (Radio Frequency) device.
- a display device illustrated in FIG. 53A includes a region having a pixel of a display element (hereinafter referred to as a pixel portion 1502) and a circuit portion (hereinafter, referred to as a pixel portion 1502) that includes a circuit for driving the pixel. , A driver circuit portion 1504), a circuit having a function of protecting an element (hereinafter referred to as a protection circuit 506), and a terminal portion 507. Note that the protection circuit 506 may be omitted.
- Part or all of the driver circuit portion 1504 is preferably formed over the same substrate as the pixel portion 1502. Thereby, the number of parts and the number of terminals can be reduced.
- part or all of the driver circuit portion 1504 is formed by COG or TAB (Tape Automated Bonding). Can be implemented.
- the pixel portion 1502 includes a circuit (hereinafter referred to as a pixel circuit 501) for driving a plurality of display elements arranged in X rows (X is a natural number of 2 or more) and Y columns (Y is a natural number of 2 or more).
- the driver circuit portion 1504 outputs a signal (scanning signal) for selecting a pixel (hereinafter referred to as a gate driver 1504a), and a circuit for supplying a signal (data signal) for driving a display element of the pixel (data signal).
- a driver circuit such as a source driver 1504b) is provided.
- the gate driver 1504a includes a shift register and the like.
- the gate driver 1504a receives a signal for driving the shift register through the terminal portion 507 and outputs a signal.
- the gate driver 1504a receives a start pulse signal, a clock signal, and the like and outputs a pulse signal.
- the gate driver 1504a has a function of controlling the potential of a wiring to which a scan signal is supplied (hereinafter referred to as scan lines GL_1 to GL_X).
- scan lines GL_1 to GL_X a plurality of gate drivers 1504a may be provided, and the scanning lines GL_1 to GL_X may be divided and controlled by the plurality of gate drivers 1504a.
- the gate driver 1504a has a function of supplying an initialization signal.
- the present invention is not limited to this, and the gate driver 1504a can supply another signal.
- the source driver 1504b includes a shift register and the like. In addition to a signal for driving the shift register, the source driver 1504b receives a signal (image signal) as a source of the data signal through the terminal portion 507.
- the source driver 1504b has a function of generating a data signal to be written to the pixel circuit 501 based on the image signal.
- the source driver 1504b has a function of controlling output of a data signal in accordance with a pulse signal obtained by inputting a start pulse, a clock signal, or the like.
- the source driver 1504b has a function of controlling the potential of a wiring to which a data signal is supplied (hereinafter referred to as data lines DL_1 to DL_Y).
- the source driver 1504b has a function of supplying an initialization signal.
- the present invention is not limited to this, and the source driver 1504b can supply another signal.
- the source driver 1504b is configured using, for example, a plurality of analog switches.
- the source driver 1504b can output a signal obtained by time-dividing the image signal as a data signal by sequentially turning on the plurality of analog switches. Further, the source driver 1504b may be configured using a shift register or the like.
- Each of the plurality of pixel circuits 501 receives a pulse signal through one of the plurality of scanning lines GL to which the scanning signal is applied, and receives the data signal through one of the plurality of data lines DL to which the data signal is applied. Entered. Also. In each of the plurality of pixel circuits 501, writing and holding of data signals are controlled by the gate driver 1504a. For example, the pixel circuit 501 in the m-th row and the n-th column receives a pulse signal from the gate driver 1504a through the scanning line GL_m (m is a natural number equal to or less than X), and the data line DL_n (n) according to the potential of the scanning line GL_m. Is a natural number less than or equal to Y), a data signal is input from the source driver 1504b.
- the protection circuit 506 illustrated in FIG. 53A is connected to the scan line GL which is a wiring between the gate driver 1504a and the pixel circuit 501, for example.
- the protection circuit 506 is connected to the data line DL that is a wiring between the source driver 1504 b and the pixel circuit 501.
- the protection circuit 506 can be connected to a wiring between the gate driver 1504 a and the terminal portion 507.
- the protection circuit 506 can be connected to a wiring between the source driver 1504 b and the terminal portion 507.
- the terminal portion 507 is a portion where a terminal for inputting a power supply, a control signal, and an image signal from an external circuit to the display device is provided.
- the protection circuit 506 is a circuit that brings a wiring into a conductive state when a potential outside a certain range is applied to the wiring to which the protection circuit 506 is connected.
- the configuration of the protection circuit 506 is not limited to this, and for example, a configuration in which the protection circuit 506 is connected to the gate driver 1504a or a configuration in which the protection circuit 506 is connected to the source driver 1504b may be employed. Alternatively, the protection circuit 506 may be connected to the terminal portion 507.
- FIG. 53A illustrates an example in which the driver circuit portion 1504 is formed using the gate driver 1504a and the source driver 1504b; however, the present invention is not limited to this structure.
- the gate driver 1504a may be formed and a substrate on which a separately prepared source driver circuit is formed (for example, a driver circuit substrate formed using a single crystal semiconductor film or a polycrystalline semiconductor film) may be mounted.
- the plurality of pixel circuits 501 illustrated in FIG. 53A can have a structure illustrated in FIG. 53B, for example.
- a pixel circuit 501 illustrated in FIG. 53B includes a liquid crystal element 570, a transistor 550, and a capacitor 560.
- the transistor described in the above embodiment can be applied to the transistor 550.
- One potential of the pair of electrodes of the liquid crystal element 570 is appropriately set according to the specification of the pixel circuit 501.
- the alignment state of the liquid crystal element 570 is set by written data. Note that a common potential (common potential) may be applied to one of the pair of electrodes of the liquid crystal element 570 included in each of the plurality of pixel circuits 501. Further, a different potential may be applied to one of the pair of electrodes of the liquid crystal element 570 of the pixel circuit 501 in each row.
- a driving method of a display device including the liquid crystal element 570 a TN (Twisted Nematic) mode, an STN (Super-Twisted Nematic) mode, a VA (Vertical Alignment) mode, an MVA (Multi-Domain Vertical Alignment), Patterned Vertical Alignment (IPS) mode, IPS (In-Plane-Switching) mode, FFS (Fringe Field Switching) mode, ASM (Axially Symmetrical Aligned Micro-cell) mode, OCB (OpticBridge) mode C (Ferroelectric Liquid Crystal) mode, AFLC (AntiFerroelectric Liquid Crystal) mode or TBA the like may be used (Transverse Bend Alignment) mode.
- a TN Transmission Nematic
- STN Super-Twisted Nematic
- VA Very Alignment
- MVA Multi-Domain Vertical Alignment
- Patterned Vertical Alignment (IPS) mode IPS (In-Plane-Switching) mode
- ECB Electrode Controlled Birefringence
- PDLC Polymer Dispersed Liquid Crystal
- PNLC Polymer Network Liquid Crystal mode
- the present invention is not limited to this, and various liquid crystal elements and driving methods thereof can be used.
- one of the source electrode and the drain electrode of the transistor 550 is electrically connected to the data line DL_n, and the other is electrically connected to the other of the pair of electrodes of the liquid crystal element 570.
- the In addition, the gate electrode of the transistor 550 is electrically connected to the scan line GL_m.
- the transistor 550 has a function of controlling data writing of the data signal by being turned on or off.
- One of the pair of electrodes of the capacitor 560 is electrically connected to a wiring to which a potential is supplied (hereinafter, potential supply line VL), and the other is electrically connected to the other of the pair of electrodes of the liquid crystal element 570.
- potential supply line VL a wiring to which a potential is supplied
- the capacitor 560 functions as a storage capacitor for storing written data.
- the pixel circuit 501 in each row is sequentially selected by the gate driver 1504a illustrated in FIG. Write data.
- the pixel circuit 501 in which data is written is brought into a holding state when the transistor 550 is turned off. By sequentially performing this for each row, an image can be displayed.
- the plurality of pixel circuits 501 illustrated in FIG. 53A can have a structure illustrated in FIG. 53C, for example.
- a pixel circuit 501 illustrated in FIG. 53C includes transistors 552 and 554, a capacitor 562, and a light-emitting element 572.
- the transistor described in any of the above embodiments can be applied to one or both of the transistor 552 and the transistor 554.
- One of a source electrode and a drain electrode of the transistor 552 is electrically connected to a wiring to which a data signal is supplied (hereinafter referred to as a signal line DL_n). Further, the gate electrode of the transistor 552 is electrically connected to a wiring to which a gate signal is supplied (hereinafter referred to as a scanning line GL_m).
- the transistor 552 has a function of controlling data writing of the data signal by being turned on or off.
- One of the pair of electrodes of the capacitor 562 is electrically connected to a wiring to which a potential is applied (hereinafter referred to as a potential supply line VL_a), and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 552. Is done.
- the capacitor 562 functions as a storage capacitor that stores written data.
- One of a source electrode and a drain electrode of the transistor 554 is electrically connected to the potential supply line VL_a. Further, the gate electrode of the transistor 554 is electrically connected to the other of the source electrode and the drain electrode of the transistor 552.
- One of an anode and a cathode of the light-emitting element 572 is electrically connected to the potential supply line VL_b, and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 554.
- the light-emitting element 572 for example, an organic electroluminescence element (also referred to as an organic EL element) or the like can be used.
- the light-emitting element 572 is not limited thereto, and an inorganic EL element made of an inorganic material may be used.
- one of the potential supply line VL_a and the potential supply line VL_b is supplied with the high power supply potential VDD, and the other is supplied with the low power supply potential VSS.
- the pixel circuits 501 in each row are sequentially selected by the gate driver 1504a illustrated in FIG. Write.
- the pixel circuit 501 in which data is written is brought into a holding state when the transistor 552 is turned off. Further, the amount of current flowing between the source electrode and the drain electrode of the transistor 554 is controlled in accordance with the potential of the written data signal, and the light-emitting element 572 emits light with luminance corresponding to the amount of flowing current. By sequentially performing this for each row, an image can be displayed.
- the structure including the liquid crystal element 570 and the light-emitting element 572 is illustrated as the display element of the display device; however, the present invention is not limited to this, and the display device may include various elements. .
- Examples of the above elements include liquid crystal elements, EL elements (EL elements including organic and inorganic substances, organic EL elements, inorganic EL elements), LEDs (white LEDs, red LEDs, green LEDs, blue LEDs, etc.), transistors (current Transistor that emits light in response), electron-emitting device, electronic ink, electrophoretic device, grating light valve (GLV), plasma display (PDP), display device using MEMS (micro electro mechanical system), digital micromirror Device (DMD), DMS (digital micro shutter), IMOD (interference modulation) element, shutter type MEMS display element, optical interference type MEMS display element, electrowetting element, piezoelectric ceramic display, capacitor It has at least one such display device using the carbon nanotube.
- EL elements EL elements including organic and inorganic substances, organic EL elements, inorganic EL elements
- LEDs white LEDs, red LEDs, green LEDs, blue LEDs, etc.
- transistors current Transistor that emits light in response
- a display medium in which contrast, luminance, reflectance, transmittance, and the like are changed by an electric or magnetic action may be included.
- a display device using an electron-emitting device there is a field emission display (FED), a SED type flat display (SED: Surface-conduction Electron-emitter Display), or the like.
- FED field emission display
- SED SED type flat display
- a display device using a liquid crystal element there is a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, a projection liquid crystal display) and the like.
- An example of a display device using electronic ink or an electrophoretic element is electronic paper.
- part or all of the pixel electrode may have a function as a reflective electrode.
- part or all of the pixel electrode may have aluminum, silver, or the like.
- a memory circuit such as an SRAM can be provided under the reflective electrode. Thereby, power consumption can be further reduced.
- the color elements controlled by the pixels when performing color display are not limited to three colors of RGB (R represents red, G represents green, and B represents blue).
- RGB red
- G represents green
- B represents blue
- it may be composed of four pixels: an R pixel, a G pixel, a B pixel, and a W (white) pixel.
- one color element may be configured by two colors of RGB, and two different colors may be selected and configured depending on the color element.
- one or more colors such as yellow, cyan, and magenta may be added to RGB.
- the size of the display area may be different for each dot of the color element. Note that the disclosed invention is not limited to a display device for color display, and can be applied to a display device for monochrome display.
- white light (W) may be provided in a backlight (an organic EL element, an inorganic EL element, an LED, a fluorescent lamp, or the like) in the display device.
- a colored layer also referred to as a color filter
- the colored layer for example, red (R), green (G), blue (B), yellow (Y), and the like can be used in appropriate combination.
- the color reproducibility can be increased as compared with the case where the colored layer is not used.
- white light in a region having no colored layer may be directly used for display by arranging a region having a colored layer and a region having no colored layer.
- a decrease in luminance due to the colored layer can be reduced during bright display, and power consumption can be reduced by about 20% to 30%.
- a self-luminous element such as an organic EL element or an inorganic EL element
- R, G, B, Y, and white (W) may be emitted from elements having respective emission colors.
- W white
- power consumption may be further reduced as compared with the case where a colored layer is used.
- a touch panel 2000 including a display device and an input device is described as an example of an electronic device.
- a case where a touch sensor is used as an example of the input device will be described.
- FIG. 54A and 54B are perspective views of the touch panel 2000.
- FIG. 54A and 54B typical components of the touch panel 2000 are shown for clarity.
- the touch panel 2000 includes a display device 2501 and a touch sensor 2595 (see FIG. 56B).
- the touch panel 2000 includes a substrate 2510, a substrate 2570, and a substrate 2590. Note that the substrate 2510, the substrate 2570, and the substrate 2590 are all flexible. Note that any one or all of the substrate 2510, the substrate 2570, and the substrate 2590 may not have flexibility.
- the display device 2501 includes a plurality of pixels over the substrate 2510 and a plurality of wirings 2511 that can supply signals to the pixels.
- the plurality of wirings 2511 are routed to the outer periphery of the substrate 2510, and a part of them constitutes a terminal 2519.
- a terminal 2519 is electrically connected to the FPC 2509 (1).
- the substrate 2590 includes a touch sensor 2595 and a plurality of wirings 2598 electrically connected to the touch sensor 2595.
- the plurality of wirings 2598 are drawn around the outer periphery of the substrate 2590, and a part of them constitutes a terminal.
- the terminal is electrically connected to the FPC 2509 (2). Note that in FIG. 54B, electrodes, wirings, and the like of the touch sensor 2595 provided on the back surface side (the surface side facing the substrate 2510) of the substrate 2590 are shown by solid lines for clarity.
- a capacitive touch sensor can be used.
- the electrostatic capacity method include a surface electrostatic capacity method and a projection electrostatic capacity method.
- the projected capacitance method there are mainly a self-capacitance method and a mutual capacitance method due to a difference in driving method.
- the mutual capacitance method is preferable because simultaneous multipoint detection is possible.
- a touch sensor 2595 illustrated in FIG. 54B has a structure to which a projected capacitive touch sensor is applied.
- touch sensor 2595 various sensors that can detect the proximity or contact of a detection target such as a finger can be used.
- the projected capacitive touch sensor 2595 includes an electrode 2591 and an electrode 2592.
- the electrode 2591 is electrically connected to any of the plurality of wirings 2598, and the electrode 2592 is electrically connected to any other of the plurality of wirings 2598.
- the electrode 2592 has a shape in which a plurality of quadrilaterals repeatedly arranged in one direction are connected at corners.
- the electrode 2591 has a quadrangular shape and is repeatedly arranged in a direction intersecting with the direction in which the electrode 2592 extends.
- the wiring 2594 is electrically connected to two electrodes 2591 that sandwich the electrode 2592. At this time, a shape in which the area of the intersection of the electrode 2592 and the wiring 2594 is as small as possible is preferable. Thereby, the area of the area
- the shapes of the electrode 2591 and the electrode 2592 are not limited thereto, and various shapes can be employed.
- a plurality of electrodes 2591 may be arranged so as not to have a gap as much as possible, and a plurality of electrodes 2592 may be provided apart from each other so as to form a region that does not overlap with the electrodes 2591 with an insulating layer interposed therebetween.
- a conductive film such as an electrode 2591, an electrode 2592, and a wiring 2598, that is, a transparent conductive film containing indium oxide, tin oxide, zinc oxide, or the like as a material that can be used for a wiring or an electrode constituting a touch panel (for example, ITO Etc.).
- a transparent conductive film containing indium oxide, tin oxide, zinc oxide, or the like as a material that can be used for a wiring or an electrode constituting a touch panel (for example, ITO Etc.).
- a lower resistance value is preferable.
- silver, copper, aluminum, carbon nanotube, graphene, metal halide (such as silver halide), or the like may be used.
- a metal nanowire configured using a plurality of conductors that are very thin (for example, a diameter of several nanometers) may be used. Or you may use the metal mesh which made the conductor a mesh shape.
- Ag nanowire, Cu nanowire, Al nanowire, Ag mesh, Cu mesh, Al mesh, or the like may be used.
- the transmittance in visible light can be 89% or more, and the sheet resistance value can be 40 ⁇ / cm 2 or more and 100 ⁇ / cm 2 or less.
- metal nanowires, metal meshes, carbon nanotubes, graphene, and the like which are examples of materials that can be used for the wiring and electrodes included in the touch panel described above, have high transmittance in visible light; For example, it may be used as a pixel electrode or a common electrode.
- FIGS. 55A and 55B correspond to cross-sectional views taken along dashed-dotted line X1-X2 in FIG.
- the display device 2501 includes a plurality of pixels arranged in a matrix.
- the pixel includes a display element and a pixel circuit that drives the display element.
- a material in which the thermal expansion coefficient of the substrate 2510 and the thermal expansion coefficient of the substrate 2570 are approximately equal is preferably used.
- a material having a linear expansion coefficient of 1 ⁇ 10 ⁇ 3 / K or less, preferably 5 ⁇ 10 ⁇ 5 / K or less, more preferably 1 ⁇ 10 ⁇ 5 / K or less can be suitably used.
- the substrate 2510 is a stacked body including an insulating layer 2510a that prevents diffusion of impurities into the EL element, a flexible substrate 2510b, and an adhesive layer 2510c that bonds the insulating layer 2510a and the flexible substrate 2510b.
- the substrate 2570 is a stacked body including an insulating layer 2570a that prevents diffusion of impurities into the EL element, a flexible substrate 2570b, and an adhesive layer 2570c that bonds the insulating layer 2570a and the flexible substrate 2570b.
- the adhesive layer 2510c and the adhesive layer 2570c for example, a material containing polyester, polyolefin, polyamide (nylon, aramid, or the like), polyimide, polycarbonate, polyurethane, acrylic resin, epoxy resin, or a resin having a siloxane bond can be used.
- a sealing layer 2560 is provided between the substrate 2510 and the substrate 2570.
- the sealing layer 2560 preferably has a refractive index larger than that of air.
- the sealing layer 2560 can also serve as an optical element.
- a sealing material may be formed on the outer peripheral portion of the sealing layer 2560.
- the EL element 2550 can be provided in the region surrounded by the substrate 2510, the substrate 2570, the sealing layer 2560, and the sealant.
- the sealing layer 2560 may be filled with an inert gas (such as nitrogen or argon).
- a drying material may be provided in the inert gas to adsorb moisture or the like.
- an epoxy resin or glass frit As a material used for the sealant, a material that does not transmit moisture and oxygen is preferably used.
- a display device 2501 illustrated in FIG. 55A includes a pixel 2505.
- the pixel 2505 includes a light-emitting module 2580, an EL element 2550, and a transistor 2502t that can supply power to the EL element 2550. Note that the transistor 2502t functions as part of the pixel circuit.
- the light-emitting module 2580 includes an EL element 2550 and a colored layer 2567.
- the EL element 2550 includes a lower electrode, an upper electrode, and an EL layer between the lower electrode and the upper electrode.
- the sealing layer 2560 is provided on the light extraction side, the sealing layer 2560 is in contact with the EL element 2550 and the coloring layer 2567.
- the coloring layer 2567 is in a position overlapping with the EL element 2550. Thus, part of the light emitted from the EL element 2550 passes through the colored layer 2567 and is emitted to the outside of the light emitting module 2580 in the direction of the arrow shown in the drawing.
- the display device 2501 is provided with a light-blocking layer 2568 in a light emitting direction.
- the light shielding layer 2568 is provided so as to surround the colored layer 2567.
- the coloring layer 2567 may have a function of transmitting light in a specific wavelength band, for example, a color filter that transmits light in a red wavelength band, a color filter that transmits light in a green wavelength band, A color filter that transmits light in the blue wavelength band, a color filter that transmits light in the yellow wavelength band, and the like can be used.
- Each color filter can be formed using a variety of materials by a printing method, an inkjet method, an etching method using a photolithography technique, or the like.
- the display device 2501 is provided with an insulating layer 2521.
- the insulating layer 2521 covers the transistor 2502t and the like.
- the insulating layer 2521 has a function of planarizing unevenness caused by the pixel circuit.
- the insulating layer 2521 may have a function of suppressing impurity diffusion. Accordingly, a decrease in reliability of the transistor 2502t and the like due to impurity diffusion can be suppressed.
- the EL element 2550 is formed above the insulating layer 2521. Further, the lower electrode included in the EL element 2550 is provided with a partition wall 2528 which overlaps with an end portion of the lower electrode. Note that a spacer for controlling the distance between the substrate 2510 and the substrate 2570 may be formed over the partition wall 2528.
- the scan line driver circuit 2504 includes a transistor 2503t and a capacitor 2503c. Note that the driver circuit can be formed over the same substrate in the same process as the pixel circuit.
- a wiring 2511 capable of supplying a signal is provided over the substrate 2510.
- a terminal 2519 is provided over the wiring 2511.
- the FPC 2509 (1) is electrically connected to the terminal 2519.
- the FPC 2509 (1) has a function of supplying a video signal, a clock signal, a start signal, a reset signal, and the like. Note that a printed wiring board (PWB) may be attached to the FPC 2509 (1).
- PWB printed wiring board
- the transistor described in any of the above embodiments may be applied to one or both of the transistor 2502t and the transistor 2503t.
- the transistor used in this embodiment includes an oxide semiconductor which is highly purified and suppresses formation of oxygen vacancies.
- the transistor can reduce a current value in an off state (off-state current value). Therefore, the holding time of an electric signal such as an image signal can be increased, and the writing interval can be set longer in the power-on state. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of suppressing power consumption.
- the transistor used in this embodiment can have a relatively high field-effect mobility, and thus can be driven at high speed.
- the switching transistor of the pixel circuit and the driver transistor used for the driver circuit can be formed over the same substrate. That is, since it is not necessary to use a semiconductor device formed of a silicon wafer or the like as a separate drive circuit, the number of parts of the semiconductor device can be reduced.
- a high-quality image can be provided by using a transistor that can be driven at high speed.
- a structure in which a liquid crystal element is used as a display element is described below with reference to FIG.
- a reflective liquid crystal display device that reflects and displays external light
- the liquid crystal display device is not limited to this.
- a light source backlight, sidelight, or the like
- a transmissive liquid crystal display device or a liquid crystal display device having both a reflective type and a transmissive type may be used.
- a display device 2501 illustrated in FIG. 55B is different from the display device 2501 illustrated in FIG. Other structures are similar to those of the display device 2501 illustrated in FIG.
- a pixel 2505 of the display device 2501 illustrated in FIG. 55B includes a liquid crystal element 2551 and a transistor 2502t that can supply power to the liquid crystal element 2551.
- the liquid crystal element 2551 includes a lower electrode (also referred to as a pixel electrode), an upper electrode, and a liquid crystal layer 2529 between the lower electrode and the upper electrode.
- the alignment state of the liquid crystal layer 2529 can be changed by a voltage applied between the lower electrode and the upper electrode.
- a spacer 2530a and a spacer 2530b are provided in the liquid crystal layer 2529.
- an alignment film may be provided on each of the upper electrode and the lower electrode on the side in contact with the liquid crystal layer 2529.
- thermotropic liquid crystal a low molecular liquid crystal, a high molecular liquid crystal, a high molecular dispersion liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used.
- These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.
- a liquid crystal exhibiting a blue phase for which an alignment film is not used may be used.
- a rubbing treatment is not necessary because an alignment film need not be provided.
- electrostatic breakdown caused during the rubbing treatment can be prevented, and defects and breakage of the liquid crystal display device during the manufacturing process can be reduced.
- the spacers 2530a and 2530b can be obtained by selectively etching the insulating film.
- the spacers 2530a and 2530b are provided to control the distance (cell gap) between the substrate 2510 and the substrate 2570.
- the spacers 2530a and 2530b may have different sizes, and are preferably provided in a columnar shape or a spherical shape.
- FIG. 55B illustrates the structure in which the spacers 2530a and 2530b are provided on the substrate 2570 side; however, the present invention is not limited to this and may be provided on the substrate 2510 side.
- the upper electrode of the liquid crystal element 2551 is provided on the substrate 2570 side.
- An insulating layer 2531 is provided between the upper electrode and the coloring layer 2567 and the light-blocking layer 2568.
- the insulating layer 2531 has a function of planarizing unevenness caused by the coloring layer 2567 and the light-blocking layer 2568.
- an organic resin film may be used as the insulating layer 2531.
- the lower electrode of the liquid crystal element 2551 functions as a reflective electrode.
- a display device 2501 illustrated in FIG. 55B is a reflective liquid crystal display device that displays light through a colored layer 2567 by reflecting light with a lower electrode using external light. Note that in the case of a transmissive liquid crystal display device, the lower electrode may be provided with a function as a transparent electrode.
- a display device 2501 illustrated in FIG. 55B includes an insulating layer 2522.
- the insulating layer 2522 covers the transistor 2502t and the like.
- the insulating layer 2522 has a function of planarizing unevenness caused by the pixel circuit and a function of forming unevenness on the lower electrode of the liquid crystal element. This makes it possible to form irregularities on the surface of the lower electrode. Therefore, when external light is incident on the lower electrode, light can be diffusely reflected on the surface of the lower electrode, and visibility can be improved. Note that in the case of a transmissive liquid crystal display device, a structure without the above-described unevenness may be employed.
- FIG. 56 corresponds to a cross-sectional view taken along dashed-dotted line X3-X4 in FIG.
- the touch sensor 2595 includes electrodes 2591 and electrodes 2592 that are arranged in a staggered pattern on the substrate 2590, an insulating layer 2593 that covers the electrodes 2591 and 2592, and wiring 2594 that electrically connects adjacent electrodes 2591.
- the electrodes 2591 and 2592 are formed using a light-transmitting conductive material.
- a light-transmitting conductive material a conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide to which gallium is added can be used.
- a film containing graphene can also be used.
- the film containing graphene can be formed, for example, by reducing a film containing graphene oxide formed in a film shape. Examples of the reduction method include a method of applying heat.
- an inorganic insulating material such as silicon oxide, silicon oxynitride, or aluminum oxide can be used in addition to a resin such as acrylic or epoxy, or a resin having a siloxane bond.
- An opening reaching the electrode 2591 is provided in the insulating layer 2593 so that the wiring 2594 is electrically connected to the adjacent electrode 2591. Since the light-transmitting conductive material can increase the aperture ratio of the touch panel, it can be preferably used for the wiring 2594. A material having higher conductivity than the electrodes 2591 and 2592 can be preferably used for the wiring 2594 because electric resistance can be reduced.
- the electrode 2592 extends in one direction, and a plurality of electrodes 2592 are provided in a stripe shape.
- the wiring 2594 is provided so as to intersect with the electrode 2592.
- a pair of electrodes 2591 is provided with one electrode 2592 interposed therebetween.
- the wiring 2594 electrically connects the pair of electrodes 2591.
- the plurality of electrodes 2591 are not necessarily arranged in a direction orthogonal to the one electrode 2592, and may be arranged to form an angle of more than 0 degree and less than 90 degrees.
- the wiring 2598 is electrically connected to the electrode 2591 or the electrode 2592. In addition, part of the wiring 2598 functions as a terminal.
- a metal material such as aluminum, gold, platinum, silver, nickel, titanium, tungsten, chromium, molybdenum, iron, cobalt, copper, or palladium, or an alloy material containing the metal material is used. it can.
- an insulating layer that covers the insulating layer 2593 and the wiring 2594 may be provided to protect the touch sensor 2595.
- connection layer 2599 electrically connects the wiring 2598 and the FPC 2509 (2).
- connection layer 2599 an anisotropic conductive film (ACF: Anisotropic Conductive Film), an anisotropic conductive paste (ACP: Anisotropic Conductive Paste), or the like can be used.
- ACF Anisotropic Conductive Film
- ACP Anisotropic Conductive Paste
- FIG. 57A corresponds to a cross-sectional view taken along dashed-dotted line X5-X6 in FIG.
- a touch panel 2000 illustrated in FIG. 57A has a structure in which the display device 2501 described in FIG. 54A and the touch sensor 2595 described in FIG.
- a touch panel 2000 illustrated in FIG. 57A includes an adhesive layer 2597 and an antireflection layer 2569 in addition to the structure described in FIG.
- the adhesive layer 2597 is provided in contact with the wiring 2594. Note that the adhesive layer 2597 attaches the substrate 2590 to the substrate 2570 so that the touch sensor 2595 overlaps the display device 2501.
- the adhesive layer 2597 preferably has a light-transmitting property.
- a thermosetting resin or an ultraviolet curable resin can be used.
- an acrylic resin, a urethane resin, an epoxy resin, or a siloxane resin can be used.
- the antireflection layer 2569 is provided at a position overlapping the pixel.
- a circularly polarizing plate can be used as the antireflection layer 2569.
- FIG. 57B is a cross-sectional view of the touch panel 2001.
- a touch panel 2001 illustrated in FIG. 57B is different from the touch panel 2000 illustrated in FIG. 57A in the position of the touch sensor 2595 with respect to the display device 2501.
- different configurations will be described in detail, and the description of the touch panel 2000 is used for a portion where a similar configuration can be used.
- the coloring layer 2567 is located below the EL element 2550.
- the EL element 2550 illustrated in FIG. 57B emits light to the side where the transistor 2502t is provided. Thus, part of the light emitted from the EL element 2550 passes through the colored layer 2567 and is emitted to the outside of the light emitting module 2580 in the direction of the arrow shown in the drawing.
- the touch sensor 2595 is provided on the substrate 2510 side of the display device 2501.
- An adhesive layer 2597 is provided between the substrate 2510 and the substrate 2590, and the display device 2501 and the touch sensor 2595 are attached to each other.
- light emitted from the light emitting element may be emitted to one or both of the upper surface and the lower surface of the substrate.
- FIG. 58A is a block diagram illustrating a structure of a mutual capacitive touch sensor.
- FIG. 58A shows a pulse voltage output circuit 2601 and a current detection circuit 2602.
- an electrode 2621 to which a pulse voltage is applied is illustrated as X1-X6, and an electrode 2622 for detecting a change in current is illustrated as Y1-Y6, which is illustrated with six wirings.
- FIG. 58A illustrates a capacitor 2603 formed by the overlap of the electrode 2621 and the electrode 2622. Note that the functions of the electrode 2621 and the electrode 2622 may be interchanged.
- the pulse voltage output circuit 2601 is a circuit for sequentially applying pulses to the wiring lines X1 to X6.
- a pulse voltage is applied to the wiring of X1-X6, an electric field is generated between the electrode 2621 and the electrode 2622 forming the capacitor 2603.
- the electric field generated between the electrodes causes a change in the mutual capacitance of the capacitor 2603 due to shielding or the like, it is possible to detect the proximity or contact of the detection object.
- the current detection circuit 2602 is a circuit for detecting a change in current in the wirings Y1 to Y6 due to a change in mutual capacitance in the capacitor 2603.
- Y1-Y6 there is no change in the current value detected when there is no proximity or contact with the detected object, but the current value when the mutual capacitance decreases due to the proximity or contact with the detected object. Detect changes that decrease.
- current detection may be performed using an integration circuit or the like.
- FIG. 58B shows a timing chart of input / output waveforms in the mutual capacitive touch sensor shown in FIG.
- the detection target is detected in each matrix in one frame period.
- FIG. 58B shows two cases, that is, a case where the detected object is not detected (non-touch) and a case where the detected object is detected (touch).
- the waveform made into the voltage value corresponding to the detected electric current value is shown.
- a pulse voltage is sequentially applied to the X1-X6 wiring, and the waveform of the Y1-Y6 wiring changes according to the pulse voltage.
- the waveform of Y1-Y6 changes uniformly according to the change of the voltage of the wiring of X1-X6.
- the waveform of the voltage value corresponding to this also changes.
- FIG. 58A a structure of a passive touch sensor in which only a capacitor 2603 is provided at a wiring intersection as a touch sensor is shown; however, an active touch sensor having a transistor and a capacitor may be used.
- An example of a sensor circuit included in the active touch sensor is shown in FIG.
- the sensor circuit illustrated in FIG. 59 includes a capacitor 2603, a transistor 2611, a transistor 2612, and a transistor 2613.
- the gate of the transistor 2613 is supplied with the signal G2, the voltage VRES is supplied to one of a source and a drain, and the other is electrically connected to one electrode of the capacitor 2603 and the gate of the transistor 2611.
- the transistor 2611 one of a source and a drain is electrically connected to one of a source and a drain of the transistor 2612, and the voltage VSS is supplied to the other.
- a signal G2 is supplied to a gate, and the other of the source and the drain is electrically connected to the wiring ML.
- the voltage VSS is applied to the other electrode of the capacitor 2603.
- a potential for turning on the transistor 2613 is supplied as the signal G2, so that a potential corresponding to the voltage VRES is applied to the node n to which the gate of the transistor 2611 is connected.
- a potential for turning off the transistor 2613 is supplied as the signal G2, so that the potential of the node n is held.
- the potential of the node n changes from VRES as the mutual capacitance of the capacitor 2603 changes due to the proximity or contact of a detection object such as a finger.
- a potential for turning on the transistor 2612 is supplied to the signal G1.
- the current flowing through the transistor 2611 that is, the current flowing through the wiring ML is changed in accordance with the potential of the node n. By detecting this current, the proximity or contact of the detection object can be detected.
- the transistor described in any of the above embodiments can be applied to the transistor 2611, the transistor 2612, and the transistor 2613.
- the potential of the node n can be held for a long time, and the frequency of the operation (refresh operation) of supplying VRES to the node n again is achieved. Can be reduced.
- a display module 8000 illustrated in FIG. 60 includes a touch panel 8004 connected to the FPC 8003, a display panel 8006 connected to the FPC 8005, a backlight 8007, a frame 8009, a printed circuit board 8010, a battery, between the upper cover 8001 and the lower cover 8002. 8011.
- the semiconductor device of one embodiment of the present invention can be used for the display panel 8006, for example.
- the shapes and dimensions of the upper cover 8001 and the lower cover 8002 can be changed as appropriate in accordance with the sizes of the touch panel 8004 and the display panel 8006.
- a resistive touch panel or a capacitive touch panel can be used by being superimposed on the display panel 8006.
- the counter substrate (sealing substrate) of the display panel 8006 can have a touch panel function.
- an optical sensor can be provided in each pixel of the display panel 8006 to provide an optical touch panel.
- the backlight 8007 has a light source 8008.
- FIG. 60 illustrates the configuration in which the light source 8008 is provided over the backlight 8007, the present invention is not limited to this.
- a light source 8008 may be provided at the end of the backlight 8007 and a light diffusing plate may be used.
- the backlight 8007 may not be provided.
- the frame 8009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed board 8010 in addition to a protective function of the display panel 8006.
- the frame 8009 may have a function as a heat sink.
- the printed circuit board 8010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal.
- a power supply for supplying power to the power supply circuit an external commercial power supply may be used, or a power supply using a battery 8011 provided separately may be used.
- the battery 8011 can be omitted when a commercial power source is used.
- the display module 8000 may be additionally provided with a member such as a polarizing plate, a retardation plate, or a prism sheet.
- FIG. 61A to FIG. 61H illustrate electronic devices. These electronic devices include a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or operation switch), a connection terminal 9006, and a sensor 9007 (force, displacement, position, velocity, acceleration, angular velocity, Includes functions to measure rotation speed, distance, light, liquid, magnetism, temperature, chemical, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared ), A microphone 9008, and the like.
- operation keys 9005 including a power switch or operation switch
- connection terminal 9006 includes a connection terminal 9006
- a sensor 9007 force, displacement, position, velocity, acceleration, angular velocity, Includes functions to measure rotation speed, distance, light, liquid, magnetism, temperature, chemical, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared
- the electronic device illustrated in FIGS. 61A to 61G can have a variety of functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), Wireless communication function, function for connecting to various computer networks using the wireless communication function, function for transmitting or receiving various data using the wireless communication function, and reading and displaying the program or data recorded on the recording medium It can have a function of displaying on the section. Note that the functions of the electronic devices illustrated in FIGS. 61A to 61G are not limited to these, and can have various functions. Although not illustrated in FIGS.
- the electronic device may have a plurality of display portions.
- the electronic device is equipped with a camera, etc., to capture still images, to capture moving images, to store captured images on a recording medium (externally or built into the camera), and to display captured images on the display unit And the like.
- FIGS. 61A to 61G Details of the electronic devices illustrated in FIGS. 61A to 61G are described below.
- FIG. 61A is a perspective view showing a portable information terminal 9100.
- FIG. A display portion 9001 included in the portable information terminal 9100 has flexibility. Therefore, the display portion 9001 can be incorporated along the curved surface of the curved housing 9000. Further, the display portion 9001 includes a touch sensor and can be operated by touching the screen with a finger, a stylus, or the like. For example, an application can be activated by touching an icon displayed on the display unit 9001.
- FIG. 61B is a perspective view showing the portable information terminal 9101.
- the portable information terminal 9101 has one or more functions selected from, for example, a telephone, a notebook, an information browsing device, or the like. Specifically, it can be used as a smartphone. Note that the portable information terminal 9101 is illustrated with the speaker 9003, the connection terminal 9006, the sensor 9007, and the like omitted, but can be provided at the same position as the portable information terminal 9100 illustrated in FIG. Further, the portable information terminal 9101 can display characters and image information on the plurality of surfaces. For example, three operation buttons 9050 (also referred to as operation icons or simply icons) can be displayed on one surface of the display portion 9001.
- three operation buttons 9050 also referred to as operation icons or simply icons
- information 9051 indicated by a broken-line rectangle can be displayed on another surface of the display portion 9001.
- a display for notifying an incoming call such as an e-mail, SNS (social networking service), a telephone call, a title such as an e-mail or SNS, a sender name such as an e-mail or SNS, a date and time, and a time , Battery level, antenna reception strength and so on.
- an operation button 9050 or the like may be displayed instead of the information 9051 at a position where the information 9051 is displayed.
- FIG. 61C is a perspective view showing the portable information terminal 9102.
- the portable information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001.
- information 9052, information 9053, and information 9054 are displayed on different planes.
- the user of the portable information terminal 9102 can check the display (information 9053 here) in a state where the portable information terminal 9102 is stored in the chest pocket of clothes.
- the telephone number or name of the caller of the incoming call is displayed at a position where it can be observed from above portable information terminal 9102.
- the user can check the display and determine whether to receive a call without taking out the portable information terminal 9102 from the pocket.
- FIG. 61D is a perspective view showing a wristwatch-type portable information terminal 9200.
- the portable information terminal 9200 can execute various applications such as mobile phone, e-mail, text browsing and creation, music playback, Internet communication, and computer games.
- the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
- the portable information terminal 9200 can execute short-range wireless communication with a communication standard. For example, it is possible to talk hands-free by communicating with a headset capable of wireless communication.
- the portable information terminal 9200 includes a connection terminal 9006 and can directly exchange data with other information terminals via a connector. Charging can also be performed through the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding without using the connection terminal 9006.
- FIG. 61E, 61F, and 61G are perspective views illustrating a foldable portable information terminal 9201.
- FIG. FIG. 61E is a perspective view of a state in which the portable information terminal 9201 is expanded
- FIG. 61F is a state in the middle of changing from one of the expanded state or the folded state of the portable information terminal 9201 to the other.
- FIG. 61G is a perspective view of the portable information terminal 9201 folded.
- the portable information terminal 9201 is excellent in portability in the folded state, and in the expanded state, the portable information terminal 9201 is excellent in display listability due to a seamless wide display area.
- a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by a hinge 9055.
- the portable information terminal 9201 By bending between the two housings 9000 via the hinge 9055, the portable information terminal 9201 can be reversibly deformed from the expanded state to the folded state.
- the portable information terminal 9201 can be bent with a curvature radius of 1 mm to 150 mm.
- the electronic device described in this embodiment includes a display portion for displaying some information.
- the semiconductor device of one embodiment of the present invention can also be applied to an electronic device that does not include a display portion.
- the display portion of the electronic device described in this embodiment an example of a configuration that has flexibility and can display along a curved display surface, or a configuration of a foldable display portion is given.
- the present invention is not limited to this, and may have a configuration in which display is performed on a flat portion without having flexibility.
- Sample 1 was formed by forming silicon oxide with a thickness of 100 nm on a silicon substrate by thermal oxidation, and then forming a W film with a thickness of 100 nm by sputtering using a tungsten (W) target. .
- Sample 2 was fabricated by forming a silicon oxide film with a thickness of 20 nm on the W film by PECVD method after the W film was formed.
- the silicon oxide film was formed by controlling the pressure to 200 Pa, applying a substrate heating temperature of 350 ° C., and applying 150 W (60 MHz) to the electrode in an atmosphere containing 1 sccm of monosilane and 800 sccm of nitrous oxide. By depositing silicon oxide under such deposition conditions, a silicon oxide film containing a large amount of excess oxygen can be formed.
- FIG. 62 shows the results obtained by examining the amount of oxygen in the W film in the depth direction of the fabricated sample 1 and sample 2 by SIMS.
- silicon oxide having a thickness of 100 nm was formed on a silicon substrate by a thermal oxidation method, and then a W film was formed by a sputtering method using a tungsten (W) target to a thickness of 100 nm.
- silicon oxide having a thickness of 100 nm was formed on a silicon substrate by a thermal oxidation method, and then a W film was formed to a thickness of 100 nm by a sputtering method using a tungsten (W) target.
- a silicon oxide film having a thickness of 20 nm was formed on the IGZO film by PECVD.
- the silicon oxide film was formed by controlling the pressure to 200 Pa, applying a substrate heating temperature of 350 ° C., and applying 150 W (60 MHz) to the electrode in an atmosphere containing 1 sccm of monosilane and 800 sccm of nitrous oxide. By depositing silicon oxide under such deposition conditions, a silicon oxide film containing a large amount of excess oxygen can be formed.
- a silicon oxide film is formed on the IGZO film with a thickness of 20 nm by PECVD, but by changing the film formation conditions of the silicon oxide film, A silicon oxide film with little excess oxygen was formed.
- the silicon oxide film was formed by controlling the pressure to 40 Pa, applying a substrate heating temperature of 350 ° C., and applying 150 W (60 MHz) to the electrodes in an atmosphere containing 1 sccm of monosilane and 800 sccm of nitrous oxide. . By depositing silicon oxide under such deposition conditions, a silicon oxide film with less excess oxygen in the film can be formed.
- silicon oxide having a thickness of 100 nm was formed on a silicon substrate by a thermal oxidation method, and then a Ti film was formed to a thickness of 100 nm by a sputtering method using a titanium (Ti) target.
- silicon oxide having a thickness of 100 nm was formed on a silicon substrate by a thermal oxidation method, and then a Ti film was formed to a thickness of 100 nm by a sputtering method using a titanium (Ti) target.
- a silicon oxide film having a thickness of 20 nm was formed on the IGZO film by PECVD.
- the silicon oxide film was formed by controlling the pressure to 200 Pa, applying a substrate heating temperature of 350 ° C., and applying 150 W (60 MHz) to the electrode in an atmosphere containing 1 sccm of monosilane and 800 sccm of nitrous oxide. By depositing silicon oxide under such deposition conditions, a silicon oxide film containing a large amount of excess oxygen can be formed.
- a silicon oxide film with a thickness of 20 nm is formed on the IGZO film by PECVD, but by changing the film formation conditions of the silicon oxide film, A silicon oxide film with little excess oxygen was formed.
- the silicon oxide film was formed by controlling the pressure to 40 Pa, applying a substrate heating temperature of 350 ° C., and applying 150 W (60 MHz) to the electrodes in an atmosphere containing 1 sccm of monosilane and 800 sccm of nitrous oxide. . By depositing silicon oxide under such deposition conditions, a silicon oxide film with less excess oxygen in the film can be formed.
- silicon oxide having a thickness of 100 nm was formed on a silicon substrate by a thermal oxidation method, and then a Ta film was formed to a thickness of 100 nm by a sputtering method using a tantalum (Ta) target.
- silicon oxide having a thickness of 100 nm was formed on a silicon substrate by a thermal oxidation method, and then a Ta film was formed by a sputtering method using a tantalum (Ta) target to a thickness of 100 nm.
- a silicon oxide film having a thickness of 20 nm was formed on the IGZO film by PECVD.
- the silicon oxide film was formed by controlling the pressure to 200 Pa, applying a substrate heating temperature of 350 ° C., and applying 150 W (60 MHz) to the electrode in an atmosphere containing 1 sccm of monosilane and 800 sccm of nitrous oxide. By depositing silicon oxide under such deposition conditions, a silicon oxide film containing a large amount of excess oxygen can be formed.
- a silicon oxide film is formed on the IGZO film with a thickness of 20 nm using PECVD, but by changing the film formation conditions of the silicon oxide film, A silicon oxide film with little excess oxygen was formed.
- the silicon oxide film was formed by controlling the pressure to 40 Pa, applying a substrate heating temperature of 350 ° C., and applying 150 W (60 MHz) to the electrodes in an atmosphere containing 1 sccm of monosilane and 800 sccm of nitrous oxide. . By depositing silicon oxide under such deposition conditions, a silicon oxide film with less excess oxygen in the film can be formed.
- silicon oxide having a thickness of 100 nm was formed on a silicon substrate by a thermal oxidation method, and then a Mo film was formed to a thickness of 100 nm by a sputtering method using a molybdenum (Mo) target.
- Mo molybdenum
- silicon oxide having a thickness of 100 nm was formed on a silicon substrate by a thermal oxidation method, and then a Mo film was formed to a thickness of 100 nm by a sputtering method using a molybdenum (Mo) target.
- Mo molybdenum
- a silicon oxide film having a thickness of 20 nm was formed on the IGZO film by PECVD.
- the silicon oxide film was formed by controlling the pressure to 200 Pa, applying a substrate heating temperature of 350 ° C., and applying 150 W (60 MHz) to the electrode in an atmosphere containing 1 sccm of monosilane and 800 sccm of nitrous oxide. By depositing silicon oxide under such deposition conditions, a silicon oxide film containing a large amount of excess oxygen can be formed.
- a silicon oxide film is formed with a thickness of 20 nm on the IGZO film by using the PECVD method.
- a silicon oxide film with little excess oxygen was formed.
- the silicon oxide film was formed by controlling the pressure to 40 Pa, applying a substrate heating temperature of 350 ° C., and applying 150 W (60 MHz) to the electrodes in an atmosphere containing 1 sccm of monosilane and 800 sccm of nitrous oxide. .
- a silicon oxide film with less excess oxygen in the film can be formed.
- FIG. 63 and FIG. 64 show the results of examining the amount of oxygen added in the conductor (W, Ti, Ta, and Mo) film in the depth direction with respect to the fabricated samples 1 to 12, by SIMS.
- FIG. 63A shows a SIMS result using a W film as a conductor
- FIG. 63B shows a SIMS result using a Ti film as a conductor
- FIG. 64A shows a Ta film as a conductor
- FIG. 64B shows the result of SIMS using a Mo film as the conductor. From these SIMS results, it was found that even when an IGZO film was formed on a conductor, oxygen was added to the conductor by forming a silicon oxide film having excess oxygen on the IGZO film. Furthermore, it has been found that the amount of oxygen added to the conductor is larger when a silicon oxide film having a large excess oxygen in the film is formed than in a silicon oxide film having a small excess oxygen in the film.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
酸化物半導体膜を有する半導体装置において、 電気特性の変動を抑制すると共に、 信頼性を向上させ る。 基板上の第１の導電体と、 第１の導電体上の第１の絶縁体と、 第１の絶縁体上の酸化物半導体と、 酸 化物半導体と接して設けられる、 第２の導電体および第３の導電体と、 酸化物半導体、 第２の導電体 および第３の導電体上の第２の絶縁体と、 を有し、 第２の導電体および第３の導電体は、 膜厚方向に 酸素の濃度勾配が形成される領域を有している半導体装置である。
Description
本発明は、例えば、トランジスタおよび半導体装置に関する。または、本発明は、例えば、トランジスタおよび半導体装置の作製方法に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、撮像装置、電子機器の製造方法に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、撮像装置、電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、記憶装置、撮像装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体としてシリコンが知られている。
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シリコンと、が使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの開発が活発化している。
酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物を半導体素子へ利用することが開示されている（特許文献１参照。）。また、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性が開示されている（特許文献２参照。）。
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタ、および多結晶シリコンを用いたトランジスタとは異なる特徴を有する。例えば、酸化物半導体を用いたトランジスタを適用した表示装置は、消費電力が低いことが知られている。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタに用いることができる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
例えば表示装置などの半導体装置を量産するためには、酸化物半導体を用いたトランジスタの電気特性が安定であることが求められる。
酸化物半導体を用いたトランジスタにおいて、酸化物半導体中の酸素欠損の制御は非常に重要である。安定なトランジスタ特性を得るためには、酸素欠損をできるだけ少なくすることが好ましく、そのための技術として、酸化物半導体に酸素を注入する方法がある（特許文献３参照。）。
酸化物半導体をチャネル領域に有するトランジスタにおいて、チャネル領域の酸化物半導体中に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。また、チャネル領域の酸化物半導体に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、チャネル領域の酸化物半導体中に酸素欠損が形成されると、該酸素欠損に水素が入ることにより、キャリア供給源となる。チャネル領域の酸化物半導体中にキャリア供給源が生成されると、酸化物半導体を有するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。また、トランジスタごとに電気特性がばらつくという問題がある。したがって、酸化物半導体のチャネル領域においては、酸素欠損が少ないほど好ましい。また、酸化物半導体のチャネル領域においては、水素または水分などの不純物が少ないほど好ましい。
また、酸化物半導体を用いたトランジスタにおいて、トランジスタのソース電極、ドレイン電極、ゲート電極などに用いられる導電体は、酸化物半導体から酸素を引き抜いてしまうことがある。そのため、例えば酸化物半導体と接して導電体が形成されている場合、該導電体により酸化物半導体に酸素欠損が形成されやすい。
本発明の一態様は、安定した電気特性を有するトランジスタを提供することを課題の一とする。または、ノーマリーオフの電気特性を有するトランジスタを提供することを課題の一とする。または、サブスレッショルドスイング値の小さいトランジスタを提供することを課題の一とする。または、短チャネル効果の小さいトランジスタを提供することを課題の一とする。または、非導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。または、電気特性の優れたトランジスタを提供することを課題の一とする。または、信頼性の高いトランジスタを提供することを課題の一とする。または、高い周波数特性を有するトランジスタを提供することを課題の一とする。
または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、該半導体装置を有する表示装置を提供することを課題の一とする。または、該表示装置を有する表示モジュールを提供することを課題の一とする。または、該半導体装置、該表示装置または該表示モジュールを有する電子機器を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。または、新規な表示装置を提供することを課題の一とする。または、新規な表示モジュールを提供することを課題の一とする。または、新規な電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
安定なトランジスタ特性を得るためには、酸素欠損をできるだけ少なくすることが好ましい。また、導電体は酸化物半導体から酸素を引き抜いてしまうことがあるため、導電体により酸素が引き抜かれないように制御することも重要である。
そこで、本発明の一態様は、トランジスタに用いる導電体に酸素を含んだ構成とすることによって、導電体により酸素が引き抜かれるのを抑制し、安定かつ良好な電気特性を有するトランジスタを提供する。
また、導電体に酸素を含ませてあることによって、外部からの不純物の拡散を抑制し、安定かつ良好な電気特性を有するトランジスタを提供する。
本発明の一態様は、基板上の第１の導電体と、第１の導電体上の第１の絶縁体と、第１の絶縁体上の酸化物半導体と、酸化物半導体と接して設けられる、第２の導電体および第３の導電体と、酸化物半導体、第２の導電体および第３の導電体上の第２の絶縁体と、を有し、第２の導電体および第３の導電体は、膜厚方向に酸素の濃度勾配が形成される領域を有している半導体装置である。
本発明の一態様は、上記第２の導電体および第３の導電体は、第２の絶縁体と接する領域が最も酸素濃度が高い半導体装置である。
また、本発明の一態様は、上記第２の導電体および第３の導電体は、第１の絶縁体と接する領域が最も酸素濃度が高い半導体装置である。
また、本発明の一態様は、基板上の第１の導電体と、第１の導電体上の第１の絶縁体と、第１の絶縁体上の酸化物半導体と、酸化物半導体と接して設けられる第２の導電体および第３の導電体と、酸化物半導体、第２の導電体および第３の導電体上の第２の絶縁体と、を有し、第１の導電体は、膜厚方向に酸素の濃度勾配が形成される領域を有している半導体装置である。
また、本発明の一態様は、上記第１の導電体は、第１の絶縁体と接する領域が最も酸素濃度が高い半導体装置である。
また、本発明の一態様は、上記基板と、上記第１の導電体と、の間に第３の絶縁体を有し、第１の導電体は、第３の絶縁体と接する領域が最も酸素濃度が高い半導体装置である。
また、本発明の一態様は、基板上の第１の絶縁体と、第１の絶縁体上の酸化物半導体と、酸化物半導体と接して設けられる第１の導電体および第２の導電体と、酸化物半導体、第１の導電体および第２の導電体上の第２の絶縁体と、第２の絶縁体上の第３の導電体と、を有し、第１の導電体および第２の導電体は、膜厚方向に酸素の濃度勾配が形成される領域を有している半導体装置である。
また、本発明の一態様は、上記第１の導電体および第２の導電体は、第１の絶縁体と接する領域が最も酸素濃度が高い半導体装置である。
また、本発明の一態様は、第１の導電体および第２の導電体は、第２の絶縁体と接する領域が最も酸素濃度が高い半導体装置である。
また、本発明の一態様は、基板上の第１の絶縁体と、第１の絶縁体上の酸化物半導体と、酸化物半導体と接して設けられる第１の導電体および第２の導電体と、酸化物半導体、第１の導電体および第２の導電体上の第２の絶縁体と、第２の絶縁体上の第３の導電体と、第３の導電体上の第３の絶縁体と、を有し、第３の導電体は、膜厚方向に酸素の濃度勾配が形成される領域を有している半導体装置である。
また、本発明の一態様は、上記第３の導電体は、第２の絶縁体と接する領域が最も酸素濃度が高い半導体装置である。
また、本発明の一態様は、上記第３の導電体は、第３の絶縁体と接する領域が最も酸素濃度が高い半導体装置である。
また、本発明の一態様は、第１の導電体、第２の導電体および第３の導電体は、それぞれ単層または２層以上の積層により形成されている半導体装置である。
また、本発明の他の一態様は、上記態様のいずれか一つに記載の半導体装置と表示素子とを有する表示装置である。また、本発明の他の一態様は、上記表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記態様のいずれか一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたはバッテリと、を有する電子機器である。
本発明の一態様により、安定した電気特性を有するトランジスタを提供することができる。または、ノーマリーオフの電気特性を有するトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、短チャネル効果の小さいトランジスタを提供することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。または、電気特性の優れたトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。または、高い周波数特性を有するトランジスタを提供することができる。
または、該トランジスタを有する半導体装置を提供することができる。または、該半導体装置を有する表示装置を提供することができる。または、該表示装置を有する表示モジュールを提供することができる。または、該半導体装置、該表示装置または該表示モジュールを有する電子機器を提供することができる。または、新規な半導体装置を提供することができる。または、新規な表示装置を提供することができる。または、新規な表示モジュールを提供することができる。または、新規な電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
なお、本明細書などにおいて、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる。）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書などにおいて、Ａが濃度Ｂの領域を有する、と記載する場合、例えば、Ａのある領域における深さ方向全体が濃度Ｂである場合、Ａのある領域における深さ方向の平均値が濃度Ｂである場合、Ａのある領域における深さ方向の中央値が濃度Ｂである場合、Ａのある領域における深さ方向の最大値が濃度Ｂである場合、Ａのある領域における深さ方向の最小値が濃度Ｂである場合、Ａのある領域における深さ方向の収束値が濃度Ｂである場合、測定上Ａそのものの確からしい値の得られる領域が濃度Ｂである場合などを含む。
また、本明細書などにおいて、Ａが大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂの領域を有する、と記載する場合、例えば、Ａのある領域における全体が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における平均値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における中央値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における最大値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における最小値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における収束値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、測定上Ａそのものの確からしい値の得られる領域が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合などを含む。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値なとを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端より外側にある形状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を有すると読み替えることができる。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、明細書において、半導体と記載する場合、酸化物半導体と読み替ことができる。半導体としては、ほかにもシリコン、ゲルマニウムなどの第１４族半導体、炭化シリコン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜鉛、硫化カドミウム、酸化物半導体などの化合物半導体、カーボンナノチューブ、グラフェンおよび有機半導体を用いることができる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置について、図１乃至図１４を参照して説明する。
本実施の形態では、本発明の一態様に係る半導体装置について、図１乃至図１４を参照して説明する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様に係る半導体装置であるトランジスタ１００の上面図である。図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶縁体として機能する絶縁体等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をトランジスタのチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をトランジスタのチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図１（Ａ）は、本発明の一態様に係る半導体装置であるトランジスタ１００の上面図である。図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶縁体として機能する絶縁体等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をトランジスタのチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をトランジスタのチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電体１０４と、基板１０２および導電体１０４上の絶縁体１０６と、絶縁体１０６上の絶縁体１０７と、絶縁体１０７上の酸化物半導体１０８と、酸化物半導体１０８と電気的に接続され、ソース電極として機能する導電体１１２ａと、酸化物半導体１０８と電気的に接続され、ドレイン電極として機能する導電体１１２ｂと、酸化物半導体１０８、および導電体１１２ａ、１１２ｂ上の絶縁体１１４、１１６と、を有する。
また、図１（Ｂ）に示すトランジスタ１００では、酸化物半導体１０８の導電体１１２ａおよび導電体１１２ｂと重畳していない領域において、一部窪んだ形状となっているが、これに限らない。例えば、図１（Ｄ）に示すトランジスタ１００のように、酸化物半導体１０８の導電体１１２ａおよび導電体１１２ｂと重畳していない領域において、窪んだ形状が無い構成としてもよい。
なお、絶縁体１０６および絶縁体１０７は、トランジスタのゲート絶縁体としての機能することができる。本実施の形態に示すトランジスタ１００では、ゲート絶縁体を２層で形成した例を示したが、これに限られない。ゲート絶縁体を単層で形成してもよいし、３層以上で形成してもよい。また、ゲート絶縁体は、酸化物半導体１０８中に酸素を供給する機能を有していてもよい。
また、絶縁体１１４および絶縁体１１６は、トランジスタ１００の保護絶縁体として機能することができる。本実施の形態に示すトランジスタ１００では、保護絶縁体を２層で形成する例を示したが、これに限られない。保護絶縁体を単層で形成してもよいし、３層以上で形成してもよい。また、保護絶縁体は、酸化物半導体１０８中に酸素を供給する機能を有していてもよい。
前述したように、安定なトランジスタ特性を得るためには、酸化物半導体中の酸素欠損をできるだけ少なくすることが好ましい。また、導電体は酸化物半導体から酸素を引き抜いてしまうことがあるため、導電体により酸素が引き抜かれないように制御することも重要である。
そのため、トランジスタに用いる導電体に酸素を含んだ構成とすることによって、導電体により酸素が引き抜かれるのを抑制し、安定かつ良好な電気特性を有するトランジスタを作製することができる。
また、導電体に酸素を含ませてあることによって、外部からの不純物の拡散を抑制し、安定かつ良好な電気特性を有するトランジスタを作製することができる。
本実施の形態におけるトランジスタ１００においては、導電体１０４、導電体１１２ａおよび導電体１１２ｂに、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。
本発明の一態様のトランジスタ１００の構成において、絶縁体１０６、絶縁体１０７、絶縁体１１４および絶縁体１１６に過剰な酸素を有し、絶縁体１０６、絶縁体１０７、絶縁体１１４および絶縁体１１６から導電体１０４、導電体１１２ａおよび導電体１１２ｂ中に酸素を移動させることで、導電体１０４、導電体１１２ａおよび導電体１１２ｂ中に酸素を含ませると好ましい。
また、過剩な酸素を有する絶縁体は、絶縁体１０６、絶縁体１０７、絶縁体１１４および絶縁体１１６のうちいずれか一つの絶縁体でもよく、複数の絶縁体でもよい。例えば、絶縁体１１４に過剰な酸素を有する場合、絶縁体１１４から導電体１１２ａおよび導電体１１２ｂへ酸素を供給し、導電体１１２ａおよび導電体１１２ｂ中に酸素を含ませることができる。またその際、導電体１１２ａおよび導電体１１２ｂにおいて、膜厚方向に酸素の濃度勾配が形成される。さらに、導電体１１２ａおよび導電体１１２ｂにおいて、絶縁体１１４ａと接する領域が最も酸素濃度が高い。
また、絶縁体１１４および絶縁体１１６は、過剰な酸素を有することで、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有する。別言すると、絶縁体１１４および絶縁体１１６は、酸素を放出することが可能な絶縁体である。なお、絶縁体１１４および絶縁体１１６に酸素過剰領域を設けるには、例えば、成膜後の絶縁体１１４および絶縁体１１６に酸素を添加して、酸素過剰領域を形成すればよい。
酸素の添加方法としては、加速エネルギーを減圧下で気体に加える方法、具体的には、イオン注入法、イオンドーピング法、プラズマ処理法等を用いることができる。また、酸素の添加時、基板を加熱して処理すると、添加される酸素の量を多くすることができるため好適である。酸素添加時の基板温度としては、例えば室温より高く４００℃より低い温度が好ましい。また、上記プラズマ処理法としては、酸素ガスを高周波電力によってプラズマ化させる装置（プラズマエッチング装置またはプラズマアッシング装置ともいう。）を用いると好適である。
また、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））を用いて絶縁体を測定することで、酸素の放出量を測定することができる。例えば、絶縁体１１４および絶縁体１１６を昇温脱離ガス分析法において測定した場合、酸素分子の放出量が８．０×１０１４個／ｃｍ２以上、好ましくは１．０×１０１５個／ｃｍ２以上、さらに好ましくは１．５×１０１５個／ｃｍ２以上である。なお、昇温脱離ガス分析法における被測定物の表面温度は、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下である。
また、導電体１０４、導電体１１２ａおよび導電体１１２ｂを、酸素を含んだ導電体とするため、導電体の成膜ガスに酸素を添加する方法を用いてもよい。例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体１０４、導電体１１２ａおよび導電体１１２ｂに対して、上記示したようにイオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
以上に示した方法などによって、本実施の形態におけるトランジスタ１００の導電体１０４、導電体１１２ａおよび導電体１１２ｂに酸素を含ませることができる。さらに、導電体１０４、導電体１１２ａおよび導電体１１２ｂに含まれる酸素は、膜厚方向に酸素の濃度勾配が形成されている領域を有することができる。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。基板に設けられる半導体素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。基板に設けられる半導体素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１０２に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１０２として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板１０２が伸縮性を有してもよい。また、基板１０２は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板１０２の厚さは、例えば、５μｍ以上１０００μｍ以下、好ましくは１０μｍ以上７００μｍ以下、さらに好ましくは１５μｍ以上５００μｍ以下とする。基板１０２を薄くすると、半導体装置を軽量化することができる。また、基板１０２を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板１０２上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板１０２としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板１０２は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１０２としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板１０２として好適である。
＜導電体＞
ゲート電極として機能する導電体１０４、およびソース電極として機能する導電体１１２ａ、およびドレイン電極として機能する導電体１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
ゲート電極として機能する導電体１０４、およびソース電極として機能する導電体１１２ａ、およびドレイン電極として機能する導電体１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電体１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化物膜を用いてもよい。
また、導電体１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電体１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、ＴａまたはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、導電体１０４、導電体１１２ａおよび導電体１１２ｂに酸素を含ませるために、導電体の成膜ガスに酸素を添加する方法を用いることが好ましい。例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体１０４、導電体１１２ａおよび導電体１１２ｂを成膜後に、上記示したようにイオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
＜ゲート絶縁体＞
トランジスタ１００のゲート絶縁体として機能する絶縁体１０６、１０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁体１０６、１０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
トランジスタ１００のゲート絶縁体として機能する絶縁体１０６、１０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁体１０６、１０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体１０８と接する絶縁体１０７は、酸化物絶縁体であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁体１０７は、酸素を放出することが可能な絶縁体である。なお、絶縁体１０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁体１０７を形成すればよい。または、成膜後の絶縁体１０７に酸素を添加して、酸素過剰領域を形成してもよい。
また、絶縁体１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁体１０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
または、酸素過剰領域を有する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の信号を有することもある。
また、絶縁体１０６および絶縁体１０７は、基板１０２からの不純物の拡散を防止する機能を有してもよい。
なお、本実施の形態では、絶縁体１０６として窒化シリコン膜を形成し、絶縁体１０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１５０のゲート絶縁体として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
＜酸化物半導体＞
酸化物半導体１０８は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ、ＭｇまたはＨｆを表す。）と、を有する。代表的には、酸化物半導体１０８は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とくに、酸化物半導体１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
酸化物半導体１０８は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ、ＭｇまたはＨｆを表す。）と、を有する。代表的には、酸化物半導体１０８は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とくに、酸化物半導体１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
酸化物半導体１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。なお、成膜される酸化物半導体１０８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体１０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
なお、酸化物半導体１０８がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。
また、酸化物半導体１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体１０８としては、キャリア密度の低い酸化物半導体を用いる。例えば、酸化物半導体１０８は、キャリア密度が１×１０−９個／ｃｍ３以上８×１０１１個／ｃｎ３未満、好ましくは１×１０−９個／ｃｍ３以上１×１０１１個／ｃｎ３未満、さらに好ましくは１×１０−９個／ｃｍ３以上１×１０１０個／ｃｍ３未満とする。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応して適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体１０８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体１０８として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になりにくい。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧ともいう）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体１０８に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体１０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体１０８において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体１０８において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体１０８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体１０８におけるシリコンや炭素の濃度と、酸化物半導体１０８との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体１０８において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体１０８のアルカリ金属またはアルカリ士類金属の濃度を低減することが好ましい。
また、酸化物半導体１０８に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体１０８は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構造、ｎｃ−ＯＳ、ａ−ｌｉｋｅ ＯＳ、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体１０８は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二層以上を有する積層構造を有する場合がある。
＜保護絶縁体＞
絶縁体１１４、１１６は、保護絶縁体としての機能を有する。絶縁体１１４、１１６は、酸素を有する。また、絶縁体１１４は、酸素を透過することのできる絶縁体である。なお、絶縁体１１４は、後に形成する絶縁体１１６を形成する際の、酸化物半導体１０８へのダメージ緩和膜としても機能する。
絶縁体１１４、１１６は、保護絶縁体としての機能を有する。絶縁体１１４、１１６は、酸素を有する。また、絶縁体１１４は、酸素を透過することのできる絶縁体である。なお、絶縁体１１４は、後に形成する絶縁体１１６を形成する際の、酸化物半導体１０８へのダメージ緩和膜としても機能する。
絶縁体１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁体１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１付近に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁体１１４に含まれる欠陥密度が多いと、欠陥に酸素が結合してしまい、絶縁体１１４における酸素の透過量が減少してしまう。
なお、絶縁体１１４においては、外部から絶縁体１１４に入った酸素が全て絶縁体１１４の外部に移動せず、絶縁体１１４にとどまる場合もある。また、絶縁体１１４に酸素が入ると共に、絶縁体１１４に含まれる酸素が絶縁体１１４の外部へ移動することで、絶縁体１１４において酸素の移動が生じる場合もある。絶縁体１１４として酸素を透過することができる酸化物絶縁体を形成すると、絶縁体１１４上に設けられる、絶縁体１１６から脱離する酸素を、絶縁体１１４を通過させて酸化物半導体１０８に移動させることができる。
た、絶縁体１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁体として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁体１１４などに準位を形成する。該準位は、酸化物半導体１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁体１１４および酸化物半導体１０８の界面近傍に拡散すると、該準位が絶縁体１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁体１１４および酸化物半導体１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニアおよび酸素と反応する。絶縁体１１４に含まれる窒素酸化物は、加熱処理において、絶縁体１１６に含まれるアンモニアと反応するため、絶縁体１１４に含まれる窒素酸化物が低減される。このため、絶縁体１１４および酸化物半導体１０８の界面近傍において、電子がトラップされにくい。
絶縁体１１４として、上記酸化物絶縁体を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理により、絶縁体１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナルおよび第２のシグナルのスプリット幅、並びに第２のシグナルおよび第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナルおよびｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナルおよびｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁体に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁体は、ＳＩＭＳ分析で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シランおよび一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁体を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁体１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いて形成すると好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体は、ＴＤＳ分析にて、酸素分子に換算して、酸素の放出量が８．０×１０１４ａｔｏｍｓ／ｃｍ２以上、好ましくは１．０×１０１５ａｔｏｍｓ／ｃｍ２以上である酸化物絶縁体である。なお、上記ＴＤＳ分析時における被測定物の表面温度は、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下である。
絶縁体１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁体１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁体１１６は、絶縁体１１４と比較して酸化物半導体１０８から離れているため、絶縁体１１４より、欠陥密度が多くともよい。
また、絶縁体１１４、１１６は、同種の材料の絶縁体を用いることができるため、絶縁体１１４と絶縁体１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁体１１４と絶縁体１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁体１１４と絶縁体１１６の２層構造について説明したが、これに限定されず、例えば、絶縁体１１４または絶縁体１１６のいずれか一方の単層構造としてもよい。
また、絶縁体１１４または絶縁体１１６を、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体とするための酸素の添加方法としては、加速エネルギーを減圧下で気体に加える方法、具体的には、イオン注入法、イオンドーピング法、プラズマ処理法等を用いることができる。また、酸素の添加時、基板を加熱して処理すると、添加される酸素の量を多くすることができるため好適である。酸素添加時の基板温度としては、例えば室温より高く４００℃より低い温度が好ましい。また、上記プラズマ処理法としては、酸素ガスを高周波電力によってプラズマ化させる装置（プラズマエッチング装置またはプラズマアッシング装置ともいう。）を用いると好適である。
なお、上記記載の、導電体、絶縁体、酸化物半導体などの形成方法としては、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法などが挙げられる。また、上記記載の、導電体、絶縁体、酸化物半導体などの形成方法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ法としてもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。また、上記記載の、導電体、絶縁体、酸化物半導体などの形成方法としては、塗布法や印刷法でもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＡＬＤ法またはＭＯＣＶＤ法などの熱ＣＶＤ法は、上記示した導電体、絶縁体、酸化物半導体などを形成することができる。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。
＜半導体装置の構成例２＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図２（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図２（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図２（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１０１の上面図であり、図２（Ｂ）は、図２（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２（Ｃ）は、図２（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１０１は、基板１０２上のゲート電極として機能する導電体１０４と、基板１０２および導電体１０４上の絶縁体１０６と、絶縁体１０６上の絶縁体１０７と、絶縁体１０７上の酸化物半導体１０８と、酸化物半導体１０８と電気的に接続され、ソース電極として機能する導電体１１２ａと、酸化物半導体１０８と電気的に接続され、ドレイン電極として機能する導電体１１２ｂと、酸化物半導体１０８、および導電体１１２ａ、１１２ｂ上の絶縁体１１４、１１６と、絶縁体１１６上の金属酸化膜１３２と、金属酸化膜１３２上の金属酸化膜１３４と、を有する。また、金属酸化膜１３２は、酸化物半導体１０８と同一の金属元素を少なくとも一つ有する。また、金属酸化膜１３４は、金属酸化膜１３２と混合する領域を有する。
図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１０１は、絶縁体１１６上の金属酸化膜１３２と、金属酸化膜１３２上の金属酸化膜１３４と、を有する点において、図１に示すトランジスタ１００と異なる。
トランジスタ１０１のように、金属酸化膜１３２、１３４を有する構成とすることで、絶縁体１１４、１１６から外部に拡散される酸素を抑制することができる。また、金属酸化膜１３２、１３４を有する構成とすることで、外部から入り込みうる不純物（例えば、水素、水など）を抑制することができる。
また、絶縁体１１４および絶縁体１１６に酸素過剰領域を形成するため、絶縁体１１６上に金属酸化膜１３２を形成し、金属酸化膜１３２を通過させて、絶縁体１１４および絶縁体１１６に酸素を添加してもよい。よって、金属酸化膜１３２は、酸素を通過させる機能と、酸素の放出を抑制できる機能と、を有すると好ましい。金属酸化膜１３２を通過させて、絶縁体１１４および絶縁体１１６に酸素を添加することで、絶縁体１１４および絶縁体１１６中に酸素を添加することが可能となる。例えば、金属酸化膜１３２としては、酸化物半導体１０８と同一の金属元素を少なくとも有する構成とすることができる。
金属酸化膜１３２としては、インジウムを含む材料により形成すると、絶縁体１１４、１１６中に好適に酸素を添加することができる。金属酸化膜１３２に用いることのできるインジウムを含む材料としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯともいう。）などが挙げられる。なお、上述のインジウムを含む材料としては、透光性を有する導電性材料である。また、上述した中でも、金属酸化膜１３２として、特にＩＴＳＯを用いると、凹凸等を有する絶縁体上にも被覆性がよく形成できるため好適である。
また、金属酸化膜１３２上に金属酸化膜１３４を有することによって、絶縁体１１４および絶縁体１１６中の酸素が外部に拡散するのを抑制することができる。
金属酸化膜１３４としては、アルミニウムを含む材料により形成すると、絶縁体１１４、１１６からの外部への酸素の拡散、および／または外部からの不純物（水素、水等）の入り込みを抑制しやすいため好ましい。金属酸化膜１３４に用いることのできるアルミニウムを含む材料としては、例えば、酸化アルミニウム等が挙げられる。
＜金属酸化膜＞
金属酸化膜１３２は、酸素を透過させる機能と、酸素の放出を抑制する機能とを有する。金属酸化膜１３２を設けることで、絶縁体１１４、１１６中に好適に酸素を添加することができる。
金属酸化膜１３２は、酸素を透過させる機能と、酸素の放出を抑制する機能とを有する。金属酸化膜１３２を設けることで、絶縁体１１４、１１６中に好適に酸素を添加することができる。
金属酸化膜１３２は、酸化物半導体１０８と同一の金属元素を少なくとも一つ有する。例えば、酸化物半導体１０８がＩｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ、ＭｇまたはＨｆを表す。）と、を有する場合、金属酸化膜１３２は、Ｉｎ、Ｚｎ、またはＭを含む。金属酸化膜１３２としては、とくにＩｎを含む導電体、またはＩｎを含む半導体を用いると好適である。
金属酸化膜１３４は、酸素の放出を抑制する機能と、酸素、水素、水、アルカリ金属、アルカリ土類金属等の不純物をブロッキングできる機能と、を有する。金属酸化膜１３４を設けることで、酸化物半導体１０８からの酸素の外部への拡散と、絶縁体１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化物半導体１０８への水素、水等の入り込みと、を抑制することができる。
金属酸化膜１３４としては、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、Ｙ（イットリウム）、またはハフニウム（Ｈｆ）を有すると好ましい。金属酸化膜１３４に用いることのできる材料としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化窒化ガリウム、窒化酸化ガリウム、酸化イットリウム、酸化窒化イットリウム、窒化酸化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム等が挙げられる。特に金属酸化膜１３４として、酸化アルミニウムを用いると酸化物半導体１０８、および絶縁体１１４および絶縁体１１６からの酸素の外部への拡散と、外部から酸化物半導体１０８への水素、水等の入り込みと、を抑制できるため好適である。
金属酸化膜１３４としては、スパッタリング法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成すると好適である。
＜半導体装置の構成例３＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図３（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図３（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５０の上面図であり、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１５０は、基板１０２上のゲート電極として機能する導電体１０４と、基板１０２および導電体１０４上の絶縁体１０６と、絶縁体１０６上の絶縁体１０７と、絶縁体１０７上の酸化物半導体１０８と、酸化物半導体１０８上の絶縁体１１４と、絶縁体１１４上の絶縁体１１６と、絶縁体１１６上の金属酸化膜１３２と、金属酸化膜１３２上の金属酸化膜１３４と、絶縁体１１４、１１６および金属酸化膜１３２、１３４に設けられる開口部１４１ａを介して酸化物半導体１０８と電気的に接続されるソース電極として機能する導電体１１２ａと、絶縁体１１４、１１６および金属酸化膜１３２、１３４に設けられる開口部１４１ｂを介して酸化物半導体１０８と電気的に接続されるドレイン電極として機能する導電体１１２ｂと、を有する。また、金属酸化膜１３２は、酸化物半導体１０８と同一の金属元素を少なくとも一つ有する。また、金属酸化膜１３４は、金属酸化膜１３２と混合する領域を有する。
先に示すトランジスタ１００においては、チャネルエッチ型の構造であったのに対し、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、チャネル保護型の構造である。このように、本発明の一態様の半導体装置は、チャネルエッチ型およびチャネル保護型の双方のトランジスタ構造に適用することができる。
トランジスタ１５０としては、先に示すトランジスタ１００と同様に、酸化物半導体１０８上に、絶縁体１１４、１１６が設けられる構成のため、絶縁体１１４、１１６に含まれる酸素によって、酸化物半導体１０８中の酸素欠損を補填することができる。また、絶縁体１１６上に金属酸化膜１３２、１３４を設けることによって、外部から酸化物半導体１０８に入り込みうる不純物を抑制することができる。その他の構成は、先に示すトランジスタ１００と同様であり、同様の効果を奏する。
＜半導体装置の構成例４＞
次に、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と異なる構成例について、図４（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
次に、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と異なる構成例について、図４（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１６０の上面図であり、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１６０は、基板１０２上のゲート電極として機能する導電体１０４と、基板１０２および導電体１０４上の絶縁体１０６と、絶縁体１０６上の絶縁体１０７と、絶縁体１０７上の酸化物半導体１０８と、酸化物半導体１０８上の絶縁体１１４と、絶縁体１１４上の絶縁体１１６と、絶縁体１１６上の金属酸化膜１３２と、金属酸化膜１３２上の金属酸化膜１３４と、酸化物半導体１０８と電気的に接続されるソース電極として機能する導電体１１２ａと、酸化物半導体１０８と電気的に接続されるドレイン電極として機能する導電体１１２ｂと、を有する。また、金属酸化膜１３２は、酸化物半導体１０８と同一の金属元素を少なくとも一つを有する。また、金属酸化膜１３４は、金属酸化膜１３２と混合する領域を有する。
なお、トランジスタ１６０は、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と絶縁体１１４、１１６、および金属酸化膜１３２、１３４の形状が相違する。具体的には、トランジスタ１６０の絶縁体１１４、１１６、および金属酸化膜１３２、１３４は、酸化物半導体１０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ１５０と同様であり、同様の効果を奏する。
トランジスタ１６０としては、先に示すトランジスタ１００と同様に、酸化物半導体１０８上に、絶縁体１１４、１１６が設けられる構成のため、絶縁体１１４、１１６に含まれる酸素によって、酸化物半導体１０８中の酸素欠損を補填することができる。また、絶縁体１１６上に金属酸化膜１３２、１３４を設けることによって、外部から酸化物半導体１０８に入り込みうる不純物を抑制することができる。
＜半導体装置の構成例５＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図５（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図５（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１７０の上面図であり、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１７０は、基板１０２上の第１のゲート電極として機能する導電体１０４と、基板１０２および導電体１０４上の絶縁体１０６と、絶縁体１０６上の絶縁体１０７と、絶縁体１０７上の酸化物半導体１０８と、酸化物半導体１０８と電気的に接続されるソース電極として機能する導電体１１２ａと、酸化物半導体１０８と電気的に接続されるドレイン電極として機能する導電体１１２ｂと、酸化物半導体１０８、および導電体１１２ａ、１１２ｂ上の絶縁体１１４と、絶縁体１１４上の絶縁体１１６と、絶縁体１１６上の金属酸化膜１３２と、金属酸化膜１３２上の金属酸化膜１３４と、金属酸化膜１３４上の導電体１２０ａ、１２０ｂと、を有する。
トランジスタ１７０としては、先に示すトランジスタ１００と同様に、酸化物半導体１０８上に、絶縁体１１４、１１６が設けられる構成のため、絶縁体１１４、１１６に含まれる酸素によって、酸化物半導体１０８中の酸素欠損を補填することができる。また、絶縁体１１６上に金属酸化膜１３２、１３４を設けることによって、外部から酸化物半導体１０８に入り込みうる不純物を抑制することができる。
また、トランジスタ１７０において、絶縁体１１４、１１６、および金属酸化膜１３２、１３４は、トランジスタ１７０の第２のゲート絶縁体としての機能を有する。また、トランジスタ１７０において、導電体１２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。また、導電体１２０ａは、絶縁体１１４、１１６、および金属酸化膜１３２、１３４に設けられる開口部１４２ｃを介して、導電体１１２ｂと接続される。また、トランジスタ１７０において、導電体１２０ｂは、第２のゲート電極（バックゲート電極ともいう。）として機能する。
また、図５（Ｃ）に示すように導電体１２０ｂは、絶縁体１０６、１０７、１１４、１１６、および金属酸化膜１３２、１３４に設けられる開口部１４２ａ、１４２ｂにおいて、第１のゲート電極として機能する導電体１０４に接続される。よって、導電体１２０ｂと導電体１０４とは、同じ電位が与えられる。
なお、本実施の形態においては、開口部１４２ａ、１４２ｂを設け、導電体１２０ｂと導電体１０４を接続する構成について例示したが、これに限定されない。例えば、開口部１４２ａまたは開口部１４２ｂのいずれか一方の開口部のみを形成し、導電体１２０ｂと導電体１０４を接続する構成、または開口部１４２ａおよび開口部１４２ｂを設けずに、導電体１２０ｂと導電体１０４を接続しない構成としてもよい。なお、導電体１２０ｂと導電体１０４を接続しない構成の場合、導電体１２０ｂと導電体１０４には、それぞれ異なる電位を与えることができる。
また、図５（Ｂ）に示すように、酸化物半導体１０８は、第１のゲート電極として機能する導電体１０４と、第２のゲート電極として機能する導電体１２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電体に挟まれている。第２のゲート電極として機能する導電体１２０ｂのチャネル長方向の長さおよびチャネル幅方向の長さは、酸化物半導体１０８のチャネル長方向の長さおよびチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体１０８の全体は、絶縁体１１４、１１６、および金属酸化膜１３２、１３４を介して導電体１２０ｂに覆われている。また、第２のゲート電極として機能する導電体１２０ｂと第１のゲート電極として機能する導電体１０４とは、絶縁体１０６、１０７、１１４、１１６、および金属酸化膜１３２、１３４に設けられる開口部１４２ａ、１４２ｂにおいて接続されるため、酸化物半導体１０８のチャネル幅方向の側面は、絶縁体１１４、１１６、および金属酸化膜１３２、１３４を介して第２のゲート電極として機能する導電体１２０ｂと対向している。
別言すると、トランジスタ１７０のチャネル幅方向において、第１のゲート電極として機能する導電体１０４および第２のゲート電極として機能する導電体１２０ｂは、ゲート絶縁体として機能する絶縁体１０６、１０７、並びに第２のゲート絶縁体として機能する絶縁体１１４、１１６、および金属酸化膜１３２、１３１に設けられる開口部において接続すると共に、ゲート絶縁体として機能する絶縁体１０６、１０７および第２のゲート絶縁体として機能する絶縁体１１４、１１６、および金属酸化膜１３２、１３４を介して酸化物半導体１０８を囲む構成である。
このような構成を有することで、トランジスタ１７０に含まれる酸化物半導体１０８を、第１のゲート電極として機能する導電体１０４および第２のゲート電極として機能する導電体１２０ｂの電界によって電気的に囲むことができる。トランジスタ１７０のように、第１のゲート電極および第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電体１０４によってチャネルを誘起させるための電界を効果的に酸化物半導体１０８に印加することができるため、トランジスタ１７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１７０を微細化することが可能となる。また、トランジスタ１７０は、第１のゲート電極として機能する導電体１０４および第２のゲート電極として機能する導電体１２０ｂによって囲まれた構造を有するため、トランジスタ１７０の機械的強度を高めることができる。
＜半導体装置の構成例６＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図６（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図６（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図６（Ａ）（Ｂ）（Ｃ）（Ｄ）は、図１（Ｂ）（Ｃ）に示すトランジスタ１００の変形例の断面図である。
図６（Ａ）（Ｂ）に示すトランジスタ１００Ａは、図１（Ｂ）（Ｃ）に示すトランジスタ１００が有する酸化物半導体１０８を３層の積層構造としている。より具体的には、トランジスタ１００Ａが有する酸化物半導体１０８は、酸化物半導体１０８ａと、酸化物半導体１０８ｂと、酸化物半導体１０８ｃと、を有する。
図６（Ｃ）（Ｄ）に示すトランジスタ１００Ｂは、図１（Ｂ）（Ｃ）に示すトランジスタ１００が有する酸化物半導体１０８を２層の積層構造としている。より具体的には、トランジスタ１００Ｂが有する酸化物半導体１０８は、酸化物半導体１０８ｂと、酸化物半導体１０８ｃと、を有する。
ここで、酸化物半導体１０８ａ、１０８ｂ、１０８ｃ、および酸化物半導体１０８ｂ、１０８ｃに接する絶縁体のバンド構造について、図７を用いて説明する。
図７（Ａ）は、絶縁体１０７、酸化物半導体１０８ａ、１０８ｂ、１０８ｃ、および絶縁体１１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図７（Ｂ）は、絶縁体１０７、酸化物半導体１０８ｂ、１０８ｃ、および絶縁体１１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁体１０７、酸化物半導体１０８ａ、１０８ｂ、１０８ｃ、および絶縁体１１４の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図７（Ａ）は、絶縁体１０７、１１４として酸化シリコン膜を用い、酸化物半導体１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体を用い、酸化物半導体１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体を用い、酸化物半導体１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体を用いる構成のバンド図である。
また、図７（Ｂ）は、絶縁体１０７、１１４として酸化シリコン膜を用い、酸化物半導体１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体を用い、酸化物半導体１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体を用いる構成のバンド図である。
図７（Ａ）（Ｂ）に示すように、酸化物半導体１０８ａ、１０８ｂ、１０８ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体１０８ａと酸化物半導体１０８ｂとの界面、または酸化物半導体１０８ｂと酸化物半導体１０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位、を形成するような不純物が存在しないとする。
酸化物半導体１０８ａ、１０８ｂ、１０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図７（Ａ）（Ｂ）に示す構成とすることで酸化物半導体１０８ｂがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体１０８ｂに形成されることがわかる。
また、図７（Ａ）（Ｂ）において、酸化物半導体１０８ａ、１０８ｃは、酸化物半導体１０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体１０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体１０８ａ、１０８ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体１０８ａ、１０８ｃの電子親和力（真空準位と伝導帯下端のエネルギー準位との差）と、酸化物半導体１０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体１０８ｂが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体１０８ａ、１０８ｃは、チャネル領域が形成される酸化物半導体１０８ｂを構成する金属元素の一種以上から構成される酸化物半導体であるため、酸化物半導体１０８ａと酸化物半導体１０８ｂとの界面、または酸化物半導体１０８ｂと酸化物半導体１０８ｃとの界面において、キャリアの界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が低下するのを抑制できる。
また、酸化物半導体１０８ａ、１０８ｃは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いることが好ましい。または、酸化物半導体１０８ａ、１０８ｃには、電子親和力が酸化物半導体１０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体１０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いることが好ましい。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体１０８ａ、１０８ｃの伝導帯下端のエネルギー準位が、酸化物半導体１０８ｂの伝導帯下端のエネルギー準位よりも０．２ｅＶより真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体１０８ａ、１０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体１０８ａ、１０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電体１１２ａ、１１２ｂの構成元素が酸化物半導体１０８ｂへ拡散してしまう場合がある。なお、酸化物半導体１０８ａ、１０８ｃが後述するＣＡＡＣ−ＯＳである場合、導電体１１２ａ、１１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体１０８ａ、１０８ｃの膜厚は、導電体１１２ａ、１１２ｂの構成元素が酸化物半導体１０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁体１１４から酸化物半導体１０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体１０８ａ、１０８ｃの膜厚が１０ｎｍ以上であると、導電体１１２ａ、１１２ｂの構成元素が酸化物半導体１０８ｂへ拡散するのを抑制することができる。また、酸化物半導体１０８ａ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁体１１４、１１６から酸化物半導体１０８ｂへ効果的に酸素を供給することができる。
酸化物半導体１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＭとしてＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＭｇまたはＨｆを、Ｉｎより高い原子数比で有することで、酸化物半導体１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくすることができる。よって、酸化物半導体１０８ｂとの電子親和力の差を元素Ｍの組成によって制御することが可能となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＭｇまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体１０８ａ、１０８ｃとして、酸化ガリウムを用いてもよい。
また、酸化物半導体１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体１０８ｂと比較して、酸化物半導体１０８ａ、１０８ｃに含まれるＭの原子数比が大きく、代表的には、酸化物半導体１０８ｂに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体１０８ａ、１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さらに好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき、酸化物半導体１０８ｂにおいて、ｙ１がｘ１以上であると、酸化物半導体１０８ｂを用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、酸化物半導体１０８ｂを用いるトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物半導体１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体１０８ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体１０８ｂとして後述のＣＡＡＣ−ＯＳが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
また、酸化物半導体１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体１０８ａ、１０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、インジウムに対するＭの原子数比率を大きくすることで、酸化物半導体１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５等がある。
また、酸化物半導体１０８ａ、１０８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない酸化物半導体１０８ａ、１０８ｃを形成することができる。また、酸化物半導体１０８ａ、１０８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該Ｉｎ−Ｇａ酸化物としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導体１０８ａ、１０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体１０８ａ、１０８ｂ、１０８ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。
＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置であるトランジスタ１００の作製方法について、図８および図９を用いて説明する。なお、図８および図９は、半導体装置の作製方法を説明する断面図である。
次に、本発明の一態様の半導体装置であるトランジスタ１００の作製方法について、図８および図９を用いて説明する。なお、図８および図９は、半導体装置の作製方法を説明する断面図である。
まず、基板１０２上に導電体を形成し、該導電体をリソグラフィ工程およびエッチング工程を行い加工して、ゲート電極として機能する導電体１０４を形成する（図８（Ａ）参照）。
本実施の形態では、基板１０２としてガラス基板を用い、ゲート電極として機能する導電体１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。
導電体１０４には、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体１０４を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、導電体１０４上にゲート絶縁体として機能する絶縁体１０６、１０７を形成する（図８（Ｂ）参照）。
本実施の形態では、ＰＥＣＶＤ法により、絶縁体１０６として厚さ４００ｎｍの窒化シリコン膜を形成し、絶縁体１０７として厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
なお、絶縁体１０６は、窒化シリコン膜の積層構造とする。具体的には、絶縁体１０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、および流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、および流量２０００ｓｃｃｍのアンモニアガスを原科ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、および流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、および第３の窒化シリコン膜形成時の基板温度は３５０℃とすることができる。
絶縁体１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電体１０４に銅（Ｃｕ）を含む導電体を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電体１０４からの銅（Ｃｕ）元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
絶縁体１０７としては、後に形成される酸化物半導体１０８との界面特性を向上させるため、酸素を含む絶縁体で形成されると好ましい。
次に、絶縁体１０７上に酸化物半導体１０８を形成する（図８（Ｃ）参照）。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２（原子数比））を用いて、スパッタリング法により酸化物半導体を成膜し、該酸化物半導体にリソグラフィ工程によりマスクを形成し、該酸化物半導体を所望の領域に加工することで島状の酸化物半導体１０８を形成する。
酸化物半導体１０８の形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよい。ここでの可熱処理は、酸化物半導体の高純度化処理の一つであり、酸化物半導体１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物半導体１０８を島状に加工する前に行ってもよい。
酸化物半導体１０８への加熱処理は、ガスベーク炉、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で加熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体１０８への加熱処理は、窒素ガス、酸素ガス、超乾燥空気（Ｃｌｅａｎ Ｄｒｙ Ａｉｒ：ＣＤＡともいう。ＣＤＡとは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気である。）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素ガス、酸素ガス、ＣＤＡ、または希ガスに水素、水等が含まれないことが好ましい。
例えば、上記窒素ガス、酸素ガス、またはＣＤＡの純度を高めると好ましい。具体的には、窒素ガス、酸素ガス、またはＣＤＡの純度を、６Ｎ（９９．９９９９％）または７Ｎ（９９．９９９９９％）とすればよい。また、窒素ガス、酸素ガス、またはＣＤＡの露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、酸化物半導体１０８を窒素または希ガス雰囲気で加熱処理した後、酸素またはＣＤＡ雰囲気で加熱してもよい。この結果、酸化物半導体１０８中に含まれる水素、水等を脱離させると共に、酸化物半導体１０８中に酸素を供給することができる。この結果、酸化物半導体１０８中に含まれる酸素欠損量を低減することができる。
また、必要に応じて、窒素ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方のガス種でのベーク時間を長く、例えば、１時間以上１０時間以下としてもよい。酸素ガスが含まれる雰囲気での加熱時間を長くすることで、酸化物半導体１０８に形成された酸素欠損を好適に補填することが可能となる。
また、スパッタリング法で酸化物半導体を形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または希ガスおよび酸素の混合ガスが適宜用いられる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体１０８を形成する場合、スパッタリング装置におけるチャンバーを、酸化物半導体１０８にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
次に、絶縁体１０７および酸化物半導体１０８上にソース電極およびドレイン電極として機能する導電体１１２ａ、１１２ｂを形成する（図９（Ａ）参照）。
本実施の形態では、導電体１１２ａ、１１２ｂとして、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜との積層膜をスパッタリング法により成膜し、該積層膜上にリソグラフィ工程によりマスクを形成し、該積層膜を所望の領域に加工することで、導電体１１２ａ、１１２ｂを形成する。なお、本実施の形態においては、導電体１１２ａ、１１２ｂを２層の積層構造としたが、これに限定されない。例えば、導電体１１２ａ、１１２ｂとして、厚さ５０ｎｍのチタン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜との３層の積層構造としてもよい。
また、導電体１１２ａ、１１２ｂを形成後に、酸化物半導体１０８の表面（バックチャネル側）を洗浄してもよい。該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いた洗浄を行うことで、酸化物半導体１０８の表面に付着した不純物（例えば、導電体１１２ａ、１１２ｂに含まれる元素等。）を除去することができる。
なお、導電体１１２ａ、１１２ｂの形成工程、および／または上記洗浄工程において、酸化物半導体１０８の一部に凹部が形成される場合がある。
導電体１１２ａおよび導電体１１２ｂには、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体１１２ａおよび導電体１１２ｂを形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、酸化物半導体１０８、および導電体１１２ａ、１１２ｂ上に、保護絶縁体として機能する絶縁体１１４、１１６を形成する（図９（Ｂ）参照）。
なお、絶縁体１１４を形成した後、大気に曝すことなく、連続的に絶縁体１１６を形成することが好ましい。絶縁体１１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力および基板温度の一以上を調整して、絶縁体１１６を連続的に形成することで、絶縁体１１４と絶縁体１１６の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁体１１４、１１６に含まれる酸素を酸化物半導体１０８に移動させることが可能となり、酸化物半導体１０８の酸素欠損量を低減することが可能となる。
例えば、絶縁体１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁体１１４が、窒素を含み、且つ欠陥量の少ない絶縁体となる。
本実施の形態においては、絶縁体１１４として、基板１０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシランおよび流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
絶縁体１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁体１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁体１１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁体を形成することができる。
なお、絶縁体１１６の形成工程において、絶縁体１１４が酸化物半導体１０８の保護膜となる。したがって、酸化物半導体１０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁体１１６を形成することができる。
なお、絶縁体１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁体１１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１付近に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましく３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。
絶縁体１１４、１１６を形成した後、加熱処理を行ってもよい。該加熱処理により、絶縁体１１４、１１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁体１１４、１１６に含まれる酸素の一部を酸化物半導体１０８に移動させ、酸化物半導体１０８に含まれる酸素欠損量を低減することができる。
絶縁体１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。加熱処理は、窒素、酸素、ＣＤＡ、または希ガス（アルゴン、ヘリウム等）雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、ガスベーク炉、電気炉、ＲＴＡ装置等を用いることができる。
本実施の形態では、窒素および酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
以上の工程により、図１に示すトランジスタ１００を作製することができる。
＜半導体装置の作製方法２＞
次に、本発明の一態様の半導体装置である図２に示すトランジスタ１０１の作製方法について、図１０を用いて説明する。なお、図１０は、半導体装置の作製方法を説明する断面図である。
次に、本発明の一態様の半導体装置である図２に示すトランジスタ１０１の作製方法について、図１０を用いて説明する。なお、図１０は、半導体装置の作製方法を説明する断面図である。
まず、図９（Ｂ）に示す工程まで行う。その後、絶縁体１１６上に金属酸化膜１３２を形成する（図１０（Ａ）参照）。
金属酸化膜１３２には、インジウムを含む導電体、またはインジウムを含む半導体を用いることが出来る。本実施の形態においては、金属酸化膜１３２として、スパッタリング装置を用いて、膜厚５ｎｍのＩＴＳＯ膜を形成する。なお、金属酸化膜１３２の厚さは、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため好ましい。
次に、金属酸化膜１３２を通過させて絶縁体１１４、１１６に、酸素１４０を導入する（図１０（Ｂ）参照）。
金属酸化膜１３２を通過させて、絶縁体１１４、１１６に酸素１４０を導入する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、プラズマ処理法として、マイクロ波を用いて酸素を励起し、高密度なプラズマを発生させてもよい。
また、酸素１４０を導入する際に、基板側にバイアス電圧を印加することで効果的に酸素１４０を絶縁体１１４、１１６に導入することができる。上記バイアス電圧としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の勧密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素１４０を導入する際の基板温度としては、室温を超えて４００℃未満、好ましくは、１００℃以上３５０℃以下とすることで、絶縁体１１４、１１６に効率よく酸素を導入することができる。
なお、本実施の形態では、アッシング装置を用い、Ｏ２ガスをアッシング装置内に導入し、基板側にバイアスを印加することで、絶縁体１１４、１１６中に酸素１４０を導入する。
金属酸化膜１３２を設けて酸素を導入することで、金属酸化膜１３２が絶縁体１１４、１１６から酸素が放出することを抑制する保護膜として機能する。このため、絶縁体１１４、１１６に多くの酸素を導入することができる。
次に、金属酸化膜１３２上に金属酸化膜１３４を形成することで、図２に示すトランジスタ１０１が形成される（図１０（Ｃ）参照）。
金属酸化膜１３４には、アルミニウムを含む導電膜、またはアルミニウムを含む絶縁膜などが挙げられる。一例としては、金属酸化膜１３２上に、スパッタリング法を用いて、導電膜としてアルミニウムを成膜し、その後アルミニウムに対し、酸素プラズマ処理、または酸素雰囲気下で熱処理を行うことで、金属酸化膜１３２上に金属酸化膜１３４として、酸化アルミニウム膜を形成することができる。または、金属酸化膜１３２上に、ＡＬＤ法を用いて、絶縁膜として酸化アルミニウム膜を成膜することで、金属酸化膜１３２上に金属酸化膜１３４として、酸化アルミニウム膜を形成することができる。
また、金属酸化膜１３２、１３４の形成後に加熱処理を行って、絶縁体１１４、１１６に含まれる過剰酸素を酸化物半導体１０８中に拡散させ、酸化物半導体１０８中の酸素欠損を補填することができる。あるいは、金属酸化膜１３２または金属酸化膜１３４のいずれか一方または双方を加熱成膜とすることで、絶縁体１１４、１１６に含まれる過剰酸素を酸化物半導体１０８中に拡散させ、酸化物半導体１０８中の酸素欠損を補填することができる。金属酸化膜１３２、１３４の形成後に行うことができる、加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
以上の工程により、図２に示すトランジスタ１０１を作製することができる。
＜半導体装置の作製方法３＞
次に、本発明の一態様の半導体装置である図３に示すトランジスタ１５０の作製方法について、図１１および図１２を用いて説明する。なお、図１１および図１２は、半導体装置の作製方法を説明する断面図である。
次に、本発明の一態様の半導体装置である図３に示すトランジスタ１５０の作製方法について、図１１および図１２を用いて説明する。なお、図１１および図１２は、半導体装置の作製方法を説明する断面図である。
まず、図８（Ｃ）に示す工程まで行い、その後、絶縁体１０７および酸化物半導体１０８上に絶縁体１１４、１１６、および金属酸化膜１３２を形成する（図１１（Ａ）参照）。
次に、金属酸化膜１３２を通過させて絶縁体１１４、１１６に、酸素１４０を添加する（図１１（Ｂ）参照）。
次に、金属酸化膜１３２上に金属酸化膜１３４を形成する（図１１（Ｃ）参照）。
次に、金属酸化膜１３４上にリソグラフィ工程によりマスクを形成し、絶縁体１１４、１１６および金属酸化膜１３２、１３４の所望の領域に開口部１４１ａ、１４１ｂを形成する。なお、開口部１４１ａ、１４１ｂは、酸化物半導体１０８に達する（図１２（Ａ）参照）。
次に、開口部１４１ａ、１４１ｂを覆うように、酸化物半導体１０８および金属酸化膜１３４上に導電体を成膜し、該導電体上にリソグラフィ工程によりマスクを形成し、該導電体を所望の領域に加工することで、導電体１１２ａ、１１２ｂを形成する（図１２（Ｂ）参照）。
以上の工程で図３に示すトランジスタ１５０を作製することができる。
なお、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１６０は、開口部１４１ａ、１４１ｂを形成する際に、酸化物半導体１０８のチャネル領域上に絶縁体１１４、１１６を残す構成とすることで作製することができる。
＜半導体装置の作製方法４＞
次に、本発明の一態様の半導体装置である図５に示すトランジスタ１７０の作製方法について、図１３および図１４を用いて説明する。なお、図１３（Ａ）（Ｃ）および図１４（Ａ）（Ｃ）は、作製工程における、トランジスタ１７０のチャネル長方向の断面図であり、図１３（Ｂ）（Ｄ）および図１４（Ｂ）（Ｄ）は、作製工程における、トランジスタ１７０のチャネル幅方向の断面図である。
次に、本発明の一態様の半導体装置である図５に示すトランジスタ１７０の作製方法について、図１３および図１４を用いて説明する。なお、図１３（Ａ）（Ｃ）および図１４（Ａ）（Ｃ）は、作製工程における、トランジスタ１７０のチャネル長方向の断面図であり、図１３（Ｂ）（Ｄ）および図１４（Ｂ）（Ｄ）は、作製工程における、トランジスタ１７０のチャネル幅方向の断面図である。
まず、図１０（Ｂ）に示す工程まで行う（図１３（Ａ）、（Ｂ）参照）。
次に、金属酸化膜１３４上にリソグラフィ工程によりマスクを形成し、絶縁体１１４、１１６、および金属酸化膜１３２、１３４の所望の領域に開口部１４２ｃを形成する。また、金属酸化膜１３４上にリソグラフィ工程によりマスクを形成し、絶縁体１０６、１０７、１１４、１１６、および金属酸化膜１３２、１３４の所望の領域に開口部１４２ａ、１４２ｂを形成する。なお、開口部１４２ｃは、導電体１１２ｂに達するように形成される。また、開口部１４２ａ、１４２ｂは、それぞれ導電体１０４に達するように形成される（図１３（Ｃ）、（Ｄ）参照）。
なお、開口部１４２ａ、１４２ｂと開口部１４０ｃとは、同じ工程で形成してもよく、異なる工程で形成してもよい。開口部１４２ａ、１４２ｂと開口部１４０ｃを同じ工程で形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成してもよい。
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように金属酸化膜１３４上に導電体１２０を形成する（図１４（Ａ）、（Ｂ）参照）。
導電体１２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いることができる。とくに、導電体１２０としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電体１２０を金属酸化膜１３２と同種の材料を用いることで、製造コストを抑制できるため好適である。
また、導電体１２０としては、例えば、スパッタリング法を用いて形成することができる。本実施の形態においては、膜厚１１０ｎｍのＩＴＳＯ膜をスパッタリング法で形成する。
次に、導電体１２０上にリソグラフィ工程によりマスクを形成し、導電体１２０を所望の領域に加工し、導電体１２０ａ、１２０ｂを形成する（図１４（Ｃ）、（Ｄ）参照）。
以上の工程で図５に示すトランジスタ１７０を作製することができる。
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、チャネル領域において、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
なお、本実施の形態におけるトランジスタは、酸化物半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、酸化物半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係るトランジスタの一例について説明する。
本実施の形態では、本発明の一態様に係るトランジスタの一例について説明する。
＜トランジスタ１＞
図１５に、本発明の一態様に係るトランジスタを示す。図１５（Ａ）は、トランジスタ１０３の上面図、図１５（Ｂ）は、図１５（Ａ）における一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４に対応した断面図を示す。トランジスタ１０３は、基板４００と、導電体４１３と、絶縁体４０２と、半導体４０６ａ、半導体４０６ｂ、半導体４０６ｃと、導電体４１６ａと、導電体４１６ｂと、絶縁体４１２と、導電体４０４と、を有する。
図１５に、本発明の一態様に係るトランジスタを示す。図１５（Ａ）は、トランジスタ１０３の上面図、図１５（Ｂ）は、図１５（Ａ）における一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４に対応した断面図を示す。トランジスタ１０３は、基板４００と、導電体４１３と、絶縁体４０２と、半導体４０６ａ、半導体４０６ｂ、半導体４０６ｃと、導電体４１６ａと、導電体４１６ｂと、絶縁体４１２と、導電体４０４と、を有する。
本実施の形態におけるトランジスタ１０３においては、導電体４１３、導電体４０４、導電体４１６ａおよび導電体４１６ｂに、酸素を含んた導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。
なお、導電体４０４は、トランジスタ１０３の第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、導電体４１３は、トランジスタ１０３の第２のゲート電極（バックゲート電極ともいう。）としての機能を有する。また、導電体４１６ａおよび導電体４１６ｂは、トランジスタ１０３のソース電極およびドレイン電極としての機能を有する。また、絶縁体４１２は、ゲート絶縁体としての機能を有する。
また、本実施の形態におけるトランジスタ１０３は、バックゲートを有するトップゲート型のトランジスタを示しているが、これに限らない。例えば、バックゲートが無い構成としてもよい。またボトムゲート構造としてもよい。その場合、導電体４１３はフロントゲートとして機能し、導電体４０４はバックゲートとして機能する。また、導電体４０４が無い構成としてもよい。
図１５に示すトランジスタ１０３の作製方法について、図１６乃至図２０を用いて説明する。
図１６（Ａ）、図１７（Ａ）、図１８（Ａ）、図１９（Ａ）および図２０（Ａ）は、本発明の一態様に係るトランジスタ１０３の作製方法を説明する上面図である。各上面図には、一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４が記され、それに対応した断面図を図１６（Ｂ）、図１７（Ｂ）、図１８（Ｂ）、図１９（Ｂ）および図２０（Ｂ）に示す。
まずは、基板４００を準備する。
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００の厚さは、例えば、５μｍ以上１０００μｍ以下、好ましくは１０μｍ以上７００μｍ以下、さらに好ましくは１５μｍ以上５００μｍ以下とする。基板４００を薄くすると、半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＴＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマによるダメージが生じない成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いないＴＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、ＴＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
導電体には、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体４１３を形成する。なお、単にレジストを形成するという場合、レジストの下に反射防止層を形成する場合も含まれる。
レジストは、対象物をエッチングなどによって加工した後で除去する。レジストの除去には、プラズマ処理または／およびウェットエッチングを用いる。なお、プラズマ処理としては、プラズマアッシングが好適である。レジストなどの除去が不十分な場合、０．００１ｖｏｌｕｍｅ％以上１ｖｏｌｕｍｅ％以下の濃度のフッ化水素酸または／およびオゾン水などによって取り残したレジストなどを除去しても構わない。
導電体４１３となる導電体としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
また、導電体４１３を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、絶縁体４０２を成膜する（図１６（Ａ）および図１６（Ｂ）参照。）。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４０２としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
また、絶縁体４０２は過剰酸素または／および水素トラップを有する絶縁体であることが好ましい。
過剰酸素を有する絶縁体は、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下、または１００℃以上５００℃以下の膜の表面温度の範囲で、１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガスの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特開平６−２７５６９７号公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として一定量の水素原子を含むシリコン基板を用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の信号を有することもある。
また、絶縁体４０２は、基板４００からの不純物の拡散を防止する機能を有してもよい。
次に、半導体４０６ａとなる半導体を成膜する。半導体４０６ａとなる半導体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、酸素を添加することにより、半導体４０６ａとなる半導体に過剰酸素を含ませてもよい。酸素の添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下として行えばよい。
次に、半導体４０６ｂとなる半導体を成膜する。半導体４０６ｂとなる半導体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、半導体４０６ａとなる半導体の成膜と、半導体４０６ｂとなる半導体の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、半導体４０６ａとなる半導体および半導体４０６ｂとなる半導体の水素濃度を低減させることができる場合がある。また、半導体４０６ａとなる半導体および半導体４０６ｂとなる半導体の酸素欠損を低減させることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、半導体４０６ａとなる半導体および半導体４０６ｂとなる半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。
次に、半導体４０６ｂとなる半導体上にレジストなどを形成し、該レジストを用いて加工し、半導体４０６ｂおよび半導体４０６ａを形成する（図１７（Ａ）および図１７（Ｂ）参照。）。
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
導電体としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
導電体には、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体４１６ａおよび導電体４１６ｂを形成する（図１８（Ａ）および図１８（Ｂ）参照。）。
また、導電体４１６ａおよび導電体４１６ｂを形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
ここで、例えば導電体４１３をゲート電極、絶縁体４０２をゲート絶縁体、導電体４１６ａをソース電極、導電体４１６ｂをドレイン電極とすれば、図１８までで工程を完了し、ボトムゲート構造を有するトランジスタとしてもよい。
次に、半導体４３６ｃを成膜する。半導体４３６ｃの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。半導体４３６ｃの成膜の前に、半導体４０６ａ、半導体４０６ｂ、導電体４１６ａおよび導電体４１６ｂの表面をエッチングしても構わない。例えば、希ガスを含むプラズマを用いてエッチングすることができる。その後、大気に暴露することなく連続で半導体４３６ｃを成膜することにより、半導体４０６ａ、半導体４０６ｂ、導電体４１６ａおよび導電体４１６ｂと、半導体４３６ｃと、の界面への不純物の混入を低減することができる。膜と膜との界面などに存在する不純物は、膜中の不純物よりも拡散しやすい場合がある。そのため、該不純物の混入を低減することにより、トランジスタに安定した電気特性を付与することができる。
次に、絶縁体４４２を成膜する。絶縁体４４２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、半導体４３６ｃの成膜と、絶縁体４４２の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
絶縁体４４２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４４２としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
次に、導電体４３４を成膜する。導電体４３４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、絶縁体４４２の成膜と、導電体４３４の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる（図１９（Ａ）および図１９（Ｂ）参照。）。
導電体４３４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
導電体４３４には、酸素を含んだ導電体を用いることが好ましい。また、導電体４３４に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体４３４を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電体４３４を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電体４３４を作製してもよい。
また、導電体４３４を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、導電体４３４上にレジストなどを形成し、該レジストを用いて加工し、導電体４０４を形成する。また、該レジストまたは導電体４０４を用いて絶縁体４４２を加工し、絶縁体４１２を形成する。また、該レジスト、導電体４０４または絶縁体４１２を用いて半導体４３６ｃを加工し、半導体４０６ｃを形成する。半導体４０６ｃと絶縁体４１２と導電体４０４と、が上面から見たときに同様の形状となるが、本発明の一態様に係るトランジスタはこの形状に限定されるものではない。例えば、半導体４０６ｃと絶縁体４１２と導電体４０４とを別のレジストを用いて加工してもよい。例えば、絶縁体４１２を形成してから、導電体４０４となる導電体を成膜してもよいし、導電体４０４を形成した後で絶縁体４１２となる絶縁体上に別途レジストなどを形成してもよい。また、例えば、半導体４０６ｃが、隣接するトランジスタなどと繋がっていてもよい（図２０（Ａ）および図２０（Ｂ）参照。）。
また、導電体４０４を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、絶縁体を成膜してもよい。絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体は、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、または積層で用いればよい。
絶縁体は、バリア層としての機能を有することが好ましい。絶縁体は、例えば、酸素または／および水素をブロックする機能を有する。また、絶縁体は、例えば、絶縁体４０２または絶縁体４１２よりも、酸素または／および水素をブロックする能力が高いほうが好ましい。
以上の工程により、本発明の一態様に係るトランジスタ１０３を作製することができる。
図２０（Ｂ）に示すように、導電体４０４および導電体４１３の電界によって、半導体４０６ｂを電気的に取り囲むことができる（導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体４０６ｂの全体（上面、下面および側面）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることができる。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体４０６ｂの側面にもチャネルが形成される。したがって、半導体４０６ｂが厚いほどチャネル形成領域は大きくなる。即ち、半導体４０６ｂが厚いほど、トランジスタのオン電流を高くすることができる。また、半導体４０６ｂが厚いほど、キャリアの制御性の高い領域の割合が増えるため、サブスレッショルドスイング値を小さくすることができる。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する半導体４０６ｂとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体４０６ｂとすればよい。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有する。
なお、導電体４１３を形成しなくてもよい（図２１（Ａ）参照。）。また、絶縁体４１２および半導体４０６ｃが導電体４０４から迫り出した形状としてもよい（図２１（Ｂ）参照。）。また、絶縁体４４２および半導体４３６ｃを加工しなくてもよい（図２１（Ｃ）参照。）。また、Ａ１−Ａ２断面における導電体４１３の幅が、半導体４０６ｂよりも大きくてもよい（図２２（Ａ）参照。）。また、導電体４１３と導電体４０４とが開口部を介して接していてもよい（図２２（Ｂ）参照。）また、導電体４０４を設けなくてもよい（図２２（Ｃ）参照。）。
なお、本実施の形態におけるトランジスタは、酸化物半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、酸化物半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
＜半導体＞
本実施の形態で示したように、半導体４０６ｂの上下に半導体４０６ａおよび半導体４０６ｃを配置することで、トランジスタの電気特性を向上させることができる場合がある。
本実施の形態で示したように、半導体４０６ｂの上下に半導体４０６ａおよび半導体４０６ｃを配置することで、トランジスタの電気特性を向上させることができる場合がある。
半導体４０６ｂは、例えば、インジウムを含む酸化物半導体である。半導体４０６ｂは、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体４０６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体４０６ｂは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体４０６ｂは、インジウムを含む酸化物半導体に限定されない。半導体４０６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
半導体４０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体４０６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
例えば、半導体４０６ａおよび半導体４０６ｃは、半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から半導体４０６ａおよび半導体４０６ｃが構成されるため、半導体４０６ａと半導体４０６ｂとの界面、および半導体４０６ｂと半導体４０６ｃとの界面において、欠陥準位が形成されにくい。
半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃは、少なくともインジウムを含むと好ましい。なお、半導体４０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。また、半導体４０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、半導体４０６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、半導体４０６ｃは、半導体４０６ａと同種の酸化物を用いても構わない。ただし、半導体４０６ａまたは／および半導体４０６ｃがインジウムを含まなくても構わない場合がある。例えば、半導体４０６ａまたは／および半導体４０６ｃが酸化ガリウムであっても構わない。なお、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃに含まれる各元素の原子数が、簡単な整数比にならなくても構わない。
半導体４０６ｂは、半導体４０６ａおよび半導体４０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、半導体４０６ｂとして、半導体４０６ａおよび半導体４０６ｃより電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端と、のエネルギー差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体４０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
このように、半導体４０６ｂの上下に半導体４０６ａおよび半導体４０６ｃを配置したトランジスタにおいて、ゲート電圧を印加すると、半導体４０６ａ、半導体４０６ｂ、半導体４０６ｃのうち、電子親和力の大きい半導体４０６ｂにチャネルが形成される。
ここで、半導体４０６ａと半導体４０６ｂとの間には、半導体４０６ａと半導体４０６ｂとの混合領域を有する場合がある。また、半導体４０６ｂと半導体４０６ｃとの間には、半導体４０６ｂと半導体４０６ｃとの混合領域を有する場合がある。混合領域は、欠陥準位密度が低くなる。そのため、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる（図２３参照。）。なお、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃは、それぞれの界面を明確に判別できない場合がある。
このとき、電子は、半導体４０６ａ中および半導体４０６ｃ中ではなく、半導体４０６ｂ中を主として移動する。上述したように、半導体４０６ａと半導体４０６ｂとの界面における欠陥準位密度、および半導体４０６ｂと半導体４０６ｃとの界面における欠陥準位密度を低くすることによって、半導体４０６ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。
トランジスタのオン電流を高くするためには、例えば、半導体４０６ｂの上面または下面（被形成面、ここでは半導体４０６ａ）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定することができる。
また、トランジスタのオン電流を高くするためには、半導体４０６ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する半導体４０６ｃとすればよい。一方、半導体４０６ｃは、チャネルの形成される半導体４０６ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、半導体４０６ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する半導体４０６ｃとすればよい。また、半導体４０６ｃは、絶縁体４０２などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、半導体４０６ａは厚く、半導体４０６ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する半導体４０６ａとすればよい。半導体４０６ａの厚さを厚くすることで、隣接する絶縁体と半導体４０６ａとの界面から、チャネルの形成される半導体４０６ｂまでの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する半導体４０６ａとすればよい。
例えば、半導体４０６ｂと半導体４０６ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度となる領域を有する。また、半導体４０６ｂと半導体４０６ｃとの間に、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度となる領域を有する。
また、半導体４０６ｂの水素濃度を低減するために、半導体４０６ａおよび半導体４０６ｃの水素濃度を低減すると好ましい。半導体４０６ａおよび半導体４０６ｃは、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体４０６ｂの窒素濃度を低減するために、半導体４０６ａおよび半導体４０６ｃの窒素濃度を低減すると好ましい。半導体４０６ａおよび半導体４０６ｃは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
上述の３層構造は一例である。例えば、半導体４０６ａまたは半導体４０６ｃのない２層構造としても構わない。または、半導体４０６ａの上もしくは下、または半導体４０６ｃの上もしくは下に、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃとして例示した半導体のいずれか一を有する４層構造としても構わない。または、半導体４０６ａの上、半導体４０６ａの下、半導体４０６ｃの上、半導体４０６ｃの下のいずれか二箇所以上に、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まず、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
まず、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図２４（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２４（Ｂ）に示す。図２４（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図２４（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２４（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２４（Ｂ）および図２４（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２４（Ｄ）参照。）。図２４（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２４（Ｄ）に示す領域５１６１に相当する。
また、図２５（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２５（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２５（Ｂ）、図２５（Ｃ）および図２５（Ｄ）に示す。図２５（Ｂ）、図２５（Ｃ）および図２５（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２６（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２７（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２７（Ｂ）に示す。図２７（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２７（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２７（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、長距離秩序性を有さないが、ある原子から最近接原子または第２近接原子までの範囲において秩序性を有していてもよい構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２８は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２８より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２８中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２８中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
（実施の形態３）
本実施の形態では、実施の形態２で示したトランジスタとは一部形状の異なるトランジスタの作製方法について説明する。
本実施の形態では、実施の形態２で示したトランジスタとは一部形状の異なるトランジスタの作製方法について説明する。
＜トランジスタ２＞
図２９（Ａ）、図３０（Ａ）、図３１（Ａ）、図３２（Ａ）、図３３（Ａ）、図３４（Ａ）および図３５（Ａ）は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線Ｆ１−Ｆ２および一点鎖線Ｆ３−Ｆ４が記され、それに対応した断面図を図２９（Ｂ）、図３０（Ｂ）、図３１（Ｂ）、図３２（Ｂ）、図３３（Ｂ）、図３４（Ｂ）および図３５（Ｂ）に示す。
図２９（Ａ）、図３０（Ａ）、図３１（Ａ）、図３２（Ａ）、図３３（Ａ）、図３４（Ａ）および図３５（Ａ）は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線Ｆ１−Ｆ２および一点鎖線Ｆ３−Ｆ４が記され、それに対応した断面図を図２９（Ｂ）、図３０（Ｂ）、図３１（Ｂ）、図３２（Ｂ）、図３３（Ｂ）、図３４（Ｂ）および図３５（Ｂ）に示す。
まずは、基板５００を準備する。基板５００は、基板４００についての記載を参照する。
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体５１３を形成する。
次に、絶縁体を成膜する。絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、絶縁体の上面から下面に向けて、基板５００の下面と平行な形状となるようにエッチングを行うことで、導電体５１３を露出させ、絶縁体５０３を形成する（図２９（Ａ）および図２９（Ｂ）参照。）。このような方法で絶縁体５０３を形成することで、導電体５１３の上面の高さと、絶縁体５０３の上面の高さと、を同程度にすることができる。したがって、後の工程における形状不良を抑制することができる。
次に、絶縁体５０２を成膜する（図３０（Ａ）および図３０（Ｂ）参照。）。絶縁体５０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体５０２は、絶縁体４０２についての記載を参照する。
次に、半導体５３６ａを成膜する。半導体５３６ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。半導体５３６ａは、半導体４０６ａとなる半導体についての記載を参照する。
次に、酸素を添加することにより、半導体５３６ａに過剰酸素を含ませてもよい。酸素の添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下として行えばよい。
次に、半導体５３６ｂを成膜する。半導体５３６ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。半導体５３６ｂは、半導体４０６ｂとなる半導体についての記載を参照する。なお、半導体５３６ａの成膜と、半導体５３６ｂの成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
次に、加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、半導体５３６ａおよび半導体５３６ｂの結晶性を高めることや、水素や水などの不純物を除去することなどができる。
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。導電体は、導電体４１６ａおよび導電体４１６ｂとなる導電体についての記載を参照する。
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体５１６ａおよび導電体５１６ｂを形成する（図３１（Ａ）および図３１（Ｂ）参照。）。
次に、半導体５３６ｂ上にレジストなどを形成し、該レジスト、導電体５１６ａおよび導電体５１６ｂを用いて加工し、半導体５０６ｂおよび半導体５０６ａを形成する（図３２（Ａ）および図３２（Ｂ）参照。）。
なお、導電体５１６ａ、導電体５１６ｂ、半導体５０６ａおよび半導体５０６ｂの形成は、導電体を形成した後、以下に示す方法によって行っても構わない。
まず、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体５１６、半導体５０６ｂおよび半導体５０６ａを形成する（図３５（Ａ）および図３５（Ｂ）参照。）。このとき、半導体５０６ｂおよび半導体５０６ａは、レジストを除去してから導電体５１６を用いて加工してもよい。
次に、導電体５１６上にレジストなどを形成し、該レジストを用いて加工し、導電体５１６ａおよび導電体５１６ｂを形成する（図３２（Ａ）および図３２（Ｂ）参照。）。
次に、半導体５３６ｃを成膜する。半導体５３６ｃの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。半導体５３６ｃは、半導体４３６ｃについての記載を参照する。
次に、絶縁体５４２を成膜する。絶縁体５４２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体５４２は、絶縁体４４２についての記載を参照する。
次に、導電体５３４を成膜する（図３３（Ａ）および図３３（Ｂ）参照。）。導電体５３４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。導電体５３４は、導電体４３４についての記載を参照する。
次に、導電体５３４上にレジストなどを形成し、該レジストを用いて加工し、導電体５０４を形成する。また、該レジストまたは導電体５０４を用いて絶縁体５４２を加工し、絶縁体５１２を形成する。また、該レジスト、導電体５０４または絶縁体５４２を用いて半導体５３６ｃを加工し、半導体５０６ｃを形成する（図３４（Ａ）および図３４（Ｂ）参照。）。なお、ここでは半導体５０６ｃと絶縁体５１２と導電体５０４とが上面から見たときに同様の形状となるよう加工しているが、この形状に限定されるものではない。例えば、絶縁体５１２と導電体５０４とを別のレジストを用いて加工してもよい。例えば、絶縁体５１２を形成してから、導電体５０４となる導電体を成膜してもよいし、導電体５０４を形成した後で絶縁体５１２となる絶縁体上に別途レジストなどを形成してもよい。また、例えば、半導体５０６ｃが、隣接するトランジスタなどと繋がっていてもよい。
次に、絶縁体を成膜してもよい。絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体は、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、または積層で用いればよい。
絶縁体は、バリア層としての機能を有することが好ましい。絶縁体は、例えば、酸素または／および水素をブロックする機能を有する。または、絶縁体は、例えば、絶縁体５０２または絶縁体５１２よりも、酸素または／および水素をブロックする能力が高いことが好ましい。
以上の工程により、本発明の一態様に係るトランジスタを作製することができる。
図３４（Ｂ）に示すように、トランジスタはｓ−ｃｈａｎｎｅｌ構造を有する。また、導電体５０４および導電体５１３からの電界が、半導体５０６ｂの側面において導電体５１６ａおよび導電体５１６ｂなどによって阻害されにくい構造である。
なお、導電体５１３を形成しなくてもよい（図３６（Ａ）参照。）。また、絶縁体５１２、半導体５０６ｃが導電体５０４から迫り出した形状としてもよい（図３６（Ｂ）参照。）。また、絶縁体５４２、半導体５３６ｃを加工しなくてもよい（図３６（Ｃ）参照。）。また、Ｆ１−Ｆ２断面における導電体５１３の幅が、半導体５０６ｂよりも大きくてもよい（図３７（Ａ）参照。）。また、導電体５１３と導電体５０４とが開口部を介して接していてもよい（図３７（Ｂ）参照。）また、導電体５０４を設けなくてもよい（図３７（Ｃ）参照。）。
（実施の形態４）
本実施の形態では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
本実施の形態では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
＜ＣＭＯＳインバータ＞
図３８（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳインバータの構成を示している。ｎチャネル型のトランジスタ２１００には、酸化物半導体を有するトランジスタを用いることが好ましい。それによって、ＣＭＯＳインバータ回路における消費電力を低減させることができる。
図３８（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳインバータの構成を示している。ｎチャネル型のトランジスタ２１００には、酸化物半導体を有するトランジスタを用いることが好ましい。それによって、ＣＭＯＳインバータ回路における消費電力を低減させることができる。
＜ＣＭＯＳアナログスイッチ＞
また図３８（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるＣＭＯＳアナログスイッチとして機能させることができる。ｎチャネル型のトランジスタ２１００には、酸化物半導体を有するトランジスタを用いることが好ましい。
また図３８（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるＣＭＯＳアナログスイッチとして機能させることができる。ｎチャネル型のトランジスタ２１００には、酸化物半導体を有するトランジスタを用いることが好ましい。
＜半導体装置の構造１＞
図３９は、図３８（Ａ）に対応する半導体装置の断面図である。図３９に示す半導体装置は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジスタ２１００は、トランジスタ２２００の上方に配置する。なお、トランジスタ２１００として、図３４に示したトランジスタを用いた例を示しているが、本発明の一態様に係る半導体装置は、これに限定されるものではない。例えば、図２０、図２１、図２２、図３６または図３７などに示したトランジスタなどを、トランジスタ２１００として用いても構わない。よって、トランジスタ２１００については、適宜上述したトランジスタについての記載を参酌する。
図３９は、図３８（Ａ）に対応する半導体装置の断面図である。図３９に示す半導体装置は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジスタ２１００は、トランジスタ２２００の上方に配置する。なお、トランジスタ２１００として、図３４に示したトランジスタを用いた例を示しているが、本発明の一態様に係る半導体装置は、これに限定されるものではない。例えば、図２０、図２１、図２２、図３６または図３７などに示したトランジスタなどを、トランジスタ２１００として用いても構わない。よって、トランジスタ２１００については、適宜上述したトランジスタについての記載を参酌する。
図３９に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
トランジスタ２２００において、領域４７２ａおよび領域４７２ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・非導通を制御することができる。
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などを用いればよい。好ましくは、半導体基板４５０として単結晶シリコン基板を用いる。
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ２２００となる領域には、ｎ型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても構わない。
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、トランジスタ２２００のオン特性を向上させることができる。
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ２２００はｐチャネル型トランジスタを構成する。
なお、トランジスタ２２００は、領域４６０などによって隣接するトランジスタと分離される。領域４６０は、絶縁性を有する領域である。
図３９に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、絶縁体４９０と、絶縁体４９２と、絶縁体４９４と、を有する。
絶縁体４６４は、トランジスタ２２００上に配置する。また、絶縁体４６６は、絶縁体４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４９０は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４９０上に配置する。また、絶縁体４９２は、トランジスタ２１００上に配置する。また、絶縁体４９４は、絶縁体４９２上に配置する。
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋め込まれている。
また、絶縁体４９０は、トランジスタ２１００のチャネル形成領域と重なる開口部と、導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれている。
導電体４７４ａは、トランジスタ２１００のゲート電極としての機能を有しても構わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ２１００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４ａとトランジスタ２１００のゲート電極としての機能を有する導電体４０４とを電気的に接続しても構わない。こうすることで、トランジスタ２１００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ２１００の飽和領域における電気特性を安定にすることができる。
また、絶縁体４９２は、トランジスタ２１００のソース電極またはドレイン電極の一方である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソース電極またはドレイン電極の他方である導電体５１６ａに達する開口部と、トランジスタ２１００のゲート電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ２１００などの構成要素のいずれかが有する開口部を介する場合がある。
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂおよび導電体４９６ｄに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれている。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２および絶縁体４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４０１としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２または絶縁体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ２１００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ２１００の電気特性を安定にすることができる。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
なお、図４０に示す半導体装置は、図３９に示した半導体装置のトランジスタ２２００の構造が異なるのみである。よって、図４０に示す半導体装置については、図３９に示した半導体装置の記載を参酌する。具体的には、図４０に示す半導体装置は、トランジスタ２２００がＦｉｎ型である場合を示している。トランジスタ２２００をＦｉｎ型とすることにより、実効的なチャネル幅が増大し、それによりトランジスタ２２００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ２２００のオフ特性を向上させることができる。
また、図４１に示す半導体装置は、図３９に示した半導体装置のトランジスタ２２００の構造が異なるのみである。よって、図４１に示す半導体装置については、図３９に示した半導体装置の記載を参酌する。具体的には、図４１に示す半導体装置は、トランジスタ２２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。図４１には、絶縁体４５２によって領域４５６が半導体基板４５０と分離されている構造を示す。半導体基板４５０としてＳＯＩ基板を用いることによって、パンチスルー現象などを抑制することができるためトランジスタ２２００のオフ特性を向上させることができる。なお、絶縁体４５２は、半導体基板４５０を絶縁体化させることによって形成することができる。例えば、絶縁体４５２としては、酸化シリコンを用いることができる。
図３９乃至図４１に示した半導体装置は、半導体基板を用いてｐチャネル型トランジスタを作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮小することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすることができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型トランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域、シャロートレンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高くすることができる場合がある。
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図４２に示す。
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図４２に示す。
図４２（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述したトランジスタを用いることができる。
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
図４２（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
図４２（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えればよい。または、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えればよい。
＜記憶装置２＞
図４２（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図４２（Ａ）に示した半導体装置と異なる。この場合も図４２（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図４２（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図４２（Ａ）に示した半導体装置と異なる。この場合も図４２（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図４２（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
＜半導体装置の構造２＞
図４３は、図４２（Ａ）に対応する半導体装置の断面図である。図４３に示す半導体装置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００についての記載を参照する。また、トランジスタ３２００としては、図３９に示したトランジスタ２２００についての記載を参照する。なお、図３９では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
図４３は、図４２（Ａ）に対応する半導体装置の断面図である。図４３に示す半導体装置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００についての記載を参照する。また、トランジスタ３２００としては、図３９に示したトランジスタ２２００についての記載を参照する。なお、図３９では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
図４３に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
図４３に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、導電体４９８ｄと、絶縁体４９０と、絶縁体４９２と、絶縁体４９４と、を有する。
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４９０は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４９０上に配置する。また、絶縁体４９２は、トランジスタ２１００上に配置する。また、絶縁体４９４は、絶縁体４９２上に配置する。
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋め込まれている。
また、絶縁体４９０は、トランジスタ３３００のチャネル形成領域と重なる開口部と、導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれている。
導電体４７４ａは、トランジスタ３３００のボトムゲート電極としての機能を有しても構わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４ａとトランジスタ３３００のトップゲート電極である導電体４０４とを電気的に接続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３００の飽和領域における電気特性を安定にすることができる。
また、絶縁体４９２は、トランジスタ３３００のソース電極またはドレイン電極の一方である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３００のソース電極またはドレイン電極の他方である導電体５１６ａと絶縁体５１２を介して重なる導電体５１４に達する開口部と、トランジスタ３３００のゲート電極である導電体５０４に達する開口部と、トランジスタ３３００のソース電極またはドレイン電極の他方である導電体５１６ａを通って、導電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ３３００などの構成要素のいずれかが有する開口部を介する場合がある。
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂに達する開口部と、導電体４９６ｃに達する開口部と、導電体４９６ｄに達する開口部と、を有する。また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂ、導電体４９８ｃまたは導電体４９８ｄが埋め込まれている。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２または絶縁体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ３３００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ３３００の電気特性を安定にすることができる。
導電体４９８ａ、４９８ｂ、４９８ｃ、４９８ｄとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
トランジスタ３２００のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂと、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３３００のソース電極またはドレイン電極の一方である導電体５１６ｂと電気的に接続する。また、トランジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介してトランジスタ３３００のソース電極またはドレイン電極の他方である導電体５１６ａと電気的に接続する。
容量素子３４００は、トランジスタ３３００のソース電極またはドレイン電極の他方と電気的に接続する電極と、導電体５１４と、絶縁体５１１と、を有する。なお、絶縁体５１１は、トランジスタ３３００のゲート絶縁体として機能する絶縁体５１２と同一工程を経て形成できるため、生産性を高めることができて好ましい場合がある。また、導電体５１４として、トランジスタ３３００のゲート電極として機能する導電体５０４と同一工程を経て形成した層を用いると、生産性を高めることができて好ましい場合がある。
そのほかの構造については、適宜図３９などについての記載を参酌することができる。
なお、図４４に示す半導体装置は、図４３に示した半導体装置のトランジスタ３２００の構造が異なるのみである。よって、図４４に示す半導体装置については、図４３に示した半導体装置の記載を参酌する。具体的には、図４４に示す半導体装置は、トランジスタ３２００がＦｉｎ型である場合を示している。Ｆｉｎ型であるトランジスタ３２００については、図４０に示したトランジスタ２２００の記載を参照する。なお、図４０では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
また、図４５に示す半導体装置は、図４３に示した半導体装置のトランジスタ３２００の構造が異なるのみである。よって、図４５に示す半導体装置については、図４３に示した半導体装置の記載を参酌する。具体的には、図４５に示す半導体装置は、トランジスタ３２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。ＳＯＩ基板である半導体基板４５０に設けられたトランジスタ３２００については、図４１に示したトランジスタ２２００の記載を参照する。なお、図４１では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
以下では、本発明の一態様に係る撮像装置について説明する。
図４６（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す平面図である。撮像装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２６０は周辺回路の一部といえる。
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成してもよい。また、周辺回路は、その一部または全部をＩＣ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０のいずれか一以上を省略してもよい。
また、図４６（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００における撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
図４７（Ａ）は、カラー画像を取得するための画素２１１の一例を示す平面図である。図４７（Ａ）に示す画素２１１は、赤（Ｒ）の波長帯域を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長帯域を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともいう）および青（Ｂ）の波長帯域を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして機能させることができる。
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続された配線２４８および配線２４９を、それぞれ配線２４８［ｎ］および配線２４９［ｎ］と記載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図４７（Ａ）において、ｍ列目の画素２１１が有する副画素２１２Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２００は、隣接する画素２１１の、同じ波長帯域を透過するカラーフィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する。図４７（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列に配置された画素２１１が有する副画素２１２の接続例を示す。図４７（Ｂ）において、ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがスイッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂがスイッチ２０３を介して接続されている。
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２１１に３種類の異なる波長帯域の光を検出する副画素２１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。１つの画素２１１に４種類の異なる波長帯域の光を検出する副画素２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図４７（Ａ）において、赤の波長帯域を検出する副画素２１２、緑の波長帯域を検出する副画素２１２、および青の波長帯域を検出する副画素２１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長帯域を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像装置２００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図４８の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レンズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体的には、図４８（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の一部によって遮光されてしまうことがある。したがって、図４８（Ｂ）に示すように光電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供することができる。
図４８に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子２２０を実現できる。
ここで、撮像装置２００が有する１つの画素２１１は、図４７に示す副画素２１２に加えて、第１のフィルタを有する副画素２１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。
図４９（Ａ）、図４９（Ｂ）は、撮像装置を構成する素子の断面図である。図４９（Ａ）に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３５１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３５２およびトランジスタ３５３、ならびにシリコン基板３００に設けられたフォトダイオード３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイオード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層３２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を有する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層３４０を備えている。
なお図４９（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
なおシリコンを用いたトランジスタのみを用いて画素を構成する場合には、層３３０を省略すればよい。層３３０を省略した断面図の一例を図４９（Ｂ）に示す。
なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３１０と、トランジスタ３５２およびトランジスタ３５３を有する層３３０と、の間には絶縁体３８０が設けられる。ただし、絶縁体３８０の位置は限定されない。
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一方、トランジスタ３５２およびトランジスタ３５３などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ３５２およびトランジスタ３５３などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジスタ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５２およびトランジスタ３５３などの信頼性を向上させることができる。
絶縁体３８０としては、例えば、酸素または水素をブロックする機能を有する絶縁体を用いる。
また、図４９（Ａ）の断面図において、層３１０に設けるフォトダイオード３６０と、層３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、図５０（Ａ１）および図５０（Ｂ１）に示すように、撮像装置の一部または全部を湾曲させてもよい。図５０（Ａ１）は、撮像装置を同図中の一点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を示している。図５０（Ａ２）は、図５０（Ａ１）中の一点鎖線Ｘ１−Ｘ２で示した部位の断面図である。図５０（Ａ３）は、図５０（Ａ１）中の一点鎖線Ｙ１−Ｙ２で示した部位の断面図である。
図５０（Ｂ１）は、撮像装置を同図中の一点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同図中の一点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図５０（Ｂ２）は、図５０（Ｂ１）中の一点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図５０（Ｂ３）は、図５０（Ｂ１）中の一点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
図５１は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
図５１に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図５１に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図５１に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図５１に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
図５１に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図５２は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応して、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図５２では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図５２では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図５２において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図５２における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図５３を用いて説明を行う。
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図５３を用いて説明を行う。
＜表示装置に関する説明＞
図５３（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部１５０２という）と、画素部１５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部１５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
図５３（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部１５０２という）と、画素部１５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部１５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部１５０４の一部、または全部は、画素部１５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部１５０４の一部、または全部が、画素部１５０２と同一基板上に形成されていない場合には、駆動回路部１５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部１５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部１５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ１５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ１５０４ｂ）などの駆動回路を有する。
ゲートドライバ１５０４ａは、シフトレジスタ等を有する。ゲートドライバ１５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ１５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ１５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ１５０４ａを複数設け、複数のゲートドライバ１５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ１５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ１５０４ａは、別の信号を供給することも可能である。
ソースドライバ１５０４ｂは、シフトレジスタ等を有する。ソースドライバ１５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ１５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ１５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ１５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ１５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ１５０４ｂは、別の信号を供給することも可能である。
ソースドライバ１５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ１５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ１５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ１５０４ａによりデータ信号のデータの書き込みおよび保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ１５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ１５０４ｂからデータ信号が入力される。
図５３（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ１５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ１５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ１５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ１５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源および制御信号、および画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図５３（Ａ）に示すように、画素部１５０２と駆動回路部１５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ１５０４ａに保護回路５０６を接続した構成、またはソースドライバ１５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図５３（Ａ）においては、ゲートドライバ１５０４ａとソースドライバ１５０４ｂによって駆動回路部１５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ１５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図５３（Ａ）に示す複数の画素回路５０１は、例えば、図５３（Ｂ）に示す構成とすることができる。
図５３（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を有する表示装置の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ−Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図５３（Ｂ）の画素回路５０１を有する表示装置では、例えば、図５３（Ａ）に示すゲートドライバ１５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図５３（Ａ）に示す複数の画素回路５０１は、例えば、図５３（Ｃ）に示す構成とすることができる。
図５３（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２およびトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極およびドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極およびドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極およびドレイン電極の他方に電気的に接続される。
発光素子５７２のアノードおよびカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極およびドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａおよび電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図５３（Ｃ）の画素回路５０１を有する表示装置では、例えば、図５３（Ａ）に示すゲートドライバ１５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、本実施の形態においては、表示装置の表示素子として、液晶素子５７０および発光素子５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子を有していてもよい。
上記素子の一例としては、液晶素子、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置にバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、および該表示装置に入力装置を取り付けた電子機器について、図５４乃至図５９を用いて説明を行う。
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、および該表示装置に入力装置を取り付けた電子機器について、図５４乃至図５９を用いて説明を行う。
＜タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
図５４（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図５４（Ａ）（Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図５６（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、および基板２５９０を有する。なお、基板２５１０、基板２５７０、および基板２５９０はいずれも可撓性を有する。ただし、基板２５１０、基板２５７０、および基板２５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
表示装置２５０１は、基板２５１０上に複数の画素およひ該画素に信号を供給することができる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にまで引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９（１）と電気的に接続する。
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接続される。なお、図５４（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線て示している。
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図５４（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有する。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は複数の配線２５９８の他のいずれかと電気的に接続する。
電極２５９２は、図５４（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し配置されている。
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このとき、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減することができる。
なお、電極２５９１および電極２５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤを用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用いる電極（例えば、画素電極または共通電極など）として用いてもよい。
＜表示装置に関する説明＞
次に、図５５（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図５５（Ａ）（Ｂ）は、図５４（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
次に、図５５（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図５５（Ａ）（Ｂ）は、図５４（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
＜表示素子としてＥＬ素子を用いる構成＞
まず、表示素子としてＥＬ素子を用いる構成について、図５５（Ａ）を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合について説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
まず、表示素子としてＥＬ素子を用いる構成について、図５５（Ａ）を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合について説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
基板２５１０および基板２５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性基板２５１０ｂと、絶縁層２５１０ａおよび可撓性基板２５１０ｂを貼り合わせる接着層２５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａおよび可撓性基板２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
接着層２５１０ｃおよび接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシロキサン結合を有する樹脂含む材料を用いることができる。
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０は、空気より大きい屈折率を有すると好ましい。また、図５５（Ａ）に示すように、封止層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板２５１０、基板２５７０、封止層２５６０、およびシール材で囲まれた領域にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
また、図５５（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０２ｔは、画素回路の一部として機能する。
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ層とを有する。
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、ＥＬ素子２５５０と着色層２５６７に接する。
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光層２５６８は、着色層２５６７を囲むように設けられている。
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下を抑制できる。
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成してもよい。
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰＣ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
なお、トランジスタ２５０２ｔおよびトランジスタ２５０３ｔのいずれか一方または双方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
＜表示素子として液晶素子を用いる構成＞
次に、表示素子として、液晶素子を用いる構成について、図５５（Ｂ）を用いて以下説明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機能を備える液晶表示装置としてもよい。
次に、表示素子として、液晶素子を用いる構成について、図５５（Ｂ）を用いて以下説明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機能を備える液晶表示装置としてもよい。
図５５（Ｂ）に示す表示装置２５０１は、図５５（Ａ）に示す表示装置２５０１と以下の点が異なる。それ以外の構成については、図５５（Ａ）に示す表示装置２５０１と同様である。
図５５（Ｂ）に示す表示装置２５０１の画素２５０５は、液晶素子２５５１と、液晶素子２５５１に電力を供給することができるトランジスタ２５０２ｔと、を有する。
また、液晶素子２５５１は、下部電極（画素電極ともいう）と、上部電極と、下部電極と上部電極との間に液晶層２５２９と、を有する。液晶素子２５５１は、下部電極と上部電極との間に印加される電圧によって、液晶層２５２９の配向状態を変えることができる。また、液晶層２５２９中には、スペーサ２５３０ａと、スペーサ２５３０ｂと、が設けられる。また、図５５（Ｂ）において図示しないが、上部電極および下部電極の液晶層２５２９と接する側に、それぞれ配向膜を設ける構成としてもよい。
液晶層２５２９としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
スペーサ２５３０ａ、２５３０ｂは、絶縁膜を選択的にエッチングすることで得られる。スペーサ２５３０ａ、２５３０ｂとしては、基板２５１０と基板２５７０との間の距離（セルギャップ）を制御するために設けられる。なお、スペーサ２５３０ａ、２５３０ｂは、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図５５（Ｂ）においては、スペーサ２５３０ａ、２５３０ｂを、基板２５７０側に設ける構成について例示したが、これに限定されず、基板２５１０側に設けてもよい。
また、液晶素子２５５１の上部電極は、基板２５７０側に設けられる。また、該上部電極と、着色層２５６７および遮光層２５６８と、の間には絶縁層２５３１が設けられる。絶縁層２５３１は、着色層２５６７および遮光層２５６８に起因する凹凸を平坦化する機能を有する。絶縁層２５３１としては、例えば、有機樹脂膜を用いればよい。また、液晶素子２５５１の下部電極は、反射電極としての機能を有する。図５５（Ｂ）に示す表示装置２５０１は、外光を利用して下部電極で光を反射して着色層２５６７を介して表示する、反射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電極として機能を付与すればよい。
また、図５５（Ｂ）に示す表示装置２５０１は、絶縁層２５２２を有する。絶縁層２５２２は、トランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２２は、画素回路に起因する凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有する。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設けない構成としてもよい。
＜タッチセンサに関する説明＞
次に、図５６を用いて、タッチセンサ２５９５の詳細について説明する。図５６は、図５４（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
次に、図５６を用いて、タッチセンサ２５９５の詳細について説明する。図５６は、図５４（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１および電極２５９２と、電極２５９１および電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５９１を電気的に接続する配線２５９４とを有する。
電極２５９１および電極２５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極２５９１および電極２５９２を形成することができる。
また、絶縁層２５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接する電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１および電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好適に用いることができる。
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられている。また、配線２５９４は電極２５９２と交差して設けられている。
一対の電極２５９１が１つの電極２５９２を挟んて設けられる。また、配線２５９４は一対の電極２５９１を電気的に接続している。
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置される必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
なお、絶縁層２５９３および配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５を保護してもよい。
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる。
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜タッチパネルに関する説明＞
次に、図５７（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図５７（Ａ）は、図５４（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
次に、図５７（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図５７（Ａ）は、図５４（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
図５７（Ａ）に示すタッチパネル２０００は、図５４（Ａ）で説明した表示装置２５０１と、図５６で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
また、図５７（Ａ）に示すタッチパネル２０００は、図５５（Ａ）で説明した構成の他、接着層２５９７と、反射防止層２５６９と、を有する。
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッチセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、例えば円偏光板を用いることができる。
次に、図５７（Ａ）に示す構成と異なる構成のタッチパネルについて、図５７（Ｂ）を用いて説明する。
図５７（Ｂ）は、タッチパネル２００１の断面図である。図５７（Ｂ）に示すタッチパネル２００１は、図５７（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対するタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図５７（Ｂ）に示すＥＬ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これにより、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている。
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッチセンサ２５９５を貼り合わせる。
図５７（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板の上面および下面のいずれか一方または双方に射出されればよい。
＜タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図５８を用いて説明を行う。
次に、タッチパネルの駆動方法の一例について、図５８を用いて説明を行う。
図５８（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図５８（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、図５８（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。また、図５８（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等により容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１乃至Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
次に、図５８（Ｂ）には、図５８（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図５８（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図５８（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
＜センサ回路に関する説明＞
また、図５８（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設けるパッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一例を図５９に示す。
また、図５８（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設けるパッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一例を図５９に示す。
図５９に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ２６１２と、トランジスタ２６１３とを有する。
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方がトランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳＳが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ２が与えられ、ソースまたはドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳＳが与えられる。
次に、図５９に示すセンサ回路の動作について説明する。まず、信号Ｇ２としてトランジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲートが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２としてトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化することに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
トランジスタ２６１１、トランジスタ２６１２、およびトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作）の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュールおよび電子機器について、図６０および図６１を用いて説明を行う。
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュールおよび電子機器について、図６０および図６１を用いて説明を行う。
＜表示モジュールに関する説明＞
図６０に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
図６０に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図６０において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜電子機器に関する説明＞
図６１（Ａ）乃至図６１（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
図６１（Ａ）乃至図６１（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
図６１（Ａ）乃至図６１（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図６１（Ａ）乃至図６１（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図６１（Ａ）乃至図６１（Ｈ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図６１（Ａ）乃至図６１（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図６１（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
図６１（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図６１（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図６１（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号または氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図６１（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図６１（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図６１（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図６１（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図６１（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、導電体上に過剰酸素を有する絶縁体を形成することによって、導電体に酸素が添加されるか調査した結果について説明する。
試料１は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、タングステン（Ｗ）のターゲットを用いたスパッタリング法によって、Ｗ膜を１００ｎｍの厚さで形成して作製した。
また、試料２は、Ｗ膜形成後、該Ｗ膜上にＰＥＣＶＤ法を用いて酸化シリコン膜を２０ｎｍの厚さで形成して作製した。酸化シリコン膜は、モノシランを１ｓｃｃｍおよび亜酸化窒素を８００ｓｃｃｍ含む雰囲気において、圧力を２００Ｐａに制御し、成膜時の基板加熱温度を３５０℃、電極に１５０Ｗ（６０ＭＨｚ）を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
作製した試料１および試料２に対し、Ｗ膜中の酸素の深さ方向の添加量をＳＩＭＳによって調べた結果を図６２に示す。
図６２に示す結果より、Ｗ膜上に過剰酸素を有するシリコン酸化膜を形成した試料２の方が、試料１と比べてＷ膜中の酸素濃度が大きいことがわかった。このことから、Ｗ膜上に形成した過剰酸素を有するシリコン酸化膜から、Ｗ膜へ酸素が添加されたことがわかった。
本実施例では、導電体上に酸化物半導体を形成し、さらに該酸化物半導体上に過剰酸素を有する絶縁体を形成することによって、導電体に酸素が添加されるか調査した結果について説明する。
試料１は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、タングステン（Ｗ）のターゲットを用いたスパッタリング法によって、Ｗ膜を１００ｎｍの厚さで形成した。その後、Ｗ膜上にて酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）ターゲットを用いたスパッタリング法によって、ＩＧＺＯ膜を５ｎｍの厚さで形成して作製した。
試料２は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、タングステン（Ｗ）のターゲットを用いたスパッタリング法によって、Ｗ膜を１００ｎｍの厚さで形成した。その後、Ｗ膜上にて酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）ターゲットを用いたスパッタリング法によって、ＩＧＺＯ膜を５ｎｍの厚さで形成し、該ＩＧＺＯ膜上にＰＥＣＶＤ法を用いて酸化シリコン膜を２０ｎｍの厚さで形成して作製した。酸化シリコン膜は、モノシランを１ｓｃｃｍおよび亜酸化窒素を８００ｓｃｃｍ含む雰囲気において、圧力を２００Ｐａに制御し、成膜時の基板加熱温度を３５０℃、電極に１５０Ｗ（６０ＭＨｚ）を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
また、試料３は、試料２と同様にＩＧＺＯ膜形成後、該ＩＧＺＯ膜上にＰＥＣＶＤ法を用いて酸化シリコン膜を２０ｎｍの厚さで形成するが、酸化シリコン膜の成膜条件を変えることによって、過剰酸素の少ない酸化シリコン膜を形成した。該酸化シリコン膜は、モノシランを１ｓｃｃｍおよび亜酸化窒素を８００ｓｃｃｍ含む雰囲気において、圧力を４０Ｐａに制御し、成膜時の基板加熱温度を３５０℃、電極に１５０Ｗ（６０ＭＨｚ）を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中の過剰酸素が少ない酸化シリコン膜を形成することができる。
試料４は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、チタン（Ｔｉ）のターゲットを用いたスパッタリング法によって、Ｔｉ膜を１００ｎｍの厚さで形成した。その後、Ｔｉ膜上にて酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）ターゲットを用いたスパッタリング法によって、ＩＧＺＯ膜を５ｎｍの厚さで形成して作製した。
試料５は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、チタン（Ｔｉ）のターゲットを用いたスパッタリング法によって、Ｔｉ膜を１００ｎｍの厚さで形成した。その後、Ｔｉ膜上にて酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）ターゲットを用いたスパッタリング法によって、ＩＧＺＯ膜を５ｎｍの厚さで形成し、該ＩＧＺＯ膜上にＰＥＣＶＤ法を用いて酸化シリコン膜を２０ｎｍの厚さで形成して作製した。酸化シリコン膜は、モノシランを１ｓｃｃｍおよび亜酸化窒素を８００ｓｃｃｍ含む雰囲気において、圧力を２００Ｐａに制御し、成膜時の基板加熱温度を３５０℃、電極に１５０Ｗ（６０ＭＨｚ）を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
また、試料６は、試料５と同様にＩＧＺＯ膜形成後、該ＩＧＺＯ膜上にＰＥＣＶＤ法を用いて酸化シリコン膜を２０ｎｍの厚さで形成するが、酸化シリコン膜の成膜条件を変えることによって、過剰酸素の少ない酸化シリコン膜を形成した。該酸化シリコン膜は、モノシランを１ｓｃｃｍおよび亜酸化窒素を８００ｓｃｃｍ含む雰囲気において、圧力を４０Ｐａに制御し、成膜時の基板加熱温度を３５０℃、電極に１５０Ｗ（６０ＭＨｚ）を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中の過剰酸素が少ない酸化シリコン膜を形成することができる。
試料７は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、タンタル（Ｔａ）のターゲットを用いたスパッタリング法によって、Ｔａ膜を１００ｎｍの厚さで形成した。その後、Ｔａ膜上にて酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）ターゲットを用いたスパッタリング法によって、ＩＧＺＯ膜を５ｎｍの厚さで形成して作製した。
試料８は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、タンタル（Ｔａ）のターゲットを用いたスパッタリング法によって、Ｔａ膜を１００ｎｍの厚さで形成した。その後、Ｔａ膜上にて酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）ターゲットを用いたスパッタリング法によって、ＩＧＺＯ膜を５ｎｍの厚さで形成し、該ＩＧＺＯ膜上にＰＥＣＶＤ法を用いて酸化シリコン膜を２０ｎｍの厚さで形成して作製した。酸化シリコン膜は、モノシランを１ｓｃｃｍおよび亜酸化窒素を８００ｓｃｃｍ含む雰囲気において、圧力を２００Ｐａに制御し、成膜時の基板加熱温度を３５０℃、電極に１５０Ｗ（６０ＭＨｚ）を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
また、試料９は、試料８と同様にＩＧＺＯ膜形成後、該ＩＧＺＯ膜上にＰＥＣＶＤ法を用いて酸化シリコン膜を２０ｎｍの厚さで形成するが、酸化シリコン膜の成膜条件を変えることによって、過剰酸素の少ない酸化シリコン膜を形成した。該酸化シリコン膜は、モノシランを１ｓｃｃｍおよび亜酸化窒素を８００ｓｃｃｍ含む雰囲気において、圧力を４０Ｐａに制御し、成膜時の基板加熱温度を３５０℃、電極に１５０Ｗ（６０ＭＨｚ）を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中の過剰酸素が少ない酸化シリコン膜を形成することができる。
試料１０は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、モリブデン（Ｍｏ）のターゲットを用いたスパッタリング法によって、Ｍｏ膜を１００ｎｍの厚さで形成した。その後、Ｍｏ膜上にて酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）ターゲットを用いたスパッタリング法によって、ＩＧＺＯ膜を５ｎｍの厚さで形成して作製した。
試料１１は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、モリブデン（Ｍｏ）のターゲットを用いたスパッタリング法によって、Ｍｏ膜を１００ｎｍの厚さで形成した。その後、Ｍｏ膜上にて酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）ターゲットを用いたスパッタリング法によって、ＩＧＺＯ膜を５ｎｍの厚さで形成し、該ＩＧＺＯ膜上にＰＥＣＶＤ法を用いて酸化シリコン膜を２０ｎｍの厚さで形成して作製した。酸化シリコン膜は、モノシランを１ｓｃｃｍおよび亜酸化窒素を８００ｓｃｃｍ含む雰囲気において、圧力を２００Ｐａに制御し、成膜時の基板加熱温度を３５０℃、電極に１５０Ｗ（６０ＭＨｚ）を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
また、試料１２は、試料１１と同様にＩＧＺＯ膜形成後、該ＩＧＺＯ膜上にＰＥＣＶＤ法を用いて酸化シリコン膜を２０ｎｍの厚さで形成するが、酸化シリコン膜の成膜条件を変えることによって、過剰酸素の少ない酸化シリコン膜を形成した。該酸化シリコン膜は、モノシランを１ｓｃｃｍおよび亜酸化窒素を８００ｓｃｃｍ含む雰囲気において、圧力を４０Ｐａに制御し、成膜時の基板加熱温度を３５０℃、電極に１５０Ｗ（６０ＭＨｚ）を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中の過剰酸素が少ない酸化シリコン膜を形成することができる。
作製した試料１乃至試料１２に対し、導電体（Ｗ、Ｔｉ、ＴａおよびＭｏ）膜中の酸素の深さ方向の添加量をＳＩＭＳによって調べた結果を図６３および図６４に示す。
図６３（Ａ）は、導電体としてＷ膜を用いたＳＩＭＳの結果、図６３（Ｂ）は、導電体としてＴｉ膜を用いたＳＩＭＳの結果、図６４（Ａ）は、導電体としてＴａ膜を用いたＳＩＭＳの結果、図６４（Ｂ）は、導電体としてＭｏ膜を用いたＳＩＭＳの結果を示している。これらＳＩＭＳの結果より、導電体上にＩＧＺＯ膜を形成した場合においても、該ＩＧＺＯ膜上に過剰酸素を有するシリコン酸化膜を形成することによって、導電体へ酸素が添加されることがわかった。さらに、導電体へ添加される酸素の量は、膜中の過剰酸素が少ないシリコン酸化膜より、膜中の過剰酸素が多いシリコン酸化膜を形成したほうが、多くなることがわかった。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１０１ トランジスタ
１０２ 基板
１０３ トランジスタ
１０４ 導電体
１０６ 絶縁体
１０７ 絶縁体
１０８ 酸化物半導体
１０８ａ 酸化物半導体
１０８ｂ 酸化物半導体
１０８ｃ 酸化物半導体
１１２ａ 導電体
１１２ｂ 導電体
１１４ 絶縁体
１１４ａ 絶縁体
１１６ 絶縁体
１２０ 導電体
１２０ａ 導電体
１２０ｂ 導電体
１３２ 金属酸化膜
１３４ 金属酸化膜
１４０ 酸素
１４０ｃ 開口部
１４１ａ 開口部
１４１ｂ 開口部
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１５０ トランジスタ
１６０ トランジスタ
１７０ トランジスタ
２００ 撮像装置
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２１０ 画素部
２１１ 画素
２１２ 副画素
２１２Ｂ 副画素
２１２Ｇ 副画素
２１２Ｒ 副画素
２２０ 光電変換素子
２３０ 画素回路
２３１ 配線
２４７ 配線
２４８ 配線
２４９ 配線
２５０ 配線
２５３ 配線
２５４ フィルタ
２５４Ｂ フィルタ
２５４Ｇ フィルタ
２５４Ｒ フィルタ
２５５ レンズ
２５６ 光
２５７ 配線
２６０ 周辺回路
２７０ 周辺回路
２８０ 周辺回路
２９０ 周辺回路
２９１ 光源
３００ シリコン基板
３１０ 層
３２０ 層
３３０ 層
３４０ 層
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３６０ フォトダイオード
３６１ アノード
３６３ 低抵抗領域
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３８０ 絶縁体
４００ 基板
４０１ 絶縁体
４０２ 絶縁体
４０４ 導電体
４０６ａ 半導体
４０６ｂ 半導体
４０６ｃ 半導体
４１２ 絶縁体
４１３ 導電体
４１６ａ 導電体
４１６ｂ 導電体
４３４ 導電体
４３６ｃ 半導体
４４２ 絶縁体
４５０ 半導体基板
４５２ 絶縁体
４５４ 導電体
４５６ 領域
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６６ 絶縁体
４６８ 絶縁体
４７２ａ 領域
４７２ｂ 領域
４７４ａ 導電体
４７４ｂ 導電体
４７４ｃ 導電体
４７６ａ 導電体
４７６ｂ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４９０ 絶縁体
４９２ 絶縁体
４９４ 絶縁体
４９６ａ 導電体
４９６ｂ 導電体
４９６ｃ 導電体
４９６ｄ 導電体
４９８ａ 導電体
４９８ｂ 導電体
４９８ｃ 導電体
４９８ｄ 導電体
５００ 基板
５０１ 画素回路
５０２ 絶縁体
５０３ 絶縁体
５０４ 導電体
５０６ 保護回路
５０６ａ 半導体
５０６ｂ 半導体
５０６ｃ 半導体
５０７ 端子部
５１１ 絶縁体
５１２ 絶縁体
５１３ 導電体
５１４ 導電体
５１６ 導電体
５１６ａ 導電体
５１６ｂ 導電体
５３４ 導電体
５３６ａ 半導体
５３６ｂ 半導体
５３６ｃ 半導体
５４２ 絶縁体
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
１５０２ 画素部
１５０４ 駆動回路部
１５０４ａ ゲートドライバ
１５０４ｂ ソースドライバ
２０００ タッチパネル
２００１ タッチパネル
２１００ トランジスタ
２２００ トランジスタ
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ 走査線駆動回路
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２２ 絶縁層
２５２８ 隔壁
２５２９ 液晶層
２５３０ａ スペーサ
２５３０ｂ スペーサ
２５３１ 絶縁層
２５５０ ＥＬ素子
２５５１ 液晶素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５１００ ペレット
５１２０ 基板
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
１００Ａ トランジスタ
１００Ｂ トランジスタ
１０１ トランジスタ
１０２ 基板
１０３ トランジスタ
１０４ 導電体
１０６ 絶縁体
１０７ 絶縁体
１０８ 酸化物半導体
１０８ａ 酸化物半導体
１０８ｂ 酸化物半導体
１０８ｃ 酸化物半導体
１１２ａ 導電体
１１２ｂ 導電体
１１４ 絶縁体
１１４ａ 絶縁体
１１６ 絶縁体
１２０ 導電体
１２０ａ 導電体
１２０ｂ 導電体
１３２ 金属酸化膜
１３４ 金属酸化膜
１４０ 酸素
１４０ｃ 開口部
１４１ａ 開口部
１４１ｂ 開口部
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１５０ トランジスタ
１６０ トランジスタ
１７０ トランジスタ
２００ 撮像装置
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２１０ 画素部
２１１ 画素
２１２ 副画素
２１２Ｂ 副画素
２１２Ｇ 副画素
２１２Ｒ 副画素
２２０ 光電変換素子
２３０ 画素回路
２３１ 配線
２４７ 配線
２４８ 配線
２４９ 配線
２５０ 配線
２５３ 配線
２５４ フィルタ
２５４Ｂ フィルタ
２５４Ｇ フィルタ
２５４Ｒ フィルタ
２５５ レンズ
２５６ 光
２５７ 配線
２６０ 周辺回路
２７０ 周辺回路
２８０ 周辺回路
２９０ 周辺回路
２９１ 光源
３００ シリコン基板
３１０ 層
３２０ 層
３３０ 層
３４０ 層
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３６０ フォトダイオード
３６１ アノード
３６３ 低抵抗領域
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３８０ 絶縁体
４００ 基板
４０１ 絶縁体
４０２ 絶縁体
４０４ 導電体
４０６ａ 半導体
４０６ｂ 半導体
４０６ｃ 半導体
４１２ 絶縁体
４１３ 導電体
４１６ａ 導電体
４１６ｂ 導電体
４３４ 導電体
４３６ｃ 半導体
４４２ 絶縁体
４５０ 半導体基板
４５２ 絶縁体
４５４ 導電体
４５６ 領域
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６６ 絶縁体
４６８ 絶縁体
４７２ａ 領域
４７２ｂ 領域
４７４ａ 導電体
４７４ｂ 導電体
４７４ｃ 導電体
４７６ａ 導電体
４７６ｂ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４９０ 絶縁体
４９２ 絶縁体
４９４ 絶縁体
４９６ａ 導電体
４９６ｂ 導電体
４９６ｃ 導電体
４９６ｄ 導電体
４９８ａ 導電体
４９８ｂ 導電体
４９８ｃ 導電体
４９８ｄ 導電体
５００ 基板
５０１ 画素回路
５０２ 絶縁体
５０３ 絶縁体
５０４ 導電体
５０６ 保護回路
５０６ａ 半導体
５０６ｂ 半導体
５０６ｃ 半導体
５０７ 端子部
５１１ 絶縁体
５１２ 絶縁体
５１３ 導電体
５１４ 導電体
５１６ 導電体
５１６ａ 導電体
５１６ｂ 導電体
５３４ 導電体
５３６ａ 半導体
５３６ｂ 半導体
５３６ｃ 半導体
５４２ 絶縁体
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
１５０２ 画素部
１５０４ 駆動回路部
１５０４ａ ゲートドライバ
１５０４ｂ ソースドライバ
２０００ タッチパネル
２００１ タッチパネル
２１００ トランジスタ
２２００ トランジスタ
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ 走査線駆動回路
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２２ 絶縁層
２５２８ 隔壁
２５２９ 液晶層
２５３０ａ スペーサ
２５３０ｂ スペーサ
２５３１ 絶縁層
２５５０ ＥＬ素子
２５５１ 液晶素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５１００ ペレット
５１２０ 基板
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
Claims (16)
- 基板上の第１の導電体と、
前記第１の導電体上の第１の絶縁体と、
前記第１の絶縁体上の酸化物半導体と、
前記酸化物半導体と接して設けられる、第２の導電体および第３の導電体と、
前記酸化物半導体、前記第２の導電体および前記第３の導電体上の第２の絶縁体と、を有し、
前記第２の導電体および前記第３の導電体は、膜厚方向に酸素の濃度勾配が形成される領域を有していることを特徴とする半導体装置。 - 請求項１において、
前記第２の導電体および前記第３の導電体は、前記第２の絶縁体と接する領域が最も酸素濃度が高いことを特徴とする半導体装置。 - 請求項１において、
前記第２の導電体および前記第３の導電体は、前記第１の絶縁体と接する領域が最も酸素濃度が高いことを特徴とする半導体装置。 - 基板上の第１の導電体と、
前記第１の導電体上の第１の絶縁体と、
前記第１の絶縁体上の酸化物半導体と、
前記酸化物半導体と接して設けられる第２の導電体および第３の導電体と、
前記酸化物半導体、前記第２の導電体および前記第３の導電体上の第２の絶縁体と、を有し、
前記第１の導電体は、膜厚方向に酸素の濃度勾配が形成される領域を有していることを特徴とする半導体装置。 - 請求項４において、
前記第１の導電体は、前記第１の絶縁体と接する領域が最も酸素濃度が高いことを特徴とする半導体装置。 - 請求項４において、
前記基板と、前記第１の導電体と、の間に第３の絶縁体を有し、
前記第１の導電体は、前記第３の絶縁体と接する領域が最も酸素濃度が高いことを特徴とする半導体装置。 - 基板上の第１の絶縁体と、
前記第１の絶縁体上の酸化物半導体と、
前記酸化物半導体と接して設けられる第１の導電体および第２の導電体と、
前記酸化物半導体、前記第１の導電体および前記第２の導電体上の第２の絶縁体と、
前記第２の絶縁体上の第３の導電体と、を有し、
前記第１の導電体および前記第２の導電体は、膜厚方向に酸素の濃度勾配が形成される領域を有していることを特徴とする半導体装置。 - 請求項７において、
前記第１の導電体および前記第２の導電体は、前記第１の絶縁体と接する領域が最も酸素濃度が高いことを特徴とする半導体装置。 - 請求項７において、
前記第１の導電体および前記第２の導電体は、前記第２の絶縁体と接する領域が最も酸素濃度が高いことを特徴とする半導体装置。 - 基板上の第１の絶縁体と、
前記第１の絶縁体上の酸化物半導体と、
前記酸化物半導体と接して設けられる第１の導電体および第２の導電体と、
前記酸化物半導体、前記第１の導電体および前記第２の導電体上の第２の絶縁体と、
前記第２の絶縁体上の第３の導電体と、
前記第３の導電体上の第３の絶縁体と、を有し、
前記第３の導電体は、膜厚方向に酸素の濃度勾配が形成される領域を有していることを特徴とする半導体装置。 - 請求項１０において、
前記第３の導電体は、前記第２の絶縁体と接する領域が最も酸素濃度が高いことを特徴とする半導体装置。 - 請求項１０において、
前記第３の導電体は、前記第３の絶縁体と接する領域が最も酸素濃度が高いことを特徴とする半導体装置。 - 請求項１乃至請求項１２のいずれか一項において、
前記第１の導電体、前記第２の導電体および前記第３の導電体は、それぞれ単層または２層以上の積層により形成されていることを特徴とする半導体装置。 - 請求項１乃至請求項１２のいずれか一項に記載の半導体装置と、
表示素子と、を有することを特徴とする表示装置。 - 請求項１４に記載の表示装置と、
タッチセンサと、を有することを特徴とする表示モジュール。 - 請求項１乃至請求項１２のいずれか一項に記載の半導体装置と、
操作キーまたはバッテリと、を有することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016564453A JP6698549B2 (ja) | 2014-12-18 | 2015-12-09 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014255765 | 2014-12-18 | ||
| JP2014-255765 | 2014-12-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2016097936A1 true WO2016097936A1 (ja) | 2016-06-23 |
Family
ID=56126026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/IB2015/059457 WO2016097936A1 (ja) | 2014-12-18 | 2015-12-09 | 半導体装置、表示装置、表示モジュールおよび電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6698549B2 (ja) |
| WO (1) | WO2016097936A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018157101A (ja) * | 2017-03-17 | 2018-10-04 | 東芝メモリ株式会社 | トランジスタ、メモリ及びトランジスタの製造方法 |
| US11626037B2 (en) * | 2017-08-04 | 2023-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2011159908A (ja) * | 2010-02-03 | 2011-08-18 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP2011243973A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011243974A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| WO2011162177A1 (ja) * | 2010-06-21 | 2011-12-29 | 株式会社アルバック | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 |
| JP2013123045A (ja) * | 2011-11-11 | 2013-06-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013138195A (ja) * | 2011-11-30 | 2013-07-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2014199913A (ja) * | 2012-12-28 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| US9006024B2 (en) * | 2012-04-25 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
2015
- 2015-12-09 JP JP2016564453A patent/JP6698549B2/ja active Active
- 2015-12-09 WO PCT/IB2015/059457 patent/WO2016097936A1/ja active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2011159908A (ja) * | 2010-02-03 | 2011-08-18 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP2011243973A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011243974A (ja) * | 2010-04-23 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| WO2011162177A1 (ja) * | 2010-06-21 | 2011-12-29 | 株式会社アルバック | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 |
| JP2013123045A (ja) * | 2011-11-11 | 2013-06-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013138195A (ja) * | 2011-11-30 | 2013-07-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2014199913A (ja) * | 2012-12-28 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018157101A (ja) * | 2017-03-17 | 2018-10-04 | 東芝メモリ株式会社 | トランジスタ、メモリ及びトランジスタの製造方法 |
| US11626037B2 (en) * | 2017-08-04 | 2023-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2016097936A1 (ja) | 2017-12-14 |
| JP6698549B2 (ja) | 2020-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11842901B2 (en) | Semiconductor device, manufacturing method thereof, display device, and electronic device | |
| JP7266084B2 (ja) | 半導体装置の作製方法 | |
| JP6676316B2 (ja) | 半導体装置の作製方法 | |
| JP7293282B2 (ja) | 半導体装置 | |
| JP2017076768A (ja) | 半導体装置、表示装置、表示モジュール、電子機器、酸化物および酸化物の作製方法 | |
| JP6670094B2 (ja) | 半導体装置 | |
| US20180374957A1 (en) | Semiconductor device, display device including semiconductor device, display module including display device, and electronic device including semiconductor device, display device, and display module | |
| WO2016125051A1 (en) | Method for manufacturing semiconductor device | |
| JP2015213165A (ja) | 半導体装置、該半導体装置を有する表示装置 | |
| JP2016178279A (ja) | 半導体装置、及び該半導体装置を有する表示装置 | |
| JP2017195369A (ja) | 半導体装置または当該半導体装置を有する表示装置 | |
| JP2016006867A (ja) | 半導体装置、該半導体装置を有する表示装置 | |
| JP2016154229A (ja) | 半導体装置、または該半導体装置を有する表示装置 | |
| JP2016082240A (ja) | 半導体装置、該半導体装置の作製方法、及び該半導体装置を有する表示装置 | |
| JP7269397B2 (ja) | 表示装置の作製方法 | |
| JP2017108065A (ja) | 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法 | |
| JP2017204641A (ja) | 半導体装置および当該半導体装置を有する表示装置 | |
| JP2018006732A (ja) | 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置 | |
| JP6698549B2 (ja) | 半導体装置の作製方法 | |
| JP2016086170A (ja) | 半導体装置およびその評価方法 | |
| JP2016157881A (ja) | 半導体装置およびその作製方法 | |
| JP2016146475A (ja) | 半導体装置およびその作製方法 | |
| JP7570478B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15869432 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2016564453 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 15869432 Country of ref document: EP Kind code of ref document: A1 |