JP6676316B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6676316B2
JP6676316B2 JP2015177625A JP2015177625A JP6676316B2 JP 6676316 B2 JP6676316 B2 JP 6676316B2 JP 2015177625 A JP2015177625 A JP 2015177625A JP 2015177625 A JP2015177625 A JP 2015177625A JP 6676316 B2 JP6676316 B2 JP 6676316B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
oxide
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015177625A
Other languages
English (en)
Other versions
JP2016063225A (ja
JP2016063225A5 (ja
Inventor
純一 肥塚
純一 肥塚
黒崎　大輔
大輔 黒崎
行徳 島
行徳 島
拓哉 半田
拓哉 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016063225A publication Critical patent/JP2016063225A/ja
Publication of JP2016063225A5 publication Critical patent/JP2016063225A5/ja
Priority to JP2020042562A priority Critical patent/JP6944003B2/ja
Application granted granted Critical
Publication of JP6676316B2 publication Critical patent/JP6676316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている（例えば、特許文献１）。
また、チャネルを形成する酸化物半導体層の下地絶縁層に、加熱により酸素を放出する絶縁層を用い、該酸化物半導体層の酸素欠損を低減する半導体装置が開示されている（例えば、特許文献２）。
また、酸化物半導体層上に酸化物絶縁層を形成し、酸化物絶縁層を通過して酸素を導入（添加）し、加熱処理を行い、該酸素導入及び該加熱処理によって、水素、水分、水酸基または水素化物などの不純物を酸化物半導体層より排除し、酸化物半導体層を高純度化する半導体装置の作製方法が開示されている（例えば、特許文献３）。
特開２００６−１６５５２９号公報 特開２０１２−００９８３６号公報 特開２０１１−１９９２７２号公報
酸化物半導体膜をチャネル領域に用いてトランジスタを作製する場合、酸化物半導体膜中のチャネル領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜中のチャネル領域に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜中のチャネル領域にキャリア供給源が生成されると、酸化物半導体膜を有するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。また、トランジスタごとに電気特性がばらつくという問題がある。したがって、酸化物半導体膜のチャネル領域においては、酸素欠損が少ないほど好ましい。
上記問題に鑑み、本発明の一態様は、酸化物半導体を有する半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、本発明の一態様は、酸化物半導体を有する半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させる半導体装置の作製方法を提供することを課題の１つとする。または、本発明の一態様は、消費電力が低減された半導体装置の作製方法を提供することを課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。または、本発明の一態様は、新規な半導体装置の作製方法を提供することを課題の１つとする。または、本発明の一態様は、新規な表示装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、第１乃至第４の工程を有する半導体装置の作製方法であって、第１の工程は、酸化物半導体膜を形成する工程を有し、第２の工程は、酸化物半導体膜上に、酸化物絶縁膜を形成する工程を有し、第３の工程は、酸化物絶縁膜上に、保護膜を形成する工程を有し、第４の工程は、保護膜を介して、酸化物絶縁膜に酸素を添加する工程を有し、第１の工程において、酸化物半導体膜は、酸素欠損が形成される条件で成膜され、第４の工程のあとに、酸化物絶縁膜中の酸素が、酸素欠損を補填することを特徴とする半導体装置の作製方法である。
また、本発明の他の一態様は、第１乃至第５の工程を有する半導体装置の作製方法であって、第１の工程は、酸化物半導体膜を形成する工程を有し、第２の工程は、酸化物半導体膜上に、酸化物絶縁膜を形成する工程を有し、第５の工程は、酸化物絶縁膜を加熱する工程を有し、第３の工程は、酸化物絶縁膜上に、保護膜を形成する工程を有し、第４の工程は、保護膜を介して、酸化物絶縁膜に酸素を添加する工程を有し、第１の工程において、酸化物半導体膜は、酸素欠損が形成される条件で成膜され、第４の工程のあとに、酸化物絶縁膜中の酸素が、酸素欠損を補填することを特徴とする半導体装置の作製方法である。
また、本発明の他の一態様は、第１乃至第６の工程を有する半導体装置の作製方法であって、第１の工程は、酸化物半導体膜を形成する工程を有し、第２の工程は、酸化物半導体膜上に、酸化物絶縁膜を形成する工程を有し、第５の工程は、酸化物絶縁膜を加熱する工程を有し、第３の工程は、酸化物絶縁膜上に、保護膜を形成する工程を有し、第４の工程は、保護膜を介して、酸化物絶縁膜に酸素を添加する工程を有し、第６の工程は、保護膜を除去する工程を有し、第１の工程において、酸化物半導体膜は、酸素欠損が形成される条件で成膜され、第４の工程のあとに、酸化物絶縁膜中の酸素が、酸素欠損を補填する、ことを特徴とする半導体装置の作製方法である。
また、本発明の他の一態様は、第１乃至第７の工程を有する半導体装置の作製方法であって、第１の工程は、酸化物半導体膜を形成する工程を有し、第２の工程は、酸化物半導体膜上に、酸化物絶縁膜を形成する工程を有し、第５の工程は、酸化物絶縁膜を加熱する工程を有し、第３の工程は、酸化物絶縁膜上に、保護膜を形成する工程を有し、第４の工程は、保護膜を介して、酸化物絶縁膜に酸素を添加する工程を有し、第６の工程は、保護膜を除去する工程を有し、第７の工程は、酸化物絶縁膜上に、窒化物絶縁膜を形成する工程を有し、第１の工程において、酸化物半導体膜は、酸素欠損が形成される条件で成膜され、第４の工程のあとに、酸化物絶縁膜中の酸素が、酸素欠損を補填することを特徴とする半導体装置の作製方法である。
また、本発明の他の一態様は、第１乃至第１０の工程を有する半導体装置の作製方法であって、第８の工程は、ゲート電極を形成する工程を有し、第９の工程は、ゲート電極上にゲート絶縁膜を形成する工程を有し、第１の工程は、ゲート絶縁膜上に酸化物半導体膜を形成する工程を有し、第１０の工程は、酸化物半導体膜上にソース電極及びドレイン電極を形成する工程を有し、第２の工程は、酸化物半導体膜、ソース電極、及びドレイン電極上に酸化物絶縁膜を形成する工程を有し、第５の工程は、酸化物絶縁膜を加熱する工程を有し、第３の工程は、酸化物絶縁膜上に、保護膜を形成する工程を有し、第４の工程は、保護膜を介して、酸化物絶縁膜に酸素を添加する工程を有し、第６の工程は、保護膜を除去する工程を有し、第７の工程は、酸化物絶縁膜上に、窒化物絶縁膜を形成する工程を有し、第１の工程において、酸化物半導体膜は、酸素欠損が形成される条件で成膜され、第４の工程のあとに、酸化物絶縁膜中の酸素が、酸素欠損を補填することを特徴とする半導体装置の作製方法である。
また、上記各構成において、第１の工程の酸化物半導体膜は、スパッタリング装置を用いて形成され、酸素欠損が形成される条件は、スパッタリング装置内における、酸素分圧が０％を超えて５０％未満であると好ましい。
また、上記各構成において、第１の工程の後に、さらに、酸化物半導体膜を加熱する工程を行い、酸化物半導体膜を加熱する工程において、酸化物半導体膜中に酸素欠損を形成すると好ましい。また、上記酸化物半導体膜を加熱する工程は、酸素分圧が１％以下である雰囲気で行われると好ましい。
また、上記各構成において、酸素を添加する工程は、プラズマ処理装置を用いて行われると好ましい。
また、上記各構成において、保護膜は、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎ、Ｔｉ、Ａｌ、Ｗ、Ｔａ、ＭｏまたはＳｉの中から選ばれる少なくとも１以上を有すると好ましい。
また、上記各構成において、酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有すると好ましい。また、酸化物半導体膜は、結晶部を有し、結晶部は、結晶部のｃ軸が酸化物半導体膜の被形成面の法線ベクトルに平行である部分を有すると好ましい。
本発明の一態様により、酸化物半導体を有する半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、酸化物半導体を有する半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させる半導体装置の作製方法を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置の作製方法を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置の作製方法を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置及び半導体装置の作製工程の一例を示す断面図。 過剰酸素の移動の計算に用いたモデル図。 過剰酸素の移動の計算に用いたモデル図。 過剰酸素の移動の計算に用いたモデル図。 過剰酸素の移動の計算に用いたモデル図。 過剰酸素の移動のしやすさを説明する計算結果。 酸素欠損の移動の計算に用いたモデル図。 酸素欠損の移動の計算に用いたモデル図。 酸素欠損の移動のしやすさを説明する計算結果。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す断面図。 バンド構造を説明する図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 ＴＤＳ分析結果を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示装置を説明するブロック図及び回路図。 タッチパネルの一例を示す斜視図。 表示装置の一例を示す断面図。 タッチセンサの一例を示す断面図。 タッチパネルの一例を示す断面図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサの回路図。 表示モジュールを説明する図。 電子機器を説明する図。 実施例における試料の水素濃度のデプスプロファイルを説明する図。 実施例におけるトランジスタの電気測定を説明する図。 実施例におけるトランジスタの電気測定を説明する図。 実施例におけるトランジスタの電気測定を説明する図。 実施例におけるトランジスタの電気測定を説明する図。 実施例におけるトランジスタのＧＢＴストレス試験結果、及びトランジスタのＳｔｒｅｓｓ ｔｉｍｅに対するΔＶｔｈを説明する図である。 参考例における試料の酸素濃度のデプスプロファイルを説明する図。 半導体装置の一例を示す断面図。 表示装置の一例を示す断面図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置及び当該半導体装置の作製方法等について、図１乃至図１０及び図２３を参照して説明する。
＜１−１．半導体装置の構成例＞
図１（Ａ）は、本発明の一態様の半導体装置１００を説明する断面図であり、図１（Ｂ）乃至（Ｅ）は、半導体装置１００の作製方法を説明する断面図である。
図１（Ａ）に示す半導体装置１００は、基板１０２上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の酸化物絶縁膜１１４と、酸化物絶縁膜１１４上の保護膜１３０と、を有する。なお、本実施の形態においては、酸化物絶縁膜１１４は、酸化物絶縁膜１１４ａと、酸化物絶縁膜１１４ａ上の酸化物絶縁膜１１４ｂと、を有する。
本発明の一態様の半導体装置１００は、酸化物半導体膜１０８を形成する工程において、酸化物半導体膜１０８中に酸素欠損（Ｖｏともいう）を形成させる。その後、酸化物半導体膜１０８上の酸化物絶縁膜１１４から酸素を供給し、当該酸素欠損を補填する。なお、酸化物半導体膜１０８を形成する工程において、酸化物半導体膜１０８中に酸素欠損を形成させると同時に、微小欠陥または格子欠陥を形成してもよい。また、酸化物絶縁膜１１４から酸化物半導体膜１０８中に酸素を供給する際に、酸素欠損、微小欠陥、または格子欠陥を過剰酸素の拡散経路として用いることで、酸化物半導体膜１０８中に酸素を好適に供給することができる。
また、本発明の一態様の半導体装置１００は、酸化物絶縁膜１１４上に保護膜１３０を形成し、保護膜１３０を介して酸化物絶縁膜１１４中に酸素を添加する。保護膜１３０を介して酸化物絶縁膜１１４中に酸素を添加することにより、化学量論的組成よりも多い酸素を有する酸化物絶縁膜１１４とすることができる。また、酸化物絶縁膜１１４は、加熱することにより酸素を放出する。該酸素の放出により、酸化物半導体膜１０８中に酸素を供給することができる。
このように、本発明の一態様の半導体装置１００においては、酸化物半導体膜１０８の形成段階においては、酸素欠損が多い酸化物半導体膜であるが、酸化物絶縁膜１１４から過剰酸素を酸化物半導体膜１０８中に供給することで、酸素欠損の少ない酸化物半導体膜１０８とすることができる。
まず、半導体装置１００の各構成要素について、以下説明を行う。
（基板）
基板１０２に用いることのできる材料に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、酸化物半導体膜１０８を形成してもよい。または、基板１０２と酸化物半導体膜１０８との間に剥離層を設けてもよい。剥離層は、その上に半導体装置１００を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、半導体装置１００としては、耐熱性の劣る基板や可撓性の基板にも転載できる。
（酸化物半導体膜）
酸化物半導体膜１０８は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ、またはＨｆを表す）と、を有する。代表的には、酸化物半導体膜１０８は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とくに、酸化物半導体膜１０８としては、ＭをＧａとする、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯと呼ぶ。）を用いると好ましい。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
なお、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、Ｚｎ及びＯを除いてのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
また、酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜１０８としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１０８は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下とする。
また、酸化物半導体膜１０８は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１０８は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する積層構造を有する場合がある。
（酸化物絶縁膜）
酸化物絶縁膜１１４は、酸化物半導体膜１０８に酸素を供給する機能を有する。
酸化物絶縁膜１１４としては、酸素とシリコンとを有する構成とすることができる。一例としては、酸化物絶縁膜１１４として、酸化シリコン膜または酸化窒化シリコン膜を用いることができる。
また、酸化物絶縁膜１１４としては、１層からなる単層構造、または２層以上からなる積層構造としてもよい。本実施の形態においては、酸化物絶縁膜１１４として、酸化物絶縁膜１１４ａと、酸化物絶縁膜１１４ｂとの２層からなる積層構造を設ける構成について説明する。
酸化物絶縁膜１１４ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁膜１１４ａは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁膜１１４ａに含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、酸化物絶縁膜１１４ａにおける酸素の透過量が減少してしまう。
なお、酸化物絶縁膜１１４ａにおいては、外部から酸化物絶縁膜１１４ａに入った酸素が全て酸化物絶縁膜１１４ａの外部に移動せず、酸化物絶縁膜１１４ａにとどまる酸素もある。また、酸化物絶縁膜１１４ａに酸素が入ると共に、酸化物絶縁膜１１４ａに含まれる酸素が酸化物絶縁膜１１４ａの外部へ移動することで、酸化物絶縁膜１１４ａにおいて酸素の移動が生じる場合もある。酸化物絶縁膜１１４ａとして酸素を透過することができる酸化物絶縁膜を形成すると、酸化物絶縁膜１１４ａ上に設けられる、酸化物絶縁膜１１４ｂから脱離する酸素を、酸化物絶縁膜１１４ａを介して酸化物半導体膜１０８に移動させることができる。
また、酸化物絶縁膜１１４ａは、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
酸化物絶縁膜１１４ｂは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分析法にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁膜１１４ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁膜１１４ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化物絶縁膜１１４ｂは、酸化物絶縁膜１１４ａと比較して酸化物半導体膜１０８から離れているため、酸化物絶縁膜１１４ａより、欠陥密度が多くともよい。
また、酸化物絶縁膜１１４ａと酸化物絶縁膜１１４ｂとは、同種の材料の絶縁膜を用いることができるため、酸化物絶縁膜１１４ａと酸化物絶縁膜１１４ｂとの界面が明確に確認できない場合がある。なお、本実施の形態においては、酸化物絶縁膜１１４ａと酸化物絶縁膜１１４ｂの２層構造について説明したが、これに限定されず、例えば、酸化物絶縁膜１１４ａ、または酸化物絶縁膜１１４ｂの単層構造としてもよい。
（保護膜）
保護膜１３０は、酸化物絶縁膜１１４から酸素の放出を抑制する機能を有する。また、保護膜１３０は、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎ、Ｔｉ、Ａｌ、Ｗ、Ｔａ、ＭｏまたはＳｉの中から選ばれる少なくとも１以上を有する。保護膜１３０の一例としては、上述した元素の酸化物、または窒化物を用いることができる。また、保護膜１３０として、Ｉｎと、Ｓｎと、Ｓｉと、を有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：ＩＴＳＯともいう）を用いると、酸素を添加する際には酸素を透過し、酸素を添加した後には酸素の放出を抑制できるため好適である。
＜１−２．半導体装置の作製方法＞
次に、図１（Ｂ）乃至（Ｅ）を用いて、半導体装置１００の作製方法について説明する。
（１．酸化物半導体膜を形成する工程）
基板１０２上に酸化物半導体膜１０８を形成する（図１（Ｂ）参照）。
本実施の形態では、酸化物半導体膜１０８として、スパッタリング装置を用いて形成する。なお、スパッタリング装置には、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）が設けられる。また、酸化物半導体膜１０８は、酸素欠損が形成される条件で成膜される。
また、スパッタリング装置を用いて酸化物半導体膜１０８を形成する場合、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、または希ガス及び酸素の混合ガスを用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を低くすることで、酸化物半導体膜１０８中の酸素欠損を増加させることができるので好適である。例えば、スパッタリング装置内における酸素分圧が０％を超えて５０％未満とすることで、酸化物半導体膜１０８中の酸素欠損を増加させることができる。なお、スパッタリング装置内における酸素分圧が０％の場合、酸化物半導体膜１０８中の酸素欠損が増加しすぎる、または酸化物半導体膜１０８の膜質が変化するため、後に酸化物半導体膜１０８中に過剰酸素を添加しても、酸素欠損を補填できない、あるいは酸化物半導体膜１０８の抵抗が下がらない場合がある。したがって、酸化物半導体膜１０８を形成する際には、少なくとも０％を超える酸素分圧とすると好ましい。また、酸化物半導体膜１０８を形成する場合、例えば、スパッタリング装置内における酸素分圧が５０％以上１００％以下としてもよい。この場合、酸化物半導体膜１０８中の酸素欠損が少ないため、酸化物半導体膜１０８の形成後から酸化物絶縁膜１１４の形成前までに加熱する工程を行うことで、酸化物半導体膜１０８中の酸素欠損を増加させてもよい。
なお、本実施の形態においては、酸化物半導体膜１０８として、スパッタリング装置内の酸素分圧が３０％の条件で形成する。
また、スパッタリング装置を用いて酸化物半導体膜１０８を形成する場合、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。また、スパッタリング装置におけるチャンバーは、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
酸化物半導体膜１０８の形成後に加熱する工程を行う場合、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の温度とすればよい。ここでの加熱する工程は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜１０８に含まれる水素、水等を低減することができる。また、ここでの加熱する工程は、酸化物半導体膜１０８中の酸素欠損を増加させる処理の一つである。
酸化物半導体膜１０８への加熱する工程は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。
また、酸化物半導体膜１０８の形成後に加熱する工程を行う場合、窒素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。あるいは、酸化物半導体膜１０８の形成後に加熱する工程を行う場合、減圧雰囲気下（大気圧よりも低い雰囲気下）で行ってもよい。また、酸化物半導体膜１０８の形成後に加熱する工程を行う場合、酸素分圧が１％以下である雰囲気で行われると好適である。例えば、酸化物半導体膜１０８の形成後に加熱する工程を行う場合、酸素分圧が１％を超えた雰囲気で行うと、酸化物絶縁膜１１４の形成前に酸化物半導体膜１０８中に酸素が供給され、酸化物半導体膜１０８中の酸素欠損が補填される場合がある。
なお、酸化物半導体膜１０８中の酸素欠損としては、酸化物絶縁膜１１４の過剰酸素によって補填される方が好適である。例えば、酸化物半導体膜１０８の形成後に、酸素分圧が１％を超えた雰囲気で加熱工程を行う場合、酸化物半導体膜１０８の表面近傍の酸素欠損が補填され、酸化物半導体膜１０８の膜中または形成面近傍の酸素欠損が埋まらない場合がある。
また、酸化物半導体膜１０８が後述するＣＡＡＣ−ＯＳのような結晶性の酸化物半導体膜の場合、ｃ軸方向に重なった複数のＩｎ−Ｏ層が、過剰酸素の通過を抑制する場合がある。この場合、酸化物半導体膜１０８の表面近傍に対してプラズマ処理等を行い、酸化物半導体膜１０８の表面近傍の結晶性を悪く、別言すると、酸化物半導体膜１０８の表面近傍に微小欠陥または格子欠陥を増加させてもよい。酸化物半導体膜１０８の表面近傍に微小欠陥または格子欠陥を増加させることで、該微小欠陥または該格子欠陥を介して酸化物半導体膜中に過剰酸素を好適に添加することが可能となる。あるいは、酸化物半導体膜１０８の表面近傍に微小欠陥または格子欠陥を増加させることで、酸化物半導体膜１０８の上面側に接する酸化物絶縁膜１１４から酸素を供給する際に、酸化物半導体膜１０８の下方側に酸素を好適に拡散させることが可能となる。
（２．酸化物絶縁膜を形成する工程）
次に、酸化物半導体膜１０８上に酸化物絶縁膜１１４を形成する（図１（Ｃ）参照）。
なお、本実施の形態では、酸化物絶縁膜１１４ａと、酸化物絶縁膜１１４ｂとして、それぞれ酸化窒化シリコン膜を用いる。
また、酸化物絶縁膜１１４ａを形成した後、大気に曝すことなく、連続的に酸化物絶縁膜１１４ｂを形成することが好ましい。酸化物絶縁膜１１４ａを形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜１１４ｂを連続的に形成することで、酸化物絶縁膜１１４ａと酸化物絶縁膜１１４ｂとの界面において大気成分由来の不純物濃度を低減することができる。
例えば、酸化物絶縁膜１１４ａとして、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、酸化物絶縁膜１１４ａが、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
本実施の形態においては、酸化物絶縁膜１１４ａとして、基板１０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
酸化物絶縁膜１１４ｂとしては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化窒化シリコン膜を形成する。
酸化物絶縁膜１１４ｂの成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜１１４ｂ中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素との結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
なお、酸化物絶縁膜１１４ｂの成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜１１４ｂの欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。
また、酸化物絶縁膜１１４を形成する工程のあとに、酸化物絶縁膜１１４を加熱する工程を行ってもよい。酸化物絶縁膜１１４を形成する工程のあとに、酸化物絶縁膜１１４を加熱することで、酸化物絶縁膜１１４中の水素、水等の不純物を除去することができる。
酸化物絶縁膜１１４を加熱する工程としては、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。
（３．保護膜を形成する工程）
次に、酸化物絶縁膜１１４上に、保護膜１３０を形成する（図１（Ｄ）参照）。
本実施の形態では、保護膜１３０として、ＩＴＳＯ膜を用いる。保護膜１３０として用いるＩＴＳＯ膜としては、スパッタリング装置を用いて、膜厚５ｎｍとして形成する。なお、保護膜１３０の厚さは、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため好ましい。
（４．酸化物絶縁膜に酸素を添加する工程）
次に、保護膜１３０を介して、酸化物絶縁膜１１４に酸素１４２を添加する（図１（Ｅ）参照）。
保護膜１３０を介して酸化物絶縁膜１１４に酸素１４２を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。酸素１４２の添加方法としては、プラズマ装置を用いると、酸化物絶縁膜１１４中に多くの酸素を添加できるため好適である。また、保護膜１３０を介して酸化物絶縁膜１１４に酸素１４２を添加する際に、酸化物半導体膜１０８中にも酸素１４２を添加してもよい。
また、酸素１４２を添加する際に、基板１０２側にバイアス電圧を印加することで効果的に酸素１４２を酸化物絶縁膜１１４に添加することができる。上記バイアス電圧としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素１４２を添加する際の基板温度としては、室温以上３００℃以下、好ましくは、１００℃以上２５０℃以下とすることで、酸化物絶縁膜１１４に効率よく酸素を添加することができる。また、プラズマ処理で酸素の導入を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、酸化物絶縁膜１１４への酸素導入量を増加させてもよい。
酸化物絶縁膜１１４上に保護膜１３０を設けて酸素１４２を添加することで、保護膜１３０が酸化物絶縁膜１１４から酸素が放出することを抑制する保護膜として機能する。このため、酸化物絶縁膜１１４に多くの酸素を添加することができる。
（５．酸化物半導体膜中の酸素欠損を補填する工程）
次に、酸化物半導体膜１０８中の酸素欠損を、酸化物絶縁膜１１４中の酸素によって補填する。
一例としては、（４．酸化物絶縁膜に酸素を添加する工程）において、酸素１４２の添加時に、酸化物絶縁膜１１４中の酸素及び酸素１４２が、酸化物半導体膜１０８中の酸素欠損を補填する。または、（４．酸化物絶縁膜に酸素を添加する工程）のあとに、加熱処理を行うことで、酸化物絶縁膜１１４中の酸素（酸化物絶縁膜１１４を構成する酸素、または酸素を添加する工程において添加された酸素）が、酸化物半導体膜１０８の酸素欠損を補填する。上記加熱処理としては、１００℃以上６００℃以下、好ましくは、１００℃以上３５０℃以下、さらに好ましくは、１５０℃以上３５０℃以下である。
以上のように、本発明の一態様の半導体装置１００においては、酸化物半導体膜１０８の形成時において、酸素欠損を形成し、該酸素欠損を酸化物絶縁膜１１４中の酸素により補填する。酸素欠損を形成することで、酸化物絶縁膜１１４から酸素を拡散させる際に、酸素欠損を酸素の拡散経路として用いることができる。したがって、酸素欠損が少ない状態で、酸化物半導体膜１０８を形成するよりも、好適に酸化物絶縁膜１１４から酸素を拡散させることができるため、酸素欠損が少ない酸化物半導体膜１０８を作製することができる。
＜１−３．酸化物半導体膜の酸素透過性について＞
ここで、酸化物半導体膜１０８の形成条件を変えることによる、酸化物半導体膜１０８の酸素透過性について、図２３を用いて説明を行う。
まず、酸化物半導体膜１０８の酸素透過性を評価するために、以下の試料を作製した。
基板上に酸化物絶縁膜１１４として機能する、膜厚４００ｎｍの酸化窒化シリコン膜を形成した。該酸化窒化シリコン膜の形成条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。
次に、熱処理を行った。該熱処理としては、窒素ガス雰囲気下で３５０℃ １時間とした。
次に、上記酸化窒化シリコン膜上に保護膜１３０として機能する、膜厚５ｎｍのＩＴＳＯ膜を形成した。該ＩＴＳＯ膜としては、スパッタリング装置を用いて形成した。なお、ＩＴＳＯ膜に用いたターゲットの組成としては、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
次に、上記ＩＴＳＯ膜上から酸素添加処理を行った。該酸素添加処理としては、アッシング装置を用い、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を供給して行った。
次に、上記ＩＴＳＯ膜を除去した。該ＩＴＳＯ膜の除去方法としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用いて３００ｓｅｃエッチングした。
次に、上記酸化窒化シリコン膜上に、酸化物半導体膜１０８として機能する、膜厚１０ｎｍのＩＧＺＯ膜を形成した。該ＩＧＺＯ膜としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物の多結晶ターゲットを用いて、スパッタリング法により形成した。
なお、上記ＩＧＺＯ膜としては、形成時の酸素分圧を１０％、２０％、３０％、４０％、及び５０％と５つの条件とした。
次に、上記５つの条件により作製した試料のＴＤＳ分析を行った。ＴＤＳ分析の測定結果を図２３に示す。図２３において、縦軸が各試料から放出される質量電荷比（ｍ／ｚ）が３２、すなわち酸素に相当する強度を、横軸が温度を、それぞれ示す。
図２３に示すように、ＩＧＺＯ膜の形成時の酸素分圧が１０％、２０％、３０％、４０％の条件においては、ＴＤＳ分析における酸素放出量が、酸素分圧が５０％の条件と比較して多い結果であった。別言すると、ＩＧＺＯ膜の形成時の酸素分圧が０％を超えて５０％未満とすることで、酸素分圧が５０％以上１００％以下よりも酸素透過性を高くすることができる。また、図２３に示すように、ＴＤＳ分析における酸素放出量としては、酸素分圧が１０％、２０％、３０％、４０％、５０％の順で多い結果であった。なお、図２３に示す結果は、酸化物絶縁膜１１４と酸化物半導体膜１０８とを合わせた酸素放出量である。ただし、酸化物絶縁膜１１４と酸化物半導体膜１０８との酸素の含有量を考慮すると、概ね酸化物絶縁膜１１４中の酸素が、酸化物半導体膜１０８を介して、放出された結果である。
このように、酸化物半導体膜１０８の形成時の酸素分圧を変えることで、酸化物半導体膜１０８の酸素透過性を制御することができる。なお、酸化物半導体膜１０８の酸素透過性としては、酸化物半導体膜１０８中に酸素欠損が多い、酸化物半導体膜１０８中に微小欠陥が多い、または酸化物半導体膜１０８中の格子欠陥が多いと、酸素透過性が高いと示唆される。すなわち、酸化物半導体膜１０８中に酸素欠損、微小欠陥、または格子欠陥を多く形成することで、該酸素欠損、該微小欠陥、または該格子欠陥が、酸素の拡散経路となり、酸素透過性が高くなり得る。
＜１−４．酸化物半導体膜に酸素を供給する概念について＞
次に、図２乃至図９に示すモデル図及び計算結果をもとに、酸化物半導体膜１０８中に酸素を供給するための概念について、以下説明を行う。
ここでは、酸化物半導体膜１０８の一例として、ＩＧＺＯ膜における、過剰酸素（化学量論比を満たす酸素よりも多くの酸素）及び酸素欠損の移動のしやすさについて説明する。
また、本実施の形態においては、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２となるＩＧＺＯ膜の一つのＩｎ−Ｏ面に過剰酸素または酸素欠損が一つ存在するモデルを構造最適化によって作成し、ＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を用いて最小エネルギー経路に沿った中間構造に対するエネルギーをそれぞれ計算した。
また、計算としては、密度汎関数理論（ＤＦＴ）に基づく計算プログラムソフト「ＯｐｅｎＭＸ」を用いた。計算に用いたパラメータとしては、基底関数には、擬原子局在基底関数を用いた。なお、基底関数は、分極基底系ＳＴＯ（Ｓｌａｔｅｒ Ｔｙｐｅ Ｏｒｂｉｔａｌ）に分類される。汎関数には、ＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。また、カットオフエネルギーは、２００Ｒｙとした。また、サンプリングｋ点は、５×５×３とした。
また、過剰酸素の移動のしやすさについての計算では、計算モデル内に存在する原子の数を８５個とし、酸素欠損の移動のしやすさについての計算では、計算モデル内に存在する原子の数を８３個とした。
なお、過剰酸素の移動のしやすさ、または酸素欠損の移動のしやすさは、過剰酸素または酸素欠損が各々のサイトへ移動する際に越えることを要するエネルギーバリアの高さＥｂを計算することにより評価した。すなわち、移動に際して越えるエネルギーバリアの高さＥｂが高ければ移動しにくく、エネルギーバリアの高さＥｂが低ければ移動しやすい。
（過剰酸素の移動について）
まず、過剰酸素の移動について説明する。原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２となるＩＧＺＯ膜の一つのＩｎ−Ｏ面に過剰酸素が一つ存在するモデルを、図２乃至図５に示す。
（（１）過剰酸素の第１の遷移）
図２（Ａ）は、ＩＧＺＯ膜のモデル図であり、図２（Ｂ）は、図２（Ａ）に示す領域ａ１の拡大図のモデル図であり、図２（Ｃ）は、図２（Ｂ）に示すモデル図から、過剰酸素が遷移する様子を表したモデル図である。なお、図２（Ｂ）から図２（Ｃ）への遷移を、過剰酸素の第１の遷移とする。また、過剰酸素の第１の遷移は、過剰酸素がＩｎＯ２層から（Ｇａ，Ｚｎ）Ｏ層へ拡散する遷移である。
（（２）過剰酸素の第２の遷移）
図３（Ａ）は、ＩＧＺＯ膜のモデル図であり、図３（Ｂ）は、図３（Ａ）に示す領域ａ２の拡大図のモデル図であり、図３（Ｃ）は、図３（Ｂ）に示すモデル図から、過剰酸素が遷移する様子を表したモデル図である。なお、図３（Ｂ）から図３（Ｃ）への遷移を、過剰酸素の第２の遷移とする。また、過剰酸素の第２の遷移は、過剰酸素が第１の（Ｇａ，Ｚｎ）Ｏ層から第２の（Ｇａ，Ｚｎ）Ｏ層へ拡散する遷移である。
（（３）過剰酸素の第３の遷移）
図４（Ａ）は、ＩＧＺＯ膜のモデル図であり、図４（Ｂ）は、図４（Ａ）に示す領域ａ３の拡大図のモデル図であり、図４（Ｃ）は、図４（Ｂ）に示すモデル図から、過剰酸素が遷移する様子を表したモデル図である。なお、図４（Ｂ）から図４（Ｃ）への遷移を過剰酸素の第３の遷移とする。また、過剰酸素の第３の遷移は、過剰酸素がＩｎ層に沿って拡散する遷移である。
（（４）過剰酸素の第４の遷移）
図５（Ａ）は、ＩＧＺＯ膜のモデル図であり、図５（Ｂ）は、図５（Ａ）に示す領域ａ４の拡大図のモデル図であり、図５（Ｃ）は、図５（Ｂ）に示すモデル図から、過剰酸素が遷移する様子を表したモデル図である。なお、図５（Ｂ）から図５（Ｃ）への遷移を過剰酸素の第４の遷移とする。また、過剰酸素の第４の遷移は、過剰酸素がＩｎ層を乗り越えて拡散する遷移である。
なお、図２（Ｂ）（Ｃ）、図４（Ｂ）（Ｃ）、及び図５（Ｂ）（Ｃ）中の”１”と表記されている酸素原子を第１の酸素原子とよぶ。図２（Ｂ）（Ｃ）、図４（Ｂ）（Ｃ）、及び図５（Ｂ）（Ｃ）中の”２”と表記されている酸素原子を第２の酸素原子とよぶ。図３（Ｂ）（Ｃ）、図４（Ｂ）（Ｃ）、及び図５（Ｂ）（Ｃ）中の”３”と表記されている酸素原子を第３の酸素原子とよぶ。図３（Ｂ）（Ｃ）中の”４”と表記されている酸素原子を第４の酸素原子とよぶ。
過剰酸素の移動のしやすさの計算結果を図６に示す。なお、図６においては、上述の４つの遷移形態について計算し、横軸を過剰酸素の移動の経路長とし、縦軸を図２乃至図５の（Ｂ）に示す状態のエネルギーに対する、移動に要するエネルギーとしている。
図６に示すように、過剰酸素の第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、０．６２ｅＶであり、過剰酸素の第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、０．２９ｅＶであり、過剰酸素の第３の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、０．５３ｅＶであり、過剰酸素の第４の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、２．３８ｅＶである。そのため、過剰酸素の第１の遷移乃至第３の遷移では、過剰酸素の第４の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。そのため、過剰酸素の第１の遷移乃至第３の遷移に要するエネルギーは、過剰酸素の第４の遷移に要するエネルギーよりも小さく、過剰酸素の第１の遷移乃至第３の遷移のほうが過剰酸素の第４の遷移よりも起こりやすいといえる。
すなわち、図２（Ｂ）、図４（Ｂ）、及び図５（Ｂ）のモデルに示す第１の酸素原子は、図５（Ｂ）（Ｃ）に示ように、第３の酸素原子を押し出す方向よりも、図２（Ｂ）（Ｃ）及び図４（Ｂ）（Ｃ）に示すように、第２の酸素原子を押し出す方向に移動しやすい。
また、図３（Ｂ）のモデルに示す第３の酸素原子は、図３（Ｃ）に示すように、第４の酸素原子を押し出す方向に移動しやすい。したがって、酸素原子は、インジウム原子の層を乗り越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。また、酸素原子は、インジウム原子の層を乗り越えて移動するよりも、ＩｎＯ２層から（Ｇａ，Ｚｎ）Ｏ層へ、及び第１の（Ｇａ，Ｚｎ）Ｏ層から第２の（Ｇａ，Ｚｎ）Ｏ層へ移動しやすいといえる。
（酸素欠損の移動について）
次に、酸素欠損の移動について説明する。原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２となるＩＧＺＯ膜の一つのＩｎ−Ｏ面に酸素欠損が一つ存在するモデルを、図７及び図８に示す。
（（５）酸素欠損の第１の遷移）
図７（Ａ）は、ＩＧＺＯ膜のモデル図であり、図７（Ｂ）は、図７（Ａ）に示す領域ａ５の拡大図のモデル図であり、図７（Ｃ）は、図７（Ｂ）に示すモデル図から、酸素欠損が遷移する様子を表したモデル図である。なお、図７（Ｂ）から図７（Ｃ）への遷移を酸素欠損の第１の遷移とする。また、酸素欠損の第１の遷移は、酸素欠損がＩｎ層に沿って拡散する遷移である。
（（６）酸素欠損の第２の遷移）
図８（Ａ）は、ＩＧＺＯ膜のモデル図であり、図８（Ｂ）は、図８（Ａ）に示す領域ａ６の拡大図のモデル図であり、図８（Ｃ）は、図８（Ｂ）に示すモデル図から、酸素欠損が遷移する様子を表したモデル図である。なお、図８（Ｂ）から図８（Ｃ）への遷移を酸素欠損の第２の遷移とする。また、酸素欠損の第２の遷移は、酸素欠損がＩｎ層を乗り越えて拡散する遷移である。
なお、図７（Ｂ）（Ｃ）及び図８（Ｂ）（Ｃ）中の点線の丸は、酸素欠損を表している。
酸素欠損の移動のしやすさの計算結果を図９に示す。なお、図９においては、上述の２つの遷移形態について計算し、横軸を酸素欠損の移動の経路長とし、縦軸を図７及び図８の（Ｂ）に示す状態のエネルギーに対する、移動に要するエネルギーとしている。
図９に示すように、酸素欠損の第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、１．８１ｅＶであり、酸素欠損の第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、４．１０ｅＶである。酸素欠損の第１の遷移では、酸素欠損の第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。このため、酸素欠損の第１の遷移に要するエネルギーは、酸素欠損の第２の遷移に要するエネルギーよりも小さい。すなわち、酸素欠損の第１の遷移のほうが、酸素欠損の第２の遷移よりも起こりやすいといえる。
したがって、先に説明する過剰酸素の移動と同様に、酸素欠損もインジウム原子の層を乗り越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。
（遷移の温度依存性について）
次に、上述の６つの遷移形態の起こりやすさを別の側面から比較するために、これらの遷移の温度依存性について、以下説明する。
これらの遷移の温度依存性としては、単位時間あたりの移動頻度により比較する。ここで、ある温度における移動頻度Ｚ（回／秒）は、化学的に安定な位置における酸素原子の振動数Ｚｏ（回／秒）を用いると、以下の数式（１）で表される。
なお、数式（１）において、Ｅｂｍａｘは各遷移におけるエネルギーバリアの高さＥｂの最大値を、ｋはボルツマン定数を、Ｔは絶対温度を、Ｚｏは安定位置における原子の振動数を、それぞれ表す。なお、典型的なデバイ振動数では、Ｚｏ＝１．０×１０１３（回／秒）であるため、本実施の形態においては、Ｚｏ＝１．０×１０１３（回／秒）を計算に用いる。
Ｔ＝３００Ｋ（２７℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝３００ＫにおいてＺ＝３．９×１０２（回／秒）
（２）過剰酸素の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．２×１０８（回／秒）
（３）過剰酸素の第３の遷移 Ｔ＝３００ＫにおいてＺ＝１．２×１０４（回／秒）
（４）過剰酸素の第４の遷移 Ｔ＝３００ＫにおいてＺ＝１．０×１０−２７（回／秒）
（５）酸素欠損の第１の遷移 Ｔ＝３００ＫにおいてＺ＝４．３×１０−１８（回／秒）
（６）酸素欠損の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．４×１０−５６（回／秒）
また、Ｔ＝７２３Ｋ（４５０℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝４．８×１０８（回／秒）
（２）過剰酸素の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝９．２×１０１０（回／秒）
（３）過剰酸素の第３の遷移 Ｔ＝７２３ＫにおいてＺ＝２．０×１０９（回／秒）
（４）過剰酸素の第４の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−４（回／秒）
（５）酸素欠損の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５（回／秒）
（６）酸素欠損の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−１６（回／秒）
上記の通り、過剰酸素は、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を乗り越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。また、酸素欠損も、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を乗り越えて移動するよりもインジウム原子の層に沿って移動しやすいといえる。
また、Ｔ＝３００Ｋにおいて、インジウム原子の層に沿った過剰酸素の移動、ＩｎＯ２層から（Ｇａ，Ｚｎ）Ｏ層への過剰酸素の移動、及び第１の（Ｇａ，Ｚｎ）Ｏ層から第２の（Ｇａ，Ｚｎ）Ｏ層への過剰酸素の移動は起こりやすいが、他の遷移形態は起こりにくい。Ｔ＝７２３Ｋにおいては、上記過剰酸素の移動のみならず、インジウム原子の層に沿う酸素欠損の移動も起こりやすいが、過剰酸素についても酸素欠損についてもインジウム原子の層を乗り越えての移動が困難である。
なお、上記の説明においては、過剰酸素または酸素欠損がインジウム原子の層を乗り越える場合について説明したが、酸化物半導体膜に含まれるインジウム以外の他の金属についても同様である。
以上のように、過剰酸素及び酸素欠損についてもインジウム原子の層を乗り越えての移動、別言すると、過剰酸素及び酸素欠損としては、ｃ軸方向での移動が困難である。しかしながら、本発明の一態様の半導体装置においては、酸化物半導体膜を形成する工程において、酸素欠損を形成し、該酸素欠損を過剰酸素の拡散経路とすることで、好適に酸化物半導体中に過剰酸素を供給することができる。
＜１−５．半導体装置の作製方法＞
次に、＜１−２．半導体装置の作製方法＞に示す作製方法と異なる作製方法について、図１０を用いて以下説明する。なお、図１０（Ａ）（Ｂ）は、半導体装置の作製方法を示す断面図である。
（６．保護膜を除去する工程）
まず、図１（Ｂ）乃至（Ｅ）に示す工程を行う。次に、エッチャント１４４を用いて、保護膜１３０を除去し、酸化物絶縁膜１１４の表面を露出させる（図１０（Ａ）参照）。
エッチャント１４４としては、保護膜１３０を除去できればよく、薬液、またはエッチングガスを用いればよい。本実施の形態においては、保護膜１３０の除去方法として、薬液を用い、該薬液としては濃度０．５％のフッ化水素酸を用いる。または、上記薬液としては、濃度５％のシュウ酸水溶液を用いてもよい。または、保護膜１３０の除去方法としては、濃度５％のシュウ酸水溶液を用いてエッチングし、続けて濃度０．５％のフッ化水素酸を用いてエッチングしてもよい。
（７．窒化物絶縁膜を形成する工程）
次に、酸化物絶縁膜１１４上に窒化物絶縁膜１１８を形成する（図１０（Ｂ）参照）。
窒化物絶縁膜１１８は、窒素を有する。また、窒化物絶縁膜１１８は、窒素及びシリコンを有する。また、窒化物絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。窒化物絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、酸化物絶縁膜１１４に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１０８及び酸化物絶縁膜１１４への水素、水等の入り込みを防ぐことができる。窒化物絶縁膜１１８としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等が挙げられる。
窒化物絶縁膜１１８としては、ＰＥＣＶＤ法で形成する場合、酸化物絶縁膜１１４から酸素が放出される温度で形成すると好ましく、代表的には、基板温度が１５０℃以上４００℃以下で形成すると好ましい。
例えば、窒化物絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、１０以上５０以下とすることが好ましい。
本実施の形態においては、窒化物絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒素、及びアンモニアの原料ガスから、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
また、窒化物絶縁膜１１８を加熱成膜とすることで、酸化物絶縁膜１１４に含まれる過剰酸素を酸化物半導体膜１０８中に拡散させ、酸化物半導体膜１０８中の酸素欠損を補填することができる。
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。例えば、本発明の一態様として、酸化物半導体に対して適用した場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、別の半導体に適用しなくてもよい。場合によっては、または、状況に応じて、本発明の一態様は、酸化物半導体に適用しなくてもよい。例えば、本発明の一態様として、酸素欠損を補填して、酸素欠損を少なくする場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様では、酸素欠損を少なくしなくてもよい。例えば、本発明の一態様として、酸化物半導体膜よりも上に設けられた膜の上から過剰酸素を酸化物半導体膜中に拡散させる場合の例を示したが、本発明の一態様は、これに限定されない。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態においては、先の実施の形態１に示す半導体装置と異なる構成の半導体装置及び該半導体装置の作製方法について、図１１乃至図２２を参照して説明する。
＜２−１．半導体装置の構成例＞
図１１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２００の上面図であり、図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１１（Ｃ）は、図１１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１１（Ａ）において、煩雑になることを避けるため、トランジスタ２００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ２００は、基板２０２上のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、を有する。また、トランジスタ２００上、より詳しくは、導電膜２１２ａ、２１２ｂ及び酸化物半導体膜２０８上には酸化物絶縁膜２１４、及び窒化物絶縁膜２１８が設けられる。酸化物絶縁膜２１４及び窒化物絶縁膜２１８は、トランジスタ２００の保護絶縁膜としての機能を有する。
また、絶縁膜２０６及び絶縁膜２０７は、トランジスタ２００のゲート絶縁膜としての機能を有する。また、酸化物絶縁膜２１４は、酸化物絶縁膜２１４ａと、酸化物絶縁膜２１４ｂと、を有する。
トランジスタ２００が有する酸化物半導体膜２０８は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜２０８中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。本発明の一態様のトランジスタの構成においては、酸化物半導体膜２０８を形成する工程において、酸化物半導体膜２０８中に酸素欠損を形成させる。その後、酸化物半導体膜２０８上の酸化物絶縁膜２１４から酸素を供給し、当該酸素欠損を補填することを特徴とする。なお、酸化物半導体膜２０８を形成する工程において、酸化物半導体膜２０８中に酸素欠損を形成させると同時に、微小欠陥または格子欠陥を形成してもよい。また、酸化物絶縁膜２１４から酸化物半導体膜２０８中に酸素を供給する際に、酸素欠損、微小欠陥、または格子欠陥を過剰酸素の拡散経路として用いることで、好適に酸化物半導体膜２０８中に酸素を供給することを特徴とする。
基板２０２としては、先の実施の形態１に示す基板１０２と同様の構成とすればよい。また、窒化物絶縁膜２１８としては、先の実施の形態１に示す窒化物絶縁膜１１８と同様の構成とすればよい。トランジスタ２００に含まれる、その他の構成要素について、以下説明する。
（導電膜）
ゲート電極として機能する導電膜２０４、及びソース電極及びドレイン電極として機能する導電膜２１２ａ、２１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜２０４、２１２ａ、２１２ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜２０４、２１２ａ、２１２ｂには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電膜２０４、２１２ａ、２１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
（ゲート絶縁膜）
トランジスタ２００のゲート絶縁膜として機能する絶縁膜２０６、２０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜２０６、２０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
なお、トランジスタ２００のチャネル領域として機能する酸化物半導体膜２０８と接する絶縁膜２０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜２０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜２０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜２０７を形成すればよい。または、成膜後の絶縁膜２０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜２０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜２０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜２０６として窒化シリコン膜を形成し、絶縁膜２０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ２００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ２００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ２００の静電破壊を抑制することができる。
（酸化物半導体膜）
酸化物半導体膜２０８としては、実施の形態１に記載の酸化物半導体膜１０８と同様の構成とすればよい。さらに、酸化物半導体膜２０８としては、以下の構成であると、さらに好ましい。
また、酸化物半導体膜２０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ２００のオフ電流を低減することができる。
なお、酸化物半導体膜２０８としては、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜２０８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜２０８として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜２０８に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜２０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜２０８において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜２０８において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜２０８のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜２０８に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
（酸化物絶縁膜）
酸化物絶縁膜２１４としては、実施の形態１に記載の酸化物絶縁膜１１４と同様の構成とすればよい。さらに、酸化物絶縁膜２１４としては、以下の構成であると、さらに好ましい。
酸化物絶縁膜２１４は、酸化物半導体膜２０８の保護絶縁膜としての機能を有する。
また、酸化物絶縁膜２１４ａは、窒素酸化物の放出量の少ない材料を用いると好適である。窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、酸化物絶縁膜２１４ａなどに準位を形成する。当該準位は、酸化物半導体膜２０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、酸化物絶縁膜２１４ａ及び酸化物半導体膜２０８の界面近傍に拡散すると、当該準位が酸化物絶縁膜２１４ａ側において電子をトラップする場合がある。この結果、トラップされた電子が、酸化物絶縁膜２１４ａ及び酸化物半導体膜２０８界面近傍に留まるため、トランジスタ２００のしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。酸化物絶縁膜２１４ａに含まれる窒素酸化物は、加熱処理において、酸化物絶縁膜２１４ｂに含まれるアンモニアと反応するため、酸化物絶縁膜２１４ａに含まれる窒素酸化物が低減される。このため、酸化物絶縁膜２１４ａ及び酸化物半導体膜２０８の界面近傍において、電子がトラップされにくい。
酸化物絶縁膜２１４ａとして、上記酸化物絶縁膜を用いることで、トランジスタ２００のしきい値電圧のシフトを低減することが可能であり、トランジスタ２００の電気特性の変動を低減することができる。
なお、トランジスタ２００の作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理により、酸化物絶縁膜２１４ａは、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下である第１のシグナル、ｇ値が２．００１以上２．００３以下である第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下である第１のシグナル、ｇ値が２．００１以上２．００３以下である第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下である第１シグナル、ｇ値が２．００１以上２．００３以下である第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。すなわち、ｇ値が２．０３７以上２．０３９以下である第１シグナル、ｇ値が２．００１以上２．００３以下である第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜２１４ａに含まれる窒素酸化物の含有量が少ないといえる。
また、酸化物絶縁膜２１４ａは、ＳＩＭＳ分析で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、絶縁膜を形成することで、緻密であり、且つ硬度の高い酸化物絶縁膜２１４ａを形成することができる。
（窒化物絶縁膜）
窒化物絶縁膜２１８としては、実施の形態１に記載の窒化物絶縁膜１１８と同様の構成とすればよい。
＜２−２．半導体装置の構成例＞
次に、図１１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００と異なる構成例について、図１２（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図１２（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２５０の上面図であり、図１２（Ｂ）は、図１２（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１２（Ｃ）は、図１２（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ２５０は、基板２０２上のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８上の酸化物絶縁膜２１４と、酸化物絶縁膜２１４に設けられる開口部２５１ａを介して酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、酸化物絶縁膜２１４に設けられる開口部２５１ｂを介して酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、を有する。また、トランジスタ２５０上、より詳しくは、導電膜２１２ａ、２１２ｂ、及び酸化物絶縁膜２１４上には窒化物絶縁膜２１８が設けられる。酸化物絶縁膜２１４は、酸化物半導体膜２０８の保護絶縁膜としての機能を有する。窒化物絶縁膜２１８は、トランジスタ２５０の保護絶縁膜としての機能を有する。なお、酸化物絶縁膜２１４は、酸化物絶縁膜２１４ａと、酸化物絶縁膜２１４ｂと、を有する。
先に示すトランジスタ２００においては、チャネルエッチ型の構造であったのに対し、図１２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０は、チャネル保護型の構造である。このように、本発明の一態様の半導体装置は、チャネルエッチ型及びチャネル保護型の双方のトランジスタ構造に適用することができる。その他の構成は、トランジスタ２００と同様であり、同様の効果を奏する。
＜２−３．半導体装置の構成例＞
次に、図１２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０と異なる構成例について、図１３（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図１３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２６０の上面図であり、図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１３（Ｃ）は、図１３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ２６０は、基板２０２上のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８上の酸化物絶縁膜２１４と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、を有する。また、トランジスタ２６０上、より詳しくは、導電膜２１２ａ、２１２ｂ、及び酸化物絶縁膜２１４上には窒化物絶縁膜２１８が設けられる。酸化物絶縁膜２１４は、酸化物半導体膜２０８の保護絶縁膜としての機能を有する。窒化物絶縁膜２１８は、トランジスタ２６０の保護絶縁膜としての機能を有する。なお、酸化物絶縁膜２１４は、酸化物絶縁膜２１４ａと、酸化物絶縁膜２１４ｂと、を有する。
トランジスタ２６０は、図１２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０と酸化物絶縁膜２１４の形状が相違する。具体的には、トランジスタ２６０の酸化物絶縁膜２１４は、酸化物半導体膜２０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ２５０と同様であり、同様の効果を奏する。
＜２−４．半導体装置の構成例＞
次に、図１１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００と異なる構成例について、図１４（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図１４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２７０の上面図であり、図１４（Ｂ）は、図１４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１４（Ｃ）は、図１４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ２７０は、基板２０２上の第１のゲート電極として機能する導電膜２０４と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８上の酸化物絶縁膜２１４と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２１２ｂと、導電膜２１２ａ、２１２ｂ及び酸化物絶縁膜２１４上の窒化物絶縁膜２１８と、窒化物絶縁膜２１８上の導電膜２２０ａ、２２０ｂと、を有する。なお、酸化物絶縁膜２１４は、酸化物絶縁膜２１４ａと、酸化物絶縁膜２１４ｂと、を有する。
また、トランジスタ２７０において、酸化物絶縁膜２１４及び窒化物絶縁膜２１８は、トランジスタ２７０の第２のゲート絶縁膜としての機能を有する。また、トランジスタ２７０において、導電膜２２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。また、導電膜２２０ａは、酸化物絶縁膜２１４及び窒化物絶縁膜２１８に設けられる開口部２５２ｃを介して、導電膜２１２ｂと接続される。また、トランジスタ２７０において、導電膜２２０ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。
また、図１４（Ｃ）に示すように導電膜２２０ｂは、絶縁膜２０６、２０７、酸化物絶縁膜２１４、及び窒化物絶縁膜２１８に設けられる開口部２５２ａ、２５２ｂにおいて、第１のゲート電極として機能する導電膜２０４に接続される。よって、導電膜２２０ｂと導電膜２０４とは、同じ電位が与えられる。
なお、本実施の形態においては、開口部２５２ａ、２５２ｂを設け、導電膜２２０ｂと導電膜２０４を接続する構成について例示したが、これに限定されない。例えば、開口部２５２ａまたは開口部２５２ｂのいずれか一方の開口部のみを形成し、導電膜２２０ｂと導電膜２０４を接続する構成、または開口部２５２ａ及び開口部２５２ｂを設けずに、導電膜２２０ｂと導電膜２０４を接続しない構成としてもよい。なお、導電膜２２０ｂと導電膜２０４を接続しない構成の場合、導電膜２２０ｂと導電膜２０４には、それぞれ異なる電位を与えることができる。
また、図１４（Ｂ）に示すように、酸化物半導体膜２０８は、第１のゲート電極として機能する導電膜２０４と、第２のゲート電極として機能する導電膜２２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する導電膜２２０ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜２０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜２０８の全体は、酸化物絶縁膜２１４及び窒化物絶縁膜２１８を介して導電膜２２０ｂに覆われている。また、第２のゲート電極として機能する導電膜２２０ｂと第１のゲート電極として機能する導電膜２０４とは、絶縁膜２０６、２０７、酸化物絶縁膜２１４、及び窒化物絶縁膜２１８に設けられる開口部２５２ａ、２５２ｂにおいて接続されるため、酸化物半導体膜２０８のチャネル幅方向の側面は、酸化物絶縁膜２１４、及び窒化物絶縁膜２１８を介して第２のゲート電極として機能する導電膜２２０ｂと対向している。
別言すると、トランジスタ２７０のチャネル幅方向において、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する導電膜２２０ｂは、ゲート絶縁膜として機能する絶縁膜２０６、２０７及び第２のゲート絶縁膜として機能する酸化物絶縁膜２１４、及び窒化物絶縁膜２１８に設けられる開口部において接続すると共に、ゲート絶縁膜として機能する絶縁膜２０６、２０７並びに第２のゲート絶縁膜として機能する酸化物絶縁膜２１４及び窒化物絶縁膜２１８を介して酸化物半導体膜２０８を囲む構成である。
このような構成を有することで、トランジスタ２７０に含まれる酸化物半導体膜２０８を、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する導電膜２２０ｂの電界によって電気的に囲むことができる。トランジスタ２７０のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ２７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜２０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜２０８に印加することができるため、トランジスタ２７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ２７０を微細化することが可能となる。また、トランジスタ２７０は、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する導電膜２２０ｂによって囲まれた構造を有するため、トランジスタ２７０の機械的強度を高めることができる。
＜２−５．半導体装置の構成例＞
次に、図１１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００と異なる構成例について、図１５（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図１５（Ａ）（Ｂ）は、図１４（Ｂ）（Ｃ）に示すトランジスタ２７０の変形例の断面図である。また、図１５（Ｃ）（Ｄ）は、図１４（Ｂ）（Ｃ）に示すトランジスタ２７０の変形例の断面図である。
図１５（Ａ）（Ｂ）に示すトランジスタ２７０Ａは、図１４（Ｂ）（Ｃ）に示すトランジスタ２７０が有する酸化物半導体膜２０８を３層の積層構造としている。より具体的には、トランジスタ２７０Ａが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ａと、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃと、を有する。
図１５（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂは、図１４（Ｂ）（Ｃ）に示すトランジスタ２７０が有する酸化物半導体膜２０８を２層の積層構造としている。より具体的には、トランジスタ２７０Ｂが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃと、を有する。
ここで、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び酸化物半導体膜に接する絶縁膜のバンド構造について、図１６を用いて説明する。
図１６（Ａ）は、絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び酸化物絶縁膜２１４ａを有する積層構造の膜厚方向のバンド構造の一例である。また、図１６（Ｂ）は、絶縁膜２０７、酸化物半導体膜２０８ｂ、２０８ｃ、及び酸化物絶縁膜２１４ａを有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び酸化物絶縁膜２１４ａの伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図１６（Ａ）は、絶縁膜２０７、及び酸化物絶縁膜２１４ａとして酸化シリコン膜を用い、酸化物半導体膜２０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図１６（Ｂ）は、絶縁膜２０７、及び酸化物絶縁膜２１４ａとして酸化シリコン膜を用い、酸化物半導体膜２０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
図１６（Ａ）（Ｂ）に示すように、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜２０８ａと酸化物半導体膜２０８ｂとの界面、または酸化物半導体膜２０８ｂと酸化物半導体膜２０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位、を形成するような不純物が存在しないとする。
酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図１６（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜２０８ｂがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜２０８ｂに形成されることがわかる。
なお、酸化物半導体膜２０８ａ、２０８ｃを設けることにより、酸化物半導体膜２０８ｂに形成されうるトラップ準位を酸化物半導体膜２０８ｂより遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、酸化物半導体膜２０８ａ、２０８ｃは、酸化物半導体膜２０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜２０８ａ、２０８ｃの電子親和力と、酸化物半導体膜２０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜２０８ｂが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体膜２０８ａ、２０８ｃは、チャネル領域が形成される酸化物半導体膜２０８ｂを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜２０８ａと酸化物半導体膜２０８ｂとの界面、または酸化物半導体膜２０８ｂと酸化物半導体膜２０８ｃとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜２０８ａ、２０８ｃは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜２０８ａ、２０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜２０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜２０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準位が、酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位よりも０．２ｅＶより真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体膜２０８ａ、２０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜２０８ａ、２０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜２１２ａ、２１２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散してしまう場合がある。なお、酸化物半導体膜２０８ａ、２０８ｃが後述するＣＡＡＣ−ＯＳである場合、導電膜２１２ａ、２１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜２０８ａ、２０８ｃの膜厚は、導電膜２１２ａ、２１２ｂの構成元素が酸化物半導体膜２０８ｂに拡散することを抑制することのできる膜厚以上であって、酸化物絶縁膜２１４ａから酸化物半導体膜２０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜２０８ａ、２０８ｃの膜厚が１０ｎｍ以上であると、導電膜２１２ａ、２１２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散するのを抑制することができる。また、酸化物半導体膜２０８ａ、２０８ｃの膜厚を１００ｎｍ以下とすると、酸化物絶縁膜２１４ａから酸化物半導体膜２０８ｂへ効果的に酸素を供給することができる。
酸化物半導体膜２０８ａ、２０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＭとしてＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有することで、酸化物半導体膜２０８ａ、２０８ｃのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、酸化物半導体膜２０８ｂとの電子親和力の差をＭの組成によって制御することが可能となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体膜２０８ａ、２０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体膜２０８ａ、２０８ｃとして、酸化ガリウム膜を用いてもよい。
また、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜２０８ｂと比較して、酸化物半導体膜２０８ａ、２０８ｃに含まれるＭの原子数比が大きく、代表的には、酸化物半導体膜２０８ｂに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜２０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜２０８ａ、２０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さらに好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき、酸化物半導体膜２０８ｂにおいて、ｙ１がｘ１以上であると、酸化物半導体膜２０８ｂを用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、酸化物半導体膜２０８ｂを用いるトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物半導体膜２０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜２０８ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜２０８ｂとして後述のＣＡＡＣ−ＯＳが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
また、酸化物半導体膜２０８ａ、２０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜２０８ａ、２０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、Ｉｎに対するＭの原子数比率を大きくすることで、酸化物半導体膜２０８ａ、２０８ｃのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５等がある。
また、酸化物半導体膜２０８ａ、２０８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない酸化物半導体膜２０８ａ、２０８ｃを形成することができる。また、酸化物半導体膜２０８ａ、２０８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該Ｉｎ−Ｇａ酸化物としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導体膜２０８ａ、２０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃの原子数比はそれぞれ、上記の原子数比のプラスマイナス４０％程度変動することがある。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。
＜２−６．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置であるトランジスタ２００の作製方法について、図１７及び図１８を用いて以下詳細に説明する。
まず、基板２０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、ゲート電極として機能する導電膜２０４を形成する。次に、導電膜２０４上にゲート絶縁膜として機能する絶縁膜２０６、２０７を形成する（図１７（Ａ）参照）。
ゲート電極として機能する導電膜２０４は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法、を用いて形成することができる。または、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、先に説明した有機金属化学気相堆積（ＭＯＣＶＤ）法等の熱ＣＶＤ法、又は原子層堆積（ＡＬＤ）法を用いてもよい。
本実施の形態では、基板２０２としてガラス基板を用い、ゲート電極として機能する導電膜２０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。
ゲート絶縁膜として機能する絶縁膜２０６、２０７は、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸着法、ＰＬＤ法等を用いて形成することができる。本実施の形態では、ＰＥＣＶＤ法により、絶縁膜２０６として厚さ４００ｎｍの窒化シリコン膜を形成し、絶縁膜２０７として厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
なお、絶縁膜２０６としては、窒化シリコン膜の積層構造とすることができる。具体的には、絶縁膜２０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とすることができる。
絶縁膜２０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜２０４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜２０４からの銅（Ｃｕ）元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
絶縁膜２０７としては、後に形成される酸化物半導体膜２０８との界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。
次に、絶縁膜２０７上に酸化物半導体膜２０８を形成する（図１７（Ｂ）参照）。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を有するスパッタリング装置を用いて、酸化物半導体膜を成膜する。該酸化物半導体膜は、酸素欠損が形成される条件で成膜される。なお、上記酸化物半導体膜としては、スパッタリング装置内における酸素分圧が０％を超えて５０％未満とすることで、該酸化物半導体膜中の酸素欠損を増加させることができる。本実施の形態においては、酸化物半導体膜として、スパッタリング装置内の酸素分圧が３０％の条件で形成する。次に、上記酸化物半導体膜上にリソグラフィ工程によりマスクを形成し、該酸化物半導体膜を所望の形状に加工することで島状の酸化物半導体膜２０８を形成する。
また、島状の酸化物半導体膜２０８を形成後、酸化物半導体膜２０８中の酸素欠損を増加させるため、加熱する工程を行ってもよい。該加熱する工程としては、実施の形態１の酸化物半導体膜１０８の形成後の加熱する工程と同様である。
次に、絶縁膜２０７及び酸化物半導体膜２０８上にソース電極及びドレイン電極として機能する導電膜２１２ａ、２１２ｂを形成する（図１７（Ｃ）参照）。
本実施の形態では、導電膜２１２ａ、２１２ｂとして、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜との積層膜をスパッタリング法により成膜し、該積層膜上にリソグラフィ工程によりマスクを形成し、該積層膜を所望の領域に加工することで、導電膜２１２ａ、２１２ｂを形成する。なお、本実施の形態においては、導電膜２１２ａ、２１２ｂの２層の積層構造としたが、これに限定されない。例えば、導電膜２１２ａ、２１２ｂとして、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜との３層の積層構造としてもよい。
また、導電膜２１２ａ、２１２ｂを形成後に、酸化物半導体膜２０８の表面（バックチャネル側）を洗浄してもよい。該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いた洗浄を行うことで、酸化物半導体膜２０８の表面に付着した不純物（例えば、導電膜２１２ａ、２１２ｂに含まれる元素等）を除去することができる。
また、図１１（Ｂ）（Ｃ）及び図１７（Ｃ）に示すように、導電膜２１２ａ、２１２ｂの形成時及び上記洗浄工程のいずれか一方または双方において、酸化物半導体膜２０８の一部に凹部が形成される場合がある。
なお、導電膜２１２ａ、２１２ｂの形成時及び上記洗浄工程において、酸化物半導体膜２０８の一部に凹部が形成されない場合は、図４５（Ａ）（Ｂ）に示すような断面構造となる。
以上の工程でトランジスタ２００が形成される。
次に、トランジスタ２００上、具体的にはトランジスタ２００の酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上にトランジスタ２００の保護絶縁膜として機能する酸化物絶縁膜２１４（酸化物絶縁膜２１４ａ及び酸化物絶縁膜２１４ｂ）を形成する（図１７（Ｄ）参照）。
酸化物絶縁膜２１４ａ、２１４ｂとしては、それぞれ、先の実施の形態１に示す酸化物絶縁膜１１４ａ、１１４ｂと同様の材料及び同様の方法により形成することができる。
酸化物絶縁膜２１４を形成した後、加熱処理を行ってもよい。該加熱処理により、酸化物絶縁膜２１４に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、酸化物絶縁膜２１４に含まれる酸素の一部を酸化物半導体膜２０８に移動させ、酸化物半導体膜２０８に含まれる酸素欠損量を低減することができる。本実施の形態では、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、酸化物絶縁膜２１４上に保護膜２３０を形成する（図１８（Ａ）参照）。
保護膜２３０としては、先の実施の形態１に示す保護膜１３０と同様の材料、及び同様の方法により形成することができる。
次に、保護膜２３０を介して酸化物絶縁膜２１４に酸素２４２を添加する（図１８（Ｂ）参照）。
酸素２４２の添加方法としては、先の実施の形態１に示す酸素１４２と同様の方法を用いればよい。
次に、エッチャント２４４を用いて、保護膜２３０を除去する（図１８（Ｃ）参照）。
保護膜２３０の除去方法としては、先の実施の形態１に示す保護膜１３０と同様の方法を用いればよい。
次に、酸化物絶縁膜２１４上に窒化物絶縁膜２１８を形成することで、図１１に示すトランジスタ２００を形成することができる（図１８（Ｄ）参照）。
窒化物絶縁膜２１８としては、先の実施の形態１に示す窒化物絶縁膜１１８と同様の材料、及び同様の方法で形成すればよい。
以上の工程により、図１１に示すトランジスタ２００を作製することができる。
＜２−７．半導体装置の作製方法＞
次に、図１２に示すトランジスタ２５０の作製方法について、図１９及び図２０を用いて、以下詳細に説明する。
まず、図１７（Ｂ）に示す工程まで行い、その後、絶縁膜２０７、及び酸化物半導体膜２０８上に酸化物絶縁膜２１４、及び保護膜２３０を形成する（図１９（Ａ）参照）。
次に、保護膜２３０を介して酸化物絶縁膜２１４に酸素２４２を添加する（図１９（Ｂ）参照）。
次に、エッチャント２４４を用いて、保護膜２３０を除去する（図１９（Ｃ）参照）。
次に、酸化物絶縁膜２１４上にリソグラフィ工程によりマスクを形成し、酸化物絶縁膜２１４の所望の領域に開口部２５１ａ、２５１ｂを形成する。なお、開口部２５１ａ、２５１ｂは、酸化物半導体膜２０８に達する（図１９（Ｄ）参照）。
次に、開口部２５１ａ、２５１ｂを覆うように、酸化物半導体膜２０８及び酸化物絶縁膜２１４上に導電膜を成膜し、該導電膜上にリソグラフィ工程によりマスクを形成し、該導電膜を所望の領域に加工することで、導電膜２１２ａ、２１２ｂを形成する（図２０（Ａ）参照）。
次に、酸化物絶縁膜２１４、及び導電膜２１２ａ、２１２ｂ上に窒化物絶縁膜２１８を形成する（図２０（Ｂ）参照）。
以上の工程で図１２に示すトランジスタ２５０を作製することができる。
なお、図１３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２６０としては、開口部２５１ａ、２５１ｂを形成する工程において、酸化物半導体膜２０８のチャネル領域上に酸化物絶縁膜２１４を残す構成とすることで作製することができる。
＜２−８．半導体装置の作製方法＞
次に、図１４に示すトランジスタ２７０の作製方法について、図２１及び図２２を用いて、以下詳細に説明する。
なお、図２１（Ａ）（Ｃ）及び図２２（Ａ）（Ｃ）は、作製工程における、トランジスタ２７０のチャネル長方向の断面図を表し、図２１（Ｂ）（Ｄ）及び図２２（Ｂ）（Ｄ）は、作製工程における、トランジスタ２７０のチャネル幅方向の断面図を表す。
まず、図１８（Ｄ）に示す工程まで行う（図２１（Ａ）（Ｂ）参照）。
次に、窒化物絶縁膜２１８上にリソグラフィ工程によりマスクを形成し、酸化物絶縁膜２１４、及び窒化物絶縁膜２１８の所望の領域に開口部２５２ｃを形成する。また、窒化物絶縁膜２１８上にリソグラフィ工程によりマスクを形成し、絶縁膜２０６、２０７、酸化物絶縁膜２１４、及び窒化物絶縁膜２１８の所望の領域に開口部２５２ａ、２５２ｂを形成する。なお、開口部２５２ｃは、導電膜２１２ｂに達するように形成される。また、開口部２５２ａ、２５２ｂは、それぞれ導電膜２０４に達するように形成される（図２１（Ｃ）（Ｄ）参照）。
なお、開口部２５２ａ、２５２ｂと開口部２５２ｃとは、同じ工程で形成してもよく、異なる工程で形成してもよい。開口部２５２ａ、２５２ｂと開口部２５２ｃを同じ工程で形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することができる。
次に、開口部２５２ａ、２５２ｂ、２５２ｃを覆うように窒化物絶縁膜２１８上に導電膜２２０を形成する（図２２（Ａ）（Ｂ）参照）。
導電膜２２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いることができる。とくに、導電膜２２０としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜２２０と、保護膜２３０とを同じ材料を用いて形成することで、製造コストを抑制できるため好適である。
また、導電膜２２０としては、例えば、スパッタリング装置を用いて形成することができる。本実施の形態においては、膜厚１１０ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成する。
次に、導電膜２２０上にリソグラフィ工程によりマスクを形成し、導電膜２２０を所望の形状に加工し、導電膜２２０ａ、２２０ｂを形成する（図２２（Ｃ）（Ｄ）参照）。
以上の工程で図１４に示すトランジスタ２７０を作製することができる。
なお、トランジスタを構成する膜（導電膜、絶縁膜、酸化物半導体膜などの様々な膜）は、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いても良い。あるいは、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、塗布法や印刷法で形成してもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体膜の構成について詳細に説明する。まず、酸化物半導体膜の有しうる構造について以下説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。
非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜３−１．ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、すなわち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
例えば、図２４（Ａ）に示すように、試料面と略平行な方向から、ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を観察する。ここでは、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてＴＥＭ像を観察する。なお、球面収差補正機能を用いた高分解能ＴＥＭ像を、以下では、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。なお、Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２４（Ａ）に、試料面と略平行な方向から観察した、ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図２４（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２４（Ｂ）に示す。図２４（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図２４（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２４（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２４（Ｂ）および図２４（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像から、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２４（Ｄ）参照。）。図２４（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２４（Ｄ）に示す領域５１６１に相当する。
また、図２５（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２５（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２５（Ｂ）、図２５（Ｃ）および図２５（Ｄ）に示す。図２５（Ｂ）、図２５（Ｃ）および図２５（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２６（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行な方向からプローブ径が３００ｎｍの電子線を入射させると、図２７（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２７（Ｂ）に示す。図２７（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２７（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２７（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射によって欠陥準位に捕獲されるキャリアは少なくなる。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜３−２．微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと同じ起源を有する可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜３−３．非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
＜３−４．非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体を、とくに非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する）、ｎｃ−ＯＳ（試料Ｂと表記する）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、結晶部の判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２８は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２８より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２８中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２８中の（２）及び（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度及び２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。すなわち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
以上のいずれかの構造を有する酸化物半導体膜を用いて本発明の一態様に係る半導体装置を構成することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２９を用いて説明を行う。
＜４．表示装置に関する説明＞
図２９（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２９（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図２９（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図２９（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図２９（Ａ）に示す複数の画素回路５０１は、例えば、図２９（Ｂ）に示す構成とすることができる。
図２９（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
ここで、図２９（Ｂ）に示すトランジスタ５５０に、図１１に示すトランジスタ２００を用い、図２９（Ｂ）に示す容量素子５６０の一方の電極に酸化物導電膜を用いる構成について、図４６を用いて説明する。なお、図４６は、表示装置の一例を示す断面図である。
図４６に示す表示装置５００は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また、トランジスタ５５０のソース電極及びドレイン電極の一方に、画素電極として機能する導電膜５２０が電気的に接続されている。また、容量素子５６０の一方の電極は、トランジスタ５５０の酸化物半導体膜と同一の酸化物半導体膜を加工することで形成される酸化物導電膜５２８であり、容量素子５６０の他方の電極は、画素電極として機能する導電膜５２０である。また、容量素子５６０は、酸化物導電膜５２８と導電膜５２０との間に窒化物絶縁膜５１８を有する。窒化物絶縁膜５１８は、トランジスタ５５０の保護膜としての機能と、容量素子５６０の誘電体層としての機能を有する。
また、酸化物導電膜５２８は、トランジスタ５５０の酸化物半導体膜と同一の酸化物半導体膜を加工することで形成されるが、酸化物導電膜５２８に接する窒化物絶縁膜５１８から水素が供給され、酸化物半導体膜の導電性が高められる。したがって、酸化物導電膜５２８は、容量素子５６０の一方の電極として機能することができる。
また、液晶素子５７０は、導電膜５２０と、液晶層５４６と、導電膜５４０と、を有する。また、導電膜５２０と液晶層５４６との間には配向膜５４４ａが設けられ、導電膜５４０と、液晶層５４６との間には配向膜５４４ｂが設けられる。また、導電膜５４０の上方には、絶縁膜５３３、遮光層５３１、着色層５３２等が設けられる。また、トランジスタ５５０の上方には、液晶層５４６の厚さ、いわゆるセルギャップを制御するスペーサ５４２が設けられる。液晶素子５７０の一方の電極である導電膜５２０と、液晶素子５７０の他方の電極である導電膜５４０との間に電圧を印加することで、液晶層５４６の配向状態を変えることができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を有する表示装置の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ−Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２９（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２９（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２９（Ａ）に示す複数の画素回路５０１は、例えば、図２９（Ｃ）に示す構成とすることができる。
図２９（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図２９（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２９（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、本実施の形態においては、表示装置の表示素子として、液晶素子５７０及び発光素子５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子を有していてもよい。
表示装置は、例えば、液晶素子、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置にバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び該表示装置に入力装置を取り付けた電子機器について、図３０乃至図３５を用いて説明を行う。
＜５−１．タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
図３０（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図３０（Ａ）（Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図３０（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、及び基板２５９０を有する。なお、基板２５１０、基板２５７０、及び基板２５９０はいずれも可撓性を有する。ただし、基板２５１０、基板２５７０、及び基板２５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
表示装置２５０１は、基板２５１０上に複数の画素及び該画素に信号を供給することができる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にまで引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９（１）と電気的に接続する。
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接続される。なお、図３０（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線で示している。
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図３０（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有する。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は複数の配線２５９８の他のいずれかと電気的に接続する。
電極２５９２は、図３０（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し配置されている。
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このとき、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減することができる。
なお、電極２５９１及び電極２５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤを用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用いる電極（例えば、画素電極または共通電極など）として用いてもよい。
＜５−２．表示装置に関する説明＞
次に、図３１（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図３１（Ａ）（Ｂ）は、図３０（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
（表示素子としてＥＬ素子を用いる構成）
まず、表示素子としてＥＬ素子を用いる構成について、図３１（Ａ）を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合について説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
基板２５１０及び基板２５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性基板２５１０ｂと、絶縁層２５１０ａ及び可撓性基板２５１０ｂを貼り合わせる接着層２５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａ及び可撓性基板２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
接着層２５１０ｃ及び接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、もしくはシロキサン結合を有する樹脂を含む材料を用いることができる。
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０は、空気より大きい屈折率を有すると好ましい。また、図３１（Ａ）に示すように、封止層２５６０側に光を取り出す場合は、封止層２５６０は光学層を兼ねることができる。
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板２５１０、基板２５７０、封止層２５６０、及びシール材で囲まれた領域にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
また、図３１（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０２ｔは、画素回路の一部として機能する。
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ層とを有する。
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、ＥＬ素子２５５０と着色層２５６７に接する。
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光層２５６８は、着色層２５６７を囲むように設けられている。
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下を抑制できる。
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成してもよい。
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰＣ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
なお、トランジスタ２５０２ｔ及びトランジスタ２５０３ｔのいずれか一方または双方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
（表示素子として液晶素子を用いる構成）
次に、表示素子として、液晶素子を用いる構成について、図３１（Ｂ）を用いて以下説明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機能を備える液晶表示装置としてもよい。
図３１（Ｂ）に示す表示装置２５０１は、図３１（Ａ）に示す表示装置２５０１と以下の点が異なる。それ以外の構成については、図３１（Ａ）に示す表示装置２５０１と同様である。
図３１（Ｂ）に示す表示装置２５０１の画素２５０５は、液晶素子２５５１と、液晶素子２５５１に電力を供給することができるトランジスタ２５０２ｔと、を有する。
また、液晶素子２５５１は、下部電極（画素電極ともいう）と、上部電極と、下部電極と上部電極との間に液晶層２５２９と、を有する。液晶素子２５５１は、下部電極と上部電極との間に印加される電圧によって、液晶層２５２９の配向状態を変えることができる。また、液晶層２５２９中には、スペーサ２５３０ａと、スペーサ２５３０ｂと、が設けられる。また、図３１（Ｂ）において図示しないが、上部電極及び下部電極の液晶層２５２９と接する側に、それぞれ配向膜を設ける構成としてもよい。
液晶層２５２９としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
スペーサ２５３０ａ、２５３０ｂとしては、絶縁膜を選択的にエッチングすることで得られる。スペーサ２５３０ａ、２５３０ｂとしては、基板２５１０と基板２５７０との間の距離（セルギャップ）を制御するために設けられる。なお、スペーサ２５３０ａ、２５３０ｂは、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図３１（Ｂ）においては、スペーサ２５３０ａ、２５３０ｂを、基板２５７０側に設ける構成について例示したが、これに限定されず、基板２５１０側に設けてもよい。
また、液晶素子２５５１の上部電極は、基板２５７０側に設けられる。また、該上部電極と、着色層２５６７及び遮光層２５６８と、の間には絶縁層２５３１が設けられる。絶縁層２５３１は、着色層２５６７及び遮光層２５６８に起因する凹凸を平坦化する機能を有する。絶縁層２５３１としては、例えば、有機樹脂膜を用いればよい。また、液晶素子２５５１の下部電極は、反射電極としての機能を有する。図３１（Ｂ）に示す表示装置２５０１は、外光を利用して下部電極で光を反射して着色層２５６７を介して表示する、反射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電極として機能を付与すればよい。
また、図３１（Ｂ）に示す表示装置２５０１は、絶縁層２５２２を有する。絶縁層２５２２は、トランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２２は、画素回路に起因する凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有する。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設けない構成としてもよい。
＜５−３．タッチセンサに関する説明＞
次に、図３２を用いて、タッチセンサ２５９５の詳細について説明する。図３２は、図３０（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１及び電極２５９２と、電極２５９１及び電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５９１を電気的に接続する配線２５９４とを有する。
電極２５９１及び電極２５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極２５９１及び電極２５９２を形成することができる。
また、絶縁層２５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接する電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１及び電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好適に用いることができる。
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられている。また、配線２５９４は電極２５９２と交差して設けられている。
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は一対の電極２５９１を電気的に接続している。
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置される必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
なお、絶縁層２５９３及び配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５を保護してもよい。
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる。
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜５−４．タッチパネルに関する説明＞
次に、図３３（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図３３（Ａ）は、図３０（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
図３３（Ａ）に示すタッチパネル２０００は、図３１（Ａ）で説明した表示装置２５０１と、図３２で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
また、図３３（Ａ）に示すタッチパネル２０００は、図３１（Ａ）で説明した構成の他、接着層２５９７と、反射防止層２５６９と、を有する。
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッチセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、例えば円偏光板を用いることができる。
次に、図３３（Ａ）に示す構成と異なる構成のタッチパネルについて、図３３（Ｂ）を用いて説明する。
図３３（Ｂ）は、タッチパネル２００１の断面図である。図３３（Ｂ）に示すタッチパネル２００１は、図３３（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対するタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図３３（Ｂ）に示すＥＬ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これにより、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている。
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッチセンサ２５９５を貼り合わせる。
図３３（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板の上面及び下面のいずれか一方または双方に射出されればよい。
＜５−５．タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図３４を用いて説明を行う。
図３４（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図３４（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、図３４（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。また、図３４（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等により容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１からＹ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
次に、図３４（Ｂ）には、図３４（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図３４（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図３４（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
＜５−６．センサ回路に関する説明＞
また、図３４（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設けるパッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一例を図３５に示す。
図３５に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ２６１２と、トランジスタ２６１３とを有する。
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方がトランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳＳが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたはドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳＳが与えられる。
次に、図３５に示すセンサ回路の動作について説明する。まず、信号Ｇ２としてトランジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲートが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２としてトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化することに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
トランジスタ２６１１、トランジスタ２６１２、及びトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作）の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図３６及び図３７を用いて説明を行う。
＜６−１．表示モジュールに関する説明＞
図３６に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図３６において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜６−２．電子機器に関する説明＞
図３７（Ａ）乃至図３７（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
図３７（Ａ）乃至図３７（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図３７（Ａ）乃至図３７（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３７（Ａ）乃至図３７（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図３７（Ａ）乃至図３７（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図３７（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
図３７（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図３７（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図３７（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図３７（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図３７（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３７（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３７（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３７（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様の半導体装置が有する酸化物半導体膜、ここではＩＧＺＯ膜の膜中の水素濃度について評価を行った。本実施例においては、以下に示す試料Ａ１乃至試料Ａ４を作製し評価を行った。
（試料Ａ１）
試料Ａ１としては、ガラス基板上にＩＧＺＯ膜を形成した。試料Ａ１の酸化物半導体膜の形成条件としては、厚さ１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１８０／２０ｓｃｃｍ（酸素分圧＝１０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
（試料Ａ２）
試料Ａ２としては、ガラス基板上にＩＧＺＯ膜を形成した。試料Ａ２の酸化物半導体膜の形成条件としては、厚さ１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１６０／４０ｓｃｃｍ（酸素分圧＝２０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
（試料Ａ３）
試料Ａ３としては、ガラス基板上にＩＧＺＯ膜を形成した。試料Ａ３の酸化物半導体膜の形成条件としては、厚さ１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１４０／６０ｓｃｃｍ（酸素分圧＝３０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
（試料Ａ４）
試料Ａ４としては、ガラス基板上にＩＧＺＯ膜を形成した。試料Ａ４の酸化物半導体膜の形成条件としては、厚さ１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（酸素分圧＝５０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
＜ＩＧＺＯ膜の膜中の水素濃度の評価について＞
上記作製した試料Ａ１乃至Ａ４のＩＧＺＯ膜中の水素濃度の評価を行った。なお、水素濃度の評価には、ＳＩＭＳ分析装置を用いて測定した。試料Ａ１乃至Ａ４の水素濃度のデプスプロファイルを図３８に、試料Ａ１乃至Ａ４のＩＧＺＯ膜の表面から深さ方向５０ｎｍ近傍における水素濃度を表１に、それぞれ示す。
図３８及び表１に示すように、ＩＧＺＯ膜の成膜時における、酸素分圧を低くすることで、ＩＧＺＯ膜中の水素濃度が低くなっていることが確認された。
以上、本実施例に示す構成は、他の実施の形態に示す構成または他の実施例に示す構成と適宜組み合わせて用いることができる。
本実施例においては、図１５に示すトランジスタ２７０Ｂに相当するトランジスタを作製し電気特性及び信頼性試験を行った。本実施例においては、以下に示す試料Ｂ１乃至Ｂ３、及び試料Ｃ１乃至Ｃ３を作製し評価を行った。なお、試料Ｂ１、Ｂ２、Ｃ１、Ｃ２が本発明の一態様のトランジスタであり、試料Ｂ３、Ｃ３が比較用のトランジスタである。また、試料Ｂ１乃至Ｂ３としては、それぞれ基板内にチャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５０μｍサイズのトランジスタを、１０個形成した。また、試料Ｃ１乃至Ｃ３としては、それぞれ基板内にチャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍサイズのトランジスタを、１０個形成した。
本実施例で作製した試料Ｂ１乃至Ｂ３及び試料Ｃ１乃至Ｃ３について、以下説明を行う。なお、以下の説明において、図１５に示すトランジスタ２７０Ｂに付記した符号を用いて説明する。
（試料Ｂ１、Ｃ１）
まず、基板２０２上に導電膜２０４を形成した。基板２０２としては、ガラス基板を用いた。また、導電膜２０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
次に、基板２０２及び導電膜２０４上に絶縁膜２０６、２０７を形成した。絶縁膜２０６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜２０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜２０７上に酸化物半導体膜２０８（酸化物半導体膜２０８ｂ及び酸化物半導体膜２０８ｃ）を形成した。酸化物半導体膜２０８ｂとしては、厚さ１０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、酸化物半導体膜２０８ｂの成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１８０／２０ｓｃｃｍ（酸素分圧＝１０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。酸化物半導体膜２０８ｃとしては、厚さ１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、酸化物半導体膜２０８ｃの成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（酸素分圧＝５０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、絶縁膜２０７及び酸化物半導体膜２０８上に導電膜２１２ａ、２１２ｂを形成した。導電膜２１２ａ、２１２ｂとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。
次に、酸化物半導体膜２０８ｃの表面を洗浄した。該洗浄方法としては、濃度８５％のリン酸水溶液を１／１００に希釈した薬液を、酸化物半導体膜２０８ｃ上に塗布し、１５ｓｅｃ間処理した。
次に、絶縁膜２０７、酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上に酸化物絶縁膜２１４ａ、２１４ｂを形成した。酸化物絶縁膜２１４ａとしては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、酸化物絶縁膜２１４ｂとしては、厚さ４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、酸化物絶縁膜２１４ａ及び酸化物絶縁膜２１４ｂとしては、ＰＥＣＶＤ装置により真空中で連続して形成した。
酸化物絶縁膜２１４ａの成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、酸化物絶縁膜２１４ｂの成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で３５０℃ １時間とした。
次に、酸化物絶縁膜２１４ｂ上に保護膜２３０を形成した。保護膜２３０としては、厚さ５ｎｍのＩＴＳＯ膜を用いた。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給して成膜した。
次に、保護膜２３０を介して、酸化物絶縁膜２１４ａ、２１４ｂに酸素添加処理を行った。該酸素添加処理条件としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を１２０ｓｅｃ供給して行った。
次に、保護膜２３０を除去した。保護膜２３０の除去方法としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用いて３００ｓｅｃエッチングし、続けて濃度０．５％のフッ化水素酸を用いて１５ｓｅｃエッチングした。
次に、酸化物絶縁膜２１４ｂ上に窒化物絶縁膜２１８を形成した。窒化物絶縁膜２１８としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。窒化物絶縁膜２１８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して成膜した。
次に、導電膜２１２ｂに達する開口部２５２ｃ及び、導電膜２０４に達する開口部２５２ａ、２５２ｂを形成した。開口部２５２ａ、２５２ｂ、２５２ｃとしては、ドライエッチング装置を用いて形成した。
次に、開口部２５２ａ、２５２ｂ、２５２ｃを覆うように窒化物絶縁膜２１８上に導電膜を形成し、該導電膜を加工することで導電膜２２０ａ、２２０ｂを形成した。導電膜２２０ａ、２２０ｂとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。ＩＴＳＯ膜に用いたターゲットの組成としては、保護膜２３０と同様とした。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素雰囲気下で２５０℃ １時間とした。
以上の工程で試料Ｂ１、Ｃ１を作製した。
（試料Ｂ２、Ｃ２）
試料Ｂ２、Ｃ２としては、先に示す試料Ｂ１、Ｃ１と下記の工程が異なる。下記以外の工程は、試料Ｂ１、Ｃ１と同様である。
絶縁膜２０７上に酸化物半導体膜２０８（酸化物半導体膜２０８ｂ及び酸化物半導体膜２０８ｃ）を形成した。酸化物半導体膜２０８ｂとしては、厚さ１０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、酸化物半導体膜２０８ｂの成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１４０／６０ｓｃｃｍ（酸素分圧＝３０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。酸化物半導体膜２０８ｃとしては、厚さ１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、酸化物半導体膜２０８ｃの成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（酸素分圧＝５０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
（試料Ｂ３、Ｃ３）
試料Ｂ３、Ｃ３としては、先に示す試料Ｂ１、Ｃ１と下記の工程が異なる。下記以外の工程は、試料Ｂ１、Ｃ１と同様である。
絶縁膜２０７上に酸化物半導体膜２０８（酸化物半導体膜２０８ｂ及び酸化物半導体膜２０８ｃ）を形成した。酸化物半導体膜２０８ｂとしては、厚さ１０ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、酸化物半導体膜２０８ｂの成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（酸素分圧＝５０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。酸化物半導体膜２０８ｃとしては、厚さ１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、酸化物半導体膜２０８ｃの成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（酸素分圧＝５０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
以上の工程で試料Ｂ１乃至Ｂ３、及び試料Ｃ１乃至Ｃ３を作製した。
＜電気特性評価について＞
上記作製した試料Ｂ１乃至Ｂ３及び試料Ｃ１乃至Ｃ３の電気特性について評価を行った。試料Ｂ１乃至Ｂ３の電気特性結果を、図３９（Ａ）（Ｂ）及び図４０に示す。また、試料Ｃ１乃至Ｃ３の電気特性結果を、図４１（Ａ）（Ｂ）及び図４２に示す。
なお、図３９（Ａ）は、試料Ｂ１の電気特性結果であり、図３９（Ｂ）は、試料Ｂ２の電気特性結果であり、図４０は、試料Ｂ３の電気特性結果である。また、図４１（Ａ）は、試料Ｃ１の電気特性結果であり、図４１（Ｂ）は、試料Ｃ２の電気特性結果であり、図４２は、試料Ｃ３の電気特性結果である。
また、図３９乃至図４２において、ソース電極とドレイン電極間の電圧（Ｖｄ）は１Ｖ及び１０Ｖとし、−１５Ｖから２０Ｖまで０．２５Ｖ間隔でＶｇを印加した結果を示している。また、図３９乃至図４２において、第１縦軸がドレイン電流（Ｉｄ）を、第２縦軸がＶｄ＝１０Ｖにおける移動度μＦＥ（ｃｍ２／Ｖｓ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、実線がＩｄを、破線が移動度μＦＥを、それぞれ表し、１０個のトランジスタのデータを各々重ねて示している。
図３９乃至図４２に示す結果より、試料Ｂ１乃至Ｂ３及び試料Ｃ１乃至Ｃ３においては、複数のトランジスタでバラツキが少なく、且つ０Ｖ近傍で良好な立ち上がり特性であることが確認できる。また、本発明の一態様の試料Ｂ１、Ｂ２は、比較用の試料Ｂ３と比べ、移動度μＦＥが高い。また、本発明の一態様の試料Ｃ１、Ｃ２は、比較用の試料Ｃ３と比べ、移動度μＦＥが高い。
このように、酸化物半導体膜２０８ｂとして用いたＩＧＺＯ膜の酸素分圧を５０％未満とすることで、電気特性が良好なトランジスタを作製することが確認できた。
＜ＧＢＴ試験における信頼性評価について＞
次に、上記作製した試料Ｃ１乃至Ｃ３の信頼性評価を行った。信頼性評価としては、バイアス−熱ストレス試験（以下、ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験と呼ぶ。）を用いた。
なお、ＧＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ＧＢＴ試験前後におけるトランジスタのしきい値電圧の変化量（ΔＶｔｈ）は、信頼性を調べるための重要な指標となる。ＧＢＴ試験前後において、しきい値電圧の変化量（ΔＶｔｈ）が小さいほど信頼性が高い。
本実施例でのＧＢＴ試験条件としては、ゲート電圧（Ｖｇ）を±３０Ｖ、とし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境及びフォト環境（白色ＬＥＤにて約１００００ｌｘの光を照射）の２つの環境で、それぞれ行った。すなわち、トランジスタのソース電極とドレイン電極を同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間（ここでは１時間）印加した。また、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも高い場合をプラスストレスとし、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも低い場合をマイナスストレスとした。したがって、測定環境と合わせて、ダークプラスストレス、ダークマイナスストレス、フォトプラスストレス、及びフォトマイナスストレスの合計４条件のストレス条件にてＧＢＴストレス試験を実施した。
試料Ｃ１乃至Ｃ３のＧＢＴ試験結果を図４３（Ａ）に示す。図４３（Ａ）において、縦軸がトランジスタのしきい値電圧の変化量（ΔＶｔｈ）を、横軸が試料名を、それぞれ示す。
図４３（Ａ）に示す結果から、本発明の一態様の試料Ｃ１及び試料Ｃ２は、ＧＢＴストレス試験におけるしきい値電圧の変化量（ΔＶｔｈ）が小さい。とくに、フォトプラスストレスにおいて、比較用の試料Ｃ３よりも、試料Ｃ１及び試料Ｃ２のしきい値電圧の変化量（ΔＶｔｈ）が小さいことが確認できた。
このように、本発明の一態様である、試料Ｃ１及び試料Ｃ２のトランジスタにおいては、バラツキが少ないトランジスタであることが示された。
＜プラスＧＢＴ試験におけるデバイス寿命推定について＞
次に、上記作製した試料Ｃ１乃至Ｃ３のプラスＧＢＴ試験を行った。ここでは、ゲートＢＴストレス試験条件としては、基板温度を６０℃とし、測定環境をダーク環境下において、ゲート電圧に＋３０Ｖを印加してストレス時間を条件振りした。
なお、ストレス時間を、０．０３ｈ、０．１４ｈ、０．４２ｈ、０．５６ｈ、及び１ｈとして、しきい値電圧の変化量（ΔＶｔｈ）を測定した。
図４３（Ｂ）に試料Ｃ１乃至Ｃ３の各ストレス時間におけるΔＶｔｈと、各ΔＶｔｈから得た近似曲線を示す。なお、図４３（Ｂ）に示す近似曲線は、全て累乗近似曲線とした。また、図４３（Ｂ）において、灰色の実線が試料Ｃ１の累乗近似曲線を、黒色の破線が試料Ｃ２の累乗近似曲線を、黒色の実線が試料Ｃ３の累乗近似曲線を、それぞれ示す。また、図４３（Ｂ）において、縦軸が対数で表したΔＶｔｈを、横軸が対数で表したストレス時間を、それぞれ示す。なお、図４３（Ｂ）中において、試料Ｃ１と試料Ｃ２のデータ及び累乗近似曲線が概ね重なっている。
図４３（Ｂ）に示す結果より、比較用の試料Ｃ３と比べ、本発明の一態様の試料Ｃ１、Ｃ２のストレス時間に対するしきい値電圧の変化量（ΔＶｔｈ）が小さいことが確認できた。
このように本発明の一態様である、試料Ｃ１及び試料Ｃ２のトランジスタにおいては、信頼性の高いトランジスタであることが示された。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
（参考例）
ここでは、酸化物絶縁膜と、当該酸化物絶縁膜に接する酸化物半導体膜との膜中の酸素濃度について、以下に示す試料Ｄ１乃至Ｄ５を作製し評価を行った。
（試料Ｄ１）
試料Ｄ１としては、ガラス基板上に酸化物半導体膜を形成した。当該酸化物半導体膜の形成条件としては、厚さ３５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、成膜ガス（Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（酸素分圧＝５０％））をチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、第１の熱処理を行った。当該第１の熱処理としては、窒素雰囲気下で４５０℃ １時間の処理を行い、続けて窒素と酸素との混合ガス雰囲気下で４５０℃ １時間の処理を行った。
次に、酸化物半導体膜上に酸化物絶縁膜を形成した。当該酸化物絶縁膜の形成条件としては、実施例２に示す酸化物絶縁膜２１４ａ及び２１４ｂと同様の条件を用いた。なお、本参考例において、酸化物絶縁膜をＳｉＯＮまたはＳｉＯＮ膜と略記する。
次に、第２の熱処理を行った。当該第２の熱処理としては、窒素雰囲気下で３５０℃ １時間の処理を行った。
以上の工程で試料Ｄ１を作製した。
（試料Ｄ２）
試料Ｄ２としては、試料Ｄ１と同様の工程を経た後、酸化物絶縁膜上にＩＴＳＯ膜を形成した。当該ＩＴＳＯ膜の形成条件としては、実施例２に示す保護膜２３０と同様の条件を用いた。
次に、ＩＴＳＯ膜を介して、酸化物絶縁膜中に酸素添加処理を行った。当該酸素添加条件としては、アッシング装置を用い、基板温度を４０℃とし、流量１５０ｓｃｃｍの酸素ガス（１６Ｏ）と、流量１００ｓｃｃｍの酸素ガス（１８Ｏ）とをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を１２０ｓｅｃ供給して行った。なお、酸素ガス（１８Ｏ）を用いた理由としては、ＳｉＯＮ膜中に酸素（１６Ｏ）が主成分レベルで含有されているため、酸素添加処理によって、添加される酸素を正確に測定するためである。
以上の工程で試料Ｄ２を作製した。
（試料Ｄ３）
試料Ｄ３としては、試料Ｄ２と同様の工程を経た後、ＩＴＳＯ膜の除去工程を行った。当該ＩＴＳＯ膜の除去工程としては、実施例２に示す保護膜２３０の除去方法と同様の条件を用いた。
以上の工程で試料Ｄ３を作製した。
（試料Ｄ４）
試料Ｄ４としては、試料Ｄ３と同様の工程を経た後、酸化物絶縁膜上に窒化物絶縁膜を形成した。当該窒化物絶縁膜の形成条件としては、実施例２に示す窒化物絶縁膜２１８と同様の条件を用いた。
以上の工程で試料Ｄ４を作製した。
（試料Ｄ５）
試料Ｄ５としては、試料Ｄ４と同様の工程を経た後、第３の熱処理を行った。当該第３の熱処理条件としては、窒素雰囲気下で２５０℃ １時間の処理を行った。
以上の工程で試料Ｄ５を作製した。
＜ＳｉＯＮ膜及びＩＧＺＯ膜の膜中の酸素濃度の評価について＞
次に、上記作製した試料Ｄ１乃至Ｄ５のＳｉＯＮ膜及びＩＧＺＯ膜の膜中の酸素濃度について評価を行った。なお、酸素濃度の評価には、ＳＩＭＳ分析装置を用いて測定した。試料Ｄ１乃至Ｄ５の酸素濃度のデプスプロファイルを図４４に示す。なお、図４４に示す酸素濃度のデプスプロファイルは、基板側から（ＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆｉｌｅ）−ＳＩＭＳともいう）分析した結果である。
図４４に示すように、試料Ｄ１においては、酸素添加処理工程を行っていないため、ＳｉＯＮ膜中、及びＩＧＺＯ膜中に酸素（１８Ｏ）が略検出されない。酸素（１８Ｏ）は、自然存在比で０．２％しか存在していない。よって、試料Ｄ１のＳｉＯＮ膜、及びＩＧＺＯ膜中には、ほとんど酸素（１８Ｏ）が含有されていない。
一方で、酸素添加処理を行った試料Ｄ２においては、ＳｉＯＮ膜中に酸素（１８Ｏ）が検出された。また、試料Ｄ２よりもさらに工程を進めた試料Ｄ３においては、ＳｉＯＮ膜中の酸素（１８Ｏ）が深さ方向に５０ｎｍ程度、拡散している様子がわかる。ただし、試料Ｄ２、Ｄ３においては、ＩＧＺＯ膜までは酸素（１８Ｏ）が拡散していない。
また、試料Ｄ３よりもさらに工程を進めた試料Ｄ４、Ｄ５においては、窒化物絶縁膜が形成された構造であるため、ＳｉＯＮ膜が窒化物絶縁膜の形成時に３５０℃で加熱される。したがって、試料Ｄ２及びＤ３ではＳｉＯＮ膜中にしか検出されていなかった酸素（１８Ｏ）が、試料Ｄ４、Ｄ５においては、ＩＧＺＯ膜の表面近傍またはＩＧＺＯ膜中にまで拡散している様子がわかる。
以上のように、酸化物絶縁膜中に酸素を添加することで、添加された酸素が酸化物半導体膜側に拡散されることが示された。
１００ 半導体装置
１０２ 基板
１０８ 酸化物半導体膜
１１４ 酸化物絶縁膜
１１４ａ 酸化物絶縁膜
１１４ｂ 酸化物絶縁膜
１１８ 窒化物絶縁膜
１３０ 保護膜
１４２ 酸素
１４４ エッチャント
２００ トランジスタ
２０２ 基板
２０４ 導電膜
２０６ 絶縁膜
２０７ 絶縁膜
２０８ 酸化物半導体膜
２０８ａ 酸化物半導体膜
２０８ｂ 酸化物半導体膜
２０８ｃ 酸化物半導体膜
２１２ａ 導電膜
２１２ｂ 導電膜
２１４ 酸化物絶縁膜
２１４ａ 酸化物絶縁膜
２１４ｂ 酸化物絶縁膜
２１８ 窒化物絶縁膜
２２０ 導電膜
２２０ａ 導電膜
２２０ｂ 導電膜
２３０ 保護膜
２４２ 酸素
２４４ エッチャント
２５０ トランジスタ
２５１ａ 開口部
２５１ｂ 開口部
２５２ａ 開口部
２５２ｂ 開口部
２５２ｃ 開口部
２６０ トランジスタ
２７０ トランジスタ
２７０Ａ トランジスタ
２７０Ｂ トランジスタ
５００ 表示装置
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５１８ 窒化物絶縁膜
５２０ 導電膜
５２８ 酸化物導電膜
５３１ 遮光層
５３２ 着色層
５３３ 絶縁膜
５４０ 導電膜
５４２ スペーサ
５４６ 液晶層
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
２０００ タッチパネル
２００１ タッチパネル
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ 走査線駆動回路
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２２ 絶縁層
２５２８ 隔壁
２５２９ 液晶層
２５３０ａ スペーサ
２５３０ｂ スペーサ
２５３１ 絶縁層
２５５０ ＥＬ素子
２５５１ 液晶素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
５１００ ペレット
５１２０ 基板
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (8)

  1. 第１乃至第６の工程を有する半導体装置の作製方法であって、
    前記第１の工程は、酸化物半導体膜を形成する工程を有し、
    前記第２の工程は、前記酸化物半導体膜上に、酸化物絶縁膜を形成する工程を有し、
    前記第５の工程は、前記酸化物絶縁膜を加熱する工程を有し、
    前記第３の工程は、前記酸化物絶縁膜上に、保護膜を形成する工程を有し、
    前記第４の工程は、前記保護膜を介して、前記酸化物絶縁膜に酸素を添加する工程を有し、
    前記第６の工程は、前記保護膜を除去する工程を有し、
    前記第１の工程において、
    前記酸化物半導体膜は、酸素欠損が形成される条件で成膜され、
    前記第４の工程のあとに、
    前記酸化物絶縁膜中の前記酸素が、前記酸素欠損を補填する、
    ことを特徴とする半導体装置の作製方法。
  2. 第１乃至第７の工程を有する半導体装置の作製方法であって、
    前記第１の工程は、酸化物半導体膜を形成する工程を有し、
    前記第２の工程は、前記酸化物半導体膜上に、酸化物絶縁膜を形成する工程を有し、
    前記第５の工程は、前記酸化物絶縁膜を加熱する工程を有し、
    前記第３の工程は、前記酸化物絶縁膜上に、保護膜を形成する工程を有し、
    前記第４の工程は、前記保護膜を介して、前記酸化物絶縁膜に酸素を添加する工程を有し、
    前記第６の工程は、前記保護膜を除去する工程を有し、
    前記第７の工程は、前記酸化物絶縁膜上に、窒化物絶縁膜を形成する工程を有し、
    前記第１の工程において、
    前記酸化物半導体膜は、酸素欠損が形成される条件で成膜され、
    前記第４の工程のあとに、
    前記酸化物絶縁膜中の前記酸素が、前記酸素欠損を補填する、
    ことを特徴とする半導体装置の作製方法。
  3. 第１乃至第１０の工程を有する半導体装置の作製方法であって、
    前記第８の工程は、ゲート電極を形成する工程を有し、
    前記第９の工程は、前記ゲート電極上にゲート絶縁膜を形成する工程を有し、
    前記第１の工程は、前記ゲート絶縁膜上に酸化物半導体膜を形成する工程を有し、
    前記第１０の工程は、前記酸化物半導体膜上にソース電極及びドレイン電極を形成する工程を有し、
    前記第２の工程は、前記酸化物半導体膜、前記ソース電極、及び前記ドレイン電極上に酸化物絶縁膜を形成する工程を有し、
    前記第５の工程は、前記酸化物絶縁膜を加熱する工程を有し、
    前記第３の工程は、前記酸化物絶縁膜上に、保護膜を形成する工程を有し、
    前記第４の工程は、前記保護膜を介して、前記酸化物絶縁膜に酸素を添加する工程を有し、
    前記第６の工程は、前記保護膜を除去する工程を有し、
    前記第７の工程は、前記酸化物絶縁膜上に、窒化物絶縁膜を形成する工程を有し、
    前記第１の工程において、
    前記酸化物半導体膜は、酸素欠損が形成される条件で成膜され、
    前記第４の工程のあとに、
    前記酸化物絶縁膜中の前記酸素が、前記酸素欠損を補填する、
    ことを特徴とする半導体装置の作製方法。
  4. 第１乃至第６の工程を有する半導体装置の作製方法であって、
    前記第１の工程は、酸化物半導体膜を形成する工程を有し、
    前記第２の工程は、前記酸化物半導体膜上に、酸化物絶縁膜を形成する工程を有し、
    前記第５の工程は、前記酸化物絶縁膜を加熱する工程を有し、
    前記第３の工程は、前記酸化物絶縁膜上に、保護膜を形成する工程を有し、
    前記第４の工程は、前記保護膜を介して、前記酸化物絶縁膜に酸素を添加する工程を有し、
    前記第６の工程は、前記保護膜を除去する工程を有し、
    前記第１の工程において、
    前記酸化物半導体膜は、スパッタリング装置内における、酸素分圧が０％を超えて５０％未満である条件で成膜され、
    前記第４の工程のあとに、加熱処理を行う、
    ことを特徴とする半導体装置の作製方法。
  5. 第１乃至第７の工程を有する半導体装置の作製方法であって、
    前記第１の工程は、酸化物半導体膜を形成する工程を有し、
    前記第２の工程は、前記酸化物半導体膜上に、酸化物絶縁膜を形成する工程を有し、
    前記第５の工程は、前記酸化物絶縁膜を加熱する工程を有し、
    前記第３の工程は、前記酸化物絶縁膜上に、保護膜を形成する工程を有し、
    前記第４の工程は、前記保護膜を介して、前記酸化物絶縁膜に酸素を添加する工程を有し、
    前記第６の工程は、前記保護膜を除去する工程を有し、
    前記第７の工程は、前記酸化物絶縁膜上に、窒化物絶縁膜を形成する工程を有し、
    前記第１の工程において、
    前記酸化物半導体膜は、スパッタリング装置内における、酸素分圧が０％を超えて５０％未満である条件で成膜され、
    前記第４の工程のあとに、加熱処理を行う、
    ことを特徴とする半導体装置の作製方法。
  6. 第１乃至第１０の工程を有する半導体装置の作製方法であって、
    前記第８の工程は、ゲート電極を形成する工程を有し、
    前記第９の工程は、前記ゲート電極上にゲート絶縁膜を形成する工程を有し、
    前記第１の工程は、前記ゲート絶縁膜上に酸化物半導体膜を形成する工程を有し、
    前記第１０の工程は、前記酸化物半導体膜上にソース電極及びドレイン電極を形成する工程を有し、
    前記第２の工程は、前記酸化物半導体膜、前記ソース電極、及び前記ドレイン電極上に酸化物絶縁膜を形成する工程を有し、
    前記第５の工程は、前記酸化物絶縁膜を加熱する工程を有し、
    前記第３の工程は、前記酸化物絶縁膜上に、保護膜を形成する工程を有し、
    前記第４の工程は、前記保護膜を介して、前記酸化物絶縁膜に酸素を添加する工程を有し、
    前記第６の工程は、前記保護膜を除去する工程を有し、
    前記第７の工程は、前記酸化物絶縁膜上に、窒化物絶縁膜を形成する工程を有し、
    前記第１の工程において、
    前記酸化物半導体膜は、スパッタリング装置内における、酸素分圧が０％を超えて５０％未満である条件で成膜され、
    前記第４の工程のあとに、加熱処理を行う、
    ことを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記保護膜は、
    Ｉｎ、Ｚｎ、Ｇａ、Ｓｎ、Ｔｉ、Ａｌ、Ｗ、Ｔａ、ＭｏまたはＳｉの中から選ばれる少なくとも１以上を有する、
    ことを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記酸化物半導体膜は、
    Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有する、
    ことを特徴とする半導体装置の作製方法。
JP2015177625A 2014-09-12 2015-09-09 半導体装置の作製方法 Active JP6676316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020042562A JP6944003B2 (ja) 2014-09-12 2020-03-12 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014186092 2014-09-12
JP2014186092 2014-09-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020042562A Division JP6944003B2 (ja) 2014-09-12 2020-03-12 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2016063225A JP2016063225A (ja) 2016-04-25
JP2016063225A5 JP2016063225A5 (ja) 2018-10-18
JP6676316B2 true JP6676316B2 (ja) 2020-04-08

Family

ID=55455443

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015177625A Active JP6676316B2 (ja) 2014-09-12 2015-09-09 半導体装置の作製方法
JP2020042562A Active JP6944003B2 (ja) 2014-09-12 2020-03-12 半導体装置の作製方法
JP2021146727A Withdrawn JP2021185632A (ja) 2014-09-12 2021-09-09 半導体装置の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020042562A Active JP6944003B2 (ja) 2014-09-12 2020-03-12 半導体装置の作製方法
JP2021146727A Withdrawn JP2021185632A (ja) 2014-09-12 2021-09-09 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US9905435B2 (ja)
JP (3) JP6676316B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR101562932B1 (ko) * 2014-11-28 2015-10-26 연세대학교 산학협력단 산화물 반도체 소자 및 이의 제조 방법
CN105810788B (zh) * 2014-12-31 2018-05-22 清华大学 发光二极管
US10811447B2 (en) * 2016-03-04 2020-10-20 Sony Corporation Solid-state imaging device, driving method, and electronic equipment
KR102391754B1 (ko) * 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
KR102296809B1 (ko) 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
KR20180002505A (ko) 2016-06-29 2018-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자의 제작 방법
US20180004318A1 (en) * 2016-07-01 2018-01-04 Khaled Ahmed Flexible sensor
TWI715699B (zh) * 2016-10-21 2021-01-11 日商半導體能源硏究所股份有限公司 複合氧化物及電晶體
US10957801B2 (en) 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
US10475986B1 (en) * 2018-04-19 2019-11-12 Everspin Technologies, Inc. Magnetoresistive stacks and methods therefor
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US10886331B2 (en) * 2019-04-10 2021-01-05 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
US11594455B2 (en) * 2021-01-05 2023-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method for the same

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN106340542A (zh) 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101636008B1 (ko) 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5873324B2 (ja) * 2011-12-20 2016-03-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102097171B1 (ko) 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102295888B1 (ko) * 2012-01-25 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
KR102213518B1 (ko) 2012-06-29 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI600157B (zh) * 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6320009B2 (ja) 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6467171B2 (ja) 2013-09-17 2019-02-06 株式会社半導体エネルギー研究所 半導体装置
CN106104772B (zh) 2014-02-28 2020-11-10 株式会社半导体能源研究所 半导体装置以及具有该半导体装置的显示装置
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP6944003B2 (ja) 2021-10-06
JP2016063225A (ja) 2016-04-25
JP2021185632A (ja) 2021-12-09
US20160079089A1 (en) 2016-03-17
US9905435B2 (en) 2018-02-27
US10438815B2 (en) 2019-10-08
JP2020096199A (ja) 2020-06-18
US20180174862A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
JP6676316B2 (ja) 半導体装置の作製方法
JP7266084B2 (ja) 半導体装置の作製方法
JP7008415B2 (ja) 半導体装置、表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP7209774B2 (ja) 半導体装置の作製方法
JP6976703B2 (ja) 半導体装置
US20160020329A1 (en) Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
JP2020004981A (ja) 半導体装置
JP2020043362A (ja) 半導体装置
US10290656B2 (en) Semiconductor device with oxide semiconductor film electrical characteristic change of which is inhibited
JP2019024105A (ja) 半導体装置の作製方法
JP2016027626A (ja) 半導体装置及び表示装置
US20160111548A1 (en) Semiconductor device, manufacturing method thereof, display device, and display module
JP2017204641A (ja) 半導体装置および当該半導体装置を有する表示装置
JP2018093166A (ja) 半導体装置の作製方法
JP6639882B2 (ja) 半導体装置の作製方法
JP2018022888A (ja) 半導体装置、及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200312

R150 Certificate of patent or registration of utility model

Ref document number: 6676316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250