CN106537604B - 半导体装置及其制造方法以及包括该半导体装置的显示装置 - Google Patents

半导体装置及其制造方法以及包括该半导体装置的显示装置 Download PDF

Info

Publication number
CN106537604B
CN106537604B CN201580038493.0A CN201580038493A CN106537604B CN 106537604 B CN106537604 B CN 106537604B CN 201580038493 A CN201580038493 A CN 201580038493A CN 106537604 B CN106537604 B CN 106537604B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor film
insulating film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580038493.0A
Other languages
English (en)
Other versions
CN106537604A (zh
Inventor
肥塚纯一
冈崎健一
黑崎大辅
岛行德
保坂泰靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202010813126.6A priority Critical patent/CN112038410A/zh
Publication of CN106537604A publication Critical patent/CN106537604A/zh
Application granted granted Critical
Publication of CN106537604B publication Critical patent/CN106537604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

晶体管包括栅电极、栅电极上的栅极绝缘膜、栅极绝缘膜上的氧化物半导体膜、与氧化物半导体膜电连接的源电极、与氧化物半导体膜电连接的漏电极。氧化物半导体膜包括栅电极一侧的第一氧化物半导体膜以及第一氧化物半导体膜上的第二氧化物半导体膜。第一氧化物半导体膜包括其中In的原子个数比大于M(M表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)的原子个数比的第一区域。第二氧化物半导体膜包括其中In的原子个数比小于第一氧化物半导体膜的第二区域。第二区域包括薄于第一区域的部分。

Description

半导体装置及其制造方法以及包括该半导体装置的显示装置
技术领域
本发明的一个方式涉及一种包括氧化物半导体膜的半导体装置及 包括该半导体装置的显示装置。另外，本发明的一个方式涉及一种包 括氧化物半导体膜的半导体装置的制造方法。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所 公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。 另外，本发明涉及一种工序(process)、机器(machine)、产品 (manufacture)或者组合物(composition ofmatter)。尤其是，本发明 的一个方式涉及一种半导体装置、显示装置、发光装置、蓄电装置、 存储装置、它们的驱动方法或制造方法。
注意，在本说明书等中，半导体装置是指通过利用半导体特性而 能够工作的所有装置。除了晶体管等半导体元件，半导体电路、运算 装置或存储装置也是半导体装置的一个方式。摄像装置、显示装置、 液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电 池或有机薄膜太阳能电池等)及电子设备有时包括半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体 管(也称为场效应晶体管(FET)或薄膜晶体管(TFT))的技术受到 关注。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显 示装置)等电子器件。作为可以应用于晶体管的半导体薄膜，以硅为 代表的半导体材料被周知。另外，作为其他材料，氧化物半导体受到 关注。
已公开了一种半导体装置，其中为了对使用氧化物半导体的晶体 管赋予稳定的电特性而得到可靠性高的半导体装置，层叠组成不同的 氧化物半导体膜，在沟道一侧使用包含多量的In的氧化物半导体膜， 且在背沟道一侧使用包含多量的Ga等稳定剂的氧化物半导体膜(例 如，参照专利文献1)。
[专利文献1]日本专利申请公开第2013-175715号公报。
发明内容
当使用包含多量的In的氧化物半导体膜时，有时能带隙(Eg)减 小(例如，Eg小于3.0eV)。在此情况下，Eg较小的氧化物半导体膜 比Eg较大的氧化物半导体膜(例如，Eg为3.0eV以上且3.5eV以下) 更受光的影响。当进行照射光并施加负的偏压应力测试(光负GBT(Gate Bias Temperature：栅极偏压温度)测试)时，在包括Eg较小的 氧化物半导体膜的晶体管中有时可靠性降低。
另外，光负GBT应力测试是一种加速测试，其可以在短时间内对 长期间使用所引起的晶体管的特性变化进行评价。尤其是，光负GBT 应力测试前后的晶体管的阈值电压的变化量(ΔVth)是用于检查可靠性 的重要的指标。在光负GBT应力测试前后，阈值电压的变化量(ΔVth) 越小，可靠性越高。
鉴于上述问题，本发明的一个方式的目的之一是在包括包含多量 的In的氧化物半导体膜的晶体管中抑制电特性的变动且提高可靠性。 另外，本发明的一个方式的目的之一是提供一种功耗得到降低的半导 体装置。另外，本发明的一个方式的目的之一是提供一种新颖的半导 体装置。另外，本发明的一个方式的目的之一是提供一种新颖半导体 装置的制造方法。另外，本发明的一个方式的目的之一是提供一种新 颖的显示装置。
注意，上述目的的记载不妨碍其他目的的存在。本发明的一个方 式并不需要实现所有上述目的。上述目的以外的目的从说明书等的记 载是显然的，并可以从说明书等中抽出。
本发明的一个方式是一种包括晶体管的半导体装置，其中晶体管 包括栅电极、栅电极上的栅极绝缘膜、栅极绝缘膜上的氧化物半导体 膜、与氧化物半导体膜电连接的源电极以及与氧化物半导体膜电连接 的漏电极，氧化物半导体膜包括栅电极一侧的第一氧化物半导体膜以 及第一氧化物半导体膜上的第二氧化物半导体膜，第一氧化物半导体 膜包括其中In的原子个数比大于M(M表示Ti、Ga、Sn、Y、Zr、La、 Ce、Nd或Hf)的原子个数比的第一区域，第二氧化物半导体膜包括 其中In的原子个数比小于第一氧化物半导体膜的第二区域，并且第二 区域包括薄于第一区域的部分。
另外，本发明的另一个方式是一种包括晶体管的半导体装置，其 中晶体管包括第一栅电极、第一栅电极上的第一栅极绝缘膜、第一栅 极绝缘膜上的氧化物半导体膜、与氧化物半导体膜电连接的源电极、 与氧化物半导体膜电连接的漏电极、氧化物半导体膜上的第二栅极绝 缘膜以及第二栅极绝缘膜上的第二栅电极，氧化物半导体膜包括栅电 极一侧的第一氧化物半导体膜以及第一氧化物半导体膜上的第二氧化 物半导体膜，第一氧化物半导体膜包括其中In的原子个数比大于M(M 表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)的原子个数比的第一 区域，第二氧化物半导体膜包括其中In的原子个数比小于第一氧化物 半导体膜的第二区域，第二区域包括薄于第一区域的部分。
在上述各结构中，氧化物半导体膜包含In、M及Zn，并且M优 选是Ga。另外，在上述各结构中，优选的是氧化物半导体膜包括结晶 部，结晶部包括c轴平行于氧化物半导体膜的被形成面的法线向量的 部分。
另外，在上述各结构中，第一区域优选包括结晶部的比例比第二 区域高的部分。另外，在上述各结构中，第一区域优选包括氢浓度比 第二区域低的部分。
本发明的另一个方式是一种包括根据上述各结构中的任一个的半 导体装置及显示元件的显示装置。另外，本发明的另一个方式是一种 包括该显示装置及触摸传感器的显示模块。另外，本发明的另一个方 式是一种电子设备，包括：根据上述各结构中的任一个的半导体装置、 上述显示装置或上述显示模块；以及操作键或电池。
另外，本发明的另一个方式是一种包括晶体管的半导体装置的制 造方法，包括如下工序：在衬底上形成栅电极的工序；在栅电极上形 成栅极绝缘膜的工序；在栅极绝缘膜上形成第一氧化物半导体膜的工 序；在第一氧化物半导体膜上形成第二氧化物半导体膜的工序；在第 二氧化物半导体膜上形成源电极及漏电极的工序；在第二氧化物半导 体膜上形成氧化物绝缘膜的工序；在氧化物绝缘膜上形成氧化物导电 膜的工序；通过氧化物导电膜对氧化物绝缘膜中添加氧的工序；以及 去除氧化物导电膜的工序，其中在形成源电极及漏电极的工序中，第 二氧化物半导体膜中的一区域薄于第一氧化物半导体膜，形成氧化物 绝缘膜的工序是在PECVD装置中以180℃以上且350℃以下的温度进 行的，并且在晶体管的制造工序中，形成氧化物绝缘膜的工序的温度 最高。
另外，本发明的另一个方式是一种包括晶体管的半导体装置的制 造方法，包括如下工序：在衬底上形成第一栅电极的工序；在第一栅 电极上形成第一栅极绝缘膜的工序；在第一栅极绝缘膜上形成第一氧 化物半导体膜的工序；在第一氧化物半导体膜上形成第二氧化物半导 体膜的工序；在第二氧化物半导体膜上形成源电极及漏电极的工序； 在第二氧化物半导体膜上形成用作第二栅极绝缘膜的氧化物绝缘膜的 工序；在氧化物绝缘膜上形成氧化物导电膜的工序；通过氧化物导电 膜对氧化物绝缘膜中添加氧的工序；去除氧化物导电膜的工序；以及 在氧化物绝缘膜上形成第二栅电极的工序，其中在形成源电极及漏电 极的工序中，第二氧化物半导体膜中的一区域薄于第一氧化物半导体 膜，形成氧化物绝缘膜的工序是在PECVD装置中以180℃以上且350 ℃以下的温度进行的，并且在晶体管的制造工序中，形成氧化物绝缘 膜的工序的温度最高。
在上述结构中，第一氧化物半导体膜及第二氧化物半导体膜优选 都包含氧、In、Zn以及M(M表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd 或Hf)。另外，在上述各结构中，优选第一氧化物半导体膜及第二氧化 物半导体膜都包括结晶部，结晶部包括c轴平行于第一氧化物半导体膜的被形成面的法线向量的部分或平行于第二氧化物半导体膜的被形 成面的法线向量的部分。
根据本发明的一个方式的目的之一，在使用包括氧化物半导体的 晶体管的半导体装置中可以抑制电特性的变动且提高可靠性。另外， 根据本发明的一个方式的目的之一，可以提供一种可靠性高的半导体 装置。另外，根据本发明的一个方式，可以提供一种新颖的半导体装 置。另外，根据本发明的一个方式，可以提供一种新颖的半导体装置 的制造方法。另外，根据本发明的一个方式，可以提供一种新颖的显 示装置。
注意，这些效果的记载不妨碍其他效果的存在。另外，本发明的 一个方式并不需要实现所有上述目的。另外，从说明书、附图、权利 要求书等的记载看来除这些效果外的效果是显然的，从而可以从说明 书、附图、权利要求书等的记载中抽出除这些效果外的效果。
附图说明
图1A至1C是示出半导体装置的一个方式的俯视图及截面图；
图2是示出半导体装置的一个方式的截面图；
图3A至3C是示出半导体装置的制造工序的一个例子的截面图；
图4A至4D是示出半导体装置的制造工序的一个例子的截面图；
图5A至5D是示出半导体装置的制造工序的一个例子的截面图；
图6A至6C是示出半导体装置的制造工序的一个例子的截面图；
图7A至7H是示出半导体装置的制造工序的一个例子的截面图；
图8是示出显示装置的一个方式的俯视图；
图9是示出显示装置的一个方式的截面图；
图10是示出显示装置的一个方式的截面图；
图11A至11C是说明显示装置的框图及电路图；
图12是说明显示模块的图；
图13A至13G是说明电子设备的图；
图14是说明SIMS分析结果的图；
图15A和15B是说明TDS分析结果的图；
图16A和16B是说明TDS分析结果的图；
图17是说明ESR的测量结果的图；
图18是说明ESR的测量结果的图；
图19A至19C是说明根据实施例的晶体管的ID-VG特性的图；
图20A至20C是说明根据实施例的晶体管的ID-VG特性的图；
图21A至21C是说明根据实施例的晶体管的ID-VG特性的图；
图22是根据实施例的晶体管的栅极BT应力测试结果；
图23是根据实施例的晶体管的栅极BT应力测试结果；
图24A至24C是说明根据实施例的晶体管的ID-VG特性的图；
图25A至25C是说明根据实施例的晶体管的ID-VG特性的图；
图26A和26B是说明根据实施例的晶体管的ID-VG特性的图；
图27A和27B是说明根据实施例的晶体管的Vth及Ion的概率分 布的图；
图28是说明根据实施例的晶体管的栅极BT应力测试结果的图；
图29A和29B是说明根据实施例的晶体管的栅极BT应力测试结 果的图；
图30A和30B是根据实施例的显示装置的像素部的俯视图；
图31A和31B是说明根据实施例的显示装置的边框区域的俯视 图；
图32A和32B是根据实施例的像素部及保护电路部的截面图；
图33是说明根据实施例的保护电路的电路图；
图34A至34D是CAAC-OS的截面中的Cs校正高分辨率TEM图 像及CAAC-OS的截面模式图；
图35A至35D是CAAC-OS的平面中的Cs校正高分辨率TEM图 像；
图36A至36C是说明通过XRD得到的CAAC-OS及单晶氧化物 半导体的结构分析的图；
图37A和37B是示出CAAC-OS的电子衍射图案的图；
图38是示出通过电子照射而发生的In-Ga-Zn氧化物的结晶部的变 化的图；
图39A和39B是说明CAAC-OS及nc-OS的成膜模型的模式图；
图40A至40C是说明InGaZnO4的结晶及颗粒的图；
图41A至41D是说明CAAC-OS的成膜模型的模式图。
具体实施方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普 通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不 同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范 围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为 仅限定在以下所示的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或 区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示 意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值 等。
本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避 免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书中，为了方便起见，使用“上”、“下”等表示配置的 词句以参照附图说明构成要素的位置关系。另外，构成要素的位置关 系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书 中所说明的词句，根据情况可以适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三 个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极 (源极端子、源区域或源电极)之间具有沟道区域，并且电流能够流 过漏极、沟道区域以及源极。注意，在本说明书等中，沟道区域是指 电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向 变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明 书等中，源极和漏极可以互相调换。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件” 连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象 间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用 的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电 阻元件、电感器、电容元件、其他具有各种功能的元件等。
在本说明书等中，“氧氮化硅膜”是指在其组成中含氧量多于含氮 量的膜，而“氮氧化硅膜”是指在其组成中含氮量多于含氧量的膜。
注意，在本说明书等中，当利用附图说明发明的结构时表示相同 的部分的符号在不同的附图中共同使用。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且 10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外， “垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也 包括该角度为85°以上且95°以下的状态。
另外，在本说明书等中，根据情况或状态，可以互相调换“膜”和 “层”。例如，有时可以将“导电层”变换为“导电膜”。此外，有时可以将 “绝缘膜”变换为“绝缘层”。
实施方式1
在本实施方式中，参照图1A至图7H说明本发明的一个方式的半 导体装置以及半导体装置的制造方法。
〈半导体装置的结构实例1〉
图1A是作为本发明的一个方式的半导体装置的晶体管100的俯视 图，图1B相当于沿着图1A所示的点划线X1-X2的切断面的截面图， 图1C相当于沿着图1A所示的点划线Y1-Y2的切断面的截面图。注意， 在图1A中，为了方便起见，省略晶体管100的构成要素的一部分(用 作栅极绝缘膜的绝缘膜等)而进行图示。此外，有时将点划线X1-X1 方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。注 意，有时在后面的晶体管的俯视图中也与图1A同样地省略构成要素的 一部分。
晶体管100包括：衬底102上的用作栅电极的导电膜104；衬底 102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝缘 膜107上的氧化物半导体膜108；与氧化物半导体膜108电连接的用作 源电极的导电膜112a；以及与氧化物半导体膜108电连接的用作漏电 极的导电膜112b。另外，在晶体管100上，详细地说，在导电膜112a、 112b及氧化物半导体膜108上设置有绝缘膜114、116及118。在绝缘 膜114、116及118具有晶体管100的保护绝缘膜的功能。
此外，氧化物半导体膜108包括用作栅电极的导电膜104一侧的 第一氧化物半导体膜108a以及第一氧化物半导体膜108a上的第二氧 化物半导体膜108b。另外，绝缘膜106及绝缘膜107具有晶体管100 的栅极绝缘膜的功能。
作为氧化物半导体膜108可以使用In-M(M表示Ti、Ga、Sn、Y、 Zr、La、Ce、Nd或Hf)氧化物及In-M-Zn氧化物。尤其是，作为氧 化物半导体膜108优选使用In-M-Zn氧化物。
此外，第一氧化物半导体膜108a包括其中In的原子个数比大于M 的原子个数比的第一区域。第二氧化物半导体膜108b包括其中In的原 子个数比小于第一氧化物半导体膜108a的第二区域。第二区域包括薄 于第一区域的部分。
通过使第一氧化物半导体膜108a包括其中In的原子个数比大于M 的原子个数比的第一区域，可以提高晶体管100的场效应迁移率(有 时简单地称为迁移率或μFE)。具体而言，晶体管100的场效应迁移率 可以超过10cm2/Vs，优选的是，晶体管100的场效应迁移率可以超过 30cm2/Vs。
例如，通过将上述场效应迁移率高的晶体管用于生成栅极信号的 栅极驱动器(特别是，连接到栅极驱动器所包括的移位寄存器的输出 端子的多路分配器)，可以提供边框宽度窄(也称为窄边框)的半导体 装置或显示装置。
另一方面，当采用包括其中In的原子个数比大于M的原子个数比 的第一区域的第一氧化物半导体膜108a时，光照射时的晶体管100的 电特性容易变动。然而，在本发明的一个方式的半导体装置中，在第 一氧化物半导体膜108a上形成有第二氧化物半导体膜108b。另外，第 二氧化物半导体膜108b的沟道区域附近的厚度小于第一氧化物半导体 膜108a的厚度。
此外，因为第二氧化物半导体膜108b包括其中In的原子个数比小 于第一氧化物半导体膜108a的第二区域，所以其Eg大于第一氧化物 半导体膜108a。因此，具有第一氧化物半导体膜108a和第二氧化物半 导体膜108b的叠层结构的氧化物半导体膜108的对光负偏压应力测试 的耐性变高。
通过采用上述结构的氧化物半导体膜，可以减少光照射时的氧化 物半导体膜108的光吸收量。因此，能够抑制光照射时的晶体管100 的电特性变动。此外，因为在本发明的一个方式的半导体装置中，绝缘 膜114或绝缘膜116包含过剩氧，所以可以进一步抑制光照射时的晶 体管100的电特性变动。
在此，参照图2详细地说明氧化物半导体膜108。
图2是放大图1B所示的晶体管100的氧化物半导体膜108的附近 的截面图。
在图2中，将第一氧化物半导体膜108a的厚度表示为t1，将第二 氧化物半导体膜108b的厚度表示为t2-1及t2-2。因为在第一氧化物半 导体膜108a上设置有第二氧化物半导体膜108b，所以在形成导电膜 112a、112b时不会使第一氧化物半导体膜108a暴露于蚀刻气体或蚀刻 溶液等。因此，第一氧化物半导体膜108a不会变薄或几乎不会变薄。 另一方面，在第二氧化物半导体膜108b中，在形成导电膜112a、112b 时不与第二氧化物半导体膜108b的导电膜112a、112b重叠的部分被蚀 刻而形成凹部。也就是说，第二氧化物半导体膜108b的与导电膜112a、 112b重叠的区域的厚度为t2-1，第二氧化物半导体膜108b的不与导电 膜112a、112b重叠的区域的厚度为t2-2。
第一氧化物半导体膜108a和第二氧化物半导体膜108b的厚度的 关系优选为t2-1＞t1＞t2-2。通过采用这种厚度的关系，可以提供具有高 场效应迁移率且光照射时的阈值电压的变化量少的晶体管。
此外，当在晶体管100所具有的氧化物半导体膜108中形成有氧 缺陷时，产生作为载流子的电子，由此容易成为常开启特性。由此， 为了获得稳定的晶体管特性，减少氧化物半导体膜108中的氧缺陷， 特别减少第一氧化物半导体膜108a中的氧缺陷是重要的。于是，本发 明的一个方式的晶体管的结构特征在于：通过对氧化物半导体膜108 上的绝缘膜，在此，氧化物半导体膜108上的绝缘膜114和/或绝缘膜 116引入过剩氧，使氧从绝缘膜114和/或绝缘膜116移动到氧化物半 导体膜108中，来填补氧化物半导体膜108中的氧缺陷，特别填补氧 化物半导体膜108a中的氧缺陷。
另外，绝缘膜114、116更优选具有含有超过化学计量组成的氧的 区域(氧过剩区域)。换句话说，绝缘膜114、116是一种能够释放氧 的绝缘膜。此外，为了在绝缘膜114、116中设置氧过剩区域，例如， 通过对成膜后的绝缘膜114、116引入氧而形成氧过剩区域。作为氧的 引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子 注入法、等离子体处理等。
此外，为了填补第一氧化物半导体膜108a中的氧缺陷，优选使第 二氧化物半导体膜108b的沟道区域附近的厚度减薄。因此，满足t2-2＜t1 的关系，即可。例如，第二氧化物半导体膜108b的沟道区域附近的厚 度优选为1nm以上且20nm以下，更优选为3nm以上且10nm以下。
下面，对本实施方式的半导体装置所包括的其他构成要素进行详 细的说明。
〈衬底〉
虽然对衬底102的材料等没有特别的限制，但是至少需要具有能 够承受后续的加热处理的耐热性。例如，作为衬底102，可以使用玻璃 衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，还可以使用以硅 或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材 料的化合物半导体衬底、SOI(Silicon On Insulator：绝缘体上硅)衬底 等，并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底 102。当作为衬底102使用玻璃衬底时，通过使用第6代 (1500mm×1850mm)、第7代(1870mm×2200mm)、第8代 (2200mm×2400mm)、第9代(2400mm×2800mm)、第10代 (2950mm×3400mm)等的大面积衬底，可以制造大型显示装置。
作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成 晶体管100。或者，也可以在衬底102与晶体管100之间设置剥离层。 剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部 分或全部，然后将其从衬底102分离并转置到其他衬底上的情况。此 时，也可以将晶体管100转置到耐热性低的衬底或柔性衬底上。
〈用作栅电极、源电极及漏电极的导电膜〉
用作栅电极的导电膜104、用作源电极的导电膜112a及用作漏电 极的导电膜112b都可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、 银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、 镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以任意上述金属元素为 成分的合金或者组合任意上述金属元素的合金等形成。
此外，导电膜104及导电膜112a、112b也可以具有单层结构或者 两层以上的叠层结构。例如，可以举出包含硅的铝膜的单层结构、在 铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在 氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜 的两层结构以及依次层叠钛膜、铝膜和钛膜的三层结构等。另外，还 可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种 而形成的合金膜或氮化膜。
导电膜104及导电膜112a、112b也可以使用铟锡氧化物、包含氧 化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、 包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物 等透光导电材料。
另外，作为导电膜104及导电膜112a、112b，也可以应用Cu-X合 金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合 金膜，可以通过湿蚀刻工序进行加工，从而可以抑制制造成本。
<用作栅极绝缘膜的绝缘膜>
作为用作晶体管100的栅极绝缘膜的绝缘膜106、107，可以分别 使用通过等离子体增强化学气相沉积(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、溅射法等形成的包括氧化硅膜、氧氮 化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、 氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和 氧化钕膜中的一种以上的绝缘层。注意，也可以使用选自上述材料中 的单层或三层以上的绝缘膜，而不采用绝缘膜106和绝缘膜107的叠 层结构。
绝缘膜106具有抑制氧透过的阻挡膜的功能。例如，当对绝缘膜 107、114、116和/或氧化物半导体膜108供应过剩氧时，绝缘膜106 能够抑制氧透过。
接触于用作晶体管100的沟道区域的氧化物半导体膜108的绝缘 膜107优选为氧化物绝缘膜，更优选包括包含超过化学计量组成的氧 的区域(氧过剩区域)。换言之，绝缘膜107是能够释放氧的绝缘膜。 为了在绝缘膜107中设置氧过剩区域，例如在氧气氛下形成绝缘膜107 即可。或者，也可以对成膜后的绝缘膜107引入氧而形成氧过剩区域。 作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸 没式离子注入法、等离子体处理等。
此外，当作为绝缘膜107使用氧化铪时发挥如下效果。氧化铪的 相对介电常数比氧化硅或氧氮化硅高。因此，可以使绝缘膜107的厚 度比使用氧化硅的情况大，由此，可以减少隧道电流引起的泄漏电流。 也就是说，可以实现关态电流(off-state current)小的晶体管。再者， 与具有非晶结构的氧化铪相比，具有结晶结构的氧化铪的相对介电常 数较高。因此，为了形成关态电流小的晶体管，优选使用包括结晶结 构的氧化铪。作为结晶结构的一个例子，可以举出单斜晶系或立方晶 系等。注意，本发明的一个方式不局限于此。
注意，在本实施方式中，作为绝缘膜106形成氮化硅膜，作为绝 缘膜107形成氧化硅膜。与氧化硅膜相比，氮化硅膜的相对介电常数 较高且为了得到与氧化硅膜相等的静电容量需要的厚度较大，因此， 通过使晶体管100的栅极绝缘膜包括氮化硅膜，可以增加绝缘膜的厚 度。因此，可以通过抑制晶体管100的绝缘耐压的下降并提高绝缘耐 压来抑制晶体管100的静电破坏。
〈氧化物半导体膜〉
作为氧化物半导体层108可以使用上述材料。当氧化物半导体膜 108为In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属 元素的原子个数比优选满足In≥M及Zn≥M。这种溅射靶材的金属元 素的原子个数比优选为In：M：Zn＝1：1：1、In：M：Zn＝1：1：1.2、 In：M：Zn＝2：1：3、In：M：Zn＝3：1：2、In：M：Zn＝4：2：4.1。 另外，当氧化物半导体膜108为In-M-Zn氧化物时，作为溅射靶材优 选使用包含多晶的In-M-Zn氧化物的靶材。通过使用包含多晶的 In-M-Zn氧化物的靶材，容易形成具有结晶性的氧化物半导体膜108。 注意，所形成的氧化物半导体膜108的原子个数比分别包含上述溅射 靶材中的金属元素的原子个数比的±40％的范围内的误差。例如，在作 为溅射靶材使用原子个数比为In：Ga：Zn＝4：2：4.1时，有时所形成 的氧化物半导体膜108的原子个数比为In：Ga：Zn＝4：2：3附近。
例如，第一氧化物半导体膜108a可以使用上述In：M：Zn＝2：1： 3、In：M：Zn＝3：1：2、In：M：Zn＝4：2：4.1等溅射靶材形成。此外， 第二氧化物半导体膜108b可以使用上述In：M：Zn＝1：1：1、In：M： Zn＝1：1：1.2等溅射靶材形成。另外，作为用于第二氧化物半导体膜108b的溅射靶材的金属元素的原子个数比，不一定需要满足In≥M、 Zn≥M，也可以满足In≥M、Zn＜M。
氧化物半导体膜108的能隙为2eV以上，优选为2.5eV以上，更 优选为3eV以上。如此，通过使用能隙较宽的氧化物半导体，可以降 低晶体管100的关态电流。特别是，作为第一氧化物半导体膜108a使 用能隙为2eV以上，优选为2eV以上且3.0eV以下的氧化物半导体膜， 作为第二氧化物半导体膜108b使用能隙为2.5eV以上且3.5eV以下的 氧化物半导体膜。此外，优选第二氧化物半导体膜108b的能隙大于第 一氧化物半导体膜108a的能隙。
此外，第一氧化物半导体膜108a及第二氧化物半导体膜108b的 厚度分别为3nm以上且200nm以下，优选分别为3nm以上且100nm 以下，更优选分别为3nm以上且50nm以下。注意，优选满足上述厚 度的关系。
此外，作为第二氧化物半导体膜108b使用载流子密度较低的氧化 物半导体膜。例如，第二氧化物半导体膜108b的载流子密度为1×1017个/cm3以下，优选为1×1015个/cm3以下，更优选为1×1013个/cm3以下， 进一步优选为1×1011个/cm3以下。
本发明不局限于上述记载，可以根据所需的晶体管的半导体特性 及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材 料。另外，优选适当地设定第一氧化物半导体膜108a及第二氧化物半 导体膜108b的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原 子个数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
通过作为第一氧化物半导体膜108a及第二氧化物半导体膜108b 分别使用杂质浓度低且缺陷态密度低的氧化物半导体膜，可以制造具 有更优良的电特性的晶体管，所以是优选的。这里，将杂质浓度低且 缺陷态密度低(氧缺陷少)的状态称为“高纯度本征”或“实质上高 纯度本征”。因为高纯度本征或实质上高纯度本征的氧化物半导体膜的 载流子发生源较少，所以可以降低载流子密度。因此，在该氧化物半 导体膜中形成有沟道区域的晶体管很少具有负阈值电压的电特性(也 称为常开启特性)。因为高纯度本征或实质上高纯度本征的氧化物半导 体膜具有较低的缺陷态密度，所以有可能具有较少的载流子陷阱。高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著低， 即便是沟道宽度W为1×106μm、沟道长度L为10μm的元件，当源电 极与漏电极间的电压(漏电压)在1V至10V的范围时，关态电流也 可以为半导体参数分析仪的测定极限以下，即1×10-13A以下。
因此，在上述高纯度本征或实质上高纯度本征的氧化物半导体膜 中形成有沟道区域的晶体管可以是电特性变动小且可靠性高的晶体 管。此外，被氧化物半导体膜的陷阱能级俘获的电荷直到消失需要较 长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的 氧化物半导体膜中形成有沟道区域的晶体管的电特性不稳定。作为杂 质有氢、氮、碱金属或碱土金属等。
包含在氧化物半导体膜108中的氢与键合于金属原子的氧起反应 生成水，与此同时在发生氧脱离的晶格(或氧脱离的部分)中形成氧 缺陷。当氢进入该氧缺陷时，有时生成作为载流子的电子。另外，有 时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电 子。因此，使用包含氢的氧化物半导体膜的晶体管容易具有常开启特 性。由此，优选尽可能减少氧化物半导体膜108中的氢。具体而言， 在氧化物半导体膜108中，利用SIMS(二次离子质谱分析法：Secondary Ion Mass Spectrometry)测得的氢浓度为2×1020atoms/cm3以下，优选为 5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，更优选为 5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，更优选为 5×1017atoms/cm3以下，更优选为1×1016atoms/cm3以下。
此外，第一氧化物半导体膜108a优选包括其氢浓度低于第二氧化 物半导体膜108b的部分。通过使第一氧化物半导体膜108a包括其氢 浓度低于第二氧化物半导体膜108b的部分，可以提供可靠性高的半导 体装置。
此外，当第一氧化物半导体膜108a包含第14族元素之一的硅或 碳时，在第一氧化物半导体膜108a中氧缺陷增加而导致第一氧化物半 导体膜108a的n型化。因此，第一氧化物半导体膜108a中的硅或碳 的浓度以及与第一氧化物半导体膜108a之间的界面附近的硅或碳的浓 度(利用SIMS分析测得的浓度)为2×1018atoms/cm3以下，优选为 2×1017atoms/cm3以下。
另外，在第一氧化物半导体膜108a中，利用SIMS分析测得的碱 金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为 2×1016atoms/cm3以下。当碱金属及碱土金属与氧化物半导体键合时有 时生成载流子而使晶体管的关态电流增大。由此，优选降低第一氧化物半导体膜108a的碱金属或碱土金属的浓度。
当在第一氧化物半导体膜108a中含有氮时，生成作为载流子的电 子，载流子密度增加而导致第一氧化物半导体膜108a的n型化。其结 果是，使用含有氮的氧化物半导体膜的晶体管容易具有常开启特性。 因此，优选尽可能地减少氧化物半导体膜中的氮，例如，利用SIMS 分析测得的氮浓度优选为5×1018atoms/cm3以下。
第一氧化物半导体膜108a可以分别具有非单晶结构。非单晶结构 例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)、多晶结构、微晶结构或 非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS 的缺陷态密度最低。
〈用作晶体管的保护绝缘膜的绝缘膜〉
绝缘膜114、116及绝缘膜118具有保护绝缘膜的功能。绝缘膜114、 116包含氧。绝缘膜114是能够使氧透过的绝缘膜。注意，绝缘膜114 还用作在后面形成绝缘膜116时缓和对氧化物半导体膜108造成的损 伤的膜。
作为绝缘膜114，可以使用厚度为5nm以上且150nm以下，优选 为5nm以上且50nm以下的氧化硅、氧氮化硅等。
此外，优选使绝缘膜114中的缺陷量较少，典型的是，通过ESR (Electron SpinResonance：电子自旋共振)测量的起因于硅的悬空键 的g＝2.001处呈现的信号的自旋密度优选为3×1017spins/cm3以下。这是 因为若绝缘膜114的缺陷密度高，氧则与该缺陷键合，而使绝缘膜114 中的氧透过量减少。
在绝缘膜114中，有时从外部进入绝缘膜114的氧不是全部移动 到绝缘膜114的外部，而是其一部分残留在绝缘膜114的内部。另外， 有时在氧进入绝缘膜114的同时，绝缘膜114中含有的氧移动到绝缘 膜114的外部，而在绝缘膜114中发生氧的移动。在形成能够使氧透 过的氧化物绝缘膜作为绝缘膜114时，可以使从设置在绝缘膜114上 的绝缘膜116脱离的氧经由绝缘膜114移动到氧化物半导体膜108中。
此外，绝缘膜114可以使用起因于氮氧化物的态密度低的氧化物 绝缘膜形成。注意，该起因于氮氧化物的态密度有时会形成在氧化物 半导体膜的价带顶的能量(Ev_os)与氧化物半导体膜的导带底的能量 (Ec_os)之间。作为Ev_os和Ec_os之间的氮氧化物的态密度低的上述氧化 物绝缘膜，可以使用氮氧化物的释放量少的氧氮化硅膜或氮氧化物的 释放量少的氧氮化铝膜等。
此外，在热脱附谱分析中，氮氧化物的释放量少的氧氮化硅膜是 氨释放量比氮氧化物的释放量多的膜，典型的是氨释放量为1×1018个 /cm3以上且5×1019个/cm3以下。注意，该氨释放量为在进行膜表面温 度为50℃以上且650℃以下，优选为50℃以上且550℃以下的加热处 理时的释放量。
氮氧化物(NOx，x为0以上且2以下，优选为1以上且2以下)， 典型的是NO2或NO，在绝缘膜114等中形成能级。该能级位于氧化物 半导体膜108的能隙中。由此，当氮氧化物扩散到绝缘膜114与氧化 物半导体膜108的界面时，有时该能级在绝缘膜114一侧俘获电子。 其结果是，被俘获的电子留在绝缘膜114与氧化物半导体膜108的界 面附近，由此使晶体管的阈值电压向正方向漂移。
另外，当进行加热处理时，氮氧化物与氨及氧起反应。当进行加 热处理时，绝缘膜114所包含的氮氧化物与绝缘膜116所包含的氨起 反应，由此绝缘膜114所包含的氮氧化物减少。因此，在绝缘膜114 与氧化物半导体膜108的界面中不容易俘获电子。
通过作为绝缘膜114使用上述氧化物绝缘膜，可以降低晶体管的 阈值电压的漂移，从而可以降低晶体管的电特性的变动。
通过进行晶体管的制造工序的加热处理，典型的是300℃以上且 350℃以下的加热处理，在对绝缘膜114利用100K以下的ESR测得的 光谱中，观察到g值为2.037以上且2.039以下的第一信号、g值为2.001 以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第 三信号。在X带的ESR测定中，第一信号与第二信号之间的分割宽度 (splitwidth)及第二信号与第三信号之间的分割宽度大约为5mT。另 外，g值为2.037以上且2.039以下的第一信号、g值为2.001以上且 2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号 的自旋密度的总和低于1×1018spins/cm3，典型为1×1017spins/cm3以上且 低于1×1018spins/cm3。
在100K以下的ESR谱中，g值为2.037以上且2.039以下的第一 信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以 上且1.966以下的第三信号相当于起因于氮氧化物(NOx，x为0以上 且2以下，优选为1以上且2以下)的信号。作为氮氧化物的典型例子，有一氧化氮、二氧化氮等。就是说，g值为2.037以上且2.039以 下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为 1.964以上且1.966以下的第三信号的自旋密度的总数越少，氧化物绝 缘膜中的氮氧化物含量越少。
另外，对上述氧化物绝缘膜利用SIMS测得的氮浓度为 6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下利用使用硅烷 及一氧化二氮的PECVD法形成上述氧化物绝缘膜，可以形成致密且硬 度高的膜。
绝缘膜116使用氧含量超过化学计量组成的氧化物绝缘膜形成。 氧含量超过化学计量组成的氧化物绝缘膜由于被加热而其一部分的氧 脱离。通过TDS分析，氧含量超过化学计量组成的氧化物绝缘膜换算 为氧原子的氧的脱离量为1.0×1019atoms/cm3以上，优选为 3.0×1020atoms/cm3以上。注意，上述TDS分析时的膜的表面温度优选 为100℃以上且700℃以下或100℃以上且500℃以下。
作为绝缘膜116可以使用厚度为30nm以上且500nm以下，优选 为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜116中的缺陷量较少，典型的是，通过ESR 测量的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度低于 1.5×1018spins/cm3，更优选为1×1018spins/cm3以下。由于绝缘膜116与 绝缘膜114相比离氧化物半导体膜108更远，所以绝缘膜116的缺陷 密度也可以高于绝缘膜114。
另外，因为绝缘膜114、116可以使用相同种类材料形成，所以有 时无法明确地确认到绝缘膜114与绝缘膜116之间的界面。因此，在 本实施方式中，以虚线图示出绝缘膜114与绝缘膜116之间的界面。 注意，在本实施方式中，虽然说明绝缘膜114与绝缘膜116的两层结 构，但是不局限于此，例如，也可以采用绝缘膜114的单层结构。
绝缘膜118包含氮。另外，绝缘膜118包含氮及硅。此外，绝缘 膜118具有能够阻挡氧、氢、水、碱金属、碱土金属等的功能。通过 设置绝缘膜118，能够防止氧从氧化物半导体膜108扩散到外部，并且 能够防止绝缘膜114、116所包含的氧扩散到外部，还能够防止氢、水 等从外部侵入氧化物半导体膜108中。作为绝缘膜118，例如可以使用 氮化物绝缘膜。作为该氮化物绝缘膜，有氮化硅、氮氧化硅、氮化铝、 氮氧化铝等。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化 物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮 化物绝缘膜。作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜，有 氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化 钇膜、氧化铪膜、氧氮化铪膜等。
虽然上述所记载的导电膜、绝缘膜及氧化物半导体膜等各种膜可 以利用溅射法或PECVD法形成，但是也可以利用例如热CVD (Chemical Vapor Deposition：有机金属化学气相沉积)法形成。作为 热CVD法的例子，可以举出MOCVD(Metal Organic Chemical VaporDeposition：有机金属化学气相沉积)法。
由于热CVD法是不使用等离子体的成膜方法，因此具有不产生因 等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜：将源气体及氧化剂同 时供应到腔室内，将腔室内的压力设定为大气压或减压，使其在衬底 附近或在衬底上发生反应而沉积在衬底上。
另外，也可以以如下方法进行利用ALD法的成膜：将腔室内的压 力设定为大气压或减压，将用于反应的源气体依次引入腔室，并且按 该顺序反复地引入气体。例如，通过切换各开关阀(也称为高速阀) 来将两种以上的源气体依次供应到腔室内，为了防止多种源气体混合， 在引入第一源气体的同时或之后引入惰性气体(氩或氮等)等，然后 引入第二源气体。注意，当同时引入第一源气体及惰性气体时，惰性 气体被用作载流子气体，另外，可以在引入第二源气体的同时引入惰 性气体。另外，也可以不引入惰性气体而通过真空抽气将第一源气体 排出，然后引入第二源气体。第一源气体附着到衬底表面形成第一层， 之后引入的第二源气体与该第一层起反应，由此第二层层叠在第一层 上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的 厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根 据按顺序反复引入气体的次数来进行调节，因此，ALD法可以准确地 调节厚度而适用于制造微型FET。
通过MOCVD法等热CVD法可以形成上述实施方式所述的导电 膜、绝缘膜、氧化物半导体膜及金属氧化膜等各种膜，例如，当形成 In-Ga-Zn-O膜时，使用三甲基铟、三甲基镓及二甲基锌。三甲基铟的 化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。另外，二甲 基锌的化学式为Zn(CH3)2。另外，不局限于上述组合，也可以使用 三乙基镓(化学式为Ga(C2H5)3)代替三甲基镓，并使用二乙基锌(化 学式为Zn(C2H5)2)代替二甲基锌。
例如，在使用利用ALD法的成膜装置形成氧化铪膜时，使用如下 两种气体：通过使包含溶剂和铪前体化合物的液体(铪醇盐、四二甲 基酰胺铪(TDMAH)等铪酰胺)气化而得到的源气体；以及用作氧化 剂的臭氧(O3)。此外，四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。另外，作为其他材料液有四(乙基甲基酰胺)铪等。
例如，在使用利用ALD法的成膜装置形成氧化铝膜时，使用如下 两种气体：通过使包含溶剂和铝前体化合物的液体(三甲基铝(TMA) 等)气化而得到的源气体；以及用作氧化剂的H2O。此外，三甲基铝 的化学式为Al(CH3)3。另外，作为其他材料液有三(二甲基酰胺)铝、三异丁基铝、铝三(2，2，6，6-四甲基-3，5-庚二酮)等。
例如，在使用利用ALD法的成膜装置形成氧化硅膜时，使六氯乙 硅烷附着在被成膜面上，去除附着物所包含的氯，供应氧化性气体(O2、 一氧化二氮)的自由基使其与附着物起反应。
例如，在使用利用ALD法的成膜装置形成钨膜时，依次反复引入 WF6气体和B2H6气体形成初始钨膜，然后同时引入WF6气体和H2气 体形成钨膜。注意，也可以使用SiH4气体代替B2H6气体。
例如，在使用利用ALD法的成膜装置形成氧化物半导体膜如 In-Ga-Zn-O膜时，同时引入In(CH3)3气体和O3气体形成InO层，然 后依次反复引入Ga(CH3)3气体和O3气体形成GaO层，之后依次反 复引入Zn(CH3)2气体和O3气体形成ZnO层。注意，这些层的顺序 不局限于上述例子。此外，也可以混合这些气体来形成混合化合物层 如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意，虽然也可以使用利 用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选 使用不包含H的O3气体。另外，也可以使用In(C2H5)3气体代替In (CH3)3气体。也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。 也可以使用Zn(CH3)2气体。
〈半导体装置的结构实例2〉
接着，参照图3A至3C说明与图1A至1C所示的晶体管100不同 的结构实例。另外，当表示具有与上面所说明的功能相同的功能的部 分时有时使用相同的阴影线，而不特别附加附图标记。
图3A是作为本发明的一个方式的半导体装置的晶体管170的俯视 图，图3B相当于沿着图3A所示的点划线X1-X2的切断面的截面图， 图3C相当于沿着图3A所示的点划线Y1-Y2的切断面的截面图。
晶体管170包括：衬底102上的用作第一栅电极的导电膜104；衬 底102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝 缘膜107上的氧化物半导体膜108；氧化物半导体膜108上的绝缘膜 114；绝缘膜114上的绝缘膜116；与氧化物半导体膜108电连接的用 作源电极的导电膜112a；与氧化物半导体膜108电连接的用作漏电极 的导电膜112b；氧化物半导体膜108上的绝缘膜114；绝缘膜114上 的绝缘膜118；以及绝缘膜118上的导电膜120a及导电膜120b。绝缘 膜114、116、118具有晶体管170的第二栅极绝缘膜的功能。另外， 导电膜120a通过设置在绝缘膜114、116、118的开口部142c与导电膜 112b电连接。在晶体管170中，导电膜120a例如具有用于显示装置的 像素电极的功能。在晶体管170中，导电膜120b用作第二栅电极(也 称为背栅电极)。
如图3C所示，导电膜120b在设置于绝缘膜106、107、114、116、 118中的开口部142a、142b中连接于用作第一栅电极的导电膜104。 因此，对导电膜120b和导电膜104施加相同的电位。
另外，在本实施方式中例示出设置开口部142a、142b使导电膜120b 与导电膜104连接的结构，但是不局限于此。例如，也可以采用仅形 成开口部142a和开口部142b中的任一个而使导电膜120b与导电膜104 连接的结构，或者，不设置开口部142a和开口部142b而不使导电膜 120b与导电膜104连接的结构。当采用不使导电膜120b与导电膜104 连接的结构时，可以对导电膜120b和导电膜104分别施加不同的电位。
如图3B所示，氧化物半导体膜108位于与用作第一栅电极的导电 膜104及用作第二栅电极的导电膜120b相对的位置，夹在两个用作栅 电极的导电膜之间。用作第二栅电极的导电膜120b的沟道长度方向的 长度及沟道宽度方向的长度都大于氧化物半导体膜108的沟道长度方 向的长度及沟道宽度方向的长度，导电膜120b隔着绝缘膜114、116、 118覆盖整个氧化物半导体膜108。此外，由于用作第二栅电极的导电 膜120b与用作第一栅电极的导电膜104在设置于绝缘膜106、107、114、 116、118中的开口部142a、142b中连接，所以氧化物半导体膜108 的沟道宽度方向的侧面隔着绝缘膜114、116、118与用作第二栅电极 的导电膜120b相对。
换言之，在晶体管170的沟道宽度方向上，用作栅电极的导电膜 104和用作第二栅电极的导电膜120b在设置于用作栅极绝缘膜的绝缘 膜106、107及用作第二栅极绝缘膜的绝缘膜114、116、118中的开口 部中连接，同时导电膜104及导电膜120b隔着用作栅极绝缘膜的绝缘 膜106、107及用作第二栅极绝缘膜的绝缘膜114、116、118围绕氧化 物半导体膜108。
通过采用上述结构，利用用作栅电极的导电膜104及用作第二栅 电极的导电膜120b的电场电围绕晶体管170所包括的氧化物半导体膜 108。如晶体管170所示，可以将利用栅电极及第二栅电极的电场电围 绕形成有沟道区域的氧化物半导体膜的晶体管的装置结构称为 surrounded channel(s-channel：围绕沟道)结构。
因为晶体管170具有s-channel结构，所以可以使用用作栅电极的 导电膜104对氧化物半导体膜108有效地施加用来引起沟道的电场。 由此，晶体管170的电流驱动能力得到提高，从而可以得到高的通态 电流(on-state current)特性。此外，由于可以增加通态电流，所以可 以使晶体管170微型化。另外，由于晶体管170具有被用作栅电极的 导电膜104及用作第二栅电极的导电膜120b围绕的结构，所以可以提 高晶体管170的机械强度。
晶体管170的其他结构与上述晶体管100同样，并且发挥同样的 效果。
此外，根据本实施方式的晶体管可以自由地组合上述结构的各个。 例如，可以将图1A至1C所示的晶体管100用于显示装置的像素的晶 体管，而将图3A至3C所示的晶体管170用于显示装置的栅极驱动器 的晶体管。
〈半导体装置的制造方法1〉
接着，下面参照图4A至图6C详细地说明本发明的一个方式的半 导体装置的晶体管100的制造方法。图4A至图6C是说明半导体装置 的制造方法的截面图。
构成晶体管100的膜(绝缘膜、氧化物半导体膜、导电膜等)可 以通过溅射法、化学气相沉积(CVD)法、真空蒸镀法及脉冲激光沉 积(PLD)法形成。或者，可以通过涂敷法或印刷法形成。作为成膜 方法的典型例子，有溅射法、等离子体增强化学气相沉积(PECVD) 法，但也可以使用热CVD法。作为热CVD法的例子，也可以举出 MOCVD(有机金属化学气相沉积)法。
以如下方法进行利用热CVD法的成膜：将腔室内的压力设定为大 气压或减压，将源气体及氧化剂同时供应到腔室内，使其在衬底附近 或在衬底上发生反应而沉积在衬底上。由于热CVD法是不产生等离子 体的成膜方法，因此具有不产生因等离子体损伤所引起的缺陷的优点。
另外，以如下方法进行利用ALD法的成膜：将腔室内的压力设定 为大气压或减压，将用于反应的源气体依次引入腔室，并且按该顺序 反复地引入气体。例如，通过切换各开关阀(也称为高速阀)来将两 种以上的源气体依次供应到腔室内，为了防止多种源气体混合，在引 入第一源气体的同时或之后引入惰性气体(氩或氮等)等，然后引入 第二源气体。注意，当同时引入第一源气体及惰性气体时，惰性气体 被用作载流子气体，另外，可以在引入第二源气体的同时引入惰性气 体。另外，也可以不引入惰性气体而通过真空抽气将第一源气体排出， 然后引入第二源气体。第一源气体吸附到衬底表面形成第一单原子层， 之后引入的第二源气体与该第一单原子层起反应，由此第二单原子层 层叠在第一单原子层上而形成薄膜。
通过按该顺序反复多次地引入气体直到获得所希望的厚度为止， 可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反 复引入气体的次数来进行调节，因此，ALD法可以准确地调节厚度而 适用于制造微型晶体管。
首先，在衬底102上形成导电膜，通过光刻工序及蚀刻工序对该 导电膜进行加工，来形成用作第一栅电极的导电膜104。接着，在导电 膜104上形成用作第一栅极绝缘膜的绝缘膜106、107(参照图4A)。
用作栅电极的导电膜104可以通过溅射法、化学气相沉积(CVD) 法、真空蒸镀法、脉冲激光沉积(PLD)法形成。或者，可以通过涂 敷法或印刷法形成。作为成膜方法的典型例子，有溅射法、等离子体 增强化学气相沉积(PECVD)法，也可以利用如上所说明的有机金属化学气相沉积(MOCVD)法等热CVD法或原子层沉积(ALD)法。
在本实施方式中，作为衬底102使用玻璃衬底。作为用作第一栅 电极的导电膜104，通过溅射法形成厚度为100nm的钨膜。
通过溅射法、PECVD法、热CVD法、真空蒸镀法、PLD法等可 以形成用作栅极绝缘膜的绝缘膜106、107。在本实施方式中，作为绝 缘膜106，通过PECVD法形成厚度为400nm的氮化硅膜，作为绝缘膜 107形成厚度为50nm的氧氮化硅膜。
作为绝缘膜106，可以采用氮化硅膜的叠层结构。具体而言，作为 绝缘膜106，可以采用第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的 三层的叠层结构。该三层的叠层结构的一个例子为通过如下步骤可以 形成的。
在如下条件下可以形成厚度为50nm的第一氮化硅膜：例如，作为 源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为 100sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应 室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的 功率。
在如下条件下可以形成厚度为300nm的第二氮化硅膜：作为源气 体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为 2000sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反 应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
在如下条件下可以形成厚度为50nm的第三氮化硅膜：作为源气体 使用流量为200sccm的硅烷以及流量为5000sccm的氮，向PECVD装 置的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用 27.12MHz的高频电源供应2000W的功率。
另外，可以将形成上述第一氮化硅膜、第二氮化硅膜及第三氮化 硅膜时的衬底温度设定为350℃以下。
例如，在作为导电膜104使用包含铜(Cu)的导电膜的情况下， 通过作为绝缘膜106采用氮化硅膜的三层的叠层结构，发挥如下效果。
第一氮化硅膜可以抑制铜(Cu)元素从导电膜104扩散。第二氮 化硅膜具有释放氢的功能，可以提高用作栅极绝缘膜的绝缘膜的耐压。 第三氮化硅膜的氢的释放量少且可以抑制从第二氮化硅膜释放的氢的 扩散。
作为绝缘膜107，为了提高绝缘膜107与后面形成的氧化物半导体 膜108(更具体而言，第一氧化物半导体膜108a)的界面特性，优选 使用包含氧的绝缘膜形成。
接着，在绝缘膜107上形成第一氧化物半导体膜108a。然后，在 第一氧化物半导体膜108a上形成第二氧化物半导体膜108b(参照图 4B)。
在本实施方式中，使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝3： 1：2(原子个数比))并采用溅射法形成第一氧化物半导体膜，然后通 过在真空中使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝1：1：1.2(原 子个数比))并采用溅射法连续地形成第二氧化物半导体膜，形成叠层 的氧化物半导体膜。接着，通过光刻工序在该叠层的氧化物半导体膜上 形成掩模，将该叠层的氧化物半导体膜加工为所希望的区域，来形成 岛状的氧化物半导体膜108。
另外，在通过溅射法形成氧化物半导体膜108的情况下，作为溅 射气体，适当地使用稀有气体(典型的是氩)、氧、稀有气体和氧的混 合气体。此外，当采用混合气体时，优选增高相对于稀有气体的氧气 体比例。另外，需要进行溅射气体的高纯度化。例如，作为溅射气体 的氧气体或氩气体，使用露点为-40℃以下，优选为-80℃以下，更优选 为-100℃以下，进一步优选为-120℃以下的高纯度气体，由此能够尽可 能地防止水分等混入氧化物半导体膜108。
另外，在通过溅射法形成氧化物半导体膜108的情况下，在溅射 装置的腔室中，优选使用低温泵等吸附式真空抽气泵进行高真空抽气 (抽空到1×10-4Pa至5×10-7Pa左右)以尽可能地去除对氧化物半导体 膜108来说是杂质的水等。或者，优选组合涡轮分子泵和冷阱来防止 气体、尤其是包含碳或氢的气体从抽气系统倒流到腔室内。
接着，在绝缘膜107及氧化物半导体膜108a上形成用作源电极及 漏电极的导电膜112(参照图4C)。
在本实施方式中，作为导电膜112，通过溅射法形成依次层叠厚度 为50nm的钨膜和厚度为400nm的铝膜的叠层膜。虽然在本实施方式 中导电膜112采用两层的叠层结构，但是本发明不局限于此。例如， 导电膜112也可以采用依次层叠厚度为50nm的钨膜、厚度为400nm 的铝膜和厚度为100nm的钛膜的三层的叠层结构。
接着，在导电膜112上的所希望的区域中形成掩模140a、140b(参 照图4D)。
在本实施方式中，通过涂敷感光性树脂膜并采用光刻工序对该感 光性树脂膜进行图案化形成掩模140a、140b。
接着，在导电膜112及掩模140a、140b上使用蚀刻气体138对导 电膜112及第二氧化物半导体膜108b进行加工(参照图5A)。
在本实施方式中，使用干蚀刻装置对导电膜112及第二氧化物半 导体膜108b进行加工。但是，导电膜112的形成方法并不局限于此， 例如，可以将药液用于蚀刻气体138并使用湿蚀刻装置，对导电膜112 及第二氧化物半导体膜108b进行加工。注意，因为与使用湿蚀刻装置 对导电膜112及第二氧化物半导体膜108b进行加工时相比，使用干蚀 刻装置对导电膜112及第二氧化物半导体膜108b进行加工时可以形成 更微细的图案，所以使用干蚀刻装置是优选的。
接着，通过去除掩模140a、140b，形成第二氧化物半导体膜108b 上的用作源电极的导电膜112a及第二氧化物半导体膜108b上的用作 漏电极的导电膜112b。此外，氧化物半导体膜108是第一氧化物半导 体膜108a和第二氧化物半导体膜108b的叠层结构(参照图5B)。
另外，也可以从第二氧化物半导体膜108b及导电膜112a、112b 上涂敷药液清洗第二氧化物半导体膜108b的表面(背沟道一侧)。作 为该清洗方法，例如，可以举出使用磷酸等药液的清洗。通过使用磷 酸等药液进行清洗，可以去除附着于第二氧化物半导体膜108b表面的 杂质(例如，包含在导电膜112a、112b中的元素等)。注意，不一定需 要进行该清洗。根据情况可以不进行该清洗。
此外，在形成导电膜112a、112b时和/或在上述清洗工序中，其厚 度比第一氧化物半导体膜108a薄的第二区域形成在第二氧化物半导体 膜108b。
接着，在氧化物半导体膜108及导电膜112a、112b上形成绝缘膜 114、116(参照图5C)。
另外，优选的是，在形成绝缘膜114之后，在不暴露于大气的状 态下连续地形成绝缘膜116。在形成绝缘膜114之后，在不暴露于大气 的状态下，调节源气体的流量、压力、高频功率和衬底温度中的一个 以上以连续地形成绝缘膜116，由此可以在减少绝缘膜114与绝缘膜 116之间的界面的来源于大气成分的杂质浓度的同时使包含于绝缘膜 114及116中的氧移动到氧化物半导体膜108中，而可以减少氧化物半 导体膜108的氧缺陷量。
例如，作为绝缘膜114，通过PECVD法可以形成氧氮化硅膜。此 时，作为源气体，优选使用含有硅的沉积气体及氧化性气体。包含硅 的沉积气体的典型例子为硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为 氧化性气体，有一氧化二氮、二氧化氮等。另外，可以在如下条件下 利用PECVD法形成包含氮且缺陷量少的绝缘膜114：氧化性气体相对 于上述沉积气体的比例为大于20倍且小于100倍，优选为40倍以上 且80倍以下；并且处理室内的压力为低于100Pa，优选为50Pa以下。
在本实施方式中，作为绝缘膜114，在如下条件下利用PECVD法 形成氧氮化硅膜：保持衬底102的温度为220℃；作为源气体使用流量 为50sccm的硅烷及流量为2000sccm的一氧化二氮；处理室内的压力 为20Pa；并且供应到平行平板电极的高频功率为13.56MHz、100W(功 率密度为1.6×10-2W/cm2)。
作为绝缘膜116，在如下条件下形成氧化硅膜或氧氮化硅膜：将安 装在PECVD装置中的进行了真空抽气的处理室内的衬底的温度保持 为180℃以上且350℃以下，将源气体导入处理室中并将处理室内的压 力设定为100Pa以上且200Pa以下，并对设置在处理室内的电极供应 0.17W/cm2以上且0.5W/cm2以下，更优选为0.25W/cm2以上且 0.35W/cm2以下的高频功率。
在绝缘膜116的成膜条件中，在具有上述压力的反应室中供应具 有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得 到提高，氧自由基增加，且促进源气体的氧化，使得绝缘膜116中的 含氧量超过化学计量组成。另一方面，在上述衬底温度下形成的膜中， 由于硅与氧的键合力较弱，因此，因后面工序的加热处理而使膜中的 氧的一部分脱离。其结果是，可以形成氧含量超过化学计量组成且因 加热而氧的一部分脱离的氧化物绝缘膜。
此外，使用PECVD装置以180℃以上且350℃以下的温度进行形 成绝缘膜116的工序，并且优选的是，在晶体管100的制造工序中形 成绝缘膜116的工序的温度最高。例如，通过以350℃形成绝缘膜116， 将晶体管100直接形成于柔性衬底等上。
在绝缘膜116的形成工序中，绝缘膜114被用作氧化物半导体膜 108的保护膜。因此，可以在减少对氧化物半导体膜108造成的损伤的 同时使用功率密度高的高频功率形成绝缘膜116。
另外，在绝缘膜116的成膜条件中，通过增加相对于氧化性气体 的包含硅的沉积气体的流量，可以减少绝缘膜116中的缺陷量。典型 的是，能够形成缺陷量较少的氧化物绝缘层，其中通过ESR测量，在 起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度低于6×1017spins/cm3，优选为3×1017spins/cm3以下，更优选为 1.5×1017spins/cm3以下。由此能够提高晶体管的可靠性。
另外，也可以在形成绝缘膜114、116之后进行加热处理。通过该 加热处理，可以减少包含在绝缘膜114、116中的氮氧化物。另外，通 过该加热处理，可以将绝缘膜114、116中的氧的一部分移动到氧化物 半导体膜108中以减少氧化物半导体膜108中的氧缺陷量。
将对绝缘膜114、116进行的加热处理的温度典型地设定为150℃ 以上且350℃以下。加热处理可以在氮、氧、超干燥空气(含水量为 20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或稀有 气体(氩、氦等)的气氛下进行。上述氮、氧、超干燥空气或稀有气体优选不含有氢、水等。该加热处理可以使用电炉、RTA装置等来进 行。
在本实施方式中，在氮气氛下，以350℃进行一个小时的加热处理。 注意，在形成晶体管100的工序中形成绝缘膜116的温度最高，即可。 也可以在不同的工序中进行与形成绝缘膜116的温度同等的温度的加 热处理。
接着，在绝缘膜116上形成氧化物导电膜131(参照图5D)。
氧化物导电膜131具有氧和金属(选自铟、锌、钛、铝、钨、钽 和钼中的一个以上)。
作为氧化物导电膜131的一个例子，可以使用氧氮化钽膜、氧化 钛膜、铟锡氧化物(下面也称为ITO)膜、氧化铝膜、氧化物半导体 膜(例如，IGZO膜(In：Ga：Zn＝1：4：5(原子个数比))等)。此外， 可以通过溅射法形成氧化物导电膜131。另外，氧化物导电膜131的厚 度优选为1nm以上且20nm以下或2nm以上且10nm以下。在本实施 方式中，作为氧化物导电膜131使用厚度为5nm的添加有氧化硅的铟 锡氧化物(下面称为ITSO)。
接着，经过氧化物导电膜131对绝缘膜114、116及氧化物半导体 膜108添加氧139(参照图6A)。
作为经过氧化物导电膜131对绝缘膜114、116以及氧化物半导体 膜108添加氧139的方法，有离子掺杂法、离子注入法、等离子体处 理法等。另外，当添加氧139时，通过对衬底一侧施加偏压可以有效 地对绝缘膜114、116以及氧化物半导体膜108添加氧139。作为该偏 压，例如将功率密度设定为1W/cm2以上且5W/cm2以下即可。通过在 绝缘膜116上设置氧化物导电膜131添加氧，氧化物导电膜131被用 作抑制氧从绝缘膜116脱离的保护膜。由此，可以对绝缘膜114、116 以及氧化物半导体膜108添加更多的氧。
接着，使用蚀刻剂142去除氧化物导电膜131(参照图6B)。
作为氧化物导电膜131的去除方法，可以举出干蚀刻法、湿蚀刻 法或组合干蚀刻法和湿蚀刻法的方法等。注意，干蚀刻法时的蚀刻剂 142是蚀刻气体，湿蚀刻法时的蚀刻剂142是药液。在本实施方式中， 使用湿蚀刻法去除氧化物导电膜131。
接着，在绝缘膜116上形成绝缘膜118(参照图6C)。
另外，通过在形成绝缘膜118之前或者在形成绝缘膜118之后进 行加热处理，也可以使包含于绝缘膜114、116中的过剩氧扩散到氧化 物半导体膜108中，来填补氧化物半导体膜108中的氧缺陷。或者， 通过进行加热形成绝缘膜118，也可以使包含于绝缘膜114、116中的 过剩氧扩散到氧化物半导体膜108中，来填补氧化物半导体膜108中 的氧缺陷。
在通过PECVD法形成绝缘膜118的情况下，通过将衬底温度设定 为180℃以上且350℃以下，可以形成致密的膜，所以是优选的。
例如，当作为绝缘膜118利用PECVD法形成氮化硅膜时，作为源 气体优选使用包含硅的沉积气体、氮及氨。通过使用与氮相比少量的 氨，在等离子体中氨离解而产生活性种。该活性种切断包含在包含硅 的沉积气体中的硅与氢的键合及氮的三键。其结果是，可以促进硅与 氮的键合，而可以形成硅与氢的键合较少、缺陷较少且致密的氮化硅 膜。另一方面，在相对于氮的氨量多时，包含硅的沉积气体及氮的分 解不进展，硅与氢的键合残留，导致形成缺陷较多且不致密的氮化硅 膜。由此，在源气体中，将相对于氨的氮的流量比设定为5以上且50 以下，优选设定为10以上且50以下。
在本实施方式中，作为绝缘膜118，通过利用PECVD装置并使用 硅烷、氮及氨的源气体，形成厚度为50nm的氮化硅膜。硅烷的流量为 50sccm，氮的流量为5000sccm，氨的流量为100sccm。将处理室的压 力设定为100Pa，将衬底温度设定为350℃，使用27.12MHz的高频电 源对平行平板电极供应1000W的高频功率。PECVD装置是电极面积 为6000cm2的平行平板型PECVD装置，将所供应的电功率的换算为每 单位面积的功率(功率密度)为1.7×10-1W/cm2。
可以通过上述工序形成图1A至1C所示的晶体管100。
〈半导体装置的制造方法2〉
下面，参照图7A至7H对作为本发明的一个方式的晶体管170的 制造方法进行详细的说明。图7A至7H是说明半导体装置的制造方法 的截面图。此外，图7A、7C、7E、7G示出形成晶体管170中的沿着 沟道长度方向的截面图，图7B、7D、7F、7H示出形成晶体管170中 的沿着沟道宽度方向的截面图。
首先，进行与上述晶体管100的制造方法同样的工序(图4A至图 6C所示的工序)，在衬底102上形成导电膜104、绝缘膜106、107、 氧化物半导体膜108、导电膜112a、112b以及绝缘膜114、116、118 (参照图7A和7B)。
接着，通过光刻工序在绝缘膜118上形成掩模，在绝缘膜114、116、 118的所希望的区域中形成开口部142c。此外，通过光刻工序在绝缘 膜118上形成掩模，在绝缘膜106、107、114、116、118的所希望的区 域中形成开口部142a、142b。开口部142c以到达导电膜112b的方式 形成。此外，开口部142a、142b以都到达导电膜104的方式形成(参 照图7C和7D)。
另外，开口部142a、142b及开口部142c既可以以相同工序形成 又可以以不同工序形成。当在相同的工序中形成开口部142a、142b及 开口部142c时，例如可以使用灰色调掩模或半色调掩模形成。另外， 也可以分为多次形成开口部142a、142b。例如，也可以加工绝缘膜106、 107，然后加工绝缘膜114、116、118。
接着，以覆盖开口部142a、142b、142c的方式在绝缘膜118上形 成导电膜120(参照图7E和7F)。
作为导电膜120，例如可以使用包含选自铟(In)、锌(Zn)和锡 (Sn)中的一种的材料。导电膜120尤其可以使用包含氧化钨的铟氧 化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化 钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物、添加有氧化硅的 铟锡氧化物(ITSO)等透光导电材料。此外，例如可以使用溅射法形 成导电膜120。在本实施方式中，通过溅射法形成厚度为110nm的ITSO 膜。
接着，通过光刻工序在导电膜120上形成掩模，将导电膜112加 工为所希望的形状，来形成导电膜120a、120b(参照图7G和7H)。
作为导电膜120a、120b的形成方法，可以举出干蚀刻法、湿蚀刻 法或组合干蚀刻法和湿蚀刻法的方法等。在本实施方式中，使用湿蚀 刻法将导电膜120加工为导电膜120a、120b。
通过上述步骤，可以制造图3A至3C所示的晶体管170。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、 方法适当地组合而使用。
实施方式2
在本实施方式中，以下详细地说明本发明的一个方式的半导体装 置所包括的氧化物半导体的结构。
〈氧化物半导体的结构〉
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。 作为非单晶氧化物半导体有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)、多晶氧化物半导 体、nc-OS(nanocrystalline Oxide Semiconductor：纳米晶氧化物半导体)、 a-like OS(amorphous like Oxide Semiconductor：类非晶氧化物半导体) 以及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶 氧化物半导体。作为结晶氧化物半导体有单晶氧化物半导体、 CAAC-OS、多晶氧化物半导体以及nc-OS等。
作为非晶结构的定义，一般而言，已知：它处于亚稳态并没有被 固定化，具有各向同性而不具有不均匀结构等。也可以换句话说为非 晶结构的键角不固定，具有短程有序性而不具有长程有序性。
从相反的观点来看，不能将实质上稳定的氧化物半导体称为完全 非晶(completely amorphous)氧化物半导体。另外，不能将不具有各 向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完 全非晶氧化物半导体。注意，a-like OS在微小区域中具有周期结构， 但是同时具有空洞(也称为void)，并具有不稳定结构。因此，a-likeOS 在物性上近乎于非晶氧化物半导体。
〈CAAC-OS〉
首先，对CAAC-OS进行说明。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物 半导体之一。
在利用透射电子显微镜(TEM：Transmission Electron Microscope) 观察所得到的CAAC-OS的明视场图像与衍射图案的复合分析图像(也 称为高分辨率TEM图像)中，观察到多个颗粒。然而，在高分辨率 TEM图像中，观察不到颗粒与颗粒之间的明确的边界，即晶界(grain boundary)。因此，可以说在CAAC-OS中，不容易发生起因于晶界的 电子迁移率的降低。
下面，对利用TEM观察的CAAC-OS进行说明。图34A示出从大 致平行于样品面的方向观察所得到的CAAC-OS的截面的高分辨率 TEM图像。利用球面像差校正(SphericalAberration Corrector)功能得 到高分辨率TEM图像。将利用球面像差校正功能所得到的高分辨率 TEM图像特别称为Cs校正高分辨率TEM图像。例如可以使用日本电 子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等得 到Cs校正高分辨率TEM图像。
图34B示出将图34A中的区域(1)放大的Cs校正高分辨率TEM 图像。由图34B可以确认到在颗粒中金属原子排列为层状。各金属原 子层具有反映了形成CAAC-OS膜的面(也称为被形成面)或CAAC-OS 的顶面的凸凹的配置并以平行于CAAC-OS的被形成面或顶面的方式 排列。
如图34B所示，CAAC-OS具有特有的原子排列。图34C是以辅 助线示出特有的原子排列的图。由图34B和图34C可知，一个颗粒的 尺寸为1nm以上或者3nm以上，由颗粒与颗粒之间的倾斜产生的空隙 的尺寸为0.8nm左右。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。 注意，也可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals：c轴取向纳米晶)的氧化物半导体。
在此，根据Cs校正高分辨率TEM图像，将衬底5120上的 CAAC-OS的颗粒5100的配置示意性地表示为堆积砖块或块体的结构 (参照图34D)。在图34C中观察到的在颗粒与颗粒之间产生倾斜的部 分相当于图34D所示的区域5161。
此外，图35A示出从大致垂直于样品面的方向观察所得到的 CAAC-OS的平面的Cs校正高分辨率TEM图像。图35B、图35C和 图35D分别示出将图35A中的区域(1)、区域(2)和区域(3)放大 的Cs校正高分辨率TEM图像。由图35B、图35C和图35D可知在颗 粒中金属原子排列为三角形状、四角形状或六角形状。但是，在不同 的颗粒之间金属原子的排列没有规律性。
接着，说明使用X射线衍射(XRD：X-Ray Diffraction)进行分析 的CAAC-OS。例如，当利用out-of-plane(面外)法分析包含InGaZnO4结晶的CAAC-OS的结构时，如图36A所示，在衍射角(2θ)为31° 附近时常出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面， 由此可知CAAC-OS中的结晶具有c轴取向性，并且c轴朝向大致垂直 于被形成面或顶面的方向。
注意，当利用out-of-plane法分析CAAC-OS的结构时，除了2θ为 31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附 近的峰值表示CAAC-OS中的一部分包含不具有c轴取向性的结晶。优 选的是，在利用out-of-plane法分析的CAAC-OS的结构中，在2θ为31° 附近时出现峰值而在2θ为36°附近时不出现峰值。
另一方面，当利用从大致垂直于c轴的方向使X射线入射到样品 的in-plane(面内)法分析CAAC-OS的结构时，在2θ为56°附近时出 现峰值。该峰值来源于InGaZnO4结晶的(110)面。在CAAC-OS中， 即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样 品的条件下进行分析(φ扫描)，也如图36B所示的那样观察不到明确 的峰值。相比之下，在InGaZnO4的单晶氧化物半导体中，在将2θ固定 为56°附近来进行φ扫描时，如图36C所示的那样观察到来源于相等于 (110)面的结晶面的六个峰值。因此，由使用XRD的结构分析可以 确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着，说明利用电子衍射进行分析的CAAC-OS。例如，当对包含 InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为 300nm的电子束时，可能会获得图37A所示的衍射图案(也称为选区 透射电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此，由电子衍射也可知CAAC-OS所包含的颗粒 具有c轴取向性，并且c轴朝向大致垂直于被形成面或顶面的方向。 另一方面，图37B示出对相同的样品在垂直于样品面的方向上入射束 径为300nm的电子束时的衍射图案。由图37B观察到环状的衍射图案。因此，由电子衍射也可知CAAC-OS所包含的颗粒的a轴和b轴不具有 取向性。可以认为图37B中的第一环起因于InGaZnO4结晶的(010) 面和(100)面等。另外，可以认为图37B中的第二环起因于(110) 面等。
如上所述，CAAC-OS是结晶性高的氧化物半导体。因为氧化物半 导体的结晶性有时因杂质的混入或缺陷的生成等而降低，所以从相反 的观点来看，可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化 物半导体。
另外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、 碳、硅和过渡金属元素等。例如，与氧的键合力比构成氧化物半导体 的金属元素强的硅等元素会夺取氧化物半导体中的氧，由此打乱氧化 物半导体的原子排列，导致结晶性下降。另外，由于铁或镍等的重金 属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化 物半导体的原子排列，导致结晶性下降。
当氧化物半导体包含杂质或缺陷时，其特性有时因光或热等会发 生变动。例如，包含于氧化物半导体的杂质有时会成为载流子陷阱或 载流子发生源。另外，氧化物半导体中的氧缺陷有时会成为载流子陷 阱或因俘获氢而成为载流子发生源。
杂质及氧缺陷少的CAAC-OS是载流子密度低的氧化物半导体。 将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物 半导体。CAAC-OS的杂质浓度和缺陷态密度低。即，可以说CAAC-OS 是具有稳定特性的氧化物半导体。
〈nc-OS〉
接着说明nc-OS。
在nc-OS的高分辨率TEM图像中有能够观察到结晶部的区域和观 察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸大多为1nm 以上且10nm以下或1nm以上。注意，有时将其结晶部的尺寸大于10nm 且是100nm以下的氧化物半导体称为微晶氧化物半导体。例如，在 nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意， 纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将 nc-OS的结晶部称为颗粒。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域， 特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外， nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体 中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS 或非晶氧化物半导体没有差别。例如，当利用使用束径比颗粒大的X 射线的out-of-plane法对nc-OS进行结构分析时，检测不到表示结晶面 的峰值。在使用束径比颗粒大(例如，50nm以上)的电子射线对nc-OS 进行电子衍射时，观察到类似光晕图案的衍射图案。另一方面，在使 用束径近于颗粒或者比颗粒小的电子射线对nc-OS进行纳米束电子衍 射时，观察到斑点。另外，在nc-OS的纳米束电子衍射图案中，有时 观察到如圆圈那样的(环状的)亮度高的区域。而且，在nc-OS的纳 米束电子衍射图案中，有时还观察到环状的区域内的多个斑点。
如此，由于在颗粒(纳米晶)之间结晶取向都没有规律性，所以 也可以将nc-OS称为包含RANC(Random Aligned nanocrystals：无规 取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals： 无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此， nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。但是，在 nc-OS中的不同的颗粒之间观察不到结晶取向的规律性。所以，nc-OS 的缺陷态密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧 化物半导体。
在a-like OS的高分辨率TEM图像中有时观察到空洞。另外，在 高分辨率TEM图像中，有能够明确地观察到结晶部的区域和不能观察 到结晶部的区域。
由于a-like OS包含空洞，所以其结构不稳定。为了证明与 CAAC-OS及nc-OS相比a-like OS具有不稳定的结构，下面示出电子 照射所导致的结构变化。
作为进行电子照射的样品，准备a-like OS(记载为样品A)、nc-OS (记载为样品B)和CAAC-OS(记载为样品C)。每个样品都是In-Ga-Zn 氧化物。
首先，取得各样品的高分辨率截面TEM图像。由高分辨率截面 TEM图像可知，每个样品都具有结晶部。
注意，如下那样决定将哪个部分作为一个结晶部。例如，已知 InGaZnO4结晶的单位晶格具有包括三个In-O层和六个Ga-Zn-O层的九 个层在c轴方向上以层状层叠的结构。这些彼此靠近的层的间隔与 (009)面的晶格表面间隔(也称为d值)是几乎相等的，由结晶结构 分析求出其值为0.29nm。由此，可以将晶格条纹的间隔为0.28nm以上 且0.30nm以下的部分作为InGaZnO4结晶部。每个晶格条纹对应于 InGaZnO4结晶的a-b面。
图38示出调查了各样品的结晶部(22个部分至45个部分)的平 均尺寸的例子。注意，结晶部尺寸对应于上述晶格条纹的长度。由图 38可知，在a-like OS中，结晶部根据电子的累积照射量逐渐变大。具 体而言，如图38中的(1)所示，可知在利用TEM的观察初期尺寸为 1.2nm左右的结晶部(也称为初始晶核)在累积照射量为4.2×108e-/nm2时生长到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在开始电 子照射时到电子的累积照射量为4.2×108e-/nm2的范围内，结晶部的尺 寸都没有变化。具体而言，如图38中的(2)及(3)所示，可知无论 电子的累积照射量如何，nc-OS及CAAC-OS的平均结晶部尺寸都分别 为1.4nm左右及2.1nm左右。
如此，有时电子照射引起a-like OS中的结晶部的生长。另一方面， 可知在nc-OS和CAAC-OS中，几乎没有电子照射所引起的结晶部的 生长。也就是说，a-like OS与CAAC-OS及nc-OS相比具有不稳定的 结构。
另外，由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS 低。具体地，a-like OS的密度为具有相同组成的单晶氧化物半导体的 78.6％以上且小于92.3％。nc-OS的密度及CAAC-OS的密度为具有相 同组成的单晶氧化物半导体的92.3％以上且小于100％。注意，难以形 成密度小于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在原子个数比满足In：Ga：Zn＝1：1：1的氧化物半导体中， 具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如， 在原子个数比满足In：Ga：Zn＝1：1：1的氧化物半导体中，a-like OS 的密度为5.0g/cm3以上且小于5.9g/cm3。另外，例如，在原子个数比满 足In：Ga：Zn＝1：1：1的氧化物半导体中，nc-OS的密度和CAAC-OS 的密度为5.9g/cm3以上且小于6.3g/cm3。
注意，有时不存在相同组成的单晶氧化物半导体。此时，通过以 任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希 望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半 导体的组合比例使用加权平均计算出相当于所希望的组成的单晶氧化 物半导体的密度即可。注意，优选尽可能减少所组合的单晶氧化物半 导体的种类来计算密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化 物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和 CAAC-OS中的两种以上的叠层膜。
〈成膜模型〉
下面对CAAC-OS和nc-OS的成膜模型的一个例子进行说明。
图39A是示出利用溅射法形成CAAC-OS的状况的成膜室内的示 意图。
靶材5130被粘合到垫板上。在隔着垫板与靶材5130相对的位置 配置多个磁体。由该多个磁体产生磁场。对于磁体的配置或结构等， 参照上述成膜室的记载。利用磁体的磁场提高成膜速度的溅射法被称 为磁控溅射法。
靶材5130具有多晶结构，其中至少一个晶粒包括劈开面。
作为一个例子，对包含In-Ga-Zn氧化物的靶材5130的劈开面进行 说明。图40A示出靶材5130所包含的InGaZnO4结晶的结构。注意， 图40A示出使c轴朝上并从平行于b轴的方向观察InGaZnO4结晶时的 结构。
由图40A可知，在靠近的两个Ga-Zn-O层中，每个层中的氧原子 彼此配置得很近。并且，通过氧原子具有负电荷，靠近的两个Ga-Zn-O 层相互排斥。其结果是，InGaZnO4结晶在靠近的两个Ga-Zn-O层之间 具有劈开面。
衬底5120以与靶材5130相对的方式配置，其距离d(也称为靶材 与衬底之间的距离(T-S间距离))为0.01m以上且1m以下，优选为 0.02m以上且0.5m以下。成膜室内几乎被成膜气体(例如，氧、氩或 包含5vol％以上的氧的混合气体)充满，并且成膜室内的压力被控制为 0.01Pa以上且100Pa以下，优选为0.1Pa以上且10Pa以下。在此，通 过对靶材5130施加一定程度以上的电压，开始放电且确认到等离子体。 由磁场在靶材5130附近形成高密度等离子体区域。在高密度等离子体 区域中，因成膜气体的离子化而产生离子5101。离子5101例如是氧的 阳离子(O+)或氩的阳离子(Ar+)等。
离子5101由电场向靶材5130一侧被加速而碰撞到靶材5130。此 时，平板状或颗粒状的溅射粒子的颗粒5100a和颗粒5100b从劈开面 剥离而溅出。注意，颗粒5100a和颗粒5100b的结构有时会因离子5101 碰撞的冲击而产生畸变。
颗粒5100a是具有三角形(例如正三角形)的平面的平板状或颗 粒状的溅射粒子。颗粒5100b是具有六角形(例如正六角形)的平面 的平板状或颗粒状的溅射粒子。注意，将颗粒5100a和颗粒5100b等 平板状或颗粒状的溅射粒子总称为颗粒5100。颗粒5100的平面的形状 不局限于三角形或六角形。例如，有时为组合多个三角形的形状。例 如，还有时为组合两个三角形(例如正三角形)的四角形(例如菱形)。
根据成膜气体的种类等决定颗粒5100的厚度。颗粒5100的厚度 优选为均匀的，其理由在后面说明。另外，与厚度大的色子状相比， 溅射粒子优选为厚度小的颗粒状。例如，颗粒5100的厚度为0.4nm以 上且1nm以下，优选为0.6nm以上且0.8nm以下。另外，例如，颗粒5100的宽度为1nm以上且3nm以下，优选为1.2nm以上且2.5nm以下。 颗粒5100相当于在上述图38中的(1)所说明的初始晶核。例如，在 使离子5101碰撞包含In-Ga-Zn氧化物的靶材5130的情况下，如图40B 所示，包含Ga-Zn-O层、In-O层和Ga-Zn-O层的三个层的颗粒5100溅出来。注意，图40C示出从平行于c轴的方向观察颗粒5100时的结 构。因此，也可以将颗粒5100的结构称为包含两个Ga-Zn-O层(面包 片)和In-O层(馅)的纳米尺寸的三明治结构。
有时颗粒5100在穿过等离子体时接收电荷，因此其侧面带负电或 带正电。颗粒5100在其侧面具有氧原子，该氧原子有可能带负电。如 此，因侧面带相同极性的电荷而电荷相互排斥，从而可以维持平板形 状。当CAAC-OS是In-Ga-Zn氧化物时，与铟原子键合的氧原子有可 能带负电。或者，与铟原子、镓原子或锌原子键合的氧原子有可能带 负电。另外，有时颗粒5100在穿过等离子体时与铟原子、镓原子、锌 原子和氧原子等键合而生长。这相当于上述图38中的(2)和(1)的 尺寸的差异。在此，当衬底5120的温度为室温左右时，颗粒5100不 再继续生长，因此成为nc-OS(参照图39B)。由于能够进行成膜的温 度为室温左右，即使衬底5120的面积大也能够形成nc-OS。注意，为 了使颗粒5100在等离子体中生长，提高溅射法中的成膜功率是有效的。 通过提高成膜功率，可以使颗粒5100的结构稳定。
如图39A和图39B所示，例如颗粒5100像风筝那样在等离子体 中飞着，并轻飘飘地飞到衬底5120上。由于颗粒5100带有电荷，所 以在它靠近其他颗粒5100已沉积的区域时产生斥力。在此，在衬底 5120的顶面产生平行于衬底5120顶面的磁场(也称为水平磁场)。另外，由于在衬底5120与靶材5130之间有电位差，所以电流从衬底5120 向靶材5130流过。因此，颗粒5100在衬底5120顶面受到由磁场和电 流的作用引起的力量(洛伦兹力)。这可以由弗莱明左手定则得到解释。
颗粒5100的质量比一个原子大。因此，为了在衬底5120顶面移 动，重要的是从外部施加某些力量。该力量之一有可能是由磁场和电 流的作用产生的力量。为了增大施加到颗粒5100的力量，优选在衬底 5120顶面设置平行于衬底5120顶面的磁场为10G以上，优选为20G 以上，更优选为30G以上，进一步优选为50G以上的区域。或者，优 选在衬底5120顶面设置平行于衬底5120顶面的磁场为垂直于衬底 5120顶面的磁场的1.5倍以上，优选为2倍以上，更优选为3倍以上， 进一步优选为5倍以上的区域。
此时，通过磁体或/和衬底5120相对地移动或旋转，衬底5120顶 面的水平磁场的方向不断地变化。因此，在衬底5120顶面，颗粒5100 受到各种方向的力量而可以向各种方向移动。
另外，如图39A所示，当衬底5120被加热时，颗粒5100与衬底 5120之间的由摩擦等引起的电阻小。其结果是，颗粒5100在衬底5120 顶面滑翔。颗粒5100的移动发生在使其平板面朝向衬底5120的状态 下。然后，当颗粒5100到达已沉积的其他颗粒5100的侧面时，它们 的侧面彼此键合。此时，颗粒5100的侧面的氧原子脱离。CAAC-OS 中的氧缺陷有时被所脱离的氧原子填补，因此CAAC-OS具有低缺陷 态密度。注意，衬底5120的顶面温度例如为100℃以上且小于500℃、 150℃以上且小于450℃或170℃以上且小于400℃即可。也就是说，即 使衬底5120的面积大也能够形成CAAC-OS。
另外，通过在衬底5120上加热颗粒5100，原子重新排列，从而离 子5101的碰撞所引起的结构畸变得到缓和。畸变得到缓和的颗粒5100 几乎成为单晶。由于颗粒5100几乎成为单晶，即使颗粒5100在彼此 键合之后被加热也几乎不会发生颗粒5100本身的伸缩。因此，不会发 生颗粒5100之间的空隙扩大导致晶界等缺陷的形成而成为裂缝 (crevasse)的情况。
CAAC-OS不是如一张平板的单晶氧化物半导体，而是具有如砖块 或块体堆积起来那样的颗粒5100(纳米晶)的集合体的排列的结构。 另外，它们之间没有晶界。因此，即使因成膜时的加热、成膜后的加 热或弯曲等而发生CAAC-OS的收缩等变形，也能够缓和局部应力或 解除畸变。因此，这是适合具有柔性的半导体装置的结构。注意，nc-OS 具有颗粒5100(纳米晶)无序地堆积起来那样的排列。
当使离子碰撞靶材时，有时不仅是颗粒，氧化锌等也溅出来。氧 化锌比颗粒轻，因此先到达衬底5120的顶面。并且形成0.1nm以上且 10nm以下、0.2nm以上且5nm以下或0.5nm以上且2nm以下的氧化 锌层5102。图41A至图41D示出截面示意图。
如图41A所示，在氧化锌层5102上沉积颗粒5105a和颗粒5105b。 在此，颗粒5105a和颗粒5105b的侧面彼此接触。另外，颗粒5105c 在沉积到颗粒5105b上后，在颗粒5105b上滑动。此外，在颗粒5105a 的其他侧面上，与氧化锌一起从靶材溅出来的多个粒子5103因对衬底 5120的加热而晶化，由此形成区域5105a1。注意，多个粒子5103有 可能包含氧、锌、铟和镓等。
然后，如图41B所示，区域5105a1与颗粒5105a变为一体而成为 颗粒5105a2。另外，颗粒5105c的侧面与颗粒5105b的其他侧面接触。
接着，如图41C所示，颗粒5105d在沉积到颗粒5105a2上和颗粒 5105b上后，在颗粒5105a2上和颗粒5105b上滑动。另外，颗粒5105e 在氧化锌层5102上向颗粒5105c的其他侧面滑动。
然后，如图41D所示，颗粒5105d的侧面与颗粒5105a2的侧面接 触。另外，颗粒5105e的侧面与颗粒5105c的其他侧面接触。此外， 在颗粒5105d的其他侧面上，与氧化锌一起从靶材溅出来的多个粒子 5103因衬底5120的加热而晶化，由此形成区域5105d1。
如上所述，通过所沉积的颗粒彼此接触，并且在颗粒的侧面发生 结晶生长，在衬底5120上形成CAAC-OS。因此，CAAC-OS的颗粒的 每一个都比nc-OS的颗粒大。这对应于上述图38中的(3)和(2)的 尺寸的差异。
当颗粒5100之间的空隙极小时，有时仿佛形成有一个大颗粒。大 颗粒具有单晶结构。例如，从顶面看来大颗粒的尺寸有时为10nm以上 且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。 因此，当晶体管的沟道形成区域比大颗粒小时，可以将具有单晶结构 的区域用作沟道形成区域。另外，当颗粒变大时，有时可以将具有单 晶结构的区域用作晶体管的沟道形成区域、源区域和漏区域。
如此，通过晶体管的沟道形成区域等形成在具有单晶结构的区域 中，有时可以提高晶体管的频率特性。
如上述模型那样，可以认为颗粒5100沉积到衬底5120上。因此， 可知即使被形成面不具有结晶结构，也能够形成CAAC-OS，这是与外 延生长不同的。例如，即使衬底5120的顶面(被形成面)结构为非晶 结构(例如非晶氧化硅)，也能够形成CAAC-OS。
另外，可知即使作为被形成面的衬底5120顶面具有凹凸，在 CAAC-OS中颗粒5100也根据衬底5120顶面的形状排列。例如，当衬 底5120的顶面在原子级别上平坦时，颗粒5100以使其平行于ab面的 平板面朝下的方式排列。并且，通过层叠n个(n是自然数)该层，可 以得到CAAC-OS。
另一方面，在衬底5120的顶面具有凹凸的情况下，CAAC-OS也 具有颗粒5100沿凸面排列的层层叠为n个(n是自然数)层的结构。 由于衬底5120具有凹凸，在CAAC-OS中有时容易在颗粒5100之间 产生空隙。注意，由于在颗粒5100之间产生分子间力，所以即使有凹凸，颗粒也以尽可能地减小它们之间的空隙的方式排列。因此，即使 有凹凸也可以得到结晶性高的CAAC-OS。
因此，CAAC-OS不需要激光晶化，并且在大面积的玻璃衬底等上 也能够均匀地进行成膜。
因为根据这样的模型形成CAAC-OS，所以溅射粒子优选为厚度小 的颗粒状。注意，当溅射粒子为厚度大的色子状时，朝向衬底5120上 的面不固定，所以有时不能使厚度或结晶的取向均匀。
根据上述成膜模型，即使在具有非晶结构的被形成面上也可以形 成结晶性高的CAAC-OS。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组 合而使用。
实施方式3
在本实施方式中，使用图8至图10说明包括在前面的实施方式中 例示的晶体管的显示装置的一个例子。
图8是示出显示装置的一个例子的俯视图。图8所示的显示装置 700包括：设置在第一衬底701上的像素部702；设置在第一衬底701 上的源极驱动电路部704及栅极驱动电路部706；以围绕像素部702、 源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712； 以及以与第一衬底701对置的方式设置的第二衬底705。注意，由密封 剂712密封第一衬底701及第二衬底705。也就是说，像素部702、源 极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712 及第二衬底705密封。注意，虽然在图8中未图示，但是在第一衬底 701与第二衬底705之间设置有显示元件。
另外，在显示装置700中，在第一衬底701上的不由密封剂712 围绕的区域中设置有分别电连接于像素部702、源极驱动电路部704 及栅极驱动电路部706的FPC(Flexibleprinted circuit：柔性印刷电路) 端子部708。另外，FPC端子部708连接于FPC716，并且通过FPC716 对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信 号等。另外，像素部702、源极驱动电路部704、栅极驱动电路部706 以及FPC端子部708各与信号线710连接。由FPC716供应的各种信 号等是通过信号线710供应到像素部702、源极驱动电路部704、栅极 驱动电路部706以及FPC端子部708的。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。另 外，作为显示装置700，虽然示出将源极驱动电路部704及栅极驱动电 路部706形成在与像素部702相同的第一衬底701上的例子，但是并 不局限于该结构。例如，可以只将栅极驱动电路部706形成在第一衬 底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。 此时，也可以采用将形成有源极驱动电路或栅极驱动电路等的衬底(例 如，由单晶半导体膜、多晶半导体膜形成的驱动电路衬底)安装于第 一衬底701的结构。另外，对另行形成的驱动电路衬底的连接方法没 有特别的限制，而可以采用COG(Chip On Glass：玻璃覆晶)方法、 引线键合方法等。
另外，显示装置700所包括的像素部702、源极驱动电路部704 及栅极驱动电路部706包括多个晶体管，作为该晶体管可以适用本发 明的任一个方式的半导体装置的晶体管。
另外，显示装置700可以包括各种元件。该元件例如包括液晶元 件、EL(电致发光)元件(包含有机和无机材料的EL元件、有机EL 元件或无机EL元件)、LED(白色LED、红色LED、绿色LED、蓝色 LED等)、晶体管(根据电流而发光的晶体管)、电子发射元件、电子 墨水、电泳元件、光栅光阀(GLV)、等离子体显示器(PDP)、使用微 电机系统(MEMS)的显示元件、数字微镜设备(DMD)、数字微快门 (DMS)、MIRASOL(在日本注册的注册商标)、IMOD(干涉测量调节)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示 元件、电润湿(electrowetting)元件、压电陶瓷显示器或包括碳纳米管 的显示元件等中的至少一个。除此之外，也可以具有通过电作用或磁 作用改变对比度、亮度、反射率、透射率等而发生变化的显示媒体。 作为使用EL元件的显示装置的一个例子，有EL显示器等。作为使用 电子发射元件的显示装置的一个例子，有场致发射显示器(FED)或 SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display：表面传导电子发射显示器)等。作为使用液晶元件的显示装 置的一个例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器) 等。作为使用电子墨水或电泳元件的显示装置的一个例子，有电子纸 等。注意，当实现半透射式液晶显示器或反射式液晶显示器时，使像 素电极的一部分或全部具有反射电极的功能，即可。例如，使像素电 极的一部分或全部包含铝、银等，即可。并且，此时也可以将SRAM 等存储电路设置在反射电极下。由此，可以进一步降低功耗。
作为显示装置700的显示方式，可以采用逐行扫描方式或隔行扫 描方式等。另外，作为当进行彩色显示时在像素中控制的颜色要素， 不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。 例如，可以由R像素、G像素、B像素及W(白色)像素的四个像素 构成。或者，如PenTile排列，也可以由RGB中的两个颜色构成一个 颜色要素，并根据颜色要素选择不同的两个颜色来构成。或者可以对 RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一 种以上的颜色。另外，各个颜色要素的点的显示区域的大小可以不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于 黑白显示的显示装置。
另外，为了将白色光(W)用于背光(有机EL元件、无机EL元 件、LED、荧光灯等)使显示装置进行全彩色显示，也可以使用着色 层(也称为滤光片)。作为着色层，例如可以适当地组合红色(R)、绿 色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层，可以与 不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过 设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区 域中的白色光直接用于显示。通过部分地设置不包括着色层的区域， 在显示明亮的图像时，有时可以减少着色层所引起的亮度降低而减少功耗两成至三成左右。但是，在使用有机EL元件或无机EL元件等自 发光元件进行全彩色显示时，也可以从具有各发光颜色的元件发射R、 G、B、Y、白色(W)。通过使用自发光元件，有时与使用着色层的情 况相比进一步减少功耗。
在本实施方式中，使用图9及图10说明作为显示元件使用液晶元 件及EL元件的结构。图9是沿着图8所示的点划线Q-R的截面图， 作为显示元件使用液晶元件的结构。另外，图10是沿着图8所示的点 划线Q-R的截面图，作为显示元件使用EL元件的结构。
下面，首先说明图9与图10所示的共同部分，接着说明不同的部 分。
〈显示装置的共同部分的说明〉
图9及图10所示的显示装置700包括：引绕布线部711；像素部 702；源极驱动电路部704；以及FPC端子部708。另外，引绕布线部 711包括信号线710。另外，像素部702包括晶体管750及电容元件790。 另外，源极驱动电路部704包括晶体管752。
晶体管750及晶体管752可以使用上述晶体管。
在本实施方式中使用的晶体管包括高度纯化且氧缺陷的形成被抑 制的氧化物半导体膜。该晶体管可以降低关闭状态下的电流值(关态 电流值)。因此，可以延长图像信号等电信号的保持时间，在开启电源 的状态下也可以延长写入间隔。因此，可以降低刷新工作的频度，由 此可以发挥抑制功耗的效果。
另外，在本实施方式中使用的晶体管能够得到较高的场效应迁移 率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的 晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体 管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不 需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置 的构件数。另外，在像素部中也可以通过使用能够进行高速驱动的晶 体管提供高品质的图像。
电容元件790采用在一对电极间具有电介质的结构。更详细地说， 电容元件790的一个电极使用经与被用作晶体管750的栅电极的导电 膜相同的工序而形成的导电膜，而电容元件790的另一个电极使用被 用作晶体管750的源电极及漏电极的导电膜。另外，被夹在一对电极 之间的电介质使用被用作晶体管750的栅极绝缘膜的绝缘膜。
另外，在图9及图10中，在晶体管750、晶体管752以及电容元 件790上设置有绝缘膜764、766、768、氧化物半导体膜767以及平坦 化绝缘膜770。
绝缘膜764、766、768可以使用与上述实施方式所示的绝缘膜114、 116、118相同的材料及制造方法而形成。氧化物半导体膜767可以使 用与上述实施方式所示的氧化物半导体膜108相同的材料及制造方法 而形成。作为平坦化绝缘膜770，可以使用具有耐热性的有机材料如聚 酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯类树脂、 聚酰胺树脂、环氧树脂等。也可以通过层叠多个由这些材料形成的绝 缘膜，形成平坦化绝缘膜770。另外，也可以采用不设置平坦化绝缘膜 770的结构。
信号线710与用作晶体管750、752的源电极及漏电极的导电膜在 同一工序中形成。信号线710也可以使用在与用作晶体管750、752的 源电极及漏电极的导电膜不同的工序中形成的导电膜，诸如使用用作 栅电极的导电膜。作为信号线710，例如，当使用包含铜元素的材料时， 起因于布线电阻的信号延迟等较少，而可以实现大屏幕的显示。
另外，FPC端子部708包括连接电极760、各向异性导电膜780 及FPC716。连接电极760与用作晶体管750、752的源电极及漏电极 的导电膜在同一工序中形成。另外，连接电极760与FPC716所包括的 端子通过各向异性导电膜780电连接。
另外，作为第一衬底701及第二衬底705，例如可以使用玻璃衬底。 另外，作为第一衬底701及第二衬底705，也可以使用具有柔性的衬底。 作为该具有柔性的衬底，例如可以举出塑料衬底等。
另外，在第一衬底701与第二衬底705之间设置有结构体778。结 构体778是通过选择性地对绝缘膜进行蚀刻而得到的柱状的间隔物， 用来控制第一衬底701与第二衬底705之间的距离(液晶盒厚(cell gap))。另外，作为结构体778，也可以使用球状的间隔物。在本实施 方式中示出结构体778设置在第一衬底701一侧的结构，但是本发明 不局限于此。例如，也可以采用在第二衬底705一侧设置结构体778 的结构或者在第一衬底701和第二衬底705的双方上设置结构体778 的结构。
另外，在第二衬底705一侧，设置有用作黑矩阵的遮光膜738、用 作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
〈作为显示元件使用液晶元件的显示装置的结构实例〉
图9所示的显示装置700包括液晶元件775。液晶元件775包括导 电膜772、导电膜774及液晶层776。导电膜774设置在第二衬底705 一侧并被用作对置电极。图9所示的显示装置700可以通过由施加到 导电膜772及导电膜774的电压改变液晶层776的取向状态，由此控 制光的透过及非透过而显示图像。
导电膜772连接到晶体管750所具有的被用作源电极及漏电极的 导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极， 即显示元件的一个电极。另外，导电膜772具有反射电极的功能。图9 所示的显示装置700是由导电膜772反射外光并经过着色膜736进行 显示的所谓反射型彩色液晶显示装置。
另外，作为导电膜772，可以使用对可见光具有透光性的导电膜或 对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜， 例如，优选使用包含选自铟(In)、锌(Zn)、錫(Sn)中的一种的材 料。作为对可见光具有反射性的导电膜，例如，优选使用包含铝或银 的材料。在本实施方式中，作为导电膜772使用对可见光具有反射性 的导电膜。
另外，当使用对可见光具有反射性的导电膜时，导电膜772也可 以采用叠层结构。例如，作为下层形成厚度为100nm的铝膜，作为上 层形成厚度为30nm的银合金膜(例如为包含银、钯及铜的合金膜)。 通过采用上述结构，发挥下述优异效果。
上述优异效果为如下：(1)可以提高基底膜与导电膜772的密接 性；(2)可以使用药液对铝膜及银合金膜一起进行蚀刻；(3)可以使 导电膜772的截面形状成为良好的形状(例如为锥形形状)。(3)的原 因可认为如下缘故：当使用药液进行蚀刻时，铝膜的蚀刻速度比银合 金膜慢，或者当在进行上层的银合金膜的蚀刻之后使下层的铝膜露出 时，从比银合金膜贱的金属，换句话说，离子化倾向高的铝抽出电子， 由此银合金膜的蚀刻被抑制，而下层的铝膜的蚀刻的进行速度快。
在图9所示的显示装置700中，在像素部702的平坦化绝缘膜770 的一部分设置有凹凸。例如，使用有机树脂膜等形成平坦化绝缘膜770， 在该有机树脂膜的表面上设置凹凸，由此可以形成该凹凸。用作反射 电极的导电膜772沿着上述凹凸而形成。由此，在外光入射到导电膜 772的情况下，可以在导电膜772的表面上使光漫反射，由此可以提高 可见度。
另外，图9所示的显示装置700例示出反射型彩色液晶显示装置， 但是显示装置700的方式不局限于此。例如，也可以采用作为导电膜 772利用使可视光透过的导电膜的透过型彩色液晶显示装置。当采用透 过型彩色液晶显示装置时，也可以不设置平坦化绝缘膜770上的凹凸。
注意，虽然在图9中未图示，但是也可以分别在导电膜772、774 与液晶层776接触的一侧设置取向膜。此外，虽然在图9中未图示， 但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构 件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的 圆偏振。此外，作为光源，也可以使用背光、侧光等。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低 分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶 等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手性向 列相、均质相等。
此外，在采用横向电场方式的情况下，也可以使用不使用取向膜 的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温 度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较 窄的温度范围内出现，所以将其中混合了几wt％以上的手性试剂的液 晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和 手性试剂的液晶组成物的响应速度快，并且其具有光学各向同性。此 外，包含呈现蓝相的液晶和手性试剂的液晶组成物不需要取向处理， 且视角依赖性小。另外，因不需要设置取向膜而不需要摩擦处理，因 此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。
另外，当作为显示元件使用液晶元件时，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模 式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿弯曲)模式、FLC(FerroelectricLiquid Crystal：铁电性液晶)模式以及AFLC(Anti Ferroelectric Liquid Crystal：反铁电性液晶)模式等。
另外，也可以使用常黑型液晶显示装置，例如采用垂直取向(VA) 模式的透过型液晶显示装置。作为垂直配向模式，可以举出几个例子， 例如可以使用MVA(Multi-DomainVertical Alignment：多象限垂直取 向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、 ASV(Advanced Super View：高级超视觉)模式等。
〈作为显示元件使用发光元件的显示装置〉
图10所示的显示装置700包括发光元件782。发光元件782包括 导电膜784、EL层786及导电膜788。图10所示的显示装置700通过 使发光元件782所包括的EL层786发光，可以显示图像。
导电膜784连接于晶体管750所具有的用作源电极及漏电极的导 电膜。导电膜784被用作形成在平坦化绝缘膜770上的像素电极，即， 显示元件的一个电极。作为导电膜784，可以使用对可见光具有透光性 的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性 的导电膜，例如优选使用包含选自铟(In)、锌(Zn)和锡(Sn)中的 一种的材料。作为对可见光具有反射性的导电膜，例如优选使用包含 铝或银的材料。
在图10所示的显示装置700中，在平坦化绝缘膜770及导电膜784 上设置有绝缘膜730。绝缘膜730覆盖导电膜784的一部分。发光元件 782采用顶部发射结构。因此，导电膜788具有透光性且使EL层786 发射的光透过。注意，虽然在本实施方式中例示出顶部发射结构，但 是不局限于此。例如，也可以应用于向导电膜784一侧发射光的底部 发射结构或向导电膜784一侧及导电膜788一侧的双方发射光的双面 发射结构。
另外，在与发光元件782重叠的位置上设置有着色膜736，并在与 绝缘膜730重叠的位置、引绕布线部711及源极驱动电路部704中设 置有遮光膜738。着色膜736及遮光膜738被绝缘膜734覆盖。由密封 膜732填充发光元件782与绝缘膜734之间。注意，虽然例示出在图 10所示的显示装置700中设置着色膜736的结构，但是并不局限于此。 例如，在通过分别涂布来形成EL层786时，也可以采用不设置着色膜 736的结构。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组 合而使用。
实施方式4
在本实施方式中，参照图11A至11C说明具有本发明的一个方式 的半导体装置的显示装置。
图11A所示的显示装置包括：具有显示元件的像素的区域(以下 称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路 的电路部(以下称为驱动电路部504)；具有保护元件的功能的电路(以 下称为保护电路506)；以及端子部507。此外，也可以采用不设置保 护电路506的结构。
驱动电路部504的一部分或全部优选形成在与像素部502同一的 衬底上。由此，可以减少构件的数量或端子的数量。当驱动电路部504 的一部分或全部不形成在与像素部502相同的衬底上时，可以通过 COG(Chip On Glass)或TAB(Tape Automated Bonding：带式自动接 合)安装驱动电路部504的一部分或全部。
像素部502包括用来驱动配置为X行(X为2以上的自然数)Y 列(Y为2以上的自然数)的多个显示元件的电路(以下称为像素电 路501)，驱动电路部504包括输出选择像素的信号(扫描信号)的电 路(以下称为栅极驱动器504a)、用来供应用来驱动像素的显示元件的 信号(数据信号)的电路(以下称为源极驱动器504b)等的驱动电路。
栅极驱动器504a具有移位寄存器等。栅极驱动器504a通过端子 部507被输入用来驱动移位寄存器的信号并将该信号输出。例如，栅 极驱动器504a被输入起始脉冲信号、时钟信号等并输出脉冲信号。栅 极驱动器504a具有控制被供应扫描信号的布线(以下称为扫描线GL_1 至GL_X。)的电位的功能。另外，也可以设置多个栅极驱动器504a， 并通过多个栅极驱动器504a分别控制扫描线GL_1至GL_X。或者， 栅极驱动器504a具有能够供应初始化信号的功能。但是，不局限于此， 栅极驱动器504a可以供应其他信号。
源极驱动器504b具有移位寄存器等。除了用来驱动移位寄存器的 信号之外，作为数据信号的基础的信号(图像信号)也通过端子部507 被输入到源极驱动器504b。源极驱动器504b具有以图像信号为基础生 成写入到像素电路501的数据信号的功能。另外，源极驱动器504b具 有依照输入起始脉冲信号、时钟信号等而得到的脉冲信号来控制数据 信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号 的布线(以下称为数据线DL_1至DL_Y)的电位的功能。或者，源极 驱动器504b具有能够供应初始化信号的功能。但是，不局限于此，源 极驱动器504b可以供应其他信号。
源极驱动器504b例如使用多个模拟开关等来构成。通过依次使多 个模拟开关成为导通状态，源极驱动器504b可以输出对图像信号进行 时间分割而成的信号作为数据信号。
多个像素电路501的每一个分别通过被供应扫描信号的多个扫描 线GL之一而被输入脉冲信号，并通过被供应数据信号的多个数据线 DL之一而被输入数据信号。另外，多个像素电路501的每一个通过栅 极驱动器504a来控制数据信号的数据的写入及保持。例如，通过扫描 线GL_m(m是X以下的自然数)从栅极驱动器504a对第m行第n 列的像素电路501输入脉冲信号，并根据扫描线GL_m的电位而通过 数据线DL_n(n是Y以下的自然数)从源极驱动器504b对第m行第 n列的像素电路501输入数据信号。
图11A所示的保护电路506例如与作为栅极驱动器504a和像素电 路501之间的布线的扫描线GL连接。或者，保护电路506与作为源极 驱动器504b和像素电路501之间的布线的数据线DL连接。或者，保 护电路506可以与栅极驱动器504a和端子部507之间的布线连接。或 者，保护电路506可以与源极驱动器504b和端子部507之间的布线连 接。此外，端子部507是指设置有用来从外部的电路对显示装置输入 电源、控制信号及图像信号的端子的部分。
保护电路506是在自身所连接的布线被供应一定的范围之外的电 位时使该布线和其他布线导通的电路。
如图11A所示，通过对各像素部502和驱动电路部504设置保护 电路506，可以提高显示装置对因ESD(Electro Static Discharge：静电 放电)等而产生的过电流的电阻。但是，保护电路506的结构不局限 于此，例如，也可以采用将栅极驱动器504a与保护电路506连接的结 构或将源极驱动器504b与保护电路506连接的结构。或者，也可以采 用将端子部507与保护电路506连接的结构。
另外，虽然在图11A中示出由栅极驱动器504a和源极驱动器504b 形成驱动电路部504的例子，但是不局限于此结构。例如，也可以采 用只形成栅极驱动器504a并安装另外准备的形成有源极驱动电路的衬 底(例如，使用单晶半导体膜、多晶半导体膜形成的驱动电路衬底) 的结构。
此外，图11A所示的多个像素电路501例如可以采用图11B所示 的结构。
图11B所示的像素电路501包括液晶元件570、晶体管550以及 电容元件560。作为晶体管550，可以应用上述实施方式所示的晶体管。
根据像素电路501的规格适当地设定液晶元件570的一对电极中 的一个的电位。根据被写入的数据设定液晶元件570的取向状态。此 外，也可以对多个像素电路501的每一个所具有的液晶元件570的一 对电极中的一个供应公共电位。此外，也可以对各行的像素电路501 的每一个所具有的液晶元件570的一对电极中的一个供应不同电位。
例如，作为具备液晶元件570的显示装置的驱动方法也可以使用 如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：轴对称排列微单元)模式；OCB(Optically Compensated Birefringence：光学补偿弯曲)模式；FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式；AFLC(AntiFerroelectric LiquidCrystal：反铁电液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直取向构型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：横向弯曲取向)模式等。另外，作为显示装置的驱动 方法，除了上述驱动方法之外，还有ECB(ElectricallyControlled Birefringence：电控双折射)模式、PDLC(Polymer Dispersed LiquidCrystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络型液晶)模式、宾主模式等。但是，不局限于此， 作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电 极中的一个与数据线DL_n电连接，源极和漏极中的另一个与液晶元件 570的一对电极中的另一个电连接。此外，晶体管550的栅电极与扫描 线GL_m电连接。晶体管550具有通过成为导通状态或关闭状态而对 数据信号的数据的写入进行控制的功能。
电容元件560的一对电极中的一个与被供应电位的布线(以下， 称为电位供应线VL)电连接，另一个与液晶元件570的一对电极中的 另一个电连接。此外，根据像素电路501的规格适当地设定电位供应 线VL的电位的值。电容元件560被用作储存被写入的数据的存储电容 器。
例如，在具有图11B的像素电路501的显示装置中，例如，通过 图11A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶 体管550成为导通状态而写入数据信号的数据。
当晶体管550成为关闭状态时，被写入数据的像素电路501成为 保持状态。通过按行依次进行上述步骤，可以显示图像。
图11A所示的多个像素电路501例如可以采用图11C所示的结构。
另外，图11C所示的像素电路501包括晶体管552及554、电容 元件562以及发光元件572。可以将上述实施方式所示的晶体管应用于 晶体管552和晶体管554中的一方或双方。
晶体管552的源电极和漏电极中的一个电连接于被供应数据信号 的布线(以下，称为数据线DL_n)。并且，晶体管552的栅电极电连 接于被供应栅极信号的布线(以下，称为扫描线GL_m)。
晶体管552具有通过成为开启状态或关闭状态而对数据信号的写 入进行控制的功能。
电容元件562的一对电极中的一个与被供应电位的布线(以下， 称为电位供应线VL_a)电连接，另一个与晶体管552的源电极和漏电 极中的另一个电连接。
电容元件562被用作储存被写入的数据的存储电容器。
晶体管554的源电极和漏电极中的一个与电位供应线VL_a电连 接。并且，晶体管554的栅电极与晶体管552的源电极和漏电极中的 另一个电连接。
发光元件572的阳极和阴极中的一个与电位供应线VL_b电连接， 另一个与晶体管554的源电极和漏电极中的另一个电连接。
作为发光元件572，可以使用例如有机电致发光元件(也称为有机 EL元件)等。注意，发光元件572并不局限于有机EL元件，也可以 为由无机材料构成的无机EL元件。
此外，高电源电位VDD施加到电位供应线VL_a和电位供应线 VL_b中的一个，低电源电位VSS施加到另一个。
例如，在具有图11C的像素电路501的显示装置中，例如，通过 图11A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶 体管552成为导通状态而写入数据信号的数据。
当晶体管552成为关闭状态时，被写入数据的像素电路501成为 保持状态。并且，流在晶体管554的源电极与漏电极之间的电流量根 据被写入的数据信号的电位被控制，发光元件572以对应于流动的电 流量的亮度发光。通过按行依次进行上述步骤，可以显示图像。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组 合而实施。
实施方式5
在本实施方式中，参照图12至图13G说明具有本发明的一个方式 的半导体装置的显示模块及电子设备。
图12所示的显示模块8000在上盖8001与下盖8002之间包括连 接于FPC8003的触摸面板8004、连接于FPC8005的显示面板8006、 背光8007、框架8009、印刷电路板8010、电池8011。
可以将本发明的一个方式的半导体装置例如用于显示面板8006。
上盖8001及下盖8002可以根据触摸面板8004及显示面板8006 的尺寸适当地改变其形状或尺寸。
触摸面板8004可以是电阻膜式触摸面板或静电容量式触摸面板， 并且能够以与显示面板8006重叠的方式被形成。此外，也可以使显示 面板8006的对置衬底(密封衬底)具有触摸面板的功能。另外，也可 以在显示面板8006的各像素内设置光传感器，以制成光学触摸面板。
背光8007包括光源8008。注意，虽然在图12中例示出在背光8007 上配置光源8008的结构，但是不局限于此。例如，可以在背光8007 的端部设置光源8008，并使用光扩散板。当使用有机EL元件等自发 光型发光元件时，或者当使用反射型面板时，可以采用不设置背光8007 的结构。
框架8009除了具有保护显示面板8006的功能以外还具有用来遮 断因印刷电路板8010的工作而产生的电磁波的电磁屏蔽的功能。此外， 框架8009也可以具有散热板的功能。
印刷电路板8010包括电源电路以及用来输出视频信号及时钟信号 的信号处理电路。作为对电源电路供应电力的电源，既可以使用外部 的商业电源，又可以使用另行设置的电池8011的电源。当使用商业电 源时，可以省略电池8011。
此外，在显示模块8000中还可以设置偏振片、相位差板、棱镜片 等构件。
图13A至图13G是示出电子设备的图。这些电子设备可以包括框 体9000、显示部9001、扬声器9003、操作键9005(包括电源开关或 操作开关)、连接端子9006、传感器9007(它具有测量如下因素的功 能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、 辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008 等。
图13A至13G所示的电子设备可以具有各种功能。例如，可以具 有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示 在显示部上；触摸面板；显示日历、日期或时刻等；通过利用各种软 件(程序)控制处理；进行无线通信；通过利用无线通信功能来连接 到各种计算机网络；通过利用无线通信功能，进行各种数据的发送或 接收；读出储存在记录媒体中的程序或数据来将其显示在显示部上等。 注意，图13A至13G所示的电子设备可具有的功能不局限于上述功能， 而可以具有各种各样的功能。另外，虽然在图13A至13G中未图示， 但是电子设备也可以包括多个显示部。再者，在具有相机等的电子设 备中，可以具有如下功能：拍摄静态图像；拍摄动态图像；将所拍摄 的图像储存在记录媒体(外部或内置于相机)中；将所拍摄的图像显 示在显示部上等。
下面，对图13A至13G所示的电子设备进行详细的说明。
图13A是示出便携式信息终端9100的透视图。便携式信息终端 9100所包括的显示部9001具有柔性。因此，能够沿着弯曲的框体9000 的弯曲面组装显示部9001。另外，显示部9001具备触摸传感器，可以 用手指或触屏笔等触摸画面来进行操作。例如，通过触摸显示于显示 部9001的图标，可以启动应用程序。
图13B是示出便携式信息终端9101的透视图。便携式信息终端 9101例如具有选自电话机、电子笔记本和信息阅读装置等中的一种或 多种的功能。具体而言，可以将该便携式信息终端9101用作智能手机。 注意，在便携式信息终端9101中，省略扬声器9003、连接端子9006、 传感器9007等进行图示，但是也可以在与图13A所示的便携式信息终 端9100同样的位置设置扬声器9003、连接端子9006、传感器9007等。 另外，作为便携式信息终端9101，可以将文字或图像信息显示在其多 个面上。例如，可以将三个操作按钮9050(也称为操作图标或图标) 显示在显示部9001的一个面上。另外，可以将以虚线的矩形示出的信 息9051显示在显示部9001的其他面上。此外，作为信息9051的一个 例子，有提醒收到电子邮件、SNS(Social Networking Services：社交 网络服务)、电话等的显示；电子邮件或SNS等的标题；电子邮件或 SNS等的发送者名字；日期；时间；电池电量；天线接收强度等。或 者，也可以在显示信息9051的位置显示操作按钮9050等来代替信息 9051。
图13C是示出便携式信息终端9102的透视图。便携式信息终端 9102具有在显示部9001的三个以上的面显示信息的功能。在此，示出 将信息9052、信息9053、信息9054分别显示在不同的面上的例子。 例如，便携式信息终端9102的用户能够在将便携式信息终端9102放 在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将 打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102 的上方观看到这些信息的位置。用户可以确认到该显示，由此判断是 否接电话，而无需从口袋里拿出便携式信息终端9102。
图13D是示出手表型的便携式信息终端9200的透视图。便携式信 息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐 播放、网络通信、电脑游戏等各种应用程序。另外，显示部9001的显 示面弯曲，可沿着其弯曲的显示面进行显示。另外，便携式信息终端 9200可以进行基于通信标准的近距离无线通信。例如，通过与可进行 无线通信的耳麦相互通信，可以进行免提通话。另外，便携式信息终 端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行 数据的交换。另外，也可以通过连接端子9006进行充电。另外，充电 工作也可以利用无线供电进行，而不通过连接端子9006。
图13E、图13F、图13G是示出能够折叠的便携式信息终端9201 的透视图。另外，图13E是将便携式信息终端9201展开的状态的透视 图，图13F是将便携式信息终端9201从展開的状态和折叠的状态中的 一方转换成另一方时的中途的状态的透视图，图13G是将便携式信息 终端9201折叠的状态的透视图。便携式信息终端9201在折叠状态下 可携带性好，而在展开状态下因为具有无缝拼接较大的显示区域所以 显示的一览性强。便携式信息终端9201所包括的显示部9001被由铰 链9055连结的三个框体9000支撑。通过铰链9055使两个框体9000 之间弯曲，可以使便携式信息终端9201从展开的状态可逆性地变为折 叠的状态。例如，能够使便携式信息终端9201以1mm以上且150mm 以下的曲率半径弯曲。
本实施方式所述的电子设备的特征在于具有用来显示某些信息的 显示部。注意，本发明的一个方式的半导体装置也能够应用于不包括 显示部的电子设备。另外，在本实施方式所述的电子设备的显示部中， 示出具有柔性且能够沿着弯曲的显示面进行显示的结构或能够折叠的 显示部的结构，但并不局限于此，也可以采用不具有柔性而在平面部 进行显示的结构。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组 合而实施。
实施例1
在本实施例中，制造用于分析的样品A1至A3，对该样品进行SIMS 分析。
首先，下面说明本实施例中制造的用于分析的样品。
(样品A1至样品A3)
首先，在厚度为0.7mm的玻璃衬底上形成厚度为100nm的氧化物 半导体膜。注意，样品A1、样品A2及样品A3的氧化物半导体膜的 组成都不同。
样品A1的氧化物半导体膜的成膜条件为如下：衬底温度为170℃； 将流量为100sccm的氩气体及流量为100sccm的氧气体引入到腔室内； 压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原 子个数比])供应2500W的AC功率。
样品A2的氧化物半导体膜的成膜条件为如下：衬底温度为170℃； 将流量为100sccm的氩气体及流量为100sccm的氧气体引入到腔室内； 压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝3：1：2[原 子个数比])供应2500W的AC功率。
样品A3的氧化物半导体膜的成膜条件为如下：衬底温度为170℃； 将流量为100sccm的氩气体及流量为100sccm的氧气体引入到腔室内； 压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝4：2：4.1[原 子个数比])供应2500W的AC功率。
接着，进行加热处理。作为该加热处理，在氮气氛下以450℃进行 一个小时的加热处理，连续在氮及氧的混合气体气氛下以450℃进行一 个小时的加热处理。注意，在本实施例中，为了降低氧化物半导体膜 中的氢浓度，以450℃对各样品进行加热处理，但是，在实际上制造晶 体管的工序中，优选以350℃以下进行加热处理。
经过上述工序，制造本实施例的样品A1至样品A3。
接着，为了测量上面制造的样品A1至样品A3的氧化物半导体膜 中的氢浓度，对该样品进行SIMS分析。图14示出样品A1至样品A3 的分析结果。在图14中，由纵轴表示氢浓度(atoms/cm3)，由横轴表 示深度(nm)。
由图14所示的结果可知：样品A1的氧化物半导体膜中的氢浓度 为6.33×1019atoms/cm3；样品A2的氧化物半导体膜中的氢浓度为 8.64×1018atoms/cm3；样品A3的氧化物半导体膜中的氢浓度为 1.46×1019atoms/cm3。注意，这里的氧化物半导体膜中的氢浓度是厚度 为50nm时的浓度。
例如，通过在样品A2的氧化物半导体膜上形成样品A1的氧化物 半导体膜，成为IGZO膜(In：Ga：Zn＝3：1：2)\IGZO膜(In：Ga： Zn＝1：1：1.2)的结构。另外，通过在样品A3的氧化物半导体膜上形 成样品A1的氧化物半导体膜，成为IGZO膜(In：Ga：Zn＝4：2：4.1) \IGZO膜(In：Ga：Zn＝1：1：1.2)的结构。
如此，本发明的一个方式的半导体装置优选以采用氧化物半导体 膜的叠层结构且上层的氧化物半导体膜的氢浓度比下层的氧化物半导 体膜的氢浓度高的方式形成。另外，下层的氧化物半导体膜的In的原 子数比比Ga的原子数比高，且上层的氧化物半导体膜的In的原子数 比比下层的氧化物半导体膜的In的原子数比低。通过采用具有如上组 成的氧化物半导体膜的叠层结构，可以实现具有高场效应迁移率及高 可靠性的半导体装置。
本实施例所示的结构也可以与其他实施方式或实施例适当地组合 而使用。
实施例2
在本实施例中，利用TDS对本发明的一个方式的半导体装置所具 有的绝缘膜的氢及水的释放量进行评价。另外，利用ESR对本发明的 一个方式的半导体装置所具有的绝缘膜中的会成为载流子陷阱的缺陷 进行评价。在本实施例中，制造下面所示的样品B1至样品B4以及样 品C1至样品C4。
首先，说明样品B1至样品B4的详细内容。
<样品B1>
样品B1具有在玻璃衬底上形成有厚度为100nm的氮化硅膜的结 构。
样品B1的氮化硅膜的成膜条件为如下：衬底温度为350℃；将流 量为200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm 的氨气体引入腔室内；压力为100Pa；以及对设置在PECVD装置内的 平行板电极供应2000W的RF功率。
<样品B2>
样品B2具有在玻璃衬底上形成有厚度为100nm的氮化硅膜的结 构。
作为样品B2的氮化硅膜的成膜条件，将氨气体的流量设定为 2000sccm来形成氮化硅膜。另外，除了氨气体的流量以外的条件与样 品B1相同。
<样品B3>
样品B3具有在玻璃衬底上形成有厚度为200nm的氧氮化硅膜的 结构。
样品B3的氧氮化硅膜的成膜条件为如下：衬底温度为350℃；将 流量为20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体引入 到腔室内；压力为40Pa；以及对设置在PECVD装置内的平行板电极 供应1000W的RF功率。
<样品B4>
样品B4具有在玻璃衬底上形成有厚度为200nm的氧氮化硅膜的 结构。
作为样品B4的氧氮化硅膜的成膜条件，将RF功率设定为100W 来形成氧氮化硅膜。另外，除了RF功率以外的条件与样品B3相同。
<TDS测量>
接着，利用TDS对上面制造的样品B1至B4进行测量。在TDS 测量中，将各样品从50℃加热到500℃，对各样品的绝缘膜所包含的 气体的释放量进行评价。在样品B1及B2中，对氮化硅膜所包含的氢 的释放量进行评价。注意，作为氢的释放量，测量相当于质荷比(M/z)为2的气体的释放量。在样品B3及B4中，对氧氮化硅膜所包含的H20 的释放量进行评价。注意，作为H20的释放量，测量相当于质荷比(M/z) 为18的气体的释放量。
图15A示出样品B1的TDS测量结果，图15B示出样品B2的TDS 测量结果，图16A示出样品B3的TDS测量结果，图16B示出样品B4 的TDS测量结果。在图15A至图16B中，由纵轴表示强度(任意单位)， 由横轴表示衬底温度(℃)。
由图15A及图15B所示的结果可知，通过降低氨气体的流量，可 以形成氢的释放量少的氮化硅膜。
由图16A及图16B所示的结果可知，通过增大RF功率，可以形 成水的释放量少的氧氮化硅膜。
接着，说明样品C1至样品C4的详细内容。
<样品C1>
样品C1具有在玻璃衬底上形成有厚度为100nm的氮化硅膜的结 构。
样品C1的氮化硅膜的成膜条件为如下：衬底温度为350℃；将流 量为200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm 的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内 的平行板电极供应2000W的RF功率。
<样品C2>
样品C2具有在玻璃衬底上形成有厚度为100nm的氮化硅膜的结 构。
样品C2的氮化硅膜的成膜条件为如下：衬底温度为280℃；将流 量为100sccm的硅烷气体、流量为1000sccm的氮气体及流量为50sccm 的氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内 的平行板电极供应750W的RF功率。
<样品C3>
样品C3具有在玻璃衬底上形成有厚度为100nm的氧氮化硅膜的 结构。
样品C3的氧氮化硅膜的成膜条件为如下：衬底温度为280℃；将 流量为50sccm的硅烷气体及流量为1250sccm的一氧化二氮气体引入 到腔室内；压力为20Pa；以及对设置在PECVD装置内的平行板电极 供应750W的RF功率。
<样品C4>
样品C4具有在玻璃衬底上形成有厚度为100nm的氧氮化硅膜的 结构。
作为样品C4的氧氮化硅膜的成膜条件，将RF功率设定为250W 来形成氧氮化硅膜。另外，除了RF功率以外的条件与样品C3相同。
<ESR测量>
接着，对上面制造的样品C1至样品C4进行ESR测量。在指定的 温度下进行的ESR测量中，可以根据微波被吸收的磁场的值(H0)用算 式g＝hν/βH0获得参数g值。注意，ν是微波的频率。注意，由ν表示微 波的频率，由h及β分别表示普朗克常数及玻尔磁子(Bohrmagneton)， h和β都是常数。
在如下条件下对样品C1及样品C2进行ESR测量。测量温度为室 温(25℃)，9.2GHz的高频功率(微波功率)为0.1mW，并且磁场的方向 平行于每个样品的表面。另外，起因于氮化硅膜所包含的K-center的 信号的自旋密度的检测下限为1.5×1016spins/cm3。
在如下条件下对样品C3及样品C4进行ESR测量。测量温度为室 温(25℃)，9.2GHz的高频功率(微波功率)为0.005mW，并且磁场的方 向平行于每个样品的表面。另外，起因于氧氮化硅膜所包含的E'-center 的信号的自旋密度的检测下限为1.5×1016spins/cm3。
图17是通过对样品C1及样品C2进行ESR测量得到的ESR谱。 图18是通过对样品C3及样品C4进行ESR测量得到的ESR谱。
由图17可知，样品C1的起因于K-center的信号的强度比样品C2 小。K-center是如图17所示的因硅的悬空键的缺陷。由此可知，通过 在成膜条件下以更高温度供应更高的RF功率，可以形成硅的悬空键少 的氮化硅膜。
由图18可知，样品C3的起因于E'-center的信号的强度比样品C4 小。E'-center是如图18所示的因硅的悬空键的缺陷。由此可知，通过 在成膜条件下供应更高的RF功率，可以形成硅的悬空键少的氧氮化硅 膜。
本实施例所示的结构也可以与其他实施方式或实施例适当地组合 而使用。
实施例3
在本实施例中，制造相当于图3A至图3C所示的晶体管170的晶 体管，进行该晶体管的ID-VG特性的评价。在本实施例中，制造下面 所示的样品D1至D3进行评价。样品D1及样品D2是具有对比例子 的晶体管的样品，样品D3是具有本发明的一个方式的晶体管的样品。样品D1至D3都具有形成有如下三种晶体管的结构：沟道长度L＝2μm 且沟道宽度W＝50μm的晶体管；沟道长度L＝3μm且沟道宽度W＝50μm 的晶体管；以及沟道长度L＝6μm且沟道宽度W＝50μm的晶体管。
下面，对本实施例中制造的样品进行说明。注意，在以下的说明 中，使用在图3A至3C所示的晶体管170中使用的符号来进行说明。
<样品D1的制造方法>
首先，在衬底102上形成导电膜104。作为衬底102使用玻璃衬底。 并且，作为导电膜104通过使用溅射装置形成厚度为100nm的钨膜。
接着，在衬底102及导电膜104上形成绝缘膜106、107。作为绝 缘膜106通过使用PECVD装置形成厚度为400nm的氮化硅膜。作为 绝缘膜107通过使用PECVD装置形成厚度为50nm的氧氮化硅膜。
绝缘膜106的成膜条件为如下：衬底温度为350℃；将流量为 200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm的 氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的 平行板电极供应2000W的RF功率，形成厚度为50nm的氮化硅膜， 接着，将氨流量改变为2000sccm形成厚度为300nm的氮化硅膜，接着， 将氨流量改变为100sccm形成厚度为50nm的氮化硅膜。
绝缘膜107的成膜条件为如下：衬底温度为350℃；将流量为 20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体引入到腔室 内；压力为40Pa；以及对设置在PECVD装置内的平行板电极供应100W 的RF功率。
接着，在绝缘膜107上形成氧化物半导体膜108。作为氧化物半导 体膜108，通过使用溅射装置以单层形成厚度为35nm的IGZO膜。另 外，氧化物半导体膜108的成膜条件为如下：衬底温度为170℃；将流 量为100sccm的氩气体及流量为100sccm的氧气体引入到腔内；压力 为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原 子个数比])供应2500W的AC功率。
接着，进行第一加热处理。作为该第一加热处理，在氮气氛下以 450℃进行一个小时的加热处理，然后在氮及氧的混合气体气氛下以 450℃进行一个小时的加热处理。
接着，在绝缘膜107及氧化物半导体膜108上形成导电膜112a、 112b。作为导电膜112a、112b，通过使用溅射装置在真空中连续形成 厚度为50nm的钨膜、厚度为400nm的铝膜以及厚度为100nm的钛膜。
接着，在绝缘膜107、氧化物半导体膜108以及导电膜112a、112b 上形成绝缘膜114及绝缘膜116。作为绝缘膜114通过使用PECVD装 置形成厚度为50nm的氧氮化硅膜。作为绝缘膜116通过使用PECVD 装置形成厚度为400nm的氧氮化硅膜。注意，绝缘膜114及绝缘膜116 是通过使用PECVD装置在真空中连续形成的。
绝缘膜114的成膜条件为如下：衬底温度为220℃；将流量为 50sccm的硅烷气体及流量为2000sccm的一氧化二氮气体引入到腔室 内；压力为20Pa；以及对设置在PECVD装置内的平行板电极供应100W 的RF功率。绝缘膜116的成膜条件为如下：衬底温度为220℃；将流 量为160sccm的硅烷气体及流量为4000sccm的一氧化二氮气体引入到 腔室内；压力为200Pa；以及对设置在PECVD装置内的平行板电极供 应1500W的RF功率。
接着，进行第二加热处理。作为该第二加热处理，在氮气体气氛 下以350℃进行一个小时的加热处理。
接着，进行如下两个工序。
(1.形成ITSO膜的工序)
通过使用溅射装置在绝缘膜116上形成厚度为5nm的ITSO膜。 该ITSO膜的成膜条件为如下：衬底温度为室温；将流量为72sccm的 氩气体、流量为5sccm的氧气体引入到腔室内；压力为0.15Pa；以及 对设置在溅射装置内的金属氧化物靶材(In2O3：SnO2：SiO2＝85：10： 5[wt.％])供应1000W的DC功率。
(2.氧添加处理的工序)
接着，经由ITSO膜对氧化物半导体膜108及绝缘膜114、116进 行氧添加处理。该氧添加处理的条件为如下：利用灰化装置；衬底温 度为40℃；将流量为250sccm的氧气体引入到腔室内；压力为15Pa； 以及对设置在灰化装置内的平行板电极供应4500W的RF功率600秒钟以对衬底一侧施加偏压。
接着，在将衬底温度设定为350℃且在175Pa的氮气氛下进行加热 处理之后，在ITSO膜上形成绝缘膜118。作为绝缘膜118通过使用 PECVD装置形成厚度为100nm的氮化硅膜。
接着，形成到达导电膜112b的开口部142c以及到达导电膜104 的开口部142a、142b。开口部142a、142b及142c通过使用干蚀刻装 置形成。
接着，以覆盖开口部142a、142b、142c的方式在绝缘膜118上形 成导电膜，且对该导电膜进行加工，来形成导电膜120a及120b。作为 导电膜120a及120b通过使用溅射装置形成厚度为100nm的ITSO膜。 用于ITSO膜的靶材的组成与上面所示的形成ITSO膜的工序中使用的 组成相同。
接着，进行第三加热处理。作为该第三加热处理，在氮气氛下以 250℃进行一个小时的加热处理。
经过上述工序，制造本实施例的样品D1。另外，样品D1的工序 中的最高温度为450℃。
<样品D2的制造方法>
样品D2的工序与上面所示的样品D1的工序的不同之处是下面所 示的工序。其他工序与样品D1相同。
在样品D2的工序中，没有进行第一加热处理。
在样品D2的(2.氧添加处理的工序)中，氧添加处理的时间为120 秒钟。接着，去除ITSO膜，使绝缘膜116露出。ITSO膜的去除方法 为如下：在利用湿蚀刻装置，使用浓度为5％的草酸水溶液进行300秒 钟的蚀刻之后，使用浓度为0.5％的氢氟酸进行15秒钟的蚀刻。
接着，不进行加热处理，在绝缘膜116上形成绝缘膜118。
经过上述工序，制造本实施例的样品D2。另外，样品D2的工序 中的最高温度为350℃。
<样品D3的制造方法>
样品D3的工序与上面所示的样品D1的工序的不同之处是下面所 示的工序。其他工序与样品D1相同。
作为样品D3中的氧化物半导体膜108，形成导电膜104上的第一 氧化物半导体膜108a以及第一氧化物半导体膜108a上的第二氧化物 半导体膜108b的叠层。导电膜104用作栅电极。另外，作为第一氧化 物半导体膜108a，形成厚度为10nm的IGZO膜，作为第二氧化物半导 体膜108b，形成厚度为15nm的IGZO膜。
第一氧化物半导体膜108a的成膜条件为如下：衬底温度为170℃； 将流量为100sccm的氩气体及流量为100sccm的氧气体引入到腔室内； 压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝4：2：4.1[原 子个数比])供应2500W的AC功率。
第二氧化物半导体膜108b的成膜条件为如下：衬底温度为170℃； 将流量为100sccm的氩气体及流量为100sccm的氧气体引入到腔室内； 压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原 子个数比])供应2500W的AC功率。
在样品D3的工序中，不进行第一加热处理。
在样品D3的(2.氧添加处理的工序)中，氧添加处理的时间为120 秒钟。接着，去除ITSO膜，使绝缘膜116露出。ITSO膜的去除方法 为如下：在利用湿蚀刻装置，使用浓度为5％的草酸水溶液进行300秒 钟的蚀刻之后，使用浓度为0.5％的氢氟酸进行15秒钟的蚀刻。
接着，不进行加热处理，在绝缘膜116上形成绝缘膜118。
经过上述工序，制造本实施例的样品D3。另外，样品D3的工序 中的最高温度为350℃。
接着，对上述制造的样品D1至样品D3的ID-VG特性进行测定。 图19A至图21C示出样品D1至样品D3的ID-VG特性的结果。图19A 至图19C示出样品D1的ID-VG特性的结果，图20A至图20C示出样 品D2的ID-VG特性的结果，图21A至图21C示出样品D3的ID-VG 特性的结果。另外，在图19A至图21C中，由纵轴表示ID(A)，由 横轴表示VG(V)。此外，在图19A至图21C中，图19A、图20A及 图21A表示沟道长度L＝2μm且沟道宽度W＝50μm的晶体管的ID-VG 特性的结果，图19B、图20B及图21B表示沟道长度L＝3μm且沟道宽 度W＝50μm的晶体管的ID-VG特性的结果，图19C、图20C及图21C 表示沟道长度L＝6μm且沟道宽度W＝50μm的晶体管的ID-VG特性的 结果。
作为对用作晶体管170的第一栅电极的导电膜104施加的电压(以 下，也称为栅电压(VG))及对用作第二栅电极的导电膜120b施加的 电压(VBG)，以每次增加0.25V的方式从-15V施加到20V。另外，将 对用作源电极的导电膜112a施加的电压(以下，也称为源电压(VS)) 设定为0V(common：公共)，将对用作漏电极的导电膜112b施加的 电压(以下，也称为漏电压(VD))设定为1V或10V。
由图19A至图21C所示的结果可以确认到：即使将工序中的最高 温度从450℃降低到350℃，晶体管的ID-VG特性也没有较大的差异。 另外，观察到：与样品D2相比，通过使样品D3采用氧化半导体膜的 叠层结构，电特性的不均匀性降低。另外，样品D3具有高通态电流且 低S值(Subthreshold swing value：亚阈值摆动值)。如此，确认到本 发明的一个方式的半导体装置具有优异的电特性。
接着，进行上述制造的样品D1至样品D3的可靠性评价。作为可 靠性评价，利用偏压－热应力测试(以下，称为GBT(Gate Bias Temperature)测试)。
本实施例的GBT测试条件为如下：栅电压(VG)为±30V；漏电压 (VD)及源电压(VS)都为0V(COMMON)；应力温度为60℃；以及应力 施加时间为一个小时，并且在黑暗环境及光照射环境(使用白色LED照 射10000lx左右的光)的两种环境下进行GBT测试。就是说，将晶体管 的源电极和漏电极的电位设定为相同的电位，并且在一定的时间(在此 为一个小时)内对栅电极施加与源电极及漏电极不同的电位。另外，将 施加到栅电极的电位比源电极及漏电极的电位高的情况称为正应力， 而将施加到栅电极的电位比源电极及漏电极的电位低的情况称为负应 力。因此，根据应力的情况及测定环境，在正GBT应力(黑暗)、负 GBT应力(黑暗)、正GBT应力(光照射)以及负GBT应力(光照射) 的四种条件下进行可靠性评价。
图22示出样品D1至样品D3的GBT测试的结果。在图22中， 由纵轴表示晶体管的阈值电压的变化量(ΔVth)及漂移值的变化量 (ΔShift)，由横轴表示各样品的名称、工序条件等。注意，漂移值是 指在晶体管的漏电流(ID)-栅电压(VG)特性中，以对数表示的漏电流(ID) 的最大倾斜度的切线与1×10-12A的轴的交点上的栅电压(VG)。ΔShift 是指漂移值的变化量。
由图22所示的结果可知，样品D2的GBT测试的阈值电压的变化 量(ΔVth)为样品D1的阈值电压的变化量(ΔVth)的3倍左右。另 一方面，在样品D3中，GBT测试的阈值电压的变化量(ΔVth)为样 品D1的阈值电压的变化量(ΔVth)2倍左右。可以确认到即使将工序中的最高温度从450℃降低到350℃，通过使氧化物半导体膜具有叠层 结构，也可以抑制可靠性的降低。
接着，测定对样品D1至样品D3反复交替地进行正GBT应力测 试(黑暗+GBT)及负GBT应力测试(黑暗-GBT)时的阈值电压的 变化量。作为测定方法，首先测定晶体管的ID-VG特性(initial：初始)。 然后进行各两次的正GBT应力测试及负GBT应力测试。在各栅极BT应力测试中，将应力温度设定为60℃，将应力时间设定为3600秒。另 外，在此，测定沟道长度L＝6μm且沟道宽度W＝50μm的晶体管。
图23示出样品D1至样品D3的应力测试之前(initial)及各栅极 BT应力测试之后的各阈值电压。在图23中，由纵轴表示漏电压为10V 时的阈值电压(Vth)，由横轴表示应力测试的名称。另外，图23示出 按应力测试之前(initial)、正GBT应力测试之后(+GBT)、负GBT 应力测试之后(-GBT)、正GBT应力测试之后(+GBT)及负GBT应 力测试之后(-GBT)的顺序进行GBT应力测试的结果。
在此，如果当交替地进行正栅极BT应力测试及负栅极BT应力测 试时，阈值电压的值反复交替地增加和减少，就可以推测这是阈值电 压的变动，该变动起因于由于对栅电极施加电压而产生的载流子被陷 阱能级的俘获或解俘获。另一方面，如果阈值电压的变化偏于一个方 向(例如，具有逐渐增大或者逐渐减少的倾向)，就可以推测这是由于 被陷阱能级俘获的载流子像固定电荷那样动而产生的阈值电压的变 动。
由图23所示的结果可知，各GBT应力测试之后的样品D3的晶体 管的阈值电压的变化量比样品D2小。
由此可知，在本发明的一个方式中，如样品D3的晶体管那样，即 使以低工序温度形成，通过使氧化物半导体具有叠层结构，也实现满 足可靠性的提高、电特性的不均匀的抑制、通态电流的提高以及低S 值的优异的电特性。
本实施例所示的结构也可以与其他实施方式或实施例适当地组合 而使用。
实施例4
在本实施例中，制造相当于图3A至3C所示的晶体管170的晶体 管，进行该晶体管的ID-VG特性的评价。在本实施例中，制造下面所 示的样品E1及E2进行评价。样品E1是具有对比例子的晶体管的样品， 样品E2是具有本发明的一个方式的晶体管的样品。样品E1及E2都具 有形成有如下三种晶体管的结构：沟道长度L＝2μm且沟道宽度 W＝50μm的晶体管；沟道长度L＝3μm且沟道宽度W＝50μm的晶体管； 以及沟道长度L＝6μm且沟道宽度W＝50μm的晶体管。另外，在衬底中 将上述三种晶体管各形成40个。
下面，对本实施例中制造的样品进行说明。注意，在以下的说明 中，使用在图3A至3C所示的晶体管170中使用的符号来进行说明。
<样品E1的制造方法>
首先，在衬底102上形成导电膜104。作为衬底102使用玻璃衬底。 另外，将玻璃衬底的尺寸设定为600mm×720mm，将其厚度设定为 0.7mm。并且，作为导电膜104通过使用溅射装置形成厚度为100nm 的钨膜。
接着，在衬底102及导电膜104上形成绝缘膜106、107。作为绝 缘膜106通过使用PECVD装置形成厚度为400nm的氮化硅膜。作为 绝缘膜107通过使用PECVD装置形成厚度为50nm的氧氮化硅膜。
绝缘膜106的成膜条件为如下：衬底温度为350℃；将流量为 200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm的 氨气体引入到腔室内；压力为100Pa；以及对设置在PECVD装置内的 平行板电极供应2000W的RF功率，形成厚度为50nm的氮化硅膜， 接着，将氨流量改变为2000sccm，形成厚度为300nm的氮化硅膜，接 着，将氨流量改变为100sccm，形成厚度为50nm的氮化硅膜。
绝缘膜107的成膜条件为如下：衬底温度为350℃；将流量为 20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体引入到腔室 内；压力为40Pa；以及对设置在PECVD装置内的平行板电极供应100W 的RF功率。
接着，在绝缘膜107上形成氧化物半导体膜108。作为氧化物半导 体膜108，形成导电膜104上的第一氧化物半导体膜108a以及第一氧 化物半导体膜108a上的第二氧化物半导体膜108b的叠层。导电膜104 用作栅电极。另外，作为第一氧化物半导体膜108a，形成厚度为10nm 的IGZO膜，作为第二氧化物半导体膜108b，形成厚度为15nm的IGZO 膜。
第一氧化物半导体膜108a的成膜条件为如下：衬底温度为170℃； 将流量为140sccm的氩气体及流量为60sccm的氧气体引入到腔室内； 压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝4：2：4.1[原 子个数比])供应2500W的AC功率。
第二氧化物半导体膜108b的成膜条件为如下：衬底温度为170℃； 将流量为100sccm的氩气体及流量为100sccm的氧气体引入到腔室内； 压力为0.6Pa；以及对多晶金属氧化物溅射靶材(In：Ga：Zn＝1：1：1.2[原 子个数比])供应2500W的AC功率。
接着，进行第一加热处理。作为该第一加热处理，在氮气氛下以 450℃进行一个小时的加热处理，然后在氮及氧的混合气体气氛下以 450℃进行一个小时的加热处理。
接着，在绝缘膜107及氧化物半导体膜108上形成导电膜112a、 112b。作为导电膜112a、112b，通过使用溅射装置在真空中连续形成 厚度为50nm的钨膜、厚度为400nm的铝膜以及厚度为100nm的钛膜。
接着，在绝缘膜107、氧化物半导体膜108以及导电膜112a、112b 上形成绝缘膜114及绝缘膜116。作为绝缘膜114通过使用PECVD装 置形成厚度为50nm的氧氮化硅膜。作为绝缘膜116通过使用PECVD 装置形成厚度为400nm的氧氮化硅膜。注意，绝缘膜114及绝缘膜116 是通过使用PECVD装置在真空中连续形成的。
绝缘膜114的成膜条件为如下：衬底温度为220℃；将流量为 50sccm的硅烷气体及流量为2000sccm的一氧化二氮气体引入到腔室 内；压力为20Pa；以及对设置在PECVD装置内的平行板电极供应100W 的RF功率。绝缘膜116的成膜条件为如下：衬底温度为220℃；将流 量为160sccm的硅烷气体及流量为4000sccm的一氧化二氮气体引入到 腔室内；压力为200Pa；以及对设置在PECVD装置内的平行板电极供 应1500W的RF功率。
接着，进行第二加热处理。作为该第二加热处理，在氮气体气氛 下以350℃进行一个小时的加热处理。
接着，进行如下三个工序。
(1.形成ITSO膜的工序)
通过使用溅射装置在绝缘膜116上形成厚度为5nm的ITSO膜。 该ITSO膜的成膜条件为如下：衬底温度为室温；将流量为72sccm的 氩气体、流量为5sccm的氧气体引入到腔室内；压力为0.15Pa；以及 对设置在溅射装置内的金属氧化物靶材(In2O3：SnO2：SiO2＝85：10： 5[wt.％])供应1000W的DC功率。
(2.氧添加处理的工序)
接着，经由ITSO膜对氧化物半导体膜108及绝缘膜114、116进 行氧添加处理。该氧添加处理的条件为如下：利用灰化装置；衬底温 度为40℃；将流量为250sccm的氧气体引入到腔室内；压力为15Pa； 以及对设置在灰化装置内的平行板电极供应4500W的RF功率120秒钟以对衬底一侧施加偏压。
(3.去除ITSO膜的工序)
接着，去除ITSO膜，使绝缘膜116露出。ITSO膜的去除方法为 如下：在利用湿蚀刻装置，使用浓度为5％的草酸水溶液进行300秒钟 的蚀刻之后，使用浓度为0.5％的氢氟酸进行15秒钟的蚀刻。
接着，在绝缘膜116上形成绝缘膜118。作为绝缘膜118通过使用 PECVD装置形成厚度为100nm的氮化硅膜。另外，将形成绝缘膜118 时的PECVD装置的衬底温度设定为350℃。
接着，形成到达导电膜112b的开口部142c以及到达导电膜104 的开口部142a、142b。开口部142a、142b及142c通过使用干蚀刻装 置形成。
接着，以覆盖开口部142a、142b、142c的方式在绝缘膜118上形 成导电膜，且对该导电膜进行加工，来形成导电膜120a及120b。作为 导电膜120a及120b通过使用溅射装置形成厚度为100nm的ITSO膜。 用于ITSO膜的靶材的组成与上面所示的形成ITSO膜的工序中使用的 组成相同。
接着，进行第三加热处理。作为该第三加热处理，在氮气氛下以 250℃进行一个小时的加热处理。
经过上述工序，制造本实施例的样品E1。另外，样品E1的工序 中的最高温度为450℃。
<样品E2的制造方法>
样品E2的工序与上面所示的样品E1的工序的不同之处是下面所 示的工序。其他工序与样品E1相同。
在样品E2的工序中，没有进行第一加热处理。
经过上述工序，制造本实施例的样品E2。另外，样品E2的工序 中的最高温度为350℃。
接着，对上述制造的样品E1及样品E2的ID-VG特性进行测定。 图24A至图25C示出样品E1及样品E2的ID-VG特性的结果。图24A 至图24C示出样品E1的ID-VG特性的结果，图25A至图25C示出样 品E2的ID-VG特性的结果。另外，在图24A至图25C中，由第一纵 轴表示ID(A)，由第二纵轴表示μFE(cm2/Vs)，由横轴表示VG(V)。 此外，在图24A至图25C中，图24A及图25A表示沟道长度L＝2μm 且沟道宽度W＝50μm的晶体管的ID-VG特性的结果，图24B及图25B 表示沟道长度L＝3μm且沟道宽度W＝50μm的晶体管的ID-VG特性的 结果，图24C及图25C表示沟道长度L＝6μm且沟道宽度W＝50μm的 晶体管的ID-VG特性的结果。另外，在图24A至图25C中，将十个晶 体管的特性重叠来表示。
作为对用作晶体管170的第一栅电极的导电膜104施加的电压(以 下，也称为栅电压(VG))及对用作第二栅电极的导电膜120b施加的 电压(VBG)，以每次增加0.25V的方式从-15V施加到20V。注意，只 对沟道长度L＝2μm且沟道宽度W＝50μm的晶体管的导电膜104及导电 膜120b施加从-15V到15V的电压。另外，将对用作源电极的导电膜 112a施加的电压(以下，也称为源电压(VS))设定为0V(common)， 将对用作漏电极的导电膜112b施加的电压(以下，也称为漏电压(VD)) 设定为0.1V或20V。另外，关于场效应迁移率(μFE)，示出VD＝20V 时的结果。
由图24A至图25C所示的结果可以确认到：即使将工序中的最高 温度从450℃降低到350℃，晶体管的ID-VG特性也没有较大的差异。
接着，对样品E1及样品E2的沟道长度L＝3μm且沟道宽度 W＝50μm的晶体管的衬底表面内(600mm×720mm)的不均匀进行评价。
首先，对样品E1及样品E2的沟道长度L＝3μm且沟道宽度 W＝50μm的晶体管的ID-VG特性进行评价。图26A和图26B示出样品 E1及样品E2的ID-VG特性的结果。图26A示出样品E1的ID-VG特 性的结果，图26B示出样品E2的ID-VG特性的结果。另外，在图26A 和图26B中，由纵轴表示ID(A)，由横轴表示VG(V)。另外，在图 26A和图26B中，将四十个晶体管的特性重叠来表示。注意，图26A 和图26B所示的ID-VG特性的测定条件与图24A至图25C所示的 ID-VG特性不同。具体地说，图26A和图26B所示的ID-VG特性的测 定条件为以每次增加0.25V的方式对导电膜104及导电膜120b施加从 -15V到20V的电压的条件。此外，将源电压(VS)设定为0V(common)， 将漏电压(VD)设定为10V。
接着，图27A和图27B示出对图26A和图26B所示的样品E1及 样品E2的晶体管的阈值电压(Vth)和通态电流(Ion)的不均匀进行 对比的结果。图27A是说明衬底表面内(600mm×720mm)的Vth的 概率分布的图，图27B是说明衬底表面内(600mm×720mm)的Ion的 概率分布的图。注意，在图27B中，Ion为VG＝20V时的值。
由图26A至图27B所示的结果可以确认到：虽然样品E2的Ion 比样品E1稍微降低，但是样品E2是衬底表面内的不均匀少且具有良 好的晶体管特性的晶体管。
接着，进行上述制造的样品E1及样品E2的可靠性评价。作为可 靠性评价，利用GBT测试。
本实施例的GBT测试条件为如下：栅电压(VG)为±30V；漏电压 (VD)及源电压(VS)都为0V(COMMON)；应力温度为60℃；以及应力 施加时间为一个小时，并且在黑暗环境及光照射环境(使用白色LED照 射10000lx左右的光)的两种环境下进行GBT测试。就是说，将晶体管 的源电极和漏电极的电位设定为相同的电位，并且在一定的时间(在此 为一个小时)内对栅电极施加与源电极及漏电极不同的电位。另外，将 施加到栅电极的电位比源电极及漏电极的电位高的情况称为正应力， 而将施加到栅电极的电位比源电极及漏电极的电位低的情况称为负应 力。因此，根据应力的情况及测定环境，在正GBT应力(黑暗)、负 GBT应力(黑暗)、正GBT应力(光照射)以及负GBT应力(光照射) 的四种条件下进行可靠性评价。另外，下面有时将正GBT应力(黑暗) 表示为PBTS(Positive Bias Temperature Stress)，将负GBT应力(黑暗) 表示为NBTS(Negative Bias Temperature Stress)，将正GBT应力(光照射)表示为PBITS(Positive Bias Illuminations Temperature Stress)， 将负GBT应力(光照射)表示为NBITS(Negative Bias Illuminations Temperature Stress)。
图28示出样品E1及样品E2的GBT测试的结果。在图28中，由 纵轴表示晶体管的阈值电压的变化量(ΔVth)及漂移值的变化量 (ΔShift)，由横轴表示各样品的名称、工序条件等。
由图28所示的结果可知，虽然样品E2的阈值电压的变化量比样 品E1稍微大，但是GBT的负变动为1V以下且GBT的正变动为2V 以下。
接下来，测定对样品E1及样品E2反复交替地进行PBTS及NBTS 时的阈值电压的变化量。作为测定方法，首先测定晶体管的ID-VG特 性(initial)。然后交替地进行各两次的PBTS及NBTS。在各GBT应 力测试中，将应力温度设定为60℃，将应力时间设定为3600秒。另外， 在此，测定沟道长度L＝6μm且沟道宽度W＝50μm的晶体管。
图29A示出样品E1的应力测试之前(initial)及各栅极GBT应力 测试之后的阈值电压，图29B示出样品E2的应力测试之前(initial) 及各栅极GBT应力测试之后的阈值电压。在图29A和图29B中，由 纵轴表示漏电压为10V时的阈值电压(Vth)，由横轴表示应力测试的 名称。另外，图29A和图29B是按应力测试之前(initial)、PBTS、NBTS、 PBTS、NBTS的顺序进行GBT测试的结果。
由图29A和图29B所示的结果确认到：虽然样品E2的晶体管的 阈值电压的变化量比样品E1的晶体管大，但是该样品E2的晶体管的 阈值电压的变化量为±4V以内。
由此可知，在本发明的一个方式中，如样品E2的晶体管那样，即 使以低工序温度形成，通过使氧化物半导体具有叠层结构，也实现满 足可靠性的提高、电特性的不均匀的抑制、通态电流的提高以及低S 值的优异的电特性。
本实施例所示的结构也可以与其他实施方式或实施例适当地组合 而使用。
实施例5
在本实施例中，制造相当于图1A至图1C所示的晶体管100以及 图3A至图3C所示的晶体管170的晶体管，制造具有该晶体管的显示 装置。
首先，表1示出在本实施例中制造的显示装置的规格。
[表1]
Figure BDA0001209435100000971
Figure BDA0001209435100000981
接着，图30A和图30B示出在本实施例中制造的显示装置的像素 部的俯视图。图30A是将工序中的最小特征尺寸设定为2μm时的像素 部840A的俯视图，图30B是将工序中的最小特征尺寸设定为3.5μm 时的像素部840B的俯视图。在图30A和图30B中都表示3个像素。
另外，图31A和图31B示出在本实施例中制造的显示装置的像素 部的栅极驱动器部的俯视图。图31A是将最小特征尺寸设定为2μm时 的俯视图，图31B是将工序中的最小特征尺寸设定为3.5μm时的俯视 图。在图31A中，区域800表示边框宽度，区域801表示伪像素部， 区域802表示保护电路部，区域803表示栅极驱动器电路部，区域804 表示用来分割的空余区域。在图31B中，区域850表示边框宽度，区 域851表示伪像素部，区域852表示保护电路部，区域853表示栅极 驱动器电路部，区域854表示用来分割的空余区域。
另外，在本实施例的图31A中，将区域800设定为0.7mm，将区 域801设定为0.05mm，将区域802设定为0.08mm，将区域803设定 为0.41mm，将区域804设定为0.16mm。在本实施例的图31B中，将 区域850设定为0.8mm，将区域851设定为0.05mm，将区域852设定 为0.07mm，将区域853设定为0.55mm，将区域854设定为0.13mm。
注意，在本实施例中，如图31A和图31B所示，例示出设置保护 电路部(区域802或区域852)的结构，但是不局限于此，也可以不设 置保护电路部。在该情况下，可以省略保护电路部，由此可以进一步 缩小边框宽度。例如，可以将图31A所示的区域800缩小为0.6mm，并可以将图31B所示的区域850缩小为0.7mm。
如此，本发明的一个方式的晶体管具有高场效应迁移率及高可靠 性，由此该晶体管可以安装有栅极驱动器电路且使边框宽度(在此为 区域800的宽度及区域850的宽度)设定为1mm以下，优选为0.8mm 以下，更优选为0.6mm以下。由此，可以制造窄边框宽度的显示装置。
另外，图32A示出相当于沿着图30A所示的点划线M1-N1切断 的面的截面图，图32B示出相当于沿着图31A所示的点划线M2-N2 切断的面的截面图。
图32A所示的像素部840A包括：衬底902上的导电膜904a；衬底 902及导电膜904a上的绝缘膜906；绝缘膜906上的绝缘膜907；绝缘 膜907上的氧化物半导体膜908；绝缘膜907上的氧化物半导体膜909； 与氧化物半导体膜908电连接且用作源电极的导电膜912a；与氧化物 半导体膜908电连接且用作漏电极的导电膜912b；绝缘膜907、氧化 物半导体膜908及氧化物半导体膜909上的绝缘膜914；绝缘膜914 上的绝缘膜916；绝缘膜916及氧化物半导体膜909上的绝缘膜918； 绝缘膜918上的用作像素电极的导电膜920a；以及绝缘膜918及导电 膜920a上的绝缘膜924。
另外，氧化物半导体膜908包括第一氧化物半导体膜908a及第二 氧化物半导体膜908b。氧化物半导体膜909包括第一氧化物半导体膜 909a及第二氧化物半导体膜909b。
绝缘膜918以覆盖设置在绝缘膜914及绝缘膜916中的开口部的 方式形成且与氧化物半导体膜909接触。另外，用作像素电极的导电 膜920以覆盖设置在绝缘膜914、绝缘膜916以及绝缘膜918中的开口 部的方式形成且与用作漏电极的导电膜912b电连接。
注意，在图32A和图32B中，省略液晶元件及对置衬底一侧的元 件等。
图32B所示的用作保护电路部的区域802包括：衬底902上的导 电膜904b；衬底902上的导电膜904c；导电膜904b及导电膜904c上 的绝缘膜906；绝缘膜906上的绝缘膜907；绝缘膜907上的氧化物半 导体膜910；与氧化物半导体膜910电连接的导电膜912c；与氧化物半导体膜910电连接的导电膜912d；绝缘膜907上的导电膜912e；绝 缘膜907、氧化物半导体膜910、导电膜912c、导电膜912d以及导电 膜912e上的绝缘膜914；绝缘膜914上的绝缘膜916；绝缘膜907、绝 缘膜916上的绝缘膜918；设置在绝缘膜918上且与氧化物半导体膜 910重叠的导电膜920b；绝缘膜918及导电膜912e上的导电膜920c； 以及绝缘膜918、导电膜920b及导电膜920c上的绝缘膜924。
另外，导电膜904a、导电膜904b及导电膜904c经过对一个导电 膜进行加工的工序而形成。氧化物半导体膜908、氧化物半导体膜909 及氧化物半导体膜910经过对一个氧化物半导体膜进行加工的工序而 形成。导电膜912a、导电膜912b、导电膜912c、导电膜912d以及导 电膜912e经过对一个导电膜进行加工的工序而形成。导电膜920a、导 电膜920b及导电膜920c经过对一个导电膜进行加工的工序而形成。
作为用作图31A所示的栅极驱动器电路部的区域803使用的晶体 管结构，可以使用与图3A至图3C所示的晶体管170相同的结构的晶 体管。
作为衬底902使用玻璃衬底。作为导电膜904a、导电膜904b及导 电膜904c，通过使用溅射装置形成厚度为200nm的钨膜。作为绝缘膜 906，通过使用PECVD装置形成厚度为400nm的氮化硅膜。作为绝缘 膜907，通过使用PECVD装置形成厚度为50nm的氧氮化硅膜。
作为第一氧化物半导体膜908a、909a以及910a，通过使用溅射装 置形成厚度为10nm的IGZO膜(In：Ga：Zn＝3：1：2[原子个数比])。 作为第二氧化物半导体膜908b、909b以及910b，通过使用溅射装置形 成厚度为15nm的IGZO膜(In：Ga：Zn＝1：1：1.2[原子个数比])。
作为导电膜912a、912b、912c、912d以及912e，通过使用溅射装 置形成厚度为50nm的钨膜、厚度为400nm的铝膜以及厚度为100nm 的钛膜的叠层膜。
作为绝缘膜914，通过使用PECVD装置形成厚度为50nm的氧氮 化硅膜。作为绝缘膜916，通过使用PECVD装置形成厚度为400nm的 氧氮化硅膜。作为绝缘膜918，通过使用PECVD装置形成厚度为100nm 的氮化硅膜。
作为导电膜920a、920b及920c，通过使用溅射装置形成厚度为 100nm的ITSO膜。
在用作图32B所示的保护电路部的区域802中设置有所谓二极管 接法的晶体管。图33示出保护电路的电路图的一个例子，该保护电路 可以设置在用作图32B所示的保护电路部的区域802中。
图33所示的保护电路870包括：用作栅极线的第一布线861；用 作低电位电源线的第二布线862；用作高电位电源线的第三布线863； 晶体管871；以及晶体管872。晶体管871及晶体管872是具有两个栅 电极的所谓双栅结构(dual-gate)的晶体管。另外，该两个栅电极被供 应相同电位。
晶体管871的栅极与晶体管871的源极和漏极中的一个及第一布 线861电连接。晶体管871的源极和漏极中的一个与晶体管872的源 极和漏极中的一个电连接。晶体管871的源极和漏极中的另一个与第 二布线862电连接。晶体管872的源极和漏极中的另一个与晶体管852 的栅极及第三布线863电连接。
通过将图33所示的保护电路870如本实施例所示地设置在区域 801与区域803之间，即，设置在区域802中，可以提高显示装置的可 靠性。注意，这个结构是非限制性示例，例如也可以采用不设置保护 电路870的结构。在该情况下，可以进一步减小显示装置的边框宽度。
本实施例所示的结构也可以与其他实施方式或实施例适当地组合 而使用。
附图标记说明
100：晶体管；102：衬底；104：导电膜；106：绝缘膜；107：绝 缘膜；108：氧化物半导体膜；108a：氧化物半导体膜；108b：氧化物 半导体膜；112：导电膜；112a：导电膜；112b：导电膜；114：绝缘膜； 116：绝缘膜；118：绝缘膜；120：导电膜；120a：导电膜；120b：导 电膜；131：氧化物导电膜；138：蚀刻气体；139：氧；140a：掩模； 140b：掩模；142：蚀刻剂；142a：开口部；142b：开口部；142c：开 口部；170：晶体管；501：像素电路；502：像素部；504：驱动电路部；504a：栅极驱动器；504b：源极驱动器；506：保护电路；507： 端子部；550：晶体管；552：晶体管；554：晶体管；560：电容元件； 562：电容元件；570：液晶元件；572：发光元件；700：显示装置； 701：衬底；702：像素部；704：源极驱动电路部；705：衬底；706： 栅极驱动电路部；708：FPC端子部；710：信号线；711：布线部；712： 密封剂；716：FPC；730：绝缘膜；732：密封膜；734：绝缘膜；736： 着色膜；738：遮光膜；750：晶体管；752：晶体管；760：连接电极； 764：绝缘膜；766：绝缘膜；767：氧化物半导体膜；768：绝缘膜； 770：平坦化绝缘膜；772：导电膜；774：导电膜；775：液晶元件； 776：液晶层；778：结构体；780：各向异性导电膜；782：发光元件； 784：导电膜；786：EL层；788：导电膜；790：电容元件；800：区 域；801：区域；802：区域；803：区域；804：区域；840A；像素部； 840B：像素部；850：区域；851：区域；852：区域；853：区域；854： 区域；861：布线；862：布线；863：布线；870：保护电路；871：晶 体管；872：晶体管；902：衬底；904：导电膜；904a：导电膜；904b： 导电膜；904c：导电膜；906：绝缘膜；907：绝缘膜；908：氧化物半 导体膜；908a：氧化物半导体膜；908b：氧化物半导体膜；909：氧化 物半导体膜；909a：氧化物半导体膜；909b：氧化物半导体膜；910： 氧化物半导体膜；910a：氧化物半导体膜；910b：氧化物半导体膜； 912a：导电膜；912b：导电膜；912c：导电膜；912d：导电膜；912e： 导电膜；914：绝缘膜；916：绝缘膜；918：绝缘膜；920：导电膜； 920a：导电膜；920b：导电膜；920c：导电膜；924：绝缘膜；5100： 颗粒；5100a：颗粒；5100b：颗粒；5101：离子；5102：氧化锌层； 5103：粒子；5105a：颗粒；5105a1：区域；5105a2：颗粒；5105b：颗 粒；5105c：颗粒；5105d：颗粒；5105d1：区域；5105e：颗粒；5120： 衬底；5130：靶材；5161：区域；8000：显示模块；8001：上盖；8002： 下盖；8003：FPC；8004：触摸面板；8005：FPC；8006：显示面板； 8007：背光；8008：光源；8009：框架；8010：印刷电路板；8011： 电池；9000：框体；9001：显示部；9003：扬声器；9005：操作键； 9006：连接端子；9007：传感器；9008：麦克风；9050：操作按钮； 9051：信息；9052：信息；9053：信息；9054：信息；9055：铰链； 9100：便携式信息终端；9101：便携式信息终端；9102：便携式信息 终端；9200：便携式信息终端；9201：便携式信息终端。
本申请基于2014年7月15日提交到日本专利局的日本专利申请 No.2014-144659以及2015年1月22日提交到日本专利局的日本专利 申请No.2015-010055，通过引用将其完整内容并入在此。

Claims (10)

1.一种半导体装置，包括：
晶体管，包括：
栅电极；
所述栅电极上的栅极绝缘膜；
所述栅极绝缘膜上的氧化物半导体膜；
与所述氧化物半导体膜电连接的源电极；以及
与所述氧化物半导体膜电连接的漏电极，
其中，所述氧化物半导体膜包括第一氧化物半导体膜以及所述第一氧化物半导体膜上的第二氧化物半导体膜，
所述第一氧化物半导体膜包括其In的原子个数比大于M的原子个数比的第一区域，M表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf，
所述第二氧化物半导体膜包括其In的原子个数比小于所述第一氧化物半导体膜的In的原子个数比的第二区域，
所述第二区域包括薄于所述第一区域的部分，
并且，所述第二氧化物半导体膜中的与所述源电极或所述漏电极重叠的部分厚于所述第一氧化物半导体膜，且所述第二氧化物半导体膜中的不与所述源电极或所述漏电极重叠的部分薄于所述第一氧化物半导体膜。
2.一种半导体装置，包括：
晶体管，包括：
第一栅电极；
所述第一栅电极上的第一栅极绝缘膜；
所述第一栅极绝缘膜上的氧化物半导体膜；
与所述氧化物半导体膜电连接的源电极；
与所述氧化物半导体膜电连接的漏电极；
所述氧化物半导体膜上的第二栅极绝缘膜；以及
所述第二栅极绝缘膜上的第二栅电极，
其中，所述氧化物半导体膜包括第一氧化物半导体膜以及所述第一氧化物半导体膜上的第二氧化物半导体膜，
所述第一氧化物半导体膜包括其In的原子个数比大于M的原子个数比的第一区域，M表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf，
所述第二氧化物半导体膜包括其In的原子个数比小于所述第一氧化物半导体膜的In的原子个数比的第二区域，
所述第二区域包括薄于所述第一区域的部分，
并且，所述第二氧化物半导体膜中的与所述源电极或所述漏电极重叠的部分厚于所述第一氧化物半导体膜，且所述第二氧化物半导体膜中的不与所述源电极或所述漏电极重叠的部分薄于所述第一氧化物半导体膜。
3.根据权利要求1或2所述的半导体装置，
其中所述氧化物半导体膜包含In、M及Zn，
并且M是Ga。
4.根据权利要求1或2所述的半导体装置，
其中所述氧化物半导体膜包含In、M及Zn，
所述M是Ga，
所述氧化物半导体膜中的In、Ga、Zn的原子个数比为n1:n2:n3，
所述n1为2.4以上且5.6以下，
所述n2为1.2以上且2.8以下，
并且所述n3为2.46以上且5.74以下。
5.根据权利要求1或2所述的半导体装置，
其中所述氧化物半导体膜包括结晶部，
并且所述结晶部包括c轴平行于所述氧化物半导体膜位于的表面上的法线向量的部分。
6.根据权利要求1或2所述的半导体装置，
其中所述第一区域包括结晶部所占的比例比所述第二区域高的部分。
7.根据权利要求1或2所述的半导体装置，
其中所述第一区域包括氢浓度比所述第二区域低的部分。
8.根据权利要求4所述的半导体装置，
其中所述氧化物半导体膜中的In、Ga、Zn的原子个数比为4：2：3。
9.一种显示装置，包括：
权利要求1或2所述的半导体装置；以及
显示元件和触摸传感器中的至少一个。
10.一种包括权利要求1或2所述的半导体装置的电子设备。
CN201580038493.0A 2014-07-15 2015-07-09 半导体装置及其制造方法以及包括该半导体装置的显示装置 Active CN106537604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010813126.6A CN112038410A (zh) 2014-07-15 2015-07-09 半导体装置及其制造方法以及包括半导体装置的显示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014144659 2014-07-15
JP2014-144659 2014-07-15
JP2015010055 2015-01-22
JP2015-010055 2015-01-22
PCT/IB2015/055187 WO2016009310A1 (en) 2014-07-15 2015-07-09 Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010813126.6A Division CN112038410A (zh) 2014-07-15 2015-07-09 半导体装置及其制造方法以及包括半导体装置的显示装置

Publications (2)

Publication Number Publication Date
CN106537604A CN106537604A (zh) 2017-03-22
CN106537604B true CN106537604B (zh) 2020-09-11

Family

ID=55075274

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580038493.0A Active CN106537604B (zh) 2014-07-15 2015-07-09 半导体装置及其制造方法以及包括该半导体装置的显示装置
CN202010813126.6A Pending CN112038410A (zh) 2014-07-15 2015-07-09 半导体装置及其制造方法以及包括半导体装置的显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010813126.6A Pending CN112038410A (zh) 2014-07-15 2015-07-09 半导体装置及其制造方法以及包括半导体装置的显示装置

Country Status (7)

Country Link
US (3) US9496412B2 (zh)
JP (5) JP6555953B2 (zh)
KR (2) KR102399893B1 (zh)
CN (2) CN106537604B (zh)
DE (1) DE112015003266T5 (zh)
TW (2) TWI682550B (zh)
WO (1) WO2016009310A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104360768B (zh) * 2014-11-10 2018-02-13 京东方科技集团股份有限公司 触摸显示模组和电子显示产品
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
DE112016000607T5 (de) 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
CN114512547A (zh) 2015-02-12 2022-05-17 株式会社半导体能源研究所 氧化物半导体膜及半导体装置
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN113223967A (zh) 2015-03-03 2021-08-06 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR102419913B1 (ko) * 2016-01-18 2022-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막, 반도체 장치, 및 표시 장치
CN108886021B (zh) * 2016-02-12 2023-07-25 株式会社半导体能源研究所 半导体装置及其制造方法
CN115954389A (zh) * 2016-03-04 2023-04-11 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
JP7085491B2 (ja) 2016-12-02 2022-06-16 株式会社半導体エネルギー研究所 半導体装置
CN106684037B (zh) * 2017-03-22 2019-09-24 深圳市华星光电半导体显示技术有限公司 优化4m制程的tft阵列制备方法
CN110914749B (zh) * 2017-10-26 2022-03-29 深圳市柔宇科技有限公司 感光电路、感光电路制备方法及显示装置
KR102487324B1 (ko) * 2017-11-24 2023-01-10 엘지디스플레이 주식회사 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN111868899A (zh) * 2018-03-23 2020-10-30 株式会社半导体能源研究所 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728435A (zh) * 2008-10-31 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
TW201338174A (zh) * 2012-02-09 2013-09-16 Semiconductor Energy Lab 半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法
CN103779423A (zh) * 2012-10-24 2014-05-07 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN100505313C (zh) * 1999-12-10 2009-06-24 株式会社半导体能源研究所 半导体器件及其制造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009117407A (ja) * 2007-11-01 2009-05-28 Sony Corp 半導体装置の製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
WO2009157573A1 (en) 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device and electronic device
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101435970B1 (ko) * 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101754380B1 (ko) * 2010-04-23 2017-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8748240B2 (en) * 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI642193B (zh) 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102101167B1 (ko) * 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230004930A (ko) * 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130300456A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor chip and semiconductor device
WO2013168687A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG11201505225TA (en) * 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9287411B2 (en) * 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
CN111933668A (zh) * 2014-12-29 2020-11-13 株式会社半导体能源研究所 半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728435A (zh) * 2008-10-31 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
TW201338174A (zh) * 2012-02-09 2013-09-16 Semiconductor Energy Lab 半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法
CN103779423A (zh) * 2012-10-24 2014-05-07 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
TW201603286A (zh) 2016-01-16
JP2023169314A (ja) 2023-11-29
TW201943084A (zh) 2019-11-01
KR102399893B1 (ko) 2022-05-20
US20180090602A1 (en) 2018-03-29
CN106537604A (zh) 2017-03-22
JP6799116B2 (ja) 2020-12-09
DE112015003266T5 (de) 2017-04-13
US20160020329A1 (en) 2016-01-21
JP2022017592A (ja) 2022-01-25
KR20170029600A (ko) 2017-03-15
JP2019195094A (ja) 2019-11-07
CN112038410A (zh) 2020-12-04
US9496412B2 (en) 2016-11-15
US20170047435A1 (en) 2017-02-16
TWI682550B (zh) 2020-01-11
JP2021036613A (ja) 2021-03-04
US9837512B2 (en) 2017-12-05
WO2016009310A1 (en) 2016-01-21
JP6555953B2 (ja) 2019-08-07
KR20220069118A (ko) 2022-05-26
JP6979504B2 (ja) 2021-12-15
JP2016139777A (ja) 2016-08-04
US10164075B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
CN106537604B (zh) 半导体装置及其制造方法以及包括该半导体装置的显示装置
CN106256017B (zh) 半导体装置、包括该半导体装置的显示装置
CN106471610B (zh) 半导体装置以及包括该半导体装置的显示装置
CN107210226B (zh) 半导体装置的制造方法
JP6770209B2 (ja) 半導体装置
CN106104772B (zh) 半导体装置以及具有该半导体装置的显示装置
CN108292684B (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US20160111548A1 (en) Semiconductor device, manufacturing method thereof, display device, and display module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant