JP2022017592A - 半導体装置、及び、半導体装置の作製方法 - Google Patents

半導体装置、及び、半導体装置の作製方法 Download PDF

Info

Publication number
JP2022017592A
JP2022017592A JP2021185503A JP2021185503A JP2022017592A JP 2022017592 A JP2022017592 A JP 2022017592A JP 2021185503 A JP2021185503 A JP 2021185503A JP 2021185503 A JP2021185503 A JP 2021185503A JP 2022017592 A JP2022017592 A JP 2022017592A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
insulating film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021185503A
Other languages
English (en)
Inventor
純一 肥塚
Junichi Hizuka
健一 岡崎
Kenichi Okazaki
大輔 黒崎
Daisuke Kurosaki
行徳 島
Yukinori Shima
泰靖 保坂
Hiroyasu Hosaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022017592A publication Critical patent/JP2022017592A/ja
Priority to JP2023151885A priority Critical patent/JP2023169314A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電気特性の変動を抑制し、信頼性を向上させる酸化物半導体を有するトランジスタを有する半導体装置を提供する。【解決手段】トランジスタ１００は、ゲート電極１０４と、ゲート電極上のゲート絶縁膜１０６、１０７と、ゲート絶縁膜上の酸化物半導体膜１０８と、酸化物半導体膜に電気的に接続されるソース電極１１２ａと、酸化物半導体膜に電気的に接続されるドレイン電極１１２ｂと、を有する。酸化物半導体膜は、ゲート電極側の第１の酸化物半導体膜１０８ａと、第１の酸化物半導体膜上の第２の酸化物半導体膜１０８ｂと、を有する。第１の酸化物半導体膜は、Ｉｎの原子数比がＭ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆを表す）の原子数比より多い第１の領域を有する。第２の酸化物半導体膜は、第１の酸化物半導体膜よりもＩｎの原子数比が少ない第２の領域を有する。第２の領域は、第１の領域よりも薄い部分を有する。【選択図】図１

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置及び該半導体装置を有する表示
装置に関する。または、本発明の一態様は、酸化物半導体膜を有する半導体装置の作製方
法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に
関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている。
酸化物半導体を用いたトランジスタに安定した電気特性を付与し、信頼性の高い半導体
装置を得るために、組成の異なる酸化物半導体膜を積層させて、チャネル側にＩｎを多く
含む酸化物半導体膜を用い、バックチャネル側にＧａ等のスタビライザーを多く含む酸化
物半導体膜を用いる構成の半導体装置が開示されている（例えば、特許文献１参照）。
特開２０１３－１７５７１５号公報
Ｉｎを多く含む酸化物半導体膜を用いると、エネルギーバンドギャップ（Ｅｇ）が小さ
くなる場合（例えば、Ｅｇが３．０ｅＶ未満）がある。この場合、Ｅｇが大きい酸化物半
導体膜（例えば、Ｅｇが３．０ｅＶ以上３．５ｅＶ以下）よりも、Ｅｇが小さい酸化物半
導体膜の方が、光に対する影響が大きくなる。光照射時のマイナス印加時のバイアススト
レス試験（光負ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）
において、Ｅｇが小さい酸化物半導体膜を有するトランジスタにおいては、信頼性が低下
する場合がある。
なお、光負ＧＢＴストレス試験は、加速試験の一種であり、光照射時における、長期間
の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に
、光負ＧＢＴストレス試験前後におけるトランジスタのしきい値電圧の変化量（ΔＶｔｈ
）は、信頼性を調べるための重要な指標となる。光負ＧＢＴストレス試験前後において、
しきい値電圧の変化量（ΔＶｔｈ）が小さいほど信頼性が高い。
上記問題に鑑み、本発明の一態様においては、Ｉｎを多く含む酸化物半導体膜を有する
トランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることを課
題の１つとする。または、本発明の一態様においては、消費電力が低減された半導体装置
を提供することを課題の１つとする。または、本発明の一態様においては、新規な半導体
装置を提供することを課題の１つとする。または、本発明の一態様においては、新規な半
導体装置の作製方法を提供することを課題の１つとする。または、本発明の一態様におい
ては、新規な表示装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、ゲー
ト電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の酸化物半導体膜と、酸化物
半導体膜に電気的に接続されるソース電極と、酸化物半導体膜に電気的に接続されるドレ
イン電極と、を有し、酸化物半導体膜は、ゲート電極側の第１の酸化物半導体膜と、第１
の酸化物半導体膜上の第２の酸化物半導体膜と、を有し、第１の酸化物半導体膜は、Ｉｎ
の原子数比がＭ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを
表す）の原子数比より多い、第１の領域を有し、第２の酸化物半導体膜は、第１の酸化物
半導体膜よりもＩｎの原子数比が少ない、第２の領域を有し、第２の領域は、第１の領域
よりも薄い部分を有することを特徴とする半導体装置である。
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジス
タは、第１のゲート電極と、第１のゲート電極上の第１のゲート絶縁膜と、第１のゲート
絶縁膜上の酸化物半導体膜と、酸化物半導体膜に電気的に接続されるソース電極と、酸化
物半導体膜に電気的に接続されるドレイン電極と、酸化物半導体膜上の第２のゲート絶縁
膜と、第２のゲート絶縁膜上の第２のゲート電極と、を有し、酸化物半導体膜は、第１の
ゲート電極側の第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の酸化物半導体
膜と、を有し、第１の酸化物半導体膜は、Ｉｎの原子数比がＭ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ
、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）の原子数比より多い、第１の領域を
有し、第２の酸化物半導体膜は、第１の酸化物半導体膜よりもＩｎの原子数比が少ない、
第２の領域を有し、第２の領域は、第１の領域よりも薄い部分を有することを特徴とする
半導体装置である。
上記各構成において、酸化物半導体膜は、Ｉｎと、Ｍと、さらにＺｎを有し、Ｍは、Ｇ
ａであると好ましい。また、上記各構成において、酸化物半導体膜は、結晶部を有し、結
晶部は、結晶部のｃ軸が酸化物半導体膜の被形成面の法線ベクトルに平行である部分を有
すると好ましい。
また、上記各構成において、第１の領域は、第２の領域よりも結晶部の占める割合が高
い部分を有すると好ましい。また、上記各構成において、第１の領域は、第２の領域より
も水素濃度が少ない部分を有すると好ましい。
また、本発明の他の一態様は、上記各構成にいずれか一つに記載の半導体装置と表示素
子とを有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサ
とを有する表示モジュールである。また、本発明の他の一態様は、上記各構成にいずれか
一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたは
バッテリとを有する電子機器である。
また、本発明の他の一態様は、トランジスタを有する半導体装置の作製方法であって、
基板上にゲート電極を形成する工程と、ゲート電極上にゲート絶縁膜を形成する工程と、
ゲート絶縁膜上に第１の酸化物半導体膜を形成する工程と、第１の酸化物半導体膜上に第
２の酸化物半導体膜を形成する工程と、第２の酸化物半導体膜上にソース電極及びドレイ
ン電極を形成する工程と、第２の酸化物半導体膜上に酸化物絶縁膜を形成する工程と、酸
化物絶縁膜上に酸化物導電膜を形成する工程と、酸化物導電膜を介して、酸化物絶縁膜中
に酸素を添加する工程と、酸化物導電膜を除去する工程と、を備え、ソース電極及びドレ
イン電極を形成する工程において、第２の酸化物半導体膜の一部の領域は、第１の酸化物
半導体膜よりも薄くなり、酸化物絶縁膜を形成する工程は、ＰＥＣＶＤ装置にて１８０℃
以上３５０℃以下の温度で実施され、トランジスタの作製工程中において、酸化物絶縁膜
を形成する工程の温度が最も高いことを特徴とする半導体装置の作製方法である。
また、本発明の他の一態様は、トランジスタを有する半導体装置の作製方法であって、
基板上に第１のゲート電極を形成する工程と、第１のゲート電極上に第１のゲート絶縁膜
を形成する工程と、第１のゲート絶縁膜上に第１の酸化物半導体膜を形成する工程と、第
１の酸化物半導体膜上に第２の酸化物半導体膜を形成する工程と、第２の酸化物半導体膜
上にソース電極及びドレイン電極を形成する工程と、第２の酸化物半導体膜上に第２のゲ
ート絶縁膜として機能する、酸化物絶縁膜を形成する工程と、酸化物絶縁膜上に酸化物導
電膜を形成する工程と、酸化物導電膜を介して、酸化物絶縁膜中に酸素を添加する工程と
、酸化物導電膜を除去する工程と、酸化物絶縁膜上に第２のゲート電極を形成する工程と
、を備え、ソース電極及びドレイン電極を形成する工程において、第２の酸化物半導体膜
の一部の領域は、第１の酸化物半導体膜よりも薄くなり、酸化物絶縁膜を形成する工程は
、ＰＥＣＶＤ装置にて１８０℃以上３５０℃以下の温度で実施され、トランジスタの作製
工程中において、酸化物絶縁膜を形成する工程の温度が最も高いことを特徴とする半導体
装置の作製方法である。
上記各構成において、第１の酸化物半導体膜及び第２の酸化物半導体膜は、それぞれ、
酸素と、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、
またはＨｆを表す）と、を有すると好ましい。また、上記各構成において、第１の酸化物
半導体膜及び第２の酸化物半導体膜は、それぞれ、結晶部を有し、結晶部は、結晶部のｃ
軸が第１の酸化物半導体膜の被形成面の法線ベクトルに平行である部分、または第２の酸
化物半導体膜の被形成面の法線ベクトルに平行である部分を有すると好ましい。
本発明の一態様により、酸化物半導体を有するトランジスタを用いた半導体装置におい
て、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発
明の一態様により、消費電力が低減された半導体装置を提供することができる。または、
本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一
態様においては、新規な半導体装置の作製方法を提供することができる。または、本発明
の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 ＳＩＭＳ分析結果を説明する図。 ＴＤＳ分析結果を説明する図。 ＴＤＳ分析結果を説明する図。 ＥＳＲの測定結果を説明する図。 ＥＳＲの測定結果を説明する図。 実施例に係る、トランジスタのＩＤ－ＶＧ特性を説明する図。 実施例に係る、トランジスタのＩＤ－ＶＧ特性を説明する図。 実施例に係る、トランジスタのＩＤ－ＶＧ特性を説明する図。 実施例に係る、トランジスタのゲートＢＴストレス試験結果。 実施例に係る、トランジスタのゲートＢＴストレス試験結果。 実施例に係る、トランジスタのＩＤ－ＶＧ特性を説明する図。 実施例に係る、トランジスタのＩＤ－ＶＧ特性を説明する図。 実施例に係る、トランジスタのＩＤ－ＶＧ特性を説明する図。 実施例に係る、トランジスタのＶｔｈ及びＩｏｎの確率分布を説明する図。 実施例に係る、トランジスタのゲートＢＴストレス試験結果を説明する図。 実施例に係る、トランジスタのゲートＢＴストレス試験結果を説明する図。 実施例に係る、表示装置の画素部の上面図。 実施例に係る、表示装置の額縁領域を説明する上面図。 実施例に係る、画素部及び保護回路部の断面図。 実施例に係る、保護回路を説明する回路図。 ＣＡＡＣ－ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ－ＯＳの断面模式図。 ＣＡＡＣ－ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ－ＯＳの電子回折パターンを示す図。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ－ＯＳの成膜モデルを説明する模式図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸
素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素
の含有量が多い膜を指す。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを
指す符号は異なる図面間でも共通して用いる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角
度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によっ
ては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」
という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例え
ば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある
。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図１乃至図７を参照して説明する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり
、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当
し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相
当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００
の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。ま
た、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方
向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面において
も図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基
板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁
膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソー
ス電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるド
レイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、
より詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４
、１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジ
スタ１００の保護絶縁膜としての機能を有する。
また、酸化物半導体膜１０８は、ゲート電極として機能する導電膜１０４側の第１の酸
化物半導体膜１０８ａと、第１の酸化物半導体膜１０８ａ上の第２の酸化物半導体膜１０
８ｂと、を有する。また、絶縁膜１０６及び絶縁膜１０７は、トランジスタ１００のゲー
ト絶縁膜としての機能を有する。
酸化物半導体膜１０８としては、Ｉｎ－Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物を用いることができる
。とくに、酸化物半導体膜１０８としては、Ｉｎ－Ｍ－Ｚｎ酸化物を用いると好ましい。
また、第１の酸化物半導体膜１０８ａは、Ｉｎの原子数比がＭの原子数比より多い第１
の領域を有する。また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８
ａよりもＩｎの原子数比が少ない第２の領域を有する。また、第２の領域は、第１の領域
よりも薄い部分を有する。
第１の酸化物半導体膜１０８ａにＩｎの原子数比がＭの原子数比より多い第１の領域を
有することで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという
場合がある）を高くすることができる。具体的には、トランジスタ１００の電界効果移動
度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度
が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートド
ライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマル
チプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装
置を提供することができる。
一方で、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する第１の酸化物半導
体膜１０８ａとすることで、光照射時にトランジスタ１００の電気特性が変動しやすくな
る。しかしながら、本発明の一態様の半導体装置においては、第１の酸化物半導体膜１０
８ａ上に第２の酸化物半導体膜１０８ｂが形成されている。また、第２の酸化物半導体膜
１０８ｂのチャネル領域近傍の膜厚が第１の酸化物半導体膜１０８ａの膜厚よりも小さい
。
また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８ａよりもＩｎの
原子数比が少ない第２の領域を有するため、第１の酸化物半導体膜１０８ａよりもＥｇが
大きくなる。したがって、第１の酸化物半導体膜１０８ａと、第２の酸化物半導体膜１０
８ｂとの積層構造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性
が高くなる。
上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜１０８の光
吸収量を低減させることができる。したがって、光照射時におけるトランジスタ１００の
電気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては
、絶縁膜１１４または絶縁膜１１６中に過剰の酸素を含有する構成のため、光照射におけ
るトランジスタ１００の電気特性の変動をさらに、抑制することができる。
ここで、酸化物半導体膜１０８について、図２を用いて詳細に説明する。
図２は、図１（Ｂ）に示す、トランジスタ１００の酸化物半導体膜１０８の近傍を拡大
した断面図である。
図２において、第１の酸化物半導体膜１０８ａの膜厚をｔ１として、第２の酸化物半導
体膜１０８ｂの膜厚をｔ２－１、及びｔ２－２として、それぞれ示している。第１の酸化
物半導体膜１０８ａ上には、第２の酸化物半導体膜１０８ｂが設けられているため、導電
膜１１２ａ、１１２ｂの形成時において、第１の酸化物半導体膜１０８ａがエッチングガ
スまたはエッチング溶液等に曝されることがない。したがって、第１の酸化物半導体膜１
０８ａにおいては、膜減りがない、または極めて少ない。一方で、第２の酸化物半導体膜
１０８ｂにおいては、導電膜１１２ａ、１１２ｂの形成時において、第２の酸化物半導体
膜１０８ｂの導電膜１１２ａ、１１２ｂと重ならない部分がエッチングされ、凹部が形成
される。すなわち、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重なる
領域の膜厚がｔ２－１となり、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２
ｂと重ならない領域の膜厚がｔ２－２となる。
第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂの膜厚の関係は、ｔ２
－１＞ｔ１＞ｔ２－２となると好ましい。このような膜厚の関係とすることによって、高
い電界効果移動度を有し、且つ光照射時における、しきい値電圧の変化量が少ないトラン
ジスタとすることが可能となる。
また、トランジスタ１００が有する酸化物半導体膜１０８は、酸素欠損が形成されると
キャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導
体膜１０８中の酸素欠損、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を減らすこ
とが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のト
ランジスタの構成においては、酸化物半導体膜１０８上の絶縁膜、ここでは、酸化物半導
体膜１０８上の絶縁膜１１４及び／又は絶縁膜１１６に過剰な酸素を導入することで、絶
縁膜１１４及び／又は絶縁膜１１６から酸化物半導体膜１０８中に酸素を移動させ、酸化
物半導体膜１０８中、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を補填すること
を特徴とする。
なお、絶縁膜１１４、１１６としては、化学量論的組成よりも過剰に酸素を含有する領
域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１１４、１１６は
、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領
域を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を導入して、酸素過剰領
域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマ
イマージョンイオン注入法、プラズマ処理等を用いることができる。
また、第１の酸化物半導体膜１０８ａ中の酸素欠損を補填するためには、第２の酸化物
半導体膜１０８ｂのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、ｔ
２－２＜ｔ１の関係を満たせばよい。例えば、第２の酸化物半導体膜１０８ｂのチャネル
領域近傍の膜厚としては、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎ
ｍ以上１０ｎｍ以下である。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明
する。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐
熱性の劣る基板や可撓性の基板にも転載できる。
＜ゲート電極、ソース電極、及びドレイン電極として機能する導電膜＞
ゲート電極として機能する導電膜１０４、及びソース電極として機能する導電膜１１２
ａ、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃ
ｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニ
ッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した
金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ
形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造とし
てもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜
上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上に
タングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積
層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、
Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。
＜ゲート絶縁膜として機能する絶縁膜＞
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プ
ラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコ
ン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜
、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化
タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム
膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜１０６、１０７
の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜
を用いてもよい。
また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。
例えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸
素を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接す
る絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸
素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１
０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域
を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜
後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラ
ズマ処理等を用いることができる。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁膜１０７の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７
として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電
率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トラン
ジスタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化するこ
とができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を
向上させて、トランジスタ１００の静電破壊を抑制することができる。
＜酸化物半導体膜＞
酸化物半導体膜１０８としては、先に示す材料を用いることができる。酸化物半導体膜
１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるス
パッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好
ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：
Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉ
ｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、酸化物
半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多
結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ－Ｍ－
Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜１０８を形
成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、誤差と
して上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４
０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：
Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉ
ｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
例えば、第１の酸化物半導体膜１０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３
、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングタ
ーゲットを用いて形成すればよい。また、第２の酸化物半導体膜１０８ｂとしては、上述
のＩｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等を用いて形成すれば
よい。なお、第２の酸化物半導体膜１０８ｂに用いるスパッタリングターゲットの金属元
素の原子数比としては、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たす必要はなく、Ｉｎ≧Ｍ、Ｚｎ＜Ｍを
満たす組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２等が挙げられる。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。と
くに、第１の酸化物半導体膜１０８ａには、エネルギーギャップが２ｅＶ以上、好ましく
は２ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、第２の酸化物半導体膜１０８ｂに
は、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、
好適である。また、第１の酸化物半導体膜１０８ａよりも第２の酸化物半導体膜１０８ｂ
のエネルギーギャップが大きい方が好ましい。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂの厚さは、
それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ま
しくは３ｎｍ以上５０ｎｍ以下とする。なお、先に記載の膜厚の関係を満たすと好ましい
。
また、第２の酸化物半導体膜１０８ｂとしては、キャリア密度の低い酸化物半導体膜を
用いる。例えば、第２の酸化物半導体膜１０８ｂは、キャリア密度が１×１０１７個／ｃ
ｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／
ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、第１の酸化物半導体膜１０８ａ、及び第２の
酸化物半導体膜１０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子
数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂとしては、
それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに
優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物
濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に
高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャ
リア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導
体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特
性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に
高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低く
なる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、
オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子
であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範
囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１
０－１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、または
アルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って
、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となり
やすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ま
しい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃
度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ
３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ
／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１
０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下
とする。
また、第１の酸化物半導体膜１０８ａは、第２の酸化物半導体膜１０８ｂよりも水素濃
度が少ない部分を有すると好ましい。第１の酸化物半導体膜１０８ａの方が、第２の酸化
物半導体膜１０８ｂよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体
装置とすることができる。
また、第１酸化物半導体膜１０８ａにおいて、第１４族元素の一つであるシリコンや炭
素が含まれると、第１の酸化物半導体膜１０８ａにおいて酸素欠損が増加し、ｎ型化して
しまう。このため、第１の酸化物半導体膜１０８ａにおけるシリコンや炭素の濃度と、第
１の酸化物半導体膜１０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により
得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とする。
また、第１の酸化物半導体膜１０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ
金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましく
は２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、
酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増
大してしまうことがある。このため、第１の酸化物半導体膜１０８ａのアルカリ金属また
はアルカリ土類金属の濃度を低減することが好ましい。
また、第１の酸化物半導体膜１０８ａに窒素が含まれていると、キャリアである電子が
生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半
導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導
体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析
により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい
。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂは、それぞ
れ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘ
ｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非
晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
＜トランジスタの保護絶縁膜として機能する絶縁膜＞
絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。また
、絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。また、絶縁
膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのでき
る絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸
化物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に
含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素
の透過量が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が
入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁
膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から
脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる
。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形
成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価
電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー
（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化
物の準位密度が低い上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリ
コン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることがで
きる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法におい
て、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア
の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アン
モニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５
０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ
２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜１０
８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化
物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をトラッ
プする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜
１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせて
しまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応
するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及
び酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧
のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することが
できる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加
熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルに
おいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２
．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグ
ナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第
２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５
ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．
００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下
の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、
代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満で
ある。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以
下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては
、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１
のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９
６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶
縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ
／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣ
ＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を
形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、
加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１
９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である
酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以
上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導
体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４の単層構造としてもよい。
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素及びシリコンを有する。
また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキ
ングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸
素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から
酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８とし
ては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリ
コン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸
素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶
縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けても
よい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミ
ニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、
酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリン
グ法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法が挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返
すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順
序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微
細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、
金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ－ＺｎＯ膜を成膜
する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる
。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチル
ガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（
ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代え
てトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛
に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハ
フニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テト
ラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ
６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代
えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－ＺｎＯ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ－
Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ
層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを順次繰り返し導入してＺｎＯ層を
形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩ
ｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても
良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガス
を用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）
３ガスの代わりに、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガ
スの代わりに、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを
用いても良い。
＜半導体装置の構成例２＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図
３（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する
場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１７０の上面図であり
、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当
し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相
当する。
トランジスタ１７０は、基板１０２上の第１のゲート電極として機能する導電膜１０４
と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と
、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１４と
、絶縁膜１１４上の絶縁膜１１６と、酸化物半導体膜１０８に電気的に接続されるソース
電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレ
イン電極として機能する１１２ｂと、酸化物半導体膜１０８上の絶縁膜１１４と、絶縁膜
１１４上の絶縁膜１１６と、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１８上の導電膜
１２０ａと、絶縁膜１１８上の導電膜１２０ｂと、を有する。絶縁膜１１４、１１６、１
１８は、トランジスタ１７０の第２のゲート絶縁膜としての機能を有する。また、導電膜
１２０ａは、絶縁膜１１４、１１６、１１８に設けられる開口部１４２ｃを介して、導電
膜１１２ｂと電気的に接続される。また、トランジスタ１７０において、導電膜１２０ａ
は、例えば、表示装置に用いる画素電極としての機能を有する。また、トランジスタ１７
０において、導電膜１２０ｂは、第２のゲート電極（バックゲート電極ともいう）として
機能する。
また、図３（Ｃ）に示すように導電膜１２０ｂは、絶縁膜１０６、１０７、１１４、１
１６、１１８に設けられる開口部１４２ａ、１４２ｂにおいて、第１のゲート電極として
機能する導電膜１０４に接続される。よって、導電膜１２０ｂと導電膜１０４とは、同じ
電位が与えられる。
なお、本実施の形態においては、開口部１４２ａ、１４２ｂを設け、導電膜１２０ｂと
導電膜１０４を接続する構成について例示したが、これに限定されない。例えば、開口部
１４２ａまたは開口部１４２ｂのいずれか一方の開口部のみを形成し、導電膜１２０ｂと
導電膜１０４を接続する構成、または開口部１４２ａ及び開口部１４２ｂを設けずに、導
電膜１２０ｂと導電膜１０４を接続しない構成としてもよい。なお、導電膜１２０ｂと導
電膜１０４を接続しない構成の場合、導電膜１２０ｂと導電膜１０４には、それぞれ異な
る電位を与えることができる。
また、図３（Ｂ）に示すように、酸化物半導体膜１０８は、ゲート電極として機能する
導電膜１０４と、第２のゲート電極として機能する導電膜１２０ｂのそれぞれと対向する
ように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電
極として機能する導電膜１２０ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、
酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ
長く、酸化物半導体膜１０８の全体は、絶縁膜１１４、１１６、１１８を介して導電膜１
２０ｂに覆われている。また、第２のゲート電極として機能する導電膜１２０ｂとゲート
電極として機能する導電膜１０４とは、絶縁膜１０６、１０７、１１４、１１６、１１８
に設けられる開口部１４２ａ、１４２ｂにおいて接続されるため、酸化物半導体膜１０８
のチャネル幅方向の側面は、絶縁膜１１４、１１６、１１８を介して第２のゲート電極と
して機能する導電膜１２０ｂと対向している。
別言すると、トランジスタ１７０のチャネル幅方向において、ゲート電極として機能す
る導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂは、ゲート絶縁膜と
して機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する絶縁膜１１４
、１１６、１１８に設けられる開口部において接続すると共に、ゲート絶縁膜として機能
する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する絶縁膜１１４、１１６
、１１８を介して酸化物半導体膜１０８を囲む構成である。
このような構成を有することで、トランジスタ１７０に含まれる酸化物半導体膜１０８
を、ゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜
１２０ｂの電界によって電気的に囲むことができる。トランジスタ１７０のように、ゲー
ト電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜
を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（
ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１７０は、ｓ－ｃｈａｎｎｅｌ構造を有するため、ゲート電極として機能
する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１
０８に印加することができるため、トランジスタ１７０の電流駆動能力が向上し、高いオ
ン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、
トランジスタ１７０を微細化することが可能となる。また、トランジスタ１７０は、ゲー
ト電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂ
によって囲まれた構造を有するため、トランジスタ１７０の機械的強度を高めることがで
きる。
トランジスタ１７０のその他の構成については、先に示すトランジスタ１００と同様で
あり、同様の効果を奏する。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。例えば、図１に示すトランジスタ１００を表示装置の画素のトラン
ジスタに用い、図３に示すトランジスタ１７０を表示装置のゲートドライバのトランジス
タに用いることができる。
＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置であるトランジスタ１００の作製方法について、図
４乃至図６を用いて以下詳細に説明する。なお、図４乃至図６は、半導体装置の作製方法
を説明する断面図である。
なお、トランジスタ１００を構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、ス
パッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）
法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。
成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的
であるが、熱ＣＶＤ法またはＡＬＤ（原子層成膜）法でもよい。熱ＣＶＤ法の例として、
ＭＯＣＶＤ（有機金属化学堆積）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば
、それぞれのスイッチングバルブ（高速バルブともよぶ。）を切り替えて２種類以上の原
料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガ
スと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の
原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリ
アガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。
また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層
を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子
層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆
性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数に
よって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを
作製する場合に適している。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、ゲート電極として機能する導電膜１０４を形成する。次に、導電膜１
０４上にゲート絶縁膜として機能する絶縁膜１０６、１０７を形成する（図４（Ａ）参照
）。
ゲート電極として機能する導電膜１０４は、スパッタリング法、化学気相堆積（ＣＶＤ
）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法、を用いて形成することができる。ま
たは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、
プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、先に説明した有機金属化学気
相堆積（ＭＯＣＶＤ）法等の熱ＣＶＤ法、又は原子層堆積（ＡＬＤ）法を用いてもよい。
本実施の形態では、基板１０２としてガラス基板を用い、ゲート電極として機能する導
電膜１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。
ゲート絶縁膜として機能する絶縁膜１０６、１０７は、スパッタリング法、ＰＥＣＶＤ
法、熱ＣＶＤ法、真空蒸着法、ＰＬＤ法等を用いて形成することができる。本実施の形態
では、ＰＥＣＶＤ法により、絶縁膜１０６として厚さ４００ｎｍの窒化シリコン膜を形成
し、絶縁膜１０７として厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
なお、絶縁膜１０６としては、窒化シリコン膜の積層構造とすることができる。具体的
には、絶縁膜１０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化
シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下
のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ－ＣＶ
Ｄ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高
周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すれば
よい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃以下とすることができる。
絶縁膜１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜１０
４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅（Ｃｕ）元素の拡散を抑制することが
できる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能
する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリ
コン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散
を抑制することができる。
絶縁膜１０７としては、後に形成される酸化物半導体膜１０８（より具体的には、第１
の酸化物半導体膜１０８ａ）との界面特性を向上させるため、酸素を含む絶縁膜で形成さ
れると好ましい。
次に、絶縁膜１０７上に、第１の酸化物半導体膜１０８ａを形成する。その後、第１の
酸化物半導体膜１０８ａ上に、第２の酸化物半導体膜１０８ｂを形成する（図４（Ｂ）参
照）。
本実施の形態では、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝３：
１：２（原子数比））を用いて、スパッタリング法により第１の酸化物半導体膜を成膜し
、その後真空中で連続して、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ
＝１：１：１．２（原子数比））を用いて、スパッタリング法により第２の酸化物半導体
膜を成膜することで、積層の酸化物半導体膜を形成する。次に、該先層の酸化物半導体膜
上にリソグラフィ工程によりマスクを形成し、該積層の酸化物半導体膜を所望の領域に加
工することで島状の酸化物半導体膜１０８を形成する。
なお、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリングガス
は、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。な
お、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパ
ッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素
ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より好ましくは
－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用いることで
酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリング装置
におけるチャンバーは、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除
去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（１×１０－４
Ｐａから５×１０－７Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポン
プとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水
素を含む気体が逆流しないようにしておくことが好ましい。
次に、絶縁膜１０７及び酸化物半導体膜１０８ａ上にソース電極及びドレイン電極とし
て機能する導電膜１１２を形成する（図４（Ｃ）参照）。
本実施の形態では、導電膜１１２として、厚さ５０ｎｍのタングステン膜と、厚さ４０
０ｎｍのアルミニウム膜とが順に積層された積層膜をスパッタリング法により成膜する。
なお、本実施の形態においては、導電膜１１２の２層の積層構造としたが、これに限定さ
れない。例えば、導電膜１１２として、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎ
ｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とが順に積層された３層の積層構造と
してもよい。
次に、導電膜１１２上の所望の領域にマスク１４０ａ、１４０ｂを形成する（図４（Ｄ
）参照）。
本実施の形態においては、マスク１４０ａ、１４０ｂとしては、感光性の樹脂膜を塗布
し、該感光性の樹脂膜をリソグラフィ工程によりパターニングすることで形成する。
次に、導電膜１１２、及びマスク１４０ａ、１４０ｂ上からエッチングガス１３８を用
いて、導電膜１１２及び第２の酸化物半導体膜１０８ｂを加工する（図５（Ａ）参照）。
本実施の形態においては、ドライエッチング装置を用い、導電膜１１２、及び第２の酸
化物半導体膜１０８ｂを加工する。ただし、導電膜１１２の形成方法としては、これに限
定されず、例えば、エッチングガス１３８に薬液を用いることで、ウエットエッチング装
置を用いて、導電膜１１２、及び第２の酸化物半導体膜１０８ｂを加工してもよい。ただ
し、ウエットエッチング装置を用いて、導電膜１１２、及び第２の酸化物半導体膜１０８
ｂを加工するよりも、ドライエッチング装置を用いて導電膜１１２、及び第２の酸化物半
導体膜１０８ｂを加工した方が、より微細なパターンを形成することができるため、好適
である。
次に、マスク１４０ａ、１４０ｂを除去することで、第２の酸化物半導体膜１０８ｂ上
のソース電極として機能する導電膜１１２ａと、第２の酸化物半導体膜１０８ｂ上のドレ
イン電極として機能する導電膜１１２ｂと、が形成される。また、酸化物半導体膜１０８
は、第１の酸化物半導体膜１０８ａと、第２の酸化物半導体膜１０８ｂとの積層構造とな
る（図５（Ｂ）参照）。
また、第２の酸化物半導体膜１０８ｂ、及び導電膜１１２ａ、１１２ｂ上から、薬液を
塗布し、第２の酸化物半導体膜１０８ｂの表面（バックチャネル側）を洗浄してもよい。
該洗浄の方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の
薬液を用いて洗浄を行うことで、第２の酸化物半導体膜１０８ｂの表面に付着した不純物
（例えば、導電膜１１２ａ、１１２ｂに含まれる元素等）を除去することができる。なお
、該洗浄は、必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜１１２ａ、１１２ｂの形成時、及び／または上記洗浄工程において、第２
の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８ａよりも膜厚の薄い第２の領
域が形成される。
次に、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上に絶縁膜１１４、１１
６を形成する（図５（Ｃ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６の界面において大気成分由来の不純物濃度を低減することがで
きるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜１０８に移動させ
ることが可能となり、酸化物半導体膜１０８の酸素欠損量を低減することが可能となる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒
素等がある。また、上記の堆積性気体に対する酸化性気体を２０倍より大きく１００倍未
満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましく
は５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１１４が、窒素を含み、且つ
欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０－２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力
を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし
、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好
ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
また、絶縁膜１１６を形成する工程は、ＰＥＣＶＤ装置にて１８０℃以上３５０℃以下
の温度で実施され、トランジスタ１００の作製工程中において、絶縁膜１１６を形成する
工程の温度が最も高くなると好ましい。例えば、絶縁膜１１６を形成する温度を３５０℃
で実施することで、トランジスタ１００を直接フレキシブル基板等への形成が可能となる
。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８の保護
膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高
めることができる。
また、絶縁膜１１４、１１６を形成した後、加熱処理を行ってもよい。該加熱処理によ
り、絶縁膜１１４、１１６に含まれる窒素酸化物を低減することができる。また、上記加
熱処理により、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜１０８に移
動させ、酸化物半導体膜１０８に含まれる酸素欠損量を低減することができる。
絶縁膜１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上３５０℃以下
、以下とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好
ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、
ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガ
スに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、ＲＴＡ装置等を
用いることができる。
本実施の形態では、窒素雰囲気で、３５０℃、１時間の加熱処理を行う。なお、トラン
ジスタ１００を形成する工程において、絶縁膜１１６を形成する温度が最も高くなればよ
く、絶縁膜１１６の形成する温度と同等の温度の加熱処理を異なる工程で行ってもよい。
次に、絶縁膜１１６上に酸化物導電膜１３１を形成する（図５（Ｄ）参照）。
酸化物導電膜１３１は、酸素と、金属（インジウム、亜鉛、チタン、アルミニウム、タ
ングステン、タンタル、またはモリブデンの中から選ばれる少なくとも１以上）と、を有
する。
酸化物導電膜１３１の一例としては、酸化窒化タンタル膜、酸化チタン膜、インジウム
錫酸化物（以下ＩＴＯともいう）膜、酸化アルミニウム膜、酸化物半導体膜（例えば、Ｉ
ＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：４：５（原子数比））等）を用いることができる。ま
た、酸化物導電膜１３１としては、スパッタリング法を用いて形成することができる。ま
た、酸化物導電膜１３１の厚さとしては、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１
０ｎｍ以下とすると好ましい。本実施の形態では、酸化物導電膜１３１として、厚さ５ｎ
ｍの酸化シリコンを添加したインジウム錫酸化物（以下ＩＴＳＯと呼ぶ）を用いる。
次に、酸化物導電膜１３１を介して絶縁膜１１４、１１６及び酸化物半導体膜１０８に
酸素１３９を添加する（図６（Ａ）参照）。
酸化物導電膜１３１を介して絶縁膜１１４、１１６及び酸化物半導体膜１０８に酸素１
３９を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等が
ある。また、酸素１３９を添加する際に、基板側にバイアスを印加することで効果的に酸
素１３９を絶縁膜１１４、１１６及び酸化物半導体膜１０８に添加することができる。上
記バイアスとしては、例えば、電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよ
い。絶縁膜１１６上に酸化物導電膜１３１を設けて酸素を添加することで、酸化物導電膜
１３１が絶縁膜１１６から酸素が脱離することを抑制する保護膜として機能する。このた
め、絶縁膜１１４、１１６及び酸化物半導体膜１０８により多くの酸素を添加することが
できる。
次に、エッチャント１４２により、酸化物導電膜１３１を除去する（図６（Ｂ）参照）
。
酸化物導電膜１３１の除去方法としては、ドライエッチング法、ウエットエッチング法
、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる
。なお、ドライエッチング法の場合には、エッチャント１４２は、エッチングガスであり
、ウエットエッチング法の場合には、エッチャント１４２は、薬液である。本実施の形態
においては、ウエットエッチング法を用いて、酸化物導電膜１３１を除去する。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図６（Ｃ）参照）。
なお、絶縁膜１１８の形成前、または絶縁膜１１８の形成後に加熱処理を行って、絶縁
膜１１４、１１６に含まれる過剰酸素を酸化物半導体膜１０８中に拡散させ、酸化物半導
体膜１０８中の酸素欠損を補填することができる。あるいは、絶縁膜１１８を加熱成膜と
することで、絶縁膜１１４、１１６に含まれる過剰酸素を酸化物半導体膜１０８中に拡散
させ、酸化物半導体膜１０８中の酸素欠損を補填することができる。
絶縁膜１１８をＰＥＣＶＤ法で形成する場合、基板温度は１８０℃以上３５０℃以下に
することで、緻密な膜を形成できるため好ましい。
例えば、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。
窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活
性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の
結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、
シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成すること
ができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び
窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗
な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに
対する窒素の流量比を５以上５０以下、１０以上５０以下とすることが好ましい。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒
素、及びアンモニアの原料ガスから、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は
、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍ
である。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周
波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電
極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位
面積あたりの電力（電力密度）に換算すると１．７×１０－１Ｗ／ｃｍ２である。
以上の工程で図１に示すトランジスタ１００を形成することができる。
＜半導体装置の作製方法２＞
次に、本発明の一態様であるトランジスタ１７０の作製方法について、図７を用いて以
下詳細に説明する。なお、図７は、半導体装置の作製方法を説明する断面図である。また
、図７（Ａ）（Ｃ）（Ｅ）（Ｇ）は、トランジスタ１７０の作製途中のチャネル長方向の
断面図であり、図７（Ｂ）（Ｄ）（Ｆ）（Ｈ）は、トランジスタ１７０の作製途中のチャ
ネル幅方向の断面図である。
まず、先に示すトランジスタ１００の作製方法と同様の工程（図４乃至図６に示す工程
）を行い、基板１０２上に導電膜１０４、絶縁膜１０６、１０７、酸化物半導体膜１０８
、導電膜１１２ａ、１１２ｂ、及び絶縁膜１１４、１１６、１１８を形成する（図７（Ａ
）（Ｂ）参照）。
次に、絶縁膜１１８上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４、１１
６、１１８の所望の領域に開口部１４２ｃを形成する。また、絶縁膜１１８上にリソグラ
フィ工程によりマスクを形成し、絶縁膜１０６、１０７、１１４、１１６、１１８の所望
の領域に開口部１４２ａ、１４２ｂを形成する。なお、開口部１４２ｃは、導電膜１１２
ｂに達するように形成される。また、開口部１４２ａ、１４２ｂは、それぞれ導電膜１０
４に達するように形成される（図７（Ｃ）（Ｄ）参照）。
なお、開口部１４２ａ、１４２ｂと開口部１４２ｃは、同じ工程で形成してもよく、異
なる工程で形成してもよい。開口部１４２ａ、１４２ｂと開口部１４２ｃを同じ工程で形
成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成するこ
とができる。また、開口部１４２ａ、１４２ｂを複数回に分けて形成してもよい。例えば
、絶縁膜１０６、１０７を加工し、その後、絶縁膜１１４、１１６、１１８を加工する。
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように絶縁膜１１８上に導電膜１２
０を形成する（図７（Ｅ）（Ｆ）参照）。
導電膜１２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中
から選ばれた一種を含む材料を用いることができる。とくに、導電膜１２０としては、酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウ
ム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸
化物（ＩＴＳＯ）などの透光性を有する導電性材料を用いることができる。また、導電膜
１２０としては、例えば、スパッタリング法を用いて形成することができる。本実施の形
態においては、膜厚１１０ｎｍのＩＴＳＯ膜をスパッタリング法で形成する。
次に、導電膜１２０上にリソグラフィ工程によりマスクを形成し、導電膜１１２を所望
の形状に加工することで、導電膜１２０ａ、１２０ｂを形成する（図７（Ｇ）（Ｈ）参照
）。
導電膜１２０ａ、１２０ｂの形成方法については、ドライエッチング法、ウエットエッ
チング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙
げられる。本実施の形態においては、ウエットエッチング法を用いて、導電膜１２０を導
電膜１２０ａ、１２０ｂへと加工する。
以上の工程で図３に示すトランジスタ１７０を作製することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の構造につい
て、詳細に説明を行う。
＜酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌ
ｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－
ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ－ｌｉｋｅ ＯＳは、微小な領域において周
期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため
、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ－ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ－ＯＳについて説明する。図３４（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによって行う
ことができる。
図３４（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３４（Ｂ）に示す
。図３４（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上面と平行となる。
図３４（Ｂ）に示すように、ＣＡＡＣ－ＯＳは特徴的な原子配列を有する。図３４（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図３４（Ｂ）および図３４（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレッ
トとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。
したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともでき
る。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒ
ｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ－ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図３４（Ｄ）参照。）。図３４（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図３４（Ｄ）に示す領域５１６１に相当する。
また、図３５（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ－ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図３５（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３５（Ｂ）、図３５（Ｃ）および
図３５（Ｄ）に示す。図３５（Ｂ）、図３５（Ｃ）および図３５（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－Ｏ
Ｓに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、図３６（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ－ＯＳのｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ－ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ－ＯＳは、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ－ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ－ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ－ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図３６（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図３６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図３７（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３７（Ｂ）に示す。図３
７（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ－ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図３７（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図３７（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の
結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をす
るとＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体で
ある。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体
と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性
を有する酸化物半導体であるといえる。
＜ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は
、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上の大きさであることが多い。なお、結晶部
の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体
と呼ぶことがある。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同
じくする可能性がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合が
ある。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。例えば、ｎｃ－ＯＳに対し、ペレットよりも大きい径の
Ｘ線を用いた場合、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピークは
検出されない。また、ｎｃ－ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０
ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが
観測される。一方、ｎｃ－ＯＳに対し、ペレットの大きさと近いかペレットより小さいプ
ローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、
ｎｃ－ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高
い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測され
る場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
－ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
＜ａ－ｌｉｋｅ ＯＳ＞
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
ａ－ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、
高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認
することのできない領域と、を有する。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ－ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ－ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ－ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応する。
図３８は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３８より、ａ－ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図３８中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ－／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ－Ｏ
ＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ－
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図３８中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ－ＯＳお
よびＣＡＡＣ－ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比
べて密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ－ＯＳの密度およびＣＡＡ
Ｃ－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ
、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳの成膜モデルの一例について説明する。
図３９（Ａ）は、スパッタリング法によりＣＡＡＣ－ＯＳが成膜される様子を示した成
膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを
介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複
数のマグネットによって磁場が生じている。マグネットの配置や構成などについては、上
述した成膜室の記載を参照する。マグネットの磁場を利用して成膜速度を高めるスパッタ
リング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。
一例として、Ｉｎ－Ｇａ－Ｚｎ酸化物を有するターゲット５１３０の劈開面について説
明する。図４０（Ａ）に、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造
を示す。なお、図４０（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎ
Ｏ４の結晶を観察した場合の構造である。
図４０（Ａ）より、近接する二つのＧａ－Ｚｎ－Ｏ層において、それぞれの層における
酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有
することにより、近接する二つのＧａ－Ｚｎ－Ｏ層は互いに反発する。その結果、ＩｎＧ
ａＺｎＯ４の結晶は、近接する二つのＧａ－Ｚｎ－Ｏ層の間に劈開面を有する。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（
ターゲット－基板間距離（Ｔ－Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ま
しくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、
酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０
１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここ
で、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが
確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が
形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１
が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（
Ａｒ＋）などである。
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット
５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であ
るペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレッ
ト５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造
に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット
状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面
を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよ
びペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット
５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例
えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三
角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが
、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みの
ないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレ
ット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎ
ｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上とする。ペレット５
１００は、上述の図３８中の（１）で説明した初期核に相当する。例えば、Ｉｎ－Ｇａ－
Ｚｎ酸化物を有するターゲット５１３０にイオン５１０１を衝突させる場合、図４０（Ｂ
）に示すように、Ｇａ－Ｚｎ－Ｏ層、Ｉｎ－Ｏ層およびＧａ－Ｚｎ－Ｏ層の３層を有する
ペレット５１００が飛び出してくる。なお、図４０（Ｃ）は、ペレット５１００をｃ軸に
平行な方向から観察した場合の構造である。したがって、ペレット５１００は、二つのＧ
ａ－Ｚｎ－Ｏ層（パン）と、Ｉｎ－Ｏ層（具）と、を有するナノサイズのサンドイッチ構
造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または
正に帯電する場合がある。ペレット５１００は、側面に酸素原子を有し、当該酸素原子が
負に帯電する可能性がある。このように、側面が同じ極性の電荷を帯びることにより、電
荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ－Ｏ
Ｓが、Ｉｎ－Ｇａ－Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯
電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した
酸素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する
際にインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長
する場合がある。これは、上述の図３８中の（２）と（１）の大きさの違いに相当する。
ここで、基板５１２０が室温程度である場合、ペレット５１００がこれ以上成長しないた
めｎｃ－ＯＳとなる（図３９（Ｂ）参照。）。成膜可能な温度が室温程度であることから
、基板５１２０が大面積である場合でもｎｃ－ＯＳの成膜は可能である。なお、ペレット
５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高く
することが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にす
ることができる。
図３９（Ａ）および図３９（Ｂ）に示すように、例えば、ペレット５１００は、プラズ
マ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５
１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づ
くと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向
きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５
１３０間には、電位差が与えられているため、基板５１２０からターゲット５１３０に向
けて電流が流れている。したがって、ペレット５１００は、基板５１２０の上面において
、磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミン
グの左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上
面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが
磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に与える
力を大きくするためには、基板５１２０の上面において、基板５１２０の上面に平行な向
きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ま
しくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基
板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．
５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上と
なる領域を設けるとよい。
このとき、マグネットユニットまたは／および基板５１２０が相対的に移動すること、
または回転することによって、基板５１２０の上面における水平磁場の向きは変化し続け
る。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向への力
を受け、様々な方向へ移動することができる。
また、図３９（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１０
０と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペ
レット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の
移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかの
ペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１
００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ－ＯＳ中の
酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ－ＯＳとなる。なお、基
板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃
未満、１７０℃以上４００℃未満、または１７０℃以上３５０℃以下とすればよい。即ち
、基板５１２０が大面積である場合でもＣＡＡＣ－ＯＳの成膜は可能である。
また、ペレット５１００が基板５１２０上で加熱されることにより、原子が再配列し、
イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１
００は、ほぼ単結晶となる。ペレット５１００がほぼ単結晶となることにより、ペレット
５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとん
ど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの
欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ－ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく
、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような
配列をしている。また、その間には結晶粒界を有さない。そのため、成膜時の加熱、成膜
後の加熱または曲げなどで、ＣＡＡＣ－ＯＳに縮みなどの変形が生じた場合でも、局部応
力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半
導体装置に適した構造である。なお、ｎｃ－ＯＳは、ペレット５１００（ナノ結晶）の集
合体が無秩序に積み重なったような配列となる。
ターゲットをイオンでスパッタした際に、ペレットだけでなく、酸化亜鉛などが飛び出
す場合がある。酸化亜鉛はペレットよりも軽量であるため、先に基板５１２０の上面に到
達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．
５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図４１に断面模式図を示す。
図４１（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレッ
ト５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、
互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０
５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１
０５ａの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１
０３が基板５１２０の加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の
粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図４１（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと同化
し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５
１０５ｂの別の側面と接するように配置する。
次に、図４１（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２
上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５
１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さら
にペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図４１（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１
０５ａ２の側面と接するように配置する。また、ペレット５１０５ｄは、その側面がペレ
ット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側
面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１
２０の加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において
結晶成長が起こることで、基板５１２０上にＣＡＡＣ－ＯＳが形成される。したがって、
ＣＡＡＣ－ＯＳは、ｎｃ－ＯＳよりも一つ一つのペレットが大きくなる。これは、上述の
図３８中の（３）と（２）の大きさの違いに相当する。
また、ペレット５１００の隙間が極めて小さくなることで、あたかも一つの大きなペレ
ットが形成される場合がある。大きなペレットは、単結晶構造を有する。例えば、大きな
ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎ
ｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。したがって、トランジスタ
のチャネル形成領域が、大きなペレットよりも小さい場合、チャネル形成領域として単結
晶構造を有する領域を用いることができる。また、ペレットが大きくなることで、トラン
ジスタのチャネル形成領域、ソース領域およびドレイン領域として単結晶構造を有する領
域を用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成
されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考え
られる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場
合においても、ＣＡＡＣ－ＯＳの成膜が可能であることがわかる。例えば、基板５１２０
の上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡ
ＡＣ－ＯＳを成膜することは可能である。
また、ＣＡＡＣ－ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、
その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上
面が原子レベルで平坦な場合、ペレット５１００はａｂ面と平行な平面である平板面を下
に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そ
して、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ－ＯＳを得ることがで
きる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ－ＯＳは、ペレット５１
００が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５
１２０が凹凸を有するため、ＣＡＡＣ－ＯＳは、ペレット５１００間に隙間が生じやすい
場合がある。ただし、ペレット５１００間で分子間力が働き、凹凸があってもペレット間
の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を
有するＣＡＡＣ－ＯＳとすることができる。
したがって、ＣＡＡＣ－ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板など
であっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ－ＯＳが成膜されるため、スパッタ粒子が厚みのな
いペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場
合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合
がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ－ＯＳを得ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について、図８乃至図１０を用いて以下説明を行う。
図８は、表示装置の一例を示す上面図である。図８示す表示装置７００は、第１の基板
７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回
路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７
０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１
の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の
基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、
画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１
の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図８
には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる
。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４及びゲートドライバ
回路部７０６とそれぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂ
ｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には
、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部
７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０
２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０
８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等
は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライ
バ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
液晶素子、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、
有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色Ｌ
ＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子
インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ
（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素
子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッ
ター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーシ
ョン）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレ
クトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用い
た表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作
用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても
よい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放
出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ
）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ
Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた
表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶デ
ィスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレ
イ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペ
ーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現す
る場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにす
ればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有する
ようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設け
ることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（
Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう
。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）
、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、
着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を
有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領
域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置
することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割
から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光
素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの
発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用
いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図９及び図１０を用いて説明する。なお、図９は、図８に示す一点鎖線Ｑ－Ｒにおける
断面図であり、表示素子として液晶素子を用いた構成である。また、図１０は、図８に示
す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図９及び図１０に示す共通部分について最初に説明し、次に異なる部分について
以下説明する。
＜表示装置の共通部分に関する説明＞
図９及び図１０に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、
ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線
部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容
量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有
する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタを用いることが
できる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くす
ることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源
オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なく
することができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、一対の電極間に誘電体を有する構造である。より詳しくは、容量素
子７９０の一方の電極としては、トランジスタ７５０のゲート電極として機能する導電膜
と同一工程で形成された導電膜を用い、容量素子７９０の他方の電極としては、トランジ
スタ７５０のソース電極及びドレイン電極として機能する導電膜を用いる。また、一対の
電極間に挟持される誘電体としては、トランジスタ７５０のゲート絶縁膜として機能する
絶縁膜を用いる。
また、図９及び図１０において、トランジスタ７５０、トランジスタ７５２、及び容量
素子７９０上に、絶縁膜７６４、７６６、７６８、酸化物半導体膜７６７、及び平坦化絶
縁膜７７０が設けられている。
絶縁膜７６４、７６６、７６８としては、それぞれ先の実施の形態に示す絶縁膜１１４
、１１６、１１８と、同様の材料及び作製方法により形成することができる。また、酸化
物半導体膜７６７としては、先の実施の形態に示す酸化物半導体膜１０８と同様の材料及
び作製方法により形成することができる。また、平坦化絶縁膜７７０としては、ポリイミ
ド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹
脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材
料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。
また、平坦化絶縁膜７７０を設けない構成としてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程で形成される。なお、信号線７１０は、トランジスタ７５
０、７５２のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えばゲー
ト電極として機能する導電膜としてもよい。信号線７１０として、例えば、銅元素を含む
材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能とな
る。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、Ｆ
ＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。また、本実施
の形態においては、構造体７７８を第１の基板７０１側に設ける構成について例示したが
、これに限定されない。例えば、第２の基板７０５側に構造体７７８を設ける構成、また
は第１の基板７０１及び第２の基板７０５双方に構造体７７８を設ける構成としてもよい
。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
＜表示素子として液晶素子を用いる表示装置の構成例＞
図９に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７
７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側
に設けられ、対向電極としての機能を有する。図９に示す表示装置７００は、導電膜７７
２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによ
って光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極
としての機能を有する。図９に示す表示装置７００は、外光を利用し導電膜７７２で光を
反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、
可視光において、反射性のある導電膜を用いる。
また、導電膜７７２として、可視光において反射性のある導電膜を用いる場合、該導電
膜を積層構造としてもよい。例えば、下層に膜厚１００ｎｍのアルミニウム膜を形成し、
上層に厚さ３０ｎｍの銀合金膜（例えば、銀、パラジウム、及び銅を含む合金膜）を形成
する。上述の構造とすることで、以下の優れた効果を奏する。
（１）下地膜と導電膜７７２との密着性を向上させることができる。（２）薬液によっ
てアルミニウム膜と、銀合金膜とを一括してエッチングすることが可能である。（３）導
電膜７７２の断面形状を良好な形状（例えば、テーパー形状）とすることができる。（３
）の理由としては、アルミニウム膜は、銀合金膜よりも薬液によるエッチング速度が遅い
、または上層の銀合金膜のエッチング後、下層のアルミニウム膜が露出した場合に、銀合
金膜よりも卑な金属、別言するとイオン化傾向の高い金属であるアルミニウムから電子を
引き抜くため、銀合金膜のエッチングが抑制され、下層のアルミニウム膜のエッチングの
進行が速くなるためである。
また、図９に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の一
部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を有機樹脂膜等で形
成し、該有機樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極
として機能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導電
膜７７２に入射した場合において、導電膜７７２の表面で光を乱反射することが可能とな
り、視認性を向上させることができる。
なお、図９に示す表示装置７００は、反射型のカラー液晶表示装置について例示したが
、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜を
用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置の
場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
なお、図９において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側に
、それぞれ配向膜を設ける構成としてもよい。また、図９において図示しないが、偏光部
材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例
えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックラ
イト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む
液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくて
もよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破
壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができ
る。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。
＜表示素子として発光素子を用いる表示装置＞
図１０に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７８４、ＥＬ層７８６、及び導電膜７８８を有する。図１０に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。
また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光に
おいて透光性のある導電膜、または可視光において反射性のある導電膜を用いることがで
きる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛
（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において
反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよ
い。
また、図１０に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶
縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子
７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、Ｅ
Ｌ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出す
るボトムエミッション構造や、導電膜７８４及び導電膜７８８の双方に光を射出するデュ
アルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１０
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１１を
用いて説明を行う。
図１１（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図１１（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図１１（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図１１（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図１１（Ａ）に示す複数の画素回路５０１は、例えば、図１１（Ｂ）に示す構成
とすることができる。
図１１（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１１（Ｂ）の画素回路５０１を有する表示装置では、例えば、図１１（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図１１（Ａ）に示す複数の画素回路５０１は、例えば、図１１（Ｃ）に示す構成
とすることができる。
また、図１１（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図１１（Ｃ）の画素回路５０１を有する表示装置では、例えば、図１１（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図１２及び図１３を用いて説明を行う。
図１２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１
０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図１２において、バックライ
ト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
図１３（Ａ）乃至図１３（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐
体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又
は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、
加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電
場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する
機能を含むもの）、マイクロフォン９００８、等を有することができる。
図１３（Ａ）乃至図１３（Ｇ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（
プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々な
コンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信ま
たは受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表
示部に表示する機能、等を有することができる。なお、図１３（Ａ）乃至図１３（Ｇ）に
示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有すること
ができる。また、図１３（Ａ）乃至図１３（Ｇ）には図示していないが、電子機器には、
複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を
撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵
）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図１３（Ａ）乃至図１３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図１３（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が
有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に
沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセン
サを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表
示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することが
できる。
図１３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図
１３（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯
情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、
３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００
１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９０
０１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メール
やＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示
、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バ
ッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている
位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図１３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図１３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図１３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図１３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図１３
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図１３（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。また、本実施の形態において述べた電子機器の表示部にお
いては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折
り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平
面部に表示を行う構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
本実施例においては、試料Ａ１乃至Ａ３の分析用サンプルを作製し、該分析用サンプル
のＳＩＭＳ分析を行った。
まず、本実施例で作製した分析用サンプルについて、以下説明を行う。
（試料Ａ１乃至試料Ａ３）
まず、厚さ０．７ｍｍのガラス基板上に、厚さ１００ｎｍの酸化物半導体膜を形成した
。なお、試料Ａ１、試料Ａ２、及び試料Ａ３は、それぞれ酸化物半導体膜の組成が異なる
。
試料Ａ１の酸化物半導体膜としては、基板温度を１７０℃とし、流量１００ｓｃｃｍの
アルゴンガスと、流量１００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６
Ｐａとし、多結晶の金属酸化物スパッタリングターゲット多結晶の金属酸化物スパッタリ
ングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ
電力を投入して成膜した。
試料Ａ２の酸化物半導体膜としては、基板温度を１７０℃とし、流量１００ｓｃｃｍの
アルゴンガスと、流量１００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６
Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝３：１：
２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ａ３の酸化物半導体膜としては、基板温度を１７０℃とし、流量１００ｓｃｃｍの
アルゴンガスと、流量１００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６
Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：
４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、熱処理を行った。該熱処理としては、窒素雰囲気下で４５０℃ １時間の熱処理
を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃ １時間の熱処理とした。なお
、本実施例においては、酸化物半導体膜中の水素濃度を低減させるために、４５０℃で各
試料を熱処理したが、実際のトランジスタを作製する工程においては、３５０℃以下で熱
処理する方が好適である。
以上の工程で、本実施例の試料Ａ１乃至試料Ａ３を作製した。
次に、上記作製した試料Ａ１乃至試料Ａ３の酸化物半導体膜中の水素濃度を測定するた
めに、ＳＩＭＳ分析を行った。試料Ａ１乃至Ａ３の分析結果を図１４に示す。なお、図１
４において、縦軸が水素濃度（ａｔｏｍｓ／ｃｍ３）を、横軸が深さ（ｎｍ）を、それぞ
れ表す。
図１４に示す結果より、試料Ａ１の酸化物半導体膜中の水素濃度は、６．３３×１０１
９ａｔｏｍｓ／ｃｍ３であった。また、試料Ａ２の酸化物半導体膜中の水素濃度は、８．
６４×１０１８ａｔｏｍｓ／ｃｍ３であった。また、試料Ａ３の酸化物半導体膜中の水素
濃度は、１．４６×１０１９ａｔｏｍｓ／ｃｍ３であった。なお、ここでの酸化物半導体
膜中の水素濃度としては、膜厚５０ｎｍでの数値とした。
例えば、試料Ａ２の酸化物半導体膜上に、試料Ａ１の酸化物半導体膜を形成することで
、ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２）＼ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：
１：１．２）の構造となる。または、試料Ａ３の酸化物半導体膜上に、試料Ａ１の酸化物
半導体膜を形成することで、ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１）＼ＩＧＺ
Ｏ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２）の構造となる。
このように、本発明の一態様の半導体装置は、酸化物半導体膜を積層構造とし、下層の
酸化物半導体膜よりも上層の酸化物半導体膜の水素濃度が高くなるように形成すると好ま
しい。また、下層の酸化物半導体膜が、Ｉｎの原子数比がＧａの原子数比より多く、下層
の酸化物半導体膜よりも上層の酸化物半導体膜のＩｎの原子数比が少ない。このような組
成の酸化物半導体膜の積層構造とすることで、高い電界効果移動度を有し、且つ高い信頼
性の半導体装置とすることができる。
本実施例に示す構成は、他の実施の形態または他の実施例と適宜組み合わせて用いても
よい。
本実施例においては、本発明の一態様の半導体装置が有する絶縁膜の水素及び水の放出
量について、ＴＤＳを用いて評価した。また、本発明の一態様の半導体装置が有する絶縁
膜のキャリアトラップとなる欠陥について、ＥＳＲを用いて評価した。本実施例において
は、以下に示す試料Ｂ１乃至試料Ｂ４、試料Ｃ１乃至試料Ｃ４を作製した。
まず、試料Ｂ１乃至試料Ｂ４の詳細について説明する。
＜試料Ｂ１＞
試料Ｂ１は、ガラス基板上に、厚さ１００ｎｍの窒化シリコン膜が形成された構造であ
る。
試料Ｂ１の窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量２００
ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのア
ンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設
置された平行平板の電極間に２０００ＷのＲＦ電力を供給して成膜した。
＜試料Ｂ２＞
試料Ｂ２は、ガラス基板上に厚さ１００ｎｍの窒化シリコン膜が形成された構造である
。
試料Ｂ２の窒化シリコン膜の成膜条件としては、アンモニアガスの流量を２０００ｓｃ
ｃｍとして、窒化シリコン膜を成膜した。なお、アンモニアガスの流量以外の条件につい
ては、試料Ｂ１と同じとした。
＜試料Ｂ３＞
試料Ｂ３は、ガラス基板上に厚さ２００ｎｍの酸化窒化シリコン膜が形成された構造で
ある。
試料Ｂ３の酸化窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量２
０ｓｃｃｍのシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内
に導入し、圧力を４０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０
００ＷのＲＦ電力を供給して成膜した。
＜試料Ｂ４＞
試料Ｂ４は、ガラス基板上に厚さ２００ｎｍの酸化窒化シリコン膜が形成された構造で
ある。
試料Ｂ４の酸化窒化シリコン膜の成膜条件としては、ＲＦ電力を１００Ｗとして、酸化
窒化シリコン膜を成膜した。なお、ＲＦ電力以外の条件については、試料Ｂ３と同じとし
た。
＜ＴＤＳ測定＞
次に、上記作製した試料Ｂ１乃至試料Ｂ４のＴＤＳ測定を行った。ＴＤＳ測定において
は、５０℃から５５０℃まで各試料を加熱し、各試料中の絶縁膜に含まれる気体の放出量
について評価した。試料Ｂ１及び試料Ｂ２においては、窒化シリコン膜に含まれる水素の
放出量について評価した。なお、水素の放出量としては、質量電荷比（Ｍ／ｚ）が２に相
当するガスの放出量を測定した。また、試料Ｂ３及び試料Ｂ４においては、酸化窒化シリ
コン膜に含まれるＨ２Ｏの放出量について評価した。なお、Ｈ２Ｏの放出量としては、質
量電荷比（Ｍ／ｚ）が１８に相当するガスの放出量を測定した。
図１５（Ａ）に、試料Ｂ１のＴＤＳ測定結果を、図１５（Ｂ）に試料Ｂ２のＴＤＳ測定
結果を、図１６（Ａ）に試料Ｂ３のＴＤＳ測定結果を、図１６（Ｂ）に試料Ｂ４のＴＤＳ
測定結果を、それぞれ示す。なお、図１５（Ａ）（Ｂ）及び図１６（Ａ）（Ｂ）において
、縦軸が強度（任意単位）を、横軸が基板温度（℃）、それぞれ表す。
図１５（Ａ）（Ｂ）に示す結果より、アンモニアガスの流量を低減することで、水素の
放出量の少ない窒化シリコン膜を成膜できることが分かった。
図１６（Ａ）（Ｂ）に示す結果より、ＲＦ電力を増大させることで、水の放出量の少な
い酸化窒化シリコン膜を成膜できることが分かった。
次に、試料Ｃ１乃至試料Ｃ４の詳細について説明する。
＜試料Ｃ１＞
試料Ｃ１は、ガラス基板上に厚さ１００ｎｍの窒化シリコン膜が形成された構造である
。
試料Ｃ１の窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量２００
ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのア
ンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置
された平行平板の電極間に２０００ＷのＲＦ電力を供給して成膜した。
＜試料Ｃ２＞
試料Ｃ２は、ガラス基板上に厚さ１００ｎｍの窒化シリコン膜が形成された構造である
。
試料Ｃ２の窒化シリコン膜の成膜条件としては、基板温度を２８０℃とし、流量１００
ｓｃｃｍのシランガスと、流量１０００ｓｃｃｍの窒素ガスと、流量５０ｓｃｃｍのアン
モニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置さ
れた平行平板の電極間に７５０ＷのＲＦ電力を供給して成膜した。
＜試料Ｃ３＞
試料Ｃ３は、ガラス基板上に厚さ１００ｎｍの酸化窒化シリコン膜が形成された構造で
ある。
酸化窒化シリコン膜の成膜条件としては、基板温度を２８０℃とし、流量５０ｓｃｃｍ
のシランガスと、流量１２５０ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、
圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に７５０ＷのＲＦ
電力を供給して成膜した。
＜試料Ｃ４＞
試料Ｃ４は、ガラス基板上に厚さ１００ｎｍの酸化窒化シリコン膜が形成された構造で
ある。
試料Ｃ４としては、試料Ｃ３の酸化窒化シリコン膜の成膜条件において、ＲＦ電力を２
５０Ｗとして、酸化窒化シリコン膜を成膜した。なお、ＲＦ電力以外の条件について、試
料Ｃ３と同じとした。
＜ＥＳＲ測定＞
次に、上記作製した試料Ｃ１乃至試料Ｃ４のＥＳＲ測定を行った。ＥＳＲ測定は、所定
の温度で、マイクロ波の吸収の起こる磁場の値（Ｈ０）から、式ｇ＝ｈν／βＨ０、を用
いてｇ値というパラメータが得られる。なお、νはマイクロ波の周波数である。ｈはプラ
ンク定数であり、βはボーア磁子であり、どちらも定数である。
試料Ｃ１及び試料Ｃ２においては、下記の条件でＥＳＲ測定を行った。測定温度を室温
（２５℃）とし、９．２ＧＨｚの高周波電力（マイクロ波パワー）を０．１ｍＷとし、磁
場の向きは作製した試料の膜表面と平行とした。なお、窒化シリコン膜に含まれるＫ－ｃ
ｅｎｔｅｒに起因するシグナルのスピン密度の検出下限は１．５×１０１６ｓｐｉｎｓ／
ｃｍ３であった。
試料Ｃ３及び試料Ｃ４においては、下記の条件でＥＳＲ測定を行った。測定温度を室温
（２５℃）とし、９．２ＧＨｚの高周波電力（マイクロ波パワー）を０．００５ｍＷとし
、磁場の向きは作製した試料の膜表面と平行とした。なお、酸化窒化シリコン膜に含まれ
るＥ’－ｃｅｎｔｅｒに起因するシグナルのスピン密度の検出下限は１．５×１０１６ｓ
ｐｉｎｓ／ｃｍ３であった。
図１７は、試料Ｃ１及び試料Ｃ２のＥＳＲの測定により得られたＥＳＲスペクトルであ
る。図１８は、試料Ｃ３及び試料Ｃ４のＥＳＲの測定により得られたＥＳＲスペクトルで
ある。
図１７に示すように、試料Ｃ２と比較して、試料Ｃ１の方が、Ｋ－ｃｅｎｔｅｒに起因
するシグナルの強度が小さいことが分かる。Ｋ－ｃｅｎｔｅｒは、図１７に示すような、
シリコンのダングリングボンドによる欠陥である。このことから、成膜条件において、よ
り高い温度で、且つ高いＲＦ電力を供給することで、シリコンのダングリングボンドの少
ない、窒化シリコン膜を成膜できることが分かった。
図１８に示すように、試料Ｃ４と比較して、試料Ｃ３の方が、Ｅ’－ｃｅｎｔｅｒに起
因するシグナルの強度が小さいことが分かる。Ｅ’－ｃｅｎｔｅｒは、図１８に示すよう
な、シリコンのダングリングボンドによる欠陥である。このことから、成膜条件において
、より高いＲＦ電力を供給することで、シリコンのダングリングボンドの少ない、酸化窒
化シリコン膜を成膜できることが分かった。
本実施例に示す構成は、他の実施の形態または他の実施例と適宜組み合わせて用いても
よい。
本実施例においては、図３に示すトランジスタ１７０に相当するトランジスタを作製し
、該トランジスタのＩＤ－ＶＧ特性の評価を行った。本実施例においては、以下に示す試
料Ｄ１乃至試料Ｄ３を作製し評価を行った。なお、試料Ｄ１及び試料Ｄ２は比較例である
トランジスタを有する試料であり、試料Ｄ３は本発明の一態様のトランジスタを有する試
料である。また、試料Ｄ１乃至試料Ｄ３は、それぞれチャネル長Ｌ＝２μｍ、チャネル幅
Ｗ＝５０μｍのトランジスタと、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５０μｍのトラ
ンジスタと、チャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍとの合計３種類のトランジ
スタが形成された構造である。
本実施例で作製した試料について、以下説明を行う。なお、以下の説明において、図３
に示すトランジスタ１７０に付記した符号を用いて説明する。
＜試料Ｄ１の作製方法＞
まず、基板１０２上に導電膜１０４を形成した。基板１０２としては、ガラス基板を用
いた。また、導電膜１０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリン
グ装置を用いて形成した。
次に、基板１０２及び導電膜１０４上に絶縁膜１０６、１０７を形成した。絶縁膜１０
６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。ま
た、絶縁膜１０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用
いて形成した。
絶縁膜１０６の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシ
ランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガス
をチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平
板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成膜し
、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒化シ
リコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５０
ｎｍの窒化シリコン膜を成膜した。
また、絶縁膜１０７の成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍ
のシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧
力を４０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電
力を供給して成膜した。
次に、絶縁膜１０７上に酸化物半導体膜１０８を形成した。酸化物半導体膜１０８とし
ては、スパッタリング装置を用いて、単層のＩＧＺＯ膜を形成した。また、酸化物半導体
膜１０８として、厚さ３５ｎｍのＩＧＺＯ膜を形成した。なお、酸化物半導体膜１０８の
成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流
量１００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、多結晶の
金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］
）に２５００ＷのＡＣ電力を投入して成膜した。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃１時
間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃１時間の熱処理とし
た。
次に、絶縁膜１０７及び酸化物半導体膜１０８上に導電膜１１２ａ、１１２ｂを形成し
た。導電膜１１２ａ、１１２ｂとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００
ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて
真空中で連続して形成した。
次に、絶縁膜１０７、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上に絶縁
膜１１４及び絶縁膜１１６を形成した。絶縁膜１１４としては、厚さ５０ｎｍの酸化窒化
シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１１６としては、厚さ４
００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜１１
４及び絶縁膜１１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜１１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシラ
ンガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２
０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供
給して成膜した。また、絶縁膜１１６の成膜条件としては、基板温度を２２０℃とし、流
量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバ
ー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素ガス雰囲気下で３５０℃
１時間とした。
次に、以下の２つの工程を行った。
（１、ＩＴＳＯ膜形成工程）
絶縁膜１１６上に、厚さ５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した
該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガ
スと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、ス
パッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ
２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給して成膜した。
（２、酸素添加処理工程）
次に、ＩＴＳＯ膜を介して、酸化物半導体膜１０８、及び絶縁膜１１４、１１６に酸素
添加処理を行った。該酸素添加処理としては、アッシング装置を用い、基板温度を４０℃
とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基
板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に
４５００ＷのＲＦ電力を６００ｓｅｃ供給して行った。
次に、基板温度を３５０℃とし、１７５Ｐａの窒素雰囲気で熱処理をした後、ＩＴＳＯ
膜上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ１００ｎｍの窒化シリコン
膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、導電膜１１２ｂに達する開口部１４２ｃ及び、導電膜１０４に達する開口部１４
２ａ、１４２ｂを形成した。開口部１４２ａ、１４２ｂ、１４２ｃとしては、ドライエッ
チング装置を用いて形成した。
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように絶縁膜１１８上に導電膜を形
成し、該導電膜を加工することで導電膜１２０ａ、１２０ｂを形成した。導電膜１２０ａ
、１２０ｂとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成
した。ＩＴＳＯ膜に用いたターゲットの組成としては、先に示すＩＴＳＯ膜形成工程で用
いた組成と同様とした。
次に、第３の熱処理を行った。該第３の熱処理としては、窒素ガス雰囲気下で２５０℃
１時間とした。
以上の工程で本実施例の試料Ｄ１を作製した。なお、試料Ｄ１のプロセスにおける最高
温度は４５０℃であった。
＜試料Ｄ２の作製方法＞
試料Ｄ２は、先に示す試料Ｄ１と比較し、以下の工程が異なる。それ以外の工程につい
ては、試料Ｄ１と同様とした。
試料Ｄ２において、第１の熱処理を行わなかった。
また、試料Ｄ２の（２、酸素添加処理工程）において、酸素添加の処理時間を１２０ｓ
ｅｃとした。次に、ＩＴＳＯ膜を除去し、絶縁膜１１６を露出させた。また、ＩＴＳＯ膜
の除去方法としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用い
て、３００ｓｅｃのエッチングを行った後、濃度０．５％のフッ化水素酸を用いて、１５
ｓｅｃのエッチングを行った。
次に、熱処理を行わずに、絶縁膜１１６上に絶縁膜１１８を形成した。
以上の工程で本実施例の試料Ｄ２を作製した。なお、試料Ｄ２のプロセスにおける最高
温度は３５０℃であった。
＜試料Ｄ３の作製方法＞
試料Ｄ３は、先に示す試料Ｄ１と比較し、以下の工程が異なる。それ以外の工程につい
ては、試料Ｄ１と同様とした。
試料Ｄ３において、酸化物半導体膜１０８は、ゲート電極として機能する導電膜１０４
側の第１の酸化物半導体膜１０８ａと、第１の酸化物半導体膜１０８ａ上の第２の酸化物
半導体膜１０８ｂとを、積層して形成した。また、第１の酸化物半導体膜１０８ａとして
、厚さ１０ｎｍのＩＧＺＯ膜を形成し、第２の酸化物半導体膜１０８ｂとして、厚さ１５
ｎｍのＩＧＺＯ膜を形成した。
なお、第１の酸化物半導体膜１０８ａの成膜条件としては、基板温度を１７０℃とし、
流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスをチャンバー内に
導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した
。
また、第２の酸化物半導体膜１０８ｂの成膜条件としては、基板温度を１７０℃とし、
流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスをチャンバー内に
導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した
。
また、試料Ｄ３としては、第１の熱処理を行わなかった。
また、試料Ｄ３の（２、酸素添加処理工程）において、酸素添加の処理時間を１２０ｓ
ｅｃとした。次に、ＩＴＳＯ膜を除去し、絶縁膜１１６を露出させた。また、ＩＴＳＯ膜
の除去方法としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用い
て、３００ｓｅｃのエッチングを行った後、濃度０．５％のフッ化水素酸を用いて、１５
ｓｅｃのエッチングを行った。
次に、熱処理を行わずに、絶縁膜１１６上に絶縁膜１１８を形成した。
以上の工程で本実施例の試料Ｄ３を作製した。なお、試料Ｄ３のプロセスにおける最高
温度は３５０℃であった。
次に、上記作製した試料Ｄ１乃至試料Ｄ３のＩＤ－ＶＧ特性を測定した。試料Ｄ１乃至
試料Ｄ３のＩＤ－ＶＧ特性結果を、図１９乃至図２１に示す。なお、図１９は、試料Ｄ１
のＩＤ－ＶＧ特性結果であり、図２０は、試料Ｄ２のＩＤ－ＶＧ特性結果であり、図２１
は、試料Ｄ３のＩＤ－ＶＧ特性結果である。また、図１９乃至図２１において、縦軸がＩ
Ｄ（Ａ）を、横軸がＶＧ（Ｖ）を、それぞれ表す。また、図１９乃至図２１において、（
Ａ）は、チャネル長Ｌ＝２μｍ、チャネル幅Ｗ＝５０μｍのトランジスタのＩＤ－ＶＧ特
性結果であり、（Ｂ）は、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５０μｍのトランジス
タのＩＤ－ＶＧ特性結果であり、（Ｃ）は、チャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０
μｍのトランジスタのＩＤ－ＶＧ特性結果である。
また、トランジスタ１７０の第１のゲート電極として機能する導電膜１０４に印加する
電圧（以下、ゲート電圧（ＶＧ）ともいう。）、及び第２のゲート電極として機能する導
電膜１２０ｂに印加する電圧（ＶＢＧ）としては、－１５Ｖから＋２０Ｖまで０．２５Ｖ
のステップで印加した。また、ソース電極として機能する導電膜１１２ａに印加する電圧
（以下、ソース電圧（ＶＳ）ともいう。）を０Ｖ（ｃｏｍｍｏｍ）とし、ドレイン電極と
して機能する導電膜１１２ｂに印加する電圧（以下、ドレイン電圧（ＶＤ）ともいう。）
を１Ｖまたは１０Ｖとした。
図１９乃至図２１に示す結果から、プロセスにおける最高温度を４５０℃から３５０℃
に低下させても、トランジスタのＩＤ－ＶＧ特性に大きな差がないことが確認できた。ま
た、試料Ｄ２と比較し試料Ｄ３は、酸化物半導体膜を積層構造とすることで、電気特性の
ばらつき低下が見られる。また、試料Ｄ３は、オン電流が向上し、及びＳ値（ｓｕｂｔｈ
ｒｅｓｈｏｌｄ ｓｗｉｎｇ ｖａｌｕｅ）が低い。このように、本発明の一態様の半導
体装置は、優れた電気特性を有することが確認された。
次に、上記作製した試料Ｄ１乃至試料Ｄ３の信頼性評価を行った。信頼性評価としては
、バイアス－熱ストレス試験（以下、ＧＢＴ試験と呼ぶ。）を用いた。
本実施例でのＧＢＴ試験条件としては、ゲート電圧（ＶＧ）を±３０Ｖ、とし、ドレイ
ン電圧（ＶＤ）とソース電圧（ＶＳ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０
℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境及び光照射環境（白色Ｌ
ＥＤにて約１００００ｌｘの光を照射）の２つの環境で、それぞれ行った。すなわち、ト
ランジスタのソース電極とドレイン電極を同電位とし、ゲート電極にはソース電極及びド
レイン電極とは異なる電位を一定時間（ここでは１時間）印加した。また、ゲート電極に
与える電位がソース電極及びドレイン電極の電位よりも高い場合をプラスストレスとし、
ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも低い場合をマイナス
ストレスとした。したがって、測定環境と合わせて、プラスＧＢＴストレス（ダーク）、
マイナスＧＢＴストレス（ダーク）、プラスＧＢＴストレス（光照射）、及びマイナスＧ
ＢＴストレス（光照射）の合計４条件にて信頼性評価を実施した。
試料Ｄ１乃至試料Ｄ３のＧＢＴ試験結果を図２２に示す。図２２において、縦軸がトラ
ンジスタのしきい値電圧の変化量（ΔＶｔｈ）及びシフト値の変化量（ΔＳｈｉｆｔ）を
、横軸が各試料名、プロセス条件等を、それぞれ示す。なお、Ｓｈｉｆｔ値とは、トラン
ジスタのドレイン電流（ＩＤ）－ゲート電圧（ＶＧ）特性における、対数で表されるドレ
イン電流（ＩＤ）の最大の傾きの接線と１×１０－１２Ａの軸との交点のゲート電圧（Ｖ
Ｇ）である。また、ΔＳｈｉｆｔとは、Ｓｈｉｆｔ値の変化量である。
図２２に示す結果から、試料Ｄ２は、試料Ｄ１と比較するとしきい値電圧の変化量（Δ
Ｖｔｈ）が３倍程度であった。一方、本発明の一態様の試料Ｄ３は、ＧＢＴ試験における
、しきい値電圧の変化量（ΔＶｔｈ）が、試料Ｄ１の２倍程度であった。プロセスにおけ
る最高温度を４５０℃から３５０℃に低下させても、酸化物半導体膜を積層構造とするこ
とで、信頼性の低下を抑制できることが確認できた。
続いて、試料Ｄ１乃至試料Ｄ３について、プラスゲートＢＴストレス試験（Ｄａｒｋ
＋ＧＢＴ）とマイナスゲートＢＴストレス試験（Ｄａｒｋ －ＧＢＴ）とを交互に繰り返
した時の、しきい値電圧の変化量を測定した。測定方法としては、まずトランジスタのＩ
Ｄ－ＶＧ特性を測定した（ｉｎｉｔｉａｌ）。その後プラスゲートＢＴストレス試験、マ
イナスゲートＢＴストレス試験をそれぞれ交互に２回ずつ行った。各ゲートＢＴストレス
試験は、ストレス温度を６０℃、ストレス時間を３６００秒とした。また、ここでは、チ
ャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍのトランジスタについて測定した。
図２３に試料Ｄ１乃至試料Ｄ３における、ストレス試験前（ｉｎｉｔｉａｌ）と、各ゲ
ートＢＴストレス試験後のそれぞれのしきい値電圧を示す。図２３において、縦軸はドレ
イン電圧が１０Ｖのときのしきい値電圧（Ｖｔｈ）を示し、横軸はストレス試験名称を示
す。また、図２３は、ストレス試験前（ｉｎｉｔｉａｌ）、プラスゲートＢＴストレス試
験後（＋ＧＢＴ）、マイナスゲートＢＴストレス試験後（－ＧＢＴ）、プラスゲートＢＴ
ストレス試験後（＋ＧＢＴ）、マイナスゲートＢＴストレス試験後（－ＧＢＴ）の順に交
互にＧＢＴ試験を行った結果である。
ここで、プラスゲートＢＴストレス試験とマイナスゲートＢＴストレス試験とを交互に
行ったとき、しきい値電圧の値が交互に増減を繰り返す場合、ゲート電極への電圧印加に
伴うトラップ準位へのキャリアのトラップ及びデトラップに起因する、しきい値電圧の変
動であることが推測される。一方、しきい値電圧の変化が一方向に偏りを有する場合（例
えば徐々に増大、または減少する傾向がある場合）、トラップ準位へトラップされたキャ
リアが固定電荷として振る舞うことによるしきい値電圧の変動であることが推測される。
図２３に示す結果から、各ゲートＢＴストレス試験後のトランジスタのしきい値電圧は
、試料Ｄ２と比較して、本発明の一態様の試料Ｄ３は、しきい値電圧の変化量が少ないこ
とがわかる。
以上より、本発明の一態様は、試料Ｄ３のトランジスタのように、プロセス温度を低く
しても、酸化物半導体膜を積層構造とすることで、信頼性の向上と、電気特性のばらつき
の抑制と、オン電流の向上と、低いＳ値と、が満たされた優れた電気特性を有することが
示された。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
本実施例においては、図３に示すトランジスタ１７０に相当するトランジスタを作製し
、該トランジスタのＩＤ－ＶＧ特性の評価を行った。本実施例においては、以下に示す試
料Ｅ１及び試料Ｅ２を作製し評価を行った。なお、試料Ｅ１は比較例であるトランジスタ
を有する試料であり、試料Ｅ２は本発明の一態様のトランジスタを有する試料である。ま
た、試料Ｅ１及び試料Ｅ２は、それぞれチャネル長Ｌ＝２μｍ、チャネル幅Ｗ＝５０μｍ
のトランジスタと、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５０μｍのトランジスタと、
チャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍとの合計３種類のトランジスタが形成さ
れた構造である。また、上記３種類のトランジスタを、それぞれ、３つの基板のいずれか
一つの基板内に４０個ずつ形成した。
本実施例で作製した試料について、以下説明を行う。なお、以下の説明において、図３
に示すトランジスタ１７０に付記した符号を用いて説明する。
＜試料Ｅ１の作製方法＞
まず、基板１０２上に導電膜１０４を形成した。基板１０２としては、ガラス基板を用
いた。なお、ガラス基板の大きさとしては、６００ｍｍ×７２０ｍｍ、厚さ０．７ｍｍと
した。また、導電膜１０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリン
グ装置を用いて形成した。
次に、基板１０２及び導電膜１０４上に絶縁膜１０６、１０７を形成した。絶縁膜１０
６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。ま
た、絶縁膜１０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用
いて形成した。
絶縁膜１０６の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシ
ランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガス
をチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平
板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成膜し
、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒化シ
リコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５０
ｎｍの窒化シリコン膜を成膜した。
また、絶縁膜１０７の成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍ
のシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧
力を４０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電
力を供給して成膜した。
次に、絶縁膜１０７上に酸化物半導体膜１０８を形成した。酸化物半導体膜１０８は、
ゲート電極として機能する導電膜１０４側の第１の酸化物半導体膜１０８ａと、第１の酸
化物半導体膜１０８ａ上の第２の酸化物半導体膜１０８ｂとを、積層して形成した。また
、第１の酸化物半導体膜１０８ａとして、厚さ１０ｎｍのＩＧＺＯ膜を形成し、第２の酸
化物半導体膜１０８ｂとして、厚さ１５ｎｍのＩＧＺＯ膜を形成した。
なお、第１の酸化物半導体膜１０８ａの成膜条件としては、基板温度を１７０℃とし、
流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスをチャンバー内に導
入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
また、第２の酸化物半導体膜１０８ｂの成膜条件としては、基板温度を１７０℃とし、
流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスをチャンバー内に
導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した
。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃１時
間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃１時間の熱処理とし
た。
次に、絶縁膜１０７及び酸化物半導体膜１０８上に導電膜１１２ａ、１１２ｂを形成し
た。導電膜１１２ａ、１１２ｂとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００
ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて
真空中で連続して形成した。
次に、絶縁膜１０７、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上に絶縁
膜１１４及び絶縁膜１１６を形成した。絶縁膜１１４としては、厚さ５０ｎｍの酸化窒化
シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１１６としては、厚さ４
００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜１１
４及び絶縁膜１１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜１１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシラ
ンガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２
０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供
給して成膜した。また、絶縁膜１１６の成膜条件としては、基板温度を２２０℃とし、流
量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバ
ー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素ガス雰囲気下で３５０℃
１時間とした。
次に、以下の３つの工程を行った。
（１、ＩＴＳＯ膜形成工程）
絶縁膜１１６上に、厚さ５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した
。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴン
ガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、
スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：Ｓｉ
Ｏ２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給して成膜した。
（２、酸素添加処理工程）
次に、ＩＴＳＯ膜を介して、酸化物半導体膜１０８、及び絶縁膜１１４、１１６に酸素
添加処理を行った。該酸素添加処理としては、アッシング装置を用い、基板温度を４０℃
とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基
板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に
４５００ＷのＲＦ電力を１２０ｓｅｃ供給して行った。
（３、ＩＴＳＯ膜除去工程）
次に、ＩＴＳＯ膜を除去し、絶縁膜１１６を露出させた。また、ＩＴＳＯ膜の除去方法
としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用いて、３００
ｓｅｃのエッチングを行った後、濃度０．５％のフッ化水素酸を用いて、１５ｓｅｃのエ
ッチングを行った。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ１００
ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜１１８の成膜
時のＰＥＣＶＤ装置における、基板温度を３５０℃とした。
次に、導電膜１１２ｂに達する開口部１４２ｃ及び、導電膜１０４に達する開口部１４
２ａ、１４２ｂを形成した。開口部１４２ａ、１４２ｂ、１４２ｃとしては、ドライエッ
チング装置を用いて形成した。
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように絶縁膜１１８上に導電膜を形
成し、該導電膜を加工することで導電膜１２０ａ、１２０ｂを形成した。導電膜１２０ａ
、１２０ｂとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成
した。ＩＴＳＯ膜に用いたターゲットの組成としては、先に示すＩＴＳＯ膜形成工程で用
いた組成と同様とした。
次に、第３の熱処理を行った。該第３の熱処理としては、窒素ガス雰囲気下で２５０℃
１時間とした。
以上の工程で本実施例の試料Ｅ１を作製した。なお、試料Ｅ１のプロセスにおける最高
温度は４５０℃であった。
＜試料Ｅ２の作製方法＞
試料Ｅ２は、先に示す試料Ｅ１と比較し、以下の工程が異なる。それ以外の工程につい
ては、試料Ｅ１と同様とした。
試料Ｅ２において、第１の熱処理を行わなかった。
以上の工程で本実施例の試料Ｅ２を作製した。なお、試料Ｅ２のプロセスにおける最高
温度は３５０℃であった。
次に、上記作製した試料Ｅ１及び試料Ｅ２のＩＤ－ＶＧ特性を測定した。試料Ｅ１及び
試料Ｅ２のＩＤ－ＶＧ特性結果を、図２４及び図２５に示す。なお、図２４は、試料Ｅ１
のＩＤ－ＶＧ特性結果であり、図２５は、試料Ｅ２のＩＤ－ＶＧ特性結果である。また、
図２４及び図２５において、第１縦軸がＩＤ（Ａ）を、第２縦軸がμＦＥ（ｃｍ２／Ｖｓ
）を、横軸がＶＧ（Ｖ）を、それぞれ表す。また、図２４及び図２５において、（Ａ）は
、チャネル長Ｌ＝２μｍ、チャネル幅Ｗ＝５０μｍのトランジスタのＩＤ－ＶＧ特性結果
であり、（Ｂ）は、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５０μｍのトランジスタのＩ
Ｄ－ＶＧ特性結果であり、（Ｃ）は、チャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍの
トランジスタのＩＤ－ＶＧ特性結果である。また、図２４及び図２５において、それぞれ
合計１０個のトランジスタ特性を重ねて表示している。
また、トランジスタ１７０の第１のゲート電極として機能する導電膜１０４に印加する
電圧（以下、ゲート電圧（ＶＧ）ともいう。）、及び第２のゲート電極として機能する導
電膜１２０ｂに印加する電圧（ＶＢＧ）としては、－１５Ｖから＋２０Ｖまで０．２５Ｖ
のステップで印加した。なお、チャネル長Ｌ＝２μｍ、チャネル幅Ｗ＝５０μｍのトラン
ジスタのみ、導電膜１０４及び導電膜１２０ｂに印加する電圧を－１５Ｖから＋１５Ｖと
した。また、ソース電極として機能する導電膜１１２ａに印加する電圧（以下、ソース電
圧（ＶＳ）ともいう。）を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電極として機能する導電
膜１１２ｂに印加する電圧（以下、ドレイン電圧（ＶＤ）ともいう。）を０．１Ｖまたは
２０Ｖとした。なお、電界効果移動度（μＦＥ）については、ＶＤ＝２０Ｖの結果を示し
ている。
図２４及び図２５に示す結果から、プロセスにおける最高温度を４５０℃から３５０℃
に低下させても、トランジスタのＩＤ－ＶＧ特性に大きな差がないことが確認できた。
次に、試料Ｅ１及び試料Ｅ２のチャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５０μｍのトラ
ンジスタの基板面内（６００ｍｍ×７２０ｍｍ）での、ばらつきを評価した。
まず、試料Ｅ１及び試料Ｅ２のチャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５０μｍのトラ
ンジスタのＩＤ－ＶＧ特性を評価した。試料Ｅ１及び試料Ｅ２のＩＤ－ＶＧ特性結果を、
図２６（Ａ）（Ｂ）に示す。なお、図２６（Ａ）は、試料Ｅ１のＩＤ－ＶＧ特性結果であ
り、図２６（Ｂ）は、試料Ｅ２のＩＤ－ＶＧ特性結果である。また、図２６（Ａ）（Ｂ）
において、縦軸がＩＤ（Ａ）を、横軸がＶＧ（Ｖ）を、それぞれ表す。また、図２６（Ａ
）（Ｂ）において、それぞれ合計４０個のトランジスタ特性を重ねて表示している。なお
、図２６（Ａ）（Ｂ）に示すＩＤ－ＶＧ特性は、図２４及び図２５に示すＩＤ－ＶＧ特性
と測定条件が異なる。具体的には、図２６（Ａ）（Ｂ）に示すＩＤ－ＶＧ特性の測定条件
としては、ゲート電圧（ＶＧ）及び（ＶＢＧ）としては、－１５Ｖから＋２０Ｖまで０．
２５Ｖのステップで導電膜１０４及び導電膜１２０ｂに印加した。また、ソース電圧（Ｖ
Ｓ）を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電圧（ＶＤ）を１０Ｖとした。
次に、図２６（Ａ）（Ｂ）に示す試料Ｅ１及び試料Ｅ２のトランジスタのしきい値電圧
（Ｖｔｈ）と、オン電流（Ｉｏｎ）と、のばらつきを比較した結果を図２７（Ａ）（Ｂ）
に示す。なお、図２７（Ａ）は、基板面内（６００ｍｍ×７２０ｍｍ）でのＶｔｈの確率
分布を説明する図であり、図２７（Ｂ）は、基板面内（６００ｍｍ×７２０ｍｍ）でのＩ
ｏｎの確率分布を説明する図である。なお、図２７（Ｂ）において、Ｉｏｎは、ＶＧ＝２
０Ｖでの値とした。
図２６及び図２７に示す結果より、試料Ｅ２は、試料Ｅ１と比較し、若干Ｉｏｎの低下
が確認されるものの、基板面内でのばらつきが少ない良好なトランジスタ特性であること
が確認された。
次に、上記作製した試料Ｅ１及び試料Ｅ２の信頼性評価を行った。信頼性評価としては
、ＧＢＴ試験を用いた。
本実施例でのＧＢＴ試験条件としては、ゲート電圧（ＶＧ）を±３０Ｖ、とし、ドレイ
ン電圧（ＶＤ）とソース電圧（ＶＳ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０
℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境及び光照射環境（白色Ｌ
ＥＤにて約１００００ｌｘの光を照射）の２つの環境で、それぞれ行った。すなわち、ト
ランジスタのソース電極とドレイン電極を同電位とし、ゲート電極にはソース電極及びド
レイン電極とは異なる電位を一定時間（ここでは１時間）印加した。また、ゲート電極に
与える電位がソース電極及びドレイン電極の電位よりも高い場合をプラスストレスとし、
ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも低い場合をマイナス
ストレスとした。したがって、測定環境と合わせて、プラスＧＢＴストレス（ダーク）、
マイナスＧＢＴストレス（ダーク）、プラスＧＢＴストレス（光照射）、及びマイナスＧ
ＢＴストレス（光照射）の合計４条件にて信頼性評価を実施した。なお、プラスＧＢＴス
トレス（ダーク）をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ
Ｓｔｒｅｓｓ）とし、マイナスＧＢＴストレス（ダーク）を、ＮＢＴＳ（Ｎａｇａｔｉｖ
ｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、プラスＧＢＴストレス（
光照射）をＰＢＩＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎｓ Ｔ
ｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、マイナスＧＢＴストレス（光照射）をＮＢ
ＩＴＳ（Ｎａｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎｓ Ｔｅｍｐｅｒａｔ
ｕｒｅ Ｓｔｒｅｓｓ）として、以下記載する場合がある。
試料Ｅ１及び試料Ｅ２のＧＢＴ試験結果を図２８に示す。図２８において、縦軸がトラ
ンジスタのしきい値電圧の変化量（ΔＶｔｈ）及びシフト値の変化量（ΔＳｈｉｆｔ）を
、横軸が各試料名、プロセス条件等を、それぞれ示す。
図２８に示す結果から、試料Ｅ２は、試料Ｅ１と比較するとしきい値電圧の変化量（Δ
Ｖｔｈ）が若干大きいが、ＧＢＴのマイナス変動が１Ｖ以下、プラス変動が２Ｖ以下であ
ることが確認できた。
続いて、試料Ｅ１及び試料Ｅ２について、ＰＢＴＳとＮＢＴＳとを交互に繰り返した時
の、しきい値電圧の変化量を測定した。測定方法としては、まずトランジスタのＩＤ－Ｖ
Ｇ特性を測定した（ｉｎｉｔｉａｌ）。その後ＰＢＴＳ、ＮＢＴＳをそれぞれ交互に２回
ずつ行った。各ＧＢＴストレス試験は、ストレス温度を６０℃、ストレス時間を３６００
秒とした。また、ここでは、チャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍのトランジ
スタについて測定した。
試料Ｅ１におけるストレス試験前（ｉｎｉｔｉａｌ）と、各ＧＢＴストレス試験後のし
きい値電圧を図２９（Ａ）に、試料Ｅ２における、ストレス試験前（ｉｎｉｔｉａｌ）と
、各ＧＢＴストレス試験後のしきい値電圧を図２９（Ｂ）に、それぞれ示す。なお、図２
９（Ａ）（Ｂ）において、縦軸はドレイン電圧が１０Ｖのときのしきい値電圧（Ｖｔｈ）
を示し、横軸はストレス試験名称を示す。また、図２９（Ａ）（Ｂ）は、ストレス試験前
（ｉｎｉｔｉａｌ）、ＰＢＴＳ、ＮＢＴＳ、ＰＢＴＳ、ＮＢＴＳの順に交互にＧＢＴ試験
を行った結果である。
図２９（Ａ）（Ｂ）に示す結果から、試料Ｅ２のトランジスタのしきい値電圧の変化量
は、試料Ｅ１のトランジスタのしきい値電圧の変化量よりも大きいが、±４Ｖ以内の変化
量であることが確認された。
以上より、本発明の一態様は、試料Ｅ２のトランジスタのように、プロセス温度を低く
しても、酸化物半導体膜を積層構造とすることで、信頼性の向上と、電気特性のばらつき
の抑制と、オン電流の向上と、低いＳ値と、が満たされた優れた電気特性を有することが
示された。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
本実施例においては、図１に示すトランジスタ１００、及び図３に示すトランジスタ１
７０に相当するトランジスタを作製し、該トランジスタを有する表示装置を作製した。
まず、本実施例で作製した表示装置の仕様を表１に示す。
Figure 2022017592000002
次に、本実施例で作製した表示装置の画素部の上面図を図３０（Ａ）（Ｂ）に示す。な
お、図３０（Ａ）は、プロセスの最小加工寸法を２μｍとした場合の画素部８４０Ａの上
面図であり、図３０（Ｂ）は、プロセスの最小加工寸法を３．５μｍとした場合の画素部
８４０Ｂの上面図である。なお、図３０（Ａ）（Ｂ）において、それぞれ、画素３つ分を
表している。
また、本実施例で作製した表示装置のゲートドライバ部の上面図を図３１（Ａ）（Ｂ）
に示す。なお、図３１（Ａ）は、プロセスの最小加工寸法を２μｍとした場合の上面図で
あり、図３１（Ｂ）は、プロセスの最小加工寸法を３．５μｍとした場合の上面図である
。なお、図３１（Ａ）において、領域８００は額縁幅を、領域８０１はダミー画素部を、
領域８０２は保護回路部を、領域８０３はゲートドライバ回路部を、領域８０４は分断の
ためのマージン領域を、それぞれ表している。また、図３１（Ｂ）において、領域８５０
は額縁幅を、領域８５１はダミー画素部を、領域８５２は保護回路部を、領域８５３はゲ
ートドライバ回路部を、領域８５４は分断のためのマージン領域を、それぞれ表している
。
また、本実施例においては、図３１（Ａ）に示す、領域８００を０．７ｍｍとし、領域
８０１を０．０５ｍｍとし、領域８０２を０．０８ｍｍとし、領域８０３を０．４１ｍｍ
とし、領域８０４を０．１６ｍｍとした。また、本実施例においては、図３１（Ｂ）に示
す、領域８５０を０．８ｍｍとし、領域８５１を０．０５ｍｍとし、領域８５２を０．０
７ｍｍとし、領域８５３を０．５５ｍｍとし、領域８５４を０．１３ｍｍとした。
なお、本実施例においては、図３１（Ａ）（Ｂ）に示すように、保護回路部（領域８０
２または領域８５２）を設ける構成を例示したが、これに限定されず、保護回路部を設け
なくても良い。この場合、保護回路部を省略することが可能となるため、さらに額縁幅を
縮小することが可能となる。例えば、図３１（Ａ）に示す領域８００を０．６ｍｍと、図
３１（Ｂ）に示す領域８５０を０．７ｍｍと、それぞれ縮小することができる。
このように、本発明の一態様のトランジスタは、電界効果移動度が高く、且つ信頼性が
高いため、ゲートドライバ回路を内蔵し、且つ額縁幅（ここでは、領域８００及び領域８
５０の幅）を、１ｍｍ以下、好ましくは０．８ｍｍ以下、さらに好ましくは０．６ｍｍ以
下とすることができる。したがって、狭額縁での表示装置を作製することができる。
また、図３０（Ａ）に示す、一点鎖線Ｍ１－Ｎ１間の切断面に相当する断面図を図３２
（Ａ）に、図３１（Ａ）に示す、一点鎖線Ｍ２－Ｎ２間の切断面に相当する断面図を図３
２（Ｂ）に、それぞれ示す。
図３２（Ａ）に示す画素部８４０Ａは、基板９０２上の導電膜９０４ａと、基板９０２
及び導電膜９０４上の絶縁膜９０６と、絶縁膜９０６上の絶縁膜９０７と、絶縁膜９０７
上の酸化物半導体膜９０８と、絶縁膜９０７上の酸化物半導体膜９０９と、酸化物半導体
膜９０８に電気的に接続されソース電極として機能する導電膜９１２ａと、酸化物半導体
膜９０８に電気的に接続されドレイン電極として機能する導電膜９１２ｂと、絶縁膜９０
７、及び酸化物半導体膜９０８、９０９上の絶縁膜９１４と、絶縁膜９１４上の絶縁膜９
１６と、絶縁膜９１６、及び酸化物半導体膜９０９上の絶縁膜９１８と、絶縁膜９１８上
の画素電極として機能する導電膜９２０ａと、絶縁膜９１８及び導電膜９２０ａ上の絶縁
膜９２４と、を有する。
なお、酸化物半導体膜９０８は、第１の酸化物半導体膜９０８ａと、第２の酸化物半導
体膜９０８ｂと、を有する。また、酸化物半導体膜９０９は、第１の酸化物半導体膜９０
９ａと、第２の酸化物半導体膜９０９ｂと、を有する。
また、絶縁膜９１８は、絶縁膜９１４、９１６に設けられる開口部を覆うように形成さ
れ、酸化物半導体膜９０９と接している。また、画素電極として機能する導電膜９２０は
、絶縁膜９１４、９１６、９１８に設けられる開口部を覆うように形成され、ドレイン電
極として機能する導電膜９１２ｂと電気的に接続されている。
なお、図３２（Ａ）（Ｂ）においては、液晶素子、対向基板側の素子等については省略
している。
また、図３２（Ｂ）に示す保護回路部として機能する領域８０２は、基板９０２上の導
電膜９０４ｂと、基板９０２上の導電膜９０４ｃと、導電膜９０４ｂ、９０４ｃ上の絶縁
膜９０６と、絶縁膜９０６上の絶縁膜９０７と、絶縁膜９０７上の酸化物半導体膜９１０
と、酸化物半導体膜９１０に電気的に接続される導電膜９１２ｃと、酸化物半導体膜９１
０に電気的に接続される導電膜９１２ｄと、絶縁膜９０７上の導電膜９１２ｅと、絶縁膜
９０７、酸化物半導体膜９１０、及び導電膜９１２ｃ、９１２ｄ、９１２ｅ上の絶縁膜９
１４と、絶縁膜９１４上の絶縁膜９１６と、絶縁膜９０７、９１６上の絶縁膜９１８と、
絶縁膜９１８上に設けられ、且つ酸化物半導体膜９１０と重なる導電膜９２０ｂと、絶縁
膜９１８及び導電膜９１２ｅ上の導電膜９２０ｃと、絶縁膜９１８、及び導電膜９２０ｂ
、９２０ｃ上の絶縁膜９２４と、を有する。
なお、導電膜９０４ａと、導電膜９０４ｂと、導電膜９０４ｃとは、同じ導電膜を加工
する工程を経て形成した。また、酸化物半導体膜９０８と、酸化物半導体膜９０９と、酸
化物半導体膜９１０とは、同じ酸化物半導体膜を加工する工程を経て形成した。また、導
電膜９１２ａと、導電膜９１２ｂと、導電膜９１２ｃと、導電膜９１２ｄ、と導電膜９１
２ｅとは同じ導電膜を加工する工程を経て形成した。また、導電膜９２０ａと、導電膜９
２０ｂと、導電膜９２０ｃとは、同じ導電膜を加工する工程を経て形成した。
なお、図３１（Ａ）に示すゲートドライバ回路部として機能する領域８０３に用いるト
ランジスタ構造としては、図３に示すトランジスタ１７０と同様の構成のトランジスタを
用いることができる。
基板９０２としては、ガラス基板を用いた。また、導電膜９０４ａ、９０４ｂ、９０４
ｃとしては、厚さ２００ｎｍのタングステン膜をスパッタリング装置にて形成した。また
、絶縁膜９０６としては、厚さ４００ｎｍの窒化シリコン膜をＰＥＣＶＤ装置にて形成し
た。また、絶縁膜９０７としては、厚さ５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ装置
にて形成した。
また、第１の酸化物半導体膜９０８ａ、９０９ａ、９１０ａとしては、厚さ１０ｎｍの
ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］）をスパッタリング装置にて形
成した。また、第２の酸化物半導体膜９０８ｂ、９０９ｂ、９１０ｂとしては、厚さ１５
ｎｍのＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）をスパッタリング
装置にて形成した。
また、導電膜９１２ａ、９１２ｂ、９１２ｃ、９１２ｄ、９１２ｅとしては、厚さ５０
ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン
膜との積層膜を、スパッタリング装置にて形成した。
また、絶縁膜９１４としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置
にて形成した。また、絶縁膜９１６としては、厚さ４００ｎｍの酸化窒化シリコン膜を、
ＰＥＣＶＤ装置にて形成した。また、絶縁膜９１８としては、厚さ１００ｎｍの窒化シリ
コン膜を、ＰＥＣＶＤ装置を用いて形成した。
また、導電膜９２０ａ、９２０ｂ、９２０ｃとしては、厚さ１００ｎｍのＩＴＳＯ膜を
、スパッタリング装置にて形成した。
また、図３２（Ｂ）に示す保護回路部として機能する領域８０２には、所謂ダイオード
接続されたトランジスタが設けられている。図３２（Ｂ）に示す保護回路部として機能す
る領域８０２に設けることのできる、保護回路の回路図の一例を図３３に示す。
図３３に示す保護回路８７０は、ゲート線として機能する第１の配線８６１と、低電位
電源線として機能する第２の配線８６２と、高電位電源線として機能する第３の配線８６
３と、トランジスタ８７１と、トランジスタ８７２と、を有する。なお、トランジスタ８
７１、及びトランジスタ８７２は、２つのゲート電極を有する、所謂デュアルゲート構造
のトランジスタである。なお、該２つのゲート電極には、同じ電位が与えられる。
また、トランジスタ８７１のゲートは、トランジスタ８７１のソースまたはドレインの
一方、及び第１の配線８６１と電気的に接続される。また、トランジスタ８７１のソース
またはドレインの一方は、トランジスタ８７２のソースまたはドレインの一方と電気的に
接続される。また、トランジスタ８７１のソースまたはドレインの他方は、第２の配線８
６２と電気的に接続される。また、トランジスタ８７２のソースまたはドレインの他方は
、トランジスタ８７２のゲート及び第３の配線８６３と電気的に接続される。
図３３に示す保護回路８７０を、本実施例に示すように、領域８０１と領域８０３との
間、すなわち領域８０２に設けることで、表示装置の信頼性を向上させることができる。
ただし、本発明の一態様の表示装置は、これに限定されず、例えば、保護回路８７０を設
けない構成としてもよい。この場合、表示装置の額縁幅をさらに小さくすることができる
。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
１００ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１１２ 導電膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１３１ 酸化物導電膜
１３８ エッチングガス
１３９ 酸素
１４０ａ マスク
１４０ｂ マスク
１４２ エッチャント
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１７０ トランジスタ
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７６４ 絶縁膜
７６６ 絶縁膜
７６７ 酸化物半導体膜
７６８ 絶縁膜
７７０ 平坦化絶縁膜
７７２ 導電膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８４ 導電膜
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
８００ 領域
８０１ 領域
８０２ 領域
８０３ 領域
８０４ 領域
８４０Ａ 画素部
８４０Ｂ 画素部
８５０ 領域
８５１ 領域
８５２ 領域
８５３ 領域
８５４ 領域
８６１ 配線
８６２ 配線
８６３ 配線
８７０ 保護回路
８７１ トランジスタ
８７２ トランジスタ
９０２ 基板
９０４ 導電膜
９０４ａ 導電膜
９０４ｂ 導電膜
９０４ｃ 導電膜
９０６ 絶縁膜
９０７ 絶縁膜
９０８ 酸化物半導体膜
９０８ａ 酸化物半導体膜
９０８ｂ 酸化物半導体膜
９０９ 酸化物半導体膜
９０９ａ 酸化物半導体膜
９０９ｂ 酸化物半導体膜
９１０ 酸化物半導体膜
９１０ａ 酸化物半導体膜
９１０ｂ 酸化物半導体膜
９１２ａ 導電膜
９１２ｂ 導電膜
９１２ｃ 導電膜
９１２ｄ 導電膜
９１２ｅ 導電膜
９１４ 絶縁膜
９１６ 絶縁膜
９１８ 絶縁膜
９２０ 導電膜
９２０ａ 導電膜
９２０ｂ 導電膜
９２０ｃ 導電膜
９２４ 絶縁膜
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (2)

  1. 銅を有するゲート電極と、
    前記ゲート電極上の窒化シリコン膜と、
    前記窒化シリコン膜上に配置され、酸素を含む第１の絶縁膜と、
    前記第１の絶縁膜上の第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、
    前記第２の酸化物半導体膜と接するように配置され、銅を有するソース電極と、
    前記第２の酸化物半導体膜と接するように配置され、銅を有するドレイン電極と、
    前記ソース電極上及び前記ドレイン電極上に配置され、前記第２の酸化物半導体膜と接する領域を有する、酸素を含む第２の絶縁膜と、を有し、
    前記第１の酸化物半導体膜は、Ｉｎの原子数比がＭ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）の原子数比より多く、
    前記第２の酸化物半導体膜は、前記第１の酸化物半導体膜よりも前記Ｉｎの原子数比が少なく、第１の領域と第２の領域と、を有し、
    前記第１の領域は、前記第２の領域よりも膜厚が厚く、前記ソース電極または前記ドレイン電極と重なりを有し、
    前記第２の領域は、前記ソース電極及び前記ドレイン電極と重なりを有さず、
    前記第２の領域は、前記第１の酸化物半導体膜よりも膜厚が薄い、半導体装置。
  2. 銅を有するゲート電極と、
    前記ゲート電極上の窒化シリコン膜と、
    前記窒化シリコン膜上に配置され、酸素を含む第１の絶縁膜と、
    前記第１の絶縁膜上の第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、
    前記第２の酸化物半導体膜と接するように配置され、銅を有するソース電極と、
    前記第２の酸化物半導体膜と接するように配置され、銅を有するドレイン電極と、
    前記ソース電極上及び前記ドレイン電極上に配置され、前記第２の酸化物半導体膜と接する領域を有する、酸素を含む第２の絶縁膜と、を有し、
    前記第１の酸化物半導体膜は、Ｉｎの原子数比がＭ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）の原子数比より多く、
    前記第２の酸化物半導体膜は、前記第１の酸化物半導体膜よりも前記Ｉｎの原子数比が少なく、第１の領域と第２の領域と、を有し、
    前記第１の領域は、前記第２の領域よりも膜厚が厚く、前記ソース電極または前記ドレイン電極と重なりを有し、
    前記第２の領域は、前記ソース電極及び前記ドレイン電極と重なりを有さず、
    前記第２の領域は、前記第１の酸化物半導体膜よりも膜厚が薄い、半導体装置の作製方法であって、
    前記ソース電極及び前記ドレイン電極を形成した後、前記第２の絶縁膜、前記第２の酸化物半導体膜及び前記第１の酸化物半導体膜に酸素を添加する工程を有する、半導体装置の作製方法。
JP2021185503A 2014-07-15 2021-11-15 半導体装置、及び、半導体装置の作製方法 Withdrawn JP2022017592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023151885A JP2023169314A (ja) 2014-07-15 2023-09-20 半導体装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2014144659 2014-07-15
JP2014144659 2014-07-15
JP2015010055 2015-01-22
JP2015010055 2015-01-22
JP2019127433A JP6799116B2 (ja) 2014-07-15 2019-07-09 半導体装置の作製方法
JP2020192258A JP6979504B2 (ja) 2014-07-15 2020-11-19 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020192258A Division JP6979504B2 (ja) 2014-07-15 2020-11-19 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023151885A Division JP2023169314A (ja) 2014-07-15 2023-09-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2022017592A true JP2022017592A (ja) 2022-01-25

Family

ID=55075274

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015140129A Active JP6555953B2 (ja) 2014-07-15 2015-07-14 半導体装置の作製方法
JP2019127433A Active JP6799116B2 (ja) 2014-07-15 2019-07-09 半導体装置の作製方法
JP2020192258A Active JP6979504B2 (ja) 2014-07-15 2020-11-19 半導体装置の作製方法
JP2021185503A Withdrawn JP2022017592A (ja) 2014-07-15 2021-11-15 半導体装置、及び、半導体装置の作製方法
JP2023151885A Withdrawn JP2023169314A (ja) 2014-07-15 2023-09-20 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2015140129A Active JP6555953B2 (ja) 2014-07-15 2015-07-14 半導体装置の作製方法
JP2019127433A Active JP6799116B2 (ja) 2014-07-15 2019-07-09 半導体装置の作製方法
JP2020192258A Active JP6979504B2 (ja) 2014-07-15 2020-11-19 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023151885A Withdrawn JP2023169314A (ja) 2014-07-15 2023-09-20 半導体装置

Country Status (7)

Country Link
US (3) US9496412B2 (ja)
JP (5) JP6555953B2 (ja)
KR (2) KR102399893B1 (ja)
CN (2) CN106537604B (ja)
DE (1) DE112015003266T5 (ja)
TW (2) TW201943084A (ja)
WO (1) WO2016009310A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104360768B (zh) * 2014-11-10 2018-02-13 京东方科技集团股份有限公司 触摸显示模组和电子显示产品
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR20240090743A (ko) 2015-02-04 2024-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN114512547A (zh) 2015-02-12 2022-05-17 株式会社半导体能源研究所 氧化物半导体膜及半导体装置
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JPWO2017125796A1 (ja) * 2016-01-18 2018-11-15 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び表示装置
KR102628719B1 (ko) * 2016-02-12 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN115954389A (zh) 2016-03-04 2023-04-11 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN110024135B (zh) * 2016-12-02 2023-10-17 株式会社半导体能源研究所 半导体装置
CN106684037B (zh) * 2017-03-22 2019-09-24 深圳市华星光电半导体显示技术有限公司 优化4m制程的tft阵列制备方法
WO2019080060A1 (zh) * 2017-10-26 2019-05-02 深圳市柔宇科技有限公司 感光电路、感光电路制备方法及显示装置
KR102487324B1 (ko) * 2017-11-24 2023-01-10 엘지디스플레이 주식회사 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN111868899B (zh) * 2018-03-23 2024-07-12 株式会社半导体能源研究所 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248860A (ja) * 2010-04-23 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20130270552A1 (en) * 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014103390A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014131023A (ja) * 2012-11-28 2014-07-10 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、酸化物半導体膜の成膜方法、及び半導体装置

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN100505313C (zh) * 1999-12-10 2009-06-24 株式会社半导体能源研究所 半导体器件及其制造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009117407A (ja) * 2007-11-01 2009-05-28 Sony Corp 半導体装置の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN102077354B (zh) 2008-06-27 2014-08-20 株式会社半导体能源研究所 薄膜晶体管、半导体装置及电子设备
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI496295B (zh) * 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101921047B1 (ko) * 2010-03-26 2018-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
CN104851810B (zh) * 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8748240B2 (en) * 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI642193B (zh) 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102101167B1 (ko) * 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
CN104285302B (zh) * 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
US20130300456A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor chip and semiconductor device
EP2880690B1 (en) * 2012-08-03 2019-02-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device with oxide semiconductor stacked film
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI627750B (zh) 2012-09-24 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
TWI691084B (zh) * 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
KR20170098839A (ko) * 2014-12-29 2017-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 가지는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248860A (ja) * 2010-04-23 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20130270552A1 (en) * 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013236072A (ja) * 2012-04-13 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014103390A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014131023A (ja) * 2012-11-28 2014-07-10 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、酸化物半導体膜の成膜方法、及び半導体装置

Also Published As

Publication number Publication date
CN106537604B (zh) 2020-09-11
DE112015003266T5 (de) 2017-04-13
JP2023169314A (ja) 2023-11-29
US20170047435A1 (en) 2017-02-16
JP2021036613A (ja) 2021-03-04
JP6555953B2 (ja) 2019-08-07
US9837512B2 (en) 2017-12-05
TW201603286A (zh) 2016-01-16
KR20220069118A (ko) 2022-05-26
CN112038410A (zh) 2020-12-04
US20180090602A1 (en) 2018-03-29
US9496412B2 (en) 2016-11-15
TW201943084A (zh) 2019-11-01
JP2016139777A (ja) 2016-08-04
JP6979504B2 (ja) 2021-12-15
US20160020329A1 (en) 2016-01-21
CN106537604A (zh) 2017-03-22
TWI682550B (zh) 2020-01-11
KR102399893B1 (ko) 2022-05-20
JP2019195094A (ja) 2019-11-07
WO2016009310A1 (en) 2016-01-21
JP6799116B2 (ja) 2020-12-09
US10164075B2 (en) 2018-12-25
KR20170029600A (ko) 2017-03-15

Similar Documents

Publication Publication Date Title
JP6979504B2 (ja) 半導体装置の作製方法
JP6905575B2 (ja) 半導体装置の作製方法
JP6866432B2 (ja) 半導体装置
JP6944003B2 (ja) 半導体装置の作製方法
JP6770209B2 (ja) 半導体装置
JP7278354B2 (ja) 半導体装置の作製方法
JP7025575B2 (ja) 半導体装置
JP6818097B2 (ja) トランジスタの作製方法
JP6867792B2 (ja) 半導体装置、表示装置、表示モジュール、及び電子機器
JP2021082820A (ja) 半導体装置
JP2022027871A (ja) 半導体装置の作製方法
JP2021168390A (ja) 半導体装置
JP2016006867A (ja) 半導体装置、該半導体装置を有する表示装置
JP2016082240A (ja) 半導体装置、該半導体装置の作製方法、及び該半導体装置を有する表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230627

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230921