JP2014131023A - 酸化物半導体膜、酸化物半導体膜の成膜方法、及び半導体装置 - Google Patents

酸化物半導体膜、酸化物半導体膜の成膜方法、及び半導体装置 Download PDF

Info

Publication number
JP2014131023A
JP2014131023A JP2013244556A JP2013244556A JP2014131023A JP 2014131023 A JP2014131023 A JP 2014131023A JP 2013244556 A JP2013244556 A JP 2013244556A JP 2013244556 A JP2013244556 A JP 2013244556A JP 2014131023 A JP2014131023 A JP 2014131023A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013244556A
Other languages
English (en)
Other versions
JP2014131023A5 (ja
JP6340188B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013244556A priority Critical patent/JP6340188B2/ja
Publication of JP2014131023A publication Critical patent/JP2014131023A/ja
Publication of JP2014131023A5 publication Critical patent/JP2014131023A5/ja
Application granted granted Critical
Publication of JP6340188B2 publication Critical patent/JP6340188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】結晶性の高い酸化物半導体膜を成膜する。
【解決手段】複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用いて、スパッタリング法によって成膜された、単結晶領域を有する酸化物半導体膜を提供する。スパッタリング用ターゲットに含まれる複数の結晶粒は、結晶の結合が弱く劈開する面、または、結晶の結合が弱く劈開しやすい面を有するため、当該スパッタリング用ターゲットにイオンを衝突させることで、複数の結晶粒の劈開面が劈開して、平板状のスパッタリング粒子が得られる。得られた平板状のスパッタリング粒子が、被成膜面上に堆積することで酸化物半導体膜が成膜される。平板状のスパッタリング粒子は、結晶粒の一部を剥離することで形成されるため、高い結晶性を有する酸化物半導体膜とすることができる。
【選択図】図１

Description

本明細書で開示する発明は、物、方法、製造方法、プロセス、マシーン、マニュファクチャー、または、組成物（コンポジション オブ マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、または、それらの作製方法に関する。特に、本発明は、例えば、半導体装置に含まれる酸化物半導体膜及びその成膜方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、特許文献１には、電子キャリア濃度が１０１８／ｃｍ３未満である、Ｉｎ、Ｇａ、及びＺｎを含む非晶質酸化物半導体膜を用いたトランジスタが開示されており、当該酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている。
酸化物半導体膜を用いたトランジスタは、比較的容易にトランジスタ特性を得られるものの、酸化物半導体膜が非晶質化しやすく物性が不安定であるため、信頼性の確保が困難である。
一方、結晶性酸化物半導体膜を用いたトランジスタは、非晶質酸化物半導体膜を用いたトランジスタと比較して、優れた電気特性及び信頼性を有することが報告されている（非特許文献１）
特開２００６−１６５５２８号公報
Ｓｈｕｎｐｅｉ Ｙａｍａｚａｋｉ， Ｊｕｎ Ｋｏｙａｍａ， Ｙｏｓｈｉｔａｋａ Ｙａｍａｍｏｔｏ ａｎｄ Ｋｅｎｊｉ Ｏｋａｍｏｔｏ， "Ｒｅｓｅａｒｃｈ， Ｄｅｖｅｌｏｐｍｅｎｔ， ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ" ＳＩＤ ２０１２ ＤＩＧＥＳＴ ｐｐ１８３−１８６
本発明の実施形態の一態様は、結晶性の高い酸化物半導体膜を提供することを課題の一とする。
または、本発明の実施形態の一態様は、結晶性の高い酸化物半導体膜を用いた信頼性の高い半導体装置を提供することを課題の一とする。
または、本発明の実施形態の一態様は、オフ電流の低いトランジスタを提供することを課題の一とする。または、本発明の実施形態の一態様は、ノーマリーオフ特性を有するトランジスタを提供することを課題の一とする。または、本発明の実施形態の一態様は、しきい値電圧の変動や劣化の少ないトランジスタを提供することを課題の一とする。
または、本発明の実施形態の一態様は、生産性の高い酸化物半導体膜を形成する半導体装置の製造方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
開示する発明の一態様は、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用いて、スパッタリング法によって成膜された、単結晶領域を有する酸化物半導体膜である。
ここで、スパッタリング用ターゲットに含まれる複数の結晶粒は、結晶の結合が弱く劈開する面、または、結晶の結合が弱く劈開しやすい面（以下、双方を単に劈開面と表記する）を有するため、当該スパッタリング用ターゲットにイオンを衝突させることで、複数の結晶粒の劈開面が劈開して、平板状のスパッタリング粒子が得られる。得られた平板状のスパッタリング粒子が、被成膜面上に堆積することで酸化物半導体膜が成膜される。平板状のスパッタリング粒子は、結晶粒の一部を剥離（分離）することで形成されるため、高い結晶性を有する。
より具体的には、例えば以下の構成を有する。
本発明の一態様は、インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有する酸化物半導体膜である。
また、本発明の一態様は、非晶質膜上に形成され、インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、且つ、膜中に結晶粒界を有さず、単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有する酸化物半導体膜である。
また、本発明の一態様は、非晶質絶縁膜上に形成され、インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、且つ、膜中に結晶粒界を有さず、単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有する酸化物半導体膜である。
また、本発明の一態様は、インジウム、ガリウム及び亜鉛を含む結晶性の第１の酸化物半導体膜と、第１の酸化物半導体膜上に形成され、インジウム、ガリウム及び亜鉛を含む第２の酸化物半導体膜と、を有し、少なくとも第２の酸化物半導体膜は、インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、且つ、膜中に結晶粒界を有さず、単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有し、第１の酸化物半導体膜と、第２の酸化物半導体膜とは、異なる組成で表される膜である酸化物半導体膜である。
また、本発明の他の一態様は、チャネルを形成する酸化物半導体膜と、ゲート電極層と、酸化物半導体膜とゲート電極層との間に設けられたゲート絶縁層と、酸化物半導体膜と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体膜は、インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、且つ、膜中に結晶粒界を有さず、単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有する半導体装置である。
また、本発明の他の一態様は、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用い、スパッタリング用ターゲットの表面と被成膜面に接して、イオン化したガスを含むプラズマ空間を形成し、スパッタリング用ターゲットの表面に、イオン化したガスを衝突させて、複数の結晶粒のａ−ｂ面でなる劈開面から六角形状の平面を有する平板状のスパッタリング粒子を剥離し、六角形の辺に沿って正又は負に帯電させて、平板状のスパッタリング粒子を被成膜面に移動させ、六角形の一辺と、隣接する他の六角形の一辺と、が接するように平板状のスパッタリング粒子を複数配置することで、単結晶領域を有する酸化物半導体膜を成膜する酸化物半導体膜の成膜方法である。
本発明の一態様によって、結晶性の高い酸化物半導体膜及びその成膜方法を提供することができる。
また、本発明の一態様によって、結晶性の高い酸化物半導体膜を用いた信頼性の高い半導体装置を提供することができる。
スパッタリング用ターゲットを用いた成膜の様子を示す概念図。 結晶性酸化物半導体膜の平面拡大図及び断面拡大図。 結晶性酸化物半導体膜の積層構造を示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す図。 スパッタリング用ターゲットの作製工程の一例を示すフロー図。 実施の形態に係る、トランジスタの構成例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの構成例を説明する図。 実施の形態に係る、トランジスタの構成例及びバンド図を説明する図。 実施の形態に係る電子機器のブロック図を説明する図。 実施の形態に係る電子機器の外観図を説明する図。 本発明の一態様の半導体装置の回路図。 本発明の一態様の半導体装置の回路図及び概念図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、その形態及び態様を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるものであり、工程順または積層順等を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一態様に係る結晶性酸化物半導体膜及びその成膜方法について、図１乃至図５を参照して説明する。
図１は、スパッタリング用ターゲット１００にイオン１１０が衝突し、結晶性を有するスパッタリング粒子１０２が剥離し、被成膜面（ここでは、下地膜１０８の表面）へと移動する様子を示した模式図である。
ここで、スパッタリング用ターゲット１００は、複数の結晶粒を有する多結晶酸化物を含み、該複数の結晶粒は、ａ−ｂ面と平行な面に原子間の結合の弱い部分を有している。
このようなスパッタリング用ターゲット１００として、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）及び酸素（Ｏ）を含む化合物を材料として用いることができる。なお、複数の結晶粒のそれぞれの粒径及び形状は、異なっていてもよい。
例えば、スパッタリング用ターゲット１００に含まれる多結晶酸化物の結晶が菱面体晶（三方晶）または六方晶である場合、複数の結晶粒のそれぞれは、六角柱状の結晶構造を含み、六角柱状の結晶構造の六方晶系表示におけるｃ軸が互いに不規則に配向している。なお、本明細書等において、結晶構造のａ軸、ｂ軸、又はｃ軸とは、六方晶系表示におけるａ軸、ｂ軸又はｃ軸を意味する。なお、複数の結晶粒の配向性は、例えば電子後方散乱回折法（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）によって測定することができる。
そしてスパッタリング用ターゲット１００にイオン１１０を衝突させることで、結合の弱い部分の原子間結合が切れて結晶粒がａ−ｂ面と平行な平面で劈開し、平板状のスパッタリング粒子１０２が剥離する。なお、図１では、説明の便宜のため、イオン１１０とスパッタリング粒子１０２との大きさを模式的に図示しており、実際の大きさや縮尺とは異なる。
例えば、スパッタリング用ターゲット１００に含まれる多結晶酸化物の結晶が菱面体晶（三方晶）または六方晶である場合、結晶のａ−ｂ面に平行な面から劈開することで、前述の平板状のスパッタリング粒子１０２は内角が１２０°である正六角形の面を有する六角柱状となる。スパッタリング粒子１０２が六角柱状である場合、六角形の面と垂直な方向が結晶のｃ軸方向である。ただし、平板状のスパッタリング粒子１０２は六角柱状に限定されず、内角が６０°である正三角形の面を有する三角柱状、又はその他の多角柱状の場合もある。
また、スパッタリング用ターゲット１００の表面と、被成膜面とに接して、イオン化したガスを含むプラズマ空間１０６が形成されている。プラズマ空間１０６が被成膜面に接するように形成されることで、スパッタリング粒子１０２を効率よく被成膜面に移動させることができる。
イオン化したガスとしては、例えば酸素（Ｏ）を含むガス、不活性ガス（たとえば希ガスなど）を含むガス、又は酸素及び希ガス元素を含むガスを適用できる。希ガス元素として、アルゴン（Ａｒ）などを適用することが好ましい。
また、イオン１１０は、酸素の陽イオンを用いる。また、酸素の陽イオンに加えて、希ガス（例えば、アルゴン）の陽イオンを用いてもよい。イオン１１０として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減することができる。これにより、イオン１１０がスパッタリング用ターゲット１００の表面に衝突した際に、スパッタリング用ターゲット１００の結晶性が低下すること、又は非晶質化することを抑制できる。
また、希ガスの陽イオンとしては、例えばアルゴンイオン（Ａｒ＋）を用いることができる。
なお、図１では、説明の便宜のため、１個のイオン１１０を衝突させて１個のスパッタリング粒子１０２を剥離しているが、複数個のイオン１１０が同時に又は異なるタイミングでスパッタリング用ターゲット１００の表面に衝突し、１個のスパッタリング粒子１０２が剥離する場合もある。また、１個のイオン１１０がスパッタリング用ターゲット１００の表面に衝突して、複数のスパッタリング粒子１０２が剥離する場合もある。スパッタリング用ターゲット１００の表面に衝突するイオン１１０の数に対する剥離するスパッタリング粒子１０２の数は、例えばスパッタリング装置の電力によって変化する。
ここで、剥離したスパッタリング粒子１０２は、正又は負の極性に帯電していることが好ましい。また、スパッタリング粒子１０２の六角形である一対の面が帯電していることが好ましい。本実施の形態では、一例として、スパッタリング粒子１０２が正に帯電する場合について説明する。ただし、これに限定されず、負に帯電する場合もある。
また、スパッタリング粒子１０２の拡大部１５１に示すように、六角柱状のスパッタリング粒子１０２は、六角形の辺に沿って帯電している場合がある。スパッタリング粒子１０２の六角形の辺に沿って帯電することにより、対向する電荷同士が反発し合い、プラズマ空間１０６を飛翔するスパッタリング粒子１０２の変形を抑制し、平板状の形状を概略維持することができる。なお、帯電していたスパッタリング粒子１０２が、スパッタリング粒子１０２の電荷と逆の極性のプラズマにより中和され、その後、再度帯電する場合もある。
また、複数のスパッタリング粒子１０２を剥離する場合、複数のスパッタリング粒子１０２のそれぞれは、同一の極性に帯電していることが好ましい。
また、スパッタリング粒子１０２が帯電するタイミングは、特に限定されない。例えば、イオン１１０の衝突時に帯電する場合がある。また、スパッタリング粒子１０２がプラズマ空間１０６のプラズマに曝されることで帯電する場合がある。また、イオン１１０が平板状のスパッタリング粒子１０２の側面、上面または下面に結合することで帯電する場合がある。
剥離したスパッタリング粒子１０２は、平板状の形状を概略維持しながら、プラズマ空間１０６を介して被成膜面に移動する。上述したようにスパッタリング粒子１０２が電荷を帯びている場合、スパッタリング粒子１０２の表面における電荷分布によってスパッタリング粒子１０２の飛翔中の形状が概略維持される。このため、スパッタリング粒子１０２は、あたかも凧のようにスパッタリング用ターゲット１００の表面と被成膜面との間を平板状の形状を概略維持したまま移動し、平板状の形状を概略維持したまま被成膜面に到達することができる。
図１では、下地膜１０８上に、スパッタリング粒子１０２が数層堆積して酸化物半導体膜１０４が成膜される様子を示しており、下地膜１０８表面が被成膜面に相当する。なお、図１では、すでに堆積したスパッタリング粒子１０２を点線で図示している。
剥離したスパッタリング粒子１０２が帯電している場合、被成膜面において、剥離したスパッタリング粒子１０２が被成膜面上にすでに堆積したスパッタリング粒子１０２と互いに反発することで、スパッタリング粒子１０２が堆積していない領域に移動して堆積する。さらに、複数のスパッタリング粒子１０２が堆積した領域に別のスパッタリング粒子が積層して堆積してもよい。このとき、堆積したスパッタリング粒子１０２に帯電していた電荷が消失していてもよい。
被成膜面を有する基板は、１００℃以上８００℃以下、好ましくは３００℃以上に加熱されている。成膜時の基板加熱温度が高いほど、得られる酸化物半導体膜の不純物濃度を低減することができる。また、成膜時の基板加熱温度が高いほど、被成膜面でスパッタリング粒子１０２のマイグレーションが起こりやすくなるため、酸化物半導体膜１０４中の原子配列が整い、高密度化され、より結晶化度の高い酸化物半導体膜１０４を成膜することができる。
スパッタリング粒子１０２が六角柱状である場合、成膜時の基板加熱温度を高温とすることで、被成膜面でマイグレーションして、六角形の一辺と、隣接する六角形の一辺とが接して六角柱状のスパッタリング粒子１０２が高密度に配置され、単結晶領域が形成されることがある。例えば、六角柱状のスパッタリング粒子が酸化物半導体膜１０４中に隙間なく高密度に配置されることで、理想的には酸化物半導体膜１０４を単結晶酸化物半導体膜とすることが可能となる。
このように、被成膜面において、スパッタリング粒子１０２同士が隣り合うように堆積することにより、例えば透過型電子顕微鏡（ＴＥＭともいう）などにより観察した場合でも粒界を確認することができない酸化物半導体膜１０４を形成することができる。また、スパッタリング粒子１０２は、ｃ軸が被成膜面と概略垂直になるように配列して堆積する。従って、成膜される酸化物半導体膜の結晶部は、一つの結晶軸に対して配向することになる。例えば、結晶粒の劈開面がａ−ｂ面に平行な面である場合、酸化物半導体膜の結晶部はｃ軸配向する。すなわち、被成膜面の法線ベクトルと酸化物膜に含まれる結晶部のｃ軸とが平行になる。ただし、ａ軸はｃ軸を基準に回転が自在であるため、酸化物半導体膜に含まれる複数の結晶部のａ軸方向は一様ではないこともある。
酸化物半導体膜１０４は、単結晶領域と非単結晶領域とを有し、且つ結晶粒界を有さない単結晶−非単結晶混相膜とすることができる。又は、理想的には単結晶酸化物半導体膜とすることができる。なお、本明細書等では、透過型電子顕微鏡などにより観察した場合に粒界を確認することができないことを、便宜的に結晶粒界を有さないとする。
なお、酸化物半導体膜１０４は絶縁表面上に成膜されることが好ましい。図１では、下地膜１０８が絶縁膜であることが好ましい。あるいは、被成膜面を有する基板は、成膜装置内において電気的に浮遊状態にあることが好ましい。これにより、被成膜面に堆積したスパッタリング粒子に帯電する電荷が消失しにくくなる。
スパッタリング装置における成膜室は、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
また、成膜は、酸素ガス雰囲気で行うことが好ましい。酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また、希ガスなどの余分な原子が含まれなくなるため、結晶化度の高い酸化物半導体膜が成膜されやすくなる。但し、成膜雰囲気は、酸素ガスと希ガスの混合雰囲気としてもよい。その場合は、酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、さらに好ましくは８０体積％以上とする。
なお、成膜室内を高真空排気するのみならず、酸素ガスやアルゴンガス等の成膜ガスとして、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
成膜中において、酸素流量が多く、チャンバー内の圧力が高いと、酸素イオンが平板状のスパッタリング粒子に付着し、多くの酸素を表面に有する状態とすることができる。この付着した酸素が抜けてしまう前に他の平板状のスパッタリング粒子が積層されるため、膜中に酸素を多く含ませることができる。この表面吸着した酸素は酸化物半導体中の酸素欠損を低減させることに寄与する。
なお、スパッタリング装置としては、スパッタリング装置は、直流（ＤＣ）電源を用いるスパッタリング装置または高周波（ＲＦ）電源を用いるスパッタリング装置を適用することが好ましい。その理由は、交流（ＡＣ）電源を用いるスパッタリング装置では、隣接するターゲットが互いにカソード電位とアノード電位とを一定周期で繰り返す。ここで、ターゲットがアノード電位である場合に、該ターゲットの周辺領域に、一時的に電界がかからない時間が生じるため、スパッタリング粒子に帯電した電荷が消失して、スパッタリング粒子の構造が崩れる恐れがあるためである。
なお、図１では、一例として、スパッタリング用ターゲット１００の下方に被成膜面が配置される例を図示する。但し、スパッタリング用ターゲット１００と被成膜面との位置関係はこれに限定されない。
被成膜面に到達したスパッタリング粒子１０２は、ａ−ｂ面が被成膜面と概略平行となるように被成膜面上に堆積する。このようにして剥離したスパッタリング粒子１０２は、スパッタリング用ターゲット１００の結晶粒の一部を剥離することで形成されるため、高い結晶性を有する。従って、スパッタリング粒子１０２が被成膜面に到達することで結晶化度の高い酸化物膜を形成することができる。
図２（Ａ）に、図１の酸化物半導体膜１０４の領域２００ａにおける平面図を示す。また、図２（Ｂ）に、図１の酸化物半導体膜１０４の領域２００ｂにおける断面図を示す。
図２（Ａ）に示すように、本実施の形態で示す酸化物半導体膜は、スパッタリング粒子１０２が被成膜面上の表面を移動して、互いに接することを繰り返すことで、被成膜面に対して平行な平面において、六角形（又は三角形）の辺と辺が隣接して高密度に配置された単結晶領域が形成される。
ここで、スパッタリング粒子１０２の六角形の面と垂直な方向が結晶のｃ軸方向である。スパッタリング粒子１０２が六角柱状の場合には、六角形の対角線の長さ（図２（Ａ）のＬ）が、０．１ｎｍ以上１０ｎｍ以下であることが好ましい。また六角柱の高さは、六方晶系表示における格子定数のおよそ１／３に相当する。例えば、インジウム、ガリウム及び亜鉛を含む菱面体晶（三方晶）又は六方晶の結晶粒からスパッタリング粒子が剥離した場合、六角柱の高さは、０．６ｎｍ乃至０．７ｎｍ程度となる。
また、図２（Ｂ）に示すように、スパッタリング粒子１０２は、ｃ軸が被成膜面と概略垂直になるように配列して堆積する。したがって、堆積して得られる酸化物半導体膜１０４は、結晶の配向の揃った結晶性酸化物半導体膜となり、好ましくは単結晶の酸化物半導体膜となる。
以上のような成膜方法によって酸化物半導体膜を成膜することで、結晶の配向の揃った結晶性の高い、結晶性酸化物半導体膜とすることができる。
また、このようなスパッタリングプロセスによって、スパッタリング粒子が被成膜面上に規則的に配列するため、被成膜面上に形成された酸化物半導体膜の上面は、極めて平坦性が高いものとなる。酸化物半導体膜の上面の平坦性は、これをチャネル形成領域に用いたトランジスタの電気特性の向上に寄与する。
なお、下地膜１０８が酸化物半導体膜１０４とは異なる構成元素からなる結晶構造を有する場合、被成膜面と堆積するスパッタリング粒子との間で格子定数の不整合が生じ、格子歪みが発生する。また、下地膜１０８が酸化物半導体膜１０４とは異なる構成元素からなる結晶構造を有する場合、当該構造が有する内部応力によっても同様の歪みが発生する。このため、スパッタリング粒子の堆積により形成される酸化物半導体膜１０４の結晶化度が低下するおそれがある。さらに、下地膜１０８は、微細な凹凸を有すると成膜された酸化物半導体膜の結晶化度を低下させる。
よって、結晶性の高い酸化物半導体膜を成膜するためには、スパッタリング粒子を堆積させる下地膜１０８には、非晶質構造を有する材料の表面が適している。材料が非晶質構造を有する場合には、特定の方向への内部応力が少なく又は無く、また結晶構造に起因する歪みの発生を抑制される。また、下地膜１０８の平坦性を高めることが効果的である。
このような非晶質構造を有する材料としては、例えば非晶質構造の酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などの絶縁膜や、非晶質構造の酸化物膜等を用いるとよい。
但し、図３（Ａ）及び図３（Ｂ）に図示するように、結晶性を有する酸化物半導体膜１０４上に、結晶性を有する酸化物半導体膜１１２を成膜してもよい。ここで、酸化物半導体膜１１２は、酸化物半導体膜１０４を構成する元素の一種以上、または二種以上から構成される。酸化物半導体膜１１２は、酸化物半導体膜１０４とは別の、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用いて成膜される。
酸化物半導体膜１１２は、酸化物半導体膜１０４を構成する元素の一種以上、または二種以上から構成されるため、スパッタリング用ターゲットに含まれる複数の結晶粒から剥離された平板状のスパッタリング粒子が結晶性を有する酸化物半導体膜１０４上に堆積させることで、酸化物半導体膜１０４からエピタキシャル成長し、単結晶領域を有する酸化物半導体膜とすることができる。
また、図３（Ｂ）に示すように、酸化物半導体膜１１２の成膜においても同様にスパッタリング粒子は、ｃ軸が被成膜面と概略垂直になるように配列して堆積する。したがって、堆積して得られる酸化物半導体膜１０４及び酸化物半導体膜１１２は、結晶の配向の揃った結晶性酸化物半導体膜となる。なお、酸化物半導体膜１０４と酸化物半導体膜１１２の組成は異なっていてもよい。
図４（Ａ）に、スパッタリング用ターゲット１００に含まれる結晶粒の一例として、ａ−ｂ面と平行な方向から見たＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す。また、図４（Ａ）において、破線で囲った部分を拡大し図４（Ｂ）に示す。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶粒において、図４（Ｂ）に示すガリウム原子及び亜鉛原子の少なくとも一方、並びに酸素原子を有する第１の層と、ガリウム原子及び亜鉛原子の少なくとも一方、並びに酸素原子を有する第２の層と、の間の面が劈開面である。これは、第１の層及び第２の層に含まれる負の電荷を有する酸素原子同士が近距離にあるためである（図４（Ｂ）の囲み部参照）。このように、劈開面はａ−ｂ面に平行な面であるため、Ｉｎ−Ｇａ−Ｚｎ酸化物からなるスパッタリング粒子は、ａ−ｂ面に平行な平面を有する平板状となる。
図５に、結晶のａ−ｂ面と垂直な方向から見たときのＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す。ただし、図５では、インジウム原子及び酸素原子を有する層のみを抜き出して示す。
Ｉｎ−Ｇａ−Ｚｎ酸化物は、インジウム原子−酸素原子間の結合が弱く、最も切れやすい。即ち、当該結合が切れた場合、酸素原子が脱離し、図５の領域４１０に示すように連続的に酸素原子の欠損（酸素欠損ともいう。）が生じる。図５において、酸素欠損を点線で繋ぐことで、正六角形を描くことができる。このように、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶は、インジウム原子−酸素原子間の結合が切れた場合に生じる、ａ−ｂ面に垂直な面を複数有することがわかる。
Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶は菱面体晶（三方晶）又は六方晶であるため、平板状のスパッタリング粒子は内角が１２０°である正六角形の面を有する六角柱状となりやすい。ただし、平板状のスパッタリング粒子は六角柱状に限定されず、内角が６０°である正三角形の面を有する三角柱状、又はその他の多角柱状の場合もある。
よって、本実施の形態の酸化物半導体膜に含まれる、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶から剥離したスパッタリング粒子が高密度に配列されることでなる単結晶領域は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有する結晶構造を含む。
本実施の形態で示した酸化物半導体膜は、トランジスタのチャネル領域に用いることができる。特にトランジスタのチャネル領域に本実施の形態で示した酸化物半導体膜の単結晶領域を用いることで、優れた電気特性及び信頼性を有するトランジスタを得ることができる。また、酸化物半導体膜を透明導電膜として適用してもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の酸化物半導体膜の成膜に適用可能なスパッタリング用ターゲットについて説明する。
スパッタリング用ターゲットの作製工程の一例を図６に示す。
まず、原料を秤量し、所定のｍｏｌ数比で混合する（工程Ｓ１０１）。
本実施の形態では、複数の金属元素を含む酸化物粉末として、Ｉｎ、Ｍ及びＺｎを含む酸化物粉末（Ｉｎ−Ｍ−Ｚｎ酸化物粉末ともいう）を作製する場合について説明する。
具体的には、原料としてＩｎＯＸ粉末、ＭＯＹ粉末及びＺｎＯＺ粉末を用意し、ＩｎＯＸ粉末、ＭＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数比で混合する。なお、Ｘ、Ｙ及びＺは任意の正数であり、例えばＸは１．５、Ｙは１．５、Ｚは１とすればよい。
もちろん、上記の酸化物粉末は一例であり、所望の組成とするために適宜酸化物粉末を選択すればよい。なお、Ｍは、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ又はＬｕである。本実施の形態では三種の酸化物粉末を用いた例を示すが、これに限定されない。例えば、本実施の形態を四種以上の酸化物粉末を用いた場合に適用しても構わないし、一種又は二種の酸化物粉末を用いた場合に適用しても構わない。
所定のｍｏｌ数比としては、例えば、ＩｎＯＸ粉末、ＭＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、１：１：２、３：１：４又は３：１：２とする。このようなｍｏｌ数比とすることで、後に結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得やすくなる。
次に、所定のｍｏｌ数比で混合したＩｎＯＸ粉末、ＭＯＹ粉末及びＺｎＯＺ粉末に対し第１の焼成を行うことでＩｎ−Ｍ−Ｚｎ酸化物を得る（工程Ｓ１０２）。
なお、第１の焼成は、不活性雰囲気、酸化性雰囲気又は減圧雰囲気で行い、温度は４００℃以上１７００℃以下、好ましくは９００℃以上１５００℃以下とする。第１の焼成の時間は、例えば３分以上２４時間以下、好ましくは３０分以上１７時間以下、さらに好ましくは３０分以上５時間以下で行えばよい。第１の焼成を前述の条件で行うことで、主たる反応以外の余分な反応を抑制でき、Ｉｎ−Ｍ−Ｚｎ酸化物粉末中に含まれる不純物濃度を低減することができる。そのため、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の結晶性を高めることができる。
また、第１の焼成は、温度又は／及び雰囲気を変えて、複数回行ってもよい。例えば、第１の雰囲気にて第１の温度でＩｎ−Ｍ−Ｚｎ酸化物粉末を保持した後、第２の雰囲気にて第２の温度で保持しても構わない。具体的には、第１の雰囲気を不活性雰囲気又は減圧雰囲気として、第２の雰囲気を酸化性雰囲気とすると好ましい。これは、第１の雰囲気にてＩｎ−Ｍ−Ｚｎ酸化物粉末に含まれる不純物を低減する際にＩｎ−Ｍ−Ｚｎ酸化物中に酸素欠損が生じることがあるためである。そのため、第２の雰囲気にて得られるＩｎ−Ｍ−Ｚｎ酸化物中の酸素欠損を低減することが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物中の不純物濃度を低減し、かつ酸素欠損を低減することにより、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の結晶性を高めることができる。
次に、反応生成物であるＩｎ−Ｍ−Ｚｎ酸化物を粉砕することでＩｎ−Ｍ−Ｚｎ酸化物粉末を得る（工程Ｓ１０３）。
Ｉｎ−Ｍ−Ｚｎ酸化物は、ａ−ｂ面に平行な表面構造を多く含む。そのため、得られるＩｎ−Ｍ−Ｚｎ酸化物粉末は、ａ−ｂ面に平行な上面及び下面を有する平板状の結晶粒を多く含むことになる。また、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶は菱面体晶（三方晶）又は六方晶となることが多いため、前述の平板状の結晶粒は内角が１２０°である概略正六角形の面を有する六角柱状であることが多い。
なお、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下となるように粉砕を行うことが好ましい。粉砕を行った後に、粒径フィルターを用いて、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末を選別してもよい。
次いで、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形し、成形体を形成する（工程Ｓ１０４）。ここで、成形とは、型に均一な厚さで敷き詰めることをいう。具体的には、型にＩｎ−Ｍ−Ｚｎ酸化物粉末を導入し、外部から振動を与えることで成形すればよい。又は、型にＩｎ−Ｍ−Ｚｎ酸化物粉末を導入し、ローラーなどを用いて均一な厚さに成形すればよい。
なお、工程Ｓ１０４では、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に水と、分散剤と、バインダとを混合したスラリーを成形してもよい。その場合、型にスラリーを流し込んだ後で、型の底面から吸引することで成形すればよい。その後、吸引後の成形体に対し、乾燥処理を行う。乾燥処理は自然乾燥により行うと成形体にひびが入りにくいため好ましい。その後、３００℃以上７００℃以下の温度で加熱処理することで、自然乾燥では取りきれなかった残留水分などを除去する。
ａ−ｂ面に平行な上面及び下面を有する平板状の結晶粒を多く含むＩｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形することで、結晶粒のａ−ｂ面と平行な面が上を向いて並べられる。従って、得られる成形体においてａ−ｂ面に平行な表面構造の割合を増加させることができる。なお、型は、金属製又は酸化物製とすればよく、矩形又は丸形の上面形状を有する。
得られた成形体に対し加圧処理を行う（工程Ｓ１０５）。加圧処理は、成形体を押し固めることができればよく、例えば、型と同種で設けられたおもりなどを用いて行えばよい。又は、圧縮空気などを用いて高圧で押し固めてもよい。そのほか、公知の技術を用いて加圧処理を行うことができる。成形体に対し加圧処理を行うことで、成形体に含まれるＩｎ−Ｍ−Ｚｎ酸化物の結晶部の配向性を高めることができる。また、成形体に含まれる空隙を低減することができる。
次に、加圧処理された成形体に対し第２の焼成を行うことで焼結体を作製する（工程Ｓ１０６）。第２の焼成は第１の焼成と同様の条件及び方法で行えばよい。第２の焼成を行うことで、焼結体の結晶性を高めることができる。なお、加圧処理と第２の焼成を同時に行っても構わない。
焼結体に対し仕上げ処理を行うことで、スパッタリング用ターゲットを作製する。具体的には、焼結体の長さ、幅及び厚さを調整するために、分断する、又は研削する。また、表面に微小な凹凸が存在することで、異常放電が起こることがあるため、表面の研磨処理を行う。研磨処理は、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって行うと好ましい。
以上の工程によって、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを作製することができる。本実施の形態の工程で得られたスパッタリング用ターゲットを用いることで、結晶性の高い酸化物半導体膜を成膜することができる。
なお、このようにして作製したスパッタリング用ターゲットは高密度にすることができる。スパッタリング用ターゲットの密度が高いことで、成膜される膜密度も高くできる。具体的には、スパッタリング用ターゲットの相対密度が９０％以上、９５％以上、又は９９％以上とできる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１で示した単結晶領域を含む酸化物半導体膜を適用したトランジスタの構成例について、図面を参照して説明する。なお、実施の形態１では、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用いて、スパッタリング法によって成膜された酸化物半導体膜について述べたが、本発明の一態様は、これに限定されない。場合によっては、スパッタリング法を用いないで成膜された単結晶領域を含む酸化物半導体膜を適用することも可能である。または、場合によっては、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用いないで成膜された単結晶領域を含む酸化物半導体膜を適用することも可能である。
＜トランジスタの構成例＞
図７（Ａ）に、トランジスタ３００の断面概略図を示す。本構成例で例示するトランジスタ３００はボトムゲート型のトランジスタである。
トランジスタ３００は、基板３０１上に設けられるゲート電極層３０２と、基板３０１及びゲート電極層３０２上に設けられる絶縁層３０３と、絶縁層３０３上にゲート電極層３０２と重なるように設けられる酸化物半導体膜３０４と、酸化物半導体膜３０４の上面に接するソース電極層３０５ａ及びドレイン電極層３０５ｂとを有する。また、絶縁層３０３、酸化物半導体膜３０４、ソース電極層３０５ａ及びドレイン電極層３０５ｂを覆う絶縁層３０６と、絶縁層３０６上に絶縁層３０７が設けられている。
トランジスタ３００の酸化物半導体膜３０４に、本発明の一態様の酸化物半導体膜を適用することができる。
《基板３０１》
基板３０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板３０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である。また、これらの基板上に半導体素子が設けられたものを、基板３０１として用いてもよい。
また、基板３０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接、トランジスタ３００を形成してもよい。または、基板３０１とトランジスタ３００の間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成した後、基板３０１より分離し、他の基板に転載するのに用いることができる。その結果、トランジスタ３００は耐熱性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極層３０２》
ゲート電極層３０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、ゲート電極層３０２は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくはこれらの窒化膜を用いてもよい。
また、ゲート電極層３０２は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
また、ゲート電極層３０２と絶縁層３０３との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜３０４より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
《絶縁層３０３》
絶縁層３０３は、ゲート絶縁膜として機能する。酸化物半導体膜３０４の下面と接する絶縁層３０３は、非晶質膜であることが好ましい。すなわち、トランジスタ３００において、絶縁層３０３は、実施の形態１の下地膜１０８に相当する。
絶縁層３０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、絶縁層３０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
《ソース電極層３０５ａ及びドレイン電極層３０５ｂ》
ソース電極層３０５ａ及びドレイン電極層３０５ｂは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、ソース電極層３０５ａ及びドレイン電極層３０５ｂの、少なくとも酸化物半導体膜３０４と接する部分に、酸化物半導体膜３０４の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。酸化物半導体膜３０４中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域及びドレイン領域として作用させることができる。酸化物半導体膜３０４から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
また、酸化物半導体膜３０４を構成する材料や厚さによっては、酸化物半導体膜３０４のソース電極層３０５ａ及びドレイン電極層３０５ｂと重畳する領域全体がソース領域及びドレイン領域となることもありうる。
酸化物半導体膜３０４にソース領域及びドレイン領域が形成されることにより、ソース電極層３０５ａ及びドレイン電極層３０５ｂと酸化物半導体膜３０４の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
《絶縁層３０６、３０７》
絶縁層３０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
絶縁層３０６としては、酸化シリコン、酸化窒化シリコン等を用いることができる。
なお、絶縁層３０６は、後に形成する絶縁層３０７を形成する際の、酸化物半導体膜３０４へのダメージ緩和膜としても機能する。
また、絶縁層３０６と酸化物半導体膜３０４の間に、酸素を透過する酸化物膜を設けてもよい。
酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
絶縁層３０７は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることができる。絶縁層３０６上に絶縁層３０７を設けることで、酸化物半導体膜３０４からの酸素の外部への拡散と、外部から酸化物半導体膜３０４への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
＜トランジスタの作製方法例＞
続いて、図７に例示するトランジスタ３００の作製方法の一例について説明する。
まず、図８（Ａ）に示すように、基板３０１上にゲート電極層３０２を形成し、ゲート電極層３０２上に絶縁層３０３を形成する。
ここでは、基板３０１としてガラス基板を用いる。
《ゲート電極層の形成》
ゲート電極層３０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ゲート電極層３０２を形成する。その後、レジストマスクを除去する。
なお、ゲート電極層３０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
《ゲート絶縁層の形成》
ゲート絶縁層として機能する絶縁層３０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
絶縁層３０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁層３０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、絶縁層３０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。
また、絶縁層３０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
《酸化物半導体膜の形成》
次に、図８（Ｂ）に示すように、絶縁層３０３上に酸化物半導体膜３０４を形成する。
酸化物半導体膜３０４の形成方法を以下に示す。はじめに、実施の形態１で例示した方法により、単結晶領域を有する酸化物半導体膜を形成する。続いて、酸化物半導体膜上に第２のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体膜３０４を形成する。その後、レジストマスクを除去する。
この後、加熱処理を行ってもよい。加熱処理を行う場合には、酸素を含む雰囲気下で行うことが好ましい。
《ソース電極層及びドレイン電極層の形成》
次に、図８（Ｃ）に示すように、ソース電極層３０５ａ及びドレイン電極層３０５ｂを形成する。
ソース電極層３０５ａ及びドレイン電極層３０５ｂの形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ソース電極層３０５ａ及びドレイン電極層３０５ｂを形成する。その後、レジストマスクを除去する。
なお、図８（Ｂ）に示すように、導電膜のエッチングの際に酸化物半導体膜３０４の上部の一部がエッチングされ、薄膜化することがある。
《絶縁層の形成》
次に、図８（Ｄ）に示すように、酸化物半導体膜３０４、ソース電極層３０５ａ及びドレイン電極層３０５ｂ上に、絶縁層３０６を形成し、続いて絶縁層３０６上に絶縁層３０７を形成する。
絶縁層３０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
また、酸化物半導体膜３０４と絶縁層３０６の間に酸化物絶縁膜を設ける場合には、絶縁層３０６の形成工程において、該酸化物絶縁膜が酸化物半導体膜３０４の保護膜となる。この結果、酸化物半導体膜３０４へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層３０６を形成することができる。
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物絶縁層を成膜する際に、酸化物半導体膜３０４へのダメージを低減することが可能である。
酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
絶縁層３０７は、スパッタリング法、ＣＶＤ法等で形成することができる。
絶縁層３０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
以上の工程により、トランジスタ３００を形成することができる。
＜トランジスタ３００の変形例＞
以下では、トランジスタ３００と一部が異なるトランジスタの構成例について説明する。
《変形例１》
図７（Ｂ）に、トランジスタ３１０の断面概略図を示す。トランジスタ３１０は、酸化物半導体膜の構成が異なる点で、トランジスタ３００と相違している。
トランジスタ３１０の備える酸化物半導体膜３１４は、酸化物半導体膜３１４ａと酸化物半導体膜３１４ｂとが積層されて構成される。
なお、酸化物半導体膜３１４ａと酸化物半導体膜３１４ｂの境界は不明瞭である場合があるため、図７（Ｂ）等の図中には、これらの境界を破線で示している。
酸化物半導体膜３１４ａ及び酸化物半導体膜３１４ｂのうち、いずれか一方または両方に、本発明の一態様の酸化物半導体膜を適用することができる。すなわち、酸化物半導体膜３１４ａ及び酸化物半導体膜３１４ｂのいずれか一方又は両方は、単結晶領域を有する酸化物半導体膜である。
例えば、酸化物半導体膜３１４ａは、代表的にはＩｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）を用いる。また、酸化物半導体膜３１４ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎと酸素を除いたＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また例えば、酸化物半導体膜３１４ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。
例えば、酸化物半導体膜３１４ｂは、酸化物半導体膜３１４ａを構成する金属元素を一種以上含む酸化物半導体膜である。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記され、酸化物半導体膜３１４ａよりもＩｎに対するＭの原子数比が高い酸化物半導体膜とする。具体的には、酸化物半導体膜３１４ａよりも元素Ｍを１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体を用いることが好ましい。元素Ｍはインジウムよりも酸素と強く結合するため、酸素欠損が生じることを抑制する機能を有する。よって、酸化物半導体膜３１４ｂは酸化物半導体膜３１４ａよりも酸素欠損が生じにくい酸化物半導体膜とすることができる。
また、酸化物半導体膜３１４ｂは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体膜３１４ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜３１４ｂの伝導帯の下端のエネルギーと、酸化物半導体膜３１４ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。
例えば、酸化物半導体膜３１４ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎと酸素を除いたＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
例えば、酸化物半導体膜３１４ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体膜３１４ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜３１４ａ、及び酸化物半導体膜３１４ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜３１４ａ、酸化物半導体膜３１４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、上記では酸化物半導体膜３１４として、２つの酸化物半導体膜が積層された構成を例示したが、３つ以上の酸化物半導体膜を積層する構成としてもよい。
《変形例２》
図７（Ｃ）に、トランジスタ３２０の断面概略図を示す。トランジスタ３２０は、酸化物半導体膜の構成が異なる点で、トランジスタ３００及びトランジスタ３１０と相違している。
トランジスタ３２０の備える酸化物半導体膜３２４は、酸化物半導体膜３２４ａ、酸化物半導体膜３２４ｂ、酸化物半導体膜３２４ｃが順に積層されて構成される。
酸化物半導体膜３２４ａ及び酸化物半導体膜３２４ｂは、絶縁層３０３上に積層して設けられる。また酸化物半導体膜３２４ｃは、酸化物半導体膜３２４ｂの上面、並びにソース電極層３０５ａ及びドレイン電極層３０５ｂの上面及び側面に接して設けられる。
酸化物半導体膜３２４ａ、酸化物半導体膜３２４ｂ、酸化物半導体膜３２４ｃのうち、いずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用することができる。すなわち、酸化物半導体膜３２４ａ、酸化物半導体膜３２４ｂ、酸化物半導体膜３２４ｃのうち、いずれか一、またはいずれか二、または全部は、単結晶領域を有する酸化物半導体膜である。
例えば、酸化物半導体膜３２４ｂとして、上記変形例１で例示した酸化物半導体膜３１４ａと同様の構成を用いることができる。また例えば、酸化物半導体膜３２４ａ、３２４ｃとして、上記変形例１で例示した酸化物半導体膜３１４ｂと同様の構成を用いることができる。
例えば、酸化物半導体膜３２４ｂの下層に設けられる酸化物半導体膜３２４ａ、及び上層に設けられる酸化物半導体膜３２４ｃに、Ｇａの含有量の多い酸化物を用いることにより、酸化物半導体膜３２４ａ、酸化物半導体膜３２４ｂ、及び酸化物半導体膜３２４ｃからの酸素の脱離を抑制することができる。
また、例えば酸化物半導体膜３２４ｂに主としてチャネルが形成される場合に、酸化物半導体膜３２４ｂにＩｎの含有量の多い酸化物を用い、酸化物半導体膜３２４ｂと接してソース電極層３０５ａ及びドレイン電極層３０５ｂを設けることにより、トランジスタ３２０のオン電流を増大させることができる。
＜トランジスタの他の構成例＞
以下では、本発明の一態様の酸化物半導体膜を適用可能な、トップゲート型のトランジスタの構成例について説明する。
なお、以下では、上記と同様の構成、または同様の機能を備える構成要素においては、同一の符号を付し、重複する説明は省略する。
《構成例》
図９（Ａ）に、トップゲート型のトランジスタ３５０の断面概略図を示す。
トランジスタ３５０は、絶縁層３５１が設けられた基板３０１上に設けられる酸化物半導体膜３０４と、酸化物半導体膜３０４の上面に接するソース電極層３０５ａ及びドレイン電極層３０５ｂと、酸化物半導体膜３０４、ソース電極層３０５ａ及びドレイン電極層３０５ｂ上に設けられる絶縁層３０３と、絶縁層３０３上に酸化物半導体膜３０４と重なるように設けられるゲート電極層３０２とを有する。また、絶縁層３０３及びゲート電極層３０２を覆って絶縁層３５２が設けられている。
トランジスタ３５０の酸化物半導体膜３０４に、本発明の一態様の酸化物半導体膜を適用することができる。
絶縁層３５１は、基板３０１から酸化物半導体膜３０４への不純物の拡散を抑制する機能を有する。例えば、上記絶縁層３０７と同様の構成を用いることができる。なお、絶縁層３５１は、不要であれば設けなくてもよい。
絶縁層３５２には、上記絶縁層３０７と同様、酸素、水素、水等のブロッキング効果を有する絶縁膜を適用することができる。なお、絶縁層３０７は不要であれば設けなくてもよい。
《変形例》
以下では、トランジスタ３５０と一部が異なるトランジスタの構成例について説明する。
図９（Ｂ）に、トランジスタ３６０の断面概略図を示す。トランジスタ３６０は、酸化物半導体膜の構成が異なる点で、トランジスタ３５０と相違している。
トランジスタ３６０の備える酸化物半導体膜３６４は、酸化物半導体膜３６４ａ、酸化物半導体膜３６４ｂ、及び酸化物半導体膜３６４ｃが順に積層されて構成されている。
酸化物半導体膜３６４ａ、酸化物半導体膜３６４ｂ、酸化物半導体膜３６４ｃのうち、いずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用することができる。すなわち、酸化物半導体膜３６４ａ、酸化物半導体膜３６４ｂ、酸化物半導体膜３６４ｃのうち、いずれか一、またはいずれか二、または全部は、単結晶領域を有する酸化物半導体膜である。
例えば、酸化物半導体膜３６４ｂとして、上記変形例１で例示した酸化物半導体膜３１４ａと同様の構成を用いることができる。また例えば、酸化物半導体膜３６４ａ、３６４ｃとして、上記変形例１で例示した酸化物半導体膜３１４ｂと同様の構成を用いることができる。
例えば、酸化物半導体膜３６４ｂの下層に設けられる酸化物半導体膜３２４ａ、及び上層に設けられる酸化物半導体膜３６４ｃに、スタビライザとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体膜３６４ａ、酸化物半導体膜３６４ｂ、酸化物半導体膜３６４ｃからの酸素の放出を抑制することができる。
ここで、酸化物半導体膜３６４の形成時において、酸化物半導体膜３６４ｃと酸化物半導体膜３６４ｂをエッチングにより加工して酸化物半導体膜３６４ａとなる酸化物半導体膜を露出させ、その後にドライエッチング法によって該酸化物半導体膜を加工して酸化物半導体膜３６４ａを形成する場合に、該酸化物半導体膜の反応生成物が、酸化物半導体膜３６４ｂ及び酸化物半導体膜３６４ｃの側面に再付着し、側壁保護層（ラビットイヤーとも呼べる）が形成される場合がある。なお、該反応生成物は、スパッタリング現象によって再付着するほか、ドライエッチング時のプラズマを介して再付着する場合もある。
図９（Ｃ）には、上述のようにして酸化物半導体膜３６４の側面に側壁保護層３６４ｄが形成された場合の、トランジスタ３６１の断面概略図を示している。
側壁保護層３６４ｄは、主として酸化物半導体膜３６４ａと同一の材料を含む。また、側壁保護層３６４ｄには、酸化物半導体膜３６４ａの下層に設けられる層（ここでは絶縁層３５１）の成分（例えばシリコン）を含有する場合がある。
また、図９（Ｃ）に示すように、酸化物半導体膜３６４ｂの側面を側壁保護層３６４ｄで覆い、ソース電極層３０５ａ及びドレイン電極層３０５ｂと接しない構成とすることにより、特に酸化物半導体膜３６４ｂに主としてチャネルが形成される場合に、トランジスタのオフ時の意図しないリーク電流を抑制し、優れたオフ特性を有するトランジスタを実現できる。また、側壁保護層３６４ｄとしてＧａの含有量の多い材料を用いることで、酸化物半導体膜３６４ｂの側面からの酸素の脱離を効果的に抑制し、電気的特性の安定性に優れたトランジスタを実現できる。
《変形例２》
図１０（Ａ）に、トランジスタ３７０の断面概略図を示す。トランジスタ３７０は、ソース電極層及びドレイン電極層の構成が異なる点で、トランジスタ３６０と相違している。より具体的には、トランジスタ３７０では、ソース電極層３０５ａ上にソース電極層３０６ａが形成され、ドレイン電極層３０５ｂ上にドレイン電極層３０６ｂが形成されている点が異なる。
上述したように、ソース電極層３０５ａ及びドレイン電極層３０５ｂとして、酸化物半導体膜に酸素欠損を生じさせることが可能な材料を用いると、酸化物半導体膜においてソース電極層３０５ａ及びドレイン電極層３０５ｂと接触した近傍の領域に酸素欠損が発生し、当該領域がｎ型化してトランジスタのソース領域またはドレイン領域として作用させることができる。
しかしながら、チャネル長が極めて短いトランジスタを形成する場合、上記酸素欠損の発生によってｎ型化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、トランジスタの電気特性には、しきい値電圧の変動や、ソース領域とドレイン領域が導通状態となりオン状態とオフ状態の制御ができないなどの現象が現れる。そのため、チャネル長が極めて短いトランジスタを形成する場合は、ソース電極層及びドレイン電極層に酸素と結合し易い導電材料を用いることは好ましくない。
したがって、図１０（Ａ）にＬ１として示すソース電極層３０５ａとドレイン電極層３０５ｂとの間隔は、０．８μｍ以上、好ましくは１．０μｍ以上とする。Ｌ１が０．８μｍより小さいと、チャネル形成領域において発生する酸素欠損の影響を排除できなくなり、トランジスタの電気特性が低下する可能性がある。なお、Ｌ１は、酸化物半導体膜３６４と接して向かい合うソース電極層３０５ａの端部からドレイン電極層３０５ｂの端部までの最短距離という事ができる。なお、図１０（Ａ）ではｎ型化した領域３８０を模式的に点線で図示している。
そこで、トランジスタ３７０では、酸素と結合しにくい導電材料を用いて、ソース電極層３０５ａと酸化物半導体膜３６４に接してソース電極層３０６ａを形成する。また、酸素と結合しにくい導電材料を用いて、ドレイン電極層３０５ｂと酸化物半導体膜３６４に接してドレイン電極層３０６ｂを形成する。
ソース電極層３０６ａは、酸化物半導体膜３６４と接するソース電極層３０５ａの端部を越えてＬ１の方向に延伸し、ドレイン電極層３０６ｂは、酸化物半導体膜３６４と接するドレイン電極層３０５ｂの端部を越えてＬ１の方向に延伸する。
ソース電極層３０６ａの上記延伸部分と、ドレイン電極層３０６ｂの上記延伸部分は酸化物半導体膜３６４（特に、酸化物半導体膜３６４ｃ）と接している。また、図１０（Ａ）に示すトランジスタ３７０において、ソース電極層３０６ａの上記延伸部分の酸化物半導体膜３６４と接する先端部分から、ドレイン電極層３０６ｂの上記延伸部分の酸化物半導体膜３６４と接する先端部分までの間隔がチャネル長であり、図１０（Ａ）にＬ２として示す。
ソース電極層３０６ａ及びドレイン電極層３０６ｂを形成するための酸素と結合しにくい導電材料としては、例えば、窒化タンタル、窒化チタンなどの導電性窒化物、またはルテニウムなどを用いることが好ましい。なお、酸素と結合しにくい導電材料には、酸素が拡散しにくい材料も含まれる。該導電材料の厚さは、好ましくは５ｎｍ以上５００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、さらに好ましくは１０ｎｍ以上１００ｎｍ以下とする。
上記酸素と結合しにくい導電材料をソース電極層３０６ａおよびドレイン電極層３０６ｂに用いることによって、酸化物半導体膜３６４に形成されるチャネル形成領域に酸素欠損が形成されることを抑制することができ、チャネル形成領域のｎ型化を抑えることができる。したがって、チャネル長が極めて短いトランジスタであっても良好な電気特性を得ることができる。すなわち、Ｌ２をＬ１より小さい値とすることが可能となり、例えば、Ｌ２を３０ｎｍ以下としても良好なトランジスタの電気特性を得ることが可能となる。また、酸化物半導体膜３６４に含まれる単結晶領域が３０ｎｍ以上の幅を有している場合には、チャネル長方向の断面においてチャネル形成領域の全領域が単結晶酸化物半導体膜となりうる。
なお、窒化タンタル、窒化チタンなどの導電性窒化物は、水素を吸蔵する可能性がある。よって、酸化物半導体膜３６４と接して導電性窒化物を設けることで、酸化物半導体膜３６４中の水素濃度を低減することができる。
なお、チャネル長が極めて短いトランジスタを形成する場合は、電子ビーム露光などの細線加工に適した方法を用いてレジストマスクを形成し、エッチング処理を行うことによって、ソース電極層３０６ａ及びドレイン電極層３０６ｂを形成すればよい。なお、当該レジストマスクとしては、ポジ型レジストを用いれば、露光領域を最小限にすることができ、スループットを向上させることができる。このような方法を用いれば、チャネル長を３０ｎｍ以下とするトランジスタを作製することができる。
また、トランジスタ３７０に含まれる積層構造のバンド図を図１０（Ｂ）及び図１０（Ｃ）に示す。
図１０（Ｂ）、（Ｃ）において、縦軸は電子エネルギー（ｅＶ）を、横軸は距離を、それぞれ示す。また、ＥｃＩ１及びＥｃＩ２は絶縁膜（例えば、酸化シリコン膜）の伝導帯下端のエネルギー、ＥｃＳ１は酸化物半導体膜３６４ａの伝導帯下端のエネルギー、ＥｃＳ２は酸化物半導体膜３６４ｂの伝導帯下端のエネルギー、ＥｃＳ３は酸化物半導体膜３６４ｃの伝導帯下端のエネルギーを示す。
図１０（Ｂ）に示すように、酸化物半導体膜３６４ａ、酸化物半導体膜３６４ｂ、酸化物半導体膜３６４ｃにおいて、伝導帯下端のエネルギーが連続的に変化する
なお、図１０（Ｂ）では酸化物半導体膜３６４ａ及び酸化物半導体膜３６４ｃが同程度のエネルギーギャップを有する場合について示したが、それぞれが異なるエネルギーギャップを有しても構わない。
図１０（Ｂ）より、酸化物半導体膜３６４において酸化物半導体膜３６４ｂがウェル（井戸）となり、酸化物半導体膜３６４を用いたトランジスタにおいて、チャネルが酸化物半導体膜３６４ｂに形成されることがわかる。なお、酸化物半導体膜３６４は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
酸化物半導体膜３６４ａ及び酸化物半導体膜３６４ｃは、酸化物半導体膜３６４ｂを構成する金属元素を一種以上含む膜であるから、酸化物半導体膜３６４は主成分を共通して積層された酸化物半導体積層膜ともいえる。主成分を共通として積層された酸化物半導体積層膜は、各層を単に積層するのではなく連続接合（ここでは、特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造）が形成されるように作製する。なぜなら、各層の界面に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害するバリアを形成するような不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまうためである。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各層を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
酸化物半導体膜３６４ｂの上層または下層に設けられる酸化物半導体膜３６４ａ及び酸化物半導体膜３６４ｃはバリア層として機能し、酸化物半導体膜３６４に接する絶縁層と、酸化物半導体膜３６４との界面に形成されるトラップ準位の影響が、トランジスタのキャリアの主な経路（キャリアパス）となる酸化物半導体膜３６４ｂへと及ぶことを抑制することができる。
例えば、酸化物半導体膜に含まれる酸素欠損は、酸化物半導体のエネルギーギャップ内の深いエネルギー位置に存在する局在準位として顕在化する。このような局在準位にキャリアがトラップされることで、トランジスタの信頼性が低下するため、酸化物半導体膜に含まれる酸素欠損を低減することが必要となる。酸化物半導体膜３６４においては、酸化物半導体膜３６４ｂと比較して酸素欠損の生じにくい酸化物半導体膜を酸化物半導体膜３６４ｂの上下に接して設けることで、酸化物半導体膜３６４ｂにおける酸素欠損を低減することができる。例えば、酸化物半導体膜３６４ｂは、一定電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）により測定された局在準位による吸収係数を１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満とすることができる。
また、酸化物半導体膜３６４ｂが、構成元素の異なる絶縁層と接する場合、２層の界面に界面準位が形成され、該界面準位はチャネルを形成することがある。このような場合、しきい値電圧の異なる第２のトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、酸化物半導体膜３６４においては酸化物半導体膜３６４ｂを構成する金属元素を一種以上含んで酸化物半導体膜３６４ａが構成されるため、２層の界面に界面準位を形成しにくくなる。よって酸化物半導体膜３６４ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、絶縁層３０３と酸化物半導体膜３６４ｂとの界面にチャネルが形成される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。しかしながら、酸化物半導体膜３６４においては、酸化物半導体膜３６４ｂを構成する金属元素を一種以上含んで酸化物半導体膜３６４ｃが構成されるため、２層の界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
また、酸化物半導体膜３６４ａ、３６４ｃは、酸化物半導体膜３６４に接する絶縁層（絶縁層３５１、絶縁層３０３）の構成元素（例えば、シリコン）が、酸化物半導体膜３６４ｂへ混入して、不純物による準位が形成されることを抑制するためのバリア層としても機能する。特に酸化物半導体膜３６４ｂに第１４族元素であるシリコンまたは炭素が多く混入しないように、酸化物半導体膜３６４ａ、３６４ｃで、キャリアパスとなる酸化物半導体膜３６４ｂを挟む、または囲む構成とすることが好ましい。すなわち、酸化物半導体膜３６４ｂに含まれるシリコン及び炭素の濃度は、酸化物半導体膜３６４ａ、３６４ｃに含まれるシリコン及び炭素の濃度よりも低いことが好ましい。
例えば、酸化物半導体膜３６４ｂに含まれるシリコンの濃度は３×１０１８／ｃｍ３以下、好ましくは１×１０１８／ｃｍ３以下、さらに好ましくは３×１０１７／ｃｍ３以下とする。また、酸化物半導体膜３６４ｂに含まれる炭素の濃度は３×１０１８／ｃｍ３以下、好ましくは３×１０１７／ｃｍ３以下とする。なお、酸化物半導体膜中の不純物濃度は二次イオン分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することができる。
また、水素や水分が不純物として酸化物半導体膜に含まれてしまうとドナーを作りｎ型化するため、酸化物半導体膜３６４の上方に水素や水分が外部から侵入することを防止する保護絶縁層（窒化シリコン層など）を設けることは、井戸型構造を実現する上で有用である。
なお、図１０（Ｂ）に示すように、酸化物半導体膜３６４ａ又は酸化物半導体膜３６４ｃと、絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。よって、酸化物半導体膜３６４ａ及び酸化物半導体膜３６４ｃを設けることにより、酸化物半導体膜３６４ｂと当該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１またはＥｃＳ３と、ＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜３６４ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
したがって、ＥｃＳ１及びＥｃＳ３と、ＥｃＳ２とのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすることで、トランジスタのしきい値電圧の変動が低減され、安定した電気特性を得ることができる。
なお、図１０（Ａ）に示すトランジスタにおいて、ソース電極層３０６ａ及びドレイン電極層３０６ｂの形成時に酸化物半導体膜３６４の上方、すなわち酸化物半導体膜３６４ｃがエッチングされる場合がある。また、酸化物半導体膜３６４ｂの上面は、酸化物半導体膜３６４ｃの成膜時に酸化物半導体膜３６４ｂ及び酸化物半導体膜３６４ｃの混合層が形成される場合がある。
酸化物半導体膜３６４ｂが、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物であり、酸化物半導体膜３６４ｃが、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物である場合、酸化物半導体膜３６４ｂよりも酸化物半導体膜３６４ｃのＧａの含有量が多いため、酸化物半導体膜３６４ｂの上面には、ＧａＯｘ層または酸化物半導体膜３６４ｂよりもＧａを多く含む混合層が形成されうる。
したがって、ＥｃＳ２のＥｃＩ２側の伝導帯下端のエネルギーが高くなり、図１０（Ｃ）に示すバンド構造のようになる場合がある。すなわち、図１０（Ｃ）は、図１０（Ｂ）の酸化物半導体膜３６４ｃの伝導帯下端のエネルギーを示すＥｃＳ３がなく、ＥｃＳ２のＥｃＩ２側の伝導帯下端のエネルギーが高いバンド構造である。
以上に示す酸化物半導体積層膜の構造とすることで、チャネルとして機能する酸化物半導体膜の界面において、界面散乱が起こりにくい。よって、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。また、チャネルとして機能する酸化物半導体膜に接してバリア層として機能する酸化物半導体膜を形成することによって、チャネルに不純物が入り込むのを抑制することができるため、トランジスタに安定した電気特性を付与することができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本発明の一態様に係る半導体装置の一例として、論理回路であるＮＯＲ型回路の回路図の一例を図１３（Ａ）に示す。図１３（Ｂ）はＮＡＮＤ型回路の回路図である。
図１３（Ａ）に示すＮＯＲ型回路において、ｐチャネル型トランジスタであるトランジスタ８０１、８０２は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、シリコンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジスタ８０３、８０４は、酸化物半導体を含む酸化物積層を含み実施の形態３で示すトランジスタと同様な構造を有するトランジスタを用いる。
シリコンなどの半導体材料を用いたトランジスタは高速動作が容易である。一方、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
論理回路の小型化のために、ｎチャネル型のトランジスタであるトランジスタ８０３、８０４は、ｐチャネル型のトランジスタであるトランジスタ８０１、８０２上に積層されることが好ましい。例えば、単結晶シリコン基板を用いてトランジスタ８０１、８０２を形成し、絶縁層を介してトランジスタ８０１、８０２上にトランジスタ８０３、８０４を形成することが可能である。
また、図１３（Ｂ）に示すＮＡＮＤ型回路では、ｐチャネル型トランジスタであるトランジスタ８１１、８１４は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、シリコンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジスタ８１２、８１３は、酸化物半導体膜を含み、上記実施の形態３で示すトランジスタと同様な構造を有するトランジスタを用いる。
なお、図１３（Ｂ）に示すＮＡＮＤ型回路において、トランジスタ８１２、８１３として、バックゲート電極として機能する第２のゲート電極を有する構成として、該第２のゲート電極の電位を制御し、例えばＧＮＤとすることでトランジスタ８１２、８１３のしきい値電圧をよりプラスとし、さらにノーマリーオフのトランジスタとすることができる。
また、図１３（Ａ）に示すＮＯＲ回路と同様に、論理回路の小型化のために、ｎチャネル型のトランジスタであるトランジスタ８１２、８１３は、ｐチャネル型のトランジスタであるトランジスタ８１１、８１４上に積層されることが好ましい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、消費電力を十分に低減することができる。
また、異なる半導体材料を用いた半導体素子を積層することにより、微細化及び高集積化を実現し、かつ安定で高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
また、本発明の一態様に係る酸化物半導体膜を含むトランジスタの構成を適用することで、信頼性が高く、安定した特性を示すＮＯＲ型回路とＮＡＮＤ型回路を提供することができる。
なお、本実施の形態では、実施の形態３に示すトランジスタを使用したＮＯＲ型回路とＮＡＮＤ型回路の例を示したが、特に限定されず、実施の形態３に示すトランジスタを使用したＡＮＤ型回路やＯＲ回路などを形成することもできる。
または、本実施の形態や、別の実施の形態で述べたトランジスタと、表示素子とを組み合わせて、表示装置を構成することが可能である。例えば、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態３に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。
図１４（Ａ）は、本実施の形態の半導体装置を示す回路図である。
図１４（Ａ）に示すトランジスタ２６０は、酸化物半導体以外の半導体材料（例えば、シリコンなど）を用いたトランジスタを適用することができ、高速動作が容易である。また、トランジスタ２６２には本発明の一態様の酸化物半導体膜を含み実施の形態３で示すトランジスタと同様な構造を有するトランジスタを適用することができ、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、本実施の形態に示す半導体装置に用いるトランジスタとしては、ｐチャネル型トランジスタを用いることもできる。
図１４（Ａ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ２６０のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ２６０のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ２６２のソース電極層又はドレイン電極層の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ２６２のゲート電極層とは、電気的に接続されている。そして、トランジスタ２６０のゲート電極層と、トランジスタ２６２のソース電極層又はドレイン電極層の他方は、容量素子２６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子２６４の電極の他方は電気的に接続されている。
図１４（Ａ）に示す半導体装置では、トランジスタ２６０のゲート電極層の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ２６２がオン状態となる電位にして、トランジスタ２６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ２６０のゲート電極層、および容量素子２６４に与えられる。すなわち、トランジスタ２６０のゲート電極層には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ２６２がオフ状態となる電位にして、トランジスタ２６２をオフ状態とすることにより、トランジスタ２６０のゲート電極層に与えられた電荷が保持される（保持）。
トランジスタ２６２のオフ電流は極めて小さいため、トランジスタ２６０のゲート電極層の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲート電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極層にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２６０のゲート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ２６０のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。又は、ゲート電極層の状態にかかわらずトランジスタ２６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
図１４（Ｂ）に異なる記憶装置の構造の一形態の例を示す。図１４（Ｂ）は、半導体装置の回路構成の一例を示し、図１４（Ｃ）は半導体装置の一例を示す概念図である。まず、図１４（Ｂ）に示す半導体装置について説明を行い、続けて図１４（Ｃ）に示す半導体装置について、以下説明を行う。
図１４（Ｂ）に示す半導体装置において、ビット線ＢＬとトランジスタ２６２のソース電極またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ２６２のゲート電極層とは電気的に接続され、トランジスタ２６２のソース電極またはドレイン電極と容量素子２５４の第１の端子とは電気的に接続されている。
酸化物半導体を用いたトランジスタ２６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ２６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
次に、図１４（Ｂ）に示す半導体装置（メモリセル２５０）に、情報の書き込み及び保持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ２６２がオン状態となる電位として、トランジスタ２６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ２６２がオフ状態となる電位として、トランジスタ２６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。
トランジスタ２６２のオフ電流は極めて小さいため、容量素子２５４の第１の端子の電位（あるいは容量素子に蓄積された電荷）を長時間にわたって保持することができる。
次に、情報の読み出しについて説明する。トランジスタ２６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図１４（Ｂ）に示す半導体装置は、トランジスタ２６２のオフ電流が極めて小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図１４（Ｃ）に示す半導体装置について、説明を行う。
図１４（Ｃ）に示す半導体装置は、上部に記憶回路として図１４（Ｂ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂを有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
図１４（Ｃ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
周辺回路２５３に設けられるトランジスタは、トランジスタ２６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、前記トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
なお、図１４（Ｃ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としてもよい。
トランジスタ２６２として、本発明の一態様の酸化物半導体膜をチャネル形成領域に用いるトランジスタを適用することによって、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の酸化物半導体膜を用いた半導体装置および電子機器の構成について、図１１および図１２を参照しながら説明する。
図１１は、本発明の一態様の酸化物半導体膜を適用した半導体装置を含む電子機器のブロック図である。
図１２は、本発明の一態様の酸化物半導体膜を適用した半導体装置を含む電子機器の外観図である。
図１１に示す電子機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。
アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス（ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成することができる。
実施の形態３で説明するトランジスタを、メモリ回路９１２に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
また、実施の形態３で説明するトランジスタを、ＣＰＵ９０７またはＤＳＰ９０８に含まれるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
なお、実施の形態３で説明するトランジスタのオフリーク電流が極めて小さい場合は、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたメモリ回路９１２を提供できる。また、パワーゲーティングされている期間に、パワーゲーティング前の状態をレジスタ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０８を提供することができる。
また、ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。
表示部９１４はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え、画素回路はゲートドライバ９１６と電気的に接続されている。
実施の形態３で説明するトランジスタを、画素回路またはゲートドライバ９１６に適宜用いることができる。これにより、信頼性の高いディスプレイを提供することができる。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図１２（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成してもよい。実施の形態３で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
図１２（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１２（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１２（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロット１０２５等が設けられている。実施の形態３で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図１２（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
図１２（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池セル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内蔵されている。実施の形態３で説明するトランジスタを表示パネル１０３２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図１２（Ｃ）には映像表示されている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態３で説明するトランジスタの酸化物半導体膜の膜厚を２μｍ以上５０μｍ以下とすることで形成することができる。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能である。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図１２（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図１２（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵されている。実施の形態３で説明するトランジスタを表示部１０５３およびＣＰＵに適用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表示部１０５３に映し出すことも可能である。
また、実施の形態３で説明するトランジスタのオフリーク電流が極めて小さい場合は、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
１００ スパッタリング用ターゲット
１０２ スパッタリング粒子
１０４ 酸化物半導体膜
１０６ プラズマ空間
１０８ 下地膜
１１０ イオン
１１２ 酸化物半導体膜
１５１ 拡大部
２００ａ 領域
２００ｂ 領域
２５０ メモリセル
２５１ メモリセルアレイ
２５１ａ メモリセルアレイ
２５１ｂ メモリセルアレイ
２５３ 周辺回路
２５４ 容量素子
２６０ トランジスタ
２６２ トランジスタ
２６４ 容量素子
３００ トランジスタ
３０１ 基板
３０２ ゲート電極層
３０３ 絶縁層
３０４ 酸化物半導体膜
３０５ａ ソース電極層
３０５ｂ ドレイン電極層
３０６ａ ソース電極層
３０６ｂ ドレイン電極層
３０６ 絶縁層
３０７ 絶縁層
３１０ トランジスタ
３１４ 酸化物半導体膜
３１４ａ 酸化物半導体膜
３１４ｂ 酸化物半導体膜
３２０ トランジスタ
３２４ 酸化物半導体膜
３２４ａ 酸化物半導体膜
３２４ｂ 酸化物半導体膜
３２４ｃ 酸化物半導体膜
３５０ トランジスタ
３５１ 絶縁層
３５２ 絶縁層
３６０ トランジスタ
３６１ トランジスタ
３６４ 酸化物半導体膜
３６４ａ 酸化物半導体膜
３６４ｂ 酸化物半導体膜
３６４ｃ 酸化物半導体膜
３６４ｄ 側壁保護層
３７０ トランジスタ
３８０ 領域
４１０ 領域
８０１ トランジスタ
８０２ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８１１ トランジスタ
８１２ トランジスタ
８１３ トランジスタ
８１４ トランジスタ
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ用レンズ
１０３８ 外部接続端子
１０４０ 太陽電池セル
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ

Claims (6)

  1. インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、
    前記単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有する酸化物半導体膜。
  2. 非晶質膜上に形成され、
    インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、且つ、膜中に結晶粒界を有さず、
    前記単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有する酸化物半導体膜。
  3. 非晶質絶縁膜上に形成され、
    インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、且つ、膜中に結晶粒界を有さず、
    前記単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有する酸化物半導体膜。
  4. インジウム、ガリウム及び亜鉛を含む結晶性の第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜上に形成され、インジウム、ガリウム及び亜鉛を含む第２の酸化物半導体膜と、を有し、
    少なくとも前記第２の酸化物半導体膜は、インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、且つ、膜中に結晶粒界を有さず、
    前記単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有し、
    前記第１の酸化物半導体膜と、前記第２の酸化物半導体膜とは、異なる組成で表される膜である酸化物半導体膜。
  5. チャネルを形成する酸化物半導体膜と、
    ゲート電極層と、
    前記酸化物半導体膜と前記ゲート電極層との間に設けられたゲート絶縁層と、
    前記酸化物半導体膜と電気的に接続するソース電極層及びドレイン電極層と、を有し、
    前記酸化物半導体膜は、インジウム、ガリウム及び亜鉛からなる結晶構造を有する単結晶領域を含み、且つ、膜中に結晶粒界を有さず、
    前記単結晶領域に含まれる結晶構造は、ａ−ｂ面において六角形の格子を有する結合を有し、被成膜面に垂直なｃ軸を有する半導体装置。
  6. 複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用い、
    前記スパッタリング用ターゲットの表面と被成膜面に接して、イオン化したガスを含むプラズマ空間を形成し、
    前記スパッタリング用ターゲットの表面に、前記イオン化したガスを衝突させて、前記複数の結晶粒のａ−ｂ面でなる劈開面から六角形状の平面を有する平板状のスパッタリング粒子を剥離し、
    前記六角形の辺に沿って正又は負に帯電させて、前記平板状のスパッタリング粒子を被成膜面に移動させ、
    前記六角形の一辺と、隣接する他の六角形の一辺とが接するように前記平板状のスパッタリング粒子を複数配置することで、単結晶領域を有する酸化物半導体膜を成膜する酸化物半導体膜の成膜方法。
JP2013244556A 2012-11-28 2013-11-27 半導体装置 Active JP6340188B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013244556A JP6340188B2 (ja) 2012-11-28 2013-11-27 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012260230 2012-11-28
JP2012260230 2012-11-28
JP2013244556A JP6340188B2 (ja) 2012-11-28 2013-11-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018093012A Division JP6559837B2 (ja) 2012-11-28 2018-05-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2014131023A true JP2014131023A (ja) 2014-07-10
JP2014131023A5 JP2014131023A5 (ja) 2017-01-12
JP6340188B2 JP6340188B2 (ja) 2018-06-06

Family

ID=50772468

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013244556A Active JP6340188B2 (ja) 2012-11-28 2013-11-27 半導体装置
JP2018093012A Active JP6559837B2 (ja) 2012-11-28 2018-05-14 半導体装置
JP2019130052A Withdrawn JP2019176190A (ja) 2012-11-28 2019-07-12 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2018093012A Active JP6559837B2 (ja) 2012-11-28 2018-05-14 半導体装置
JP2019130052A Withdrawn JP2019176190A (ja) 2012-11-28 2019-07-12 半導体装置

Country Status (2)

Country Link
US (2) US9263531B2 (ja)
JP (3) JP6340188B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020079442A (ja) * 2014-10-28 2020-05-28 株式会社半導体エネルギー研究所 酸化物、及び酸化物の作製方法
JP2022017592A (ja) * 2014-07-15 2022-01-25 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
TW201813095A (zh) * 2016-07-11 2018-04-01 半導體能源硏究所股份有限公司 半導體裝置
CN109423694B (zh) * 2017-08-21 2022-09-09 株式会社Flosfia 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
CN111819670B (zh) * 2018-03-06 2024-04-09 株式会社半导体能源研究所 叠层体及半导体装置
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
JP2012134472A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH06101563B2 (ja) * 1988-07-19 1994-12-12 工業技術院長 薄膜電界効果トランジスタとその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009028453A1 (ja) * 2007-08-31 2009-03-05 Konica Minolta Holdings, Inc. 薄膜トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5123768B2 (ja) 2008-07-10 2013-01-23 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP2010067767A (ja) * 2008-09-10 2010-03-25 Ricoh Co Ltd 薄膜トランジスタ、アクティブマトリクス型薄膜トランジスタアレイ、及びアクティブマトリクス駆動表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
US10020374B2 (en) 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
CN102834922B (zh) * 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
KR102220873B1 (ko) * 2010-07-02 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
CN107419225B (zh) 2011-06-08 2020-08-04 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR102243843B1 (ko) 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9287411B2 (en) 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102130184B1 (ko) 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
KR20150085035A (ko) 2012-11-15 2015-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102148549B1 (ko) 2012-11-28 2020-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012134472A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022017592A (ja) * 2014-07-15 2022-01-25 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
JP2020079442A (ja) * 2014-10-28 2020-05-28 株式会社半導体エネルギー研究所 酸化物、及び酸化物の作製方法
JP2021185262A (ja) * 2014-10-28 2021-12-09 株式会社半導体エネルギー研究所 酸化物

Also Published As

Publication number Publication date
JP2019176190A (ja) 2019-10-10
US9929010B2 (en) 2018-03-27
US20160163542A1 (en) 2016-06-09
JP2018139316A (ja) 2018-09-06
JP6559837B2 (ja) 2019-08-14
US9263531B2 (en) 2016-02-16
US20140145183A1 (en) 2014-05-29
JP6340188B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
JP6559837B2 (ja) 半導体装置
JP7293422B2 (ja) 半導体装置
JP7288929B2 (ja) 半導体装置
JP6386323B2 (ja) 半導体装置
JP2014055351A (ja) 酸化物半導体膜の成膜方法
JP2013229588A (ja) 半導体素子、半導体装置および半導体素子の作製方法
JP6355374B2 (ja) 半導体装置の作製方法
JP2014210702A (ja) 単結晶酸化物半導体、薄膜、酸化物積層体およびそれらの成膜方法
JP6378908B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180514

R150 Certificate of patent or registration of utility model

Ref document number: 6340188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250