CN109423694B - 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法 - Google Patents

结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法 Download PDF

Info

Publication number
CN109423694B
CN109423694B CN201810948461.XA CN201810948461A CN109423694B CN 109423694 B CN109423694 B CN 109423694B CN 201810948461 A CN201810948461 A CN 201810948461A CN 109423694 B CN109423694 B CN 109423694B
Authority
CN
China
Prior art keywords
crystalline
crystalline film
film
substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810948461.XA
Other languages
English (en)
Other versions
CN109423694A (zh
Inventor
大岛佑一
藤田静雄
金子健太郎
嘉数诚
河原克明
四户孝
松田时宜
人罗俊实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University
Saga University NUC
National Institute for Materials Science
Flosfia Inc
Original Assignee
Kyoto University
Saga University NUC
National Institute for Materials Science
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University, Saga University NUC, National Institute for Materials Science, Flosfia Inc filed Critical Kyoto University
Publication of CN109423694A publication Critical patent/CN109423694A/zh
Application granted granted Critical
Publication of CN109423694B publication Critical patent/CN109423694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

根据本发明主题的方面，结晶膜包括结晶金属氧化物作为主要组分，结晶膜包括刚玉结构、9μm2或更大的表面积和小于5×106cm‑2的位错密度。

Description

结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
相关申请的交叉引用
本申请要求于2017年8月21日提交的第2017-158306号、于2018年3月19日提交的第2018-050516号和于2018年6月26日提交的第2018-120457号的日本专利申请的优先权权益，其公开内容通过引用以其整体并入本文。
技术领域
本公开涉及结晶膜。而且，本公开涉及包括结晶膜的半导体装置。此外，本公开涉及用于制造结晶膜的方法。
背景技术
作为背景，已知氧化镓(Ga2O3)具有五种不同的多晶型，包括α相、β相、γ相、δ相和ε相(参见NPL1：Rustum Roy等，“Polymorphism of Ga2O3 and the System Ga2O3-H2O”)。在这五种多晶型中，β-Ga2O3被认为是热力学上最稳定的，并且α-Ga2O3被认为是亚稳定的。氧化镓(Ga2O3)表现出宽带隙并且作为半导体装置的潜在半导体材料吸引较多的关注。
根据NPL 2，建议氧化镓(Ga2O3)的带隙能够通过与铟和/或铝形成混合晶体来控制(参见NPL 2：Kentaro KANEKO，“Fabrication and physical properties of corundum-structured alloys based on gallium oxide”，论文，京都大学，2013年3月，概述和内容于2014年1月31日对公众开放)。其中，由InXAlYGaZO3(0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z＝1.5至2.5)表示的InAlGaO类半导体是极具吸引力的材料(参见PCT国际公开号WO2014/050793A1)。。
然而，由于β相是氧化镓的最稳定的相，因此难以在不使用合适的成膜方法的情况下形成亚稳定刚玉结构的氧化镓的结晶膜。而且，由熔融生长获得的块状基板不能用于为刚玉结构且亚稳定的α-Ga2O3。因此，具有与刚玉结构α-Ga2O3相同结构的蓝宝石基板用于在蓝宝石基板上形成α-Ga2O3，但是，蓝宝石和α-Ga2O3的晶格失配不小(Δa/a～4.5％，Δc/c～3.3％)，因此，在蓝宝石基板上异质外延生长的α-Ga2O3结晶膜倾向于包括高密度的位错。此外，还存在对加速成膜速度、提高α-相氧化镓的结晶膜和/或α-相氧化镓的混合晶体的结晶膜的质量、抑制晶体缺陷(包括发生裂缝、异常生长、晶体孪晶和/或结晶膜的弯曲)的进一步挑战。在这样的情况下，不间断地进行对刚玉结构的结晶半导体膜的研究。
公开了一种使用镓和/或铟的溴化物或碘化物并通过使用雾化化学气相沉积(CVD)法来制造的氧化物结晶膜(参见日本专利公开号5397794)。而且，公开了多层结构包括刚玉结构的基板上的刚玉结构的半导体层和刚玉结构的绝缘层(参见日本专利公开号5343224和公开号5397795以及未审查的日本专利公开号JP2014-72533)。此外，公开了使用ELO基板通过雾化CVD法成膜和形成空隙(参见未审查的日本专利公开号2016-100592、公开号2016-98166、公开号2016-100593和公开号2016-155714)。而且，公开了通过卤化物气相外延(HVPE)方法形成刚玉结构的氧化镓膜。然而，在成膜速率或速度方面存在改进的空间，并且需要一种以足够的速度制造结晶膜的方法。
而且，考虑到α-Ga2O3是亚稳定的，与稳定的β-Ga2O3的情况相比，在抑制缺陷密度的情况下更加难以形成α-Ga2O3膜和含有镓和一种或多种金属的结晶金属氧化物的结晶膜。因此，为了获得α-Ga2O3膜和含有镓和一种或多种金属的结晶金属氧化物的结晶膜，仍然存在各种应对挑战。
发明内容
根据本发明主题的第一方面，结晶膜含有结晶金属氧化物作为主要组分，并且结晶膜包括刚玉结构、9μm2或更大的表面积和小于5×106cm-2的位错密度。
根据本发明主题的实施方式，9μm2或更大的表面积含有结晶金属氧化物的外延横向过生长层。
建议结晶膜含有在至少垂直于
Figure GDA0003656354530000021
面的方向上生长的结晶金属氧化物的外延横向过生长。
根据本发明主题的第二方面，结晶膜含有结晶金属氧化物作为主要组分；以及至少在垂直于
Figure GDA0003656354530000022
面的方向上生长的结晶金属氧化物的外延横向过生长。
而且，公开了结晶金属氧化物含有镓、9μm2或更大的表面积和小于5×106cm-2的位错密度。
此外，建议结晶金属氧化物可进一步含有选自铝、铟、铁、铬、钒、钛、铑、镍、钴和铱中的至少一种金属。
根据结晶膜的实施方式，结晶膜的表面积可以是1mm2或更大。
而且，根据结晶膜的实施方式，建议结晶膜可含有掺杂剂。
根据本发明主题的第三方面，半导体装置包括结晶膜、与结晶膜电连接的第一电极和与结晶膜电连接的第二电极。
根据本发明主题的第四方面，半导体装置包括含有结晶金属氧化物作为主要组分的结晶膜，并且该结晶膜具有小于5×106cm-2的位错密度。结晶膜具有9μm2或更大的表面积。半导体进一步包括与结晶膜电连接的第一电极、与结晶膜电连接的第二电极。结晶膜可进一步含有掺杂剂。
根据本发明主题的第五方面，半导体装置包括结晶膜，该结晶膜包括结晶金属氧化物作为主要组分，以及在至少垂直于
Figure GDA0003656354530000031
面的方向上生长的结晶金属氧化物的外延横向过生长层。
根据本发明主题的第六方面，用于制造结晶膜的方法包括气化金属源以将金属源转化为含金属的原料气体；将含金属的原料气体和含氧的原料气体供应到反应室中到基板上，在该基板上布置包括至少一个掩膜和/或至少一个开口的不平坦部分；以及将反应气体供应到反应室中到基板上，以在反应气体的气流下在基板上的不平坦部分的至少一个开口处竖直、横向和/或径向地生长至少一个结晶金属氧化物岛，使得至少一个结晶金属氧化物岛形成结晶金属氧化物的外延横向过生长层。
根据用于形成结晶膜的方法的实施方式，不平坦部分的至少一个开口可包括两个或更多个开口，并且至少一个岛可包括在两个或更多个开口处的两个或更多个结晶金属氧化物岛。根据用于制造结晶膜的方法的实施方式，两个或更多个结晶金属氧化物岛聚结以形成结晶金属氧化物的外延横向过生长层。
而且，建议反应气体是蚀刻气体。
根据本发明主题的用于制造结晶膜的方法的实施方式，反应气体可含有选自卤化氢和含有卤素和氢的组中的至少一种。
而且，根据本发明主题的用于制造结晶膜的方法的实施方式，不平坦部分的至少一个掩膜包括片状掩膜，该片状掩膜具有布置在基板的表面上的两个或更多个开口。基板上的片状掩膜的两个或更多个开口规则地布置在基板的表面上。
建议在400℃至700℃范围内的温度下加热基板。
而且，根据本发明主题的用于制造结晶膜的方法的实施方式，金属源含有镓源，并且含金属的原料气体含有含镓原料气体。
建议气化金属源通过卤化金属源来进行。
根据本发明主题的用于制造结晶膜的方法的实施方式，含氧的原料气体含有选自氧(O2)、水(H2O)和氧化亚氮(N2O)中的至少一种。
而且，建议基板具有刚玉结构，并且结晶膜具有刚玉结构。
根据本发明主题的用于制造结晶膜的方法的实施方式，基板可包括形成在基板的至少一个表面上的缓冲层，并且基板上的不平坦部分位于缓冲层上。建议通过使用雾化化学气相沉积(CVD)方法形成缓冲层。
而且，建议所述在反应气体的气流下形成金属氧化物的结晶膜通过使用卤化物气相外延(HVPE)方法来进行。
根据本发明主题的用于制造结晶膜的方法的实施方式，形成金属氧化物的结晶膜可以以5μm/h或更高的生长速率进行。
根据本发明主题的用于制造结晶膜的方法的实施方式，不平坦部分的至少一个掩膜可包括两个或更多个细长掩膜，该两个或更多个细长掩膜与位于相邻布置的两个细长掩膜之间的两个或更多个开口中的一个开口平行布置。
此外，根据本发明主题的用于制造结晶膜的方法的实施方式，不平坦部分的至少一个掩膜和至少一个开口包括以大于等于3μm且小于等于100μm的范围内的规则间隔布置的具有两个或更多个开口的片状掩膜。
而且，根据本发明主题的用于制造结晶膜的方法的实施方式，不平坦部分的至少一个掩膜包括以大于等于3μm且小于等于100μm的范围内的规则间隔布置的点图案的掩膜。
根据实施方式，本发明主题的用于制造结晶膜的方法包括在作为结晶氧化物的第一结晶膜的结晶膜的表面上形成不平坦部分；以及在结晶氧化物的第一结晶膜的表面上的不平坦部分上形成第二结晶膜。
建议第一结晶膜可形成为待剥离的牺牲层，使得第二结晶膜可与第一结晶膜的表面上的不平坦部分分离。
根据用于制造结晶膜的方法的实施方式，建议所述在第一结晶膜的表面上形成不平坦部分通过在第一结晶膜的表面上布置包括两种或更多种金属、金属化合物和/或非金属化合物的至少一个掩膜来进行。
根据本发明主题的结晶膜的实施方式，结晶膜可包括含有结晶氧化镓作为主要组分或含有镓和一种或多种金属的混合晶体作为主要组分的第一结晶膜，以及含有结晶氧化镓作为主要组分或含有镓和一种或多种金属的混合晶体作为主要组分的第二结晶膜。
而且，根据本发明主题的第七方面，用于制造结晶膜的方法包括气化金属源以将金属源转化为含金属的原料气体；将含金属的原料气体和含氧的原料气体供应到反应室中到基板上，在该基板上布置不平坦部分；以及将反应气体供应到反应室中到基板上，以在反应气体的气流下在基板上的不平坦部分上生长结晶膜。基板上的不平坦部分可以是凹槽。此外，建议用于制造结晶膜的方法可以包括在基板的表面上形成凹槽作为不平坦部分。
附图说明
图1示出用于根据本发明主题的制造结晶膜的方法的实施方式中的卤化物气相外延(HVPE)设备的示意性透视图。
图2示出作为示例的根据本发明主题的实施方式的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。
图3示出作为示例的根据本发明主题的基板的示意性俯视图，该基板具有形成在基板的表面上的不平坦部分。
图4示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板表面上的不平坦部分。
图5示出作为示例的根据本发明主题的基板的俯视图，该基板具有形成在基板的表面上的不平坦部分。
图6A示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。
图6B示出图6A中所示的基板的示意性俯视图。
图7A示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。
图7B示出作为示例的根据本发明主题的基板的示意性俯视图，该基板具有形成在基板的表面上的不平坦部分。
图8示出雾化化学气相沉积(CVD)设备的示意图，该设备用于根据本发明主题的制造结晶膜的方法的实施方式中。
图9示出根据本发明主题的实施方式的结晶膜的
Figure GDA0003656354530000051
扫描测量结果。
图10示出根据实施例2作为本发明主题的实施方式的结晶膜的表面SEM图像。
图11示出根据本发明主题的实施方式的结晶膜的示意图。
图12A示出根据本发明主题的实施方式的包括结晶膜的半导体装置的示意性俯视图。
图12B示出根据本发明主题的实施方式的包括结晶膜的半导体装置的示意性侧视图。
图13示出具有在基板的表面上平行布置的细长掩膜的基板的示意图，该基板用于制造结晶膜的方法的实施方式中。
图14是示出具有与图13中所示的在基板的表面上生长的脊和在基板的表面上布置为条纹图案的细长掩模的结晶膜的显微照片。
图15A是从上方拍摄的显微照片，作为参考例示出通过点缀在基板的表面上的两个或更多个开口在掩膜上生长的结晶金属氧化物的晶体生长。
图15B是从斜上方拍摄的显微照片，作为参考例示出在具有点缀在基板的表面上的两个或更多个开口的掩膜上生长的α-Ga2O3膜的晶体生长。结晶金属氧化物岛在基板的表面上竖直、横向和/或径向生长通过两个或更多个开口到掩膜上。
图16是从上方拍摄的显微照片，作为参考例示出通过两个或更多个通过掩模并以规则间隔布置的开口进一步生长的α-Ga2O3的晶体生长。
图17A示出显示α-Ga2O3在SiO2掩膜上的晶体生长的显微照片，该SiO2掩膜具有在基板的表面上的两个或更多个通过掩模并以规则间隔布置的开口。
图17B示出显示α-Ga2O3在TiO2掩膜上的晶体生长的显微照片，该TiO2掩膜为平行布置在基板的表面上的两个或更多个细长掩模。
图18示出显示生长速率为12μm/h的α-Ga2O3的晶体生长、生长速率为7μm/h的α-Ga2O3膜的晶体生长以及生长速率为5μm/h的α-Ga2O3膜的晶体生长的显微照片。
图19示出显示生长温度为540℃的α-Ga2O3膜的晶体生长、生长温度为500℃的α-Ga2O3膜的晶体生长以及生长温度为460℃的α-Ga2O3膜的晶体生长的显微照片。
图20A、图20B、图20C和图20D各自用平面图和透视图示出在基板的表面上的具有通过掩模并以规则间隔布置的开口的掩膜上的α-Ga2O3膜的晶体生长进程。
图21示出说明其中位错密度小于5×106cm-2的区域的形状的说明图。
图22表示X射线摇摆曲线(XRC FWHM)的膜生长厚度与半峰全宽的关系。
图23示出(HVPE)设备的示意图，该设备用于根据本发明主题的制造结晶膜的方法的实施方式中。
图24示出包括根据本发明主题的实施方式获得的第二结晶膜的层状结构的示意性截面图，并且还示出外延横向过生长聚结成第二结晶膜的显微照片。
图25A至图25C用(A)、(B)和(C)的标识示出图24中所示的任意位置的截面TEM图像。
图26示出含有结晶金属氧化物作为主要组分并且外延横向过生长并聚结成结晶膜的结晶膜的透视SEM图像。
图27A示出在实施例4获得的并通过诺马尔斯基显微镜观察到的结晶膜的表面的图像。
图27B示出在比较例3获得的并通过诺马尔斯基显微镜观察到的结晶膜的表面的图像。
图28A示出在实施例5获得的结晶膜的透视SEM图像。
图28B示出在实施例5获得的结晶膜的截面SEM图像。
具体实施方式
本文使用的术语仅用于描述特定实施方式的目的，而不是意图限制本主题。如本文使用的，单数形式“一(a)”，“一(an)”和“所述(the)”也旨在包括复数形式，除非上下文另有明确说明。
如本文使用的，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。
如随本文提交的附图中所图示的，出于说明的目的，一些结构或部分的尺寸可以相对于其他结构或部分被放大。比如“下方”或“上方”或“上”或“下”的相对术语在本文中可用于描述如图中所示的一个元件、层或区域与另一个元件、层或区域的关系。应当理解，除了图中描绘的取向之外，这些术语旨在涵盖层、装置和/或系统的不同取向。
根据本发明主题的结晶膜的第一方面，结晶膜含有结晶金属氧化物作为主要组分。结晶膜包括刚玉结构、9μm2或更大的表面积和小于5×106cm-2的位错密度。
而且，根据本发明主题的结晶膜的第二方面，结晶膜含有结晶金属氧化物作为主要组分，以及在至少垂直于
Figure GDA0003656354530000071
面的方向上生长的结晶金属氧化物的外延横向过生长。
根据本发明主题的第三方面，半导体装置包括结晶膜、与结晶膜电连接的第一电极和与结晶膜电连接的第二电极。
根据本发明主题的第四方面，半导体装置包括含有结晶金属氧化物作为主要组分的结晶膜，并且该结晶膜具有小于5×106cm-2的位错密度。结晶膜具有9μm2或更大的表面积。半导体进一步包括与结晶膜电连接的第一电极、与结晶膜电连接的第二电极。结晶膜可进一步含有掺杂剂。
而且，根据本发明主题的第五方面，半导体装置包括结晶膜，该结晶膜包括结晶金属氧化物作为主要组分，以及在至少垂直于
Figure GDA0003656354530000072
面的方向上生长的结晶金属氧化物的外延横向过生长层。
根据本发明主题的第六方面，用于制造结晶膜的方法包括气化金属源以将金属源转化为含金属的原料气体；将含金属的原料气体和含氧的原料气体供应到反应室中到基板上，在该基板上布置包括至少一个掩膜和/或至少一个开口的不平坦部分；以及将反应气体供应到反应室中到基板上，以在反应气体的气流下在基板上的不平坦部分的至少一个开口处竖直、横向和/或径向地生长至少一个结晶金属氧化物岛，使得至少一个结晶金属氧化物岛形成结晶金属氧化物的外延横向过生长层。
根据用于形成结晶膜的方法的实施方式，不平坦部分的至少一个开口可包括两个或更多个开口，并且至少一个岛可包括在两个或更多个开口处的两个或更多个结晶金属氧化物岛。两个或更多个结晶金属氧化物岛聚结以形成结晶金属氧化物的外延横向过生长层。
(金属源)
金属源不受特别限制，只要金属源含有至少一种金属并且能够被气化即可。金属源可以是元素金属的金属源。而且，金属源可以是金属化合物的金属源。金属源中含有的金属的示例包括镓、铝、铟、铁、铬、钒、钛、铑、镍、钴和铱。金属源中可含有一种或多种金属。
根据本发明主题的实施方式，结晶膜含有结晶金属氧化物作为主要组分。在该实施方式中，金属源的金属可以是选自镓、铝和铟中的至少一种，但最优选金属源的金属是镓源。而且，金属源可以是气体源、液体源和固体源，但是，如果金属源的金属是镓，则优选镓的液体源。
此外，根据本发明主题的另一个实施方式，除了镓之外，结晶金属氧化物可进一步含有选自铝、铟、铁、铬、钒、钛、铑、镍、钴和铱中的至少一种金属。
气化金属源以将金属源转化为含金属的原料气体不受特别限制，只要不干扰本发明主题的目的并且可以通过已知方法进行即可。在本发明主题的实施方式中，气化金属源以将金属源转化为含金属的原料气体优选通过卤化金属源来进行。用于卤化金属源的卤化剂不受特别限制，只要金属源能够被卤化即可并且可以是已知的卤化剂。卤化剂可以是卤素和/或卤化氢。卤素的示例包括氟、氯、溴和碘。而且，卤化氢的示例包括氟化氢、氯化氢、溴化氢和碘化氢。在本发明主题的实施方式中，优选使用卤化氢卤化金属源，并且进一步优选使用氯化氢卤化金属源。在用于制造结晶膜的方法的实施方式中，卤化金属源优选通过向金属源供应卤素或卤化氢作为卤化剂并使金属源和卤化剂在金属卤化物的蒸发温度或高于金属卤化物的蒸发温度的温度下反应来进行。蒸发温度不受特别限制，但是，在金属源的金属是镓而卤化剂是氯化氢的实施方式中，蒸发温度优选为900℃或更低，进一步优选为700℃或更低。蒸发温度最优选在400℃至700℃的范围内。
含金属的原料气体不受特别限制，只要含金属的原料气体是含有金属源的金属的气体即可。含金属的原料气体的示例可以是卤化剂，比如氟化物、氯化物、溴化物和碘化物。
在本发明主题的实施方式中，在气化金属源以将金属源转化为含金属的原料气体之后，将含金属的原料气体和含氧的原料气体供应到反应室中到基板上，在该基板上布置包括至少一个掩膜和两个或更多个开口的不平坦部分。不平坦部分的至少一个掩膜可以是片状掩膜，其具有布置在基板的表面上的开口。该开口可以以规则的间隔布置在基板的表面上。如图4、图5、图6A、图6B中所示，开口2b可通过掩膜2a彼此分开。
而且，如图13所示，不平坦部分的至少一个掩膜可包括与两个或更多个开口中的一个平行布置的两个或更多个细长掩膜，该两个或更多个开口位于相邻布置的两个细长掩膜之间。两个或更多个细长掩膜可以以规则间隔布置在基板的表面上。图14是示出具有与图13中所示的在基板的表面上生长的脊和在基板的表面上布置为条纹图案的细长掩模的结晶膜的显微照片。在反应气体的气流下，结晶金属氧化物在基板560的表面上竖直、横向和/或径向生长通过平行布置的开口，以竖直、横向和/或径向生长两个或更多个结晶金属氧化物岛通过基板上的不平坦部分的两个或更多个开口。两个或更多个结晶金属氧化物岛进一步生长到掩膜上并聚结以形成结晶金属氧化物的外延横向过生长层。
图15A是从上方拍摄的显微照片，作为参考例示出通过点缀在基板的表面上的两个或更多个开口在掩膜上生长的结晶金属氧化物的晶体生长。结晶金属氧化物岛竖直、横向和/或径向生长通过两个或更多个开口，然后结晶金属氧化物岛进一步生长到掩膜上以聚结。例如，两个或更多个开口在平面图中可以各自具有圆形、三角形、四边形、五边形和/或六边形的形状。
术语“结晶金属氧化物岛”在此表示晶体生长过程，如图15A至图16所示，例如，在结晶金属氧化物岛开始聚结形成结晶膜之前。
两个或更多个开口可被两个或更多个细长掩膜彼此分开。而且，例如，两个或更多个开口可在细长掩膜的端部连接。
基板可具有刚玉结构。而且，在本发明主题的实施方式中，将反应气体供应到反应室中到基板上。
含氧的原料气体的示例包括氧(O2)气体、二氧化碳(CO2)气体、一氧化氮(NO)气体、二氧化氮(NO2)气体、氧化亚氮(N2O)气体、H2O气体和臭氧(O3)气体。在本发明主题的实施方式中，含氧的原料气体优选为选自O2气体、H2O气体和(N2O)气体中的至少一种，并且含氧的原料气体进一步优选含有O2气体。根据用于制造结晶膜的方法的实施方式，含氧的原料气体可含有CO2气体。反应气体(通常不同于含金属的原料气体和含氧的原料气体)不包括惰性气体。反应气体不受特别限制，只要不干扰本发明主题的目的即可，但是，将蚀刻气体作为示例。蚀刻气体不受特别限制，只要不干扰本发明主题的目的即可，并且可以是已知的蚀刻气体。在用于制造结晶膜的方法的实施方式中，反应气体优选为卤素气体、卤化氢气体和/或氢气。卤素气体的示例包括氟气、氯气、溴气和碘气。卤化氢气体的示例包括氢氟酸气体、盐酸气体、溴化氢气体和碘化氢气体。
反应气体可以是含有上述两种或更多种气体的混合气体，并且反应气体优选含有卤化氢气体，且最优选含有氯化氢。
而且，含金属的原料气体、含氧的原料气体和反应气体可分别含有载气。作为示例，载气可以是惰性气体。惰性气体的示例包括氮和氩。
此外，含金属的原料气体的分压不受特别限制，但是在本发明主题的方法的实施方式中，含金属的原料气体的分压优选在0.5Pa至1kPa的范围内，且进一步优选在5Pa至0.5kPa的范围内。而且，含氧的原料气体的分压不受特别限制，但是在本发明主题的方法的实施方式中，含氧的原料气体的分压优选在含金属的原料气体的分压的0.5至100倍的范围内，且进一步优选在含金属的原料气体的分压的1至20倍的范围内。另外，反应气体的分压不受特别限制，但是在本发明主题的方法的实施方式中，反应气体的分压优选在含金属的原料气体的分压的0.1至5倍的范围内，且进一步优选在0.2至3倍的范围内。
在本发明主题的方法的实施方式中，进一步优选将含掺杂剂的原料气体供应到反应室中到基板上。含掺杂剂的原料气体不受特别限制，只要含掺杂剂的原料气体含有掺杂剂即可。掺杂剂也不受特别限制，但是在本发明主题的方法的实施方式中，掺杂剂可含有选自锗、硅、钛、锆、钒、铌和锡中的一种或多种元素。根据本发明主题的实施方式，掺杂剂优选含有锗、硅和/或锡，且最优选含有锗。通过在用于制造结晶膜的方法中使用含掺杂剂的原料气体，能够容易地控制待获得的结晶膜的导电率。含掺杂剂的原料气体优选含有化合物形式的掺杂剂。化合物形式的掺杂剂的示例包括卤化物和氧化物。含掺杂剂的原料气体进一步优选含有卤化物作为掺杂剂。含掺杂剂的原料气体的分压不受特别限制，但是在本发明主题的方法的实施方式中，含掺杂剂的原料气体的分压优选在1×10-7至0.1倍的范围内，且进一步优选在2.5×10-6至7.5×10-2倍的范围内。此外，在本发明主题的方法的实施方式中，含掺杂剂的原料气体优选与反应气体一起供应到反应室中到基板上。
(基板)
基板不受特别限制，只要基板包括在基板的表面上的不平坦部分并且能够支撑将在基板上生长的结晶膜即可。基板的表面上的不平坦部分可包括至少一个掩膜和/或至少一个开口。基板可以是已知的基板。基板可以是电绝缘基板。基板可以是导电基板。而且，基板可以是半导体基板。在本发明主题的用于制造结晶膜的方法的实施方式中，基板优选是结晶基板。
(结晶基板)
结晶基板不受特别限制，只要基板含有晶体作为主要组分即可，并且可以是已知的基板。结晶基板可以是电绝缘基板。而且，结晶基板可以是半导体基板。结晶基板可以是单晶基板。而且，结晶基板可以是多晶基板。结晶基板的示例包括含有刚玉结构的晶体作为主要组分的基板、含有β氧化镓结构的晶体作为主要组分的基板和六方结构的基板。此处的术语“主要组分”意为结晶基板中晶体的组成比为50％或更高，优选70％或更高，且进一步优选90％或更高。
含有刚玉结构晶体作为主要组分的基板的示例包括蓝宝石(α-Al2O3)基板和α相氧化镓(α-Ga2O3)基板。含有β氧化镓结构的晶体作为主要组分的基板的示例包括β相氧化镓(β-Ga2O3)基板和含有β-Ga2O3和α-Al2O3的混合晶体的基板。作为含有β-Ga2O3和α-Al2O3的混合晶体的基板，以原子比计，其中含有Al2O3的混合晶体的基板在超过0％至60％或更少的范围内。而且，六方结构的基板的示例包括碳化硅(SiC)基板、氧化锌(ZnO)基板、氮化镓(GaN)基板。另一种结晶基板的示例是例如硅(Si)基板。
在本发明主题的实施方式中，结晶基板优选是蓝宝石基板。蓝宝石基板的示例包括c面蓝宝石基板、m面蓝宝石基板和a面蓝宝石基板。蓝宝石基板可包括偏角。蓝宝石基板的偏角不受特别限制，但是，优选在0°至15°的范围内。而且，结晶基板的厚度不受特别限制，但是优选在50μm至2000μm的范围内，并且进一步优选在200μm至800μm的范围内。
在本发明主题的实施方式中，由于基板包括含有至少一个掩膜和/或两个或更多个开口的不平坦部分，因此能够有效地制造结晶膜。基板的不平坦部分不受特别限制，只要基板的不平坦部分包括选自掩膜和开口中的至少一个即可。基板的不平坦部分可以是两个或更多个掩膜。而且，基板的不平坦部分可以是两个或更多个开口。此外，基板的不平坦部分可以是掩膜和开口的组合。基板的不平坦部分可包括规则布置的掩膜和/或开口。而且，基板的不平坦部分可包括不规则布置的掩膜和/或开口。在本发明主题的实施方式中，不平坦部分的掩膜和/或开口以规则间隔布置。例如，规则间隔可以被设定为第一掩膜的中心和邻近第一掩膜定位的第二掩膜的中心之间的距离，或者第一开口的中心与邻近第一开口定位的第二开口的中心之间的距离。在本发明主题的实施方式中，不平坦部分的掩膜和/或开口优选规则且重复地布置为规则图案。掩膜的规则图案的示例包括条纹图案、点图案和格子图案。在本发明主题的实施方式中，不平坦部分的掩膜和/或开口优选以条纹图案或点图案布置，并且进一步优选以点图案布置。可以布置在平面图中各自为多边形形状的掩膜和/或开口。在平面图中多边形的示例包括三角形、四边形、五边形和六边形。而且，四边形的示例包括正方形、矩形和梯形。此外，掩膜和/或开口可以被规则地和重复地布置为图案。不平坦部分的掩膜的示例看起来是在如图3所示的俯视图中以规则间隔以网格图案布置的圆，在如图5所示的俯视图中以规则间隔的规则正方形、三角形。
至少一个掩膜的材料组分不受特别限制并且可以是已知的材料组分。不平坦部分的掩膜可以是电绝缘的。而且，不平坦部分的掩膜可以是导电的。不平坦部分的掩膜可以是半导电的。不平坦部分的掩膜的材料组分可以是非晶的。不平坦部分的掩膜的材料组分可以是单晶的。而且，不平坦部分的掩膜的材料组分可以是多晶的。不平坦部分的掩膜的材料组分的示例包括氧化物、氮化物、碳化物、碳、金刚石、金属，以及选自氧化物、氮化物、碳化物、碳、金刚石和金属中的至少两种的混合物。氧化物的示例包括硅(Si)氧化物、锗(Ge)氧化物、钛(Ti)氧化物、锆(Zr)氧化物、铪(Hf)氧化物、钽(Ta)氧化物和锡(Sn)氧化物。更具体地，不平坦部分的掩膜的材料组分可以是含有选自SiO2、SiN和多晶硅中的至少一种作为主要组分的含硅化合物，以及熔点高于结晶膜(其是结晶氧化物半导体膜)的晶体生长温度的金属。熔点高于结晶膜的晶体生长温度的金属的示例包括铂、金、银、钯、铑、铱和钌。而且，不平坦部分的掩膜的主要组分以组成比计占50％或更多，优选70％或更多，最优选90％或更多。
可通过已知方法形成不平坦部分的掩膜。已知方法的示例包括光刻、电子束光刻、激光图案化和蚀刻(比如干法蚀刻和湿法蚀刻)。在本发明主题的实施方式中，细长掩膜优选平行布置，并且掩膜进一步优选以规则间隔以网格图案布置。在本发明主题的用于制造结晶膜的方法的实施方式中，结晶基板优选是图案化的蓝宝石基板(PSS)。不平坦部分的掩膜的形状可以形成为图案。图案的形状包括圆锥形、半球形、圆顶形、四棱柱形和四角锥形。而且，掩膜的每个形状之间的距离不受特别限制，但是，在本发明主题的实施方式中，该距离优选为5μm或更小，并且进一步优选在1μm至3μm的范围内。
不平坦部分的开口不受特别限制，并且在开口中可以暴露基板的表面。不平坦部分的开口中的表面可含有与掩膜的材料组分相同或相似的材料组分。而且，根据本发明主题的实施方式，不平坦部分的开口优选是位于基板的表面上的开口。而且，根据本发明主题的实施方式，不平坦部分的开口仅是基板的表面。此外，根据本发明主题的实施方式，不平坦部分的开口可以是形成在掩膜中的通孔。而且，根据本发明主题的实施方式，不平坦部分的开口可以是形成在基板的表面中的凹陷部分。开口可以通过已知方法形成。而且，应用与上述掩膜的已知方法相同和相似的技术，包括光刻、电子束光刻、激光照射和蚀刻(比如干法蚀刻和湿法蚀刻)以形成开口。不平坦部分的开口可以是凹槽。凹槽的宽度和深度以及在凹槽中暴露的平坦部分的上表面的尺寸不受特别限制，只要不干扰本发明主题的目的即可。由凹槽围绕的平坦部分可以是基板的表面或掩膜。根据本发明主题的实施方式，结晶膜可包括至少一个具有两个或更多个开口的掩膜。在开口中，可以含有空气或惰性气体。
根据本发明主题的用于制造结晶膜的方法的实施方式，基板包括形成在基板的表面上的不平坦部分，如图2所示。在该实施方式中，基板的表面上的不平坦部分是布置在基板1的表面上的掩膜2a。图3示出基板的示意性俯视图，其中不平坦部分形成在基板1的表面1a上。如图2和图3所示，掩膜2a以规则间隔“a”布置。规则间隔“a”可以被设定为第一掩膜的中心与邻近第一掩膜定位的第二掩膜的中心之间的距离。在该实施方式中，多个掩膜2a彼此间隔开且彼此分开。规则间隔“a”不受特别限制，但在本实施方式中，优选在0.5μm至10μm的范围内。本实施方式中的规则间隔“a”进一步优选在1μm至5μm的范围内，最优选在1μm至3μm的范围内。本实施方式中的掩膜2a的形状的示例是圆锥形和半球形。掩膜2a例如可以通过光刻形成。
图4示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。图5示出基板的俯视图，该基板具有形成在基板的表面上的不平坦部分。该实施方式的不平坦部分具有与图2和图3所示的不平坦部分的形状不同的形状。图4所示的不平坦部分是布置在基板的表面上的掩膜。该实施方式中的掩膜2a的形状是三棱锥。三棱锥的掩膜以规则的间隔布置，其可以设定为第一三棱锥的中心和邻近第一三棱锥定位的第二三棱锥的中心之间的规则距离“a”。如图5所示，该实施方式中的三棱锥可以横向和倾斜地平行布置。而且，两个或更多个三棱锥可以在三棱锥的顶点处与相邻的三棱锥相接触。规则间隔“a”不受特别限制，但在本实施方式中，优选在0.5μm至10μm的范围内。该实施方式中的规则间隔进一步优选在1μm至5μm的范围内，并且最优选在1μm至3μm的范围内。在该实施方式中，掩膜在平面图中具有规则的三角形形状，并且开口在平面图中具有规则的三角形形状。
图6A示出根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。图6B示出基板的示意性俯视图，该基板具有在图6A所示的基板的表面上形成的不平坦部分。
该实施方式的不平坦部分是片状掩膜2a，其具有布置在基板1的表面上的两个或更多个开口2b。在掩膜2a的开口2b中，基板的表面1a露出，如图6A和图6B所示。在该实施方式中，掩膜2a看起来是具有三角形开口2b的格子。在平面图中开口2b的形状的示例包括圆形、三角形、四边形、五边形和/或六边形。
掩膜2a可以由与基板相同的材料制成。而且，掩膜可以由含硅化合物制成，其可以是SiO2。此外，掩膜2a例如可以通过光刻形成。规则间隔“a”可以设定为第一开口的中心和邻近第一开口定位的第二开口的中心之间的距离。规则间隔“a”不受特别限制，但在本实施方式中，优选在0.5μm至10μm的范围内。该实施方式中的规则间隔进一步优选在1μm至5μm的范围内，最优选在1μm至3μm的范围内。
图7A示出作为示例的根据本发明主题的基板的示意性透视图，该基板具有形成在基板的表面上的不平坦部分。在该实施方式中，开口2b是形成在基板1中的凹陷部分。
图7B示出作为示例的根据本发明主题的基板的示意性俯视图，该基板具有形成在基板的表面上的不平坦部分。在该实施方式中，基板的不平坦部分是围绕基板的上表面的三角形形状的开口2b。例如，开口2b可以通过激光照射形成。该实施方式中的三角形开口可以与相邻三角形开口在三角形开口的顶点处连接，并且顶点可以设定为规则间隔a。规则间隔a不受特别限制，但在本实施方式中，优选在0.5μm至10μm的范围内。该实施方式中的规则间隔进一步优选在1μm至5μm的范围内。
不平坦部分的开口可以是凹槽。凹槽的宽度和深度以及由凹槽围绕的基板的上表面的尺寸不受特别限制，只要不干扰本发明主题的目的即可。由凹槽围绕的平坦部分可以是凸起部分或掩膜。根据本发明主题的实施方式，结晶膜可包括不平坦部分，该不平坦部分包括至少一个掩膜和至少一个开口。至少一个掩膜可包括多个掩膜。而且，至少一个开口可包括多个开口。相邻掩膜之间和/或相邻开口之间的距离不受特别限制，但是，根据本发明主题的实施方式，该距离可以在例如10nm至1mm的范围内。在本发明主题的一些实施方式中，相邻掩膜之间和/或相邻开口之间的距离优选在10nm至300μm的范围内，进一步优选在10nm至1μm的范围内，最优选在100nm至1μm的范围内。
此外，根据本发明主题的用于制造结晶膜的方法的实施方式，不平坦部分的至少一个掩膜和至少一个开口包括以大于等于3μm且小于等于100μm的范围内的规则间隔布置的具有两个或更多个开口的片状掩膜。
而且，根据本发明主题的用于制造结晶膜的方法的实施方式，不平坦部分的至少一个掩膜包括以大于等于3μm且小于等于100μm的范围内的规则间隔布置的点图案的掩膜。
根据本发明主题的实施方式，基板可包括在基板顶部的缓冲层。而且，如果基板包括缓冲层，则基板上的缓冲层可包括缓冲层的表面上的不平坦部分。不平坦部分可包括至少一个掩膜和至少一个开口。缓冲层可包括在缓冲层的整个表面上的不平坦部分。形成缓冲层的方法的示例包括喷涂法、雾化化学气相沉积(CVD)法、卤化物气相外延(HVPE)法、分子束外延(MBE)法、金属有机化学气相沉积(MOCVD)法和溅射法。缓冲层可以通过已知方法形成。在本发明主题的用于制造结晶膜的方法的实施方式中，缓冲层优选通过使用雾化CVD法形成，该雾化CVD法能够提高待形成在具有不平坦部分的缓冲层上的结晶膜的质量。通过雾化CVD法在基板上形成的缓冲层可用于抑制晶体缺陷中包括的倾斜的发生。下面详细说明在通过使用雾化CVD法形成的缓冲层上制造结晶膜的方法的实施方式。
根据通过使用雾化CVD方法形成缓冲层的实施方式，优选通过以下形成缓冲层：将原料溶液转化为雾化液滴，通过使用载气将雾化液滴运载到基板上，并调节空气和/或基板的温度来引起邻近基板的雾化液滴的热反应，以在基板上形成缓冲层。
<从原料溶液形成雾化液滴>
原料溶液转化为漂浮在雾发生器的容器的空间中的雾化液滴。原料溶液可通过已知方法转化为雾化液滴，并且该方法不受特别限制，但是，根据本发明主题的实施方式，原料溶液优选通过超声振动转化为雾化液滴。包括雾颗粒的且通过使用超声振动获得的并在空间中漂浮的雾化液滴初始速度为零。由于漂浮在空间中的雾化液滴可作为气体运载，因此漂浮在空间中的雾化液滴是优选的，以避免由碰撞能量引起的损坏，而无需像喷雾那样被吹出。液滴的尺寸不限于特定尺寸，并且可以是几毫米，但是，雾化液滴的尺寸优选为50μm或更小。液滴的尺寸优选在0.1μm至10μm的范围内。
(原料溶液)
原料溶液不受特别限制，只要能够通过雾化CVD法由原料溶液形成缓冲层即可。原料溶液的示例包括金属的有机金属络合物溶液和卤化物溶液。有机金属络合物溶液的示例包括乙酰丙酮络合物溶液。卤化物溶液的示例包括氟化物溶液、氯化物溶液、溴化物溶液和碘化物溶液。有机金属络合物的金属的示例包括镓、铟和/或铝。根据本发明主题的实施方式，有机金属络合物的金属优选至少含有镓。原料溶液中含有的金属的量不受特别限制，只要不干扰本发明主题的目的即可，但是，原料溶液中含有的金属的量优选为0.001mol％至50mol％。原料溶液中含有的金属的量进一步优选为0.01mol％至50mol％。
而且，根据本发明主题的实施方式，原料溶液可含有掺杂剂。例如，通过在原料溶液中引入掺杂剂，能够在没有离子注入的情况下控制结晶层或结晶膜的导电性，从而，能够在不破坏半导体层的结晶结构的情况下形成半导体层。因此，该方法能够用于形成结晶膜作为半导体层或半导体膜。n型掺杂剂的示例包括锡、锗、硅和铅。n型掺杂剂优选为锡或锗，最优选为锡。p型掺杂剂的示例包括镁、钙和锌。掺杂剂浓度通常可以在1×1016/cm3至1×1022/cm3的范围内。掺杂剂浓度可以是较低浓度，例如约1×1017/cm3或更低，掺杂剂浓度也可以是例如1×1020/cm3或更高的高浓度。根据本发明主题的实施方式，掺杂剂浓度优选为1×1020/cm3或更低，且进一步优选为5×1019/cm3或更低。
根据本发明主题的实施方式，原料溶液的溶剂不受特别限制，并且可以是包括水的无机溶剂。而且，根据实施方式，原料溶液的溶剂可以是包括醇的有机溶剂。此外，根据本发明主题的实施方式，可以使用水和醇的混合溶剂。根据本发明主题的实施方式，原料溶液的溶剂优选含有水，并且进一步优选使用水和醇的混合溶剂，并且最优选地，原料溶液的溶剂是水，其可以包括，例如，纯水、超纯水、自来水、井水、矿泉水、温泉水、泉水、淡水和海水。根据本发明主题的实施方式，超纯水优选作为原料溶液的溶剂。
(将雾化液滴运载到成膜室中)
漂浮在用于形成雾化液滴的容器的空间中的雾化液滴通过载气被运载到成膜室中。载气不受限制，只要不干扰本发明主题的目的即可，因此，载气的示例可以是惰性气体，比如氮和氩，可以是氧化气体，比如氧和臭氧，并且可以是还原性气体，比如氢气和合成气体。可以使用示例的一种或多种载气，并且可以使用降低流速的稀释气体(例如，10倍稀释气体)作为第二载气。而且，载气可以从一个或多个位置供应。尽管载气的流速不受特别限制，但载气的流速可以在0.01至20L/min的范围内。根据本发明主题的实施方式，载气的流速可以优选在1至10L/min的范围内。当使用稀释气体时，稀释气体的流速优选在0.001至2L/min的范围内，并且进一步优选在0.1至1L/min的范围内。
(形成缓冲层)
为了形成缓冲层，通过载气运载到成膜室中的雾化液滴进行热反应(通过“热反应”)以在基板的表面上形成缓冲层。此处，“热反应”覆盖只要雾化液滴通过热进行反应的范围，因此，本文的术语“热反应”可包括化学反应和/或物理反应。本文的“热反应”可包括另一种反应，并且反应条件不受特别限制，只要不干扰本发明主题的目的即可。根据本发明主题的实施方式，热反应在原料溶液的溶剂的蒸发温度或高于蒸发温度的温度下进行，但是，“热反应”的温度范围不是太高并且例如，可以低于1000℃。热反应优选在低于650℃的温度下进行，最优选在400℃至650℃的温度下进行。而且，热反应可以在真空、非氧气氛、还原气体气氛和氧化气体气氛的任何气氛中进行。而且，热反应可以在大气压、增压和减压的任何条件下进行，但是，根据本发明主题的实施方式，热反应优选在大气压下进行。而且，能够通过调节成膜时间来设定缓冲层的厚度。
如上所述，缓冲层可以形成在基板的表面的至少一部分上。还能够在基板的整个表面上形成缓冲层。在基板上形成的缓冲层上形成的结晶膜能够减少晶体缺陷，比如倾斜。因此，能够获得具有较少缺陷的良好质量的结晶膜。
缓冲层不受特别限制，但是，在本发明主题的实施方式中，缓冲层优选含有金属氧化物作为主要组分。金属氧化物的示例包括铝(Al)氧化物、镓(Ga)氧化物、铟(In)氧化物、铁(Fe)氧化物、铬(Cr)氧化物、钒(V)氧化物、钛(Ti)氧化物、铑(Rh)氧化物、镍(Ni)氧化物、钴(Co)氧化物和铱(Ir)氧化物，并且金属氧化物的示例中的至少一个可以作为主要组分包含在缓冲层中。当然，在缓冲层中可含有选自Al、Ga、In、Fe、Cr、V、Ti、Rh、Ni、Co和Ir中的两种或更多种金属的组合的氧化物作为主要组分。在本发明主题的实施方式中，缓冲层优选含有选自In、Al和Ga中的至少一种作为主要组分。在本发明主题的实施方式中，缓冲层进一步优选含有In和/或Ga，最优选含有至少Ga。作为用于制造本发明主题的结晶膜的方法的实施方式，缓冲层可含有金属氧化物作为主要组分，并且该金属氧化物含有的镓和铝的量少于结晶膜的金属氧化物中含有的镓的量。而且，根据本发明主题的用于制造结晶膜的方法的实施方式，缓冲层可包括超晶格结构。在本发明主题的实施方式中，术语“主要组分”在本文中意为作为主要组分的金属氧化物以原子比计占缓冲层中含有的全部组分的50％或更多。在本发明主题的实施方式中，缓冲层进一步优选含有金属氧化物作为主要组分，其占缓冲层中含有的全部组分的70％或更多，更优选90％或更多。这意味着金属氧化物可占缓冲层的100％。
结晶膜的晶体结构不受特别限制，但在本发明主题的实施方式中，结晶膜优选具有刚玉结构和/或β氧化镓结构。结晶膜进一步优选具有刚玉结构。只要不干扰本发明主题的目的，结晶膜的主要组分可以与缓冲层的主要组分不同，但是，根据本发明主题的实施方式，结晶膜优选含有金属氧化物作为主要组分，其与作为缓冲层的主要组分的金属氧化物相同。
在用于制造结晶膜的方法的实施方式中，该方法包括将含金属的原料气体、含氧的原料气体和反应气体供应到基板上。基板可包括在基板的顶部上的缓冲层。而且，如果需要，除了供应含金属的原料气体、含氧的原料气体和反应气体之外，该方法还可包括供应含掺杂剂的原料气体。在该实施方式中，在反应气体的气流下形成含有金属氧化物作为主要组分的结晶膜。优选的是，结晶膜形成在被加热的基板上或加热的基板上的缓冲层上。成膜温度不受特别限制，只要不妨碍本发明主题的目的即可，但是，在本发明主题的方法的实施方式中，成膜温度优选为900℃或更低。成膜温度进一步优选为700℃或更低，最优选在400℃至700℃的范围内。而且，可以在真空、非真空环境、还原气体气氛、惰性气体气氛和氧化气体气氛的任何气氛中进行成膜。而且，可以在大气压、增压和减压的任何条件下进行成膜。根据本发明主题的实施方式，成膜优选在大气压下进行。而且，能够通过调节成膜时间来设定结晶氧化物半导体膜的膜厚度。
根据本发明主题的结晶膜的实施方式，结晶膜含有结晶金属氧化物作为主要组分。结晶金属氧化物的示例包括Al氧化物、Ga氧化物、In氧化物、Fe氧化物、Cr氧化物、V氧化物、Ti氧化物、Rh氧化物、Ni氧化物、Co氧化物和Ir氧化物。当然，在结晶膜中可包含选自Al、Ga、In、Fe、Cr、V、Ti、Rh、Ni、Co和Ir中的两种或更多种金属的组合的氧化物作为主要组分。在本发明主题的实施方式中，结晶膜优选含有选自In、Al和Ga中的至少一种作为主要组分。在本发明主题的实施方式中，结晶膜进一步优选含有In和/或Ga。根据本发明主题的结晶膜的实施方式，结晶膜最优选含有结晶氧化镓作为主要组分或氧化镓的混合晶体作为主要组分。在本发明主题的结晶膜的实施方式中，术语“主要组分”在本文中意为作为主要组分的结晶金属氧化物以原子比计占结晶膜中含有的全部组分的50％或更多。在本发明主题的实施方式中，结晶膜进一步优选含有金属氧化物作为主要组分，该金属氧化物以原子比计占结晶膜中含有的全部组分的70％或更多，更优选90％或更多。这意味着金属氧化物可占结晶膜的100％。结晶膜的结晶结构不受特别限制，但在本发明主题的实施方式中，结晶膜优选具有刚玉结构和/或β氧化镓结构。结晶膜进一步优选具有刚玉结构。结晶膜最优选是包括刚玉结构的晶体生长膜。结晶膜中含有的结晶金属氧化物可以是单晶的。而且，结晶膜中含有的结晶金属氧化物可以是多晶的。在本发明主题的结晶膜的实施方式中，结晶金属氧化物优选是单晶的。结晶膜的膜厚度不受特别限制，但结晶膜的膜厚度优选为3μm或更大。进一步优选地，结晶膜的厚度为10μm或更大，最优选为20μm或更大。
根据本发明主题的用于制造结晶膜的方法的实施方式，该方法包括制备基板，该基板包括具有刚玉结构的结晶氧化物和在基板的表面的至少一部分上的不平坦部分；在基板的不平坦部分上形成第一结晶膜；在第一结晶膜的表面的至少一部分上形成不平坦部分；以及在第一结晶膜的不平坦部分上形成第二结晶膜。不平坦部分包括至少一个掩膜和/或至少一个开口。
不平坦部分的掩膜可以是能够通过已知技术形成类似图案的掩膜。而且，不平坦部分的开口可以是凹槽，该凹槽例如可以通过激光照射形成。第一结晶膜不受特别限制，但本实施方式中的第一结晶膜含有结晶氧化物作为主要组分，该结晶氧化物优选不同于作为主要组分包含在基板中的结晶氧化物。第二结晶膜可含有不同于第一结晶膜中含有的结晶氧化物的结晶氧化物作为主要组分，而且，第二结晶膜可含有与作为主要组分包含在第一结晶膜中的结晶氧化物相同的结晶氧化物作为主要组分。用于形成第二结晶膜的方法不受特别限制并且可以是已知方法，并且可以通过形成第一结晶膜和/或缓冲层的方法类似地获得第二结晶膜。
根据本发明主题的实施方式，优选第一结晶膜的不平坦部分被形成为与第二结晶膜是可分离的，并且第一结晶膜能够用作牺牲层。为了制造牺牲层，形成第一结晶膜，并且在第一结晶膜的表面的至少一部分上形成不平坦部分。不平坦部分可以形成在第一结晶膜的整个表面上。适当地确定第一结晶膜的表面上的不平坦部分的面积和位置。例如，不平坦部分可以是掩膜和/或凹槽，并且可以通过已知方法形成。根据本发明主题的实施方式，优选通过以多种形状布置两种或更多种金属、金属化合物、非金属、非金属化合物和/或两种或更多种金属、金属化合物、非金属和非金属化合物中的至少两种的混合物来形成不平坦部分。两种或更多种金属不受特别限制，但根据本发明主题的实施方式，贵金属是优选的。金属化合物不受特别限制，并且金属化合物的示例包括金属氧化物、金属氮化物和金属硫化物，但是根据本发明主题的实施方式，不平坦部分优选通过以多种形状布置金属氧化物而形成。作为金属氧化物的示例，可以使用氧化钛。非金属化合物不受特别限制，并且非金属化合物的示例包括非金属氧化物、非金属氮化物和非金属硫化物，但是根据本发明主题的实施方式，不平坦部分优选通过以多种形状布置非金属氧化物而形成。作为非金属氧化物的示例，可以使用二氧化硅。只要第二结晶膜能够横向生长，任何形状的不平坦部分都是可用的。根据本发明主题的实施方式，不平坦部分的掩膜和/或开口优选地规则地且重复地布置为图案。根据本发明主题的实施方式，能够获得具有良好质量的金属氧化物的外延横向过生长的结晶膜。例如，根据本发明主题的实施方式，可以平行布置细长形状的掩膜。而且，具有三角形开口的三角形格子形状的掩膜可以布置在第一结晶膜的表面上。
根据本发明主题的实施方式，用于制造结晶膜的方法包括在形成于第一结晶膜的表面的至少一部分上的不平坦部分上形成第二结晶膜。不平坦部分可以是形成在结晶膜的表面上的掩膜。而且，不平坦部分可以是形成在结晶膜的表面上的凹陷部分。此外，不平坦部分可以是掩膜和开口的组合。包括第一结晶膜的表面上的不平坦部分的第一结晶膜可以是含有氧化镓作为主要组分的结晶膜或含有氧化镓的混合晶体作为主要组分的结晶膜。
根据本发明主题的实施方式，不平坦部分的掩膜进一步优选通过在第一结晶膜上布置具有5-20μm的开口间隔的条纹图案的掩膜来形成。该实施方式中的第一结晶膜可以是(0001)α-Ga2O3模板或蓝宝石模板。
而且，根据本发明主题的实施方式，不平坦部分的掩膜优选通过在第一结晶膜上以5-20μm的规则间隔布置具有三角形开口的三角形格子图案的掩膜来形成。该实施方式中的第一结晶膜是(0001)α-Ga2O3模板或蓝宝石模板。
在本发明主题的实施方式中，优选将第一结晶膜的不平坦部分形成为与第二结晶膜是可分离的，并且第一结晶膜能够用作牺牲层。第一结晶膜的不平坦部分可以通过将两种或更多种金属、金属化合物和/或非金属化合物布置成不平坦部分的形状而获得。
而且，根据本发明主题的实施方式，能够在形成于第二结晶膜的表面的至少一部分上的不平坦部分上形成第三结晶膜。第二结晶膜的表面上的不平坦部分可以通过将两种或更多种金属、金属化合物和/或非金属化合物布置成不平坦部分的形状，与第一结晶膜的不平坦部分类似地获得。
通过使一种或多种金属的氧化物的晶体横向过生长以在先前生长的结晶膜上的不平坦部分上形成结晶膜，能够增加结晶膜的数量。
此外，本发明主题的用于制造结晶膜的方法的实施方式包括形成具有结晶氧化镓作为主要组分的第一结晶膜或具有氧化镓的混合晶体作为主要组分的第一结晶膜，以及在第一结晶膜上形成具有结晶氧化镓作为主要组分的第二结晶膜或具有氧化镓的混合晶体作为主要组分的第二结晶膜。第一结晶膜可以用作牺牲层。
而且，在该实施方式中，牺牲膜可包括两个或更多个层。除了结晶氧化镓作为主要组分的层和/或氧化镓的混合晶体作为主要组分的层之外，牺牲膜的两个或更多个层可包括金属层、金属化合物层、非金属层和/或非金属化合物层。
根据本发明主题的实施方式，可以获得含有刚玉结构的结晶金属氧化物作为主要组分并且具有小于5×106cm-2的位错密度和9μm2或更大的表面积的结晶膜。术语“位错密度”在本文中意为通过TEM图像观察到的每单位面积的位错数获得的位错密度。TEM图像可以是表面图像。而且，TEM图像可以是截面TEM图像。
通过本发明主题的实施方式的用于制造结晶膜的方法获得的结晶膜用于包括功率装置的半导体装置。例如，预期使用本发明主题的结晶膜的功率装置为实现高的耐受电压的开关装置。而且，预期这样的装置获得高的热阻。半导体装置的示例包括晶体管(诸如高电子迁移率晶体管(HEMT))、金属绝缘体半导体(MIS)、薄膜晶体管(TFT)、半导体装置、肖特基势垒二极管(SBD)、p-n结二极管、PIN二极管、发光元件和光检测器装置。根据本发明主题的实施方式，与基板分离的结晶膜可用于半导体装置中。而且，根据本发明主题的实施方式，形成在基板上的结晶膜可用在半导体装置中。
更详细地解释实施方式。
(实施例1)
1.形成缓冲层
作为形成结晶层的方法的实施方式，可以使用雾化化学气相沉积(CVD)法。图8示出在该实施方式中使用的雾化CVD设备19。雾化CVD设备19包括具有容器的雾发生器24、含有水25a的容器25以及附接在容器25的底部的超声换能器26。雾化CVD设备19进一步包括载气供应22a、载气的流量控制阀23a。此外，雾化CVD设备19可包括稀释载气供应装置22b和稀释载气的流量控制阀23b。雾化CVD设备19包括成膜室27(其可以是内径为40mm的石英管)、加热器28和支架21(用于在成膜室27中支撑物体20)。可以在成膜室27的周边布置加热器28。将在物体上形成膜，并且该物体可以是基板。支架21由石英制成并包括倾斜表面，物体放置在该倾斜表面上。支架21的倾斜表面可以向水平面倾斜。都由石英制成的成膜室27和台21倾向于抑制源自部件和装置的材料的杂质进入要在物体上形成的膜中。
1-2.原料溶液的制备
通过将溴化镓和溴化锡混合到超纯水中来制备原料溶液，使得锡与镓的原子比为1:0.08，并且镓为0.1mol/L，而且，原料溶液中含有氢溴酸的体积比为20％。
1-3.膜(层)形成制备
在以上1-2.原料溶液的制备中获得的原料溶液24a设置在雾发生器24的容器中。而且，将图案化的蓝宝石基板(PSS)(其为具有0.2°的偏角的c面蓝宝石基板)和包括掩膜的不平坦部分放置在成膜室27中。不平坦部分的掩膜是其中顶点在三角形格子中以1μm的规则间隔布置的三棱锥。将PSS置于支架21上，并启动加热器以将成膜室的温度升高至460℃。打开第一流量控制阀23a和第二流量控制阀23b，以将载气从作为载气源的载气装置22a和稀释载气装置22b供应到成膜室27中，以将成膜室27中的气氛充分置换为载气。在将成膜室27中的气氛充分置换为载气之后，将来自载气源22a的载气的流速调节为2.0L/min，并且来自稀释载气源22b的稀释载气被调节为0.1L/min。在该实施方式中，使用氮作为载气。
1-4.膜的形成
然后启动超声换能器26来以2.4MHz振动，并且振动通过容器中的水25a传播到原料溶液24a，以将原料溶液24a转化为雾化液滴。用载气将雾化液滴引入成膜室27中。通过加热器28将成膜室27加热至460℃，并且雾化液滴在成膜室27中热反应，以在物体20上形成膜。所获得的膜用作缓冲层。成膜时间为5分钟。
2.结晶膜的形成
2-1HVPE设备
参考图1，描述了用于制造结晶膜的方法的该实施方式中的HVPE设备。HVPE设备50包括反应室51、用于加热金属源57的加热器52a和用于加热物体的加热器52b，该物体可以是由基板座56保持的基板。在反应室51中，HVPE设备50进一步包括含氧的原料气体的供应管55b、反应气体的供应气体管54b和基板座56，基板放置在该基板座56上。此外，含金属的原料气体的供应管53b布置在反应气体的供应气体管54b中以具有双管结构。含氧的原料气体的供应管55b与含氧的原料气体的供应装置55a连接，以形成含氧的原料气体的流动路径，使得含氧的原料气体被供应到由基板座56保持的基板。含金属的原料气体的供应管53b与含卤素的原料气体的供应装置53a连接，使得含卤素的原料气体供应到金属源以形成含金属的原料气体。然后含金属的原料气体被供应到由基板座56保持的基板上。反应室51进一步包括用于排出用过的气体的气体排出部分59和布置在反应室51的内表面上的保护片58。
2-2膜(层)形成制备
在含金属的原料气体的供应管53b中布置镓(Ga)金属源57(99.99999％或更高的纯度)，并且在反应室51中的基板座56上放置PSS基板，在该PSS基板的表面上具有(在上述1中得到的)缓冲层。之后，启动加热器52a和加热器52b，以将反应室51的温度升高到510℃。
3.膜的形成
从含卤素的原料气体的供应装置53a向布置在含金属的原料气体的供应管53b中的Ga金属源57供应氯化氢(HCl)气体(99.999％或更高的纯度)，以通过Ga金属和HCl的化学反应形成氯化镓(GaCl/GaCl3)。将通过含金属的原料气体的供应管53b供应的所获得的氯化镓(GaCl/GaCl3)和通过含氧的原料气体的供应装置55a的供应管55b供应的O2气体(99.99995％或更高的纯度)供应到基板上。在HCl气流(99.999％或更高的纯度)下，氯化镓(GaCl/GaCl3)和O2气体在510℃和大气压下反应，以在基板上形成结晶膜。成膜时间为25分钟。这里，各自地，从含卤素的原料气体的供应装置53a供应的HCl气体的气体流速维持在10sccm，反应气体的供应装置54a的气体流速维持在5.0sccm，并且含氧的原料气体的供应装置55a的气体流速维持在20sccm。
4.评价
在3.处获得的膜是没有裂缝和异常生长的结晶膜，并且通过使用X射线衍射(XRD)分析以15度至95度的角度的XRD2θ/ω扫描进行表征。通过使用CuKα辐射进行测量。发现所得膜是α-Ga2O3膜。而且，图9示出
Figure GDA0003656354530000221
扫描的结果。如图9所示，在3.处获得的膜是没有孪晶的具有良好质量的结晶膜。该膜的厚度为10μm。在3.处获得的膜具有9μm2或更大的表面积和小于5×106cm-2的位错密度。
(实施例2)
除了以下两个条件之外，在与实施例1的条件相同的条件下获得结晶膜：使用具有3μm的规则间隔的PSS基板代替使用实施例1的具有1μm的规则间隔的缓冲层的PSS基板，并且实施例2的成膜时间为75分钟。以与实施例1中的情况类似的方式表征实施例2中获得的膜，并且发现其与实施例1中获得的结晶膜的情况类似，是具有良好质量的α-Ga2O3的结晶膜。通过使用SEM观察结晶膜的表面，如图10中所示。该结晶膜的厚度为30μm。
(比较例1)
除了以下一个条件之外，在与实施例1的条件相同的条件下获得结晶膜：不向基板供应反应气体(HCl气体)。结果，与实施例1和实施例2中的结晶膜的成膜速率相比，比较例1中的结晶膜的成膜速率变为十分之一或更低。而且，比较例1中获得的结晶膜在表面平坦度的膜质量方面变差，并且膜不具有镜面。
(比较例2)
除了以下一个条件之外，在与实施例2的条件相同的条件下获得结晶膜：不向基板供应反应气体(HCl气体)。结果，与实施例1和实施例2中的结晶膜的成膜速率相比，成膜速率变为十分之一或更小。而且，比较例2中得到的膜在表面平坦度的膜质量方面变差，并且膜不具有镜面。
(第一实施方式)
图11示出根据本发明主题的实施方式的结晶膜60的示意图。结晶膜60含有结晶金属氧化物作为主要组分，并且结晶膜60具有刚玉结构。在该实施方式中，结晶膜60的结晶金属氧化物至少含有镓。而且，结晶膜60具有小于5×106cm-2的位错密度。结晶膜60具有9μm2或更高的表面积。而且，作为另一实施方式，结晶膜含有结晶金属氧化物作为主要组分，并且除了镓之外，该结晶金属氧化物还可含有铟。而且，能够使用本实施方式中的结晶膜作为缓冲层，并在作为第一结晶膜的缓冲层上形成第二结晶膜。此外，能够将该实施方式中的结晶膜用作半导体层。
图12A示出根据本发明主题的实施方式的包括结晶膜60的半导体装置1000的示意性俯视图。图12B示出根据本发明主题的实施方式的包括结晶膜60的半导体装置1000的示意性侧视图。本实施方式中的结晶膜60包括至少含有镓的刚玉结构的晶体，并且可以掺杂杂质，并且结晶膜60可以是导电的。半导体装置1000进一步包括与结晶膜60电连接的第一电极61a，以及与结晶膜60电连接的第二电极61b。在该实施方式中，第一电极61a位于结晶膜60的第一表面60a的一侧，并且第二电极61b位于结晶膜60的第二表面60b的一侧。结晶膜60可以是多层膜。例如，如果半导体装置是肖特基二极管，则第一电极61a可以是欧姆电极，并且第二电极61b可以是肖特基电极。图12A和图12B中所示的半导体装置1000仅是示例，并且根据本发明主题的实施方式的结晶膜能够用在功率装置、电源和/或电力系统中。
(参考例)
结晶膜的晶体生长的各种实施方式解释如下。图13示出具有条纹图案掩膜的基板的示意图，该基板用于制造结晶膜的方法的实施方式中。图13中所示的基板560是蓝宝石基板，其中条纹图案掩膜550布置在蓝宝石基板的表面上。细长掩膜70平行布置，并且基板的不平坦部分包括掩膜70和每个在两个相邻布置的掩膜70之间的开口，并且基板560的表面71出现在两个相邻布置的掩膜70之间。
图14是示出具有与图13中所示的在基板的表面上生长的脊和在基板的表面上布置为条纹图案的细长掩模的结晶膜的显微照片。具有脊的结晶膜含有结晶金属氧化物作为主要组分，结晶膜含有结晶金属氧化物作为主要组分，并且结晶金属氧化物是α-Ga2O3，其生长以伸出条纹图案的掩模之间的上述位置。
掩膜的形状和尺寸不受特别限制，只要不干扰本发明主题的目的即可。例如，可以根据本发明主题的用于制造结晶膜的方法的实施方式使用包括至少一个开口的掩模。图15A、图15B和图16是使用包括通过片状掩模并以规则间隔布置的开口的片状掩模示出晶体生长进程的显微照片。更具体地，图16是从上方拍摄的显微照片，作为参考例示出通过点缀在基板的表面上的两个或更多个开口进一步生长到掩膜上的α-Ga2O3的晶体生长。结晶金属氧化物岛在基板的表面上竖直、横向和/或径向生长通过两个或更多个开口到掩膜上，并且相邻的岛开始彼此聚结。掩膜材料不受特别限制，并且掩膜材料的示例包括二氧化硅(SiO2)、氧化铝(Al2O3)、钛(Ti)和氧化钛(TiO2)以及氮化钛(TiN)，但是在本发明主题的实施方式中，掩膜材料优选是氧化物。作为掩膜材料的氧化物的示例包括SiO2和TiO2。图15A是从上方拍摄的照片，作为参考例示出在点缀在基板的表面上的掩膜上生长的α-Ga2O3膜的晶体生长。图15B示出从斜上方拍摄的照片，作为参考例示出在包括通过片状掩模并定位在基板的表面上的两个或更多个的开口的片状掩膜上生长的α-Ga2O3膜的晶体生长。
图16是作为参考例示出在在基板的表面上的包括两个或更多个的开口的掩膜上进一步生长的α-Ga2O3膜的晶体生长的显微照片。
此外，图17A示出显示在具有通过掩模以规则间隔布置的开口的SiO2掩膜上的α-Ga2O3膜的晶体生长的显微照片。SiO2掩膜具有片状形状，并且布置在基板的表面上。图17B示出显示在基板的表面上的为平行布置的两个或更多个细长掩模的TiO2掩膜上的α-Ga2O3膜的晶体生长的显微照片。在本发明主题的实施方式中，掩膜以规则的间隔布置，并且图中在相邻掩膜之间开口可以被称为窗口。在该实施方式中，基板的不平坦部分优选包括掩膜和开口。相邻掩膜之间的开口具有的长度不受特别限制，但是，优选为大于等于3μm且小于等于100μm，如图18所示。而且，在本发明主题的实施方式中，即使晶体的生长速率为5μm/h或更高，结晶膜也以良好的质量生长。晶体生长的温度不受特别限制，但是，优选为460℃至540℃，如图19所示。
更具体地，当成膜温度为540℃时，在(0001)面上促进晶体生长。当成膜温度为500℃时，在
Figure GDA0003656354530000251
面上促进晶体生长。而且，当成膜温度为460℃时，在
Figure GDA0003656354530000252
面上促进晶体生长。根据本发明主题的用于形成含有氧化镓作为主要组分的结晶膜或包括含有镓和一种或多种金属的混合晶体作为主要组分的结晶膜的方法，通过改变成膜温度能够控制结晶金属氧化物岛的小面，并且对于获得这样具有良好质量的外延横向和/或径向生长的结晶膜来说小面是重要的。结晶金属氧化物岛的小面可以显示为(10-n)，“n”在本文中是自然数。而且，结晶金属氧化物岛的小面可以显示为(11-2m)，且“m”是自然数。根据本发明主题的结晶膜的实施方式，结晶膜是α-Ga2O3结晶膜，包括在垂直于
Figure GDA0003656354530000253
面的方向上生长的氧化镓的外延横向过生长。结晶膜具有小于5×106cm-2的位错密度。
能够获得包含结晶金属氧化物作为主要组分并且包括通过将成膜温度设置成460℃或更低在垂直于
Figure GDA0003656354530000254
面的方向上生长的氧化镓的外延横向过生长的结晶膜。结晶金属氧化物至少含有镓。而且，根据结晶膜的另一实施方式，结晶膜包含含有镓的结晶金属氧化物和选自铝、铟、铁、铬、钒、钛、铑、镍、钴和铱中的一种或多种金属。而且，根据本发明主题的结晶膜的实施方式，结晶膜包括含有镓和一种或多种金属的混合晶体，其包括在垂直于
Figure GDA0003656354530000255
面的方向上生长的外延横向过生长。结晶膜具有小于5×106cm-2的位错密度。
而且，作为参考，晶体生长的进程如图20A、20B、20C和图20D所示。在该实施方式中，掩模具有包括通过掩模布置的两个或更多个开口的片状形状，并且通过开口生长结晶金属氧化物作为岛。结晶金属氧化物岛作为岛垂直地、横向地和/或径向地通过开口生长，并进一步生长到掩模上以聚结。
而且，图21示出晶体生长以形成具有较低位错密度的区域。晶体生长在基板的表面上，细长掩模被布置在图21中表示为窗口的细长开口之间。此外，具有较低位错密度的区域被扩大以形成具有较大面积和较低位错密度的刚玉结构的结晶膜。图21所示的结晶膜进一步生长，得到平坦的结晶膜，如图26所示。图26示出结晶膜的透视SEM图像，该结晶膜含有结晶金属氧化物作为主要组分并且外延地横向过生长并聚结成具有良好质量的结晶膜。结晶膜的表面积为1mm2或更大，位错密度小于5×106cm-2。
图22表示膜生长厚度与X射线摇摆曲线(XRC)的半峰全宽(FWHM)的关系。图22清楚地表明，随着晶体生长的发展，结晶膜的结晶性变得更好。
(实施例3)
3-1.第一结晶膜的膜形成
除了以下三个条件，通过与实施例2的条件相同的条件在包括掩膜的PSS上获得厚度为3μm的第一结晶膜，该掩膜为其中顶点在三角形格子中以1μm的规则间隔布置的三棱锥：O2气体的流速维持在100sccm，成膜温度为540℃，且成膜时间为15分钟。而且，在所获得的第一结晶膜的表面上形成不平坦部分。第一结晶膜的不平坦部分包括具有
Figure GDA0003656354530000261
的圆形开口的三角形格子形状的SiO2掩膜。第一相邻开口的边缘与第二相邻开口的边缘之间的距离为5μm。
3-2第二结晶膜的膜形成
除了以下两个条件外，在与3-1形成第一结晶膜的条件相同的条件下获得厚度为24μm的第二结晶膜：成膜温度为520℃，并且成膜时间为2小时。在形成第二结晶膜之后，通过使用显微镜观察第二结晶膜的缔合界面。
图24A示出显微照片作为结果，显微照片该示出了第二结晶膜的透视图，还示出了包括根据本发明主题的实施方式获得的第二结晶膜的层状结构的示意性截面图，并且还示出了外延横向过生长的聚结成为第二结晶膜的显微照片。
图25A、图25B和图25C用(A)、(B)和(C)的相同标识示出图24中所示的位置的截面TEM图像。
图24的位置(A)示出在与第一结晶膜103相邻的位置处的第二结晶膜和具有在图24中以窗口表示的开口的掩模102。图24的位置(B)示出比位置(A)处生长的更多且厚度增加的位置处的第二结晶膜。图24的位置(C)示出了在比位置(B)处生长更多且厚度增加的位置处的第二结晶膜，这表明在掩模上方的第二结晶膜101的缔合界面似乎凹进凹坑中，并且具有良好的结晶度。在示意性截面视图和图24的显微照片中，在掩模的开口上方，观察到凸部。发现第二结晶膜厚度越大，第二结晶膜结晶度越好。
如TEM图像所示，第二结晶膜101含有结晶金属氧化物作为主要组分，并且发现掩膜上方的外延垂直、横向和/或径向过生长和聚结部分具有良好的结晶度。
此外，根据本发明主题的第七个方面，用于制造结晶膜的方法包括：气化金属源以将金属源转化为含金属的原料气体；将含金属的原料气体和含氧的原料气体供应到反应室中到基板上，在该基板上布置不平坦部分；以及将反应气体供应到反应室中到基板上，以在反应气体的气流下在基板上的不平坦部分上生长结晶膜。基板上的不平坦部分可以是凹槽。此外，建议用于制造结晶膜的方法可以包括在基板的表面上形成凹槽作为不平坦部分。
(实施例4)
除了以下六个条件之外，通过与在示例1中形成结晶膜的条件相同的条件获得结晶膜：使用包括具有以1.5mm规则间隔布置的垂直凹槽和横向沟槽的格子形凹槽的m面蓝宝石基板通过激光照射形成，代替使用实施例1的具有1μm的规则间隔的缓冲层的PSS基板；将成膜温度设定为520℃；实施例4的成膜时间为15分钟，从反应气体的供给装置54a中供给的HCl气体的流速为10sccm，由含氧原料气体的供给装置55a供给的O2的气体流速为100sccm。
在实施例4中获得的结晶膜厚度为2μm，如图27A所示，用诺马尔斯基显微镜观察到的，结晶膜是质量良好的结晶膜，没有裂纹。图27A所示的线是m面蓝宝石基板上的格子形凹槽的一部分，并通过结晶膜看到。考虑基板的凹槽抑制结晶膜的裂纹在基板上生长。
(比较例3)
除了以下两个条件之外，通过与在实施例4中形成结晶膜的条件相同的条件获得结晶膜：使用没有沟槽的m面蓝宝石基板；并且将成膜温度设定为540℃。
在比较例3中获得的结晶膜厚度为2.6μm，如图27B所示，用诺马尔斯基显微镜观察到的，结晶膜具有许多裂纹。而且，发现在没有沟槽的m面蓝宝石基板上生长的结晶膜中会出现裂纹，并且在厚度上生长为1μm或以上。
(实施例5)
除了以下六个条件之外，通过与在实施例1中形成结晶膜的条件相同的条件获得结晶膜：使用布置在没有图案的m面蓝宝石基板上的缓冲层；布置包括两个或更多个在m面蓝宝石基板上的缓冲层上的开口的片状SiO2掩模；在缓冲层上形成结晶膜和在缓冲层上形成SiO2掩模；将成膜温度设置为540℃；将成膜时间设定为120分钟；并将O2的气体流速设置为10sccm。
在基板的缓冲层上SiO2掩模的两个或多个开口处生长两个或多个结晶金属氧化物岛。在本实施方式中，两个或多个结晶金属氧化物岛聚结形成结晶金属氧化物的外延横向过生长层，并最终形成结晶膜。
图28A示出了在实施例5中获得的结晶膜的透视SEM图像，并且图28B示出了在实施例5中获得的结晶膜的截面SEM图像。在实施例5中获得的结晶膜厚度为20μm。发现使用上述m面蓝宝石基板以及缓冲层和掩模，容易获得外延横向过生长层的结晶膜。而且，能够获得至少与基板分离的结晶膜。此外，虽然已经参考要素的特定组合说明本发明主题的某些实施方式，但是在不脱离本发明主题的教导的情况下，还可以提供各种其他组合。因此，本发明主题不应被解释为限于本文描述的和附图中图示的特定示例性实施方式，而是还可包含各种所示的实施方式的要素的组合。
在不脱离本发明主题的精神和范围的情况下，考虑到本公开的利益，本领域普通技术人员可以进行许多改变和修改。因此，必须理解的是，所示的实施方式仅是出于示例的目的而提出，并且不应将其视为限制由权利要求限定的本发明主题。因此，权利要求应理解为不仅包括字面上陈述的要素的组合，而且包括用于以基本上相同的方式执行基本上相同的功能以获得基本上相同的结果的所有等同要素。因此，权利要求应理解为包括上面具体说明和描述的内容、概念上等同的内容以及并入本发明主题的基本思想的内容。
根据本发明主题的实施方式的结晶膜能够用于各种装置，包括半导体装置、包括变换器的功率装置、电子装置、光学装置、电源和电力系统。
参考数字说明
a 规则间隔
1 基板
1a 基板1的表面
2a 掩膜
2b 开口
3 结晶膜
4 掩膜层
5 缓冲层
19 雾化CVD设备
20 要在其上形成膜的物体
21 支撑物体的支架
22a 载气供应装置
22b 稀释载气供应装置
23a 载气的流量控制阀
23b 稀释载气的流量控制阀
24 雾发生器
24a 原料溶液
25 容器
25a 水
26 超声换能器
27 成膜室
28 加热器
50 卤化物气相外延(HVPE)设备
52a 加热器
52b 加热器
53a 含卤素的原料气体的供应装置
53b 含金属的原料气体的供应管
54a 反应气体的供应装置
54b 反应气体的供应管
55a 含氧的原料气体的供应装置
55b 含氧的原料气体的供应管
56 基板座
57 金属源
58 保护片
59 气体排放部分
60 结晶膜
60a 结晶膜的第一面
60b 结晶膜的第二面
61a 第一电极
61b 第二电极
70 掩膜部分
71 基板部分
101 第二结晶膜
102 掩膜
103 第一结晶膜
104 基板
550 掩膜
560 蓝宝石基板
1000 半导体装置

Claims (29)

1.一种结晶膜，包括：
作为主要组分的结晶金属氧化物；
所述结晶膜包括刚玉结构、9μm2或更大的表面积和小于5×106cm-2的位错密度。
2.如权利要求1所述的结晶膜，其中：
所述9μm2或更大的表面积包括所述结晶金属氧化物的外延横向过生长层。
3.如权利要求1所述的结晶膜，其中：
所述结晶膜包括在至少垂直于
Figure FDA0003656354520000011
面的方向上生长的所述结晶金属氧化物的外延横向过生长。
4.一种结晶膜，包括：
作为主要组分的结晶金属氧化物；以及
在至少垂直于
Figure FDA0003656354520000012
面的方向上生长的所述结晶金属氧化物的外延横向过生长。
5.如权利要求4所述的结晶膜，其中：
所述结晶金属氧化物包括镓、9μm2或更大的表面积和小于5×106cm-2的位错密度。
6.如权利要求5所述的结晶膜，其中：
所述结晶金属氧化物进一步包括选自铝、铟、铁、铬、钒、钛、铑、镍、钴和铱中的至少一种金属。
7.如权利要求1所述的结晶膜，其中：
所述结晶膜包括掺杂剂。
8.如权利要求5所述的结晶膜，其中：
所述结晶膜包括掺杂剂。
9.一种半导体装置，包括：
如权利要求7所述的结晶膜；
与所述结晶膜电连接的第一电极；以及
与所述结晶膜电连接的第二电极。
10.一种半导体装置，包括：
如权利要求4所述的结晶膜。
11.一种用于制造结晶膜的方法，包括：
经由含金属的原料气体的供应管将含金属的原料气体供应到反应室中到基板上，经由含氧的原料气体的供应管将含氧的原料气体供应到所述反应室中到所述基板上，通过在所述含金属的原料气体的供应管中气化金属源来形成所述含金属的原料气体，所述基板具有刚玉结构，所述基板布置为具有包括至少一个掩膜和至少一个开口的不平坦部分；以及
经由反应气体的供应气体管将反应气体供应到所述反应室中到所述基板上，以在所述反应气体的气流下在所述基板上形成结晶膜，所述反应气体包括选自卤化氢以及含有卤素和氢的组中的至少一种，所述结晶膜具有刚玉结构。
12.如权利要求11所述的方法，其中：
所述反应气体是蚀刻气体。
13.如权利要求11所述的方法，其中：
从含卤素的原料气体的供应装置向所述金属源供应含卤素的原料气体以形成含金属的原料气体，所述含金属的原料气体的供应管连接至所述含卤素的原料气体的供应装置，
从反应气体的供应装置供应所述反应气体，所述反应气体的供应气体管连接至所述反应气体的供应装置。
14.如利要求11所述的方法，其中：
所述不平坦部分的所述至少一个掩膜包括具有所述至少一个开口的片状掩膜，所述片状掩膜包括布置在所述基板的表面上的两个或更多个开口，并且
所述基板上的所述片状掩膜的所述两个或更多个开口规则地布置在所述基板的所述表面上。
15.如权利要求11所述的方法，其中：
所述基板在400℃至700℃的范围内的温度下加热。
16.如权利要求11所述的方法，其中：
所述金属源包括镓源，并且
所述含金属的原料气体包括含镓的原料气体。
17.如权利要求11所述的方法，其中：
所述金属源的气化通过卤化所述金属源来进行。
18.如权利要求11所述的方法，其中：
所述含氧的原料气体包括选自氧(O2)、水(H2O)和氧化亚氮(N2O)中的至少一种。
19.如权利要求11所述的方法，其中：
所述基板包括刚玉结构，并且所述结晶膜包括刚玉结构。
20.如权利要求11所述的方法，其中：
所述基板进一步包括通过在所述基板的至少一个表面上使用雾化化学气相沉积(CVD)方法形成的缓冲层，并且
所述基板上的所述不平坦部分位于所述缓冲层上。
21.如权利要求11所述的方法，其中：
在所述反应气体的气流下形成金属氧化物的所述结晶膜通过使用卤化物气相外延(HVPE)方法来进行。
22.如权利要求11所述的方法，其中：
形成金属氧化物的所述结晶膜以5μm/h或更高的生长速率来进行。
23.如权利要求11所述的方法，其中：
所述不平坦部分的所述至少一个掩膜包括与所述至少一个开口平行布置的两个或更多个细长掩膜，所述至少一个开口位于相邻布置的两个所述细长掩膜之间。
24.如权利要求11所述的方法，其中：
所述不平坦部分的所述至少一个掩膜包括点图案的掩膜，所述点图案的掩膜以大于等于3μm且小于等于100μm的范围内的规则间隔布置。
25.如权利要求11所述的方法，进一步包括：
在作为结晶氧化物的第一结晶膜的所述结晶膜的表面上形成不平坦部分；和
在所述结晶氧化物的所述第一结晶膜的所述表面上的所述不平坦部分上形成第二结晶膜。
26.如权利要求25所述的方法，其中：
所述第一结晶膜被形成为待剥离的牺牲层，使得所述第二结晶膜能够与所述第一结晶膜的所述表面上的所述不平坦部分分离。
27.如权利要求25所述的方法，其中：
在所述第一结晶膜的所述表面上形成所述不平坦部分通过在所述第一结晶膜的所述表面上布置包括两种或更多种金属、金属化合物和/或非金属化合物的至少一个掩膜来进行。
28.如权利要求25所述的方法，其中：
所述第一结晶膜包括结晶氧化镓作为主要组分，或包括镓和一种或多种金属的混合晶体作为主要组分，并且
所述第二结晶膜包括结晶氧化镓作为主要组分，或包括镓和一种或多种金属的混合晶体作为主要组分。
29.如权利要求25所述的方法，
其中所述第一结晶膜包括结晶氧化镓作为主要组分或者包含镓和一种或多种金属的混合晶体作为主要组分，以及
其中所述第二结晶膜包括结晶氧化镓作为主要组分或者包含镓和一种或多种金属的混合晶体作为主要组分。
CN201810948461.XA 2017-08-21 2018-08-20 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法 Active CN109423694B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017158306 2017-08-21
JP2017-158306 2017-08-21
JP2018-050516 2018-03-19
JP2018050516 2018-03-19
JP2018120457 2018-06-26
JP2018-120457 2018-06-26

Publications (2)

Publication Number Publication Date
CN109423694A CN109423694A (zh) 2019-03-05
CN109423694B true CN109423694B (zh) 2022-09-09

Family

ID=65361166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810948461.XA Active CN109423694B (zh) 2017-08-21 2018-08-20 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法

Country Status (3)

Country Link
US (1) US10460934B2 (zh)
JP (2) JP2020001997A (zh)
CN (1) CN109423694B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915591B2 (ja) * 2018-06-13 2021-08-04 信越化学工業株式会社 ＧａＮ積層基板の製造方法
EP3960914A4 (en) 2019-04-24 2022-12-28 NGK Insulators, Ltd. SEMICONDUCTOR FILM
WO2021010238A1 (ja) * 2019-07-12 2021-01-21 株式会社Flosfia 酸化物膜及び半導体装置
WO2021048950A1 (ja) * 2019-09-11 2021-03-18 日本碍子株式会社 半導体膜
JP7453609B2 (ja) 2019-11-19 2024-03-21 株式会社Flosfia 剥離方法および結晶性酸化物膜の製造方法
JPWO2021153609A1 (zh) * 2020-01-27 2021-08-05
US11694894B2 (en) * 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
EP4194592A1 (en) * 2020-08-06 2023-06-14 Shin-Etsu Chemical Co., Ltd. Semiconductor laminate, semiconductor element, and method for producing semiconductor element
CN112359417B (zh) * 2020-09-27 2022-11-01 南京新澳半导体科技有限公司 一种无掩模原位横向外延α相氧化镓薄膜的方法
CN112820632B (zh) * 2021-01-14 2024-01-09 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN113564706B (zh) * 2021-07-02 2024-03-19 南京大学 一种三方晶系的RhO2晶体及其制备方法和应用
KR102546042B1 (ko) * 2021-12-22 2023-06-22 주식회사루미지엔테크 HVPE법에 따른 Ga2O3 결정막 증착방법, 증착장치 및 이를 사용한 Ga2O3 결정막 증착 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759469A (zh) * 2003-03-07 2006-04-12 住友化学株式会社 氮化镓单晶基板及其制造方法
CN105986246A (zh) * 2015-01-29 2016-10-05 Flosfia株式会社 成膜装置和成膜方法
CN106415845A (zh) * 2014-07-22 2017-02-15 Flosfia株式会社 结晶性半导体膜和板状体以及半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343224A (en) 1976-09-30 1978-04-19 Nippon Kokan Kk <Nkk> Fitting structure of pipe body
JPS5397795A (en) 1977-02-08 1978-08-26 Citizen Watch Co Ltd Electrode forming method of piezoelectric vibrator
JPS5397794A (en) 1977-02-08 1978-08-26 Nec Corp Crystal vibrator
JPS5791539A (en) * 1980-11-28 1982-06-07 Fujitsu Ltd Vapor phase epitaxially growing method for magnesia spinel
US20120045661A1 (en) * 2010-08-19 2012-02-23 Raveen Kumaran Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
JP5397794B1 (ja) 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法
JP5397795B1 (ja) 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
JP6067532B2 (ja) 2013-10-10 2017-01-25 株式会社Flosfia 半導体装置
JP2016100593A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP6478020B2 (ja) 2014-11-26 2019-03-06 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP6945119B2 (ja) 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP6422159B2 (ja) 2015-02-25 2018-11-14 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP2019034883A (ja) * 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759469A (zh) * 2003-03-07 2006-04-12 住友化学株式会社 氮化镓单晶基板及其制造方法
CN106415845A (zh) * 2014-07-22 2017-02-15 Flosfia株式会社 结晶性半导体膜和板状体以及半导体装置
CN105986246A (zh) * 2015-01-29 2016-10-05 Flosfia株式会社 成膜装置和成膜方法

Also Published As

Publication number Publication date
JP2020001997A (ja) 2020-01-09
US20190057865A1 (en) 2019-02-21
US10460934B2 (en) 2019-10-29
JP7480937B2 (ja) 2024-05-10
CN109423694A (zh) 2019-03-05
JP2022177039A (ja) 2022-11-30

Similar Documents

Publication Publication Date Title
CN109423694B (zh) 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
CN109423690B (zh) 用于制造结晶膜的方法
CN109423691B (zh) 晶体、结晶膜、包括结晶膜的半导体装置和用于制造结晶膜的方法
JP6945119B2 (ja) 結晶性積層構造体およびその製造方法
CN109423693B (zh) 用于制造结晶膜的方法
JP2016100593A (ja) 結晶性積層構造体
US11488821B2 (en) Film forming method and crystalline multilayer structure
JP2021172555A (ja) 結晶膜の製造方法
US20220189769A1 (en) Crystal film, semiconductor device including crystal film, and method of producing crystal film
WO2023048150A1 (ja) 結晶膜の製造方法および結晶膜
JP7453609B2 (ja) 剥離方法および結晶性酸化物膜の製造方法
US11694894B2 (en) Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
JP7344426B2 (ja) 結晶性積層構造体
US11804519B2 (en) Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
WO2021066156A1 (ja) 結晶性積層構造体および半導体装置
JP2021172554A (ja) 結晶性積層構造体の製造方法
JP2021172552A (ja) 結晶膜
JP2021172553A (ja) 結晶性積層構造体および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Kyoto Japan

Applicant after: FLOSFIA Inc.

Applicant after: NATIONAL INSTITUTE FOR MATERIALS SCIENCE

Applicant after: KYOTO University

Applicant after: SAGA University

Address before: Kyoto Japan

Applicant before: Liuhui Co.,Ltd.

Applicant before: NATIONAL INSTITUTE FOR MATERIALS SCIENCE

Applicant before: KYOTO University

Applicant before: SAGA University

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant