JP7480937B2 - 結晶膜、半導体装置および結晶膜の製造方法 - Google Patents

結晶膜、半導体装置および結晶膜の製造方法 Download PDF

Info

Publication number
JP7480937B2
JP7480937B2 JP2022137373A JP2022137373A JP7480937B2 JP 7480937 B2 JP7480937 B2 JP 7480937B2 JP 2022137373 A JP2022137373 A JP 2022137373A JP 2022137373 A JP2022137373 A JP 2022137373A JP 7480937 B2 JP7480937 B2 JP 7480937B2
Authority
JP
Japan
Prior art keywords
crystal film
film
crystal
substrate
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022137373A
Other languages
English (en)
Other versions
JP2022177039A (ja
Inventor
祐一 大島
静雄 藤田
健太郎 金子
誠 嘉数
克明 河原
孝 四戸
時宜 松田
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of JP2022177039A publication Critical patent/JP2022177039A/ja
Application granted granted Critical
Publication of JP7480937B2 publication Critical patent/JP7480937B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、結晶膜、半導体装置および半導体装置の製造等に有用な結晶膜の製造方法に関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。また、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての幅広い応用も期待されている。特に、酸化ガリウムの中でもコランダム構造を有するα―Ｇａ２Ｏ３等は、非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し（特許文献９等）、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
しかしながら、酸化ガリウムは、最安定相がβガリア構造であるので、特殊な成膜法を用いなければ、準安定相であるコランダム構造の結晶膜を成膜することが困難である。また、コランダム構造を有するα―Ｇａ２Ｏ３は準安定相であり、融液成長によるバルク基板が利用できない。そのため、現状はα―Ｇａ２Ｏ３と同じ結晶構造を有するサファイアを基板として用いている。しかし、α―Ｇａ２Ｏ３とサファイアとは格子不整合度が大きいため、サファイア基板上にヘテロエピタキシャル成長されるα―Ｇａ２Ｏ３の結晶膜は、転位密度が高くなる傾向がある。また、コランダム構造の結晶膜に限らず、成膜レートや結晶品質の向上、クラックや異常成長の抑制、ツイン抑制、反りによる基板の割れ等においてもまだまだ課題が数多く存在している。このような状況下、現在、コランダム構造を有する結晶性半導体の成膜について、いくつか検討がなされている。
特許文献１には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストＣＶＤ法により、酸化物結晶薄膜を製造する方法が記載されている。特許文献２～４には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。また、特許文献５～７のように、ＥＬＯ基板やボイド形成を用いて、ミストＣＶＤによる成膜も検討されている。しかしながら、いずれの方法も成膜レートにおいてまだまだ満足のいくものではなく、成膜レートに優れた成膜方法が待ち望まれていた。
特許文献８には、少なくとも、ガリウム原料と酸素原料とを用いて、ハライド気相成長法（ＨＶＰＥ法）により、コランダム構造を有する酸化ガリウムを成膜することが記載されている。しかしながら、α―Ｇａ２Ｏ３は準安定相であるので、β―Ｇａ２Ｏ３のように成膜することが困難であり、工業的にはまだまだ多くの課題があった。
なお、特許文献１～８はいずれも本出願人らによる特許または特許出願に関する公報であり、現在も検討が進められている。
特許第５３９７７９４号 特許第５３４３２２４号 特許第５３９７７９５号 特開２０１４－７２５３３号公報 特開２０１６－１００５９２号公報 特開２０１６－９８１６６号公報 特開２０１６－１００５９３号公報 特開２０１６－１５５７１４号公報 国際公開第２０１４／０５０７９３号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月
本発明は、高品質な結晶膜を工業的有利に得ることのできる製造方法を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、金属を含む金属源をガス化して金属含有原料ガスとし、ついで、前記金属含有原料ガスと、酸素含有原料ガスとを反応室内の加熱された基板上に供給して成膜する結晶膜の製造方法において、前記基板が、表面に凹部または凸部からなる凹凸部が形成されており、反応性ガスを前記基板上に供給し、前記成膜を、前記反応性ガスの流通下で行うと、驚くべきことに、準安定相の結晶膜であっても、高い成膜レートを維持しつつ、クラック等が生じることなく、高品質な結晶性金属酸化膜を結晶成長することができることを知見し、このような方法によれば、上記した従来の問題を一挙に解決できることを見出した。
また、本発明者らは、実施形態の一つとして、結晶性金属酸化物を主成分として含み、コランダム構造を有する結晶膜であって、今まで単にＥＬＯ結晶成長だけでは作製困難であった表面積９μｍ２以上の高範囲にわたり転位密度が５×１０６ｃｍ－２よりも低い結晶膜を得ることができることを見出した。さらに、結晶膜の製造方法の実施形態の一つとして、ＨＶＰＥによる成膜方法を提案する。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
［１］ 金属源をガス化して金属含有原料ガスとし、ついで、前記金属含有原料ガスと、酸素含有原料ガスとを反応室内の基板上に供給することにより金属酸化物の結晶膜を成膜する結晶膜の製造方法であって、前記基板が、表面に凹部または凸部からなる凹凸部が形成されており、反応性ガスを前記基板上に供給し、前記成膜を、前記反応性ガスの流通下で行うことを特徴とする結晶膜の製造方法。
［２］ 前記反応性ガスがエッチングガスである前記［１］記載の製造方法。
［３］ 前記反応性ガスがハロゲン化水素、ハロゲンおよび水素からなる群から選ばれる１種または２種以上を含む前記［１］または［２］に記載の製造方法。
［４］ 前記反応性ガスがハロゲン化水素を含む前記［１］～［３］のいずれかに記載の製造方法。
［５］ 前記基板がＰＳＳ基板である前記［１］～［４］のいずれかに記載の製造方法。
［６］ 前記基板が加熱されている前記［１］～［５］のいずれかに記載の製造方法。
［７］ 成膜温度が４００℃～７００℃である前記［１］～［６］のいずれかに記載の製造方法。
［８］ 前記金属源がガリウム源であり、前記金属含有原料ガスが、ガリウム含有原料ガスである前記［１］～［７］のいずれかに記載の製造方法。
［９］ 前記のガス化を、金属源をハロゲン化することにより行う前記［１］～［８］のいずれかに記載の製造方法。
［１０］ 前記酸素含有原料ガスが、Ｏ２、Ｈ２ＯおよびＮ２Ｏからなる群から選ばれる１種または２種以上のガスを含む前記［１］～［９］のいずれかに記載の製造方法。
［１１］ 前記基板がコランダム構造を含み、前記結晶膜がコランダム構造を有する結晶成長膜である前記［１］～［１０］のいずれかに記載の製造方法。
［１２］ 前記基板が、表面にバッファ層を有しており、前記バッファ層がミストＣＶＤ法により形成されている前記［１］～［１１］のいずれかに記載の製造方法。
［１３］ 結晶膜の成膜を、ＨＶＰＥ法で行う前記［１］～［１２］のいずれかに記載の製造方法。
［１４］ 結晶膜の成膜を、５μｍ／ｈ以上の成長速度で結晶成長させることにより行う前記［１］～［１３］のいずれかに記載の製造方法。
［１５］ 前記凹凸部が、前記基板上に直接または他の層を介してマスクを規則的に配列してなる開口部と、該マスクとから形成されている前記［１］～［１４］のいずれかに記載の製造方法。
［１６］ 前記マスクの開口同士の間隔が３μｍ以上１００μｍ以下の範囲内である前記［１５］記載の製造方法。
［１７］ 表面の一部または全部に凹部または凸部からなる凹凸部が形成されており、かつコランダム構造を有する結晶物を主成分として含む基板上に、該基板とは異なる主成分の第１の結晶膜を成膜する工程、第１の結晶膜表面の一部または全部に凹部または凸部からなる凹凸部を形成する工程、および該凹凸部が形成されている第１の結晶膜表面上に、第１の結晶膜と同一または異なる主成分を含む第２の結晶膜を成膜する工程を含むことを特徴とする結晶膜の製造方法。
［１８］ 前記の第１の結晶膜表面の凹凸部を、第１の結晶膜を剥離犠牲層として、第１の結晶膜と第２の結晶膜とが剥離可能となるように形成する前記［１７］記載の製造方法。
［１９］ 前記の第１の結晶膜表面の凹凸部の形成を、第１の結晶膜表面に任意の形状を有する複数の金属、金属化合物または非金属化合物を配列することにより行う前記［１７］または［１８］に記載の製造方法。
［２０］ 表面の一部または全部に凹部または凸部からなる凹凸部が形成されている結晶性酸化ガリウムまたはその混晶を主成分として含む第１の結晶膜上に、結晶性酸化ガリウムまたはその混晶を主成分として含む第２の結晶膜を成膜することを特徴とする製造方法。
［２１］ 前記の第１の結晶膜表面の凹凸部を、第１の結晶膜を剥離犠牲層として、第１の結晶膜と第２の結晶膜とが剥離可能となるように形成する前記［２０］記載の製造方法。
［２２］ 前記の第１の結晶膜表面の凹凸部の形成を、第１の結晶膜表面に任意の形状を有する複数の金属、金属化合物または非金属化合物を配列することにより行う前記［２０］または［２１］に記載の製造方法。
［２３］ 基板上に結晶性酸化ガリウムまたはその混晶を主成分として含む剥離犠牲層を形成し、ついで、該剥離犠牲層上に、結晶性酸化ガリウムまたはその混晶を主成分として含む結晶膜を成膜することを特徴とする結晶膜の製造方法。
［２４］ 前記の剥離犠牲層の形成を、基板上に結晶性酸化ガリウムまたはその混晶を主成分として含む第１の結晶膜を成膜し、ついで、第１の結晶膜表面の一部または全部に凹部または凸部からなる凹凸部を形成して行う前記［２３］記載の製造方法。
［２５］ 前記の第１の結晶膜表面の凹凸部の形成を、第１の結晶膜表面に任意の形状を有する複数の金属、金属化合物または非金属化合物を配列することにより行う前記［２４］記載の製造方法。
［２６］ 結晶性金属酸化物を主成分として含み、コランダム構造を有する結晶膜であって、転位密度が５×１０６ｃｍ－２よりも低く、表面積が９μｍ２以上であることを特徴とする結晶膜。
［２７］ 結晶性金属酸化物が少なくともガリウムを含む、前記［２６］に記載の結晶膜。
［２８］ 結晶性金属酸化物を主成分として含み、コランダム構造を有する結晶膜であって、横方向結晶成長層を含む表面積が９μｍ２以上の結晶膜であることを特徴とする結晶膜。
［２９］ 前記表面積が１ｍｍ２以上の結晶膜である前記［２８］記載の結晶膜。
［３０］ 結晶性金属酸化物を主成分として含み、コランダム構造を有する結晶膜であって、（１０－１４）面に垂直な方向に結晶成長している横方向結晶成長を含むことを特徴とする結晶膜。
［３１］ 前記［２６］～［３０］のいずれかに記載の結晶膜を含む半導体装置。
［３２］ 前記結晶膜は半導体膜であって、
さらに、前記半導体膜と電気的に接続される第１の電極と第２の電極とを有する、前記［３１］記載の半導体装置。
［３３］ 前記［３１］または［３２］に記載の結晶膜を含む半導体装置。
［３４］ 結晶膜は半導体膜であって、
さらに、半導体膜と電気的に接続される第１の電極と第２の電極とを有する、前記［３３］に記載の半導体装置。
本発明の製造方法によれば、高品質な結晶膜を工業的有利に得ることができる。
本発明において好適に用いられるハライド気相成長（ＨＶＰＥ）装置を説明する図である。 本発明において好適に用いられる基板の表面上に形成された凹凸部の一態様を示す模式図である。 本発明において好適に用いられる基板の表面上に形成された凹凸部の表面を模式的に示す図である。 本発明において好適に用いられる基板の表面上に形成された凹凸部の一態様を示す模式図である。 本発明において好適に用いられる基板の表面上に形成された凹凸部の表面を模式的に示す図である。 本発明において好適に用いられる基板の表面上に形成された凹凸部の一態様を示す模式図である。（ａ）は凹凸部の模式的斜視図であり、（ｂ）は凹凸部の模式的表面図である。 本発明において好適に用いられる基板の表面上に形成された凹凸部の一態様を示す模式図である。（ａ）は凹凸部の模式的斜視図であり、（ｂ）は凹凸部の模式的表面図である。 実施例で用いたミストＣＶＤ装置を説明する図である。 実施例におけるφスキャンＸＲＤ測定結果を示す図である。 実施例における、基板上に形成された結晶膜の表面ＳＥＭ像を示す図である。 本発明の好適な結晶膜を模式的に示す図である。 本発明の好適な膜を半導体層として用いた半導体装置を実施形態として模式的に示す図であり、（ａ）は模式的上面図であり、（ｂ）は、模式的側面図である。 本発明で好適に用いられるマスク付き基板を模式的に示す図である。 図１３に示されるマスク付き基板上にα－Ｇａ２Ｏ３膜を結晶成長させた顕微鏡写真である。 参考例において、ドット状の開口を有するシート状のマスク付き基板上にα－Ｇａ２Ｏ３膜を結晶成長させたときの顕微鏡写真を示す。（ａ）は上面からの写真であり、（ｂ）は斜め上方からの写真である。 参考例において、ドット状の開口を有するシート状のマスク付き基板上のα－Ｇａ２Ｏ３膜の結晶成長を進めたときの顕微鏡写真を示す図である。 参考例において、複数の開口を有するシート状のＳｉＯ２マスク付きの基板を用いて結晶成長させた場合の態様と、複数の細長い形状のＴｉＯ２マスクを基板上に配置して、その上に結晶成長させた場合の態様とを示す顕微鏡写真である。 参考例において、成長レートが、それぞれ１２μｍ／ｈ、７μｍ／ｈおよび５μｍ／ｈである場合の結晶成長の態様を示す顕微鏡写真である。 参考例において、成長温度が、それぞれ５４０℃、５００℃および４６０℃である場合の結晶成長の態様を示す顕微鏡写真である。 参考例において、ドット状の開口を有するシート状のマスク付き基板上のα－Ｇａ２Ｏ３膜の結晶成長の進行を説明する図である。 参考例において、転位密度が５×１０６ｃｍ－２以下である領域の形成について説明する図である。 膜の成長量とＸ線ロッキングカーブ法による半値全幅（ＸＲＣ－ＦＷＨＭ）との関係を示す。 参考例で用いたＨＶＰＥ装置の模式図を示す。 実施例で得られた第２の結晶膜を含む積層体の模式的断面図を示し、さらに、実施例で得られた第２の結晶膜の会合界面を観察した結果（顕微鏡写真）を示す図である。 実施例で得られた第２の結晶膜の図２４中に示される任意の箇所（Ａ）～（Ｃ）における断面ＴＥＭ像を示す図である。 参考例におけるＥＬＯ成長した平坦なα－Ｇａ２Ｏ３膜のＳＥＭ写真（鳥瞰図）を示す。 実施例および比較例におけるノマルスキー顕微鏡観察結果を示す図である。 実施例におけるＳＥＭ観察結果（鳥瞰図と断面図）を示す図である。
本発明の製造方法の実施形態の一つとして、金属を含む金属源をガス化して金属含有原料ガスとし、ついで、前記金属含有原料ガスと、酸素含有原料ガスとを反応室内の基板上に供給して成膜する際に、前記基板として、表面に凹部または凸部からなる凹凸部が形成されている基板を用いて、反応性ガスを前記基板上に供給し、前記成膜を、前記反応性ガスの流通下で行うことを特長とする。
（金属源）
前記金属源は、金属を含んでおり、ガス化が可能なものであれば、特に限定されず、金属単体であってもよいし、金属化合物であってもよい。前記金属としては、例えば、ガリウム、アルミニウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属等が挙げられる。本発明においては、前記金属が、ガリウム、アルミニウムおよびインジウムから選ばれる１種または２種以上の金属であるのが好ましく、ガリウムであるのがより好ましく、前記金属源が、ガリウム単体であるのが最も好ましい。また、前記金属源は、気体であってもよいし、液体であってもよいし、固体であってもよいが、本発明においては、例えば、前記金属としてガリウムを用いる場合には、前記金属源が液体であるのが好ましい。
前記ガス化の手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。本発明においては、前記ガス化の手段が、前記金属源をハロゲン化することにより行われるのが好ましい。前記ハロゲン化に用いるハロゲン化剤は、前記金属源をハロゲン化できさえすれば、特に限定されず、公知のハロゲン化剤であってよい。前記ハロゲン化剤としては、例えば、ハロゲンまたはハロゲン化水素等が挙げられる。前記ハロゲンとしては、例えば、フッ素、塩素、臭素、またはヨウ素等が挙げられる。また、前記ハロゲン化水素としては、例えば、フッ化水素、塩化水素、臭化水素、ヨウ化水素等が挙げられる。本発明においては、前記ハロゲン化に、ハロゲン化水素を用いるのが好ましく、塩化水素を用いるのがより好ましい。本発明においては、前記ガス化を、前記金属源に、ハロゲン化剤として、ハロゲンまたはハロゲン化水素を供給して、前記金属源とハロゲンまたはハロゲン化水素とをハロゲン化金属の気化温度以上で反応させてハロゲン化金属とすることにより行うのが好ましい。前記ハロゲン化反応温度は、特に限定されないが、本発明においては、例えば、前記金属源がガリウムであり、前記ハロゲン化剤が、ＨＣｌである場合には、９００℃以下が好ましく、７００℃以下がより好ましく、４００℃～７００℃であるのが最も好ましい。前記金属含有原料ガスは、前記金属源の金属を含むガスであれば、特に限定されない。前記金属含有原料ガスとしては、例えば、前記金属のハロゲン化物（フッ化物、塩化物、臭化物、ヨウ化物など）等が挙げられる。
本発明の実施形態においては、金属を含む金属源をガス化して金属含有原料ガスとした後、前記金属含有原料ガスと、前記酸素含有原料ガスとを、前記反応室内の基板上に供給する。また、本発明においては、反応性ガスを前記基板上に供給する。前記酸素含有原料ガスとしては、例えば、Ｏ２ガス、ＣＯ２ガス、ＮＯガス、ＮＯ２ガス、Ｎ２Ｏガス、Ｈ２ＯガスまたはＯ３ガスから選ばれる１種または２種以上のガスである。本発明においては、前記酸素含有原料ガスが、Ｏ２、Ｈ２ＯおよびＮ２Ｏからなる群から選ばれる１種または２種以上のガスであるのが好ましく、Ｏ２を含むのがより好ましい。前記反応性ガスは、通常、金属含有原料ガスおよび酸素含有原料ガスとは異なる反応性のガスであり、不活性ガスは含まれない。前記反応性ガスとしては、特に限定されないが、例えば、エッチングガス等が挙げられる。前記エッチングガスは、本発明の目的を阻害しない限り、特に限定されず、公知のエッチングガスであってよい。本発明においては、前記反応性ガスが、ハロゲンガス（例えば、フッ素ガス、塩素ガス、臭素ガスまたはヨウ素ガス等）、ハロゲン化水素ガス（例えば、フッ酸ガス、塩酸ガス、臭化水素ガス、ヨウ化水素ガス等）、水素ガスまたはこれら２種以上の混合ガス等であるのが好ましく、ハロゲン化水素ガスを含むのが好ましく、塩化水素を含むのが最も好ましい。なお、前記金属含有原料ガス、前記酸素含有原料ガス、前記反応性ガスは、キャリアガスを含んでいてもよい。前記キャリアガスとしては、例えば、窒素やアルゴン等の不活性ガス等が挙げられる。また、前記金属含有原料ガスの分圧は特に限定されないが、本発明においては、０．５Ｐａ～１ｋＰａであるのが好ましく、５Ｐａ～０．５ｋＰａであるのがより好ましい。前記酸素含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の０．５倍～１００倍であるのが好ましく、１倍～２０倍であるのがより好ましい。前記反応性ガスの分圧も、特に限定されないが、本発明の実施形態においては、前記金属含有原料ガスの分圧の０．１倍～５倍であるのが好ましく、０．２倍～３倍であるのがより好ましい。
本発明の実施形態においては、さらに、ドーパント含有原料ガスを前記基板に供給するのも好ましい。前記ドーパント含有原料ガスは、ドーパントを含んでいれば、特に限定されない。前記ドーパントも、特に限定されないが、本発明においては、前記ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム、ニオブおよびスズから選ばれる１種または２種以上の元素を含むのが好ましく、ゲルマニウム、ケイ素、またはスズを含むのがより好ましく、ゲルマニウムを含むのが最も好ましい。このようにドーパント含有原料ガスを用いることにより、得られる膜の導電率を容易に制御することができる。前記ドーパント含有原料ガスは、前記ドーパントを化合物（例えば、ハロゲン化物、酸化物等）の形態で有するのが好ましく、ハロゲン化物の形態で有するのがより好ましい。前記ドーパント含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の１×１０－７倍～０．１倍であるのが好ましく、２．５×１０－６倍～７．５×１０－２倍であるのがより好ましい。なお、本発明においては、前記ドーパント含有原料ガスを、前記反応性ガスとともに前記基板上に供給するのが好ましい。
（基板）
前記基板は、板状であって、表面に凹部または凸部からなる凹凸部が形成されており、前記結晶膜を支持することができるものであれば、特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。本発明の実施形態においては、前記基板が、結晶基板であるのが好ましい。
（結晶基板）
前記結晶基板は、結晶物を主成分として含む基板であれば特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、コランダム構造を有する結晶物を主成分として含む基板、またはβ－ガリア構造を有する結晶物を主成分として含む基板、六方晶構造を有する基板などが挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を５０％以上含むものをいい、好ましくは７０％以上含むものであり、より好ましくは９０％以上含むものである。
前記コランダム構造を有する結晶物を主成分として含む基板としては、例えば、サファイア基板、α型酸化ガリウム基板などが挙げられる。前記β－ガリア構造を有する結晶物を主成分として含む基板としては、例えば、β－Ｇａ２Ｏ３基板、またはβ－Ｇａ２Ｏ３とＡｌ２Ｏ３とを含む混晶体基板などが挙げられる。なお、β－Ｇａ２Ｏ３とＡｌ２Ｏ３とを含む混晶体基板としては、例えば、Ａｌ２Ｏ３が原子比で０％より多くかつ６０％以下含まれる混晶体基板などが好適な例として挙げられる。また、前記六方晶構造を有する基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。その他の結晶基板の例示としては、例えば、Ｓｉ基板などが挙げられる。
本発明の実施形態においては、前記結晶基板が、サファイア基板であるのが好ましい。前記サファイア基板としては、例えば、ｃ面サファイア基板、ｍ面サファイア基板、ａ面サファイア基板などが挙げられる。また、前記サファイア基板はオフ角を有していてもよい。前記オフ角は、特に限定されないが、好ましくは０°～１５°である。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、５０～２０００μｍであり、より好ましくは２００～８００μｍである。
また、本発明の実施形態の一つにおいては、前記基板が、表面に凹部または凸部からなる凹凸部が形成されているので、より効率的に、より高品質な前記結晶膜を得ることができる。前記凹凸部は、凸部または凹部からなるものであれば特に限定されず、凸部からなる凹凸部であってもよいし、凹部からなる凹凸部であってもよいし、凸部および凹部からなる凹凸部であってもよい。また、前記凹凸部は、規則的な凸部または凹部から形成されていてもよいし、不規則な凸部または凹部から形成されていてもよい。本発明においては、前記凹凸部が周期的に形成されているのが好ましく、周期的かつ規則的にパターン化されているのがより好ましい。前記凹凸部の形状としては、特に限定されず、例えば、ストライプ状、ドット状、メッシュ状またはランダム状などが挙げられるが、本発明においては、ドット状またはストライプ状が好ましく、ドット状がより好ましい。また、凹凸部が周期的かつ規則的にパターン化されている場合には、前記凹凸部のパターン形状が、三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形状、円状、楕円状などの形状であるのが好ましい。なお、ドット状に凹凸部を形成する場合には、ドットの格子形状を、例えば正方格子、斜方格子、三角格子、六角格子などの格子形状にするのが好ましく、三角格子の格子形状にするのがより好ましい。前記凹凸部の凹部または凸部の断面形状としては、特に限定されないが、例えば、コの字型、Ｕ字型、逆Ｕ字型、波型、または三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形等が挙げられる。
前記凸部の構成材料は、特に限定されず、公知の材料であってよい。絶縁体材料であってもよいし、導電体材料であってもよいし、半導体材料であってもよい。また、前記構成材料は、非晶であってもよいし、単結晶であってもよいし、多結晶であってもよい。前記凸部の構成材料としては、例えば、Ｓｉ、Ｇｅ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｓｎ等の酸化物、窒化物または炭化物、カーボン、ダイヤモンド、金属、これらの混合物などが挙げられる。より具体的には、ＳｉＯ２、ＳｉＮまたは多結晶シリコンを主成分として含むＳｉ含有化合物、前記結晶性酸化物半導体の結晶成長温度よりも高い融点を有する金属（例えば、白金、金、銀、パラジウム、ロジウム、イリジウム、ルテニウムなどの貴金属等）などが挙げられる。なお、前記構成材料の含有量は、凸部中、組成比で、５０％以上が好ましく、７０％以上がより好ましく、９０％以上が最も好ましい。
前記凸部の形成手段としては、公知の手段であってよく、例えば、フォトリソグラフィー、電子ビームリソグラフィー、レーザーパターニング、その後のエッチング（例えばドライエッチングまたはウェットエッチング等）などの公知のパターニング加工手段などが挙げられる。本発明においては、前記凸部がストライプ状またはドット状であるのが好ましく、ドット状であるのがより好ましい。また、本発明においては、前記結晶基板が、ＰＳＳ（Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）基板であるのも好ましい。前記ＰＳＳ基板のパターン形状は、特に限定されず、公知のパターン形状であってよい。前記パターン形状としては、例えば、円錐形、釣鐘形、ドーム形、半球形、正方形または三角形のピラミッド形等が挙げられるが、本発明においては、前記パターン形状が、円錐形であるのが好ましい。また、前記パターン形状のピッチ間隔も、特に限定されないが、本発明においては、５μｍ以下であるのが好ましく、１μｍ～３μｍであるのがより好ましい。
前記凹部は、特に限定されないが、上記凸部の構成材料と同様のものであってよいし、基板であってもよい。本発明においては、前記凹部が基板の表面上に設けられた空隙層であるのが好ましい。前記凹部の形成手段としては、前記の凸部の形成手段と同様の手段を用いることができる。前記空隙層は、公知の溝加工手段により、基板に溝を設けることで、前記基板の表面上に形成することができる。空隙層の溝幅、溝深さ、テラス幅等は、本発明の目的を阻害しない限り、特に限定されず、適宜に設定することができる。また、空隙層には、空気が含まれていてもよいし、不活性ガス等が含まれていてもよい。
以下、本発明の実施形態の一つにおける基板の好ましい態様を、図面を用いて説明する。
図２は、本発明の実施形態における基板の表面上に設けられたドット状の凹凸部の一態様を示す。図２の凹凸部は、基板本体１と、基板の表面１ａに設けられた複数の凸部２ａとから形成されている。図３は、天頂方向から見た図２に示す凹凸部の表面を示している。図２および図３からわかるように、前記凹凸部は、基板の表面１ａの三角格子上に、円錐状の凸部２ａが形成された構成となっている。前記凸部２ａは、フォトリソグラフィー等の公知の加工手段により形成することができる。なお、前記三角格子の格子点は、それぞれ一定の周期ａの間隔ごとに設けられている。周期ａは、特に限定されないが、本発明においては、０．５μｍ～１０μｍであるのが好ましく、１μｍ～５μｍであるのがより好ましく、１μｍ～３μｍであるのが最も好ましい。ここで、周期ａは、隣接する凸部２ａにおける高さのピーク位置（すなわち格子点）間の距離をいう。
図４は、本発明の実施形態における基板の表面上に設けられたドット状の凹凸部の一態様を示し、図２とは別の態様を示している。図４の凹凸部は、基板本体１と、基板の表面１ａ上に設けられた凸部２ａとから形成されている。図５は、天頂方向から見た図４に示す凹凸部の表面を示している。図４および図５からわかるように、前記凹凸部は、基板の表面１ａの三角格子上に、三角錐状の凸部２ａが形成された構成となっている。前記凸部２ａは、フォトリソグラフィー等の公知の加工手段により形成することができる。なお、前記三角格子の格子点は、それぞれ一定の周期ａの間隔ごとに設けられている。周期ａは、特に限定されないが、本発明においては、０．５μｍ～１０μｍであるのが好ましく、１μｍ～５μｍであるのがより好ましく、１μｍ～３μｍであるのが最も好ましい。
図６（ａ）は、本発明の実施形態における基板の表面上に設けられた凹凸部の一態様を示し、図６（ｂ）は、図６（ａ）に示す凹凸部の表面を模式的に示している。図６の凹凸部は、基板本体１と、基板の表面１ａ上に設けられた三角形のパターン形状を有する凸部２ａとから形成されている。なお、凸部２ａは、前記基板の材料またはＳｉＯ２等のシリコン含有化合物からなり、フォトリソグラフィー等の公知の手段を用いて形成することができる。なお、前記三角形のパターン形状の交点間の周期ａは、特に限定されないが、本発明の実施形態においては、０．５μｍ～１０μｍであるのが好ましく、１μｍ～５μｍであるのがより好ましい。
図７（ａ）は、図６（ａ）と同様、本発明の実施形態における基板の表面上に設けられた凹凸部の一態様を示し、図７（ｂ）は、図７（ａ）に示す凹凸部の表面を模式的に示している。図７（ａ）の凹凸部は、基板本体１と三角形のパターン形状を有する空隙層とから形成されている。なお、凹部２ｂは、例えばレーザーダイシング等の公知の溝加工手段により形成することができる。なお、前記三角形のパターン形状の交点間の周期ａは、特に限定されないが、本発明においては、０．５μｍ～１０μｍであるのが好ましく、１μｍ～５μｍであるのがより好ましい。
凹凸部の凸部の幅および高さ、凹部の幅および深さ、間隔などが特に限定されないが、本発明の実施形態においては、それぞれが例えば約１０ｎｍ～約１ｍｍの範囲内であり、好ましくは約１０ｎｍ～約３００μｍであり、より好ましくは約１０ｎｍ～約１μｍであり、最も好ましくは約１００ｎｍ～約１μｍである。なお、前記凹凸部は、前記基板上に直接形成されていてもよいし、他の層を介して設けられていてもよい。
本発明の実施形態においては、前記基板上に応力緩和層等を含むバッファ層を設けてもよく、バッファ層を設ける場合には、バッファ層上でも前記凹凸部を形成してもよい。また、本発明の実施形態においては、前記基板が、表面の一部または全部に、バッファ層を有しているのが好ましい。前記バッファ層の形成手段は、特に限定されず、公知の手段であってよい。前記形成手段としては、例えば、スプレー法、ミストＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＭＯＣＶＤ法、スパッタリング法等が挙げられる。本発明においては、前記バッファ層が、ミストＣＶＤ法により形成されているのが、前記バッファ層上に形成される前記結晶膜の膜質をより優れたものとでき、特に、チルト等の結晶欠陥を抑制できるため、好ましい。以下、前記バッファ層をミストＣＶＤ法により形成する好適な態様を、より詳細に説明する。
前記バッファ層は、好適には、例えば、原料溶液を霧化または液滴化し（霧化・液滴化工程）、得られたミストまたは液滴をキャリアガスを用いて前記基板まで搬送し（搬送工程）、ついで、前記基板の表面の一部または全部で、前記ミストまたは前記液滴を熱反応させる（バッファ層形成工程）ことにより形成することができる。
（霧化・液滴化工程）
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明の前記実施形態においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは０．１～１０μｍである。
（原料溶液）
前記原料溶液は、ミストＣＶＤにより、前記バッファ層が得られる溶液であれば特に限定されない。前記原料溶液としては、例えば、霧化用金属の有機金属錯体（例えばアセチルアセトナート錯体等）やハロゲン化物（例えばフッ化物、塩化物、臭化物またはヨウ化物等）の水溶液などが挙げられる。前記霧化用金属は、特に限定されず、このような霧化用金属としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属等が挙げられる。本発明においては、前記霧化用金属が、ガリウム、インジウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液中の霧化用金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、０．００１モル％～５０モル％であり、より好ましくは０．０１モル％～５０モル％である。
また、原料溶液には、ドーパントが含まれているのも好ましい。原料溶液にドーパントを含ませることにより、イオン注入等を行わずに、結晶構造を壊すことなく、バッファ層の導電性を容易に制御することができる。本発明においては、前記ドーパントがスズ、ゲルマニウム、またはケイ素であるのが好ましく、スズ、またはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。前記ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよいし、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。本発明においては、ドーパントの濃度が１×１０２０／ｃｍ３以下であるのが好ましく、５×１０１９／ｃｍ３以下であるのがより好ましい。
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましく、水であるのが最も好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。
（搬送工程）
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスは、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（バッファ層形成工程）
バッファ層形成工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基板上に、前記バッファ層を形成する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、４００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、バッファ層の厚みは、形成時間を調整することにより、設定することができる。
上記のようにして、前記基板上の表面の一部または全部に、バッファ層を形成した後、該バッファ層上に、上記した本発明の成膜方法により、前記結晶膜を成膜することにより、前記結晶膜におけるチルト等の欠陥をより低減することができ、膜質をより優れたものとすることができる。
また、前記バッファ層は、特に限定されないが、本発明においては、金属酸化物を主成分として含んでいるのが好ましい。前記金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属を含む金属酸化物などが挙げられる。発明においては、前記金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有するのが好ましく、少なくともインジウムまたは／およびガリウムを含んでいるのがより好ましく、少なくともガリウムを含んでいるのが最も好ましい。本発明の成膜方法の実施形態の一つとして、バッファ層が金属酸化物を主成分として含み、バッファ層が含む金属酸化物がガリウムと、ガリウムよりも少ない量のアルミニウムを含んでいてもよい。ガリウムよりも少ない量のアルミニウムを含むバッファ層を用いることで、結晶成長を良好なものにするだけでなく、さらに、良好な高温成長も実現することができる。また、本発明の成膜方法の実施形態の一つとして、バッファ層が超格子構造を含んでいてもよい。超格子構造を含むバッファ層を用いることで、良好な結晶成長を実現するだけでなく、結晶成長時の反り等を抑制することもより容易になる。なお、本発明において、「主成分」とは、前記金属酸化物が、原子比で、前記バッファ層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。前記結晶性酸化物半導体の結晶構造は、特に限定されないが、本発明においては、コランダム構造またはβガリア構造であるのが好ましく、コランダム構造であるのがより好ましい。また、前記結晶膜と前記バッファ層とは、本発明の目的を阻害しない限り、それぞれ互いに主成分が同一であってもよいし、異なっていてもよいが、本発明においては、同一であるのが好ましい。
本発明の前記実施形態においては、前記バッファ層が設けられていてもよい前記基板上に金属含有原料ガス、酸素含有原料ガス、反応性ガスおよび所望によりドーパント含有原料ガスを供給し、反応性ガスの流通下で成膜する。本発明においては、前記成膜が、加熱されている基板上で行われるのが好ましい。前記成膜温度は、本発明の目的を阻害しない限り、特に限定されないが、９００℃以下が好ましく、７００℃以下がより好ましく、４００℃～７００℃であるのが最も好ましい。また、前記成膜は、本発明の目的を阻害しない限り、真空下、非真空下、還元ガス雰囲気下、不活性ガス雰囲気下および酸化ガス雰囲気下のいずれの雰囲気下で行われてもよく、また、常圧下、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明の前記実施形態においては、常圧下または大気圧下で行われるのが好ましい。なお、膜厚は成膜時間を調整することにより、設定することができる。
前記結晶膜は、通常、結晶性金属酸化物を主成分として含む。前記結晶性金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属を含む金属酸化物などが挙げられる。本発明においては、前記結晶性金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有するのが好ましく、少なくともインジウムまたは／およびガリウムを含んでいるのがより好ましく、結晶性酸化ガリウムまたはその混晶であるのが最も好ましい。なお、本発明の実施形態において、「主成分」とは、前記結晶性金属酸化物が、原子比で、前記結晶膜の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。前記結晶性金属酸化物の結晶構造は、特に限定されないが、本発明においては、コランダム構造またはβガリア構造であるのが好ましく、コランダム構造であるのがより好ましく、前記結晶膜が、コランダム構造を有する結晶成長膜であるのが最も好ましい。本発明の実施形態においては、前記基板として、コランダム構造を含む基板を用いて、前記成膜を行うことにより、コランダム構造を有する結晶成長膜を得ることができる。前記結晶性金属酸化物は、単結晶であってもよいし、多結晶であってもよいが、本発明の実施形態においては、単結晶であるのが好ましい。また、前記結晶膜の膜厚は、特に限定されないが、３μｍ以上であるのが好ましく、１０μｍ以上であるのがより好ましく、２０μｍ以上であるのが最も好ましい。
また、本発明においては、表面の一部または全部に凹部または凸部からなる凹凸部が形成されており、かつコランダム構造を有する結晶物を主成分として含む基板上に、第１の結晶膜を成膜する工程、第１の結晶膜表面の一部または全部に凹部または凸部からなる凹凸部を形成する工程、および該凹凸部が形成されている第１の結晶膜表面上に、第２の結晶膜を成膜する工程を少なくとも含む結晶膜の製造方法が好ましく、このような好ましい製造方法も本発明に含まれる。
前記基板における「表面の一部または全部に凹部または凸部からなる凹凸部」は、前記した凹凸部と同様であってよく、かかる形成手段も、パターン化されたマスクまたは溝などを設ける公知の手段であってよく、前記した凸部の形成手段または凹部の形成手段と同様であってよい。また、前記基板における「コランダム構造を有する結晶物を主成分として含む基板」についても、前記したコランダム構造を有する結晶物を主成分として含む基板と同様であってよい。また、「第１の結晶膜」は、特に限定されないが、コランダム構造を有するのが好ましく、また、基板とは異なる主成分であるのが好ましい。第１の結晶膜の成膜手段は、特に限定されず、公知の手段であってよく、前記した成膜手段やバッファ層の形成手段と同様の手段であってよい。また、第１の結晶膜表面に形成される凹凸部は前記した凹凸部と同様であってよく、第１の結晶膜表面の一部または全部に凹部または凸部からなる凹凸部を形成する手段も、前記した凸部の形成手段または凹部の形成手段と同様であってよい。第２の結晶膜は、第１の結晶膜と同じ主成分であってもよいし、異なる主成分であってもよい。同じ成分であってもよい。本発明においては、第２の結晶膜が、コランダム構造を有するのが好ましく、また、前記基板と異なる主成分であるのが好ましい。第２の結晶膜の成膜手段は、特に限定されず、公知の手段であってよく、前記した成膜手段やバッファ層の形成手段と同様の手段であってよい。
本発明においては、前記の第１の結晶膜表面の凹凸部を、第１の結晶膜を剥離犠牲層として、第１の結晶膜と第２の結晶膜とが剥離可能となるように形成するのが好ましい。前記剥離犠牲層の形成手段としては、第１の結晶膜の形成後、第１の結晶膜表面の一部または全部に、パターン化されたマスクまたは溝などを設ける手段などが挙げられ、マスクまたは溝などの形成手段は、公知の手段であってよい。本発明においては、前記の第１の結晶膜表面の凹凸部の形成を、第１の結晶膜表面に任意の形状を有する複数の金属、金属化合物、非金属、非金属化合物、またはこれらの混合物を配列することにより行うのが好ましく、金属、金属化合物または非金属化合物を配列することにより行うのがより好ましい。前記金属は、特に限定されず、上記にて例示した金属と同様であってよいが、本発明においては、貴金属であるのが好ましい。前記金属化合物としては、特に限定されず、例えば、金属酸化物、金属窒化物、金属硫化物などが挙げられる。本発明においては、前記金属化合物が例えば酸化チタン等の金属酸化物であるのが好ましい。前記非金属化合物としては、特に限定されず、例えば非金属酸化物、非金属窒化物、非金属硫化物などが挙げられる。本発明においては、前記非金属化合物が、例えば二酸化ケイ素等の非金属酸化物であるのが好ましい。ここで、「任意の形状」とは、第２の結晶膜が横方向成長可能なあらゆる形状をいうが、本発明においては、パターン化された形状であるのが好ましく、ストライプ状またはドット状であるのがより好ましい。このような好ましい本発明の態様によれば、更により高品質なＥＬＯ結晶膜を得ることができる。
また、本発明においては、表面の一部または全部に凹部または凸部からなる凹凸部が形成されている結晶性酸化ガリウムまたはその混晶を主成分として含む第１の結晶膜上に、結晶性酸化ガリウムまたはその混晶を主成分として含む第２の結晶膜を成膜する結晶膜の製造方法が好ましく、このような製造方法も本発明に含まれる。なお、第１の結晶膜、第２の結晶膜および成膜手段については、前記と同様であってよい。また、本発明においては、前記の第１の結晶膜表面の凹凸部を、第１の結晶膜を剥離犠牲層として、第１の結晶膜と第２の結晶膜とが剥離可能となるように形成するのが好ましく、前記の第１の結晶膜表面の凹凸部の形成を、第１の結晶膜表面に任意の形状を有する複数の金属、金属化合物または非金属化合物を配列することにより行うのも好ましい。なお、各構成および各手段については、前記と同様であってよい。
また、本発明においては、第２の結晶膜の成膜後、さらに、第３の結晶膜、第４の結晶膜等のさらなる結晶膜を成膜してもよく、さらなる結晶膜を成膜する場合には、第２の結晶膜等の表面の一部または全部に凹部または凸部からなる凹凸部を形成するのが好ましい。このようにすることにより、基板との剥離をより良好なものとするのみならず、さらにより良質なＥＬＯ成長膜を得ることができる。
また、さらに、本発明においては、基板上に結晶性酸化ガリウムまたはその混晶を主成分として含む剥離犠牲層を形成し、ついで、該剥離犠牲層上に、結晶性酸化ガリウムまたはその混晶を主成分として含む結晶膜を成膜する結晶膜の製造方法が好ましく、このような製造方法も本発明に含まれる。なお、第１の結晶膜、第２の結晶膜および成膜手段については、前記と同様であってよい。また、本発明においては、前記の剥離犠牲層の形成を、基板上に結晶性酸化ガリウムまたはその混晶を主成分として含む第１の結晶膜を成膜し、ついで、第１の結晶膜表面の一部または全部に凹部または凸部からなる凹凸部を形成して行うのが好ましく、前記の第１の結晶膜表面の凹凸部の形成を、第１の結晶膜表面に任意の形状を有する複数の金属、金属化合物または非金属化合物を配列することにより行うのも好ましい。なお、各構成および各手段については、前記と同様であってよい。
また、本発明においては、剥離犠牲層が、２層以上の多層であってよく、結晶性酸化ガリウムまたはその混晶を主成分として含む層の他に、例えば、金属層、金属化合物層、非金属層、非金属化合物層等の他の層を含んでいてもよい。
また、上記の好ましい製造方法を用いて、さらに所望により、バッファ層等を形成していくなどすることにより、結晶性金属酸化物を主成分として含み、コランダム構造を有する結晶膜であって、転位密度が５×１０６ｃｍ－２よりも低く、表面積が９μｍ２以上である結晶膜を得ることができる。ここで、「転位密度」とは、平面または断面ＴＥＭ像より観察される単位面積あたりの転位の数から求められる転位密度をいう。
本発明の前記製造方法の実施形態によって得られた結晶膜は、特に、半導体装置に好適に用いることができ、とりわけ、パワーデバイスに有用である。前記結晶膜を用いて形成される半導体装置としては、ＭＩＳやＨＥＭＴ等のトランジスタやＴＦＴ、半導体‐金属接合を利用したショットキーバリアダイオード、他のＰ層と組み合わせたＰＮ又はＰＩＮダイオード、受発光素子が挙げられる。本発明においては、前記結晶膜をそのまま半導体装置等に用いてもよいし、前記基板等から剥離する等の公知の手段を用いた後に、半導体装置等に適用してもよい。
以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
（実施例１）
１．バッファ層の形成
１－１．ミストＣＶＤ装置
図８を用いて、本実施例で用いたミストＣＶＤ装置１９を説明する。ミストＣＶＤ装置１９は、基板等の被成膜試料２０を載置する試料台２１と、キャリアガスを供給するキャリアガス源２２ａと、キャリアガス源２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給源２２ｂと、キャリアガス源（希釈）２２ｂから送り出されるキャリアガス（希釈）の流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる成膜室２７と、成膜室２７の周辺部に設置されたヒータ２８を備えている。試料台２１は、石英からなり、被成膜試料２０を載置する面が水平面から傾斜している。成膜室２７と試料台２１をどちらも石英で作製することにより、被成膜試料２０上に形成される薄膜内に装置由来の不純物が混入することを抑制している。
１－２．原料溶液の作製
臭化ガリウムと臭化スズとを超純水に混合し、ガリウムに対するスズの原子比が１：０．０８およびガリウム０．１ｍｏｌ／Ｌとなるように水溶液を調整し、この際、さらに臭化水素酸を体積比で２０％となるように含有させ、これを原料溶液とした。
１－３．成膜準備
上記１－２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、被成膜試料２０として、基板表面の三角格子状に三角錐状の凸部が周期１μｍでパターン形成されたＰＳＳ（Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）基板（ｃ面、オフ角０．２°）を試料台２１上に設置させ、ヒータ２８を作動させて成膜室２７内の温度を４６０℃にまで昇温させた。次に、流量調節弁２３ａおよび２３ｂを開いてキャリアガス源２２ａおよびキャリアガス（希釈）源２２ｂからキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を２．０Ｌ／ｍｉｎ、キャリアガス（希釈）の流量を０．１Ｌ／ｍｉｎにそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
１－４．成膜
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室２７内に導入され、４６０℃にて、成膜室２７内で反応して、被成膜試料２０上にバッファ層を形成した。なお、成膜時間は５分であった。
２．結晶膜の形成
２－１．ＨＶＰＥ装置
図１を用いて、本実施例で用いたハライド気相成長（ＨＶＰＥ）装置５０を説明する。ＨＶＰＥ装置５０は、反応室５１と、金属源５７を加熱するヒータ５２ａおよび基板ホルダ５６に固定されている基板を加熱するヒータ５２ｂとを備え、さらに、反応室５１内に、酸素含有原料ガス供給管５５ｂと、反応性ガス供給管５４ｂと、基板を設置する基板ホルダ５６とを備えている。そして、反応性ガス供給管５４ｂ内には、金属含有原料ガス供給管５３ｂが備えられており、二重管構造を形成している。なお、酸素含有原料ガス供給管５５ｂは、酸素含有原料ガス供給源５５ａと接続されており、酸素含有原料ガス供給源５５ａから酸素含有原料ガス供給管５５ｂを介して、酸素含有原料ガスが基板ホルダ５６に固定されている基板に供給可能なように、酸素含有原料ガスの流路を構成している。また、反応性ガス供給管５４ｂは、反応性ガス供給源５４ａと接続されており、反応性ガス供給源５４ａから反応性ガス供給管５４ｂを介して、反応性ガスが基板ホルダ５６に固定されている基板に供給可能なように、反応性ガスの流路を構成している。金属含有原料ガス供給管５３ｂは、ハロゲン含有原料ガス供給源５３ａと接続されており、ハロゲン含有原料ガスが金属源に供給されて金属含有原料ガスとなり金属含有原料ガスが基板ホルダ５６に固定されている基板に供給される。反応室５１には、使用済みのガスを排気するガス排出部５９が設けられており、さらに、反応室５１の内壁には、反応物が析出するのを防ぐ保護シート５８が備え付けられている。
２－２．成膜準備
金属含有原料ガス供給管５３ｂ内部にガリウム（Ｇａ）金属源５７（純度９９．９９９９９％以上）を配置し、反応室５１内の基板ホルダ５６上に、基板として、上記１で得られたバッファ層付きのＰＳＳ基板を設置した。その後、ヒータ５２ａおよび５２ｂを作動させて反応室５１内の温度を５１０℃にまで昇温させた。
３．成膜
金属含有原料ガス供給管５３ｂ内部に配置したガリウム（Ｇａ）金属５７に、ハロゲン含有原料ガス供給源５３ａから、塩化水素（ＨＣｌ）ガス（純度９９．９９９％以上）を供給した。Ｇａ金属と塩化水素（ＨＣｌ）ガスとの化学反応によって、塩化ガリウム（ＧａＣｌ／ＧａＣｌ３）を生成した。得られた塩化ガリウム（ＧａＣｌ／ＧａＣｌ３）と、酸素含有原料ガス供給源５５ａから供給されるＯ２ガス（純度９９．９９９９５％以上）とを、それぞれ金属含有原料供給管５３ｂおよび酸素含有原料ガス供給管５５ｂを通して前記基板上まで供給した。その際、反応性ガス供給源５４ａから、塩化水素（ＨＣｌ）ガス（純度９９．９９９％以上）を、反応性ガス供給管５４ｂを通して、前記基板上に供給した。そして、ＨＣｌガスの流通下で、塩化ガリウム（ＧａＣｌ／ＧａＣｌ３）およびＯ２ガスを基板上で大気圧下、５１０℃にて反応させて、基板上に成膜した。なお、成膜時間は２５分であった。ここで、ハロゲン含有原料ガス供給源５３ａから供給されるＨＣｌガスの流量を１０ｓｃｃｍ、反応性ガス供給源５４ａから供給されるＨＣｌガスの流量を５．０ｓｃｃｍ、酸素含有原料ガス供給源５５ａから供給されるＯ２ガスの流量を２０ｓｃｃｍに、それぞれ維持した。
４．評価
上記３．にて得られた膜は、クラックや異常成長もなく、きれいな膜であった。得られた膜につき、薄膜用ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことによって、膜の同定を行った。測定は、ＣｕＫα線を用いて行った。その結果、得られた膜は、α―Ｇａ２Ｏ３であった。また、得られた膜につき、φスキャンＸＲＤ測定を行った結果を、図９に示す。図９から明らかなように、得られた膜は、ツインフリーの良質な結晶膜であった。なお、得られた結晶膜の膜厚は、１０μｍであった。上記３．にて得られた結晶膜は、転位密度が５×１０６ｃｍ－２よりも低く、表面積が９μｍ２以上であった。
（実施例２）
基板として、バッファ層付きのＰＳＳ基板（周期１μｍ）に代えて、ＰＳＳ基板（周期３μｍ）を用いたことおよび成膜時間を７５分としたこと以外は、実施例１と同様にして、結晶膜を得た。得られた結晶膜につき、実施例１と同様にして、膜の同定を行ったところ、得られた膜は、実施例１と同様、良質なα―Ｇａ２Ｏ３であった。得られた膜につき、ＳＥＭを用いて表面を観察した。ＳＥＭ像を図１０に示す。図１０から明らかなように、平坦な膜が形成されていることがわかる。なお、得られた結晶膜の膜厚は、３０μｍであった。
（比較例１）
反応性ガス（ＨＣｌガス）を基板に供給しなかったこと以外は、実施例１と同様にして、結晶膜を成膜した。その結果、実施例１および２と比較して成膜レートが１／１０以下に低下し、また得られた膜は、表面平坦性等の膜質が悪化し、鏡面ではなくなった。
（比較例２）
反応性ガス（ＨＣｌガス）を基板に供給しなかったこと以外は、実施例２と同様にして、結晶膜を成膜した。その結果、実施例１および２と比較して成膜レートが１／１０以下に低下し、また得られた膜は、表面平坦性等の膜質が悪化し、鏡面ではなくなった。
（第１実施形態）
図１１は、本発明の好適な結晶膜を第１実施形態として示す模式図である。本実施形態にかかる結晶膜６０は、結晶性金属酸化物を主成分として含み、コランダム構造を有する。本実施形態において、結晶膜６０の結晶性金属酸化物が少なくともガリウムを含む。また、結晶膜６０の転位密度が５×１０６ｃｍ－２よりも低い。また、結晶膜６０の表面積は９μｍ２以上である。別の実施形態として、結晶膜の結晶性金属酸化物がインジウムを含んでいてもよい。本発明の実施形態にかかる結晶膜をバッファ層として、その上にさらに結晶膜を形成してもよい。また、本発明の実施形態にかかる結晶膜を半導体層として用いることもできる。
図１２（ａ）は、本発明の好適な結晶膜６０を半導体層として用いた半導体装置１０００を示す模式図である。図１２（ｂ）は、図１２（ａ）で示す半導体装置１０００の側面を模式的に示す。本実施形態にかかる結晶膜は、コランダム構造を有する結晶を含み、少なくともガリウムを含んでいる。結晶膜６０は、不純物がドーピングされており、導電性を有する導電膜であってよく、また、半導体膜であるのが好ましい。半導体装置１０００は、さらに、結晶膜６０に電気的に接続される第１の電極６１ａと、結晶膜６０に電気的に接続される第２の電極６１ｂとを有している。本実施形態において、第１の電極６１ａは結晶膜６０の第１面６０ａ側に配置され、第２の電極６１ｂは結晶膜６０の第２面６０ｂ側に配置されている。例えば、半導体装置１０００がショットキーダイオードである場合には、第１の電極６１ａがオーミック電極で、第２の電極６１ｂがショットキー電極であってもよい。図１２（ａ）と図１２（ｂ）で示される半導体装置の構造は、一例である。本発明の実施形態にかかる結晶膜は、パワー半導体装置を含めて様々な電源やシステムに利用することができる。
（参考例）
以下、本発明の結晶膜の結晶成長の好適な実施形態について説明する。図１３は、本発明において用いられる好適な基板を示す。図１３の基板５６０は、サファイア基板であり、基板上にマスク５５０が設けられている。サファイア基板５６０の表面は、マスクが設けられており、マスク部分７０と、基板部分７１とで、ライン・アンド・スペースの形状（凹凸部）を形成している。図１４は、基板上にマスクを配置して、マスク付き基板上に上にα－Ｇａ２Ｏ３膜を結晶成長させた顕微鏡写真を参考までに示す。また、マスクの模様は、本発明の目的を阻害しない限り特に限定されず、シート状のマスクにドット状の開口を設けてもよい。ドット状の開口を有するシート状のマスク付き基板を用いて結晶成長させた場合の結晶成長過程が分かる顕微鏡写真を図１５～１６に示す。なお、マスク材料は、特に限定されず、二酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、チタン（Ｔｉ）、酸化チタン（ＴｉＯ２）、窒化チタン（ＴｉＮ）などが挙げられるが、本発明では、酸化ケイ素や酸化チタンなどの酸化物であるのが好ましい。なお、ＳｉＯ２マスク付きの基板を用いて結晶成長させた場合の態様を示す顕微鏡写真と、複数の開口を有するシート状のＳｉＯ２マスク付きの基板を用いて結晶成長させた場合の態様と、複数の細長い形状のＴｉＯ２マスク付きマスクを基板上に配置して、その上に結晶成長させた場合の態様を示す顕微鏡写真とを図１７に示す。本発明では、マスクが規則的に配列してなる開口部と、該マスクとから凹凸部が形成されているのが好ましく、形成されているマスクの開口同士の間隔は、特に限定されないが、３μｍ以上１００μｍ以下の範囲内であるのが好ましい。また、本発明によれば、結晶成長の成長レートに優れており、図１８に示すように、５μｍ／ｈ以上の成長レートでも良好な結晶成長を実現することができる。また、本発明においては、成長レートを５μｍ／ｈ以下とすれば横方向成長部分の余分なグレインの形成を抑制することができ、具体的には例えば、原料ガスの供給量を１×１０－１ｋＰ以下、好ましくは３．８×１０－２ｋＰ以下とすることにより横方向成長部分の余分なグレインの形成を抑制することができる。結晶成長の成長温度も特に限定されないが、図１９に示すように、４６０℃～５４０℃が好ましい。図１９から明らかなように、成膜温度が５４０℃である場合には、（０００１）面が発達し、成膜温度が５００℃である場合には、（１０－１１）面が発達し、成膜温度が４６０℃である場合には、（１０－１４）面が発達するので、本発明方法によれば、成膜温度で高品質エピを形成する手段であるファセットを容易に制御することができる。傾斜ファセット面が結晶のアイランド形状を支配しており、傾斜ファセット面は（１０－１ｎ）および／もしくは（１１－２ｍ）で示され、ｎおよびｍは自然数である。なお、（１０－１４）面に垂直な方向に結晶成長している横方向結晶成長を含むα－Ｇａ２Ｏ３またはその混晶の結晶膜は、新規且つ有用であり、このような結晶膜も本発明に含まれる。（１０－１４）面に垂直な方向に結晶成長している横方向結晶成長を含むα－Ｇａ２Ｏ３またはその混晶の結晶膜は、上記の通り、成膜温度を４６０℃以下とすることで得ることができる。なお、参考までに、結晶成長が進む過程を図２０により説明する。このように結晶成長を進めることで、図２１に示すように転位密度の低い領域を形成することができ、さらに、転位密度の低い領域を拡大することで、結晶膜の転位密度が５×１０６ｃｍ－２よりも低く、結晶性の高いコランダム構造を有する結晶膜をより広い面積で得ることができる。また、図２１に示す結晶成長をさらに進めると図２６に示すように平坦な結晶膜を得ることができる。なお、図２６に示す結晶膜は、良好な横方向結晶成長層を有しており、表面積が１ｍｍ２以上の良質な結晶膜であった。
また、本実験における膜の成長量とＸ線ロッキングカーブ法による半値全幅（ＸＲＣ－ＦＷＨＭ）との関係を図２２に示す。図２２から明らかなように、結晶成長が進むにつれ、結晶性が良くなっていくことがわかる。
（実施例３）
３－１．第１の結晶膜の成膜
Ｏ２ガスの流量を１００ｓｃｃｍ、成膜温度を５４０℃、成膜時間を１５分間としたこと以外は、実施例２と同様にして、ＰＳＳ基板（周期１μｍ）上に第１の結晶膜（膜厚３μｍ）を成膜した。得られた第１の結晶膜上に、ＳｉＯ２マスク（窓部形状：円形、φ５μｍ、窓部配列：三角格子状、任意の窓部の縁とその隣の窓部の縁との距離：５μｍ）を形成した。なお、窓部はマスクの開口部を意味する。
３－２．第２の結晶膜の成膜
成膜温度を５２０℃、成膜時間を２時間としたこと以外、３－１．の第１の結晶膜の成膜と同様にして、第２の結晶膜（膜厚：２４μｍ）を成膜した。
第２の結晶膜の成膜後、顕微鏡を用いて第２の結晶膜の会合界面を観察した。結果（顕微鏡写真）を図２４に示す。また、図２４に、基板１０４、第１の結晶膜１０３、マスク１０２および第２の結晶膜１０１の模式的断面図もあわせて示す。図２４の顕微鏡写真からわかるとおり、図２４の模式的断面図で示したように、窓部上では凸状となり、会合界面上では凹状となっている。また、図２４の模式的断面図で示される任意の箇所（Ａ）～（Ｃ）について、ＴＥＭ観察を行った。結果を図２５に示す。図２５から明らかなように、マスク１０２上の第２の結晶膜１０１の会合部の結晶は良好な結晶品質を有しており、さらに、結晶成長が進むにつれ、優れた結晶品質となることがわかる。
（実施例４）
レーザーを用いて上下左右１．５ｍｍ間隔で格子状の溝が設けられたｍ面サファイア基板を用いたこと、成膜温度を５２０℃、成膜時間は１５分、反応性ガス供給源５４ａから供給されるＨＣｌガスの流量を１０ｓｃｃｍ、酸素含有原料ガス供給源５５ａから供給されるＯ２ガスの流量を１００ｓｃｃｍにしたこと以外、実施例１と同様にして結晶膜を得た。得られた結晶膜につき、ノマルスキー顕微鏡観察を行った。ノマルスキー顕微鏡像を図２７に示す。図２７から明らかなとおり、得られた結晶膜はクラックフリーの良質な結晶膜であることがわかる。
（比較例３）
溝なしのｍ面サファイア基板を用いたこと、成膜温度を５４０℃にしたこと以外、実施例４と同様にして結晶膜を得た。得られた結晶膜につき、実施例４と同様にして、ノマルスキー顕微鏡観察を行った。ノマルスキー顕微鏡像を図２７に示す。図２７から明らかなとおり、得られた結晶膜はクラックが発生していることがわかる。なお、溝なしのｍ面サファイア基板を用いた場合、膜厚１μｍ以上でクラックが発生することもわかった。
（実施例５）
パターン化されていない平坦なｍ面のサファイア基板を用いたこと、バッファ層上にドット状の開口を有するシート状のＳｉＯ２マスクを設け、マスクが設けられたバッファ層上に結晶膜を成膜したこと、ならびに成膜温度を５４０℃に、成膜時間を１２０分間に、およびＯ２ガスの流量を１００ｓｃｃｍに、それぞれ設定したこと以外は実施例１と同様にして結晶膜を得た。得られた膜につき、ＳＥＭ観察を行った。ＳＥＭ像（鳥瞰図と断面図）を図２８に示す。図２８から、ｍ面のサファイア基板を用いると、結晶品質の優れた横方向結晶成長を容易に行うことができ、さらに、結晶会合をも容易に行うことができ、得られた結晶膜が２０μｍ以上の優れたＥＬＯ膜であることがわかる。
本発明の製造方法は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、半導体装置の製造等に有用である。
ａ 周期
１ 基板本体
１ａ 基板の表面
２ａ 凸部
２ｂ 凹部
３ 結晶膜
４ マスク層
５ バッファ層
１９ ミストＣＶＤ装置
２０ 被成膜試料
２１ 試料台
２２ａ キャリアガス源
２２ｂ キャリアガス（希釈）源
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 成膜室
２８ ヒータ
５０ ハライド気相成長（ＨＶＰＥ）装置
５１ 反応室
５２ａ ヒータ
５２ｂ ヒータ
５３ａ ハロゲン含有原料ガス供給源
５３ｂ 金属含有原料ガス供給管
５４ａ 反応性ガス供給源
５４ｂ 反応性ガス供給管
５５ａ 酸素含有原料ガス供給源
５５ｂ 酸素含有原料ガス供給管
５６ 基板ホルダ
５７ 金属源
５８ 保護シート
５９ ガス排出部
６０ 結晶膜
６０ａ 結晶膜の第１面
６０ｂ 結晶膜の第２面
７０ マスク部分
７１ 基板部分
１０１ 第２の結晶膜
１０２ マスク
１０３ 第１の結晶膜
１０４ 基板
５５０ マスク
５６０ サファイア基板
１０００ 半導体装置

Claims (12)

  1. 結晶性酸化ガリウムまたはその混晶を主成分として含み、コランダム構造を有する結晶膜であって、転位密度が５×１０６ｃｍ－２よりも低く、表面積が９μｍ２以上であることを特徴とする結晶膜。
  2. 結晶性酸化ガリウムまたはその混晶を主成分として含み、コランダム構造を有する結晶膜であって、横方向結晶成長層を含む表面積が９μｍ２以上の結晶膜であることを特徴とする結晶膜。
  3. 前記表面積が１ｍｍ２以上の結晶膜である請求項２記載の結晶膜。
  4. 結晶性酸化ガリウムまたはその混晶を主成分として含み、コランダム構造を有する結晶膜であって、（１０－１４）面に垂直な方向に結晶成長している横方向結晶成長層を含むことを特徴とする結晶膜。
  5. 請求項１～４のいずれかに記載の結晶膜を含む半導体装置。
  6. 前記結晶膜は半導体膜であって、
    さらに、前記半導体膜と電気的に接続される第１の電極と第２の電極とを有する、請求項５記載の半導体装置。
  7. 表面の一部または全部に凹部または凸部からなる凹凸部が形成されており、かつコランダム構造を有する結晶物を主成分として含む基板上に、結晶性酸化ガリウムまたはその混晶を主成分として含み、コランダム構造を有する第１の結晶膜を成膜する工程、第１の結晶膜表面の一部または全部に凹部または凸部からなる凹凸部を形成する工程、および該凹凸部が形成されている第１の結晶膜表面上に、結晶性酸化ガリウムまたはその混晶を主成分として含み、コランダム構造を有する第２の結晶膜を成膜する工程を少なくとも含むことを特徴とする結晶膜の製造方法。
  8. 前記の第１の結晶膜表面の凹凸部を、第１の結晶膜を剥離犠牲層として、第１の結晶膜と第２の結晶膜とが剥離可能となるように形成する請求項７記載の製造方法。
  9. 前記の第１の結晶膜表面の凹凸部の形成を、第１の結晶膜表面に任意の形状を有する複数の金属、金属化合物または非金属化合物を配列することにより行う請求項７または８に記載の製造方法。
  10. 結晶性酸化ガリウムまたはその混晶を主成分として含み、コランダム構造を有し、且つ、表面の一部または全部に凹部または凸部からなる凹凸部が形成されている第１の結晶膜上に、結晶性酸化ガリウムまたはその混晶を主成分として含み、コランダム構造を有する第２の結晶膜を成膜することを特徴とする結晶膜の製造方法。
  11. 前記の第１の結晶膜表面の凹凸部を、第１の結晶膜を剥離犠牲層として、第１の結晶膜と第２の結晶膜とが剥離可能となるように形成する請求項１０記載の製造方法。
  12. 前記の第１の結晶膜表面の凹凸部の形成を、第１の結晶膜表面に任意の形状を有する複数の金属、金属化合物または非金属化合物を配列することにより行う請求項１０または１１に記載の製造方法。
JP2022137373A 2017-08-21 2022-08-30 結晶膜、半導体装置および結晶膜の製造方法 Active JP7480937B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2017158306 2017-08-21
JP2017158306 2017-08-21
JP2018050516 2018-03-19
JP2018050516 2018-03-19
JP2018120457 2018-06-26
JP2018120457 2018-06-26
JP2018154236A JP2020001997A (ja) 2017-08-21 2018-08-20 結晶膜の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018154236A Division JP2020001997A (ja) 2017-08-21 2018-08-20 結晶膜の製造方法

Publications (2)

Publication Number Publication Date
JP2022177039A JP2022177039A (ja) 2022-11-30
JP7480937B2 true JP7480937B2 (ja) 2024-05-10

Family

ID=65361166

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018154236A Pending JP2020001997A (ja) 2017-08-21 2018-08-20 結晶膜の製造方法
JP2022137373A Active JP7480937B2 (ja) 2017-08-21 2022-08-30 結晶膜、半導体装置および結晶膜の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018154236A Pending JP2020001997A (ja) 2017-08-21 2018-08-20 結晶膜の製造方法

Country Status (3)

Country Link
US (1) US10460934B2 (ja)
JP (2) JP2020001997A (ja)
CN (1) CN109423694B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915591B2 (ja) * 2018-06-13 2021-08-04 信越化学工業株式会社 ＧａＮ積層基板の製造方法
WO2020217563A1 (ja) * 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
WO2021010238A1 (ja) * 2019-07-12 2021-01-21 株式会社Flosfia 酸化物膜及び半導体装置
WO2021048950A1 (ja) * 2019-09-11 2021-03-18 日本碍子株式会社 半導体膜
JP7453609B2 (ja) 2019-11-19 2024-03-21 株式会社Flosfia 剥離方法および結晶性酸化物膜の製造方法
CN115023816A (zh) 2020-01-27 2022-09-06 株式会社Flosfia 半导体装置和半导体装置的制造方法
US11694894B2 (en) * 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
EP4194592A1 (en) * 2020-08-06 2023-06-14 Shin-Etsu Chemical Co., Ltd. Semiconductor laminate, semiconductor element, and method for producing semiconductor element
CN112359417B (zh) * 2020-09-27 2022-11-01 南京新澳半导体科技有限公司 一种无掩模原位横向外延α相氧化镓薄膜的方法
CN112820632B (zh) * 2021-01-14 2024-01-09 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN113564706B (zh) * 2021-07-02 2024-03-19 南京大学 一种三方晶系的RhO2晶体及其制备方法和应用
KR102546042B1 (ko) * 2021-12-22 2023-06-22 주식회사루미지엔테크 HVPE법에 따른 Ga2O3 결정막 증착방법, 증착장치 및 이를 사용한 Ga2O3 결정막 증착 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP2016098166A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP2016100593A5 (ja) 2014-11-26 2018-01-11

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343224A (en) 1976-09-30 1978-04-19 Nippon Kokan Kk <Nkk> Fitting structure of pipe body
JPS5397795A (en) 1977-02-08 1978-08-26 Citizen Watch Co Ltd Electrode forming method of piezoelectric vibrator
JPS5397794A (en) 1977-02-08 1978-08-26 Nec Corp Crystal vibrator
JPS5791539A (en) * 1980-11-28 1982-06-07 Fujitsu Ltd Vapor phase epitaxially growing method for magnesia spinel
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
US20120045661A1 (en) * 2010-08-19 2012-02-23 Raveen Kumaran Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
JP5397794B1 (ja) 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法
JP5397795B1 (ja) 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
JP6067532B2 (ja) 2013-10-10 2017-01-25 株式会社Flosfia 半導体装置
CN110828552B (zh) * 2014-07-22 2024-04-12 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
JP2016100593A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP6478103B2 (ja) * 2015-01-29 2019-03-06 株式会社Flosfia 成膜装置および成膜方法
JP6422159B2 (ja) 2015-02-25 2018-11-14 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP2019034883A (ja) * 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP2016098166A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP2016100593A5 (ja) 2014-11-26 2018-01-11

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
河原克明ほか，デバイス応用に向けたα-Ga2O3二重ELO膜の平坦化，第81回応用物理学会秋季学術講演会 講演予稿集，2020年

Also Published As

Publication number Publication date
US10460934B2 (en) 2019-10-29
JP2020001997A (ja) 2020-01-09
US20190057865A1 (en) 2019-02-21
CN109423694A (zh) 2019-03-05
JP2022177039A (ja) 2022-11-30
CN109423694B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
JP7480937B2 (ja) 結晶膜、半導体装置および結晶膜の製造方法
JP7460975B2 (ja) 結晶膜の製造方法
JP6945119B2 (ja) 結晶性積層構造体およびその製造方法
JP7166522B2 (ja) 結晶膜の製造方法
JP7163540B2 (ja) 結晶膜の製造方法
JP2016100593A (ja) 結晶性積層構造体
JP7404593B2 (ja) 成膜方法および結晶性積層構造体
JPWO2020004250A1 (ja) 結晶性酸化物膜
WO2021044845A1 (ja) 結晶膜、結晶膜を含む半導体装置、及び結晶膜の製造方法
JP7453609B2 (ja) 剥離方法および結晶性酸化物膜の製造方法
JP2021172555A (ja) 結晶膜の製造方法
WO2021066156A1 (ja) 結晶性積層構造体および半導体装置
JP7344426B2 (ja) 結晶性積層構造体
WO2023048150A1 (ja) 結晶膜の製造方法および結晶膜
JP2021172554A (ja) 結晶性積層構造体の製造方法
US20210335995A1 (en) Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
JP2021172552A (ja) 結晶膜
JP2021172553A (ja) 結晶性積層構造体および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240412