CN1759469A - 氮化镓单晶基板及其制造方法 - Google Patents

氮化镓单晶基板及其制造方法 Download PDF

Info

Publication number
CN1759469A
CN1759469A CNA2004800062801A CN200480006280A CN1759469A CN 1759469 A CN1759469 A CN 1759469A CN A2004800062801 A CNA2004800062801 A CN A2004800062801A CN 200480006280 A CN200480006280 A CN 200480006280A CN 1759469 A CN1759469 A CN 1759469A
Authority
CN
China
Prior art keywords
iii
compound semiconductor
substrate
semiconductor monocrystalline
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800062801A
Other languages
English (en)
Inventor
平松和政
三宅秀人
坊山晋也
前田尚良
小野善伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN1759469A publication Critical patent/CN1759469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H01L21/2018—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种具有降低了位错密度的III－V族化合物半导体单晶的外延基板的制造方法，其特征在于，在制造具有作为由通式InxGayAlzN(式中x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1)表示的III－V族化合物半导体单晶，降低了位错密度的III－V族化合物半导体单晶的外延基板时，具有第一工序和第二工序，其中所述第一工序，使用具有多个突起状形状的该III－V族化合物半导体单晶，用由与该III－V族化合物半导体异种材料制成的掩模覆盖得仅使该结晶端部附近形成开口部分；所述第二工序，以该开口部分的III－V族化合物半导体单晶作为种晶，使该III－V族化合物半导体单晶沿着横向生长；能够制造位错密度小、弯曲少的氮化物系III－V族化合物半导体单晶的自立基板。

Description

氮化镓单晶基板及其制造方法
技术领域
本发明涉及氮化物系III-V族化合物半导体单晶基板及其制造方法。
背景技术
由通式InxGayAlzN(式中x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1)表示的III-V族化合物半导体，由于由III族元素组成，可以调整对应于从紫外至红色的直接型禁带宽度，所以可以作为从紫外至可见区域内高效率的发光元件材料使用。而且与迄今为止一般采用的GaAs等的半导体相比，由于具有大的禁带宽度，所以即使在以往的半导体不能工作的高温下，也可以利用具有作为半导体的特性，原则上可以制成耐环境性优良的电子元件。
但是，氮化物系III-V族化合物半导体，由于主题单晶的晶体生长困难，适于实用的氮化物系III-V族化合物半导体自立基板目前尚处于开发过程之中。因此，现在广泛采用的基板，是蓝宝石等基板，而且一般采用有机金属气相生长法(以下简记作MOCVD法)等外延生长的方法。
然而，由于蓝宝石基板与氮化物系III-V族化合物半导体的晶格常数差别很大，所以不能直接使氮化物系III-V族化合物半导体的结晶在其上生长。因此，一般考虑在低温下使非晶形GaN和A1N等生长，将晶格变形缓和之后，再使氮化物系III-V族化合物半导体的结晶在其上进行生长的方法(特开昭63-188983号公报)。这种方法使氮化物系III-V族化合物半导体的结晶品质产生了飞跃式的提高。
然而由于蓝宝石基板与氮化物系III-V族化合物半导体的结晶间的晶格常数之差并未消除，所以在氮化物系III-V族化合物半导体单晶中依然存在109～1010cm-2高密度的作为结晶缺陷的位错。这种位错成为使寿命等元件性能显著降低的问题。
而且近年来，作为因与这种蓝宝石的晶格常数差而产生的位错的降低方法，有人提出在存在高密度位错的GaN上用SiO2等形成被图案化的掩模，从掩模的窗部使GaN生长，通过横向生长得到覆盖掩模的平坦的GaN结晶，通过用掩模封堵基底结晶产生的位错，可以将降低了位错密度到107cm-2(《Appl.Phys.Lett.》71(18)2637(1997))。
另一方面，作为获得自立的GaN基板的方法，有人报告说使GaN结晶在蓝宝石基板等上生长，采用蚀刻和激光除去蓝宝石等的方法(《Jp.J.Appl.Phys.》38卷，217-219页(1999)、特开2000-129000))。
然而在此方法中，由于蓝宝石和GaN间热膨胀系数之差在生长后的冷却过程中产生弯曲，因而存在使得到的自立基板上产生弯曲或裂纹的问题，即存在不能得到位错密度充分降低的问题。
作为这些问题的解决方法，有人提出在GaN表面上形成Ti等具有促使GaN分解的催化剂作用的金属薄膜后，通过在含有NH3的气氛中热处理，使GaN上形成网状的TiN，同时在网孔空间的基底GaN上形成反锥形空隙，使GaN在此TiN上横向生长后，用氢氟酸和硝酸的混合液将其剥离，得到一种降低了位错密度到107cm-2左右、弯曲少的自立基板(特开2002-343728号公报)。
然而，此方法中由于弯曲虽小但仍不充分，而且Ti的氮化和GaN中空隙的形成在热处理时同时进行，所以很难控制空隙的比例和调整Ti氮化的程度，因而存在很难稳定制造低位错基板的问题，此外为了进行剥离还需要使用氢氟酸和硝酸的混合院的问题。
发明内容
本发明人等为解决上述课题而进行了深入的研究，结果发现通过采用具有多个突起状形状的氮化物系III-V族化合物半导体单晶，用掩模覆盖此突起状端部以外部分之后沿着横向生长，以突起状端部作种晶，可以制成结晶表面全体平坦，内部有规则地、周期地残留空隙的特种结构的氮化物系III-V族化合物半导体单晶的同时，这种结晶与采用已有方法得到的相比具有同等或同等以下水平的位错密度，此外通过将突起状端部的断面面积抑制在一定数值以下，能够在不采用蚀刻或激光的情况下，容易在晶体生长后将基底结晶与上部结晶剥离，得到位错密度低、弯曲极小的自立基板。因而完成了本发明。
也就是说，本发明将提供：
[1]一种具有降低了位错密度的III-V族化合物半导体单晶的外延基板的制造方法，其特征在于，在制造具有作为由通式InxGayAlzN(式中x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1)表示的III-V族化合物半导体单晶，降低了位错密度的结晶的外延基板时，具有第一工序和第二工序，其中所述第一工序，使用具有多个突起状形状的该III-V族化合物半导体单晶，用由与该III-V族化合物半导体异种材料制成的掩模覆盖得仅使该结晶端部附近形成开口部分；所述第二工序，以该开口部分的III-V族化合物半导体单晶作为种晶，使该III-V族化合物半导体单晶沿着横向生长。
[2].一种降低了位错密度的该III-V族化合物半导体单晶的自立基板的制造方法，其特征在于，在制造作为由通式InxGayAlzN(式中x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1)表示的III-V族化合物半导体单晶，降低了位错密度的结晶的自立基板时，具有第一工序和第二工序，其中所述第一工序，使用具有多个突起状形状的该III-V族化合物半导体单晶，用由与该III-V族化合物半导体异种材料制成的掩模覆盖得仅使该结晶端部附近形成开口部分，而且使开口部分的面积之和处于从具有多个突起状形状的该III-V族化合物半导体单晶上投影面积的1/2以下；所述第二工序，以该开口部分的III-V族化合物半导体单晶作为种晶，使该III-V族化合物半导体单晶沿着横向生长。
[3].按照上述[1]或[2]所述制造方法，其中所述第一工序中的具有多个突起状形状的该III-V族化合物半导体单晶，是通过采用该III-V族化合物半导体单晶作为基底结晶，用具有多个开口部分的掩模将其覆盖后，以使该III-V族化合物半导体单晶从该开口部分选择性生长得相对于该基底结晶表面形成倾斜小面来得到的。
[4].一种III-V族化合物半导体外延基板，其特征在于，其中含有被由与基板平行的面和III-V族化合物半导体异种材料覆盖的倾斜面所包围的空隙。
[5].一种由上述[2]的方法得到的降低了位错密度的该III-V族化合物半导体单晶的自立基板等。
附图说明
图1是表示本发明的一个实施例的GaN自立基板的制造工序的示意图。
图2(A)是表示利用本发明的外延基板的器件一例的图，(B)是表示示意表示本发明中降低了位错密度情况的图，(C)是示意表示反复沿着横向生长的位错密度的降低方法的图。
图3(A)表示在实施例3中覆盖基底结晶时使用的掩模图案，(B)表示在实施例4中覆盖基底结晶时使用的掩模图案。
图4是表示本发明的自立基板的制造工序的示意图。
图5是表示本发明的自立基板的制造工序的示意图。图中：
1…基底GaN外延结晶，2…图案，2A…掩模部，2B…开口部分，3…具有突起状形状的结晶，4…第一工序中使用的掩模，5…抗蚀剂层，6…GaN开口部分(露出部分、种晶)，6’…连接部，7…生长结晶，7A…合体部，7’…自立基板，8…内部有空隙的外延结晶，8A…空隙，9…n型层，10…发光层，11…p型层，12…n电极，13…p电极
实施发明的最佳方式
作为本发明中由通式InxGayAlzN(式中x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1)表示的III-V族化合物半导体单晶的生长方法，可以适当采用HVPE法、MOVPE法。HVPE法由于可以得到大的生长速度，所以能够在短时间内得到良好的结晶，因而适于在本发明中采用。而MOVPE法，能够在多个基板上进行均匀性良好的晶体生长，所以也适于在本发明中采用。这些方法也可以进行组合，例如在本发明中也可以采用MOVPE法进行具有多个凸起状的III-V族化合物半导体单晶的生长工序，而在第二工序即为获得降低了位错密度的III-V族化合物半导体单晶而进行的横向生长工序中可以采用HVPE法进行。
作为进行晶体生长的条件，温度、压力、载气、原料等是重要的，关于这些条件可以采用过去公知的那些。
例如在第二工序中，生长压力通常处于0.001大气压以上。此工序中当压力处于0.001大气压以下的情况下结晶性有降低的倾向。所以优选0.005大气压以上，更优选0.01大气压以上。而且，随着生长压力的增高结晶性往往得到改善，但是在晶体生长中一般采用的MOVPE装置或HVPE装置，由于不采用工业上过高的生长压力，所以再生长的生长压力优选处于10大气压以下。
载气也可以采用氢气、氮气、氩气等，通常的MOVPE装置或HVPE装置所采用的那些。原料也可以采用过去公知的那些。
以下用图1说明本发明的工序。
本发明的特征在于采用具有多个突起状之形状的III-V族化合物半导体单晶，所述突起状形状是指由倾斜的小面形成，没有与基底基板平行的面的凸起形状，包括尖端部分以直线状延伸的或尖端部分为点状的。
具有多个这种突起状形状的III-V族化合物半导体单晶，例如可以按照图1中的(A)、(B)那样制造。
也就是说，适当采用形成了图案的GaN外延晶体作为基底基板1。这里并不限于GaN外延晶体，采用形成了图案的低温生长的GaN缓冲膜、AlN缓冲膜，也往往可以获得本发明的效果。
形成图案用的材料，通常可以适当使用与III-V族化合物半导体不同种的材料。这些材料需要能够耐受突起状形状晶体生长用的含有氨的高温气氛，其具体实例可以举出SiO2、TiO2等金属氧化膜，Si3N4、BN(氮化硼)等氮化膜，W(钨)、Mo(钼)、Cr(铬)、Co(钴)、Si(硅)、金、Zr(锆)、Ta(钽)、Ti(钛)、Nb(铌)、镍、白金、V(钒)、Hf(铪)、Pd(钯)等金属单质膜等，以及这些膜的层叠膜。
此外，利用干式蚀刻法等在GaN外延晶体表面上形成凹凸图案的，以及利用干蚀蚀刻法等在蓝宝石等基板上形成凹凸图案的，也往往能够获得本发明的效果。
另外，作为图案形状可以采用过去公知的那些。具体讲可以举出一般被称为直线/间隔的、使一定宽度的条状掩模每隔一定宽度的开口部分平行排列的，或者使基底以圆形、多角形露出的。这些图案形状，可以根据以下生长条件和图案形成用的材料等选择使用。
在直线/间隔(space)状图案的情况下，掩模部的宽度优选0.05微米以上和20微米以下。当掩模部的宽度小于0.05微米的情况下，本发明的缺陷密度的降低效果不显著。而且在大于20微米的情况下，因掩埋掩模部所需的时间过度延长而不实用。对于具有圆形、或多角形开口部分的图案而言，由于同样的理由而优选0.05微米以上和20微米以下。
而且在直线/间隔状图案的情况下，开口部分(基底露出的部分)的宽度优选0.01微米以上、20微米以下。当开口部分的宽度小于0.01微米的情况下，在现在的半导体工艺中很难实际上制成正确的形状，因而不好。而且当大于20微米的情况下，本发明的缺陷的降低效果不显著。在同样的理由下，对于具有圆形、多角形开口部分的图案而言，开口部分的大小也优选处于0.01微米以上、20微米以下。图1中，掩模2A和开口部分2B示意示出具有同等程度直线/间隔的图案。
在直线/间隔图案的情况下，优选的条状方向是六方晶系GaN晶体的<1-100>方向或者<11-20>方向。特别优选的是<1-100>方向。
其中不仅可以使用一个方向的条状图案，而且也可以使用使多方向条状重叠的图案。例如采用两个方向的条状，能够制成尖端点状的突起状结构以二维离散排列的，或尖端线状的突起状结构在两个方向上相交的结构等。
采用多个方向条状的情况下，也优选条状的方向为六方晶系GaN晶体的<1-100>方向或者<11-20>方向。特别优选的是<1-100>方向。通过(0001)C面内氮化物晶体的对称性，这些方向将变成在结晶学上与每60°等价的方向。因此，能够适当采用以60°交叉的两个<1-100>方向、或者以60°交叉的两个<11-20>方向，或者将以90°交叉的<1-100>方向与<11-20>方向的组合等。
为了形成突起状形状，通常采用容易以倾斜方向析出蓝宝石的生长条件。具体讲当生长温度较低，例如处于1050℃以下的情况下，V族原料的供给量与III族原料供给量之比大时，而且图案的开口部分比图案的宽度小的情况下，生长压力高时容易形成上述形状。这种条件下生长的晶体中，通过进行再生长直至与基底晶体表面平行的面消失，可以得到具有仅以倾斜状形成的突起形状的晶体3。在长晶体中，当与基底晶体表面平行的面消失之后，在同样条件下继续生长，也可以仅使倾斜的蓝宝石继续生长。
本发明的第一工序，是用具有多个上述那种突起状形状的该III-V族化合物半导体单晶，使用由与该III-V族化合物半导体异种的材料制成的掩模覆盖，仅使该结晶的端部附近形成开口部分的工序，但作为形成掩模的方法，可以举出①使掩模形成得将突起状形状的表面全部覆盖之后，仅将端部的掩模除去的方法、②利用抗蚀剂等形成图案，仅在端部将掩模材料覆盖后，形成掩模材料，将端部以外部分的掩模材料除去的方法(所谓除去法)等。对于具有突起状形状的样品而言，可以适当采用①法。
也就是说，由于突起形状，使得抗蚀剂涂膜5的层厚在突起状端部附近薄，下部附近增厚，所以一旦进行氧等离子体灰化处理，抗蚀剂膜就会从抗蚀剂膜厚薄的部分(即突起状端部)优先消失，使掩模4露出。此后蚀刻掩模的情况下，仅在突起状端部附近能够使GaN露出(图1的(C)、(D))。突起状端部的开口部分(露出部)6的面积，能够调节控制由抗蚀剂涂布条件决定的膜厚分布、和氧等离子体灰化时间等。其中作为掩模4用的材料，可以采用与制造具有上述突起状形状的结晶时所示的同样的材料。
本发明的第二工序，是以按照上述方法得到的开口部分的III-V族化合物半导体单晶作为种晶，使该III-V族化合物半导体单晶沿着横向生长的工序。但是为了得到平坦的膜7，横向生长也可以在比纵向生长更有优势的条件下进行。这种条件是容易形成(0001)面的条件，所谓使具有上述突起状形状的结晶生长的条件，优选主要条件因子处于反侧的条件。具体讲，当生长温度较高，例如处于900℃以上的情况下，V族原料的供给量与III族原料供给量之比小的情况下，生长压力较低的情况下，例如2大气压的情况下等，容易得到平坦的膜。
作为第二工序中晶体的生长方法，虽然可以采用可以获得大的生长速度的HVPE法，但是此外也可以采用将两种生长方法组合的方法，即在得到平坦面之前采用形状控制性良好的MOVPE法，然后采用HVPE法得到厚的膜厚的晶体。
这里生长的全面平坦的晶体7，由于原来仅在作为种晶部分的连接部6’与基底结晶连接着，所以由于与蓝宝石等基底基板的热膨胀系数差产生的晶格变形将会集中在此部分，其结果在此部分将会产生裂纹，往往与基底晶体产生自然剥离。这种不经特别处理而能剥离的条件，依赖于蓝宝石等基底基板的厚度、第二工序中生长的晶体的膜厚、开口部分的面积比例(种晶部分的面积比例)，即依赖于掩模开口部分面积之和与从具有多个凸起状形状的III-V族化合物半导体单晶上投影面积之比等。定性地讲，第二工序的晶体膜厚越厚，开口部分的面积比例越小，越容易产生自然剥离。
通常采用400微米左右厚度的蓝宝石基底基板的情况下，在第二工序中生长的晶体的膜厚优选处于10微米以上，更优选20微米以上。开口部分的面积比例优选处于2/3以下，更优选1/2以下。比10微米薄的情况下，面积比例大于2/3的情况下等，有难于自然剥离的倾向。
这样自然剥离的自立基板对基底基板的影响小，因而弯曲极小。而且当不能产生自然剥离的情况下，通过施加机械应力和热应力使其剥离，也能得到自立基板。
另外，作为第一工序的用掩模覆盖，即仅在具有突起状形状的晶体之晶体端部附近形成开口部分的工序，除上述以外也可以利用例如图4、5所示的工序。图4的实例是采用干式蚀刻法将形成了图案的基底基板蚀刻，形成突起状形状，然后形成第二掩模仅在此突起状形状的端部附近形成开口的方法。在此方法中，III-V族化合物半导体的生长进行一次。
图5的实例，是使在基底基板上形成的掩模的层厚较厚，当在该掩模上形成凹部之后，通过选择性生长和横向生长得到内部具有空隙的平坦结晶的方法。此方法中，选择性生长时在形成倾斜的蓝宝石的条件下进行生长，然后变更成横向生长处于优势的生长条件下进行生长。
这样能够得到自立的GaN基板7’。若采用自立的GaN基板，则可以采用HVPE法在其上进行GaN的均匀外延生长，使低位错的GaN基板的厚度充分增厚，能够作为结晶块(ingot)利用。
此外，在本发明的第一工序中，通过加大种晶的面积比例(开口部分6)，在不剥离GaN膜的情况下就能够得到在内部残留了空隙8A的特殊结构的晶体8。利用这种结构有可能制成图2(A)所示的新颖的元件。图2(A)是表示使用光的反射率高的金属膜作为第一工序中用的掩模4，将其埋入晶体内部的发光二极管。这样能够得到一种使从发光层向下侧发出的光向上侧反射后提高了光取出效率的LED。
在第一工序中形成的晶体端部附近的GaN开口部分6，在形成平坦膜的第二序中起着晶体生长用种晶的作用。从种晶朝着横向生长的晶体，由于继承种晶的方位，所以其中几乎没有位错。从种晶开始继续位错的大部分，在突起状形状3生长的过程中，在其内部向水平方向折射，在倾斜的小面上终止，所以直至再生长的平坦膜7为止继续下去的种晶的位错，实际上将仅仅处于形成种晶的突起状端部上。因此，能够有效地降低平坦膜全体的位错密度。
从基底晶体向平坦膜传播的位错虽然如上所述仅限于种晶部分，但是在平坦膜的合体部分7A上有时也会重新产生位错。这是因为种晶的(0001)面内结晶轴的波动，使得相邻种晶的方位产生少许偏移，在横向生长部分的合体部分中产生小倾角晶界，同时产生位错的缘故。这种情况在图2(B)中被示意示出。
通过反复进行横向生长的掩埋生长，有时能够减少在合体部分产生的新的位错。为了减少合体部分中产生小倾角晶界所伴随的位错，需要加大横向生长时至合体的距离，增大被小倾角晶界包围的每个晶粒尺寸。为了作到这一点，在第二次进行的第一工序前采用的图案中，也可以使图案周期比第一次的周期增大。这样能够进一步降低残余的位错密度。这种情况示意示于图2(C)中。其中横向掩埋生长方法虽然可以在本发明中的第二工序以后的工序中直接采用，但是为了更简单起见也可以在第一次得到的平坦膜上形成图案，直接在其上进行横向掩埋生长。
以下利用实施例更详细说明本发明，但是本发明并不限于这些实施例。
实施例1
在用MOCVD法在厚度430微米的蓝宝石(0001)面基板上低温生长的GaN缓冲层上，形成大约3微米的未掺杂GaN层1，用其作为样品，采用通常的光刻法进行加工，以便将用蒸镀法形成的SiO2掩模成为GaN晶体的<1-100>方向的条状图案。SiO2条状部分2A和窗部2B的宽度均为5微米。
将其置于MOCVD反应炉中，以H2作载气，使用TMG和NH3，在0.66大气压生长压力和950℃生长温度下进行第一工序的晶体生长，生长了具有由<11-22>面小面构成的突起状形状的GaN3。
接着进行第一工序，制成仅在突起状尖端部分开口的SiO2掩模的样品。也就是说，首先利用RF溅射法将全部表面用膜厚100纳米的SiO2膜4覆盖。其次由旋涂法和焙烤法形成抗蚀剂膜5，在氧等离子体灰化装置中除去突起状尖端部分的抗蚀剂，使此部分的SiO2膜露出。然后进行缓冲的氢氟酸处理，除去露出的SiO2膜部分。最后用有机溶剂除去抗蚀剂。这样制成第一工序中得到的仅在突起状尖端部分6开口的SiO2掩模的样品。开口部分的面积比例为40％。
随后将第一工序得到的样品置于MOCVD装置中，进行第二工序的晶体生长，得到了厚度3微米的平坦的GaN晶体。这种晶体生长中的条件为，生长压力0.66大气压，生长温度1050℃。
通过对得到的晶体的断面进行SEM照相确认，能够制成内部残留有在SiO2侧面的倾斜的小面被覆盖的空隙。阴极发光评价的结果证明，位错集中在横向生长的合体部分，在合体部分以外中位错密度为1×105cm-2以下。晶体全体的位错密度平均值为1×107cm-2。
实施例2
除了将第二工序中的晶体生长法，将MOCVD法变成HVPE法，使生长的晶体厚度为100微米以外，与实施例1同样进行了晶体生长。其中HVPE的生长条件，用N2作为载气，以氨、氯化氢气体和金属镓作为原料，生长压力为常压，生长温度为1070℃。
从反应炉中将终止生长的样品取出后，将第三工序中生长的层剥离后，得到了自立基板。
对得到的晶体进行阴极发光评价的结果证明，位错集中在横向生长的合体部分，在合体部分以外中位错密度为1×105cm-2以下。晶体全体的位错密度平均值为5×107cm-2。
对弯曲评价后确认，弯曲的曲率半径约为2米，是非常平坦的自立基板。
实施例3
将使具有突起状形状的晶体生长用的掩模图案改变成一个方向的条状图案，使用了互相以60°角度交叉的、结晶学上等价的<1-100>方向的两个条状重合的图案。在一个方向上掩模部和开口部分的宽度均为5微米，而在另一方向上掩模部和开口部分的宽度分别为7微米和3微米.如图3(A)所示，在开口部分中平行四边形的掩模部是规则地离散并列的。
此外，除了将氧等离子体灰化时间调节得使第一工序中掩模的开口部分的面积比例达到70％以外，与实施例2同样进行了晶体生长。
对得到的晶体进行阴极发光评价结果证明，位错集中在掩模的中央部分和不同的小面连接的部分(即横向生长的合体部分)，在合体部分以外中位错密度为1×105cm-2以下。晶体全体的位错密度平均值为3×107cm-2。
实施例4
使具有突起状晶体生长用的掩模图案，采用了<1-100>方向的条状与<11-20>方向互相正交的两种条状重叠的图案。<1-100>方向的条状掩模部与开口部分宽度均为5微米。<11-20>方向的掩模部和开口部分的宽度分别为7微米和3微米。如图3(B)所示，在开口部分中长方形的掩模部是规则离散的并列的掩模。
此外，除了将氧等离子体灰化时间调节得使第一工序中掩模的开口部分的面积比例达到70％以外，与实施例3同样进行了晶体生长。
对得到的晶体进行阴极发光评价结果证明，位错集中在掩模的中央部分和不同的小面连接的部分(即横向生长的合体部分)，在合体部分以外中位错密度为1×105cm-2以下。晶体全体的位错密度平均值为7×107cm-2。
按照本发明，能够制造位错密度小弯曲也小的氮化物系III-V族化合物半导体单晶的自立基板。这种氮化物系III-V族化合物半导体单晶的自立基板，能够作为氮化物系III-V族化合物半导体器件用基板广泛采用，由于能够制成可靠性极高的紫外线发光LED和激光二极管，所以是极为有用的。

Claims (5)

1.一种具有降低了位错密度的III-V族化合物半导体单晶的外延基板的制造方法，其特征在于，在制造具有作为由通式InxGayAlzN(式中x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1)表示的III-V族化合物半导体单晶，降低了位错密度的III-V族化合物半导体单晶的外延基板时，具有第一工序和第二工序，其中所述第一工序，使用具有多个突起状形状的该III-V族化合物半导体单晶，用由与该III-V族化合物半导体异种材料制成的掩模覆盖得仅使该结晶端部附近形成开口部分；所述第二工序，以该开口部分的III-V族化合物半导体单晶作为种晶，使该III-V族化合物半导体单晶沿着横向生长。
2.一种降低了位错密度的III-V族化合物半导体单晶的自立基板的制造方法，其特征在于，在制造作为由通式InxGayAlzN(式中x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1)表示的III-V族化合物半导体单晶，降低了位错密度的III-V族化合物半导体单晶的自立基板时，具有第一工序和第二工序，其中所述第一工序，使用具有多个突起状形状的该III-V族化合物半导体单晶，用由与该III-V族化合物半导体异种材料制成的掩模覆盖得仅使该结晶端部附近形成开口部分，而且使开口部分的面积之和处于从具有多个突起状形状的该III-V族化合物半导体单晶上的投影面积的1/2以下；所述第二工序以该开口部分的III-V族化合物半导体单晶作为种晶，使该III-V族化合物半导体单晶沿着横向生长。
3.根据权利要求1或2所述制造方法，其特征在于，所述第一工序中的具有多个突起状形状的该III-V族化合物半导体单晶，是通过采用该III-V族化合物半导体单晶作为基底结晶，用具有多个开口部分的掩模将其覆盖后，使该III-V族化合物半导体单晶从该开口部分选择性生长得相对于该基底结晶表面形成倾斜小面来得到的。
4.一种III-V族化合物半导体外延基板，其特征在于，其中含有被由与基板平行的面和III-V族化合物半导体异种材料覆盖的倾斜面所包围的空隙。
5.一种由权利要求2的方法得到的降低了位错密度的该III-V族化合物半导体单晶的自立基板。
CNA2004800062801A 2003-03-07 2004-03-04 氮化镓单晶基板及其制造方法 Pending CN1759469A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003061027A JP2004273661A (ja) 2003-03-07 2003-03-07 窒化ガリウム単結晶基板の製造方法
JP061027/2003 2003-03-07

Publications (1)

Publication Number Publication Date
CN1759469A true CN1759469A (zh) 2006-04-12

Family

ID=32958948

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800062801A Pending CN1759469A (zh) 2003-03-07 2004-03-04 氮化镓单晶基板及其制造方法

Country Status (8)

Country Link
US (1) US7399687B2 (zh)
JP (1) JP2004273661A (zh)
KR (1) KR101142745B1 (zh)
CN (1) CN1759469A (zh)
DE (1) DE112004000383T5 (zh)
GB (1) GB2416623B (zh)
TW (1) TW200423312A (zh)
WO (1) WO2004079802A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976713A (zh) * 2010-09-10 2011-02-16 北京大学 一种基于同质外延制备高效光电子器件的方法
CN101562223B (zh) * 2008-04-16 2011-04-27 台湾积体电路制造股份有限公司 半导体元件
CN102220640A (zh) * 2011-06-09 2011-10-19 青岛铝镓光电半导体有限公司 氮化镓单晶的制备方法
CN103038901A (zh) * 2010-03-31 2013-04-10 Cs解决方案有限公司 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法
CN101796212B (zh) * 2007-09-03 2014-04-09 学校法人上智学院 Iii族氮化物结构体以及iii族氮化物半导体微细柱状晶体的制造方法
CN109423694A (zh) * 2017-08-21 2019-03-05 流慧株式会社 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
CN109863262A (zh) * 2016-10-28 2019-06-07 日本碍子株式会社 13族元素氮化物层、复合基板以及功能元件
CN110219047A (zh) * 2018-03-02 2019-09-10 国立大学法人大阪大学 Iii族氮化物结晶的制造方法
CN111864019A (zh) * 2020-07-10 2020-10-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法
CN112639179A (zh) * 2018-08-29 2021-04-09 赛奥科思有限公司 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747319B2 (ja) * 2004-03-23 2011-08-17 学校法人 名城大学 ヘテロエピタキシャル成長方法
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
KR100707187B1 (ko) * 2005-04-21 2007-04-13 삼성전자주식회사 질화갈륨계 화합물 반도체 소자
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR101351396B1 (ko) 2005-06-01 2014-02-07 재팬 사이언스 앤드 테크놀로지 에이젼시 반극성 (Ｇａ,Ａｌ,Ｉｎ,Ｂ)Ｎ 박막들, 헤테로구조들, 및소자들의 성장 및 제조에 대한 기술
KR100676881B1 (ko) 2005-08-09 2007-02-01 홍창희 화합물 반도체의 단결정 박막 제조 방법
DE602006004834D1 (de) * 2005-12-22 2009-03-05 Freiberger Compound Mat Gmbh Verfahren zum selektiven Maskieren von III-N-Schichten und zur Herstellung von selbsttragenden III-N-Schichten oder Bauelementen
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
TW200816508A (en) * 2006-09-18 2008-04-01 Univ Nat Central Fabrication methods of patterned sapphire substrate and light emitting diode
JP4996186B2 (ja) * 2006-09-25 2012-08-08 株式会社東芝 半導体装置および化合物半導体基板とその製造方法
WO2008115135A1 (en) * 2007-03-16 2008-09-25 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing thereof
KR100902512B1 (ko) * 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
CN102136414B (zh) * 2008-04-16 2013-06-05 晶元光电股份有限公司 减少半导体外延位错发生的氮化镓半导体结构及其方法
KR101142082B1 (ko) * 2009-03-12 2012-05-03 주식회사 엘지실트론 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자
KR101134130B1 (ko) * 2010-06-23 2012-04-09 시스솔루션 주식회사 질화물 반도체 발광 소자 제조 방법
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 ｎ型ＩＩＩ族窒化物半導体の製造方法
JP5598149B2 (ja) * 2010-08-09 2014-10-01 サンケン電気株式会社 化合物半導体層の形成方法
US8674393B2 (en) 2010-12-21 2014-03-18 Industrial Technology Research Institute Substrate structure and fabrication thereof, and light emitting diode devices fabricated from the same
TWI456791B (zh) * 2011-01-20 2014-10-11 Hon Hai Prec Ind Co Ltd 半導體發光晶片及其製造方法
KR101256979B1 (ko) * 2011-10-14 2013-04-19 전북대학교산학협력단 쐐기 구조를 갖는 발광소자 및 그 제조방법
JP2013251304A (ja) * 2012-05-30 2013-12-12 Furukawa Co Ltd 積層体および積層体の製造方法
KR102070209B1 (ko) * 2013-07-01 2020-01-28 엘지전자 주식회사 성장기판 및 그를 포함하는 발광소자
JP6314558B2 (ja) * 2014-03-12 2018-04-25 沖電気工業株式会社 窒化物半導体、窒化物半導体のテクスチャ構造形成方法、及び窒化物半導体のテクスチャ構造
JP2020536033A (ja) * 2017-10-05 2020-12-10 ヘキサジェム アーベー プレーナ形ｉｉｉ−ｎ半導体層を有する半導体デバイスおよび製作方法
EP3813096A1 (en) * 2019-10-22 2021-04-28 Imec VZW Method for manufacturing an iii-nitride semiconductor structure
TW202341251A (zh) * 2022-01-27 2023-10-16 日商京瓷股份有限公司 半導體基板之製造方法及製造裝置、以及控制裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188983A (ja) 1987-01-31 1988-08-04 Ricoh Co Ltd 半導体発光装置
JP3542507B2 (ja) 1998-10-22 2004-07-14 キヤノン株式会社 糖鎖高分子化合物を含むインク受容層を有する記録媒体
DE60043122D1 (de) 1999-03-17 2009-11-19 Mitsubishi Chem Corp Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode
JP3441415B2 (ja) * 1999-12-13 2003-09-02 三菱電線工業株式会社 半導体結晶の製造方法
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3571641B2 (ja) 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
JP3557441B2 (ja) 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
JP3680751B2 (ja) * 2000-03-31 2005-08-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2002164292A (ja) 2000-11-29 2002-06-07 Sumitomo Chem Co Ltd 化合物半導体基板およびその製造方法
JP3453558B2 (ja) 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP3805673B2 (ja) 2001-03-23 2006-08-02 松下電器産業株式会社 窒化物半導体基板の製造方法
JP2002289541A (ja) 2001-03-27 2002-10-04 Toshiba Corp ＧａＮ系半導体結晶の形成方法及びその結晶を用いたＧａＮ系半導体素子の製造方法
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4451846B2 (ja) * 2003-01-14 2010-04-14 パナソニック株式会社 窒化物半導体素子の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101796212B (zh) * 2007-09-03 2014-04-09 学校法人上智学院 Iii族氮化物结构体以及iii族氮化物半导体微细柱状晶体的制造方法
US8896100B2 (en) 2007-09-03 2014-11-25 Sophia School Corporation III nitride structure and method for manufacturing III nitride semiconductor fine columnar crystal
CN101562223B (zh) * 2008-04-16 2011-04-27 台湾积体电路制造股份有限公司 半导体元件
CN103038901A (zh) * 2010-03-31 2013-04-10 Cs解决方案有限公司 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法
CN101976713A (zh) * 2010-09-10 2011-02-16 北京大学 一种基于同质外延制备高效光电子器件的方法
CN102220640A (zh) * 2011-06-09 2011-10-19 青岛铝镓光电半导体有限公司 氮化镓单晶的制备方法
CN109863262A (zh) * 2016-10-28 2019-06-07 日本碍子株式会社 13族元素氮化物层、复合基板以及功能元件
CN109423694A (zh) * 2017-08-21 2019-03-05 流慧株式会社 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
CN109423694B (zh) * 2017-08-21 2022-09-09 株式会社Flosfia 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
CN110219047A (zh) * 2018-03-02 2019-09-10 国立大学法人大阪大学 Iii族氮化物结晶的制造方法
CN110219047B (zh) * 2018-03-02 2022-10-25 国立大学法人大阪大学 Iii族氮化物结晶的制造方法
CN112639179A (zh) * 2018-08-29 2021-04-09 赛奥科思有限公司 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
CN112639179B (zh) * 2018-08-29 2022-12-09 住友化学株式会社 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
CN111864019A (zh) * 2020-07-10 2020-10-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法
CN111864019B (zh) * 2020-07-10 2021-11-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法

Also Published As

Publication number Publication date
US20060172512A1 (en) 2006-08-03
US7399687B2 (en) 2008-07-15
WO2004079802A1 (ja) 2004-09-16
GB2416623B (en) 2006-07-26
DE112004000383T5 (de) 2006-03-30
TW200423312A (en) 2004-11-01
GB0519380D0 (en) 2005-11-02
KR101142745B1 (ko) 2012-05-03
GB2416623A (en) 2006-02-01
KR20050105516A (ko) 2005-11-04
JP2004273661A (ja) 2004-09-30
TWI317990B (zh) 2009-12-01

Similar Documents

Publication Publication Date Title
CN1759469A (zh) 氮化镓单晶基板及其制造方法
TWI411711B (zh) Iii-ｎ層上罩覆材料之形成方法和至少部份罩覆iii-ｎ層之成長方法以及無支撐iii-ｎ層之製造方法及其半導體裝置
JP4597259B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
US8216869B2 (en) Group III nitride semiconductor and a manufacturing method thereof
KR20020076167A (ko) 질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판
JP5140962B2 (ja) 窒化物半導体基板の製造方法
JP2000022212A (ja) ＧａＮ単結晶基板及びその製造方法
CN101410950A (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
US20110163323A1 (en) GaN SINGLE CRYSTAL SUBSTRATE AND METHOD OF MAKING THE SAME
JP2001284314A (ja) 窒化物系半導体層の製造方法
WO2012043885A1 (ja) Iii族窒化物半導体素子製造用基板の製造方法、iii族窒化物半導体自立基板またはiii族窒化物半導体素子の製造方法、およびiii族窒化物成長用基板
KR20080100706A (ko) ＧａＮ 반도체 기판 제조 방법
US9234299B2 (en) Method for producing group III nitride single crystal
JP2006273716A (ja) ＧａＮ単結晶基板の製造方法
CN1574228A (zh) 氮化物半导体，半导体器件及其制造方法
JP2002249400A (ja) 化合物半導体単結晶の製造方法およびその利用
JP4333377B2 (ja) ＧａＮ単結晶基板およびその製造方法ならびに発光デバイス
JP6249250B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP4786587B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP2001274093A (ja) 半導体基材及びその製造方法
JP4232326B2 (ja) 低欠陥窒化物半導体の成長方法
US20020170488A1 (en) Method for manufacturing semiconductor substrate
US20030198301A1 (en) Method of epitaxial lateral overgrowth
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
JP2010278470A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20060412