CN112639179B - 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体 - Google Patents

氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体 Download PDF

Info

Publication number
CN112639179B
CN112639179B CN201980056250.8A CN201980056250A CN112639179B CN 112639179 B CN112639179 B CN 112639179B CN 201980056250 A CN201980056250 A CN 201980056250A CN 112639179 B CN112639179 B CN 112639179B
Authority
CN
China
Prior art keywords
layer
plane
growth
dislocation density
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980056250.8A
Other languages
English (en)
Other versions
CN112639179A (zh
Inventor
吉田丈洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN112639179A publication Critical patent/CN112639179A/zh
Application granted granted Critical
Publication of CN112639179B publication Critical patent/CN112639179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明具有如下工序：准备基底基板的工序；在基底基板的主面上形成具有多个开口部的掩膜层的工序；第一工序，使表面仅由倾斜界面构成的第一层在基底基板的主面上生长；以及第二工序，使III族氮化物半导体的单晶在第一层上外延生长，使倾斜界面消失，使具有经镜面化的表面的第二层生长，在第一工序中，通过使单晶的顶面产生多个凹部，使(0001)面消失，从而在掩膜层的多个开口部之中的各1个开口部的上方形成至少1个谷部和多个顶部，观察与主面垂直的任意截面时，夹着1个谷部的多个顶部之中最接近的一对顶部彼此在沿着主面的方向上间隔的平均距离设为超过100μm。

Description

氮化物半导体基板的制造方法、氮化物半导体基板和层叠结 构体
技术领域
本发明涉及氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体。
背景技术
作为使III族氮化物半导体的单晶生长的方法，已知所谓的ELO(EpitaxialLateral Overgrowth)法。在ELO法中，例如，首先在基底基板上形成具有规定开口部的掩膜层。在形成掩膜层后，在基底基板上通过掩膜层的开口部而使截面三角形状的小面结构生长。若进一步使小面结构生长，则小面结构所形成的V字状槽部被填埋，能够得到平坦的晶体层。此时，在小面结构的生长过程中，通过使位错发生弯曲，从而到达至晶体层表面的位错得以降低(例如专利文献1和2)。
现有技术文献
专利文献
专利文献1：日本特开2018-030763号公报
专利文献2：日本特开2018-030764号公报
发明内容
发明要解决的问题
此处，在上述ELO法中，通过延长掩膜层的间距，即通过加宽开口部的宽度，能够加宽晶体层的表面中的位错密度得以降低的区域。
然而，发明人发现：在延长掩膜层的间距的情况下，会产生以下那样的课题。
若延长掩膜层的间距，则在小面结构的生长过程中难以使(0001)面消失，难以形成顶部尖锐的截面三角形状的小面结构。因此，晶体层在(0001)面残留的状态下生长。若(0001)面残留，则位错不经弯曲地向晶体层的表面传播。其结果，存在晶体层的表面中的位错密度未被充分降低的可能性。
另外，若延长掩膜层的间距，则从基底基板的主面起至小面结构的顶部为止的高度变高。因此，直到使晶体层平坦化为止的时间变长。其结果，存在通过对晶体层进行切片而得到的氮化物半导体基板的生产率降低的可能性。
本发明是基于发明人发现的上述新型课题而作出的，本发明的目的在于，高效地降低氮化物半导体基板的主面中的位错密度。
用于解决问题的方案
根据本发明的一个方式，提供一种氮化物半导体基板的制造方法，其为使用气相生长法来制造氮化物半导体基板的方法，具有如下工序：
准备基底基板的工序，所述基底基板由III族氮化物半导体的单晶形成，且具有最接近的低指数晶面为(0001)面的主面；
在前述基底基板的前述主面上形成具有多个开口部的掩膜层的工序；
第一工序，使被除了前述(0001)面之外的一对倾斜界面夹持且具有露出前述(0001)面的顶面的III族氮化物半导体的单晶在前述基底基板的前述主面上通过前述掩膜层的前述开口部进行外延生长，使前述顶面产生由除了前述(0001)面之外的倾斜界面构成的多个凹部，使该倾斜界面随着向前述基底基板的前述主面的上方去而缓缓扩大，使前述(0001)面从前述顶面消失，使表面仅由前述倾斜界面构成的第一层生长；以及
第二工序，使III族氮化物半导体的单晶在前述第一层上外延生长，使前述倾斜界面消失，使具有经镜面化的表面的第二层生长，
在前述第一工序中，
通过使前述单晶的前述顶面产生前述多个凹部，使前述(0001)面消失，从而在前述掩膜层的前述多个开口部之中的各1个开口部的上方形成至少1个谷部和多个顶部，
观察与前述主面垂直的任意截面时，夹着1个前述谷部的前述多个顶部之中最接近的一对顶部彼此在沿着前述主面的方向上间隔的平均距离设为超过100μm。
根据本发明的其它方式，提供一种氮化物半导体基板，
其具有2英寸以上的直径，且具有最接近的低指数晶面为(0001)面的主面，
利用多光子激发显微镜观察前述氮化物半导体基板的主面，由暗点密度求出位错密度时，
前述主面中交替地排列有位错密度小于1×106cm-2的低位错密度区域、以及位错密度高于前述低位错密度区域的位错密度且为3×106cm-2以下的高位错密度区域，
前述低位错密度区域的至少一部分具有50μm见方以上的无位错区域。
根据本发明的其它方式，提供一种层叠结构体，其具备：
基底基板，其由III族氮化物半导体的单晶形成，且具有最接近的低指数晶面为(0001)面的主面；
掩膜层，其设置在前述基底基板的前述主面上，且具有多个开口部；
第一低氧浓度区域，其通过前述掩膜层的前述开口部而设置在前述基底基板的前述主面上和前述掩膜层上，且由III族氮化物半导体的单晶形成；
高氧浓度区域，其设置在前述第一低氧浓度区域上，且由III族氮化物半导体的单晶形成；以及
第二低氧浓度区域，其设置在前述高氧浓度区域上，且由III族氮化物半导体的单晶形成，
前述高氧浓度区域的氧浓度高于前述第一低氧浓度区域和前述第二低氧浓度区域各自的氧浓度，
观察与前述主面垂直的任意截面时，
前述第一低氧浓度区域的上表面在前述掩膜层的前述多个开口部之中的各1个开口部的上方具有至少1个谷部和多个山部，
夹着1个前述谷部的前述多个山部之中最接近的一对山部彼此在沿着前述主面的方向上间隔的平均距离超过100μm。
发明的效果
根据本发明，能够高效地降低氮化物半导体基板的主面中的位错密度。
附图说明
图1是表示本发明的一个实施方式所述的氮化物半导体基板的制造方法的流程图。
图2的(a)～(c)是表示本发明的一个实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。
图3是表示本发明的一个实施方式所述的氮化物半导体基板的制造方法的一部分的概略立体图。
图4的(a)～(b)是表示本发明的一个实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。
图5的(a)～(b)是表示本发明的一个实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。
图6的(a)是表示在倾斜界面和c面各自既不扩大也不缩小的基准生长条件下的生长过程的概略截面图，图6的(b)是表示在倾斜界面扩大且c面缩小的第一生长条件下的生长过程的概略截面图。
图7是表示在倾斜界面缩小且c面扩大的第二生长条件下的生长过程的概略截面图。
图8是表示利用多光子激发显微镜观察本发明的一个实施方式所述的氮化物半导体基板的主面时的观察图像的示意图。
图9是表示利用荧光显微镜观察样品1的层叠结构体的截面的观察图像的图。
图10是表示利用多光子激发显微镜观察样品1的层叠结构体的表面的观察图像的图。
图11是表示利用荧光显微镜观察样品2的层叠结构体的截面的观察图像的图。
图12是表示利用荧光显微镜观察样品2的层叠结构体的截面的观察图像的图。
图13是表示利用多光子激发显微镜观察样品2的层叠结构体的表面的观察图像的图。
图14是表示利用荧光显微镜观察样品3的层叠结构体的截面的观察图像的图。
图15是表示利用多光子激发显微镜观察样品3的层叠结构体的表面的观察图像的图。
图16是表示利用荧光显微镜观察样品4的层叠结构体的截面的观察图像的图。
图17是表示利用多光子激发显微镜观察样品4的层叠结构体的表面的观察图像的图。
具体实施方式
<本发明的一个实施方式>
以下，针对本发明的一个实施方式，参照附图进行说明。
(1)氮化物半导体基板的制造方法
使用图1～图5，针对本实施方式所述的氮化物半导体基板的制造方法进行说明。
图1是表示本实施方式所述的氮化物半导体基板的制造方法的流程图。图2的(a)～(c)、图4的(a)～图5的(b)是表示本实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。图3是表示本实施方式所述的氮化物半导体基板的制造方法的一部分的概略立体图。需要说明的是，图3相当于图2的(b)这一时刻的立体图，表示在基底基板10上生长的第一层30的一部分。另外，在图4的(b)中，细实线表示生长中途的晶面，在图2的(c)～图5的(b)中，虚线表示位错。
如图1所示那样，本实施方式所述的氮化物半导体基板的制造方法例如具有：基底基板准备工序S100、掩膜层形成工序S180、第一工序S200、第二工序S300、切片工序S400和研磨工序S500。
(S100：基底基板准备工序)
首先，在基底基板准备工序S100中，准备由III族氮化物半导体的单晶形成的基底基板10。本实施方式中，作为基底基板10，准备例如氮化镓(GaN)自支撑基板。
需要说明的是，以下，在具有纤锌矿结构的III族氮化物半导体的晶体中，将<0001>轴(例如[0001]轴)称为“c轴”，将(0001)面称为“c面”。需要说明的是，有时将(0001)面称为“+c面(III族元素极性面)”，将(000-1)面称为“-c面(氮(N)极性面)”。另外，将<1-100>轴(例如[1-100]轴)称为“m轴”，将(1-100)面称为“m面”。需要说明的是，m轴可以记为<10-10>轴。另外，将<11-20>轴(例如[11-20]轴)称为“a轴”，将(11-20)面称为“a面”。
本实施方式的基底基板准备工序S100中，例如，通过VAS(Void-AssistedSeparation)法来制作基底基板10。
具体而言，例如，通过以下的步骤来制作基底基板10。首先，准备由蓝宝石基板等形成的基板。在准备基板后，例如，利用金属有机物气相外延(MOVPE)法，使例如由氮化镓(GaN)形成的第一晶体层在基板上生长。在使第一晶体层生长后，在第一晶体层上蒸镀例如由钛(Ti)形成的金属层。在蒸镀金属层后，例如，在包含氨气的气氛中进行基板的热处理。由此，使金属层氮化并形成表面具有高密度的微细孔穴的金属氮化层。另外，通过进行上述热处理，通过金属氮化层的孔穴来蚀刻第一晶体层的一部分，在该第一晶体层中形成高密度的空孔。由此，形成含有空孔的第一晶体层。在形成金属氮化层和含有空孔的第一晶体层后，例如，利用氢化物气相外延(HVPE)法，使例如由GaN形成的第二晶体层在含有空孔的第一晶体层和金属氮化层上生长。在第二晶体层的生长结束后，在冷却基板的过程中，第二晶体层以含有空孔的第一晶体层和金属氮化层为边界，从基板自然地剥离。在获得已剥离的第二晶体层后，对该第二晶体层进行切片并研磨。
通过以上的基底基板准备工序S100，得到由GaN的单晶形成的基底基板10。
基底基板10的直径为例如2英寸以上。另外，基底基板10的厚度为例如300μm以上且1mm以下。
基底基板10的主面10s例如具有成为外延生长面的主面(基底表面)10s。本实施方式中，相对于主面10s最近的低指数晶面例如为c面(+c面)。
另外，本实施方式中，例如，可以对构成基底基板10的GaN晶体的主面10s赋予规定的偏离角。此处提及的“偏离角”是指c轴相对于主面10s的法线所成的角度。具体而言，基底基板10的主面10s中的偏离角的大小例如超过0°且为1°以下。
需要说明的是，偏离角的大小和方向例如可通过上述VAS法中使用的晶体生长用基板的偏离角的大小和方向、以及切片时的切片角度和切片方向来调整。
另外，本实施方式中，基底基板10通过上述VAS法来制作，因此，基底基板10的主面10s中的位错密度变低。具体而言，基底基板10的主面10s中的位错密度例如为3×106cm-2以上且小于1×107cm-2。
(S180：掩膜层形成工序)
在准备基底基板10后，例如，利用溅射法，在基底基板10上形成掩膜层20。掩膜层20例如采用氧化硅(SiO2)层或氮化硅(SiN)层等。此时，掩膜层20的厚度设为300nm以上且2μm以下。在形成掩膜层20后，利用光刻法对掩膜层20进行图案化。
由此，如图2的(a)所示那样，形成具有多个规定的开口部20a的掩膜层20。通过形成该具有多个开口部20a的掩膜层20，从而在后述第一工序S200中能够诱发GaN的单晶的三维生长。
此时，将掩膜层20的开口部20a制成在例如沿着m轴的方向或沿着a轴的方向中的任一方向上延伸的条纹状。此处提及的掩膜层20的开口部20a为“在沿着m轴的方向或沿着a轴的方向中的任一方向上延伸的条纹状”的情况是指：不仅包括在俯视时条纹状的开口部20a的延伸方向为与沿着m轴的方向或沿着a轴的方向完全一致的方向这一情况，还包括相对于沿着m轴的方向或沿着a轴的方向略微倾斜的方向这一情况。也可以认为在构成条纹状的开口部20a的至少1个单位的开口部中，使沿着m轴的方向或沿着a轴的方向中的任一者的方向成分的长度长于另一者的方向成分的长度。需要说明的是，构成条纹状的开口部20a的至少1个单位的开口部可以不必从基底基板10的主面10s的一端延伸至另一端。
本实施方式中，将掩膜层20的开口部20a制成例如在沿着a轴的方向上延伸的条纹状。
另外，此时，将条纹状的掩膜层20各自的宽度w例如设为1μm以上且100μm以下、优选设为5μm以上且30μm以下。通过将掩膜层20的宽度w设为1μm以上，能够抑制掩膜层20的断线，提高图案形成的成品率。进而，通过将掩膜层20的宽度w设为5μm以上，能够进一步提高图案化的成品率。另一方面，通过将掩膜层20的宽度w设为100μm以下，在后述第一工序S200中，能够抑制掩膜层20上的异常的晶核发生。进而，通过将掩膜层20的宽度w设为30μm以下，在后述第一工序S200中，能够稳定地抑制掩膜层20上的异常的晶核发生。
另外，条纹状的掩膜层20各自的间距p在例如后述第一工序S200和第二工序S300中会影响位错弯曲传播的距离，即，影响氮化物半导体基板1的主面1s的低位错密度区域的面积。以往，在掩膜层20的间距p宽的情况下，稳定的GaN晶体的生长较为困难，但本实施方式中，通过使用利用VAS法制作的基板来作为基底基板10，即便掩膜层20的间距p宽，也能够使后述第一层30稳定地生长。
具体而言，本实施方式中，将掩膜层20各自的间距p例如设为800μm以上、优选设为1mm以上。若掩膜层20的间距p小于800μm，则在掩膜层20的上方形成高位错密度区域，因此，从氮化物半导体基板1切出半导体装置时，存在半导体装置内包含高位错密度区域的可能性。与此相对，通过将掩膜层20的间距p设为800μm以上，能够抑制在半导体装置内包含高位错密度区域，从而主要从低位错密度区域切出半导体装置。进而，通过将掩膜层20的间距p设为1mm以上，从而高输出发光二极管(LED)等半导体装置的芯片尺寸为600μm以上且1mm以下，因此，即便在半导体装置为高输出发光二极管等的情况下，也能够从低位错密度区域稳定地切出半导体装置。
需要说明的是，掩膜层20各自的间距p越长越好，因此，间距p的上限值没有限定。但是，从掩膜层20的稳定的图案形成的观点出发，掩膜层20各自的间距p例如优选为10mm以下。
(S200：第一工序(第一层生长工序))
在准备基底基板10后，如图2的(b)和(c)、图3所示那样，使具有除了c面之外的一对倾斜界面30i和被该一对倾斜界面30i夹持且露出c面30c的顶面30u的III族氮化物半导体的单晶在基底基板10的主面10s上外延生长。由此，使第一层(三维生长层)30生长。
此时，使单晶的顶面30u进一步产生被除了c面之外的倾斜界面30i包围而构成的多个凹部30p，使该倾斜界面30i随着朝向基底基板10的主面10s的上方而缓缓扩大，使c面30c缓缓缩小。由此，使c面30c从顶面30u消失。其结果，使表面仅由倾斜界面30i构成的第一层30生长。
即，第一工序S200中，以特意使基底基板10的主面10s粗糙的方式，使第一层30进行三维生长。需要说明的是，第一层30即便形成这种生长形态，也会如上所述地以单晶进行生长。在这一点上，第一层30与使III族氮化物半导体在蓝宝石等异种基板上外延生长之前先在该异种基板上以非晶或多晶的形式形成的所谓低温生长缓冲层不同。
本实施方式中，作为第一层30，例如使与由构成基底基板10的III族氮化物半导体相同的III族氮化物半导体形成的层进行外延生长。具体而言，例如利用HVPE法，将基底基板10加热，对该被加热的基底基板10供给GaCl气体和NH3气体，由此，使作为第一层30的GaN层进行外延生长。
此处，第一工序S200中，为了表现出上述生长过程，例如使第一层30在规定的第一生长条件下生长。
首先，使用图6的(a)，针对倾斜界面30i和c面30c各自既不扩大也不缩小的基准生长条件进行说明。图6的(a)是表示在倾斜界面和c面各自既不扩大也不缩小的基准生长条件下的生长过程的概略截面图。
在图6的(a)中，粗实线表示每隔单位时间的第一层30的表面。图6的(a)中示出的倾斜界面30i设为相对于c面30c最为倾斜的倾斜界面。另外，在图6的(a)中，将第一层30之中的c面30c的生长速率记作Gc0，将第一层30之中的倾斜界面30i的生长速率记作Gi，将第一层30中的c面30c与倾斜界面30i所成的角度记作θ。另外，在图6的(a)中，在维持c面30c与倾斜界面30i所成的角度θ的状态下，第一层30生长。需要说明的是，第一层30的c面30c的偏离角较之c面30c与倾斜界面30i所成的角度θ可以忽略。
如图6的(a)所示那样，倾斜界面30i和c面30c各自既不扩大也不缩小时，倾斜界面30i与c面30c的交点的轨迹相对于c面30c是垂直的。由此，倾斜界面30i和c面30c各自既不扩大也不缩小的基准生长条件满足以下的式(a)。
Gc0＝Gi/cosθ···(a)
接着，使用图6的(b)，针对倾斜界面30i扩大且c面30c缩小的第一生长条件进行说明。图6的(b)是表示在倾斜界面扩大且c面缩小的第一生长条件下的生长过程的概略截面图。
在图6的(b)中，也与图6的(a)同样地，粗实线表示每隔单位时间的第一层30的表面。另外，图6的(b)中示出的倾斜界面30i也设为相对于c面30c最为倾斜的倾斜界面。另外，在图6的(b)中，将第一层30之中的c面30c的生长速率记作Gc1，将第一层30之中的倾斜界面30i与c面30c的交点的轨迹的前进速率记作R1。另外，将倾斜界面30i与c面30c的交点的轨迹同c面30c所成的角度之中较窄的角度记作θR1。将R1方向与Gi方向所成的角度记作θ’时，θ’＝θ+90-θR1。需要说明的是，第一层30的c面30c的偏离角较之c面30c与倾斜界面30i所成的角度θ可以忽略。
如图6的(b)所示那样，倾斜界面30i与c面30c的交点的轨迹的前进速率R1用以下式(b)表示。
R1＝Gi/cosθ’···(b)
另外，第一层30之中的c面30c的生长速率Gc1用以下的式(c)表示。
Gc1＝R1sinθR1···(c)
通过将式(b)代入式(c)中，从而Gc1可使用Gi并利用以下式(d)表示。
Gc1＝GisinθR1/cos(θ+90-θR1)···(d)
为了使倾斜界面30i扩大且c面30c缩小，优选θR1<90°。因此，倾斜界面30i扩大且c面30c缩小的第一生长条件优选通过式(d)和θR1<90°来满足以下的式(1)。
Gc1>Gi/cosθ···(1)
其中，如上所述，Gi为相对于c面30c最为倾斜的倾斜界面30i的生长速率，θ为相对于c面30c最为倾斜的倾斜界面30i与c面30c所成的角度。
或者，第一生长条件下的Gc1优选大于基准生长条件下的Gc0。由此，通过将式(a)代入Gc1>Gc0中，可以导出式(1)。
需要说明的是，使相对于c面30c最为倾斜的倾斜界面30i扩大的生长条件成为最严苛的条件，因此，如果第一生长条件满足式(1)，则也能够使其它倾斜界面30i扩大。另外，随着Gc1相对于Gi/cosθ变大，倾斜界面30i容易扩大且c面30c容易缩小。
具体而言，例如，相对于c面30c最为倾斜的倾斜界面30i为{10-11}面时，θ＝61.95°。因此，第一生长条件优选满足例如以下的式(1’)。
Gc1>2.13Gi···(1’)
作为本实施方式的第一生长条件，例如使第一工序S200中的生长温度低于后述第二工序S300中的生长温度。具体而言，将第一工序S200中的生长温度例如设为980℃以上且1020℃以下、优选设为1000℃以上且1020℃以下。
另外，作为本实施方式的第一生长条件，例如，可以使第一工序S200中的作为氮化剂气体的NH3气体的流量的分压相对于作为III族原料气体的GaCl气体的分压的比率(以下也称为“V/III比”)大于后述第二工序S300中的V/III比。具体而言，将第一工序S200中的V/III比设为例如2以上且20以下、优选设为2以上且15以下。
实际上，作为第一生长条件，以满足式(1)的方式，将生长温度和V/III比之中的至少任一者分别在上述范围内进行调整。
需要说明的是，本实施方式的第一生长条件之中的其它条件例如如下所示。
生长压力：90～105kPa、优选为90～95kPa
GaCl气体的分压：1.5～15kPa
N2气体的流量/H2气体的流量：0～1
此处，本实施方式的第一工序S200例如根据第一层30的生长中的形态而分类为两个工序。具体而言，本实施方式的第一工序S200例如具有倾斜界面扩大工序S220和倾斜界面维持工序S240。通过这些工序，第一层30例如具有倾斜界面扩大层32和倾斜界面维持层34。
(S220：倾斜界面扩大工序)
首先，如图2的(b)和图3所示那样，使由III族氮化物半导体的单晶形成的第一层30的倾斜界面扩大层32在上述第一生长条件下在掩膜层20的开口部20a内露出的基底基板10的主面10s上选择性地外延生长。
在倾斜界面扩大层32生长的初始阶段中，在掩膜层20的开口部20a的正上方，沿着基底基板10的主面10s的法线方向(沿着c轴的方向)，倾斜界面扩大层32以c面30c作为生长面而进行生长。另一方面，在掩膜层20上，晶体生长受到抑制。由此，在倾斜界面扩大层32的掩膜层20侧的位置处，露出除了c面之外的倾斜界面30i。一对倾斜界面30i以夹着1个掩膜层20相对的方式形成。
此处提及的“倾斜界面30i”是指相对于c面30c发生倾斜的生长界面，包括除了c面之外的低指数小面、除了c面之外的高指数小面或无法用面指数表示的倾斜面。需要说明的是，除了c面之外的小面例如为{11-2m}、{1-10n}等。其中，m和n为0之外的整数。
如上所述，通过使倾斜界面30i在倾斜界面扩大层32的掩膜层20侧的位置露出，从而形成具有一对倾斜界面30i和被该一对倾斜界面30i夹持且露出c面30c的顶面30u的倾斜界面扩大层32。
进而，通过在第一生长条件下使倾斜界面扩大层32缓缓生长，从而如图2的(b)和图3所示那样，使倾斜界面扩大层32之中的露出c面30c的顶面30u产生由除了c面之外的倾斜界面30i构成的多个凹部30p。由除了c面之外的倾斜界面30i构成的多个凹部30p随机地形成于该顶面30u。由此，形成在表面混杂有c面30c和除了c面之外的倾斜界面30i的倾斜界面扩大层32。
需要说明的是，此处，在倾斜界面扩大层32之中的露出c面30c的顶面30u形成的倾斜界面30i与在上述掩膜层20上形成的倾斜界面30i同样，是指相对于c面30c发生倾斜的生长界面。
其后，若在第一生长条件下使倾斜界面扩大层32进一步生长，则如图2的(b)和(c)所示那样，倾斜界面扩大层32的一部分以除了c面之外的倾斜界面30i作为生长面，在掩膜层20上生长。
另外，通过在第一生长条件下使倾斜界面扩大层32进一步生长，从而如图2的(b)和(c)所示那样，随着向基底基板10的上方去，在倾斜界面扩大层32中，使除了c面之外的倾斜界面30i缓缓扩大，使c面30c缓缓缩小。需要说明的是，此时，随着向基底基板10的上方去，倾斜界面30i相对于该基底基板10的主面10s所成的倾斜角缓缓减小。
进而，若使倾斜界面扩大层32逐渐生长，则倾斜界面扩大层32的c面30c从顶面30u消失，倾斜界面扩大层32的表面仅由倾斜界面30i构成。由此，形成使锥体连续结合而成的山脉状的倾斜界面扩大层32。
像这样，通过使倾斜界面扩大层32的顶面30u生成由除了c面之外的倾斜界面30i构成的多个凹部30p，使c面30c消失，从而如图2的(c)所示那样，在该倾斜界面扩大层32的表面形成多个谷部30v和多个顶部30t。多个谷部30v分别是倾斜界面扩大层320的表面之中向下凸起的拐点，其形成在除了c面之外的倾斜界面30i各自所出现的位置的上方。另一方面，多个顶部30t分别是倾斜界面扩大层320的表面之中向上凸起的拐点，其夹着朝向互为相反的方向扩大的一对倾斜界面30i形成在c面30c(最后)消失而终结的位置或其上方。谷部30v和顶部30t在沿着基底基板10的主面10s的方向上交替形成。需要说明的是，多个谷部30v还包括由掩膜层20的上方的一对倾斜界面30i构成的谷部。
本实施方式中，例如，通过使在掩膜层20的开口部20a的上方生长的倾斜界面扩大层32的顶面30u中产生由除了c面之外的倾斜界面30i构成的多个凹部30p，从而在该掩膜层20的开口部20a的上方形成多个谷部30v和多个顶部30t。换言之，在掩膜层20的多个开口部20a之中的各1个开口部20a的上方形成至少1个谷部30v和多个顶部30t。由此，与在掩膜的开口部的上方形成仅具有1个顶部且较大的大致三棱柱状的三维生长层的情况相比，能够降低从基底基板10的主面10s起至顶部30t为止的高度。其结果，能够使后述第二层40的表面快速镜面化。
另外，本实施方式中，在倾斜界面扩大层32生长的初始阶段中，在掩膜层20的开口部20a的正上方，不产生倾斜界面30i地以c面30c作为生长面使倾斜界面扩大层32生长出规定厚度后，使倾斜界面扩大层32的表面产生除了c面之外的倾斜界面30i。由此，在掩膜层20的开口部20a的上方形成的多个谷部30v形成在与基底基板10的主面10s隔开距离的上方的位置。
通过以上那样的倾斜界面扩大层32的生长过程，位错如下那样地弯曲传播。具体而言，如图2的(c)所示那样，在基底基板10内在沿着c轴的方向上延伸的多个位错之中的一部分被掩膜层20阻断，抑制其向倾斜界面扩大层32传播。另一方面，在基底基板10内在沿着c轴的方向上延伸的多个位错之中的其它部分从基底基板10通过掩膜层20的开口部20a朝向倾斜界面扩大层32的沿着c轴的方向传播。在倾斜界面扩大层32之中的以c面30c作为生长面而生长的区域中，位错从基底基板10朝向倾斜界面扩大层32的沿着c轴的方向传播。然而，在倾斜界面扩大层32的沿着c轴的方向上传播的位错若在倾斜界面30i露出，则该位错在倾斜界面30i露出的位置朝向相对于该倾斜界面30i大致垂直的方向弯曲传播。即，位错在相对于c轴发生倾斜的方向上弯曲传播。由此，在倾斜界面扩大工序S220及之后的工序中，在一对顶部30t之间的大致中央的上方，位错在局部汇集。其结果，能够降低后述第二层40的表面中的位错密度。
此时，本实施方式中，观察与基底基板10的主面10s垂直的任意截面时，夹着1个谷部30v的多个顶部30t之中最接近的一对顶部30t彼此在沿着基底基板10的主面10s的方向上间隔的平均距离(也称为“最接近顶部间平均距离”)L设为例如超过100μm。如从倾斜界面扩大工序S220的初始阶段起使基底基板10的主面10s上产生微细的六棱锥状的晶核的情况等那样，最接近顶部间平均距离L为100μm以下时，在倾斜界面扩大工序S220及之后的工序中，位错弯曲传播的距离变短。因此，位错不会充分汇集至倾斜界面扩大层32之中的一对顶部30t之间的大致中央的上方。其结果，后述第二层40的表面中的位错密度有可能未被充分降低。与此相对，本实施方式中，通过使最接近顶部间平均距离L超过100μm，在倾斜界面扩大工序S220及之后的工序中，能够确保位错弯曲传播的距离至少超过50μm。由此，能够将位错充分汇集至倾斜界面扩大层32之中的一对顶部30t间的大致中央的上方。其结果，能够充分降低后述第二层40的表面中的位错密度。需要说明的是，本实施方式中，特别优选在掩膜层20的开口部20a的上方，最接近顶部间平均距离L超过100μm。
另一方面，本实施方式中，使最接近顶部间平均距离L小于800μm。若最接近顶部间平均距离L为800μm以上，则自基底基板10的主面10s起的从倾斜界面扩大层32的谷部30v至顶部30t为止的高度过度变高。因此，在后述第二工序S300中，至第二层40发生镜面化为止的厚度变厚。与此相对，本实施方式中，通过使最接近顶部间平均距离L小于800μm，能够降低自基底基板10的主面10s起的从倾斜界面扩大层32的谷部30v至顶部30t为止的高度。由此，在后述第二工序S300中，能够使第二层40快速镜面化。
另外，此时，在倾斜界面扩大层320中，根据生长过程中的生长面的差异，形成以c面30c作为生长面而生长的第1c面生长区域60、以及以除了c面之外的倾斜界面30i作为生长面而生长的倾斜界面生长区域70(图中灰色部)。
另外，此时，在第1c面生长区域60中，在产生倾斜界面30i的位置形成谷部60a，在c面30c消失的位置形成山部60b。另外，在第1c面生长区域60中，在夹着山部60b的两侧，作为c面30c与倾斜界面30i的交点的轨迹，形成一对倾斜部60i。
另外，此时，通过使第一生长条件满足式(1)，从而使一对倾斜部60i所成的角度α例如为70°以下。
针对这些区域，详见后述。
(S240：倾斜界面维持工序)
使c面30c从倾斜界面扩大层32的表面消失后，如图4的(a)所示那样，维持在表面中倾斜界面30i比c面30c占据得更多的状态、优选表面仅由倾斜界面30i构成的状态，并且遍及规定厚度地继续第一层30的生长。由此，在倾斜界面扩大层32上形成具有倾斜界面30i比c面30c占据得更多的表面的倾斜界面维持层34。通过形成倾斜界面维持层34，能够在第一层30的整个表面中使c面30c确实地消失。
此时，可以在倾斜界面维持层34的一部分表面再次出现c面30c，但优选的是：在倾斜界面维持层34的表面中主要使倾斜界面30i露出，使得倾斜界面生长区域70在沿着基底基板10的主面10s的沿面截面中所占的面积比例成为80％以上。需要说明的是，倾斜界面生长区域70在沿面截面中所占的面积比例越高越好，优选为100％。
此时，将倾斜界面维持工序S240中的生长条件与倾斜界面扩大工序S220同样地维持为上述第一生长条件。由此，能够仅以倾斜界面30i作为生长面而使倾斜界面维持层34生长。
另外，此时，通过在第一生长条件下以倾斜界面30i作为生长面而使倾斜界面维持层34生长，从而如上所述，在倾斜界面扩大层32中的露出倾斜界面30i的位置处，朝向相对于c轴发生倾斜的方向弯曲传播的位错在倾斜界面维持层34中也沿着相同方向持续传播。
另外，此时，关于倾斜界面维持层34，通过以倾斜界面30i作为生长面而生长，从而倾斜界面维持层34的整体成为倾斜界面生长区域70的一部分。
通过以上的第一工序S200，形成具有倾斜界面扩大层32和倾斜界面维持层34的第一层30。
本实施方式的第一工序S200中，从基底基板10的主面10s起至第一层30的顶部30t为止的高度(第一层30的厚度方向的最大高度)设为例如超过100μm且小于1.5mm。
(S300：第二工序(第二层生长工序))
在已使c面30c消失的第一层30生长后，如图4的(b)和图5的(a)所示那样，进一步使III族氮化物半导体的单晶在第一层30上外延生长。
此时，随着向基底基板10的主面10s的上方去，使倾斜界面40i缓缓缩小，使c面40c缓缓扩大。由此，使形成于第一层30表面的倾斜界面30i消失。其结果，使具有镜面化的表面的第二层(平坦化层)40生长。需要说明的是，此处提及的“镜面”是指表面凹凸的最大高低差为可见光的波长以下的面。
本实施方式中，作为第二层40，例如使以与构成第一层30的III族氮化物半导体相同的III族氮化物半导体作为主成分的层进行外延生长。需要说明的是，在第二工序S300中，对于加热至规定生长温度的基底基板10，供给GaCl气体、NH3气体和作为n型掺杂物气体的二氯硅烷(SiH2Cl2)气体，由此，作为第二层40，使硅(Si)掺杂GaN层进行外延生长。需要说明的是，作为n型掺杂物气体，也可以供给GeCl4气体等来代替SiH2Cl2气体。
此处，在第二工序S300中，为了表现出上述生长过程，例如在规定的第二生长条件下，使第二层40生长。
使用图7，针对倾斜界面40i缩小且c面40c扩大的第二生长条件进行说明。图7是表示在倾斜界面缩小且c面扩大的第二生长条件下的生长过程的概略截面图。图7表示第二层40在露出相对于c面30c最为倾斜的倾斜界面30i的第一层30上生长的过程。
在图7中，也与图6的(a)同样地，粗实线表示每隔单位时间的第二层40的表面。另外，在图7中，将第二层40之中的c面40c的生长速率记作Gc2，将第二层40之中的倾斜界面40i的生长速率记作Gi，将第二层40之中的倾斜界面40i与c面40c的交点的轨迹的前进速率记作R2。另外，将倾斜界面40i与c面40c的交点的轨迹同c面30c所成的角度之中较窄的角度记作θR2。将R2方向与Gi方向所成的角度记作θ”时，θ”＝θ-(90-θR2)。另外，在图7中，在维持第一层30中的c面30c与倾斜界面30i所成的角度θ的状态下，第二层40生长。需要说明的是，第二层40的c面40c的偏离角较之c面30c与倾斜界面30i所成的角度θ可以忽略。
如图7所示那样，倾斜界面40i与c面40c的交点的轨迹的前进速率R2用以下式(e)表示。
R2＝Gi/cosθ”···(e)
另外，第二层40之中的c面40c的生长速率Gc2用以下式(f)表示。
Gc2＝R2sinθR2···(f)
通过将式(e)代入到式(f)中，从而Gc2可使用Gi并利用以下式(g)表示。
Gc2＝GisinθR2/cos(θ+θR2-90)···(g)
为了使倾斜界面40i缩小且c面40c扩大，优选θR2<90°。因此，倾斜界面40i缩小且c面40c扩大的第二生长条件优选通过式(g)和θR2<90°来满足以下的式(2)。
Gc2<Gi/cosθ···(2)
其中，如上所述，Gi为相对于c面40c最为倾斜的倾斜界面40i的生长速率，θ为相对于c面40c最为倾斜的倾斜界面40i与c面40c所成的角度。
或者，将在基准生长条件下的第二层40之中的c面30c的生长速率记作Gc0时，也可以认为第二生长条件下的Gc2优选小于基准生长条件下的Gc0。由此，通过将式(a)代入到式Gc2<Gc0中，也可以导出式(2)。
需要说明的是，使相对于c面40c最为倾斜的倾斜界面40i缩小的生长条件成为最严苛的条件，因此，如果第二生长条件满足式(2)，则也能够使其它倾斜界面40i缩小。
具体而言，相对于c面40c最为倾斜的倾斜界面40i为{10-11}面时，第二生长条件优选满足以下的式(2’)。
Gc2<2.13Gi···(2’)
作为本实施方式的第二生长条件，使第二工序S300中的生长温度例如高于第一工序S200中的生长温度。具体而言，将第二工序S300中的生长温度例如设为990℃以上且1120℃以下、优选设为1020℃以上且1100℃以下。
另外，作为本实施方式的第二生长条件，可以调整第二工序S300中的V/III比。例如，可以使第二工序S300中的V/III比小于第一工序S200中的V/III比。具体而言，可以将第二工序S300中的V/III比例如设为1以上且10以下、优选设为1以上且5以下。
实际上，作为第二生长条件，以满足式(2)的方式，将生长温度和V/III比之中的至少任一者分别在上述范围内进行调整。
需要说明的是，本实施方式的第二生长条件之中的其它条件例如如下所示。
生长压力：90～105kPa、优选为90～95kPa
GaCl气体的分压：1.5～15kPa
N2气体的流量/H2气体的流量：1～20
此处，本实施方式的第二工序S300例如基于第二层40的生长中的形态而分类为两个工序。具体而言，本实施方式的第二工序S300例如具有c面扩大工序S320和主生长工序S340。通过这些工序，第二层40例如具有c面扩大层42和主生长层44。
(S320：c面扩大工序)
如图4的(b)所示那样，利用上述第二生长条件，使由III族氮化物半导体的单晶形成的第二层40的c面扩大层42在第一层30上外延生长。
此时，随着向第一层30的上方去，使c面40c扩大且使除了c面之外的倾斜界面40i缩小。
具体而言，通过第二生长条件下的生长，c面扩大层42从倾斜界面维持层34的倾斜界面30i起以倾斜界面40i作为生长面且在沿着与c轴垂直的方向的方向(即沿面方向或横向)上生长。若使c面扩大层42沿着横向逐渐生长，则在倾斜界面维持层34的顶部30t的上方，再次开始露出c面扩大层42的c面40c。由此，形成在表面混杂有c面40c和除了c面之外的倾斜界面40i的c面扩大层42。
进而，若使c面扩大层42沿着横向逐渐生长，则c面40c缓缓扩大，c面扩大层42的倾斜界面40i缓缓缩小。由此，在第一层30的表面中，多个由倾斜界面30i构成的凹部30p被缓缓填埋。
其后，若c面扩大层42进一步生长，则c面扩大层42的倾斜界面40i完全消失，在第一层30的表面中，多个由倾斜界面30i构成的凹部30p被完全填埋。由此，c面扩大层42的表面形成仅由c面40c构成的镜面(平坦面)。
此时，在第一层30和c面扩大层42的生长过程中，位错在局部汇集，因此，能够降低位错密度。具体而言，在第一层30中朝向相对于c轴发生倾斜的方向弯曲传播的位错在c面扩大层42中也沿着相同方向持续传播。由此，在c面扩大层42之中，在一对顶部30t之间的大致中央的上方，在邻接的倾斜界面40i的会合部，位错在局部汇集。在c面扩大层42中，在邻接的倾斜界面40i的会合部汇集的多个位错之中，具有互为相反的柏氏矢量的位错彼此在会合时会消失。另外，在邻接的倾斜界面40i的会合部汇集的多个位错的一部分形成闭环，在沿着c轴的方向(即c面扩大层42的表面侧)上的传播受到抑制。需要说明的是，使在c面扩大层42中邻接的倾斜界面40i的会合部汇集的多个位错之中的其他部分的传播方向从相对于c轴发生倾斜的方向再次变成沿着c轴的方向，并传播至第二层40的表面侧为止。像这样，通过使多个位错的一部分消失或者抑制多个位错的一部分向c面扩大层42的表面侧传播，能够降低第二层40的表面中的位错密度。另外，通过使位错在局部汇集，在第二层40之中，在位错朝向相对于c轴发生倾斜的方向传播的部分的上方能够形成低位错密度区域。
另外，此时，在c面扩大层42中，通过使c面40c缓缓扩大，以c面40c作为生长面而生长的后述第2c面生长区域80随着向厚度方向的上方去而缓缓扩大并形成。
另一方面，在c面扩大层42中，通过使倾斜界面40i缓缓缩小，倾斜界面生长区域70随着向厚度方向的上方去而缓缓地缩小，在厚度方向的规定位置终结。通过这种c面扩大层42的生长过程，在剖视下，在再次产生c面40c的位置形成倾斜界面生长区域70的谷部70a。另外，在由倾斜界面40i构成的凹部被缓缓填埋的过程中，在剖视下，在倾斜界面40i消失的位置形成倾斜界面生长区域70的山部70b。
在c面扩大工序S320中，形成c面扩大层42的表面仅由c面40c构成的镜面，因此，c面扩大层42的厚度方向的高度(厚度方向的最大高度)成为例如从倾斜界面维持层34的谷部30v起至顶部30t为止的高度以上。
(S340：主生长工序(c面生长工序))
在c面扩大层42中，倾斜界面40i消失而表面经镜面化后，如图6的(a)所示那样，在c面扩大层42上，以c面40c作为生长面，遍及规定厚度地形成主生长层44。由此，形成在表面不具有倾斜界面40i而仅具有c面40c的主生长层44。
此时，将主生长工序S340中的生长条件与c面扩大工序S320同样地维持为上述第二生长条件。由此，能够以c面40c作为生长面使主生长层44进行层流生长。
另外，此时，通过不使倾斜界面40i露出，仅以c面40c作为生长面，使主生长层44进行生长，从而主生长层44整体形成后述第2c面生长区域80。
在主生长工序S340中，将主生长层44的厚度例如设为300μm以上且10mm以下。通过将主生长层44的厚度设为300μm以上，从而在后述切片工序S400中，能够从主生长层44切下至少1张以上的基板1。另一方面，通过将主生长层44的厚度设为10mm，在将最终厚度设为650μm并从主生长层44切下700μm厚的基板1时，即使考虑到切削损失200μm左右，也能够获得至少10张基板1。
通过以上的第二工序S300，形成具有c面扩大层42和主生长层44的第二层40。其结果，形成本实施方式的层叠结构体2。
需要说明的是，以不将基底基板10暴露于大气的方式，在同一腔室内连续进行以上的第一工序S200至第二工序S300的工序。由此，能够抑制在第一层30与第二层40之间的界面形成未预期的高氧浓度区域(与倾斜界面生长区域70相比具有过高的氧浓度的区域)。
(S400：切片工序)
接着，如图5的(b)所示那样，例如，沿着与主生长层44的表面大致平行的切断面，利用线锯对主生长层44进行切片。由此，形成至少1个作为原位切片基板的氮化物半导体基板1(以下也称为基板1)。此时，将基板1的厚度设为例如300μm以上且700μm以下。
(S500：研磨工序)
接着，利用研磨装置来研磨基板1的两面。需要说明的是，此时，将最终的基板1的厚度设为例如250μm以上且650μm以下。
通过以上的工序S100～S500，制造本实施方式所述的基板1。
(半导体层叠物的制作工序和半导体装置的制作工序)
在制造基板1后，例如使由III族氮化物半导体形成的半导体功能层在基板1上外延生长，制作半导体层叠物。在制作半导体层叠物后，使用半导体层叠物来形成电极等，对半导体层叠物进行切割，切出规定大小的芯片。由此，制作半导体装置。
(2)层叠结构体
接着，使用图5的(a)，针对本实施方式所述的层叠结构体2进行说明。
本实施方式的层叠结构体2例如具有基底基板10、掩膜层20、第一层30和第二层40。
掩膜层20设置在基底基板10的主面10s上，且具有规定的开口部20a。掩膜层20的开口部20a例如以条纹状设置多个。掩膜层20各自的间距p例如为800μm以上。
第一层30例如在基底基板10的主面10s上通过掩膜层20的开口部20a而生长。
第一层30具有例如通过使III族氮化物半导体的单晶的顶面30u产生由除了c面之外的倾斜界面30i构成的多个凹部30p并使c面30c消失而形成的多个谷部30v和多个顶部30t。第一层30例如在掩膜层20的开口部20a的上方具有多个谷部30v和多个顶部30t。换言之，第一层30例如在掩膜层20的多个开口部20a之中的各1个开口部20a的上方具有至少1个谷部30v和多个顶部30t。观察与基底基板10的主面垂直的任意截面时，最接近顶部间平均距离L例如超过100μm。
另外，第一层30例如基于生长过程中的生长面的差异而具有第1c面生长区域(第一低氧浓度区域)60和倾斜界面生长区域(高氧浓度区域)70。
第1c面生长区域60是以c面30c作为生长面而生长的区域。第1c面生长区域60例如在剖视下具有多个谷部60a和多个山部60b。需要说明的是，此处提及的谷部60a和山部60b分别是指利用荧光显微镜等观察层叠结构体2的截面时基于发光强度差而观察到的形状的一部分，并不是指在第一层30的生长中途产生的最表面的形状的一部分。多个谷部60a分别是在剖视下在第1c面生长区域60之中向下凸起的拐点，其形成在产生倾斜界面30i的位置。多个谷部60a之中的至少1个设置在与基底基板10的主面10s隔开距离的上方的位置。另一方面，多个山部60b分别是在剖视下在第1c面生长区域60之中向上凸起的拐点，其夹着朝向互为相反的方向扩大的一对倾斜界面30i而形成在c面30c(最后)消失而终结的位置。谷部60a和山部60b在沿着基底基板10的主面10s的方向上交替形成。
观察与基底基板10的主面10s垂直的任意截面时，夹着1个谷部60a的多个山部60b之中最接近的一对山部60b彼此在沿着基底基板10的主面10s的方向上间隔的平均距离相当于上述第一层30的最接近顶部间平均距离L，例如超过100μm。
第1c面生长区域60在夹着多个山部60b之中的1个山部的两侧具有作为c面30c与倾斜界面30i的交点的轨迹而设置的一对倾斜部60i。需要说明的是，此处提及的倾斜部60i是指利用荧光显微镜等观察层叠结构体2的截面时基于发光强度差而观察到的形状的一部分，并不是指在第一层30的生长中途产生的最表面的倾斜界面30i。
在剖视下，一对倾斜部60i所成的角度α例如为70°以下、优选为20°以上且65°以下。一对倾斜部60i所成的角度α为70°以下是指：在第一生长条件下，第一层30之中的c面30c的生长速率Gc1与第一层30之中的相对于c面30c最为倾斜的倾斜界面30i的生长速率Gi的比率Gc1/Gi高。由此，能够容易地产生除了c面之外的倾斜界面30i。其结果，在露出倾斜界面30i的位置处，能够使位错容易地弯曲。另外，通过将一对倾斜部60i所成的角度α设为70°以下，能够使掩膜层20的开口部20a的上方容易地产生多个谷部30v和多个顶部30t。进而，通过将一对倾斜部60i所成的角度α设为65°以下，能够进一步容易地产生除了c面之外的倾斜界面30i，能够使掩膜层20的开口部20a的上方更容易地产生多个谷部30v和多个顶部30t。需要说明的是，通过将一对倾斜部60i所成的角度α设为20°以上，能够抑制从第一层30的谷部30v至顶部30t为止的高度变高，抑制至第二层40镜面化为止的厚度变厚。
另一方面，倾斜界面生长区域70是以除了c面之外的倾斜界面30i作为生长面而生长的区域。倾斜界面生长区域70的下表面例如沿着第1c面生长区域60的形状形成。倾斜界面生长区域70沿着基底基板10的主面连续设置。
在倾斜界面生长区域70中，与第1c面生长区域60相比容易混入氧。因此，倾斜界面生长区域70中的氧浓度高于第1c面生长区域60中的氧浓度。需要说明的是，混入至倾斜界面生长区域70中的氧例如为在气相生长装置内意外混入的氧、或者从构成气相生长装置的构件(石英构件等)释放的氧等。
需要说明的是，第1c面生长区域60中的氧浓度例如为5×1016cm-3以下、优选为3×1016cm-3以下，具体为2×1016cm-3以下。另一方面，倾斜界面生长区域70中的氧浓度例如为9×1017cm-3以上且5×1019cm-3以下。
第二层40例如基于生长过程中的生长面的差异而具有倾斜界面生长区域(高氧浓度区域)70和第2c面生长区域(第二低氧浓度区域)80。
第二层40中的倾斜界面生长区域70的上表面例如在剖视下具有多个谷部70a和多个山部70b。需要说明的是，此处提及的谷部70a和山部70b分别是指利用荧光显微镜等观察层叠结构体2的截面时基于发光强度差而观察到的形状的一部分，并不是指在第二层40的生长中途产生的最表面的形状的一部分。倾斜界面生长区域70的多个谷部70a如上所述，在剖视下形成于再次产生c面40c的位置。另外，倾斜界面生长区域70的多个谷部70a分别在剖视下形成于第1c面生长区域60的多个山部60b的上方。另一方面，倾斜界面生长区域70的多个山部70b如上所述，在剖视下形成于倾斜界面40i消失而终结的位置。另外，倾斜界面生长区域70的多个山部70b分别在剖视下形成于第1c面生长区域60的多个谷部60a的上方。
另外，第二层40之中的倾斜界面生长区域70的上端且与基底基板10的主面10s大致平行的面成为第二层40中倾斜界面40i消失而终结的位置的边界面40b。
第2c面生长区域80是以c面40c作为生长面而生长的区域。第2c面生长区域80中，与倾斜界面生长区域70相比，氧的混入受到抑制。因此，第2c面生长区域80中的氧浓度小于倾斜界面生长区域70中的氧浓度。第2c面生长区域80中的氧浓度例如为5×1016cm-3以下、优选为3×1016cm-3以下。
本实施方式中，在第一层30的生长过程中，在露出除了c面之外的倾斜界面30i的位置处，位错朝向相对于该倾斜界面30i大致垂直的方向弯曲传播，由此，在第二层40中，多个位错的一部分消失或者抑制多个位错的一部分向c面扩大层42的表面侧传播。由此，第二层40的表面中的位错密度与基底基板10的主面10s中的位错密度相比得以降低。
另外，本实施方式中，第二层40的表面中的位错密度在厚度方向上急剧降低。
此处，将基底基板10的主面10s中的位错密度记作N0，将第二层40之中的倾斜界面40i消失的位置的边界面40b中的位错密度记作N。需要说明的是，将边界面40b中的低位错密度区域(例如250μm见方)内的位错密度记作N。另一方面，将在基底基板10的主面10s上仅以c面作为生长面而使III族氮化物半导体的晶体层以与从本实施方式的基底基板10的主面至边界面40b为止的厚度相等的厚度进行外延生长时(以下也称为“c面限定生长的情况”)的、晶体层的表面中的位错密度记作N’。
在c面限定生长的情况下，存在晶体层的表面中的位错密度与该晶体层的厚度成反比的倾向。具体而言，在c面限定生长的情况下，晶体层的厚度为1.5mm时，由N’/N0求出的位错密度的减少率约为0.6。
与此相对，本实施方式中，由N/N0求出的位错密度的降低率例如小于c面限定生长的情况下的由N’/N0求出的位错密度的降低率。
具体而言，本实施方式中，第二层40之中的倾斜界面40i消失的位置的边界面40b的、自基底基板10的主面10s起的厚度例如为1.5mm以下、优选为1.2mm以下。另外，本实施方式中，上述由N/N0求出的位错密度的降低率例如为0.3以下、优选为0.23以下。
需要说明的是，本实施方式中，从基底基板10的主面10s起至边界面40b为止的厚度的下限值越薄越好，因此没有限定。然而，在第一工序S200和第二工序S300中，若考虑到从产生倾斜界面30i起至使倾斜界面40i消失为止的过程，则从基底基板10的主面10s起至边界面40b为止的厚度例如超过200μm。
另外，本实施方式中，位错密度的降低率的下限值越小越好，因此没有限定。然而，若考虑到从基底基板10的主面10s起至边界面40b为止的厚度为1.5mm以下，则位错密度的降低率例如为0.01以上。
另外，本实施方式中，第二层40的表面整体由+c面构成，第一层30和第二层40分别不含极性反转区(Inversion domain)。在这一点上，本实施方式的层叠结构体2与通过所谓的DEEP(Dislocation Elimination by the Epitaxial-growth with inverse-pyramidalPits)法而形成的层叠结构体不同，即，与在位于凹坑中心的芯包含极性反转区的层叠结构体不同。
(3)氮化物半导体基板(氮化物半导体自支撑基板、氮化物晶体基板)
接着，针对本实施方式所述的氮化物半导体基板1进行说明。
本实施方式中，通过利用上述制造方法对第二层40进行切片而得到的基板1例如为由III族氮化物半导体的单晶形成的自支撑基板。本实施方式中，基板1例如为GaN自支撑基板。
基板1的直径例如为2英寸以上。另外，基板1的厚度例如为300μm以上且1mm以下。
基板1的导电性没有特别限定，使用基板1来制造作为立式的肖特基势垒二极管(SBD)的半导体装置时，基板1例如为n型，基板1中的n型杂质例如为Si或锗(Ge)，基板1中的n型杂质浓度例如为1.0×1018cm-3以上且1.0×1020cm-3以下。
基板1具有例如成为外延生长面的主面1s。本实施方式中，相对于主面1s最近的低指数晶面例如为c面。
需要说明的是，基板1的主面1s例如被镜面化，基板1的主面1s的均方根粗糙度RMS例如小于1nm。
另外，本实施方式中，通过上述制造方法而得到的基板1中的杂质浓度小于通过助熔剂法或氨热法等而得到的基板。
具体而言，基板1中的氢浓度例如小于1×1017cm-3、优选为5×1016cm-3以下。
另外，本实施方式中，基板1通过对以c面40c作为生长面而生长的主生长层44进行切片来形成，因此，不包含以倾斜界面30i或倾斜界面40i作为生长面而生长的倾斜界面生长区域70。即，基板1整体由低氧浓度区域构成。
具体而言，基板1中的氧浓度例如为5×1016cm-3以下、优选为3×1016cm-3以下。
另外，本实施方式中，基板1例如如上所述不包含极性反转区(Inversiondomain)。
(暗点)
接着，针对本实施方式的基板1的主面1s中的暗点进行说明。需要说明的是，此处提及的“暗点”是指：在多光子激发显微镜中的主面50s的观察图像、主面50s的阴极发光图像等中观察到的发光强度低的点，不仅包括位错，还包括以异物或点缺陷为起因的非发光中心。需要说明的是，“多光子激发显微镜”有时也被称为双光子激发荧光显微镜。
本实施方式中，使用通过VAS法而制作的由高纯度的GaN单晶形成的基底基板10来制造基板1，因此，在基板1中，以异物或点缺陷为起因的非发光中心少。因此，利用多光子激发显微镜等观察基板1的主面时的暗点的95％以上、优选99％以上不是以异物或点缺陷为起因的非发光中心，而是位错。
另外，本实施方式中，通过上述制造方法，第二层40的表面中的位错密度与基底基板10的主面10s中的位错密度相比得以降低。由此，在对第二层40进行切片而形成的基板1的主面1s中，位错也得以降低。
根据这些结果，本实施方式中，利用多光子激发显微镜以250μm见方的视野观察基板1的主面1s，由暗点密度求出位错密度时，不存在位错密度超过3×106cm-2的区域，位错密度小于1×106cm-2的区域存在于主面1s的69％以上、优选存在于80％以上。
此处，使用图8，针对基板1的主面1s中的暗点形式的位错的分布进行详细说明。图8是表示利用多光子激发显微镜观察本实施方式所述的氮化物半导体基板的主面时的观察图像的示意图。另外，图8中的四方框表示利用多光子激发显微镜观察基板时的规定视野。
如图8所示那样，本实施方式中，基板1由于位错汇集至上述制造方法所使用的掩膜层20的上方而在主面1s内具有高位错密度区域1HD和低位错密度区域1LD。低位错密度区域1LD的位错密度低于高位错密度区域1HD的位错密度。
具体而言，本实施方式的基板1的主面1s之中的低位错密度区域1LD的位错密度例如小于1×106cm-2，优选为7×105cm-2以下，更优选小于5.5×105cm-2，进一步优选为3×105cm-2以下。
另一方面，高位错密度区域1HD的位错密度与基底基板10相比也略微降低，例如为3×106cm-2以下，优选为2×106cm-2以下，更优选为1×106cm-2以下。需要说明的是，高位错密度区域1HD的位错密度大于低位错密度区域1LD的位错密度的最大值。
在俯视下，高位错密度区域1HD的位置对应于(重叠于)上述制造方法所使用的掩膜层20的位置。高位错密度区域1HD和低位错密度区域1LD分别呈现例如在沿着m轴的方向或沿着a轴的方向之中的任一方向上延伸的条纹状。高位错密度区域1HD和低位错密度区域1LD在例如沿着m轴的方向或沿着a轴的方向之中的任意另一方向上交替地设置。
本实施方式中，例如，高位错密度区域1HD和低位错密度区域1LD分别呈现例如在沿着a轴的方向上延伸的条纹状。高位错密度区域1HD和低位错密度区域1LD在沿着与a轴垂直的m轴的方向上交替地设置。
另外，高位错密度区域1HD的宽度方向(与条纹垂直的方向)的间距P对应于上述掩膜层20的间距p，例如为800μm以上。需要说明的是，高位错密度区域1HD的间距P是指高位错密度区域1HD的中心间的距离。或者，可以认为高位错密度区域1HD的间距P是从每250μm见方的视野的位错密度的极大位置起至邻接的极大位置为止的距离。
另外，高位错密度区域1HD的宽度方向的宽度W根据后述实施例的结果，例如为100μm以上且250μm以下。
因此，基板1的主面1s中的高位错密度区域1HD所占的比例通过W/P×100来求出，例如为31％以下。
即，基板1的主面1s中的位错密度小于1×106cm-2的低位错密度区域1LD存在于基板1的主面1s的69％以上、优选存在于80％以上。
另外，低位错密度区域1LD的至少一部分例如基于上述第一工序S200中的最接近顶部间平均距离L，包含最小50μm见方(50μm见方以上)的无位错区域。50μm见方的无位错区域例如优选遍布于多个低位错密度区域1LD。
另外，本实施方式的基板1的主面1s的整体中的、不重叠的50μm见方的无位错区域的密度例如为100个/cm2以上、优选为600个/cm2以上、更优选为1200个/cm2以上。对仅低位错密度区域1LD中的无位错区域进行测量时，多个低位错密度区域1LD中的、不重叠的50μm见方的无位错区域的密度例如为130个/cm2以上、优选为800个/cm2以上、更优选为1600个/cm2以上。
需要说明的是，包含高位错密度区域的视野的比例例如至少为1/4，因此，不重叠的50μm见方的无位错区域的密度的上限值为30000个/cm2。
需要说明的是，作为参考，在通过不进行用于汇集位错的特殊工序的现有制造方法而得到的基板中，无位错区域的尺寸小于50μm见方，或者，50μm见方的无位错区域的密度小于100个/cm2。另外，在以往的ELO法中，在c面残留的情况下得到的基板中，无位错区域的尺寸也小于50μm见方，或者，50μm见方的无位错区域的密度小于100个/cm2。
接着，针对本实施方式的基板1中的位错的柏氏矢量进行说明。
本实施方式中，在上述制造方法中使用的基底基板10的主面10s中的位错密度低，因此，使第一层30和第二层40在基底基板10上生长时，多个位错发生结合(混合)的情况少。由此，在由第二层40得到的基板1内，能够抑制具有较大柏氏矢量的位错的生成。
具体而言，本实施方式的基板1中，例如，柏氏矢量为<11-20>/3、<0001>或<11-23>/3之中的任一者的位错多。需要说明的是，此处的“柏氏矢量”可通过例如使用了透射电子显微镜(TEM)的大角度会聚束电子衍射法(LACBED法)来测定。另外，柏氏矢量为<11-20>/3的位错是刃型位错，柏氏矢量为<0001>的位错为螺旋位错，柏氏矢量为<11-23>/3的位错是刃型位错与螺旋位错混合而成的混合位错。
本实施方式中，随机地抽取基板1的主面50s中的100个位错时，柏氏矢量为<11-20>/3、<0001>或<11-23>/3中的任一者的位错的数量的比例例如为50％以上、优选为70％以上、更优选为90％以上。需要说明的是，在基板1的主面50s内的至少一部分，也可以存在柏氏矢量为2<11-20>/3或<11-20>等的位错。
(4)通过本实施方式而得到的效果
根据本实施方式，获得以下所示的1个或多个效果。
(a)在第一工序S200中，通过使构成第一层30的单晶的表面产生除了c面之外的倾斜界面30i，在露出倾斜界面30i的位置处，能够使位错朝向相对于该倾斜界面30i大致垂直的方向弯曲传播。由此，能够使位错在局部汇集。通过使位错在局部汇集，能够使具有互为相反的柏氏矢量的位错彼此消失。或者，通过使局部汇集的位错形成闭环，能够抑制位错向第二层40的表面侧传播。如此操作，能够降低第二层40的表面中的位错密度。其结果，能够获得与基底基板10相比位错密度得以降低的基板1。
(b)第一工序S200中，使c面30c从第一层30的顶面30u消失。由此，能够使从基底基板10传播的位错在第一层30中的露出倾斜界面30i的位置处确实地弯曲。
此处，在第一工序中，考虑残留有c面的情况。在该情况下，在残留有c面的部分，从基底基板传播的位错不弯曲地沿着大致铅直上方发生传播并到达第二层的表面。因此，在残留有c面的部分的上方，位错不会降低，而是形成高位错密度区域。
与此相对，根据本实施方式，在第一工序S200中，通过使c面30c从第一层30的顶面30u消失，从而能够仅由c面之外的倾斜界面30i构成第一层30的表面。由此，能够遍及第一层30的整个表面地使从基底基板10传播的位错确实地弯曲。通过使位错确实地弯曲，从而容易使多个位错的一部分消失，或者难以将多个位错的一部分向第二层40的表面侧传播。其结果，能够遍及由第二层40得到的基板1的主面1s整体地降低位错密度。
(c)第一工序S200中，通过在第一层30的顶面30u形成由除了c面之外的倾斜界面30i构成的多个凹部30p，从而能够使c面30c容易且确实地消失。此处，在掩膜层20的间距长的情况下，若不在第一层的顶面形成凹部，而是在掩膜的开口部的上方形成仅具有1个顶部的大致三棱柱状的三维生长层，则如上所述，难以在生长过程中使c面消失，有可能在至少一部分残留c面。与此相对，本实施方式中，通过在第一层30的顶面30u形成多个凹部30p，能够增加倾斜界面30i在第一层30的表面中所占的比例，使c面30c快速缩小。其结果，即便在掩膜层20的间距长的情况下，也能够使c面30c在掩膜层20的开口部20a的上方容易且确实地消失。
(d)第一工序S200中，通过在第一层30的顶面30u形成由除了c面之外的倾斜界面30i构成的多个凹部30p，使c面30c消失，从而能够在掩膜层20的开口部20a的上方形成多个谷部30v和多个顶部30t。换言之，能够在掩膜层20的多个开口部20a之中的各1个开口部20a的上方形成至少1个谷部30v和多个顶部30t。
本实施方式中，通过在掩膜层20的开口部20a的上方形成多个谷部30v和多个顶部30t，与在掩膜的开口部的上方形成较大的大致三棱柱状的三维生长层的情况相比，能够降低从基底基板10的主面10s起至顶部30t为止的高度。由此，能够使第二层40的表面快速镜面化。通过使第二层40的表面快速镜面化，能够减薄直至主生长层44为止的层，即能够减薄得不到基板1的无用层。其结果，能够抑制基板1的制造成本增大。
另外，本实施方式中，通过在掩膜层20的开口部20a的上方随机地形成多个谷部30v和多个顶部30t，从而能够使在露出除了c面之外的倾斜界面30i的位置弯曲的位错随机地分散。由此，与以狭窄的间距形成掩膜层的情况相比，能够抑制位错的局部集中。通过抑制位错的局部集中，在从基板1切出半导体装置时，能够抑制半导体装置内包含高位错密度区域。其结果，能够提高半导体装置的成品率。
(e)如上所述，通过在掩膜层20的开口部20a的上方形成多个除了c面之外的倾斜界面30i，并在多个倾斜界面30i分别使位错弯曲，从而与c面限定生长的情况相比，能够极快地降低位错密度。即，能够使本实施方式中的由N/N0求出的位错密度的降低率小于c面限定生长的情况下的由N’/N0求出的位错密度的减少率。其结果，能够高效地获得与基底基板10相比位错密度得以降低的基板1，能够提高其生产率。
(f)本实施方式中，观察与基底基板10的主面10s垂直的任意截面时，通过使最接近顶部间平均距离L超过100μm，能够确保位错弯曲传播的距离至少超过50μm。由此，能够将位错充分汇集在第一层30之中的一对顶部30t间的大致中央的上方。其结果，能够使第二层40的表面中的位错密度充分降低。
(g)第一工序S200中，使c面30c从第一层30的表面消失后，维持该表面仅由倾斜界面30i构成的状态，且遍及规定厚度地继续第一层30的生长。由此，能够遍及第一层30的整个表面地使c面30c确实地消失。例如，即便在倾斜界面扩大工序S220中c面30c在第一层30的表面消失的时刻发生偏移，在倾斜界面扩大层32的一部分残留有c面30c，也能够使c面30c确实地消失。
另外，在c面30c消失后，通过继续进行基于第一层30的倾斜界面30i的生长，能够充分确保使位错在露出倾斜界面30i的位置发生弯曲的时间。此处，若在c面消失后立即使c面生长，则位错有可能不会充分弯曲，而是朝向第二层的表面在大致铅直方向上传播。与此相对，在本实施方式中，通过充分确保使位错在露出除了c面之外的倾斜界面30i的位置发生弯曲的时间，尤其是能够使第一层30的顶部30t附近的位错确实地弯曲，能够抑制位错从基底基板10朝向第二层40的表面在大致铅直方向上传播。由此，能够抑制第一层30的顶部30t的上方的位错的集中。
<其它实施方式>
以上，具体说明本发明的实施方式。然而，本发明不限定于上述实施方式，可以在不超出其主旨的范围内进行各种变更。
上述实施方式中，针对基底基板10为GaN自支撑基板的情况进行了说明，但基底基板10不限定于GaN自支撑基板，可以为例如由氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)等III族氮化物半导体、即AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式所示的III族氮化物半导体形成的自支撑基板。
上述实施方式中，针对基板1为GaN自支撑基板的情况进行了说明，但基板1不限定于GaN自支撑基板，可以为例如由AlN、AlGaN、InN、InGaN、AlInGaN等III族氮化物半导体、即AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式所示的III族氮化物半导体形成的自支撑基板。
上述实施方式中，针对基板1为n型的情况进行了说明，但基板1可以为p型或者具有半绝缘性。例如，使用基板1来制造作为高电子迁移率晶体管(HEMT)的半导体装置时，基板1优选具有半绝缘性。
上述实施方式中，针对在基底基板准备工序S100中利用VAS法制作基底基板10的情况进行了说明，但只要是制作基底基板10的方法，则也可以使用除了VAS法之外的方法。
上述实施方式中，针对在掩膜层形成工序S180中将掩膜层20的开口部20a制成在沿着a轴的方向上延伸的条纹状的情况进行了说明，但也可以将掩膜层20的开口部20a制成在沿着m轴的方向上延伸的条纹状。
上述实施方式中，针对在第一工序S200中作为第一生长条件而主要调整生长温度的情况进行了说明，但只要第一生长条件满足式(1)，则作为该第一生长条件，可以调整除了生长温度之外的生长条件或者组合调整生长温度和除了生长温度之外的生长条件。
上述实施方式中，针对在第二工序S300中作为第二生长条件而主要调整生长温度的情况进行了说明，但只要第二生长条件满足式(2)，则作为该第二生长条件，可以调整除了生长温度之外的生长条件或者组合调整生长温度和除了生长温度之外的生长条件。
上述实施方式中，针对将倾斜界面维持工序S240中的生长条件与倾斜界面扩大工序S220同样地维持为上述第一生长条件的情况进行了说明，但只要倾斜界面维持工序S240中的生长条件满足第一生长条件，则也可以使该倾斜界面维持工序S240中的生长条件不同于倾斜界面扩大工序S220中的生长条件。
上述实施方式中，针对将主生长工序S340中的生长条件与c面扩大工序S320同样地维持为上述第二生长条件的情况进行了说明，但只要主生长工序S340中的生长条件满足第二生长条件，则也可以使该主生长工序S340中的生长条件不同于c面扩大工序S320中的生长条件。
上述实施方式中，针对在切片工序S400中使用线锯对主生长层44进行切片的情况进行了说明，但也可以使用例如外周刃切片机、内周刃切片机、放电加工机等。
上述实施方式中，针对通过对层叠结构体2之中的主生长层44进行切片而得到基板1的情况进行了说明，但不限定于该情况。例如，也可以直接使用层叠结构体2来制造用于制作半导体装置的半导体层叠物。具体而言，制作层叠结构体2后，在半导体层叠物制作工序中，使半导体功能层在层叠结构体2上外延生长，从而制作半导体层叠物。制作半导体层叠物后，对层叠结构体2的背面侧进行研磨，去除层叠结构体2之中的基底基板10、第一层30和c面扩大层42。由此，与上述的实施方式同样地获得具有主生长层44和半导体功能层的半导体层叠物。根据该情况，能够省略用于获得基板1的切片工序S400和研磨工序S500。
上述实施方式中，针对在制造基板1后结束制造工序的情况进行了说明，但也可以将该基板1用作基底基板10，再次进行工序S200～S500。由此，能够获得位错密度进一步降低的基板1。另外，可以将使用基板1作为基底基板10的工序S200～S500作为1个循环，并反复进行多次该循环。由此，能够与反复进行循环的次数相应地使基板1的位错密度缓缓降低。
上述实施方式中，针对基板1具有高位错密度区域1HD和低位错密度区域1LD的情况进行了说明，但使第二层40较厚地生长的情况下，在第二层40的生长过程中位错会分散，因此，从该第二层40切出的基板1中有可能不会出现高位错密度区域1HD和低位错密度区域1LD的明显差异。
实施例
以下，针对验证本发明效果的各种实验结果进行说明。
(1)氮化物半导体基板制作用的层叠结构体的制作
使用上述实施方式的方法，按照以下的条件和构成，制作样品1～4的氮化物半导体基板制作用的层叠结构体。
[样品1]
(基底基板)
材质：GaN
制作方法：VAS法
直径：2英寸
厚度：400μm
相对于主面最近的低指数晶面：c面
主面的偏离角：在m方向上为0.4°
需要说明的是，基底基板的主面中的位错密度为3.0×106cm-2。
(掩膜层)
掩膜层的俯视形状：条纹状
掩膜层的延伸方向：a轴方向
掩膜层的厚度：1μm
掩膜层的宽度：10μm
掩膜层的间距：1mm
(第一层)
材质：GaN
生长方法：HVPE法
第一生长条件如后所述。
(第二层)
材质：GaN
生长方法：HVPE法
生长温度：1050℃
V/III比：2
需要说明的是，上述第二生长条件满足式(2)。
[样品2]
(基底基板)
与样品1相同。
(掩膜层)
与样品1相同。
(第一层)
材质：GaN
生长方法：HVPE法
第一生长条件与样品1不同。第一生长条件如后所述。
(第二层)
与样品1相同。
[样品3]
(基底基板)
与样品1相同。
(掩膜层)
与样品1相同。
(第一层)
材质：GaN
生长方法：HVPE法
第一生长条件与样品1和2不同。第一生长条件如后所述。
(第二层)
与样品1相同。
[样品4]
(基底基板)
与样品1相同。
(掩膜层)
与样品1相同。
(第一层)
材质：GaN
生长方法：HVPE法
第一生长条件与样品1～3不同。第一生长条件如后所述。
(第二层)
与样品1相同。
(第一生长条件)
关于使上述样品1～4中的第一层生长的第一生长条件，通过调整生长温度和V/III比等之中的至少任一者而设定为如下的条件：第一层之中的c面的生长速率Gc1与第一层之中的相对于c面最为倾斜的倾斜界面的生长速率Gi的比率Gc1/Gi(以下也称为“c面生长速率比率Gc1/Gi”)按照样品1<样品2<样品3<样品4的顺序变高。具体而言，样品1中，为了使第一生长条件不满足式(1)，将第一工序中的生长温度设为1030℃，将V/III比设为10。样品2中，第一生长条件满足式(1)，将第一工序中的生长温度设为1023℃，将V/III比设为10。与此相对，样品3和4中，将生长温度设为980℃以上且1020℃以下，将V/III比设为1以上且15以下。此时，样品3和4中，以第一生长条件满足式(1)的方式，将生长温度和V/III比之中的至少任一者分别在上述范围之中进行调整。
另外，样品3和4中，在c面从第一层的顶面消失的时刻后，在维持c面生长速率比率Gc1/Gi的条件下，以规定时间继续进行生长。需要说明的是，样品3和4中的第一工序的生长时间设为彼此相同的时间。
(2)评价
(基于荧光显微镜的观察)
使用荧光显微镜，观察上述层叠结构体的截面。
(基于多光子激发显微镜的观察)
使用多光子激发显微镜，观察上述层叠结构体之中的第二层的表面(上表面)。此时，测定每250μm见方的视野中层叠结构体的表面的暗点密度(即位错密度)。需要说明的是，这些基板中的暗点均为位错是通过在厚度方向上错开焦点地进行测定来确认的。另外，此时，求出250μm见方的视野下的位错密度小于1×106cm-2的区域(低位错密度区域)的数量相对于全部测定区域数量的比例。
(3)结果
使用图9～图17，针对样品1～4的结果进行说明。图9、图11、图12、图14、图16分别是表示利用荧光显微镜观察样品1～4的层叠结构体的截面的观察图像的图。需要说明的是，在图9、图11、图12、图14、图16中，基底基板中的箭头表示掩膜层的位置。图10、图13、图15、图17分别是表示利用多光子激发显微镜观察样品1～4的层叠结构体的表面的观察图像的图。需要说明的是，在图15和17中，粗线框表示50μm见方的无位错区域。
(样品1)
如图9所示那样，样品1中，在掩膜层的开口部的上方未形成第一层的顶部，第一层的第1c面生长区域的上方与第二层的第2c面生长区域的下方相连。可以认为在第一层的生长过程中残留有c面。该c面残留区域的宽度约为200μm。
另外，如图10所示那样，样品1中，以1mm的间距形成有与掩膜层重叠的高位错密度区域。进而，以约200μm的宽度形成有与c面残留区域重叠的高位错密度区域。需要说明的是，高位错密度区域中的位错密度为1.2×106～3.0×106cm-2。另一方面，在高位错密度区域之间形成有低位错密度区域，但低位错密度区域相对于层叠结构体表面的比例小于50％。需要说明的是，低位错密度区域中的位错密度为2.7×105～9.0×105cm-2。另外，在样品1的低位错密度区域未形成50μm见方的无位错区域。
样品1中，在使第一层生长的第一生长条件下，使c面生长速率比率Gc1/Gi小于其它样品，该第一生长条件不满足式(1)。因此，在第一层的生长过程中，无法使c面消失。由于c面未消失，因此，在上述c面残留区域中，位错不发生弯曲地向第二层的表面侧传播。因此，在与c面残留区域重叠的位置形成有高位错密度区域。其结果可以认为：低位错密度区域相对于层叠结构体表面的比例变低。
(样品2)
如图11所示那样，样品2中，第一层中的c面消失，在掩膜层的开口部的上方形成仅具有1个顶部的大致三棱柱状的第一层。最接近顶部间平均距离约为1mm。另外，从基底基板的主面起至第1c面生长区域的顶部为止的高度为890μm，第二层之中的倾斜界面消失的位置的边界面的、自基底基板的主面起的厚度(至第二层镜面化为止的厚度)约为1250μm。
需要说明的是，如图12所示那样，在层叠结构体的一部分中，各处可见残留有第一层的c面的部分(c面残留区域)。该c面残留区域的宽度约为20μm。
另外，如图13所示那样，样品2中，以1mm的间距形成有与掩膜层重叠的高位错密度区域。需要说明的是，高位错密度区域中的位错密度为7.0×105～3.0×106cm-2。另一方面，在1mm间距的高位错密度区域之间形成有低位错密度区域。但是，微小的高位错密度区域分散在1mm间距的高位错密度区域之间。低位错密度区域相对于层叠结构体表面的比例为60％。需要说明的是，低位错密度区域中的位错密度为2.2×105～7.0×105cm-2。另外，在样品2的低位错密度区域中几乎未形成50μm见方的无位错区域。样品2的表面整体中的50μm见方的无位错区域的密度小于100个/cm2。另外，由N/N0求出的位错密度的降低率例如为0.23以下。
样品2中，在使第一层生长的第一生长条件下，通过使c面生长速率比率Gc1/Gi高于样品1，且使该第一生长条件满足式(1)，能够在第一层的生长过程中使c面消失。由此，能够在第一层中的露出倾斜界面的位置使位错发生弯曲。其结果，能够在大致与掩膜层的开口部重叠的整个范围形成低位错密度区域。
然而，样品2中，第一生长条件中的c面生长速率比率Gc1/Gi不够高，因此，无法在掩膜层的开口部的上方形成多个顶部。另外，在第一层的生长过程中，至第一层的c面消失为止耗费时间。因此可以认为：从基底基板的主面起至第一层的顶部为止的高度变高，至第二层镜面化为止的厚度变厚。另外，在层叠结构体的一部分中，各处可见残留有第一层的c面的部分，c面的消失情况不稳定。可认为因此微小的高位错密度区域分散在1mm间距的高位错密度区域之间。可认为：其结果，低位错密度区域相对于层叠结构体表面的比例变低。
(样品3)
如图14所示那样，样品3中，第一层中的c面消失，在掩膜层的1个开口部的上方形成有至少1个谷部和多个顶部。第1c面生长区域之中的一对倾斜部所成的角度的平均值约为57.1°。另外，最接近顶部间平均距离约为400μm。需要说明的是，掩膜层的开口部的上方中的最接近顶部间平均距离约为125μm。另外，从基底基板的主面起至第1c面生长区域的顶部为止的高度约为410μm。另外，倾斜界面生长区域沿着基底基板的主面连续地形成。另外，第二层之中的倾斜界面消失的位置的边界面的、自基底基板的主面起的厚度约为980μm。
另外，如图15所示那样，样品3中，以1mm的间距形成有与掩膜层重叠的高位错密度区域。高位错密度区域的宽度约为100～250μm。高位错密度区域中的位错密度为9.5×105～2.0×106cm-2。另一方面，在1mm间距的高位错密度区域之间形成有低位错密度区域。低位错密度区域相对于层叠结构体表面的比例为69％以上。低位错密度区域中的位错密度为1.3×105～5.0×105cm-2。另外，样品3的低位错密度区域中，形成有多个50μm见方以上的无位错区域。50μm见方的无位错区域遍及多个低位错密度区域地分散。另外，层叠结构体的表面整体中的、不重叠的50μm见方的无位错区域的密度约为4500个/cm2。另外，由N/N0求出的位错密度的降低率例如为0.17以下。
样品3中，在使第一层生长的第一生长条件下，使c面生长速率比率Gc1/Gi高于样品1和2，该第一生长条件满足式(1)。由此，在第一层的生长过程中，能够在第一层的顶面形成多个凹部，使c面容易且确实地消失。通过使c面确实地消失，从而在第一层中的露出倾斜界面的位置处，能够使位错确实地弯曲。其结果可确认：能够在与掩膜层的开口部重叠的整个范围形成低位错密度区域，能够使低位错密度区域相对于层叠结构体表面的比例为69％以上。
另外，样品3中，通过使第一生长条件中的c面生长速率比率Gc1/Gi高于样品2，能够在掩膜层的开口部的上方形成至少1个谷部和多个顶部。由此可确认：能够减薄至第二层镜面化为止的厚度。
另外，样品3中，通过适当调整第一生长条件中的c面生长速率比率Gc1/Gi，能够使最接近顶部间平均距离超过100μm。可确认由此能够充分降低低位错密度区域中的位错密度。可确认：通过使最接近顶部间平均距离超过100μm，能够在低位错密度区域中形成多个50μm见方以上的无位错区域，能够使50μm见方的无位错区域遍及多个低位错密度区域地分散。另外可确认：能够使层叠结构体的表面整体中的、不重叠的50μm见方的无位错区域的密度为1600个/cm2以上。
(样品4)
如图16所示那样，样品4中，第一层中的c面消失，在掩膜层的开口部的上方形成有比样品3更多的谷部和顶部。第1c面生长区域之中的一对倾斜部所成的角度的平均值为54.4°。另外，最接近顶部间平均距离约为260μm。需要说明的是，掩膜层的开口部的上方中的最接近顶部间平均距离约为199μm。另外，从基底基板的主面起至第1c面生长区域的顶部为止的高度约为360μm。另外，倾斜界面生长区域沿着基底基板的主面连续地形成。另外，第二层之中的倾斜界面消失的位置的边界面的、自基底基板的主面起的厚度约为1090μm。
另外，如图17所示那样，样品4中，以1mm的间距形成有与掩膜层重叠的高位错密度区域。高位错密度区域的宽度约为100～250μm。高位错密度区域中的位错密度为5.0×105～1.0×106cm-2。另一方面，在1mm间距的高位错密度区域之间形成有低位错密度区域。低位错密度区域相对于层叠结构体表面的比例为69％以上。低位错密度区域中的位错密度为1.2×105～5.0×105cm-2。另外，在样品4的低位错密度区域中形成有多个50μm见方以上的无位错区域。50μm见方的无位错区域遍及多个低位错密度区域地分散。另外，层叠结构体的表面整体中的不重叠且50μm见方的无位错区域的密度约为5000个/cm2。另外，由N/N0求出的位错密度的降低率例如为0.17以下。
样品4中，在使第一层生长的第一生长条件下，使c面生长速率比率Gc1/Gi高于样品1～3，该第一生长条件满足式(1)。由此，在第一层的生长过程中，能够在第一层的顶面形成多个凹部，使c面容易且确实地消失。其结果，与样品3同样地，可确认能够在与掩膜层的开口部重叠的整个范围形成低位错密度区域，能够使低位错密度区域相对于层叠结构体表面的比例为69％以上。
另外，样品4中，通过使第一生长条件中的c面生长速率比率Gc1/Gi高于样品3，从而能够在掩膜层的开口部的上方形成比样品3更多的谷部和顶部。可确认由此能够减薄至第二层镜面化为止的厚度。需要说明的是，虽然将样品4的第一工序的生长时间设为与样品3相同的时间，但可以认为：如果对第一工序中的生长时间进行优化，则能够进一步减薄至第二层镜面化为止的厚度。
另外，样品4中，通过适当调节第一生长条件中的c面生长速率比率Gc1/Gi，能够使最接近顶部间平均距离超过100μm。由此，与样品3同样地，可确认能够充分降低低位错密度区域中的位错密度。可确认：通过使最接近顶部间平均距离超过100μm，与样品3同样地，能够在低位错密度区域形成多个50μm见方以上的无位错区域，能够使50μm见方的无位错区域遍及多个低位错密度区域地分散。另外可确认：能够使层叠结构体的表面整体中的、不重叠的50μm见方的无位错区域的密度为1600个/cm2以上。
<本发明的优选方式>
以下，针对本发明的优选方式进行附记。
(附记1)
一种氮化物半导体基板的制造方法，其为使用气相生长法来制造氮化物半导体基板的方法，具有如下工序：
准备基底基板的工序，所述基底基板由III族氮化物半导体的单晶形成，且具有最接近的低指数晶面为(0001)面的主面；
在前述基底基板的前述主面上形成具有多个开口部的掩膜层的工序；
第一工序，使被除了前述(0001)面之外的一对倾斜界面夹持且具有露出前述(0001)面的顶面的III族氮化物半导体的单晶在前述基底基板的前述主面上通过前述掩膜层的前述开口部进行外延生长，使前述顶面产生由除了前述(0001)面之外的倾斜界面构成的多个凹部，使该倾斜界面随着向前述基底基板的前述主面的上方去而缓缓扩大，使前述(0001)面从前述顶面消失，使表面仅由前述倾斜界面构成的第一层生长；以及
第二工序，使III族氮化物半导体的单晶在前述第一层上外延生长，使前述倾斜界面消失，使具有经镜面化的表面的第二层生长，
在前述第一工序中，
通过使前述单晶的前述顶面产生前述多个凹部，使前述(0001)面消失，从而在前述掩膜层的前述多个开口部之中的各1个开口部的上方形成至少1个谷部和多个顶部，
观察与前述主面垂直的任意截面时，夹着1个前述谷部的前述多个顶部之中最接近的一对顶部彼此在沿着前述主面的方向上间隔的平均距离设为超过100μm。
(附记2)
根据附记1所述的氮化物半导体基板的制造方法，其中，在形成前述掩膜层的工序中，
将前述掩膜层的前述开口部形成为条纹状，
使前述掩膜层的间距为800μm以上。
(附记3)
根据附记1或2所述的氮化物半导体基板的制造方法，其中，前述第一工序中，
使最接近的前述一对顶部彼此的前述平均距离小于800μm。
(附记4)
根据附记1～3中任一项所述的氮化物半导体基板的制造方法，其中，前述第一工序中，
使前述(0001)面从前述表面消失后，维持前述表面仅由前述倾斜界面构成的状态，并且遍及规定厚度地继续前述第一层的生长。
(附记5)
根据附记1～4中任一项所述的氮化物半导体基板的制造方法，其中，
前述第一工序中，在满足式(1)的第一生长条件下使前述第一层生长，
前述第二工序中，在满足式(2)的第二生长条件下使前述第二层生长。
Gc1>Gi/cosθ···(1)
Gc2<Gi/cosθ···(2)
(其中，将前述第一层之中的前述(0001)面的生长速率记作Gc1，将前述第二层之中的前述(0001)面的生长速率记作Gc2，将前述第一层和前述第二层各自之中的相对于前述(0001)面最为倾斜的前述倾斜界面的生长速率记作Gi，将前述第一层和前述第二层各自中相对于前述(0001)面最为倾斜的前述倾斜界面与前述(0001)面所成的角度记作θ。)
(附记6)
根据附记1～5中任一项所述的氮化物半导体基板的制造方法，其中，前述第一工序中，
在前述第一层形成以前述(0001)面作为生长面而生长的第1c面生长区域，
在前述第1c面生长区域之中的前述(0001)面消失且作为向上凸起的拐点而终结的位置形成凸部，且在前述第1c面生长区域之中的夹着前述凸部的两侧，作为前述(0001)面与前述倾斜界面的交点的轨迹而形成一对倾斜部，
使前述一对倾斜部所成的角度为70°以下。
(附记7)
根据附记1～6中任一项所述的氮化物半导体基板的制造方法，其中，前述第一工序具有如下工序：
使前述倾斜界面随着向前述基底基板的上方去而缓缓扩大，形成倾斜界面扩大层的工序；以及
在使前述(0001)面从前述表面消失的前述倾斜界面扩大层上，维持前述表面仅由除了前述(0001)面之外的倾斜界面构成的状态，并且遍及规定厚度地形成倾斜界面维持层的工序。
(附记8)
根据附记1～7中任一项所述的氮化物半导体基板的制造方法，其中，前述第二工序具有如下工序：
随着向前述第一层的上方去而使前述(0001)面扩大且使除了前述(0001)面之外的倾斜界面缩小，形成c面扩大层的工序；以及
在表面经镜面化的前述c面扩大层上，以前述(0001)面作为生长面，遍及规定厚度地形成主生长层的工序。
(附记9)
根据附记1～8中任一项所述的氮化物半导体基板的制造方法，其中，在前述第二工序后，具有从前述第二层切出至少1个氮化物半导体基板的工序。
(附记10)
一种氮化物半导体基板，其具有2英寸以上的直径，且具有最接近的低指数晶面为(0001)面的主面，
利用多光子激发显微镜观察前述氮化物半导体基板的主面，由暗点密度求出位错密度时，
前述主面中交替地排列有位错密度小于1×106cm-2的低位错密度区域、以及位错密度高于前述低位错密度区域的位错密度且为3×106cm-2以下的高位错密度区域，
前述低位错密度区域的至少一部分具有50μm见方以上的无位错区域。
(附记11)
根据附记10所述的氮化物半导体基板，其中，前述主面的整体中的、不重叠的50μm见方的无位错区域的密度为100个/cm2以上。
(附记12)
根据附记10或11所述的氮化物半导体基板，其氧浓度为5×1016cm-3以下。
(附记13)
根据附记10～12中任一项所述的氮化物半导体基板，其氢浓度小于1×1017cm-3。
(附记14)
根据附记10～13中任一项所述的氮化物半导体基板，其中，随机地抽取前述主面中的100个位错时，柏氏矢量为<11-20>/3、<0001>或<11-23>/3之中任一者的位错的数量的比例为50％以上。
(附记15)
一种层叠结构体，其具备：
基底基板，其由III族氮化物半导体的单晶形成，且具有最接近的低指数晶面为(0001)面的主面；
掩膜层，其设置在前述基底基板的前述主面上，且具有多个开口部；
第一低氧浓度区域，其通过前述掩膜层的前述开口部而设置在前述基底基板的前述主面上和前述掩膜层上，且由III族氮化物半导体的单晶形成；
高氧浓度区域，其设置在前述第一低氧浓度区域上，且由III族氮化物半导体的单晶形成；以及
第二低氧浓度区域，其设置在前述高氧浓度区域上，且由III族氮化物半导体的单晶形成，
前述高氧浓度区域的氧浓度高于前述第一低氧浓度区域和前述第二低氧浓度区域各自的氧浓度，
观察与前述主面垂直的任意截面时，
前述第一低氧浓度区域的上表面在前述掩膜层的前述多个开口部之中的各1个开口部的上方具有至少1个谷部和多个山部，
夹着1个前述谷部的前述多个山部之中最接近的一对山部彼此在沿着前述主面的方向上间隔的平均距离超过100μm。
(附记16)
根据附记15所述的层叠结构体，其中，前述高氧浓度区域沿着前述基底基板的前述主面连续设置。
(附记17)
根据附记15或16所述的层叠结构体，其中，前述第一低氧浓度区域还具有在夹着前述山部的两侧设置的一对倾斜部，
前述一对倾斜部所成的角度为70°以下。
(附记18)
根据附记15～17中任一项所述的层叠结构体，其中，将前述基底基板的前述主面中的位错密度记作N0，并将前述高氧浓度区域的上端且沿着前述主面的边界面中的位错密度记作N时，由N/N0求出的位错密度的降低率小于在前述基底基板的前述主面上仅以前述(0001)面作为生长面使III族氮化物半导体的晶体层以与从前述基底基板的前述主面起至前述边界面为止的厚度相等的厚度进行外延生长时的、将前述晶体层的表面中的位错密度记作N’时由N’/N0求出的位错密度的降低率。
(附记19)
根据附记15～18中任一项所述的层叠结构体，其中，前述第二层之中的前述倾斜界面消失的位置的边界面的、自前述基底基板的前述主面起的厚度为1.5mm以下，
将前述基底基板的前述主面中的位错密度记作N0，并将前述第二层的前述边界面中的位错密度记作N时，由N/N0求出的位错密度的降低率为0.3以下。
附图标记说明
1 氮化物半导体基板(基板)
2 层叠结构体
10 基底基板
10s 主面
20 掩膜层
20a 开口部
30 第一层
40 第二层。

Claims (11)

1.一种氮化物半导体基板的制造方法，其为使用气相生长法来制造氮化物半导体基板的方法，具有如下工序：
准备基底基板的工序，所述基底基板由III族氮化物半导体的单晶形成，且具有最接近的低指数晶面为(0001)面的主面，
在所述基底基板的所述主面上形成具有多个开口部的掩膜层的工序；
第一工序，使被除了所述(0001)面之外的一对倾斜界面夹持且具有露出所述(0001)面的顶面的III族氮化物半导体的单晶在所述基底基板的所述主面上通过所述掩膜层的所述开口部进行外延生长，使所述顶面产生由除了所述(0001)面之外的倾斜界面构成的多个凹部，使该倾斜界面随着向所述基底基板的所述主面的上方去而缓缓扩大，使所述(0001)面从所述顶面消失，使表面仅由所述倾斜界面构成的第一层生长；以及
第二工序，使III族氮化物半导体的单晶在所述第一层上外延生长，使所述倾斜界面消失，使具有经镜面化的表面的第二层生长，
在所述第一工序中，
通过使所述单晶的所述顶面产生所述多个凹部，使所述(0001)面消失，从而在所述掩膜层的所述多个开口部之中的各1个开口部的上方形成至少1个谷部和多个顶部，
观察与所述主面垂直的任意截面时，夹着1个所述谷部的所述多个顶部之中最接近的一对顶部彼此在沿着所述主面的方向上间隔的平均距离设为超过100μm，
在形成所述掩膜层的工序中，
将所述掩膜层的所述开口部形成为条纹状，
使所述掩膜层的间距为800μm以上。
2.根据权利要求1所述的氮化物半导体基板的制造方法，其中，所述第一工序中，
使最接近的所述一对顶部彼此的所述平均距离小于800μm。
3.根据权利要求1或2所述的氮化物半导体基板的制造方法，其中，所述第一工序中，
使所述(0001)面从所述表面消失后，维持所述表面仅由所述倾斜界面构成的状态，并且遍及规定厚度地继续所述第一层的生长。
4.根据权利要求1或2所述的氮化物半导体基板的制造方法，其中，所述第一工序中，
在所述第一层中形成以所述(0001)面作为生长面而生长的第1c面生长区域，
在所述第1c面生长区域之中的所述(0001)面消失且作为向上凸起的拐点而终结的位置形成凸部，且在所述第1c面生长区域之中的夹着所述凸部的两侧，作为所述(0001)面与所述倾斜界面的交点的轨迹而形成一对倾斜部，
使所述一对倾斜部所成的角度为70°以下。
5.根据权利要求1或2所述的氮化物半导体基板的制造方法，其中，在所述第二工序后，具有从所述第二层切出至少1个氮化物半导体基板的工序。
6.一种氮化物半导体基板，其具有2英寸以上的直径，且具有最接近的低指数晶面为(0001)面的主面，
利用多光子激发显微镜观察所述氮化物半导体基板的主面，由暗点密度求出位错密度时，
所述主面中交替地排列有位错密度小于1×106cm-2的低位错密度区域、以及位错密度高于所述低位错密度区域的位错密度且为3×106cm-2以下的高位错密度区域，
所述低位错密度区域的至少一部分具有50μm见方以上的无位错区域。
7.一种层叠结构体，其具备：
基底基板，其由III族氮化物半导体的单晶形成，且具有最接近的低指数晶面为(0001)面的主面；
掩膜层，其设置在所述基底基板的所述主面上，且具有多个开口部；
第一低氧浓度区域，其通过所述掩膜层的所述开口部而设置在所述基底基板的所述主面上和所述掩膜层上，且由III族氮化物半导体的单晶形成；
高氧浓度区域，其设置在所述第一低氧浓度区域上，且由III族氮化物半导体的单晶形成；以及
第二低氧浓度区域，其设置在所述高氧浓度区域上，且由III族氮化物半导体的单晶形成，
所述高氧浓度区域的氧浓度高于所述第一低氧浓度区域和所述第二低氧浓度区域各自的氧浓度，
观察与所述主面垂直的任意截面时，
所述第一低氧浓度区域的上表面在所述掩膜层的所述多个开口部之中的各1个开口部的上方具有至少1个谷部和多个山部，
夹着1个所述谷部的所述多个山部之中最接近的一对山部彼此在沿着所述主面的方向上间隔的平均距离超过100μm。
8.根据权利要求7所述的层叠结构体，其中，所述高氧浓度区域沿着所述基底基板的所述主面连续设置。
9.根据权利要求7或8所述的层叠结构体，其中，所述第一低氧浓度区域还具有在夹着所述山部的两侧设置的一对倾斜部，
所述一对倾斜部所成的角度为70°以下。
10.根据权利要求7或8所述的层叠结构体，其中，将所述基底基板的所述主面中的位错密度记作N0，并将所述高氧浓度区域的上端且沿着所述主面的边界面中的位错密度记作N时，由N/N0求出的位错密度的降低率小于在所述基底基板的所述主面上仅以所述(0001)面作为生长面使III族氮化物半导体的晶体层以与从所述基底基板的所述主面起至所述边界面为止的厚度相等的厚度进行外延生长时的、将所述晶体层的表面中的位错密度记作N’时由N’/N0求出的位错密度的降低率。
11.根据权利要求7或8所述的层叠结构体，其中，所述高氧浓度区域的上端且沿着所述主面的边界面的、自所述基底基板的所述主面起的厚度为1.5mm以下，
将所述基底基板的所述主面中的位错密度记作N0，并将所述边界面中的位错密度记作N时，由N/N0求出的位错密度的降低率为0.3以下。
CN201980056250.8A 2018-08-29 2019-08-22 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体 Active CN112639179B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018159987A JP6595676B1 (ja) 2018-08-29 2018-08-29 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2018-159987 2018-08-29
PCT/JP2019/032850 WO2020045233A1 (ja) 2018-08-29 2019-08-22 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体

Publications (2)

Publication Number Publication Date
CN112639179A CN112639179A (zh) 2021-04-09
CN112639179B true CN112639179B (zh) 2022-12-09

Family

ID=68314176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980056250.8A Active CN112639179B (zh) 2018-08-29 2019-08-22 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体

Country Status (4)

Country Link
US (1) US11908688B2 (zh)
JP (1) JP6595676B1 (zh)
CN (1) CN112639179B (zh)
WO (1) WO2020045233A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6953843B2 (ja) * 2017-07-07 2021-10-27 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板
JP6646769B1 (ja) * 2019-02-01 2020-02-14 株式会社サイオクス 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102307A (ja) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
CN1759469A (zh) * 2003-03-07 2006-04-12 住友化学株式会社 氮化镓单晶基板及其制造方法
JP2010070430A (ja) * 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd 導電性窒化物半導体基板並びにその製造方法
JP2018027893A (ja) * 2017-11-08 2018-02-22 住友化学株式会社 Ｉｉｉ族窒化物半導体単結晶の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4457609B2 (ja) * 2003-08-26 2010-04-28 豊田合成株式会社 窒化ガリウム（ＧａＮ）の製造方法
JP4849296B2 (ja) 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
CN102317512B (zh) * 2009-02-16 2014-01-01 日本碍子株式会社 13族氮化物的晶体生长方法及13族氮化物晶体
JP6031733B2 (ja) 2010-09-27 2016-11-24 住友電気工業株式会社 ＧａＮ結晶の製造方法
JP5521981B2 (ja) * 2010-11-08 2014-06-18 豊田合成株式会社 半導体発光素子の製造方法
JP5888208B2 (ja) * 2011-11-18 2016-03-16 三菱化学株式会社 窒化物結晶の製造方法
JP2013214686A (ja) * 2012-04-04 2013-10-17 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体層の製造方法
JP6015566B2 (ja) * 2013-06-11 2016-10-26 豊田合成株式会社 ＩＩＩ 族窒化物半導体のエッチング方法およびＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
EP3059336A4 (en) * 2013-09-11 2017-07-12 National University Corporation Tokyo University Of Agriculture and Technology Nitride semiconductor crystal, manufacturing method, and manufacturing apparatus
JP6984856B2 (ja) 2016-08-25 2021-12-22 国立大学法人山口大学 半導体基板の製造方法
JP6984855B2 (ja) 2016-08-25 2021-12-22 国立大学法人山口大学 下地基板
JP6913626B2 (ja) * 2017-12-25 2021-08-04 株式会社サイオクス 半導体積層物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102307A (ja) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
CN1759469A (zh) * 2003-03-07 2006-04-12 住友化学株式会社 氮化镓单晶基板及其制造方法
JP2010070430A (ja) * 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd 導電性窒化物半導体基板並びにその製造方法
JP2018027893A (ja) * 2017-11-08 2018-02-22 住友化学株式会社 Ｉｉｉ族窒化物半導体単結晶の製造方法

Also Published As

Publication number Publication date
US11908688B2 (en) 2024-02-20
JP6595676B1 (ja) 2019-10-23
WO2020045233A1 (ja) 2020-03-05
JP2020033210A (ja) 2020-03-05
CN112639179A (zh) 2021-04-09
US20220005691A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
CN109989110B (zh) 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体
US12091774B2 (en) Nitride semiconductor substrate, laminated structure, and method for manufacturing nitride semiconductor substrate
CN112930423B (zh) 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
CN113166971B (zh) 氮化物半导体基板的制造方法和氮化物半导体基板
CN112639179B (zh) 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
JP7542713B2 (ja) 窒化物半導体基板
CN113166970B (zh) 氮化物半导体基板的制造方法和层叠结构体
CN112601847B (zh) 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
JP2023157999A (ja) 窒化物半導体基板
JP2020075850A (ja) 窒化物半導体基板の製造方法
CN112639178B (zh) 氮化物半导体基板、氮化物半导体基板的制造方法和层叠结构体
JP2020033252A (ja) 窒化物半導体基板
US20240368804A1 (en) Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate, and laminate structure
US20240302302A1 (en) Nitride semiconductor substrate, laminated structure, and method for manufacturing nitride semiconductor substrate
JP2020033254A (ja) 窒化物半導体基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221121

Address after: Tokyo, Japan

Applicant after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Applicant before: RICOH Co.,Ltd.

Applicant before: SUMITOMO CHEMICAL Co.,Ltd.

GR01 Patent grant
GR01 Patent grant