KR101256979B1 - 쐐기 구조를 갖는 발광소자 및 그 제조방법 - Google Patents

쐐기 구조를 갖는 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101256979B1
KR101256979B1 KR1020110105347A KR20110105347A KR101256979B1 KR 101256979 B1 KR101256979 B1 KR 101256979B1 KR 1020110105347 A KR1020110105347 A KR 1020110105347A KR 20110105347 A KR20110105347 A KR 20110105347A KR 101256979 B1 KR101256979 B1 KR 101256979B1
Authority
KR
South Korea
Prior art keywords
wedge
layer
substrate
gan layer
narrow
Prior art date
Application number
KR1020110105347A
Other languages
English (en)
Inventor
박영재
강지혜
한남
홍창희
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020110105347A priority Critical patent/KR101256979B1/ko
Application granted granted Critical
Publication of KR101256979B1 publication Critical patent/KR101256979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Abstract

본 발명은 발광소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 단면이 삼각형이며 상단이 좁고 하단이 넓은 쐐기 형태로 성장된 GaN 표면층상에 질화물 또는 산화물층이 형성되고, 마주보는 질화물층 또는 산화물층에 의해 형성된 골이 에어 스페이스를 형성하거나, 또는 실리카 구가 채워져 광추출 효율과 결정품질(crystal quality)이 개선된 쐐기 구조를 갖는 발광소자 및 그 제조방법을 제공한다.

Description

쐐기 구조를 갖는 발광소자 및 그 제조방법{Light emitting device with wedge structure and fabrication method thereof}
본 발명은 발광소자 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 상단이 좁고 하단이 넓은 쐐기 형태로 성장된 GaN 표면층 상에 질화물층 또는 산화물층이 형성되고, 마주보는 질화물층 또는 산화물층에 의해 형성된 골이 에어 스페이스를 형성하거나, 또는 실리카 구가 채워져 광추출 효율과 결정품질(crystal quality)이 개선된 쐐기 구조를 갖는 발광소자 및 그 제조방법에 관한 것이다.
최근 발광 다이오드(light emitting diode; LED)와 같은 발광소자의 용도가 일반조명영역으로 확대됨에 따라, 발광다이오드의 광학구조 개선을 통한 광추출효율향상 및 결정품질개선을 통한 양자효율 향상을 위한 연구가 활발히 진행되고 있다.
이러한 발광소자는 기판과 소자 표면 사이에 광 도파로(light waveguide)와 같은 구조가 형성된다. 이로 인해, 활성층에서 생성된 광이 소자 표면, 기판 경계면, 혹은 기판 뒷면 경계면에서 내부 전반사 됨에 따라 상당한 광이 외부로 방출되지 못하고 내부에서 소실됨으로써 광 추출 효율이 낮게 나타나게 된다. 이를 해결하기 위해 종래에 제시된 방법은 p형층 또는 n형층 표면에 표면 거칠기를 주는 방법 또는 기판 내부에 반사 또는 산란 센터를 형성하여 전반사 되는 빛의 경로를 꺾는 방법이 제시되어 왔다.
또한, 내부 양자 효율 증가를 위해 사파이어 기판 위에 먼저 절연물질(SiO2, SiNx 등)을 증착하여 밑에서부터 올라오는 전위(dislocation)를 막아주는 역할을 하여 절연 물질 윗부분에 전위가 존재하지 않는 GaN 박막을 성장하여 TDD(Threading Dislocation Density)를 줄여주는 수평성장법(Lateral epitaxial overgrowth; LEO)을 이용하는 연구와, LED의 활성층(active layer) 구조를 변화시켜 전자-정공(electron-hole)의 재결합(recombination) 효율을 증가시키는 방법들이 연구되어 왔다. 따라서, LED의 효율을 더 높이기 위해서는 광추출 효율 증가와 결정품질의 개선이 필수적이다.
대한민국 공개특허공보 공개번호 제10-2010-0044726호(2010.04.30) 대한민국 등록특허공보 등록번호 제10-0871649호(2008.11.26) 대한민국 등록특허공보 등록번호 제10-1020961호(2011.03.02) 대한민국 공개특허공보 공개번호 제10-2009-0016051호(2009.02.13)
본 발명은 위와 같은 문제점을 해결하기 위한 것으로서, 상단이 좁고 하단이 넓은 쐐기 형태로 성장된 GaN 표면에 질화물층 또는 산화물층을 형성하고, 마주 보는 질화물층 또는 산화물층에 의해 형성되는 골이 에어 스페이스를 형성하거나, 골에 실리카 구가 채워져 광추출 효율과 결정품질(crystal quality)을 개선 시킨 쐐기 구조를 갖는 발광소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 기판; 기판상에 형성된 옥사이드 패턴; 기판상에 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기형 GaN층; 상단이 좁고 하단이 넓은 쐐기형 GaN층의 정점 아래의 빗변 상에 형성된 실리콘나이트라이드층; 실리콘나이트라이드층이 마주보며 형성된 하나 이상의 에어스페이스를 포함하는 쐐기 구조를 갖는 발광소자를 제공한다.
상기 목적을 달성하기 위해 본 발명은, 기판을 준비하는 단계; 기판상에 옥사이드 패턴이 형성되는 단계; 기판상에 GaN층이 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기형태로 성장되는 단계; GaN층의 빗변 상에 실리콘나이트라이드를 성장시키는 단계; 상단이 좁고 하단이 넓은 쐐기형태가 연속되어 형성된 골의 안쪽으로 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분에 실리카 구를 채우는 단계; 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 실리콘나이트라이드를 식각하는 단계를 포함하는 쐐기 구조를 갖는 발광소자의 제조방법을 제공한다.
본 발명에 의한 쐐기 구조를 갖는 발광소자 및 그 제조방법은 에어 스페이스를 형성하거나 실리카 구를 채워 광추출 효율이 개선되는 효과가 있다. 또한, 에어 스페이스나 실리카 구 위로 GaN층을 측면성장(lateral overgrowth)시키면 하부층과의 부정합(mismatch)에 의해 발생하는 전위(dislocation)를 차단하여 반도체층의 결정품질(crystal quality)이 개선되는 효과가 있으며, 2차 성장이 시작되는 시드층(SEED LAYER)을 제외한 전 면적에 DBR층(Distributed Bragg Reflector Layer)을 쌓음으로써 많은 양의 빛을 위로 반사시킬 수 있으며 큰 면적의 Air 구조를 형성함으로써 기존 LED에 비해 높은 출력을 얻을 수 있는 효과도 있다.
도 1은 본 발명의 제1실시예에 따른 발광소자의 단면도,
도 2는 본 발명의 제1실시예에 따른 발광소자의 제조방법을 도시한 개요도,
도 3은 본 발명의 제1실시예에 따라 육각형으로 형성된 옥사이드 패턴,
도 4는 본 발명의 제1실시예의 중간 단계인 GaN층이 1차 성장된 모습의 단면 SEM 사진,
도 5는 본 발명의 제1실시예에 따라 실리카구가 골에 채워진 모습의 단면도,
도 6은 본 발명의 제1실시예에 따라 정점 부근의 실리콘나이트라이드가 제거된 모습의 단면도,
도 7은 본 발명의 제1실시예에 따라 실리카 구가 제거된 모습의 단면도,
도 8은 본 발명의 제1실시예에 따라 GaN층이 재성장된 모습의 단면도,
도 9는 본 발명의 제2실시예에 따른 발광소자의 단면도,
도 10은 본 발명의 제3실시예에 따른 발광소자의 단면도,
도 11은 본 발명의 제4실시예에 따른 발광소자의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다. 이러한 실시예는 본 발명에 대하여 당 업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 따라서, 본 발명은 이하에서의 실시예들에 한정되는 것이 아니라, 본 발명의 특허청구범위가 제시하는 범위 내에서 다양한 형태로 구현될 수 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다.
도 1을 참조하면, 본 발명의 제1실시예에 따른 발광소자는, 기판(1); 기판(1) 상에 형성된 옥사이드 패턴(2); 기판(1) 상에 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기 형태로 성장된 GaN층(3); GaN층(3) 상에 성장되어 상단이 좁고 하단이 넓은 쐐기 형태의 정점이 식각된 실리콘나이트라이드층(4); 상단이 좁고 하단이 넓은 쐐기 형태의 실리콘나이트라이드층(4)이 연속되어 이루는 골(5)의 안쪽으로 형성되는 에어 스페이스(7)를 포함하여 구성된다. 또한, 골(5)에 채워진 실리카 구(6)를 포함할 수 있으며, 골(5)을 덮으며 재성장된 GaN층(11)을 더 포함할 수 있다.
본 발명의 제1실시예에 따른 발광소자의 제조방법을 설명하면 다음과 같다. 본 발명의 제1실시예의 제조공정은, 기판(1)을 준비하는 단계; 기판(1) 상에 옥사이드 패턴(2)이 형성되는 단계; 기판(1) 상에 GaN층(3)이 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기형태로 성장되는 단계; GaN층(3) 상에 실리콘나이트라이드층(4)을 성장시키는 단계; 상단이 좁고 하단이 넓은 쐐기형태가 연속되어 형성된 골(5)의 안쪽으로 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분에 실리카 구(6)를 채우는 단계; 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 실리콘나이트라이드층(4)을 식각하는 단계를 포함하여 이루어진다.
먼저, 도 2(a)에 도시된 바와 같이 기판(1)을 준비한다. 기판(1)은 사파이어(Al2O3) 기판, 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈륨 인화물(GaP) 기판, LiAlO2 기판, LiGaO2 기판 중의 어느 하나를 사용할 수 있으며, 본 발명의 제1실시예에서는 사파이어(Al2O3) 기판을 사용한다.
도 3에 도시된 바와 같이, 옥사이드 패턴(2)은 기판(1) 위에 육각형 또는 원형패턴의 육각 배열 형태로 패터닝이 된다. 패턴(2)은 산화물 계열(예: XOy 또는 X2Oy의 형태, X는 Ba, Be, Ce, Cr, Er, Ga, In, Mg, Ni, Si, Sc, Ta, Ti, Zn, Zr중 어느 하나이고 Y는 0<y≤9)인 물질, 또는 질화물 계열인 물질(예: SiNx), 또는 W 또는 Pt 중 적어도 어느 하나의 물질을 플라즈마 CVD(Chemical Vapor Deposition) 방식, E-Beam 또는 스퍼터링(Sputtering) 방식으로 증착시켜 형성할 수 있다. 본 발명의 제1실시예에서는 실리콘옥사이드(SiO2) 패턴(2)을 사용한다.
옥사이드 패턴(2) 상에는 GaN층(3)이 성장하지 않고, 각 패턴(2)의 사이에서만 GaN층(3)이 성장하게 된다. 따라서 GaN층(3)의 원활한 성장을 위해 패턴(2)의 간격(spacing-pattern diameter)은 2-4μm인 것이 바람직하다. 이러한 패턴(2)은 그 크기와 각 패턴(2) 간의 간격이 다양하게 변경될 수 있음은 물론이다. 도 2(b)에서는 패턴(2)이 사각형의 단면으로 도시되어 있다.
이후, 도 2(c)에 도시된 바와 같이, 기판(1)상에 GaN층(3)을 성장시킨다. GaN층(3)은 금속유기화학기상증착법(metal organic chemical vapor deposition; MOCVD)을 이용하여 수평성장(lateral epitaxial overgrowth; LEO)과 선택적 에피성장(Selective Area Growth; SAG)하는 것이 바람직하다. GaN층(3)은 1050℃, 400mbar의 조건에서 성장되며, 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기형태로 성장하게 된다. 이와 관련하여, 도 4에 GaN층(3)이 성장된 단면 SEM 사진이 도시되어 있다.
다음으로 도 2(d)에 도시된 바와 같이, 성장된 GaN층(3) 상에 플라즈마화학기상증착(plasma enhanced chemical vapor deposition; PECVD)을 이용하여 실리콘나이트라이드(SiNx)층(4)을 증착시킨다. 그 두께는 100~300nm가 바람직하다.
다음으로 도 2(e)에 도시된 바와 같이, 상단이 좁고 상단이 넓은 쐐기형태가 연속되어 형성된 골(5)의 안쪽으로 쐐기의 정점 아랫부분에 실리카 구(silica sphere)(6)를 코팅한다. 실리카 구(6)는 시드층(seed layer)을 만들기 위해 상단이 좁고 하단이 넓은 쐐기형태가 연속되어 형성된 골(5)의 안쪽으로만 채워질 수 있도록 선택적 코팅한다. 이러한 실리카 구(6)는 이후 실리콘나이트라이드(4)를 식각하는데 있어 마스크(mask) 역할을 수행한다.
실리카 구(6)는 골(5) 내에 도포 되는 구형체로서, 구(6)의 재질은 산화물 계열로 산화실리콘(SiO2), 사파이어(Al2O3), 산화타이타늄(TiO2), 산화지르코늄(ZrO2), Y2O3-ZrO2, 산화구리(CuO, Cu2O), 산화탄탈륨(Ta2O5), 또는 GeO2로 형성할 수 있으나, 백색으로 광 반사율이 높고, 저렴한 산화실리콘(SiO2)을 사용하여 형성하는 것이 바람직하다. 구(6)는 발산되는 광의 파장에 따라 수 ㎚에서 수 ㎛의 크기까지 다양한 크기로 형성될 수 있다. 도 5에서 실리카 구(6)가 역삼각형으로 도시되어 골(5)에 채워진 모습의 단면도를 확인할 수 있다.
이후, 도 2(f)에 도시된 바와 같이, 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 실리콘나이트라이드층(4)을 유도결합플라즈마(inductively coupled plasma; ICP)와 반응성이온식각(reactive ion etcher; RIE)을 통하여 Seed layer GaN층(3)이 드러날 수 있도록 건식식각(Dry Etching)한다. 도 6은 이러한 과정을 나타낸 모습을 도시한 것으로 정점 부근의 실리콘나이트라이드층(4)이 제거된 것을 확인할 수 있다.
또한, 본 발명의 제1실시예의 발광소자의 제조방법은, 실리콘나이트라이드층(4) 식각단계에 이어 실리카구(6)를 식각하는 단계(도 2(g)); GaN층(11)을 재성장시키는 단계(도 2(h))를 더 포함할 수 있다.
실리카구(6)는 버퍼산화식각(buffered oxide etch; BOE)을 통해 실리콘나이트라이드(SiNx)(4)와 실리카 구(6)의 선택도(selectivity)의 차이로 인해 실리카 구(6)만을 제거할 수 있다(도 2(g) 및 도 7). 따라서 실리카 구(6)가 채워져 있던 공간은 비워져 에어 스페이스(air space)(7)가 형성될 수 있다(도 8 참조). 이러한 에어 스페이스(7)는 공기로 채워진 공간을 의미하며, 발광소자의 광추출율의 증가에 기여한다.
이후, 도 2(h) 및 도 8에 도시된 바와 같이, GaN층(11)을 재성장시킨다. 재성장된 GaN층(11)은 n형층(8)과 활성층(9) 및 p형층(10)을 포함하며, Si 박막, GaN 박막, AlN 박막, InGaN 박막, AlGaN 박막, AlInGaN 박막 및 이들을 포함하는 반도체 박막층 중 적어도 하나를 포함하여 형성되는 것이 바람직하다. 본 발명의 제1실시예에서는 GaN(11)를 사용하였다(도 1 참조).
여기서, n형층(8)은 다수 캐리어가 전자인 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다. 이러한 n형 반도체층과 n형 클래드층은 반도체층에 n형 불순물 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다.
그리고, p형층(10)은 다수 캐리어가 정공인 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다. 이러한 p형 반도체층과 p형 클래드층은 반도체 박막층에 p형 불순물 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성한다.
활성층(9)은 n형층(8)에서 제공된 전자와 p형층(10)에서 제공된 정공이 재결합되면서 소정파장의 광을 출력하는 층이다. 이러한 활성층(9)은 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 양자 우물 구조 또는 다중 양자 우물 (multiple quantum well) 구조를 갖는 다층의 반도체층으로 형성할 수 있다.
이때, 활성층(9)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다.
또한, 반도체층의 상단에는 전류를 인가하기 위한 전극 패드(13, 14)가 마련된다. 전극 패드는 n형층(8)에 접하는 n형 전극 패드(13) 및 p형층(10)에 접하는 p형 전극 패드(14)를 포함한다.
여기서 n형 전극 패드(13) 및 p형 전극 패드(14) 각각은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti 및 이들을 포함하는 합금 중 적어도 어느 하나의 금속으로 이루어진 단일막 또는 다층막으로 형성하는 것이 바람직하다. 그리고, 이러한 전극 패드 중 p형 전극 패드(14)는, 먼저 p형층(10) 상에 전류 확산층(11)을 형성한 다음 그 위에 형성할 수 있다.
전극 패드를 통해 외부 전류를 인가하면 반도체층 내의 활성층(9)이 발광 면적 또는 발광 영역의 기능을 수행한다.
도 9에 도시된 바와 같이, 본 발명의 제2실시예의 발광소자는, 기판(1); 기판(1) 상에 형성된 옥사이드 패턴(2); 기판(1) 상에 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기 형태로 성장된 GaN층(3); 상단이 좁고 하단이 넓은 쐐기형 GaN층(3)의 정점 아래의 빗변 상에 성장된 실리콘옥사이드층(15); 상단이 좁고 하단이 넓은 쐐기 형태의 실리콘옥사이드층(15)이 마주보며 형성된 하나 이상의 골(5);을 포함하여 구성된다. 또한, 본 발명의 제2실시예의 발광소자는 골(5)의 안쪽으로 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분까지 채워진 실리카 구(6);를 포함할 수 있다. 또한, 본 발명의 제2실시예의 발광소자는 골(5)을 덮으며 재성장된 GaN층(11)을 더 포함할 수 있다.
본 발명의 제2실시예의 발광소자의 제조방법은, 기판(1)을 준비하는 단계; 기판(1) 상에 옥사이드 패턴(2)이 형성되는 단계; 기판(1) 상에 GaN층(3)이 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기형태로 성장되는 단계; GaN층(3)상에 실리콘옥사이드층(15)을 성장시키는 단계; 상단이 좁고 하단이 넓은 쐐기형태가 연속되어 형성된 골(5)의 안쪽으로 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분에 실리카 구(6)를 채우는 단계; 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 실리콘옥사이드층(15)을 ICP/RIE로 식각하는 단계;를 포함한다. 또한, 본 발명의 제2실시예의 발광소자의 제조방법은 실리콘옥사이드층(15) 식각단계에 이어 GaN층(11)을 재성장시키는 단계를 포함할 수 있다.
제2실시예 중 제1실시예와 동일한 단계들은 반복되는 설명을 방지하기 위해 자세한 설명을 생략한다.
제2실시예는 제1실시예와 달리 GaN층(3)상에 실리콘옥사이드(SiO2)층(15)을 성장시킨다. 또한, 실리콘옥사이드층(15)을 식각한 후, GaN층(11)을 재성장시킬 수 있다. 따라서 제2실시예에서는 실리카 구(6)의 식각과정이 포함되지 않으므로 실리카 구(6)는 재성장되는 GaN층(11)의 성장온도에서도 변형되거나 용해되지 않는 재질로 형성하는 것이 바람직하다. 이와 같이, 골(5)을 덮으며 실리카 구(6) 상에 GaN층(11)을 재성장(re-growth) 시키면 반도체층의 결정품질(crystal quality)이 개선되는 효과가 있다.
도 10에 도시된 바와 같이, 본 발명의 제3실시예의 발광소자는, 기판(1); 기판(1) 상에 형성된 옥사이드 패턴(2); 기판(1) 상에 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기형 GaN층(3); 상단이 좁고 하단이 넓은 쐐기형 GaN층(3)의 정점 아래의 빗변 상에 형성된 질화물 DBR층(예: Si/SiNx 등)(16); 질화물 DBR층(16)이 마주보며 형성된 하나 이상의 에어 스페이스(7);를 포함하여 구성된다.
또한, 본 발명의 제3실시예의 발광소자는 에어 스페이스(7)에 채워진 실리카 구(6)와 에어 스페이스(7) 위로 재성장된 GaN층(11)을 더 포함할 수 있다.
본 발명의 제3실시예의 발광소자의 제조방법은, 기판(1)을 준비하는 단계; 기판(1)상에 옥사이드 패턴(2)이 형성되는 단계; 기판(1)상에 GaN층(3)이 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기 형태로 성장되는 단계; GaN층(3)의 빗변 상에 질화물을 이용하여 DBR층(16)을 성장시키는 단계; 상단이 좁고 하단이 넓은 쐐기형태가 연속되어 형성된 골(5)의 안쪽으로 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분에 실리카 구(6)를 채우는 단계; 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 DBR층(16)을 ICP/RIE로 식각하는 단계;를 포함한다.
또한, 본 발명의 제3실시예의 발광소자의 제조방법은 DBR층(16) 식각단계에 이어 실리카 구(6)를 BOE로 식각하는 단계; GaN층(11)을 재성장시키는 단계;를 더 포함할 수 있다.
제3실시예 중 제1실시예와 동일한 단계들은 반복되는 설명을 방지하기 위해 자세한 설명을 생략한다.
제3실시예는 제1실시예와 달리 GaN층(3)상의 정점 아래의 빗변 상에 E-beam증착으로 DBR층(16)(Si/SiNx)을 형성한다. DBR층(16)이 마주보며 형성된 하나 이상의 골(5)의 안쪽으로 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분까지 실리카 구(6)가 채워진다. 시드층이 드러날 수 있도록 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 DBR층(16)을 ICP/RIE방법으로 식각한다. 실리카 구(6)를 BOE방법으로 식각하는데 실리콘나이트라이드(SiNx),스칸듐나이트라이드(ScNx)등과 같은 물질과 실리카 구(6)의 선택성(selectivity) 차이로 인해 일부 실리카 구(6)만 제거된다. 에어 스페이스(7)가 한 개 이상 형성된다. DBR층(16) 위로 GaN층(11)이 재성장된다.
이렇게 생성된 DBR층(16)이 있는 발광소자는 높은 반사율이 필요한 경우에 사용되고 있다. 원하는 반사도-파장의 곡선을 위하여 적절한 굴절률을 갖는 두 종류의 유전체를 교번하여 증착한다. 예로 상대적으로 굴절률이 큰 TiO2층과 상대적으로 굴절률이 작은 SiO2층으로 구현될 수 있으며, 두 층을 서로 교번하여 한층 이상의 주기로 형성될 수 있다. 또한 DBR층(16)에서 반사되거나 투과되는 파장 대역은 적층 물질, 적층 두께 등의 변화를 통하여 적절하게 선택될 수 있다. 본 발명의 제3실시예에서는 SiO2/TiO2(75nm/40nm)를 5 페어(쌍:pairs)로 증착된다. 재성장이 시작되는 시드층(seed layer)을 제외한 전 면적에 DBR을 쌓음으로써 매우 많은 양의 빛을 위로 반사시킬 수 있다. 그러므로 광추출 효율이 증가 된다.
절연층(유전체)의 두께는 서로 다르게 또는 서로 같은 두께로 형성될 수 도 있다. 각 절연층(유전체)의 두께는 반사하고자 하는 파장과 각 절연층의 굴절율을 이용하여 아래의 수학식1로 구할 수 있다.
Figure 112011080510954-pat00001
상기 수학식1에서 T는 각 절연층의 두께이며, λ는 파장이고, n은 각 절연층의 굴절률(Refractive index)이다. 각 절연층의 두께 및 페어 수는 특정 파장에 따라 조절할 수 있다. DBR층(16)은 반사 광량 증대를 통해 발광소자의 휘도를 높여줄 수 있다.
반사구조에 사용할 수 있는 절연물질로는 예를 들어 SiOx, SiNx, SixNy, SiONx 중에서 선택가능하며, 예를 들어 화학 기상 증착법 또는 스퍼터링을 통해 형성할 수 있다. 반사구조에 사용할 수 있는 도전성 물질로는 예를 들어, Al, Ag, Pt, Pd, Au, Rh 또는 Al합금, Ag합금, Pt합금, Pd합금, Au합금, Rh합금 중에서 선택가능하며, SiOx, SiNx, SixNy, SiONx, TiO2와 같은 절연막을 개재하여 n형 반도체층 내에 형성될 수 있다.
도 11에 도시된 바와 같이, 본 발명의 제4실시예의 발광소자는 기판(1); 기판(1) 상에 형성된 옥사이드 패턴(2); 기판(1) 상에 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기형 GaN층(3); 상단이 좁고 하단이 넓은 쐐기형 GaN층(3)의 정점 아래의 빗변 상에 형성된 산화물 DBR층(16); 산화물 DBR층(16)이 마주보며 형성된 하나 이상의 골(5);을 포함한다. 또한, 골(5)의 안쪽으로 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분까지 채워진 실리카 구(6)를 포함하는 것을 특징으로 하는 발광소자. 또한, 본 발명의 제4실시예의 발광소자는 골(5)을 덮으며 재성장된 GaN층(11)을 더 포함할 수 있다.
본 발명의 제4실시예의 발광소자의 제조방법은 기판(1)을 준비하는 단계; 기판(1)상에 옥사이드 패턴(2)이 형성되는 단계; 기판(1)상에 GaN층(3)이 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기 형태로 성장되는 단계; GaN층(3)의 빗변 상에 산화물을 이용하여 DBR층(16)을 성장시키는 단계; 상단이 좁고 하단이 넓은 쐐기형태가 연속되어 형성된 골(5)의 안쪽으로 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분에 실리카 구(6)를 채우는 단계; 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 DBR층(16)을 ICP/RIE로 식각하는 단계;를 포함한다. 또한, 본 발명의 제4실시예의 발광소자의 제조방법은 DBR층(16) 식각단계에 이어 GaN층(11)을 재성장시키는 단계를 더 포함할 수 있다.
제4실시예 중 제1실시예와 동일한 단계들은 반복되는 설명을 방지하기 위해 자세한 설명을 생략한다.
제4실시예는 제1실시예와 달리 GaN층(3)상의 정점 아래의 빗변 상에 E-beam 증착방법을 사용하여 DBR층(16)(SiO2/TiO2(75nm/40nm))을 증착한다. DBR층(16)이 마주보며 형성된 하나 이상의 골(5)의 안쪽으로 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분까지 실리카 구(6)가 채워진다. 시드층이 드러날 수 있도록 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 DBR층(16)을 ICP/RIE방법으로 식각한다. 실리카 구(6)를 식각하지 않으므로 에어 스페이스(7)가 형성되지 않는다. DBR층(16) 위로 GaN층(11)이 재성장된다.
본 명세서에 기재된 본 발명의 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 관한 것이고, 발명의 기술적 사상을 모두 포괄하는 것은 아니므로, 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. 따라서, 본 발명은 상술한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 권리범위 내에 있게 된다.
1 : 기판 2 : 옥사이드 패턴
3 : GaN 4 : 실리콘나이트라이드층
5 : 골 6 : 실리카 구
7 : 에어 스페이스 8 : n형층
9 : 활성층 10 : p형층
11 : GaN 12 : 전류확산층
13 : n형 전극 14 : p형 전극
15 : 실리콘옥사이드층 16 : DBR층

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기판;
    상기 기판상에 형성된 옥사이드 패턴;
    상기 기판상에 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기형 GaN층;
    상기 상단이 좁고 하단이 넓은 쐐기형 GaN층의 정점 아래의 빗변 상에 형성된 질화물 DBR층;
    상기 질화물 DBR층이 마주보며 형성된 하나 이상의 에어 스페이스;
    상기 에어 스페이스 위로 재성장된 GaN층을 포함하는 쐐기 구조를 갖는 발광소자.
  12. 제11항에 있어서,
    상기 에어 스페이스에 채워진 실리카 구를 더 포함하는 것을 특징으로 하는 쐐기 구조를 갖는 발광소자.
  13. 삭제
  14. 기판;
    상기 기판상에 형성된 옥사이드 패턴;
    상기 기판상에 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기형 GaN층;
    상기 상단이 좁고 하단이 넓은 쐐기형 GaN층의 정점 아래의 빗변 상에 형성된 산화물 DBR층;
    상기 산화물 DBR층이 마주보며 형성된 하나 이상의 골;
    상기 골을 덮으며 재성장된 GaN층을 포함하는 쐐기 구조를 갖는 발광소자.
  15. 제14항에 있어서,
    상기 골의 안쪽바닥으로부터 상기 상단이 좁고 하단이 넓은 쐐기의 정점 아랫부분까지 채워진 실리카 구를 포함하는 것을 특징으로 하는 쐐기 구조를 갖는 발광소자.
  16. 삭제
  17. 기판을 준비하는 단계;
    상기 기판상에 옥사이드패턴이 형성되는 단계;
    상기 기판상에 GaN층이 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기 형태로 성장되는 단계;
    상기 상단이 좁고 하단이 넓은 GaN층의 빗변 상에 질화물을 이용하여 DBR층을 성장시키는 단계;
    상기 상단이 좁고 하단이 넓은 쐐기형태가 연속되어 형성된 골의 안쪽바닥으로부터 상기 쐐기의 정점 아랫부분에 실리카 구를 채우는 단계;
    상기 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 DBR층을 ICP/RIE로 식각하는 단계;
    상기 DBR층 식각단계에 이어 실리카 구를 BOE로 식각하는 단계;
    GaN층을 재성장시키는 단계;를 포함하는 쐐기 구조를 갖는 발광소자의 제조방법.
  18. 삭제
  19. 기판을 준비하는 단계;
    상기 기판상에 옥사이드패턴이 형성되는 단계;
    상기 기판상에 GaN층이 삼각형 단면을 가지는 하나 이상의 상단이 좁고 하단이 넓은 쐐기 형태로 성장되는 단계;
    상기 상단이 좁고 하단이 넓은 GaN층의 빗변 상에 산화물을 이용하여 DBR층을 성장시키는 단계;
    상기 상단이 좁고 하단이 넓은 쐐기형태가 연속되어 형성된 골의 안쪽바닥으로부터 상기 쐐기의 정점 아랫부분에 실리카 구를 채우는 단계;
    상기 상단이 좁고 하단이 넓은 쐐기형태의 정점을 덮고 있는 DBR층을 ICP/RIE로 식각하는 단계;
    상기 DBR층 식각단계에 이어 GaN층을 재성장시키는 단계;를 포함하는 쐐기 구조를 갖는 발광소자의 제조방법.
  20. 삭제
KR1020110105347A 2011-10-14 2011-10-14 쐐기 구조를 갖는 발광소자 및 그 제조방법 KR101256979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110105347A KR101256979B1 (ko) 2011-10-14 2011-10-14 쐐기 구조를 갖는 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105347A KR101256979B1 (ko) 2011-10-14 2011-10-14 쐐기 구조를 갖는 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101256979B1 true KR101256979B1 (ko) 2013-04-19

Family

ID=48443598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105347A KR101256979B1 (ko) 2011-10-14 2011-10-14 쐐기 구조를 갖는 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101256979B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013668A (ko) * 2014-07-28 2016-02-05 엘지이노텍 주식회사 발광소자 및 조명시스템
CN115369385A (zh) * 2022-08-29 2022-11-22 福建兆元光电有限公司 一种led二氧化硅薄膜的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050105516A (ko) * 2003-03-07 2005-11-04 스미또모 가가꾸 가부시끼가이샤 질화갈륨 단결정 기판 및 그 제조방법
KR20060078357A (ko) * 2004-12-31 2006-07-05 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
JP2007273746A (ja) * 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050105516A (ko) * 2003-03-07 2005-11-04 스미또모 가가꾸 가부시끼가이샤 질화갈륨 단결정 기판 및 그 제조방법
KR20060078357A (ko) * 2004-12-31 2006-07-05 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
JP2007273746A (ja) * 2006-03-31 2007-10-18 Sumitomo Chemical Co Ltd 固体表面の微細加工方法および発光素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Optics Express 19, 2029 내지 2036 [Effect of embedded silica nanospheres on improving the performance of InGaN/GaN light-emitting diodes] *
Optics Express 19, 2029 내지 2036 [Effect of embedded silica nanospheres on improving the performance of InGaN/GaN light-emitting diodes]*

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013668A (ko) * 2014-07-28 2016-02-05 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102224127B1 (ko) * 2014-07-28 2021-03-09 엘지이노텍 주식회사 발광소자 및 조명시스템
CN115369385A (zh) * 2022-08-29 2022-11-22 福建兆元光电有限公司 一种led二氧化硅薄膜的制作方法
CN115369385B (zh) * 2022-08-29 2024-01-09 福建兆元光电有限公司 一种led二氧化硅薄膜的制作方法

Similar Documents

Publication Publication Date Title
KR100896576B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US7952109B2 (en) Light-emitting crystal structures
JP4511473B2 (ja) Ｉｉｉ族窒化物基反射器を製造する方法
KR101631599B1 (ko) 발광 소자 및 그 제조 방법
TWI608632B (zh) 藍寶石基板、其製造方法以及氮化物半導體發光元件
JP2012114407A (ja) 垂直型発光素子の製造方法およびその発光素子用の基板モジュール
KR20100125532A (ko) 반도체 발광소자 및 그 제조방법
JP7436371B2 (ja) 発光装置
US9419176B2 (en) Three-dimensional light-emitting device and fabrication method thereof
US20210280745A1 (en) Light-emitting element and manufacturing method thereof
KR101256979B1 (ko) 쐐기 구조를 갖는 발광소자 및 그 제조방법
US9306120B2 (en) High efficiency light emitting diode
JP2023510976A (ja) マイクロｌｅｄ及びその製造方法
KR100871614B1 (ko) 발광 소자 및 이의 제조 방법
CN111261760A (zh) 发光元件
KR101265056B1 (ko) 모래시계 구조를 갖는 발광소자 및 그 제조방법
KR101060975B1 (ko) 에어갭을 구비하는 발광소자 및 그 제조방법
KR101239662B1 (ko) 나노 실리카 구를 갖는 발광소자 및 그 제조방법
JP2010056459A (ja) 発光素子の製造方法
CN217468469U (zh) 一种图形化衬底及发光二极管
KR101766588B1 (ko) 수직형 발광다이오드 소자 및 이의 제조방법
KR101181018B1 (ko) 주기적 편향구조가 내재된 발광소자 및 그 제조방법
KR101171328B1 (ko) 고효율 발광 다이오드
JP5404808B2 (ja) 発光素子
KR101136063B1 (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee