DE112015003266T5 - Halbleitervorrichtung, Herstellungsverfahren dafür und Anzeigevorrichtung mit der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung, Herstellungsverfahren dafür und Anzeigevorrichtung mit der Halbleitervorrichtung Download PDF

Info

Publication number
DE112015003266T5
DE112015003266T5 DE112015003266.5T DE112015003266T DE112015003266T5 DE 112015003266 T5 DE112015003266 T5 DE 112015003266T5 DE 112015003266 T DE112015003266 T DE 112015003266T DE 112015003266 T5 DE112015003266 T5 DE 112015003266T5
Authority
DE
Germany
Prior art keywords
film
oxide semiconductor
semiconductor film
insulating film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015003266.5T
Other languages
English (en)
Inventor
Junichi Koezuka
Kenichi Okazaki
Daisuke Kurosaki
Yukinori SHIMA
Yasuharu Hosaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112015003266T5 publication Critical patent/DE112015003266T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

Der Transistor beinhaltet eine Gate-Elektrode, einen Gate-Isolierfilm über der Gate-Elektrode, einen Oxidhalbleiterfilm über dem Gate-Isolierfilm, eine Source-Elektrode und eine Drain-Elektrode, die elektrisch mit dem Oxidhalbleiterfilm verbunden sind. Der Oxidhalbleiterfilm umfasst einen ersten Oxidhalbleiterfilm auf der Seite der Gate-Elektrode und einen zweiten Oxidhalbleiterfilm über dem ersten Oxidhalbleiterfilm. Der erste Oxidhalbleiterfilm umfasst einen ersten Bereich, in dem der Atomanteil von In höher ist als derjenige von M (M ist Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf). Der zweite Oxidhalbleiterfilm umfasst einen zweiten Bereich, in dem der Atomanteil von In geringer ist als derjenige des ersten Oxidhalbleiterfilms. Der zweite Bereich umfasst einen Abschnitt, der dünner ist als der erste Bereich.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung, die einen Oxidhalbleiterfilm beinhaltet, und eine Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft ein Herstellungsverfahren der Halbleitervorrichtung, die einen Oxidhalbleiterfilm beinhaltet.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Das technische Gebiet einer Ausführungsform der in dieser Beschreibung und dergleichen offenbarten Erfindung betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Außerdem betrifft die vorliegende Erfindung einen Prozess, eine Maschine, Erzeugnis oder eine Zusammensetzung. Insbesondere betrifft die vorliegende Erfindung eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, ein Betriebsverfahren dafür oder ein Herstellungsverfahren dafür.
  • In dieser Beschreibung und dergleichen bezeichnet eine Halbleitervorrichtung im Allgemeinen eine Vorrichtung, die durch Anwenden von Halbleitereigenschaften arbeiten kann. Ein Halbleiterelement, wie z. B. ein Transistor, eine Halbleiterschaltung, eine arithmetische Vorrichtung und eine Speichervorrichtung, sind jeweils eine Ausführungsform einer Halbleitervorrichtung. Eine Abbildungsvorrichtung, eine Anzeigevorrichtung, eine Flüssigkristallanzeigevorrichtung, eine Licht emittierende Vorrichtung, eine elektro-optische Vorrichtung, eine Energieerzeugungsvorrichtung (darunter auch eine Dünnschichtsolarzelle, eine organische Dünnschichtsolarzelle und dergleichen) und eine elektronische Vorrichtung können jeweils eine Halbleitervorrichtung beinhalten.
  • Stand der Technik
  • Die Aufmerksamkeit konzentriert sich auf eine Technik zum Herstellen eines Transistors (auch als Feldeffekttransistor (field-effect transistor, FET) oder Dünnschichttransistor (thin film transistor, TFT) bezeichnet) unter Verwendung eines Halbleiterdünnfilms, der über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist. Solche Transistoren werden im breiten Bereich von elektronischen Vorrichtungen verwendet, wie z. B. einer integrierten Schaltung (integrated circuit, IC) und einer Bildanzeigevorrichtung (Anzeigevorrichtung). Ein Halbleitermaterial, wie typischerweise Silizium, ist als Material für einen Halbleiterdünnfilm weithin bekannt, der für einen Transistor verwendet werden kann. Als weiteres Material hat ein Oxidhalbleiter Aufmerksamkeit erregt.
  • Eine zuverlässige Halbleitervorrichtung, in der ein Transistor unter Verwendung eines Oxidhalbleiters mit stabilen elektrischen Eigenschaften versehen ist, ist offenbart (siehe z. B. Patentdokument 1). In der Halbleitervorrichtung sind Oxidhalbleiterfilme mit unterschiedlichen Zusammensetzungen derart übereinander angeordnet, dass ein Oxidhalbleiterfilm, der viel In enthält, auf der Kanalseite bereitgestellt ist und ein Oxidhalbleiterfilm, der viele Stabilisatoren, wie z. B. Ga, enthält, auf der Rückkanalseite bereitgestellt ist.
  • [Referenz]
  • [Patentdokument]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2013-175715
  • Offenbarung der Erfindung
  • Der Oxidhalbleiterfilm, der viel In enthält, könnte eine kleine Energiebandlücke (Eg) (beispielsweise kleiner als 3,0 eV) aufweisen. In diesem Fall wird ein Oxidhalbleiterfilm mit größerer Eg (beispielsweise 3,0 eV oder mehr und 3,5 eV oder kleiner) vom Licht stärker beeinflusst als ein Oxidhalbleiterfilm mit kleinerer Eg. Die Zuverlässigkeit eines Transistors, der den Oxidhalbleiterfilm mit kleinerer Eg enthält, wird infolge eines Vorspannung-Temperatur-Stresstests, bei dem eine negative Vorspannung angelegt wird und eine Lichtbestrahlung ausgeführt wird (negative Gate-Vorspannung-Temperatur-(negative gate biss temperature, GBT-)Test mit Licht), manchmal verringert.
  • Der negative GBT-Stresstest mit einer Lichtbestrahlung ist eine Art von Beschleunigungstest und kann in kurzer Zeit eine durch langfristige Verwendung verursachte Veränderung der Eigenschaften von Transistoren auswerten. Insbesondere ist der Betrag einer Veränderung zwischen der Schwellenspannung (ΔVth) des Transistors vor einem negativen GBT-Stresstest mit einer Lichtbestrahlung und derjenigen danach ein wichtiger Indikator zum Untersuchen der Zuverlässigkeit. Je geringer die Veränderung zwischen der Schwellenspannung (ΔVth) vor einem negativen GBT-Stresstest mit einer Lichtbestrahlung und derjenigen danach ist, desto höher ist die Zuverlässigkeit des Transistors.
  • Angesichts der Probleme ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, in einer Halbleitervorrichtung, die einen Transistor umfasst, der einen viel In enthaltenden Oxidhalbleiterfilm enthält, eine Veränderung der elektrischen Eigenschaften zu unterdrücken und die Zuverlässigkeit zu verbessern. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren einer neuartigen Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Anzeigevorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung der vorstehenden Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, alle Aufgaben zu lösen. Andere Aufgaben als die vorstehenden Aufgaben werden aus der Erläuterung der Beschreibung und dergleichen ersichtlich sein und können davon abgeleitet werden.
  • Mittel zur Lösung der Probleme
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die einen Transistor beinhaltet. Der Transistor beinhaltet eine Gate-Elektrode, einen Gate-Isolierfilm über der Gate-Elektrode, einen Oxidhalbleiterfilm über dem Gate-Isolierfilm, eine Source-Elektrode, die elektrisch mit dem Oxidhalbleiterfilm verbunden ist, und eine Drain-Elektrode, die elektrisch mit dem Oxidhalbleiterfilm verbunden ist. Der Oxidhalbleiterfilm umfasst einen ersten Oxidhalbleiterfilm auf der Seite der Gate-Elektrode und einen zweiten Oxidhalbleiterfilm über dem ersten Oxidhalbleiterfilm. Der erste Oxidhalbleiterfilm umfasst einen ersten Bereich, in dem der Atomanteil von In höher ist als der Atomanteil von M (M ist Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf). Der zweite Oxidhalbleiterfilm umfasst einen zweiten Bereich, in dem der Atomanteil von In geringer ist als derjenige des ersten Oxidhalbleiterfilms. Der zweite Bereich umfasst einen Abschnitt, der dünner ist als der erste Bereich.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die einen Transistor beinhaltet. Der Transistor beinhaltet eine erste Gate-Elektrode, einen ersten Gate-Isolierfilm über der ersten Gate-Elektrode, einen Oxidhalbleiterfilm über dem ersten Gate-Isolierfilm, eine Source-Elektrode, die elektrisch mit dem Oxidhalbleiterfilm verbunden ist, eine Drain-Elektrode, die elektrisch mit dem Oxidhalbleiterfilm verbunden ist, einen zweiten Gate-Isolierfilm über dem Oxidhalbleiterfilm und eine zweite Gate-Elektrode über dem zweiten Gate-Isolierfilm. Der Oxidhalbleiterfilm umfasst einen ersten Oxidhalbleiterfilm auf der Seite der Gate-Elektrode und einen zweiten Oxidhalbleiterfilm über dem ersten Oxidhalbleiterfilm. Der erste Oxidhalbleiterfilm umfasst einen ersten Bereich, in dem der Atomanteil von In höher ist als der Atomanteil von M (M ist Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf). Der zweite Oxidhalbleiterfilm umfasst einen zweiten Bereich, in dem der Atomanteil von In geringer ist als derjenige des ersten Oxidhalbleiterfilms. Der zweite Bereich umfasst einen Abschnitt, der dünner ist als der erste Bereich.
  • Bei jeder der vorstehenden Strukturen enthält vorzugsweise der Oxidhalbleiterfilm In, M und Zn, und M ist vorzugsweise Ga. Bei jeder der vorstehenden Strukturen umfasst vorzugsweise der Oxidhalbleiterfilm einen Kristallteil, wobei der Kristallteil einen Abschnitt umfasst und die c-Achse des Abschnitts parallel zu einem Normalenvektor einer Oberfläche ist, auf der der Oxidhalbleiterfilm ausgebildet ist.
  • Bei jeder der vorstehenden Strukturen umfasst der erste Bereich vorzugsweise einen Abschnitt, in dem der Anteil des Kristallteils höher ist als der zweite Bereich. Bei jeder der vorstehenden Strukturen umfasst vorzugsweise der erste Bereich einen Abschnitt mit geringerer Wasserstoffkonzentration als der zweite Bereich.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Anzeigevorrichtung, die die Halbleitervorrichtung mit einer der vorstehenden Strukturen und ein Anzeigeelement umfasst. Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Anzeigemodul, das die Anzeigevorrichtung und einen Berührungssensor umfasst. Eine weitere Ausführungsform der vorliegenden Erfindung ist eine elektronische Vorrichtung, die die Halbleitervorrichtung mit einer der vorstehenden Strukturen, die Anzeigevorrichtung oder das Anzeigemodul und eine Bedienungstaste oder eine Batterie umfasst.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Herstellungsverfahren einer Halbleitervorrichtung, das umfasst: die Schritte zum Ausbilden einer Gate-Elektrode über einem Substrat, zum Ausbilden eines Gate-Isolierfilms über der Gate-Elektrode, zum Ausbilden eines ersten Oxidhalbleiterfilms über dem Gate-Isolierfilm, zum Ausbilden eines zweiten Oxidhalbleiterfilms über dem ersten Oxidhalbleiterfilm, zum Ausbilden einer Source-Elektrode und einer Drain-Elektrode über dem zweiten Oxidhalbleiterfilm, zum Ausbilden eines Oxidisolierfilms über dem zweiten Oxidhalbleiterfilm, zum Ausbilden eines leitenden Oxidfilms über dem Oxidisolierfilm, zum Zugeben von Sauerstoff zu dem Oxidisolierfilm über den leitenden Oxidfilm und zum Entfernen des leitenden Oxidfilms. Bei dem Schritt zum Ausbilden der Source-Elektrode und der Drain-Elektrode wird ein Bereich des zweiten Oxidhalbleiterfilms dünner als der erste Oxidhalbleiterfilm. Der Schritt zum Ausbilden des Oxidisolierfilms wird bei einer Temperatur von höher als oder gleich 180°C und niedriger als oder gleich 350°C in einer PECVD-Einrichtung ausgeführt. Die Temperatur bei dem Schritt zum Ausbilden des Oxidisolierfilms ist am höchsten in den Herstellungsschritten des Transistors.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Herstellungsverfahren einer Halbleitervorrichtung, das umfasst: die Schritte zum Ausbilden einer ersten Gate-Elektrode über einem Substrat, zum Ausbilden eines ersten Gate-Isolierfilms über der ersten Gate-Elektrode, zum Ausbilden eines ersten Oxidhalbleiterfilms über dem ersten Gate-Isolierfilm, zum Ausbilden eines zweiten Oxidhalbleiterfilms über dem ersten Oxidhalbleiterfilm, zum Ausbilden einer Source-Elektrode und einer Drain-Elektrode über dem zweiten Oxidhalbleiterfilm, zum Ausbilden eines als zweiter Gate-Isolierfilm dienenden Oxidisolierfilms über dem zweiten Oxidhalbleiterfilm, zum Ausbilden eines leitenden Oxidfilms über dem Oxidisolierfilm, zum Zugeben von Sauerstoff zu dem Oxidisolierfilm über den leitenden Oxidfilm, zum Entfernen des leitenden Oxidfilms und zum Ausbilden einer zweiten Gate-Elektrode über dem Oxidisolierfilm. Bei dem Schritt zum Ausbilden der Source-Elektrode und der Drain-Elektrode wird ein Bereich des zweiten Oxidhalbleiterfilms dünner als der erste Oxidhalbleiterfilm. Der Schritt zum Ausbilden des Oxidisolierfilms wird bei einer Temperatur von höher als oder gleich 180°C und niedriger als oder gleich 350°C in einer PECVD-Einrichtung ausgeführt. Die Temperatur bei dem Schritt zum Ausbilden des Oxidisolierfilms ist am höchsten in den Herstellungsschritten des Transistors.
  • Bei jeder der vorstehenden Strukturen enthalten der erste Oxidhalbleiterfilm und der zweite Oxidhalbleiterfilm jeweils vorzugsweise 0, In, Zn und M (M ist Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf). Bei jeder der vorstehenden Strukturen umfassen der erste Oxidhalbleiterfilm und der zweite Oxidhalbleiterfilm jeweils vorzugsweise einen Kristallteil, in dem ein Abschnitt, in dem eine c-Achse des Kristallteils zu einem Normalenvektor einer Bildungsoberfläche des ersten Oxidhalbleiterfilms oder zu einem Normalenvektor einer Bildungsoberfläche des zweiten Oxidhalbleiterfilms parallel ist, enthalten ist.
  • Gemäß einem Objekt einer Ausführungsform der vorliegenden Erfindung kann in einer Halbleitervorrichtung, bei der ein Transistor verwendet wird, der einen Oxidhalbleiter umfasst, eine Veränderung der elektrischen Eigenschaften unterdrückt und kann die Zuverlässigkeit verbessert werden. Gemäß einem Objekt einer Ausführungsform der vorliegenden Erfindung kann eine hochzuverlässige Halbleitervorrichtung bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine neuartige Halbleitervorrichtung, ein Herstellungsverfahren der neuartigen Halbleitervorrichtung oder eine neuartige Anzeigevorrichtung bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibungen dieser Effekte dem Vorhandensein weiterer Effekte nicht im Wege stehen. Eine Ausführungsform der vorliegenden Erfindung muss nicht notwendigerweise sämtliche der vorstehend angegebenen Objekte erzielen. Weitere Effekte werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Kurze Beschreibung der Zeichnungen
  • 1A bis 1C sind eine Draufsicht und Querschnittsansichten, die eine Ausführungsform einer Halbleitervorrichtung darstellen.
  • 2 ist eine Querschnittsansicht, die eine Ausführungsform einer Halbleitervorrichtung darstellt.
  • 3A bis 3C sind Querschnittsansichten, die ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung darstellen.
  • 4A bis 4D sind Querschnittsansichten, die ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung darstellen.
  • 5A bis 5D sind Querschnittsansichten, die ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung darstellen.
  • 6A bis 6C sind Querschnittsansichten, die ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung darstellen.
  • 7A bis 7H sind Querschnittsansichten, die ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung darstellen.
  • 8 ist eine Draufsicht, die eine Ausführungsform einer Anzeigevorrichtung darstellt.
  • 9 ist eine Querschnittsansicht, die eine Ausführungsform einer Anzeigevorrichtung darstellt.
  • 10 ist eine Querschnittsansicht, die eine Ausführungsform einer Anzeigevorrichtung darstellt.
  • 11A bis 11C sind ein Blockschema und Schaltpläne, die eine Anzeigevorrichtung darstellen.
  • 12 ist eine Darstellung eines Anzeigemoduls.
  • 13A bis 13G stellen elektronische Vorrichtungen dar.
  • 14 zeigt Ergebnisse der SIMS-Analyse.
  • 15A und 15B zeigen Ergebnisse der TDS-Analyse.
  • 16A und 16B zeigen Ergebnisse der TDS-Analyse.
  • 17 zeigt Ergebnisse der ESR-Messung.
  • 18 zeigt Ergebnisse der ESR-Messung.
  • 19A bis 19C zeigen ID-VG-Eigenschaften eines Transistors des Beispiels.
  • 20A bis 20C zeigen ID-VG-Eigenschaften eines Transistors des Beispiels.
  • 21A bis 21C zeigen ID-VG-Eigenschaften eines Transistors des Beispiels.
  • 22 zeigt Ergebnisse der Gate-BT-Stresstests an Transistoren des Beispiels.
  • 23 zeigt Ergebnisse der Gate-BT-Stresstests an Transistoren des Beispiels.
  • 24A bis 24C zeigen ID-VG-Eigenschaften eines Transistors des Beispiels.
  • 25A bis 25C zeigen ID-VG-Eigenschaften eines Transistors des Beispiels.
  • 26A und 26B zeigen ID-VG-Eigenschaften eines Transistors des Beispiels.
  • 27A und 27B zeigen Wahrscheinlichkeitsverteilungen von Vth und Ion von Transistoren des Beispiels.
  • 28 zeigt Ergebnisse der an einem Transistor des Beispiels ausgeführten Gate-BT-Stresstests.
  • 29A und 29B zeigen Ergebnisse der an Transistoren des Beispiels ausgeführten Gate-BT-Stresstests.
  • 30A und 30B sind Draufsichten auf Pixelabschnitte von Anzeigevorrichtungen des Beispiels.
  • 31A und 31B sind Draufsichten auf Rahmenbereiche von Anzeigevorrichtungen des Beispiels.
  • 32A und 32B sind Querschnittsansichten von Pixelabschnitten und Schutzschaltungsabschnitten des Beispiels.
  • 33 ist ein Schaltplan einer Schutzschaltung des Beispiels.
  • 34A bis 34C sind Cs-korrigierte hochauflösende TEM-Bilder eines Querschnitts eines CAAC-OS, und 34D ist eine schematische Querschnittsansicht des CAAC-OS.
  • 35A bis 35D sind Cs-korrigierte hochauflösende TEM-Bilder einer Ebene eines CAAC-OS.
  • 36A bis 36C zeigen Strukturanalysen eines CAAC-OS und eines einkristallinen Oxidhalbleiters durch XRD.
  • 37A und 37B zeigen Elektronenbeugungsbilder eines CAAC-OS.
  • 38 zeigt eine Veränderung von Kristallteilen von In-Ga-Zn-Oxiden infolge einer Elektronenbestrahlung.
  • 39A und 39B sind schematische Darstellungen der Abscheidungsmodelle eines CAAC-OS und eines nc-OS.
  • 40A bis 40C zeigen einen InGaZnO4-Kristall und ein Pellet.
  • 41A bis 41D sind schematische Ansichten, die Abscheidungsmodelle eines CAAC-OS zeigen.
  • Beste Art der Ausführung der Erfindung
  • Nachfolgend werden Ausführungsformen anhand der Zeichnungen beschrieben. Die Ausführungsformen können in verschiedenen Modi implementiert werden. Es ist für Fachleute leicht verständlich, dass Modi und Details auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Demzufolge sollte die vorliegende Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen beschränkt angesehen werden. In den Zeichnungen sind die Größe, die Schichtdicke oder der Bereich der Klarheit halber in einigen Fällen übertrieben dargestellt. Demzufolge sind die Ausführungsformen der vorliegenden Erfindung nicht auf solche Größenverhältnisse beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die Idealbeispiele zeigen, und Ausführungsformen der vorliegenden Erfindung sind nicht auf die Formen oder Werte, die in den Zeichnungen gezeigt werden, beschränkt.
  • Es sei angemerkt, dass in dieser Beschreibung Ordnungszahlen, wie z. B. „erste”, „zweite” und „dritte”, verwendet werden, um eine Verwechslung zwischen Komponenten zu vermeiden, und die Begriffe schränken die Komponenten in ihrer Anzahl nicht ein.
  • Es sei angemerkt, dass in dieser Beschreibung Begriffe zur Erläuterung der Anordnung, wie z. B. „über”, „oberhalb”, „unter” und „unterhalb”, der Einfachheit halber beim Beschreiben einer Positionsbeziehung zwischen Komponenten anhand von Zeichnungen verwendet werden. Die Positionsbeziehung zwischen Komponenten verändert sich jeweils entsprechend einer Richtung, in der jede Komponente beschrieben wird. Demzufolge gibt es keine Beschränkung hinsichtlich der Begriffe, die in dieser Beschreibung verwendet werden, und die Erläuterung kann in Abhängigkeit von der Situation angemessen vorgenommen werden.
  • In dieser Beschreibung und dergleichen ist ein Transistor ein Element, das mindestens drei Anschlüsse aufweist, nämlich ein Gate, einen Drain und eine Source. Zudem weist der Transistor einen Kanalbereich zwischen einem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und einer Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode) auf, und Strom kann durch den Drain-Bereich, den Kanalbereich und den Source-Bereich fließen. Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Kanalbereich einen Bereich bezeichnet, durch den Strom hauptsächlich fließt.
  • Es könnten, wenn beispielsweise Transistoren mit unterschiedlichen Polaritäten verwendet werden oder wenn eine Stromflussrichtung beim Betrieb der Schaltung verändert wird, die Funktionen einer Source und eines Drains miteinander vertauscht werden. Deshalb können die Begriffe „Source” und „Drain” in dieser Beschreibung und dergleichen vertauscht werden.
  • Es sei angemerkt, dass der Ausdruck „elektrisch verbunden” in dieser Beschreibung und dergleichen auch den Fall umfasst, in dem Komponenten über ein „Objekt mit einer elektrischen Funktion” verbunden sind. Es gibt keine besondere Beschränkung hinsichtlich eines „Objekts mit einer elektrischen Funktion”, solange zwischen Komponenten, die über das Objekt verbunden sind, elektrische Signale gesendet und empfangen werden können. Beispiele für ein „Objekt mit einer elektrischen Funktion” sind ein Schaltelement, wie z. B. ein Transistor, ein Widerstand, eine Spule, ein Kondensator und Elemente mit verschiedenen Funktionen sowie eine Elektrode und eine Leitung.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen mit einem „Siliziumoxynitridfilm” ein Film gemeint ist, bei dem der Anteil von Sauerstoff höher ist als derjenige von Stickstoff, und dass mit einem „Siliziumnitridoxidfilm” ein Film gemeint ist, bei dem der Anteil von Stickstoff höher ist als derjenige von Sauerstoff.
  • Wenn Strukturen der Erfindung anhand von den Zeichnungen in dieser Beschreibung und dergleichen beschrieben werden, werden gemeinsame Bezugszeichen für die gleichen Abschnitte in unterschiedlichen Zeichnungen verwendet.
  • In dieser Beschreibung und dergleichen deutet der Begriff „parallel” darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich –10° und kleiner als oder gleich 10° ist, und umfasst daher den Winkel von größer als oder gleich –5° und kleiner als oder gleich 5°. Der Begriff „senkrecht” deutet darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 80° und kleiner als oder gleich 100° ist, und umfasst daher den Winkel von größer als oder gleich 85° und kleiner als oder gleich 95°.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film” und „Schicht” je nach der Sachlage oder den Umständen untereinander ausgetauscht werden. Beispielsweise kann der Begriff „leitende Schicht” gegebenenfalls in den Begriff „leitender Film” umgewandelt werden. Der Begriff „Isolierfilm” kann gegebenenfalls in den Begriff „Isolierschicht” umgewandelt werden.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform werden eine Halbleitervorrichtung, die eine Ausführungsform der vorliegenden Erfindung ist, und ein Herstellungsverfahren der Halbleitervorrichtung anhand von 1A bis 1C bis 7A bis 7G beschrieben.
  • <Strukturbeispiel 1 der Halbleitervorrichtung>
  • 1A ist eine Draufsicht auf einen Transistor 100, bei dem es sich um eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung handelt. 1B ist eine Querschnittsansicht, die entlang der Strichpunktlinie X1–X2 in 1A genommen wurde. 1C ist eine Querschnittsansicht, die entlang der Strichpunktlinie Y1–Y2 in 1A genommen wurde. Es sei angemerkt, dass in 1A einige Komponenten des Transistors 100 (z. B. ein Isolierfilm, der als Gate-Isolierfilm dient) nicht dargestellt sind, um Komplexität zu vermeiden. Die Richtung der Strichpunktlinie X1–X1 kann als Kanallängsrichtung bezeichnet werden, und die Richtung der Strichpunktlinie Y1–Y2 kann als Kanalbreitenrichtung bezeichnet werden. Wie in 1A sind in einigen Fällen einige Komponenten in den Draufsichten auf die Transistoren, die nachstehend beschrieben werden, nicht dargestellt.
  • Der Transistor 100 umfasst einen leitenden Film 104, der als Gate-Elektrode dient und über einem Substrat 102 liegt, einen Isolierfilm 106 über dem Substrat 102 und dem leitenden Film 104, einen Isolierfilm 107 über dem Isolierfilm 106, einen Oxidhalbleiterfilm 108 über dem Isolierfilm 107 und leitende Filme 112a und 112b, die als Source und Drain dienen und elektrisch mit dem Oxidhalbleiterfilm 108 verbunden sind. Über dem Transistor 100 sind, insbesondere über den leitenden Filmen 112a und 112b und dem Oxidhalbleiterfilm 108, Isolierfilme 114, 116 und 118 bereitgestellt. Die Isolierfilme 114, 116 und 118 dienen als schützende Isolierfilme des Transistors 100.
  • Der Oxidhalbleiterfilm 108 beinhaltet einen ersten Oxidhalbleiterfilm 108a auf der Seite des leitenden Films 104 und einen zweiten Oxidhalbleiterfilm 108b über dem ersten Oxidhalbleiterfilm 108a. Der leitende Film 104 dient als Gate-Elektrode. Die Isolierfilme 106 und 107 dienen als Gate-Isolierfilme des Transistors 100.
  • Ein In-M-Oxid (M ist Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf) oder ein In-M-Zn-Oxid können für den Oxidhalbleiterfilm 108 verwendet werden. Besonders bevorzugt wird die Verwendung eines In-M-Zn-Oxids für den Halbleiterfilm 108.
  • Der erste Oxidhalbleiterfilm 108a umfasst einen ersten Bereich, in dem der Atomanteil von In höher ist als der Atomanteil von M. Der zweite Oxidhalbleiterfilm 108b umfasst einen zweiten Bereich, in dem der Atomanteil von In geringer ist als in dem ersten Oxidhalbleiterfilm 108a. Der zweite Bereich umfasst einen Abschnitt, der dünner ist als der erste Bereich.
  • Der erste Oxidhalbleiterfilm 108a, der den ersten Bereich umfasst, in dem der Atomanteil von In höher ist als derjenige von M, kann die Feldeffektbeweglichkeit (auch einfach als Beweglichkeit oder μFE bezeichnet) des Transistors 100 erhöhen. Insbesondere kann die Feldeffektbeweglichkeit des Transistors 100 10 cm2/Vs, bevorzugt 30 cm2/Vs, überschreiten.
  • Zum Beispiel ermöglicht es die Verwendung des Transistors mit einer großen Feldeffektbeweglichkeit für einen Gate-Treiber, der ein Gate-Signal erzeugt (insbesondere ein Demultiplexer, der mit einem Ausgangsanschluss eines Verschieberegisters verbunden ist, das in einem Gate-Treiber enthalten ist), dass eine Halbleitervorrichtung oder eine Anzeigevorrichtung einen schmalen Rahmen aufweist.
  • Dagegen erleichtert der erste Oxidhalbleiterfilm 108a, der den ersten Bereich umfasst, in dem der Atomanteil von In höher als derjenige von M ist, die Veränderung der elektrischen Eigenschaften des Transistors 100 bei der Lichtabstrahlung. Jedoch ist in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung der zweite Oxidhalbleiterfilm 108b über dem ersten Oxidhalbleiterfilm 108a ausgebildet. Außerdem ist die Dicke eines Abschnitts, der den Kanalbereich und den Randbereich des Kanalbereichs umfasst, in dem zweiten Oxidhalbleiterfilm 108b kleiner als die Dicke des ersten Oxidhalbleiterfilms 108a.
  • Ferner umfasst der zweite Oxidhalbleiterfilm 108b den zweiten Bereich, in dem der Atomanteil von In geringer ist als in dem ersten Oxidhalbleiterfilm 108a, und weist somit eine größere Eg als der erste Oxidhalbleiterfilm 108a auf. Daher weist der Oxidhalbleiterfilm 108, der eine mehrschichtige Struktur aus dem ersten Oxidhalbleiterfilm 108a und dem zweiten Oxidhalbleiterfilm 108b aufweist, einen hohen Widerstand gegenüber einem negativen Vorspannungs-Stresstest mit einer Lichtbestrahlung auf.
  • Die Menge des von dem Oxidhalbleiterfilm 108 absorbierten Lichts kann während der Lichtbestrahlung verringert werden. Folglich kann die Veränderung der elektrischen Eigenschaften des Transistors 100 aufgrund der Lichtbestrahlung verringert werden. Bei der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung weisen der Isolierfilm 114 oder der Isolierfilm 116 Sauerstoffüberschuss auf. Diese Struktur kann die Veränderung der elektrischen Eigenschaften des Transistors 100 aufgrund der Lichtbestrahlung weiter verringern.
  • Nun wird der Oxidhalbleiterfilm 108 ausführlich anhand von 2 beschrieben.
  • 2 ist eine vergrößerte Querschnittsansicht des Oxidhalbleiterfilms 108 und dessen Peripherie in dem Transistor 100 in 1B.
  • In 2 bezeichnen t1, t2-1 und t2-2 eine Dicke des ersten Oxidhalbleiterfilms 108a, eine Dicke des zweiten Oxidhalbleiterfilms 108b bzw. die andere Dicke des zweiten Oxidhalbleiterfilms 108b. Der zweite Oxidhalbleiterfilm 108b über dem ersten Oxidhalbleiterfilm 108a verhindert, dass der erste Oxidhalbleiterfilm 108a einem Ätzgas, einem Ätzmittel oder dergleichen ausgesetzt wird, wenn die leitenden Filme 112a und 112b ausgebildet werden. Deshalb ist die Dicke des ersten Oxidhalbleiterfilms 108a nicht oder kaum verringert. Dagegen wird bei dem zweiten Oxidhalbleiterfilm 108b ein Abschnitt, der nicht die leitenden Filme 112a und 112b überlappt, durch Ausbilden der leitenden Filme 112a und 112b geätzt, so dass eine Vertiefung in dem geätzten Bereich gebildet wird. Mit anderen Worten ist eine Dicke des zweiten Oxidhalbleiterfilms 108b in einem Bereich, der die leitenden Filme 112a und 112b überlappt, t2-1, und ist eine Dicke des zweiten Oxidhalbleiterfilms 108b in einem Bereich, der nicht die leitenden Filme 112a und 112b überlappt, t2-2.
  • Was die Verhältnisse zwischen den Dicken des ersten Oxidhalbleiterfilms 108a und des zweiten Oxidhalbleiterfilms 108b betrifft, betragen diese vorzugsweise t2-1 > t1 > t2-2. Ein Transistor mit diesen Dickenverhältnissen kann eine hohe Feldeffektbeweglichkeit und geringere Schwankungen der Schwellenspannung bei der Lichtbestrahlung aufweisen.
  • Wenn die Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108 in dem Transistor 100 enthalten sind, entstehen Elektronen, die als Ladungsträger dienen; damit ist der Transistor 100 tendenziell selbstleitend. Daher ist es für stabile Transistoreigenschaften wichtig, die Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108, insbesondere die Sauerstofffehlstellen in dem ersten Oxidhalbleiterfilm 108a, zu verringern. Bei der Struktur des Transistors einer Ausführungsform der vorliegenden Erfindung wird ein Sauerstoffüberschuss in einen Isolierfilm über dem Oxidhalbleiterfilm 108 eingeführt, hier in den Isolierfilm 114 und/oder den Isolierfilm 116 über dem Oxidhalbleiterfilm 108, so dass sich Sauerstoff aus dem Isolierfilm 114 und/oder dem Isolierfilm 116 in den Oxidhalbleiterfilm 108 bewegt und die Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108, insbesondere in dem ersten Oxidhalbleiterfilm 108a, füllt.
  • Die Isolierfilme 114 und 116 umfassen vorzugsweise jeweils einen Bereich (Sauerstoffüberschussbereich), der Sauerstoff im Überschuss gegenüber der stöchiometrischen Zusammensetzung enthält. Mit anderen Worten handelt es sich bei den Isolierfilmen 114 und 116 um Isolierfilme, die zum Freisetzen von Sauerstoff in der Lage sind. Es sei angemerkt, dass der Sauerstoffüberschussbereich in den Isolierfilmen 114 und 116 derart ausgebildet wird, dass Sauerstoff, beispielsweise nach der Abscheidung, in die Isolierfilme 114 und 116 eingeführt wird. Als Verfahren zum Einleiten von Sauerstoff kann ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasmaimmersions-Ionenimplantationsverfahren, Plasmabehandlung oder dergleichen eingesetzt werden.
  • Um die Sauerstofffehlstellen in dem ersten Oxidhalbleiterfilm 108a zu füllen, ist die Dicke des Abschnitts, der den Kanalbereich und den Randbereich des Kanalbereichs in dem zweiten Oxidhalbleiterfilm 108b umfasst, vorzugsweise klein, und vorzugsweise wird t2-2 < t1 erfüllt. Beispielsweise ist die Dicke des Abschnitts, der den Kanalbereich und den Randbereich des Kanalbereichs in dem zweiten Oxidhalbleiterfilm 108b umfasst, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 20 nm, stärker bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 10 nm.
  • Nachfolgend werden weitere Bestandteile der Halbleitervorrichtung dieser Ausführungsform ausführlich beschrieben.
  • <Substrat>
  • Es gibt keine besondere Beschränkung hinsichtlich der Eigenschaft eines Materials und dergleichen des Substrats 102, solange das Material eine Wärmebeständigkeit aufweist, die ausreicht, um mindestens einer Wärmebehandlung standzuhalten, die später ausgeführt wird. Beispielsweise kann als das Substrat 102 ein Glassubstrat, ein Keramiksubstrat, ein Quarzsubstrat, ein Saphirsubstrat oder dergleichen verwendet werden. Alternativ kann ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium, Siliziumkarbid oder dergleichen, ein Verbund-Halbleitersubstrat aus Siliziumgermanium oder dergleichen, ein SOI-(silicon an insulator, Silizium auf Isolator) Substrat oder dergleichen als das Substrat 102 verwendet werden. Als weitere Alternative kann ein beliebiges dieser Substrate, das mit einem Halbleiterelement bereitgestellt ist, als das Substrat 102 verwendet werden. In dem Fall, in dem ein Glassubstrat als das Substrat 102 verwendet wird, kann ein Glassubstrat mit einer der folgenden Größen verwendet werden: die sechste Generation (1500 mm × 1850 mm), die siebte Generation (1870 mm × 2200 mm), die achte Generation (2200 mm × 2400 mm), die neunte Generation (2400 mm × 2800 mm) und die zehnte Generation (2950 mm × 3400 mm). Folglich kann eine große Anzeigevorrichtung hergestellt werden.
  • Alternativ kann ein flexibles Substrat als das Substrat 102 verwendet werden, und der Transistor 100 kann direkt auf dem flexiblen Substrat bereitgestellt werden. Alternativ kann eine Trennschicht zwischen dem Substrat 102 und dem Transistor 100 bereitgestellt werden. Die Trennschicht kann verwendet werden, wenn die Halbleitervorrichtung, die teilweise oder als Ganzes über der Trennschicht ausgebildet ist, von dem Substrat 102 getrennt und auf ein anderes Substrat übertragen wird. In einem solchen Fall kann der Transistor 100 auf ein Substrat mit geringer Wärmebeständigkeit oder auf ein flexibles Substrat ebenfalls übertragen werden.
  • <Ein leitender Film, der als Gate-Elektrode sowie Source- und Drain-Elektrode dient>
  • Der leitende Film 104, der als Gate-Elektrode dient, und die leitenden Filme 112a und 112b, die als Source-Elektrode bzw. Drain-Elektrode dienen, können jeweils unter Verwendung eines Metallelements ausgebildet werden, das aus Chrom (Cr), Kupfer (Cu), Aluminium (Al), Gold (Au), Silber (Ag), Zink (Zn), Molybdän (Mo), Tantal (Ta), Titan (Ti), Wolfram (W), Mangan (Mn), Nickel (Ni), Eisen (Fe) und Kobalt (Co) ausgewählt wird; einer Legierung, die eines dieser Metallelemente als seine Komponente enthält; einer Legierung, die eine Kombination aus diesen Metallelementen enthält; oder dergleichen.
  • Ferner können die leitenden Filme 104, 112a und 112b eine einschichtige Struktur oder eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen. Beispielsweise können die folgenden Strukturen angegeben werden: eine einschichtige Struktur aus einem Aluminiumfilm, der Silizium enthält, eine zweischichtige Struktur, bei der ein Titanfilm über einem Aluminiumfilm angeordnet wird, eine zweischichtige Struktur, bei der ein Titanfilm über einem Titannitridfilm angeordnet wird, eine zweischichtige Struktur, bei der ein Wolframfilm über einem Titannitridfilm angeordnet wird, eine zweischichtige Struktur, bei der ein Wolframfilm über einem Tantalnitridfilm oder einem Wolframnitridfilm angeordnet wird, eine dreischichtige Struktur, bei der ein Titanfilm, ein Aluminiumfilm, ein Titanfilm in dieser Reihenfolge übereinander angeordnet sind, und dergleichen. Alternativ kann ein Legierungsfilm oder ein Nitridfilm, in dem Aluminium und ein oder mehrere Elemente kombiniert werden, die aus Titan, Tantal, Wolfram, Molybdän, Chrom, Neodym und Scandium ausgewählt werden, verwendet werden.
  • Die leitenden Filme 104, 112a und 112b können unter Verwendung eines lichtdurchlässigen leitenden Materials ausgebildet werden, wie z. B. Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid hinzugefügt ist.
  • Ein Cu-X-Legierungsfilm (X ist Mn, Ni, Cr, Fe, Co, Mo, Ta oder Ti) kann für die leitenden Filme 104, 112a und 112b verwendet werden. Der Einsatz eines Cu-X-Legierungsfilms ermöglicht die Senkung der Herstellungskosten, da bei der Verarbeitung ein Nassätzprozess eingesetzt werden kann.
  • <Ein Isolierfilm, der als Gate-Isolierfilm dient>
  • Als die Isolierfilme 106 und 107, die jeweils als Gate-Isolierfilme des Transistors 100 dienen, kann eine Isolierschicht verwendet werden, die mindestens eine der folgenden Schichten aufweist, die durch ein plasmaunterstütztes chemisches Gasphasenabscheidungs-(PECVD-)Verfahren, ein Sputterverfahren oder dergleichen ausgebildet werden: ein Siliziumoxidfilm, ein Siliziumoxynitridfilm, ein Siliziumnitridoxidfilm, ein Siliziumnitridfilm, ein Aluminiumoxidfilm, ein Hafniumoxidfilm, ein Yttriumoxidfilm, ein Zirconiumoxidfilm, ein Galliumoxidfilm, ein Tantaloxidfilm, ein Magnesiumoxidfilm, ein Lanthanoxidfilm, ein Ceriumoxidfilm und ein Neodymoxidfilm. Es sei angemerkt, dass anstelle einer mehrschichtigen Struktur aus den Isolierfilmen 106 und 107 ein Isolierfilm aus einer einzigen Schicht, die unter Verwendung eines Materials ausgebildet wird, das aus den vorstehenden ausgewählt wird, oder ein Isolierfilm aus drei oder mehr Schichten verwendet werden kann.
  • Der Isolierfilm 106 hat eine Funktion, als Sperrschicht gegen das Eintreten von Sauerstoff zu dienen. Wenn beispielsweise ein Sauerstoffüberschuss in den Isolierfilm 107 und/oder den Isolierfilm 114 und/oder den Isolierfilm 116 und/oder den Oxidhalbleiterfilm 108 eingeführt wird, kann der Isolierfilm 106 das Eintreten von Sauerstoff verhindern.
  • Es sei angemerkt, dass der Isolierfilm 107, der mit dem Oxidhalbleiterfilm 108 in Kontakt ist, als Kanalbereich des Transistors 100 dient und vorzugsweise ein Oxidisolierfilm ist, und vorzugsweise einen Bereich umfasst, der Sauerstoff im Überschuss gegenüber der stöchiometrischen Zusammensetzung enthält (Sauerstoffüberschussbereich). Mit anderen Worten ist der Isolierfilm 107 ein Isolierfilm, der zum Freisetzen von Sauerstoff in der Lage ist. Um den Sauerstoffüberschussbereich in dem Isolierfilm 107 bereitzustellen, wird der Isolierfilm 107 beispielsweise in einer Sauerstoffatmosphäre ausgebildet. Alternativ kann der Sauerstoffüberschussbereich durch Einleiten von Sauerstoff in den Isolierfilm 107 nach der Abscheidung ausgebildet werden. Als Verfahren zum Einleiten von Sauerstoff kann ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasmaimmersions-Ionenimplantationsverfahren, Plasmabehandlung oder dergleichen eingesetzt werden.
  • In dem Fall, in dem Hafniumoxid für den Isolierfilm 107 verwendet wird, wird der folgende Effekt erzielt. Hafniumoxid weist eine höhere Dielektrizitätskonstante als Siliziumoxid und Siliziumoxynitrid auf. Daher kann durch den Einsatz von Hafniumoxid die Dicke des Isolierfilms 107 im Vergleich zu dem Fall groß ausgebildet werden, in dem Siliziumoxid verwendet wird; somit kann ein Leckstrom aufgrund von Tunnelstrom gering sein. Das heißt, dass ein Transistor mit einem niedrigen Sperrstrom bereitgestellt werden kann. Außerdem hat Hafniumoxid mit einer kristallinen Struktur eine höhere Dielektrizitätskonstante als Hafniumoxid mit einer amorphen Struktur. Daher wird vorzugsweise Hafniumoxid mit einer kristallinen Struktur verwendet, um einen Transistor mit einem niedrigen Sperrstrom bereitzustellen. Beispiele für die kristalline Struktur umfassen eine monokline Kristallstruktur und eine kubische Kristallstruktur. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist.
  • Bei dieser Ausführungsform ist ein Siliziumnitridfilm als der Isolierfilm 106 ausgebildet und ein Siliziumoxidfilm ist als der Isolierfilm 107 ausgebildet. Der Siliziumnitridfilm weist eine höhere Dielektrizitätskonstante als ein Siliziumoxidfilm auf und benötigt eine größere Dicke, um eine äquivalente Kapazität wie diejenige des Siliziumoxidfilms zu erreichen. Wenn der Siliziumnitridfilm in dem Gate-Isolierfilm des Transistors 100 enthalten ist, kann daher die Dicke des Isolierfilms erhöht werden. Das ermöglicht, dass eine Abnahme der Spannungsfestigkeit des Transistors 100 verringert wird und darüber hinaus die Spannungsfestigkeit erhöht wird, so dass Beschädigungen aufgrund elektrostatischer Entladung an dem Transistor 100 verringert werden können.
  • <Oxidhalbleiterfilm>
  • Die Oxidhalbleiterschicht 108 kann unter Verwendung der vorstehend beschriebenen Materialien ausgebildet werden. Wenn der Oxidhalbleiterfilm 108 In-M-Zn-Oxid enthält, erfüllt das Atomverhältnis der Metallelemente eines Sputtertargets, das zum Bilden des In-M-Zn-Oxids verwendet wird, vorzugsweise In ≥ M und Zn ≥ M. Als Atomverhältnis der Metallelemente eines solchen Sputtertargets ist In:M:Zn = 1:1:1, In:M:Zn = 1:1:1,2, In:M:Zn = 2:1:3, In:M:Zn = 3:1:2 und In:M:Zn = 4:2:4,1 geeignet. Wenn der Oxidhalbleiterfilm 108 aus einem In-M-Zn-Oxid besteht, wird vorzugsweise ein Target, das polykristallines In-M-Zn-Oxid enthält, als Sputtertarget verwendet. Die Verwendung eines Targets, das polykristallines In-M-Zn-Oxid enthält, erleichtert die Bildung des Oxidhalbleiterfilms 108 mit Kristallinität. Es sei angemerkt, dass die Atomverhältnisse von Metallelementen in dem ausgebildeten Oxidhalbleiterfilm 108 von dem vorstehend genannten Atomverhältnis der Metallelemente des Sputtertargets in einem Bereich von ±40% als Abweichung abweichen. Wenn beispielsweise ein Sputtertarget mit einem Atomverhältnis von In zu Ga und Zn von 4:2:4,1 verwendet wird, kann das Atomverhältnis von In zu Ga und Zn in dem Oxidhalbleiterfilm 108 bei 4:2:3 oder in der Nähe von 4:2:3 liegen.
  • Der erste Oxidhalbleiterfilm 108a kann unter Verwendung des Sputtertargets ausgebildet werden, das ein Atomverhältnis von In:M:Zn = 2:1:3, In:M:Zn = 3:1:2 oder In:M:Zn = 4:2:4,1 aufweist. Der zweite Oxidhalbleiterfilm 108b kann unter Verwendung des Sputtertargets ausgebildet werden, das ein Atomverhältnis von In:M:Zn = 1:1:1 oder In:M:Zn = 1:1:1,2 aufweist. Es sei angemerkt, dass das Atomverhältnis der Metallelemente in einem Sputtertarget, das zum Bilden des zweiten Oxidhalbleiterfilms 108b verwendet wird, nicht notwendigerweise In ≥ M und Zn ≥ M erfüllen muss, sondern In ≥ M und Zn < M erfüllen kann, wie z. B. In:M:Zn = 1:3:2.
  • Die Energielücke des Oxidhalbleiterfilms 108 ist 2 eV oder mehr, bevorzugt 2,5 eV oder mehr und stärker bevorzugt 3 eV oder mehr. Die Verwendung eines Oxidhalbleiterfilms mit einer großen Energielücke kann den Sperrstrom des Transistors 100 verringern. Insbesondere wird vorzugsweise ein Oxidhalbleiterfilm mit einer Energielücke von mehr als oder gleich 2 eV, vorzugsweise mehr als oder gleich 2 eV und geringer als oder gleich 3,0 eV als der erste Oxidhalbleiterfilm 108a verwendet, und ein Oxidhalbleiterfilm mit einer Energielücke von mehr als oder gleich 2,5 eV und geringer als oder gleich 3,5 eV wird vorzugsweise als der zweite Oxidhalbleiterfilm 108b verwendet. Darüber hinaus weist der zweite Oxidhalbleiterfilm 108b vorzugsweise eine größere Energielücke als der erste Oxidhalbleiterfilm 108a auf.
  • Die Dicken des ersten Oxidhalbleiterfilms 108a und des zweiten Oxidhalbleiterfilms 108b sind jeweils mehr als oder gleich 3 nm und geringer als oder gleich 200 nm, bevorzugt mehr als oder gleich 3 nm und geringer als oder gleich 100 nm, stärker bevorzugt mehr als oder gleich 3 nm und geringer als oder gleich 50 nm. Es sei angemerkt, dass vorzugsweise das vorstehend beschriebene Dickenverhältnis zwischen ihnen erfüllt wird.
  • Als der zweite Oxidhalbleiterfilm 108b wird ein Oxidhalbleiterfilm mit einer geringen Trägerdichte verwendet. Die Trägerdichte des zweiten Oxidhalbleiterfilms 108b ist beispielsweise geringer als oder gleich 1 × 1017/cm3, bevorzugt geringer als oder gleich 1 × 1015/cm3, stärker bevorzugt geringer als oder gleich 1 × 1013/cm3 und noch stärker bevorzugt geringer als oder gleich 1 × 1011/cm3.
  • Es sei angemerkt, dass ohne Beschränkung auf die vorstehend beschriebenen Zusammensetzungen und Materialien ein Material mit einer geeigneten Zusammensetzung in Abhängigkeit von den erforderlichen Halbleitereigenschaften und elektrischen Eigenschaften (z. B. Feldeffektbeweglichkeit und Schwellenspannung) eines Transistors ausgewählt werden kann. Um die erforderlichen Halbleitereigenschaften eines Transistors zu erhalten, werden ferner vorzugsweise die Trägerdichte, die Verunreinigungskonzentration, die Defektdichte, das Atomverhältnis eines Metallelements zu Sauerstoff, der Atomabstand, die Dichte und dergleichen des ersten Oxidhalbleiterfilms 108a und des zweiten Oxidhalbleiterfilms 108b entsprechend festgelegt.
  • Es sei angemerkt, dass als der erste Oxidhalbleiterfilm 108a und der zweite Oxidhalbleiterfilm 108b vorzugsweise ein Oxidhalbleiterfilm verwendet wird, bei dem die Verunreinigungskonzentration gering und die Dichte von Defektzuständen gering ist, so dass der Transistor hervorragende elektrische Eigenschaften aufweisen kann. Dabei wird der Zustand, in dem die Verunreinigungskonzentration gering und die Dichte von Defektzuständen gering ist (die Menge der Sauerstofffehlstellen gering ist) als „hochrein intrinsisch” oder „im Wesentlichen hochrein intrinsisch” bezeichnet. Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist geringere Trägererzeugungsquellen auf und kann damit eine geringere Trägerdichte aufweisen. Daher hat ein Transistor, bei dem ein Kanalbereich in dem Oxidhalbleiterfilm ausgebildet ist, selten eine negative Schwellenspannung (ist selten selbstleitend). Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist eine geringe Dichte von Defektzuständen und in einigen Fällen dementsprechend eine geringe Dichte von Einfangstellen auf. Ferner weist der hochreine intrinsische oder im Wesentlichen hochreine intrinsische Oxidhalbleiterfilm einen sehr niedrigen Sperrstrom auf; selbst wenn ein Element eine Kanalbreite W von 1 × 106 μm und eine Kanallänge L von 10 μm aufweist, kann der Sperrstrom niedriger als oder gleich der Messgrenze eines Halbleiterparameter-Analysators sein, das heißt, niedriger als oder gleich 1 × 10–13 A bei einer Spannung (Drain-Spannung) zwischen einer Source-Elektrode und einer Drain-Elektrode von 1 V bis 10 V.
  • Folglich kann der Transistor, bei dem ein Kanalbereich in dem hochreinen intrinsischen oder im Wesentlichen hochreinen intrinsischen Oxidhalbleiterfilm gebildet ist, eine geringe Veränderung der elektrischen Eigenschaften und hohe Zuverlässigkeit aufweisen. Das Freisetzen von Ladungen, die in den Einfangstellen in dem Oxidhalbleiterfilm eingefangen sind, dauert lange und die Ladungen können sich wie bei fixierten Ladungen verhalten. Daher hat der Transistor, dessen Kanalbereich in dem Oxidhalbleiterfilm mit einer hohen Dichte von Einfangstellen ausgebildet ist, manchmal instabile elektrische Eigenschaften. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, Alkalimetall, Erdalkalimetall und dergleichen.
  • Wasserstoff, der in dem Oxidhalbleiterfilm 108 enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, so dass Wasser gebildet wird, und erzeugt außerdem eine Sauerstofffehlstelle in einem Gitter, aus dem Sauerstoff freigesetzt wird (oder einem Abschnitt, aus dem Sauerstoff freigesetzt wird). Aufgrund des Eintritts von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron, das als ein Ladungsträger dient, erzeugt. Ferner erzeugt in einigen Fällen die Bindung eines Teils des Wasserstoffs an den Sauerstoff, der an ein Metallatom gebunden ist, die Bildung eines Elektrons, das als Ladungsträger dient. Daher ist ein Transistor mit einem Oxidhalbleiterfilm, der Wasserstoff enthält, mit höherer Wahrscheinlichkeit selbstleitend. Folglich wird der Wasserstoff in dem Oxidhalbleiterfilm 108 vorzugsweise so stark wie möglich verringert. Insbesondere ist in dem Oxidhalbleiterfilm 108 die Wasserstoffkonzentration, die durch SIMS gemessen wird, geringer als oder gleich 2 × 1020 Atome/cm3, bevorzugt geringer als oder gleich 5 × 1019 Atome/cm3, stärker bevorzugt geringer als oder gleich 1 × 1019 Atome/cm3, stärker bevorzugt geringer als oder gleich 5 × 1018 Atome/cm3, stärker bevorzugt geringer als oder gleich 1 × 1018 Atome/cm3, stärker bevorzugt geringer als oder gleich 5 × 1017 Atome/cm3, stärker bevorzugt geringer als oder gleich 1 × 1016 Atome/cm3.
  • Der erste Oxidhalbleiterfilm 108a umfasst vorzugsweise einen Bereich, in dem die Wasserstoffkonzentration geringer als diejenige in dem zweiten Oxidhalbleiterfilm 108b ist. Eine Halbleitervorrichtung, die den ersten Oxidhalbleiterfilm 108a beinhaltet, der den Bereich umfasst, in dem die Wasserstoffkonzentration geringer ist als in dem zweiten Oxidhalbleiterfilm 108b, kann eine höhere Zuverlässigkeit aufweisen.
  • Wenn Silizium oder Kohlenstoff, bei denen es sich um Elemente handelt, die zur Gruppe 14 gehören, in dem ersten Oxidhalbleiterfilm 108a enthalten sind, nehmen die Sauerstofffehlstellen in dem ersten Oxidhalbleiterfilm 108a zu, und der erste Oxidhalbleiterfilm 108a wird ein n-Typ-Film. Daher wird die Konzentration von Silizium oder Kohlenstoff (die Konzentration wird durch SIMS gemessen) in dem ersten Oxidhalbleiterfilm 108a oder die Konzentration von Silizium oder Kohlenstoff (die Konzentration wird durch SIMS gemessen) in der Nähe einer Grenzfläche zu dem ersten Oxidhalbleiterfilm 108a auf geringer als oder gleich 2 × 1018 Atome/cm3, vorzugsweise geringer als oder gleich 2 × 1017 Atome/cm3 festgelegt.
  • Außerdem ist die Konzentration von Alkalimetall oder Erdalkalimetall in dem ersten Oxidhalbleiterfilm 108a, die durch SIMS gemessen wird, geringer als oder gleich 1 × 1018 Atome/cm3, vorzugsweise geringer als oder gleich 2 × 1016 Atome/cm3. Alkalimetall oder Erdalkalimetall kann bei der Bindung an einen Oxidhalbleiter Ladungsträger erzeugen, so dass der Sperrstrom des Transistors ansteigen kann. Daher wird die Konzentration des Alkalimetalls oder Erdalkalimetalls in dem ersten Oxidhalbleiterfilm 108a vorzugsweise verringert.
  • Wenn der erste Oxidhalbleiterfilm 108a Stickstoff enthält, wird er ferner leicht zum n-Typ durch die Erzeugung von Elektronen, die als Ladungsträger dienen, und einen Anstieg der Trägerdichte. Daher weist ein Transistor mit einem Oxidhalbleiterfilm, der Stickstoff enthält, wahrscheinlich selbstleitende Eigenschaften auf. Aus diesem Grund wird Stickstoff in dem Oxidhalbleiterfilm vorzugsweise so stark wie möglich verringert; die Konzentration von Stickstoff, die durch SIMS gemessen wird, wird vorzugsweise beispielsweise auf geringer als oder gleich 5 × 1018 Atome/cm3 festgelegt.
  • Der erste Oxidhalbleiterfilm 108a kann beispielsweise eine nicht einkristalline Struktur aufweisen. Die nicht einkristalline Struktur enthält beispielsweise einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline Oxide semiconductor, CAAC-OS), der später beschrieben wird, eine polykristalline Struktur, eine mikrokristalline Struktur, die später beschrieben wird, oder eine amorphe Struktur. Unter den nicht einkristallinen Strukturen weist die amorphe Struktur die höchste Dichte von Defektzuständen auf, während der CAAC-OS die geringste Dichte von Defektzuständen aufweist.
  • <Isolierfilm, der als schützender Isolierfilm eines Transistors dient>
  • Die Isolierfilme 114, 116 und 118 dienen als schützende Isolierfilme. Die Isolierfilme 114 und 116 enthalten Sauerstoff. Ferner ist der Isolierfilm 114 ein Isolierfilm, der Sauerstoff durchlassen kann. Es sei angemerkt, dass der Isolierfilm 114 außerdem als Film dient, der Schäden an dem Oxidhalbleiterfilm 108 zum Zeitpunkt der Herstellung des Isolierfilms 116 in einem späteren Schritt verhindert.
  • Als der Isolierfilm 114 kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm oder dergleichen mit einer Dicke von mehr als oder gleich 5 nm und geringer als oder gleich 150 nm, vorzugsweise mehr als oder gleich 5 nm und geringer als oder gleich 50 nm verwendet werden.
  • Außerdem ist die Anzahl von Defekten in dem Isolierfilm 114 vorzugsweise gering und in der Regel ist die Spindichte entsprechend einem Signal, das bei g = 2,001 aufgrund einer freien Bindung von Silizium auftritt, geringer als oder gleich 3 × 1017 Spins/cm3, gemessen durch Elektronenspinresonanz (ESR). Dies liegt daran, dass Sauerstoff an die Defekte gebunden wird, wenn die Dichte von Defekten in dem Isolierfilm 114 hoch ist, und die Menge an Sauerstoff, der durch den Isolierfilm 114 hindurchtritt, abnimmt.
  • Es sei angemerkt, dass nicht der gesamte Sauerstoff, der in den Isolierfilm 114 von außen eintritt, an die Außenseite des Isolierfilms 114 gelangt, sondern dass einiger Sauerstoff in dem Isolierfilm 114 verbleibt. Darüber hinaus tritt die Bewegung von Sauerstoff in dem Isolierfilm 114 in einigen Fällen derart auf, dass Sauerstoff in den Isolierfilm 114 eintritt und Sauerstoff, der in dem Isolierfilm 114 enthalten ist, sich an die Außenseite des Isolierfilms 114 bewegt. Wenn ein Oxidisolierfilm, der Sauerstoff durchlassen kann, als der Isolierfilm 114 ausgebildet wird, kann sich Sauerstoff, der von dem Isolierfilm 116 freigesetzt wird, der über dem Isolierfilm 114 angeordnet ist, durch den Isolierfilm 114 zu dem Oxidhalbleiterfilm 108 bewegen.
  • Es sei angemerkt, dass der Isolierfilm 114 unter Verwendung eines Oxidisolierfilms ausgebildet werden kann, der aufgrund von Stickstoffoxid eine geringe Zustandsdichte aufweist. Es sei angemerkt, dass die Zustandsdichte aufgrund von Stickstoffoxid zwischen der Energie des Valenzbandmaximums (Ev_os) und der Energie des Leitungsbandminimums (Ec_os) des Oxidhalbleiterfilms gebildet werden kann. Ein Siliziumoxynitridfilm, der weniger Stickoxid freisetzt, ein Aluminiumoxynitridfilm, der weniger Stickoxid freisetzt, und dergleichen können als der vorstehende Oxidisolierfilm verwendet werden.
  • Es sei angemerkt, dass ein Siliziumoxynitridfilm, der weniger Stickoxid freisetzt, ein Film ist, dessen Menge an freigesetztem Ammoniak in der TDS-Analyse größer als die Menge an freigesetztem Stickoxid ist; die Menge an freigesetztem Ammoniak ist in der Regel mehr als oder gleich 1 × 1018/cm3 und geringer als oder gleich 5 × 1019 /cm3.
  • Es sei angemerkt, dass die Menge an freigesetztem Ammoniak die Menge an Ammoniak ist, das durch eine Wärmebehandlung freigesetzt wird, bei der die Oberflächentemperatur eines Films höher als oder gleich 50°C und niedriger als oder gleich 650°C wird, vorzugsweise höher als oder gleich 50°C und niedriger als oder gleich 550°C.
  • Stickoxid (NOx; x ist größer als oder gleich 0 und kleiner als oder gleich 2, vorzugsweise größer als oder gleich 1 und kleiner als oder gleich 2), typischerweise NO2 oder NO, bildet Niveaus beispielsweise in dem Isolierfilm 114. Das Niveau befindet sich in der Energielücke des Oxidhalbleiterfilms 108. Daher wird dann, wenn Stickoxid an die Peripherie der Grenzfläche zwischen dem Isolierfilm 114 und dem Oxidhalbleiterfilm 108 diffundiert, manchmal ein Elektron von dem Niveau auf der Seite des Isolierfilms 114 eingefangen. Das eingefangene Elektron bleibt folglich in der Nähe der Grenzfläche zwischen dem Isolierfilm 114 und dem Oxidhalbleiterfilm 108; daher wird die Schwellenspannung des Transistors in positiver Richtung verschoben.
  • Stickoxid reagiert mit Ammoniak und Sauerstoff in einer Wärmebehandlung. Da Stickoxid, das in dem Isolierfilm 114 enthalten ist, in der Wärmebehandlung mit Ammoniak reagiert, das in dem Isolierfilm 116 enthalten ist, wird in dem Isolierfilm 114 enthaltenes Stickoxid verringert. Daher wird kaum ein Elektron in der Nähe der Grenzfläche zwischen dem Isolierfilm 114 und dem Oxidhalbleiterfilm 108 eingefangen.
  • Durch den Einsatz eines solchen Oxidisolierfilms kann der Isolierfilm 114 die Veränderung der Schwellenspannung des Transistors verringern, was zu einer geringeren Veränderung der elektrischen Eigenschaften des Transistors führt.
  • Es sei angemerkt, dass in einem ESR-Spektrum bei 100 K oder weniger des Isolierfilms 114 durch die Wärmebehandlung eines Herstellungsprozesses des Transistors, typischerweise eine Wärmebehandlung bei einer Temperatur von höher als oder gleich 300°C und niedriger als oder gleich 350°C, ein erstes Signal, das bei einem g-Faktor von größer als oder gleich 2,037 und geringer als oder gleich 2,039 auftritt, ein zweites Signal, das bei einem g-Faktor von größer als oder gleich 2,001 und geringer als oder gleich 2,003 auftritt, und ein drittes Signal, das bei einem g-Faktor von größer als oder gleich 1,964 und geringer als oder gleich 1,966 auftritt, beobachtet werden. Die Spaltbreite des ersten und zweiten Signals und die Spaltbreite des zweiten und dritten Signals, die durch ESR-Messung unter Verwendung eines X-Bandes erhalten werden, sind jeweils etwa 5 mT. Die Summe der Spindichten des ersten Signals, das bei einem g-Faktor von größer als oder gleich 2,037 und geringer als oder gleich 2,039 auftritt, des zweiten Signals, das bei einem g-Faktor von größer als oder gleich 2,001 und geringer als oder gleich 2,003 auftritt, und des dritten Signals, das bei einem g-Faktor von größer als oder gleich 1,964 und geringer als oder gleich 1,966 auftritt, ist geringer als 1 × 1018 Spins/cm3, typischerweise größer als oder gleich 1 × 1017 Spins/cm3 und geringer als 1 × 1018 Spins/cm3.
  • In dem ESR-Spektrum bei 100 K oder niedriger entsprechen das erste Signal, das bei einem g-Faktor von größer als oder gleich 2,037 und geringer als oder gleich 2,039 auftritt, das zweite Signal, das bei einem g-Faktor von größer als oder gleich 2,001 und geringer als oder gleich 2,003 auftritt, und das dritte Signal, das bei einem g-Faktor von größer als oder gleich 1,964 und geringer als oder gleich 1,966 auftritt, Signalen, die auf Stickoxid (NOx; x ist größer als oder gleich 0 und kleiner als oder gleich 2, vorzugsweise größer als oder gleich 1 und kleiner als oder gleich 2) zurückzuführen ist. Typische Beispiele für Stickoxid umfassen Stickstoffmonoxid und Stickstoffdioxid. Mit anderen Worten ist der Gehalt des Stickoxids in dem Oxidisolierfilm umso geringer, je geringer die gesamte Spindichte des ersten Signals, das bei einem g-Faktor von größer als oder gleich 2,037 und geringer als oder gleich 2,039 auftritt, des zweiten Signals, das bei einem g-Faktor von größer als oder gleich 2,001 und geringer als oder gleich 2,003 auftritt, und des dritten Signals ist, das bei einem g-Faktor von größer als oder gleich 1,964 und geringer als oder gleich 1,966 auftritt.
  • Die Konzentration des Stickstoff in dem vorstehend genannten Oxidisolierfilm, die durch SIMS gemessen wird, ist geringer als oder gleich 6 × 1020 Atome/cm3.
  • Der vorstehende Oxidisolierfilm wird durch ein PECVD-Verfahren bei einer Substrattemperatur von höher als oder gleich 220°C und niedriger als oder gleich 350°C unter Verwendung von Silan und Distickstoffmonoxid ausgebildet, so dass ein dichter und harter Film ausgebildet werden kann.
  • Der Isolierfilm 116 wird unter Verwendung eines Oxidisolierfilms ausgebildet, der Sauerstoff im Überschuss gegenüber dem in der stöchiometrischen Zusammensetzung enthält. Ein Teil des Sauerstoffs wird durch Erwärmung aus dem Oxidisolierfilm freigesetzt, der Sauerstoffüberschuss gegenüber dem in der stöchiometrischen Zusammensetzung enthält. Der Oxidisolierfilm, der Sauerstoff im Überschuss gegenüber der stöchiometrischen Zusammensetzung enthält, ist ein Oxidisolierfilm, bei dem die Menge des freigesetzten Sauerstoffs, der in Sauerstoffatome umgewandelt wird, größer als oder gleich 1,0 × 1019 Atome/cm3, vorzugsweise größer als oder gleich 3,0 × 1020 Atome/cm3 in der TDS-Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche in der TDS-Analyse vorzugsweise höher als oder gleich 100°C und niedriger als oder gleich 700°C ist, oder vorzugsweise höher als oder gleich 100°C und niedriger als oder gleich 500°C.
  • Als der Isolierfilm 116 kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm oder dergleichen mit einer Dicke von mehr als oder gleich 30 nm und geringer als oder gleich 500 nm, vorzugsweise mehr als oder gleich 50 nm und geringer als oder gleich 400 nm verwendet werden.
  • Vorzugsweise ist die Anzahl von Defekten in dem Isolierfilm 116 gering, und in der Regel ist die Spindichte entsprechend einem Signal, das bei g = 2,001 aufgrund einer freien Bindung von Silizium auftritt, kleiner als oder gleich 1,5 × 1018 Spins/cm3 vorzugsweise kleiner als oder gleich 1 × 1018 Spins/cm3, gemessen durch Elektronenspinresonanz (ESR). Es sei angemerkt, dass der Isolierfilm 116 mit größerem Abstand zu dem Oxidhalbleiterfilm 108 angeordnet ist als der Isolierfilm 114; daher kann der Isolierfilm 116 eine höhere Dichte von Defekten aufweisen als der Isolierfilm 114.
  • Ferner können die Isolierfilme 114 und 116 unter Verwendung von Isolierfilmen ausgebildet werden, die aus denselben Arten von Materialien bestehen; daher kann eine Grenzfläche zwischen den Isolierfilmen 114 und 116 in einigen Fällen nicht deutlich erkennbar sein. Daher ist bei dieser Ausführungsform die Grenzfläche zwischen den Isolierfilmen 114 und 116 durch eine gestrichelte Linie dargestellt. Obwohl bei dieser Ausführungsform eine zweischichtige Struktur aus den Isolierfilmen 114 und 116 beschrieben ist, ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann eine einschichtige Struktur des Isolierfilms 114 verwendet werden.
  • Der Isolierfilm 118 enthält Stickstoff. Alternativ enthält der Isolierfilm 118 Stickstoff und Silizium. Der Isolierfilm 118 dient dazu, Sauerstoff, Wasserstoff, Wasser, Alkalimetall, Erdalkalimetall oder dergleichen zu blockieren. Durch das Bereitstellen des Isolierfilms 118 kann die Diffusion von Sauerstoff aus dem Oxidhalbleiterfilm 108 nach außen verhindert werden, die Diffusion von Sauerstoff, der in den Isolierfilmen 114 und 116 enthalten ist, nach außen, und das Eintreten von Wasserstoff, Wasser oder dergleichen in den Oxidhalbleiterfilm 108 von außen. Als der Isolierfilm 118 kann beispielsweise ein Nitridisolierfilm verwendet werden. Der Nitridisolierfilm wird unter Verwendung von Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen ausgebildet. Es sei angemerkt, dass anstelle des Nitridisolierfilms mit einem blockierenden Effekt gegenüber Sauerstoff, Wasserstoff, Wasser, Alkalimetall, Erdalkalimetall und dergleichen auch ein Oxidisolierfilm bereitgestellt werden kann, der einen blockierenden Effekt gegenüber Sauerstoff, Wasserstoff, Wasser und dergleichen aufweist. Als der Oxidisolierfilm mit einem blockierenden Effekt gegenüber Sauerstoff, Wasserstoff, Wasser und dergleichen kann ein Aluminiumoxidfilm, ein Aluminiumoxynitridfilm, ein Galliumoxidfilm, ein Galliumoxynitridfilm, ein Yttriumoxidfilm, ein Yttriumoxynitridfilm, ein Hafniumoxidfilm, ein Hafniumoxynitridfilm und dergleichen verwendet werden.
  • Zwar können die vielfältigen vorstehend beschriebenen Filme, wie z. B. die leitenden Filme, die Isolierfilme und die Oxidhalbleiterfilme durch ein Sputterverfahren oder ein PECVD-Verfahren ausgebildet werden, aber können diese Filme auch durch andere Verfahren, wie z. B. ein thermisches CVD-Verfahren, ausgebildet werden. Ein Beispiel für ein thermisches CVD-Verfahren umfasst ein metallorganisches chemisches Gasphasenabscheidungs-(metal organic chemical vapor deposition, MOCVD-)Verfahren.
  • Ein thermisches CVD-Verfahren hat den Vorteil, dass keine Defekte aufgrund von Plasmabeschädigungen entstehen, da kein Plasma zum Ausbilden eines Films verwendet wird.
  • Die Abscheidung durch ein thermisches CVD-Verfahren kann derart ausgeführt werden, dass der Kammer ein Quellengas und ein Oxidationsmittel gleichzeitig zugeführt werden, so dass ein Druck in der Kammer auf einen atmosphärischen Druck oder verringerten Druck eingestellt wird, und miteinander in der Nähe des Substrats oder über dem Substrat reagieren.
  • Die Abscheidung durch ein ALD-Verfahren kann wie folgt ausgeführt werden: Der Druck in einer Kammer wird auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt, Quellengase für die Reaktion werden nacheinander in die Kammer eingeleitet, und dann wird die Abfolge der Gaseinleitung wiederholt. Beispielsweise werden der Kammer zwei oder mehr Arten von Quellengasen nacheinander zugeführt, indem die jeweiligen Umschaltventile (auch als Hochgeschwindigkeitsventile bezeichnet) umgeschaltet werden. Beispielsweise wird ein erstes Quellengas eingeleitet, ein Inertgas (z. B. Argon oder Stickstoff) oder dergleichen wird gleichzeitig mit oder nach dem Einleiten des ersten Gases eingeleitet, damit die Quellengase nicht vermischt werden, und dann wird ein zweites Quellengas eingeleitet. Es sei angemerkt, dass in dem Fall, in dem das erste Quellengas und das Inertgas gleichzeitig eingeleitet werden, das Inertgas als Trägergas dient und dass das Inertgas auch gleichzeitig mit dem zweiten Quellengas eingeleitet werden kann. Alternativ kann das erste Quellengas durch Vakuumabsaugung statt der Einleitung des Inertgases abgesaugt werden, und dann kann das zweite Quellengas eingeleitet werden. Das erste Quellengas wird an der Oberfläche des Substrats adsorbiert, um eine erste Schicht auszubilden; dann wird das zweite Quellengas eingeleitet, um mit der ersten Schicht zu reagieren; als Ergebnis wird eine zweite Schicht über der ersten Schicht angeordnet, so dass ein Dünnfilm ausgebildet wird. Die Abfolge der Gaseinleitung wird mehrfach wiederholt, bis eine erforderliche Dicke erzielt wird, wodurch ein Dünnfilm mit hervorragender Stufenabdeckung ausgebildet werden kann. Die Dicke des Dünnfilms kann durch die Anzahl der Wiederholungen der Abfolge der Gaseinleitung reguliert werden, deshalb ermöglicht ein ALD-Verfahren, dass die Dicke präzise reguliert wird, und ist somit zum Herstellen eines sehr kleinen FET geeignet.
  • Die Vielzahl der Filme, wie z. B. die leitenden Filme, die Isolierfilme, die Oxidhalbleiterfilme und die Metalloxidfilme bei dieser Ausführungsform, können durch ein thermisches CVD-Verfahren, wie z. B. ein MOCVD-Verfahren, hergestellt werden. Wenn ein In-Ga-Zn-O-Film ausgebildet wird, werden Trimethylindium, Trimethylgallium und Dimethylzink verwendet. Es sei angemerkt, dass die chemische Formel von Trimethylindium In(CH3)3 ist. Die chemische Formel von Trimethylgallium lautet Ga(CH3)3. Die chemische Formel von Dimethylzink lautet Zn(CH3)2. Ohne Beschränkung auf die vorstehende Kombination kann Triethylgallium (chemische Formel: Ga(C2H5)3) anstelle von Trimethylgallium verwendet werden, und Diethylzink (chemische Formel: Zn(C2H5)2) kann anstelle von Dimethylzink verwendet werden.
  • Wenn beispielsweise ein Hafniumoxidfilm durch eine Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, werden zwei Gasarten, d. h. Ozon (O3) als Oxidationsmittel und ein Quellengas, das durch Verdampfen einer Flüssigkeit gewonnen wird, die ein Lösungsmittel und eine Hafnium-Vorläuferverbindung enthält (z. B. ein Hafniumalkoxid oder ein Hafniumamid wie z. B. Tetrakis(dimethylamid)hafnium (TDMAH)), verwendet. Es sei angemerkt, dass die chemische Formel von Tetrakis(dimethylamid)hafnium Hf[N(CH3)2]4 ist. Beispiele für andere flüssige Materialien umfassen Tetrakis(ethylmethylamid)hafnium.
  • Wenn beispielsweise ein Aluminiumoxidfilm durch eine Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, werden zwei Gasarten, d. h. H2O als Oxidationsmittel und ein Quellengas, das durch Verdampfen einer Flüssigkeit gewonnen wird, die ein Lösungsmittel und eine Aluminium-Vorläuferverbindung (z. B. Trimethylaluminium (TMA)) enthält, verwendet. Es sei angemerkt, dass die chemische Formel von Trimethylaluminium Al(CH3)3 ist. Beispiele für ein anderes flüssiges Material umfassen Tris(dimethylamid)aluminium, Triisobutylaluminium und Aluminium-Tris(2,2,6,6-tetramethyl-3,5-heptandionat).
  • Wenn beispielsweise ein Siliziumoxidfilm durch eine Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, wird Hexachlordisilan auf einer Oberfläche adsorbiert, auf der ein Film ausgebildet werden soll, in dem Adsorbat enthaltenes Chlor wird entfernt, und Radikale eines Oxidationsgases (z. B. O2 oder Distickstoffmonoxid) werden zugeführt, um mit dem Adsorbat zu reagieren.
  • Wenn zum Beispiel ein Wolframfilm unter Verwendung einer Abscheidungseinrichtung mittels eines ALD-Verfahrens ausgebildet wird, werden mehrfach nacheinander ein WF6-Gas und ein B2H6-Gas eingeleitet, um einen ersten Wolframfilm zu bilden, und anschließend werden ein WF6-Gas und ein H2-Gas gleichzeitig eingeleitet, so dass ein Wolframfilm ausgebildet wird. Es sei angemerkt, dass ein SiH4-Gas anstelle des B2H6-Gases verwendet werden kann.
  • Wenn zum Beispiel ein Oxidhalbleiterfilm, wie z. B. ein In-Ga-Zn-O-Film, unter Verwendung einer Abscheidungseinrichtung, bei der ein ALD-Verfahren zum Einsatz kommt, ausgebildet wird, werden mehrfach nacheinander ein In(CH3)3-Gas und ein O3-Gas eingeleitet, um eine InO-Schicht auszubilden, ein Ga(CH3)3-Gas und ein O3-Gas werden nacheinander eingeleitet, um eine GaO-Schicht zu bilden, und anschließend werden ein Zn(CH3)2-Gas und ein O3-Gas nacheinander eingeleitet, um eine ZnO-Schicht zu bilden. Es sei angemerkt, dass die Reihenfolge dieser Schichten nicht auf dieses Beispiel beschränkt ist. Es kann auch eine gemischte Verbundschicht, wie z. B. eine In-Ga-O-Schicht, eine In-Zn-O-Schicht oder eine Ga-Zn-O-Schicht, durch Mischen dieser Gase ausgebildet werden. Es sei angemerkt, dass zwar ein H2O-Gas, das durch Blasensieden mit einem Inertgas wie Ar erhalten wird, anstelle eines O3-Gases verwendet werden kann, jedoch vorzugsweise ein O3-Gas verwendet wird, das kein H enthält. Ferner kann anstelle eines In(CH3)3-Gases ein In(C2H5)3-Gas verwendet werden. Anstelle eines Ga(CH3)3-Gases kann ein Ga(C2H5)3-Gas verwendet werden. Ferner kann ein Zn(CH3)2-Gas verwendet werden.
  • <Strukturbeispiel 2 der Halbleitervorrichtung>
  • Strukturbeispiele, die sich von demjenigen des Transistors 100 in 1A bis 1C unterscheiden, werden anhand von 3A bis 3C beschrieben. Es sei angemerkt, dass in dem Fall, in dem ein Abschnitt eine Funktion aufweist, die derjenigen ähnlich ist, die vorstehend beschrieben worden ist, das gleiche Schraffurmuster für den Abschnitt verwendet wird, und der Abschnitt wird in einigen Fällen nicht eigens mit einem Bezugszeichen versehen.
  • 3A ist eine Draufsicht auf einen Transistor 170, bei dem es sich um eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung handelt. 3B ist eine Querschnittsansicht entlang der Strichpunktlinie X1–X2 in 3A, und 3C ist eine Querschnittsansicht entlang der Strichpunktlinie Y1–Y2 in 3A.
  • Der Transistor 170 umfasst den leitenden Film 104, der über dem Substrat 102 liegt und als erste Gate-Elektrode dient, den Isolierfilm 106 über dem Substrat 102 und dem leitenden Film 104, den Isolierfilm 107 über dem Isolierfilm 106, den Oxidhalbleiterfilm 108 über dem Isolierfilm 107, den Isolierfilm 114 über dem Oxidhalbleiterfilm 108, den Isolierfilm 116 über dem Isolierfilm 114, den leitenden Film 112a, der als mit dem Oxidhalbleiterfilm 108 elektrisch verbundene Source-Elektrode dient, den leitenden Film 112b, der als mit dem Oxidhalbleiterfilm 108 elektrisch verbundene Drain-Elektrode dient, den Isolierfilm 114 über dem Oxidhalbleiterfilm 108, den Isolierfilm 118 über dem Isolierfilm 114 und leitende Filme 120a und 120b über dem Isolierfilm 118 Die Isolierfilme 114, 116 und 118 dienen in dem Transistor 170 als zweite Gate-Isolierfilme des Transistors 170. Der leitende Film 120a ist elektrisch mit dem leitenden Film 112b über eine Öffnung 142c, die in den Isolierfilmen 114, 116 und 118 bereitgestellt wird, verbunden. Der leitende Film 120a in dem Transistor 170 dient beispielsweise als Pixelelektrode, die für eine Anzeigevorrichtung verwendet wird. Der leitende Film 120b in dem Transistor 170 dient als zweite Gate-Elektrode (auch als Rückgate-Elektrode bezeichnet).
  • Der leitende Film 120b ist, wie in 3C dargestellt, mit dem leitenden Film 104, der als erste Gate-Elektrode dient, über Öffnungen 142a und 142b, die in den Isolierfilmen 106, 107, 114, 116 und 118 bereitgestellt werden, verbunden. Demzufolge wird dem leitenden Film 120b und dem leitenden Film 104 das gleiche Potential zugeführt.
  • Es sei angemerkt, dass, obwohl bei dieser Ausführungsform die Struktur beschrieben wird, bei der die Öffnungen 142a und 142b derart bereitgestellt sind, dass der leitende Film 120b und der leitende Film 104 miteinander verbunden sind, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise kann eine Struktur, bei der lediglich eine der Öffnungen 142a und 142b bereitgestellt ist, so dass der leitende Film 120b und der leitende Film 104 miteinander verbunden sind, oder eine Struktur zum Einsatz kommen, bei der die Öffnungen 142a und 142b nicht bereitgestellt sind und der leitende Film 120b und der leitende Film 104 nicht miteinander verbunden sind. Es sei angemerkt, dass in dem Fall, in dem der leitende Film 120b und der leitende Film 104 nicht miteinander verbunden sind, es möglich ist, unterschiedliche Potentiale an den leitenden Film 120b und den leitenden Film 104 anzulegen.
  • Wie in 6B dargestellt, ist der Oxidhalbleiterfilm 108 derart angeordnet, dass er sowohl dem leitenden Film 104, der als erste Gate-Elektrode dient, als auch dem leitenden Film 120b, der als zweite Gate-Elektrode dient, zugewandt ist und zwischen den zwei leitenden Filmen liegt, die als Gate-Elektroden dienen. Die Längen des leitenden Films 120b, der als zweite Gate-Elektrode dient, in der Kanallängsrichtung und der Kanalbreitenrichtung sind länger als diejenigen des Oxidhalbleiterfilms 108 in der Kanallängsrichtung und der Kanalbreitenrichtung. Der gesamte Oxidhalbleiterfilm 108 ist mit dem leitenden Film 120b bedeckt, wobei die Isolierfilme 114, 116 und 118 dazwischen positioniert sind. Da der leitende Film 120b, der als zweite Gate-Elektrode dient, über die Öffnungen 142a und 142b, die in den Isolierfilmen 106, 107, 114, 116 und 118 bereitgestellt sind, mit dem leitenden Film 104, der als erste Gate-Elektrode dient, verbunden ist, ist eine Seitenfläche des Oxidhalbleiterfilms 108 in der Kanalbreitenrichtung dem leitenden Film 120b zugewandt, der als zweite Gate-Elektrode dient, wobei die Isolierfilme 114, 116 und 118 dazwischen positioniert sind.
  • Mit anderen Worten: In der Kanalbreitenrichtung des Transistors 170 sind der leitende Film 104, der als Gate-Elektrode dient, und der leitende Film 120b, der als zweite Gate-Elektrode dient, über die Öffnungen miteinander verbunden, die in den Isolierfilmen 106 und 107, die als Gate-Isolierfilme dienen, und in den Isolierfilmen 114, 116 und 118 bereitgestellt sind, die als zweite Gate-Isolierfilme dienen; und der leitende Film 104 und der leitende Film 120b umschließen den Oxidhalbleiterfilm 108, wobei die Isolierfilme 106 und 107, die als Gate-Isolierfilme dienen, und die Isolierfilme 114, 116 und 118, die als zweite Gate-Isolierfilme dienen, dazwischen positioniert sind.
  • Bei einer solchen Struktur können elektrische Felder des leitenden Films 104, der als Gate-Elektrode dient, und des leitenden Films 120b, der als zweite Gate-Elektrode dient, den Oxidhalbleiterfilm 108, der in dem Transistor 170 enthalten ist, elektrisch umschließen. Eine Gerätestruktur eines Transistors, wie diejenige des Transistors 170, bei der elektrische Felder einer Gate-Elektrode und einer zweiten Gate-Elektrode einen Oxidhalbleiterfilm elektrisch umschließen, in dem ein Kanalbereich gebildet wird, kann als umschlossene Kanal-(surrounded channel (s-channel-, s-Kanal-)) Struktur bezeichnet werden.
  • Da der Transistor 170 die s-Kanal-Struktur aufweist, kann ein elektrisches Feld zum Induzieren eines Kanals durch den leitenden Film 104, der als Gate-Elektrode dient, effektiv an den Oxidhalbleiterfilm 108 angelegt werden; deshalb kann die Stromtreiberfähigkeit des Transistors 170 verbessert werden und es können Eigenschaften eines hohen Durchlassstroms erzielt werden. Da der Durchlassstrom erhöht werden kann, ist es möglich, die Größe des Transistors 170 zu verringern. Zudem kann die mechanische Festigkeit des Transistors 170 erhöht werden, da der Transistor 170 von dem leitenden Film 104, der als Gate-Elektrode dient, und dem leitenden Film 120b umgeben ist, der als zweite Gate-Elektrode dient.
  • Es sei angemerkt, dass die anderen Bestandteile des Transistors 170 gleich denjenigen des vorstehend beschriebenen Transistors 100 sind und ein Effekt, der ähnlich demjenigen des Transistors 100 ist, erhalten werden kann.
  • Die Strukturen der Transistoren dieser Ausführungsform können frei miteinander kombiniert werden. Beispielsweise kann der Transistor 100 in 1A bis 1C als Transistor in einem Pixel einer Anzeigevorrichtung verwendet werden, und der Transistor 170 in 3A bis 3C kann als Transistor in einem Gate-Treiber einer Anzeigevorrichtung verwendet werden.
  • <Verfahren 1 zum Herstellen der Halbleitervorrichtung>
  • Als Nächstes wird ein Verfahren zum Herstellen des Transistors 100, bei dem es sich um eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung handelt, im Folgenden anhand von 4A bis 4D, 5A bis 5D und 6A bis 6C ausführlich beschrieben. 4A bis 4D, 5A bis 5D und 6A bis 6C sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellen.
  • Es sei angemerkt, dass die Filme, die in dem Transistor 100 enthalten sind (d. h. der Isolierfilm, der Oxidhalbleiterfilm, der leitende Film und dergleichen), durch eines von einem Sputterverfahren, einem chemischen Gasphasenabscheidungs-(chemical vapor deposition, CVD-)Verfahren, einem Vakuum-Verdampfungsverfahren und einem Impulslaserabscheidungs-(pulsed laser deposition, PLD-)Verfahren ausgebildet werden können. Alternativ kann ein Beschichtungsverfahren oder ein Druckverfahren verwendet werden. Obwohl das Sputterverfahren und ein PECVD-Verfahren typische Beispiele für das Filmausbildungsverfahren sind, kann ein thermisches CVD-Verfahren verwendet werden. Als thermisches CVD-Verfahren kann beispielsweise ein MOCVD-Verfahren verwendet werden.
  • Die Abscheidung durch das thermische CVD-Verfahren kann derart ausgeführt werden, dass der Druck in einer Kammer auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt wird und dass ein Quellengas und ein Oxidator gleichzeitig der Kammer zugeführt werden und miteinander in der Umgebung des Substrats oder über dem Substrat reagieren. Daher wird kein Plasma beim Abscheiden erzeugt; somit weist das thermische CVD-Verfahren den folgenden Vorteil auf: Es werden keine Defekte auf Grund von Plasmaschäden verursacht.
  • Die Abscheidung durch ein ALD-Verfahren kann wie folgt ausgeführt werden:
    Der Druck in einer Kammer wird auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt, Quellengase für die Reaktion werden nacheinander in die Kammer eingeleitet, und dann wird die Abfolge der Gaseinleitung wiederholt. Beispielsweise werden der Kammer zwei oder mehr Arten von Quellengasen nacheinander zugeführt, indem die jeweiligen Umschaltventile (auch als Hochgeschwindigkeitsventile bezeichnet) umgeschaltet werden. Beispielsweise wird ein erstes Quellengas eingeleitet, ein Inertgas (z. B. Argon oder Stickstoff) oder dergleichen wird gleichzeitig mit oder nach dem Einleiten des ersten Gases eingeleitet, damit die Quellengase nicht vermischt werden, und dann wird ein zweites Quellengas eingeleitet. Es sei angemerkt, dass in dem Fall, in dem das erste Quellengas und das Inertgas gleichzeitig eingeleitet werden, das Inertgas als Trägergas dient und dass das Inertgas auch gleichzeitig mit dem zweiten Quellengas eingeleitet werden kann. Alternativ kann das erste Quellengas durch Vakuumabsaugung statt der Einleitung des Inertgases abgesaugt werden, und dann kann das zweite Quellengas eingeleitet werden. Das erste Quellengas wird an der Oberfläche des Substrats adsorbiert, um eine erste einzelne Atomlage auszubilden; dann wird das zweite Quellengas eingeleitet, um mit der ersten einzelnen Atomlage zu reagieren; als Ergebnis wird eine zweite einzelne Atomlage über der ersten einzelnen Atomlage angeordnet, so dass ein Dünnfilm ausgebildet wird.
  • Die Abfolge der Gaseinleitung wird mehrfach wiederholt, bis eine erforderliche Dicke erzielt wird, wodurch ein Dünnfilm mit hervorragender Stufenabdeckung ausgebildet werden kann. Die Dicke des Dünnfilms kann durch die Anzahl der Wiederholungen der Abfolge der Gaseinleitung reguliert werden, deshalb ermöglicht ein ALD-Verfahren, dass die Dicke präzise reguliert wird, und ist somit zum Herstellen eines sehr kleinen Transistors geeignet.
  • Als Erstes wird ein leitender Film über dem Substrat 102 ausgebildet und durch einen Lithographieprozess sowie einen Ätzprozess verarbeitet, wodurch der leitende Film 104, der als erste Gate-Elektrode dient, ausgebildet wird. Anschließend werden die Isolierfilme 106 und 107, die als erste Gate-Isolierfilme dienen, über dem leitenden Film 104 ausgebildet (siehe 4A).
  • Der leitende Film 104, der als Gate-Elektrode dient, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein Vakuumverdampfungsverfahren oder ein PLD-Verfahren ausgebildet werden. Alternativ kann ein Beschichtungsverfahren oder ein Druckverfahren verwendet werden. Obwohl es sich bei typischen Abscheidungsverfahren um ein Sputterverfahren und ein PECVD-Verfahren handelt, kann ein thermisches CVD-Verfahren, wie z. B. ein MOCVD-Verfahren oder ein ALD-Verfahren, die vorstehend beschrieben worden sind, verwendet werden.
  • Bei dieser Ausführungsform wird ein Glassubstrat für das Substrat 102 verwendet, und als leitender Film 104, der als erste Gate-Elektrode dient, wird ein 100 nm dicker Wolframfilm durch ein Sputterverfahren ausgebildet.
  • Die Isolierfilme 106 und 107, die als Gate-Isolierfilme dienen, können durch ein Sputterverfahren, ein PECVD-Verfahren, ein thermisches CVD-Verfahren, ein Vakuumverdampfungsverfahren, ein PLD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird ein 400 nm dicker Siliziumnitridfilm als der Isolierfilm 106 ausgebildet, und wird ein 50 nm dicker Siliziumoxynitridfilm als der Isolierfilm 107 durch ein PECVD-Verfahren ausgebildet.
  • Es sei angemerkt, dass der Isolierfilm 106 eine mehrschichtige Struktur aus Siliziumnitridfilmen aufweisen kann. Im Besonderen kann der Isolierfilm 106 eine dreischichtige Struktur aus einem ersten Siliziumnitridfilm, einem zweiten Siliziumnitridfilm und einem dritten Siliziumnitridfilm aufweisen. Es folgt ein Beispiel für die dreischichtige Struktur.
  • Beispielsweise kann der erste Siliziumnitridfilm unter den folgenden Bedingungen derart ausgebildet werden, dass er eine Dicke von 50 nm aufweist: es werden Silan mit einer Durchflussmenge von 200 sccm, Stickstoff mit einer Durchflussmenge von 2000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 100 sccm einer Reaktionskammer einer PECVD-Einrichtung als Quellengas zugeführt, der Druck in der Reaktionskammer wird auf 100 Pa eingestellt und die Leistung von 2000 W wird unter Verwendung einer 27,12 MHz-Hochfrequenzleistungsquelle zugeführt.
  • Der zweite Siliziumnitridfilm kann unter den folgenden Bedingungen derart ausgebildet werden, dass er eine Dicke von 300 nm aufweist: Silan mit einer Durchflussmenge von 200 sccm, Stickstoff mit einer Durchflussmenge von 2000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 2000 sccm werden der Reaktionskammer der PECVD-Einrichtung als Quellengas zugeführt, der Druck in der Reaktionskammer wird auf 100 Pa eingestellt und die Leistung von 2000 W wird unter Verwendung einer 27,12 MHz-Hochfrequenzleistungsquelle zugeführt.
  • Der dritte Siliziumnitridfilm kann unter den folgenden Bedingungen derart ausgebildet werden, dass er eine Dicke von 50 nm aufweist: Silan mit einer Durchflussmenge von 200 sccm und Stickstoff mit einer Durchflussmenge von 5000 sccm werden der Reaktionskammer der PECVD-Einrichtung als Quellengas zugeführt, der Druck in der Reaktionskammer wird auf 100 Pa eingestellt und die Leistung von 2000 W wird unter Verwendung einer 27,12 MHz-Hochfrequenzleistungsquelle zugeführt.
  • Es sei angemerkt, dass der erste Siliziumnitridfilm, der zweite Siliziumnitridfilm und der dritte Siliziumnitridfilm jeweils bei einer Substrattemperatur von 350°C oder niedriger ausgebildet werden können.
  • Wenn der Isolierfilm 106 beispielsweise die dreischichtige Struktur aus Siliziumnitridfilmen aufweist, können in dem Fall, in dem ein leitender Film, der Cu enthält, als leitender Film 104 verwendet wird, die folgenden Effekte erhalten werden.
  • Der erste Siliziumnitridfilm kann die Diffusion von Kupfer (Cu) aus dem leitenden Film 104 verhindern. Der zweite Siliziumnitridfilm weist eine Funktion zum Abgeben von Wasserstoff auf und kann die Spannungsfestigkeit des Isolierfilms, der als Gate-Isolierfilm dient, verbessern. Der dritte Siliziumnitridfilm gibt eine kleine Menge an Wasserstoff ab und kann die Diffusion von Wasserstoff, der von dem zweiten Siliziumnitridfilm abgegeben wird, verhindern.
  • Der Isolierfilm 107 ist vorzugsweise ein Isolierfilm, der Sauerstoff enthält, um die Eigenschaften einer Grenzfläche zu dem Oxidhalbleiterfilm 108 (insbesondere dem ersten Oxidhalbleiterfilm 108a) zu verbessern, der zu einem späteren Zeitpunkt ausgebildet wird.
  • Als Nächstes wird der erste Oxidhalbleiterfilm 108a über dem Isolierfilm 107 ausgebildet. Dann wird der zweite Oxidhalbleiterfilm 108b über dem ersten Oxidhalbleiterfilm 108a ausgebildet (siehe 4B).
  • Ein Verfahren zum Ausbilden des mehrschichtigen Oxidhalbleiterfilms dieser Ausführungsform ist wie folgt: Der erste Oxidhalbleiterfilm wird durch Sputtern unter Verwendung eines In-Ga-Zn-Metalloxidtargets (In:Ga:Zn = 3:1:2 (Atomverhältnis)) abgeschieden, und dann wird der zweite Oxidhalbleiterfilm sukzessive im Vakuum durch Sputtern unter Verwendung eines In-Ga-Zn-Metalloxidtargets (In:Ga:Zn = 1:1:1,2 (Atomverhältnis)) abgeschieden. Als Nächstes wird eine Maske durch einen Lithographieprozess über dem mehrschichtigen Oxidhalbleiterfilm ausgebildet, und der mehrschichtige Oxidhalbleiterfilm wird zu erforderlichen Bereichen verarbeitet, wodurch der inselförmige Oxidhalbleiterfilm 108 ausgebildet wird.
  • In dem Fall, in dem der Oxidhalbleiterfilm 108 durch ein Sputterverfahren ausgebildet wird, wird als Sputtergas in angemessener Weise ein Edelgas (typischerweise Argon), Sauerstoff oder ein Gasgemisch aus einem Edelgas und Sauerstoff verwendet. Im Falle der Verwendung des Gasgemisches aus einem Edelgas und Sauerstoff wird vorzugsweise der Anteil von Sauerstoff in Bezug auf ein Edelgas erhöht. Außerdem ist eine Erhöhung der Reinheit eines Sputtergases notwendig. Beispielsweise wird als Sauerstoffgas oder Argongas, das für ein Sputtergas verwendet wird, ein Gas verwendet, das derart hoch gereinigt worden ist, dass es einen Taupunkt von –40°C oder niedriger, bevorzugt –80°C oder niedriger, stärker bevorzugt –100°C oder niedriger und noch stärker bevorzugt –120°C oder niedriger aufweist, wodurch der Eintritt von Feuchtigkeit und dergleichen in den Oxidhalbleiterfilm 108 so weit wie möglich verringert werden kann.
  • In dem Fall, in dem der Oxidhalbleiterfilm 108 durch ein Sputterverfahren ausgebildet wird, wird eine Kammer einer Sputtereinrichtung vorzugsweise mittels einer Adsorptionsvakuumabsaugpumpe, wie z. B. einer Kryopumpe, in einen Hochvakuumzustand (auf etwa 5 × 10–7 Pa bis 1 × 10–4 Pa) versetzt, um Wasser oder dergleichen, das als Verunreinigung gegenüber dem Oxidhalbleiterfilm 108 dient, so weit wie möglich zu entfernen. Alternativ werden vorzugsweise eine Turbomolekularpumpe und eine Kältefalle kombiniert, um einen Rückfluss eines Gases, insbesondere eines Kohlenstoff oder Wasserstoff enthaltenden Gases, aus einer Abgasanlage in die Kammer zu verhindern.
  • Als Nächstes wird der als Source- und Drain-Elektrode dienende leitende Film 112 über dem Isolierfilm 107 und dem Oxidhalbleiterfilm 108a ausgebildet (siehe 4C).
  • Bei dieser Ausführungsform wird der leitende Film 112 ausgebildet, indem ein 400 nm dicker Aluminiumfilm durch ein Sputterverfahren über einem 50 nm dicken Wolframfilm angeordnet wird. Obwohl der leitende Film 112 dieser Ausführungsform eine zweischichtige Struktur aufweist, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann der leitende Film 112 eine dreischichtige Struktur aufweisen, bei der ein 400 nm dicker Aluminiumfilm über einem 50 nm dicken Wolframfilm angeordnet ist und ein 100 nm dicker Titanfilm über dem 400 nm dicken Aluminiumfilm angeordnet ist.
  • Als Nächstes werden Masken 140a und 140b in erforderlichen Bereichen über dem leitenden Film 112 ausgebildet (siehe 4D).
  • Um die Masken 140a und 140b dieser Ausführungsform auszubilden, wird ein photoempfindlicher Harzfilm aufgetragen und durch einen Lithographieprozess strukturiert.
  • Dann wird ein Ätzgas 138 auf den leitenden Film 112 sowie die Masken 140a und 140b geleitet, um den leitenden Film 112 und den zweiten Oxidhalbleiterfilm 108b zu verarbeiten (siehe 5A).
  • Bei dieser Ausführungsform wird eine Trockenätzeinrichtung verwendet, um den leitenden Film 112 und den zweiten Oxidhalbleiterfilm 108b zu verarbeiten. Es sei angemerkt, dass ein Verfahren zum Ausbilden des leitenden Films 112 nicht darauf beschränkt ist. Beispielsweise werden eine Nassätzeinrichtung und eine chemische Lösung für das Ätzgas 138 verwendet, um den leitenden Film 112 und den zweiten Oxidhalbleiterfilm 108b zu verarbeiten. Jedoch wird einer Nassätzeinrichtung eine Trockenätzeinrichtung vorgezogen, um den leitenden Film 112 und den zweiten Oxidhalbleiterfilm 108b zu verarbeiten, weil kleinere Mikrostrukturen ausgebildet werden können.
  • Dann werden die Masken 140a und 140b entfernt, und die leitenden Filme 112a und 112b, die als Source-Elektrode bzw. Drain-Elektrode dienen, werden über dem zweiten Oxidhalbleiterfilm 108b ausgebildet. Es wird der mehrschichtige Oxidhalbleiterfilm 108 aus dem ersten Oxidhalbleiterfilm 108a und dem zweiten Oxidhalbleiterfilm 108b erhalten (siehe 5B).
  • Eine chemische Lösung kann auf den zweiten Oxidhalbleiterfilm 108b und die leitenden Filme 112a und 112b aufgetragen werden, um die Oberfläche des zweiten Oxidhalbleiterfilms 108b auf der Rückkanalseite zu reinigen. Das Reinigen kann beispielsweise unter Verwendung einer chemischen Lösung, wie z. B. Phosphorsäure, ausgeführt werden. Das Reinigen unter Verwendung einer chemischen Lösung, wie z. B. einer Phosphorsäure, kann Verunreinigungen (z. B. Elemente, die in den leitenden Filmen 112a und 112b enthalten sind), die an der Oberfläche des zweiten Oxidhalbleiterfilms 108b haften, entfernen. Es sei angemerkt, dass das Reinigen nicht notwendigerweise ausgeführt werden muss, das heißt, dass das Reinigen unnötig sein kann.
  • Durch das Ausbilden und/oder das Reinigen der leitenden Filme 112a und 112b wird der zweite Bereich, dessen Dicke kleiner ist als diejenige des ersten Oxidhalbleiterfilms 108a, in dem zweiten Oxidhalbleiterfilm 108b ausgebildet.
  • Als Nächstes werden die Isolierfilme 114 und 116 über dem Oxidhalbleiterfilm 108 und den leitenden Filmen 112a und 112b ausgebildet (siehe 5C).
  • Es sei angemerkt, dass, nachdem der Isolierfilm 114 ausgebildet worden ist, der Isolierfilm 116 vorzugsweise sukzessive ausgebildet wird, ohne dabei der Luft ausgesetzt zu werden. Nachdem der Isolierfilm 114 ausgebildet worden ist, wird der Isolierfilm 116 sukzessive ausgebildet, ohne dabei der Luft ausgesetzt zu werden, indem die Durchflussrate eines Quellengases und/oder der Druck und/oder die Hochfrequenzleistung und/oder die Substrattemperatur reguliert werden/wird. Dadurch kann die Verunreinigungskonzentration, die auf die atmosphärische Komponente zurückzuführen ist, an der Grenzfläche zwischen dem Isolierfilm 114 und dem Isolierfilm 116 verringert werden, und Sauerstoff in den Isolierfilmen 114 und 116 kann zu dem Oxidhalbleiterfilm 108 wandern; demzufolge kann die Menge an Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108 verringert werden.
  • Als der Isolierfilm 114 kann beispielsweise ein Siliziumoxynitridfilm durch ein PECVD-Verfahren ausgebildet werden. In diesem Fall werden ein Silizium enthaltendes Abscheidungsgas und ein Oxidationsgas vorzugsweise als Quellengas verwendet. Typische Beispiele für das Silizium enthaltende Abscheidungsgas umfassen Silan, Disilan, Trisilan und Silanfluorid. Beispiele für das Oxidationsgas umfassen Distickstoffmonoxid und Stickstoffdioxid. Ein Isolierfilm, der Stickstoff enthält und eine kleine Anzahl von Defekten aufweist, kann als der Isolierfilm 114 durch ein PECVD-Verfahren unter den folgenden Bedingungen ausgebildet werden: Der Anteil des Oxidationsgases ist höher als das 20-Fache und geringer als das 100-Fache, bevorzugt höher als das oder gleich dem 40-Fachen und geringer als oder gleich dem 80-Fachen des Abscheidungsgases, und der Druck in einer Behandlungskammer ist niedriger als 100 Pa, bevorzugt niedriger als oder gleich 50 Pa.
  • Bei dieser Ausführungsform wird als der Isolierfilm 114 ein Siliziumoxynitridfilm durch ein PECVD-Verfahren unter den folgenden Bedingungen ausgebildet: Das Substrat 102 wird bei einer Temperatur von 220°C gehalten; Silan mit einer Durchflussmenge von 50 sccm und Distickstoffmonoxid mit einer Durchflussmenge von 2000 sccm werden als Quellengas verwendet, der Druck in der Behandlungskammer beträgt 20 Pa; und eine Hochfrequenzleistung von 100 W bei 13,56 MHz (1,6 × 10–2 W/cm2 als Leistungsdichte) wird parallelen Plattenelektroden (parallel-plate electrodes) zugeführt.
  • Als der Isolierfilm 116 wird ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm unter den folgenden Bedingungen ausgebildet: Das Substrat, das in einer auf Vakuum evakuierten Behandlungskammer der PECVD-Einrichtung platziert ist, wird bei einer Temperatur von höher als oder gleich 180°C und niedriger als oder gleich 350°C gehalten; der Druck ist beim Einleiten eines Quellengases in die Behandlungskammer höher als oder gleich 100 Pa und niedriger als oder gleich 200 Pa; und eine Hochfrequenzleistung von höher als oder gleich 0,17 W/cm2 und geringer als oder gleich 0,5 W/cm2, bevorzugt höher als oder gleich 0,25 W/cm2 und geringer als oder gleich 0,35 W/cm2 wird einer Elektrode, die in der Behandlungskammer bereitgestellt ist, zugeführt.
  • Für die Abscheidungsbedingungen des Isolierfilms 116 gilt: Die Hochfrequenzleistung, die die vorstehende Leistungsdichte aufweist, wird einer Reaktionskammer, die den vorstehenden Druck aufweist, zugeführt, wodurch die Spaltungseffizienz des Quellengases im Plasma erhöht wird, Sauerstoffradikale vermehrt werden und die Oxidation des Quellengases gefördert wird; deshalb wird der Sauerstoffgehalt in dem Isolierfilm 116 höher als derjenige in der stöchiometrischen Zusammensetzung. Jedoch ist in dem Film, der bei einer Substrattemperatur, die sich im vorstehenden Temperaturbereich befindet, ausgebildet wird, die Bindung zwischen Silizium und Sauerstoff schwach, und durch eine Wärmebehandlung wird ein Teil des Sauerstoffs in dem Film in einem späteren Schritt abgegeben. Deshalb ist es möglich, einen Oxidisolierfilm auszubilden, der Sauerstoff bei einem höheren Anteil als die stöchiometrische Zusammensetzung enthält und von dem ein Teil des Sauerstoffs bei Erwärmung abgegeben wird.
  • Der Schritt zum Ausbilden des Isolierfilms 116 wird unter Verwendung einer PECVD-Einrichtung bei einer Temperatur von höher als oder gleich 180°C und niedriger als oder gleich 350°C ausgeführt, und eine Temperatur in einem Schritt zum Ausbilden des Isolierfilms 116 ist vorzugsweise am höchsten in dem Herstellungsschritt des Transistors 100. Beispielsweise ermöglicht es das Ausbilden des Isolierfilms 116 bei 350°C, dass der Transistor 100 direkt auf einem flexiblen Substrat oder dergleichen ausgebildet wird.
  • Es sei angemerkt, dass bei dem Schritt zum Ausbilden des Isolierfilms 116 der Isolierfilm 114 als Schutzfilm des Oxidhalbleiterfilms 108 dient. Folglich kann der Isolierfilm 116 unter Verwendung der Hochfrequenzleistung mit einer hohen Leistungsdichte ausgebildet werden, während Schäden an dem Oxidhalbleiterfilm 108 verringert werden.
  • Es sei angemerkt, dass bei den Abscheidungsbedingungen des Isolierfilms 116 die Menge an Defekten in dem Isolierfilm 116 verringert werden kann, wenn die Durchflussrate des Silizium enthaltenden Abscheidungsgases im Verhältnis zu dem Oxidationsgas erhöht wird. Typischerweise ist es möglich, einen Oxidisolierfilm auszubilden, bei dem die Menge an Defekten klein ist; das heißt, dass bei einer ESR-Messung die Spindichte eines Signals, das bei g = 2,001 erscheint und aus einer offenen Bindung aus Silizium stammt, geringer als 6 × 1017 Spins/cm3, bevorzugt geringer als oder gleich 3 × 1017 Spins/cm3, stärker bevorzugt geringer als oder gleich 1,5 × 1017 Spins/cm3 ist. Als Ergebnis kann die Zuverlässigkeit des Transistors verbessert werden.
  • Eine Wärmebehandlung kann ausgeführt werden, nachdem die Isolierfilme 114 und 116 ausgebildet worden sind. Die Wärmebehandlung kann Stickstoffoxid, das in den Isolierfilmen 114 und 116 enthalten ist, verringern. Durch die Wärmebehandlung kann ein Teil des Sauerstoffs, der in den Isolierfilmen 114 und 116 enthalten ist, zu dem Oxidhalbleiterfilm 108 wandern, so dass die Menge an Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108 verringert werden kann.
  • Die Temperatur der Wärmebehandlung an den Isolierfilmen 114 und 116 ist typischerweise höher als oder gleich 150°C und niedriger als oder gleich 350°C. Die Wärmebehandlung kann in einer Atmosphäre aus Stickstoff, Sauerstoff, ultratrockener Luft (Luft mit dem Wassergehalt von 20 ppm oder weniger, bevorzugt 1 ppm oder weniger, stärker bevorzugt 10 ppb oder weniger) oder einem Edelgas (z. B. Argon oder Helium) ausgeführt werden. Es sei angemerkt, dass für die Wärmebehandlung ein Elektroofen, eine RTA-Einrichtung oder dergleichen verwendet werden kann, bei denen vorzugsweise weder Wasserstoff noch Wasser und dergleichen in dem Stickstoff, dem Sauerstoff, der ultratrockenen Luft oder dem Edelgas enthalten sind.
  • Die Wärmebehandlung wird bei dieser Ausführungsform eine Stunde lang bei 350°C in einer Stickstoffatmosphäre ausgeführt. Es sei angemerkt, dass unter Temperaturen in dem Ausbildungsprozess des Transistors 100 die Temperatur beim Ausbildungsschritt des Isolierfilms 116 am höchsten ist und eine Wärmebehandlung bei Temperaturen, die der Temperatur zum Ausbilden des Isolierfilms 116 gleichen, bei anderen Schritten ausgeführt werden kann.
  • Als Nächstes wird ein leitender Oxidfilm 131 über dem Isolierfilm 116 ausgebildet (siehe 5D).
  • Der leitende Oxidfilm 131 enthält Sauerstoff und Metall (Indium und/oder Zink und/oder Titan und und/oder Aluminium und/oder Wolfram und/oder Tantal und/oder Molybdän).
  • Der leitende Oxidfilm 131 kann beispielsweise unter Verwendung eines Tantaloxynitridfilms, eines Titanoxidfilms, eines Indiumzinnoxid-(nachstehend auch als ITO-(indium tin oxide-)bezeichnet) Films, eines Aluminiumoxidfilms oder eines Oxidhalbleiterfilms (z. B. eines IGZO-Films mit einem Atomverhältnis von In:Ga:Zn = 1:4:5) ausgebildet werden. Der leitende Oxidfilm 131 kann beispielsweise durch ein Sputterverfahren ausgebildet werden. Die Dicke des leitenden Oxidfilms 131 ist vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 20 nm, oder größer als oder gleich 2 nm und kleiner als oder gleich 10 nm sein. Bei dieser Ausführungsform wird für den leitenden Oxidfilm 131 ein 5 nm dickes Indiumzinnoxid, das mit Siliziumoxid dotiert ist (nachstehend als ITSO bezeichnet), verwendet.
  • Als Nächstes wird der Sauerstoff 139 den Isolierfilmen 114 und 116 und dem Oxidhalbleiterfilm 108 über den leitenden Oxidfilm 131 zugegeben (siehe 6A).
  • Als Verfahren zum Zugeben des Sauerstoffs 139 zu den Isolierfilmen 114 und 116 und dem Oxidhalbleiterfilm 108 über den leitenden Oxidfilm 131 wird ein Ionendotierungsverfahren, ein Ionenimplantationsverfahren, eine Plasmabehandlung oder dergleichen angegeben. Durch das Anlegen einer Vorspannung an die Substratseite beim Zugeben des Sauerstoffs 139 kann der Sauerstoff 139 effektiv den Isolierfilmen 114 und 116 und dem Oxidhalbleiterfilm 108 zugegeben werden. Bezüglich der Vorspannung kann beispielsweise die Energiedichte höher als oder gleich 1 W/cm2 und geringer als oder gleich 5 W/cm2 sein. Wenn der leitende Oxidfilm 131 über dem Isolierfilm 116 bereitgestellt wird und dann Sauerstoffzugegeben wird, dient der leitende Oxidfilm 131 als Schutzfilm zum Verhindern der Abgabe von Sauerstoff aus dem Isolierfilm 116. Demzufolge kann den Isolierfilmen 114 und 116 und dem Oxidhalbleiterfilm 108 eine größere Menge an Sauerstoff zugegeben werden.
  • Der leitende Oxidfilm 131 wird unter Verwendung eines Ätzmittels 142 entfernt (siehe 6B).
  • Beispielsweise kann ein Trockenätzen, ein Nassätzen oder eine Kombination von ihnen verwendet werden, um den leitenden Oxidfilm 131 zu entfernen. Es sei angemerkt, dass das Ätzmittel 142 im Falle des Trockenätzens ein Ätzgas ist und im Falle des Nassätzens eine chemische Lösung ist. Bei dieser Ausführungsform wird zum Entfernen des leitenden Oxidfilms 131 ein Nassätzen verwendet.
  • Als Nächstes wird der Isolierfilm 118 über dem Isolierfilm 116 ausgebildet (siehe 6C).
  • Es sei angemerkt, dass eine Wärmebehandlung vor oder nach dem Ausbilden des Isolierfilms 118 ausgeführt werden kann, so dass der in den Isolierfilmen 114 und 116 enthaltene Sauerstoffüberschuss in den Oxidhalbleiterfilm 108 diffundieren kann, um eine Sauerstofffehlstelle in dem Oxidhalbleiterfilm 108 zu füllen. Alternativ kann der Isolierfilm 118 durch Erwärmung abgeschieden werden, so dass in den Isolierfilmen 114 und 116 enthaltener Sauerstoffüberschuss in den Oxidhalbleiterfilm 108 diffundieren kann, um eine Sauerstofffehlstelle in dem Oxidhalbleiterfilm 108 zu füllen.
  • Im Falle der Verwendung eines PECVD-Verfahrens wird die Substrattemperatur vorzugsweise auf höher als oder gleich 180°C und niedriger als oder gleich 350°C eingestellt, weil ein dichter Isolierfilm 118 ausgebildet werden kann.
  • In dem Fall, in dem beispielsweise ein Siliziumnitridfilm durch ein PECVD-Verfahren als der Isolierfilm 118 ausgebildet wird, werden vorzugsweise ein Abscheidungsgas, das Silizium enthält, Stickstoff und Ammoniak als Quellengas verwendet. Es wird eine kleine Menge an Ammoniak im Vergleich zu der Menge an Stickstoff verwendet, wodurch Ammoniak im Plasma dissoziiert wird und aktivierte Spezies erzeugt werden. Die aktivierten Spezies brechen eine Bindung zwischen Silizium und Wasserstoff, die in einem Silizium enthaltendes Abscheidungsgas enthalten sind, sowie eine Dreifachbindung zwischen Stickstoffmolekülen. Das hat zur Folge, dass ein dichter Siliziumnitridfilm ausgebildet werden kann, der geringe Defekte aufweist, in dem Bindungen zwischen Silizium und Stickstoff gefördert werden und Bindungen zwischen Silizium und Wasserstoff gering sind. Andererseits werden dann, wenn die Menge an Ammoniak im Vergleich zu der Menge an Stickstoff groß ist, die Spaltung eines Abscheidungsgases, das Silizium enthält, und die Spaltung von Stickstoff nicht gefördert, so dass ein undichter bzw. grober Siliziumnitridfilm ausgebildet wird, in dem Bindungen zwischen Silizium und Wasserstoff verbleiben und sich Defekte vermehren. Demzufolge wird in dem Quellengas das Verhältnis einer Durchflussrate von Stickstoff zu Ammoniak auf größer als oder gleich 5 und kleiner als oder gleich 50, bevorzugt größer als oder gleich 10 und kleiner als oder gleich 50 eingestellt.
  • Bei dieser Ausführungsform wird ein 50 nm dicker Siliziumnitridfilm unter Verwendung einer PECVD-Einrichtung als der Isolierfilm 118 ausgebildet, wobei Silan, Stickstoff und Ammoniak als Quellengas verwendet werden. Die Durchflussrate von Silan ist 50 sccm, die Durchflussrate von Stickstoff ist 5000 sccm und die Durchflussrate von Ammoniak ist 100 sccm. Der Druck in der Behandlungskammer beträgt 100 Pa, die Substrattemperatur ist 350°C, und eine Hochfrequenzleistung von 1000 W wird unter Verwendung einer 27,12 MHz-Hochfrequenzleistungsquelle parallelen Plattenelektroden zugeführt. Es sei angemerkt, dass es sich bei der PECVD-Einrichtung um eine Parallelplatten-PECVD-Einrichtung handelt, bei der die Elektrodenfläche 6000 cm2 beträgt und bei der die Leistung pro Flächeneinheit (Leistungsdichte), in die die zugeführte Leistung umgerechnet wird, 1,7 × 10–1 Wcm2 beträgt.
  • Durch den vorstehenden Prozess kann der Transistor 100 in 1A bis 1C hergestellt werden.
  • <Verfahren 2 zum Herstellen der Halbleitervorrichtung>
  • Als Nächstes wird ein Verfahren zum Herstellen des Transistors 170, bei dem es sich um eine Ausführungsform der vorliegenden Erfindung handelt, nachstehend anhand von 7A bis 7H ausführlich beschrieben. 7A bis 7H sind Querschnittsansichten, die das Herstellungsverfahren der Halbleitervorrichtung darstellen. 7A, 7C, 7E und 7G sind Querschnittsansichten in der Kanallängsrichtung des Transistors 170. 7B, 7D, 7F und 7H sind Querschnittsansichten in der Kanalbreitenrichtung des Transistors 170.
  • Zuerst werden der leitende Film 104, die Isolierfilme 106 und 107, der Oxidhalbleiterfilm 108, die leitenden Filme 112a und 112b und die Isolierfilme 114, 116 und 118 durch Schritte über dem Substrat 102 ausgebildet (siehe 7A und 7B), die ähnlich den Schritten in dem Herstellungsverfahren des Transistors 100 sind (die Schritte in 4A bis 4D, 5A bis 5D und 6A bis 6C).
  • Als Nächstes wird eine Maske durch einen Lithographieprozess über dem Isolierfilm 118 ausgebildet, und die Öffnung 142c wird in einem erforderlichen Bereich der Isolierfilme 114, 116 und 118 ausgebildet. Außerdem wird eine Maske durch einen Lithographieprozess über dem Isolierfilm 118 ausgebildet, und die Öffnungen 142a und 142b werden in erforderlichen Bereichen der Isolierfilme 106, 107, 114, 116 und 118 ausgebildet. Es sei angemerkt, dass sich die Öffnung 142c bis zum leitenden Film 112b erstreckt. Die Öffnungen 142a und 142b erstrecken sich bis zum leitenden Film 104 (siehe 7C und 7D).
  • Es sei angemerkt, dass die Öffnungen 142a und 142b und die Öffnung 142c entweder bei dem gleichen Schritt oder bei unterschiedlichen Schritten ausgebildet werden können. In dem Fall, in dem die Öffnungen 142a und 142b und die Öffnung 142c in dem gleichen Schritt ausgebildet werden, kann beispielsweise eine Grautonmaske oder eine Halbtonmaske verwendet werden. Außerdem können die Öffnungen 142a und 142b bei einigen Schritten ausgebildet werden. Beispielsweise werden die Isolierfilme 106 und 107 verarbeitet, und dann werden die Isolierfilme 114, 116 und 118 verarbeitet.
  • Als Nächstes wird ein leitender Film 120 über dem Isolierfilm 118 derart ausgebildet, dass er die Öffnungen 142a, 142b und 142c bedeckt (siehe 7E und 7F).
  • Beispielsweise kann ein Material, das eines von Indium (In), Zink (Zn) und Zinn (Sn) enthält, für den leitenden Film 120 verwendet werden. Für den leitenden Film 120 kann insbesondere ein lichtdurchlässiges leitendes Material, wie z. B. Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinnoxid (indium tin Oxide, ITO), Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugegeben worden ist (ITSO), verwendet werden. Der leitende Film 120 kann beispielsweise durch ein Sputterverfahren ausgebildet werden. Bei dieser Ausführungsform wird ein 110 nm dicker ITSO-Film durch ein Sputterverfahren ausgebildet.
  • Als Nächstes wird eine Maske durch einen Lithographieprozess über dem leitenden Film 120 ausgebildet, und der leitende Film 112 wird in eine erforderliche Form verarbeitet, um die leitenden Filme 120a und 120b auszubilden (siehe 7G und 7H).
  • Ein Verfahren zum Ausbilden der leitenden Filme 120a und 120b ist beispielsweise ein Trockenätzverfahren, ein Nassätzverfahren oder eine Kombination aus einem Trockenätzverfahren und einem Nassätzverfahren. Ein Nassätzverfahren wird bei dieser Ausführungsform verwendet, um den leitenden Film 120 zu den leitenden Filmen 120a und 120b zu verarbeiten.
  • Durch den vorstehenden Prozess kann der Transistor 170, dargestellt in 3A bis 3C, hergestellt werden.
  • Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird die Struktur eines Oxidhalbleiters ausführlich beschrieben, der in einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist.
  • <Struktur des Oxidhalbleiters>
  • Ein Oxidhalbleiter wird in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter eingeteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline Oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nc-OS), einen amorphähnlichen Oxidhalbleiter (a-like OS) und einen amorphen Oxidhalbleiter.
  • Von einer anderen Perspektive aus gesehen, wird ein Oxidhalbleiter in einen amorphen Oxidhalbleiter und in einen kristallinen Oxidhalbleiter eingeteilt. Beispiele für einen kristallinen Oxidhalbleiter umfassen einen einkristallinen Oxidhalbleiter, einen CAAC-OS, einen polykristallinen Oxidhalbleiter und einen nc-OS.
  • Es ist bekannt, dass eine amorphe Struktur im Allgemeinen wie folgt definiert ist: Sie ist metastabil und nicht fixiert, isotrop und weist keine ungleichmäßige Struktur auf. Mit anderen Worten: Eine amorphe Struktur weist einen flexiblen Bindungswinkel und eine Nahordnung jedoch keine Fernordnung auf.
  • Das heißt, dass man einen grundsätzlichen stabilen Oxidhalbleiter nicht als vollständig amorphen Oxidhalbleiter ansehen kann. Außerdem kann man einen Oxidhalbleiter, der nicht isotrop ist (z. B. einen Oxidhalbleiter, der in einem mikroskopischen Bereich eine regelmäßige Struktur aufweist) nicht als vollständig amorphen Oxidhalbleiter ansehen. Es sei angemerkt, dass ein a-ähnlicher OS, obwohl er eine regelmäßige Struktur in einem mikroskopischen Bereich aufweist, gleichzeitig einen Hohlraum (void) enthält und eine instabile Struktur aufweist. Aus diesem Grund weist ein a-ähnlicher OS physikalische Eigenschaften auf, die denjenigen eines amorphen Oxidhalbleiters ähnlich sind.
  • <CAAC-OS>
  • Als Erstes wird ein CAAC-OS beschrieben.
  • Der CAAC-OS ist einer der Oxidhalbleiter, die eine Vielzahl von Kristallteilen (auch als Pellets bezeichnet) mit Ausrichtung bezüglich der c-Achse aufweisen.
  • In einem kombinierten Analysebild (auch als hochauflösendes TEM-Bild bezeichnet) aus einem Hellfeldbild und einem Beugungsbild eines CAAC-OS, das mit einem Transmissionselektronenmikroskop (TEM) aufgenommen wird, kann eine Vielzahl von Pellets beobachtet werden. Im hochauflösenden TEM-Bild wird jedoch eine Grenze zwischen Pellets, das heißt eine Korngrenze, nicht eindeutig beobachtet. Folglich ist es weniger wahrscheinlich, dass in dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund der Korngrenze auftritt.
  • Ein CAAC-OS, der mit einem TEM beobachtet wird, wird nachstehend beschrieben. 34A zeigt ein hochauflösendes TEM-Bild eines Querschnitts des CAAC-OS, der in einer Richtung betrachtet wird, die im Wesentlichen parallel zur Probenoberfläche ist. Das hochauflösende TEM-Bild wird mittels einer Funktion zur Korrektur der sphärischen Aberration erhalten. Das hochauflösende TEM-Bild, das mittels einer Korrekturfunktion der sphärischen Aberration erhalten wird, wird insbesondere als Cs-korrigiertes hochauflösendes TEM-Bild bezeichnet. Das Cs-korrigierte hochauflösende TEM-Bild kann beispielsweise mit einem analytischen Elektronenmikroskop mit atomarer Auflösung (atomic resolution analytical electron microscope) JEM-ARM200F, hergestellt von JEOL Ltd., aufgenommen werden.
  • 34B ist ein vergrößertes Cs-korrigiertes hochauflösendes TEM-Bild eines Bereichs (1) in 34A. 34B zeigt, dass Metallatome in einem Pellet in geschichteter Weise angeordnet sind. Jede Metallatomlage weist eine Konfiguration auf, die eine Unebenheit einer Oberfläche, über der ein CAAC-OS-Film ausgebildet ist (die Oberfläche wird nachstehend als Ausbildungsoberfläche bezeichnet), oder einer Oberseite des CAAC-OS-Films widerspiegelt, und jede Metallatomlage ist parallel zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS-Film angeordnet.
  • Der CAAC-OS weist, wie in 34B gezeigt, eine charakteristische Atomanordnung auf. Die charakteristische Atomanordnung wird durch eine Hilfslinie in 34C dargestellt. 34B und 34C belegen, dass die Größe eines Pellets größer als oder gleich 1 nm oder größer als oder gleich 3 nm beträgt und dass die Größe eines Raums, der durch die sich neigenden Pellets erzeugt wird, ungefähr 0,8 nm beträgt. Deshalb kann das Pellet auch als Nanokristall (nanocrystal, nc) bezeichnet werden. Des Weiteren kann der CAAC-OS auch als Oxidhalbleiter, der Nanokristalle mit Ausrichtung bezüglich der c-Achse (c-axis aligned nanocrystal, CANC) enthält, bezeichnet werden.
  • Den Cs-korrigierten hochauflösenden TEM-Bildern zufolge wird hier die schematische Anordnung von Pellets 5100 eines CAAC-OS über einem Substrat 5120 als solche Struktur dargestellt, bei der Ziegel oder Blöcke übereinander angeordnet sind (siehe 34D). Der Teil, in dem sich, wie in 34C beobachtet, die Pellets neigen, entspricht einem Bereich 5161, der in 34D gezeigt wird.
  • 35A zeigt ein Cs-korrigiertes hochauflösendes TEM-Bild einer Ebene des CAAC-OS, der in einer Richtung betrachtet wird, die im Wesentlichen senkrecht zur Probenoberfläche ist. 35B, 35C und 35D sind vergrößerte Cs-korrigierte hochauflösende TEM-Bilder der jeweiligen Bereiche (1), (2) und (3) in 35A. 35B, 35C und 35D deuten darauf hin, dass Metallatome in einer dreieckigen, viereckigen oder sechseckigen Konfiguration in einem Pellet angeordnet sind. Zwischen verschiedenen Pellets gibt es jedoch keine Regelmäßigkeit der Anordnung der Metallatome.
  • Als Nächstes wird ein CAAC-OS beschrieben, der durch Röntgenbeugung (X-ray diffraction, XRD) analysiert wird. Wenn beispielsweise die Struktur eines CAAC-OS, der einen InGaZnO4-Kristall enthält, durch ein Out-of-Plane-Verfahren bzw. Außer-der-Ebene-Verfahren (out-of-plane method) analysiert wird, erscheint ein Peak bei einem Beugungswinkel (2θ) von ungefähr 31°, wie in 36A gezeigt. Dieser Peak stammt aus der (009)-Ebene des InGaZnO4-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung, die im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS ist, ausgerichtet sind.
  • Es sei angemerkt, dass bei der Strukturanalyse des CAAC-OS durch ein Out-of-Plane-Verfahren, neben dem Peak bei 20 von ungefähr 31° ein weiterer Peak erscheinen kann, wenn 20 bei ungefähr 36° liegt. Der Peak bei 20 von ungefähr 36° deutet darauf hin, dass ein Kristall ohne Ausrichtung bezüglich der c-Achse in einem Teil des CAAC-OS enthalten ist. Es wird bevorzugt, dass in dem durch ein Out-of-Plane-Verfahren analysierten CAAC-OS ein Peak erscheint, wenn 2θ bei ungefähr 31° liegt, jedoch kein Peak erscheint, wenn 2θ bei ungefähr 36° liegt.
  • Andererseits erscheint bei einer Strukturanalyse des CAAC-OS durch ein In-Plane-Verfahren bzw. In-der-Ebene-Verfahren (in-plane method), bei dem ein Röntgenstrahl auf eine Probe in einer Richtung einfällt, die im Wesentlichen senkrecht zur c-Achse ist, ein Peak, wenn 2θ bei ungefähr 56° liegt. Dieser Peak ist auf die (110)-Ebene des InGaZnO4-Kristalls zurückzuführen. Im Falle des CAAC-OS wird, wie in
  • 36B gezeigt, kein eindeutiger Peak beobachtet, wenn eine Analyse (ϕ-Scan) ausgeführt wird, wobei 2θ auf ungefähr 56° festgelegt wird und die Probe um einen Normalenvektor der Probenoberfläche als Achse (ϕ-Achse) gedreht wird. Im Gegensatz dazu werden im Falle eines einkristallinen InGaZnO4-Oxidhalbleiters, wie in 36C gezeigt, sechs Peaks, die aus den der (110)-Ebene entsprechenden Kristallebenen stammen, beobachtet, wenn ein ϕ-Scan ausgeführt wird, wobei 2θ auf ungefähr 56° festgelegt wird. Dementsprechend zeigt die Strukturanalyse mit XRD, dass die Richtungen der a-Achsen und b-Achsen in dem CAAC-OS unregelmäßig ausgerichtet sind.
  • Als Nächstes wird ein CAAC-OS beschrieben, der durch Elektronenbeugung analysiert wird. Wenn beispielsweise ein Elektronenstrahl mit einem Probendurchmesser von 300 nm in einer Richtung, die parallel zur Probenoberfläche ist, auf einen CAAC-OS mit einem InGaZnO4-Kristall einfällt, kann ein in 37A gezeigtes Beugungsbild (auch als Feinbereichs-(selected-area)Transmissionselektronenbeugungsbild bezeichnet) erhalten werden. Dieses Beugungsbild weist Punkte auf, die aus der (009)-Ebene eines InGaZnO4-Kristalls stammen. Daher deutet die Elektronenbeugung auch darauf hin, dass Pellets, die in dem CAAC-OS enthalten sind, eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung ausgerichtet sind, die im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS ist. Derweil zeigt 37B ein Beugungsbild, das erhalten wird, indem ein Elektronenstrahl mit einem Probendurchmesser von 300 nm in einer Richtung, die senkrecht zur Probenoberfläche ist, auf dieselbe Probe einfällt. Wie in 37B gezeigt, wird ein ringförmiges Beugungsbild beobachtet. Daher deutet die Elektronenbeugung auch darauf hin, dass die a-Achsen und b-Achsen der Pellets, die in dem CAAC-OS enthalten sind, keine regelmäßige Ausrichtung aufweisen. Es wird davon ausgegangen, dass der erste Ring in 37B aus der (010)-Ebene, der (100)-Ebene und dergleichen des InGaZnO4-Kristalls stammt. Es wird davon ausgegangen, dass der zweite Ring in 37B aus der (110)-Ebene und dergleichen stammt.
  • Wie vorstehend beschrieben, handelt es sich bei dem CAAC-OS um einen Oxidhalbleiter mit hoher Kristallinität. Der Eintritt von Verunreinigungen, die Bildung von Defekten oder dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS nur eine geringe Anzahl an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist.
  • Es sei angemerkt, dass die Verunreinigung ein Element bezeichnet, das sich von den Hauptbestandteilen des Oxidhalbleiters unterscheidet, wie z. B. Wasserstoff, Kohlenstoff, Silizium oder ein Übergangsmetallelement. Beispielsweise extrahiert ein Element (insbesondere Silizium oder dergleichen), das eine höhere Bindungsstärke an Sauerstoff aufweist als ein in einem Oxidhalbleiter enthaltenes Metallelement, Sauerstoff aus dem Oxidhalbleiter, was eine Unordnung der Atomanordnung und eine verringerte Kristallinität des Oxidhalbleiters zur Folge hat. Ein Schwermetall, wie z. B. Eisen oder Nickel, Argon, Kohlenstoffdioxid oder dergleichen, weist einen großen Atomradius (oder molekularen Radius) auf und stört daher die Atomanordnung des Oxidhalbleiters und verringert die Kristallinität.
  • Die Eigenschaften eines Oxidhalbleiters, der Verunreinigungen oder Defekte aufweist, könnten durch Licht, Hitze oder dergleichen verändert werden. Verunreinigungen, die in dem Oxidhalbleiter enthalten sind, könnten beispielsweise als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen dienen. Darüber hinaus dienen Sauerstofffehlstellen in dem Oxidhalbleiter als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen, wenn Wasserstoff darin eingefangen wird.
  • Es handelt sich bei dem CAAC-OS, der nur eine kleine Menge an Verunreinigungen und Sauerstofffehlstellen aufweist, um einen Oxidhalbleiter mit einer geringen Ladungsträgerdichte. Ein solcher Oxidhalbleiter wird als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet. Ein CAAC-OS weist eine geringe Verunreinigungskonzentration und eine geringe Dichte der Defektzustände auf. Deshalb kann der CAAC-OS als Oxidhalbleiter mit stabilen Eigenschaften bezeichnet werden.
  • <nc-OS>
  • Als Nächstes wird ein nc-OS beschrieben.
  • In einem hochauflösenden TEM-Bild weist ein nc-OS einen Bereich, in dem ein Kristallteil beobachtet wird, und einen Bereich auf, in dem ein Kristallteil nicht eindeutig beobachtet wird. In den meisten Fällen ist die Größe eines Kristallteils, der in dem nc-OS enthalten ist, größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, oder größer als oder gleich 1 nm. Es sei angemerkt, dass ein Oxidhalbleiter mit einem Kristallteil, dessen Größe größer als 10 nm und kleiner als oder gleich 100 nm ist, mitunter als mikrokristalliner Oxidhalbleiter bezeichnet wird. In einem hochauflösenden TEM-Bild des nc-OS wird beispielsweise in einigen Fällen eine Korngrenze nicht eindeutig beobachtet. Es sei angemerkt, dass die Möglichkeit besteht, dass der Ursprung des Nanokristalls demjenigen eines Pellets in einem CAAC-OS gleicht. Ein Kristallteil des nc-OS kann deshalb in der nachfolgenden Beschreibung als Pellet bezeichnet werden.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, im Besonderen ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen verschiedenen Pellets in dem nc-OS. Demzufolge wird die Ausrichtung des gesamten Films nicht beobachtet. Deshalb kann man den nc-OS in Abhängigkeit von einem Analyseverfahren nicht von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter unterscheiden. Wenn beispielsweise der nc-OS durch ein Out-of-Plane-Verfahren unter Verwendung eines Röntgenstrahls mit einem Durchmesser analysiert wird, der größer ist als die Größe eines Pellets, erscheint kein Peak, der eine Kristallebene zeigt. Außerdem wird ein einem Halo-Muster (halo pattern) ähnliches Beugungsbild beobachtet, wenn der nc-OS einer Elektronenbeugung mittels eines Elektronenstrahls mit einem Probendurchmesser (z. B. 50 nm oder größer), der größer ist als die Größe eines Pellets, unterzogen wird. Derweil erscheinen Punkte in einem Nanostrahl-Elektronenbeugungsbild (nanobeam electron diffraction pattern) des nc-OS, wenn ein Elektronenstrahl mit einem Probendurchmesser, der nahe der oder kleiner als die Größe eines Pellets ist, zur Anwendung kommt. Außerdem werden in einem Nanostrahl-Elektronenbeugungsbild des nc-OS in einigen Fällen helle Bereiche in Kreisform (Ringform) gezeigt. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS wird in einigen Fällen auch eine Vielzahl von Punkten in einem ringförmigen Bereich gezeigt.
  • Da es, wie zuvor beschrieben, keine Regelmäßigkeit der Kristallausrichtung zwischen den Pellets (Nanokristallen) gibt, kann der nc-OS auch als Oxidhalbleiter, der zufällig ausgerichtete Nanokristalle (random aligned nanocrystals, RANC) enthält, oder als Oxidhalbleiter, der nicht ausgerichtete Nanokristalle (non-aligned nanocrystals, NANC) enthält, bezeichnet werden.
  • Der nc-OS ist ein Oxidhalbleiter, der im Vergleich zu einem amorphen Oxidhalbleiter eine hohe Regelmäßigkeit aufweist. Deshalb ist es wahrscheinlich, dass der nc-OS eine geringere Dichte der Defektzustände aufweist als ein a-ähnlicher OS und ein amorpher Oxidhalbleiter. Es sei angemerkt, dass es keine Regelmäßigkeit der Kristallausrichtung zwischen verschiedenen Pellets in dem nc-OS gibt. Daher weist der nc-OS eine höhere Dichte der Defektzustände auf als der CAAC-OS.
  • <a-ähnlicher OS>
  • Ein a-ähnlicher OS weist eine Struktur auf, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt.
  • In einem hochauflösenden TEM-Bild des a-ähnlichen OS kann ein Hohlraum beobachtet werden. Darüber hinaus gibt es in dem hochauflösenden TEM-Bild einen Bereich, in dem ein Kristallteil eindeutig beobachtet wird, und einen Bereich, in dem kein Kristallteil beobachtet wird.
  • Der a-ähnliche OS weist eine instabile Struktur auf, da er einen Hohlraum umfasst. Um nachzuweisen, dass ein a-ähnlicher OS im Vergleich zu einem CAAC-OS und einem nc-OS eine instabile Struktur aufweist, wird nachstehend eine durch Elektronenbestrahlung verursachte Strukturveränderung beschrieben.
  • Ein a-ähnlicher OS (bezeichnet als Probe A), ein nc-OS (bezeichnet als Probe B) und ein CAAC-OS (bezeichnet als Probe C) werden als Proben vorbereitet, die einer Elektronenbestrahlung unterzogen werden. Jede der Proben ist ein In-Ga-Zn-Oxid.
  • Als Erstes wird ein hochauflösendes Querschnitts-TEM-Bild jeder Probe erhalten. Die hochauflösenden Querschnitts-TEM-Bilder zeigen, dass alle Proben Kristallteile aufweisen.
  • Es sei angemerkt, dass auf die folgende Weise bestimmt wird, welcher Teil als Kristallteil angesehen wird. Es ist bekannt, dass eine Einheitszelle eines InGaZnO4-Kristalls eine Struktur aufweist, bei der neun Schichten, d. h. drei In-O-Schichten und sechs Ga-Zn-O-Schichten, in der c-Achsenrichtung übereinander angeordnet sind. Der Abstand zwischen den benachbarten Schichten ist gleich dem Gitterabstand (auch als d-Wert (d value) bezeichnet) auf der (009)-Ebene. Der Wert berechnet sich aus einer Kristallstrukturanalyse zu 0,29 nm. Daher wird ein Abschnitt, in dem der Gitterabstand zwischen Gitter-Randzonen (lattice fringes) größer als oder gleich 0,28 nm und kleiner als oder gleich 0,30 nm ist, als Kristallteil des InGaZnO4 angesehen. Jede Gitter-Randzone entspricht der a-b-Ebene des InGaZnO4-Kristalls.
  • 38 zeigt die Veränderung der durchschnittlichen Größe von Kristallteilen (an 22 Punkten bis 45 Punkten) in jeder Probe. Es sei angemerkt, dass die Größe eines Kristallteils der Länge einer Gitter-Randzone entspricht. 38 deutet darauf hin, dass die Größe eines Kristallteils in dem a-ähnlichen OS mit der Zunahme der kumulativen Elektronendosis zunimmt. Insbesondere wächst, wie bei (1) in 38 gezeigt, ein Kristallteil, der am Anfang der TEM-Beobachtung ungefähr 1,2 nm misst (auch als ursprünglicher Kern (initial nucleus) bezeichnet), bis auf eine Größe von ungefähr 2,6 nm bei einer kumulativen Elektronendosis von 4,2 × 108e–/nm2. Im Gegensatz dazu verändert sich die Größe eines Kristallteils in dem nc-OS und dem CAAC-OS nur in geringem Maße vom Beginn der Elektronenbestrahlung bis zu einer kumulativen Elektronendosis von 4,2 × 108e–/nm2. Insbesondere sind, wie bei (2) und (3) in 38 gezeigt, die durchschnittlichen Kristallgrößen in einem nc-OS und einem CAAC-OS ungefähr 1,4 nm bzw. ungefähr 2,1 nm, unabhängig von der kumulativen Elektronendosis.
  • Auf diese Weise wird das Wachstum des Kristallteils in dem a-ähnlichen OS durch Elektronenbestrahlung angeregt. In dem nc-OS und dem CAAC-OS wird im Gegensatz dazu das Wachstum des Kristallteils durch Elektronenbestrahlung kaum angeregt. Deshalb weist der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine instabile Struktur auf.
  • Der a-ähnliche OS weist eine geringere Dichte auf als der nc-OS und der CAAC-OS, da er einen Hohlraum umfasst. Die Dichte des a-ähnlichen OS ist insbesondere höher als oder gleich 78,6% und geringer als 92,3% der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Die Dichte des nc-OS und diejenige des CAAC-OS sind jeweils höher als oder gleich 92,3% und geringer als 100% der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Es ist schwierig, einen Oxidhalbleiter mit einer Dichte, die geringer als 78% der Dichte des einkristallinen Oxidhalbleiters ist, abzuscheiden.
  • Im Falle eines Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 beträgt beispielsweise die Dichte von einkristallinem InGaZnO4 mit einer rhomboedrischen Kristallstruktur 6,357 g/cm3. Dementsprechend ist im Falle des Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 die Dichte des a-ähnlichen OS höher als oder gleich 5,0 g/cm3 und geringer als 5,9 g/cm3. Im Falle des Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 sind beispielsweise die Dichte des nc-OS und diejenige des CAAC-OS jeweils höher als oder gleich 5,9 g/cm3 und geringer als 6,3 g/cm3.
  • Es sei angemerkt, dass die Möglichkeit besteht, dass ein Oxidhalbleiter mit einer gewissen Zusammensetzung nicht in einer einkristallinen Struktur existieren kann. In diesem Fall werden einkristalline Oxidhalbleiter mit unterschiedlichen Zusammensetzungen in einem angemessenen Verhältnis kombiniert, was es ermöglicht, die Dichte, die derjenigen eines einkristallinen Oxidhalbleiters mit der erforderlichen Zusammensetzung entspricht, zu berechnen. Die Dichte eines einkristallinen Oxidhalbleiters mit der erforderlichen Zusammensetzung kann aus einem gewichteten Durchschnitt entsprechend dem Kombinationsverhältnis der einkristallinen Oxidhalbleiter mit unterschiedlichen Zusammensetzungen berechnet werden. Es sei angemerkt, dass vorzugsweise so wenig Arten von einkristallinen Oxidhalbleitern wie möglich für die Berechnung der Dichte verwendet werden.
  • Oxidhalbleiter weisen, wie vorstehend beschrieben, verschiedene Strukturen und verschiedene Eigenschaften auf. Es sei angemerkt, dass es sich bei einem Oxidhalbleiter um eine Schichtanordnung handeln kann, die beispielsweise zwei oder mehr Filme der folgenden Oxidhalbleiter umfasst: einen amorphen Oxidhalbleiter, einen a-ähnlichen OS, einen nc-OS und einen CAAC-OS.
  • <Abscheidungsmodell>
  • Im Folgenden werden Beispiele für Abscheidungsmodelle eines CAAC-OS und eines nc-OS beschrieben.
  • 39A ist eine schematische Ansicht der Innenseite einer Abscheidungskammer, in der ein CAAC-OS durch ein Sputterverfahren ausgebildet wird.
  • Ein Target 5130 ist an einer Grundplatte (backing plate) angebracht. Eine Vielzahl von Magneten ist derart angeordnet, dass sie dem Target 5130 zugewandt sind, wobei die Grundplatte dazwischen liegt. Die Vielzahl der Magnete erzeugt ein Magnetfeld. Für die Anordnung und die Struktur der Magnete wird auf die vorstehende Beschreibung der Abscheidungskammer verwiesen. Ein Sputterverfahren, bei dem die Abscheidungsrate unter Verwendung eines Magnetfeldes von Magneten erhöht wird, wird als Magnetron-Sputterverfahren bezeichnet.
  • Das Target 5130 weist eine polykristalline Struktur auf, bei der eine Spaltungsebene in mindestens einem Kristallkorn vorhanden ist.
  • Beispielhaft wird eine Spaltebene des Targets 5130 beschrieben, das ein In-Ga-Zn-Oxid enthält. 40A zeigt eine Struktur eines InGaZnO4-Kristalls, der in dem Target 5130 enthalten ist. Es sei angemerkt, dass 40A eine Struktur des Falls zeigt, in dem der InGaZnO4-Kristall aus einer Richtung parallel zur b-Achse betrachtet wird, wobei die c-Achse nach oben gerichtet ist.
  • 40A zeigt auf, dass Sauerstoffatome in einer Ga-Zn-O-Schicht nahe an denjenigen in einer benachbarten Ga-Zn-O-Schicht positioniert sind. Die Sauerstoffatome weisen negative Ladung auf; deswegen stoßen sich die zwei Ga-Zn-O-Schichten ab. Als Ergebnis weist der InGaZnO4-Kristall eine Spaltebene zwischen den zwei benachbarten Ga-Zn-O-Schichten auf.
  • Das Substrat 5120 ist dem Target 5130 zugewandt angeordnet, und der Abstand d (auch als Target-Substrat-Abstand (T-S-Abstand) bezeichnet) ist größer als oder gleich 0,01 m und kleiner als oder gleich 1 m, bevorzugt größer als oder gleich 0,02 m und kleiner als oder gleich 0,5 m. Die Abscheidungskammer ist größtenteils mit einem Abscheidungsgas (z. B. einem Sauerstoffgas, einem Argongas oder einem Gasgemisch, das 5 Vol-% oder mehr Sauerstoff enthält) gefüllt, und der Druck in der Abscheidungskammer wird auf höher als oder gleich 0,01 Pa und niedriger als oder gleich 100 Pa, bevorzugt höher als oder gleich 0,1 Pa und niedriger als oder gleich 10 Pa reguliert. Hier beginnt ein Entladen, indem eine Spannung mit einem gewissen Wert oder höher an das Target 5130 angelegt wird, und ein Plasma wird beobachtet. Das Magnetfeld bildet einen Plasmabereich mit hoher Dichte in der Nähe des Targets 5130. In dem Plasmabereich mit hoher Dichte wird das Abscheidungsgas ionisiert, so dass ein Ion 5101 erzeugt wird. Beispiele für das Ion 5101 umfassen ein Sauerstoffkation (O+) und ein Argonkation (Ar+).
  • Das Ion 5101 wird durch ein elektrisches Feld zur Seite des Targets 5130 hin beschleunigt und kollidiert dann mit dem Target 5130. Dabei werden ein Pellet 5100a und ein Pellet 5100b, die flache plattenförmige (pelletförmige) gesputterte Teilchen sind, von der Spaltebene abgetrennt und gesputtert. Es sei angemerkt, dass Strukturen des Pellets 5100a und des Pellets 5100b durch eine Auswirkung der Kollision des Ions 5101 verzerrt werden können.
  • Es handelt sich bei dem Pellet 5100a um ein flaches plattenförmiges (pelletförmiges) gesputtertes Teilchen mit einer dreieckigen Ebene, z. B. Ebene in Form eines gleichseitigen Dreiecks. Es handelt sich bei dem Pellet 5100b um ein flaches plattenförmiges (pelletförmiges) gesputtertes Teilchen mit einer sechseckigen Ebene, z. B. Ebene in Form eines gleichseitigen Sechsecks. Es sei angemerkt, dass flache plattenförmige (pelletförmige) gesputterte Teilchen, wie z. B. das Pellet 5100a und das Pellet 5100b, gemeinsam als Pellets 5100 bezeichnet werden. Die Form einer flachen Ebene des Pellets 5100 ist nicht auf ein Dreieck oder ein Sechseck beschränkt. Die flache Ebene kann zum Beispiel eine Form aufweisen, die durch Kombination von zwei oder mehr Dreiecken gebildet wird. Beispielsweise kann ein Viereck (z. B. Rhombus) durch Kombination von zwei Dreiecken (z. B. gleichseitigen Dreiecken) gebildet werden.
  • Die Dicke des Pellets 5100 wird abhängig von der Art des Abscheidungsgases und dergleichen bestimmt. Die Dicken der Pellets 5100 sind vorzugsweise gleichmäßig; der Grund dafür wird nachstehend beschrieben. Zudem hat das gesputterte Teilchen vorzugsweise eine Pelletform, deren Dicke im Vergleich zu einer Würfelform, die eine große Dicke aufweist, klein ist. Die Dicke des Pellets 5100 ist beispielsweise größer als oder gleich 0,4 nm und kleiner als oder gleich 1 nm, bevorzugt größer als oder gleich 0,6 nm und kleiner als oder gleich 0,8 nm. Zudem ist die Breite des Pellets 5100 beispielsweise größer als oder gleich 1 nm und kleiner als oder gleich 3 nm, bevorzugt größer als oder gleich 1,2 nm und kleiner als oder gleich 2,5 nm. Das Pellet 5100 entspricht dem anfänglichen Kern in der Beschreibung von (1) in 38. Zum Beispiel wird in dem Fall, in dem das Ion 5101 mit dem ein In-Ga-Zn-Oxid enthaltenden Target 5130 kollidiert, das Pellet 5100 ausgestoßen, das drei Schichten umfasst, nämlich eine Ga-Zn-O-Schicht, eine In-O-Schicht und eine Ga-Zn-O-Schicht, wie in 40B gezeigt. Es sei angemerkt, dass 40C die Struktur des Pellets 5100 zeigt, das aus einer Richtung parallel zur c-Achse betrachtet wird. Das Pellet 5100 weist daher eine nanometergroße Sandwich-Struktur auf, die zwei Ga-Zn-O-Schichten (Brotscheiben) und eine In-O-Schicht (Füllung) umfasst.
  • Das Pellet 5100 kann eine Ladung aufnehmen, wenn es durch das Plasma hindurchtritt, so dass seine Seitenflächen negativ oder positiv geladen werden. Das Pellet 5100 umfasst ein Sauerstoffatom auf seiner Seitenfläche, und das Sauerstoffatom kann negativ geladen werden. Wenn auf diese Weise die Seitenflächen mit der gleichen Polarität geladen werden, stoßen sich Ladungen ab, und demzufolge kann das Pellet 5100 die Form einer flachen Platte aufrechterhalten. In dem Fall, in dem es sich bei einem CAAC-OS um ein In-Ga-Zn-Oxid handelt, besteht eine Möglichkeit, dass ein Sauerstoffatom, das an ein Indiumatom gebunden ist, negativ geladen wird. Es gibt eine weitere Möglichkeit, dass ein Sauerstoffatom, das an ein Indiumatom, ein Galliumatom oder ein Zinkatom gebunden ist, negativ geladen wird. Zudem kann das Pellet 5100 wachsen, indem es an ein Indiumatom, ein Galliumatom, ein Zinkatom, ein Sauerstoffatom oder dergleichen gebunden wird, wenn es durch das Plasma hindurchtritt. Dies ist ein Grund für einen Größenunterschied zwischen (2) und (1) in 38. Dabei wächst das Pellet 5100 in dem Fall, in dem die Temperatur des Substrats 5120 bei etwa Raumtemperatur liegt, nicht mehr; daher wird ein nc-OS ausgebildet (siehe 39B). Ein nc-OS kann abgeschieden werden, wenn das Substrat 5120 eine große Größe aufweist, da eine Temperatur, bei der die Abscheidung eines nc-OS ausgeführt wird, ungefähr Raumtemperatur ist. Es sei angemerkt, dass es wirksam ist, die Abscheidungsleistung beim Sputtern zu erhöhen, damit das Pellet 5100 in Plasma wächst. Eine hohe Abscheidungsleistung kann die Struktur des Pellets 5100 stabilisieren.
  • Wie in 39A und 39B gezeigt, fliegt das Pellet 5100 in Plasma wie ein Drachen und flattert bis zu dem Substrat 5120. Da die Pellets 5100 geladen sind, wird eine Abstoßung verursacht, wenn sich das Pellet 5100 einem Bereich nähert, in dem ein weiteres Pellet 5100 schon abgeschieden worden ist. Dabei wird ein Magnetfeld in einer Richtung parallel zur Oberseite des Substrats 5120 (auch als horizontales Magnetfeld bezeichnet) oberhalb des Substrats 5120 erzeugt. Eine Potentialdifferenz wird zwischen dem Substrat 5120 und dem Target 5130 gegeben, und demzufolge fließt ein Strom von dem Substrat 5120 zu dem Target 5130. Auf der Oberseite des Substrats 5120 wird daher dem Pellet 5100 eine Kraft (Lorentzkraft) durch eine Wirkung des Magnetfeldes und des Stroms gegeben. Dies lässt sich aus der Dreifingerregel der linken Hand erklären.
  • Die Masse des Pellets 5100 ist größer als diejenige eines Atoms. Um das Pellet 5100 über der Oberseite des Substrats 5120 zu bewegen, ist es deshalb wichtig, etwas Kraft von außen auf das Pellet 5100 auszuüben. Eine Art der Kraft kann eine Kraft sein, die durch die Wirkung eines Magnetfeldes und eines Stroms erzeugt wird. Um eine Kraft, die auf das Pellet 5100 ausgeübt wird, zu erhöhen, wird vorzugsweise ein Bereich, in dem das Magnetfeld in einer Richtung parallel zur Oberseite des Substrats 5120 10 G oder höher, bevorzugt 20 G oder höher, bevorzugter 30 G oder höher, stärker bevorzugt 50 G oder höher ist, auf der Oberseite bereitgestellt. Alternativ wird vorzugsweise ein Bereich, in dem das Magnetfeld in einer Richtung parallel zur Oberseite des Substrats 5120 1,5-mal oder mehr, bevorzugt doppelt oder mehr, bevorzugter dreimal oder mehr, stärker bevorzugt fünfmal oder mehr so hoch wie das Magnetfeld in einer Richtung senkrecht zur Oberseite des Substrats 5120 ist, auf der Oberseite bereitgestellt.
  • Dabei werden Magneteinheiten und/oder das Substrat 5120 relativ zueinander bewegt oder gedreht, wodurch sich die Richtung des horizontalen Magnetfeldes auf der Oberseite des Substrats 5120 ständig verändert. Das Pellet 5100 kann sich deshalb in verschiedene Richtungen auf der Oberseite des Substrats 5120 bewegen, indem es Kräfte in verschiedenen Richtungen aufnimmt.
  • Darüber hinaus ist, wie in 39A gezeigt, wenn das Substrat 5120 erwärmt wird, der durch Reibung oder dergleichen hervorgerufene Widerstand zwischen dem Pellet 5100 und dem Substrat 5120 gering. Als Ergebnis gleitet das Pellet 5100 oberhalb der Oberseite des Substrats 5120. Das Gleiten des Pellets 5100 wird in einem Zustand verursacht, in dem seine flache Ebene dem Substrat 5120 zugewandt ist. Wenn das Pellet 5100 die Seitenfläche eines weiteren Pellets 5100 erreicht, das schon abgeschieden worden ist, werden dann die Seitenflächen der Pellets 5100 verbunden. Dabei wird das Sauerstoffatom auf der Seitenfläche des Pellets 5100 abgegeben. Mit dem abgegebenen Sauerstoffatom könnten Sauerstofffehlstellen in einem CAAC-OS gefüllt werden; daher weist der CAAC-OS eine geringe Dichte der Defektzustände auf. Es sei angemerkt, dass die Temperatur der Oberseite des Substrats 5120 beispielsweise höher als oder gleich 100°C und niedriger als 500°C, höher als oder gleich 150°C und niedriger als 450°C, oder höher als oder gleich 170°C und niedriger als 400°C ist. Daher ist es möglich, einen CAAC-OS abzuscheiden, auch wenn das Substrat 5120 eine große Größe aufweist.
  • Außerdem wird das Pellet 5100 auf dem Substrat 5120 erwärmt, wodurch Atome umgeordnet werden, und es kann die Strukturverzerrung, die durch die Kollision des Ions 5101 verursacht wird, verringert werden. Das Pellet 5100, dessen Strukturverzerrung verringert worden ist, ist im Wesentlichen einkristallin. Auch wenn die Pellets 5100 erwärmt werden, nachdem sie verbunden worden sind, finden Ausdehnung und Zusammenziehung des Pellets 5100 selbst kaum statt, was verursacht wird, indem das Pellet 5100 im Wesentlichen einkristallin wird. Daher kann verhindert werden, dass Defekte, wie z. B. eine Korngrenze, infolge der Erweiterung eines Zwischenraums zwischen den Pellets 5100 gebildet werden, und folglich kann die Erzeugung von Spalten verhindert werden.
  • Der CAAC-OS weist nicht eine Struktur wie eine Platte aus einem einkristallinen Oxidhalbleiter, sondern eine Anordnung mit einer Gruppe von Pellets 5100 (Nanokristallen) wie gestapelte Ziegel oder Blöcke auf. Dazwischen existiert ferner keine Korngrenze. Deshalb kann eine lokale Belastung erleichtert oder eine Verzerrung abgebaut werden, auch wenn eine Deformierung des CAAC-OS, wie z. B. Schrumpfung, infolge einer Erwärmung während der Abscheidung oder einer Erwärmung oder Biegung nach der Abscheidung auftritt. Deshalb ist diese Struktur für eine flexible Halbleitervorrichtung geeignet. Es sei angemerkt, dass der nc-OS eine Anordnung aufweist, bei der Pellets 5100 (Nanokristalle) in ungeordneter Weise gestapelt sind.
  • Wenn das Target mit einem Ion gesputtert wird, kann Zinkoxid oder dergleichen zusätzlich zu den Pellets ausgestoßen werden. Das Zinkoxid ist leichter als das Pellet und erreicht deshalb die Oberseite des Substrats 5120 eher als das Pellet. Das Zinkoxid bildet als Ergebnis eine Zinkoxidschicht 5102 mit einer Dicke von größer als oder gleich 0,1 nm und kleiner als oder gleich 10 nm, größer als oder gleich 0,2 nm und kleiner als oder gleich 5 nm, oder größer als oder gleich 0,5 nm und kleiner als oder gleich 2 nm. 41A bis 41D sind schematische Querschnittsansichten.
  • Wie in 41A dargestellt, werden ein Pellet 5105a und ein Pellet 5105b über der Zinkoxidschicht 5102 abgeschieden. Hier sind Seitenflächen des Pellets 5105a und des Pellets 5105b in Kontakt miteinander. Zudem wird ein Pellet 5105c über dem Pellet 5105b abgeschieden, und dann gleitet es über dem Pellet 5105b. Des Weiteren wird eine Vielzahl von Teilchen 5103, die zusammen mit dem Zinkoxid von dem Target ausgestoßen werden, durch Erwärmung des Substrats 5120 kristallisiert, um einen Bereich 5105a1 auf einer anderen Seitenfläche des Pellets 5105a zu bilden. Es sei angemerkt, dass die Vielzahl von Teilchen 5103 Sauerstoff, Zink, Indium, Gallium oder dergleichen enthalten kann.
  • Wie in 41B dargestellt, wächst dann der Bereich 5105a1 zu einem Teil des Pellets 5105a, um ein Pellet 5105a2 zu bilden. Eine Seitenfläche des Pellets 5105c ist zudem in Kontakt mit einer anderen Seitenfläche des Pellets 5105b.
  • Anschließend wird, wie in 41C dargestellt, ein Pellet 5105d über dem Pellet 5105a2 und dem Pellet 5105b abgeschieden, und dann gleitet es über dem Pellet 5105a2 und dem Pellet 5105b. Darüber hinaus gleitet ein Pellet 5105e zu einer anderen Seitenfläche des Pellets 5105c über der Zinkoxidschicht 5102.
  • Wie in 41D dargestellt, wird dann das Pellet 5105d derart angeordnet, dass eine Seitenfläche des Pellets 5105d in Kontakt mit einer Seitenfläche des Pellets 5105a2 ist. Eine Seitenfläche des Pellets 5105e ist ferner in Kontakt mit einer anderen Seitenfläche des Pellets 5105c. Eine Vielzahl von Teilchen 5103, die zusammen mit dem Zinkoxid von dem Target ausgestoßen werden, wird durch Erwärmung des Substrats 5120 kristallisiert, um einen Bereich 5105d1 auf einer anderen Seitenfläche des Pellets 5105d zu bilden.
  • Wie vorstehend beschrieben, werden abgeschiedene Pellets in Kontakt miteinander angeordnet, und dann wird ein Wachstum auf Seitenflächen der Pellets verursacht, wodurch ein CAAC-OS über dem Substrat 5120 ausgebildet wird. Jedes Pellet des CAAC-OS ist deshalb größer als dasjenige des nc-OS. Ein Größenunterschied zwischen (3) und (2) in 38 entspricht dem Maß an Wachstum nach der Abscheidung.
  • Wenn Zwischenräume zwischen Pellets 5100 sehr klein sind, können die Pellets ein großes Pellet bilden. Das große Pellet weist eine einkristalline Struktur auf. Die Größe des großen Pellets kann, von vorstehend betrachtet, beispielsweise größer als oder gleich 10 nm und kleiner als oder gleich 200 nm, größer als oder gleich 15 nm und kleiner als oder gleich 100 nm, oder größer als oder gleich 20 nm und kleiner als oder gleich 50 nm sein. Daher kann dann, wenn ein Kanalbildungsbereich eines Transistors kleiner ist als das große Pellet, der Bereich mit einer einkristallinen Struktur als Kanalbildungsbereich verwendet werden. Überdies kann dann, wenn die Größe des Pellets erhöht wird, der Bereich mit einer einkristallinen Struktur als Kanalbildungsbereich, Source-Bereich und Drain-Bereich des Transistors verwendet werden.
  • Wenn auf diese Weise der Kanalbildungsbereich oder dergleichen des Transistors in einem Bereich mit einer einkristallinen Struktur gebildet wird, können die Frequenzeigenschaften des Transistors in einigen Fällen verbessert werden.
  • Es wird davon ausgegangen, dass die Pellets 5100, wie bei einem solchen Modell gezeigt, auf dem Substrat 5120 abgeschieden werden. Daher kann ein CAAC-OS selbst dann abgeschieden werden, wenn eine Bildungsfläche keine Kristallstruktur aufweist; dies unterscheidet sich von einer Filmabscheidung durch epitaktisches Wachstum. Zum Beispiel kann ein CAAC-OS ausgebildet werden, auch wenn die Oberseite (Bildungsfläche) des Substrats 5120 eine amorphe Struktur aufweist (z. B. auch wenn die Oberseite aus amorphem Siliziumoxid ausgebildet ist).
  • Zusätzlich ist es festgestellt worden, dass beim Ausbilden des CAAC-OS die Pellets 5100 entsprechend der Form der Oberseite des Substrats 5120, d. h. der Bildungsfläche, angeordnet werden, auch wenn die Bildungsfläche eine Unebenheit aufweist. In dem Fall, in dem die Oberseite des Substrats 5120 auf atomarer Ebene flach ist, werden die Pellets 5100 beispielsweise derart angeordnet, dass sich flache Ebenen, die parallel zur a-b-Ebene sind, nach unten richten. Indem n Schichten (n ist eine natürliche Zahl) übereinander angeordnet werden, kann der CAAC-OS erhalten werden.
  • In dem Fall, in dem die Oberseite des Substrats 5120 eine Unebenheit aufweist, wird ein CAAC-OS ausgebildet, in dem n Schichten (n ist eine natürliche Zahl), in denen jeweils die Pellets 5100 entlang der Unebenheit angeordnet sind, übereinander angeordnet sind. Da das Substrat 5120 eine Unebenheit aufweist, entsteht eine Lücke in einigen Fällen leicht zwischen den Pellets 5100 in dem CAAC-OS. Es sei angemerkt, dass die Pellets 5100 durch intermolekulare Kraft derart angeordnet werden, dass eine Lücke zwischen den Pellets auch auf der unebenen Oberfläche so klein wie möglich ist. Deshalb kann ein CAAC-OS mit hoher Kristallinität erhalten werden, auch wenn die Bildungsfläche eine Unebenheit aufweist.
  • Folglich ist keine Laserkristallisation zum Ausbilden eines CAAC-OS nötig, und ein gleichmäßiger Film kann auch über einem großen Glassubstrat oder dergleichen ausgebildet werden.
  • Da ein CAAC-OS entsprechend einem solchen Modell abgeschieden wird, weist das gesputterte Teilchen vorzugsweise eine Pelletform mit einer kleinen Dicke auf. Es sei angemerkt, dass dann, wenn die gesputterten Teilchen eine Würfelform mit einer großen Dicke aufweisen, Ebenen, die dem Substrat 5120 zugewandt sind, variieren; daher können die Dicken und Ausrichtungen der Kristalle in einigen Fällen nicht gleichmäßig sein.
  • Dem vorstehend beschriebenen Abscheidungsmodell entsprechend kann ein CAAC-OS mit hoher Kristallinität auch auf einer Bildungsfläche mit einer amorphen Struktur ausgebildet werden.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit der Struktur, die bei den anderen Ausführungsformen beschrieben ist, verwendet werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Anzeigevorrichtung, die einen der bei den vorstehenden Ausführungsformen beschriebenen Transistoren umfasst, im Folgenden anhand von 8, 9 und 10 beschrieben.
  • 8 ist eine Draufsicht auf ein Beispiel für eine Anzeigevorrichtung. Eine in 8 dargestellte Anzeigevorrichtung 700 umfasst einen Pixelabschnitt 702, der über einem ersten Substrat 701 angeordnet ist, einen Source-Treiberschaltungsabschnitt 704 und einen Gate-Treiberschaltungsabschnitt 706, der über dem ersten Substrat 701 angeordnet ist, ein Dichtungsmittel 712, das derart angeordnet ist, dass es den Pixelabschnitt 702, den Source-Treiberschaltungsabschnitt 704 und den Gate-Treiberschaltungsabschnitt 706 umgibt, und ein zweites Substrat 705, das derart angeordnet ist, dass es dem ersten Substrat 701 zugewandt ist. Das erste Substrat 701 und das zweite Substrat 705 sind mit dem Dichtungsmittel 712 abgedichtet. Das heißt: Der Pixelabschnitt 702, der Source-Treiberschaltungsabschnitt 704 und der Gate-Treiberschaltungsabschnitt 706 sind mit dem ersten Substrat 701, dem Dichtungsmittel 712 und dem zweiten Substrat 705 abgedichtet. Obwohl in 8 nicht dargestellt, ist ein Anzeigeelement zwischen dem ersten Substrat 701 und dem zweiten Substrat 705 bereitgestellt.
  • Bei der Anzeigevorrichtung 700 ist ein Anschlussabschnitt für eine flexible gedruckte Schaltung (flexible printed circuit, FPC) (FPC-Anschlussabschnitt) 708, der jeweils elektrisch mit dem Pixelabschnitt 702, dem Source-Treiberschaltungsabschnitt 704 und dem Gate-Treiberschaltungsabschnitt 706 verbunden ist, in einem Bereich bereitgestellt, der sich von dem von dem Dichtungsmittel 712 umgebenen Bereich unterscheidet und über dem ersten Substrat 701 positioniert ist. Des Weiteren ist eine FPC 716 mit dem FPC-Anschlussabschnitt 708 verbunden, und verschiedene Signale und dergleichen werden dem Pixelabschnitt 702, dem Source-Treiberschaltungsabschnitt 704 und dem Gate-Treiberschaltungsabschnitt 706 über die FPC 716 zugeführt. Außerdem ist eine Signalleitung 710 mit dem Pixelabschnitt 702, dem Source-Treiberschaltungsabschnitt 704, dem Gate-Treiberschaltungsabschnitt 706 und dem FPC-Anschlussabschnitt 708 verbunden. Verschiedene Signale und dergleichen werden von der FPC 716 über die Signalleitung 710 an den Pixelabschnitt 702, den Source-Treiberschaltungsabschnitt 704, den Gate-Treiberschaltungsabschnitt 706 und den FPC-Anschlussabschnitt 708 angelegt.
  • Eine Vielzahl von Gate-Treiberschaltungsabschnitten 706 kann in der Anzeigevorrichtung 700 bereitgestellt sein. Ein Beispiel für die Anzeigevorrichtung 700 wird beschrieben, bei der der Source-Treiberschaltungsabschnitt 704 und der Gate-Treiberschaltungsabschnitt 706 über dem ersten Substrat 701 ausgebildet sind, über dem auch der Pixelabschnitt 702 ausgebildet ist; jedoch ist die Struktur nicht darauf beschränkt. Beispielsweise ist gegebenenfalls nur der Gate-Treiberschaltungsabschnitt 706 über dem ersten Substrat 701 ausgebildet, oder es ist nur der Source-Treiberschaltungsabschnitt 704 über dem ersten Substrat 701 ausgebildet. In diesem Fall kann ein Substrat, über dem eine Source-Treiberschaltung, eine Gate-Treiberschaltung oder dergleichen ausgebildet ist (z. B. ein Treiberschaltungssubstrat, das unter Verwendung eines einkristallinen Halbleiterfilms oder eines polykristallinen Halbleiterfilms ausgebildet wird), auf dem ersten Substrat 701 montiert sein. Es sei angemerkt, dass es keine besondere Beschränkung hinsichtlich des Verfahrens zum Verbinden eines getrennt hergestellten Treiberschaltungssubstrats gibt und dass ein Chip-On-Glass-(COG-)Verfahren bzw. Chip-auf-Glas-Verfahren, ein Drahtbondverfahren oder dergleichen verwendet werden kann.
  • Der Pixelabschnitt 702, der Source-Treiberschaltungsabschnitt 704 und der Gate-Treiberschaltungsabschnitt 706, die in der Anzeigevorrichtung 700 enthalten sind, umfassen eine Vielzahl von Transistoren. Als Vielzahl von Transistoren können beliebige Transistoren verwendet werden, bei denen es sich um die Halbleitervorrichtungen der Ausführungsformen der vorliegenden Erfindung handelt.
  • Die Anzeigevorrichtung 700 kann ein beliebiges von verschiedenen Elementen umfassen. Das Element umfasst beispielsweise ein Flüssigkristallelement und/oder ein Elektrolumineszenz-(EL-)Element (z. B. ein EL-Element, das organische und anorganische Materialien enthält, ein organisches EL-Element oder ein anorganisches EL-Element) und/oder eine LED (z. B. eine weiße LED, eine rote LED, eine grüne LED oder eine blaue LED) und/oder einen Transistor (einen Transistor, der in Abhängigkeit von Strom Licht emittiert) und/oder einen Elektronen-Emitter und/oder elektronische Tinte und/oder ein elektrophoretisches Element und/oder ein Grating Light Valve bzw. Lichtgitterventil (GLV) und/oder einen Plasmabildschirm (Plasma display panel, PDP) und/oder ein Anzeigeelement, bei dem ein mikroelektromechanisches System (MEMS) zur Anwendung kommt, und/oder eine digitale Mikrospiegelvorrichtung (digital micromirror device, DMD) und/oder einen Digital Micro Shutter bzw. digitalen Mikroverschluss (DMS) und/oder MIRASOL (eingetragenes Warenzeichen) und/oder ein Element für einen Bildschirm mit interferometrisch arbeitendem Modulator (interferometic modulator display, IMOD) und/oder ein MEMS-Schutter-Anzeigeelement und/oder ein MEMS-Anzeigeelement vom optischen Interferenztyp und/oder ein Elektrobenetzungselement und/oder eine piezoelektrische Keramikanzeige und/oder ein Anzeigeelement, das eine Kohlenstoffnanoröhre umfasst. Abgesehen von den vorstehenden Elementen können Anzeigemedien angegeben werden, deren Kontrast, Leuchtdichte, Reflektivität, Transmissionsgrad oder dergleichen durch elektrische oder magnetische Wirkung verändert wird. Beispiele für Anzeigevorrichtungen, die EL-Elemente aufweisen, umfassen eine EL-Anzeige. Beispiele für Anzeigevorrichtungen, die Elektronen-Emitter beinhalten, umfassen einen Feldemissionsbildschirm (field emission display, FED) und einen SED-Flachbildschirm (SED: surface-conduction electron-emitter display bzw. oberflächenleitender Elektronen-Emitter-Bildschirm). Beispiele für Anzeigevorrichtungen, die Flüssigkristallelemente beinhalten, umfassen eine Flüssigkristallanzeige (z. B. eine durchlässige Flüssigkristallanzeige, eine halbdurchlässige Flüssigkristallanzeige, eine reflektierende Flüssigkristallanzeige, eine Direktsicht-Flüssigkristallanzeige oder eine Projektionsflüssigkristallanzeige). Ein Beispiel für eine Anzeigevorrichtung, die elektronische Tinte oder elektrophoretische Elemente beinhaltet, ist elektronisches Papier. Im Falle einer halbdurchlässigen Flüssigkristallanzeige oder einer reflektierenden Flüssigkristallanzeige dienen einige oder alle Pixelelektroden als reflektierende Elektroden. Beispielsweise sind einige oder alle Pixelelektroden derart ausgebildet, dass sie Aluminium, Silber oder dergleichen enthalten. In einem solchen Fall kann eine Speicherschaltung, wie z. B. ein SRAM, unter den reflektierenden Elektroden angeordnet sein, was zu einem geringeren Stromverbrauch führt.
  • Als Anzeigeverfahren in der Anzeigevorrichtung 700 kann ein Progressivverfahren, ein Zeilensprungverfahren oder dergleichen eingesetzt werden. Ferner sind Farbelemente, die bei der Farbanzeige in einem Pixel gesteuert werden, nicht auf drei Farben beschränkt: R, G und B (R, G und B entsprechen Rot, Grün bzw. Blau). Beispielsweise können vier Pixel enthalten sein, nämlich das R-Pixel, das G-Pixel, das B-Pixel und ein W-(weißes) Pixel. Alternativ kann ein Farbelement aus zwei Farben aus R, G und B wie in der PenTile-Anordnung bestehen. Die zwei Farben können sich zwischen Farbelementen unterscheiden. Alternativ kann/können eine oder mehrere Farbe/n von Gelb, Zyan, Magenta und dergleichen zu R, G und B hinzugefügt werden. Ferner kann die Größe eines Anzeigebereichs in Abhängigkeit von jeweiligen Punkten der Farbkomponenten unterschiedlich sein. Ausführungsformen der offenbarten Erfindung sind nicht auf eine Anzeigevorrichtung mit Farbanzeige beschränkt; die offenbarte Erfindung kann ebenfalls bei einer Anzeigevorrichtung für die monochrome Anzeige angewendet werden.
  • Eine Farbschicht (auch als Farbfilter bezeichnet) kann verwendet werden, um eine Vollfarbanzeigevorrichtung zu erhalten, bei der weißes Licht (W) für eine Hintergrundbeleuchtung (z. B. ein organisches EL-Element, ein anorganisches EL-Element, eine LED oder eine Fluoreszenzlampe) verwendet wird. Als Farbschicht kann beispielsweise Rot (R), Grün (G), Blau (B), Gelb (Y) oder dergleichen angemessen kombiniert werden. Unter Verwendung der Farbschicht kann eine höhere Farbreproduzierbarkeit erzielt werden als in dem Fall ohne Farbschicht. In diesem Fall werden ein Bereich mit der Farbschicht und ein Bereich ohne Farbschicht bereitgestellt, wodurch weißes Licht in dem Bereich ohne Farbschicht direkt zur Anzeige genutzt werden kann. Indem der Bereich ohne Farbschicht teilweise bereitgestellt wird, kann eine Verringerung der Leuchtdichte auf Grund der Farbschicht unterdrückt werden, und es kann der Stromverbrauch in einigen Fällen um 20% bis 30% verringert werden, wenn ein Bild mit hoher Leuchtdichte angezeigt wird. Es sei angemerkt, dass in dem Fall, in dem eine Vollfarbanzeige unter Verwendung eines selbstleuchtenden Elements, wie z. B. eines organischen EL-Elements oder eines anorganischen EL-Elements, ausgeführt wird, Elemente Licht in ihren jeweiligen Farben, R, G, B, Y und W, emittieren können. Unter Verwendung eines selbstleuchtenden Elements kann der Stromverbrauch im Vergleich zu dem Fall, in dem die Farbschicht verwendet wird, in einigen Fällen weiter verringert werden.
  • Bei dieser Ausführungsform wird eine Struktur, die ein Flüssigkristallelement und ein EL-Element als Anzeigeelemente umfasst, anhand von 9 und 10 beschrieben. Es sei angemerkt, dass 9 eine Querschnittsansicht entlang der Strichpunktlinie Q-R in 8 ist und eine Struktur zeigt, die ein Flüssigkristallelement als Anzeigeelement umfasst, während 10 eine Querschnittsansicht entlang der Strichpunktlinie Q-R in 8 ist und eine Struktur zeigt, die ein EL-Element als Anzeigeelement umfasst.
  • Gemeinsame Abschnitte zwischen 9 und 10 werden zuerst beschrieben, und dann werden unterschiedliche Abschnitte beschrieben.
  • <Gemeinsame Abschnitte der Anzeigevorrichtungen>
  • Die Anzeigevorrichtung 700, die in 9 und 10 dargestellt wird, umfasst einen Anschlussleitungsabschnitt 711, den Pixelabschnitt 702, den Source-Treiberschaltungsabschnitt 704 und den FPC-Anschlussabschnitt 708. Es sei angemerkt, dass der Anschlussleitungsabschnitt 711 die Signalleitung 710 umfasst. Der Pixelabschnitt 702 umfasst einen Transistor 750 und einen Kondensator 790. Der Source-Treiberschaltungsabschnitt 704 umfasst einen Transistor 752.
  • Jeder der Transistoren, die vorstehend beschrieben worden sind, kann für die Transistoren 750 und 752 verwendet werden.
  • Die Transistoren, die bei dieser Ausführungsform verwendet werden, umfassen jeweils einen Oxidhalbleiterfilm, der hochrein ist und in dem eine Bildung von Sauerstofffehlstellen unterdrückt wird. Bei dem Transistor kann der Strom in einem Sperrzustand (Sperrstrom) klein gemacht werden. Dementsprechend kann ein elektrisches Signal, wie z. B. ein Bildsignal, über einen längeren Zeitraum gehalten werden, und ein Schreibintervall kann in einem Durchlasszustand länger eingestellt werden. Dementsprechend kann die Häufigkeit des Aktualisierungsvorgangs verringert werden, was zu einem Effekt der Unterdrückung des Stromverbrauchs führt.
  • Außerdem kann der bei dieser Ausführungsform verwendete Transistor eine relativ hohe Feldeffektbeweglichkeit aufweisen und ist deshalb für den Hochgeschwindigkeitsbetrieb geeignet. Wenn ein solcher Transistor, der mit hoher Geschwindigkeit arbeiten kann, beispielsweise für eine Flüssigkristallanzeigevorrichtung verwendet wird, können ein Schalttransistor in einem Pixelabschnitt und ein Treibertransistor in einem Treiberschaltungsabschnitt über einem Substrat ausgebildet werden. Das heißt: Eine Halbleitervorrichtung, die unter Verwendung eines Siliziumwafers oder dergleichen ausgebildet wird, ist nicht zusätzlich als Treiberschaltung erforderlich, wodurch die Anzahl von Bestandteilen der Halbleitervorrichtung verringert werden kann. Zudem kann der Transistor, der mit hoher Geschwindigkeit arbeiten kann, auch in dem Pixelabschnitt verwendet werden, wodurch ein hochqualitatives Bild bereitgestellt werden kann.
  • Der Kondensator 790 umfasst ein Dielektrikum zwischen einem Paar von Elektroden. Insbesondere wird ein leitender Film, der unter Verwendung des gleichen Schritts wie ein leitender Film, der als Gate-Elektrode des Transistors 750 dient, ausgebildet wird, als eine Elektrode des Kondensators 790 verwendet, und ein leitender Film, der als Source-Elektrode oder Drain-Elektrode des Transistors 750 dient, wird als die andere Elektrode des Kondensators 790 verwendet. Des Weiteren wird ein Isolierfilm, der als Gate-Isolierfilm des Transistors 750 dient, als Dielektrikum zwischen dem Paar von Elektroden verwendet.
  • In 9 und 10 sind Isolierfilme 764, 766 und 768, ein Oxidhalbleiterfilm 767 sowie ein isolierender Planarisierungsfilm 770 über dem Transistor 750, dem Transistor 752 und dem Kondensator 790 ausgebildet.
  • Die Isolierfilme 764, 766 und 768 können jeweils unter Verwendung von Materialien und Verfahren ausgebildet werden, die denjenigen der Isolierfilme 114, 116 und 118 ähnlich sind, die bei der vorstehenden Ausführungsform beschrieben worden sind. Der Oxidhalbleiterfilm 767 kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, das ähnlich demjenigen des in der vorstehenden Ausführungsform beschriebenen Oxidhalbleiterfilms 108 ist. Der isolierende Planarisierungsfilm 770 kann unter Verwendung eines wärmebeständigen organischen Materials, wie z. B. eines Polyimidharzes, eines Acrylharzes, eines Polyimidamidharzes, eines Benzocyclobuten-Harzes, eines Polyamidharzes oder eines Epoxidharzes, ausgebildet werden. Es sei angemerkt, dass der isolierende Planarisierungsfilm 770 ausgebildet werden kann, indem eine Vielzahl von Isolierfilmen, die aus diesen Materialien ausgebildet sind, übereinander angeordnet werden. Alternativ kann auch eine Struktur ohne den isolierenden Planarisierungsfilm 770 zum Einsatz kommen.
  • Die Signalleitung 710 wird bei den gleichen Schritten wie leitende Filme ausgebildet, die als Source- und Drain-Elektrode des Transistors 750 oder 752 dienen. Es sei angemerkt, dass die Signalleitung 710 unter Verwendung eines leitenden Films ausgebildet werden kann, der in unterschiedlichen Schritten als eine Source-Elektrode und eine Drain-Elektrode des Transistors 750 oder 752 ausgebildet wird; zum Beispiel kann ein leitender Film, der als Gate-Elektrode dient, verwendet werden. In dem Fall, in dem die Signalleitung 710 unter Verwendung eines Materials ausgebildet wird, das Kupfer enthält, wird eine Signalverzögerung oder dergleichen auf Grund des Leitungswiderstandes verringert, was eine Anzeige auf einem großen Bildschirm ermöglicht.
  • Der FPC-Anschlussabschnitt 708 umfasst eine Verbindungselektrode 760, einen anisotropen leitenden Film 780 und die FPC 716. Es sei angemerkt, dass die Verbindungselektrode 760 bei den gleichen Schritten wie die leitenden Filme ausgebildet wird, die als Source- und Drain-Elektrode des Transistors 750 oder 752 dienen. Die Verbindungselektrode 760 ist über den anisotropen leitenden Film 780 elektrisch mit einem Anschluss verbunden, der in der FPC 716 enthalten ist.
  • Als erstes Substrat 701 und zweites Substrat 705 kann beispielsweise ein Glassubstrat verwendet werden. Ein flexibles Substrat kann als erstes Substrat 701 und zweites Substrat 705 verwendet werden. Beispiele für das flexible Substrat umfassen ein Kunststoffsubstrat.
  • Ein Strukturkörper 778 ist zwischen dem ersten Substrat 701 und dem zweiten Substrat 705 bereitgestellt. Der Strukturkörper 778 ist ein säulenförmiger Abstandshalter, der durch selektives Ätzen eines Isolierfilms erhalten wird, und ist bereitgestellt, um den Abstand (Zellenabstand) zwischen dem ersten Substrat 701 und dem zweiten Substrat 705 zu steuern. Es sei angemerkt, dass ein kugelförmiger Abstandshalter als Strukturkörper 778 verwendet werden kann. Obwohl die Struktur, bei der der Strukturkörper 778 auf der Seite des ersten Substrats 701 bereitgestellt ist, bei dieser Ausführungsform als Beispiel beschrieben wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann eine Struktur, bei der der Strukturkörper 778 auf der Seite des zweiten Substrats 705 bereitgestellt ist, oder eine Struktur zum Einsatz kommen, bei der sowohl das erste Substrat 701 als auch das zweite Substrat 705 mit dem Strukturkörper 778 bereitgestellt sind.
  • Des Weiteren sind ein lichtundurchlässiger Film 738, der als Schwarzmatrix dient, ein Farbfilm 736, der als Farbfilter dient, und ein Isolierfilm 734 in Kontakt mit dem lichtundurchlässigen Film 738 und dem Farbfilm 736 auf der Seite des zweiten Substrats 705 angeordnet.
  • <Strukturbeispiel der Anzeigevorrichtung, bei der ein Flüssigkristallelement als Anzeigeelement verwendet wird>
  • Die Anzeigevorrichtung 700 in 9 umfasst ein Flüssigkristallelement 775. Das Flüssigkristallelement 775 umfasst einen leitenden Film 772, einen leitenden Film 774 und eine Flüssigkristallschicht 776. Der leitende Film 774 ist auf der Seite des zweiten Substrats 705 angeordnet und dient als Gegenelektrode. Die Anzeigevorrichtung 700 in 9 ist in der Lage, ein Bild derart anzuzeigen, dass Durchlassen oder Nichtdurchlassen durch eine Veränderung des Ausrichtungszustandes der Flüssigkristallschicht 776 in Abhängigkeit von einer Spannung gesteuert wird, die an den leitenden Film 772 und den leitenden Film 774 angelegt wird.
  • Der leitende Film 772 ist mit dem leitenden Film verbunden, der als Source- und Drain-Elektrode dient, die in dem Transistor 750 enthalten sind. Der leitende Film 772 wird über dem isolierenden Planarisierungsfilm 770 ausgebildet, um als Pixelelektrode, d. h. als Elektrode des Anzeigeelementes, zu dienen. Der leitende Film 772 dient als reflektierende Elektrode. Die Anzeigevorrichtung 700 in 9 ist eine sogenannte reflektierende Flüssigkristallfarbanzeigevorrichtung, bei der externes Licht von dem leitenden Film 772 reflektiert wird, damit ein Bild durch den Farbfilm 736 angezeigt wird.
  • Ein leitender Film, der sichtbares Licht durchlässt, oder ein leitender Film, der sichtbares Licht reflektiert, kann für den leitenden Film 772 verwendet werden. Beispielsweise wird ein Material, das eines von Indium (In), Zink (Zn) und Zinn (Sn) enthält, vorzugsweise für den leitenden Film verwendet, der sichtbares Licht durchlässt. Zum Beispiel kann ein Aluminium oder Silber enthaltendes Material für den leitenden Film verwendet werden, der sichtbares Licht reflektiert. Bei dieser Ausführungsform wird der leitende Film, der sichtbares Licht reflektiert, als der leitende Film 772 verwendet.
  • In dem Fall, in dem ein leitender Film, der sichtbares Licht reflektiert, als leitender Film 772 verwendet wird, kann der leitende Film eine mehrschichtige Struktur aufweisen. Beispielsweise wird ein 100 nm dicker Aluminiumfilm als unterste Schicht ausgebildet, und wird ein 30 nm dicker Silberlegierungsfilm (z. B. ein Legierungsfilm, der Silber, Palladium und Kupfer enthält) als oberste Schicht ausgebildet. Eine solche Struktur ermöglicht den Erhalt der folgenden Effekte.
    • (1) Die Adhäsion zwischen dem Basisfilm und dem leitenden Film 772 kann verbessert werden.
    • (2) Der Aluminiumfilm und der Silberlegierungsfilm können je nach chemischer Lösung gemeinsam geätzt werden.
    • (3) Der leitende Film 772 kann eine vorteilhafte Querschnittsform (z. B. eine sich verjüngende Form) aufweisen.
  • Die Begründung für (3) lautet wie folgt: Die Ätzrate des Aluminiumfilms mit der chemischen Lösung ist niedriger als diejenige des Silberlegierungsfilms, oder das Ätzen des Aluminiumfilms, der die unterste Schicht bildet, verläuft schneller als dasjenige des Silberlegierungsfilms, da dann, wenn der Aluminiumfilm, der die unterste Schicht bildet, nach dem Ätzen des Silberlegierungsfilms, der die oberste Schicht bildet, freiliegt, Elektronen von dem Metall entnommen werden, das weniger edel ist als der Silberlegierungsfilm, d. h. Aluminium, das ein Metall mit einer hohen Ionisierungstendenz ist, und demzufolge wird ein Ätzen des Silberlegierungsfilms unterdrückt.
  • Es sei angemerkt, dass Vorsprünge und Vertiefungen in einem Teil des isolierenden Planarisierungsfilms 770 des Pixelabschnitts 702 in der Anzeigevorrichtung 700 in 9 bereitgestellt sind. Die Vorsprünge und Vertiefungen können derart ausgebildet werden, dass der isolierende Planarisierungsfilm 770 unter Verwendung eines organischen Harzfilms oder dergleichen ausgebildet wird und dass vorstehende Abschnitte oder vertiefte Abschnitte an der Oberfläche des organischen Harzfilms ausgebildet werden. Der leitende Film 772, der als reflektierende Elektrode dient, wird entlang den Vorsprüngen und Vertiefungen ausgebildet. Daher wird dann, wenn externes Licht auf den leitenden Film 772 einfällt, das Licht an der Oberfläche des leitenden Films 772 in einer diffundierenden Weise reflektiert, wodurch die Sichtbarkeit verbessert werden kann.
  • Es sei angemerkt, dass es sich bei der Anzeigevorrichtung 700 in 9 beispielhaft um eine reflektierende Flüssigkristallfarbanzeigevorrichtung handelt; jedoch ist ein Anzeigetyp nicht darauf beschränkt. Beispielsweise kann eine durchlässige Flüssigkristallfarbanzeigevorrichtung verwendet werden, bei der ein leitender Film, der sichtbares Licht durchlässt, als der leitende Film 772 verwendet wird. Im Falle einer durchlässigen Flüssigkristallfarbanzeigevorrichtung müssen Vorsprünge und Vertiefungen nicht notwendigerweise an dem isolierenden Planarisierungsfilm 770 bereitgestellt werden.
  • Obwohl in 9 nicht dargestellt, kann ein Ausrichtungsfilm auf einer Seite des leitenden Films 772 in Kontakt mit der Flüssigkristallschicht 776 und auf einer Seite des leitenden Films 774 in Kontakt mit der Flüssigkristallschicht 776 bereitgestellt sein. Obwohl in 9 nicht dargestellt, können je nach Bedarf ein optisches Element (ein optisches Substrat) und dergleichen, wie z. B. ein polarisierendes Element, ein optisches Verzögerungselement oder ein Antireflexelement, bereitgestellt sein. Beispielsweise kann eine zirkulare Polarisation unter Verwendung eines polarisierenden Substrats und eines Retardationssubstrats erhalten werden. Zudem kann eine Hintergrundbeleuchtung, eine Seitenbeleuchtung oder dergleichen als Lichtquelle verwendet werden.
  • In dem Fall, in dem ein Flüssigkristallelement als Anzeigeelement verwendet wird, kann ein thermotroper Flüssigkristall, ein niedermolekularer Flüssigkristall, ein hochmolekularer Flüssigkristall, ein polymerdispergierter Flüssigkristall, ein ferroelektrischer Flüssigkristall, ein antiferroelektrischer Flüssigkristall oder dergleichen verwendet werden. Ein solches Flüssigkristallmaterial weist je nach Bedingungen eine cholesterische Phase, eine smektische Phase, eine kubische Phase, eine chiral nematische Phase, eine isotrope Phase oder dergleichen auf.
  • Alternativ kann in dem Fall, in dem ein Modus mit horizontalem elektrischem Feld zum Einsatz kommt, ein eine blaue Phase aufweisender Flüssigkristall verwendet werden, für den kein Ausrichtungsfilm notwendig ist. Eine blaue Phase ist eine der Flüssigkristallphasen, die erzeugt wird, kurz bevor sich eine cholesterische Phase in eine isotrope Phase verändert, während die Temperatur des cholesterischen Flüssigkristalls zunimmt. Da die blaue Phase nur in einem schmalen Temperaturbereich auftritt, wird eine Flüssigkristallzusammensetzung, der mehrere Gewichtsprozent oder mehr eines chiralen Materials beigemischt sind, für die Flüssigkristallschicht verwendet, um den Temperaturbereich zu verbessern. Die Flüssigkristallzusammensetzung, die einen eine blaue Phase aufweisenden Flüssigkristall und ein chirales Material enthält, weist eine kurze Ansprechzeit und optische Isotropie auf, was den Ausrichtungsprozess unnötig macht. Außerdem weist die Flüssigkristallzusammensetzung, die einen eine blaue Phase aufweisenden Flüssigkristall und ein chirales Material enthält, nur eine geringe Betrachtungswinkelabhängigkeit auf. Ein Ausrichtungsfilm muss nicht unbedingt bereitgestellt sein, und eine Reibbehandlung ist daher nicht erforderlich; folglich kann eine durch die Reibbehandlung hervorgerufene Beschädigung infolge elektrostatischer Entladung verhindert werden, und Defekte und Beschädigungen der Flüssigkristallanzeigevorrichtung in dem Herstellungsprozess können verringert werden.
  • In dem Fall, in dem ein Flüssigkristallelement als Anzeigeelement verwendet wird, kann ein Twisted Nematic-(TN-) bzw. verdrehter nematischer Modus, ein In-Plane-Switching- bzw. ebeneninterner Umschalt-(IPS-)Modus, ein Streufeldschaltungs-(fringe field switching, FFS-)Modus, ein achsensymmetrisch-ausgerichteter-Mikrozellen-(axially symmetric aligned micro-cell, ASM-)Modus, ein optisch kompensierter Doppelbrechungs-(optical compensated birefringence, OCB-)Modus, ein ferroelektrischer Flüssigkristall-(ferroelectric liquid crystal, FLC-)Modus, ein antiferroelektrischer Flüssigkristall-(anti-ferroelectric liquid crystal, AFLC-) Modus oder dergleichen verwendet werden.
  • Außerdem kann auch eine normalerweise schwarze Flüssigkristallanzeigevorrichtung verwendet werden, wie z. B. eine durchsichtige Flüssigkristallanzeigevorrichtung, bei der ein Vertical Alignment- bzw. Vertikalausrichtungs-(VA-)Modus benutzt wird. Es gibt einige Beispiele für einen Vertical Alignment-Modus; beispielsweise kann ein Multi-Domain Vertical Alignment-(MVA-) bzw. Mehr-Domänen-Vertikalausrichtungs-Modus, ein Patterned bzw. strukturierter Vertical Alignment-(PVA-)Modus, ein ASV-Modus oder dergleichen verwendet werden.
  • <Anzeigevorrichtung, bei der ein Licht emittierendes Element als Anzeigeelement verwendet wird>
  • Die in 10 dargestellte Anzeigevorrichtung 700 umfasst ein Licht emittierendes Element 782. Das Licht emittierende Element 782 umfasst einen leitenden Film 784, eine EL-Schicht 786 und einen leitenden Film 788. Die Anzeigevorrichtung 700 in 10 ist in der Lage, durch eine Lichtemission von der EL-Schicht 786, die in dem Licht emittierenden Element 782 enthalten ist, ein Bild anzuzeigen.
  • Der leitende Film 784 ist mit dem leitenden Film verbunden, die als Source- und Drain-Elektrode dienen, die in dem Transistor 750 enthalten sind. Der leitende Film 784 ist über dem isolierenden Planarisierungsfilm 770 ausgebildet, um als Pixelelektrode, d. h. als eine Elektrode des Anzeigeelementes, zu dienen. Ein leitender Film, der sichtbares Licht durchlässt, oder ein leitender Film, der sichtbares Licht reflektiert, kann als leitender Film 784 verwendet werden. Der leitende Film, der sichtbares Licht durchlässt, kann beispielsweise unter Verwendung eines Materials ausgebildet werden, das eines von Indium (In), Zink (Zn) und Zinn (Sn) enthält. Der leitende Film, der sichtbares Licht reflektiert, kann beispielsweise unter Verwendung eines Aluminium oder Silber enthaltenden Materials ausgebildet werden.
  • Bei der Anzeigevorrichtung 700 in 10 ist ein Isolierfilm 730 über dem isolierenden Planarisierungsfilm 770 und dem leitenden Film 784 bereitgestellt. Der Isolierfilm 730 bedeckt einen Teil des leitenden Films 784. Es sei angemerkt, dass das Licht emittierende Element 782 eine Oberseiten-Emission-Struktur aufweist. Deshalb weist der leitende Film 788 eine Lichtdurchlässigkeitseigenschaft auf und lässt Licht durch, das von der EL-Schicht 786 emittiert wird. Obwohl die Oberseiten-Emission-Struktur bei dieser Ausführungsform beispielhaft beschrieben wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Es kann eine Unterseiten-Emission-Struktur, bei der Licht zu der Seite des leitenden Films 784 emittiert wird, oder eine Dual-Emission-Struktur eingesetzt werden, bei der Licht sowohl zu der Seite des leitenden Films 784 als auch zu der Seite des leitenden Films 788 emittiert wird.
  • Der Farbfilm 736 ist derart angeordnet, dass er sich mit dem Licht emittierenden Element 782 überlappt, und der lichtundurchlässige Film 738 ist derart angeordnet, dass er sich mit dem Isolierfilm 730 überlappt und in dem Anschlussleitungsabschnitt 711 und in dem Source-Treiberschaltungsabschnitt 704 enthalten ist. Der Farbfilm 736 und der lichtundurchlässige Film 738 sind mit dem Isolierfilm 734 bedeckt. Ein Raum zwischen dem Licht emittierenden Element 782 und dem Isolierfilm 734 ist mit einem Dichtungsfilm 732 gefüllt. Obwohl eine Struktur mit dem Farbfilm 736 als die Anzeigevorrichtung 700 in 10 beschrieben wird, ist die Struktur nicht darauf beschränkt. In dem Fall, in dem die EL-Schicht 786 durch ein Verfahren separater Farbgebung ausgebildet wird, muss der Farbfilm 736 nicht notwendigerweise bereitgestellt sein.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit der Struktur, die bei den anderen Ausführungsformen beschrieben ist, verwendet werden.
  • [Ausführungsform 4]
  • Bei dieser Ausführungsform wird eine Anzeigevorrichtung, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet, anhand von 18A bis 18C beschrieben.
  • Die Anzeigevorrichtung, die in 11A dargestellt wird, umfasst einen Bereich, der Pixel von Anzeigeelementen beinhaltet (nachstehend wird der Bereich als Pixelabschnitt 502 bezeichnet), einen Schaltungsabschnitt, der außerhalb des Pixelabschnitts 502 angeordnet ist und eine Schaltung zur Ansteuerung der Pixel beinhaltet (nachstehend wird der Abschnitt als Treiberschaltungsabschnitt 504 bezeichnet), Schaltungen, die jeweils eine Funktion zum Schützen eines Elements aufweisen (nachstehend werden die Schaltungen als Schutzschaltungen 506 bezeichnet), und einen Anschlussabschnitt 507. Es sei angemerkt, dass die Schutzschaltungen 506 nicht notwendigerweise bereitgestellt werden müssen.
  • Vorzugsweise ist der Treiberschaltungsabschnitt 504 teilweise oder als Ganzes über einem Substrat ausgebildet, über dem der Pixelabschnitt 502 ausgebildet wird, wobei in diesem Falle die Anzahl der Bestandteile und die Anzahl der Anschlüsse verringert werden können. Wenn ein Teil des Treiberschaltungsabschnitts 504 oder der gesamte Treiberschaltungsabschnitt 504 nicht über dem Substrat ausgebildet wird, über dem der Pixelabschnitt 502 ausgebildet wird, kann der Teil des Treiberschaltungsabschnitts 504 oder der gesamte Treiberschaltungsabschnitt 504 durch COG oder Tape-Automated-Bonding bzw. automatisiertes Band-Bonding (TAB) montiert werden.
  • Der Pixelabschnitt 502 umfasst eine Vielzahl von Schaltungen zur Ansteuerung von Anzeigeelementen, die in X Zeilen (X ist eine natürliche Zahl von 2 oder mehr) und Y Spalten (Y ist eine natürliche Zahl von 2 oder mehr) angeordnet sind (solche Schaltungen werden nachstehend als Pixelschaltungen 501 bezeichnet). Der Treiberschaltungsabschnitt 504 umfasst Treiberschaltungen, wie z. B. eine Schaltung zum Zuführen eines Signals (Abtastsignals), um ein Pixel auszuwählen (die Schaltung wird nachstehend als Gate-Treiber 504a bezeichnet), und eine Schaltung zum Zuführen eines Signals (Datensignals), um ein Anzeigeelement in einem Pixel zu betreiben (die Schaltung wird nachstehend als Source-Treiber 504b bezeichnet).
  • Der Gate-Treiber 504a beinhaltet ein Schieberegister oder dergleichen. Der Gate-Treiber 504a empfängt ein Signal zur Ansteuerung des Schieberegisters über den Anschlussabschnitt 507 und gibt ein Signal aus. Zum Beispiel empfängt der Gate-Treiber 504a ein Startimpulssignal, ein Taktsignal oder dergleichen und gibt ein Impulssignal aus. Der Gate-Treiber 504a weist eine Funktion zum Steuern der Potentiale von Leitungen auf, denen Abtastsignale zugeführt werden (solche Leitungen werden nachstehend als Abtastleitungen GL_1 bis GL_X bezeichnet). Es sei angemerkt, dass eine Vielzahl von Gate-Treibern 504a bereitgestellt sein kann, um die Abtastleitungen GL_1 bis GL_X getrennt zu steuern. Alternativ weist der Gate-Treiber 504a eine Funktion zum Zuführen eines Initialisierungssignals auf. Ohne darauf beschränkt zu sein, kann der Gate-Treiber 504a ein anderes Signal zuführen.
  • Der Source-Treiber 504b beinhaltet ein Schieberegister oder dergleichen. Der Source-Treiber 504b empfängt neben einem Signal zur Ansteuerung des Schieberegisters ein Signal (Videosignal), aus dem ein Datensignal abgeleitet wird, über den Anschlussabschnitt 507. Der Source-Treiber 504b weist eine Funktion zum Erzeugen eines Datensignals auf, das in die Pixelschaltung 501 geschrieben wird und auf dem Videosignal basiert. Der Source-Treiber 504b weist zusätzlich eine Funktion zum Steuern der Ausgabe eines Datensignals als Antwort auf ein Impulssignal auf, das erzeugt wird, indem ein Startimpulssignal, ein Taktsignal oder dergleichen eingegeben wird. Ferner weist der Source-Treiber 504b eine Funktion zum Steuern der Potentiale von Leitungen auf, denen Datensignale zugeführt werden (solche Leitungen werden nachstehend als Datenleitungen DL_1 bis DL_Y bezeichnet). Alternativ weist der Source-Treiber 504b eine Funktion zum Zuführen eines Initialisierungssignals auf. Ohne darauf beschränkt zu sein, kann der Source-Treiber 504b ein anderes Signal zuführen.
  • Der Source-Treiber 504b beinhaltet beispielsweise eine Vielzahl von Analogschaltern. Indem die Vielzahl von Analogschaltern nacheinander eingeschaltet wird, kann der Source-Treiber 504b als Datensignale Signale ausgeben, die derart erhalten werden, dass das Videosignal zeitlich geteilt wird.
  • Ein Impulssignal und ein Datensignal werden über eine der Vielzahl von Abtastleitungen GL, denen Abtastsignale zugeführt werden, bzw. über eine der Vielzahl von Datenleitungen DL, denen Datensignale zugeführt werden, in jede der Vielzahl von Pixelschaltungen 501 eingegeben. Das Schreiben und das Halten des Datensignals in jeder der Vielzahl von Pixelschaltungen 501 werden durch den Gate-Treiber 504a gesteuert. Zum Beispiel wird in die Pixelschaltung 501 in der m-ten Zeile und der n-ten Spalte (m ist eine natürliche Zahl kleiner als oder gleich X, und n ist eine natürliche Zahl kleiner als oder gleich Y) ein Impulssignal von dem Gate-Treiber 504a über die Abtastleitung GL_m eingegeben und wird ein Datensignal von dem Source-Treiber 504b über die Datenleitung DL_n entsprechend dem Potential der Abtastleitung GL_m eingegeben.
  • Die in 11A dargestellte Schutzschaltung 506 ist beispielsweise mit der Abtastleitung GL zwischen dem Gate-Treiber 504a und der Pixelschaltung 501 verbunden. Die Schutzschaltung 506 ist alternativ mit der Datenleitung DL zwischen dem Source-Treiber 504b und der Pixelschaltung 501 verbunden. Die Schutzschaltung 506 kann alternativ auch mit einer Leitung zwischen dem Gate-Treiber 504a und dem Anschlussabschnitt 507 verbunden sein. Die Schutzschaltung 506 kann alternativ mit einer Leitung zwischen dem Source-Treiber 504b und dem Anschlussabschnitt 507 verbunden sein. Es sei angemerkt, dass der Anschlussabschnitt 507 einen Abschnitt mit Anschlüssen bezeichnet, über die Energie, Steuersignale und Videosignale von externen Schaltungen in die Anzeigevorrichtung eingegeben werden.
  • Die Schutzschaltung 506 ist eine Schaltung, die eine Leitung, die mit der Schutzschaltung verbunden ist, elektrisch mit einer weiteren Leitung verbindet, wenn ein außerhalb eines bestimmten Bereichs liegendes Potential an die Leitung angelegt wird, die mit der Schutzschaltung verbunden ist.
  • Wie in 11A dargestellt, sind die Schutzschaltungen 506 für den Pixelabschnitt 502 und den Treiberschaltungsabschnitt 504 bereitgestellt, so dass die Beständigkeit der Anzeigevorrichtung gegen einen Überstrom, der durch elektrostatische Entladung (electrostatic discharge, ESD) oder dergleichen erzeugt wird, verbessert werden kann. Es sei angemerkt, dass die Konfiguration der Schutzschaltungen 506 nicht darauf beschränkt ist; beispielsweise kann die Schutzschaltung 506 konfiguriert sein, mit dem Gate-Treiber 504a verbunden zu sein, oder die Schutzschaltung 506 kann konfiguriert sein, mit dem Source-Treiber 504b verbunden zu sein. Die Schutzschaltung 506 kann alternativ konfiguriert sein, mit dem Anschlussabschnitt 507 verbunden zu sein.
  • In 11A wird ein Beispiel gezeigt, bei dem der Treiberschaltungsabschnitt 504 den Gate-Treiber 504a und den Source-Treiber 504b beinhaltet; jedoch ist die Struktur nicht darauf beschränkt. Zum Beispiel ist nur der Gate-Treiber 504a ausgebildet, und es kann ein getrennt hergestelltes Substrat montiert werden, über dem eine Source-Treiberschaltung ausgebildet ist (z. B. ein Treiberschaltungssubstrat, das aus einem einkristallinen Halbleiterfilm oder einem polykristallinen Halbleiterfilm ausgebildet ist).
  • Jede der Vielzahl von Pixelschaltungen 501 in 11A kann beispielsweise die in 11B dargestellte Struktur aufweisen.
  • Die in 11B dargestellte Pixelschaltung 501 beinhaltet ein Flüssigkristallelement 570, einen Transistor 550 und einen Kondensator 560. Als Transistor 550 kann ein beliebiger der Transistoren verwendet werden, die bei den vorstehenden Ausführungsformen beschrieben worden sind.
  • Das Potential einer eines Paars von Elektroden des Flüssigkristallelementes 570 wird je nach Bedarf entsprechend den Spezifikationen der Pixelschaltung 501 eingestellt. Der Ausrichtungszustand des Flüssigkristallelementes 570 hängt von den geschriebenen Daten ab. Ein gemeinsames Potential kann einer des Paars von Elektroden des Flüssigkristallelementes 570 zugeführt werden, die in jeder der Vielzahl von Pixelschaltungen 501 enthalten ist. Ferner kann sich das Potential, das einer des Paars von Elektroden des Flüssigkristallelementes 570 in der Pixelschaltung 501 in einer Zeile zugeführt wird, von dem Potential unterscheiden, das einer des Paars von Elektroden des Flüssigkristallelementes 570 in der Pixelschaltung 501 in einer anderen Zeile zugeführt wird.
  • Als Beispiele für ein Ansteuerverfahren der Anzeigevorrichtung, die das Flüssigkristallelement 570 beinhaltet, kann ein beliebiger der folgenden Modi angegeben werden: ein TN-Modus, ein STN-Modus, ein VA-Modus, ein achsensymmetrisch-ausgerichteter Mikrozellen-(axially symmetric aligned micro-cell, ASM-)Modus, ein optisch kompensierter Doppelbrechungs-(optical compensated birefringence, OCB-)Modus, ein ferroelektrischer Flüssigkristall-(ferroelectric liquid crystal, FLC-)Modus, ein antiferroelektrischer Flüssigkristall-(antiferroelectric liquid crystal, AFLC-)Modus, ein MVA-Modus, ein Patterned Vertical Alignment-(PVA-)Modus, ein IPS-Modus, ein FFS-Modus, ein Transverse Bend Alignment-(TBA-)Modus und dergleichen. Weitere Beispiele für das Ansteuerverfahren der Anzeigevorrichtung umfassen einen elektrisch gesteuerten Doppelbrechungs-(electically controlled birefringence, ECB-)Modus, einen polymerdispergierten Flüssigkristall-(polymer dispersed liquid crystal, PDLC-)Modus, einen Polymernetz-Flüssigkristall-(polymer network liquid crystal, PNLC) Modus und einen Gast-Wirt-(Guest-Host-)Modus. Es sei angemerkt, dass die vorliegende Erfindung nicht auf diese Beispiele beschränkt ist, und verschiedene Flüssigkristallelemente und Ansteuerverfahren können für das Flüssigkristallelement und das Ansteuerverfahren dafür verwendet werden.
  • Bei der Pixelschaltung 501 in der m-ten Zeile und der n-ten Spalte ist entweder eine Source-Elektrode oder eine Drain-Elektrode des Transistors 550 elektrisch mit der Datenleitung DL_n verbunden, und die andere ist elektrisch mit der anderen des Paars von Elektroden des Flüssigkristallelementes 570 verbunden. Eine Gate-Elektrode des Transistors 550 ist elektrisch mit der Abtastleitung GL_m verbunden. Der Transistor 550 weist eine Funktion zum Steuern auf, ob ein Datensignal geschrieben wird, indem er eingeschaltet oder ausgeschaltet wird.
  • Eine eines Paars von Elektroden des Kondensators 560 ist elektrisch mit einer Leitung verbunden, der ein Potential zugeführt wird (nachstehend als Potentialversorgungsleitung VL bezeichnet), und die andere ist elektrisch mit der anderen des Paars von Elektroden des Flüssigkristallelementes 570 verbunden. Das Potential der Potentialversorgungsleitung VL wird je nach Bedarf entsprechend den Spezifikationen der Pixelschaltung 501 eingestellt. Der Kondensator 560 dient als Speicherkondensator zum Speichern der geschriebenen Daten.
  • Beispielsweise werden bei der Anzeigevorrichtung, die die Pixelschaltung 501 in 11B umfasst, die Pixelschaltungen 501 nacheinander durch den in 11A dargestellten Gate-Treiber 504a zeilenweise ausgewählt, wodurch die Transistoren 550 eingeschaltet werden und ein Datensignal geschrieben wird.
  • Wenn die Transistoren 550 ausgeschaltet werden, werden die Pixelschaltungen 501, in denen die Daten geschrieben worden sind, in einen Haltezustand versetzt. Dieser Vorgang wird nacheinander zeilenweise ausgeführt; somit kann ein Bild angezeigt werden.
  • Alternativ kann jede der Vielzahl von Pixelschaltungen 501 in 11A beispielsweise die in 11C dargestellte Struktur aufweisen.
  • Die in 11C dargestellte Pixelschaltung 501 beinhaltet Transistoren 552 und 554, einen Kondensator 562 und ein Licht emittierendes Element 572. Ein beliebiger der Transistoren, die bei den vorstehenden Ausführungsformen beschrieben worden sind, kann als Transistor 552 und/oder Transistor 554 verwendet werden. [0312] Entweder eine Source-Elektrode oder eine Drain-Elektrode des Transistors 552 ist elektrisch mit einer Leitung verbunden, der ein Datensignal zugeführt wird (nachstehend als Datenleitung DL_n bezeichnet). Eine Gate-Elektrode des Transistors 552 ist elektrisch mit einer Leitung verbunden, der ein Gate-Signal zugeführt wird (nachstehend als Abtastleitung GL_m bezeichnet).
  • Der Transistor 552 weist eine Funktion zum Steuern auf, ob ein Datensignal geschrieben wird, indem er eingeschaltet oder ausgeschaltet wird.
  • Eine eines Paars von Elektroden des Kondensators 562 ist elektrisch mit einer Leitung verbunden, der ein Potential zugeführt wird (nachstehend als Potentialversorgungsleitung VL_a bezeichnet), und die andere ist elektrisch mit der anderen der Source-Elektrode und der Drain-Elektrode des Transistors 552 verbunden.
  • Der Kondensator 562 dient als Speicherkondensator zum Speichern der geschriebenen Daten.
  • Entweder eine Source-Elektrode oder eine Drain-Elektrode des Transistors 554 ist elektrisch mit der Potentialversorgungsleitung VL_a verbunden. Eine Gate-Elektrode des Transistors 554 ist ferner elektrisch mit der anderen der Source-Elektrode und der Drain-Elektrode des Transistors 552 verbunden.
  • Entweder eine Anode oder eine Kathode des Licht emittierenden Elementes 572 ist elektrisch mit einer Potentialversorgungsleitung VL_b verbunden, und die andere ist elektrisch mit der anderen der Source-Elektrode und der Drain-Elektrode des Transistors 554 verbunden.
  • Als Licht emittierendes Element 572 kann beispielsweise ein organisches Elektrolumineszenzelement (auch als organisches EL-Element bezeichnet) verwendet werden. Es sei angemerkt, dass das Licht emittierende Element 572 nicht auf ein organisches EL-Element beschränkt ist; es kann ein anorganisches EL-Element verwendet werden, das ein anorganisches Material enthält.
  • Ein hohes Stromversorgungspotential VDD wird entweder der Potentialversorgungsleitung VL_a oder der Potentialversorgungsleitung VL_b zugeführt, und ein niedriges Stromversorgungspotential VSS wird der anderen Leitung zugeführt.
  • Beispielsweise werden bei der Anzeigevorrichtung, die die Pixelschaltung 501 in 11C umfasst, die Pixelschaltungen 501 nacheinander durch den in 11A dargestellten Gate-Treiber 504a zeilenweise ausgewählt, wodurch die Transistoren 552 eingeschaltet werden und ein Datensignal geschrieben wird.
  • Wenn die Transistoren 552 ausgeschaltet werden, werden die Pixelschaltungen 501, in denen die Daten geschrieben worden sind, in einen Haltezustand versetzt. Die Größe des Stroms, der zwischen der Source-Elektrode und der Drain-Elektrode des Transistors 554 fließt, wird ferner entsprechend dem Potential des geschriebenen Datensignals gesteuert. Das Licht emittierende Element 572 emittiert Licht mit einer Leuchtdichte, die der Größe des fließendem Stroms entspricht. Dieser Vorgang wird nacheinander zeilenweise ausgeführt; somit kann ein Bild angezeigt werden.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit der Struktur, die bei den anderen Ausführungsformen beschrieben ist, verwendet werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform werden ein Anzeigemodul und elektronische Vorrichtungen, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfassen, anhand von 12 und 13A bis 13G beschrieben.
  • Bei einem Anzeigemodul 8000, das in 12 dargestellt wird, sind ein Touchscreen 8004, der mit einer FPC 8003 verbunden ist, ein Anzeigefeld 8006, das mit einer FPC 8005 verbunden ist, eine Hintergrundbeleuchtung 8007, ein Rahmen 8009, eine gedruckte Leiterplatte 8010 und eine Batterie 8011 zwischen einem Oberdeckel 8001 und einem Unterdeckel 8002 bereitgestellt.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann beispielsweise für das Anzeigefeld 8006 verwendet werden.
  • Die Formen und Größen des Oberdeckels 8001 und des Unterdeckels 8002 können jeweils entsprechend den Größen des Touchscreens 8004 und des Anzeigefeldes 8006 verändert werden.
  • Der Touchscreen 8004 kann ein resistiver Touchscreen oder ein kapazitiver Touchscreen sein und kann derart ausgebildet werden, dass er sich mit dem Anzeigefeld 8006 überlappt. Ein Gegensubstrat (Abdichtungssubstrat) des Anzeigefeldes 8006 kann eine Touchscreen-Funktion aufweisen. Ein Photosensor kann in jedem Pixel des Anzeigefeldes 8006 bereitgestellt sein, so dass ein optischer Touchscreen erhalten wird.
  • Die Hintergrundbeleuchtung 8007 umfasst eine Lichtquelle 8008. Es sei angemerkt, dass, obwohl eine Struktur in 12 dargestellt wird, bei der die Lichtquellen 8008 über der Hintergrundbeleuchtung 8007 bereitgestellt sind, eine Ausführungsform der vorliegenden Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann eine Struktur verwendet werden, bei der die Lichtquelle 8008 an einem Endabschnitt der Hintergrundbeleuchtung 8007 angeordnet ist und ferner eine Lichtstreuscheibe bereitgestellt wird. Es sei angemerkt, dass in dem Fall, in dem ein selbstleuchtendes Licht emittierendes Element, wie z. B. ein organisches EL-Element, verwendet wird, oder in dem Fall, in dem ein reflektierender Bildschirm oder dergleichen eingesetzt wird, die Hintergrundbeleuchtung 8007 nicht bereitgestellt werden muss.
  • Der Rahmen 8009 schützt das Anzeigefeld 8006 und dient auch als elektromagnetische Abschirmung zum Blockieren von elektromagnetischen Wellen, die durch den Betrieb der gedruckten Leiterplatte 8010 erzeugt werden. Der Rahmen 8009 kann auch als Abstrahlplatte dienen.
  • Die gedruckte Leiterplatte 8010 ist mit einer Stromversorgungsschaltung und einer Signalverarbeitungsschaltung zum Ausgeben eines Videosignals und eines Taktsignals bereitgestellt. Als Stromquelle zum Zuführen von Strom zu der Stromversorgungsschaltung kann eine externe Netzstromquelle oder eine Stromquelle verwendet werden, bei der die getrennt bereitgestellte Batterie 8011 verwendet wird. Die Batterie 8011 kann im Falle der Verwendung einer Netzstromquelle weggelassen werden.
  • Das Anzeigemodul 8000 kann zusätzlich mit einer Komponente, wie z. B. einer polarisierenden Platte, einer Retardationsplatte oder einer Prismenfolie, bereitgestellt sein.
  • 13A bis 13G stellen elektronische Vorrichtungen dar. Diese elektronischen Vorrichtungen können ein Gehäuse 9000, einen Anzeigeabschnitt 9001, einen Lautsprecher 9003, Bedienungstasten 9005 (darunter auch einen Netzschalter oder einen Bedienungsschalter), einen Verbindungsanschluss 9006, einen Sensor 9007 (einen Sensor mit einer Funktion zum Messen oder Erfassen von Kraft, Verschiebung, Position, Geschwindigkeit, Beschleunigung, Winkelgeschwindigkeit, Drehzahl, Abstand, Licht, Flüssigkeit, Magnetismus, Temperatur, chemischer Substanz, Ton, Zeit, Härte, elektrischem Feld, Strom, Spannung, elektrischer Leistung, Strahlung, Durchflussrate, Feuchtigkeit, Steigungsgrad, Schwingung, Geruch oder Infrarotstrahl), ein Mikrofon 9008 und dergleichen beinhalten.
  • Die elektronischen Vorrichtungen, die in 13A bis 13G dargestellt sind, können verschiedene Funktionen, so beispielsweise eine Funktion zum Anzeigen verschiedener Daten (eines Standbildes, eines bewegten Bildes, eines Textbildes und dergleichen) auf dem Anzeigeabschnitt, eine Touchscreen-Funktion, eine Funktion zum Anzeigen eines Kalenders, des Datums, der Zeit und dergleichen, eine Funktion zum Steuern einer Verarbeitung mit diversen Arten von Software (Programmen), eine drahtlose Kommunikationsfunktion, eine Funktion zum Verbinden mit verschiedenen Computernetzwerken mittels einer drahtlosen Kommunikationsfunktion, eine Funktion zum Übertragen und Empfangen verschiedener Daten mittels einer drahtlosen Kommunikationsfunktion, eine Funktion zum Lesen eines Programms oder Daten, das/die in einem Speichermedium gespeichert ist/sind, und Anzeigen des Programms oder der Daten auf dem Anzeigeabschnitt und dergleichen aufweisen. Es sei angemerkt, dass Funktionen, die für die elektronischen Vorrichtungen bereitgestellt werden können, die in 13A bis 13G dargestellt sind, nicht auf diejenigen, die vorstehend beschrieben worden sind, beschränkt sind und die elektronischen Vorrichtungen weitere Funktionen aufweisen können. Obwohl in 13A bis 13G nicht dargestellt, kann die elektronische Vorrichtung eine Vielzahl von Anzeigeabschnitten beinhalten. Die elektronische Vorrichtung kann ferner mit einer Kamera und dergleichen versehen sein und eine Funktion zum Aufnehmen eines Standbildes, eine Funktion zum Aufnehmen eines bewegten Bildes, eine Funktion zum Speichern eines aufgenommenen Bildes in einem Speichermedium (einem externen Speichermedium oder einem Speichermedium, das in der Kamera eingebaut ist), eine Funktion zum Anzeigen eines aufgenommenen Bildes auf dem Anzeigeabschnitt oder dergleichen aufweisen.
  • Die elektronischen Vorrichtungen, die in 13A bis 13G dargestellt sind, werden nachstehend ausführlich beschrieben.
  • 13A ist eine perspektivische Ansicht, die ein tragbares Informationsendgerät 9100 darstellt. Ein Anzeigeabschnitt 9001 des tragbaren Informationsendgeräts 9100 ist flexibel. Daher kann der Anzeigeabschnitt 9001 entlang einer gekrümmten Oberfläche eines gekrümmten Gehäuses 9000 eingebaut sein. Der Anzeigeabschnitt 9001 beinhaltet ferner einen Berührungssensor, und ein Betrieb kann durch Berühren des Bildschirms mit einem Finger, einem Stift oder dergleichen ausgeführt werden. Indem beispielsweise ein auf dem Anzeigeabschnitt 9001 angezeigtes Icon berührt wird, kann eine Applikation gestartet werden.
  • 13B ist eine perspektivische Ansicht, die ein tragbares Informationsendgerät 9101 darstellt. Das tragbare Informationsendgerät 9101 dient beispielsweise als eine oder mehrere Vorrichtung/en von einem Telefongerät, einem Notebook und einem Informationssuchsystem. Insbesondere kann das tragbare Informationsendgerät 9101 als Smartphone verwendet werden. Es sei angemerkt, dass, obwohl in 13B nicht dargestellt, der Lautsprecher 9003, der Verbindungsanschluss 9006, der Sensor 9007 und dergleichen des tragbaren Informationsendgeräts 9101 an den gleichen Positionen wie bei dem tragbaren Informationsendgerät 9100 in 13A angeordnet sein können. Das tragbare Informationsendgerät 9101 kann Schriftzeichen und Bildinformationen auf seiner Vielzahl von Oberflächen anzeigen. Beispielsweise können drei Bedienungstasten 9050 (auch als Bedienungsicons, oder einfach als Icons bezeichnet) auf einer Oberfläche des Anzeigeabschnitts 9001 angezeigt werden. Außerdem können Informationen 9051, die durch gestrichelte Rechtecke dargestellt sind, auf einer anderen Oberfläche des Anzeigeabschnitts 9001 angezeigt werden. Beispiele für die Informationen 9051 umfassen eine Anzeige, die auf die Ankunft einer eingehenden E-Mail, einer Mitteilung von einem sozialen Netzwerk (social networking service, SNS) und eines Anrufs; den Betreff und Absender einer E-Mail und einer SNS-Mitteilung; das Datum; die Zeit, die verbleibende Batteriekapazität; und die Empfangsstärke einer Antenne hinweist. Alternativ können die Bedienungstasten 9050 oder dergleichen an der Stelle der Informationen 9051 angezeigt werden.
  • 13C ist eine perspektivische Ansicht, die ein tragbares Informationsendgerät 9102 darstellt. Das tragbare Informationsendgerät 9102 weist eine Funktion zum Anzeigen von Informationen beispielsweise auf drei oder mehr Seiten des Anzeigeabschnitts 9001 auf. Hier werden Informationen 9052, Informationen 9053 und Informationen 9054 auf unterschiedlichen Seiten angezeigt. Beispielsweise kann ein Benutzer des tragbaren Informationsendgeräts 9102 die Anzeige (hier die Informationen 9053) ansehen, wobei das tragbare Informationsendgerät 9102 in einer Brusttasche seines/ihres Hemdes platziert ist. Insbesondere kann die Telefonnummer, der Name oder dergleichen eines Anrufers an einer Stelle angezeigt werden, die von oberhalb des tragbaren Informationsendgeräts 9102 aus eingesehen werden kann. Daher kann der Benutzer die Anzeige ansehen, ohne dabei das tragbare Informationsendgerät 9102 aus der Tasche herausnehmen zu müssen, und entscheiden, ob er/sie den Anruf annehmen möchte.
  • 13D ist eine perspektivische Ansicht, die ein tragbares Informationsendgerät 9200 in Form einer Armbanduhr darstellt. Das tragbare Informationsendgerät 9200 kann verschiedene Applikationen, wie z. B. Mobiltelefongespräche, E-Mails verschicken und empfangen, Texte lesen und bearbeiten, Musik wiedergeben, Internet-Kommunikation und ein Computerspiel, ausführen. Die Anzeigeoberfläche des Anzeigeabschnitts 9001 ist gekrümmt, und Bilder können auf der gekrümmten Anzeigeoberfläche angezeigt werden. Das tragbare Informationsendgerät 9200 kann die Nahbereichskommunikation entsprechend einem Kommunikationsstandard verwenden. Zum Beispiel kann in diesem Fall eine gegenseitige Kommunikation zwischen dem tragbaren Informationsendgerät 9200 und einem Headset ausgeführt werden, das zur drahtlosen Kommunikation geeignet ist, wodurch ein freihändiges Telefongespräch ermöglicht wird. Ferner beinhaltet das tragbare Informationsendgerät 9200 den Verbindungsanschluss 9006, und Daten können über einen Steckverbinder direkt zu/von einem anderen Informationsendgerät gesendet und empfangen werden. Ein Aufladen durch den Verbindungsanschluss 9006 ist möglich. Es sei angemerkt, dass der Ladevorgang ohne den Verbindungsanschluss 9006 durch drahtlose Stromzufuhr ausgeführt werden kann.
  • 13E, 13F und 13G sind perspektivische Ansichten, die jeweils ein zusammenklappbares, tragbares Informationsendgerät 9201 darstellen. 13E ist eine perspektivische Ansicht, die das tragbare Informationsendgerät 9201, das geöffnet ist, darstellt; 13F ist eine perspektivische Ansicht, die das tragbare Informationsendgerät 9201, das geöffnet oder zugeklappt wird, darstellt; und 13G ist eine perspektivische Ansicht, die das tragbare Informationsendgerät 9201, das zusammengeklappt ist, darstellt. Das tragbare Informationsendgerät 9201 ist sehr gut tragbar, wenn es zusammengeklappt ist. Wenn das tragbare Informationsendgerät 9201 geöffnet ist, ist ein nahtloser großer Anzeigebereich sehr durchsuchbar. Der Anzeigeabschnitt 9001 des tragbaren Informationsendgeräts 9201 wird von drei Gehäusen 9000 getragen, die durch Scharniere 9055 miteinander verbunden sind. Indem das tragbare Informationsendgerät 9201 an einer Verbindungsstelle zwischen zwei Gehäusen 9000 mit den Scharnieren 9055 zusammengeklappt wird, kann die Form des tragbaren Informationsendgeräts 9201 reversibel von dem geöffneten Zustand zu dem zusammengeklappten Zustand verändert werden. Beispielsweise kann das tragbare Informationsendgerät 9201 mit einem Krümmungsradius von größer als oder gleich 1 mm und kleiner als oder gleich 150 mm gebogen werden.
  • Die elektronischen Vorrichtungen, die bei dieser Ausführungsform beschrieben worden sind, beinhalten jeweils den Anzeigeabschnitt zum Anzeigen gewisser Arten von Daten. Es sei angemerkt, dass die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung auch für eine elektronische Vorrichtung verwendet werden kann, die keinen Anzeigeabschnitt aufweist. Beispielhaft werden die Struktur beschrieben, bei der der Anzeigeabschnitt der elektronischen Vorrichtung, die bei dieser Ausführungsform beschrieben worden ist, flexibel ist und bei der eine Anzeige auf der gekrümmten Anzeigeoberfläche ausgeführt werden kann, oder die Struktur, bei der der Anzeigeabschnitt der elektronischen Vorrichtung zusammenklappbar ist; jedoch ist die Struktur nicht darauf beschränkt und eine Struktur, bei der der Anzeigeabschnitt der elektronischen Vorrichtung nicht flexibel ist und eine Anzeige auf einem ebenen Abschnitt ausgeführt wird, kann zum Einsatz kommen.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen verwendet werden.
  • [Beispiel 1]
  • In dem Beispiel 1 wurden Proben A1 bis A3 für eine Analyse hergestellt und einer SIMS-Analyse unterzogen.
  • Zuerst werden die Proben, die in dem Beispiel 1 für die Analyse hergestellt wurden, beschrieben.
  • (Proben A1 bis A3)
  • Zuerst wurde ein 100 nm dicker Oxidhalbleiterfilm über einem 0,7 mm dicken Glassubstrat ausgebildet. Es sei angemerkt, dass sich die Zusammensetzungen der Oxidhalbleiterfilme der Proben A1 bis A3 voneinander unterscheiden.
  • Der Oxidhalbleiterfilm der Probe A1 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 100 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 1:1:1,2) angelegt.
  • Der Oxidhalbleiterfilm der Probe A2 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 100 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 3:1:2) angelegt.
  • Der Oxidhalbleiterfilm der Probe A3 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 100 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1) angelegt.
  • Als Nächstes wurde eine Wärmebehandlung ausgeführt. Die Wärmebehandlung wurde 1 Stunde lang bei 450°C in einer Stickstoffatmosphäre ausgeführt und dann wieder 1 Stunde lang bei 450°C in einer gemischten Atmosphäre aus Stickstoff und Sauerstoff ausgeführt. Obwohl in diesem Beispiel, um die Wasserstoffkonzentration des Oxidhalbleiterfilms zu verringern, die Wärmebehandlung bei 450°C an jeder Probe ausgeführt wurde, wird in einem praktischen Herstellungsprozess eines Transistors vorzugsweise die Wärmebehandlung bei 350°C oder niedriger ausgeführt.
  • Durch diese Schritte wurden die Proben A1 bis A3 hergestellt.
  • Als Nächstes wurde eine SIMS-Analyse ausgeführt, um Wasserstoffkonzentrationen der Oxidhalbleiterfilme der hergestellten Proben A1 bis A3 zu messen. 14 zeigt die Analyseergebnisse der Proben A1 bis A3. Es sei angemerkt, dass die vertikale Achse und die horizontale Achse in 14 die Wasserstoffkonzentration (Atome/cm3) bzw. die Tiefe (nm) darstellen.
  • Wie die Ergebnisse in 14 zeigen, war eine Wasserstoffkonzentration des Oxidhalbleiterfilms der Probe A1 6,33 × 1019 Atome/cm3. Eine Wasserstoffkonzentration des Oxidhalbleiterfilms der Probe A2 war 8,64 × 1018 Atome/cm3. Eine Wasserstoffkonzentration des Oxidhalbleiterfilms der Probe A3 war 1,46 × 1019 Atome/cm3. Es sei angemerkt, dass jede Wasserstoffkonzentration der Oxidhalbleiterfilme in einer Dicke von 50 nm gemessen wurde.
  • Wenn der Oxidhalbleiterfilm der Probe A1 über dem Oxidhalbleiterfilm der Probe A2 ausgebildet wird, wird eine Struktur erhalten, bei der ein IGZO-Film (In:Ga:Zn = 1:1:1,2) über einem IGZO-Film (In:Ga:Zn = 3:1:2) ausgebildet ist. Wenn der Oxidhalbleiterfilm der Probe A1 über dem Oxidhalbleiterfilm der Probe A3 ausgebildet wird, wird eine Struktur erhalten, bei der ein IGZO-Film (In:Ga:Zn = 1:1:1,2) über einem IGZO-Film (In:Ga:Zn = 4:2:4,1) ausgebildet ist.
  • Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung weist vorzugsweise eine mehrschichtige Struktur aus Oxidhalbleiterfilmen auf, bei der eine Wasserstoffkonzentration des oberen Oxidhalbleiterfilms höher ist als eine Wasserstoffkonzentration des unteren Oxidhalbleiterfilms. Des Weiteren ist in dem oberen Oxidhalbleiterfilm der Atomanteil von In höher als der Atomanteil von Ga in dem unteren Oxidhalbleiterfilm, und ist der Atomanteil von In geringer als derjenige in dem unteren Oxidhalbleiterfilm. Mit der mehrschichtigen Struktur aus Oxidhalbleiterfilmen mit solchen Zusammensetzungen weist eine Halbleitervorrichtung eine hohe Feldeffektbeweglichkeit und eine hohe Zuverlässigkeit auf.
  • Die in diesem Beispiel beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen und Beispielen beschriebenen Strukturen verwendet werden.
  • [Beispiel 2]
  • In dem Beispiel 2 wurde die Menge an Wasserstoff und Wasser, die von einem Isolierfilm der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung abgegeben wurden, durch TDS ermittelt. Außerdem wurden Defekte, die zu Ladungsträgereinfangstellen des Isolierfilms der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung werden, durch ESR untersucht. Es wurden Proben B1 bis B4 und Proben C1 bis C4 hergestellt.
  • Zuerst werden die Proben B1 bis B4 ausführlich beschrieben.
  • <Probe B1>
  • Die Probe B1 weist einen 100 nm dicken Siliziumnitridfilm über einem Glassubstrat auf.
  • Der Siliziumnitridfilm der Probe B1 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 350°C; es wurden ein Silangas mit einer Durchflussmenge von 200 sccm, ein Stickstoffgas mit einer Durchflussmenge von 2000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck wurde auf 100 Pa eingestellt; und eine HF-Leistung von 2000 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • <Probe B2>
  • Die Probe B2 weist einen 100 nm dicken Siliziumnitridfilm über einem Glassubstrat auf.
  • Der Siliziumnitridfilm der Probe B2 wurde unter den Bedingungen abgeschieden, die gleich den zum Ausbilden der Probe B1 verwendeten Bedingungen sind, mit der Ausnahme, dass die Durchflussrate eines Ammoniakgases 2000 sccm war.
  • <Probe B3>
  • Die Probe B3 weist einen 200 nm dicken Siliziumoxynitridfilm über einem Glassubstrat auf.
  • Der Siliziumoxynitridfilm der Probe B3 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 350°C; es wurden ein Silangas mit einer Durchflussmenge von 20 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 3000 sccm in eine Kammer eingeleitet; der Druck wurde auf 40 Pa eingestellt; und eine HF-Leistung von 1000 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • <Probe B4>
  • Die Probe B4 weist einen 200 nm dicken Siliziumoxynitridfilm über einem Glassubstrat auf.
  • Der Siliziumoxynitridfilm der Probe B4 wurde unter den gleichen Bedingungen wie diejenigen, die zum Ausbilden der Probe B3 verwendet worden sind, abgeschieden, mit der Ausnahme, dass die HF-Leistung 100 W war.
  • <TDS-Messung>
  • Als Nächstes wurden einer TDS-Messung die hergestellten Proben B1 bis B4 unterzogen. Bei der TDS-Messung wurde jede Probe bei Temperaturen, die von 50°C bis zu 500°C reichen, erwärmt, um die Menge an Gas zu ermitteln, das von dem Isolierfilm jeder Probe abgegeben wurde. Die Menge an Wasserstoff, der von den jeweiligen Siliziumnitridfilmen der Proben B1 und B2 abgegeben wurde, wurde ermittelt. Es sei angemerkt, dass die Menge an abgegebenem Gas mit einem Masse-zu-Ladungs-Verhältnis (M/z) von 2 als Menge an abgegebenem Wasserstoff ermittelt wurde. Die Menge an H2O, das von dem Siliziumoxynitridfilm jeder der Proben B3 und B4 abgegeben wurde, wurde gemessen. Es sei angemerkt, dass die Menge an abgegebenem Gas mit einem Masse-zu-Ladungs-Verhältnis (M/z) von 18 als Menge an abgegebenem H2O gemessen wurde.
  • 15A und 15B sowie 16A und 16B zeigen TDS-Messergebnisse der Proben B1, B2, B3 bzw. B4. Es sei angemerkt, dass die vertikale Achse und die horizontale Achse in 15A und 15B sowie 16A und 16B die Intensität (willkürliche Einheit) bzw. die Substrattemperatur (°C) darstellen.
  • Die Ergebnisse in 15A und 15B zeigen, dass die Verringerung der Durchflussrate eines Ammoniakgases eine Abscheidung des Siliziumnitridfilms, von dem geringer Wasserstoff abgegeben wird, ermöglicht.
  • Die Ergebnisse in 16A und 16B zeigen, dass die Erhöhung der HF-Leistung eine Abscheidung des Siliziumoxynitridfilms, von dem Wasser geringer abgegeben wird, ermöglicht.
  • Als Nächstes werden die Proben C1 bis C4 ausführlich beschrieben.
  • <Probe C1>
  • Die Probe C1 weist einen 100 nm dicken Siliziumnitridfilm über einem Glassubstrat auf.
  • Der Siliziumnitridfilm, der in der Probe C1 verwendet wurde, wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 350°C; es wurden ein Silangas mit einer Durchflussmenge von 200 sccm, ein Stickstoffgas mit einer Durchflussmenge von 2000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck betrug 100 Pa; und eine HF-Leistung von 2000 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • <Probe C2>
  • Die Probe C2 weist einen 100 nm dicken Siliziumnitridfilm über einem Glassubstrat auf.
  • Der Siliziumnitridfilm, der in der Probe C2 verwendet wurde, wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 280°C; es wurden ein Silangas mit einer Durchflussmenge von 100 sccm, ein Stickstoffgas mit einer Durchflussmenge von 1000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 50 sccm in eine Kammer eingeleitet; der Druck betrug 100 Pa; und eine HF-Leistung von 750 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • <Probe C3>
  • Die Probe C3 weist einen 100 nm dicken Siliziumoxynitridfilm über einem Glassubstrat auf.
  • Der Siliziumoxynitridfilm wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 280°C; es wurden ein Silangas mit einer Durchflussmenge von 50 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 1250 sccm in eine Kammer eingeleitet; der Druck betrug 20 Pa; und eine HF-Leistung von 750 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • <Probe C4>
  • Die Probe C4 weist einen 100 nm dicken Siliziumoxynitridfilm über einem Glassubstrat auf.
  • Der Siliziumoxynitridfilm der Probe C4 wurde unter den gleichen Bedingungen wie diejenigen, die zum Ausbilden der Probe C3 verwendet worden sind, abgeschieden, mit der Ausnahme, dass die HF-Leistung 250 W war.
  • <ESR-Messung>
  • Als Nächstes wurden die hergestellten Proben C1 bis C4 einer ESR-Messung unterzogen. Bei der ESR-Messung, die bei einer vorbestimmten Temperatur ausgeführt wird, wird ein Wert eines Magnetfeldes (H0), in dem eine Mikrowelle absorbiert wird, für eine Gleichung g = hν/βH0 verwendet, und ein Parameter kann erhalten werden, nämlich ein „g-Faktor”. Es sei angemerkt, dass ν die Frequenz der Mikrowelle darstellt. Es sei angemerkt, dass die Frequenz der Mikrowelle durch ν dargestellt wird und dass die Planck'sche Konstante und das Bohr'sche Magneton durch h bzw. β dargestellt sind, die beide Konstanten sind.
  • Bedingungen der ESR-Messung an den Proben C1 und C2 sind wie folgt: Die Messtemperatur war Raumtemperatur (25°C); die Hochfrequenzleistung (Leistung von Mikrowellen) von 9,2 GHz war 0,1 mW; und die Richtung eines Magnetfeldes war parallel zu einer Oberfläche jeder Probe. Es sei angemerkt, dass die Nachweisgrenze einer Spindichte eines Signals, das auf das K-Zentrum in dem Siliziumnitridfilm zurückzuführen war, 1,5 × 1016 Spins/cm3 betrug.
  • Bedingungen der ESR-Messung an den Proben C3 und C4 sind wie folgt: Die Temperatur bei der Messung war Raumtemperatur (25°C); die Hochfrequenzleistung (Leistung von Mikrowellen) von 9,2 GHz war 0,005 mW; und die Richtung eines Magnetfeldes war parallel zu einer Oberfläche jeder Probe. Es sei angemerkt, dass die Nachweisgrenze einer Spindichte eines Signals, das auf das E'-Zentrum in dem Siliziumoxynitridfilm zurückzuführen war, 1,5 × 1016 Spins/cm3 betrug.
  • 17 zeigt ESR-Spektren, die durch die ESR-Messung an den Proben C1 und C2 erhalten wurden. 18 zeigt ESR-Spektren, die durch die ESR-Messung für die Proben C3 und C4 erhalten wurden.
  • Wie in 17 gezeigt, ist bei der Probe C1 die Intensität des Signals, das auf das K-Zentrum zurückzuführen ist, kleiner als bei der Probe C2. Das K-Zentrum ist ein Defekt wegen einer freien Bindung von Silizium, die in 17 dargestellt ist. Diese Ergebnisse zeigen, dass die Abscheidung bei einer höheren Temperatur und mit einer höheren HF-Leistung eine Abscheidung des Siliziumnitridfilms mit weniger freien Bindungen von Silizium ermöglicht.
  • Wie in 18 gezeigt, ist bei der Probe C3 die Intensität des Signals, das auf das E'-Zentrum zurückzuführen ist, geringer als bei der Probe C4. Das E'-Zentrum ist ein Defekt wegen einer freien Bindung von Silizium, die in 18 dargestellt ist. Diese Ergebnisse zeigen, dass die Abscheidung bei einer höheren Temperatur und mit einer höheren HF-Leistung eine Abscheidung des Siliziumoxynitridfilms mit weniger freien Bindungen von Silizium ermöglicht.
  • Die in diesem Beispiel beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen und Beispielen beschriebenen Strukturen verwendet werden.
  • [Beispiel 3]
  • In diesem Beispiel wurden Transistoren hergestellt, die dem Transistor 170 in 3A bis 3C entsprechen, und ihre ID-VG-Eigenschaften wurden ausgewertet. Die nachstehend beschriebenen Proben D1 bis D3 wurden in diesem Beispiel für die Auswertung hergestellt. Es sei angemerkt, dass die Proben D1 und D2 jeweils einen Transistor umfassen, der ein Vergleichsbeispiel ist, während die Probe D3 einen Transistor umfasst, der eine Ausführungsform der vorliegenden Erfindung ist. Die Proben D1 bis D3 umfassen jeweils einen Transistor mit einer Kanallänge L von 2 μm und einer Kanalbreite W von 50 μm, einen Transistor mit einer Kanallänge L von 3 μm und einer Kanalbreite W von 50 μm und einen Transistor mit einer Kanallänge L von 6 μm und einer Kanalbreite W von 50 μm.
  • Die in diesem Beispiel ausgebildeten Proben werden nachstehend beschrieben. Es sei angemerkt, dass die Bezugszeichen, die für den Transistor 170 in 3A bis 3C verwendet worden sind, in der folgenden Beschreibung verwendet werden.
  • <Herstellungsverfahren der Probe D1>
  • Zuerst wurde der leitende Film 104 über dem Substrat 102 ausgebildet. Als das Substrat 102 wurde ein Glassubstrat verwendet. Als der leitende Film 104 wurde ein 100 nm dicker Wolframfilm mit einer Sputtereinrichtung ausgebildet.
  • Als Nächstes wurden die Isolierfilme 106 und 107 über dem Substrat 102 und dem leitenden Film 104 ausgebildet. Als der Isolierfilm 106 wurde ein 400 nm dicker Siliziumnitridfilm mit einer PECVD-Einrichtung ausgebildet. Als der Isolierfilm 107 wurde ein 50 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet.
  • Der Isolierfilm 106 wurde wie folgt abgeschieden. Zuerst wurde ein 50 nm dicker Siliziumnitridfilm unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 350°C; es wurden ein Silangas mit einer Durchflussmenge von 200 sccm, ein Stickstoffgas mit einer Durchflussmenge von 2000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck wurde auf 100 Pa eingestellt; und eine HF-Leistung von 2000 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren. Dann wurde die Durchflussrate eines Ammoniakgases auf 2000 sccm verändert, um einen 300 nm dicken Siliziumnitridfilm abzuscheiden. Schließlich wurde die Durchflussrate eines Ammoniakgases auf 100 sccm verändert, um einen 50 nm dicken Siliziumnitridfilm abzuscheiden.
  • Der Isolierfilm 107 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 350°C; es wurden ein Silangas mit einer Durchflussmenge von 20 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 3000 sccm in eine Kammer eingeleitet; der Druck betrug 40 Pa; und eine HF-Leistung von 100 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • Dann wurde der Oxidhalbleiterfilm 108 über dem Isolierfilm 107 ausgebildet. Als der Oxidhalbleiterfilm 108 wurde ein einschichtiger IGZO-Film mit einer Sputtereinrichtung ausgebildet. Ein 35 nm dicker IGZO-Film wurde als der Oxidhalbleiterfilm 108 ausgebildet. Es sei angemerkt, dass der Oxidhalbleiterfilm 108 unter den folgenden Bedingungen abgeschieden wurde: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 100 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 1:1:1,2) angelegt.
  • Dann wurde eine erste Wärmebehandlung ausgeführt. Als die erste Wärmebehandlung wurde eine Wärmebehandlung 1 Stunde lang bei 450°C in einer Stickstoffatmosphäre ausgeführt, und dann wurde eine Wärmebehandlung 1 Stunde lang bei 450°C in einer gemischten Atmosphäre aus Stickstoff und Sauerstoff ausgeführt.
  • Als Nächstes wurden die leitenden Filme 112a und 112b über dem Isolierfilm 107 und dem Oxidhalbleiterfilm 108 ausgebildet. Als die leitenden Filme 112a und 112b wurden ein 50 nm dicker Wolframfilm, ein 400 nm dicker Aluminiumfilm und ein 100 nm dicker Titanfilm sukzessive im Vakuum mit einer Sputtereinrichtung ausgebildet.
  • Danach wurden der Isolierfilm 114 und der Isolierfilm 116 über dem Isolierfilm 107, dem Oxidhalbleiterfilm 108 und den leitenden Filmen 112a und 112b ausgebildet. Als der Isolierfilm 114 wurde ein 50 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet. Als der Isolierfilm 116 wurde ein 400 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet. Es sei angemerkt, dass der Isolierfilm 114 und der Isolierfilm 116 sukzessive im Vakuum mit einer PECVD-Einrichtung ausgebildet wurden.
  • Der Isolierfilm 114 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 220°C; es wurden ein Silangas mit einer Durchflussmenge von 50 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 2000 sccm in eine Kammer eingeleitet; der Druck betrug 20 Pa; und eine HF-Leistung von 100 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren. Der Isolierfilm 116 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 220°C; es wurden ein Silangas mit einer Durchflussmenge von 160 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 4000 sccm in eine Kammer eingeleitet; der Druck betrug 200 Pa; und eine HF-Leistung von 1500 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • Dann wurde eine zweite Wärmebehandlung ausgeführt. Die zweite Wärmebehandlung wurde 1 Stunde lang bei 350°C in einer Stickstoffgasatmosphäre ausgeführt.
  • Als Nächstes wurden die folgenden zwei Prozesse ausgeführt.
  • (1. Ausbildungsprozess eines ITSO-Films)
  • Ein 5 nm dicker ITSO-Film wurde über dem Isolierfilm 116 unter Verwendung einer Sputtereinrichtung ausgebildet. Der ITSO-Film wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur war Raumtemperatur; es wurden ein Argongas mit einer Durchflussmenge von 72 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 5 sccm in eine Kammer eingeleitet; der Druck betrug 0,15 Pa; und eine Gleichstromleistung von 1000 W wurde einem Metalloxidtarget (In2O3:SnO2:SiO2 = 85:10:5 [Gew.-%]), das in der Sputtereinrichtung bereitgestellt war, zugeführt.
  • (2. Sauerstoffzugabeprozess)
  • Als Nächstes wurde eine Sauerstoffzugabebehandlung an dem Oxidhalbleiterfilm 108 und den Isolierfilmen 114 und 116 über den ITSO-Film ausgeführt. Die Sauerstoffzugabebehandlung wurde mit einer Veraschungseinrichtung unter den folgenden Bedingungen ausgeführt: Die Substrattemperatur betrug 40°C; es wurde ein Sauerstoffgas mit einer Durchflussmenge von 250 sccm in eine Kammer eingeleitet; der Druck betrug 15 Pa; und eine HF-Leistung von 4500 W wurde 600 Sekunden lang zwischen parallelen Plattenelektroden zugeführt, die in der Veraschungseinrichtung bereitgestellt sind, so dass eine Vorspannung an die Substratseite angelegt wurde.
  • Dann wurde die Substrattemperatur auf 350°C eingestellt, und eine Wärmebehandlung wurde in einer Stickstoffatmosphäre bei 175 Pa ausgeführt, und der Isolierfilm 118 wurde über dem ITSO-Film ausgebildet. Als der Isolierfilm 118 wurde ein 100 nm dicker Siliziumnitridfilm mit einer PECVD-Einrichtung ausgebildet.
  • Als Nächstes wurden die Öffnung 142c, die den leitenden Film 112b erreicht, und die Öffnungen 142a und 142b, die den leitenden Film 104 erreichen, ausgebildet. Die Öffnungen 142a, 142b und 142c wurden mit einer Trockenätzeinrichtung ausgebildet.
  • Als Nächstes wurde ein leitender Film über dem Isolierfilm 118 ausgebildet, um die Öffnungen 142a, 142b und 142c zu bedecken, und verarbeitet, um die leitenden Filme 120a und 120b auszubilden. Für die leitenden Filme 120a und 120b wurde ein 100 nm dicker ITSO-Film mit einer Sputtereinrichtung ausgebildet. Die Zusammensetzung eines Targets, das zum Ausbilden des ITSO-Films verwendet wurde, war gleich demjenigen, das in dem vorstehend beschriebenen Schritt zum Ausbilden des ITSO-Films verwendet worden war.
  • Dann wurde eine dritte Wärmebehandlung ausgeführt. Die dritte Wärmebehandlung wurde 1 Stunde lang bei 250°C in einer Stickstoffatmosphäre ausgeführt.
  • Durch den vorstehenden Prozess wurde die Probe D1 dieses Beispiels hergestellt. Es sei angemerkt, dass die höchste Temperatur in dem Herstellungsprozess der Probe D1 450°C war.
  • <Herstellungsverfahren der Probe D2>
  • Ein Herstellungsverfahren der Probe D2 unterscheidet sich von demjenigen der Probe D1, das vorstehend beschrieben worden ist, in dem folgenden Schritt. Die anderen Schritte waren gleich den Schritten für die Probe D1.
  • An der Probe D2 wurde die erste Wärmebehandlung nicht ausgeführt.
  • Die Sauerstoffzugabebehandlung wurde 120 Sekunden lang bei dem (2. Sauerstoffzugabebehandlungsschritt) für die Probe D2 ausgeführt. Dann wurde der ITSO-Film entfernt, um den Isolierfilm 116 freizulegen. Der ITSO-Film wurde unter Verwendung einer Nassätzeinrichtung derart entfernt, dass 300 Sekunden lang ein Ätzen unter Verwendung einer Oxalsäurelösung mit einer Konzentration von 5% ausgeführt wurde und dann 15 Sekunden lang ein Ätzen unter Verwendung von Flusssäure mit einer Konzentration von 0,5% ausgeführt wurde.
  • Dann wurde der Isolierfilm 118 über dem Isolierfilm 116 ohne Wärmebehandlung ausgebildet.
  • Durch den vorstehenden Prozess wurde die Probe D2 dieses Beispiels hergestellt. Es sei angemerkt, dass die höchste Temperatur in dem Herstellungsprozess der Probe D2 350°C war.
  • <Herstellungsverfahren der Probe D3>
  • Es werden ein Herstellungsverfahren der Probe D3, das sich von demjenigen der Probe D1, das vorstehend beschrieben worden ist, unterscheidet, beschrieben. Die anderen Schritte waren gleich den Schritten für die Probe D1.
  • Als der Oxidhalbleiterfilm 108 der Probe D3 wurde eine übereinander angeordnete Schicht ausgebildet, die den ersten Oxidhalbleiterfilm 108a auf der Seite des leitenden Films 104 und den zweiten Oxidhalbleiterfilm 108b über dem ersten Oxidhalbleiterfilm 108a umfasst. Der leitende Film 104 dient als Gate-Elektrode. Ein 10 nm dicker IGZO-Film und ein 15 nm dicker IGZO-Film wurden als der erste Oxidhalbleiterfilm 108a bzw. der zweite Oxidhalbleiterfilm 108b ausgebildet.
  • Es sei angemerkt, dass der erste Oxidhalbleiterfilm 108a unter den folgenden Bedingungen abgeschieden wurde: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 100 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1) angelegt.
  • Es sei angemerkt, dass der zweite Oxidhalbleiterfilm 108b unter den folgenden Bedingungen abgeschieden wurde: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 100 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 1:1:1,2) angelegt.
  • An der Probe D3 wurde die erste Wärmebehandlung nicht ausgeführt.
  • Die Sauerstoffzugabebehandlung wurde 120 Sekunden lang bei dem (2. Sauerstoffzugabebehandlungsschritt) für die Probe D3 ausgeführt. Dann wurde der ITSO-Film entfernt, um den Isolierfilm 116 freizulegen. Der ITSO-Film wurde unter Verwendung einer Nassätzeinrichtung derart entfernt, dass 300 Sekunden lang ein Ätzen unter Verwendung einer Oxalsäurelösung mit einer Konzentration von 5% ausgeführt wurde und dann 15 Sekunden lang ein Ätzen unter Verwendung von Flusssäure mit einer Konzentration von 0,5% ausgeführt wurde.
  • Dann wurde der Isolierfilm 118 über dem Isolierfilm 116 ohne Wärmebehandlung ausgebildet.
  • Durch den vorstehenden Prozess wurde die Probe D3 dieses Beispiels hergestellt. Es sei angemerkt, dass die höchste Temperatur in dem Herstellungsprozess der Probe D3 350°C war.
  • Als Nächstes wurden ID-VG-Eigenschaften der Proben D1 bis D3 ausgewertet. 19A bis 19C bis 21A bis 21C zeigen die ID-VG-Eigenschaften der Proben D1 bis D3. Es sei angemerkt, dass 19A bis 19C, 20A bis 20C und 21A bis 21C jeweils die ID-VG-Eigenschaften der Proben D1, D2 bzw. D3 zeigen. In 19A bis 19C bis 21A bis 21C stellt die vertikale Achse ID (A) dar, und stellt die horizontale Achse VG (V) dar. 19A, 20A und 21A zeigen ID-VG-Eigenschaften von Transistoren, die jeweils eine Kanallänge L von 2 μm und eine Kanalbreite W von 50 μm aufweisen. 19B, 20B und 21B zeigen die ID-VG-Eigenschaften von Transistoren, die jeweils eine Kanallänge L von 3 μm und eine Kanalbreite W von 50 μm aufweisen. 19C, 20C und 21C zeigen die ID-VG-Eigenschaften von Transistoren, die jeweils eine Kanallänge L von 6 μm und eine Kanalbreite W von 50 μm aufweisen.
  • Eine Spannung, die an den leitenden Film 104 angelegt wurde, der als erste Gate-Elektrode des Transistors 170 dient (nachstehend auch als Gate-Spannung (VG) bezeichnet), wurde von –15 V bis +20 V in Stufen von 0,25 V verändert. Eine Spannung, die an den leitenden Film 120b angelegt wurde (VBG), der als zweite Gate-Elektrode des Transistors 100 dient, wurde von –15 V bis +20 V in Stufen von 0,25 V verändert. Eine Spannung, die an den leitenden Film 112a angelegt wurde, der als Source-Elektrode des Transistors 170 dient (nachstehend auch als Source-Spannung (VS) bezeichnet), war 0 V (gemeinsam), und eine Spannung, die an den leitenden Film 112b angelegt wurde, der als Drain-Elektrode dient (nachstehend auch als Drain-Spannung (VD) bezeichnet), war 1 V oder 10 V.
  • Die Ergebnisse in 19A bis 19C bis 21A bis 21C zeigen, dass es keinen großen Unterschied zwischen ID-VG-Eigenschaften der Transistoren gibt, selbst nachdem die höchste Prozesstemperatur von 450°C auf 350°C verringert wird. Die Schwankungen der elektrischen Eigenschaften der Probe D3 mit einem mehrschichtigen Oxidhalbleiterfilm wurden stärker verringert als die Probe D2. Außerdem wird der Durchlassstrom der Probe D3 erhöht, und der S-Wert (Subthreshold-Swing-Wert) ist klein. Daher wurde es festgestellt, dass die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ausgezeichnete elektrische Eigenschaften aufwies.
  • Als Nächstes wurde eine Zuverlässigkeitsauswertung an den hergestellten Proben D1 bis D3 unter Verwendung eines Vorspannung-Temperatur-Stresstest (nachstehend als Gate-Vorspannung-Temperatur-(GBT-)Test bezeichnet) ausgeführt.
  • Die GBT-Tests dieses Beispiels wurden unter den folgenden Bedingungen ausgeführt: Die Gate-Spannung (VG) war ±30 V; die Drain-Spannung (VD) und die Source-Spannung (VS) waren 0 V (gemeinsam); die Belastungstemperatur betrug 60°C; die Zeitdauer zum Anlegen der Vorspannung war 1 Stunde; und zwei Arten von Messumgebungen, d. h. eine dunkle Umgebung und eine Umgebung mit Licht (Bestrahlung mit ungefähr 10000 lx Licht aus einer weißen LED), kamen zum Einsatz. Mit anderen Worten wurden die Source-Elektrode und die Drain-Elektrode des Transistors auf das gleiche Potential eingestellt, und ein Potential, das sich von demjenigen der Source- und Drain-Elektrode unterscheidet, wurde an die Gate-Elektrode für eine bestimmte Zeitdauer (hier eine Stunde) angelegt. Ein Fall, in dem das an die Gate-Elektrode angelegte Potential höher ist als das Potential der Source- und Drain-Elektrode, wird positiver Stress genannt, und ein Fall, in dem das an die Gate-Elektrode angelegte Potential niedriger ist als das Potential der Source- und Drain-Elektrode, wird negativer Stress genannt. Daher wurde die Zuverlässigkeitsauswertung unter insgesamt vier Bedingungen ausgeführt, nämlich positivem GBT-Stress (dunkel), negativem GBT-Stress (dunkel), positivem GBT-Stress (Lichtbestrahlung) und negativem GBT-Stress (Lichtbestrahlung).
  • 22 zeigt die Ergebnisse der GBT-Tests der Proben D1 bis D3. Die vertikale Achse in 22 stellt den Änderungsbetrag der Schwellenspannung (ΔVth) des Transistors und den Änderungsbetrag des Verschiebungswerts (ΔShift) dar. Die horizontale Achse in 22 stellt den Namen von Proben, Prozessbedingungen und dergleichen dar. Es sei angemerkt, dass mit dem Veränderungswert in den Drain-Strom-(ID-)Gate-Spannung-(VG-)Eigenschaften des Transistors die Gate-Spannung (VG) an einem Kreuzpunkt einer Achse von 1 × 10–12 A und einer Tangente des Logarithmus eines Drain-Stroms (ID) mit der größten Neigung gemeint ist. ΔShift bezeichnet den Änderungsbetrag des Verschiebungswerts.
  • Wie in 22 gezeigt, war der Änderungsbetrag der Schwellenspannung (ΔVth) aufgrund des GBT-Test der Probe D2 ungefähr das Dreifache desjenigen der Probe D1, während derjenige der Probe D3 ungefähr das Doppelte desjenigen der Probe D1 war. Der mehrschichtige Oxidhalbleiterfilm kann, unabhängig von Verringerung der höchsten Prozesstemperatur von 450°C auf 350°C, eine Verringerung der Zuverlässigkeit unterdrücken.
  • Als Nächstes wurden der Änderungsbetrag der Schwellenspannung der Proben D1 bis D3 nach dem abwechselnden Ausführen der positiven Gate-BT-Stresstests (dunkel +GBT) und der negativen Gate-BT-Stresstests (dunkel –GBT) gemessen. Zuerst wurden ID-VG-Eigenschaften der Transistoren ausgewertet (initial). Dann wurden der positive Gate-BT-Stresstest und der negative Gate-BT-Stresstest jeweils insgesamt zweimal ausgeführt. Jeder der Gate-BT-Stresstests wurde bei einer Belastungstemperatur von 60°C für eine Belastungsdauer von 3600 Sekunden ausgeführt. Der Transistor, der hier der Auswertung unterzogen wurde, wies eine Kanallänge L von 6 μm und eine Kanalbreite W von 50 μm auf.
  • 23 zeigt Schwellenspannungen der Proben D1 bis D3 vor dem Stresstest (initial) und die Schwellenspannungen nach jedem Gate-BT-Stresstest. Die vertikale Achse und die horizontale Achse in 23 stellen eine Schwellenspannung (Vth) bei der Drain-Spannung von 10 V bzw. den Namen des Stresstest dar. 23 zeigt die Ergebnisse vor dem Stresstest (initial), nach dem positiven Gate-BT-Stresstest (+GBT), nach dem negativen Gate-BT-Stresstest (–GBT), nach dem positiven Gate-BT-Stresstest (+GBT) und nach dem negativen Gate-BT-Stresstest (–GBT).
  • In dem Fall, in dem sich die Schwellenspannung bei abwechselnd ausgeführten positiven Gate-BT-Stresstests und negativen Gate-BT-Stresstests abwechselnd erhöht und verringert, wird davon ausgegangen, dass sich die Schwellenspannung verändert, weil beim Anlegen einer Spannung an eine Gate-Elektrode Ladungsträger von einem Einfangniveau eingefangen und freigesetzt werden. In dem Fall, in dem sich die Schwellenspannung allmählich erhöht oder verringert, wird davon ausgegangen, dass sich die Schwellenspannung verändert, weil die von einem Einfangniveau eingefangenen Ladungsträger als feste Ladungen dienen.
  • Die Ergebnisse in 23 zeigen, dass der Änderungsbetrag der Schwellenspannung des Transistors der Probe D3 nach jedem Stresstest kleiner ist als derjenige der Probe D2.
  • Den vorstehend beschriebenen Ergebnissen zufolge wies der Transistor der Probe D3 mit einem mehrschichtigen Oxidhalbleiterfilm, der eine Ausführungsform der vorliegenden Erfindung ist, ausgezeichnete elektrische Eigenschaften auf; das heißt, dass eine Verbesserung der Zuverlässigkeit und des Durchlassstroms, eine Verringerung der Schwankungen von elektrischen Eigenschaften und ein kleiner S-Wert durchweg erzielt wurden, selbst wenn die Prozesstemperatur verringert wurde.
  • Die vorstehend in diesem Beispiel beschriebene Struktur kann nach Bedarf mit einer beliebigen der bei den anderen Ausführungsformen und Beispielen beschriebenen Strukturen kombiniert werden.
  • [Beispiel 4]
  • In diesem Beispiel wurden Transistoren hergestellt, die dem Transistor 170 in 3A bis 3C entsprechen, und ihre ID-VG-Eigenschaften wurden ausgewertet. Die nachstehend beschriebenen Proben E1 und E2 wurden in diesem Beispiel für die Auswertung hergestellt. Es sei angemerkt, dass die Probe E1 einen Transistor umfasst, der ein Vergleichsbeispiel ist, während die Probe E2 einen Transistor umfasst, der eine Ausführungsform der vorliegenden Erfindung ist. Die Proben E1 und E2 umfassen jeweils einen Transistor mit einer Kanallänge L von 2 μm und einer Kanalbreite W von 50 μm, den Transistor mit einer Kanallänge L von 3 μm und einer Kanalbreite W von 50 μm und den Transistor mit einer Kanallänge L von 6 μm und einer Kanalbreite W von 50 μm. Die drei unterschiedlichen Arten von Transistoren wurden bei drei verschiedenen Substraten hergestellt. Für jede Art wurden 40 Transistoren hergestellt.
  • Die in diesem Beispiel ausgebildeten Proben werden nachstehend beschrieben. Es sei angemerkt, dass die Bezugszeichen, die für den Transistor 170 in 3A bis 3C verwendet worden sind, in der folgenden Beschreibung verwendet werden.
  • <Herstellungsverfahren der Probe E1>
  • Zuerst wurde der leitende Film 104 über dem Substrat 102 ausgebildet. Als das Substrat 102 wurde ein Glassubstrat verwendet. Es sei angemerkt, dass die Größe und die Dicke des Glassubstrats 600 mm × 720 mm bzw. 0,7 mm waren. Als der leitende Film 104 wurde ein 100 nm dicker Wolframfilm mit einer Sputtereinrichtung ausgebildet.
  • Als Nächstes wurden die Isolierfilme 106 und 107 über dem Substrat 102 und dem leitenden Film 104 ausgebildet. Als der Isolierfilm 106 wurde ein 400 nm dicker Siliziumnitridfilm mit einer PECVD-Einrichtung ausgebildet. Als der Isolierfilm 107 wurde ein 50 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet.
  • Der Isolierfilm 106 wurde wie folgt abgeschieden. Zuerst wurde ein 50 nm dicker Siliziumnitridfilm unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 350°C; es wurden ein Silangas mit einer Durchflussmenge von 200 sccm, ein Stickstoffgas mit einer Durchflussmenge von 2000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck wurde auf 100 Pa eingestellt; und eine HF-Leistung von 2000 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren. Dann wurde die Durchflussrate eines Ammoniakgases auf 2000 sccm verändert, um einen 300 nm dicken Siliziumnitridfilm abzuscheiden. Schließlich wurde die Durchflussrate eines Ammoniakgases auf 100 sccm verändert, um einen 50 nm dicken Siliziumnitridfilm abzuscheiden.
  • Der Isolierfilm 107 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 350°C; es wurden ein Silangas mit einer Durchflussmenge von 20 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 3000 sccm in eine Kammer eingeleitet; der Druck betrug 40 Pa; und eine HF-Leistung von 100 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • Dann wurde der Oxidhalbleiterfilm 108 über dem Isolierfilm 107 ausgebildet. Als der Oxidhalbleiterfilm 108 wurde eine übereinander angeordnete Schicht ausgebildet, die den ersten Oxidhalbleiterfilm 108a auf der Seite des leitenden Films 104 und den zweiten Oxidhalbleiterfilm 108b über dem ersten Oxidhalbleiterfilm 108a umfasst. Der leitende Film 104 dient als Gate-Elektrode. Ein 10 nm dicker IGZO-Film und ein 15 nm dicker IGZO-Film wurden als der erste Oxidhalbleiterfilm 108a bzw. der zweite Oxidhalbleiterfilm 108b ausgebildet.
  • Es sei angemerkt, dass der erste Oxidhalbleiterfilm 108a unter den folgenden Bedingungen abgeschieden wurde: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 140 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 60 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1) angelegt.
  • Es sei angemerkt, dass der zweite Oxidhalbleiterfilm 108b unter den folgenden Bedingungen abgeschieden wurde: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 100 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 1:1:1,2) angelegt.
  • Dann wurde eine erste Wärmebehandlung ausgeführt. Als die erste Wärmebehandlung wurde eine Wärmebehandlung 1 Stunde lang bei 450°C in einer Stickstoffatmosphäre ausgeführt, und dann wurde eine Wärmebehandlung 1 Stunde lang bei 450°C in einer gemischten Atmosphäre aus Stickstoff und Sauerstoff ausgeführt.
  • Als Nächstes wurden die leitenden Filme 112a und 112b über dem Isolierfilm 107 und dem Oxidhalbleiterfilm 108 ausgebildet. Als die leitenden Filme 112a und 112b wurden ein 50 nm dicker Wolframfilm, ein 400 nm dicker Aluminiumfilm und ein 100 nm dicker Titanfilm sukzessive im Vakuum mit einer Sputtereinrichtung ausgebildet.
  • Danach wurden der Isolierfilm 114 und der Isolierfilm 116 über dem Isolierfilm 107, dem Oxidhalbleiterfilm 108 und den leitenden Filmen 112a und 112b ausgebildet. Als der Isolierfilm 114 wurde ein 50 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet. Als der Isolierfilm 116 wurde ein 400 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet. Es sei angemerkt, dass der Isolierfilm 114 und der Isolierfilm 116 sukzessive im Vakuum mit einer PECVD-Einrichtung ausgebildet wurden.
  • Der Isolierfilm 114 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 220°C; es wurden ein Silangas mit einer Durchflussmenge von 50 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 2000 sccm in eine Kammer eingeleitet; der Druck betrug 20 Pa; und eine HF-Leistung von 100 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren. Der Isolierfilm 116 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 220°C; es wurden ein Silangas mit einer Durchflussmenge von 160 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 4000 sccm in eine Kammer eingeleitet; der Druck betrug 200 Pa; und eine HF-Leistung von 1500 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • Dann wurde eine zweite Wärmebehandlung ausgeführt. Die zweite Wärmebehandlung wurde 1 Stunde lang bei 350°C in einer Stickstoffgasatmosphäre ausgeführt.
  • Als Nächstes wurden die folgenden drei Prozesse ausgeführt.
  • (1. Ausbildungsprozess eines ITSO-Films)
  • Ein 5 nm dicker ITSO-Film wurde über dem Isolierfilm 116 unter Verwendung einer Sputtereinrichtung ausgebildet. Der ITSO-Film wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur war Raumtemperatur; es wurden ein Argongas mit einer Durchflussmenge von 72 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 5 sccm in eine Kammer eingeleitet; der Druck betrug 0,15 Pa; und eine Gleichstromleistung von 1000 W wurde einem Metalloxidtarget (In2O3:SnO2:SiO2 = 85:10:5 [Gew.-%]), das in der Sputtereinrichtung bereitgestellt war, zugeführt.
  • (2. Sauerstoffzugabeprozess)
  • Als Nächstes wurde eine Sauerstoffzugabebehandlung an dem Oxidhalbleiterfilm 108 und den Isolierfilmen 114 und 116 über den ITSO-Film ausgeführt. Die Sauerstoffzugabebehandlung wurde mit einer Veraschungseinrichtung unter den folgenden Bedingungen ausgeführt: Die Substrattemperatur betrug 40°C; es wurde ein Sauerstoffgas mit einer Durchflussmenge von 250 sccm in eine Kammer eingeleitet; der Druck betrug 15 Pa; und eine HF-Leistung von 4500 W wurde 120 Sekunden lang zwischen parallelen Plattenelektroden zugeführt, die in der Veraschungseinrichtung bereitgestellt sind, so dass eine Vorspannung an die Substratseite angelegt wurde.
  • (3. Entfernungsprozess des ITSO-Films)
  • Als Nächstes wurde der ITSO-Film entfernt, um den Isolierfilm 116 freizulegen. Der ITSO-Film wurde unter Verwendung einer Nassätzeinrichtung derart entfernt, dass 300 Sekunden lang ein Ätzen unter Verwendung einer Oxalsäurelösung mit einer Konzentration von 5% ausgeführt wurde und dann 15 Sekunden lang ein Ätzen unter Verwendung von Flusssäure mit einer Konzentration von 0,5% ausgeführt wurde.
  • Als Nächstes wurde der Isolierfilm 118 über dem Isolierfilm 116 ausgebildet. Als der Isolierfilm 118 wurde ein 100 nm dicker Siliziumnitridfilm mit einer PECVD-Einrichtung ausgebildet. Es sei angemerkt, dass die Substrattemperatur in der PECVD-Einrichtung beim Abscheiden des Isolierfilms 118 350°C war.
  • Als Nächstes wurden die Öffnung 142c, die den leitenden Film 112b erreicht, und die Öffnungen 142a und 142b, die den leitenden Film 104 erreicht, ausgebildet. Die Öffnungen 142a, 142b und 142c wurden mit einer Trockenätzeinrichtung ausgebildet.
  • Als Nächstes wurde ein leitender Film über dem Isolierfilm 118 ausgebildet, um die Öffnungen 142a, 142b und 142c zu bedecken, und verarbeitet, um die leitenden Filme 120a und 120b auszubilden. Für die leitenden Filme 120a und 120b wurde ein 100 nm dicker ITSO-Film mit einer Sputtereinrichtung ausgebildet. Die Zusammensetzung eines Targets, das zum Ausbilden des ITSO-Films verwendet wurde, war gleich wie diejenige, die in dem vorstehend beschriebenen Schritt zum Ausbilden des ITSO-Films verwendet worden ist.
  • Dann wurde eine dritte Wärmebehandlung ausgeführt. Die dritte Wärmebehandlung wurde 1 Stunde lang bei 250°C in einer Stickstoffatmosphäre ausgeführt.
  • Durch den vorstehenden Prozess wurde die Probe E1 dieses Beispiels hergestellt. Es sei angemerkt, dass die höchste Temperatur während der Herstellung der Probe E1 450°C war.
  • <Herstellungsverfahren der Probe E2>
  • Ein Herstellungsverfahren der Probe E2 unterscheidet sich von demjenigen der Probe E1, das vorstehend beschrieben worden ist, in dem folgenden Schritt. Die anderen Schritte waren gleich den Schritten für die Probe E1.
  • An der Probe E2 wurde die erste Behandlung nicht ausgeführt.
  • Durch den vorstehenden Prozess wurde die Probe E2 dieses Beispiels hergestellt. Es sei angemerkt, dass die höchste Temperatur in dem Herstellungsprozess der Probe E2 350°C war.
  • Als Nächstes wurden ID-VG-Eigenschaften der Proben E1 und E2 ausgewertet. 24A bis 24C und 25A bis 25C zeigen die ID-VG-Eigenschaften der Proben E1 und E2. Es sei angemerkt, dass 24A bis 24C und 25A bis 25C jeweils die ID-VG-Eigenschaften der Proben E1 und E2 zeigen. In 24A bis 24C und 25A bis 25C stellt die erste vertikale Achse ID (A) dar, stellt die zweite vertikale Achse μFE (cm2/Vs) dar, und stellt die horizontale Achse VG (V) dar. 24A und 25A zeigen ID-VG-Eigenschaften von Transistoren, die jeweils eine Kanallänge L von 2 μm und eine Kanalbreite W von 50 μm aufweisen. 24B und 25B zeigen die ID-VG-Eigenschaften von Transistoren, die jeweils eine Kanallänge L von 3 μm und eine Kanalbreite W von 50 μm aufweisen. 24C und 25C zeigen die ID-VG-Eigenschaften von Transistoren, die jeweils eine Kanallänge L von 6 μm und eine Kanalbreite W von 50 μm aufweisen. 24A bis 24C und 25A bis 25C zeigen Überlappungen der Eigenschaften der zehn Transistoren.
  • Eine Spannung, die an den leitenden Film 104 angelegt wurde, der als erste Gate-Elektrode des Transistors 170 dient (die Spannung wird auch als Gate-Spannung (VG) bezeichnet), wurde von –15 V bis +20 V in Stufen von 0,25 V verändert. Eine Spannung, die an den leitenden Film 120b angelegt wurde, der als zweite Gate-Elektrode des Transistors 100 dient (die Spannung wird auch als VBG bezeichnet), wurde von –15 V bis +20 V in Stufen von 0,25 V verändert. Es sei angemerkt, dass VG und VBG lediglich bezüglich des Transistors mit einer Kanallänge L von 2 μm und einer Kanalbreite W von 50 μm von –15 V auf +15 V verändert wurden. Eine Spannung, die an den leitenden Film 112a angelegt wurde, der als Source-Elektrode dient (die Spannung wird auch als Source-Spannung (VS) bezeichnet), war 0 V (gemeinsam), und eine Spannung, die an den leitenden Film 112b angelegt wurde, der als Drain-Elektrode dient (die Spannung wird auch als Drain-Spannung (VD) bezeichnet), war 0,1 V oder 20 V. Es sei angemerkt, dass bezüglich der Feldeffektbeweglichkeit (μFE) die Ergebnisse bei VD = 20 V gezeigt sind.
  • Die Ergebnisse in 24A bis 24C und 25A bis 25C zeigen, dass es keinen großen Unterschied zwischen ID-VG-Eigenschaften der Transistoren gibt, selbst nachdem die höchste Prozesstemperatur von 450°C auf 350°C verringert wird.
  • Als Nächstes wurden Verschiedenheiten in der Substratoberfläche (600 mm × 720 mm) der Transistoren der Proben E1 und E2 (Kanallänge L = 3 μm, Kanalbreite W = 50 μm) ausgewertet.
  • Zuerst wurden ID-VG-Eigenschaften der Transistoren der Proben E1 und E2, die jeweils eine Kanalbreite L von 3 μm und eine Kanalbreite W von 50 μm aufwiesen, ausgewertet. 26A und 26B zeigen die ID-VG-Eigenschaften der Proben E1 und E2. Es sei angemerkt, dass 26A und 26B jeweils die ID-VG-Eigenschaften der Proben E1 und E2 zeigen. In 26A und 26B stellt die vertikale Achse ID (A) dar, und stellt die horizontale Achse VG (V) dar. 26A und 26B zeigen jeweils eine Überlappung der Eigenschaften der insgesamt 40 Transistoren. Es sei angemerkt, dass sich Messbedingungen der ID-VG-Eigenschaften in 26A und 26B von denjenigen in 24A bis 24C und 25A bis 25C unterscheiden. Insbesondere wurde jede Spannung, die an die leitenden Filme 104 und 120b angelegt wurde, von –15 V bis +20 V in Stufen von 0,25 V verändert. Die Source-Spannung (VS) und die Drain-Spannung (VD) wurden auf 0 V (gemeinsam) bzw. 10 V eingestellt.
  • 27A und 27B zeigen Vergleichsergebnisse von Verschiedenheiten der Schwellenspannung (Vth) und des Durchlassstroms (Ion) der Transistoren der Proben E1 und E2, die in 26A und 26B gezeigt sind. 27A und 27B zeigen Wahrscheinlichkeitsverteilungen der Vth bzw. des Ion in der Substratoberfläche (600 mm × 720 mm). Es sei angemerkt, dass der Ion in 27B Werte bei VG von 20 V sind.
  • Den Ergebnissen in 26A und 26B sowie 27A und 27B zeigten, dass die Probe E2, deren Ion jedoch nur geringfügig verringert wurde, bessere Transistoreigenschaften mit geringeren Verschiedenheiten in der Substratoberfläche aufwies als die Probe E1.
  • Als Nächstes wurden Zuverlässigkeitstests an den hergestellten Proben E1 und E2 ausgeführt. Als Zuverlässigkeitsauswertung wurden GBT-Tests verwendet.
  • Die GBT-Tests dieses Beispiels wurden unter den folgenden Bedingungen ausgeführt: Die Gate-Spannung (VG) war ±30 V; die Drain-Spannung (VD) und die Source-Spannung (VS) waren 0 V (gemeinsam); die Belastungstemperatur betrug 60°C; die Zeitdauer zum Anlegen der Vorspannung war 1 Stunde; und zwei Arten von Messumgebungen, d. h. eine dunkle Umgebung und eine Umgebung mit Licht (Bestrahlung mit ungefähr 10000 lx Licht aus einem weißen LED), kamen zum Einsatz. Mit anderen Worten wurden die Source-Elektrode und die Drain-Elektrode des Transistors auf das gleiche Potential eingestellt, und ein Potential, das sich von demjenigen der Source- und Drain-Elektrode unterscheidet, wurde an die Gate-Elektrode für eine bestimmte Zeitdauer (hier eine Stunde) angelegt. Ein Fall, in dem das an die Gate-Elektrode angelegte Potential höher ist als das Potential der Source- und Drain-Elektrode, wird positiver Stress genannt, und ein Fall, in dem das an die Gate-Elektrode angelegte Potential niedriger ist als das Potential der Source- und Drain-Elektrode, wird negativer Stress genannt. Daher wurde die Zuverlässigkeitsauswertung unter insgesamt vier Bedingungen ausgeführt, nämlich positivem GBT-Stress (dunkel), negativem GBT-Stress (dunkel), positivem GBT-Stress (Lichtbestrahlung) und negativem GBT-Stress (Lichtbestrahlung). Es sei angemerkt, dass positiver GBT-Stress (dunkel) als PBTS (Positive Bias Temperature Stress, Positiver Vorspannung-Temperatur-Stress) bezeichnet werden kann, negativer GBT-Stress (dunkel) als NBTS (Negative Bias Temperature Stress, Negativer Vorspannung-Temperatur-Stress), positiver GBT-Stress (Lichtbestrahlung) als PBITS (Positive Bias Illuminations Temperature Stress) und negativer GBT-Stress (Lichtbestrahlung) als NBITS (Negative Bias Illuminations Temperature Stress).
  • 28 zeigt die Ergebnisse der GBT-Tests der Proben E1 und E2. Die vertikale Achse in 28 stellt den Änderungsbetrag der Schwellenspannung (ΔVth) des Transistors und den Änderungsbetrag des Verschiebungswerts (ΔShift) dar.
  • Wie aus den Ergebnissen in 28 festgestellt wurde, sind die negative Veränderung und die positive Veränderung bei GBT 1 V oder geringer bzw. 2 V oder geringer, obwohl der Änderungsbetrag der Schwellenspannung der Probe E2 geringfügig größer ist als derjenige der Probe E1.
  • Als Nächstes wurden der Änderungsbetrag der Schwellenspannung der Proben E1 und E2 nach dem abwechselnden Ausführen des PBTS und des NBTS gemessen. Zuerst wurden ID-VG-Eigenschaften der Transistoren ausgewertet (initial). Dann wurden der PBTS und der NBTS jeweils insgesamt zweimal ausgeführt. Jeder der Gate-BT-Stresstests wurde bei einer Belastungstemperatur von 60°C für eine Belastungsdauer von 3600 Sekunden ausgeführt. Der Transistor, der hier der Auswertung unterzogen wurde, wies eine Kanallänge L von 6 μm und eine Kanalbreite W von 50 μm auf.
  • 29A zeigt Schwellenspannungen der Probe E1 vor dem Stresstest (initial) und die Schwellenspannungen nach jedem Gate-GBT-Stresstest. 29B zeigt Schwellenspannungen der Probe E2 vor dem Stresstest (initial) und die Schwellenspannungen nach jedem Gate-GBT-Stresstest. Die vertikale Achse und die horizontale Achse in 29A und 29B stellen eine Schwellenspannung (Vth) bei der Drain-Spannung von 10 V bzw. den Namen des Stresstests dar. 29A und 29B zeigen die Ergebnisse vor dem Stresstest (initial), nach dem PBTS, nach dem NBTS, nach dem PBTS und nach dem NBTS.
  • Die Ergebnisse in 29A und 29B zeigten, dass der Änderungsbetrag der Schwellenspannung des Transistors der Probe E2 größer war als derjenige der Probe E1, jedoch er innerhalb ±4 V lag.
  • Den vorstehend beschriebenen Ergebnissen zufolge wies der Transistor der Probe E2 mit einem mehrschichtigen Oxidhalbleiterfilm, der eine Ausführungsform der vorliegenden Erfindung ist, ausgezeichnete elektrische Eigenschaften auf; das heißt, dass eine Verbesserung der Zuverlässigkeit und des Durchlassstroms, eine Verringerung der Schwankung von elektrischen Eigenschaften und ein kleiner S-Wert jeweils erzielt wurden, selbst wenn die Prozesstemperatur verringert wird.
  • Die vorstehend in diesem Beispiel beschriebene Struktur kann nach Bedarf mit einer beliebigen der bei den anderen Ausführungsformen und Beispielen beschriebenen Strukturen kombiniert werden.
  • [Beispiel 5]
  • In diesem Beispiel wurden Transistoren hergestellt, die dem Transistor 100 in 1A bis 1C und dem Transistor 170 in 3A bis 3C entsprechen, und dann wurde eine Anzeigevorrichtung hergestellt, die die Transistoren beinhaltet.
  • Zuerst werden Spezifikationen der Anzeigevorrichtung, die in diesem Beispiel hergestellt wurde, in der Tabelle 1 gezeigt. [Tabelle 1]
    Spezifikationen des Bildschirms Bildschirmgröße 4,29 Zoll (Hochformat)
    effektive Pixel 1080 × RGB (H) × 1920 (V): Full-HD
    Pixelgröße 15,0 μm (H) × 49,5 μm (V)
    Außenmaß des Bildschirms 54,86 mm (H) × 137,665 mm (V)
    Anzeigebereich 53,46 mm (H) × 95,04 mm (V)
    Rahmenbreite (3 Seiten) 0,7 mm
    Auflösung 513 ppi
    LCD Transmissive FFS-Modus
    Färbeverfahren CF-Verfahren
    Öffnungsverhältnis 52,1%
    Betriebsfrequenz 60 Hz
    Videosignalformat analoges Zeilensequentielles(line-sequential-)system
    Gate-Treiber integriert
    Source-Treiber TAB-IC
    Source-Treiber Videosignalspannung 1,5 V/13,5 V
    Datenschreibperiode 6,35 Mikrosekunden
    Inversionsbetrieb Source-Leitung-Inversion oder Punktinversion
    Gata-Treiber Taktfrequenz (GCLK) 7,26 kHz
    Signalspannung –2,5 V/24,5 V
    Sonstiges VCOM 7,5 V
    Backgate(GD) nicht bereitgestellt
  • 30A und 30B sind Draufsichten auf Pixelabschnitte der in diesem Beispiel hergestellten Anzeigevorrichtungen. 30A und 30B sind Draufsichten auf Pixelabschnitte 840A und 840B, bei denen minimale Strukturgrößen 2 μm bzw. 3,5 μm sind. Es sei angemerkt, dass 30A und 306 jeweils drei Pixel zeigen.
  • 31A und 31B sind Draufsichten auf Gate-Treiberabschnitte der in diesem Beispiel hergestellten Anzeigevorrichtung. 31A und 31B sind Draufsichten, bei denen minimale Strukturgrößen 2 μm bzw. 3,5 μm sind. Bereiche 800, 801, 802, 803 und 804 in 31A entsprechen einer Rahmenbreite, einem Dummy-Pixelabschnitt, einem Schutzschaltungsabschnitt, einem Gate-Treiberschaltungsabschnitt bzw. einem Randbereich zur Trennung. Bereiche 850, 851, 852, 853 und 854 in 31B entsprechen einer Rahmenbreite, einem Dummy-Pixelabschnitt, einem Schutzschaltungsabschnitt, einem Gate-Treiberschaltungsabschnitt bzw. einem Randbereich zur Trennung.
  • In diesem Beispiel betrugen die Bereiche 800, 801, 802, 803 und 804 in 31A 0,7 mm, 0,05 mm, 0,08 mm, 0,41 mm bzw. 0,16 mm. Die Bereiche 850, 851, 852, 853 und 854 in 31B betrugen 0,8 mm, 0,05 mm, 0,07 mm, 0,55 mm bzw. 0,13 mm.
  • Obwohl in 31A und 31B die Schutzschaltungsabschnitte (die Bereiche 802 und 852) bereitgestellt sind, müssen sie nicht notwendigerweise bereitgestellt sein. Eine Konfiguration ohne Schutzschaltungsabschnitt kann eine kleinere Rahmenbreite aufweisen. Beispielsweise können die Bereiche 800 und 850 in 31A und 31B auf 0,6 mm bzw. 0,7 mm verringert werden.
  • Wie vorstehend beschrieben, weist der Transistor einer Ausführungsform der vorliegenden Erfindung eine hohe Feldeffektbeweglichkeit und Zuverlässigkeit auf und beinhaltet eine Gate-Treiberschaltung, und außerdem kann die Rahmenbreite (hier die Breiten der Bereiche 800 und 850) auf 1 mm oder kleiner, bevorzugt auf 0,8 mm oder kleiner, stärker bevorzugt auf 0,6 mm oder kleiner verringert werden. Dementsprechend kann eine Anzeigevorrichtung mit einem schmaleren Rahmen hergestellt werden.
  • 32A und 32B sind Querschnittsansichten, die Querschnitten entlang der Strichpunktlinie M1–N1 in 30A bzw. M2–N2 in 31A entsprechen.
  • Ein Pixelabschnitt 840A in 32A beinhaltet einen leitenden Film 904a über einem Substrat 902, einen Isolierfilm 906 über dem Substrat 902 und dem leitenden Film 904, einen Isolierfilm 907 über dem Isolierfilm 906, einen Oxidhalbleiterfilm 908 über dem Isolierfilm 907, einen Oxidhalbleiterfilm 909 über dem Isolierfilm 907, einen leitenden Film 912a, der elektrisch mit dem Oxidhalbleiterfilm 908 verbunden ist und als Source-Elektrode dient, einen leitenden Film 912b, der elektrisch mit dem Oxidhalbleiterfilm 908 verbunden ist und als Drain-Elektrode dient, einen Isolierfilm 914 über dem Isolierfilm 907 und den Oxidhalbleiterfilmen 908 und 909, einen Isolierfilm 916 über dem Isolierfilm 914, einen Isolierfilm 918 über dem Isolierfilm 916 und dem Oxidhalbleiterfilm 909, einen leitenden Film 920a, der über dem Isolierfilm 918 liegt und als Pixelelektrode dient, und einen Isolierfilm 924 über dem Isolierfilm 918 und dem leitenden Film 920a.
  • Es sei angemerkt, dass der Oxidhalbleiterfilm 908 einen ersten Oxidhalbleiterfilm 908a und einen zweiten Oxidhalbleiterfilm 908b umfasst. Der Oxidhalbleiterfilm 909 umfasst einen ersten Oxidhalbleiterfilm 909a und einen zweiten Oxidhalbleiterfilm 909b.
  • Der Isolierfilm 918 bedeckt eine Öffnung in den Isolierfilmen 914 und 916 und ist in Kontakt mit dem Oxidhalbleiterfilm 909. Der als Pixelelektrode dienende leitende Film 920 bedeckt eine Öffnung in den Isolierfilmen 914, 916 und 918 und ist elektrisch mit dem als Drain-Elektrode dienenden leitenden Film 912b verbunden.
  • Es sei angemerkt, dass ein Flüssigkristallelement, Elemente auf der Seite des Gegensubstrats und dergleichen in 32A und 32B nicht dargestellt sind.
  • Der als Schutzschaltungsabschnitt dienende Bereich 802 in 32B beinhaltet einen leitenden Film 904b über dem Substrat 902, einen leitenden Film 904c über dem Substrat 902, den Isolierfilm 906 über den leitenden Filmen 904b und 904c, den Isolierfilm 907 über dem Isolierfilm 906, einen Oxidhalbleiterfilm 910 über dem Isolierfilm 907, einen leitenden Film 912c, der elektrisch mit dem Oxidhalbleiterfilm 910 verbunden ist, einen leitenden Film 912d, der elektrisch mit dem Oxidhalbleiterfilm 910 verbunden ist, einen leitenden Film 912e über dem Isolierfilm 907, den Isolierfilm 914 über dem Isolierfilm 907, dem Oxidhalbleiterfilm 910 und den leitenden Filmen 912c, 912d und 912e, den Isolierfilm 916 über dem Isolierfilm 914, den Isolierfilm 918 über den Isolierfilmen 907 und 916, einen leitenden Film 920b, der über dem Isolierfilm 918 liegt und den Oxidhalbleiterfilm 910 überlappt, einen leitenden Film 920c über dem Isolierfilm 918 und dem leitenden Film 912e und den Isolierfilm 924 über dem Isolierfilm 918 und den leitenden Filmen 920b und 920c.
  • Es sei angemerkt, dass die leitenden Filme 904a, 904b und 904c durch Verarbeiten desselben leitenden Films ausgebildet wurden. Die Oxidhalbleiterfilme 908, 909 und 910 wurden durch Verarbeiten desselben Oxidhalbleiterfilms ausgebildet. Die leitenden Filme 912a, 912b, 912c, 912d und 912e wurden durch Verarbeiten desselben leitenden Films ausgebildet. Die leitenden Filme 920a, 920b und 920c wurden durch Verarbeiten desselben leitenden Films ausgebildet.
  • Ein Transistor in dem als Gate-Treiberschaltungsabschnitt dienenden Bereich 803 in 31A kann ähnlich dem Transistor 170 in 3A bis 3C sein.
  • Ein Glassubstrat wurde als das Substrat 902 verwendet. Als die leitenden Filme 904a, 904b und 904c wurde ein 200 nm dicker Wolframfilm mit einer Sputtereinrichtung ausgebildet. Als der Isolierfilm 906 wurde ein 400 nm dicker Siliziumnitridfilm mit einer PECVD-Einrichtung ausgebildet. Als der Isolierfilm 907 wurde ein 50 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet.
  • Als die ersten Oxidhalbleiterfilme 908a, 909a und 910a wurde ein 10 nm dicker IGZO-Film (In:Ga:Zn = 3:1:2 [Atomverhältnis]) mit einer Sputtereinrichtung ausgebildet. Als die zweiten Oxidhalbleiterfilme 908b, 909b und 910b wurde ein 15 nm dicker IGZO-Film (In:Ga:Zn = 1:1:1,2 [Atomverhältnis]) mit einer Sputtereinrichtung ausgebildet.
  • Als die leitenden Filme 912a, 912b, 912c, 912d und 912e wurde ein mehrschichtiger Film, der einen 50 nm dicken Wolframfilm, einen 400 nm dicken Aluminiumfilm und einen 100 nm dicken Titanfilm umfasst, mit einer Sputtereinrichtung ausgebildet.
  • Als der Isolierfilm 914 wurde ein 50 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet. Als der Isolierfilm 916 wurde ein 400 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet. Als der Isolierfilm 918 wurde ein 100 nm dicker Siliziumnitridfilm mit einer PECVD-Einrichtung ausgebildet.
  • Als die leitenden Filme 920a, 920b und 920c wurde ein 100 nm dicker ITSO-Film mit einer Sputtereinrichtung ausgebildet.
  • Der als Schutzschaltungsabschnitt dienende Bereich 802 in 32B beinhaltet einen als Diode geschalteten Transistor. 33 zeigt ein Beispiel für einen Schaltplan einer Schutzschaltung, die in dem als Schutzschaltungsabschnitt dienenden Bereich 802 in 32B bereitgestellt werden kann.
  • Eine Schutzschaltung 870 in 33 beinhaltet eine erste Leitung 861, die als Gate-Leitung dient, eine zweite Leitung 862, die als Stromleitung mit niedrigem Potential dient, eine dritte Leitung 863, die als Stromleitung mit hohem Potential dient, und Transistoren 871 und 872. Es sei angemerkt, dass die Transistoren 871 und 872 jeweils ein Dual-Gate-Transistor mit zwei Gate-Elektroden sind. Das gleiche Potential wird an die zwei Gate-Elektroden angelegt.
  • Ein Gate des Transistors 871 ist elektrisch mit der ersten Leitung 861 und einer/einem von einer Source und einem Drain des Transistors 871 verbunden. Die/der eine der Source und des Drains des Transistors 871 ist elektrisch mit einer/einem von einer Source und einem Drain des Transistors 872 verbunden. Die/der andere der Source und des Drains des Transistors 871 ist elektrisch mit der zweiten Leitung 862 verbunden. Die/der andere der Source und des Drains des Transistors 872 ist elektrisch mit einem Gate des Transistors 872 und der dritten Leitung 863 verbunden.
  • Die Schutzschaltung 870 in 33 ist, wie in diesem Beispiel, zwischen den Bereichen 801 und 803, d. h. in dem Bereich 802, bereitgestellt, und die Zuverlässigkeit der Anzeigevorrichtung kann verbessert werden. Es sei angemerkt, dass diese Struktur ein nicht beschränkendes Beispiel ist und die Schutzschaltung 870 nicht notwendigerweise bereitgestellt sein muss. Die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung ohne die Schutzschaltung 870 kann eine weiter verringerte Rahmenbreite aufweisen.
  • Die vorstehend in diesem Beispiel beschriebene Struktur kann nach Bedarf mit einer beliebigen der bei den anderen Ausführungsformen und Beispielen beschriebenen Strukturen kombiniert werden.
  • Erläuterung der Bezugszeichen
    • 100: Transistor, 102: Substrat, 104: leitender Film, 106: Isolierfilm, 107: Isolierfilm, 108: Oxidhalbleiterfilm, 108a: Oxidhalbleiterfilm, 108b: Oxidhalbleiterfilm, 112: leitender Film, 112a: leitender Film, 112b: leitender Film, 114: Isolierfilm, 116: Isolierfilm, 118: Isolierfilm, 120: leitender Film, 120a: leitender Film, 120b: leitender Film, 131: leitender Oxidfilm, 138: Ätzgas, 139: Sauerstoff, 140a: Maske, 140b: Maske, 142: Ätzmittel, 142a: Öffnung, 142b: Öffnung, 142c: Öffnung, 170: Transistor, 501: Pixelschaltung, 502: Pixelabschnitt, 504: Treiberschaltungsabschnitt, 504a: Gate-Treiber, 504b: Source-Treiber, 506: Schutzschaltung, 507: Anschlussabschnitt, 550: Transistor, 552: Transistor, 554: Transistor, 560: Kondensator, 562: Kondensator, 570: Flüssigkristallelement, 572: Licht emittierendes Element, 700: Anzeigevorrichtung, 701: Substrat, 702: Pixelabschnitt, 704: Source-Treiberschaltungsabschnitt, 705: Substrat, 706: Gate-Treiberschaltungsabschnitt, 708: FPC-Anschlussabschnitt, 710: Signalleitung, 711: Leitungsabschnitt, 712: Dichtungsmittel, 716: FPC, 730: Isolierfilm, 732: Dichtungsfilm, 734: Isolierfilm, 736: Farbfilm, 738: lichtundurchlässiger Film, 750: Transistor, 752: Transistor, 760: Verbindungselektrode, 764: Isolierfilm, 766: Isolierfilm, 767: Oxidhalbleiterfilm, 768: Isolierfilm, 770: isolierender Planarisierungsfilm, 772: leitender Film, 774: leitender Film, 775: Flüssigkristallelement, 776: Flüssigkristallschicht, 778: Struktur, 780: anisotroper leitender Film, 782: Licht emittierendes Element, 784: leitender Film, 786: EL-Schicht, 788: leitender Film, 790: Kondensator, 800: Bereich, 801: Bereich, 802: Bereich, 803: Bereich, 804: Bereich, 840A: Pixelabschnitt, 840B: Pixelabschnitt, 850: Bereich, 851: Bereich, 852: Bereich, 853: Bereich, 854: Bereich, 861: Leitung, 862: Leitung, 863: Leitung, 870: Schutzschaltung, 871: Transistor, 872: Transistor, 902: Substrat, 904: leitender Film, 904a: leitender Film, 904b: leitender Film, 904c: leitender Film, 906: Isolierfilm, 907: Isolierfilm, 908: Oxidhalbleiterfilm, 908a: Oxidhalbleiterfilm, 908b: Oxidhalbleiterfilm, 909: Oxidhalbleiterfilm, 909a: Oxidhalbleiterfilm, 909b: Oxidhalbleiterfilm, 910: Oxidhalbleiterfilm, 910a: Oxidhalbleiterfilm, 910b: Oxidhalbleiterfilm, 912a: leitender Film, 912b: leitender Film, 912c: leitender Film, 912d: leitender Film, 912e: leitender Film, 914: Isolierfilm, 916: Isolierfilm, 918: Isolierfilm, 920: leitender Film, 920a: leitender Film, 920b: leitender Film, 920c: leitender Film, 924: Isolierfilm, 5100: Pellet, 5100a: Pellet, 5100b: Pellet, 5101: Ion, 5102: Zinkoxidschicht, 5103: Teilchen, 5105a: Pellet, 5105a1: Bereich, 5105a2: Pellet, 5105b: Pellet, 5105c: Pellet, 5105d: Pellet, 5105d1: Bereich, 5105e: Pellet, 5120: Substrat, 5130: Target, 5161: Bereich, 8000: Anzeigemodul, 8001: Oberdeckel, 8002: Unterdeckel, 8003: FPC, 8004: Touchscreen, 8005: FPC, 8006: Anzeigebildschirm, 8007: Hintergrundbeleuchtung, 8008: Lichtquelle, 8009: Rahmen, 8010: gedruckte Leiterplatte, 8011: Batterie, 9000: Gehäuse, 9001: Anzeigeabschnitt, 9003: Lautsprecher, 9005: Bedienungstaste, 9006: Verbindungsanschluss, 9007: Sensor, 9008: Mikrofon, 9050: Bedienungsknopf, 9051: Information, 9052: Information, 9053: Information, 9054: Information, 9055: Scharnier, 9100: tragbares Informationsendgerät, 9101: tragbares Informationsendgerät, 9102: tragbares Informationsendgerät, 9200: tragbares Informationsendgerät, 9201: tragbares Informationsendgerät.
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2014-144659 , eingereicht beim japanischen Patentamt am 15. Juli 2014, und der japanischen Patentanmeldung mit der Serien nr. 2015-010055 , eingereicht beim japanischen Patentamt am 22. Januar 2015, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.

Claims (12)

  1. Halbleitervorrichtung, die umfasst: einen Transistor, der umfasst: eine Gate-Elektrode; einen Gate-Isolierfilm über der Gate-Elektrode; einen Oxidhalbleiterfilm über dem Gate-Isolierfilm; eine Source-Elektrode, die elektrisch mit dem Oxidhalbleiterfilm verbunden ist; und eine Drain-Elektrode, die elektrisch mit dem Oxidhalbleiterfilm verbunden ist, wobei der Oxidhalbleiterfilm einen ersten Oxidhalbleiterfilm und einen zweiten Oxidhalbleiterfilm über dem ersten Oxidhalbleiterfilm umfasst, wobei der erste Oxidhalbleiterfilm einen ersten Bereich umfasst, in dem der Atomanteil von In höher ist als der Atomanteil von M, wobei M Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf ist, wobei der zweite Oxidhalbleiterfilm einen zweiten Bereich umfasst, in dem der Atomanteil von In geringer ist als der Atomanteil von In in dem ersten Oxidhalbleiterfilm, und wobei der zweite Bereich einen Abschnitt umfasst, der dünner ist als der erste Bereich.
  2. Halbleitervorrichtung, die umfasst: einen Transistor, der umfasst: eine erste Gate-Elektrode; einen ersten Gate-Isolierfilm über der ersten Gate-Elektrode; einen Oxidhalbleiterfilm über dem ersten Gate-Isolierfilm; eine Source-Elektrode, die elektrisch mit dem Oxidhalbleiterfilm verbunden ist; eine Drain-Elektrode, die elektrisch mit dem Oxidhalbleiterfilm verbunden ist, einen zweiten Gate-Isolierfilm über dem Oxidhalbleiterfilm; und eine zweite Gate-Elektrode über dem zweiten Gate-Isolierfilm, wobei der Oxidhalbleiterfilm einen ersten Oxidhalbleiterfilm und einen zweiten Oxidhalbleiterfilm über dem ersten Oxidhalbleiterfilm umfasst, wobei der erste Oxidhalbleiterfilm einen ersten Bereich umfasst, in dem der Atomanteil von In höher ist als der Atomanteil von M, wobei M Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf ist, wobei der zweite Oxidhalbleiterfilm einen zweiten Bereich umfasst, in dem der Atomanteil von In geringer ist als der Atomanteil von In in dem ersten Oxidhalbleiterfilm, und wobei der zweite Bereich einen Abschnitt umfasst, der dünner ist als der erste Bereich.
  3. Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei der Oxidhalbleiterfilm In, M und Zn umfasst, und wobei das M Ga ist.
  4. Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei der Oxidhalbleiterfilm einen Kristallteil umfasst, und wobei der Kristallteil einen Abschnitt umfasst, in dem eine c-Achse des Kristallteils parallel zu einem Normalenvektor einer Oberfläche ist, auf der der Oxidhalbleiterfilm positioniert ist.
  5. Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei der erste Bereich einen Abschnitt umfasst, in dem der Anteil des Kristallteils höher ist als derjenige in dem zweiten Bereich.
  6. Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei der erste Bereich einen Abschnitt mit geringerer Wasserstoffkonzentration als der zweite Bereich umfasst.
  7. Anzeigevorrichtung, die umfasst: die Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, und ein Anzeigeelement und/oder einen Berührungssensor.
  8. Elektronische Vorrichtung, die die Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2 umfasst.
  9. Herstellungsverfahren einer Halbleitervorrichtung mit einem Transistor, das umfasst: Ausbilden einer Gate-Elektrode über einem Substrat; Ausbilden eines Gate-Isolierfilms über der Gate-Elektrode; Ausbilden eines ersten Oxidhalbleiterfilms über dem Gate-Isolierfilm; Ausbilden eines zweiten Oxidhalbleiterfilms über dem ersten Oxidhalbleiterfilm; Ausbilden einer Source-Elektrode und einer Drain-Elektrode über dem zweiten Oxidhalbleiterfilm; Ausbilden eines Oxidisolierfilms über dem zweiten Oxidhalbleiterfilm; Ausbilden eines leitenden Oxidfilms über dem Oxidisolierfilm; Zugeben von Sauerstoff zu dem Oxidisolierfilm über den leitenden Oxidfilm; und Entfernen des leitenden Oxidfilms, wobei der Schritt zum Ausbilden der Source-Elektrode und der Drain-Elektrode derart ausgeführt wird, dass ein Bereich des zweiten Oxidhalbleiterfilms dünner ist als der erste Oxidhalbleiterfilm, wobei der Schritt zum Ausbilden des Oxidisolierfilms bei einer Temperatur von höher als oder gleich 180°C und niedriger als oder gleich 350°C in einer plasmaunterstützten chemischen Gasphasenabscheidungs-Einrichtung ausgeführt wird, und wobei die Temperatur bei dem Schritt zum Ausbilden des Oxidisolierfilms am höchsten in den Herstellungsschritten des Transistors ist.
  10. Herstellungsverfahren einer Halbleitervorrichtung nach Anspruch 9, wobei es sich bei der Gate-Elektrode um eine erste Gate-Elektrode und bei dem Gate-Isolierfilm um einen ersten Gate-Isolierfilm handelt, wobei der Oxidisolierfilm als zweiter Gate-Isolierfilm dient, und wobei eine zweite Gate-Elektrode über dem Oxidisolierfilm ausgebildet wird.
  11. Herstellungsverfahren einer Halbleitervorrichtung nach Anspruch 9, wobei der erste Oxidhalbleiterfilm und der zweite Oxidhalbleiterfilm jeweils Sauerstoff, In, Zn und M umfassen, wobei M Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf ist.
  12. Herstellungsverfahren einer Halbleitervorrichtung nach Anspruch 9, wobei der erste Oxidhalbleiterfilm und der zweite Oxidhalbleiterfilm jeweils einen Kristallteil umfassen, und wobei der Kristallteil einen Abschnitt umfasst, in dem eine c-Achse des Kristallteils parallel zu einem Normalenvektor einer Oberfläche, auf der der erste Oxidhalbleiterfilm ausgebildet ist, oder zu einem Normalenvektor einer Oberfläche ist, auf der der zweite Oxidhalbleiterfilm ausgebildet ist.
DE112015003266.5T 2014-07-15 2015-07-09 Halbleitervorrichtung, Herstellungsverfahren dafür und Anzeigevorrichtung mit der Halbleitervorrichtung Pending DE112015003266T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014144659 2014-07-15
JP2014-144659 2014-07-15
JP2015-010055 2015-01-22
JP2015010055 2015-01-22
PCT/IB2015/055187 WO2016009310A1 (en) 2014-07-15 2015-07-09 Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Publications (1)

Publication Number Publication Date
DE112015003266T5 true DE112015003266T5 (de) 2017-04-13

Family

ID=55075274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015003266.5T Pending DE112015003266T5 (de) 2014-07-15 2015-07-09 Halbleitervorrichtung, Herstellungsverfahren dafür und Anzeigevorrichtung mit der Halbleitervorrichtung

Country Status (7)

Country Link
US (3) US9496412B2 (de)
JP (5) JP6555953B2 (de)
KR (2) KR102399893B1 (de)
CN (2) CN106537604B (de)
DE (1) DE112015003266T5 (de)
TW (2) TW201943084A (de)
WO (1) WO2016009310A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104360768B (zh) * 2014-11-10 2018-02-13 京东方科技集团股份有限公司 触摸显示模组和电子显示产品
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR20170109237A (ko) 2015-02-04 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
KR20230141954A (ko) 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017125796A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び表示装置
CN116782639A (zh) * 2016-02-12 2023-09-19 株式会社半导体能源研究所 半导体装置及其制造方法
KR20180124874A (ko) 2016-03-04 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN110024135B (zh) 2016-12-02 2023-10-17 株式会社半导体能源研究所 半导体装置
CN106684037B (zh) * 2017-03-22 2019-09-24 深圳市华星光电半导体显示技术有限公司 优化4m制程的tft阵列制备方法
CN110914749B (zh) * 2017-10-26 2022-03-29 深圳市柔宇科技有限公司 感光电路、感光电路制备方法及显示装置
KR102487324B1 (ko) * 2017-11-24 2023-01-10 엘지디스플레이 주식회사 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2019180539A1 (ja) 2018-03-23 2019-09-26 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6653657B2 (en) * 1999-12-10 2003-11-25 Semoconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (de) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Feldeffekttransistor mit amorphem oxid
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (de) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit Oxidhalbleiterschicht und zugehöriges Herstellungsverfahren
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009117407A (ja) * 2007-11-01 2009-05-28 Sony Corp 半導体装置の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101602252B1 (ko) 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI478356B (zh) * 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
CN105304502B (zh) * 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
CN103500709B (zh) * 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8748240B2 (en) * 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
TW201901972A (zh) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102101167B1 (ko) * 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130300456A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor chip and semiconductor device
WO2013168687A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI637517B (zh) * 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
CN107111985B (zh) * 2014-12-29 2020-09-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置

Also Published As

Publication number Publication date
CN106537604B (zh) 2020-09-11
KR20170029600A (ko) 2017-03-15
JP6555953B2 (ja) 2019-08-07
JP2019195094A (ja) 2019-11-07
TWI682550B (zh) 2020-01-11
JP2023169314A (ja) 2023-11-29
US10164075B2 (en) 2018-12-25
WO2016009310A1 (en) 2016-01-21
JP6979504B2 (ja) 2021-12-15
TW201603286A (zh) 2016-01-16
TW201943084A (zh) 2019-11-01
US9496412B2 (en) 2016-11-15
CN112038410A (zh) 2020-12-04
CN106537604A (zh) 2017-03-22
US20180090602A1 (en) 2018-03-29
US20160020329A1 (en) 2016-01-21
US20170047435A1 (en) 2017-02-16
US9837512B2 (en) 2017-12-05
JP6799116B2 (ja) 2020-12-09
JP2021036613A (ja) 2021-03-04
JP2016139777A (ja) 2016-08-04
JP2022017592A (ja) 2022-01-25
KR102399893B1 (ko) 2022-05-20
KR20220069118A (ko) 2022-05-26

Similar Documents

Publication Publication Date Title
DE112015003266T5 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und Anzeigevorrichtung mit der Halbleitervorrichtung
TWI754506B (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
DE112016000607T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
DE112017000905T5 (de) Halbleitervorrichtung, Herstellungsverfahren dafür, Anzeigevorrichtung und elektronisches Gerät
JP6971593B2 (ja) 半導体装置
DE112015001024T5 (de) Eine Halbleitervorrichtung, eine Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, ein Anzeigemodul, das die Anzeigevorrichtung umfasst und ein elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung oder das Anzeigemodul umfasst
DE112012007294B3 (de) Halbleitervorrichtung
DE112014005486T5 (de) Anzeigevorrichtung
DE112016005330T5 (de) Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet
DE112015000676T5 (de) Halbleitervorrichtung
DE112014005485T5 (de) Anzeigevorrichtung und deren Herstellungsverfahren
JP6839258B2 (ja) 半導体装置
DE102015201707A1 (de) Halbleitervorrichtung, Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, Anzeigemodul, das die Anzeigevorrichtung umfasst, und elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung und das Anzeigemodul umfasst
DE112018000893T5 (de) Anzeigevorrichtung
DE112016001033T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US20220059705A1 (en) Semiconductor device and display device
DE112017000551T5 (de) Halbleitervorrichtung und anzeigevorrichtung, die die halbleitervorrichtung beinhaltet
DE112014001008T5 (de) Halbleitervorrichtung, Treiberschaltung und Anzeigevorrichtung
DE112017002579T5 (de) Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
DE102016206922A1 (de) Touchscreen
JP2022068209A (ja) 表示装置
DE112017004584T5 (de) Anzeigevorrichtung und elektronisches Gerät
DE112018000492T5 (de) Anzeigevorrichtung und elektronisches Gerät
DE102014210720A1 (de) Anzeigevorrichtung und elektronisches Gerät
DE102016223765A1 (de) Elektronisches Gerät und Anzeigesystem

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication