CN110024135B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110024135B
CN110024135B CN201780071781.5A CN201780071781A CN110024135B CN 110024135 B CN110024135 B CN 110024135B CN 201780071781 A CN201780071781 A CN 201780071781A CN 110024135 B CN110024135 B CN 110024135B
Authority
CN
China
Prior art keywords
metal oxide
region
transistor
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780071781.5A
Other languages
English (en)
Other versions
CN110024135A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN110024135A publication Critical patent/CN110024135A/zh
Application granted granted Critical
Publication of CN110024135B publication Critical patent/CN110024135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

使半导体装置具有良好的电特性。另外，提供可靠性高的半导体装置。在包括作为半导体层使用金属氧化物的底栅极型晶体管的半导体装置中，金属氧化物包括源极区域、漏极区域、第一区域、第二区域及第三区域。第一区域、第二区域和第三区域都沿着沟道长度方向夹在源极区域与漏极区域之间。第二区域沿着沟道宽度方向夹在第一区域和第三区域之间，第一区域和第三区域都包括金属氧化物的端部，在沿着沟道长度方向的长度中，第二区域的长度小于第一区域的长度或第三区域的长度。

Description

半导体装置
技术领域
本发明的一个方式涉及一种包含金属氧化物的半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。尤其是，本发明的一个方式涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、它们的驱动方法或它们的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池或有机薄膜太阳能电池等)及电子设备有时包括半导体装置。
背景技术
作为可用于晶体管的半导体材料，氧化物受到关注。例如，专利文献1公开了包括In-Zn-Ga-O类氧化物、In-Zn-Ga-Mg-O类氧化物、In-Zn-O类氧化物、In-Sn-O类氧化物、In-O类氧化物、In-Ga-O类氧化物和Sn-In-Zn-O类氧化物中的任一个非晶氧化物的场效应晶体管。
另外，在非专利文献1中探讨了作为晶体管的活性层包含In-Zn-O类氧化物和In-Ga-Zn-O类氧化物的两层叠层的金属氧化物的结构。
近年来，公开了使用包含金属氧化物的晶体管来制造存储装置的集成电路的技术(参照专利文献2)。此外，除了存储装置之外，运算装置等使用包含金属氧化物的晶体管制造。
[先行技术文献]
[专利文献]
[专利文献1]日本专利第5118810号公报
[专利文献2]日本专利申请公开第2011-119674号公报
[非专利文献]
[非专利文献1]John F.Wager，“Oxide TFTs：A Progress Report”，InformationDisplay 1/16，SID 2016，Jan/Feb 2016，Vol.32，No.1，p.16-21
发明内容
发明所要解决的技术问题
在使用晶体管制造存储装置的集成电路、运算装置、高分辨率显示装置的背板时，重要的是该晶体管具有高场效应迁移率。另外，具有微型结构的晶体管需要按照设计具有良好的电特性。另外，作为晶体管的半导体层可以使用金属氧化物。
另一方面，金属氧化物膜在形成晶体管的过程中暴露于氧化气氛、还原气氛中。例如，氧化气氛是氧元素容易扩散到金属氧化物膜中的气氛。
虽然金属氧化物膜暴露于氧化气氛时对晶体管特性的影响很小，但是当其暴露于还原气氛时，有时金属氧化物膜的电阻降低(也称为N型化)。当金属氧化物膜的某个区域发生N型化时，该被N型化了的部分用作寄生沟道可能导致晶体管特性偏差增加并可能导致长期使用时晶体管特性变动。当晶体管具有被N型化了的区域时，开关特性可能从常关闭变为常开启，所以需要格外注意。另外，当相同大小的区域被N型化时，尤其是在微型的岛状金属氧化物膜中，对晶体管特性的影响尤为显著。
于是，基于上述目的，本发明的一个方式的目的之一是提供一种晶体管特性偏差小的使用金属氧化物的半导体装置。
另外，本发明的一个方式的目的之一是提供一种具有优良的常关闭开关特性的使用金属氧化物的半导体装置。
另外，本发明的一个方式的目的之一是提供一种使用金属氧化物的场效应迁移率高的半导体装置。
另外，本发明的一个方式的目的之一是提供一种使用由金属氧化物材料构成的微型岛状图案形成的半导体装置。
另外，本发明的一个方式的目的之一是提供一种制造根据上述目的之一的半导体装置的方法。
另外，本发明的一个方式的目的之一是使半导体装置具有良好的电特性。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有新颖结构的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有新颖结构的半导体装置的制造方法。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。上述目的以外的目的可以显而易见地从说明书、附图、权利要求书等的描述中看出，并且可以从说明书、附图、权利要求书等的描述中抽取上述以外的目的。
解决技术问题的手段
当金属氧化物膜为岛状图案时，端部由于以下原因而有可能与中央部具有不同特性：元素有可能从与端部接触的层扩散到端部；端部有可能具有不稳定键合。在形成晶体管的过程中该端部充分地暴露于氧化气氛是没有问题的，但是当该端部暴露于还原气氛时，离端部一定距离的区域(端部区域)可能被N型化而具有更高导电率σ。或者，有可能在端部附近形成对晶体管特性造成影响的陷阱能级。
尤其是，当设置在源电极与漏电极之间的金属氧化物具有端部区域并在端部区域发生N型化时，端部区域用作寄生沟道可能导致增加晶体管特性偏差并且可能导致长期使用时晶体管特性变动。在上述一定距离为相同时，尤其在微型的岛状金属氧化物中，端部区域所占的面积变大，对晶体管特性的影响尤为显著。
于是，为了增大上述端部的电阻，使端部区域中的源电极与漏电极间的距离长于沟道形成区域中的源电极与漏电极间的距离。由此，即使端部区域被N型化，也可以通过增大端部区域所包括的源电极与漏电极间的电阻减少对晶体管特性的影响。
本发明的一个方式的半导体装置包括金属氧化物。半导体装置包括栅电极、栅电极上的第一绝缘膜、第一绝缘膜上的金属氧化物、金属氧化物上的一对电极、金属氧化物上的第二绝缘膜。金属氧化物包括源极区域、漏极区域、第一区域、第二区域、第三区域。源极区域与一对电极的一方接触，漏极区域与一对电极的另一方接触，第一区域、第二区域、第三区域都沿着沟道长度方向夹在源极区域和漏极区域之间。第二区域沿着沟道宽度方向夹在第一区域和第三区域之间，第一区域和第三区域都包括金属氧化物的端部，在沿着沟道长度方向的长度中，第二区域的长度小于第一区域的长度或第三区域的长度。
在上述结构中的沿着沟道长度方向的长度中，第二区域的长度优选大于0μm且小于4μm，第一区域的长度或第三区域的长度优选大于第二区域的长度的3倍且小于金属氧化物的长度。
在上述各结构中，从源极区域到漏极区域的最短路径优选包括在第二区域中。
在上述各结构中，优选的是，金属氧化物包括第一金属氧化物、接触于第一金属氧化物的顶面的第二金属氧化物，第一金属氧化物及第二金属氧化物都包含In、元素M(M是镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁)、Zn，第一金属氧化物具有结晶性低于第二金属氧化物的区域。
在上述各结构中，优选的是，第一金属氧化物及第二金属氧化物分别具有对于In、M及Zn的原子个数的总和的In的含量为40％以上且50％以下的区域以及M的含量为5％以上且30％以下的区域。
在上述各结构中，优选的是，在In的原子个数比为4的情况下，第一金属氧化物和第二金属氧化物中的M的原子个数比都为1.5以上且2.5以下，并且Zn的原子个数比为2以上且4以下。
在上述各结构中，优选的是，在In的原子个数比为5的情况下，第一金属氧化物和第二金属氧化物中的M的原子个数比为0.5以上且1.5以下，并且Zn的原子个数比为5以上且7以下。
在上述各结构中，优选的是，在利用XRD分析对金属氧化物进行测量时，在第一金属氧化物中观察不到2θ＝31°附近的峰值，在第二金属氧化物中观察到2θ＝31°附近的峰值。
发明效果
根据本发明的一个方式，可以使半导体装置具有良好的电特性。另外，根据本发明的一个方式，可以提供一种可靠性高的半导体装置。此外，根据本发明的一个方式，可以提供一种具有新颖结构的半导体装置。此外，根据本发明的一个方式，可以提供一种具有新颖结构的半导体装置的制造方法。
注意，这些效果的记载不妨碍其他效果的存在。注意，本发明的一个方式并不需要实现所有上述效果。另外，说明书、附图以及权利要求书等的记载中显然存在上述效果以外的效果，可以从说明书、附图以及权利要求书等的记载中衍生出上述效果以外的效果。
附图说明
[图1]图1A是说明半导体装置的俯视图，图1B和图1C是说明半导体装置的截面图。
[图2]图2A和图2B是说明半导体装置的俯视图。
[图3]图3A是说明半导体装置的俯视图，图3B和图3C是说明半导体装置的截面图。
[图4]图4A是说明半导体装置的俯视图，图4B和图4C是说明半导体装置的截面图。
[图5]图5A是说明半导体装置的俯视图，图5B和图5C是说明半导体装置的截面图。
[图6]图6A是说明半导体装置的俯视图，图6B和图6C是说明半导体装置的截面图。
[图7]图7A是说明半导体装置的俯视图，图7B和图7C是说明半导体装置的截面图。
[图8]图8A、图8B和图8C是说明半导体装置的制造方法的截面图。
[图9]图9A、图9B和图9C是说明半导体装置的制造方法的截面图。
[图10]图10A、图10B、图10C是说明半导体装置的制造方法的截面图。
[图11]图11A和图11B是说明半导体装置的制造方法的截面图。
[图12]图12A和图12B是说明半导体装置的制造方法的截面图。
[图13]图13A和图13B是说明能带的图。
[图14]图14是说明金属氧化物的结构的概念的截面图。
[图15]图15是说明金属氧化物的结构的概念的截面图。
[图16]图16是示出显示装置的一个方式的俯视图。
[图17]图17是示出显示装置的一个方式的截面图。
[图18]图18是示出显示装置的一个方式的截面图。
[图19]图19是示出显示装置的一个方式的截面图。
[图20]图20A1和图20A2是示出像素的一个例子的俯视图，图20B是截面图。
[图21]图21A1和图21A2是示出像素的一个例子的俯视图，图21B是及截面图。
[图22]图22A和图22B是说明显示模块的图。
[图23]图23A、图23B、图23C、图23D和图23E是说明电子设备的图。
[图24]图24A、图24B、图24C、图24D、图24E、图24F和图24G是说明电子设备的图。
具体实施方式
以下，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。
另外，在本说明书中使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书中，为了方便起见，使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏极区域或漏电极)与源极(源极端子、源极区域或源电极)之间具有沟道形成区域，并且电流能够通过沟道形成区域流过漏极与源极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，源极和漏极可以互相调换。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线的形成的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。
在本说明书等中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”调换为“绝缘层”。
另外，在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道型晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道型晶体管中，关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道型晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时指存在使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指预定的Vgs中的关闭状态、预定的范围内的Vgs中的关闭状态或能够获得充分被降低的关态电流的Vgs中的关闭状态等时的关态电流。
作为一个例子，设想一种n沟道型晶体管，该n沟道型晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在该晶体管的漏极电流为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，具有沟道宽度W的晶体管的关态电流有时以每沟道宽度W的电流值表示。另外，有时以每预定的沟道宽度(例如1μm)的电流值表示。在为后者时，关态电流的单位有时以具有电流/长度的因次的单位(例如，A/μm)表示。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时表示室温、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下的关态电流。“晶体管的关态电流为I以下”有时是指在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的Vds，或者，有时表示包括该晶体管的半导体装置等所使用的Vds下的关态电流。“晶体管的关态电流为I以下”是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保证包括该晶体管的半导体装置等的可靠性的Vds或包括该晶体管的半导体装置等所使用的Vds下，存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时的流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指当晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，晶体管的阈值电压是指在晶体管中形成沟道时的栅极电压(Vg)。具体而言，晶体管的阈值电压有时是指：在以横轴表示栅极电压(Vg)且以纵轴表示漏极电流(Id)的平方根，而标绘出的曲线(Vg-√Id特性)中，在将具有最大倾斜度的切线外推时的直线与漏极电流(Id)的平方根为0(Id为0A)处的交叉点的栅极电压(Vg)。或者，晶体管的阈值电压有时是指在以L为沟道长度且以W为沟道宽度，Id[A]×L[μm]/W[μm]的值为1×10-9[A]时的栅极电压(Vg)。
在本说明书等中，例如当导电性充分低时，有时即使表示为“半导体”也具有“绝缘体”的特性。此外，“半导体”和“绝缘体”的边境不太清楚，因此有时不能精确地区别。由此，有时可以将本说明书等所记载的“半导体”换称为“绝缘体”。同样地，有时可以将本说明书等所记载的“绝缘体”换称为“半导体”。另外，有时可以将本说明书等所记载的“绝缘体”换称为“半绝缘体”。
在本说明书等中，例如当导电性充分高时，有时即使表示为“半导体”也具有“导电体”的特性。此外，“半导体”和“导电体”的边境不太清楚，因此有时不能精确地区别。由此，有时可以将本说明书等所记载的“半导体”换称为“导电体”。同样地，有时可以将本说明书等所记载的“导电体”换称为“半导体”。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。另外，可以将OS FET称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
(实施方式1)
在本实施方式中，参照图1至图13说明本发明的一个方式的半导体装置以及该半导体装置的制造方法。
<1-1.半导体装置的结构实例1>
图1A是作为本发明的一个方式的半导体装置的晶体管100A的俯视图，图1B相当于沿着图1A所示的点划线X1-X2的截面图，图1C相当于沿着图1A所示的点划线Y1-Y2的截面图。注意，在图1A中，为了方便起见，省略晶体管100A的构成要素的一部分(被用作栅极绝缘膜的绝缘膜等)而进行图示。此外，有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。注意，有时在后面的晶体管的俯视图中也与图1A同样地省略构成要素的一部分。
晶体管100A包括衬底102上的导电膜104、衬底102及导电膜104上的绝缘膜106、绝缘膜106上的金属氧化物108、金属氧化物108上的导电膜112a、以及金属氧化物108上的导电膜112b。在晶体管100A上，具体而言，在金属氧化物108、导电膜112a及导电膜112b上形成有绝缘膜115。
晶体管100A是所谓沟道蚀刻型晶体管。
另外，绝缘膜115优选包含硅与氮和氧中的一个或两个。
绝缘膜115包含过剩氧而可以对金属氧化物108供应氧。
金属氧化物108包括绝缘膜106上的金属氧化物108_1、与金属氧化物108_1的顶面接触的金属氧化物108_2。
金属氧化物108_1和金属氧化物108_2都包含In、元素M(M是镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁)及Zn。尤其是，元素M优选为镓。
另外，在图1A、图1B及图1C所示的晶体管100A中，绝缘膜106具有作为晶体管100A的栅极绝缘膜的功能，绝缘膜115具有作为晶体管100A的保护绝缘膜的功能。此外，在晶体管100A中，导电膜104具有作为栅电极的功能，导电膜112a具有作为源电极的功能，导电膜112b具有作为漏电极的功能。注意，在本说明书等中，有时将绝缘膜106称为第一绝缘膜，将绝缘膜115称为第二绝缘膜。
图2A是只示出晶体管100A中的金属氧化物108、导电膜112a、导电膜112b的俯视图。在从顶面观察时，导电膜112a及导电膜112b配置在金属氧化物108的前面。可以将金属氧化物108中的与导电膜112a接触的区域称为源极区域且将与导电膜112b接触的区域称为漏极区域。注意，上述源极区域和漏极区域可以互相调换。
在从顶面观察时，导电膜112a与导电膜112b的沟道长度方向上的间隔分为间隔206和间隔207的两种。形成有金属氧化物108的位于导电膜112a和导电膜112b之间且导电膜112a与导电膜112b的间隔为间隔206的区域是沟道形成区域201，间隔为间隔207的区域是端部区域202A或端部区域202B。
端部区域202A或端部区域202B分别包括金属氧化物108的端部204A、端部204B。由于元素有时从与端部204A及端部204B相邻的层扩散到端部204A及端部204B或者有时端部204A及端部204B具有不稳定的键合，所以端部区域202A或端部区域202B有可能具有比沟道形成区域201高的导电率σ。或者，在端部区域202A或端部区域202B中可能形成对晶体管特性造成影响的陷阱能级。另外，端部区域202A、端部区域202B及沟道形成区域201沿着沟道长度方向夹在源极区域和漏极区域之间。
沟道形成区域201的沟道宽度方向的长度是沟道宽度211，端部区域202A或端部区域202B的沟道宽度方向的长度是端部宽度212。端部宽度212大于0且小于金属氧化物108的沟道宽度方向的长度的一半。
端部区域202A或端部区域202B包括金属氧化物108的端部。在导电膜112a或导电膜112b不与金属氧化物108重叠的区域中，优选具有比沟道形成区域201高的导电率σ的金属氧化物108的所有区域都包括在端部区域202A或端部区域202B中。换言之，端部区域202A或端部区域202B优选选择包括比沟道形成区域201具有高导电率σ的所有金属氧化物的端部宽度212。或者，优选选择包括形成有影响晶体管特性的陷阱能级的端部附近的所有金属氧化物的端部宽度212。优选的端部宽度212根据工序条件不同。例如，工序的上限温度高时，端部宽度212大。
由于端部区域202A或端部区域202B对晶体管特性的影响小，所以晶体管特性可以根据沟道宽度211计算。
间隔207变小，导电膜112a、端部区域202A或端部区域202B以及导电膜112b的串联电阻变小，所以对晶体管特性的影响很大。
于是，在间隔206大于0μm且小于4μm，优选大于0μm且小于2.5μm的晶体管中，将间隔207设定为大于间隔206且小于金属氧化物108的沟道长度方向的长度。间隔207优选大于间隔206的3倍且小于金属氧化物108的沟道长度方向的长度。
通过将间隔207设定为大于间隔206，导电膜112a、端部区域202A或端部区域202B以及导电膜112b的串联电阻变大，所以可以提供使用金属氧化物的晶体管特性偏差小的半导体装置。另外，可以提供具有良好的常关闭开关特性的使用金属氧化物的半导体装置。
另外，本发明的一个方式的晶体管包括金属氧化物108的端部，并且包括与导电膜112a或导电膜112b重叠的区域203A、203B、203C、203D。
通过包括区域203A、203B、203C、203D，可以降低金属氧化物108与导电膜112a或导电膜112b的接触电阻。另外，在将晶体管用于显示装置时，通过包括区域203A、203B、203C、203D，可以减少沿着平行于膜表面的方向到达沟道形成区域201的杂散光。
另外，根据半导体装置所包括的层间膜的材料、工序的热处理条件以及使用环境，向沟道形成区域201方向的氢扩散量有时较大。在导电膜112a及导电膜112b具有吸收沟道形成区域201及其附近的氢的效果时，可以防止晶体管的导电率σ变高。当想在更大面积中形成导电膜112a及导电膜112b时，晶体管包括区域203A、203B、203C、203D是有效的。
作为具有吸收沟道形成区域201及其附近的氢的效果的导电膜112a以及导电膜112b的材料的一个例子，也可以形成具有导电性的氧化物诸如铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物或者包含氮的铟镓锌氧化物，并且在该氧化物上形成包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟等金属元素中的一种以上的材料或者以包含磷等杂质元素的多晶硅为代表的导电率高的半导体、镍硅化物等硅化物。此外，有时在使用钛代替该氧化物时也可以具有同样的功能。
另外，沟道形成区域201沿着沟道长度方向位于区域203A与区域203B之间。同样地，沟道形成区域201沿着沟道长度方向位于区域203C与区域203D之间。通过这样配置，导电膜112a与导电膜112b之间的最短距离是为沟道长度的间隔206。换言之，从源极区域到漏极区域的最短路径包括在沟道形成区域201中。
端部区域202A与区域203A的边界不需要平行于沟道宽度方向。例如，也可以采用离金属氧化物108端部越远，导电膜112a与导电膜112b的间隔越小的形状(参照图2B)。在金属氧化物中的端部的影响小而尽量减小端部宽度212但由于露光及蚀刻微型化有限的情况下，上述形状的配置是有效的。
<1-2.半导体装置的构成要素>
以下，对本实施方式的半导体装置所包括的构成要素进行详细的说明。
[衬底]
虽然对衬底102的材料等没有特别的限制，但是至少需要能够承受后续的加热处理的耐热性。例如，作为衬底102，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，还可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI(Silicon On Insulator：绝缘体上硅)衬底等，并且也可以将设置有半导体元件的上述衬底用作衬底102。当作为衬底102使用玻璃衬底时，通过使用第六代(1500mm×1850mm)、第七代(1870mm×2200mm)、第八代(2200mm×2400mm)、第九代(2400mm×2800mm)、第十代(2950mm×3400mm)等大面积衬底，可以制造大型显示装置。
作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管100A。或者，也可以在衬底102与晶体管100A之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上的情况。此时，也可以将晶体管100A转置到耐热性低的衬底或柔性衬底上。
[导电膜]
被用作栅电极的导电膜104、被用作源电极的导电膜112a及被用作漏电极的导电膜112b可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。
另外，作为导电膜104、112a、112b，也可以使用包含铟和锡的氧化物(In-Sn氧化物)、包含铟和钨的氧化物(In-W氧化物)、包含铟、钨及锌的氧化物(In-W-Zn氧化物)、包含铟和钛的氧化物(In-Ti氧化物)、包含铟、钛及锡的氧化物(In-Ti-Sn氧化物)、包含铟和锌的氧化物(In-Zn氧化物)、包含铟、锡及硅的氧化物(In-Sn-Si氧化物)、包含铟、镓及锌的氧化物(In-Ga-Zn氧化物)等氧化物导电体或氧化物半导体。
在此，说明氧化物导电体。在本说明书等中，也可以将氧化物导电体称为OC(OxideConductor)。例如，在氧化物半导体中形成氧缺陷，对该氧缺陷添加氢而在导带附近形成施主能级。其结果，氧化物半导体的导电性增高，而成为导电体。可以将成为导电体的氧化物半导体称为氧化物导电体。一般而言，由于氧化物半导体的能隙大，因此对可见光具有透光性。另一方面，氧化物导电体是在导带附近具有施主能级的氧化物半导体。因此，在氧化物导电体中，起因于施主能级的吸收的影响小，而对可见光具有与氧化物半导体大致相同的透光性。
另外，作为导电膜104、112a、112b，也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以以湿蚀刻工序进行加工，从而可以抑制制造成本。
此外，导电膜112a、112b尤其优选包含上述金属元素中的铜、钛、钨、钽和钼中的一个或多个。尤其是，作为导电膜112a、112b，优选使用氮化钽膜。该氮化钽膜具有导电性且具有对铜或氢的高阻挡性。此外，因为从氮化钽膜本身释放的氢少，所以可以作为与金属氧化物108接触的导电膜或金属氧化物108附近的导电膜最适合地使用氮化钽膜。此外，当作为导电膜112a、112b使用铜膜时，可以降低导电膜112a、112b的电阻，所以是优选的。
可以通过无电镀法形成导电膜112a、112b。作为通过该无电镀法可形成的材料，例如可以使用选自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一个或多个。尤其是，由于在使用Cu或Ag时，可以降低导电膜的电阻，所以是优选的。
[被用作栅极绝缘膜的绝缘膜]
作为被用作晶体管100A的栅极绝缘膜的绝缘膜106，可以通过等离子体增强化学气相沉积(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、溅射法等形成包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘层。注意，绝缘膜106也可以具有叠层结构或三层以上的叠层结构。
此外，优选的是，与被用作晶体管100A的沟道形成区域的金属氧化物108接触的绝缘膜106为氧化物绝缘膜，更优选的是，该氧化物绝缘膜具有氧含量超过化学计量组成的区域(过剩氧区域)。
注意，不局限于上述结构，作为接触于金属氧化物108的绝缘膜也可以使用氮化物绝缘膜。例如，可以举出通过形成氮化硅膜并对该氮化硅膜的表面进行氧等离子体处理等来使氮化硅膜的表面氧化的结构。注意，在对氮化硅膜的表面进行氧等离子体处理等的情况下，氮化硅膜的表面有可能在原子级上被氧化，因此有时通过晶体管的截面观察等观察不到氧。换言之，当观察晶体管的截面时，有时观察到氮化硅膜接触于金属氧化物。
与氧化硅膜相比，氮化硅膜的相对介电常数较高且为了得到与氧化硅膜相等的静电容量所需要的厚度较大，因此，通过使晶体管的栅极绝缘膜包括氮化硅膜，可以增加绝缘膜的厚度。因此，可以通过抑制晶体管的绝缘耐压的下降并提高绝缘耐压来抑制晶体管的静电破坏。
[金属氧化物]
作为金属氧化物108可以使用上面所示的材料。金属氧化物108_1和金属氧化物108_2都包括在In、M和Zn的原子个数的总和中In含量为40％以上且50％以下的区域、以及M含量为5％以上且30％以下的区域。在金属氧化物108_1及金属氧化物108_2包括上述区域时，可以提高载流子密度。
具体而言，金属氧化物108_1及金属氧化物108_2的In、M和Zn的原子个数比优选为In:M:Zn＝4:2:3附近或者In:M:Zn＝5:1:6附近。在此，4:2:3附近是指：在In的原子个数比为4的情况下，对于In、M和Zn的原子个数的总和的M的原子个数比为1.5以上且2.5以下，并且Zn的原子个数比为2以上且4以下的情况。5:1:6附近是指：在In的原子个数比为5的情况下，对于In、M和Zn的原子个数的总和的M的原子个数比为0.5以上且1.5以下，并且Zn的原子个数比为5以上且7以下的情况。
金属氧化物108_1优选包括其结晶性低于金属氧化物108_2的区域。当金属氧化物108_1包括其结晶性低于金属氧化物108_2的区域时，可以提高载流子密度，且可以实现可靠性高的半导体装置。例如，因为晶体管100A是沟道蚀刻型晶体管，所以通过使金属氧化物108_2的结晶性比金属氧化物108_1高，金属氧化物108_2被用作金属氧化物108_1的蚀刻停止膜。
通过将金属氧化物108_2中的In、M及Zn的原子个数比设定为上述范围，可以降低金属氧化物108_2与导电膜112a、112b之间的接触电阻。
通过使金属氧化物108具有上述结构，可以提高晶体管100A的场效应迁移率。具体而言，晶体管100A的场效应迁移率可以超过50cm2/Vs，优选的是，晶体管100A的场效应迁移率可以超过100cm2/Vs。
例如，通过将上述场效应迁移率高的晶体管用于生成栅极信号的栅极驱动器，可以提供一种边框宽度窄(也称为窄边框)的显示装置。此外，通过将上述场效应迁移率高的晶体管用于显示装置所包括的供应来自信号线的信号的源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)，可以提供一种与显示装置连接的布线数较少的显示装置。
对金属氧化物108_1及金属氧化物108_2的结晶结构没有特别的限制。金属氧化物108_1及金属氧化物108_2可以具有单晶结构和非单晶结构中的一个或两个。
非单晶结构例如包括下述CAAC-OS(C Axis Aligned Crystalline OxideSemiconductor：c轴取向结晶氧化物半导体)、多晶结构、微晶结构及非晶结构。另外，作为结晶结构，可以举出方铁锰矿型结晶结构、层状结晶结构等。此外，也可以具有包含方铁锰矿型结晶结构和层状结晶结构的双方的混晶结构。
另外，金属氧化物108_2优选采用层状结晶结构，尤其优选采用具有c轴取向性的结晶结构。换言之，金属氧化物108_2优选为CAAC-OS。
例如，优选的是，金属氧化物108_1具有微晶结构，金属氧化物108_2具有c轴取向性的结晶结构。换言之，金属氧化物108_1包括其结晶性低于金属氧化物108_2的区域。此外，金属氧化物108的结晶性例如可以通过X射线衍射(XRD：X-Ray Diffraction)或透射电子显微镜(TEM：Transmission Electron Microscope)进行分析。
例如，在利用XRD分析对金属氧化物108进行测量时，在金属氧化物108_1中不容易观察到2θ＝31°附近的峰值，在金属氧化物108_2中观察到2θ＝31°附近的峰值。
在金属氧化物108_1包括结晶性低的区域的情况下，发挥如下优异的效果。
首先，对在金属氧化物108_1中可能形成的氧缺陷进行说明。
另外，形成在金属氧化物108_1中的氧缺陷对晶体管特性造成影响而引起问题。例如，当在金属氧化物108_1中形成有氧缺陷时，该氧缺陷与氢键合，而成为载流子供应源。当在金属氧化物108_1中产生载流子供应源时，具有金属氧化物108_1的晶体管100A的电特性发生变动，典型为阈值电压的漂移。因此，在金属氧化物108_1中，氧缺陷越少越好。
于是，在本发明的一个方式中，在金属氧化物108_1上形成金属氧化物108_2。金属氧化物108_2包含多于金属氧化物108_1的氧。当在形成金属氧化物108_2时或形成金属氧化物108_2之后，氧或过剩氧从金属氧化物108_2移动到金属氧化物108_1时，可以降低金属氧化物108_1中的氧缺陷。
通过在包含较多的氧的气氛下形成金属氧化物108_2，可以提高金属氧化物108_2的结晶性。
通过提高金属氧化物108_2的结晶性，可以抑制可能混入到金属氧化物108_1中的杂质。尤其是，通过提高金属氧化物108_2的结晶性，可以抑制对导电膜112a、112b进行加工时金属氧化物108_1所受的损伤。当对导电膜112a、112b进行加工时，金属氧化物108的表面，即金属氧化物108_2的表面暴露于蚀刻剂或蚀刻气体。但是，因为金属氧化物108_2包括结晶性高的区域，所以其蚀刻耐性高于结晶性低的金属氧化物108_1。因此，金属氧化物108_2被用作蚀刻停止膜。
通过作为金属氧化物108使用杂质浓度低且缺陷态密度低的金属氧化物，可以制造具有优良的电特性的晶体管，所以是优选的。这里，将杂质浓度低且缺陷态密度低(氧缺陷少)的状态称为“高纯度本征”或“实质上高纯度本征”。作为金属氧化物中的杂质，典型地可以举出水、氢等。另外，在本说明书等中，有时将降低或去除金属氧化物中的水及氢的处理称为脱水化、脱氢化。另外，有时将对金属氧化物添加氧的处理称为加氧化，有时将被加氧化且包含超过化学计量组成的氧的状态称为过氧化状态。
因为高纯度本征或实质上高纯度本征的金属氧化物的载流子发生源较少，所以可以降低载流子密度。因此，在该金属氧化物中形成有沟道形成区域的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。因为高纯度本征或实质上高纯度本征的金属氧化物具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的金属氧化物的关态电流显著小，即便是沟道宽度为1×106μm、沟道长度L为10μm的元件，当源电极与漏电极间的电压(漏电压)在1V至10V的范围时，关态电流也可以为半导体参数分析仪的测量极限以下，即1×10-13A以下。
此外，在金属氧化物108_1具有其结晶性低于金属氧化物108_2的区域时，载流子密度有时得到提高。此外，当金属氧化物108_1的载流子密度较高时，费米能级有时相对地高于金属氧化物108_1的导带。由此，金属氧化物108_1的导带底变低，金属氧化物108_1的导带底与可能形成在栅极绝缘膜(在此，绝缘膜106)中的陷阱能级的能量差有时变大。当该能量差变大时，在栅极绝缘膜中被俘获的电荷变少，有时可以减少晶体管的阈值电压变动。此外，当金属氧化物108_1的载流子密度得到提高时，可以提高金属氧化物108的场效应迁移率。
当金属氧化物108_1及金属氧化物108_2为In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In>M。作为这种溅射靶材的金属元素的原子个数比，可以举出In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8、In:M:Zn＝6:1:6、In:M:Zn＝5:2:5等。
注意，所形成的金属氧化物108_1及金属氧化物108_2的原子个数比分别包含上述溅射靶材中的金属元素的原子个数比的±40％的变动。例如，在被用于金属氧化物108_1及金属氧化物108_2的溅射靶材的组成为In:Ga:Zn＝4:2:4.1[原子个数比]时，所形成的金属氧化物108_1及金属氧化物108_2的组成有时为In:Ga:Zn＝4:2:3[原子个数比]或其附近。
金属氧化物108_1及金属氧化物108_2的能隙为2.5eV以上，优选为3.0eV以上。如此，通过使用能隙较宽的金属氧化物，可以降低晶体管100A的关态电流。
[被用作保护绝缘膜的绝缘膜]
绝缘膜115具有作为晶体管100A的保护绝缘膜的功能。或者，绝缘膜115具有对金属氧化物108供应氧的功能。
例如，绝缘膜115优选包含硅与氮和氧中的一个或两个。绝缘膜115优选包括含有硅及氧的第一层、以及含有硅及氮的第二层。
作为绝缘膜115优选使用起因于氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下，典型的是NO或NO2)的态密度低的绝缘膜。
氮氧化物在绝缘膜115等中形成能级。该能级位于金属氧化物108的能隙中。例如，该起因于氮氧化物的态密度有时会形成在金属氧化物108的价带顶的能量(Ev_os)与金属氧化物108的导带底的能量(Ec_os)之间。由此，当氮氧化物扩散到绝缘膜115与金属氧化物108的界面时，有时该能级在绝缘膜115一侧俘获电子。其结果，被俘获的电子留在绝缘膜115与金属氧化物108的界面附近，由此使晶体管的阈值电压向正方向漂移。
通过作为绝缘膜115使用起因于氮氧化物的态密度低的绝缘膜，可以降低晶体管的阈值电压的漂移，从而可以降低晶体管的电特性变动。
虽然上述所记载的导电膜、绝缘膜、金属氧化物等各种膜可以利用溅射法或PECVD法形成，但是例如也可以利用其它方法，例如热CVD(Chemical Vapor Deposition：化学气相沉积)法形成。作为热CVD法的例子，可以举出MOCVD(Metal Organic Chemical VaporDeposition：有机金属化学气相沉积)法或ALD(Atomic Layer Deposition：原子层沉积)法等。
由于热CVD法是不使用等离子体的成膜方法，因此具有不产生因等离子体损伤引起的缺陷的优点。此外，可以以如下方法进行热CVD法：将源气体供应到处理室内，将处理室内的压力设定为大气压或减压而在衬底上沉积膜。
此外，可以以如下方法进行ALD法：将源气体供应到处理室内，将处理室内的压力设定为大气压或减压而在衬底上沉积膜。
<1-3.半导体装置的结构实例2>
接着，使用图3说明图1A、图1B及图1C所示的晶体管100A的变形例子。
另外，图3A是本发明的一个方式的半导体装置的晶体管100B的俯视图，图3B相当于沿着图3A所示的点划线X1-X2的截面图，图3C相当于沿着图3A所示的点划线Y1-Y2的截面图。
晶体管100B包括：衬底102上的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的金属氧化物108；金属氧化物108上的导电膜112a；金属氧化物108上的导电膜112b；金属氧化物108、导电膜112a、导电膜112b上的绝缘膜115；绝缘膜115上的绝缘膜116；绝缘膜116上的导电膜120a；以及绝缘膜116上的导电膜120b。
绝缘膜106具有开口部151，在绝缘膜106上形成有通过开口部151与导电膜104电连接的导电膜112c。绝缘膜115及绝缘膜116具有到达导电膜112b的开口部152a及到达导电膜112c的开口部152b。
另外，在晶体管100B中，绝缘膜106具有晶体管100B的第一栅极绝缘膜的功能，绝缘膜115、116具有晶体管100B的第二栅极绝缘膜的功能。此外，在晶体管100B中，导电膜104具有第一栅电极的功能，导电膜112a具有源电极的功能，导电膜112b具有漏电极的功能。此外，在晶体管100B中，导电膜120a具有第二栅电极的功能，导电膜120b具有显示装置的像素电极的功能。
此外，如图3C所示，导电膜120a通过开口部152b、151与导电膜104电连接。因此，导电膜104和导电膜120a被供应相同的电位。
此外，如图3C所示，金属氧化物108以与导电膜104及导电膜120a相对的方式配置，且夹在被用作栅电极的两个导电膜之间。导电膜120a的沟道长度方向上的长度及导电膜120a的沟道宽度方向上的长度大于金属氧化物108的沟道长度方向上的长度及金属氧化物108的沟道宽度方向上的长度，金属氧化物108的整体隔着绝缘膜115、116被导电膜120a覆盖。
换言之，导电膜104与导电膜120a在形成于绝缘膜106、115、116中的开口部连接并且都包括位于金属氧化物108的侧端部的外侧的区域。
通过具有上述结构，利用导电膜104及导电膜120a的电场电围绕晶体管100B所包括的金属氧化物108。可以将如晶体管100B那样的利用第一栅电极及第二栅电极的电场电围绕形成有沟道形成区域的金属氧化物的晶体管的装置结构称为Surrounded Channel(S-Channel：围绕沟道)结构。
因为晶体管100B具有S-Channel结构，所以可以使用被用作第一栅电极的导电膜104对金属氧化物108有效地施加用来引起沟道的电场，由此，晶体管100B的电流驱动能力得到提高，从而可以得到较大的通态电流特性。此外，由于可以增加通态电流，所以可以使晶体管100B微型化。另外，由于晶体管100B具有金属氧化物108由被用作第一栅电极的导电膜104及被用作第二栅电极的导电膜120a围绕的结构，所以可以提高晶体管100B的机械强度。
<被用作第二栅极绝缘膜的绝缘膜>
在此，对可用于被用作第二栅极绝缘膜的绝缘膜116的材料进行说明。绝缘膜116可以是绝缘材料，可以使用无机材料和有机材料中的一个或两个。作为无机材料，可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝等。作为有机材料，可以使用聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯树脂、聚酰胺树脂、环氧树脂等具有耐热性的树脂材料。当作为绝缘膜116使用有机材料，例如使用丙烯酸树脂时，可以提高平坦性且生产率也高，所以是优选的。
此外，作为导电膜120a、120b，可以使用与上述导电膜104、112a、112b的材料同样的材料。尤其是，作为导电膜120a、120b，优选使用氧化物导电膜(OC)。通过作为导电膜120a、120b使用氧化物导电膜，可以对绝缘膜115、116中添加氧。
此外，晶体管100B的其他结构与上述晶体管100A同样，发挥同样的效果。
<1-4.半导体装置的结构实例3>
接着，使用图4说明图3A、图3B及图3C所示的晶体管100B的变形例子。
图4A是作为本发明的一个方式的半导体装置的晶体管100C的俯视图，图4B相当于沿着图4A所示的点划线X1-X2的截面图，图4C相当于沿着图4A所示的点划线Y1-Y2的截面图。
在晶体管100C中，上述晶体管100B所包括的金属氧化物108具有三层叠层结构。晶体管100C的金属氧化物108包括绝缘膜106上的金属氧化物108_3、金属氧化物108_3上的金属氧化物108_1、以及金属氧化物108_1上的金属氧化物108_2。
<1-5.能带结构>
接着，参照图13对金属氧化物108具有叠层结构时的能带结构进行说明。
图13A是包括绝缘膜106、金属氧化物108_1、108_2、108_3及绝缘膜115的叠层结构的膜厚度方向的能带结构的例子。此外，图13B是包括绝缘膜106、金属氧化物108_1、108_2及绝缘膜115的叠层结构的膜厚度方向的能带结构的例子。作为能带结构，为了容易理解，示出绝缘膜106、金属氧化物108_1、108_2、108_3及绝缘膜115的导带底能级(Ec)。
如图13A所示，在金属氧化物108_1、108_2、108_3中，导带底能级平缓地变化。此外，如图13B所示，在金属氧化物108_1、108_2中，导带底能级平缓地变化。换言之，导带底能级连续地变化或连续接合。为了实现这种能带结构，使在金属氧化物108_1与金属氧化物108_2之间的界面处或金属氧化物108_1与金属氧化物108_3之间的界面处不存在形成陷阱中心或再结合中心等缺陷能级的杂质。
为了在金属氧化物108_1、108_2、108_3中形成连续接合，需要使用具备装载闭锁室的多室方式的成膜装置(溅射装置)在不使各膜暴露于大气的情况下连续地层叠。
通过采用图13A和图13B所示的结构，金属氧化物108_1成为阱(well)，并且在使用上述叠层结构的晶体管中，沟道形成区域形成在金属氧化物108_1中。
通过设置金属氧化物108_2、108_3，可以使有可能形成在金属氧化物108_1中的陷阱能级形成在金属氧化物108_2或金属氧化物108_3。因此，金属氧化物108_1中不容易形成陷阱能级。
有时与用作沟道形成区域的金属氧化物108_1的导带底能级(Ec)相比，陷阱能级离真空能级更远，而电子容易积累在陷阱能级中。当电子积累在陷阱能级中时，成为负固定电荷，导致晶体管的阈值电压向正方向漂移。因此，优选采用陷阱能级比金属氧化物108_1的导带底能级(Ec)更接近于真空能级的结构。通过采用上述结构，电子不容易积累在陷阱能级，所以能够增大晶体管的通态电流，并且还能够提高场效应迁移率。
金属氧化物108_2、108_3与金属氧化物108_1相比导带底的能级更接近于真空能级，典型的是，金属氧化物108_1的导带底能级与金属氧化物108_2、108_3的导带底能级之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。换言之，金属氧化物108_2、108_3的电子亲和势与金属氧化物108_1的电子亲和势之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。
通过具有上述结构，金属氧化物108_1成为主要电流路径。就是说，金属氧化物108_1被用作沟道形成区域。此外，金属氧化物108_2、108_3优选使用由构成形成沟道形成区域的金属氧化物108_1的金属元素中的一种以上构成的金属氧化物。通过采用上述结构，在金属氧化物108_1与金属氧化物108_2之间的界面处或在金属氧化物108_1与金属氧化物108_3之间的界面处不容易产生界面散射。由此，在该界面处载流子的移动不被阻碍，因此晶体管的场效应迁移率得到提高。
在金属氧化物108_2、108_3的膜中优选不具有尖晶石型结晶结构。在金属氧化物108_2、108_3的膜中具有尖晶石型结晶结构时，导电膜120a、120b的构成元素有时会在该尖晶石型结晶结构与其他区域之间的界面处扩散到金属氧化物108_1中。注意，在金属氧化物108_2、108_3为CAAC-OS的情况下，阻挡导电膜120a、120b的构成元素如铜元素的性质得到提高，所以是优选的。
金属氧化物108_2、108_3可以使用In:Ga:Zn＝1:1:1[原子个数比]的金属氧化物靶材、In:Ga:Zn＝1:3:4[原子个数比]的金属氧化物靶材或In:Ga:Zn＝1:3:6[原子个数比]的金属氧化物靶材等形成。用于金属氧化物108_2、108_3不局限于上述金属氧化物靶材，可以使用其组成与金属氧化物108_1相同的金属氧化物靶材。
<1-6.半导体装置的结构实例4>
接着，使用图5至图7说明图3A、图3B及图3C所示的晶体管100B的变形例子。
图5A是本发明的一个方式的半导体装置的晶体管100D的俯视图，图5B相当于沿着图5A所示的点划线X1-X2的截面图，图5C相当于沿着图5A所示的点划线Y1-Y2的截面图。
在晶体管100D中，晶体管100B所包括的导电膜112a、112b都具有三层叠层结构。
晶体管100D所包括的导电膜112a包括导电膜112a_1、导电膜112a_1上的导电膜112a_2以及导电膜112a_2上的导电膜112a_3。晶体管100D所包括的导电膜112b包括导电膜112b_1、导电膜112b_1上的导电膜112b_2以及导电膜112b_2上的导电膜112b_3。
例如，导电膜112a_1、导电膜112b_1、导电膜112a_3及导电膜112b_3优选包含选自钛、钨、钽、钼、铟、镓、锡和锌中的一个或多个。此外，导电膜112a_2及导电膜112b_2优选包含选自铜、铝和银中的一个或多个。
更具体而言，作为导电膜112a_1、导电膜112b_1、导电膜112a_3及导电膜112b_3可以使用钛，作为导电膜112a_2及导电膜112b_2可以使用铜。
通过采用上述结构，可以降低导电膜112a、112b的布线电阻，且抑制对金属氧化物108的铜的扩散，所以是优选的。此外，通过采用上述结构，可以降低导电膜112b与导电膜120b的接触电阻，所以是优选的。另外，晶体管100D的其他结构与上述晶体管100B同样，发挥同样的效果。
图6A是本发明的一个方式的半导体装置的晶体管100E的俯视图，图6B相当于沿着图6A所示的点划线X1-X2的截面图，图6C相当于沿着图6A所示的点划线Y1-Y2的截面图。
在晶体管100E中，晶体管100B所包括的导电膜112a、112b都具有三层叠层结构。此外，晶体管100E的导电膜112a、导电膜112b的形状与上述晶体管100D不同。
晶体管100E的导电膜112a包括：导电膜112a_1；导电膜112a_1上的导电膜112a_2；以及导电膜112a_2上的导电膜112a_3。此外，晶体管100E所包括的导电膜112b包括：导电膜112b_1；导电膜112b_1上的导电膜112b_2；以及导电膜112b_2上的导电膜112b_3。此外，作为导电膜112a_1、导电膜112a_2、导电膜112a_3、导电膜112b_1、导电膜112b_2及导电膜112b_3，可以使用上述材料。
此外，导电膜112a_1的端部具有位于导电膜112a_2的端部的外侧的区域，导电膜112a_3覆盖导电膜112a_2的顶面及侧面且包括与导电膜112a_1接触的区域。此外，导电膜112b_1的端部具有位于导电膜112b_2的端部的外侧的区域，导电膜112b_3覆盖导电膜112b_2的顶面及侧面且包括与导电膜112b_1接触的区域。
通过采用上述结构，可以降低导电膜112a、112b的布线电阻，且抑制对金属氧化物108的铜的扩散，所以是优选的。另外，与上述晶体管100D相比，晶体管100E所示的结构是可以更好地抑制铜的扩散。此外，通过采用上述结构，可以降低导电膜112b与导电膜120b的接触电阻，所以是优选的。此外，晶体管100E的其他结构与上述晶体管100B同样，发挥同样的效果。
此外，图7A是本发明的一个方式的半导体装置的晶体管100F的俯视图，图7B相当于沿着图7A所示的点划线X1-X2的截面图，图7C相当于沿着图7A所示的点划线Y1-Y2的截面图。
晶体管100F与上述晶体管100B之间的不同之处在于：导电膜112a、112b的结构、绝缘膜115的结构，并且晶体管100F包括绝缘膜113a、113b。
晶体管100F所包括的导电膜112a包括导电膜112a_1、导电膜112a_1上的导电膜112a_2。导电膜112a_2被绝缘膜113a覆盖。晶体管100F所包括的导电膜112b包括导电膜112b_1、导电膜112b_1上的导电膜112b_2。导电膜112b_2被绝缘膜113b覆盖。
绝缘膜113a、113b例如可以利用PA ALD(Plasma Assisted Atomic LayerDeposition)法形成。具体而言，在形成导电膜112a_2、导电膜112b_2之后，利用PA ALD法将硅烷气体等附着于导电膜112a_2、导电膜112b_2的顶面及侧面。绝缘膜113a、113b有时包含导电膜112a_2及导电膜112b_2的构成要素的一部分。例如，在导电膜112a_2及导电膜112b_2包含铜时，绝缘膜113a、113b有时成为包含铜的硅化物。
晶体管100F所包括的绝缘膜115包括绝缘膜115_1、绝缘膜115_1上的绝缘膜115_2以及绝缘膜115_2上的绝缘膜115_3。作为绝缘膜115_1、绝缘膜115_2可以使用包含硅及氧的层，作为绝缘膜115_3可以使用包含硅及氮的层。通过采用这样叠层结构，还可以得到减少金属氧化物108的缺陷的效果、减少向金属氧化物108的氢扩散效果，由此可以期待晶体管的电特性变动进一步减少的效果。
此外，晶体管100F的其他结构与上述晶体管100B同样，并发挥同样的效果。此外，根据本实施方式的晶体管可以自由地组合上述结构的晶体管。
<1-7.半导体装置的制造方法>
下面，参照图8至图12对本发明的一个方式的半导体装置的晶体管100B的制造方法进行说明。
此外，图8至图12所示的各图是说明半导体装置的制造方法的截面图。此外，在图8至图12所示的各图中，左侧是沟道长度方向上的截面图，右侧是沟道宽度方向上的截面图。
首先，在衬底102上形成导电膜，通过光刻工序及蚀刻工序对该导电膜进行加工，来形成用作第一栅电极的导电膜104。接着，在导电膜104上形成被用作第一栅极绝缘膜的绝缘膜106(参照图8A)。
在本实施方式中，作为衬底102使用玻璃衬底。作为被用作第一栅电极的导电膜104，通过溅射法形成厚度为50nm的钛膜和厚度为200nm的铜膜。作为绝缘膜106，通过PECVD法形成厚度为400nm的氮化硅膜。接着，通过PECVD法形成厚度为50nm的氧氮化硅膜。
另外，上述氮化硅膜具有包括第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三层叠层结构。该三层叠层结构例如可以如下所示那样形成。
可以在如下条件下形成厚度为50nm的第一氮化硅膜：例如，作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为100sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为300nm的第二氮化硅膜：作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为50nm的第三氮化硅膜：作为源气体使用流量为200sccm的硅烷以及流量为5000sccm的氮，向PECVD装置的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
另外，可以将形成上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜时的衬底温度设定为350℃以下。
通过作为氮化硅膜采用上述三层叠层结构，例如在作为导电膜104使用包含铜的导电膜的情况下，能够发挥如下效果。
第一氮化硅膜可以抑制铜元素从导电膜104扩散。第二氮化硅膜具有释放氢的功能，可以提高用作栅极绝缘膜的绝缘膜的耐压。第三氮化硅膜是氢从第三氮化硅膜释放的量少且可以抑制从第二氮化硅膜释放的氢扩散的膜。
在形成上述第二氮化硅膜之前及之后，也可以进行利用PA ALD法的处理，例如进行供应硅烷气体，然后排出该硅烷气体，进行产生利用氮气体的等离子体的处理，由此省略上述形成第一氮化硅膜、第三氮化硅膜的工序。
也可以省略形成上述厚度为50nm的氧氮化硅膜。此时，对厚度为400nm的氮化硅膜上进行氧等离子体处理。
接着，在绝缘膜106上形成金属氧化物108_1_0(参照图8B)。
图8B是在绝缘膜106上形成金属氧化物108_1_0时的成膜装置内的截面示意图。图8B示意性地示出：作为成膜装置的溅射装置；在该溅射装置中设置的靶材191；在靶材191的下方产生的等离子体192。
此外，在图8B中，以虚线的箭头示意性地表示添加到绝缘膜106的氧或过剩氧。例如，在形成金属氧化物108_1_0时使用氧气体的情况下，可以对绝缘膜106添加氧。
金属氧化物108_1_0的厚度可以为1nm以上且50nm以下，优选为5nm以上且30nm以下。此外，金属氧化物108_1_0使用惰性气体(典型的是，Ar气体)和氧气体中的任一个或两个形成。此外，形成金属氧化物108_1_0时的成膜气体整体中氧气体所占的比率(以下，也称为氧流量比)为0％以上且小于30％，优选为5％以上且15％以下。
通过以上述范围的氧流量比形成金属氧化物108_1_0，可以使金属氧化物108_1_0的结晶性低。
在本实施方式中，金属氧化物108_1_0的形成条件为如下：使用In-Ga-Zn金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])并利用溅射法形成。此外，将形成金属氧化物108_1_0时的衬底温度设定为室温，作为成膜气体使用流量为180sccm的氩气体及流量为20sccm的氧气体(氧流量比为10％)。
接着，在金属氧化物108_1_0上形成金属氧化物108_2_0(参照图8C)。
图8C是在金属氧化物108_1_0上形成金属氧化物108_2_0时的成膜装置内的截面示意图。图8C示意性地示出：作为成膜装置的溅射装置；在该溅射装置中设置的靶材193；在靶材193的下方产生的等离子体194。
此外，在图8C中，以虚线的箭头示意性地表示添加到金属氧化物108_1_0的氧或过剩氧。例如，在形成金属氧化物108_2_0时使用氧气体的情况下，可以对金属氧化物108_1_0中添加氧。
金属氧化物108_2_0的厚度可以大于10nm且为100nm以下，优选为20nm以上且50nm以下。此外，当形成金属氧化物108_2_0时，优选在包含氧气体的气氛下进行等离子体放电。在包含氧气体的气氛下进行等离子体放电时，对成为金属氧化物108_2_0的被形成面的金属氧化物108_1_0中添加氧。此外，形成金属氧化物108_2_0时的氧流量比为30％以上且100％以下，优选为50％以上且100％以下，更优选为70％以上且100％以下。
通过以上述范围的氧流量比形成金属氧化物108_2_0，可以使金属氧化物108_2_0的结晶性高。
在本实施方式中，金属氧化物108_2_0的形成条件为如下：使用In-Ga-Zn金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])并利用溅射法形成。此外，将形成金属氧化物108_2_0时的衬底温度设定为室温，作为成膜气体使用流量为200sccm的氧气体(氧流量比为100％)。
此外，如上所述，用来形成金属氧化物108_2_0的氧流量比优选高于用来形成金属氧化物108_1_0的氧流量比。换言之，金属氧化物108_1_0优选在比金属氧化物108_2_0低的氧分压下形成。
通过使形成金属氧化物108_1_0时的氧流量比和形成金属氧化物108_2_0时的氧流量比不同，可以形成结晶性不同的叠层膜。
此外，形成金属氧化物108_1_0及金属氧化物108_2_0时的衬底温度可以为室温(25℃)以上且200℃以下，优选为室温以上且130℃以下。上述范围内的衬底温度适合于使用大面积的玻璃衬底(例如，上述第八代或第十代的玻璃衬底)的情况。尤其是，当将形成金属氧化物108_1_0及金属氧化物108_2_0时的衬底温度设定为室温时，可以抑制衬底的变形或弯曲。注意，在本说明书等中，室温包括不进行意图性的加热的温度。
此外，在想要提高金属氧化物108_2_0的结晶性的情况下，优选提高形成金属氧化物108_2_0时的衬底温度(例如，100℃以上且200℃以下，优选为130℃)。
此外，通过在真空中连续地形成金属氧化物108_1_0及金属氧化物108_2_0，可以防止杂质混入到各界面，所以是更优选的。
另外，需要进行溅射气体的高纯度化。例如，作为用作溅射气体的氧气体或氩气体，使用露点为-40℃以下，优选为-80℃以下，更优选为-100℃以下，进一步优选为-120℃以下的高纯度气体，由此可以尽可能地防止水分等混入金属氧化物。
另外，在通过溅射法形成金属氧化物的情况下，优选使用低温泵等吸附式真空抽气泵对溅射装置的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对金属氧化物来说是杂质的水等。尤其是，在溅射装置的待机时处理室内的相当于H2O的气体分子(相当于m/z＝18的气体分子)的分压为1×10-4Pa以下，优选为5×10-5Pa以下。
接着，通过将金属氧化物108_1_0及金属氧化物108_2_0加工为所希望的形状，形成岛状的金属氧化物108_1及岛状的金属氧化物108_2。此外，在本实施方式中，由金属氧化物108_1、金属氧化物108_2构成岛状的金属氧化物108(参照图9A)。
此外，优选的是，在形成金属氧化物108之后进行加热处理(以下，称为第一加热处理)。通过进行第一加热处理，可以降低包含在金属氧化物108中的氢、水等。另外，以氢、水等的降低为目的的加热处理也可以在将金属氧化物108加工为岛状之前进行。注意，第一加热处理是金属氧化物的高纯度化处理之一。
第一加热处理的温度例如为150℃以上且小于衬底的应变点，优选为200℃以上且450℃以下，更优选为250℃以上且350℃以下。
此外，第一加热处理可以使用电炉、RTA(Rapid Thermal Annealing)装置等。通过使用RTA装置，可只在短时间内以衬底的应变点以上的温度进行加热处理。由此，可以缩短加热时间。第一加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。上述氮、氧、超干燥空气或稀有气体优选不含有氢、水等。此外，在氮或稀有气体气氛下进行加热处理之后，也可以在氧或超干燥空气气氛下进行加热。其结果是，在可以使金属氧化物中的氢、水等脱离的同时，可以将氧供应到金属氧化物中。其结果是，可以减少金属氧化物中的氧缺陷。
接着，在绝缘膜106中形成开口部151(参照图9B)。
通过利用湿蚀刻法和干蚀刻法中的一个或两个可以形成开口部151。开口部151以到达导电膜104的方式形成。
接着，在导电膜104、绝缘膜106及金属氧化物108上形成导电膜112(参照图9C)。
在本实施方式中，作为导电膜112，通过溅射法依次形成厚度为30nm的钛膜、厚度为200nm的铜膜。
接着，通过将导电膜112加工为所希望的形状，形成岛状的导电膜112a、岛状的导电膜112b、岛状的导电膜112c(参照图10A)。
此外，在本实施方式中，使用湿蚀刻装置对导电膜112进行加工。但是，导电膜112的加工方法不局限于此，例如也可以使用干蚀刻装置。
此外，也可以在形成导电膜112a、112b、112c后洗涤金属氧化物108(更具体而言，金属氧化物108_2)的表面(背沟道一侧)。作为洗涤方法，例如可以举出使用磷酸等化学溶液的洗涤。通过使用磷酸等化学溶液进行洗涤，可以去除附着于金属氧化物108_2表面的杂质(例如，包含在导电膜112a、112b、112c中的元素等)。注意，不一定必须进行该洗涤，根据情况可以不进行该洗涤。
另外，在导电膜112a、112b、112c的形成工序和上述洗涤工序的一方或双方中，有时金属氧化物108的从导电膜112a、112b露出的区域有时变薄。
此外，在本发明的一个方式的半导体装置中，从导电膜112a、112b露出的区域，就是说，金属氧化物108_2是其结晶性得到提高的金属氧化物。结晶性高的金属氧化物具有杂质，尤其是用于导电膜112a、112b的构成元素不容易扩散到膜中的结构。因此，可以提供一种可靠性高的半导体装置。
此外，在图10A中，虽然示出从导电膜112a、112b露出的金属氧化物108的表面，即金属氧化物108_2的表面具有凹部的情况，但是不局限于此，从导电膜112a、112b露出的金属氧化物108的表面也可以不具有凹部。
接着，在金属氧化物108及导电膜112a、112b上形成绝缘膜115。绝缘膜115优选具有与金属氧化物108接触的含有硅及氧的层和含有硅及氮的层的叠层结构。以下示出绝缘膜115的制造方法。
在采用晶体管100B时，作为绝缘膜115形成在下面说明的部分中说明的绝缘膜115_2(参照图10B)。
在采用晶体管100F时，形成绝缘膜115_1、绝缘膜115_2及绝缘膜115_3(参照图10C)。
[具有作为保护绝缘膜的功能的绝缘膜1]
绝缘膜115_1、115_2具有作为晶体管的保护绝缘膜的功能和对金属氧化物108供应氧的功能中的一方或双方。就是说，绝缘膜115_1、115_2包含氧。另外，绝缘膜115_1是能够使氧透过的绝缘膜。另外，绝缘膜115_1也可以用作形成后面要形成的绝缘膜115_2时缓解对金属氧化物108的损伤的膜。
作为绝缘膜115_1，可以使用厚度为5nm以上且150nm以下，优选为5nm以上且50nm以下的氧化硅、氧氮化硅等。
另外，绝缘膜115_1的缺陷量优选少，典型的是，通过ESR测量，起因于硅的悬空键的在g＝2.001处呈现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为包含在绝缘膜115_1中的缺陷密度多时氧与该缺陷键合而使绝缘膜115_1中的氧的透过性减少。
注意，在绝缘膜115_1中，从外部进入绝缘膜115_1的所有氧不是都向绝缘膜115_1的外部移动，也有留在绝缘膜115_1的氧。另外，氧进入绝缘膜115_1，同时包含在绝缘膜115_1中的氧移动到绝缘膜115_1的外部，有时在绝缘膜115_1中发生氧的移动。在作为绝缘膜115_1形成能够使氧透过的氧化物绝缘膜时，可以使从设置在绝缘膜115_1上的绝缘膜115_2脱离的氧经过绝缘膜115_1移动到金属氧化物108。
另外，绝缘膜115_1可以使用起因于氮氧化物的态密度低的氧化物绝缘膜形成。注意，起因于该氮氧化物的态密度有时形成在金属氧化物膜价带顶的能量(Ev_os)与金属氧化物膜的导带底的能量(Ec_os)之间。作为上述氧化物绝缘膜，可以使用氮氧化物的释放量少的氧氮化硅膜或者氮氧化物的释放量少的氧氮化铝膜等。
注意，氮氧化物的释放量少的氧氮化硅膜是在热脱附谱分析法(TDS：ThermalDesorption Spectroscopy)中氨释放量多于氮氧化物的释放量的膜，典型的是，氨释放量为1×1018/cm3以上且5×1019/cm3以下。注意，氨释放量指通过膜表面温度为50℃以上且650℃以下，优选为50℃以上且550℃以下的加热处理释放的量。
氮氧化物(NOx，x大于0且2以下，优选为1以上且2以下)，典型的是NO2或NO在绝缘膜115_1等形成能级。该能级位于金属氧化物108的能隙内。因此，当氮氧化物扩散到绝缘膜115_1与金属氧化物108的界面时，有时该能级在绝缘膜115_1一侧俘获电子。其结果，被俘获的电子留在绝缘膜115_1与金属氧化物108界面附近，由此使晶体管的阈值电压向正方向漂移。
另外，氮氧化物在加热处理中与氨及氧起反应。包含在绝缘膜115_1中的氮氧化物在加热处理中与包含在绝缘膜115_2中的氨起反应，所以包含在绝缘膜115_1中的氮氧化物得到降低。由此，在绝缘膜115_1与金属氧化物108的界面中，电子不容易被俘获。
通过作为绝缘膜115_1使用上述氧化物绝缘膜，可以降低晶体管的阈值电压漂移，而可以减少晶体管的电特性变动。
另外，利用SIMS测得的上述氧化物绝缘膜的氮浓度为6×1020atoms/cm3以下。
通过使用衬底温度为220℃以上且350℃以下的使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘膜，可以形成致密且硬度高的膜。
绝缘膜115_2为氧含量超过化学计量组成的氧化物绝缘膜。上述氧化物绝缘膜由于被加热而其一部分的氧脱离。另外，在TDS中，上述氧化物绝缘膜包括氧释放量为1.0×1019atoms/cm3以上，优选为3.0×1020atoms/cm3以上的区域。注意，上述氧释放量是在TDS中的加热处理的温度为50℃以上且650℃以下或者50℃以上且550℃以下的范围内的总量。此外，上述氧释放量为在TDS中换算为氧原子的总量。
作为绝缘膜115_2可以使用厚度为30nm以上且500nm以下，优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜115_2中的缺陷量较少，典型的是，通过ESR测量的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度低于1.5×1018spins/cm3，更优选为1×1018spins/cm3以下。由于绝缘膜115_2与绝缘膜115_1相比离金属氧化物108更远，所以绝缘膜115_2的缺陷密度也可以高于绝缘膜115_1。
另外，因为绝缘膜115_1、115_2可以使用相同种类的材料的绝缘膜，所以有时无法明确地确认到绝缘膜115_1与绝缘膜115_2的界面。因此，在本实施方式中，以虚线示出绝缘膜115_1与绝缘膜115_2的界面。
[具有作为保护绝缘膜的功能的绝缘膜2]
绝缘膜115_3被用作晶体管的保护绝缘膜。
绝缘膜115_3包含氢和氮中的一个或两个。另外，绝缘膜115_3包含氮及硅。此外，绝缘膜115_3具有能够阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜115_3，能够防止氧从金属氧化物108扩散到外部，并且能够防止绝缘膜115_1、115_2所包含的氧扩散到外部，能够防止氢、水等从外部侵入金属氧化物108中。
作为绝缘膜115_3，例如可以使用氮化物绝缘膜。作为该氮化物绝缘膜，有氮化硅、氮氧化硅、氮化铝、氮氧化铝等。
虽然上述所记载的导电膜、绝缘膜、金属氧化物膜、金属膜等各种膜可以利用溅射法或PECVD法形成，但是例如也可以利用其它方法，例如热CVD(Chemical VaporDeposition：化学气相沉积)法形成。作为热CVD法的例子，可以举出MOCVD(Metal OrganicChemical Vapor Deposition：有机金属化学气相沉积)法或ALD(Atomic LayerDeposition：原子层沉积)法等。
由于热CVD法是不使用等离子体的成膜方法，因此具有不产生因等离子体损伤引起的缺陷的优点。此外，在热CVD法中，可以将源气体供应到处理室内，将处理室内的压力设定为大气压或减压而在衬底上沉积膜。
此外，可以在热ALD法中，可以将源气体供应到处理室内，将处理室内的压力设定为大气压或减压而在衬底上沉积膜。
此外，在本实施方式中，作为绝缘膜115说明绝缘膜115_1、115_2、115_3，但是不局限于此，例如也可以具有包括其它组成或成膜方法的绝缘膜的叠层结构。
接着，在绝缘膜115上形成绝缘膜116(参照图11A)。
例如，作为绝缘膜116，可以利用旋涂机、狭缝式涂布机等形成丙烯酸树脂等的平坦化绝缘膜。
优选在形成绝缘膜116之后进行加热处理(以下，称为第二加热处理)。通过第二加热处理，可以将绝缘膜115中的氧的一部分移动到金属氧化物108中以降低金属氧化物108中的氧缺陷。
将第二加热处理的温度典型地设定为低于400℃，优选低于375℃，进一步优选为150℃以上且350℃以下。第二加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。在该加热处理中，优选在上述氮、氧、超干燥空气或稀有气体中不含有氢、水等。在该加热处理中，可以使用电炉、RTA装置等。
接着，在绝缘膜115、绝缘膜116中的所希望的区域中形成开口部152a、152b(参照图11B)。
通过利用湿蚀刻法和干蚀刻法中的一个或两个，可以形成开口部152a、152b。开口部152a以到达导电膜112b的方式形成，开口部152b以到达导电膜112c的方式形成。
接着，以覆盖开口部152a、152b的方式在绝缘膜116上形成导电膜120(参照图12A)。
作为导电膜120，可以利用溅射法形成氧化物导电膜等。作为氧化物导电膜，可以使用In-Sn氧化物、In-Sn-Si氧化物、In-Zn氧化物或In-Ga-Zn氧化物等。
接着，通过将导电膜120加工为所希望的形状，形成岛状的导电膜120a、岛状的导电膜120b(参照图12B)。
在本实施方式中，使用湿蚀刻装置对导电膜120进行加工。
此外，也可以在形成导电膜120a、120b之后进行与上述第一加热处理及第二加热处理同等的加热处理(以下，称为第三加热处理)。
通过进行第三加热处理，绝缘膜115所包含的氧移动到金属氧化物108中，填补金属氧化物108中的氧缺陷。
通过上述工序，可以制造图3A、图3B及图3C所示的晶体管100B。即，可以提供使一种使用金属氧化物的晶体管特性偏差小的半导体装置。另外，可以提供一种具有良好常关闭开关特性的使用金属氧化物的半导体装置。另外，可以提供一种使用金属氧化物的场效应迁移率高的半导体装置。另外，可以提供一种使用由金属氧化物材料构成的微细岛状图案而形成的半导体装置。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，说明可用于本发明的一个方式的半导体膜的金属氧化物。
<2-1.金属氧化物>
以下，说明金属氧化物之一的氧化物半导体。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出CAC-OS(Cloud-Aligned Composite-Oxide Semiconductor)、CAAC-OS(C-axis Aligned Crystalline-Oxide Semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。此外，在本说明书等中，CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，在本说明书等中，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时导电性区域被观察为其边缘模糊且以云状连接。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
首先，使用图14和图15说明金属氧化物之一的CAC-OS的构成。图14和图15是示出CAC-OS的概念的截面示意图。
<2-2.CAC-OS的构成>
例如，如图14所示，在CAC-OS中包含在金属氧化物中的元素不均匀地分布，形成以各元素为主要成分的区域001、区域002及区域003，各区域混合而成为马赛克(mosaic)状。换言之，CAC-OS是包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克(mosaic)状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。
金属氧化物优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含元素M(M为镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁)。
例如，具有CAC-OS的构成的In-M-Zn氧化物是材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数)。)或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数)。)以及元素M的氧化物(以下，称为MOX3(X3为大于0的实数)。)或元素M的锌氧化物(以下，称为MX4ZnY4OZ4(X4、Y4及Z4为大于0的实数)。)等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2分布在膜中的构成(以下，也称为云状的构成)。
在此，假设图14示出的概念是具有CAC-OS构成的In-M-Zn氧化物。此时，可以说：区域001为以MOX3为主要成分的区域，区域002为以InX2ZnY2OZ2或InOX1为主要成分的区域，区域003为至少包含Zn的区域。此时，以MOX3为主要成分的区域、以InX2ZnY2OZ2或InOX1为主要成分的区域及至少包含Zn的区域的边缘部不清楚(模糊)，因此有时观察不到明确的边界。
换言之，具有CAC-OS构成的In-M-Zn氧化物为其中以MOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的金属氧化物。因此，有时将金属氧化物记为复合金属氧化物。在本说明书中，例如，当区域002的In与元素M的原子个数比大于区域001的In与元素M的原子个数比时，区域002的In浓度高于区域001。
具有CAC-OS构成的金属氧化物不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
具体而言，对In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，可以将In-Ga-Zn氧化物特别称为CAC-IGZO)进行说明。In-Ga-Zn氧化物中的CAC-OS是材料分成InOX1或InX2ZnY2OZ2以及镓氧化物(以下，称为GaOX5(X5为大于0的实数)。)或镓锌氧化物(以下，称为GaX6ZnY6OZ6(X6、Y6及Z6为大于0的实数)。)等而成为马赛克状并且马赛克状的InOX1或InX2ZnY2OZ2是云状的金属氧化物。
换言之，In-Ga-Zn氧化物中的CAC-OS为具有以GaOX5为主要成分的区域以及以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合金属氧化物。以GaOX5为主要成分的区域以及以InX2ZnY2OZ2或InOX1为主要成分的区域的边缘部不清楚(模糊)，因此有时观察不到明确的边界。
区域001至区域003的尺寸可以利用EDX面分析测量。例如，在截面照片的EDX面分析图像(EDX-mapping)中观察到区域001的直径为0.5nm以上且10nm以下或者1nm以上且2nm以下。另外，主要成分的元素的密度从区域的中心部向边缘部逐渐降低。例如，当在EDX面分析中可数的元素的个数(以下，也称为存在量)从中心部向边缘部逐渐变化时，在截面照片的EDX面分析图像中观察到的区域的边缘部不清楚(模糊)。例如，在以GaOX5为主要成分的区域中，Ga原子从中心部向边缘部逐渐减少，而Zn原子逐渐增加，因此分阶段地变为以GaX6ZnY6OZ6为主要成分的区域。因此，在EDX面分析图像中观察到的以GaOX5为主要成分的区域的边缘部不清楚(模糊)。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的一种化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC(c-axis alignedcrystalline)结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的层状结晶结构。
在本说明书等中，可以将CAC-IGZO定义为：在包含In、Ga、Zn及O的金属氧化物中，以Ga为主要成分的多个区域以及以In为主要成分的多个区域都以马赛克状无规律地分散的状态下的金属氧化物。
例如，在图14所示的示意图中，区域001相当于以Ga为主要成分的区域，区域002相当于以In为主要成分的区域。另外，在图14所示的示意图中，区域003相当于包含锌的区域。可以将以Ga为主要成分的区域及以In为主要成分的区域称为纳米粒子。该纳米粒子的粒径为0.5nm以上且10nm以下，典型地为1nm以上且2nm以下。上述纳米粒子的边缘部不清楚(模糊)，因此有时观察不到明确的边界。
图15是图14所示的示意图的变形例子。如图15所示，区域001、区域002及区域003的形状或密度有时根据金属氧化物的形成条件而不同。
可以利用电子束衍射对In-Ga-Zn氧化物中的CAC-OS的结晶性进行评价。例如，在电子束衍射图案中，有时观察到环状的亮度高的区域。此外，有时观察到环状的区域内的多个斑点。
如上所述，In-Ga-Zn氧化物中的CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，In-Ga-Zn氧化物中的CAC-OS具有以GaOX5等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在CAC-OS中包含铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX5等为主要成分的区域。换言之，导电性高的区域是In的比率相对高的区域。在以下的说明中，为了方便起见，有时将In的比率相对高的区域记载为In-Rich区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在金属氧化物中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，绝缘性高的区域是Ga的比率相对高的区域。在以下的说明中，为了方便起见，有时将Ga的比率相对高的区域记载为Ga-Rich区域。换言之，当以GaOX5等为主要成分的区域在金属氧化物中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将In-Ga-Zn氧化物中的CAC-OS用于半导体元件时，通过起因于GaOX5等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现大通态电流(Ion)、高场效应迁移率(μ)及小关态电流(Ioff)。
另外，使用In-Ga-Zn氧化物中的CAC-OS的半导体元件具有高可靠性。因此，In-Ga-Zn氧化物中的CAC-OS适用于显示器等各种半导体装置。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，使用图16至图18说明包括在上述实施方式中例示的晶体管的显示装置的一个例子。
图16是示出显示装置的一个例子的俯视图。图16所示的显示装置700包括：设置在第一衬底701上的像素部702；设置在第一衬底701上的源极驱动电路部704及栅极驱动电路部706；以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712；以及以与第一衬底701对置的方式设置的第二衬底705。注意，由密封剂712密封第一衬底701及第二衬底705。也就是说，像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705密封。注意，虽然在图16中未图示，但是在第一衬底701与第二衬底705之间设置有显示元件。
另外，在显示装置700中，在第一衬底701上的不由密封剂712围绕的区域中设置有分别电连接于像素部702、源极驱动电路部704及栅极驱动电路部706的FPC端子部708(FPC：Flexible printed circuit，柔性印刷电路)。另外，FPC端子部708连接于FPC716，并且通过FPC716对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信号等。另外，像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708各与信号线710连接。由FPC716供应的各种信号等是通过信号线710供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708的。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。另外，作为显示装置700，虽然示出将源极驱动电路部704及栅极驱动电路部706形成在与像素部702相同的第一衬底701上的例子，但是并不局限于该结构。例如，可以只将栅极驱动电路部706形成在第一衬底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。此时，也可以采用将形成有源极驱动电路或栅极驱动电路等的衬底(例如，由单晶半导体膜、多晶半导体膜形成的驱动电路板)形成于第一衬底701的结构。另外，对另行形成的驱动电路板的连接方法没有特别的限制，而可以采用COG(Chip On Glass：玻璃覆晶封装)方法、引线键合方法等。
另外，显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管，作为该晶体管可以适用本发明的一个方式的半导体装置的晶体管。
另外，显示装置700可以包括各种元件。作为该元件，例如可以举出电致发光(EL)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件、LED等)、发光晶体管元件(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水元件、电泳元件、电湿润(electrowetting)元件、等离子体显示面板(PDP)、MEMS(微电子机械系统)显示器(例如光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)元件、干涉调制(IMOD)元件等)、压电陶瓷显示器等。
此外，作为使用EL元件的显示装置的一个例子，有EL显示器等。作为使用电子发射元件的显示装置的一个例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display，表面传导电子发射显示器)等。作为使用液晶元件的显示装置的一个例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为使用电子墨水元件或电泳元件的显示装置的一个例子，有电子纸等。注意，当实现半透射式液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有反射电极的功能，即可。例如，使像素电极的一部分或全部包含铝、银等，即可。并且，此时也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
作为显示装置700的显示方式，可以采用逐行扫描方式或隔行扫描方式等。另外，作为当进行彩色显示时在像素中控制的颜色要素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，可以由R像素、G像素、B像素及W(白色)像素的四个像素构成。或者，如PenTile排列，也可以由RGB中的两个颜色构成一个颜色要素，并根据颜色要素选择不同的两个颜色来构成。或者可以对RGB追加黄色、青色、品红色等中的一种以上的颜色。另外，各个颜色要素的点的显示区域的大小可以不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
另外，为了将白色光(W)用于背光(有机EL元件、无机EL元件、LED、荧光灯等)使显示装置进行全彩色显示，也可以使用着色层(也称为滤光片)。作为着色层，例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，在显示明亮的图像时，有时可以减少着色层所引起的亮度降低而减少功耗两成至三成左右。但是，在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，也可以从具有各发光颜色的元件发射R、G、B、Y、W。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
此外，作为彩色化的方式，除了经过滤色片将来自上述白色光的发光的一部分转换为红色、绿色及蓝色的方式(滤色片方式)之外，还可以使用分别使用红色、绿色及蓝色的发光的方式(三色方式)以及将来自蓝色光的发光的一部分转换为红色或绿色的方式(颜色转换方式或量子点方式)。
在本实施方式中，使用图17及图18说明作为显示元件使用EL元件及液晶元件的结构。图17是沿着图16所示的点划线Q-R的截面图，作为显示元件使用EL元件的结构。另外，图18是沿着图16所示的点划线Q-R的截面图，作为显示元件使用液晶元件的结构。
下面，首先说明图17及图18所示的共同部分，接着说明不同的部分。
<3-1.显示装置的共同部分的说明>
图17及图18所示的显示装置700包括：引绕布线部711；像素部702；源极驱动电路部704；以及FPC端子部708。另外，引绕布线部711包括信号线710。另外，像素部702包括晶体管750及电容器790。另外，源极驱动电路部704包括晶体管752。
晶体管750及晶体管752具有与上述晶体管100E同样的结构。晶体管750及晶体管752也可以采用使用上述实施方式所示的其他晶体管的结构。
在本实施方式中使用的晶体管包括高度纯化且氧缺陷的形成被抑制的金属氧化物。该晶体管可以降低关态电流。因此，可以延长图像信号等电信号的保持时间，在开启电源的状态下也可以延长写入间隔。因此，可以降低刷新工作的频度，由此可以发挥抑制功耗的效果。
另外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置的构件数。另外，在像素部中也可以通过使用能够进行高速驱动的晶体管提供高品质的图像。
电容器790包括：通过对与晶体管750所包括的被用作第一栅电极的导电膜相同的导电膜进行加工的工序而形成的下部电极；以及通过对与晶体管750所包括的被用作源电极及漏电极的导电膜相同的导电膜进行加工的工序而形成的上部电极。另外，在下部电极与上部电极之间设置有通过形成与晶体管750所包括的被用作第一栅极绝缘膜的绝缘膜相同的绝缘膜而形成的绝缘膜。就是说，电容器790具有将用作电介质膜的绝缘膜夹在一对电极之间的叠层型结构。
另外，在图17及图18中，在晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
作为平坦化绝缘膜770，可以使用聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯树脂、聚酰胺树脂、环氧树脂等具有耐热性的有机材料。此外，也可以通过层叠多个使用上述材料形成的绝缘膜形成平坦化绝缘膜770。此外，也可以采用不设置平坦化绝缘膜770的结构。
在图17及图18中示出像素部702所包括的晶体管750及源极驱动电路部704所包括的晶体管752使用相同的结构的晶体管的结构，但是不局限于此。例如，像素部702及源极驱动电路部704也可以使用不同晶体管。具体而言，可以举出像素部702使用交错型晶体管，且源极驱动电路部704使用实施方式1所示的反交错型晶体管的结构，或者像素部702使用实施方式1所示的反交错型晶体管，且源极驱动电路部704使用交错型晶体管的结构等。此外，也可以将上述源极驱动电路部704换称为栅极驱动电路部。
信号线710与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。作为信号线710，例如，当使用包含铜元素的材料时，起因于布线电阻的信号延迟等较少，而可以实现大屏幕的显示。
另外，FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。另外，连接电极760与FPC716所包括的端子通过各向异性导电膜780电连接。
另外，作为第一衬底701及第二衬底705，例如可以使用玻璃衬底。另外，作为第一衬底701及第二衬底705，也可以使用具有柔性的衬底。作为该具有柔性的衬底，例如可以举出塑料衬底等。
另外，在第一衬底701与第二衬底705之间设置有结构体778。结构体778是通过选择性地对绝缘膜进行蚀刻而得到的柱状的间隔物，用来控制第一衬底701与第二衬底705之间的距离(液晶盒厚(cell gap))。另外，作为结构体778，也可以使用球状的间隔物。
另外，在第二衬底705一侧，设置有用作黑矩阵的遮光膜738、用作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
<3-2.显示装置所包括的输入输出装置的结构实例>
在图17及图18所示的显示装置700中作为输入输出装置设置有触摸面板791。此外，也可以在显示装置700中不设置触摸面板791。
图17及图18所示的触摸面板791是设置在第二衬底705与着色膜736之间的所谓In-Cell型触摸面板。触摸面板791在形成遮光膜738及着色膜736之前形成在第二衬底705一侧即可。
触摸面板791包括遮光膜738、绝缘膜792、电极793、电极794、绝缘膜795、电极796、绝缘膜797。例如，通过接近手指或触屏笔等检测对象，可以检测出电极793与电极794之间的电容的变化。
此外，在图17及图18所示的晶体管750的上方示出电极793、电极794的交叉部。电极796通过设置在绝缘膜795中的开口部与夹住电极794的两个电极793电连接。此外，在图17及图18中示出设置有电极796的区域设置在像素部702中的结构，但是不局限于此，例如也可以形成在源极驱动电路部704中。
电极793及电极794设置在与遮光膜738重叠的区域。此外，如图17所示，电极793优选以不与发光元件782重叠的方式设置。此外，如图18所示，电极793优选以不与液晶元件775重叠的方式设置。换言之，电极793在与发光元件782及液晶元件775重叠的区域具有开口部。也就是说，电极793具有网格形状。通过采用这种结构，电极793可以具有不遮断发光元件782所发射的光的结构。或者，电极793也可以具有不遮断透过液晶元件775的光的结构。因此，由于因配置触摸面板791而导致的亮度下降极少，所以可以实现可见度高且功耗得到降低的显示装置。此外，电极794也可以具有相同的结构。
电极793及电极794由于不与发光元件782重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。或者，电极793及电极794由于不与液晶元件775重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。
因此，与使用可见光的透过率高的氧化物材料的电极相比，可以降低电极793及电极794的电阻，由此可以提高触摸面板的传感器灵敏度。
例如，电极793、794、796也可以使用导电纳米线。该纳米线的直径平均值可以为1nm以上且100nm以下，优选为5nm以上且50nm以下，更优选为5nm以上且25nm以下。此外，作为上述纳米线可以使用Ag纳米线、Cu纳米线、Al纳米线等金属纳米线或碳纳米管等。例如，在作为电极793、794、796中的任一个或全部使用Ag纳米线的情况下，能够实现89％以上的可见光透过率及40Ω/平方以上且100Ω/平方以下的薄层电阻值。
虽然在图17及图18中示出In-Cell型触摸面板的结构，但是不局限于此。例如，也可以采用形成在显示装置700上的所谓On-Cell型触摸面板或贴合于显示装置700而使用的所谓Out-Cell型触摸面板。如此，本发明的一个方式的显示装置700可以与各种方式的触摸面板组合而使用。
<3-3.使用发光元件的显示装置>
图17所示的显示装置700包括发光元件782。发光元件782包括导电膜772、EL层786及导电膜788。图17所示的显示装置700通过发光元件782所包括的EL层786发光，可以显示图像。此外，EL层786具有有机化合物或量子点等无机化合物。
作为可以用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。此外，作为可以用于量子点的材料，可以举出胶状量子点材料、合金型量子点材料、核壳(CoreShell)型量子点材料、核型量子点材料等。另外，也可以使用包含第12族与第16族、第13族与第15族或第14族与第16族的元素群的材料。或者，可以使用包含镉(Cd)、硒(Se)、锌(Zn)、硫(S)、磷(P)、铟(In)、碲(Te)、铅(Pb)、镓(Ga)、砷(As)、铝(Al)等元素的量子点材料。
在图17所示的显示装置700中，在平坦化绝缘膜770及导电膜772上设置有绝缘膜730。绝缘膜730覆盖导电膜772的一部分。发光元件782采用顶部发射结构。因此，导电膜788具有透光性且使EL层786发射的光透过。注意，虽然在本实施方式中例示出顶部发射结构，但是不局限于此。例如，也可以应用于向导电膜772一侧发射光的底部发射结构或向导电膜772一侧及导电膜788一侧的双方发射光的双面发射结构。
另外，在与发光元件782重叠的位置上设置有着色膜736，并在与绝缘膜730重叠的位置、引绕布线部711及源极驱动电路部704中设置有遮光膜738。着色膜736及遮光膜738被绝缘膜734覆盖。由密封膜732填充发光元件782与绝缘膜734之间。注意，虽然例示出在图17所示的显示装置700中设置着色膜736的结构，但是并不局限于此。例如，在通过分别涂布来形成EL层786时，也可以采用不设置着色膜736的结构。
<3-4.使用液晶元件的显示装置的结构实例>
图18所示的显示装置700包括液晶元件775。液晶元件775包括导电膜772、绝缘膜773、导电膜774及液晶层776。导电膜774具有公共电极的功能，可以由隔着绝缘膜773在导电膜772与导电膜774之间产生的电场控制液晶层776的取向状态。图18所示的显示装置700可以通过由施加到导电膜772与导电膜774之间的电压改变液晶层776的取向状态，由此控制光的透过及非透过而显示图像。
导电膜772电连接到晶体管750所具有的被用作源电极或漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极，即显示元件的一个电极。
另外，作为导电膜772，可以使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜，例如，优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料。作为对可见光具有反射性的导电膜，例如，优选使用包含铝或银的材料。在本实施方式中，作为导电膜772使用对可见光具有反射性的导电膜。
此外，虽然图18示出将导电膜772与被用作晶体管750的漏电极的导电膜连接的结构，但是不局限于此。例如，也可以采用将导电膜通过被用作连接电极的导电膜与被用作晶体管750的漏电极的导电膜电连接的结构。
注意，虽然在图18中未图示，但是也可以在与液晶层776接触的位置上设置取向膜。此外，虽然在图18中未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
此外，在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性，由此包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。此外，呈现蓝相的液晶材料的视角依赖性小。
另外，当作为显示元件使用液晶元件时，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿弯曲)模式、FLC(FerroelectricLiquid Crystal：铁电性液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal：反铁电性液晶)模式等。
另外，显示装置也可以使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透射式液晶显示装置。作为垂直取向模式，可以举出几个例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多畴垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV模式等。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
<3-5.显示面板的结构实例>
通过将以宾主模式工作的液晶材料用于液晶元件775，可以省略光扩散层和偏振片等功能构件。图19所示的显示装置700具有与图18相同的结构，在液晶层776使用以宾主模式工作的液晶材料。此时不包括偏振片等偏振构件。
包含二向色性染料的液晶材料被称为宾主液晶。具体而言，宾主液晶可以将在分子的长轴方向上具有较大的吸光度，且在与长轴方向正交的短轴方向上具有较小的吸光度的材料用作二向色性染料。优选的是，将具有10以上的二向色性比的材料用作二向色性染料，更优选的是，将具有20以上的二向色性比的材料用作二向色性染料。
例如，可以将偶氮类染料、蒽醌类染料、二噁嗪类染料等用作二向色性染料。
另外，可以将包含平行取向的二向色性染料的两层的液晶层以取向方向互相正交的方式重叠的结构用于包含液晶材料的层。由此，可以容易吸收全方位的光。或者，可以提高对比度。
此外，可以将相转变型宾主液晶或包含宾主液晶的液滴分散在高分子的结构用于液晶层776。
通过采用显示装置700的结构，可以提高显示装置的生产率。此外，通过不设置偏振片等功能构件，可以提高液晶元件775的反射亮度。因此，可以提高显示装置的可见度。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，参照图20及图21说明显示装置所包括的像素的结构的一个例子。
[关于像素]
首先，参照图20A1、图20A2、图20B说明像素。
图20A1示出从像素900显示面一侧看时的俯视示意图。图20A1所示的像素900包括三个子像素。在各子像素中设置有发光元件930EL(在图20A1及图20A2中未图示)、晶体管910及晶体管912。此外，在图20A1所示的各子像素中示出发光元件930EL的发光区域(发光区域916R、发光区域916G或发光区域916B)。发光元件930EL是对晶体管910及晶体管912一侧射出光的所谓底部发射型发光元件。
像素900包括布线902、布线904及布线906等。布线902例如被用作扫描线。布线904例如被用作信号线。布线906例如被用作对发光元件供应电位的电源线。此外，布线902及布线904包括互相交叉的部分。此外，布线902及布线906包括互相交叉的部分。另外，这里，示出布线902与布线904交叉以及布线902与布线906交叉的结构，但是不局限于此，也可以采用布线904与布线906交叉的结构。
晶体管910被用作选择晶体管。晶体管910的栅极与布线902电连接。晶体管910的源极和漏极中的一个与布线904电连接。
晶体管912是控制流过发光元件的电流的晶体管。晶体管912的栅极与晶体管910的源极和漏极中的另一个电连接。晶体管912的源极和漏极中的一个与布线906电连接，另一个与发光元件930EL的一对电极中的一个电连接。
在图20A1中，发光区域916R、发光区域916G及发光区域916B分别具有在纵方向上长的长方形的形状，在横方向上设置为条纹状。
这里，布线902、布线904及布线906具有遮光性。此外，除此以外的层，即构成晶体管910、晶体管912、与晶体管连接的布线、接触、电容器等的各层优选使用具有透光性的膜。图20A2是将图20A1所示的像素900分为透过可见光的透射区域900t及遮蔽可见光的遮光区域900s的例子。如此，通过使用具有透光性的膜形成晶体管，设置各布线的部分以外的部分可以为透射区域900t。此外，由于可以使发光元件的发光区域与晶体管、连接于晶体管的布线、接触、电容器等重叠，所以可以提高像素的开口率。
对于像素面积的透射区域的面积的比率越高，越可以提高发光元件的光提取效率。例如，对于像素面积的透射区域的面积的比率为1％以上且95％以下，优选为10％以上且90％以下，更优选为20％以上且80％以下。尤其是，优选为40％以上或50％以上，更优选为60％以上且80％以下。
图20B是相当于沿着图20A2所示的点划线A-B的切断面的截面图。在图20B中，也示出在俯视图中未图示的发光元件930EL、电容器913及驱动电路部901等的截面。驱动电路部901可以被用作扫描线驱动电路部或信号线驱动电路部。此外，驱动电路部901包括晶体管911。
如图20B所示，来自发光元件930EL的光射出到虚线的箭头所示的方向。发光元件930EL的光通过晶体管910、晶体管912及电容器913等被提取到外部。因此，构成电容器913的膜等优选具有透光性。电容器913所包括的透光性区域的面积越大，越可以抑制从发光元件930EL发射的光的衰减。
在驱动电路部901中，晶体管911也可以具有遮光性。通过驱动电路部901的晶体管911等具有遮光性，可以提高驱动电路部的可靠性及驱动能力。就是说，优选作为构成晶体管911的栅电极、源电极及漏电极使用具有遮光性的导电膜。此外，连接于这些电极的布线也是同样的，优选使用具有遮光性的导电膜。
接着，参照图21A1、图21A2、图21B说明像素的一个例子。
图21A1是像素900的俯视示意图。图21A1所示的像素900包括四个子像素。图21A1示出在像素900中在纵向上配置两个子像素且在横向上配置两个子像素的例子。在各子像素中设置有透射式液晶元件930LC(图21A1及图21A2未图示)及晶体管914等。在图21A1中，在像素900中设置有两个布线902及两个布线904。在图21A1所示的各子像素中示出液晶元件的显示区域(显示区域918R、显示区域918G、显示区域918B及显示区域918W)。从背光单元(BLU)射出的光通过晶体管914等入射到液晶元件930LC。
像素900包括布线902及布线904等。布线902例如被用作扫描线。布线904例如被用作信号线。布线902与布线904包括互相交叉的部分。
晶体管914被用作选择晶体管。晶体管914的栅极与布线902电连接。晶体管914的源极和漏极中的一个与布线904电连接，另一个与液晶元件930LC电连接。
这里，布线902及布线904具有遮光性。此外，除此以外的层，即构成晶体管914、与晶体管914连接的布线、接触、电容器等的各层优选使用具有透光性的膜。图21A2是将图21A1所示的像素900分为透过可见光的透射区域900t及遮蔽可见光的遮光区域900s而示出的例子。如此，通过使用具有透光性的膜形成晶体管，设置各布线的部分以外的部分可以为透射区域900t。由于可以使液晶元件的透射区域与晶体管、连接于晶体管的布线、接触、电容器等重叠，所以可以提高像素的开口率。
对于像素面积的透射区域的面积的比率越高，越可以提高透过光的量。例如，对于像素面积的透射区域的面积的比率为1％以上且95％以下，优选为10％以上且90％以下，更优选为20％以上且80％以下。尤其是，优选为40％以上或50％以上，更优选为60％以上且80％以下。
图21B示出相当于沿着图21A2所示的点划线C-D的切断面的截面图。此外，在图21B中，也示出在俯视图中未图示的液晶元件930LC、着色膜932CF、遮光膜932BM、电容器915、驱动电路部901等的截面。驱动电路部901可以被用作扫描线驱动电路部或信号线驱动电路部。此外，驱动电路部901包括晶体管911。
如图21B所示，来自背光单元(BLU)的光射出到虚线的箭头所示的方向。背光单元(BLU)的光通过晶体管914及电容器915等被提取到外部。因此，构成晶体管914及电容器915的膜等优选也具有透光性。晶体管914、电容器915等所包括的透光性区域的面积越大，越可以高效地使用背光单元(BLU)的光。
如图21B所示，来自背光单元(BLU)的光也可以通过着色膜932CF被提取到外部。通过着色膜932CF提取的光可以变为所希望的颜色。作为着色膜932CF的颜色，可以从红色(R)、绿色(G)、蓝色(B)、青色(C)、品红色(M)、黄色(Y)等选择。
另外，图20及图21所示的晶体管、布线、电容器等可以使用以下所示的材料。
晶体管所包括的半导体膜可以使用具有透光性的半导体材料形成。作为具有透光性的半导体材料，可以举出金属氧化物、氧化物半导体(Oxide Semiconductor)等。氧化物半导体优选至少包含铟。尤其优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
晶体管所包括的导电膜可以使用具有透光性的导电材料形成。具有透光性的导电材料优选包含选自铟、锌和锡中的一种或多种。具体而言，可以举出In氧化物、In-Sn氧化物(也称为ITO：Indium Tin Oxide)、In-Zn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Sn-Ti氧化物、In-Sn-Si氧化物、Zn氧化物、Ga-Zn氧化物等。
此外，晶体管所包括的导电膜也可以使用通过使其含有杂质元素等而实现低电阻化的氧化物半导体形成。该实现低电阻化的氧化物半导体可以被称为氧化物导电体(OC：Oxide Conductor)。
例如，在氧化物导电体中，通过在氧化物半导体中形成氧缺陷，并对该氧缺陷添加氢，可以在导带附近形成施主能级。由于在氧化物半导体中形成施主能级，氧化物半导体的导电性变高而成为导电体。
注意，氧化物半导体具有大能隙(例如，能隙为2.5eV以上)，因此对可见光具有透光性。此外，如上所述，氧化物导电体是在导带附近具有施主能级的氧化物半导体。因此，在氧化物导电体中，起因于施主能级的吸收的影响小，而对可见光具有与氧化物半导体大致相同的透光性。
此外，氧化物导电体优选含有一种以上的包含在晶体管的半导体膜中的金属元素。通过将含有相同的金属元素的氧化物半导体用于构成晶体管的层中的两层以上，可以在两个以上的工序中共同使用制造装置(例如，成膜装置、加工装置等)，所以可以抑制制造成本。
通过采用本实施方式所示的显示装置所包括的像素的结构，可以高效地使用从发光元件和背光单元中的任一方或双方射出的光。由此，可以提供功耗抑制的优良的显示装置。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
在本实施方式中，参照图22至图24对包括本发明的一个方式的半导体装置的显示模块、电子设备进行说明。
<5-1.显示模块>
在本实施方式中说明可以使用本发明的一个方式制造的显示模块。
图22A所示的显示模块6000在上盖6001与下盖6002之间包括连接于FPC6005的显示面板6006、框架6009、印刷电路板6010以及电池6011。
例如可以将使用本发明的一个方式制造的显示装置用于显示面板6006。由此，可以以高成品率制造显示模块。
上盖6001及下盖6002可以根据显示面板6006的尺寸适当地改变形状或尺寸。
另外，也可以以与显示面板6006重叠的方式设置触摸面板。触摸面板可以使用与显示面板6006重叠的电阻膜式或静电电容式触摸面板。此外，也可以不设置触摸面板而使显示面板6006具有触摸面板的功能。
框架6009除了具有保护显示面板6006的功能以外还具有用来遮断因印刷电路板6010的工作而产生的电磁波的电磁屏蔽的功能。此外，框架6009也可以具有散热板的功能。
印刷电路板6010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，既可以采用外部的商业电源，又可以采用利用另行设置的电池6011的电源。当使用商业电源时，可以省略电池6011。
此外，在显示模块6000中还可以设置偏振片、相位差板、棱镜片等构件。
图22B是具备光学式触摸传感器的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。此外，在由上盖6001及下盖6002围绕的区域中包括一对导光部(导光部6017a、导光部6017b)。
上盖6001及下盖6002例如可以使用塑料等。此外，上盖6001及下盖6002分别可以减薄其厚度(例如0.5mm以上且5mm以下)。由此，可以使显示模块6000的重量极轻。此外，由于可以使用较少的材料形成上盖6001及下盖6002，所以可以降低制造成本。
显示面板6006隔着框架6009以与印刷电路板6010及电池6011重叠的方式设置。显示面板6006及框架6009被导光部6017a、导光部6017b固定。
从发光部6015发射的光6018通过导光部6017a经过显示面板6006的上部，且通过导光部6017b到达受光部6016。例如，通过光6018被手指或触屏笔等检测对象遮蔽，可以检测触摸操作。
例如，多个发光部6015沿着显示面板6006的彼此相邻的两个边设置。多个受光部6016设置在与发光部6015相对的位置上。由此，可以取得触摸操作的位置的信息。
发光部6015例如可以使用LED元件等光源。尤其是，作为发光部6015使用发射使用者看不到且对使用者来说没有害处的红外线的光源。
作为受光部6016可以使用接收从发光部6015发射的光，将该光转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
作为导光部6017a、导光部6017b可以使用至少透过光6018的材料。通过使用导光部6017a及导光部6017b，可以将发光部6015及受光部6016配置在显示面板6006的下侧，由此可以抑制因外光到达受光部6016而导致触摸传感器误工作。尤其优选使用吸收可见光且透射红外线的树脂。由此，更有效地抑制触摸传感器的错误工作。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
<5-2.电子设备1>
此外，图23A至图23E示出电子设备的例子。
图23A是示出安装有取景器8100的照相机8000的外观的图。
照相机8000包括框体8001、显示部8002、操作按钮8003、快门按钮8004等。另外，照相机8000安装有可装卸的镜头8006。
在此，照相机8000具有能够从框体8001拆卸下镜头8006而交换的结构，镜头8006和框体也可以被形成为一体。
通过按下快门按钮8004，照相机8000可以进行成像。另外，显示部8002被用作触摸面板，也可以通过触摸显示部8002进行成像。
照相机8000的框体8001包括具有电极的嵌入器，除了可以与取景器8100连接以外，还可以与闪光灯装置等连接。
取景器8100包括框体8101、显示部8102以及按钮8103等。
框体8101包括嵌合到照相机8000的嵌入器的嵌入器，可以将取景器8100安装到照相机8000。另外，该嵌入器包括电极，可以将从照相机8000经过该电极接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮。通过利用按钮8103，可以切换显示部8102的显示或非显示。
本发明的一个方式的显示装置可以适用于照相机8000的显示部8002及取景器8100的显示部8102。
另外，在图23A中，照相机8000与取景器8100是分开且可拆卸的电子设备，但是也可以在照相机8000的框体8001中内置有具备显示装置的取景器。
此外，图23B是示出头戴显示器8200的外观的图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。另外，在安装部8201中内置有电池8206。
电缆8205将电力从电池8206供应到主体8203。主体8203具备无线接收器等，能够将所接收的图像数据等的图像信息显示到显示部8204上。另外，通过利用设置在主体8203中的照相机捕捉使用者的眼球及眼睑的动作，并根据该信息算出使用者的视点的坐标，可以利用使用者的视点作为输入方法。
另外，也可以对安装部8201的被使用者接触的位置设置多个电极。主体8203也可以具有通过检测出根据使用者的眼球的动作而流过电极的电流，识别使用者的视点的功能。此外，可以具有通过检测出流过该电极的电流来监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能。另外，也可以检测出使用者的头部的动作等，并与上述动作同步地使显示在显示部8204上的图像变化。
可以对显示部8204适用本发明的一个方式的显示装置。
图23C、图23D及图23E是示出头戴显示器8300的外观的图。头戴显示器8300包括框体8301、显示部8302、带状的固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，弯曲配置显示部8302。通过弯曲配置显示部8302，使用者可以感受高真实感。注意，在本实施方式中，例示出设置一个显示部8302的结构，但是不局限于此，例如也可以采用设置两个显示部8302的结构。此时，在将每个显示部配置在使用者的每个眼睛一侧时，可以进行利用视差的三维显示等。
可以将本发明的一个方式的显示装置适用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的分辨率，所以即使如图23E那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示现实感更高的映像。
<5-3.电子设备2>
接着，图24A至图24G示出与图23A至图23E所示的电子设备不同的电子设备的例子。
图24A至图24G所示的电子设备包括框体9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图24A至图24G所示的电子设备具有各种功能。例如，可以具有：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能；等。注意，图24A至图24G所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。另外，虽然在图24A至图24G中未图示，但是电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有拍摄静态图像的功能、拍摄动态图像的功能、将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能、将所拍摄的图像显示在显示部上的功能等。
下面，详细地说明图24A至图24G所示的电子设备。
图24A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型的显示部9001组装到电视装置9100。
图24B是示出便携式信息终端9101的立体图。便携式信息终端9101例如具有电话机、电子笔记本和信息阅读装置等中的一种或多种的功能。具体而言，可以将其用作智能手机。另外，便携式信息终端9101可以设置有扬声器、连接端子、传感器等。另外，便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。此外，作为信息9051的例子，可以举出提示收到来自电子邮件、SNS(Social Networking Services：社交网络服务)或电话等的信息的显示；电子邮件或SNS等的标题；电子邮件或SNS等的发送者姓名；日期；时间；电量；以及天线接收强度等。或者，可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。
图24C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
图24D是示出手表型便携式信息终端9200的立体图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。另外，便携式信息终端9200可以进行被通信标准化的近距离无线通信。例如，通过与可进行无线通信的耳麦相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。
图24E、图24F和图24G是示出能够折叠的便携式信息终端9201的立体图。另外，图24E是展开状态的便携式信息终端9201的立体图，图24F是从展开状态和折叠状态中的一个状态变为另一个状态的中途的状态的便携式信息终端9201的立体图，图24G是折叠状态的便携式信息终端9201的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性强。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个框体9000来支撑。通过铰链9055使两个框体9000之间弯折，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。
本实施方式所示的电子设备的特征在于具有用来显示某些信息的显示部。注意，本发明的一个方式的半导体装置也可以应用于不包括显示部的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[符号说明]
001 区域
002 区域
003 区域
100A 晶体管
100B 晶体管
100C 晶体管
100D 晶体管
100E 晶体管
100F 晶体管
102 衬底
104 导电膜
106 绝缘膜
108 金属氧化物
108_1 金属氧化物
108_1_0 金属氧化物
108_2 金属氧化物
108_2_0 金属氧化物
108_3 金属氧化物
112 导电膜
112a 导电膜
112a_1 导电膜
112a_2 导电膜
112a_3 导电膜
112b 导电膜
112b_1 导电膜
112b_2 导电膜
112b_3 导电膜
112c 导电膜
113a 绝缘膜
113b 绝缘膜
115 绝缘膜
115_1 绝缘膜
115_2 绝缘膜
115_3 绝缘膜
116 绝缘膜
120 导电膜
120a 导电膜
120b 导电膜
151 开口部
152a 开口部
152b 开口部
191 靶材
192 等离子体
193 靶材
194 等离子体
201 沟道形成区域
202A 端部区域
202B 端部区域
203A 区域
203B 区域
203C 区域
203D 区域
204A 端部
204B 端部
206 间隔
207 间隔
211 沟道宽度
212 端部宽度
700 显示装置
701 衬底
702 像素部
704 源极驱动电路部
705 衬底
706 栅极驱动电路部
708 FPC端子部
710 信号线
711 布线部
712 密封剂
716 FPC
730 绝缘膜
732 密封膜
734 绝缘膜
736 着色膜
738 遮光膜
750 晶体管
752 晶体管
760 连接电极
770 平坦化绝缘膜
772 导电膜
773 绝缘膜
774 导电膜
775 液晶元件
776 液晶层
778 结构体
780 各向异性导电膜
782 发光元件
786 EL层
788 导电膜
790 电容器
791 触摸面板
792 绝缘膜
793 电极
794 电极
795 绝缘膜
796 电极
797 绝缘膜
900 像素
900s 遮光区域
900t 透射区域
901 驱动电路部
902 布线
904 布线
906 布线
910 晶体管
911 晶体管
912 晶体管
913 电容器
914 晶体管
915 电容器
916B 发光区域
916G 发光区域
916R 发光区域
918B 显示区域
918G 显示区域
918R 显示区域
918W 显示区域
930EL 发光元件
930LC 液晶元件
932CF 着色膜
932BM 遮光膜
6000 显示模块
6001 上盖
6002 下盖
6005 FPC
6006 显示面板
6009 框架
6010 印刷电路板
6011 电池
6015 发光部
6016 受光部
6017a 导光部
6017b 导光部
6018 光
8000 照相机
8001 框体
8002 显示部
8003 操作按钮
8004 快门按钮
8006 镜头
8100 取景器
8101 框体
8102 显示部
8103 按钮
8200 头戴显示器
8201 安装部
8202 透镜
8203 主体
8204 显示部
8205 电缆
8206 电池
8300 头戴显示器
8301 框体
8302 显示部
8304 固定工具
8305 透镜
9000 框体
9001 显示部
9003 扬声器
9005 操作键
9006 连接端子
9007 传感器
9008 麦克风
9050 操作按钮
9051 信息
9052 信息
9053 信息
9054 信息
9055 铰链
9100 电视装置
9101 便携式信息终端
9102 便携式信息终端
9200 便携式信息终端
9201 便携式信息终端

Claims (7)

1.一种包括金属氧化物的半导体装置，该半导体装置包括：
栅电极；
所述栅电极上的第一绝缘膜；
所述第一绝缘膜上的所述金属氧化物；
所述金属氧化物上的一对电极；以及
所述金属氧化物上的第二绝缘膜，
其中，所述金属氧化物包括源极区域、漏极区域、第一区域、第二区域以及第三区域，
所述一对电极各自具有相互相对的端部，
所述一对电极间的间隔随着从所述相对的端部远离而变小，直到所述一对电极间的间隔成为恒定的点为止，
所述源极区域与所述一对电极的一方接触，
所述漏极区域与所述一对电极的另一方接触，
所述第一区域、所述第二区域、所述第三区域都沿着沟道长度方向夹在所述源极区域和所述漏极区域之间，
所述第二区域沿着沟道宽度方向夹在所述第一区域和所述第三区域之间，
所述第一区域及所述第三区域都包括所述金属氧化物的端部，
并且，在沿着沟道长度方向的长度中，所述第二区域的长度小于所述第一区域的长度或所述第三区域的长度，
所述金属氧化物包括第一金属氧化物以及接触于所述第一金属氧化物的顶面的第二金属氧化物，
所述第一金属氧化物及所述第二金属氧化物分别包含In、元素M和Zn，
所述元素M是镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁，
所述第一金属氧化物及所述第二金属氧化物分别具有对于所述In、所述M及所述Zn的原子个数的总和的所述In的含量为40％以上且50％以下的区域以及所述M的含量为5％以上且30％以下的区域。
2.根据权利要求1所述的半导体装置，
其中在沿着沟道长度方向的长度中，所述第二区域的长度大于0μm且小于4μm，
并且所述第一区域的长度或所述第三区域的长度大于所述第二区域的长度的3倍且小于所述金属氧化物的长度。
3.根据权利要求1所述的半导体装置，
其中从所述源极区域到所述漏极区域的最短路径包括在所述第二区域中。
4.根据权利要求1所述的半导体装置，
所述第一金属氧化物具有其结晶性低于所述第二金属氧化物的区域。
5.根据权利要求4所述的半导体装置，
其中在所述In的原子个数比为4的情况下，所述第一金属氧化物和所述第二金属氧化物中的所述M的原子个数比为1.5以上且2.5以下，并且所述Zn的原子个数比为2以上且4以下。
6.根据权利要求4所述的半导体装置，
其中在所述In的原子个数比为5的情况下，所述第一金属氧化物和所述第二金属氧化物中的所述M的原子个数比为0.5以上且1.5以下，并且所述Zn的原子个数比为5以上且7以下。
7.根据权利要求4所述的半导体装置，
其中在利用XRD分析对所述金属氧化物进行测量时，在所述第一金属氧化物中观察不到2θ＝31°附近的峰值并在所述第二金属氧化物中观察到2θ＝31°附近的峰值。
CN201780071781.5A 2016-12-02 2017-11-21 半导体装置 Active CN110024135B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016234804 2016-12-02
JP2016-234804 2016-12-02
PCT/IB2017/057268 WO2018100465A1 (ja) 2016-12-02 2017-11-21 半導体装置

Publications (2)

Publication Number Publication Date
CN110024135A CN110024135A (zh) 2019-07-16
CN110024135B true CN110024135B (zh) 2023-10-17

Family

ID=62241344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780071781.5A Active CN110024135B (zh) 2016-12-02 2017-11-21 半导体装置

Country Status (5)

Country Link
US (2) US11075075B2 (zh)
JP (2) JP7085491B2 (zh)
KR (1) KR102455711B1 (zh)
CN (1) CN110024135B (zh)
WO (1) WO2018100465A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7085491B2 (ja) * 2016-12-02 2022-06-16 株式会社半導体エネルギー研究所 半導体装置
US11031506B2 (en) * 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
US12058891B2 (en) * 2018-09-18 2024-08-06 Sharp Kabushiki Kaisha Display device that alleviates limitations in materials
KR102436433B1 (ko) * 2019-08-28 2022-08-25 한양대학교 산학협력단 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
WO2021045759A1 (en) * 2019-09-05 2021-03-11 Hewlett-Packard Development Company, L.P. Semiconductor composite layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102498553A (zh) * 2009-09-16 2012-06-13 株式会社半导体能源研究所 晶体管及显示设备
TW201248863A (en) * 2011-01-12 2012-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US20130140554A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201603286A (zh) * 2014-07-15 2016-01-16 半導體能源研究所股份有限公司 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118810B1 (zh) 1970-02-24 1976-06-12
JP4593094B2 (ja) * 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US8343822B2 (en) * 2008-08-04 2013-01-01 Panasonic Corporation Flexible semiconductor device and method for manufacturing same
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP2012038891A (ja) * 2010-08-06 2012-02-23 Canon Inc ボトムゲート型薄膜トランジスタ
US9236496B2 (en) * 2011-03-11 2016-01-12 Sharp Kabushiki Kaisha Thin film transistor and display device
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9716003B2 (en) * 2013-09-13 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2016201543A (ja) * 2015-04-13 2016-12-01 株式会社半導体エネルギー研究所 半導体装置、または該半導体装置を有する表示装置
CN109121438B (zh) 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
TW202129966A (zh) 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
JP6188977B1 (ja) * 2016-10-21 2017-08-30 株式会社半導体エネルギー研究所 複合酸化物、トランジスタ、表示装置、及び半導体装置
JP7085491B2 (ja) * 2016-12-02 2022-06-16 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102498553A (zh) * 2009-09-16 2012-06-13 株式会社半导体能源研究所 晶体管及显示设备
TW201248863A (en) * 2011-01-12 2012-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US20130140554A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201603286A (zh) * 2014-07-15 2016-01-16 半導體能源研究所股份有限公司 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置

Also Published As

Publication number Publication date
KR102455711B1 (ko) 2022-10-17
US20190318924A1 (en) 2019-10-17
US20210358743A1 (en) 2021-11-18
JPWO2018100465A1 (ja) 2019-10-31
US11075075B2 (en) 2021-07-27
KR20190088492A (ko) 2019-07-26
US11688602B2 (en) 2023-06-27
CN110024135A (zh) 2019-07-16
JP7085491B2 (ja) 2022-06-16
JP2022107807A (ja) 2022-07-22
WO2018100465A1 (ja) 2018-06-07

Similar Documents

Publication Publication Date Title
KR102655935B1 (ko) 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
CN110024135B (zh) 半导体装置
US12098458B2 (en) Metal oxide film, semiconductor device, and display device
KR102358088B1 (ko) 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
WO2017037560A1 (en) Display device
JP7016630B2 (ja) 半導体装置
US10504924B2 (en) Semiconductor device and display device including the semiconductor device
CN111357086A (zh) 半导体装置
KR20210098981A (ko) 표시 장치 및 표시 장치의 제작 방법
JP7570478B2 (ja) 半導体装置
WO2024218627A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2024074954A1 (ja) 半導体装置及び表示装置
KR20240082216A (ko) 반도체 장치, 표시 장치, 및 반도체 장치의 구동 방법
JP2018022888A (ja) 半導体装置、及び半導体装置の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant