WO2018100465A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2018100465A1
WO2018100465A1 PCT/IB2017/057268 IB2017057268W WO2018100465A1 WO 2018100465 A1 WO2018100465 A1 WO 2018100465A1 IB 2017057268 W IB2017057268 W IB 2017057268W WO 2018100465 A1 WO2018100465 A1 WO 2018100465A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal oxide
region
transistor
film
insulating film
Prior art date
Application number
PCT/IB2017/057268
Other languages
English (en)
French (fr)
Inventor
山崎舜平
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to KR1020197017231A priority Critical patent/KR102455711B1/ko
Priority to JP2018553339A priority patent/JP7085491B2/ja
Priority to CN201780071781.5A priority patent/CN110024135B/zh
Priority to US16/348,290 priority patent/US11075075B2/en
Publication of WO2018100465A1 publication Critical patent/WO2018100465A1/ja
Priority to US17/381,700 priority patent/US11688602B2/en
Priority to JP2022091326A priority patent/JP2022107807A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Definitions

  • One embodiment of the present invention relates to a semiconductor device including a metal oxide.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • one embodiment of the present invention relates to a semiconductor device, a display device, a light-emitting device, a power storage device, a memory device, a driving method thereof, or a manufacturing method thereof.
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • a semiconductor element such as a transistor, a semiconductor circuit, an arithmetic device, and a memory device are one embodiment of the semiconductor device.
  • An imaging device, a display device, a liquid crystal display device, a light emitting device, an electro-optical device, a power generation device (including a thin film solar cell, an organic thin film solar cell, and the like) and an electronic device may include a semiconductor device.
  • Oxides are attracting attention as semiconductor materials applicable to transistors.
  • an In—Zn—Ga—O-based oxide, an In—Zn—Ga—Mg—O-based oxide, an In—Zn—O-based oxide, an In—Sn—O-based oxide, an In— A field-effect transistor including an amorphous oxide that is any one of an —O-based oxide, an In—Ga—O-based oxide, and a Sn—In—Zn—O-based oxide is disclosed.
  • Non-Patent Document 1 a structure including a two-layer metal oxide of an In—Zn—O-based oxide and an In—Ga—Zn—O-based oxide as an active layer of a transistor is studied. Yes.
  • Patent Document 2 a technique for manufacturing an integrated circuit of a memory device using a transistor including a metal oxide has been disclosed (see Patent Document 2).
  • transistors including metal oxides In addition to memory devices, arithmetic devices and the like have been manufactured using transistors including metal oxides.
  • an integrated circuit of a memory device, an arithmetic device, or a backplane of a high-definition display device is manufactured using a transistor, it is important that the transistor has high field-effect mobility.
  • a transistor having a fine structure is required to have good electrical characteristics as designed.
  • a metal oxide can be used for the semiconductor layer of the transistor.
  • the metal oxide film is exposed to an oxidizing atmosphere and a reducing atmosphere in the process of forming a transistor.
  • the oxidizing atmosphere is an atmosphere in which oxygen element easily diffuses into the metal oxide film.
  • the metal oxide film is exposed to an oxidizing atmosphere, the effect on the transistor characteristics is small. However, if the metal oxide film is exposed to a reducing atmosphere, the resistance of the metal oxide film may be low (also referred to as N-type). is there.
  • N-type is generated in any region of the metal oxide film, the N-type portion acts as a parasitic channel and causes an increase in variation in transistor characteristics. It can be a factor of fluctuation.
  • the transistor has an N-type region, the normally-off switching characteristic may be normally-on, and thus attention should be paid more.
  • the influence on the transistor characteristics is remarkable particularly in a fine island-shaped metal oxide film.
  • an object of one embodiment of the present invention is to provide a semiconductor device including a metal oxide having transistor characteristics with little variation.
  • Another object is to provide a semiconductor device using a metal oxide having excellent normally-off switching characteristics.
  • Another object is to provide a semiconductor device with high field-effect mobility using a metal oxide.
  • Another object is to provide a semiconductor device formed using a fine island-shaped pattern made of a metal oxide material.
  • Another object is to provide a method for manufacturing a semiconductor device according to one of the above problems.
  • Another object of one embodiment of the present invention is to impart favorable electrical characteristics to a semiconductor device. Another object of one embodiment of the present invention is to provide a highly reliable semiconductor device. Another object of one embodiment of the present invention is to provide a semiconductor device with a novel structure. Another object of one embodiment of the present invention is to provide a method for manufacturing a semiconductor device with a novel structure.
  • an end portion When the metal oxide film has an island pattern, an end portion may have an element diffused from a layer in contact with the end portion or may have an unstable bond, which tends to have different characteristics as compared with an island-shaped central portion.
  • N-type conversion is performed in a region (end region) at a certain distance from the end. , May have a higher conductivity ⁇ .
  • a trap level that affects transistor characteristics may be formed in the vicinity of the end.
  • the end region acts as a parasitic channel, and transistor characteristics are improved.
  • the transistor characteristics may vary over a long period of use.
  • the constant distance is the same, particularly in a fine island-shaped metal oxide, the area occupied by the end region becomes large, and the influence on the transistor characteristics becomes remarkable.
  • the distance between the source electrode and the drain electrode in the end region is made longer than the distance between the source electrode and the drain electrode in the channel formation region.
  • the semiconductor device of one embodiment of the present invention includes a metal oxide.
  • the semiconductor device includes a gate electrode, a first insulating film on the gate electrode, a metal oxide on the first insulating film, a pair of electrodes on the metal oxide, and a second insulation on the metal oxide. And a membrane.
  • the metal oxide has a source region, a drain region, a first region, a second region, and a third region. The source region is in contact with one of the pair of electrodes, the drain region is in contact with the other of the pair of electrodes, and the first region, the second region, and the third region are all a source region and a drain. The region is sandwiched along the channel length direction.
  • the second region is sandwiched between the first region and the third region along the channel width direction, and each of the first region and the third region includes an end portion of the metal oxide, In the length along the channel length direction, the length of the second region is smaller than the length of the first region or the length of the third region.
  • the length of the second region in the length along the channel length direction, is greater than 0 ⁇ m and less than 4 ⁇ m, the length of the first region, or the length of the third region, Is greater than three times the length of the second region and preferably less than the length of the metal oxide.
  • the shortest path from the source region to the drain region is preferably included in the second region.
  • the metal oxide includes a first metal oxide and a second metal oxide in contact with the upper surface of the first metal oxide.
  • the first metal oxide and the second metal oxide The metal oxides are In and element M (M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, respectively.
  • Neodymium, hafnium, tantalum, tungsten, or magnesium and Zn, and the first metal oxide preferably has a region with lower crystallinity than the second metal oxide.
  • each of the first metal oxide and the second metal oxide has a region where the In content is 40% or more and 50% or less with respect to the total number of atoms of In, M, and Zn. And a region where the M content is 5% or more and 30% or less.
  • the first metal oxide and the second metal oxide each have an atomic ratio of M of 1.5 or more and 2.5 or less when the atomic ratio of In is 4, and
  • the atomic ratio of Zn is preferably 2 or more and 4 or less.
  • the first metal oxide and the second metal oxide each have an atomic ratio of M of 0.5 or more and 1.5 or less when the atomic ratio of In is 5, and
  • the atomic ratio of Zn is preferably 5 or more and 7 or less.
  • favorable electrical characteristics can be imparted to a semiconductor device.
  • a highly reliable semiconductor device can be provided.
  • a semiconductor device with a novel structure can be provided.
  • a method for manufacturing a semiconductor device with a novel structure can be provided.
  • 8A and 8B are a top view and cross-sectional views illustrating a semiconductor device.
  • FIG. 10 is a top view illustrating a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating a semiconductor device.
  • 10 is a cross-sectional view illustrating a method for manufacturing a semiconductor device.
  • FIG. 10 is a cross-sectional view illustrating a method for manufacturing a semiconductor device.
  • 10 is a cross-sectional view illustrating a method for manufacturing a semiconductor device.
  • 10 is a cross-sectional view illustrating a method for manufacturing a semiconductor device.
  • FIG. 14 is a top view illustrating one embodiment of a display device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • 4A and 4B are a top view and a cross-sectional view illustrating an example of a pixel.
  • 4A and 4B are a top view and a cross-sectional view illustrating an example of a pixel.
  • the figure explaining a display module. 10A and 10B each illustrate an electronic device. 10A and 10B each illustrate an electronic device.
  • a transistor is an element having at least three terminals including a gate, a drain, and a source.
  • a channel formation region is provided between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode), and between the source and drain via the channel formation region. It is possible to pass a current through. Note that in this specification and the like, a channel formation region refers to a region through which a current mainly flows.
  • the functions of the source and drain may be switched when transistors having different polarities are employed or when the direction of current changes during circuit operation. Therefore, in this specification and the like, the terms source and drain can be used interchangeably.
  • “electrically connected” includes a case of being connected via “thing having some electric action”.
  • the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets.
  • “thing having some electric action” includes electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10 ° to 10 °. Therefore, the case of ⁇ 5 ° to 5 ° is also included.
  • Very refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
  • the terms “film” and “layer” can be interchanged with each other.
  • the term “conductive layer” may be changed to the term “conductive film”.
  • the term “insulating film” may be changed to the term “insulating layer” in some cases.
  • off-state current refers to drain current when a transistor is off (also referred to as a non-conduction state or a cutoff state).
  • the off state is a state where the voltage Vgs between the gate and the source is lower than the threshold voltage Vth in the n-channel transistor, and the voltage Vgs between the gate and the source in the p-channel transistor unless otherwise specified. Is higher than the threshold voltage Vth.
  • the off-state current of an n-channel transistor sometimes refers to a drain current when the voltage Vgs between the gate and the source is lower than the threshold voltage Vth.
  • the off-state current of the transistor may depend on Vgs. Therefore, the off-state current of the transistor being I or less sometimes means that there exists a value of Vgs at which the off-state current of the transistor is I or less.
  • the off-state current of a transistor may refer to an off-state current in an off state at a predetermined Vgs, an off state in a Vgs within a predetermined range, or an off state in Vgs at which a sufficiently reduced off current is obtained.
  • the drain current when Vgs is 0.5 V is 1 ⁇ 10 ⁇ 9 A
  • the drain current when Vgs is 0.1 V is 1 ⁇ 10 ⁇ 13 A.
  • the n-channel transistor has a drain current of 1 ⁇ 10 ⁇ 19 A when Vgs is ⁇ 0.5 V and a drain current of 1 ⁇ 10 ⁇ 22 A when Vgs is ⁇ 0.8 V. Since the drain current of the transistor is 1 ⁇ 10 ⁇ 19 A or less when Vgs is ⁇ 0.5 V or Vgs is in the range of ⁇ 0.5 V to ⁇ 0.8 V, the off-state current of the transistor is 1 It may be said that it is below x10 ⁇ -19> A. Since there is Vgs at which the drain current of the transistor is 1 ⁇ 10 ⁇ 22 A or less, the off-state current of the transistor may be 1 ⁇ 10 ⁇ 22 A or less.
  • the off-state current of a transistor having a channel width W may be represented by a current value flowing around the channel width W.
  • the current value flows around a predetermined channel width (for example, 1 ⁇ m).
  • the unit of off-current may be represented by a unit having a dimension of current / length (for example, A / ⁇ m).
  • off-state current of a transistor may depend on temperature.
  • off-state current may represent off-state current at room temperature, 60 ° C., 85 ° C., 95 ° C., or 125 ° C. unless otherwise specified.
  • the off-state current of a transistor is I or less means that room temperature, 60 ° C., 85 ° C., 95 ° C., 125 ° C., a temperature at which the reliability of the semiconductor device including the transistor is guaranteed, or the transistor is included. There may be a case where there is a value of Vgs at which the off-state current of the transistor is equal to or lower than I at a temperature at which the semiconductor device or the like is used (for example, any one temperature of 5 ° C. to 35 ° C.).
  • the off-state current of the transistor may depend on the voltage Vds between the drain and the source.
  • the off-state current is Vds of 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V unless otherwise specified. Or an off-current at 20V.
  • Vds in which reliability of a semiconductor device or the like including the transistor is guaranteed, or an off-current in Vds used in the semiconductor device or the like including the transistor may be represented.
  • the off-state current of the transistor is equal to or less than I.
  • Vds is 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 20V
  • Vgs at which the off-state current of the transistor is less than or equal to Vds at which Vds guarantees the reliability of the semiconductor device including the transistor or Vds used in the semiconductor device or the like including the transistor. May be pointed to.
  • the drain may be read as the source. That is, the off-state current sometimes refers to a current that flows through the source when the transistor is off.
  • off-state current may refer to current that flows between a source and a drain when a transistor is off, for example.
  • the threshold voltage of a transistor refers to a gate voltage (Vg) when a channel is formed in the transistor.
  • the threshold voltage of a transistor is a maximum slope in a curve (Vg- ⁇ Id characteristic) in which the gate voltage (Vg) is plotted on the horizontal axis and the square root of the drain current (Id) is plotted on the vertical axis.
  • Vg- ⁇ Id characteristic a curve in which the gate voltage (Vg) is plotted on the horizontal axis and the square root of the drain current (Id) is plotted on the vertical axis.
  • a gate voltage (Vg) at the intersection of a straight line obtained by extrapolating a certain tangent and the square root of the drain current (Id) is 0 (Id is 0 A) may be indicated.
  • the threshold voltage of the transistor is a gate in which the channel length is L, the channel width is W, and the value of Id [A] ⁇ L [ ⁇ m] / W [ ⁇ m] is 1 ⁇ 10 ⁇ 9 [A]. It may refer to voltage (Vg).
  • the semiconductor device may have characteristics as an “insulator”. Further, the boundary between “semiconductor” and “insulator” is ambiguous, and there is a case where it cannot be strictly distinguished. Therefore, the “semiconductor” in this specification and the like can be called an “insulator” in some cases. Similarly, an “insulator” in this specification and the like can be called a “semiconductor” in some cases. Alternatively, the “insulator” in this specification and the like can be referred to as a “semi-insulator” in some cases.
  • the semiconductor device may have characteristics as a “conductor”. Further, the boundary between the “semiconductor” and the “conductor” is ambiguous, and there are cases where it cannot be strictly distinguished. Therefore, a “semiconductor” in this specification and the like can be called a “conductor” in some cases. Similarly, a “conductor” in this specification and the like can be called a “semiconductor” in some cases.
  • a metal oxide is a metal oxide in a broad expression.
  • Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors or simply OS), and the like.
  • oxide semiconductors also referred to as oxide semiconductors or simply OS
  • the metal oxide may be referred to as an oxide semiconductor.
  • OS FET it can be said to be a transistor including a metal oxide or an oxide semiconductor.
  • metal oxides containing nitrogen may be collectively referred to as metal oxides.
  • a metal oxide containing nitrogen may be referred to as a metal oxynitride.
  • FIG. 1A is a top view of a transistor 100A which is a semiconductor device of one embodiment of the present invention
  • FIG. 1B is a cross-sectional view taken along a dashed-dotted line X1-X2 in FIG. 1C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG.
  • some components such as an insulating film functioning as a gate insulating film
  • the direction of the alternate long and short dash line X1-X2 may be referred to as a channel length direction, and the direction of the alternate long and short dash line Y1-Y2 may be referred to as a channel width direction. Note that in the top view of the transistor, some components may be omitted in the following drawings as in FIG. 1A.
  • the transistor 100A includes a conductive film 104 over the substrate 102, an insulating film 106 over the substrate 102 and the conductive film 104, a metal oxide 108 over the insulating film 106, a conductive film 112a over the metal oxide 108, and a metal oxide.
  • a conductive film 112b over the object 108.
  • An insulating film 115 is formed over the transistor 100A, specifically, over the metal oxide 108, the conductive film 112a, and the conductive film 112b.
  • the transistor 100A is a so-called channel etch transistor.
  • the insulating film 115 preferably includes silicon and one or both of nitrogen and oxygen.
  • the insulating film 115 has excess oxygen and can supply oxygen to the metal oxide 108.
  • the metal oxide 108 includes a metal oxide 108_1 over the insulating film 106 and a metal oxide 108_2 in contact with the top surface of the metal oxide 108_1.
  • each of the metal oxide 108_1 and the metal oxide 108_2 includes In and an element M (M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, and germanium. , Zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium), and Zn.
  • the element M is preferably gallium.
  • the insulating film 106 functions as a gate insulating film of the transistor 100A, and the insulating film 115 serves as a protective insulating film of the transistor 100A. It has a function.
  • the conductive film 104 functions as a gate electrode
  • the conductive film 112a functions as a source electrode
  • the conductive film 112b functions as a drain electrode.
  • the insulating film 106 may be referred to as a first insulating film
  • the insulating film 115 may be referred to as a second insulating film.
  • FIG. 2A is a top view illustrating only the metal oxide 108, the conductive film 112a, and the conductive film 112b of the transistor 100A.
  • the conductive film 112 a and the conductive film 112 b are disposed in front of the metal oxide 108.
  • a region in contact with the conductive film 112a can be referred to as a source region
  • a region in contact with the conductive film 112b can be referred to as a drain region. Note that the source region and the drain region may be determined interchangeably.
  • the distance between the conductive film 112a and the conductive film 112b in the channel length direction is divided into two types, a distance 206 and a distance 207.
  • a region where the metal oxide 108 is formed and is between the conductive film 112a and the conductive film 112b and the distance between the conductive film 112a and the conductive film 112b is a distance 206 is a channel formation region 201.
  • the region having the interval 207 is the end region 202A or the end region 202B.
  • the end region 202A or the end region 202B includes the end portion 204A and the end portion 204B of the metal oxide 108, respectively. Since the end portion 204A and the end portion 204B may diffuse elements from adjacent layers or have unstable bonds, the end region 202A or the end region 202B has a higher conductivity ⁇ than the channel formation region 201. May have. Alternatively, a trap level that affects transistor characteristics may be formed in the end region 202A or the end region 202B. Note that the end region 202A, the end region 202B, and the channel formation region 201 are sandwiched between the source region and the drain region along the channel length direction.
  • the length of the channel formation region 201 in the channel width direction is the channel width 211, and the length of the end region 202A or the end region 202B in the channel width direction is the end width 212.
  • the end width 212 is larger than 0 and smaller than half the length of the metal oxide 108 in the channel width direction.
  • the end region 202 ⁇ / b> A or the end region 202 ⁇ / b> B includes an end portion of the metal oxide 108.
  • the entire region of the metal oxide 108 having conductivity ⁇ higher than that of the channel formation region 201 is the end region 202A or the end region 202B. It is preferable that it is contained in. That is, it is preferable to select the end width 212 in which the end region 202A or the end region 202B contains all the metal oxide having a higher conductivity ⁇ than the channel formation region 201.
  • the end width 212 that includes all of the metal oxide near the end where the trap level that affects the transistor characteristics is formed.
  • a preferable size of the end width 212 varies depending on process conditions. For example, when the process upper limit temperature is high, the end width 212 is large.
  • the transistor characteristics can be calculated by the channel width 211.
  • the following interval 207 is set. That is, the interval 207 is larger than the interval 206 and smaller than the length of the metal oxide 108 in the channel length direction.
  • the interval 207 is preferably larger than three times the interval 206 and smaller than the length of the metal oxide 108 in the channel length direction.
  • the interval 207 By setting the interval 207 to be larger than the interval 206, the series resistance of the conductive film 112a, the end region 202A or the end region 202B, and the conductive film 112b is increased, and the metal oxide has less variation in transistor characteristics.
  • a semiconductor device using can be provided.
  • a semiconductor device using a metal oxide having excellent normally-off switching characteristics can be provided.
  • the transistor of one embodiment of the present invention includes the regions 203A, 203B, 203C, and 203D which have the end portion of the metal oxide 108 and overlap with the conductive film 112a or the conductive film 112b.
  • the contact resistance between the metal oxide 108 and the conductive film 112a or the conductive film 112b can be reduced. Further, when the transistor is used for a display device, stray light reaching the channel formation region 201 along a direction parallel to the film surface can be reduced by including the regions 203A, 203B, 203C, and 203D.
  • the diffusion amount of hydrogen in the direction of the channel formation region 201 may be large.
  • the conductive film 112a and the conductive film 112b have an effect of absorbing hydrogen in the channel formation region 201 and its surroundings, increase in the conductivity ⁇ of the transistor can be prevented.
  • the transistor includes the regions 203A, 203B, 203C, and 203D.
  • Examples of the material of the conductive film 112a and the conductive film 112b that have an effect of absorbing hydrogen in and around the channel formation region 201 include conductive oxides such as indium tin oxide and tungsten oxide.
  • a zinc oxide film is formed, and aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, One or more metal elements selected from indium, etc.
  • Materials comprising or, typified by polycrystalline silicon which contains an impurity element such as phosphorus, high electric conductivity semiconductor film may be formed a silicide such as nickel silicide.
  • a silicide such as nickel silicide.
  • the same function may be obtained even when titanium is used instead of the oxide.
  • the channel formation region 201 is located between the region 203A and the region 203B along the channel length direction. Similarly, the channel formation region 201 is located between the region 203C and the region 203D along the channel length direction.
  • the shortest distance between the conductive film 112a and the conductive film 112b is an interval 206 that is a channel length. In other words, the shortest path from the source region to the drain region is included in the channel formation region 201.
  • the boundary between the end region 202A and the region 203A may not be parallel to the channel width direction.
  • the distance between the conductive film 112a and the conductive film 112b may be reduced as the distance from the end portion of the metal oxide 108 increases (see FIG. 2B).
  • the arrangement of this shape is effective when the influence of the end portion in the metal oxide is small and the end width 212 is desired to be as small as possible, but it is at the limit of miniaturization by exposure or etching.
  • the substrate 102 There is no particular limitation on the material of the substrate 102, but it is necessary that the substrate 102 have at least heat resistance to withstand heat treatment performed later.
  • a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like may be used as the substrate 102.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be applied, and a semiconductor element is provided over these substrates.
  • a substrate may be used as the substrate 102.
  • the sixth generation (1500 mm ⁇ 1850 mm), the seventh generation (1870 mm ⁇ 2200 mm), the eighth generation (2200 mm ⁇ 2400 mm), the ninth generation (2400 mm ⁇ 2800 mm), the tenth generation.
  • a large area substrate such as a generation (2950 mm ⁇ 3400 mm)
  • a large display device can be manufactured.
  • a flexible substrate may be used as the substrate 102, and the transistor 100A may be formed directly over the flexible substrate.
  • a separation layer may be provided between the substrate 102 and the transistor 100A. The separation layer can be used for separation from the substrate 102 and transfer to another substrate after the semiconductor device is partially or entirely completed thereon. At that time, the transistor 100A can be transferred to a substrate having poor heat resistance or a flexible substrate.
  • Cr chromium
  • Cu copper
  • Al aluminum
  • Au gold
  • a selected metal element an alloy containing the above-described metal element as a component, an alloy combining the above-described metal elements, or the like.
  • the conductive films 104, 112a, and 112b each include an oxide containing indium and tin (In—Sn oxide), an oxide containing indium and tungsten (In—W oxide), indium, tungsten, and zinc.
  • An oxide conductor such as (-Zn oxide) or an oxide semiconductor can also be used.
  • the oxide conductor will be described.
  • the oxide conductor may be referred to as OC (Oxide Conductor).
  • Oxide Conductor As an oxide conductor, for example, when an oxygen vacancy is formed in an oxide semiconductor and hydrogen is added to the oxygen vacancy, a donor level is formed in the vicinity of the conduction band. As a result, the oxide semiconductor becomes highly conductive and becomes a conductor.
  • a conductive oxide semiconductor can be referred to as an oxide conductor.
  • an oxide semiconductor has a large energy gap and thus has a light-transmitting property with respect to visible light.
  • an oxide conductor is an oxide semiconductor having a donor level in the vicinity of the conduction band. Therefore, the oxide conductor is less influenced by absorption due to the donor level, and has a light-transmitting property similar to that of an oxide semiconductor with respect to visible light.
  • a Cu—X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied to the conductive films 104, 112a, and 112b.
  • X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti
  • a Cu-X alloy film it can be processed by a wet etching process, and thus manufacturing costs can be suppressed.
  • the conductive films 112a and 112b preferably include any one or more selected from copper, titanium, tungsten, tantalum, and molybdenum among the above metal elements.
  • a tantalum nitride film is preferably used as the conductive films 112a and 112b.
  • the tantalum nitride film has conductivity and high barrier properties against copper or hydrogen. Further, since the tantalum nitride film emits less hydrogen from itself, it can be most suitably used as a conductive film in contact with the metal oxide 108 or a conductive film in the vicinity of the metal oxide 108.
  • a copper film is preferably used as the conductive films 112a and 112b because the resistance of the conductive films 112a and 112b can be reduced.
  • the conductive films 112a and 112b can be formed by an electroless plating method.
  • a material that can be formed by the electroless plating method for example, any one or more selected from Cu, Ni, Al, Au, Sn, Co, Ag, and Pd can be used.
  • the use of Cu or Ag is preferable because the resistance of the conductive film can be lowered.
  • Insulating film functioning as a gate insulating film As the insulating film 106 which functions as the gate insulating film of the transistor 100A, a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, or the like is formed by a plasma enhanced chemical vapor deposition (PECVD) method, a sputtering method, or the like. Insulation including one or more of films, silicon nitride films, aluminum oxide films, hafnium oxide films, yttrium oxide films, zirconium oxide films, gallium oxide films, tantalum oxide films, magnesium oxide films, lanthanum oxide films, cerium oxide films, and neodymium oxide films Layers can be used. Note that the insulating film 106 may have a stacked structure or a stacked structure including three or more layers.
  • PECVD plasma enhanced chemical vapor deposition
  • the insulating film 106 that is in contact with the metal oxide 108 that functions as a channel formation region of the transistor 100A is preferably an oxide insulating film, and includes a region containing excess oxygen than the stoichiometric composition (excess oxygen region). ) Is more preferable.
  • the present invention is not limited to the above structure, and a nitride insulating film may be used as the insulating film in contact with the metal oxide 108.
  • a structure in which a silicon nitride film is formed and the surface of the silicon nitride film is subjected to oxygen plasma treatment or the like to oxidize the surface of the silicon nitride film can be given.
  • oxygen plasma treatment or the like is performed on the surface of the silicon nitride film, the surface of the silicon nitride film may be oxidized at an atomic level, so that oxygen is not detected even when the cross section of the transistor is observed.
  • the cross section of the transistor it may be observed that the silicon nitride film and the metal oxide are in contact with each other.
  • a silicon nitride film has a higher relative dielectric constant than a silicon oxide film and has a large film thickness necessary for obtaining a capacitance equivalent to that of a silicon oxide film. Therefore, silicon nitride is used as a gate insulating film of a transistor. By including the film, the insulating film can be thickened. Therefore, a decrease in the withstand voltage of the transistor can be suppressed, and further, the withstand voltage can be improved to suppress electrostatic breakdown of the transistor.
  • Metal oxide As the metal oxide 108, any of the materials described above can be used.
  • the metal oxide 108_1 and the metal oxide 108_2 each have a region where the In content is 40% to 50% and the M content is 5% or more with respect to the total number of atoms of In, M, and Zn. And an area of 30% or less.
  • the carrier density can be increased.
  • the vicinity of 4: 2: 3 means that when In is 4, M is 1.5 or more and 2.5 or less and Zn is 2 with respect to the total number of atoms of In, M, and Zn. It is 4 or less.
  • In the vicinity of 5: 1: 6 when In is 5, M is 0.5 or more and 1.5 or less and Zn is 5 or more with respect to the total number of atoms of In, M, and Zn. 7 or less.
  • the metal oxide 108_1 preferably includes a region with lower crystallinity than the metal oxide 108_2.
  • the metal oxide 108_1 has a region with lower crystallinity than the metal oxide 108_2, a semiconductor device with high carrier density and high reliability can be provided.
  • the metal oxide 108_2 functions as an etching stopper for the metal oxide 108_1 by increasing the crystallinity of the metal oxide 108_2 over the metal oxide 108_1.
  • the contact resistance between the metal oxide 108_2 and the conductive films 112a and 112b can be reduced.
  • the field-effect mobility of the transistor 100A can be increased. Specifically, the field-effect mobility of the transistor 100A exceeds 50 cm 2 / Vs, more preferably, the field-effect mobility of the transistor 100A can exceed 100 cm 2 / Vs.
  • a display device with a narrow frame width (also referred to as a narrow frame) can be provided by using the above transistor with high field-effect mobility for a gate driver that generates a gate signal.
  • the above transistor with high field-effect mobility is used for a source driver that supplies signals from a signal line included in a display device (particularly, a demultiplexer connected to an output terminal of a shift register included in the source driver).
  • a display device with a small number of wirings connected to the display device can be provided.
  • the metal oxide 108_1 and the metal oxide 108_2 may each have one or both of a single crystal structure and a non-single crystal structure.
  • the non-single crystal structure includes, for example, a CAAC-OS (C Axis Crystalline Oxide Semiconductor) described later, a polycrystalline structure, a microcrystalline structure, and an amorphous structure.
  • Examples of the crystal structure include a bixbyite crystal structure and a layered crystal structure.
  • a mixed crystal structure including both a bixbyite crystal structure and a layered crystal structure may be employed.
  • the metal oxide 108_2 preferably has a layered crystal structure, particularly a crystal structure having c-axis alignment.
  • the metal oxide 108_2 is preferably a CAAC-OS.
  • the metal oxide 108_1 preferably has a microcrystalline structure and the metal oxide 108_2 preferably has a crystal structure having c-axis alignment.
  • the metal oxide 108_1 has a region with lower crystallinity than the metal oxide 108_2.
  • the crystallinity of the metal oxide 108 may be analyzed using, for example, X-ray diffraction (XRD: X-Ray Diffraction), or analyzed using a transmission electron microscope (TEM: Transmission Electron Microscope). Can be analyzed.
  • the metal oxide 108_1 has a region with low crystallinity, the following excellent effects are obtained.
  • oxygen vacancies that can be formed in the metal oxide 108_1 are described.
  • Oxygen deficiency formed in the metal oxide 108_1 is problematic because it affects transistor characteristics. For example, when oxygen vacancies are formed in the metal oxide 108_1, hydrogen is bonded to the oxygen vacancies to serve as a carrier supply source. When a carrier supply source is generated in the metal oxide 108_1, a change in electrical characteristics of the transistor 100A including the metal oxide 108_1, typically, a threshold voltage shift occurs. Therefore, it is preferable that the metal oxide 108_1 have fewer oxygen vacancies.
  • the metal oxide 108_2 is formed over the metal oxide 108_1.
  • the metal oxide 108_2 has a structure containing more oxygen than the metal oxide 108_1.
  • oxygen or excess oxygen moves from the metal oxide 108_2 to the metal oxide 108_1, so that oxygen vacancies in the metal oxide 108_1 can be reduced. It becomes possible.
  • the metal oxide 108_2 By increasing the crystallinity of the metal oxide 108_2, impurities that can be mixed into the metal oxide 108_1 can be suppressed. In particular, by increasing the crystallinity of the metal oxide 108_2, damage to the metal oxide 108_1 can be suppressed when the conductive films 112a and 112b are processed.
  • the surface of the metal oxide 108 that is, the surface of the metal oxide 108_2 is exposed to an etchant or an etching gas when the conductive films 112a and 112b are processed.
  • the metal oxide 108_2 since the metal oxide 108_2 has a region with high crystallinity, the metal oxide 108_2 has higher etching resistance than the metal oxide 108_1 with low crystallinity. Therefore, the metal oxide 108_2 functions as an etching stopper.
  • the metal oxide 108 a metal oxide with low impurity concentration and low density of defect states is preferably used because a transistor having excellent electrical characteristics can be manufactured.
  • low impurity concentration and low defect level density low oxygen deficiency
  • high purity intrinsic or substantially high purity intrinsic typical examples of impurities in the metal oxide include water and hydrogen.
  • reducing or removing water and hydrogen from a metal oxide may be referred to as dehydration or dehydrogenation.
  • adding oxygen to a metal oxide may be expressed as oxygenation, and a state in which oxygen is added and has oxygen in excess of the stoichiometric composition may be expressed as a peroxygenated state. .
  • a metal oxide that is highly purified intrinsic or substantially highly purified intrinsic has few carrier generation sources, so that the carrier density can be lowered. Therefore, a transistor in which a channel formation region is formed in the metal oxide rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative.
  • a metal oxide that is highly purified intrinsic or substantially highly purified intrinsic has a low defect level density, and thus may have a low trap level density.
  • a metal oxide having high purity intrinsicity or substantially high purity intrinsicity has an extremely small off-current, a channel width of 1 ⁇ 10 6 ⁇ m, and a channel length L of 10 ⁇ m. When the voltage between the electrodes (drain voltage) is in the range of 1V to 10V, the off-state current can be less than the measurement limit of the semiconductor parameter analyzer, that is, 1 ⁇ 10 ⁇ 13 A or less.
  • the metal oxide 108_1 has a region with lower crystallinity than the metal oxide 108_2, so that the carrier density may be increased.
  • the Fermi level may be relatively higher than the conduction band of the metal oxide 108_1. Accordingly, the lower end of the conduction band of the metal oxide 108_1 is lowered, and the energy difference between the lower end of the conduction band of the metal oxide 108_1 and the trap level that can be formed in the gate insulating film (here, the insulating film 106) is reduced. May be larger.
  • the energy difference is increased, the charge trapped in the gate insulating film is reduced, and the variation in the threshold voltage of the transistor may be reduced in some cases.
  • the carrier density of the metal oxide 108_1 is increased, the field-effect mobility of the metal oxide 108 can be increased.
  • the atomic ratio of the metal element of the sputtering target used for forming the In-M-Zn oxide is In> M It is preferable to satisfy.
  • the atomic ratio of the metal oxide 108_1 and the metallic oxide 108_2 to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target.
  • the metal oxide 108_1 and the metal oxide 108_2 each have an energy gap of 2.5 eV or more, preferably 3.0 eV or more. In this manner, by using a metal oxide having a wide energy gap, the off-state current of the transistor 100A can be reduced.
  • the insulating film 115 functions as a protective insulating film of the transistor 100A.
  • the insulating film 115 has a function of supplying oxygen to the metal oxide 108.
  • the insulating film 115 preferably includes silicon and one or both of nitrogen and oxygen.
  • the insulating film 115 preferably includes a first layer containing silicon and oxygen, and a second layer containing silicon and nitrogen.
  • the insulating film 115 is an insulating film having a low level density caused by nitrogen oxides (NO x , x being larger than 0 and 2 or less, preferably 1 or more and 2 or less, typically NO or NO 2 ). It is preferable to use it.
  • Nitrogen oxide forms a level in the insulating film 115 and the like.
  • the level is located in the energy gap of the metal oxide 108.
  • the level density due to the nitrogen oxide is formed between the energy (Ev_os) at the upper end of the valence band of the metal oxide 108 and the energy (Ec_os) at the lower end of the conduction band of the metal oxide 108.
  • Ev_os energy at the upper end of the valence band of the metal oxide 108
  • Ec_os energy
  • the insulating film 115 is an insulating film having a low level density due to nitrogen oxides, shift in threshold voltage of the transistor can be reduced and fluctuation in electrical characteristics of the transistor can be reduced. Can do.
  • various films such as a conductive film, an insulating film, and a metal oxide described above can be formed by a sputtering method or a PECVD method, but other methods such as a thermal CVD (Chemical Vapor Deposition) method are used. May be formed.
  • thermal CVD Chemical Vapor Deposition
  • examples of the thermal CVD method include MOCVD (Metal Organic Chemical Vapor Deposition) method or ALD (Atomic Layer Deposition) method.
  • the thermal CVD method has an advantage that no defect is generated due to plasma damage because it is a film forming method that does not use plasma.
  • a source gas is sent into a chamber, the inside of the chamber is under atmospheric pressure or reduced pressure, and a film is deposited on the substrate.
  • a source gas is sent into a chamber, the inside of the chamber is set to atmospheric pressure or reduced pressure, and a film is deposited on the substrate.
  • FIG. 3A is a top view of a transistor 100B which is a semiconductor device of one embodiment of the present invention
  • FIG. 3B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 3C corresponds to a cross-sectional view of a cut surface taken along the alternate long and short dash line Y1-Y2 shown in FIG.
  • the transistor 100B includes a conductive film 104 over the substrate 102, an insulating film 106 over the substrate 102 and the conductive film 104, a metal oxide 108 over the insulating film 106, a conductive film 112a over the metal oxide 108, and a metal oxide.
  • a conductive film 112b over the material 108, an insulating film 115 over the metal oxide 108, the conductive film 112a, and the conductive film 112b, an insulating film 116 over the insulating film 115, and a conductive film 120a over the insulating film 116.
  • a conductive film 120b over the film 116.
  • the insulating film 106 has an opening 151, and a conductive film 112 c that is electrically connected to the conductive film 104 through the opening 151 is formed over the insulating film 106.
  • the insulating film 115 and the insulating film 116 include an opening 152a reaching the conductive film 112b and an opening 152b reaching the conductive film 112c.
  • the insulating film 106 functions as a first gate insulating film of the transistor 100B, and the insulating films 115 and 116 function as a second gate insulating film of the transistor 100B.
  • the conductive film 104 functions as a first gate electrode
  • the conductive film 112a functions as a source electrode
  • the conductive film 112b functions as a drain electrode.
  • the conductive film 120a functions as a second gate electrode
  • the conductive film 120b functions as a pixel electrode of the display device.
  • the conductive film 120a is electrically connected to the conductive film 104 through the openings 152b and 151. Therefore, the same potential is applied to the conductive film 104 and the conductive film 120a.
  • the metal oxide 108 is positioned so as to face the conductive film 104 and the conductive film 120a and is sandwiched between conductive films functioning as two gate electrodes.
  • the length of the conductive film 120a in the channel length direction and the length of the conductive film 120a in the channel width direction are longer than the length of the metal oxide 108 in the channel length direction and the length of the metal oxide 108 in the channel width direction, respectively.
  • the entire metal oxide 108 is covered with the conductive film 120a with the insulating films 115 and 116 interposed therebetween.
  • the conductive film 104 and the conductive film 120 a are connected in openings provided in the insulating films 106, 115, and 116 and have regions located outside the side end portions of the metal oxide 108.
  • the metal oxide 108 included in the transistor 100B can be electrically surrounded by the electric fields of the conductive film 104 and the conductive film 120a.
  • a device structure of a transistor that surrounds a metal oxide in which a channel formation region is formed by an electric field of a first gate electrode and a second gate electrode is a Surrounded Channel (S-Channel) structure. Can be called.
  • S-Channel Surrounded Channel
  • the transistor 100B Since the transistor 100B has an S-Channel structure, an electric field for inducing a channel can be effectively applied to the metal oxide 108 by the conductive film 104 functioning as the first gate electrode. The current driving capability is improved and high on-current characteristics can be obtained. Further, since the on-state current can be increased, the transistor 100B can be miniaturized. In addition, since the transistor 100B has a structure in which the metal oxide 108 is surrounded by the conductive film 104 functioning as the first gate electrode and the conductive film 120a functioning as the second gate electrode, the mechanical strength of the transistor 100B is increased. Can be increased.
  • the insulating film 116 may be any insulating material, and one or both of an inorganic material and an organic material can be used.
  • an inorganic material silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, or the like can be used.
  • an organic material a heat-resistant resin material such as a polyimide resin, an acrylic resin, a polyimide amide resin, a benzocyclobutene resin, a polyamide resin, or an epoxy resin can be used.
  • an organic material such as an acrylic resin is preferably used because planarity can be increased and productivity is high.
  • the conductive films 120a and 120b are the same materials as those listed for the conductive films 104, 112a, and 112b described above can be used.
  • the conductive films 120a and 120b are preferably oxide conductive films (OC).
  • OC oxide conductive films
  • FIG. 4A is a top view of a transistor 100C which is a semiconductor device of one embodiment of the present invention
  • FIG. 4B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 4C corresponds to a cross-sectional view of a cross section taken along the dashed-dotted line Y1-Y2 in FIG.
  • the transistor 100C has a structure in which the metal oxide 108 included in the above-described transistor 100B has a three-layer structure.
  • the metal oxide 108 of the transistor 100C includes a metal oxide 108_3 over the insulating film 106, a metal oxide 108_1 over the metal oxide 108_3, and a metal oxide 108_2 over the metal oxide 108_1.
  • FIG. 13A illustrates an example of a band structure in the film thickness direction of a stacked structure including the insulating film 106, the metal oxides 108_1, 108_2, and 108_3, and the insulating film 115.
  • FIG. 13B illustrates an example of a band structure in the film thickness direction of a stacked structure including the insulating film 106, the metal oxides 108_1 and 108_2, and the insulating film 115.
  • the band structure indicates the energy level (Ec) of the lower end of the conduction band of the insulating film 106, the metal oxides 108_1, 108_2, and 108_3, and the insulating film 115 for easy understanding.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band changes gently. In other words, it can be said that it is continuously changed or continuously joined.
  • defect states such as trap centers and recombination centers can be obtained. It is assumed that there is no impurity that forms a position.
  • a multi-chamber type film formation apparatus including a load lock chamber is used to continuously form each film without exposure to the atmosphere. It is necessary to laminate.
  • the metal oxide 108_1 becomes a well, and a channel formation region is formed in the metal oxide 108_1 in the transistor using the above stacked structure. .
  • the metal oxide 108_1 has a structure in which a trap level is hardly formed.
  • the trap level may be farther from the vacuum level than the energy level (Ec) at the lower end of the conduction band of the metal oxide 108_1 functioning as a channel formation region, and electrons are likely to accumulate in the trap level. . Accumulation of electrons at the trap level results in a negative fixed charge, and the threshold voltage of the transistor shifts in the positive direction. Therefore, a structure in which the trap level is closer to the vacuum level than the energy level (Ec) at the lower end of the conduction band of the metal oxide 108_1 is preferable. By doing so, electrons are unlikely to accumulate in the trap level, the on-state current of the transistor can be increased, and field effect mobility can be increased.
  • the metal oxides 108_2 and 108_3 are closer to the vacuum level at the lower end of the conduction band than the metal oxide 108_1.
  • the energy levels at the lower end of the conduction band of the metal oxide 108_1 and the metal oxide 108_1 is 0.15 eV or more, 0.5 eV or more, and 2 eV or less, or 1 eV or less.
  • the difference between the electron affinity of the metal oxides 108_2 and 108_3 and the electron affinity of the metal oxide 108_1 is 0.15 eV or more, 0.5 eV or more, and 2 eV or less, or 1 eV or less.
  • the metal oxide 108_1 becomes a main current path. That is, the metal oxide 108_1 functions as a channel formation region.
  • the metal oxides 108_2 and 108_3 are preferably formed using a metal oxide including one or more metal elements included in the metal oxide 108_1 in which a channel formation region is formed.
  • interface scattering hardly occurs at the interface between the metal oxide 108_1 and the metal oxide 108_2 or the interface between the metal oxide 108_1 and the metal oxide 108_3. Accordingly, the movement of carriers is not inhibited at the interface, so that the field effect mobility of the transistor is increased.
  • the metal oxides 108_2 and 108_3 do not include a spinel crystal structure in the film.
  • the constituent elements of the conductive films 120a and 120b are diffused into the metal oxide 108_1 at the interface between the spinel crystal structure and another region. May end up.
  • the metal oxides 108_2 and 108_3 be a CAAC-OS because blocking properties of constituent elements of the conductive films 120a and 120b, for example, a copper element are increased.
  • the metal oxides 108_2 and 108_3 are not limited to the above-described metal oxide target, and a metal oxide target having a composition equivalent to that of the metal oxide 108_1 may be used.
  • FIG. 5A is a top view of a transistor 100D which is a semiconductor device of one embodiment of the present invention
  • FIG. 5B is a cross-sectional view taken along a dashed-dotted line X1-X2 in FIG. 5C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG.
  • the transistor 100D has a structure in which the conductive films 112a and 112b included in the above-described transistor 100B have a three-layer structure.
  • a conductive film 112a included in the transistor 100D includes a conductive film 112a_1, a conductive film 112a_2 over the conductive film 112a_1, and a conductive film 112a_3 over the conductive film 112a_2.
  • the conductive film 112b included in the transistor 100D includes a conductive film 112b_1, a conductive film 112b_2 over the conductive film 112b_1, and a conductive film 112b_3 over the conductive film 112b_2.
  • the conductive film 112a_1, the conductive film 112b_1, the conductive film 112a_3, and the conductive film 112b_3 include one or more selected from titanium, tungsten, tantalum, molybdenum, indium, gallium, tin, and zinc. This is preferable.
  • the conductive film 112a_2 and the conductive film 112b_2 preferably include one or more selected from copper, aluminum, and silver.
  • titanium can be used for the conductive films 112a_1, 112b_1, 112a_3, and 112b_3, and copper can be used for the conductive films 112a_2 and 112b_2.
  • the above structure is preferable because the wiring resistance of the conductive films 112a and 112b can be reduced and copper diffusion into the metal oxide 108 can be suppressed.
  • the above structure is preferable because the contact resistance between the conductive film 112b and the conductive film 120b can be reduced. Note that the other structure of the transistor 100D is similar to that of the transistor 100B described above, and has the same effect.
  • FIG. 6A is a top view of a transistor 100E which is a semiconductor device of one embodiment of the present invention
  • FIG. 6B is a cross-sectional view of a cross section along a dashed-dotted line X1-X2 in FIG. 6C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG.
  • the transistor 100E has a structure in which the conductive films 112a and 112b included in the above-described transistor 100B have a three-layer structure. In the transistor 100E, the shapes of the conductive film 112a and the conductive film 112b included in the transistor 100D described above are different.
  • a conductive film 112a included in the transistor 100E includes a conductive film 112a_1, a conductive film 112a_2 over the conductive film 112a_1, and a conductive film 112a_3 over the conductive film 112a_2.
  • the conductive film 112b included in the transistor 100E includes a conductive film 112b_1, a conductive film 112b_2 over the conductive film 112b_1, and a conductive film 112b_3 over the conductive film 112b_2. Note that the above materials can be used for the conductive films 112a_1, 112a_2, 112a_3, 112b_1, 112b_2, and 112b_3.
  • the end portion of the conductive film 112a_1 has a region located outside the end portion of the conductive film 112a_2, and the conductive film 112a_3 covers a top surface and side surfaces of the conductive film 112a_2 and is in contact with the conductive film 112a_1.
  • the end portion of the conductive film 112b_1 includes a region located outside the end portion of the conductive film 112b_2.
  • the conductive film 112b_3 covers a top surface and side surfaces of the conductive film 112b_2 and is in contact with the conductive film 112b_1.
  • the above structure is preferable because the wiring resistance of the conductive films 112a and 112b can be reduced and copper diffusion into the metal oxide 108 can be suppressed.
  • the structure shown in the transistor 100E can be more preferably suppressed than the transistor 100D shown above.
  • the above structure is preferable because the contact resistance between the conductive film 112b and the conductive film 120b can be reduced.
  • the other structure of the transistor 100E is similar to that of the transistor 100B described above, and has the same effect.
  • FIG. 7A is a top view of the transistor 100F which is a semiconductor device of one embodiment of the present invention
  • FIG. 7B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG.
  • FIG. 7C corresponds to a cross-sectional view of a cut surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG. 7A.
  • the transistor 100F is different from the above-described transistor 100B in that the structure of the conductive films 112a and 112b, the structure of the insulating film 115, and the insulating films 113a and 113b are included.
  • a conductive film 112a included in the transistor 100F includes a conductive film 112a_1 and a conductive film 112a_2 over the conductive film 112a_1.
  • the conductive film 112a_2 is covered with an insulating film 113a.
  • a conductive film 112b included in the transistor 100F includes a conductive film 112b_1 and a conductive film 112b_2 over the conductive film 112b_1.
  • the conductive film 112b_2 is covered with the insulating film 113b.
  • the insulating films 113a and 113b can be formed using, for example, a PA ALD (Plasma Assisted Atomic Layer Deposition) method. Specifically, after the conductive films 112a_2 and 112b_2 are formed, a silane gas or the like is attached to the top and side surfaces of the conductive films 112a_2 and 112b_2 by a PA ALD method. Note that the insulating films 113a and 113b may include some of the constituent elements of the conductive film 112a_2 and the conductive film 112b_2. For example, in the case where the conductive film 112a_2 and the conductive film 112b_2 include copper, the insulating films 113a and 113b may be silicide including copper.
  • the insulating film 115 included in the transistor 100F includes an insulating film 115_1, an insulating film 115_2 over the insulating film 115_1, and an insulating film 115_3 over the insulating film 115_2.
  • the insulating film 115_1 and the insulating film 115_2 can be a layer containing silicon and oxygen
  • the insulating film 115_3 can be a layer containing silicon and nitrogen.
  • the other structure of the transistor 100F is similar to that of the transistor 100B described above, and has the same effects.
  • the transistor according to this embodiment can freely combine the transistors having the above structures.
  • 8A to 12B are cross-sectional views illustrating a method for manufacturing a semiconductor device. 8 to 12, the left side is a cross-sectional view in the channel length direction, and the right side is a cross-sectional view in the channel width direction.
  • a conductive film is formed over the substrate 102, and the conductive film is processed by a lithography process and an etching process, so that the conductive film 104 functioning as a first gate electrode is formed.
  • an insulating film 106 functioning as a first gate insulating film is formed over the conductive film 104 (see FIG. 8A).
  • a glass substrate is used as the substrate 102, and a titanium film with a thickness of 50 nm and a copper film with a thickness of 200 nm are formed by a sputtering method as the conductive film 104 functioning as the first gate electrode.
  • a 400-nm-thick silicon nitride film is formed as the insulating film 106 by PECVD.
  • PECVD PECVD
  • the silicon nitride film has a three-layer structure including a first silicon nitride film, a second silicon nitride film, and a third silicon nitride film.
  • the three-layer structure it can be formed as follows.
  • the first silicon nitride film for example, silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 100 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa. What is necessary is just to form 2000 W electric power using a high frequency power supply of 27.12 MHz so that thickness may be set to 50 nm.
  • silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 2000 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa;
  • a thickness of 300 nm may be formed by supplying 2000 W of power using a 12 MHz high frequency power source.
  • silane having a flow rate of 200 sccm and nitrogen having a flow rate of 5000 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, the pressure in the reaction chamber is controlled to 100 Pa, and a high frequency power source of 27.12 MHz is used. Then, the power may be formed so as to have a thickness of 50 nm by supplying power of 2000 W.
  • the substrate temperature at the time of forming the first silicon nitride film, the second silicon nitride film, and the third silicon nitride film can be 350 ° C. or lower.
  • the silicon nitride film has the above-described three-layer structure, for example, when a conductive film containing copper is used for the conductive film 104, the following effects can be obtained.
  • the first silicon nitride film can suppress diffusion of copper element from the conductive film 104.
  • the second silicon nitride film has a function of releasing hydrogen and can improve the withstand voltage of the insulating film functioning as a gate insulating film.
  • the third silicon nitride film emits less hydrogen from the third silicon nitride film and can suppress diffusion of hydrogen released from the second silicon nitride film.
  • a PA ALD method treatment is performed before and after the second silicon nitride film is formed, for example, a silane gas is supplied, and then the silane gas is exhausted to generate a nitrogen gas plasma.
  • the step of forming the first silicon nitride film and the third silicon nitride film may be omitted.
  • the above-described formation of the silicon oxynitride film having a thickness of 50 nm may be omitted.
  • oxygen plasma treatment is performed on the silicon nitride film having a thickness of 400 nm.
  • a metal oxide 108_1_0 is formed over the insulating film 106 (see FIG. 8B).
  • FIG. 8B is a schematic cross-sectional view of the inside of the deposition apparatus when the metal oxide 108_1_0 is formed over the insulating film 106.
  • a sputtering apparatus is used as the film formation apparatus, and a target 191 installed inside the sputtering apparatus and a plasma 192 formed below the target 191 are schematically shown.
  • oxygen or excess oxygen added to the insulating film 106 is schematically represented by a dashed arrow.
  • oxygen gas can be added to the insulating film 106.
  • the thickness of the metal oxide 108_1_0 may be 1 nm to 50 nm, preferably 5 nm to 30 nm.
  • the metal oxide 108_1_0 is formed using one or both of an inert gas (typically Ar gas) and an oxygen gas. Note that the ratio of oxygen gas to the entire deposition gas (hereinafter also referred to as oxygen flow ratio) in forming the metal oxide 108_1_0 is 0% or more and less than 30%, preferably 5% or more and 15% or less. .
  • the crystallinity of the metal oxide 108_1_0 can be reduced.
  • the substrate temperature at the time of forming the metal oxide 108_1_0 is set to room temperature, and argon gas with a flow rate of 180 sccm and oxygen gas with a flow rate of 20 sccm are used as a deposition gas (oxygen flow rate ratio 10%).
  • the metal oxide 108_2_0 is formed over the metal oxide 108_1_0 (see FIG. 8C).
  • FIG. 8C is a schematic cross-sectional view of the inside of the film formation apparatus when the metal oxide 108_2_0 is formed over the metal oxide 108_1_0.
  • a sputtering apparatus is used as the film formation apparatus, and a target 193 installed inside the sputtering apparatus and a plasma 194 formed below the target 193 are schematically shown.
  • oxygen or excess oxygen added to the metal oxide 108_1_0 is schematically represented by a dashed arrow.
  • oxygen gas can be added to the metal oxide 108_1_0.
  • the thickness of the metal oxide 108_2_0 may be greater than 10 nm and less than or equal to 100 nm, preferably greater than or equal to 20 nm and less than or equal to 50 nm. Further, when the metal oxide 108_2_0 is formed, plasma is preferably discharged in an atmosphere containing oxygen gas. When plasma is discharged in an atmosphere containing oxygen gas, oxygen is added to the metal oxide 108_1_0 which is a formation surface of the metal oxide 108_2_0. Note that the oxygen flow rate ratio in forming the metal oxide 108_2_0 is 30% to 100%, preferably 50% to 100%, and more preferably 70% to 100%.
  • the crystallinity of the metal oxide 108_2_0 can be increased.
  • the formation condition of the metal oxide 108_2_0 is preferably higher in oxygen flow ratio than the metal oxide 108_1_0.
  • the metal oxide 108_1_0 is preferably formed with a lower oxygen partial pressure than the metal oxide 108_2_0.
  • the substrate temperature at the time of forming the metal oxide 108_1_0 and the metal oxide 108_2_0 may be room temperature (25 ° C.) to 200 ° C., preferably room temperature to 130 ° C.
  • room temperature includes a temperature at which heating is not performed intentionally.
  • the substrate temperature when the metal oxide 108_2_0 is formed eg, 100 ° C. to 200 ° C., preferably 130 ° C.
  • the metal oxide 108_1_0 and the metal oxide 108_2_0 be formed successively in a vacuum because impurities are not taken into each interface.
  • oxygen gas or argon gas used as a sputtering gas is a gas having a dew point of ⁇ 40 ° C. or lower, preferably ⁇ 80 ° C. or lower, more preferably ⁇ 100 ° C. or lower, more preferably ⁇ 120 ° C. or lower.
  • the chamber in the sputtering apparatus uses an adsorption-type vacuum exhaust pump such as a cryopump to remove water or the like that is an impurity for the metal oxide as much as possible. It is preferable to exhaust to a high vacuum (from about 5 ⁇ 10 ⁇ 7 Pa to about 1 ⁇ 10 ⁇ 4 Pa).
  • the metal oxide 108_1_0 and the metal oxide 108_2_0 are processed into desired shapes, whereby the island-shaped metal oxide 108_1 and the island-shaped metal oxide 108_2 are formed.
  • the island-shaped metal oxide 108 is formed using the metal oxide 108_1 and the metal oxide 108_2 (see FIG. 9A).
  • first heat treatment heat treatment
  • hydrogen, water, and the like contained in the metal oxide 108 can be reduced.
  • heat treatment for reducing hydrogen, water, and the like may be performed before the metal oxide 108 is processed into an island shape.
  • the first heat treatment is one of highly purified metal oxides.
  • the first heat treatment for example, 150 ° C. or higher and lower than the strain point of the substrate, preferably 200 ° C. or higher and 450 ° C. or lower, more preferably 250 ° C. or higher and 350 ° C. or lower.
  • an electric furnace, an RTA (Rapid Thermal Annealing) apparatus, or the like can be used for the first heat treatment.
  • the first heat treatment is performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). Just do it.
  • nitrogen, oxygen, ultra-dry air air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less
  • a rare gas such as argon or helium
  • the heat treatment may be performed in an oxygen or ultra-dry air atmosphere.
  • hydrogen, water, etc. contained in the metal oxide can be eliminated and oxygen can be supplied to the metal oxide.
  • oxygen vacancies contained in the metal oxide can be reduced.
  • an opening 151 is formed in the insulating film 106 (see FIG. 9B).
  • the opening 151 can be formed by using one or both of a wet etching method and a dry etching method. Note that the opening 151 is formed so as to reach the conductive film 104.
  • a conductive film 112 is formed over the conductive film 104, the insulating film 106, and the metal oxide 108 (see FIG. 9C).
  • a titanium film with a thickness of 30 nm and a copper film with a thickness of 200 nm are sequentially formed by a sputtering method.
  • the island-shaped conductive film 112a, the island-shaped conductive film 112b, and the island-shaped conductive film 112c are formed by processing the conductive film 112 into a desired shape (see FIG. 10A). ).
  • the conductive film 112 is processed using a wet etching apparatus.
  • the method for processing the conductive film 112 is not limited to this, and for example, a dry etching apparatus may be used.
  • the surface (back channel side) of the metal oxide 108 may be cleaned.
  • the cleaning method include cleaning using a chemical solution such as phosphoric acid.
  • a chemical solution such as phosphoric acid
  • impurities attached to the surface of the metal oxide 108_2 eg, elements included in the conductive films 112a, 112b, and 112c
  • the cleaning is not necessarily performed, and in some cases, the cleaning may not be performed.
  • the region exposed from the conductive films 112a and 112b of the metal oxide 108 may be thin.
  • the regions exposed from the conductive films 112a and 112b, that is, the metal oxide 108_2 is a metal oxide with improved crystallinity.
  • a metal oxide having high crystallinity has a structure in which impurities, particularly constituent elements used for the conductive films 112a and 112b, do not easily diffuse into the film. Therefore, a highly reliable semiconductor device can be provided.
  • FIG. 10A illustrates the case where a depression is formed on the surface of the metal oxide 108 exposed from the conductive films 112a and 112b, that is, the surface of the metal oxide 108_2, the present invention is not limited thereto.
  • the surface of the metal oxide 108 exposed from the films 112a and 112b may not have a recess.
  • the insulating film 115 is formed over the metal oxide 108 and the conductive films 112a and 112b.
  • the insulating film 115 preferably has a stacked structure of a layer containing silicon and oxygen in contact with the metal oxide 108 and a layer containing silicon and nitrogen.
  • a method for manufacturing the insulating film 115 is described.
  • an insulating film 115_2 which will be described later is formed as the insulating film 115 (see FIG. 10B).
  • the insulating film 115_1, the insulating film 115_2, and the insulating film 115_3 are formed (see FIG. 10C).
  • the insulating films 115_1 and 115_2 have one or both of a function as a protective insulating film of the transistor and a function of supplying oxygen to the metal oxide 108. That is, the insulating films 115_1 and 115_2 include oxygen.
  • the insulating film 115_1 is an insulating film that can transmit oxygen. Note that the insulating film 115_1 also functions as a damage reducing film for the metal oxide 108 when the insulating film 115_2 to be formed later is formed.
  • silicon oxide, silicon oxynitride, or the like with a thickness of 5 nm to 150 nm, preferably 5 nm to 50 nm can be used.
  • the insulating film 115_1 preferably has a small amount of defects.
  • the insulating film 115_1 can be formed using an oxide insulating film whose level density due to nitrogen oxides is low. Note that the level density caused by the nitrogen oxide can be formed between the energy (Ev_os) at the upper end of the valence band of the metal oxide film and the energy (Ec_os) at the lower end of the conduction band of the metal oxide film. There is a case.
  • the oxide insulating film a silicon oxynitride film with a low emission amount of nitrogen oxide, an aluminum oxynitride film with a low emission amount of nitrogen oxide, or the like can be used.
  • a silicon oxynitride film with a small amount of released nitrogen oxide is a film having a larger amount of released ammonia than a released amount of nitrogen oxide in a thermal desorption gas analysis (TDS) method.
  • the released amount of ammonia is 1 ⁇ 10 18 / cm 3 or more and 5 ⁇ 10 19 / cm 3 or less.
  • the amount of ammonia released is the amount released by heat treatment at a film surface temperature of 50 ° C. to 650 ° C., preferably 50 ° C. to 550 ° C.
  • Nitrogen oxide (NO x , x is larger than 0 and 2 or less, preferably 1 or more and 2 or less), typically NO 2 or NO forms a level in the insulating film 115_1 or the like.
  • the level is located in the energy gap of the metal oxide 108. Therefore, when nitrogen oxide diffuses to the interface between the insulating film 115_1 and the metal oxide 108, the level may trap electrons on the insulating film 115_1 side. As a result, trapped electrons remain in the vicinity of the interface between the insulating film 115_1 and the metal oxide 108, so that the threshold voltage of the transistor is shifted in the positive direction.
  • Nitrogen oxide reacts with ammonia and oxygen in heat treatment. Since nitrogen oxide contained in the insulating film 115_1 reacts with ammonia contained in the insulating film 115_2 in the heat treatment, nitrogen oxide contained in the insulating film 115_1 is reduced. Therefore, electrons are hardly trapped at the interface between the insulating film 115_1 and the metal oxide 108.
  • the oxide insulating film has a nitrogen concentration measured by SIMS of 6 ⁇ 10 20 atoms / cm 3 or less.
  • oxide insulating film By forming the oxide insulating film using a PECVD method using silane and dinitrogen monoxide with a substrate temperature of 220 ° C. or higher and 350 ° C. or lower, a dense and high hardness film is formed. be able to.
  • the insulating film 115_2 is an oxide insulating film containing more oxygen than oxygen that satisfies the stoichiometric composition.
  • part of oxygen is released by heating.
  • the above oxide insulating film has a region where the amount of released oxygen is 1.0 ⁇ 10 19 atoms / cm 3 or more, preferably 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the amount of released oxygen is the total amount when the temperature of the heat treatment in TDS is 50 ° C. or higher and 650 ° C. or lower, or 50 ° C. or higher and 550 ° C. or lower.
  • the amount of released oxygen is the total amount in terms of oxygen atoms in TDS.
  • silicon oxide, silicon oxynitride, or the like with a thickness of 30 nm to 500 nm, preferably 50 nm to 400 nm can be used.
  • the insulating film 115_2 preferably has a small amount of defects.
  • the interface between the insulating film 115_1 and the insulating film 115_2 cannot be clearly identified in some cases. Therefore, in this embodiment, the interface between the insulating film 115_1 and the insulating film 115_2 is illustrated by a broken line.
  • the insulating film 115_3 functions as a protective insulating film of the transistor.
  • the insulating film 115_3 includes one or both of hydrogen and nitrogen. Alternatively, the insulating film 115_3 includes nitrogen and silicon.
  • the insulating film 115_3 has a function of blocking oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like.
  • a nitride insulating film can be used as the insulating film 115_3, for example.
  • the nitride insulating film include silicon nitride, silicon nitride oxide, aluminum nitride, and aluminum nitride oxide.
  • various films such as a conductive film, an insulating film, a metal oxide film, and a metal film described above can be formed by a sputtering method or a PECVD method, but other methods such as thermal CVD (Chemical You may form by the Vapor Deposition method.
  • thermal CVD Chemical You may form by the Vapor Deposition method. Examples of the thermal CVD method include MOCVD (Metal Organic Chemical Vapor Deposition) method or ALD (Atomic Layer Deposition) method.
  • the thermal CVD method has an advantage that no defect is generated due to plasma damage because it is a film forming method that does not use plasma.
  • a source gas is sent into a chamber, the inside of the chamber is under atmospheric pressure or reduced pressure, and a film is deposited on the substrate.
  • a source gas is sent into a chamber, the inside of the chamber is set to atmospheric pressure or reduced pressure, and a film is deposited on the substrate.
  • the insulating films 115_1, 115_2, and 115_3 are described as the insulating film 115; however, the present invention is not limited to this, and for example, a stacked structure including an insulating film with another composition or a deposition method It is good.
  • the insulating film 116 is formed over the insulating film 115 (see FIG. 11A).
  • a planarizing insulating film such as an acrylic resin may be formed using a spin coater, a slit coater, or the like.
  • second heat treatment heat treatment
  • part of oxygen contained in the insulating film 115 can be moved to the metal oxide 108, so that oxygen vacancies contained in the metal oxide 108 can be reduced.
  • the temperature of the second heat treatment is typically less than 400 ° C., preferably less than 375 ° C., and more preferably 150 ° C. or more and 350 ° C. or less.
  • the second heat treatment is performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). Just do it.
  • an electric furnace, an RTA apparatus, or the like can be used for the heat treatment in which hydrogen, water, or the like is preferably not contained in the nitrogen, oxygen, ultra-dry air, or the rare gas.
  • openings 152a and 152b are formed in desired regions of the insulating film 115 and the insulating film 116 (see FIG. 11B).
  • the openings 152a and 152b can be formed by using one or both of a wet etching method and a dry etching method. Note that the opening 152a is formed to reach the conductive film 112b, and the opening 152b is formed to reach the conductive film 112c.
  • the conductive film 120 is formed over the insulating film 116 so as to cover the openings 152a and 152b (see FIG. 12A).
  • an oxide conductive film or the like may be formed by a sputtering method.
  • an In—Sn oxide, an In—Sn—Si oxide, an In—Zn oxide, an In—Ga—Zn oxide, or the like can be used.
  • the island-shaped conductive film 120a and the island-shaped conductive film 120b are formed by processing the conductive film 120 into a desired shape (see FIG. 12B).
  • the conductive film 120 is processed using a wet etching apparatus.
  • heat treatment equivalent to the first heat treatment and the second heat treatment described above (hereinafter referred to as third heat treatment) may be performed.
  • oxygen included in the insulating film 115 moves into the metal oxide 108 and fills oxygen vacancies in the metal oxide 108.
  • the transistor 100B illustrated in FIGS. 3A, 3B, and 3C can be manufactured. That is, a semiconductor device using a metal oxide having transistor characteristics with little variation can be provided. Alternatively, a semiconductor device using a metal oxide having excellent normally-off switching characteristics can be provided. Alternatively, a semiconductor device with high field effect mobility using a metal oxide can be provided. Alternatively, a semiconductor device formed using a fine island-shaped pattern made of a metal oxide material can be provided.
  • An oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor.
  • the non-single-crystal oxide semiconductor for example, a CAC-OS (Cloud-Aligned Composite-Oxide Semiconductor), a CAAC-OS (C-axis Aligned Crystalline-Oxide Semiconductor), a polycrystalline oxide semiconductor, an nc-OS semiconductor, an quasi-amorphous oxide semiconductor (a-like OS), an amorphous oxide semiconductor, and the like.
  • the amorphous structure has the highest density of defect states
  • the CAAC-OS has the lowest density of defect states.
  • CAAC represents an example of a crystal structure
  • CAC represents an example of a function or a material structure.
  • a CAC-OS or a CAC-metal oxide has a conductive function in part of a material and an insulating function in part of the material, and the whole material is a semiconductor. It has the function of.
  • the conductive function is a function of flowing electrons (or holes) serving as carriers
  • the insulating function is an electron serving as carriers. It is a function that does not flow.
  • a function of switching (a function of turning on / off) can be imparted to CAC-OS or CAC-metal oxide by causing the conductive function and the insulating function to act complementarily.
  • CAC-OS or CAC-metal oxide by separating each function, both functions can be maximized.
  • CAC-OS or CAC-metal oxide includes a conductive region and an insulating region.
  • the conductive region has the above-described conductive function
  • the insulating region has the above-described insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material, respectively.
  • the conductive region may be observed with the periphery blurred and connected in a cloud shape.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide includes a component having a wide gap caused by an insulating region and a component having a narrow gap caused by a conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having a narrow gap acts in a complementary manner to the component having a wide gap, and the carrier flows through the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or the CAC-metal oxide is used for a channel formation region of a transistor, high current driving force, that is, high on-state current and high field-effect mobility can be obtained in the on-state of the transistor.
  • CAC-OS or CAC-metal oxide can also be called a matrix composite material (metal matrix composite) or a metal matrix composite material (metal matrix composite).
  • FIGS. 14 and 15 are schematic cross-sectional views illustrating the concept of CAC-OS.
  • the CAC-OS is formed by forming elements 001, 002, and 003 mainly composed of each element due to the uneven distribution of elements constituting the metal oxide.
  • the CAC-OS is formed by forming elements 001, 002, and 003 mainly composed of each element due to the uneven distribution of elements constituting the metal oxide.
  • the metal oxide is one structure of a material in which elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or the vicinity thereof.
  • the region having the metal element has a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or the vicinity thereof.
  • the state mixed with is also referred to as a mosaic or patch.
  • the metal oxide preferably contains at least indium.
  • element M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium. Tantalum, tungsten, or magnesium).
  • an In-M-Zn oxide having a CAC-OS structure is an indium oxide (hereinafter referred to as InO X1 (X1 is a real number greater than 0)) or indium zinc oxide (hereinafter referred to as In X2 Zn Y2 O Z2 and (X2, Y2, and Z2 is larger real than 0) and.), oxides of the elements M (hereinafter, MO X3 (X3 is greater real than 0) and.), or
  • the element M is a zinc oxide (hereinafter referred to as M X4 Zn Y4 O Z4 (X4, Y4, and Z4 are real numbers greater than 0)) and the like, and the mosaic becomes like a mosaic.
  • InO X1 or In X2 Zn Y2 O Z2 is distributed in the film (hereinafter also referred to as a cloud shape).
  • the region 001 is a region containing MO X3 as a main component
  • the region 002 is a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component
  • the region 003 is a region containing at least Zn.
  • the peripheral portion of the region where MO X3 is the main component, the region where In X2 Zn Y2 O Z2 or InO X1 is the main component, and the region containing at least Zn is unclear (blurred) Therefore, there are cases where clear boundaries cannot be observed.
  • an In-M-Zn oxide having a CAC-OS structure includes a region in which MO X3 is a main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component.
  • Metal oxide. Therefore, the metal oxide may be described as a composite metal oxide. Note that in this specification, for example, the region 002 is compared with the region 001 in that the atomic ratio of In to the element M in the region 002 is larger than the atomic ratio of In to the element M in the region 001. Assume that the concentration of In is high.
  • a metal oxide having a CAC-OS structure does not include a stacked structure of two or more kinds of films having different compositions. For example, a two-layer structure of a film containing In as the main component and a film containing Ga as the main component is not included.
  • CAC-OS in an In—Ga—Zn oxide (note that an In—Ga—Zn oxide among CAC-OSs may be specifically referred to as a CAC-IGZO) will be described.
  • the CAC-OS in the In—Ga—Zn oxide is InO X1 or In X2 Zn Y2 O Z2 and gallium oxide (hereinafter referred to as GaO X5 (X5 is a real number greater than 0)) or gallium zinc.
  • Ga X6 Zn Y6 O Z6 (X6, Y6, and Z6 are real numbers greater than 0)) and the like are separated into a mosaic shape to form mosaic-like InO X1 , or In X2 Zn Y2 O Z2 is a cloud-like metal oxide.
  • the CAC-OS in the In—Ga—Zn oxide has a structure in which a region containing GaO X5 as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component are mixed.
  • a composite metal oxide is observed between the region where GaO X5 is the main component and the region where In X2 Zn Y2 O Z2 or InO X1 is the main component because the periphery is unclear (blurred). There are cases where it is not possible.
  • the sizes of the areas 001 to 003 can be evaluated by EDX mapping.
  • the region 001 may be observed when the diameter of the region 001 is 0.5 nm to 10 nm, or 1 nm to 2 nm in EDX mapping of a cross-sectional photograph.
  • the density of the main component element gradually decreases from the center to the periphery of the region.
  • the peripheral portion of the region is unclear (blurred) in the EDX mapping of the cross-sectional photograph. Observed in state.
  • GaO X5 is a main component
  • Ga atoms gradually decrease from the central portion to the peripheral portion, and instead, a region where Ga X6 Zn Y6 O Z6 is a main component by increasing Zn atoms. It changes step by step. Therefore, in EDX mapping, the periphery of the region where GaO X5 is the main component is observed in an unclear (blurred) state.
  • IGZO is a common name and sometimes refers to one compound of In, Ga, Zn, and O.
  • ZnO ZnO
  • the crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC (c-axis aligned crystalline) structure.
  • the CAAC structure is a layered crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without being oriented in the ab plane.
  • CAC-IGZO means that a metal oxide containing In, Ga, Zn, and O includes a plurality of regions containing Ga as a main component and a plurality of regions containing In as a main component. Each can be defined as a metal oxide that is randomly dispersed in a mosaic pattern.
  • the region 001 corresponds to a region containing Ga as a main component
  • the region 002 corresponds to a region containing In as a main component
  • the region 003 corresponds to a region containing zinc.
  • the region containing Ga as a main component and the region containing In as a main component may be referred to as nanoparticles.
  • the nanoparticles have a particle diameter of 0.5 nm to 10 nm, typically 1 nm to 2 nm.
  • the said nanoparticle has an unclear peripheral part (it is blurred), a clear boundary may not be observable.
  • FIG. 15 is a modification of the conceptual diagram shown in FIG. As shown in FIG. 15, the region 001, the region 002, and the region 003 may have different shapes or densities depending on the formation conditions of the metal oxide.
  • the crystallinity of the CAC-OS in the In—Ga—Zn oxide can be evaluated by electron diffraction. For example, in the electron diffraction pattern image, a region having a high luminance in a ring shape is observed. In addition, a plurality of spots may be observed in the ring-shaped region.
  • the CAC-OS in the In—Ga—Zn oxide has a structure different from that of the IGZO compound in which the metal element is uniformly distributed, and has properties different from those of the IGZO compound. That is, the CAC-OS in the In—Ga—Zn oxide is separated into a region containing GaO X5 or the like as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component. The region whose main component is an element has a mosaic structure.
  • the CAC-OS includes a region observed in a part of a nanoparticle mainly including the metal element and a region observed in a part of a nanoparticle mainly including In. However, it means a configuration in which each is randomly distributed in a mosaic shape.
  • the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component is a region having higher conductivity than a region containing GaO X5 or the like as a main component.
  • a region having high conductivity is a region having a relatively high In ratio.
  • a region having a relatively high In ratio may be referred to as an In-Rich region for convenience.
  • conductivity is developed when carriers flow through a region mainly composed of In X2 Zn Y2 O Z2 or InO X1 . Accordingly, a region where In X2 Zn Y2 O Z2 or InO X1 is a main component is distributed in a cloud shape in the metal oxide, so that high field-effect mobility ( ⁇ ) can be realized.
  • areas such as GaO X3 is the main component, as compared to the In X2 Zn Y2 O Z2 or InO X1 is the main component area, it is highly regions insulating.
  • a region having a high insulating property is a region having a relatively high Ga ratio.
  • a region having a relatively high Ga ratio may be referred to as a Ga-Rich region for convenience. That is, since the region mainly composed of GaO X5 or the like is distributed in the metal oxide, the leakage current can be suppressed and a good switching operation can be realized.
  • CAC-OS in an In—Ga—Zn oxide has high reliability. Therefore, the CAC-OS in the In—Ga—Zn oxide is optimal for various semiconductor devices including a display.
  • FIG. 16 is a top view illustrating an example of the display device.
  • a display device 700 illustrated in FIG. 16 includes a pixel portion 702 provided over a first substrate 701, a source driver circuit portion 704 and a gate driver circuit portion 706 provided over the first substrate 701, a pixel portion 702,
  • the sealant 712 is disposed so as to surround the source driver circuit portion 704 and the gate driver circuit portion 706, and the second substrate 705 is provided so as to face the first substrate 701.
  • the first substrate 701 and the second substrate 705 are sealed with a sealant 712. That is, the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 are sealed with the first substrate 701, the sealant 712, and the second substrate 705.
  • a display element is provided between the first substrate 701 and the second substrate 705.
  • the display device 700 includes a pixel portion 702, a source driver circuit portion 704, and a gate driver circuit portion 706 that are electrically connected to regions different from the region surrounded by the sealant 712 over the first substrate 701.
  • FPC terminal portion 708 Flexible printed circuit
  • an FPC 716 is connected to the FPC terminal portion 708, and various signals are supplied to the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 by the FPC 716.
  • a signal line 710 is connected to each of the pixel portion 702, the source driver circuit portion 704, the gate driver circuit portion 706, and the FPC terminal portion 708.
  • Various signals and the like supplied by the FPC 716 are supplied to the pixel portion 702, the source driver circuit portion 704, the gate driver circuit portion 706, and the FPC terminal portion 708 through the signal line 710.
  • a plurality of gate driver circuit portions 706 may be provided in the display device 700.
  • the display device 700 an example in which the source driver circuit portion 704 and the gate driver circuit portion 706 are formed over the same first substrate 701 as the pixel portion 702 is shown; however, the display device 700 is not limited to this structure.
  • only the gate driver circuit portion 706 may be formed on the first substrate 701, or only the source driver circuit portion 704 may be formed on the first substrate 701.
  • a substrate on which a source driver circuit, a gate driver circuit, or the like is formed eg, a driver circuit substrate formed of a single crystal semiconductor film or a polycrystalline semiconductor film
  • a connection method of a separately formed drive circuit board is not particularly limited, and a COG (Chip On Glass) method, a wire bonding method, or the like can be used.
  • the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 included in the display device 700 each include a plurality of transistors, and a transistor that is a semiconductor device of one embodiment of the present invention can be used. .
  • the display device 700 can include various elements.
  • the element include, for example, an electroluminescence (EL) element (an EL element including an organic substance and an inorganic substance, an organic EL element, an inorganic EL element, an LED, and the like), a light-emitting transistor element (a transistor that emits light in response to current), an electron Emission element, liquid crystal element, electronic ink element, electrophoretic element, electrowetting element, plasma display panel (PDP), MEMS (micro electro mechanical system) display (for example, grating light valve (GLV), digital micromirror Devices (DMD), digital micro shutter (DMS) elements, interferometric modulation (IMOD) elements, etc.), piezoelectric ceramic displays, and the like.
  • EL electroluminescence
  • a light-emitting transistor element a transistor that emits light in response to current
  • an electron Emission element for example, grating light valve (GLV), digital micromirror Devices (DMD), digital micro shutter (DMS) elements,
  • An example of a display device using an EL element is an EL display.
  • a display device using an electron-emitting device there is a field emission display (FED), a SED type flat display (SED: Surface-conduction Electron-emitter Display), or the like.
  • FED field emission display
  • SED SED type flat display
  • a display device using a liquid crystal element there is a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, a projection liquid crystal display) and the like.
  • An example of a display device using an electronic ink element or an electrophoretic element is electronic paper.
  • part or all of the pixel electrode may have a function as a reflective electrode.
  • part or all of the pixel electrode may have aluminum, silver, or the like.
  • a memory circuit such as an SRAM can be provided under the reflective electrode. Thereby, power consumption can be further reduced.
  • the color elements controlled by the pixels when performing color display are not limited to three colors of RGB (R represents red, G represents green, and B represents blue).
  • RGB red
  • G represents green
  • B represents blue
  • it may be composed of four pixels: an R pixel, a G pixel, a B pixel, and a W (white) pixel.
  • one color element may be configured by two colors of RGB, and two different colors may be selected and configured depending on the color element.
  • one or more colors such as yellow, cyan, and magenta may be added to RGB.
  • the size of the display area may be different for each dot of the color element.
  • the disclosed invention is not limited to a display device for color display, and can be applied to a display device for monochrome display.
  • a colored layer (also referred to as a color filter) may be used in order to display white light (W) in a backlight (an organic EL element, an inorganic EL element, an LED, a fluorescent lamp, or the like) and display a full color display device.
  • a backlight an organic EL element, an inorganic EL element, an LED, a fluorescent lamp, or the like
  • red (R), green (G), blue (B), yellow (Y), and the like can be used in appropriate combination for the colored layer.
  • the colored layer the color reproducibility can be increased as compared with the case where the colored layer is not used.
  • white light in a region having no colored layer may be directly used for display by arranging a region having a colored layer and a region having no colored layer.
  • a decrease in luminance due to the colored layer can be reduced during bright display, and power consumption can be reduced by about 20% to 30%.
  • a self-luminous element such as an organic EL element or an inorganic EL element
  • R, G, B, Y, and W may be emitted from elements having respective emission colors.
  • power consumption may be further reduced as compared with the case where a colored layer is used.
  • colorization method in addition to a method (color filter method) in which part of the light emission from the white light emission described above is converted into red, green, and blue through a color filter, red, green, and blue light emission is performed.
  • a method of using each (three-color method) or a method of converting a part of light emission from blue light emission into red or green (color conversion method, quantum dot method) may be applied.
  • FIG. 17 is a cross-sectional view taken along the alternate long and short dash line QR shown in FIG. 16 and includes an EL element as a display element.
  • FIG. 18 is a cross-sectional view taken along one-dot chain line QR shown in FIG. 16 and has a configuration using a liquid crystal element as a display element.
  • the display device 700 illustrated in FIGS. 17 and 18 includes a lead wiring portion 711, a pixel portion 702, a source driver circuit portion 704, and an FPC terminal portion 708. Further, the lead wiring portion 711 includes a signal line 710. In addition, the pixel portion 702 includes a transistor 750 and a capacitor 790. In addition, the source driver circuit portion 704 includes a transistor 752.
  • the transistors 750 and 752 have a structure similar to that of the transistor 100E described above. Note that as the structures of the transistor 750 and the transistor 752, other transistors described in the above embodiment may be used.
  • the transistor used in this embodiment includes a metal oxide which is highly purified and suppresses formation of oxygen vacancies.
  • the transistor can have low off-state current. Therefore, the holding time of an electric signal such as an image signal can be increased, and the writing interval can be set longer in the power-on state. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of suppressing power consumption.
  • the transistor used in this embodiment can have a relatively high field-effect mobility, and thus can be driven at high speed.
  • the switching transistor in the pixel portion and the driver transistor used in the driver circuit portion can be formed over the same substrate. That is, since it is not necessary to use a semiconductor device formed of a silicon wafer or the like as a separate drive circuit, the number of parts of the semiconductor device can be reduced.
  • a high-quality image can be provided by using a transistor that can be driven at high speed.
  • the capacitor 790 includes a lower electrode formed through a step of processing the same conductive film as the conductive film that functions as the first gate electrode included in the transistor 750, and a conductive function that functions as a source electrode and a drain electrode included in the transistor 750. And an upper electrode formed through a process of processing the same conductive film as the film. Further, an insulating film formed through a step of forming the same insulating film as the insulating film functioning as the first gate insulating film included in the transistor 750 is provided between the lower electrode and the upper electrode. That is, the capacitor 790 has a stacked structure in which an insulating film functioning as a dielectric film is sandwiched between a pair of electrodes.
  • a planarization insulating film 770 is provided over the transistor 750, the transistor 752, and the capacitor 790.
  • planarization insulating film 770 an organic material having heat resistance such as polyimide resin, acrylic resin, polyimide amide resin, benzocyclobutene resin, polyamide resin, or epoxy resin can be used. Note that the planarization insulating film 770 may be formed by stacking a plurality of insulating films formed using these materials. Further, the planarization insulating film 770 may be omitted.
  • the pixel portion 702 and the source driver circuit portion 704 may use different transistors. Specifically, a structure in which a staggered transistor is used for the pixel portion 702 and an inverted staggered transistor described in Embodiment 1 is used for the source driver circuit portion 704, or an inverted staggered structure described in Embodiment 1 is used for the pixel portion 702. For example, a configuration in which a staggered transistor is used for the source driver circuit portion 704 is used. Note that the source driver circuit portion 704 may be replaced with a gate driver circuit portion.
  • the signal line 710 is formed through the same process as the conductive film functioning as the source and drain electrodes of the transistors 750 and 752. For example, when a material containing a copper element is used as the signal line 710, signal delay due to wiring resistance is small and display on a large screen is possible.
  • the FPC terminal portion 708 includes a connection electrode 760, an anisotropic conductive film 780, and an FPC 716.
  • the connection electrode 760 is formed through the same process as the conductive film functioning as the source and drain electrodes of the transistors 750 and 752.
  • the connection electrode 760 is electrically connected to a terminal included in the FPC 716 through an anisotropic conductive film 780.
  • first substrate 701 and the second substrate 705 for example, glass substrates can be used.
  • a flexible substrate may be used as the first substrate 701 and the second substrate 705.
  • the flexible substrate include a plastic substrate.
  • a structure body 778 is provided between the first substrate 701 and the second substrate 705.
  • the structure body 778 is a columnar spacer obtained by selectively etching an insulating film, and is provided to control the distance (cell gap) between the first substrate 701 and the second substrate 705. Note that a spherical spacer may be used as the structure body 778.
  • a light-blocking film 738 functioning as a black matrix, a colored film 736 functioning as a color filter, and an insulating film 734 in contact with the light-blocking film 738 and the colored film 736 are provided.
  • FIGS. 17 and 18 Configuration example of input / output device of display device>
  • the display device 700 illustrated in FIGS. 17 and 18 is provided with a touch panel 791 as an input / output device. Note that the display device 700 may not include the touch panel 791.
  • a touch panel 791 illustrated in FIGS. 17 and 18 is a so-called in-cell type touch panel provided between the second substrate 705 and the coloring film 736.
  • the touch panel 791 may be formed on the second substrate 705 side before the light shielding film 738 and the coloring film 736 are formed.
  • the touch panel 791 includes a light-blocking film 738, an insulating film 792, an electrode 793, an electrode 794, an insulating film 795, an electrode 796, and an insulating film 797.
  • a change in capacitance between the electrode 793 and the electrode 794 can be detected when a detection target such as a finger or a stylus approaches.
  • the intersection of the electrode 793 and the electrode 794 is clearly shown.
  • the electrode 796 is electrically connected to two electrodes 793 sandwiching the electrode 794 through an opening provided in the insulating film 795.
  • 17 and 18 illustrate the structure in which the region where the electrode 796 is provided is provided in the pixel portion 702, but the present invention is not limited to this.
  • the region may be formed in the source driver circuit portion 704.
  • the electrodes 793 and 794 are provided in a region overlapping with the light-blocking film 738.
  • the electrode 793 is preferably provided so as not to overlap with the light-emitting element 782.
  • the electrode 793 is preferably provided so as not to overlap with the liquid crystal element 775.
  • the electrode 793 has an opening in a region overlapping with the light-emitting element 782 and the liquid crystal element 775. That is, the electrode 793 has a mesh shape.
  • the electrode 793 can be configured not to block light emitted from the light-emitting element 782.
  • the electrode 793 can have a structure that does not block light transmitted through the liquid crystal element 775. Therefore, since the reduction in luminance due to the arrangement of the touch panel 791 is extremely small, a display device with high visibility and low power consumption can be realized.
  • the electrode 794 may have a similar structure.
  • a metal material with low visible light transmittance can be used for the electrode 793 and the electrode 794.
  • a metal material with low visible light transmittance can be used for the electrode 793 and the electrode 794.
  • the resistance of the electrode 793 and the electrode 794 can be reduced as compared with an electrode using an oxide material with high visible light transmittance, and the sensor sensitivity of the touch panel can be improved.
  • conductive nanowires may be used for the electrodes 793, 794, and 796.
  • the nanowire may have an average diameter of 1 nm to 100 nm, preferably 5 nm to 50 nm, more preferably 5 nm to 25 nm.
  • metal nanowires such as Ag nanowire, Cu nanowire, or Al nanowire, or a carbon nanotube etc. may be used.
  • the light transmittance in visible light can be 89% or more
  • the sheet resistance value can be 40 ⁇ / ⁇ or more and 100 ⁇ / ⁇ or less.
  • the present invention is not limited to this.
  • a so-called on-cell touch panel formed over the display device 700 or a so-called out-cell touch panel used by being attached to the display device 700 may be used.
  • the display device 700 of one embodiment of the present invention can be used in combination with various forms of touch panels.
  • a display device 700 illustrated in FIG. 17 includes a light-emitting element 782.
  • the light-emitting element 782 includes a conductive film 772, an EL layer 786, and a conductive film 788.
  • the display device 700 illustrated in FIG. 17 can display an image when the EL layer 786 included in the light-emitting element 782 emits light.
  • the EL layer 786 includes an organic compound or an inorganic compound such as a quantum dot.
  • Examples of a material that can be used for the organic compound include a fluorescent material and a phosphorescent material.
  • materials that can be used for the quantum dots include colloidal quantum dot materials, alloy type quantum dot materials, core / shell type quantum dot materials, and core type quantum dot materials.
  • a material including an element group of Group 12 and Group 16, Group 13 and Group 15, or Group 14 and Group 16 may be used.
  • a quantum dot material having an element such as aluminum (Al) may be used.
  • the insulating film 730 is provided over the planarization insulating film 770 and the conductive film 772.
  • the insulating film 730 covers part of the conductive film 772.
  • the light-emitting element 782 has a top emission structure. Therefore, the conductive film 788 has a light-transmitting property and transmits light emitted from the EL layer 786.
  • the top emission structure is illustrated, but is not limited thereto. For example, a bottom emission structure in which light is emitted to the conductive film 772 side or a dual emission structure in which light is emitted to both the conductive film 772 and the conductive film 788 can be used.
  • a colored film 736 is provided at a position overlapping with the light emitting element 782, and a light shielding film 738 is provided at a position overlapping with the insulating film 730, the lead wiring portion 711, and the source driver circuit portion 704. Further, the coloring film 736 and the light shielding film 738 are covered with an insulating film 734. A space between the light emitting element 782 and the insulating film 734 is filled with a sealing film 732. Note that in the display device 700 illustrated in FIG. 17, the structure in which the coloring film 736 is provided is illustrated, but the present invention is not limited to this. For example, in the case where the EL layer 786 is formed by separate coating, the coloring film 736 may not be provided.
  • a display device 700 illustrated in FIG. 18 includes a liquid crystal element 775.
  • the liquid crystal element 775 includes a conductive film 772, an insulating film 773, a conductive film 774, and a liquid crystal layer 776.
  • the conductive film 774 functions as a common electrode (also referred to as a common electrode), and the alignment state of the liquid crystal layer 776 is controlled by an electric field generated between the conductive films 772 and 774 through the insulating film 773. can do.
  • a display device 700 illustrated in FIG. 18 can display an image by controlling transmission and non-transmission of light by changing the alignment state of the liquid crystal layer 776 according to voltages applied to the conductive films 772 and 774.
  • the conductive film 772 is electrically connected to a conductive film functioning as a source electrode or a drain electrode of the transistor 750.
  • the conductive film 772 is formed over the planarization insulating film 770 and functions as a pixel electrode, that is, one electrode of a display element.
  • a conductive film that transmits visible light or a conductive film that reflects visible light can be used.
  • a material containing one kind selected from indium (In), zinc (Zn), and tin (Sn) may be used.
  • a material containing aluminum or silver is preferably used.
  • a conductive film that reflects visible light is used as the conductive film 772.
  • FIG. 18 illustrates the structure in which the conductive film 772 is connected to the conductive film functioning as the drain electrode of the transistor 750
  • the present invention is not limited to this.
  • a structure in which a conductive film functioning as a connection electrode is interposed between the conductive film functioning as the drain electrode of the transistor 750 may be employed.
  • an alignment film may be provided in a position in contact with the liquid crystal layer 776.
  • an optical member optical substrate
  • a polarizing member such as a polarizing member, a retardation member, or an antireflection member
  • circularly polarized light using a polarizing substrate and a retardation substrate may be used.
  • a backlight, a sidelight, or the like may be used as the light source.
  • thermotropic liquid crystal When a liquid crystal element is used as the display element, a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used. These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.
  • a liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used.
  • the blue phase is one of the liquid crystal phases.
  • a liquid crystal composition mixed with several percent by weight or more of a chiral agent is used for the liquid crystal layer in order to improve the temperature range.
  • a liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and is optically isotropic, so that alignment treatment is unnecessary.
  • a liquid crystal material exhibiting a blue phase has a small viewing angle dependency.
  • a liquid crystal element when used as a display element, a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Symmetrical Aligned MicroOcell) mode.
  • a Compensated Birefringence mode, an FLC (Ferroelectric Liquid Crystal) mode, an AFLC (Antiferroelectric Liquid Crystal) mode, and the like can be used.
  • a normally black liquid crystal display device such as a transmissive liquid crystal display device employing a vertical alignment (VA) mode may be used.
  • VA vertical alignment
  • the vertical alignment mode There are several examples of the vertical alignment mode. For example, an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ASV mode, and the like can be used.
  • Example of display panel configuration> By using a liquid crystal material that operates in the guest-host mode for the liquid crystal element 775, functional members such as a light diffusion layer and a polarizing plate can be omitted.
  • a display device 700 illustrated in FIG. 19 has the same structure as that in FIG. 18, but uses a liquid crystal material that operates in a guest-host mode for the liquid crystal layer 776. At this time, there is no polarizing member such as a polarizing plate.
  • a guest-host liquid crystal is a liquid crystal material containing a dichroic dye.
  • a material having a large absorbance in the major axis direction of a molecule and a small absorbance in a minor axis direction orthogonal to the major axis direction can be used for the dichroic dye.
  • a material having a dichroic ratio of 10 or more can be used for the dichroic dye, and more preferably, a material having a dichroic ratio of 20 or more can be used for the dichroic dye.
  • azo dyes for example, azo dyes, anthraquinone dyes, dioxazine dyes, and the like can be used as dichroic dyes.
  • a structure in which two liquid crystal layers containing homogeneously aligned dichroic dyes are stacked so that the alignment directions are orthogonal to each other can be used for the layer containing the liquid crystal material.
  • light can be easily absorbed in all directions.
  • contrast can be increased.
  • liquid crystal layer 776 a structure in which a phase transition type guest-host liquid crystal or a droplet containing a guest-host liquid crystal is dispersed in a polymer can be used for the liquid crystal layer 776.
  • the structure of the display device 700 productivity of the display device can be increased. Further, by not providing a functional member such as a polarizing plate, the reflection luminance of the liquid crystal element 775 can be increased. Therefore, the visibility of the display device can be increased.
  • FIG. 20A1 is a schematic top view when the pixel 900 is viewed from the display surface side.
  • a pixel 900 illustrated in FIG. 20A1 includes three subpixels. Each subpixel is provided with a light-emitting element 930EL (not shown in FIGS. 20A1 and 20A2), a transistor 910, and a transistor 912.
  • a light-emitting region (a light-emitting region 916R, a light-emitting region 916G, or a light-emitting region 916B) of the light-emitting element 930EL is illustrated.
  • the light-emitting element 930 ⁇ / b> EL is a so-called bottom emission light-emitting element that emits light to the transistor 910 and the transistor 912 side.
  • the pixel 900 includes a wiring 902, a wiring 904, a wiring 906, and the like.
  • the wiring 902 functions as, for example, a scanning line.
  • the wiring 904 functions as a signal line, for example.
  • the wiring 906 functions as a power supply line for supplying a potential to the light emitting element, for example.
  • the wiring 902 and the wiring 904 have portions that intersect each other.
  • the wiring 902 and the wiring 906 have portions that cross each other. Note that although the structure in which the wiring 902 and the wiring 904 and the wiring 902 and the wiring 906 intersect with each other is illustrated here, the present invention is not limited to this, and a structure in which the wiring 904 and the wiring 906 intersect may be employed.
  • the transistor 910 functions as a selection transistor.
  • a gate of the transistor 910 is electrically connected to the wiring 902.
  • One of a source and a drain of the transistor 910 is electrically connected to the wiring 904.
  • the transistor 912 is a transistor that controls current flowing in the light-emitting element.
  • a gate of the transistor 912 is electrically connected to the other of the source and the drain of the transistor 910.
  • One of a source and a drain of the transistor 912 is electrically connected to the wiring 906, and the other is electrically connected to one of the pair of electrodes of the light-emitting element 930EL.
  • the light-emitting region 916R, the light-emitting region 916G, and the light-emitting region 916B each have a long strip shape in the vertical direction and are arranged in stripes in the horizontal direction.
  • the wiring 902, the wiring 904, and the wiring 906 have a light shielding property.
  • a light-transmitting film for the other layers, that is, the layers constituting the transistor 910, the transistor 912, the wiring connected to the transistor, the contact, the capacitor, and the like.
  • FIG. 20A2 illustrates an example in which the pixel 900 illustrated in FIG. 20A1 is divided into a transmission region 900t that transmits visible light and a light-blocking region 900s that blocks visible light.
  • a portion other than a portion where each wiring is provided can be a transmission region 900t.
  • the light-emitting region of the light-emitting element can be overlapped with a transistor, a wiring connected to the transistor, a contact, a capacitor, or the like, the aperture ratio of the pixel can be increased.
  • the ratio of the area of the transmissive region to the area of the pixel can be 1% to 95%, preferably 10% to 90%, more preferably 20% to 80%. In particular, it is preferably 40% or more or 50% or more, and more preferably 60% or more and 80% or less.
  • 20B is a cross-sectional view corresponding to a cross-sectional surface taken along dashed-dotted line AB in FIG. 20A2.
  • 20B also illustrates a cross section of the light-emitting element 930EL, the capacitor 913, the driver circuit portion 901, and the like which are not illustrated in the top view.
  • the driver circuit portion 901 can be used as a scanning line driver circuit portion or a signal line driver circuit portion.
  • the driver circuit portion 901 includes a transistor 911.
  • the film and the like included in the capacitor 913 have a light-transmitting property. As the area of the light-transmitting region included in the capacitor 913 is larger, attenuation of light emitted from the light-emitting element 930EL can be suppressed.
  • the transistor 911 may be light-blocking.
  • the reliability and driving ability of the driver circuit portion can be improved. That is, it is preferable to use a light-shielding conductive film for the gate electrode, the source electrode, and the drain electrode included in the transistor 911. Similarly, it is preferable to use a light-shielding conductive film for the wiring connected thereto.
  • FIGS. 21A1, 21A2, and 21B Next, an example of a pixel will be described with reference to FIGS. 21A1, 21A2, and 21B.
  • FIG. 21A1 is a schematic top view of the pixel 900.
  • FIG. A pixel 900 illustrated in FIG. 21A1 includes four subpixels.
  • FIG. 21A1 illustrates an example in which two subpixels are arranged vertically and two horizontally in the pixel 900.
  • Each subpixel is provided with a transmissive liquid crystal element 930LC (not shown in FIGS. 21A1 and 21A), a transistor 914, and the like.
  • a pixel 900 is provided with two wirings 902 and two wirings 904, respectively.
  • 21A1 illustrates a display region (a display region 918R, a display region 918G, a display region 918B, and a display region 918W) of the liquid crystal element.
  • Light emitted from the backlight unit (BLU) enters the liquid crystal element 930LC through the transistor 914 and the like.
  • the pixel 900 includes a wiring 902, a wiring 904, and the like.
  • the wiring 902 functions as, for example, a scanning line.
  • the wiring 904 functions as a signal line, for example.
  • the wiring 902 and the wiring 904 have portions that cross each other.
  • the transistor 914 functions as a selection transistor.
  • a gate of the transistor 914 is electrically connected to the wiring 902.
  • One of a source and a drain of the transistor 914 is electrically connected to the wiring 904, and the other is electrically connected to the liquid crystal element 930LC.
  • FIG. 21A2 illustrates an example in which the pixel 900 illustrated in FIG. 21A1 is divided into a transmission region 900t that transmits visible light and a light-blocking region 900s that blocks visible light.
  • a portion other than a portion where each wiring is provided can be a transmission region 900t. Since the transmission region of the liquid crystal element can overlap with a transistor, a wiring connected to the transistor, a contact, a capacitor, and the like, the aperture ratio of the pixel can be increased.
  • the amount of transmitted light can be increased as the ratio of the area of the transmission region to the area of the pixel is higher.
  • the ratio of the area of the transmissive region to the area of the pixel can be 1% to 95%, preferably 10% to 90%, more preferably 20% to 80%. In particular, it is preferably 40% or more or 50% or more, and more preferably 60% or more and 80% or less.
  • FIG. 21B is a cross-sectional view corresponding to a cross-sectional surface taken along dashed-dotted line CD in FIG. Note that FIG. 21B also illustrates a cross section of the liquid crystal element 930LC, the coloring film 932CF, the light-shielding film 932BM, the capacitor element 915, the driver circuit portion 901, and the like which are not illustrated in the top view.
  • the driver circuit portion 901 can be used as a scanning line driver circuit portion or a signal line driver circuit portion.
  • the driver circuit portion 901 includes a transistor 911.
  • the transistor 914 and the film included in the capacitor 915 also have a light-transmitting property. As the area of the light-transmitting region included in the transistor 914, the capacitor 915, and the like is larger, light from the backlight unit (BLU) can be used more efficiently.
  • light from the backlight unit (BLU) may be extracted to the outside through the coloring film 932CF.
  • the coloring film 932CF can be selected from red (R), green (G), blue (B), cyan (C), magenta (M), yellow (Y), and the like.
  • a semiconductor film included in the transistor can be formed using a light-transmitting semiconductor material.
  • a metal oxide, an oxide semiconductor, or the like can be given.
  • the oxide semiconductor preferably contains at least indium. In particular, it is preferable to contain indium and zinc.
  • One kind selected from the above or a plurality of kinds may be included.
  • the conductive film included in the transistor can be formed using a light-transmitting conductive material.
  • the light-transmitting conductive material preferably includes one or more selected from indium, zinc, and tin.
  • In oxide, In—Sn oxide also referred to as ITO: Indium Tin Oxide
  • ITO Indium Tin Oxide
  • In—Zn oxide, In—W oxide, In—W—Zn oxide, In—Ti oxide, In-Sn-Ti oxide, In-Sn-Si oxide, Zn oxide, Ga-Zn oxide, and the like can be given.
  • an oxide semiconductor whose resistance is reduced by adding an impurity element to the conductive film included in the transistor may be used.
  • the low-resistance oxide semiconductor can be referred to as an oxide conductor (OC).
  • an oxygen vacancy is formed in an oxide semiconductor, and hydrogen is added to the oxygen vacancy, whereby a donor level is formed in the vicinity of the conduction band.
  • the donor level is formed in the oxide semiconductor, the oxide semiconductor has high conductivity and becomes a conductor.
  • an oxide semiconductor has a large energy gap (e.g., an energy gap of 2.5 eV or more); thus, the oxide semiconductor has a light-transmitting property with respect to visible light.
  • the oxide conductor is an oxide semiconductor having a donor level in the vicinity of the conduction band. Therefore, the oxide conductor is less influenced by absorption due to the donor level, and has a light-transmitting property similar to that of an oxide semiconductor with respect to visible light.
  • the oxide conductor preferably includes one or more metal elements contained in a semiconductor film included in the transistor.
  • a manufacturing apparatus eg, a film formation apparatus or a processing apparatus
  • a manufacturing apparatus can be used in common for two or more steps. Since it becomes possible, manufacturing cost can be suppressed.
  • Display module> In this embodiment, a display module that can be manufactured using one embodiment of the present invention will be described.
  • a display module 6000 illustrated in FIG. 22A includes a display panel 6006 connected to an FPC 6005, a frame 6009, a printed board 6010, and a battery 6011 between an upper cover 6001 and a lower cover 6002.
  • a display device manufactured using one embodiment of the present invention can be used for the display panel 6006.
  • a display module can be manufactured with a high yield.
  • the shapes and dimensions of the upper cover 6001 and the lower cover 6002 can be changed as appropriate in accordance with the size of the display panel 6006.
  • a touch panel may be provided over the display panel 6006.
  • a resistive film type or capacitive type touch panel can be used by being superimposed on the display panel 6006.
  • the display panel 6006 can have a touch panel function.
  • the frame 6009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed board 6010 in addition to a protective function of the display panel 6006.
  • the frame 6009 may function as a heat sink.
  • the printed board 6010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal.
  • the power source for supplying power to the power supply circuit may be an external commercial power source or a power source by a battery 6011 provided separately.
  • the battery 6011 can be omitted when a commercial power source is used.
  • the display module 6000 may be additionally provided with a member such as a polarizing plate, a retardation plate, or a prism sheet.
  • FIG. 22B is a schematic cross-sectional view of a display module 6000 including an optical touch sensor.
  • the display module 6000 includes a light emitting unit 6015 and a light receiving unit 6016 provided on the printed board 6010. Further, a region surrounded by the upper cover 6001 and the lower cover 6002 has a pair of light guide portions (light guide portion 6017a and light guide portion 6017b).
  • the upper cover 6001 and the lower cover 6002 for example, plastic can be used. Further, the upper cover 6001 and the lower cover 6002 can each be thin (for example, 0.5 mm to 5 mm). Therefore, the display module 6000 can be made extremely light. Further, since the upper cover 6001 and the lower cover 6002 can be manufactured with a small amount of material, manufacturing cost can be reduced.
  • the display panel 6006 is provided to overlap the printed circuit board 6010 and the battery 6011 with a frame 6009 interposed therebetween.
  • the display panel 6006 and the frame 6009 are fixed to the light guide unit 6017a and the light guide unit 6017b.
  • Light 6018 emitted from the light emitting unit 6015 passes through the upper part of the display panel 6006 by the light guide unit 6017a and reaches the light receiving unit 6016 through the light guide unit 6017b.
  • the touch operation can be detected by blocking the light 6018 by a detection target such as a finger or a stylus.
  • a plurality of light emitting units 6015 are provided along two adjacent sides of the display panel 6006.
  • a plurality of light receiving units 6016 are provided at positions facing the light emitting unit 6015. Thereby, the information on the position where the touch operation is performed can be acquired.
  • a light source such as an LED element can be used.
  • a light source that emits infrared rays that are not visually recognized by the user and harmless to the user as the light emitting unit 6015.
  • the light receiving unit 6016 can be a photoelectric element that receives light emitted from the light emitting unit 6015 and converts the light into an electrical signal.
  • a photodiode capable of receiving infrared light can be used.
  • the light guide portion 6017a and the light guide portion 6017b As the light guide portion 6017a and the light guide portion 6017b, a member that transmits at least the light 6018 can be used.
  • the light emitting unit 6015 and the light receiving unit 6016 can be arranged below the display panel 6006, and external light reaches the light receiving unit 6016 and the touch sensor malfunctions. Can be suppressed.
  • FIG. 23A is a diagram illustrating the appearance of the camera 8000 with the viewfinder 8100 attached.
  • a camera 8000 includes a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
  • the camera 8000 is attached with a detachable lens 8006.
  • the camera 8000 is configured such that the lens 8006 can be removed from the housing 8001 and replaced, but the lens 8006 and the housing may be integrated.
  • the camera 8000 can take an image by pressing a shutter button 8004.
  • the display portion 8002 has a function as a touch panel and can capture an image by touching the display portion 8002.
  • a housing 8001 of the camera 8000 includes a mount having an electrode, and a strobe device or the like can be connected in addition to the finder 8100.
  • the viewfinder 8100 includes a housing 8101, a display portion 8102, a button 8103, and the like.
  • the housing 8101 has a mount that engages with the mount of the camera 8000, and the finder 8100 can be attached to the camera 8000.
  • the mount includes an electrode, and an image received from the camera 8000 via the electrode can be displayed on the display portion 8102.
  • the button 8103 has a function as a power button.
  • a button 8103 can be used to switch display on the display portion 8102 on and off.
  • the display device of one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the viewfinder 8100.
  • the camera 8000 and the viewfinder 8100 are separate electronic devices and can be attached to and detached from each other.
  • a finder including a display device is incorporated in the housing 8001 of the camera 8000. Also good.
  • FIG. 23B is a diagram illustrating an appearance of the head mounted display 8200.
  • the head mounted display 8200 includes a mounting portion 8201, a lens 8202, a main body 8203, a display portion 8204, a cable 8205, and the like.
  • a battery 8206 is built in the mounting portion 8201.
  • a cable 8205 supplies power from the battery 8206 to the main body 8203.
  • the main body 8203 includes a wireless receiver and the like, and can display video information such as received image data on the display portion 8204.
  • the mounting portion 8201 may be provided with a plurality of electrodes at a position where the user touches the user.
  • the main body 8203 may have a function of recognizing the user's viewpoint by detecting a current flowing through the electrode in accordance with the movement of the user's eyeball. Moreover, you may have a function which monitors a user's pulse by detecting the electric current which flows into the said electrode.
  • the mounting portion 8201 may have various sensors such as a temperature sensor, a pressure sensor, and an acceleration sensor, and may have a function of displaying the user's biological information on the display portion 8204. Further, the movement of the user's head or the like may be detected, and the video displayed on the display unit 8204 may be changed in accordance with the movement.
  • the display device of one embodiment of the present invention can be applied to the display portion 8204.
  • FIG. 23C, 23D, and 23E are views showing the appearance of the head mounted display 8300.
  • FIG. The head mounted display 8300 includes a housing 8301, a display portion 8302, a band-shaped fixture 8304, and a pair of lenses 8305.
  • the user can view the display on the display portion 8302 through the lens 8305.
  • the display portion 8302 is preferably arranged curved. By arranging the display portion 8302 to be curved, the user can feel a high sense of realism.
  • a structure in which one display portion 8302 is provided is described in this embodiment mode, the present invention is not limited thereto, and for example, a structure in which two display portions 8302 are provided may be employed. In this case, if one display unit is arranged in one eye of the user, three-dimensional display using parallax or the like can be performed.
  • the display device of one embodiment of the present invention can be applied to the display portion 8302. Since the display device including the semiconductor device of one embodiment of the present invention has extremely high definition, the pixel is not visually recognized by the user even when the display device is enlarged using the lens 8305 as illustrated in FIG. More realistic video can be displayed.
  • FIGS. 24A to 24G examples of electronic devices that are different from the electronic devices illustrated in FIGS. 23A to 23E are illustrated in FIGS. 24A to 24G.
  • An electronic device illustrated in FIGS. 24A to 24G includes a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), a connection terminal 9006, a sensor 9007 (force , Displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration , Including a function of measuring odor or infrared light), a microphone 9008, and the like.
  • the electronic devices illustrated in FIGS. 24A to 24G have various functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), Wireless communication function, function for connecting to various computer networks using the wireless communication function, function for transmitting or receiving various data using the wireless communication function, and reading and displaying the program or data recorded on the recording medium It can have a function of displaying on the section. Note that the functions of the electronic devices illustrated in FIGS. 24A to 24G are not limited to these, and the electronic devices can have various functions. Although not illustrated in FIGS.
  • the electronic device may have a plurality of display portions.
  • the electronic device is equipped with a camera, etc., to capture still images, to capture moving images, to store captured images on a recording medium (externally or built into the camera), and to display captured images on the display unit And the like.
  • FIGS. 24A to 24G Details of the electronic devices illustrated in FIGS. 24A to 24G are described below.
  • FIG. 24A is a perspective view illustrating a television device 9100.
  • the television device 9100 can incorporate a display portion 9001 having a large screen, for example, 50 inches or more, or 100 inches or more.
  • FIG. 24B is a perspective view showing the portable information terminal 9101.
  • the portable information terminal 9101 has one or a plurality of functions selected from, for example, a telephone, a notebook, an information browsing device, or the like. Specifically, it can be used as a smartphone.
  • the portable information terminal 9101 may include a speaker, a connection terminal, a sensor, and the like.
  • the portable information terminal 9101 can display characters and image information on the plurality of surfaces.
  • three operation buttons 9050 also referred to as operation icons or simply icons
  • information 9051 indicated by a broken-line rectangle can be displayed on another surface of the display portion 9001.
  • a display for notifying an incoming call such as an e-mail, SNS (social networking service), a telephone call, a title such as an e-mail or SNS, a sender name such as an e-mail or SNS, a date and time, and a time , Battery level, antenna reception strength and so on.
  • an operation button 9050 or the like may be displayed instead of the information 9051 at a position where the information 9051 is displayed.
  • FIG. 24C is a perspective view showing the portable information terminal 9102.
  • the portable information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001.
  • information 9052, information 9053, and information 9054 are displayed on different planes.
  • the user of the portable information terminal 9102 can check the display (information 9053 here) in a state where the portable information terminal 9102 is stored in the chest pocket of clothes.
  • the telephone number or name of the caller of the incoming call is displayed at a position where it can be observed from above portable information terminal 9102.
  • the user can check the display and determine whether to receive a call without taking out the portable information terminal 9102 from the pocket.
  • FIG. 24D is a perspective view showing a wristwatch-type portable information terminal 9200.
  • the portable information terminal 9200 can execute various applications such as a mobile phone, electronic mail, text browsing and creation, music playback, Internet communication, and computer games.
  • the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
  • the portable information terminal 9200 can execute short-range wireless communication with a communication standard. For example, it is possible to talk hands-free by communicating with a headset capable of wireless communication.
  • the portable information terminal 9200 includes a connection terminal 9006 and can directly exchange data with other information terminals via a connector. Charging can also be performed through the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding without using the connection terminal 9006.
  • FIG. 24E, 24F, and 24G are perspective views illustrating a foldable portable information terminal 9201.
  • FIG. FIG. 24E is a perspective view of a state in which the portable information terminal 9201 is expanded
  • FIG. 24F is a state in the middle of changing from one of the expanded state or the folded state of the portable information terminal 9201 to the other.
  • FIG. 24G is a perspective view of the portable information terminal 9201 folded.
  • the portable information terminal 9201 is excellent in portability in the folded state, and in the expanded state, the portable information terminal 9201 is excellent in display listability due to a seamless wide display area.
  • a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by a hinge 9055.
  • the portable information terminal 9201 By bending between the two housings 9000 via the hinge 9055, the portable information terminal 9201 can be reversibly deformed from the expanded state to the folded state.
  • the portable information terminal 9201 can be bent with a curvature radius of 1 mm to 150 mm.
  • the electronic device described in this embodiment includes a display portion for displaying some information. Note that the semiconductor device of one embodiment of the present invention can also be applied to an electronic device that does not include a display portion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

要約書 半導体装置に良好な電気特性を付与する。または信頼性の高い半導体装置を提供する。 半導体層に金属酸化物を用いたボトムゲート型トランジスタを有する半導体装置において、金属酸化 物は、ソース領域と、ドレイン領域と、第１の領域と、第２の領域と、第３の領域と、を有する。第 １の領域と、 第２の領域と、 第３の領域と、 はいずれもソース領域と、 ドレイン領域とにチャネル長 方向に沿って挟まれる。第２の領域は、チャネル幅方向に沿って、第１の領域と、第３の領域と、に 挟まれ、 第１の領域及び第３の領域は、 それぞれ金属酸化物の端部を含み、 チャネル長方向に沿った 長さにおいて、第２の領域の長さは、第１の領域の長さ、または第３の領域の長さ、より小である。

Description

半導体装置
本発明の一態様は、金属酸化物を有する半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
トランジスタに適用可能な半導体材料として、酸化物が注目されている。例えば、特許文献１では、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｎ−Ｏ系酸化物、Ｉｎ−Ｏ系酸化物、Ｉｎ−Ｇａ−Ｏ系酸化物、及びＳｎ−Ｉｎ−Ｚｎ−Ｏ系酸化物のうちのいずれかである非晶質酸化物を有する電界効果型トランジスタが開示されている。
また、非特許文献１では、トランジスタの活性層として、Ｉｎ−Ｚｎ−Ｏ系酸化物と、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物との２層積層の金属酸化物を有する構造が検討されている。
さらに近年、金属酸化物を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献２参照）。また記憶装置だけでなく、演算装置等も、金属酸化物を有するトランジスタによって作製されてきている。
特許第５１１８８１０号公報 特開２０１１−１１９６７４号公報
Ｊｏｈｎ　Ｆ．Ｗａｇｅｒ、「Ｏｘｉｄｅ　ＴＦＴｓ：Ａ　Ｐｒｏｇｒｅｓｓ　Ｒｅｐｏｒｔ」、Ｉｎｆｏｒｍａｔｉｏｎ　Ｄｉｓｐｌａｙ　１／１６、ＳＩＤ　２０１６、Ｊａｎ／Ｆｅｂ　２０１６、Ｖｏｌ．３２，Ｎｏ．１，ｐ．１６−２１
記憶装置の集積回路、演算装置、高精細の表示装置のバックプレーンを、トランジスタを用いて作製する場合、該トランジスタの電界効果移動度が大きいことが重要である。また、微細な構造を有するトランジスタにおいて、設計通り良好な電気特性を有することが求められている。また、トランジスタの半導体層として、金属酸化物を用いることができる。
一方で、金属酸化物膜はトランジスタの形成の過程で、酸化性雰囲気、還元性雰囲気に晒される。例えば酸化性雰囲気は、酸素元素が金属酸化物膜中に拡散しやすい雰囲気である。
金属酸化物膜が、酸化性雰囲気に晒されていればトランジスタ特性に対し影響は小さいが、還元性雰囲気に晒される場合、金属酸化物膜の抵抗が低くなる（Ｎ型化ともいう）場合がある。金属酸化物膜の何れかの領域でＮ型化が生じると、該Ｎ型化した部分が寄生チャネルとして作用してトランジスタ特性のばらつきの増加の要因となるとともに、長期間の使用にわたるトランジスタ特性の変動の要因となり得る。トランジスタがＮ型化した領域を有すると、ノーマリオフのスイッチング特性がノーマリオンとなる可能性があるため、一層注意するべきである。また同じ大きさの領域がＮ型化したとき、特に微細な島状の金属酸化物膜においては、トランジスタ特性への影響が顕著である。
そこで、上記課題に鑑み本発明の一態様では、ばらつきの少ないトランジスタ特性を有する、金属酸化物を用いた半導体装置を提供することを課題の一とする。
また、優れたノーマリオフのスイッチング特性を有する、金属酸化物を用いた半導体装置を提供することを課題の一とする。
また、金属酸化物を用いた電界効果移動度の高い半導体装置を提供することを課題の一とする。
また、金属酸化物材料からなる微細な島状のパターンを用いて形成された半導体装置を提供することを課題の一とする。
また、上記の課題の一に係る半導体装置を作製する方法を提供することを課題の一とする。
また、本発明の一態様は、半導体装置に良好な電気特性を付与することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な構成の半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な構成の半導体装置の作製方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
金属酸化物膜が島状パターンのとき、端部は接触する層から元素が拡散する場合や、不安定な結合を有する場合があり、島状の中央部に比べて異なる特性となりやすい。トランジスタ形成の過程で、その端部が十分に酸化性雰囲気に晒されていれば問題ないが、還元性雰囲気に晒される場合、端部から一定の距離の領域（端部領域）においてＮ型化し、より高い導電率σを有する可能性がある。または端部付近に、トランジスタ特性に影響のあるトラップ準位が形成される可能性がある。
特に、ソース電極とドレイン電極との間に配設される金属酸化物が端部領域を有し、端部領域でＮ型化が生じると、端部領域が寄生チャネルとして作用してトランジスタ特性のばらつきの増加の要因となるとともに、長期間の使用にわたるトランジスタ特性の変動の要因となり得る。上記一定の距離が同じ場合、特に微細な島状の金属酸化物においては、端部領域が占める面積が大きくなり、トランジスタ特性への影響が顕著となる。
そこで、上記端部の抵抗を大きくするため、端部領域におけるソース電極とドレイン電極との距離は、チャネル形成領域におけるソース電極とドレイン電極との距離より長くする。これにより、たとえ端部領域がＮ型化しても、端部領域の有するソース電極とドレイン電極との間の抵抗を大きくし、トランジスタ特性への影響を小さくすることができる。
本発明の一態様の半導体装置は、金属酸化物を有する。半導体装置は、ゲート電極と、ゲート電極上の第１の絶縁膜と、第１の絶縁膜上の金属酸化物と、金属酸化物上の一対の電極と、金属酸化物上の第２の絶縁膜と、を有する。金属酸化物は、ソース領域と、ドレイン領域と、第１の領域と、第２の領域と、第３の領域と、を有する。ソース領域は、一対の電極の一方と接し、ドレイン領域は、一対の電極の他方と接し、第１の領域と、第２の領域と、第３の領域と、はいずれもソース領域と、ドレイン領域とにチャネル長方向に沿って挟まれる。第２の領域は、チャネル幅方向に沿って、第１の領域と、第３の領域と、に挟まれ、第１の領域及び第３の領域は、それぞれ金属酸化物の端部を含み、チャネル長方向に沿った長さにおいて、第２の領域の長さは、第１の領域の長さ、または第３の領域の長さ、より小である。
上記構成において、チャネル長方向に沿った長さにおいて、第２の領域の長さは、０μｍより大であり４μｍ未満であり、第１の領域の長さ、または第３の領域の長さ、は、第２の領域の長さの３倍より大であり、金属酸化物の長さより小であることが好ましい。
上記各構成において、ソース領域から、ドレイン領域への最短経路は、第２の領域に含まれることが好ましい。
上記各構成において、金属酸化物は、第１の金属酸化物と、第１の金属酸化物の上面に接する第２の金属酸化物と、を有し、第１の金属酸化物及び第２の金属酸化物は、それぞれ、Ｉｎと、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有し、第１の金属酸化物は、第２の金属酸化物よりも結晶性が低い領域を有することが好ましい。
上記各構成において、第１の金属酸化物及び第２の金属酸化物は、それぞれ、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎの含有量が４０％以上５０％以下の領域と、Ｍの含有量が５％以上３０％以下の領域と、を有することが好ましい。
上記各構成において、第１の金属酸化物及び第２の金属酸化物は、それぞれ、Ｉｎの原子数比が４の場合、Ｍの原子数比が１．５以上２．５以下であり、且つＺｎの原子数比が２以上４以下であることが好ましい。
上記各構成において、第１の金属酸化物及び第２の金属酸化物は、それぞれ、Ｉｎの原子数比が５の場合、Ｍの原子数比が０．５以上１．５以下であり、且つＺｎの原子数比が５以上７以下であることが好ましい。
上記各構成において、金属酸化物をＸＲＤ分析により測定した場合に、第１の金属酸化物は、２θ＝３１°近傍にピークが観察されず、第２の金属酸化物は、２θ＝３１°近傍にピークが観察されることが好ましい。
本発明の一態様により、半導体装置に良好な電気特性を付与することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、新規な構成の半導体装置を提供することができる。または、本発明の一態様により、新規な構成の半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 エネルギーバンドを説明する図。 金属酸化物の構成の概念を説明する断面図。 金属酸化物の構成の概念を説明する断面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 画素の一例を示す上面図及び断面図。 画素の一例を示す上面図及び断面図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。また、ＯＳ　ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置、及び当該半導体装置の作製方法について、図１乃至図１３を参照して説明する。
＜１−１．半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ａの上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００Ａの構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００Ａは、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の金属酸化物１０８と、金属酸化物１０８上の導電膜１１２ａと、金属酸化物１０８上の導電膜１１２ｂと、を有する。また、トランジスタ１００Ａ上、具体的には、金属酸化物１０８、導電膜１１２ａ、及び導電膜１１２ｂ上には、絶縁膜１１５が形成されている。
なお、トランジスタ１００Ａは、所謂チャネルエッチ型のトランジスタである。
また、絶縁膜１１５は、シリコンと、窒素及び酸素のいずれか一方または双方と、を有すると好ましい。
絶縁膜１１５は過剰な酸素を有し、金属酸化物１０８に酸素を供給することができる。
また、金属酸化物１０８は、絶縁膜１０６上の金属酸化物１０８＿１と、金属酸化物１０８＿１の上面に接する金属酸化物１０８＿２と、を有する。
なお、金属酸化物１０８＿１、及び金属酸化物１０８＿２は、それぞれ、Ｉｎと、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有する。特に、元素Ｍとしてはガリウムが好ましい。
なお、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａにおいて、絶縁膜１０６は、トランジスタ１００Ａのゲート絶縁膜としての機能を有し、絶縁膜１１５は、トランジスタ１００Ａの保護絶縁膜としての機能を有する。また、トランジスタ１００Ａにおいて、導電膜１０４は、ゲート電極としての機能を有し、導電膜１１２ａは、ソース電極としての機能を有し、導電膜１１２ｂは、ドレイン電極としての機能を有する。なお、本明細書等において、絶縁膜１０６を第１の絶縁膜と、絶縁膜１１５を第２の絶縁膜と、それぞれ呼称する場合がある。
図２（Ａ）は、トランジスタ１００Ａの、金属酸化物１０８と、導電膜１１２ａと、導電膜１１２ｂと、のみを示した上面図である。上面から見ると、導電膜１１２ａと、導電膜１１２ｂとは、金属酸化物１０８より手前に配置される。金属酸化物１０８のうち、導電膜１１２ａと接する領域をソース領域、導電膜１１２ｂと接する領域をドレイン領域、と言うことができる。尚、上記ソース領域とドレイン領域とは入れ替えて定めてもよい。
上面から見たとき、導電膜１１２ａと、導電膜１１２ｂと、のチャネル長方向の間隔は、間隔２０６と、間隔２０７と、の２種類に分けられる。金属酸化物１０８が形成され、かつ導電膜１１２ａと、導電膜１１２ｂと、の間にあり、かつ導電膜１１２ａと、導電膜１１２ｂとの間隔が間隔２０６である領域は、チャネル形成領域２０１であり、同じく間隔２０７である領域は、端部領域２０２Ａまたは端部領域２０２Ｂである。
端部領域２０２Ａまたは端部領域２０２Ｂは、それぞれ金属酸化物１０８の端部２０４Ａ、端部２０４Ｂ、を有する。端部２０４Ａ及び端部２０４Ｂは隣接する層から元素が拡散する場合や、不安定な結合を有する場合があるため、端部領域２０２Ａまたは端部領域２０２Ｂは、チャネル形成領域２０１より高い導電率σを有する可能性がある。または、端部領域２０２Ａまたは端部領域２０２Ｂに、トランジスタ特性に影響のあるトラップ準位が形成される可能性がある。尚、端部領域２０２Ａ、端部領域２０２Ｂ及びチャネル形成領域２０１は、ソース領域と、ドレイン領域と、にチャネル長方向に沿って挟まれる。
チャネル形成領域２０１の、チャネル幅方向の長さは、チャネル幅２１１であり、端部領域２０２Ａまたは端部領域２０２Ｂの、チャネル幅方向の長さは、端部幅２１２である。端部幅２１２は０より大であり、金属酸化物１０８のチャネル幅方向の長さの半分より小である。
端部領域２０２Ａまたは端部領域２０２Ｂは、金属酸化物１０８の端部を含んでいる。導電膜１１２ａ又は導電膜１１２ｂと、金属酸化物１０８とが重ならない領域において、チャネル形成領域２０１より高い導電率σを有する金属酸化物１０８の領域の全てが、端部領域２０２Ａ又は端部領域２０２Ｂに含まれることが好ましい。つまり、端部領域２０２Ａまたは端部領域２０２Ｂに、チャネル形成領域２０１より高い導電率σを有する金属酸化物がすべて含まれる端部幅２１２を選ぶことが好ましい。または、トランジスタ特性に影響のあるトラップ準位が形成された端部付近の金属酸化物がすべて含まれる端部幅２１２を選ぶことが好ましい。好ましい端部幅２１２の大きさは、プロセス条件により異なる。例えばプロセス上限温度が高い場合は、端部幅２１２は大きい。
端部領域２０２Ａまたは端部領域２０２Ｂはトランジスタ特性への影響が小であるとして、トランジスタ特性は、チャネル幅２１１にて計算することができる。
間隔２０７が小さくなると、導電膜１１２ａと、端部領域２０２Ａまたは端部領域２０２Ｂと、導電膜１１２ｂと、の直列抵抗が小さくなり、トランジスタ特性への影響が顕著である。
そこで、間隔２０６が０μｍより大であり４μｍ未満、好ましくは０μｍより大であり２．５μｍ未満、であるトランジスタにおいては、以下の間隔２０７とする。すなわち間隔２０７は間隔２０６より大であり、金属酸化物１０８のチャネル長方向の長さより小とする。好ましくは間隔２０７は間隔２０６の３倍より大であり、金属酸化物１０８のチャネル長方向の長さより小とする。
間隔２０７を間隔２０６より大とすることで、導電膜１１２ａと、端部領域２０２Ａまたは端部領域２０２Ｂと、導電膜１１２ｂと、の直列抵抗が大きくなり、ばらつきの少ないトランジスタ特性を有する金属酸化物を用いた半導体装置を提供することができる。また、優れたノーマリオフのスイッチング特性を有する金属酸化物を用いた半導体装置を提供することができる。
また本発明の一態様のトランジスタは、金属酸化物１０８の端部を有し、導電膜１１２ａまたは導電膜１１２ｂと重なる、領域２０３Ａ、２０３Ｂ、２０３Ｃ、２０３Ｄ、を有する。
領域２０３Ａ、２０３Ｂ、２０３Ｃ、２０３Ｄ、を有することで、金属酸化物１０８と、導電膜１１２ａまたは導電膜１１２ｂとの接触抵抗を下げることができる。また、トランジスタを表示装置に用いたとき、領域２０３Ａ、２０３Ｂ、２０３Ｃ、２０３Ｄ、を有することで、膜面と平行な方向に沿ってチャネル形成領域２０１に到達する迷光を低減することができる。
また半導体装置の有する層間膜の材料や、プロセスの熱処理条件、使用環境によっては、水素のチャネル形成領域２０１方向への拡散量が大きいことがある。導電膜１１２ａと、導電膜１１２ｂとが、チャネル形成領域２０１及びその周辺の水素を吸収する効果がある場合、トランジスタの導電率σが高くなるのを防ぐことができる。より大きな面積で導電膜１１２ａと、導電膜１１２ｂとを形成したい場合に、トランジスタが領域２０３Ａ、２０３Ｂ、２０３Ｃ、２０３Ｄを有することは有効である。
チャネル形成領域２０１及びその周辺の水素を吸収する効果がある導電膜１１２ａと、導電膜１１２ｂと、の材料の例としては、導電性を有する酸化物、例えば、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、または窒素を含むインジウムガリウム亜鉛酸化物を成膜し、該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料、または、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。または、該酸化物の代わりにチタンを用いても同様の機能を有する場合がある。
またチャネル長方向に沿って、チャネル形成領域２０１は、領域２０３Ａと、領域２０３Ｂとの間に位置する。同様にチャネル長方向に沿って、チャネル形成領域２０１は、領域２０３Ｃと、領域２０３Ｄとの間に位置する。この配置により、導電膜１１２ａと、導電膜１１２ｂとの最短距離は、チャネル長である間隔２０６となる。換言すれば、ソース領域から、ドレイン領域への最短経路は、チャネル形成領域２０１に含まれる。
端部領域２０２Ａと領域２０３Ａとの境界は、チャネル幅方向に対して平行でなくても良い。例えば、金属酸化物１０８の端部から離れるに従って、導電膜１１２ａと、導電膜１１２ｂとの間隔が小さくなる形状でも良い（図２（Ｂ）参照）。この形状の配置は、金属酸化物における端部の影響が小さく、なるべく端部幅２１２を小さくしたいものの、露光やエッチングによる微細化の限界にある場合に有効である。
＜１−２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００Ａを形成してもよい。または、基板１０２とトランジスタ１００Ａとの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００Ａは耐熱性の劣る基板や可撓性の基板にも転載できる。
［導電膜］
ゲート電極として機能する導電膜１０４、ソース電極として機能する導電膜１１２ａ、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウムと錫とを有する酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ−Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ−Ｗ−Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ−Ｔｉ−Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）等の酸化物導電体または酸化物半導体を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、導電膜１１２ａ、１１２ｂには、上述の金属元素の中でも、特に銅、チタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、導電膜１１２ａ、１１２ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、金属酸化物１０８と接する導電膜、または金属酸化物１０８の近傍の導電膜として、最も好適に用いることができる。また、導電膜１１２ａ、１１２ｂとして、銅膜を用いると、導電膜１１２ａ、１１２ｂの抵抗を低くすることができるため好適である。
また、導電膜１１２ａ、１１２ｂを、無電解めっき法により形成することができる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いることが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができるため、好適である。
［ゲート絶縁膜として機能する絶縁膜］
トランジスタ１００Ａのゲート絶縁膜として機能する絶縁膜１０６としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁膜１０６を、積層構造、または３層以上の積層構造としてもよい。
また、トランジスタ１００Ａのチャネル形成領域として機能する金属酸化物１０８と接する絶縁膜１０６は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。
ただし、上記構成に限定されず、金属酸化物１０８と接する絶縁膜に、窒化物絶縁膜を用いる構成としてもよい。当該構成の一例としては、窒化シリコン膜を形成し、当該窒化シリコン膜の表面に酸素プラズマ処理などを行うことで、窒化シリコン膜の表面を酸化させる構成などが挙げられる。なお、窒化シリコン膜の表面に酸素プラズマ処理などを行った場合、窒化シリコン膜の表面は原子レベルで酸化されている場合があるため、トランジスタの断面の観察等を行っても、酸素が検出されない可能性がある。すなわち、トランジスタの断面の観察を行った場合、窒化シリコン膜と、金属酸化物とが、接しているように観察される場合がある。
なお、窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
［金属酸化物］
金属酸化物１０８としては、先に示す材料を用いることができる。金属酸化物１０８＿１及び金属酸化物１０８＿２は、それぞれＩｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎの含有量が４０％以上５０％以下の領域と、Ｍの含有量が５％以上３０％以下の領域と、を有する。金属酸化物１０８＿１及び金属酸化物１０８＿２が、それぞれ上記の領域を有することで、キャリア密度を高めることができる。
具体的には、金属酸化物１０８＿１及び金属酸化物１０８＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、それぞれＩｎ：Ｍ：Ｚｎ＝４：２：３近傍、またはＩｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。ここで、４：２：３近傍とは、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下である。また、５：１：６近傍とは、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下である。
また、金属酸化物１０８＿１は、金属酸化物１０８＿２よりも結晶性が低い領域を有すると好ましい。金属酸化物１０８＿１が、金属酸化物１０８＿２よりも結晶性が低い領域を有することで、キャリア密度を高め、且つ信頼性の高い半導体装置とすることができる。例えば、トランジスタ１００Ａは、チャネルエッチ型のトランジスタであるため、金属酸化物１０８＿１よりも金属酸化物１０８＿２の結晶性を高めることで、金属酸化物１０８＿２が金属酸化物１０８＿１のエッチングストッパとして機能する。
また、金属酸化物１０８＿２のＩｎ、Ｍ、及びＺｎの原子数の比を上記範囲とすることで、金属酸化物１０８＿２と、導電膜１１２ａ、１１２ｂとの接触抵抗を低くすることができる。
なお、金属酸化物１０８を上記構成とすることでトランジスタ１００Ａの電界効果移動度を高くすることができる。具体的には、トランジスタ１００Ａの電界効果移動度が５０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００Ａの電界効果移動度が１００ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
なお、金属酸化物１０８＿１及び金属酸化物１０８＿２の結晶構造は、特に限定されない。金属酸化物１０８＿１及び金属酸化物１０８＿２は、それぞれ単結晶構造または非単結晶構造のいずれか一方または双方でもよい。
非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、及び非晶質構造を含む。また、結晶構造としては、ビックスバイト型の結晶構造、層状の結晶構造などが挙げられる。また、ビックスバイト型の結晶構造と、層状の結晶構造との双方を含む混晶構造としてもよい。
また、金属酸化物１０８＿２は、層状の結晶構造、特にｃ軸配向性を有する結晶構造を有すると好適である。別言すると、金属酸化物１０８＿２は、ＣＡＡＣ−ＯＳであると好適である。
例えば、金属酸化物１０８＿１を、微結晶構造とし、金属酸化物１０８＿２を、ｃ軸配向性を有する結晶構造とすると好適である。別言すると、金属酸化物１０８＿１は、金属酸化物１０８＿２よりも結晶性が低い領域を有する。なお、金属酸化物１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
例えば、金属酸化物１０８をＸＲＤ分析により測定した場合に、金属酸化物１０８＿１は、２θ＝３１°近傍にピークが観察され難く、金属酸化物１０８＿２は、２θ＝３１°近傍にピークが観察される。
金属酸化物１０８＿１が結晶性の低い領域を有する場合、以下の優れた効果を有する。
まず、金属酸化物１０８＿１中に形成されうる酸素欠損について説明を行う。
金属酸化物１０８＿１に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、金属酸化物１０８＿１中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。金属酸化物１０８＿１中にキャリア供給源が生成されると、金属酸化物１０８＿１を有するトランジスタ１００Ａの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、金属酸化物１０８＿１においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、金属酸化物１０８＿１上に金属酸化物１０８＿２が形成される。金属酸化物１０８＿２は、金属酸化物１０８＿１よりも酸素を多く含有する構成である。金属酸化物１０８＿２の形成時または、金属酸化物１０８＿２の形成後に、金属酸化物１０８＿２から金属酸化物１０８＿１に酸素または過剰酸素が移動することで、金属酸化物１０８＿１中の酸素欠損を低減することが可能となる。
また、金属酸化物１０８＿２の形成時に、酸素を多く含む雰囲気とすることで、金属酸化物１０８＿２の結晶性を高めることができる。
金属酸化物１０８＿２の結晶性を高めることで、金属酸化物１０８＿１に混入しうる不純物を抑制することができる。特に、金属酸化物１０８＿２の結晶性を高めることで、導電膜１１２ａ、１１２ｂを加工する際に、金属酸化物１０８＿１へのダメージを抑制することができる。金属酸化物１０８の表面、すなわち金属酸化物１０８＿２の表面は、導電膜１１２ａ、１１２ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、金属酸化物１０８＿２は、結晶性が高い領域を有するため、結晶性が低い金属酸化物１０８＿１と比較してエッチング耐性に優れる。したがって、金属酸化物１０８＿２は、エッチングストッパとして機能する。
なお、金属酸化物１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。なお、金属酸化物中の不純物としては、代表的には水、水素などが挙げられる。また、本明細書等において、金属酸化物中から水及び水素を低減または除去することを、脱水化、脱水素化と表す場合がある。また、金属酸化物に酸素を添加することを、加酸素化と表す場合があり、加酸素化され且つ化学量論的組成よりも過剰の酸素を有する状態を過酸素化状態と表す場合がある。
高純度真性または実質的に高純度真性である金属酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物にチャネル形成領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
また、金属酸化物１０８＿１は、金属酸化物１０８＿２よりも結晶性が低い領域を有することで、キャリア密度が高くなる場合がある。金属酸化物１０８＿１のキャリア密度が高くなると、金属酸化物１０８＿１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、金属酸化物１０８＿１の伝導帯の下端が低くなり、金属酸化物１０８＿１の伝導帯下端と、ゲート絶縁膜（ここでは、絶縁膜１０６）中に形成されうるトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくできる場合がある。また、金属酸化物１０８＿１のキャリア密度が高くなると、金属酸化物１０８の電界効果移動度を高めることができる。
金属酸化物１０８＿１及び金属酸化物１０８＿２が、それぞれＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
なお、成膜される金属酸化物１０８＿１及び金属酸化物１０８＿２の原子数比は、それぞれ上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物１０８＿１及び金属酸化物１０８＿２に用いるスパッタリングターゲットの組成が、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物１０８＿１及び金属酸化物１０８＿２の組成は、それぞれＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
また、金属酸化物１０８＿１及び金属酸化物１０８＿２は、それぞれエネルギーギャップが２．５ｅＶ以上、好ましくは３．０ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタ１００Ａのオフ電流を低減することができる。
［保護絶縁膜として機能する絶縁膜］
絶縁膜１１５は、トランジスタ１００Ａの保護絶縁膜としての機能を有する。または、絶縁膜１１５は、金属酸化物１０８に酸素を供給する機能を有する。
例えば、絶縁膜１１５としては、シリコンと、窒素及び酸素のいずれか一方または双方とを有すると好ましい。また、絶縁膜１１５としては、シリコンと、酸素と、を含む第１の層と、シリコンと、窒素と、を含む第２の層と、を有すると好ましい。
また、絶縁膜１１５は、窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下、代表的にはＮＯまたはＮＯ２）に起因する準位密度が低い絶縁膜を用いると好ましい。
窒素酸化物は、絶縁膜１１５などに準位を形成する。当該準位は、金属酸化物１０８のエネルギーギャップ内に位置する。例えば、当該窒素酸化物に起因する準位密度は、金属酸化物１０８の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と、金属酸化物１０８の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）との間に形成され得る場合がある。そのため、窒素酸化物が、絶縁膜１１５及び金属酸化物１０８の界面に拡散すると、当該準位が絶縁膜１１５側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１５及び金属酸化物１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
絶縁膜１１５として、窒素酸化物に起因する準位密度が低い絶縁膜とすることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、上記記載の、導電膜、絶縁膜、金属酸化物などの様々な膜としては、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。また、熱ＣＶＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
また、ＡＬＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
＜１−３．半導体装置の構成例２＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａの変形例について、図３を用いて説明する。
また、図３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｂの上面図であり、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｂは、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の金属酸化物１０８と、金属酸化物１０８上の導電膜１１２ａと、金属酸化物１０８上の導電膜１１２ｂと、金属酸化物１０８、導電膜１１２ａ、及び導電膜１１２ｂ上の絶縁膜１１５と、絶縁膜１１５上の絶縁膜１１６と、絶縁膜１１６上の導電膜１２０ａと、絶縁膜１１６上の導電膜１２０ｂと、を有する。
また、絶縁膜１０６は、開口部１５１を有し、絶縁膜１０６上には、開口部１５１を介して導電膜１０４と電気的に接続される導電膜１１２ｃが形成される。また、絶縁膜１１５及び絶縁膜１１６は、導電膜１１２ｂに達する開口部１５２ａと、導電膜１１２ｃに達する開口部１５２ｂとを有する。
なお、トランジスタ１００Ｂにおいて、絶縁膜１０６は、トランジスタ１００Ｂの第１のゲート絶縁膜としての機能を有し、絶縁膜１１５、１１６は、トランジスタ１００Ｂの第２のゲート絶縁膜としての機能を有する。また、トランジスタ１００Ｂにおいて、導電膜１０４は、第１のゲート電極としての機能を有し、導電膜１１２ａは、ソース電極としての機能を有し、導電膜１１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ１００Ｂにおいて、導電膜１２０ａは、第２のゲート電極としての機能を有し、導電膜１２０ｂは、表示装置の画素電極としての機能を有する。
なお、図３（Ｃ）に示すように、導電膜１２０ａは、開口部１５２ｂ、１５１を介して導電膜１０４と電気的に接続される。よって、導電膜１０４と、導電膜１２０ａとは、同じ電位が与えられる。
また、図３（Ｃ）に示すように、金属酸化物１０８は、導電膜１０４、及び導電膜１２０ａと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。導電膜１２０ａのチャネル長方向の長さ、及び導電膜１２０ａのチャネル幅方向の長さは、金属酸化物１０８のチャネル長方向の長さ、及び金属酸化物１０８のチャネル幅方向の長さよりもそれぞれ長く、金属酸化物１０８の全体は、絶縁膜１１５、１１６を介して導電膜１２０ａに覆われている。
別言すると、導電膜１０４及び導電膜１２０ａは、絶縁膜１０６、１１５、１１６に設けられる開口部において接続され、且つ金属酸化物１０８の側端部よりも外側に位置する領域を有する。
このような構成を有することで、トランジスタ１００Ｂに含まれる金属酸化物１０８を、導電膜１０４及び導電膜１２０ａの電界によって電気的に囲むことができる。トランジスタ１００Ｂのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル形成領域が形成される金属酸化物を、電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ　Ｃｈａｎｎｅｌ（Ｓ−Ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ｂは、Ｓ−Ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に金属酸化物１０８に印加することができるため、トランジスタ１００Ｂの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ｂを微細化することが可能となる。また、トランジスタ１００Ｂは、金属酸化物１０８が第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ａによって囲まれた構造を有するため、トランジスタ１００Ｂの機械的強度を高めることができる。
＜第２のゲート絶縁膜として機能する絶縁膜＞
ここで、第２のゲート絶縁膜として機能する絶縁膜１１６に用いることのできる材料について説明する。絶縁膜１１６としては、絶縁性材料であればよく、無機材料または有機材料の一方または双方を用いることができる。無機材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどを用いることができる。有機材料としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する樹脂材料を用いることができる。絶縁膜１１６として、有機材料、例えばアクリル樹脂を用いると、平坦性を高くすることができ、且つ生産性が高いため好適である。
また、導電膜１２０ａ、１２０ｂとしては、先に示す導電膜１０４、１１２ａ、１１２ｂに列挙した材料と同様の材料を用いることができる。特に導電膜１２０ａ、１２０ｂとしては、酸化物導電膜（ＯＣ）が好ましい。導電膜１２０ａ、１２０ｂに酸化物導電膜を用いることで、絶縁膜１１５、１１６中に酸素を添加することができる。
なお、トランジスタ１００Ｂのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
＜１−４．半導体装置の構成例３＞
次に、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｂの変形例について、図４を用いて説明する。
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｃの上面図であり、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｃは、先に示すトランジスタ１００Ｂが有する金属酸化物１０８を３層の積層構造とした構成である。トランジスタ１００Ｃの金属酸化物１０８は、絶縁膜１０６上の金属酸化物１０８＿３と、金属酸化物１０８＿３上の金属酸化物１０８＿１と、金属酸化物１０８＿１上の金属酸化物１０８＿２と、を有する。
＜１−５．バンド構造＞
ここで、金属酸化物１０８を積層構造とした場合のバンド構造について、図１３を用いて説明する。
図１３（Ａ）は、絶縁膜１０６、金属酸化物１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１５を有する積層構造の膜厚方向のバンド構造の一例である。また、図１３（Ｂ）は、絶縁膜１０６、金属酸化物１０８＿１、１０８＿２、及び絶縁膜１１５を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０６、金属酸化物１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１５の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
図１３（Ａ）に示すように、金属酸化物１０８＿１、１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図１３（Ｂ）に示すように、金属酸化物１０８＿１、１０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、金属酸化物１０８＿１と金属酸化物１０８＿２との界面、または金属酸化物１０８＿１と金属酸化物１０８＿３との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
金属酸化物１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図１３（Ａ）（Ｂ）に示す構成とすることで金属酸化物１０８＿１がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル形成領域が金属酸化物１０８＿１に形成されることがわかる。
なお、金属酸化物１０８＿２、１０８＿３を設けることにより、金属酸化物１０８＿１に形成されうるトラップ準位を金属酸化物１０８＿２または金属酸化物１０８＿３に設けることができる。したがって、金属酸化物１０８＿１には、トラップ準位が形成され難い構造となる。
また、トラップ準位がチャネル形成領域として機能する金属酸化物１０８＿１の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が金属酸化物１０８＿１の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、金属酸化物１０８＿２、１０８＿３は、金属酸化物１０８＿１よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、金属酸化物１０８＿１の伝導帯下端のエネルギー準位と、金属酸化物１０８＿２、１０８＿３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、金属酸化物１０８＿２、１０８＿３の電子親和力と、金属酸化物１０８＿１の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、金属酸化物１０８＿１が主な電流経路となる。すなわち、金属酸化物１０８＿１は、チャネル形成領域としての機能を有する。また、金属酸化物１０８＿２、１０８＿３は、チャネル形成領域が形成される金属酸化物１０８＿１を構成する金属元素の一種以上から構成される金属酸化物を用いると好ましい。このような構成とすることで、金属酸化物１０８＿１と金属酸化物１０８＿２との界面、または金属酸化物１０８＿１と金属酸化物１０８＿３との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、金属酸化物１０８＿２、１０８＿３は、膜中にスピネル型の結晶構造が含まれないことが好ましい。金属酸化物１０８＿２、１０８＿３の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０ａ、１２０ｂの構成元素が金属酸化物１０８＿１へ拡散してしまう場合がある。なお、金属酸化物１０８＿２、１０８＿３がＣＡＡＣ−ＯＳである場合、導電膜１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
なお、金属酸化物１０８＿２、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットなどを用いて形成することができる。なお、金属酸化物１０８＿２、１０８＿３としては、上記の金属酸化物ターゲットに限定されず、金属酸化物１０８＿１と同等の組成の金属酸化物ターゲットを用いてもよい。
＜１−６．半導体装置の構成例４＞
次に、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｂの変形例について、図５乃至図７を用いて説明する。
図５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｄの上面図であり、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｄは、先に示すトランジスタ１００Ｂが有する導電膜１１２ａ、１１２ｂを３層の積層構造とした構成である。
トランジスタ１００Ｄが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１２ａ＿１上の導電膜１１２ａ＿２と、導電膜１１２ａ＿２上の導電膜１１２ａ＿３と、を有する。また、トランジスタ１００Ｄが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２と、導電膜１１２ｂ＿２上の導電膜１１２ｂ＿３と、を有する。
例えば、導電膜１１２ａ＿１、導電膜１１２ｂ＿１、導電膜１１２ａ＿３、及び導電膜１１２ｂ＿３としては、チタン、タングステン、タンタル、モリブデン、インジウム、ガリウム、錫、及び亜鉛の中から選ばれるいずれか一つまたは複数を有すると好適である。また、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２としては、銅、アルミニウム、及び銀の中から選ばれるいずれか一つまたは複数を有すると好適である。
より具体的には、導電膜１１２ａ＿１、導電膜１１２ｂ＿１、導電膜１１２ａ＿３、及び導電膜１１２ｂ＿３にチタンを用い、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２に銅を用いることができる。
上記構成とすることで、導電膜１１２ａ、１１２ｂの配線抵抗を低くし、且つ金属酸化物１０８への銅の拡散を抑制できるため好適である。また、上記構成とすることで、導電膜１１２ｂと、導電膜１２０ｂとの接触抵抗を低くすることができるため好適である。なお、トランジスタ１００Ｄのその他の構成は、先に示すトランジスタ１００Ｂと同様であり、同様の効果を奏する。
図６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｅの上面図であり、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｅは、先に示すトランジスタ１００Ｂが有する導電膜１１２ａ、１１２ｂを３層の積層構造とした構成である。また、トランジスタ１００Ｅは、先に示すトランジスタ１００Ｄが有する導電膜１１２ａと導電膜１１２ｂの形状が異なる。
トランジスタ１００Ｅが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１２ａ＿１上の導電膜１１２ａ＿２と、導電膜１１２ａ＿２上の導電膜１１２ａ＿３と、を有する。また、トランジスタ１００Ｅが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２と、導電膜１１２ｂ＿２上の導電膜１１２ｂ＿３と、を有する。なお、導電膜１１２ａ＿１、導電膜１１２ａ＿２、導電膜１１２ａ＿３、導電膜１１２ｂ＿１、導電膜１１２ｂ＿２、及び導電膜１１２ｂ＿３としては、先に示す材料を用いることができる。
また、導電膜１１２ａ＿１の端部は、導電膜１１２ａ＿２の端部よりも外側に位置する領域を有し、導電膜１１２ａ＿３は、導電膜１１２ａ＿２の上面及び側面を覆い、且つ導電膜１１２ａ＿１と接する領域を有する。また、導電膜１１２ｂ＿１の端部は、導電膜１１２ｂ＿２の端部よりも外側に位置する領域を有し、導電膜１１２ｂ＿３は、導電膜１１２ｂ＿２の上面及び側面を覆い、且つ導電膜１１２ｂ＿１と接する領域を有する。
上記構成とすることで、導電膜１１２ａ、１１２ｂの配線抵抗を低くし、且つ金属酸化物１０８への銅の拡散を抑制できるため好適である。なお、先に示すトランジスタ１００Ｄよりもトランジスタ１００Ｅに示す構造とした方が、銅の拡散を好適に抑制することができる。また、上記構成とすることで、導電膜１１２ｂと、導電膜１２０ｂとの接触抵抗を低くすることができるため好適である。なお、トランジスタ１００Ｅのその他の構成は、先に示すトランジスタ１００Ｂと同様であり、同様の効果を奏する。
また、図７（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｆの上面図であり、図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｆは、先に示すトランジスタ１００Ｂと、導電膜１１２ａ、１１２ｂの構造、絶縁膜１１５の構造、及び絶縁膜１１３ａ、１１３ｂを有する点が異なる。
トランジスタ１００Ｆが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１２ａ＿１上の導電膜１１２ａ＿２とを有する。また、導電膜１１２ａ＿２は、絶縁膜１１３ａにより覆われている。トランジスタ１００Ｆが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２とを有する。また、導電膜１１２ｂ＿２は、絶縁膜１１３ｂにより覆われている。
絶縁膜１１３ａ、１１３ｂとしては、例えば、ＰＡ　ＡＬＤ（Ｐｌａｓｍａ　Ａｓｓｉｓｔｅｄ　Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。具体的には、導電膜１１２ａ＿２、導電膜１１２ｂ＿２を形成したのち、ＰＡ　ＡＬＤ法により、導電膜１１２ａ＿２、導電膜１１２ｂ＿２の上面及び側面にシランガスなどを付着させることで形成することができる。なお、絶縁膜１１３ａ、１１３ｂとしては、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２の構成元素の一部を有する場合がある。例えば、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２が銅を含む場合、絶縁膜１１３ａ、１１３ｂとしては、銅を含むシリサイドとなる場合がある。
また、トランジスタ１００Ｆが有する絶縁膜１１５は、絶縁膜１１５＿１と、絶縁膜１１５＿１上の絶縁膜１１５＿２と、絶縁膜１１５＿２上の絶縁膜１１５＿３と、を有する。絶縁膜１１５＿１、絶縁膜１１５＿２としては、シリコンと酸素を含む層とし、絶縁膜１１５＿３としては、シリコンと窒素を含む層とすることができる。このような積層構造とすることで、金属酸化物１０８の欠陥を減らす効果、金属酸化物１０８への水素の拡散を低減する効果、が追加され、よりトランジスタの電気特性の変動を低減する効果が期待できる。
なお、トランジスタ１００Ｆのその他の構成は、先に示すトランジスタ１００Ｂと同様であり、同様の効果を奏する。また、本実施の形態に係るトランジスタは、上記の構造のトランジスタを、それぞれ自由に組み合わせることが可能である。
＜１−７．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置であるトランジスタ１００Ｂの作製方法について、図８乃至図１２を用いて説明する。
なお、図８乃至図１２に示す各図は、半導体装置の作製方法を説明する断面図である。また、図８乃至図１２の各図において、左側がチャネル長方向の断面図であり、右側がチャネル幅方向の断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、第１のゲート電極として機能する導電膜１０４を形成する。次に、導電膜１０４上に第１のゲート絶縁膜として機能する絶縁膜１０６を形成する（図８（Ａ）参照）。
本実施の形態では、基板１０２としてガラス基板を用い、第１のゲート電極として機能する導電膜１０４として、厚さ５０ｎｍのチタン膜と、厚さ２００ｎｍの銅膜とを、それぞれスパッタリング法により形成する。また、絶縁膜１０６として厚さ４００ｎｍの窒化シリコン膜と、をＰＥＣＶＤ法により形成する。次いで厚さ５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成する。
なお、上記窒化シリコン膜は、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜とを有する、３層積層構造である。該３層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃以下とすることができる。
窒化シリコン膜を上述の３層の積層構造とすることで、例えば、導電膜１０４に銅を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
また、上記第２の窒化シリコン膜の成膜前、及び成膜後にＰＡ　ＡＬＤ法による処理、例えば、シランガスを供給し、その後当該シランガスを排気し、窒素ガスによるプラズマを発生させる処理を行うことで、上記第１の窒化シリコン膜、第３の窒化シリコン膜の成膜工程を省略してもよい。
上述の、厚さ５０ｎｍの酸化窒化シリコン膜の形成は省略してもよい。このとき、厚さ４００ｎｍの窒化シリコン膜の上に、酸素プラズマ処理を行う。
次に、絶縁膜１０６上に金属酸化物１０８＿１＿０を形成する（図８（Ｂ）参照）。
なお、図８（Ｂ）は、絶縁膜１０６上に金属酸化物１０８＿１＿０を形成する際の成膜装置内部の断面模式図である。図８（Ｂ）では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット１９１と、ターゲット１９１の下方に形成されるプラズマ１９２とが、模式的に表されている。
なお、図８（Ｂ）において、絶縁膜１０６に添加される酸素または過剰酸素を模式的に破線の矢印で表している。例えば、金属酸化物１０８＿１＿０の成膜時に酸素ガスを用いる場合、絶縁膜１０６中に酸素を添加することができる。
金属酸化物１０８＿１＿０の厚さとしては、１ｎｍ以上５０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすればよい。また、金属酸化物１０８＿１＿０は、不活性ガス（代表的にはＡｒガス）及び酸素ガスのいずれか一方または双方を用いて形成される。なお、金属酸化物１０８＿１＿０を形成する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上３０％未満、好ましくは５％以上１５％以下である。
上記範囲の酸素流量比で金属酸化物１０８＿１＿０を形成することで、金属酸化物１０８＿１＿０の結晶性を低くすることができる。
本実施の形態では、金属酸化物１０８＿１＿０の形成条件としては、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により形成する。また、金属酸化物１０８＿１＿０の形成時の基板温度を室温とし、成膜ガスとして流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとを用いる（酸素流量比１０％）。
次に、金属酸化物１０８＿１＿０上に金属酸化物１０８＿２＿０を形成する（図８（Ｃ）参照）。
なお、図８（Ｃ）は、金属酸化物１０８＿１＿０上に金属酸化物１０８＿２＿０を形成する際の成膜装置内部の断面模式図である。図８（Ｃ）では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット１９３と、ターゲット１９３の下方に形成されるプラズマ１９４とが、模式的に表されている。
なお、図８（Ｃ）において、金属酸化物１０８＿１＿０に添加される酸素または過剰酸素を模式的に破線の矢印で表している。例えば、金属酸化物１０８＿２＿０の成膜時に酸素ガスを用いる場合、金属酸化物１０８＿１＿０中に酸素を添加することができる。
また、金属酸化物１０８＿２＿０の厚さとしては、１０ｎｍより大きく１００ｎｍ以下、好ましくは２０ｎｍ以上５０ｎｍ以下とすればよい。また、金属酸化物１０８＿２＿０を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させると好適である。酸素ガスを含む雰囲気にてプラズマを放電させる際に、金属酸化物１０８＿２＿０の被形成面となる金属酸化物１０８＿１＿０中に酸素が添加される。なお、金属酸化物１０８＿２＿０を形成する際の酸素流量比としては、３０％以上１００％以下、好ましくは５０％以上１００％以下、さらに好ましくは７０％以上１００％以下である。
上記範囲の酸素流量比で金属酸化物１０８＿２＿０を形成することで、金属酸化物１０８＿２＿０の結晶性を高くすることができる。
本実施の形態では、金属酸化物１０８＿２＿０の形成条件としては、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により形成する。また、金属酸化物１０８＿２＿０の形成時の基板温度を室温とし、成膜ガスとして流量２００ｓｃｃｍの酸素ガスを用いる（酸素流量比１００％）。
なお、上述したように金属酸化物１０８＿２＿０の形成条件としては、金属酸化物１０８＿１＿０よりも酸素流量比を高めると好ましい。別言すると、金属酸化物１０８＿１＿０は、金属酸化物１０８＿２＿０のよりも低い酸素分圧で形成されると好ましい。
金属酸化物１０８＿１＿０と、金属酸化物１０８＿２＿０との成膜時の酸素流量比を変えることで、結晶性の異なる積層膜を形成することができる。
また、金属酸化物１０８＿１＿０及び金属酸化物１０８＿２＿０の形成時の基板温度としては、室温（２５℃）以上２００℃以下、好ましくは室温以上１３０℃以下とすればよい。基板温度を上記範囲とすることで、大面積のガラス基板（例えば、先に記載の第８世代または第１０世代のガラス基板）を用いる場合に好適である。特に、金属酸化物１０８＿１＿０及び金属酸化物１０８＿２＿０の成膜時における基板温度を室温とすることで、基板の撓みまたは歪みを抑制することができる。なお、本明細書等において、室温とは、意図的に加熱しない温度を含む。
なお、金属酸化物１０８＿２＿０の結晶性を高めたい場合においては、金属酸化物１０８＿２＿０の形成時の基板温度を高める（例えば、１００℃以上２００℃以下、好ましくは１３０℃）と好ましい。
また、金属酸化物１０８＿１＿０及び金属酸化物１０８＿２＿０を真空中で連続して形成することで、各界面に不純物が取り込まれないため、より好適である。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
次に、金属酸化物１０８＿１＿０及び金属酸化物１０８＿２＿０を所望の形状に加工することで、島状の金属酸化物１０８＿１及び島状の金属酸化物１０８＿２を形成する。なお、本実施の形態においては、金属酸化物１０８＿１及び金属酸化物１０８＿２により、島状の金属酸化物１０８が構成される（図９（Ａ）参照）。
また、金属酸化物１０８を形成した後に、加熱処理（以下、第１の加熱処理とする）を行うと好適である。第１の加熱処理により、金属酸化物１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、金属酸化物１０８を島状に加工する前に行ってもよい。なお、第１の加熱処理は、金属酸化物の高純度化処理の一つである。
第１の加熱処理としては、例えば、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは２５０℃以上３５０℃以下とする。
また、第１の加熱処理は、電気炉、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。また、第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、金属酸化物中に含まれる水素、水等を脱離させると共に、金属酸化物中に酸素を供給することができる。この結果、金属酸化物中に含まれる酸素欠損を低減することができる。
次に、絶縁膜１０６に開口部１５１を形成する（図９（Ｂ）参照）。
ウエットエッチング法、及びドライエッチング法のいずれか一方または双方を用いることで、開口部１５１を形成することができる。なお、開口部１５１は、導電膜１０４に達するように形成される。
次に、導電膜１０４、絶縁膜１０６、及び金属酸化物１０８上に導電膜１１２を形成する（図９（Ｃ）参照）。
本実施の形態では、導電膜１１２として、厚さ３０ｎｍのチタン膜と、厚さ２００ｎｍの銅膜を、それぞれ順に、スパッタリング法により成膜する。
次に、導電膜１１２を所望の形状に加工することで、島状の導電膜１１２ａと、島状の導電膜１１２ｂと、島状の導電膜１１２ｃと、を形成する（図１０（Ａ）参照）。
なお、本実施の形態においては、ウエットエッチング装置を用い、導電膜１１２を加工する。ただし、導電膜１１２の加工方法としては、これに限定されず、例えば、ドライエッチング装置を用いてもよい。
また、導電膜１１２ａ、１１２ｂ、１１２ｃの形成後に、金属酸化物１０８（より具体的には金属酸化物１０８＿２）の表面（バックチャネル側）を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、金属酸化物１０８＿２の表面に付着した不純物（例えば、導電膜１１２ａ、１１２ｂ、１１２ｃに含まれる元素等）を除去することができる。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜１１２ａ、１１２ｂ、１１２ｃを形成する工程、及び上記洗浄工程のいずれか一方または双方において、金属酸化物１０８の導電膜１１２ａ、１１２ｂから露出した領域が、薄くなる場合がある。
なお、本発明の一態様の半導体装置においては、導電膜１１２ａ、１１２ｂから露出した領域、すなわち、金属酸化物１０８＿２は結晶性が高められた金属酸化物である。結晶性が高い金属酸化物は、不純物、特に導電膜１１２ａ、１１２ｂに用いる構成元素が膜中に拡散しにくい構成である。したがって、信頼性の高い半導体装置を提供することができる。
また、図１０（Ａ）において、導電膜１１２ａ、１１２ｂから露出した金属酸化物１０８の表面、すなわち金属酸化物１０８＿２の表面に凹部が形成される場合について例示したが、これに限定されず、導電膜１１２ａ、１１２ｂから露出した金属酸化物１０８の表面は、凹部を有していなくてもよい。
次に、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂ上に絶縁膜１１５を形成する。絶縁膜１１５は、金属酸化物１０８に接するシリコンと酸素を含む層と、シリコンと窒素を含む層との積層構造とすることが好ましい。以下、絶縁膜１１５の作製方法について示す。
トランジスタ１００Ｂの場合は、絶縁膜１１５として後述の部分にて説明する絶縁膜１１５＿２を形成する（図１０（Ｂ）参照）。
トランジスタ１００Ｆの場合は、絶縁膜１１５＿１、絶縁膜１１５＿２、絶縁膜１１５＿３、を形成する（図１０（Ｃ）参照）。
［保護絶縁膜としての機能を有する絶縁膜１］
絶縁膜１１５＿１、１１５＿２は、トランジスタの保護絶縁膜としての機能、及び金属酸化物１０８に酸素を供給する機能のいずれか一方又は双方を有する。すなわち、絶縁膜１１５＿１、１１５＿２は、酸素を有する。また、絶縁膜１１５＿１は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１５＿１は、後に形成する絶縁膜１１５＿２を形成する際の、金属酸化物１０８へのダメージ緩和膜としても機能する。
絶縁膜１１５＿１としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１５＿１は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１５＿１に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１５＿１における酸素の透過性が減少してしまう。
なお、絶縁膜１１５＿１においては、外部から絶縁膜１１５＿１に入った酸素が全て絶縁膜１１５＿１の外部に移動せず、絶縁膜１１５＿１にとどまる酸素もある。また、絶縁膜１１５＿１に酸素が入ると共に、絶縁膜１１５＿１に含まれる酸素が絶縁膜１１５＿１の外部へ移動することで、絶縁膜１１５＿１において酸素の移動が生じる場合もある。絶縁膜１１５＿１として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１１５＿１上に設けられる、絶縁膜１１５＿２から脱離する酸素を、絶縁膜１１５＿１を介して金属酸化物１０８に移動させることができる。
また、絶縁膜１１５＿１は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と金属酸化物膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜１１５＿１などに準位を形成する。当該準位は、金属酸化物１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１５＿１及び金属酸化物１０８の界面に拡散すると、当該準位が絶縁膜１１５＿１側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１５＿１及び金属酸化物１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１５＿１に含まれる窒素酸化物は、加熱処理において、絶縁膜１１５＿２に含まれるアンモニアと反応するため、絶縁膜１１５＿１に含まれる窒素酸化物が低減される。このため、絶縁膜１１５＿１及び金属酸化物１０８の界面において、電子がトラップされにくい。
絶縁膜１１５＿１として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜１１５＿２は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。上記の酸化物絶縁膜は、加熱により酸素の一部が脱離する。なお、ＴＤＳにおいて、上記の酸化物絶縁膜は、酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上の領域を有する。また、上記の酸素の放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳにおける酸素原子に換算しての総量である。
絶縁膜１１５＿２としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１５＿２は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜１１５＿２は、絶縁膜１１５＿１と比較して金属酸化物１０８から離れているため、絶縁膜１１５＿１より、欠陥密度が多くともよい。
また、絶縁膜１１５＿１、１１５＿２は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１５＿１と絶縁膜１１５＿２の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１５＿１と絶縁膜１１５＿２の界面は、破線で図示している。
［保護絶縁膜としての機能を有する絶縁膜２］
絶縁膜１１５＿３は、トランジスタの保護絶縁膜として機能する。
絶縁膜１１５＿３は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１１５＿３は、窒素及びシリコンを有する。また、絶縁膜１１５＿３は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１５＿３を設けることで、金属酸化物１０８からの酸素の外部への拡散と、絶縁膜１１５＿１、１１５＿２に含まれる酸素の外部への拡散と、外部から金属酸化物１０８への水素、水等の入り込みを防ぐことができる。
絶縁膜１１５＿３としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、上記記載の、導電膜、絶縁膜、金属酸化物膜、金属膜などの様々な膜としては、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。また、熱ＣＶＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
また、ＡＬＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
なお、本実施の形態においては、絶縁膜１１５として、絶縁膜１１５＿１、１１５＿２、１１５＿３、について説明したが、これに限定されず、例えば、他の組成や成膜方法の絶縁膜を含んだ積層構造としてもよい。
次に、絶縁膜１１５上に絶縁膜１１６を形成する（図１１（Ａ）参照）。
例えば、絶縁膜１１６として、スピンコーター、スリットコーターなどを用いて、アクリル樹脂などの平坦化絶縁膜を形成すればよい。
また、絶縁膜１１６を形成した後に、加熱処理（以下、第２の加熱処理とする）を行うと好適である。第２の加熱処理により、絶縁膜１１５に含まれる酸素の一部を金属酸化物１０８に移動させ、金属酸化物１０８に含まれる酸素欠損を低減することができる。
第２の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さらに好ましくは、１５０℃以上３５０℃以下とする。第２の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。
次に、絶縁膜１１５、及び絶縁膜１１６の所望の領域に開口部１５２ａ、１５２ｂを形成する（図１１（Ｂ）参照）。
ウエットエッチング法、及びドライエッチング法のいずれか一方または双方を用いることで、開口部１５２ａ、１５２ｂを形成することができる。なお、開口部１５２ａは、導電膜１１２ｂに達するように形成され、開口部１５２ｂは、導電膜１１２ｃに達するように形成される。
次に、開口部１５２ａ、１５２ｂを覆うように、絶縁膜１１６上に導電膜１２０を形成する（図１２（Ａ）参照）。
導電膜１２０としては、酸化物導電膜などを、スパッタリング法により形成すればよい。酸化物導電膜としては、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｉｎ−Ｚｎ酸化物、またはＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。
次に、導電膜１２０を所望の形状に加工することで、島状の導電膜１２０ａと、島状の導電膜１２０ｂと、を形成する（図１２（Ｂ）参照）。
本実施の形態においては、ウエットエッチング装置を用い、導電膜１２０を加工する。
また、導電膜１２０ａ、１２０ｂの形成後に、先に記載の第１の加熱処理及び第２の加熱処理と同等の加熱処理（以下、第３の加熱処理とする）を行ってもよい。
第３の加熱処理を行うことで、絶縁膜１１５が有する酸素は、金属酸化物１０８中に移動し、金属酸化物１０８中の酸素欠損を補填する。
以上の工程で図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｂを作製することができる。すなわち、ばらつきの少ないトランジスタ特性を有する金属酸化物を用いた半導体装置を提供することができる。または、優れたノーマリオフのスイッチング特性を有する金属酸化物を用いた半導体装置を提供することができる。または、金属酸化物を用いた電界効果移動度の高い半導体装置を提供することができる。または、金属酸化物材料からなる微細な島状のパターンを用いて形成された半導体装置を提供することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体膜として用いることができる金属酸化物について説明する。
＜２−１．金属酸化物＞
以下では、金属酸化物の中でも酸化物半導体について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ−Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＣＡＡＣ−ＯＳ（Ｃ−ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ−Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
まず、図１４及び図１５を用いて、金属酸化物の一つであるＣＡＣ−ＯＳの構成について説明する。なお、図１４及び図１５は、ＣＡＣ−ＯＳの概念を表す断面模式図である。
＜２−２．ＣＡＣ−ＯＳの構成＞
ＣＡＣ−ＯＳとは、例えば、図１４に示すように、金属酸化物を構成する元素が偏在することで、各元素を主成分とする領域００１、領域００２、および領域００３を形成し、各領域が、混合し、モザイク状に形成される。つまり、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）が含まれていてもよい。
例えば、ＣＡＣ−ＯＳの構成を有するＩｎ−Ｍ−Ｚｎ酸化物とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、元素Ｍの酸化物（以下、ＭＯＸ３（Ｘ３は０よりも大きい実数）とする。）、または元素Ｍの亜鉛酸化物（以下、ＭＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に分布した構成（以下、クラウド状ともいう。）である。
また、図１４に示す概念が、ＣＡＣ−ＯＳの構成を有するＩｎ−Ｍ−Ｚｎ酸化物であると仮定する。その場合、領域００１がＭＯＸ３を主成分とする領域、領域００２がＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１を主成分とする領域、また、領域００３が少なくともＺｎを有する領域であるといえる。このとき、ＭＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、少なくともＺｎを有する領域とは、周辺部が不明瞭である（ボケている）ため、それぞれ明確な境界が観察できない場合がある。
つまり、ＣＡＣ−ＯＳの構成を有するＩｎ−Ｍ−Ｚｎ酸化物は、ＭＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している金属酸化物である。従って、金属酸化物を複合金属酸化物と記載する場合がある。なお、本明細書において、例えば、領域００２の元素Ｍに対するＩｎの原子数比が、領域００１の元素Ｍに対するＩｎの原子数比よりも大きいことを、領域００２は、領域００１と比較して、Ｉｎの濃度が高いとする。
なお、ＣＡＣ−ＯＳの構成を有する金属酸化物とは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は含まない。
具体的には、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（なお、ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）について説明する。Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２と、ガリウム酸化物（以下、ＧａＯＸ５（Ｘ５は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ６ＺｎＹ６ＯＺ６（Ｘ６、Ｙ６、およびＺ６は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２がクラウド状である金属酸化物である。
つまり、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＧａＯＸ５が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。また、ＧａＯＸ５が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、周辺部が不明瞭である（ボケている）ため、明確な境界が観察できない場合がある。
なお、領域００１乃至領域００３のサイズは、ＥＤＸマッピングで評価することができる。例えば、領域００１は、断面写真のＥＤＸマッピングにおいて、領域００１の径が、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上２ｎｍ以下で観察される場合がある。また、領域の中心部から周辺部にかけて、主成分である元素の密度は、徐々に小さくなる。例えば、ＥＤＸマッピングでカウントできる元素の個数（以下、存在量ともいう）が、中心部から周辺部に向けて傾斜すると、断面写真のＥＤＸマッピングにおいて、領域の周辺部が不明瞭な（ボケた）状態で観察される。例えば、ＧａＯＸ５が主成分である領域において、Ｇａ原子は、中心部から周辺部にかけて徐々に減少し、代わりに、Ｚｎ原子が増加することで、ＧａＸ６ＺｎＹ６ＯＺ６が主成分である領域へと段階的に変化する。従って、ＥＤＸマッピングにおいて、ＧａＯＸ５が主成分である領域の周辺部は不明瞭な（ボケた）状態で観察される。
ここで、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した層状の結晶構造である。
本明細書等において、ＣＡＣ−ＩＧＺＯとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む金属酸化物において、Ｇａを主成分とする複数の領域と、Ｉｎを主成分とする複数の領域とが、それぞれモザイク状にランダムに分散している状態の金属酸化物と定義することができる。
例えば、図１４に示す概念図において、領域００１がＧａを主成分とする領域に相当し、領域００２がＩｎを主成分とする領域に相当する。また、図１４に示す概念図において、領域００３が亜鉛を含む領域に相当する。なお、Ｇａを主成分とする領域、及びＩｎを主成分とする領域を、それぞれナノ粒子と呼称してもよい。当該ナノ粒子は、粒子の径が０．５ｎｍ以上１０ｎｍ以下、代表的には１ｎｍ以上２ｎｍ以下である。また、上記ナノ粒子は、周辺部が不明瞭である（ボケている）ため、明確な境界が観察できない場合がある。
また、図１５は、図１４に示す概念図の変形例である。図１５に示すように、領域００１、領域００２、及び領域００３は、それぞれの形状または密度が金属酸化物の形成条件によって、異なる場合がある。
なお、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおける結晶性は、電子線回折で評価することができる。例えば、電子線回折パターン像において、リング状に輝度の高い領域が観察される。また、リング状の領域に複数のスポットが観察される場合がある。
以上より、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＧａＯＸ５などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに分離し、各元素を主成分とする領域がモザイク状である構造を有する。
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムが含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ５などが主成分である領域と比較して、導電性が高い領域である。なお、別言すると導電性の高い領域は、相対的にＩｎ比の高い領域である。以下の説明において、相対的にＩｎ比の高い領域を、便宜的にＩｎ−Ｒｉｃｈ領域と記載する場合がある。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。なお、別言すると絶縁性の高い領域は、相対的にＧａ比の高い領域である。以下の説明において、相対的にＧａ比の高い領域を、便宜的にＧａ−Ｒｉｃｈ領域と記載する場合がある。つまり、ＧａＯＸ５などが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ５などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および、低いオフ電流（Ｉｏｆｆ）を実現することができる。
なお、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図１６乃至図１８を用いて以下説明を行う。
図１６は、表示装置の一例を示す上面図である。図１６に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図１６には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子としてＥＬ素子及び液晶素子を用いる構成について、図１７及び図１８を用いて説明する。なお、図１７は、図１６に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。また、図１８は、図１６に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。
まず、図１７及び図１８に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜３−１．表示装置の共通部分に関する説明＞
図１７及び図１８に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ｅと同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した金属酸化物を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図１７及び図１８において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
また、図１７及び図１８においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にスタガ型のトランジスタを用い、ソースドライバ回路部７０４に実施の形態１に示す逆スタガ型のトランジスタを用いる構成、あるいは画素部７０２に実施の形態１に示す逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４にスタガ型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜３−２．表示装置が有する入出力装置の構成例＞
また、図１７及び図１８に示す表示装置７００には入出力装置として、タッチパネル７９１が設けられている。なお、表示装置７００にタッチパネル７９１を設けない構成としてもよい。
図１７及び図１８に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８、及び着色膜７３６を形成する前に、第２の基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極７９３と、電極７９４との間の容量の変化を検知することができる。
また、図１７及び図１８に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１７及び図１８においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１７に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図１８に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
また、図１７及び図１８においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。このように、本発明の一態様の表示装置７００は、様々な形態のタッチパネルと組み合わせて用いることができる。
＜３−３．発光素子を用いる表示装置＞
図１７に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１７に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
また、図１７に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１７に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
＜３−４．液晶素子を用いる表示装置の構成例＞
図１８に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、絶縁膜７７３、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。図１８に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極またはドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
なお、図１８においては、導電膜７７２をトランジスタ７５０のドレイン電極として機能する導電膜に接続する構成について例示したが、これに限定されない。例えば、接続電極として機能する導電膜を間に挟んでトランジスタ７５０のドレイン電極として機能する導電膜と電気的に接続させる構成としてもよい。
また、図１８において図示しないが、液晶層７７６と接する位置に、配向膜を設ける構成としてもよい。また、図１８において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
＜３−５．表示パネルの構成例＞
液晶素子７７５に、ゲスト−ホストモードで動作する液晶材料を用いることにより、光拡散層や偏光板などの機能性部材を省略することができる。図１９に示す表示装置７００は、図１８と同じ構造であるが、液晶層７７６に、ゲスト−ホストモードで動作する液晶材料を用いている。このとき偏光板などの偏光部材は有しない。
ゲスト・ホスト液晶とは、二色性色素を含む液晶材料をという。具体的には、分子の長軸方向に大きな吸光度を備え、長軸方向と直交する短軸方向に小さな吸光度を備える材料を、二色性色素に用いることができる。好ましくは、１０以上の二色性比を備える材料を二色性色素に用いることができ、より好ましくは、２０以上の二色性比を備える材料を二色性色素に用いることができる。
例えば、アゾ系色素、アントラキノン系色素、ジオキサジン系色素等を、二色性色素に用いることができる。
また、ホモジニアス配向した二色性色素を含む二層の液晶層を、配向方向が互いに直交するように重ねた構造を、液晶材料を含む層に用いることができる。これにより、全方位について光を吸収しやすくすることができる。または、コントラストを高めることができる。
また、相転移型ゲスト・ホスト液晶や、ゲスト・ホスト液晶を含む液滴を高分子に分散した構造を、液晶層７７６に用いることができる。
表示装置７００の構造とすることにより、表示装置の生産性を高めることができる。また、偏光板などの機能性部材を設けないことにより、液晶素子７７５の反射輝度を高めることができる。よって、表示装置の視認性を高めることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、表示装置が有する画素の構成の一例について、図２０及び図２１を用いて説明を行う。
［画素について］
まず、画素について、図２０（Ａ１）（Ａ２）（Ｂ）を用いて説明する。
図２０（Ａ１）に、画素９００を表示面側から見たときの上面概略図を示す。図２０（Ａ１）に示す画素９００は、３つの副画素を有する。各副画素には、発光素子９３０ＥＬ（図２０（Ａ１）（Ａ２）には図示しない）、トランジスタ９１０、及びトランジスタ９１２が設けられている。また、図２０（Ａ１）に示す各副画素では、発光素子９３０ＥＬの発光領域（発光領域９１６Ｒ、発光領域９１６Ｇ、または発光領域９１６Ｂ）を示している。なお、発光素子９３０ＥＬは、トランジスタ９１０及びトランジスタ９１２側に光を射出する、所謂ボトムエミッション型の発光素子とする。
また、画素９００は、配線９０２、配線９０４、及び配線９０６等を有する。配線９０２は、例えば走査線として機能する。配線９０４は、例えば信号線として機能する。配線９０６は、例えば発光素子に電位を供給する電源線として機能する。また、配線９０２と配線９０４とは、互いに交差する部分を有する。また、配線９０２と配線９０６とは、互いに交差する部分を有する。なお、ここでは、配線９０２と配線９０４、及び配線９０２と配線９０６とが交差する構成について例示したが、これに限定されず、配線９０４と配線９０６とが交差する構成としてもよい。
トランジスタ９１０は、選択トランジスタとして機能する。トランジスタ９１０のゲートは、配線９０２と電気的に接続されている。トランジスタ９１０のソースまたはドレインの一方は、配線９０４と電気的に接続されている。
トランジスタ９１２は、発光素子に流れる電流を制御するトランジスタである。トランジスタ９１２のゲートは、トランジスタ９１０のソースまたはドレインの他方と電気的に接続されている。トランジスタ９１２のソースまたはドレインの一方は配線９０６と電気的に接続され、他方は発光素子９３０ＥＬの一対の電極の一方と電気的に接続されている。
図２０（Ａ１）では、発光領域９１６Ｒ、発光領域９１６Ｇ、及び発光領域９１６Ｂが、それぞれ縦方向に長い短冊状の形状を有し、横方向にストライプ状に配列している。
ここで、配線９０２、配線９０４、及び配線９０６は遮光性を有する。またこれ以外の層、すなわち、トランジスタ９１０、トランジスタ９１２、トランジスタに接続する配線、コンタクト、容量等を構成する各層には、透光性を有する膜を用いると好適である。図２０（Ａ２）は、図２０（Ａ１）に示す画素９００を、可視光を透過する透過領域９００ｔと、可視光を遮る遮光領域９００ｓと、に分けて明示した例である。このように、透光性を有する膜を用いてトランジスタを作製することで、各配線が設けられる部分以外を透過領域９００ｔとすることができる。また、発光素子の発光領域を、トランジスタ、トランジスタに接続する配線、コンタクト、容量などと重ねることができるため、画素の開口率を高めることができる。
なお、画素の面積に対する透過領域の面積の割合が高いほど、発光素子の光取り出し効率を高めることができる。例えば、画素の面積に対する、透過領域の面積の割合は、１％以上９５％以下、好ましくは１０％以上９０％以下、より好ましくは２０％以上８０％以下とすることができる。特に４０％以上または５０％以上とすることが好ましく、６０％以上８０％以下であるとより好ましい。
また、図２０（Ａ２）に示す一点鎖線Ａ−Ｂの切断面に相当する断面図を図２０（Ｂ）に示す。なお、図２０（Ｂ）では、上面図において図示していない、発光素子９３０ＥＬ、容量素子９１３、及び駆動回路部９０１などの断面も合わせて図示している。駆動回路部９０１としては、走査線駆動回路部または信号線駆動回路部として用いることができる。また、駆動回路部９０１は、トランジスタ９１１を有する。
図２０（Ｂ）に示すように、発光素子９３０ＥＬからの光は、破線の矢印に示す方向に射出される。発光素子９３０ＥＬの光は、トランジスタ９１０、トランジスタ９１２、及び容量素子９１３等を介して外部に取り出される。したがって、容量素子９１３を構成する膜などについても、透光性を有すると好ましい。容量素子９１３が有する透光性の領域の面積が広いほど、発光素子９３０ＥＬから射出される光の減衰を抑制することができる。
なお、駆動回路部９０１においては、トランジスタ９１１については、遮光性であってもよい。駆動回路部９０１のトランジスタ９１１などを遮光性とすることで、駆動回路部の信頼性や、駆動能力を高めることができる。すなわち、トランジスタ９１１を構成するゲート電極、ソース電極、及びドレイン電極に、遮光性を有する導電膜を用いることが好ましい。またこれらに接続される配線も同様に、遮光性を有する導電膜を用いることが好ましい。
次に、画素の一例について図２１（Ａ１）（Ａ２）（Ｂ）を用いて説明する。
図２１（Ａ１）に、画素９００の上面概略図を示す。図２１（Ａ１）に示す画素９００は、４つの副画素を有する。図２１（Ａ１）では、画素９００において、副画素が縦に２つ、横に２つ配列している例を示している。各副画素には、透過型の液晶素子９３０ＬＣ（図２１（Ａ１）（Ａ２）には図示しない）及びトランジスタ９１４等が設けられている。図２１（Ａ１）では、画素９００に、配線９０２及び配線９０４が、それぞれ２本ずつ設けられている。図２１（Ａ１）に示す各副画素では、液晶素子の表示領域（表示領域９１８Ｒ、表示領域９１８Ｇ、表示領域９１８Ｂ、及び表示領域９１８Ｗ）を示している。バックライトユニット（ＢＬＵ）から射出される光は、トランジスタ９１４等を介して、液晶素子９３０ＬＣに入射される。
また、画素９００は、配線９０２及び配線９０４等を有する。配線９０２は、例えば走査線として機能する。配線９０４は、例えば信号線として機能する。配線９０２と配線９０４とは、互いに交差する部分を有する。
トランジスタ９１４は、選択トランジスタとして機能する。トランジスタ９１４のゲートは、配線９０２と電気的に接続されている。トランジスタ９１４のソースまたはドレインの一方は、配線９０４と電気的に接続されており、他方は、液晶素子９３０ＬＣと電気的に接続されている。
ここで、配線９０２及び配線９０４は遮光性を有する。またこれ以外の層、すなわち、トランジスタ９１４、トランジスタ９１４に接続する配線、コンタクト、容量等を構成する各層には、透光性を有する膜を用いると好適である。図２１（Ａ２）は、図２１（Ａ１）に示す画素９００を、可視光を透過する透過領域９００ｔと、可視光を遮る遮光領域９００ｓと、に分けて明示した例である。このように、透光性を有する膜を用いてトランジスタを作製することで、各配線が設けられる部分以外を透過領域９００ｔとすることができる。液晶素子の透過領域をトランジスタ、トランジスタに接続する配線、コンタクト、容量等と重ねることができるため、画素の開口率を高めることができる。
なお、画素の面積に対する透過領域の面積の割合が高いほど、透過光の光量を増大させることができる。例えば、画素の面積に対する、透過領域の面積の割合は、１％以上９５％以下、好ましくは１０％以上９０％以下、より好ましくは２０％以上８０％以下とすることができる。特に４０％以上または５０％以上とすることが好ましく、６０％以上８０％以下であるとより好ましい。
また、図２１（Ａ２）に示す一点鎖線Ｃ−Ｄの切断面に相当する断面図を図２１（Ｂ）に示す。なお、図２１（Ｂ）では、上面図において図示していない、液晶素子９３０ＬＣ、着色膜９３２ＣＦ、遮光膜９３２ＢＭ、容量素子９１５、駆動回路部９０１等の断面も合わせて図示している。駆動回路部９０１としては、走査線駆動回路部または信号線駆動回路部として用いることができる。また、駆動回路部９０１は、トランジスタ９１１を有する。
図２１（Ｂ）に示すように、バックライトユニット（ＢＬＵ）からの光は、破線の矢印に示す方向に射出される。バックライトユニット（ＢＬＵ）の光は、トランジスタ９１４、及び容量素子９１５等を介して外部に取り出される。したがって、トランジスタ９１４、及び容量素子９１５を構成する膜などについても、透光性を有すると好ましい。トランジスタ９１４、容量素子９１５等が有する透光性の領域の面積が広いほど、バックライトユニット（ＢＬＵ）の光を効率良く使用することができる。
なお、図２１（Ｂ）に示すように、バックライトユニット（ＢＬＵ）からの光は、着色膜９３２ＣＦを介して外部に取り出してもよい。着色膜９３２ＣＦを介して取り出すことで、所望の色に着色することができる。着色膜９３２ＣＦとしては、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）等から選択することができる。
また、図２０及び図２１に示すトランジスタ、配線、容量素子等には、以下に示す材料を用いることができる。
トランジスタが有する半導体膜は、透光性を有する半導体材料を用いて形成することができる。透光性を有する半導体材料としては、金属酸化物、または酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等が挙げられる。酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
トランジスタが有する導電膜は、透光性を有する導電性材料を用いて形成することができる。透光性を有する導電性材料は、インジウム、亜鉛、錫の中から選ばれた一種、または複数種を含むことが好ましい。具体的には、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｓｎ−Ｔｉ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物などが挙げられる。
また、トランジスタが有する導電膜に、不純物元素を含有させる等して低抵抗化させた酸化物半導体を用いてもよい。当該低抵抗化させた酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）ということができる。
例えば、酸化物導電体は、酸化物半導体に酸素欠損を形成し、当該酸素欠損に水素を添加することで、伝導帯近傍にドナー準位が形成される。酸化物半導体にドナー準位が形成されることで、酸化物半導体は、導電性が高くなり導電体化する。
なお、酸化物半導体は、エネルギーギャップが大きい（例えば、エネルギーギャップが２．５ｅＶ以上である）ため、可視光に対して透光性を有する。また、上述したように酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
また、酸化物導電体は、トランジスタが有する半導体膜に含まれる金属元素を一種類以上有することが好ましい。同一の金属元素を有する酸化物半導体を、トランジスタを構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。
本実施の形態に示す表示装置が有する画素の構成とすることで、発光素子及びバックライトユニットのいずれか一方または双方から射出される光を効率よく使用することができる。したがって、消費電力が抑制された、優れた表示装置を提供することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図２２乃至図２４を用いて説明を行う。
＜５−１．表示モジュール＞
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
図２２（Ａ）に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５に接続された表示パネル６００６、フレーム６００９、プリント基板６０１０、及びバッテリ６０１１を有する。
例えば、本発明の一態様を用いて作製された表示装置を、表示パネル６００６に用いることができる。これにより、高い歩留まりで表示モジュールを作製することができる。
上部カバー６００１及び下部カバー６００２は、表示パネル６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
また、表示パネル６００６に重ねてタッチパネルを設けてもよい。タッチパネルとしては、抵抗膜方式または静電容量方式のタッチパネルを表示パネル６００６に重畳して用いることができる。また、タッチパネルを設けず、表示パネル６００６に、タッチパネル機能を持たせるようにすることも可能である。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ６０１１による電源であってもよい。バッテリ６０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール６０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図２２（Ｂ）は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
上部カバー６００１と下部カバー６００２は、例えばプラスチック等を用いることができる。また、上部カバー６００１と下部カバー６００２とは、それぞれ薄く（例えば０．５ｍｍ以上５ｍｍ以下）することが可能である。そのため、表示モジュール６０００を極めて軽量にすることが可能となる。また少ない材料で上部カバー６００１と下部カバー６００２を作製できるため、作製コストを低減できる。
表示パネル６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリ６０１１と重ねて設けられている。表示パネル６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示パネル６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
発光部６０１５は、例えば表示パネル６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部６０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。
受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
導光部６０１７ａ、導光部６０１７ｂとしては、少なくとも光６０１８を透過する部材を用いることができる。導光部６０１７ａ及び導光部６０１７ｂを用いることで、発光部６０１５と受光部６０１６とを表示パネル６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
＜５−２．電子機器１＞
次に、図２３（Ａ）乃至図２３（Ｅ）に電子機器の一例を示す。
図２３（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
なお、図２３（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
図２３（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図２３（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２３（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
＜５−３．電子機器２＞
次に、図２３（Ａ）乃至図２３（Ｅ）に示す電子機器と、異なる電子機器の一例を図２４（Ａ）乃至図２４（Ｇ）に示す。
図２４（Ａ）乃至図２４（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図２４（Ａ）乃至図２４（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図２４（Ａ）乃至図２４（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２４（Ａ）乃至図２４（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２４（Ａ）乃至図２４（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２４（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図２４（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図２４（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図２４（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図２４（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２４（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２４（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２４（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
００１　　領域
００２　　領域
００３　　領域
１００Ａ　　トランジスタ
１００Ｂ　　トランジスタ
１００Ｃ　　トランジスタ
１００Ｄ　　トランジスタ
１００Ｅ　　トランジスタ
１００Ｆ　　トランジスタ
１０２　　基板
１０４　　導電膜
１０６　　絶縁膜
１０８　　金属酸化物
１０８＿１　　金属酸化物
１０８＿１＿０　　金属酸化物
１０８＿２　　金属酸化物
１０８＿２＿０　　金属酸化物
１０８＿３　　金属酸化物
１１２　　導電膜
１１２ａ　　導電膜
１１２ａ＿１　　導電膜
１１２ａ＿２　　導電膜
１１２ａ＿３　　導電膜
１１２ｂ　　導電膜
１１２ｂ＿１　　導電膜
１１２ｂ＿２　　導電膜
１１２ｂ＿３　　導電膜
１１２ｃ　　導電膜
１１３ａ　　絶縁膜
１１３ｂ　　絶縁膜
１１５　　絶縁膜
１１５＿１　　絶縁膜
１１５＿２　　絶縁膜
１１５＿３　　絶縁膜
１１６　　絶縁膜
１２０　　導電膜
１２０ａ　　導電膜
１２０ｂ　　導電膜
１５１　　開口部
１５２ａ　　開口部
１５２ｂ　　開口部
１９１　　ターゲット
１９２　　プラズマ
１９３　　ターゲット
１９４　　プラズマ
２０１　　チャネル形成領域
２０２Ａ　　端部領域
２０２Ｂ　　端部領域
２０３Ａ　　領域
２０３Ｂ　　領域
２０３Ｃ　　領域
２０３Ｄ　　領域
２０４Ａ　　端部
２０４Ｂ　　端部
２０６　　間隔
２０７　　間隔
２１１　　チャネル幅
２１２　　端部幅
７００　　表示装置
７０１　　基板
７０２　　画素部
７０４　　ソースドライバ回路部
７０５　　基板
７０６　　ゲートドライバ回路部
７０８　　ＦＰＣ端子部
７１０　　信号線
７１１　　配線部
７１２　　シール材
７１６　　ＦＰＣ
７３０　　絶縁膜
７３２　　封止膜
７３４　　絶縁膜
７３６　　着色膜
７３８　　遮光膜
７５０　　トランジスタ
７５２　　トランジスタ
７６０　　接続電極
７７０　　平坦化絶縁膜
７７２　　導電膜
７７３　　絶縁膜
７７４　　導電膜
７７５　　液晶素子
７７６　　液晶層
７７８　　構造体
７８０　　異方性導電膜
７８２　　発光素子
７８６　　ＥＬ層
７８８　　導電膜
７９０　　容量素子
７９１　　タッチパネル
７９２　　絶縁膜
７９３　　電極
７９４　　電極
７９５　　絶縁膜
７９６　　電極
７９７　　絶縁膜
９００　　画素
９００ｓ　　遮光領域
９００ｔ　　透過領域
９０１　　駆動回路部
９０２　　配線
９０４　　配線
９０６　　配線
９１０　　トランジスタ
９１１　　トランジスタ
９１２　　トランジスタ
９１３　　容量素子
９１４　　トランジスタ
９１５　　容量素子
９１６Ｂ　　発光領域
９１６Ｇ　　発光領域
９１６Ｒ　　発光領域
９１８Ｂ　　表示領域
９１８Ｇ　　表示領域
９１８Ｒ　　表示領域
９１８Ｗ　　表示領域
９３０ＥＬ　　発光素子
９３０ＬＣ　　液晶素子
９３２ＣＦ　　着色膜
９３２ＢＭ　　遮光膜
６０００　　表示モジュール
６００１　　上部カバー
６００２　　下部カバー
６００５　　ＦＰＣ
６００６　　表示パネル
６００９　　フレーム
６０１０　　プリント基板
６０１１　　バッテリ
６０１５　　発光部
６０１６　　受光部
６０１７ａ　　導光部
６０１７ｂ　　導光部
６０１８　　光
８０００　　カメラ
８００１　　筐体
８００２　　表示部
８００３　　操作ボタン
８００４　　シャッターボタン
８００６　　レンズ
８１００　　ファインダー
８１０１　　筐体
８１０２　　表示部
８１０３　　ボタン
８２００　　ヘッドマウントディスプレイ
８２０１　　装着部
８２０２　　レンズ
８２０３　　本体
８２０４　　表示部
８２０５　　ケーブル
８２０６　　バッテリ
８３００　　ヘッドマウントディスプレイ
８３０１　　筐体
８３０２　　表示部
８３０４　　固定具
８３０５　　レンズ
９０００　　筐体
９００１　　表示部
９００３　　スピーカ
９００５　　操作キー
９００６　　接続端子
９００７　　センサ
９００８　　マイクロフォン
９０５０　　操作ボタン
９０５１　　情報
９０５２　　情報
９０５３　　情報
９０５４　　情報
９０５５　　ヒンジ
９１００　　テレビジョン装置
９１０１　　携帯情報端末
９１０２　　携帯情報端末
９２００　　携帯情報端末
９２０１　　携帯情報端末

Claims (8)

  1. 　金属酸化物を有する半導体装置であって、
    　前記半導体装置は、
    　ゲート電極と、
    　前記ゲート電極上の第１の絶縁膜と、
    　前記第１の絶縁膜上の前記金属酸化物と、
    　前記金属酸化物上の一対の電極と、
    　前記金属酸化物上の第２の絶縁膜と、を有し、
    　前記金属酸化物は、ソース領域と、ドレイン領域と、第１の領域と、第２の領域と、第３の領域と、を有し、
    　前記ソース領域は、前記一対の電極の一方と接し、
    　前記ドレイン領域は、前記一対の電極の他方と接し、
    　前記第１の領域と、前記第２の領域と、前記第３の領域と、はいずれも前記ソース領域と、前記ドレイン領域とにチャネル長方向に沿って挟まれ、
    　前記第２の領域は、チャネル幅方向に沿って、前記第１の領域と、前記第３の領域と、に挟まれ、
    　前記第１の領域及び前記第３の領域は、それぞれ前記金属酸化物の端部を含み、
    　チャネル長方向に沿った長さにおいて、前記第２の領域の長さは、前記第１の領域の長さ、または前記第３の領域の長さ、より小である半導体装置。
  2. 　請求項１において、
    　チャネル長方向に沿った長さにおいて、
    　前記第２の領域の長さは、０μｍより大であり４μｍ未満であり、
    　前記第１の領域の長さ、または前記第３の領域の長さ、は、前記第２の領域の長さの３倍より大であり、金属酸化物の長さより小である半導体装置。
  3. 　請求項１において、
    　前記ソース領域から、前記ドレイン領域への最短経路は、前記第２の領域に含まれる半導体装置。
  4. 　請求項１において、
    　前記金属酸化物は、第１の金属酸化物と、前記第１の金属酸化物の上面に接する第２の金属酸化物と、を有し、
    　前記第１の金属酸化物及び前記第２の金属酸化物は、
    　それぞれ、Ｉｎと、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有し、
    　前記第１の金属酸化物は、前記第２の金属酸化物よりも結晶性が低い領域を有する半導体装置。
  5. 　請求項４において、
    　前記第１の金属酸化物及び前記第２の金属酸化物は、
    　それぞれ、前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の総和に対して、
    　前記Ｉｎの含有量が４０％以上５０％以下の領域と、前記Ｍの含有量が５％以上３０％以下の領域と、を有する、
    　ことを特徴とする半導体装置。
  6. 　請求項４において、
    　前記第１の金属酸化物及び前記第２の金属酸化物は、
    　それぞれ、前記Ｉｎの原子数比が４の場合、前記Ｍの原子数比が１．５以上２．５以下であり、且つ前記Ｚｎの原子数比が２以上４以下である半導体装置。
  7. 　請求項４において、
    　前記第１の金属酸化物及び前記第２の金属酸化物は、
    　それぞれ、前記Ｉｎの原子数比が５の場合、前記Ｍの原子数比が０．５以上１．５以下であり、且つ前記Ｚｎの原子数比が５以上７以下である半導体装置。
  8. 　請求項４において、
    　前記金属酸化物をＸＲＤ分析により測定した場合に、
    　前記第１の金属酸化物は、２θ＝３１°近傍にピークが観察されず、
    　前記第２の金属酸化物は、２θ＝３１°近傍にピークが観察される半導体装置。
PCT/IB2017/057268 2016-12-02 2017-11-21 半導体装置 WO2018100465A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020197017231A KR102455711B1 (ko) 2016-12-02 2017-11-21 반도체 장치
JP2018553339A JP7085491B2 (ja) 2016-12-02 2017-11-21 半導体装置
CN201780071781.5A CN110024135B (zh) 2016-12-02 2017-11-21 半导体装置
US16/348,290 US11075075B2 (en) 2016-12-02 2017-11-21 Semiconductor device including metal oxide with multiple regions
US17/381,700 US11688602B2 (en) 2016-12-02 2021-07-21 Semiconductor device with electrodes over oxide semiconductor
JP2022091326A JP2022107807A (ja) 2016-12-02 2022-06-06 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016234804 2016-12-02
JP2016-234804 2016-12-02

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/348,290 A-371-Of-International US11075075B2 (en) 2016-12-02 2017-11-21 Semiconductor device including metal oxide with multiple regions
US17/381,700 Continuation US11688602B2 (en) 2016-12-02 2021-07-21 Semiconductor device with electrodes over oxide semiconductor

Publications (1)

Publication Number Publication Date
WO2018100465A1 true WO2018100465A1 (ja) 2018-06-07

Family

ID=62241344

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2017/057268 WO2018100465A1 (ja) 2016-12-02 2017-11-21 半導体装置

Country Status (5)

Country Link
US (2) US11075075B2 (ja)
JP (2) JP7085491B2 (ja)
KR (1) KR102455711B1 (ja)
CN (1) CN110024135B (ja)
WO (1) WO2018100465A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053680A (ja) * 2018-08-31 2020-04-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11588057B2 (en) 2019-08-28 2023-02-21 Industry-University Cooperation Foundation Hanyang University Thin film transistor and vertical non-volatile memory device including metal oxide channel layer having bixbyite crystal

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7085491B2 (ja) * 2016-12-02 2022-06-16 株式会社半導体エネルギー研究所 半導体装置
US12058891B2 (en) * 2018-09-18 2024-08-06 Sharp Kabushiki Kaisha Display device that alleviates limitations in materials
WO2021045759A1 (en) * 2019-09-05 2021-03-11 Hewlett-Packard Development Company, L.P. Semiconductor composite layers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086923A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd トランジスタ及び表示装置
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
JP2013153140A (ja) * 2011-12-02 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2016201543A (ja) * 2015-04-13 2016-12-01 株式会社半導体エネルギー研究所 半導体装置、または該半導体装置を有する表示装置
US20170236844A1 (en) * 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6188977B1 (ja) * 2016-10-21 2017-08-30 株式会社半導体エネルギー研究所 複合酸化物、トランジスタ、表示装置、及び半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118810B1 (ja) 1970-02-24 1976-06-12
JP4593094B2 (ja) * 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US8343822B2 (en) * 2008-08-04 2013-01-01 Panasonic Corporation Flexible semiconductor device and method for manufacturing same
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP2012038891A (ja) * 2010-08-06 2012-02-23 Canon Inc ボトムゲート型薄膜トランジスタ
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9236496B2 (en) * 2011-03-11 2016-01-12 Sharp Kabushiki Kaisha Thin film transistor and display device
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9716003B2 (en) * 2013-09-13 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
TW202129966A (zh) 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
JP7085491B2 (ja) * 2016-12-02 2022-06-16 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086923A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd トランジスタ及び表示装置
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
JP2013153140A (ja) * 2011-12-02 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2016201543A (ja) * 2015-04-13 2016-12-01 株式会社半導体エネルギー研究所 半導体装置、または該半導体装置を有する表示装置
US20170236844A1 (en) * 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6188977B1 (ja) * 2016-10-21 2017-08-30 株式会社半導体エネルギー研究所 複合酸化物、トランジスタ、表示装置、及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053680A (ja) * 2018-08-31 2020-04-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7442997B2 (ja) 2018-08-31 2024-03-05 株式会社半導体エネルギー研究所 半導体装置
US11588057B2 (en) 2019-08-28 2023-02-21 Industry-University Cooperation Foundation Hanyang University Thin film transistor and vertical non-volatile memory device including metal oxide channel layer having bixbyite crystal

Also Published As

Publication number Publication date
KR102455711B1 (ko) 2022-10-17
US20190318924A1 (en) 2019-10-17
US20210358743A1 (en) 2021-11-18
JPWO2018100465A1 (ja) 2019-10-31
CN110024135B (zh) 2023-10-17
US11075075B2 (en) 2021-07-27
KR20190088492A (ko) 2019-07-26
US11688602B2 (en) 2023-06-27
CN110024135A (zh) 2019-07-16
JP7085491B2 (ja) 2022-06-16
JP2022107807A (ja) 2022-07-22

Similar Documents

Publication Publication Date Title
JP7341204B2 (ja) 半導体装置
KR102556794B1 (ko) 터치 패널
JP2023181339A (ja) 金属酸化物膜
JP7085491B2 (ja) 半導体装置
KR102358088B1 (ko) 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP7023114B2 (ja) 半導体装置、表示装置、表示モジュール、電子機器
JP6534557B2 (ja) 半導体装置
KR102527306B1 (ko) 금속 산화물막, 반도체 장치, 및 표시 장치
JP2016063225A (ja) 半導体装置の作製方法
JP7016630B2 (ja) 半導体装置
US10504924B2 (en) Semiconductor device and display device including the semiconductor device
WO2017168283A1 (ja) 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
JP2018006732A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
KR20200077532A (ko) 반도체 장치
KR20210098981A (ko) 표시 장치 및 표시 장치의 제작 방법
JP7570478B2 (ja) 半導体装置
JP7293426B2 (ja) トランジスタ
WO2024165961A1 (ja) 半導体装置、及びその作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17877056

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018553339

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197017231

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17877056

Country of ref document: EP

Kind code of ref document: A1