JP2022068209A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022068209A
JP2022068209A JP2022015320A JP2022015320A JP2022068209A JP 2022068209 A JP2022068209 A JP 2022068209A JP 2022015320 A JP2022015320 A JP 2022015320A JP 2022015320 A JP2022015320 A JP 2022015320A JP 2022068209 A JP2022068209 A JP 2022068209A
Authority
JP
Japan
Prior art keywords
transistor
layer
electrode
pixel
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2022015320A
Other languages
English (en)
Inventor
英智 小林
Hidetomo Kobayashi
圭 高橋
Kei Takahashi
舜平 山崎
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022068209A publication Critical patent/JP2022068209A/ja
Priority to JP2023104984A priority Critical patent/JP2023129417A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H04M1/0268—Details of the structure or mounting of specific components for a display module assembly including a flexible display panel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133391—Constructional arrangement for sub-divided displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Signal Processing (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】、表示品位が良好な表示装置を提供する。【解決手段】複数の画素がマトリクス状に配置された表示部を走査方向の上流側と下流側で領域Ａと領域Ｂに分割し、それぞれに画像信号を供給する信号配線を設ける。領域Ａと領域Ｂは、両者の境界を示す境界線が屈曲するように隣接する。境界線を屈曲させることで、境界部分に生じる分割縞を軽減する。例えば、任意の列において、領域Ａの信号配線に電気的に接続する画素の総数と、領域Ｂの信号配線に電気的に接続する画素の総数を異ならせる。【選択図】図３

Description

本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関する。または、
本明細書等で開示する発明の一態様は、プロセス、マシン、マニュファクチャ、または、
組成物（コンポジション・オブ・マター）に関する。特に、表示装置および表示装置の作
製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気
光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装
置と言える場合がある。もしくは、これらは半導体装置を有すると言える場合がある。
各画素に表示素子を駆動するためのトランジスタを有するアクティブマトリクス型の表示
装置が知られている。例えば、表示素子として液晶素子を用いたアクティブマトリクス型
の液晶表示装置や、表示素子として有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃ
ｅ）素子などの発光素子を用いたアクティブマトリクス型の発光表示装置などが知られて
いる。これらのアクティブマトリクス型の表示装置は、単純マトリクス型の表示装置に比
べて画面の大型化や高精細化が容易であり、消費電力の低減などの面で有利である。
また、アクティブマトリクス型表示装置においては、画面サイズが対角３０インチ以上と
大型化する傾向にあり、対角６０インチ以上さらには、対角１２０インチ以上の画面サイ
ズも視野に入れた開発が行われている。加えて、画面の解像度も、フルハイビジョン（画
素数１９２０×１０８０、または「２Ｋ」などとも言われる。）、ウルトラハイビジョン
（画素数３８４０×２１６０、または「４Ｋ」などとも言われる。）、スーパーハイビジ
ョン（画素数７６８０×４３２０、または「８Ｋ」などとも言われる。）と高精細化の傾
向にある。
画面サイズの大型化や高精細化は、表示部内の配線抵抗を増大させる傾向にある。特許文
献１では、非晶質シリコントランジスタを用いた液晶表示装置において、配線抵抗の増大
を抑えるために、銅（Ｃｕ）を使用して低抵抗の配線層を形成する技術が開示されている
。
特開２００４－１６３９０１号公報
配線抵抗の増大は、信号線の終端への信号伝達の遅れ、信号波形のなまり、電源線の電圧
降下などを引き起こし、結果として、表示ムラや階調不良などの表示品位の低下、消費電
力の増加などが生じてしまう。また、信号線に生じる寄生容量の増大も、表示品位の低下
、消費電力の増加などの一因となる。例えば、非晶質シリコントランジスタは電界効果移
動度が低いため、非晶質シリコントランジスタを用いた表示装置では配線抵抗の増大に伴
う画像信号の書き込み不足が生じ易い。
よって、画面サイズの大型化または高精細化に伴い、配線抵抗のさらなる低減が求められ
ている。同様に、信号線に生じる寄生容量の低減が求められている。
本発明の一態様は、表示品位が良好な表示装置または電子機器などを提供することを課題
の一つとする。または、消費電力の少ない表示装置または電子機器などを提供することを
課題の一とする。または、生産性の良好な表示装置または電子機器などを提供することを
課題の一とする。または、信頼性が良好な表示装置または電子機器などを提供することを
課題の一つとする。または、新規な表示装置または電子機器などを提供することを課題の
一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、複数の画素を含む表示部と、複数の走査線と、複数の第１信号線と、
複数の第２信号線と、を含む表示装置であって、複数の画素の少なくとも一は、表示素子
と、トランジスタと、を含み、複数の第１信号線および複数の第２信号線は走査方向に延
在し、複数の第１信号線は走査方向の上流側に設けられ、複数の第２信号線は走査方向の
下流側に設けられ、複数の画素は、複数の第１信号線のいずれか一と電気的に接続された
第１画素と、複数の第２信号線のいずれか一と電気的に接続された第２画素と、を含み、
複数の走査線は、第１走査線と、第２走査線と、第３走査線と、を含み、第１走査線は、
複数の第１信号線および複数の第２信号線のうち複数の第１信号線のみと重なる領域を含
み、第２走査線は、複数の第１信号線および複数の第２信号線のうち複数の第２信号線の
みと重なる領域を含み、第３走査線は、複数の第１信号線の少なくとも一と重なる領域と
、複数の第２信号線の少なくとも一と重なる領域と、を含むことを特徴とする表示装置で
ある。
または、本発明の一態様は、複数の画素がｍ行ｎ列（ｍおよびｎは１以上の整数）に配置
された表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、ｍ本の走査線を含む表示装
置であって、複数の画素の少なくとも一は、表示素子と、トランジスタと、を含み、ｎ本
の第１信号線およびｎ本の第２信号線は走査方向に延在し、ｎ本の第１信号線は走査方向
の上流側に設けられ、ｎ本の第２信号線は走査方向の下流側に設けられ、複数の画素は、
ｊ列目（ｊは１以上ｎ以下の整数）に配置された第１画素と、ｊ列目に配置された第２画
素と、を含み、第１画素はｊ本目の第１信号線と電気的に接続され、第２画素はｊ本目の
第２信号線と電気的に接続され、ｍ本の走査線は、第１走査線と、第２走査線と、第３走
査線と、を含み、第１走査線は、ｎ本の第１信号線およびｎ本の第２信号線のうち、ｎ本
の第１信号線のみと重なる領域を含み、第２走査線は、ｎ本の第１信号線およびｎ本の第
２信号線のうち、ｎ本の第２信号線のみと重なる領域を含み、第３走査線は、ｎ本の第１
信号線の少なくとも一と重なる領域と、ｎ本の第２信号線の少なくとも一と重なる領域と
、を含むことを特徴とする表示装置である。
または、本発明の一態様は、ｍ行ｎ列（ｍおよびｎは２以上の整数）に配置されたｐ個（
ｐは４以上の整数）の画素を含む表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、
ｍ本の走査線と、を含む表示装置であって、ｐ個の画素の少なくとも一は、表示素子と、
トランジスタと、を含み、ｎ本の第１信号線およびｎ本の第２信号線は走査方向に延在し
、ｎ本の第１信号線は走査方向の上流側に設けられ、ｎ本の第２信号線は走査方向の下流
側に設けられ、ｐ個の画素は、ｋ本目（ｋは１以上ｎ未満の整数）の第１信号線と電気的
に接続された複数の第１画素と、ｋ本目の第２信号線と電気的に接続された複数の第２画
素と、ｋ＋１本目の第１信号線と電気的に接続された複数の第３画素と、ｋ＋１本目の第
２信号線と電気的に接続された複数の第４画素と、を含み、複数の第１画素の総数は複数
の第３画素の総数と異なることを特徴とする表示装置である。なお、複数の第１画素の総
数および複数の第２画素の総数の合計と、複数の第３画素の総数および複数の第４画素の
総数の合計が等しいことが好ましい。
または、本発明の一態様は、ｍ行ｎ列（ｍおよびｎは２以上の整数）に配置されたｐ個（
ｐは４以上の整数）の画素を含む表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、
ｍ本の走査線と、を含む表示装置であって、ｐ個の画素の少なくとも一は、表示素子と、
トランジスタと、を含み、ｎ本の第１信号線およびｎ本の第２信号線は走査方向に延在し
、ｎ本の第１信号線は走査方向の上流側に設けられ、ｎ本の第２信号線は走査方向の下流
側に設けられ、ｐ個の画素は、ｋ本目（ｋは１以上ｎ未満の整数）の第１信号線と電気的
に接続された複数の第１画素と、ｋ本目の第２信号線と電気的に接続された複数の第２画
素と、ｋ＋１本目の第１信号線と電気的に接続された複数の第３画素と、ｋ＋１本目の第
２信号線と電気的に接続された複数の第４画素と、を含み、複数の第１画素の総数に対す
る複数の第２画素の総数の比は、複数の第３画素の総数に対する複数の第４画素の総数の
比と異ることを特徴とする表示装置である。
トランジスタの半導体層に用いる半導体材料としては、非晶質半導体、結晶性を有する半
導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導
体）のいずれを用いてもよい。例えば、トランジスタの半導体層に用いる半導体材料とし
て、シリコンや、ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム
砒素、金属酸化物、窒化物半導体などの化合物半導体や、有機半導体などを用いることが
できる。
本発明の一態様によれば、画面サイズが対角３０インチ以上、さらには６０インチ以上で
表示品位が良好な表示装置を提供できる。または、本発明の一態様によれば、４Ｋ以上の
解像度、さらには８Ｋ以上の解像度で表示品位が良好な表示装置を提供できる。
本発明の一態様によれば、表示品位が良好な表示装置または電子機器などを提供できる。
または、消費電力の少ない表示装置または電子機器などを提供できる。または、生産性の
良好な表示装置または電子機器などを提供できる。または、信頼性が良好な表示装置また
は電子機器などを提供できる。または、新規な表示装置または電子機器などを提供できる
。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
表示装置を説明する図。 表示部を説明する図。 表示部を説明する図。 表示部を説明する図。 表示部を説明する図。 表示装置を説明する図。 表示部を説明する図。 副画素を説明する図。 画素回路の構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 表示装置に用いるトランジスタの一例を示す上面図及び断面図。 表示装置に用いるトランジスタの一例を示す上面図及び断面図。 表示装置に用いるトランジスタの一例を示す上面図及び断面図。 表示装置を説明する図。 表示装置を説明する図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 レーザ照射方法およびレーザ結晶化装置を説明する図。 レーザ照射方法を説明する図。 実施例１のディスプレイモジュールを示すブロック図、および実施例１の画素を示す回路図。 実施例１の画素レイアウトを示す上面図。 実施例１のデータ書き込み時間の概算結果。 実施例１のデータ書き込み時間の概算結果。 実施例１のディスプレイモジュールを示すブロック図、および実施例１の画素を示す回路図。 実施例１の画素レイアウトを示す上面図。 実施例１のデータ書き込み時間の概算結果。 実施例１のデータ書き込み時間の概算結果。 実施例１のディスプレイモジュールを示すブロック図、および実施例１の画素を示す回路図。 実施例１の画素レイアウトを示す上面図。 実施例１のデータ書き込み時間の概算結果。 実施例１のデータ書き込み時間の概算結果。 実施例１のデータ書き込み時間の概算結果。 実施例１のデータ書き込み時間の概算結果。 実施例１のデータ書き込み時間の概算結果。 画素領域のサイズとフレーム周波数の関係を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形
態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成にお
いて、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して
用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易と
するため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示す
る発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例
えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが
意図せずに目減りすることがあるが、発明の理解を容易とするため、省略して示すことが
ある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易と
するため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載
を省略する場合がある。
本明細書等において、「第１」、「第２」などの序数詞は、構成要素の混同を避けるため
に付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない
。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を
避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等に
おいて付された序数詞と、特許請求の範囲において付された序数詞が異なる場合がある。
また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などに
おいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって設けられている場合なども含む。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重な
る領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電
極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示
されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合があ
る。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上
のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細
かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャ
ネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも
、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。
例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という
仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチ
ャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕ
ｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書
では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネ
ル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実
効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル
幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析するこ
となどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その
後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマ
スクは、エッチング工程終了後に除去するものとする。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に
電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは
、電流が主として流れる領域をいう。
また、本明細書等に示すトランジスタは、特に断りがない場合、エンハンスメント型（ノ
ーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタ
は、特に断りがない場合、ｎチャネル型のトランジスタとする。よって、そのしきい値電
圧（「Ｖｔｈ」ともいう。）は、特に断りがない場合、０Ｖよりも大きいものとする。
なお、本明細書等において、バックゲートを有するトランジスタのＶｔｈとは、特に断り
がない場合、バックゲートの電位をソースまたはゲートと同電位としたときのＶｔｈをい
う。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状
態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは
、特に断りがない場合、ｎチャネル型トランジスタでは、ソースを基準とした時のゲート
とソースの間の電位差（以下、「Ｖｇ」ともいう。）がしきい値電圧Ｖｔｈよりも低い状
態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇがしきい値電圧Ｖｔ
ｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、Ｖｇが
しきい値電圧（以下、「Ｖｔｈ」ともいう。）よりも低いときのドレイン電流を言う場合
がある。
トランジスタのオフ電流は、Ｖｇに依存する場合がある。従って、トランジスタのオフ電
流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇの値が存在するこ
とを言う場合がある。トランジスタのオフ電流は、所定のＶｇにおけるオフ状態、所定の
範囲内のＶｇにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇにお
けるオフ状態、等におけるオフ電流を指す場合がある。
一例として、Ｖｔｈが０．５Ｖであり、Ｖｇが０．５Ｖにおけるドレイン電流が１×１０
－９Ａであり、Ｖｇが０．１Ｖにおけるドレイン電流が１×１０－１３Ａであり、Ｖｇが
－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇが－０．８Ｖにおける
ドレイン電流が１×１０－２２Ａであるようなｎチャネル型トランジスタを想定する。当
該トランジスタのドレイン電流は、Ｖｇが－０．５Ｖにおいて、または、Ｖｇが－０．５
Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下であるから、当該トランジスタ
のオフ電流は１×１０－１９Ａ以下である、と言う場合がある。当該トランジスタのドレ
イン電流が１×１０－２２Ａ以下となるＶｇが存在するため、当該トランジスタのオフ電
流は１×１０－２２Ａ以下である、と言う場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は
、特に記載がない場合、室温（ＲＴ：Ｒｏｏｍ Ｔｅｍｐｅｒａｔｕｒｅ）、６０℃、８
５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トラン
ジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが
含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下の温度）における
オフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、ＲＴ、６
０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保
証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例
えば、５℃以上３５℃以下の温度）、におけるトランジスタのオフ電流がＩ以下となるＶ
ｇの値が存在することを指す場合がある。
トランジスタのオフ電流は、ソースを基準とした時のドレインとソースの間の電圧（以下
、「Ｖｄ」ともいう。）に依存する場合がある。本明細書において、オフ電流は、特に記
載がない場合、Ｖｄが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ
、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある
。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄ、または
、当該トランジスタが含まれる半導体装置等において使用されるＶｄにおけるオフ電流、
を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄが０．１Ｖ、０
．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６
Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄ、または
、当該トランジスタが含まれる半導体装置等において使用されるＶｄ、におけるトランジ
スタのオフ電流がＩ以下となるＶｇの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また
、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、
ソースとドレインとの間に流れる電流を指す場合がある。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直
下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極
Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して設けられている必要はなく、絶
縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書において、「平行」とは、明示されている場合を除き、二つの直線が－１
０°以上１０°以下の角度で配置されている状態をいう。従って、－５°以上５°以下の
場合も含まれる。また、「略平行」とは、明示されている場合を除き、二つの直線が－３
０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」
とは、明示されている場合を除き、二つの直線が８０°以上１００°以下の角度で配置さ
れている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直
」とは、明示されている場合を除き、二つの直線が６０°以上１２０°以下の角度で配置
されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい
」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除
き、プラスマイナス２０％の誤差を含むものとする。
（実施の形態１）
本発明の一態様の表示装置１００について、図面を用いて説明する。
＜構成例＞
図１は、表示装置１００の構成例を説明するためのブロック図である。表示装置１００は
、表示部１０１、走査線駆動回路１０２、走査線駆動回路１０３、信号線駆動回路１０４
、および信号線駆動回路１０５を有する。なお、走査線駆動回路１０２、走査線駆動回路
１０３、信号線駆動回路１０４、および信号線駆動回路１０５に含まれる回路の総称を、
「周辺駆動回路」または「駆動回路」という場合がある。周辺駆動回路には、シフトレジ
スタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、論理回路等の様々な回路
を用いることができる。
表示部１０１は複数の画素１１０を有する。例えば、ｍ行ｎ列（ｍおよびｎは、１以上の
整数。）のマトリクス状に配置された複数の画素１１０を有する。また、表示装置１００
は、ｍ本の配線ＧＬを有する。ｍ本の配線ＧＬのそれぞれは、行方向に延在する。また、
ｍ本の配線ＧＬのそれぞれは、表示部１０１において行方向に並ぶ複数の画素１１０と電
気的に接続する。
図１では、１行目の画素１１０と電気的に接続する配線ＧＬを配線ＧＬ＿１と示している
。また、ｉ行目（ｉは１以上ｍ以下の任意の整数。）の画素１１０と電気的に接続する配
線ＧＬを配線ＧＬ＿ｉと示している。また、ｍ行目の画素１１０と電気的に接続する配線
ＧＬを配線ＧＬ＿ｍと示している。
また、配線ＧＬの一端は走査線駆動回路１０２と電気的に接続され、配線ＧＬの他端は走
査線駆動回路１０３と電気的に接続される。よって、走査線駆動回路１０２と走査線駆動
回路１０３は、表示部１０１を挟んで向かい合う位置に設けられている。なお、配線ＧＬ
を「走査線」と呼ぶ場合がある。
走査線駆動回路１０２および走査線駆動回路１０３は、配線ＧＬ＿１から配線ＧＬ＿ｍま
で順に選択信号を供給する機能を有する。言い換えると、走査線駆動回路１０２および走
査線駆動回路１０３は、配線ＧＬ＿１乃至配線ＧＬ＿ｍを順に走査する機能を有する。配
線ＧＬ＿ｍまで走査した後、再び配線ＧＬ＿１から順に走査する。
配線ＧＬは、走査線駆動回路１０２および走査線駆動回路１０３から供給される選択信号
を画素１１０に伝える機能を有する。
同じ配線ＧＬに、走査線駆動回路１０２および走査線駆動回路１０３から同時に選択信号
を供給することで、配線ＧＬへの選択信号の供給能力を高めることができる。なお、目的
などに応じて、走査線駆動回路１０２または走査線駆動回路１０３の一方を省略してもよ
い。
本発明の一態様の表示装置１００は、表示部１０１を走査方向の上流側の表示部１０１ａ
と、走査方向の下流側の表示部１０１ｂの二つに分けて設ける。図１では、表示部１０１
ａと表示部１０１ｂの境界を境界線１０８で示している。
また、表示装置１００は、ｎ本の配線ＳＬａと、ｎ本の配線ＳＬｂと、を有する。なお、
本明細書等では、配線ＳＬａと配線ＳＬｂの双方を示す際に、または配線ＳＬａと配線Ｓ
Ｌｂに共通する事柄を説明する際に、「配線ＳＬ」という場合がある。ｎ本の配線ＳＬａ
それぞれは、走査方向（列方向）に延在し、表示部１０１ａにおいて列方向に並ぶ複数の
画素１１０と電気的に接続する。また、ｎ本の配線ＳＬｂそれぞれは、走査方向（列方向
）に延在し、表示部１０１ｂにおいて列方向に並ぶ複数の画素１１０と電気的に接続する
。
図１では、表示部１０１ａにおいて１列目の画素１１０と電気的に接続する配線ＳＬａを
配線ＳＬａ＿１と示している。また、ｊ列目（ｊは１以上ｎ以下の任意の整数。）の画素
１１０と電気的に接続する配線ＳＬａを配線ＳＬａ＿ｊと示している。また、ｎ列目の画
素１１０と電気的に接続する配線ＳＬａを配線ＳＬａ＿ｎと示している。
また、表示部１０１ｂにおいて１列目の画素１１０と電気的に接続する配線ＳＬｂを配線
ＳＬｂ＿１と示している。また、ｊ列目の画素１１０と電気的に接続する配線ＳＬｂを配
線ＳＬｂ＿ｊと示している。また、ｎ列目の画素１１０と電気的に接続する配線ＳＬｂを
配線ＳＬｂ＿ｎと示している。
また、配線ＳＬａの一端は信号線駆動回路１０４と電気的に接続され、配線ＳＬｂの一端
は信号線駆動回路１０５と電気的に接続される。よって、信号線駆動回路１０４と信号線
駆動回路１０５は、表示部１０１を挟んで向かい合う位置に設けられている。なお、配線
ＳＬを「信号線」と呼ぶ場合がある。
信号線駆動回路１０４は、配線ＳＬａに画像信号を供給する機能を有する。配線ＳＬａは
、信号線駆動回路１０４から供給された画像信号を画素１１０に伝える機能を有する。信
号線駆動回路１０５は、配線ＳＬｂに画像信号を供給する機能を有する。配線ＳＬｂは、
信号線駆動回路１０５から供給される画像信号を画素１１０に伝える機能を有する。
図２は、表示部１０１ａと表示部１０１ｂの境界近傍を示す図である。図２において、配
線ＧＬ＿ｉ＋４までが表示部１０１ａであり、配線ＧＬ＿ｉ＋５以降が表示部１０１ｂで
ある。
表示部１０１のｊ列目に設けられている画素１１０を全て１本の配線で接続すると、配線
抵抗および寄生容量の影響により、信号の遅延や信号のなまりが生じ易くなる。特に、画
面サイズが対角３０インチ以上の表示装置では、表示品位低下の一因となりやすい。また
、４Ｋ以上の解像度を有する表示装置においても、表示品位低下の一因となりやすい。
図１および図２に示すように、ｊ列目に設けられている画素１１０と接続する配線を、配
線ＳＬａと配線ＳＬｂのように、半分に分けることで、配線抵抗と寄生容量をそれぞれ１
／２とすることができる。よって、信号の遅延やなまりに与える影響（時定数）を１／４
に低減することができる。すなわち、表示装置の表示品位を高めることができる。
また、表示部１０１ａに含まれる配線ＳＬａ＿ｊの長さと、表示部１０１ｂに含まれる配
線ＳＬｂ＿ｊの長さは等しいことが好ましい。このようにすることで、配線ＳＬａ＿ｊの
配線抵抗と配線ＳＬｂ＿ｊの配線抵抗を等しくすることができる。よって、表示部１０１
ａに含まれるｎ本の配線ＳＬａの配線抵抗の合計と、表示部１０１ｂに含まれるｎ本の配
線ＳＬｂの配線抵抗の合計を等しくすることができる。
また、配線ＳＬａ＿ｊと電気的に接続する画素１１０の数と、配線ＳＬｂ＿ｊと電気的に
接続する画素１１０の数は、等しいことが好ましい。このようにすることで、配線ＳＬａ
＿ｊに生じる寄生容量と配線ＳＬｂ＿ｊに生じる寄生容量をほぼ等しくすることができる
。よって、表示部１０１ａに含まれるｎ本の配線ＳＬａの寄生容量の合計と、表示部１０
１ｂに含まれるｎ本の配線ＳＬｂの寄生容量の合計を等しくすることができる。
〔変形例１〕
一方で、図２に示したように、境界線１０８が一直線になっている場合、表示部１０１ａ
と表示部１０１ｂの境界部分が分割縞として観察者に認識される場合がある。図３に示す
ように、境界線１０８が一直線にならないようにすることで、表示装置の表示品位をさら
に高めることができる。
例えば、表示部１０１において、１列毎に配線ＳＬａと配線ＳＬｂの長さをランダムに変
えることで、境界線１０８を屈曲させることができる。または、表示部１０１において、
ｊ列目の配線ＳＬａ（配線ＳＬａ＿ｊ）の長さとｊ＋１列目の配線ＳＬａ（配線ＳＬａ＿
ｊ＋１）の長さを変えればよい。同様に、表示部１０１において、ｊ列目の配線ＳＬｂ（
配線ＳＬｂ＿ｊ）の長さとｊ＋１列目の配線ＳＬｂ（配線ＳＬｂ＿ｊ＋１）の長さを変え
ればよい。または、表示部１０１において、１列毎に配線ＳＬａの長さに対する配線ＳＬ
ｂの長さの比を変えればよい。なお、前述の配線の長さや比率の変動は、１列毎に限らず
、複数列毎に行なってもよい。
境界線１０８を屈曲させることで、分割縞を認識されにくくすることができる。よって、
表示装置１００の表示品位をより高めることができる。
また、配線ＳＬａ＿ｊに電気的に接続する画素１１０の数と、配線ＳＬａ＿ｊ＋１に電気
的に接続する画素１１０の数を異ならせてもよい。同様に、配線ＳＬｂ＿ｊに電気的に接
続する画素１１０の数と、配線ＳＬｂ＿ｊ＋１に電気的に接続する画素１１０の数を異な
らせてもよい。このようにすることで、境界線１０８を屈曲させることができる。なお、
表示装置１００では、配線ＳＬａ＿ｊと電気的に接続する画素１１０の数および配線ＳＬ
ｂ＿ｊと電気的に接続する画素１１０の数の合計と、配線ＳＬａ＿ｊ＋１と電気的に接続
する画素１１０の数および配線ＳＬｂ＿ｊ＋１と電気的に接続する画素１１０の数の合計
は等しくなる。
ここで、表示部１０１ａに含まれる画素１１０の数と表示部１０１ｂに含まれる画素１１
０の数の差が大きいと、両者に含まれる配線抵抗および寄生容量の差が大きくなるため、
表示ムラなどが生じ易くなる。よって、表示部１０１ａに含まれる画素１１０の数と、表
示部１０１ｂに含まれる画素１１０の数が等しいことが好ましい。表示部１０１ａに含ま
れる画素１１０の数と表示部１０１ｂに含まれる画素１１０の数の差は、表示部１０１に
含まれる画素１１０の数の２０％以下であることが好ましく、１０％以下であることがさ
らに好ましい。
言い換えると、表示部１０１ａの面積と表示部１０１ｂの面積が等しいことが好ましい。
表示部１０１ａの面積と表示部１０１ｂの面積の差は、表示部１０１の面積の２０％以下
であることが好ましく、１０％以下であることがさらに好ましい。
〔変形例２〕
また、表示部１０１をダブルソース型としてもよい。図４に、ダブルソース型かつ境界線
１０８を屈曲させた表示部１０１を示している。
ダブルソース型の表示部とは、１列の画素１１０に対して２本の配線ＳＬを設け、画素１
１０が電気的に接続する配線ＳＬを一行毎に切り替える方式の表示部である（図４および
図５（Ａ）参照。）。また、ダブルソース型の表示部では配線ＧＬを２行同時に選択する
ことができるため、画像信号の書き込み時間を長くすることができる。よって、フレーム
周波数を高めた高速駆動時においても、画像信号の書き込み不足を防ぐことができる。例
えば、フレーム周波数が１２０Ｈｚ以上である場合にも、画像信号の書き込み不足を防ぐ
ことができる。
また、フレーム周波数を１Ｈｚ～１２０Ｈｚの可変としてもよい。例えば、静止画を表示
する場合はフレーム周波数を小さくすることで、表示装置の消費電力を低減することがで
きる。また、フレーム周波数を大きくすることで、動画表示時の視認性を高めることがで
きる。
また、ダブルソース型に限らず、１列の画素１１０に対して３本の配線ＳＬを設けるトリ
プルソース型でもよいし、１列の画素１１０に対して４本の配線ＳＬを設けるクワッドソ
ース型でもよい（図５（Ｂ）参照。）。１列の画素１１０に対して５本以上の配線ＳＬを
設けてもよい。
〔変形例３〕
また、表示装置１００は、表示部１０１を四分割してもよい。図６に示す表示装置１００
Ａは、表示部１０１を表示部１０１ａ、表示部１０１ｂ、表示部１０１ｃ、および表示部
１０１ｄの四つの領域に分けた構成を有する。図６および図７では、表示部１０１ａおよ
び表示部１０１ｃと、表示部１０１ｂおよび表示部１０１ｄの境界を境界線１０８で示し
ている。また、図６および図７では、表示部１０１ａおよび表示部１０１ｂと、表示部１
０１ｃおよび表示部１０１ｄの境界を境界線１０９で示している。以下、表示装置１００
Ａの表示装置１００と異なる部分について説明する。
表示装置１００Ａでは、表示部１０１ａおよび表示部１０１ｂにおいてｍ本の配線ＧＬａ
を有する。ｍ本の配線ＧＬａのそれぞれは、表示部１０１ａおよび表示部１０１ｂにおい
て行方向に並ぶ複数の画素１１０と電気的に接続する。配線ＧＬａは走査線駆動回路１０
２と電気的に接続される。
走査線駆動回路１０２は、配線ＧＬａに選択信号を供給する機能を有する。配線ＧＬａは
、走査線駆動回路１０２から供給された選択信号を画素１１０に伝える機能を有する。
また、表示装置１００Ａでは、表示部１０１ｃおよび表示部１０１ｄにおいてｍ本の配線
ＧＬｂを有する。ｍ本の配線ＧＬｂのそれぞれは、表示部１０１ｃおよび表示部１０１ｄ
において行方向に並ぶ複数の画素１１０と電気的に接続する。配線ＧＬｂは走査線駆動回
路１０３と電気的に接続される。
走査線駆動回路１０３は、配線ＧＬｂに選択信号を供給する機能を有する。配線ＧＬｂは
、走査線駆動回路１０３から供給された選択信号を画素１１０に伝える機能を有する。
配線ＧＬを、配線ＧＬａと配線ＧＬｂに分けて表示装置１００Ａを駆動することで、配線
ＧＬの配線抵抗および寄生容量を軽減することができる。よって、走査線駆動回路１０２
および走査線駆動回路１０３に掛かる負荷を軽減し、表示装置１００Ａの高速動作を容易
とすることができる。
なお、前述した境界線１０８と同様に、境界線１０９を屈曲させてもよい。
また、赤色光を制御する画素１１０、緑色光を制御する画素１１０、および青色光を制御
する画素１１０をまとめて１つの画素１２０として機能させ、それぞれの画素１１０の発
光量（発光輝度）を制御することで、フルカラー表示を実現することができる。よって、
当該３つの画素１１０はそれぞれが副画素として機能する。すなわち、３つの副画素は、
それぞれが赤色光、緑色光、または青色光の、発光量などを制御する（図８（Ａ）参照。
）。なお、３つの副画素それぞれが制御する光の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の
組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、黄（Ｙ）であってもよい（図８（
Ｂ）参照。）。
また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑
色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよ
い（図８（Ｃ）参照。）。白色光を制御する副画素を加えることで、表示領域の輝度を高
めることができる。また、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、
黄色光を制御する副画素を加えてもよい（図８（Ｄ）参照。）。また、シアン色光、マゼ
ンタ色光、黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えて
もよい（図８（Ｅ）参照。）。
１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、およ
び黄などの光を制御する副画素を適宜組み合わせて用いることにより、中間調の再現性を
高めることができる。よって、表示品位を高めることができる。
また、本発明の一態様の表示装置は、さまざまな規格の色域を再現することができる。例
えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）
規格およびＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍ
ｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機
器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ ＲＧＢ）規格およ
びＡｄｏｂｅ ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉ
ｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ－Ｒ ＢＴ．７０９（Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ Ｒａｄｉｏｃｏｍ
ｍｕｎｉｃａｔｉｏｎ Ｓｅｃｔｏｒ Ｂｒｏａｄｃａｓｔｉｎｇ Ｓｅｒｖｉｃｅ（Ｔ
ｅｌｅｖｉｓｉｏｎ） ７０９）規格、デジタルシネマ映写で使われるＤＣＩ－Ｐ３（Ｄ
ｉｇｉｔａｌ Ｃｉｎｅｍａ Ｉｎｉｔｉａｔｉｖｅｓ Ｐ３）規格、ＵＨＤＴＶ（Ｕｌ
ｔｒａ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョ
ンともいう）で使われるＩＴＵ－Ｒ ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍ
ｅｎｄａｔｉｏｎ ２０２０））規格などの色域を再現することができる。
また、画素１２０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイ
ビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像
度でフルカラー表示可能な表示装置１００を実現することができる。また、例えば、画素
１２０を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョ
ン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度でフ
ルカラー表示可能な表示装置１００を実現することができる。また、例えば、画素１２０
を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「
８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度でフルカラ
ー表示可能な表示装置１００を実現することができる。画素１２０を増やすことで、１６
Ｋや３２Ｋの解像度でフルカラー表示可能な表示装置１００を実現することも可能である
。
本発明の一態様によれば、表示素子を駆動するトランジスタに、例えば非晶質シリコント
ランジスタを用いた場合においても、画面サイズが対角３０インチ以上、さらには６０イ
ンチ以上で表示品位が良好な表示装置を提供できる。また、本発明の一態様によれば、表
示素子を駆動するトランジスタに、例えば非晶質シリコントランジスタを用いた場合にお
いても、４Ｋ以上の解像度、さらには８Ｋ以上の解像度で表示品位が良好な表示装置を提
供できる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態２）
本実施の形態では、画素１１０に用いることができる回路構成例について図９を用いて説
明する。画素１１０は、画素回路４３８および表示素子４３２を有する。
〔発光表示装置用画素回路の一例〕
図９（Ａ）は、画素１１０に用いることができる回路構成例を示している。また、図９（
Ａ）に示す画素回路４３８は、トランジスタ４３６と、容量素子４３３と、トランジスタ
２５１と、トランジスタ４３４と、を有する。また、画素回路４３８は、表示素子４３２
として機能する発光素子４５１３と電気的に接続されている。
トランジスタ４３６のソース電極およびドレイン電極の一方は、画像信号が与えられる配
線ＳＬ＿ｊに電気的に接続される。さらに、トランジスタ４３６のゲート電極は、選択信
号が与えられる配線ＧＬ＿ｉに電気的に接続される。
トランジスタ４３６は、画像信号のノード４３５への書き込みを制御する機能を有する。
容量素子４３３の一対の電極の一方は、ノード４３５に電気的に接続され、他方は、ノー
ド４３７に電気的に接続される。また、トランジスタ４３６のソース電極およびドレイン
電極の他方は、ノード４３５に電気的に接続される。
容量素子４３３は、ノード４３５に書き込まれたデータを保持する保持容量としての機能
を有する。
トランジスタ２５１のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ２５
１のゲート電極は、ノード４３５に電気的に接続される。
トランジスタ４３４のソース電極およびドレイン電極の一方は、電位供給線Ｖ０に電気的
に接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ４３４の
ゲート電極は、配線ＧＬ＿ｉに電気的に接続される。
発光素子４５１３のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接
続され、他方は、ノード４３７に電気的に接続される。
発光素子４５１３としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子４５１３は、これに限定されず、例
えば無機材料からなる無機ＥＬ素子を用いても良い。
なお、電源電位としては、例えば相対的に高電位側の電位または低電位側の電位を用いる
ことができる。高電位側の電源電位を高電源電位（「ＶＤＤ」ともいう）といい、低電位
側の電源電位を低電源電位（「ＶＳＳ」ともいう）という。また、接地電位を高電源電位
または低電源電位として用いることもできる。例えば高電源電位が接地電位の場合には、
低電源電位は接地電位より低い電位であり、低電源電位が接地電位の場合には、高電源電
位は接地電位より高い電位である。
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが
与えられ、他方には、低電源電位ＶＳＳが与えられる。
図９（Ａ）の画素回路４３８を有する表示装置では、走査線駆動回路１０２および／また
は走査線駆動回路１０３によって各行の画素回路４３８を順次選択し、トランジスタ４３
６、およびトランジスタ４３４をオン状態にして画像信号をノード４３５に書き込む。
ノード４３５にデータが書き込まれた画素回路４３８は、トランジスタ４３６、およびト
ランジスタ４３４がオフ状態になることで保持状態になる。さらに、ノード４３５に書き
込まれたデータの電位に応じてトランジスタ２５１のソース電極とドレイン電極の間に流
れる電流量が制御され、発光素子４５１３は、流れる電流量に応じた輝度で発光する。こ
れを行毎に順次行うことにより、画像を表示できる。
トランジスタ４３６は、オフ電流が少ないトランジスタを用いることが好ましい。トラン
ジスタ４３６にオフ電流が少ないトランジスタを用いることで、ノード４３５の電位が安
定し、表示装置の表示品位を高めることができる。また、トランジスタ４３４も、オフ電
流が少ないトランジスタを用いることが好ましい。
〔液晶表示装置用画素回路の一例〕
図９（Ｂ）に示す画素回路４３８は、トランジスタ４３６と、容量素子４３３と、を有す
る。また、画素回路４３８は、表示素子４３２として機能する液晶素子１８０と電気的に
接続されている。
液晶素子１８０の一対の電極の一方の電位は、画素回路４３８の仕様に応じて適宜設定さ
れる。液晶素子１８０は、ノード４３５に書き込まれるデータにより配向状態が設定され
る。なお、複数の画素回路４３８のそれぞれが有する液晶素子１８０の一対の電極の一方
に、共通の電位（コモン電位）を与えてもよい。また、各行の画素回路４３８毎の液晶素
子１８０の一対の電極の一方に異なる電位を与えてもよい。
液晶素子１８０としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎ
ｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶ
Ａ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶ
Ａ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａ
ｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
液晶素子１８０には、様々なモードが適用された液晶素子を用いることができる。例えば
ＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－
Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＶＡ－ＩＰＳモード、ＦＦＳ（Ｆｒｉｎｇｅ
Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒ
ｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲスト－ホストモード等
が適用された液晶素子を用いることができる。
液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である
。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め
方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピ
ック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄ
ｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等
を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチ
ック相、キュービック相、カイラルネマチック相、等方相等を示す。
液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用す
るモードや設計に応じて最適な液晶材料を用いればよい。
液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する
場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶に用いる。ブルー相
を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。
また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、
視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるた
め、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の
液晶表示装置の不良や破損を軽減することができる。
なお、液晶素子１８０にゲスト－ホストモードで動作する液晶材料を用いることにより、
光拡散層や偏光板などの機能性部材を省略することができる。よって、表示装置の生産性
を高めることができる。また、偏光板などの機能性部材を設けないことにより、液晶素子
１８０の反射輝度を高めることができる。よって、表示装置の視認性を高めることができ
る。
また、円偏光板を用いる反射型の液晶表示装置のオン状態とオフ状態の切り替え（明状態
と暗状態の切り替え）は、液晶分子の長軸を基板と略垂直な方向にそろえるか、基板と略
水平な方向にそろえるか、によって行なわれる。一般に、ＩＰＳモードなどの横電界方式
で動作する液晶素子は、オン状態およびオフ状態ともに液晶分子の長軸が基板と略水平な
方向にそろうため、反射型の液晶表示装置に用いることが難しい。
ＶＡ－ＩＰＳモードで動作する液晶素子は、横電界方式で動作し、かつ、オン状態とオフ
状態の切り替えを、液晶分子の長軸を基板と略垂直な方向にそろえるか、基板と略水平な
方向にそろえるか、によって行なわれる。このため、反射型の液晶表示装置に横電界方式
で動作する液晶素子を用いる場合は、ＶＡ－ＩＰＳモードで動作する液晶素子を用いるこ
とが好ましい。
なお、後述するように、表示素子として、発光素子４５１３および液晶素子１８０以外の
表示素子を適用することも可能である。
ｉ行ｊ列目の画素回路４３８において、トランジスタ４３６のソース電極およびドレイン
電極の一方は、配線ＳＬ＿ｊに電気的に接続され、他方はノード４３５に電気的に接続さ
れる。トランジスタ４３６のゲート電極は、配線ＧＬ＿ｉに電気的に接続される。トラン
ジスタ４３６は、ノード４３５への画像信号の書き込みを制御する機能を有する。
容量素子４３３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ
）に電気的に接続され、他方は、ノード４３５に電気的に接続される。また、液晶素子１
８０の一対の電極の他方はノード４３５に電気的に接続される。なお、容量線ＣＬの電位
の値は、画素回路４３８の仕様に応じて適宜設定される。容量素子４３３は、ノード４３
５に書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図９（Ｂ）の画素回路４３８を有する表示装置では、走査線駆動回路１０２およ
び／または走査線駆動回路１０３によって各行の画素回路４３８を順次選択し、トランジ
スタ４３６をオン状態にしてノード４３５に画像信号を書き込む。
ノード４３５に画像信号が書き込まれた画素回路４３８は、トランジスタ４３６がオフ状
態になることで保持状態になる。これを行毎に順次行うことにより、表示領域２３５に画
像を表示できる。
トランジスタ４３６は、オフ電流が少ないトランジスタを用いることが好ましい。トラン
ジスタ４３６にオフ電流が少ないトランジスタを用いることで、ノード４３５の電位が安
定し、表示装置の表示品位を高めることができる。
〔表示素子〕
本発明の一態様の表示装置は、様々な形態を用いること、または様々な表示素子を有する
ことが出来る。表示素子は、例えば、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青
色ＬＥＤなど）などを含むＥＬ（エレクトロルミネッセンス）素子（有機物および無機物
を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、トランジスタ（電流に応じて発光する
トランジスタ）、プラズマディスプレイパネル（ＰＤＰ）、電子放出素子、液晶素子、電
気泳動素子、グレーティングライトバルブ（ＧＬＶ）やデジタルマイクロミラーデバイス
（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）素子、ＭＩＲＡＳＯＬ（登録商
標）ディスプレイ、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、圧
電セラミックディスプレイなどのＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システ
ム）を用いた表示素子、エレクトロウェッティング素子などが挙げられる。これらの他に
も、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化す
る表示媒体を有していても良い。また、表示素子として量子ドットを用いてもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子
を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）また
はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅ
ｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示
装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディス
プレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）
などがある。電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電
極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、
画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。
さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である
。これにより、さらに、消費電力を低減することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態３）
本実施の形態では、上記実施の形態に示した表示装置などに用いることができるトランジ
スタの一例について、図面を用いて説明する。
本発明の一態様の表示装置１００は、ボトムゲート型のトランジスタや、トップゲート型
トランジスタなどの様々な形態のトランジスタを用いて作製することができる。例えば、
プレーナ型のトランジスタを用いてもよいし、スタガ型のトランジスタを用いてもよい。
よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容
易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図１０（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトラン
ジスタ４１０の断面図である。図１０（Ａ１）において、トランジスタ４１０は基板２７
１上に形成されている。また、トランジスタ４１０は、基板２７１上に絶縁層２７２を介
して電極２４６を有する。また、電極２４６上に絶縁層２２６を介して半導体層２４２を
有する。電極２４６はゲート電極として機能できる。絶縁層２２６はゲート絶縁層として
機能できる。
また、半導体層２４２のチャネル形成領域上に絶縁層２４１を有する。また、半導体層２
４２の一部と接して、絶縁層２２６上に電極２４４ａおよび電極２４４ｂを有する。電極
２４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極２４４ｂは、
ソース電極またはドレイン電極の他方として機能できる。電極２４４ａの一部、および電
極２４４ｂの一部は、絶縁層２４１上に形成される。
絶縁層２４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層２４１
を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露
出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に、半導体層
２４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様
によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ４１０は、電極２４４ａ、電極２４４ｂおよび絶縁層２４１上に絶縁
層２２８を有し、絶縁層２２８の上に絶縁層２２９を有する。
半導体層２４２にシリコンなどの半導体を用いる場合は、半導体層２４２と電極２４４ａ
の間、および半導体層２４２と電極２４４ｂの間に、ｎ型半導体またはｐ型半導体として
機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、
トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層２２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能
を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層２２９を省略
することもできる。
図１０（Ａ２）に示すトランジスタ４１１は、絶縁層２２９上にバックゲート電極として
機能できる電極２２３を有する点が、トランジスタ４１０と異なる。電極２２３は、電極
２４６と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体
層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電
極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位と
してもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲー
ト電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしき
い値電圧を変化させることができる。
電極２４６および電極２２３は、どちらもゲート電極として機能することができる。よっ
て、絶縁層２２６、絶縁層２２８、および絶縁層２２９は、それぞれがゲート絶縁層とし
て機能することができる。なお、電極２２３は、絶縁層２２８と絶縁層２２９の間に設け
てもよい。
なお、電極２４６または電極２２３の一方を、「ゲート電極」という場合、他方を「バッ
クゲート電極」という。例えば、トランジスタ４１１において、電極２２３を「ゲート電
極」と言う場合、電極２４６を「バックゲート電極」と言う。また、電極２２３を「ゲー
ト電極」として用いる場合は、トランジスタ４１１をトップゲート型のトランジスタの一
種と考えることができる。また、電極２４６および電極２２３のどちらか一方を、「第１
のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
半導体層２４２を挟んで電極２４６および電極２２３を設けることで、更には、電極２４
６および電極２２３を同電位とすることで、半導体層２４２においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ４１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ４１１は、占有面積に対して大きいオン電流を有するトランジ
スタである。すなわち、求められるオン電流に対して、トランジスタ４１１の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく
形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる
。
ゲート電極とバックゲート電極は、それぞれが外部からの電界を遮蔽する機能を有するた
め、トランジスタの上方および下方に生じる荷電粒子等の電荷が半導体層のチャネル形成
領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電圧を印加するＮＧ
ＢＴ（Ｎｅｇａｔｉｖｅ Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験
（「ＮＢＴ」または「ＮＢＴＳ」ともいう。）の劣化が抑制される。また、ゲート電極と
バックゲート電極は、ドレイン電極から生じる電界が半導体層に作用しないように遮断す
ることができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の
変動を抑制することができる。なお、この効果は、ゲート電極およびバックゲート電極に
電位が供給されている場合において顕著に生じる。
また、バックゲート電極を有するトランジスタは、ゲートに正の電圧を印加するＰＧＢＴ
（Ｐｏｓｉｔｉｖｅ Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「
ＰＢＴ」または「ＰＢＴＳ」ともいう。）前後におけるしきい値電圧の変動も、バックゲ
ート電極を有さないトランジスタより小さい。
なお、ＮＧＢＴおよびＰＧＢＴなどのＢＴストレス試験は加速試験の一種であり、長期間
の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することがで
きる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信
頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の
変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、ゲート電極およびバックゲート電極を有し、且つ両者を同電位とすることで、しき
い値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のば
らつきも同時に低減される。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有す
る導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐ
ことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフト
するなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、
信頼性の良好な半導体装置を実現することができる。
図１０（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトラン
ジスタ４２０の断面図を示す。トランジスタ４２０は、トランジスタ４１０とほぼ同様の
構造を有しているが、絶縁層２４１が半導体層２４２を覆っている点が異なる。また、半
導体層２４２と重なる絶縁層２４１の一部を選択的に除去して形成した開口部において、
半導体層２４２と電極２４４ａが電気的に接続している。また、半導体層２４２と重なる
絶縁層２４１の一部を選択的に除去して形成した他の開口部において、半導体層２４２と
電極２４４ｂが電気的に接続している。絶縁層２４１の、チャネル形成領域と重なる領域
は、チャネル保護層として機能できる。
図１０（Ｂ２）に示すトランジスタ４２１は、絶縁層２２９上にバックゲート電極として
機能できる電極２２３を有する点が、トランジスタ４２０と異なる。
絶縁層２４１を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体
層２４２の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時
に半導体層２４２の薄膜化を防ぐことができる。
また、トランジスタ４２０およびトランジスタ４２１は、トランジスタ４１０およびトラ
ンジスタ４１１よりも、電極２４４ａと電極２４６の間の距離と、電極２４４ｂと電極２
４６の間の距離が長くなる。よって、電極２４４ａと電極２４６の間に生じる寄生容量を
小さくすることができる。また、電極２４４ｂと電極２４６の間に生じる寄生容量を小さ
くすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現で
きる。
図１０（Ｃ１）に示すトランジスタ４２５は、ボトムゲート型のトランジスタの１つであ
るチャネルエッチング型のトランジスタである。トランジスタ４２５は、絶縁層２４１を
用いずに電極２４４ａおよび電極２４４ｂを形成する。このため、電極２４４ａおよび電
極２４４ｂの形成時に露出する半導体層２４２の一部がエッチングされる場合がある。一
方、絶縁層２４１を設けないため、トランジスタの生産性を高めることができる。
図１０（Ｃ２）に示すトランジスタ４２６は、絶縁層２２９上にバックゲート電極として
機能できる電極２２３を有する点が、トランジスタ４２５と異なる。
〔トップゲート型トランジスタ〕
図１１（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ４３０の断
面図を示す。トランジスタ４３０は、絶縁層２７２の上に半導体層２４２を有し、半導体
層２４２および絶縁層２７２上に、半導体層２４２の一部に接する電極２４４ａ、および
半導体層２４２の一部に接する電極２４４ｂを有し、半導体層２４２、電極２４４ａ、お
よび電極２４４ｂ上に絶縁層２２６を有し、絶縁層２２６上に電極２４６を有する。
トランジスタ４３０は、電極２４６および電極２４４ａ、並びに、電極２４６および電極
２４４ｂが重ならないため、電極２４６および電極２４４ａの間に生じる寄生容量、並び
に、電極２４６および電極２４４ｂの間に生じる寄生容量を小さくすることができる。ま
た、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物２５５を半導体
層２４２に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不
純物領域を形成することができる（図１１（Ａ３）参照）。本発明の一態様によれば、電
気特性の良好なトランジスタを実現することができる。
なお、不純物２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処
理装置を用いて行うことができる。
不純物２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一
種類の元素を用いることができる。また、半導体層２４２に酸化物半導体を用いる場合は
、不純物２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用
いることも可能である。
図１１（Ａ２）に示すトランジスタ４３１は、電極２２３および絶縁層２２７を有する点
がトランジスタ４３０と異なる。トランジスタ４３１は、絶縁層２７２の上に形成された
電極２２３を有し、電極２２３上に形成された絶縁層２２７を有する。電極２２３は、バ
ックゲート電極として機能することができる。よって、絶縁層２２７は、ゲート絶縁層と
して機能することができる。絶縁層２２７は、絶縁層２２６と同様の材料および方法によ
り形成することができる。
トランジスタ４１１と同様に、トランジスタ４３１は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４
３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
図１１（Ｂ１）に例示するトランジスタ４４０は、トップゲート型のトランジスタの１つ
である。トランジスタ４４０は、電極２４４ａおよび電極２４４ｂを形成した後に半導体
層２４２を形成する点が、トランジスタ４３０と異なる。また、図１１（Ｂ２）に例示す
るトランジスタ４４１は、電極２２３および絶縁層２２７を有する点が、トランジスタ４
４０と異なる。トランジスタ４４０およびトランジスタ４４１において、半導体層２４２
の一部は電極２４４ａ上に形成され、半導体層２４２の他の一部は電極２４４ｂ上に形成
される。
トランジスタ４１１と同様に、トランジスタ４４１は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４
４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
図１２（Ａ１）に例示するトランジスタ４４２は、トップゲート型のトランジスタの１つ
である。トランジスタ４４２は、絶縁層２２９を形成した後に電極２４４ａおよび電極２
４４ｂを形成する点がトランジスタ４３０やトランジスタ４４０と異なる。電極２４４ａ
および電極２４４ｂは、絶縁層２２８および絶縁層２２９に形成した開口部において半導
体層２４２と電気的に接続する。
また、電極２４６と重ならない絶縁層２２６の一部を除去し、電極２４６と残りの絶縁層
２２６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層
２４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図
１２（Ａ３）参照）。トランジスタ４４２は、絶縁層２２６が電極２４６の端部を越えて
延伸する領域を有する。不純物２５５を半導体層２４２に導入する際に、半導体層２４２
の絶縁層２２６を介して不純物２５５が導入された領域の不純物濃度は、絶縁層２２６を
介さずに不純物２５５が導入された領域よりも小さくなる。よって半導体層２４２は、電
極２４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が
形成される。
図１２（Ａ２）に示すトランジスタ４４３は、電極２２３を有する点がトランジスタ４４
２と異なる。トランジスタ４４３は、基板２７１の上に形成された電極２２３を有し、絶
縁層２７２を介して半導体層２４２と重なる。電極２２３は、バックゲート電極として機
能することができる。
また、図１２（Ｂ１）に示すトランジスタ４４４および図１２（Ｂ２）に示すトランジス
タ４４５のように、電極２４６と重ならない領域の絶縁層２２６を全て除去してもよい。
また、図１２（Ｃ１）に示すトランジスタ４４６および図１２（Ｃ２）に示すトランジス
タ４４７のように、絶縁層２２６を残してもよい。
トランジスタ４４２乃至トランジスタ４４７も、電極２４６を形成した後に、電極２４６
をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２
中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特
性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積
度の高い半導体装置を実現することができる。
［基板］
基板に用いる材料に大きな制限はない。目的に応じて、透光性の有無や加熱処理に耐えう
る程度の耐熱性などを勘案して決定すればよい。例えばバリウムホウケイ酸ガラスやアル
ミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板な
どを用いることができる。また、半導体基板、可撓性基板（フレキシブル基板）、貼り合
わせフィルム、基材フィルムなどを用いてもよい。
半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした半導体
基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、
酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導
体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
また、基板として、例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８
７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４
００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大き
なガラス基板を用いることができる。これにより、大型の表示装置を作製することができ
る。また、基板が大型化されることで、１枚の基板からより多くの表示装置を生産でき、
生産コストを削減することができる。
なお、表示装置１００の可撓性を高めるため、基板として可撓性基板（フレキシブル基板
）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチ
レンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル
樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリ
レート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポ
リアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、
ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポ
リ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）
樹脂、ＡＢＳ樹脂、セルロースナノファイバーなどを用いることができる。
基板として上記材料を用いることにより、軽量な表示装置を提供することができる。また
、基板として上記材料を用いることにより、衝撃に強い表示装置を提供することができる
。また、基板として上記材料を用いることにより、破損しにくい表示装置を提供すること
ができる。
基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。
基板に用いる可撓性基板は、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／
Ｋ以下、または１×１０－５／Ｋ以下である材質を用いればよい。特に、アラミドは、線
膨張率が低いため、可撓性基板として好適である。
［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線およ
び電極などの導電層に用いることのできる導電性材料としては、アルミニウム、クロム、
銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウ
ム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン、マグネシウム、ジルコニウ
ム、ベリリウム等から選ばれた金属元素、上述した金属元素を成分とする合金、または上
述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元
素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイ
ドを用いてもよい。導電性材料の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッ
タリング法、スピンコート法などの各種形成方法を用いることができる。
また、導電層に用いることのできる導電性材料として、インジウム錫酸化物、酸化タング
ステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チ
タンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸
化物、酸化ケイ素を添加したインジウム錫酸化物などの酸素を有する導電性材料を用いる
こともできる。また、窒化チタン、窒化タンタル、窒化タングステンなどの窒素を含む導
電性材料を用いることもできる。また、酸素を有する導電性材料、窒素を含む導電性材料
、前述した金属元素を含む材料を適宜組み合わせた積層構造とすることもできる。
導電層に用いることのできる導電性材料は、単層構造でも、二層以上の積層構造としても
よい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層
を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上に
タングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層
構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層
を形成する三層構造などがある。また、導電性材料として、チタン、タンタル、タングス
テン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の元素を
含むアルミニウム合金を用いてもよい。
［絶縁層］
各絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化ア
ルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケー
トなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材
料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい
。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をい
う。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素
の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃ
ｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる
。
特に絶縁層２７２および絶縁層２２９は、不純物が透過しにくい絶縁性材料を用いて形成
することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アル
ミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、
ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層
で、または積層で用いればよい。不純物が透過しにくい絶縁性材料の一例として、酸化ア
ルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガ
リウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化
ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
絶縁層２７２に不純物が透過しにくい絶縁性材料を用いることで、基板２７１側からの不
純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層２２９に不純
物が透過しにくい絶縁性材料を用いることで、絶縁層２２９よりも上側からの不純物の拡
散を抑制し、トランジスタの信頼性を高めることができる。
また、絶縁層として平坦化層として機能できる絶縁層を用いてもよい。平坦化層として機
能できる絶縁層としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリア
ミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機
材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン樹脂、ＰＳＧ（リンガラス）
、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成さ
れる絶縁層を複数積層してもよい。
なお、シロキサン樹脂とは、シロキサンを含む材料を出発材料として形成されたＳｉ－Ｏ
－Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
また、絶縁層などの表面にＣＭＰ処理を行なってもよい。ＣＭＰ処理を行うことにより、
試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができ
る。
［半導体層］
トランジスタの半導体層に用いる半導体材料としては、非晶質半導体、結晶性を有する半
導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導
体）のいずれを用いてもよい。
また、例えば、トランジスタの半導体層に用いる半導体材料として、シリコンや、ゲルマ
ニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、金属酸化物、窒化
物半導体などの化合物半導体や、有機半導体などを用いることができる。
例えば、トランジスタに用いる半導体材料として、非晶質シリコン（アモルファスシリコ
ン）を用いることができる。特に、非晶質シリコンは、量産性に優れ、大きな面積の基板
に設けることも容易である。なお、一般に、トランジスタに用いる非晶質シリコンは水素
を多く含む。このため、水素を多く含む非晶質シリコンを「水素化アモルファスシリコン
」または「ａ－Ｓｉ：Ｈ」と言う場合がある。また、アモルファスシリコンは、多結晶シ
リコンよりも低温で形成できるため、作製工程中の最高温度を下げることができる。よっ
て、基板、導電層、および絶縁層などに、耐熱性の低い材料を用いることができる。
また、トランジスタに用いる半導体材料として、微結晶シリコン、多結晶シリコン、単結
晶シリコンなどの結晶性を有するシリコンを用いることもできる。特に、多結晶シリコン
は、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電
界効果移動度と高い信頼性を備える。
また、トランジスタに用いる半導体材料として、金属酸化物の一種である酸化物半導体を
用いることができる。代表的には、インジウムを含む酸化物半導体などを用いることがで
きる。酸化物半導体は、アモルファスシリコンよりも高い電界効果移動度と高い信頼性が
実現できる。また、酸化物半導体は量産性に優れ、大きな面積の基板に設けることも容易
である。
また、金属酸化物の一種である酸化物半導体はシリコンよりもバンドギャップが広く、キ
ャリア密度が低いため、トランジスタの半導体層に用いることが好ましい。トランジスタ
の半導体層に酸化物半導体を用いると、トランジスタのオフ状態におけるソースとドレイ
ンの間に流れる電流を低減できるため好ましい。
金属酸化物の一種である酸化物半導体は、エネルギーギャップが２ｅＶ以上であることが
好ましく、２．５ｅＶ以上であることがより好ましく、３ｅＶ以上であることがさらに好
ましい。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジ
スタのオフ電流を低減することができる。
金属酸化物の一種である酸化物半導体は、例えば少なくともインジウム、亜鉛およびＭ（
アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタ
ン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化
物で表記される材料を含むことが好ましい。また、該酸化物半導体を用いたトランジスタ
の電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好まし
い。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニ
ウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては
、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユ
ウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツ
リウム、イッテルビウム、ルテチウム等がある。
半導体層を構成する金属酸化物として、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ
－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－
Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚ
ｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ
系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系
酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸
化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ
－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、
Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることができ
る。
なお、ここで、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ
以外の金属元素が入っていてもよい。
なお、トランジスタの半導体層に用いることができる金属酸化物については、他の実施の
形態で詳細に説明する。
［各層の形成方法］
絶縁層、半導体層、電極や配線を形成するための導電層などは、スパッタリング法、化学
気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸
着法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法
、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用
いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法
や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：
Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法を用いてもよい。
また、表示装置を構成する絶縁層、半導体層、電極や配線を形成するための導電層などは
、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン
印刷、オフセット印刷、スリットコート、ロールコート、カーテンコート、ナイフコート
等の方法により形成してもよい。
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または
熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメー
ジが生じにくい。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量
素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。
このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊さ
れる場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメー
ジが生じないため、半導体装置の歩留まりを高くすることができる。また、成膜中のプラ
ズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは
異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって
、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に
、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の
高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速
度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが
好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御するこ
とができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の
組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜し
ながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜す
ることができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用い
て成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くす
ることができる。したがって、半導体装置の生産性を高めることができる場合がある。
表示装置を構成する層（薄膜）を加工する際には、フォトリソグラフィ法等を用いて加工
することができる。または、遮蔽マスクを用いた成膜方法により、島状の層を形成しても
よい。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより層を加
工してもよい。フォトリソグラフィ法としては、加工したい層（薄膜）上にレジストマス
クを形成して、レジストマスクをマスクとして用いて、当該層（薄膜）の一部を選択的に
除去し、その後レジストマスクを除去する方法と、感光性を有する層を成膜した後に、露
光、現像を行って、当該層を所望の形状に加工する方法と、がある。
フォトリソグラフィ法において光を用いる場合、露光に用いる光は、例えばｉ線（波長３
６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合さ
せた光を用いることができる。そのほか、紫外光やＫｒＦレーザ光、またはＡｒＦレーザ
光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光
に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）
やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもでき
る。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため
好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フ
ォトマスクは不要である。
層（薄膜）の除去（エッチング）には、ドライエッチング法、ウエットエッチング法、サ
ンドブラスト法などを用いることができる。また、これらのエッチング方法を組み合わせ
て用いてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態４）
本実施の形態では、トランジスタの半導体層に用いることができる金属酸化物について説
明する。
＜金属酸化物の構成＞
本項では、本発明の一態様で開示されるトランジスタなどの半導体装置に用いることがで
きる金属酸化物の一態様である、ＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐ
ｏｓｉｔｅ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、またはＣＡＣ（Ｃｌｏｕｄ－
Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ｍｅｔａｌ ｏｘｉｄｅの構成について説明す
る。
なお、本明細書等において、ＣＡＣ、及びＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃ
ｒｙｓｔａｌ）と記載する場合がある。この場合、ＣＡＣは機能、または材料の構成の一
例を表し、ＣＡＡＣは構造の一例を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能
と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する
。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層
に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり
、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性
の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆ
ｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することが
できる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能
を分離させることで、双方の機能を最大限に高めることができる。
従って、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁
性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁
性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レ
ベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中
に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察さ
れる場合がある。
なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶
縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ
以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを
有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記Ｃ
ＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材
（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
本項では、本発明の一態様で開示されるトランジスタなどの半導体装置に用いることがで
きる金属酸化物の構造について説明する。
金属酸化物は、単結晶材料からなる金属酸化物と、非単結晶材料からなる金属酸化物と、
に分けられる。単結晶材料は、単結晶構造を有する。また、非単結晶材料は、非晶質構造
、微結晶構造、または多結晶構造のいずれか一つまたは複数を有する。
また、非単結晶材料の１つとして、半結晶性材料（Ｓｅｍｉ－ｃｒｙｓｔａｌｌｉｎｅ
ｍａｔｅｒｉａｌ）と呼称される材料が挙げられる。半結晶性材料とは、単結晶構造と非
晶質構造との中間構造を有する。
金属酸化物の単結晶は、中心に金属原子が存在する酸素の多面体が特定の規則性をもって
連結する構造である。具体的には、ＩｎＧａＺｎＯ４の単結晶は、中心にＩｎ原子が存在
する酸素の八面体と、中心にＧａまたはＺｎが存在する酸素の三方両錐体とが特定の規則
性を持って連結することで、層状の結晶構造を有する。
一方、半結晶性材料は、中心に金属原子が存在する酸素の多面体を複数有し、該多面体が
特定の規則性を持たずに、互いに連結する構造を有する。半結晶性材料が有する多面体は
、単結晶構造が有する多面体が著しく壊れた、単結晶では観察されない多面体である。た
だし、半結晶性材料の一部に、単結晶構造が有する多面体や単結晶構造が有する多面体が
規則性を持って連結する領域などを有する場合もある。
半結晶性材料は、多面体が特定の規則性を持たずに、互いに連結することで、いわゆる非
晶質材料と比較して、構造が安定である。
例えば、金属酸化物が、酸化物半導体である場合、単結晶酸化物半導体と、それ以外の非
単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡ
Ｃ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌ
ｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－
ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）、および非晶質酸化物半導体などがある。
また、例えば、半結晶性酸化物半導体としては、ＣＡＡＣ構造を有し、かつＣＡＣ構成（
以下、ＣＡＡＣ／ＣＡＣともいう）である酸化物半導体がある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結
し、歪みを有したＣＡＡＣ構造である酸化物半導体である。なお、歪みとは、複数のナノ
結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、
の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合が
ある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。
なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウン
ダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界
の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向におい
て酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変
化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素
Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構
造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換
可能であり、（Ｍ，Ｚｎ）層の元素Ｍの一部がインジウムと置換した場合、（Ｉｎ，Ｍ，
Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムの一部が元素Ｍと置換した場合
、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結
晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりに
くいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低
下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物
半導体ともいえる。従って、ＣＡＡＣ－ＯＳは、物理的性質が安定する。そのため、ＣＡ
ＡＣ－ＯＳは熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有した構造である酸化物半導体である。ま
た、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全
体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋ
ｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造である酸化物半導
体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ
ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の
酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ
－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態５）
本実施の形態では、上記実施の形態に示した表示装置などに用いることができるトランジ
スタの一例について、図面を用いて説明する。
＜トランジスタの構成例１＞
まず、トランジスタの構造の一例として、トランジスタ３２００ａについて、図１３（Ａ
）（Ｂ）（Ｃ）を用いて説明する。図１３（Ａ）はトランジスタ３２００ａの上面図であ
る。図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図
に相当し、図１３（Ｃ）は、図１３（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の
断面図に相当する。なお、図１３（Ａ）において、煩雑になることを避けるため、トラン
ジスタ３２００ａの構成要素の一部（ゲート絶縁層としての機能を有する絶縁層等）を省
略して図示している。なお、以下において、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、
一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの
上面図においては、以降の図面においても図１３と同様に、構成要素の一部を省略して図
示する場合がある。
トランジスタ３２００ａは、絶縁層３２２４上の導電層３２２１と、絶縁層３２２４及び
導電層３２２１上の絶縁層３２１１と、絶縁層３２１１上の金属酸化物層３２３１と、金
属酸化物層３２３１上の導電層３２２２ａと、金属酸化物層３２３１上の導電層３２２２
ｂと、金属酸化物層３２３１、導電層３２２２ａ、及び導電層３２２２ｂ上の絶縁層３２
１２と、絶縁層３２１２上の導電層３２２３と、絶縁層３２１２及び導電層３２２３上の
絶縁層３２１３と、を有する。
また、絶縁層３２１１及び絶縁層３２１２は、開口部３２３５を有する。導電層３２２３
は、開口部３２３５を介して、導電層３２２１と電気的に接続される。
ここで、絶縁層３２１１は、トランジスタ３２００ａの第１のゲート絶縁層としての機能
を有し、絶縁層３２１２は、トランジスタ３２００ａの第２のゲート絶縁層としての機能
を有し、絶縁層３２１３は、トランジスタ３２００ａの保護絶縁層としての機能を有する
。また、トランジスタ３２００ａにおいて、導電層３２２１は、第１のゲートとしての機
能を有し、導電層３２２２ａは、ソースまたはドレインの一方としての機能を有し、導電
層３２２２ｂは、ソースまたはドレインの他方としての機能を有する。また、トランジス
タ３２００ａにおいて、導電層３２２３は、第２のゲートとしての機能を有する。
なお、トランジスタ３２００ａは、所謂チャネルエッチ型のトランジスタであり、デュア
ルゲート構造である。
また、トランジスタ３２００ａは、導電層３２２３を設けない構成にすることもできる。
この場合、トランジスタ３２００ａは、所謂チャネルエッチ型のトランジスタであり、ボ
トムゲート構造である。
図１３（Ｂ）（Ｃ）に示すように、金属酸化物層３２３１は、導電層３２２１、及び導電
層３２２３と対向するように位置し、２つのゲートの機能を有する導電層に挟まれている
。導電層３２２３のチャネル長方向の長さ、及び導電層３２２３のチャネル幅方向の長さ
は、金属酸化物層３２３１のチャネル長方向の長さ、及び金属酸化物層３２３１のチャネ
ル幅方向の長さよりもそれぞれ長く、金属酸化物層３２３１の全体は、絶縁層３２１２を
介して導電層３２２３に覆われている。
別言すると、導電層３２２１及び導電層３２２３は、絶縁層３２１１及び絶縁層３２１２
に設けられる開口部３２３５において接続され、且つ金属酸化物層３２３１の側端部より
も外側に位置する領域を有する。
このような構成を有することで、トランジスタ３２００ａに含まれる金属酸化物層３２３
１を、導電層３２２１及び導電層３２２３の電界によって電気的に囲むことができる。ト
ランジスタ３２００ａのように、第１のゲート及び第２のゲートの電界によって、チャネ
ル形成領域が形成される金属酸化物層を、電気的に囲むトランジスタのデバイス構造をＳ
ｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ３２００ａは、Ｓ－ｃｈａｎｎｅｌ構造を有するため、第１のゲートの機能
を有する導電層３２２１によってチャネルを誘起させるための電界を効果的に金属酸化物
層３２３１に印加することができるため、トランジスタ３２００ａの電流駆動能力が向上
し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能で
あるため、トランジスタ３２００ａを微細化することが可能となる。また、トランジスタ
３２００ａは、金属酸化物層３２３１が、第１のゲートの機能を有する導電層３２２１及
び第２のゲートの機能を有する導電層３２２３によって囲まれた構造を有するため、トラ
ンジスタ３２００ａの機械的強度を高めることができる。
例えば、金属酸化物層３２３１は、Ｉｎと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコ
ン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル
、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウ
ム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有すると好ましい。
また、金属酸化物層３２３１は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると
好ましい。一例としては、金属酸化物層３２３１のＩｎ、Ｍ、及びＺｎの原子数の比を、
Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合
、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下を含む。または、金属酸化
物層３２３１のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍と
すると好ましい。
また、金属酸化物層３２３１は、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅで
あると好適である。金属酸化物層３２３１が、Ｉｎの原子数比がＭの原子数比より多い領
域を有し、且つＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅであることで、トラ
ンジスタ３２００ａの電界効果移動度を高くすることができる。
また、ｓ－ｃｈａｎｎｅｌ構造であるトランジスタ３２００ａは電界効果移動度が高く、
且つ駆動能力が高いので、トランジスタ３２００ａを駆動回路、代表的にはゲート信号を
生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提
供することができる。また、トランジスタ３２００ａを、表示装置が有するソースドライ
バ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプ
レクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供すること
ができる。
また、トランジスタ３２００ａはそれぞれチャネルエッチ構造のトランジスタであるため
、低温ポリシリコンを用いたトランジスタと比較して、作製工程数が少ない。また、トラ
ンジスタ３２００ａは、金属酸化物層をチャネルに用いているため、低温ポリシリコンを
用いたトランジスタのように、レーザ結晶化工程が不要である。これらのため、大面積基
板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウル
トラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン
（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）のよう高解像度であり、且つ大型の表示装
置において、トランジスタ３２００ａのように電界効果移動度が高いトランジスタを駆動
回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減する
ことが可能であり好ましい。
また、金属酸化物層３２３１と接する絶縁層３２１１及び絶縁層３２１２は、酸化物絶縁
膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領
域）を有することがより好ましい。別言すると、絶縁層３２１１及び絶縁層３２１２は、
酸素を放出することが可能な絶縁膜である。なお、絶縁層３２１１及び絶縁層３２１２に
過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層３２１１及び絶縁層３２１
２を形成する、もしくは成膜後の絶縁層３２１１及び絶縁層３２１２を酸素雰囲気下で熱
処理すればよい。
金属酸化物層３２３１としては、金属酸化物の一種である酸化物半導体を用いることがで
きる。
金属酸化物層３２３１がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすこと
が好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：
Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１
：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
また、金属酸化物層３２３１が、Ｉｎ－Ｍ－Ｚｎ酸化物で形成される場合、スパッタリン
グターゲットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ま
しい。多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する
金属酸化物層３２３１を形成しやすくなる。なお、成膜される金属酸化物層３２３１の原
子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイ
ナス４０％の変動を含む。例えば、金属酸化物層３２３１に用いるスパッタリングターゲ
ットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸
化物層３２３１の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合
がある。
また、金属酸化物層３２３１は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、ト
ランジスタのオフ電流を低減することができる。
また、金属酸化物層３２３１は、非単結晶構造であると好ましい。非単結晶構造は、例え
ば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ）、多結晶構造
、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥
準位密度が高く、ＣＡＡＣは最も欠陥準位密度が低い。
金属酸化物層３２３１としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を
用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。こ
こでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性
または実質的に高純度真性とよぶ。なお、金属酸化物膜中の不純物としては、代表的には
水、水素などが挙げられる。本明細書等において、金属酸化物膜中から水及び水素を低減
または除去することを、脱水化、脱水素化と表す場合がある。また、金属酸化物膜、また
は酸化物絶縁膜中に酸素を添加することを、加酸素化と表す場合があり、加酸素化され且
つ化学量論的組成よりも過剰の酸素を有する状態を過酸素化状態と表す場合がある。
高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないた
め、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル形成領域
が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオン
ともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である金
属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また
、高純度真性または実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく
、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極
とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が
、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特
性を得ることができる。
絶縁層３２１３は、水素及び窒素のいずれか一方または双方を有する。または、絶縁層３
２１３は、窒素及びシリコンを有する。また、絶縁層３２１３は、酸素、水素、水、アル
カリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁層３２１３を設
けることで、金属酸化物層３２３１からの酸素の外部への拡散と、絶縁層３２１２に含ま
れる酸素の外部への拡散と、外部から金属酸化物層３２３１への水素、水等の入り込みを
防ぐことができる。
絶縁層３２１３としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
等がある。
＜トランジスタの構成例２＞
次に、トランジスタの構造の一例として、トランジスタ３２００ｂについて、図１４（Ａ
）（Ｂ）（Ｃ）を用いて説明する。図１４（Ａ）はトランジスタ３２００ｂの上面図であ
る。図１４（Ｂ）は、図１４（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図
に相当し、図１４（Ｃ）は、図１４（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の
断面図に相当する。
トランジスタ３２００ｂは、金属酸化物層３２３１、導電層３２２２ａ、導電層３２２２
ｂ、および絶縁層３２１２が積層構造である点において、トランジスタ３２００ａと異な
る。
絶縁層３２１２は、金属酸化物層３２３１、導電層３２２２ａ及び導電層３２２２ｂの上
の絶縁層３２１２ａと、絶縁層３２１２ａの上の絶縁層３２１２ｂを有する。絶縁層３２
１２は、金属酸化物層３２３１に酸素を供給する機能を有する。すなわち、絶縁層３２１
２は、酸素を有する。また、絶縁層３２１２ａは、酸素を透過することのできる絶縁層で
ある。なお、絶縁層３２１２ａは、後に形成する絶縁層３２１２ｂを形成する際の、金属
酸化物層３２３１へのダメージ緩和膜としても機能する。
絶縁層３２１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁層３２１２ａは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定に
より、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密
度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁層３２１
２ａに含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁層３２１２ａに
おける酸素の透過性が減少してしまう。
なお、絶縁層３２１２ａにおいては、外部から絶縁層３２１２ａに入った酸素が全て絶縁
層３２１２ａの外部に移動せず、絶縁層３２１２ａにとどまる酸素もある。また、絶縁層
３２１２ａに酸素が入ると共に、絶縁層３２１２ａに含まれる酸素が絶縁層３２１２ａの
外部へ移動することで、絶縁層３２１２ａにおいて酸素の移動が生じる場合もある。絶縁
層３２１２ａとして酸素を透過することができる酸化物絶縁層を形成すると、絶縁層３２
１２ａ上に設けられる、絶縁層３２１２ｂから脱離する酸素を、絶縁層３２１２ａを介し
て金属酸化物層３２３１に移動させることができる。
また、絶縁層３２１２ａは、窒素酸化物に起因する準位密度が低い酸化物絶縁層を用いて
形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物膜の価
電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と金属酸化物膜の伝導帯の下端のエネルギー（
Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁層として、窒素酸化物の放
出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニ
ウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ
：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素
酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量
が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニアの放出
量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加
熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下）、代表的に
はＮＯ２またはＮＯは、絶縁層３２１２ａなどに準位を形成する。当該準位は、金属酸化
物層３２３１のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁層３２
１２ａ及び金属酸化物層３２３１の界面に拡散すると、当該準位が絶縁層３２１２ａ側に
おいて電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層３２１
２ａ及び金属酸化物層３２３１界面近傍に留まるため、トランジスタのしきい値電圧をプ
ラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁層３２１２
ａに含まれる窒素酸化物は、加熱処理において、絶縁層３２１２ｂに含まれるアンモニア
と反応するため、絶縁層３２１２ａに含まれる窒素酸化物が低減される。このため、絶縁
層３２１２ａ及び金属酸化物層３２３１の界面において、電子がトラップされにくい。
絶縁層３２１２ａとして、上記酸化物絶縁層を用いることで、トランジスタのしきい値電
圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減すること
ができる。
また、上記酸化物絶縁層は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／
ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶ
Ｄ法を用いて、上記酸化物絶縁層を形成することで、緻密であり、且つ硬度の高い膜を形
成することができる。
絶縁層３２１２ｂは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁層
である。上記の酸化物絶縁層は、加熱により酸素の一部が脱離する。なお、ＴＤＳにおい
て、上記の酸化物絶縁層は、酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、
好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上の領域を有する。また、上記の酸素
の放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以
上５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳにおける酸
素原子に換算しての総量である。
絶縁層３２１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以
上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁層３２１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定に
より、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密
度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。なお、絶縁層３２１２ｂは、絶縁層３２１２ａと比較して
金属酸化物層３２３１から離れているため、絶縁層３２１２ａより、欠陥密度が多くとも
よい。
また、絶縁層３２１２は、同種の材料の絶縁層を用いることができるため、絶縁層３２１
２ａと絶縁層３２１２ｂの界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁層３２１２ａと絶縁層３２１２ｂの界面は、破線で図示している。
なお、本実施の形態においては、絶縁層３２１２ａと絶縁層３２１２ｂの２層構造につい
て説明したが、これに限定されず、例えば、絶縁層３２１２ａの単層構造、あるいは３層
以上の積層構造としてもよい。
トランジスタ３２００ｂにおいて、金属酸化物層３２３１は、絶縁層３２１１上の金属酸
化物層３２３１＿１と、金属酸化物層３２３１＿１上の金属酸化物層３２３１＿２と、を
有する。なお、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、それぞれ同
じ元素を有する。例えば、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、
上述の金属酸化物層３２３１が有する元素を、それぞれ独立に有することが好ましい。
また、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、それぞれ独立に、Ｉ
ｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、金属酸化
物層３２３１＿１及び金属酸化物層３２３１＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、
Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合
、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下を含む。または、金属酸化
物層３２３１＿１及び金属酸化物層３２３１＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、
Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。このように、金属酸化物層３２３１
＿１及び金属酸化物層３２３１＿２を概略同じ組成とすることで、同じスパッタリングタ
ーゲットを用いて形成できるため、製造コストを抑制することが可能である。また、同じ
スパッタリングターゲットを用いる場合、同一チャンバーにて真空中で連続して金属酸化
物層３２３１＿１及び金属酸化物層３２３１＿２を成膜することができるため、金属酸化
物層３２３１＿１と金属酸化物層３２３１＿２との界面に不純物が取り込まれるのを抑制
することができる。
ここで、金属酸化物層３２３１＿１は、金属酸化物層３２３１＿２よりも結晶性が低い領
域を有していてもよい。なお、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２
の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ
Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
金属酸化物層３２３１＿１の結晶性が低い領域が過剰酸素の拡散経路となり、金属酸化物
層３２３１＿１よりも結晶性の高い金属酸化物層３２３１＿２にも過剰酸素を拡散させる
ことができる。このように、結晶構造が異なる金属酸化物層の積層構造とし、結晶性の低
い領域を過剰酸素の拡散経路とすることで、信頼性の高いトランジスタを提供することが
できる。
また、金属酸化物層３２３１＿２が、金属酸化物層３２３１＿１より結晶性が高い領域を
有することにより、金属酸化物層３２３１に混入しうる不純物を抑制することができる。
特に、金属酸化物層３２３１＿２の結晶性を高めることで、導電層３２２２ａ及び導電層
３２２２ｂを加工する際のダメージを抑制することができる。金属酸化物層３２３１の表
面、すなわち金属酸化物層３２３１＿２の表面は、導電層３２２２ａ及び導電層３２２２
ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、金属酸化
物層３２３１＿２は、結晶性が高い領域を有する場合、結晶性が低い金属酸化物層３２３
１＿１と比較してエッチング耐性に優れる。したがって、金属酸化物層３２３１＿２は、
エッチングストッパとして機能する。
また、金属酸化物層３２３１＿１は、金属酸化物層３２３１＿２よりも結晶性が低い領域
を有することで、キャリア密度が高くなる場合がある。
また、金属酸化物層３２３１＿１のキャリア密度が高くなると、金属酸化物層３２３１＿
１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、金属酸化
物層３２３１＿１の伝導帯の下端が低くなり、金属酸化物層３２３１＿１の伝導帯下端と
、ゲート絶縁膜（ここでは、絶縁層３２１１）中に形成されうるトラップ準位とのエネル
ギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜
中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくでき
る場合がある。また、金属酸化物層３２３１＿１のキャリア密度が高くなると、金属酸化
物層３２３１の電界効果移動度を高めることができる。
なお、トランジスタ３２００ｂにおいては、金属酸化物層３２３１を２層の積層構造にす
る例を示したが、これに限定されず、３層以上積層する構成にしてもよい。
トランジスタ３２００ｂが有する導電層３２２２ａは、導電層３２２２ａ＿１と、導電層
３２２２ａ＿１上の導電層３２２２ａ＿２と、導電層３２２２ａ＿２上の導電層３２２２
ａ＿３と、を有する。また、トランジスタ３２００ｂが有する導電層３２２２ｂは、導電
層３２２２ｂ＿１と、導電層３２２２ｂ＿１上の導電層３２２２ｂ＿２と、導電層３２２
２ｂ＿２上の導電層３２２２ｂ＿３と、を有する。
例えば、導電層３２２２ａ＿１、導電層３２２２ｂ＿１、導電層３２２２ａ＿３、及び導
電層３２２２ｂ＿３としては、チタン、タングステン、タンタル、モリブデン、インジウ
ム、ガリウム、錫、及び亜鉛の中から選ばれるいずれか一つまたは複数を有すると好適で
ある。また、導電層３２２２ａ＿２及び導電層３２２２ｂ＿２としては、銅、アルミニウ
ム、及び銀の中から選ばれるいずれか一つまたは複数を有すると好適である。
より具体的には、導電層３２２２ａ＿１、導電層３２２２ｂ＿１、導電層３２２２ａ＿３
、及び導電層３２２２ｂ＿３にＩｎ－Ｓｎ酸化物またはＩｎ－Ｚｎ酸化物を用い、導電層
３２２２ａ＿２及び導電層３２２２ｂ＿２に銅を用いることができる。
また、導電層３２２２ａ＿１の端部は、導電層３２２２ａ＿２の端部よりも外側に位置す
る領域を有し、導電層３２２２ａ＿３は、導電層３２２２ａ＿２の上面及び側面を覆い、
且つ導電層３２２２ａ＿１と接する領域を有する。また、導電層３２２２ｂ＿１の端部は
、導電層３２２２ｂ＿２の端部よりも外側に位置する領域を有し、導電層３２２２ｂ＿３
は、導電層３２２２ｂ＿２の上面及び側面を覆い、且つ導電層３２２２ｂ＿１と接する領
域を有する。
上記構成とすることで、導電層３２２２ａ及び導電層３２２２ｂの配線抵抗を低くし、且
つ金属酸化物層３２３１への銅の拡散を抑制できるため好適である。
＜トランジスタの構成例３＞
次に、トランジスタの構造の一例として、トランジスタ３２００ｃについて、図１５（Ａ
）（Ｂ）（Ｃ）を用いて説明する。図１５（Ａ）はトランジスタ３２００ｃの上面図であ
る。図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図
に相当し、図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の
断面図に相当する。
図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３２００ｃは、絶縁層３２２４上の導電層
３２２１と、導電層３２２１上の絶縁層３２１１と、絶縁層３２１１上の金属酸化物層３
２３１と、金属酸化物層３２３１上の絶縁層３２１２と、絶縁層３２１２上の導電層３２
２３と、絶縁層３２１１、金属酸化物層３２３１、及び導電層３２２３上の絶縁層３２１
３と、を有する。なお、金属酸化物層３２３１は、導電層３２２３と重なるチャネル形成
領域３２３１ｉと、絶縁層３２１３と接するソース領域３２３１ｓと、絶縁層３２１３と
接するドレイン領域３２３１ｄと、を有する。
また、絶縁層３２１３は、窒素または水素を有する。絶縁層３２１３と、ソース領域３２
３１ｓ及びドレイン領域３２３１ｄと、が接することで、絶縁層３２１３中の窒素または
水素がソース領域３２３１ｓ及びドレイン領域３２３１ｄ中に添加される。ソース領域３
２３１ｓ及びドレイン領域３２３１ｄは、窒素または水素が添加されることで、キャリア
密度が高くなる。
また、トランジスタ３２００ｃは、絶縁層３２１３上の絶縁層３２１５と、絶縁層３２１
３及び絶縁層３２１５に設けられた開口部３２３６ａを介して、ソース領域３２３１ｓに
電気的に接続される導電層３２２２ａと、絶縁層３２１３及び絶縁層３２１５に設けられ
た開口部３２３６ｂを介して、ドレイン領域３２３１ｄに電気的に接続される導電層３２
２２ｂと、を有していてもよい。
絶縁層３２１５としては、酸化物絶縁膜を用いることができる。また、絶縁層３２１５と
しては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁層３２１
５として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウ
ム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。また、
絶縁層３２１５としては、外部からの水素、水等のバリア膜として機能する膜であること
が好ましい。
絶縁層３２１１は、第１のゲート絶縁膜としての機能を有し、絶縁層３２１２は、第２の
ゲート絶縁膜としての機能を有する。また、絶縁層３２１３及び絶縁層３２１５は保護絶
縁膜としての機能を有する。
また、絶縁層３２１２は、過剰酸素領域を有する。絶縁層３２１２が過剰酸素領域を有す
ることで、金属酸化物層３２３１が有するチャネル形成領域３２３１ｉ中に過剰酸素を供
給することができる。よって、チャネル形成領域３２３１ｉに形成されうる酸素欠損を過
剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができ
る。
なお、金属酸化物層３２３１中に過剰酸素を供給させるためには、金属酸化物層３２３１
の下方に形成される絶縁層３２１１に過剰酸素を供給してもよい。この場合、絶縁層３２
１１中に含まれる過剰酸素は、金属酸化物層３２３１が有するソース領域３２３１ｓ、及
びドレイン領域３２３１ｄにも供給されうる。ソース領域３２３１ｓ、及びドレイン領域
３２３１ｄ中に過剰酸素が供給されると、ソース領域３２３１ｓ、及びドレイン領域３２
３１ｄの抵抗が高くなる場合がある。
一方で、金属酸化物層３２３１の上方に形成される絶縁層３２１２に過剰酸素を有する構
成とすることで、チャネル形成領域３２３１ｉにのみ選択的に過剰酸素を供給させること
が可能となる。あるいは、チャネル形成領域３２３１ｉ、ソース領域３２３１ｓ、及びド
レイン領域３２３１ｄに過剰酸素を供給させたのち、ソース領域３２３１ｓ及びドレイン
領域３２３１ｄのキャリア密度を選択的に高めることで、ソース領域３２３１ｓ、及びド
レイン領域３２３１ｄの抵抗が高くなることを抑制することができる。
また、金属酸化物層３２３１が有するソース領域３２３１ｓ及びドレイン領域３２３１ｄ
は、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ま
しい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的に
は水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられ
る。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及
びキセノン等がある。上記酸素欠損を形成する元素が、絶縁層３２１３中に１つまたは複
数含まれる場合、絶縁層３２１３からソース領域３２３１ｓ、及びドレイン領域３２３１
ｄに拡散する、および／または不純物添加処理によりソース領域３２３１ｓ、及びドレイ
ン領域３２３１ｄ中に添加される。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合
が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加される
と、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素か
ら酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャ
リア密度が増加し、導電性が高くなる。
また、導電層３２２１は、第１のゲート電極としての機能を有し、導電層３２２３は、第
２のゲート電極としての機能を有し、導電層３２２２ａは、ソース電極としての機能を有
し、導電層３２２２ｂは、ドレイン電極としての機能を有する。
また、図１５（Ｃ）に示すように、絶縁層３２１１及び絶縁層３２１２には開口部３２３
７が設けられる。また、導電層３２２１は、開口部３２３７を介して、導電層３２２３と
、電気的に接続される。よって、導電層３２２１と導電層３２２３には、同じ電位が与え
られる。なお、開口部３２３７を設けずに、導電層３２２１と、導電層３２２３と、に異
なる電位を与えてもよい。または、開口部３２３７を設けずに、導電層３２２１を遮光膜
として用いてもよい。例えば、導電層３２２１を遮光性の材料により形成することで、チ
ャネル形成領域３２３１ｉに照射される下方からの光を抑制することができる。
また、図１５（Ｂ）（Ｃ）に示すように、金属酸化物層３２３１は、第１のゲート電極と
して機能する導電層３２２１と、第２のゲート電極として機能する導電層３２２３のそれ
ぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、トランジスタ３２００ｃもトランジスタ３２００ａ及びトランジスタ３２００ｂと
同様にＳ－ｃｈａｎｎｅｌ構造をとる。このような構成を有することで、トランジスタ３
２００ｃに含まれる金属酸化物層３２３１を、第１のゲート電極として機能する導電層３
２２１及び第２のゲート電極として機能する導電層３２２３の電界によって電気的に取り
囲むことができる。
トランジスタ３２００ｃは、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電層３２２１また
は導電層３２２３によってチャネルを誘起させるための電界を効果的に金属酸化物層３２
３１に印加することができるため、トランジスタ３２００ｃの電流駆動能力が向上し、高
いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるた
め、トランジスタ３２００ｃを微細化することが可能となる。また、トランジスタ３２０
０ｃは、金属酸化物層３２３１が、導電層３２２１、及び導電層３２２３によって取り囲
まれた構造を有するため、トランジスタ３２００ｃの機械的強度を高めることができる。
なお、トランジスタ３２００ｃを、導電層３２２３の金属酸化物層３２３１に対する位置
、または導電層３２２３の形成方法から、ＴＧＳＡ（Ｔｏｐ Ｇａｔｅ Ｓｅｌｆ Ａｌ
ｉｇｎ）型のＦＥＴと呼称してもよい。
なお、トランジスタ３２００ｃにおいても、トランジスタ３２００ｂと同様に金属酸化物
層３２３１を２層以上積層する構成にしてもよい。
また、トランジスタ３２００ｃにおいて、絶縁層３２１２が導電層３２２３と重なる部分
にのみ設けられているが、これに限られることなく、絶縁層３２１２が金属酸化物層３２
３１を覆う構成にすることもできる。また、導電層３２２１を設けない構成にすることも
できる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態６）
本実施の形態では、液晶素子を用いた表示装置の構成例と、ＥＬ素子を用いた表示装置の
構成例について説明する。図１６（Ａ）において、第１の基板４００１上に設けられた表
示部１０１を囲むようにして、シール材４００５が設けられ、表示部１０１がシール材４
００５および第２の基板４００６によって封止されている。
図１６（Ａ）では、走査線駆動回路１０２、走査線駆動回路１０３、信号線駆動回路１０
４、および信号線駆動回路１０５は、それぞれがプリント基板４０４１上に設けられた集
積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶半導体で
形成されている。
走査線駆動回路１０２および走査線駆動回路１０３が有する集積回路４０４２は、表示部
１０１に選択信号を供給する機能を有する。信号線駆動回路１０４および信号線駆動回路
１０５が有する集積回路４０４２は、表示部１０１に画像信号を供給する機能を有する。
集積回路４０４２は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法によ
って第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域
に実装されている。
走査線駆動回路１０２、走査線駆動回路１０３、信号線駆動回路１０４、および信号線駆
動回路１０５に与えられる各種信号および電位は、ＦＰＣ４０１８（ＦＰＣ：Ｆｌｅｘｉ
ｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）から供給されている。
なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディン
グ法、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法などを用いることができる
。
図１６（Ｂ）は、信号線駆動回路１０４および信号線駆動回路１０５に含まれる集積回路
４０４２をＣＯＧ法により実装する例を示している。また、上記実施の形態に示したトラ
ンジスタを用いて、駆動回路の一部または全体を表示部１０１と同じ基板上に一体形成し
て、システムオンパネルを形成することができる。
図１６（Ｂ）では、走査線駆動回路１０２および走査線駆動回路１０３を、表示部１０１
と同じ基板上に形成する例を示している。駆動回路を表示部１０１内の画素回路と同時に
形成することで、部品点数を削減することができる。よって、生産性を高めることができ
る。
また、図１６（Ｂ）では、第１の基板４００１上に設けられた表示部１０１と、走査線駆
動回路１０２および走査線駆動回路１０３とを囲むようにして、シール材４００５が設け
られている。また表示部１０１、走査線駆動回路１０２、および走査線駆動回路１０３の
上に第２の基板４００６が設けられている。よって、表示部１０１、走査線駆動回路１０
２、および走査線駆動回路１０３は、第１の基板４００１とシール材４００５と第２の基
板４００６とによって、表示素子と共に封止されている。
また図１６（Ｂ）では、信号線駆動回路１０４および信号線駆動回路１０５を別途形成し
、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査
線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回
路の一部を別途形成して実装しても良い。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有し
ている。当該トランジスタとして、上記実施の形態で示したトランジスタを適用すること
ができる。
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタは、同じ
構造であってもよく、異なる構造であってもよい。周辺駆動回路が有するトランジスタは
、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい
。同様に、画素回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上
の構造が組み合わせて用いられていてもよい。
図１７（Ａ）および図１７（Ｂ）は、図１６（Ｂ）中でＮ１－Ｎ２の鎖線で示した部位の
断面図である。図１７（Ａ）および図１７（Ｂ）に示す表示装置は電極４０１５を有して
おり、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電
気的に接続されている。また、図１７（Ａ）および図１７（Ｂ）では、電極４０１５は、
絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線
４０１４と電気的に接続されている。
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、ト
ランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同
じ導電層で形成されている。
また、第１の基板４００１上に設けられた表示部１０１と走査線駆動回路１０２は、トラ
ンジスタを複数有しており、図１７（Ａ）、および図１７（Ｂ）では、表示部１０１に含
まれるトランジスタ４０１０、および走査線駆動回路１０２に含まれるトランジスタ４０
１１を例示している。なお、図１７（Ａ）および図１７（Ｂ）では、トランジスタ４０１
０およびトランジスタ４０１１としてボトムゲート型のトランジスタを例示している。
図１７（Ａ）および図１７（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１
１上に絶縁層４１１２が設けられている。また、図１７（Ｂ）では、絶縁層４１１２上に
隔壁４５１０が形成されている。
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けら
れている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１
上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能する
ことができる。
トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジ
スタを用いることができる。
また、図１７（Ａ）および図１７（Ｂ）に示す表示装置は、容量素子４０２０を有する。
容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４
０２１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。そ
れぞれの電極は、絶縁層４１０３を介して重なっている。
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジ
スタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容
量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
表示部１０１に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図１７
（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図１７（Ａ）に
おいて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０
３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜とし
て機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は
第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶
層４００８を介して重畳する。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサ
であり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。
また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光
部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。
例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバッ
クライト、サイドライトなどを用いてもよい。
図１７（Ａ）に示す表示装置では、基板４００６と第２の電極層４０３１の間に、遮光層
４１３２、着色層４１３１、絶縁層４１３３が設けられている。
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。遮光層および着色層の形成方法は、前述した各層の形成
方法と同様に行なえばよい。例えば、インクジェット法などで行なってもよい。
また、図１７（Ａ）および図１７（Ｂ）に示す表示装置は、絶縁層４１１１と絶縁層４１
０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁
層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、
外部からの不純物の浸入を防ぐことができる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に
発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子
の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰
極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に
含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別さ
れ、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔
がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合す
ることにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る
際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素
子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質
、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ
性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法な
どの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取
り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出
（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッショ
ン）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図１７（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」とも
いう。）の一例である。表示素子である発光素子４５１３は、表示部１０１に設けられた
トランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の
電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成
に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５
１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した
曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。
発光素子４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青
、シアン、マゼンタ、または黄などに変化させることができる。
カラー表示を実現する方法としては、発光色が白色の発光素子４５１３と着色層を組み合
わせて行う方法と、画素毎に発光色の異なる発光素子４５１３を設ける方法がある。前者
の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１
を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では
、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光
素子４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めること
ができる。
なお、発光層４５１１は、量子ドットなどの無機化合物を有していてもよい。例えば、量
子ドットを発光層に用いることで、発光材料として機能させることもできる。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコ
ン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、
窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成
することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４
００５によって封止された空間には充填材４５１４が設けられ密封されている。このよう
に、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフ
ィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好
ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥
剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常
温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることが
できる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸に
より反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すこと
ができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り
込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、
対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、お
よび電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いるこ
とができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属
、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる
。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若
しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導
体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくは
その誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態７）
本実施の形態では、表示モジュールについて説明する。図１８に示す表示モジュール６０
００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続され
たタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライ
トユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有
する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４
などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、
プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パ
ネル６００６に前述した表示装置を用いることができる。
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６
００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６
００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加
することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を
設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示
パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加するこ
となども可能である。また、タッチセンサ６００４を設ける必要が無い場合は、タッチセ
ンサ６００４を省略することができる。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライト
ユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル
６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略する
ことができる。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から
発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６
００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１で
あってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には
、バッテリ６０１１を省略することができる。
また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態８）
本実施の形態では、本発明の一態様の表示装置を適用可能な電子機器について、図１９乃
至図２０を用いて説明する。
図１９および図２０を用いて電子機器の一例について説明する。本発明の一態様によれば
、大型化および／または高精細化された表示装置であっても、良好な表示品位、高い視認
性を実現できる。そのため、テレビジョン装置、デジタルサイネージ、携帯型の電子機器
、装着型の電子機器（ウェアラブル機器）、および電子書籍端末、などに好適に用いるこ
とができる。また、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）機器やＡＲ（Ａｕｇｍｅｎ
ｔｅｄ Ｒｅａｌｉｔｙ）機器などにも好適に用いることができる。
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、
二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオ
ンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラ
ジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる
。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信する
ことで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及
び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数
、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、
放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有
していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（
静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレン
ダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行す
る機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機
能等を有することができる。
さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を
表示し、別の一つの表示部を主として文字情報を表示する機能、または複数の表示部に視
差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる
。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機
器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができ
る。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を
有することができる。
図１９（Ａ）に、テレビジョン装置１８１０を示す。テレビジョン装置１８１０は、表示
部１８１１、筐体１８１２、スピーカ１８１３等を有する。さらに、ＬＥＤランプ、操作
キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフ
ォン等を有することができる。
またテレビジョン装置１８１０は、リモコン操作機１８１４により、操作することができ
る。
テレビジョン装置１８１０が受信できる放送電波としては、地上波、または衛星から送信
される電波などが挙げられる。また放送電波として、アナログ放送、デジタル放送などが
あり、また映像および音声、または音声のみの放送などがある。例えばＵＨＦ帯（約３０
０ＭＨｚ～３ＧＨｚ）またはＶＨＦ帯（３０ＭＨｚ～３００ＭＨｚ）のうちの特定の周波
数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で
受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情
報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表
示部１８３１に表示させることができる。例えば、４Ｋ、８Ｋ、１６Ｋ、またはそれ以上
の解像度を有する映像を表示させることができる。
また、インターネットやＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｗｉ－Ｆｉ
（登録商標）などのコンピュータネットワークを介したデータ伝送技術により送信された
放送のデータを用いて、表示部１８３１に表示する画像を生成する構成としてもよい。こ
のとき、テレビジョン装置１８１０にチューナを有さなくてもよい。
図１９（Ｂ）は円柱状の柱１８２２に取り付けられたデジタルサイネージ１８２０を示し
ている。デジタルサイネージ１８２０は、表示部１８２１を有する。
表示部１８２１が広いほど、一度に提供できる情報量を増やすことができる。また、表示
部１８２１が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることがで
きる。
表示部１８２１にタッチパネルを適用することで、表示部１８２１に画像または動画を表
示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報も
しくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作により
ユーザビリティを高めることができる。
図１９（Ｃ）はノート型のパーソナルコンピュータ１８３０を示している。パーソナルコ
ンピュータ１８３０は、表示部１８３１、筐体１８３２、タッチパッド１８３３、接続ポ
ート１８３４等を有する。
タッチパッド１８３３は、ポインティングデバイスや、ペンタブレット等の入力手段とし
て機能し、指やスタイラス等で操作することができる。
また、タッチパッド１８３３には表示素子が組み込まれている。図１９（Ｃ）に示すよう
に、タッチパッド１８３３の表面に入力キー１８３５を表示することで、タッチパッド１
８３３をキーボードとして使用することができる。このとき、入力キー１８３５に触れた
際に、振動により触感を実現するため、振動モジュールがタッチパッド１８３３に組み込
まれていてもよい。
図１９（Ｄ）に携帯情報端末の一例を示す。図１９（Ｄ）に示す携帯情報端末１８４０は
、筐体１８４１、表示部１８４２、操作ボタン１８４３、外部接続ポート１８４４、スピ
ーカ１８４５、マイク１８４６、カメラ１８４７等を有する。
表示部１８４２に、本発明の一態様の表示装置を備える。
携帯情報端末１８４０は、表示部１８４２にタッチセンサを備える。電話を掛ける、或い
は文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部１８４２に触れる
ことで行うことができる。
また、操作ボタン１８４３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部１８４２に
表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メイン
メニュー画面に切り替えることができる。
また、携帯情報端末１８４０の内部に、ジャイロセンサまたは加速度センサ等の検出装置
を設けることで、携帯情報端末１８４０の向き（縦か横か）を判断して、表示部１８４２
の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向き
の切り替えは、表示部１８４２を触れること、操作ボタン１８４３の操作、またはマイク
１８４６を用いた音声入力等により行うこともできる。
携帯情報端末１８４０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つ
または複数の機能を有する。具体的には、スマートフォンとして用いることができる。携
帯情報端末１８４０は、例えば、移動電話、電子メール、文章閲覧および作成、音楽再生
、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行すること
ができる。
図１９（Ｅ）、（Ｆ）に、携帯情報端末１８５０の一例を示す。携帯情報端末１８５０は
、筐体１８５１、筐体１８５２、表示部１８５３、表示部１８５４、およびヒンジ部１８
５５等を有する。
筐体１８５１と筐体１８５２は、ヒンジ部１８５５で連結されている。携帯情報端末１８
５０は、図１９（Ｅ）に示すように折り畳んだ状態から、図１９（Ｆ）に示すように筐体
１８５１と筐体１８５２を開くことができる。
例えば表示部１８５３および表示部１８５４に、文書情報を表示することが可能であり、
電子書籍端末としても用いることができる。また、表示部１８５３および表示部１８５４
に静止画像や動画像を表示することもできる。
このように、携帯情報端末１８５０は、持ち運ぶ際には折り畳んだ状態にできるため、汎
用性に優れる。
なお、筐体１８５１および筐体１８５２には、電源ボタン、操作ボタン、外部接続ポート
、スピーカ、マイク等を有していてもよい。
図２０（Ａ）に、ファインダー１８６１を取り付けた状態の、カメラ１８６０の外観を示
す。
カメラ１８６０は、筐体１８６９、表示部１８６２、操作ボタン１８６３、シャッターボ
タン１８６４等を有する。またカメラ１８６０には、着脱可能なレンズ１８６５が取り付
けられている。
ここではカメラ１８６０として、レンズ１８６５を筐体１８６９から取り外して交換する
ことが可能な構成としたが、レンズ１８６５と筐体が一体となっていてもよい。
カメラ１８６０は、シャッターボタン１８６４を押すことにより、撮像することができる
。また、表示部１８６２はタッチパネルとしての機能を有し、表示部１８６２をタッチす
ることにより撮像することも可能である。
カメラ１８６０の筐体１８６９は、電極を有するマウントを有し、ファインダー１８６１
のほか、ストロボ装置等を接続することができる。
ファインダー１８６１は、筐体１８６６、表示部１８６７、ボタン１８６８等を有する。
筐体１８６６は、カメラ１８６０のマウントと係合するマウントを有しており、ファイン
ダー１８６１をカメラ１８６０に取り付けることができる。また当該マウントには電極を
有し、当該電極を介してカメラ１８６０から受信した映像等を表示部１８６７に表示させ
ることができる。
ボタン１８６８は、電源ボタンとしての機能を有する。ボタン１８６８により、表示部１
８６７の表示のオン・オフを切り替えることができる。
カメラ１８６０の表示部１８６２、及びファインダー１８６１の表示部１８６７に、本発
明の一態様の表示装置を適用することができる。
なお、図２０（Ａ）では、カメラ１８６０とファインダー１８６１とを別の電子機器とし
、これらを脱着可能な構成としたが、カメラ１８６０の筐体１８６９に、本発明の一態様
の表示装置を備えるファインダーが内蔵されていてもよい。
図２０（Ｂ）には、ヘッドマウントディスプレイ１８７０の外観を示している。
ヘッドマウントディスプレイ１８７０は、装着部１８７１、レンズ１８７２、本体１８７
３、表示部１８７４、ケーブル１８７５等を有している。また装着部１８７１には、バッ
テリ１８７６が内蔵されている。
ケーブル１８７５は、バッテリ１８７６から本体１８７３に電力を供給する。本体１８７
３は無線受信機等を備え、受信した画像データ等の映像情報を表示部１８７４に表示させ
ることができる。また、本体１８７３に設けられたカメラで使用者の眼球やまぶたの動き
を捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入
力手段として用いることができる。
また、装着部１８７１には、使用者に触れる位置に複数の電極が設けられていてもよい。
本体１８７３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使
用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知する
ことにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部１８７１
には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用
者の生体情報を表示部１８７４に表示する機能を有していてもよい。また、使用者の頭部
の動きなどを検出し、表示部１８７４に表示する映像をその動きに合わせて変化させても
よい。
表示部１８７４に、本発明の一態様の表示装置を適用することができる。
図２０（Ｃ）、（Ｄ）には、ヘッドマウントディスプレイ１８８０の外観を示している。
ヘッドマウントディスプレイ１８８０は、筐体１８８１、２つの表示部１８８２、操作ボ
タン１８８３、及びバンド状の固定具１８８４を有する。
ヘッドマウントディスプレイ１８８０は、上記ヘッドマウントディスプレイ１８８０が有
する機能に加え、２つの表示部を備える。
２つの表示部１８８２を有することで、使用者は片方の目につき１つの表示部を見ること
ができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の映
像を表示することができる。また、表示部１８８２は使用者の目を概略中心とした円弧状
に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となるた
め、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度や色度が
見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使
用者の目が位置するため、実質的にその影響を無視することができるため、より現実感の
ある映像を表示することができる。
操作ボタン１８８３は、電源ボタンなどの機能を有する。また操作ボタン１８８３の他に
ボタンを有していてもよい。
また、図２０（Ｅ）に示すように、表示部１８８２と使用者の目の位置との間に、レンズ
１８８５を有していてもよい。レンズ１８８５により、使用者は表示部１８８２を拡大し
てみることができるため、より臨場感が高まる。このとき、図２０（Ｅ）に示すように、
視度調節のためにレンズの位置を変化させるダイヤル１８８６を有していてもよい。
表示部１８８２に、本発明の一態様の表示装置を適用することができる。本発明の一態様
の表示装置は、極めて精細度が高いため、図２０（Ｅ）のようにレンズ１８８５を用いて
拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示す
ることができる。
図２０（Ｆ）にテレビジョン装置の一例を示す。テレビジョン装置１８９０は、筐体１８
９１に表示部１８９２が組み込まれている。ここでは、スタンド１８９３により筐体１８
９１を支持した構成を示している。
表示部１８９２に、本発明の一態様の表示装置を適用することができる。
図２０（Ｆ）に示すテレビジョン装置１８９０の操作は、筐体１８９１が備える操作スイ
ッチや、別体のリモコン操作機１８９４により行うことができる。または、表示部１８９
２にタッチセンサを備えていてもよく、指等で表示部１８９２に触れることで操作しても
よい。リモコン操作機１８９４は、当該リモコン操作機１８９４から出力する情報を表示
する表示部を有していてもよい。リモコン操作機１８９４が備える操作キーまたはタッチ
パネルにより、チャンネル及び音量の操作を行うことができ、表示部１８９２に表示され
る映像を操作することができる。
なお、テレビジョン装置１８９０は、受信機及びモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無
線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双
方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能であ
る。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態９）
本実施の形態では、トランジスタの半導体層に用いる多結晶シリコンの結晶化方法および
レーザ結晶化装置の一例について説明する。
結晶性の良好な多結晶シリコン層を形成するには、基板上に非晶質シリコン層を設け、当
該非晶質シリコン層にレーザ光を照射して結晶化することが好ましい。例えば、レーザ光
を線状ビームとし、当該線状ビームを非晶質シリコン層に照射しながら基板を移動させる
ことで、基板上の所望の領域に多結晶シリコン層を形成することができる。
線状ビームを用いた方法は、スループットが比較的良好である。一方で、ある領域に対し
てレーザ光が相対的に移動しながら複数回照射される方法であるため、レーザ光の出力変
動およびそれに起因するビームプロファイルの変化による結晶性のばらつきが生じやすい
。例えば、当該方法で結晶化させた半導体層を表示装置の画素が有するトランジスタに用
いると、結晶性のばらつきに起因したランダムな縞模様が表示に見えることがある。
また、線状ビームの長さは基板の一辺の長さ以上であることが理想的であるが、線状ビー
ムの長さは、レーザ発振器の出力と光学系の構成によって制限される。したがって、大型
基板の処理では基板面内を折り返してレーザ照射することが現実的である。そのため、レ
ーザ光をオーバーラップして照射する領域が生じる。当該領域の結晶性は、他の領域の結
晶性と異なりやすいため、当該領域では表示ムラが生じることがある。
上記のような問題を抑えるために、基板上に形成した非晶質シリコン層に局所的にレーザ
照射を行って結晶化させてもよい。局所的なレーザ照射では、結晶性のばらつきの少ない
多結晶シリコン層を形成しやすい。
図２１（Ａ）は、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行う方法を
説明する図である。
光学系ユニット８２１から射出されるレーザ光８２６は、ミラー８２２で反射されてマイ
クロレンズアレイ８２３に入射する。マイクロレンズアレイ８２３は、レーザ光８２６を
集光して複数のレーザビーム８２７を形成する。
ステージ８１５には、非晶質シリコン層８４０を形成した基板８３０が固定される。非晶
質シリコン層８４０に複数のレーザビーム８２７を照射することで、複数の多結晶シリコ
ン層８４１を同時に形成することができる。
マイクロレンズアレイ８２３が有する個々のマイクロレンズは、表示装置の画素ピッチに
合わせて設けることが好ましい。または、画素ピッチの整数倍の間隔で設けてもよい。い
ずれの場合においても、レーザ照射とステージ８１５のＸ方向またはＹ方向の移動を繰り
返すことで、全ての画素に対応した領域に多結晶シリコン層を形成することができる。
例えば、マイクロレンズアレイ８２３が画素ピッチでＭ行Ｎ列（Ｍ、Ｎは自然数）のマイ
クロレンズを有するとき、まず所定の開始位置でレーザ光を照射し、Ｍ行Ｎ列の多結晶シ
リコン層８４１を形成することができる。そして、行方向にＮ列分の距離だけ移動させて
レーザ光を照射し、さらにＭ行Ｎ列の多結晶シリコン層８４１を形成することで、Ｍ行２
Ｎ列の多結晶シリコン層８４１を形成することができる。当該工程を繰り返し行うことで
所望の領域に複数の多結晶シリコン層８４１を形成することができる。また、折り返して
レーザ照射工程を行う場合は、行方向にＮ列分の距離だけ移動させてレーザ照射を行い、
さらに列方向にＭ行分の距離の移動とレーザ光の照射を繰り返せばよい。
なお、レーザ光の発振周波数とステージ８１５の移動速度を適切に調整すれば、ステージ
８１５を一方向に移動させながらレーザ照射を行う方法でも、画素ピッチで多結晶シリコ
ン層を形成することができる。
レーザビーム８２７のサイズは、例えば、一つのトランジスタの半導体層全体が含まれる
程度の面積とすることができる。または、一つのトランジスタのチャネル形成領域全体が
含まれる程度の面積とすることができる。または、一つのトランジスタのチャネル形成領
域の一部が含まれる程度の面積とすることができる。これらは、必要とするトランジスタ
の電気特性に応じて使い分ければよい。
なお、一つの画素に複数のトランジスタを有する表示装置を対象とした場合、レーザビー
ム８２７は、一つの画素内の各トランジスタの半導体層全体が含まれる程度の面積とする
ことができる。また、レーザビーム８２７は、複数の画素が有するトランジスタの半導体
層全体が含まれる程度の面積としてもよい。
また、図２２（Ａ）に示すように、ミラー８２２とマイクロレンズアレイ８２３との間に
マスク８２４を設けてもよい。マスク８２４には、各マイクロレンズに対応した複数の開
口部が設けられる。当該開口部の形状はレーザビーム８２７の形状に反映させることがで
き、図２２（Ａ）のようにマスク８２４が円形の開口部を有する場合は、円形のレーザビ
ーム８２７を得ることができる。また、マスク８２４が矩形の開口部を有する場合は、矩
形のレーザビーム８２７を得ることができる。マスク８２４は、例えば、トランジスタの
チャネル形成領域のみを結晶化させたい場合などに有効である。なお、マスク８２４は、
図２２（Ｂ）に示すように光学系ユニット８２１とミラー８２２との間に設けてもよい。
図２１（Ｂ）は、上記に示した局所的なレーザ照射の工程に用いることのできるレーザ結
晶化装置の主要な構成を説明する斜視図である。レーザ結晶化装置は、Ｘ－Ｙステージの
構成要素である移動機構８１２、移動機構８１３およびステージ８１５を有する。また、
レーザビーム８２７を成形するためのレーザ発振器８２０、光学系ユニット８２１、ミラ
ー８２２、マイクロレンズアレイ８２３を有する。
移動機構８１２および移動機構８１３は、水平方向に往復直線運動をする機能を備える。
移動機構８１２および移動機構８１３に動力を与える機構としては、例えば、モータで駆
動するボールネジ機構８１６などを用いることができる。移動機構８１２および移動機構
８１３のそれぞれの移動方向は垂直に交わるため、移動機構８１３に固定されるステージ
８１５はＸ方向およびＹ方向に自在に移動させることができる。
ステージ８１５は真空吸着機構などの固定機構を有し、基板８３０などを固定することが
できる。また、ステージ８１５は、必要に応じて加熱機構を有していてもよい。なお、図
示はしていないが、ステージ８１５はプッシャーピンおよびその上下機構を有し、基板８
３０などを搬出入する際は、基板８３０などを上下に移動させることができる。
レーザ発振器８２０は、処理の目的に適した波長および強度の光が出力できればよく、パ
ルスレーザが好ましいがＣＷレーザであってもよい。代表的には、波長３５１－３５３ｎ
ｍ（ＸｅＦ）、３０８ｎｍ（ＸｅＣｌ）などの紫外光を照射できるエキシマレーザを用い
ることができる。または、固体レーザ（ＹＡＧレーザ、ファイバーレーザなど）の二倍波
（５１５ｎｍ、５３２ｎｍなど）または三倍波（３４３ｎｍ、３５５ｎｍなど）を用いて
もよい。また、レーザ発振器８２０は複数であってもよい。
光学系ユニット８２１は、例えば、ミラー、ビームエクスパンダ、ビームホモジナイザ等
を有し、レーザ発振器８２０から出力されるレーザ光８２５のエネルギーの面内分布を均
一化させつつ伸張させることができる。
ミラー８２２には、例えば、誘電体多層膜ミラーを用いることができ、レーザ光の入射角
が略４５°となるように設置する。マイクロレンズアレイ８２３には、例えば、石英板の
上面または上下面に複数の凸レンズが設けられたような形状とすることができる。
以上のレーザ結晶化装置を用いることにより、結晶性のばらつきの少ない多結晶シリコン
層を形成することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
本実施例では、画面サイズが対角６５インチの画素領域（表示部）を有する８Ｋ４Ｋ液晶
ディスプレイモジュールのデータ書き込み時間に関し、概算を行った結果について説明す
る。
なお、８Ｋ４Ｋディスプレイの解像度は水平解像度が７６８０、垂直解像度が４３２０と
、極めて高解像度である。また、８Ｋ４Ｋディスプレイに関する国際規格として、ＩＴＵ
－Ｒ ＢＴ．２０２０がある。この規格において、駆動方法はプログレッシブ方式であり
、フレーム周波数は最大１２０Ｈｚとされている。
本実施例では、ゲート線１本ずつに選択信号を供給し、画素が１つずつ選択される構成に
加えて、２本または４本のゲート線に同時に選択信号を供給し、列方向に隣接する２つま
たは４つの画素が同時に選択される構成を検討した。同時に選択される２つまたは４つの
画素は、それぞれ異なるソース線と接続される。すなわち列ごとに２本または４本のソー
ス線が配列される。本実施例では、これらの構成における画素レイアウトを用いて、デー
タ書き込み時間の概算を行った。
また、本実施例では、トランジスタの半導体層に、アモルファスシリコンを用いる場合と
、金属酸化物を用いる場合について検討した。
アモルファスシリコンを半導体層に用いる場合については、微結晶シリコンを用いて作製
したトランジスタの実測値から、設計パラメータである電界効果移動度を変化させた疑似
パラメータを用いて見積もった。
金属酸化物を用いた半導体層については、以下の２種類の構成を検討した。金属酸化物と
しては、Ｉｎ－Ｇａ－Ｚｎ酸化物を用いた。１種類目は、Ｉｎ、Ｇａ、およびＺｎの原子
数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１近傍である金属酸化物を単層で半導体層に用いる場
合である。２種類目は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２
：３近傍である金属酸化物を積層で半導体層に用いる場合である。具体的には、第１の金
属酸化物層に、ＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ ｏｘ
ｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用い、第２の金属酸化物層に、ＣＡＡＣ－Ｏ
Ｓ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ）膜を用いる場合を想定した。
本実施例で用いた各層のパラメータを表１に示す。これらは金属酸化物を半導体層に用い
たトランジスタを想定したパラメータであるが、本実施例では、アモルファスシリコンを
半導体層に用いる場合にも同様のパラメータを用いた。
Figure 2022068209000002
＜画素が１つずつ選択される場合＞
図２３（Ａ）は、本実施例で用いたディスプレイモジュールの構成を示すブロック図であ
る。当該構成では、ゲート線１本ずつに選択信号が供給され、画素が１つずつ選択される
。ゲートドライバおよびソースドライバはともに外付けである。ゲート線には、２つのゲ
ートドライバＩＣから同じ信号が供給される。ソース線には、１つのソースドライバＩＣ
から信号が供給される。画素領域は分割されていない。画素領域のサイズは対角６５イン
チであり、有効画素数は７６８０×ＲＧＢ（Ｈ）×４３２０（Ｖ）である。
図２３（Ｂ）に、画素ＰＩＸ（ｉ，ｊ）の回路図を示す。画素ＰＩＸ（ｉ，ｊ）は、トラ
ンジスタＭ１、容量素子Ｃ１、および液晶素子ＬＣを有する。トランジスタＭ１のゲート
は、ゲート線ＧＤＬ（ｉ）と接続されている。トランジスタＭ１のソースおよびドレイン
のうち一方は、ソース線ＳＤＬ（ｊ）と接続され、他方は、容量素子Ｃ１の一方の電極、
および液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ１の他方の電極は、配線
ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されて
いる。
図２４（Ａ）、（Ｂ）に、画素が１つずつ選択される場合のディスプレイモジュールの画
素レイアウトを示す。図２４（Ａ）は、ゲート線ＧＤＬ（ｉ）から画素電極までの積層構
造を、画素電極側から見た上面図である。図２４（Ｂ）は、図２４（Ａ）から画素電極を
除いた上面図である。
画素サイズは６２．５μｍ×１８７．５μｍである。トランジスタＭ１は、ボトムゲート
トップコンタクト構造のチャネルエッチ型のトランジスタである。トランジスタＭ１のチ
ャネル長Ｌは４μｍ、チャネル幅Ｗは８μｍ、ゲートと重なるＬＤＤ領域（以下、オーバ
ーラップＬＤＤ領域Ｌｏｖ）は２μｍである。ゲート線ＧＤＬ（ｉ）の幅は１０μｍ、配
線ＣＳＣＯＭの幅は３．５μｍである。ソース線ＳＤＬ（ｊ）の幅は、１０μｍであるが
、他の配線（ゲート線ＧＤＬ（ｉ）や配線ＣＳＣＯＭ）とのクロス部では、４μｍである
。開口率は、４５．６％である。
まず、図２５を用いて、金属酸化物を半導体層に用いる場合のデータ書き込み時間の概算
について説明する。
図２４（Ａ）の画素レイアウトから寄生抵抗と寄生容量を抽出し、移動度のパラメータの
みを変化させることで、画素のゲート線の充電時間とソース線および画素の充電時間を概
算した。本実施例において、データ書き込み時間とは、ゲート線の充電時間、並びに、ソ
ース線および画素の充電時間の合計に相当する。また、本実施例において、ゲート線の充
電時間は、ゲート線の電位が入力電圧の最大値の７５％に達するまでの時間であり、ソー
ス線および画素の充電時間は、ソース線の電位が入力電圧の最大値の９９％に達するまで
の時間である。
また、ここでは、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３近
傍である金属酸化物を積層で半導体層に用いた場合の電界効果移動度を１として規格化し
た値（規格化移動度）を用いた。トランジスタのサイズは変えていない。画素領域全体の
負荷については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．６０ｋΩ、ゲート線
の寄生容量Ｃｇｌは２５５ｐＦ、ソース線の寄生抵抗Ｒｓｌは５．８０ｋΩ、ソース線の
寄生容量Ｃｓｌは１４７ｐＦ、画素の寄生容量Ｃｐｉｘは２１６．６ｆＦである。なお、
本実施例において、画素の寄生容量Ｃｐｉｘは、容量素子の保持容量、液晶素子の容量、
およびノードＡの寄生容量を含む。なお、本実施例において、ノードＡとは、各画素にお
ける、トランジスタのソースまたはドレイン、容量素子の一方の電極、および液晶素子の
一方の電極が接続されるノードである。
図２５において、規格化移動度が１の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ
：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いた場合に相当す
る（図２５では「ＣＡＣ＼ＣＡＡＣ」と記す）。このとき、データ書き込み時間は３．５
５μｓであり、６０Ｈｚ駆動時の１水平期間３．８５μｓよりも短く、６０Ｈｚ駆動で動
作可能であることが見積もられた。また、当該データ書き込み時間は、１２０Ｈｚ駆動時
の１水平期間１．９３μｓより長く、１２０Ｈｚ駆動での動作が難しいことが見積もられ
た。
図２５において、規格化移動度が０．５の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１近傍である金属酸化物を単層で半導体層に用いた場合に相
当する（図２５では「ＩＧＺＯ（１１１）」と記す）。このとき、データ書き込み時間は
４．１７μｓであり、６０Ｈｚ駆動時の１水平期間３．８５μｓよりも長く、１２０Ｈｚ
駆動だけでなく６０Ｈｚ駆動での動作も難しいことが見積もられた。
次に、図２６を用いて、アモルファスシリコンを半導体層に用いる場合のデータ書き込み
時間の概算について説明する。
図２４（Ａ）の画素レイアウトから寄生抵抗と寄生容量を抽出し、微結晶シリコンを用い
て作製したトランジスタの実測値から、設計パラメータである電界効果移動度を変化させ
ることで、画素のゲート線の充電時間とソース線および画素の充電時間を概算した。トラ
ンジスタのサイズおよび保持容量の大きさは変えていない。実際にアモルファスシリコン
を半導体層に用いる場合には、より大きなトランジスタサイズおよび保持容量が必要とな
るため、データ書き込み時間は本実施例の結果よりも長くする必要がある。画素領域全体
の負荷については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．６０ｋΩ、ゲート
線の寄生容量Ｃｇｌは２５５ｐＦ、ソース線の寄生抵抗Ｒｓｌは５．８０ｋΩ、ソース線
の寄生容量Ｃｓｌは１４７ｐＦ、画素の寄生容量Ｃｐｉｘは２１６．６ｆＦである。
図２６において、電界効果移動度が０．６、０．７、０．８［ｃｍ２／Ｖｓ］の結果は、
アモルファスシリコンを半導体層に用いた場合に相当する。このとき、データ書き込み時
間はそれぞれ、１９．６６μｓ、１６．１９μｓ、１３．８１μｓであり、１２０Ｈｚ駆
動時の１水平期間１．９３μｓおよび６０Ｈｚ駆動時の１水平期間３．８５μｓより長く
、１２０Ｈｚ駆動だけでなく、６０Ｈｚ駆動での動作も難しいことが見積もられた。
＜画素が２つ同時に選択される場合＞
図２７（Ａ）は、本実施例で用いたディスプレイモジュールの構成を示すブロック図であ
る。当該構成では、２本のゲート線に同時に選択信号が供給され、列方向に隣接する画素
が２つ同時に選択される。ゲートドライバおよびソースドライバはともに外付けである。
ゲート線には、２つのゲートドライバＩＣから同じ信号が供給される。ゲート線ＧＤＬ０
（ｉ）は、ゲート線ＧＤＬ（ｉ）およびゲート線ＧＤＬ（ｉ＋１）と電気的に接続されて
おり、ｉ行目と（ｉ＋１）行目は２行同時に駆動する。ソース線には、１つのソースドラ
イバＩＣから信号が供給される。画素領域は分割されていない。画素領域のサイズは対角
６５インチであり、有効画素数は７６８０×ＲＧＢ（Ｈ）×４３２０（Ｖ）である。
図２７（Ｂ）に、画素ＰＩＸ（ｉ，ｊ）および画素ＰＩＸ（ｉ＋１，ｊ）の回路図を示す
。
まず、画素ＰＩＸ（ｉ，ｊ）の構成について説明する。画素ＰＩＸ（ｉ，ｊ）は、トラン
ジスタＭ１、容量素子Ｃ１、および液晶素子ＬＣを有する。トランジスタＭ１のゲートは
、ゲート線ＧＤＬ（ｉ）と接続されている。トランジスタＭ１のソースおよびドレインの
うち一方は、ソース線ＳＤＬ１（ｊ）と接続され、他方は、容量素子Ｃ１の一方の電極、
および液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ１の他方の電極は、配線
ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されて
いる。
次に、画素ＰＩＸ（ｉ＋１，ｊ）の構成について説明する。画素ＰＩＸ（ｉ＋１，ｊ）は
、トランジスタＭ２、容量素子Ｃ２、および液晶素子ＬＣを有する。トランジスタＭ２の
ゲートは、ゲート線ＧＤＬ（ｉ＋１）と接続されている。トランジスタＭ２のソースおよ
びドレインのうち一方は、ソース線ＳＤＬ２（ｊ）と接続され、他方は、容量素子Ｃ２の
一方の電極、および液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ２の他方の
電極は、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭ
と接続されている。
図２８（Ａ）、（Ｂ）に、画素が２つ同時に選択される場合のディスプレイモジュールの
画素レイアウトを示す。図２８（Ａ）は、ゲート線ＧＤＬ（ｉ）から画素電極までの積層
構造を、画素電極側から見た上面図である。図２８（Ｂ）は、図２８（Ａ）から画素電極
を除いた上面図である。
画素サイズは６２．５μｍ×１８７．５μｍである。トランジスタＭ１は、ボトムゲート
トップコンタクト構造のチャネルエッチ型のトランジスタである。トランジスタＭ１のチ
ャネル長Ｌは４μｍ、チャネル幅Ｗは８μｍ、オーバーラップＬＤＤ領域Ｌｏｖは２μｍ
である。ゲート線ＧＤＬ（ｉ）の幅は１０μｍ、配線ＣＳＣＯＭの幅は３．５μｍである
。ソース線ＳＤＬ１（ｊ）およびソース線ＳＤＬ２（ｊ）の幅は、どちらも１０μｍであ
るが、ゲート線とのクロス部では、どちらも４μｍである。開口率は、３７．３％である
。
まず、図２９を用いて、金属酸化物を半導体層に用いる場合のデータ書き込み時間の概算
について説明する。
図２８（Ａ）の画素レイアウトから寄生抵抗と寄生容量を抽出し、移動度のパラメータの
みを変化させることで、画素のゲート線の充電時間とソース線および画素の充電時間を概
算した。ここでは、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３
近傍である金属酸化物を積層で半導体層に用いた場合の電界効果移動度を１として規格化
した値（規格化移動度）を用いた。トランジスタのサイズは変えていない。画素領域全体
の負荷については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．６０ｋΩ、ゲート
線の寄生容量Ｃｇｌは３６４ｐＦ、ソース線の寄生抵抗Ｒｓｌは４．８３ｋΩ、ソース線
の寄生容量Ｃｓｌは１８２ｐＦ、画素の寄生容量Ｃｐｉｘは１９１ｆＦである。
図２９において、規格化移動度が１の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ
：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いた場合に相当す
る（図２９では「ＣＡＣ＼ＣＡＡＣ」と記す）。このとき、データ書き込み時間は３．４
９μｓであり、１２０Ｈｚ駆動時の１水平期間３．８３μｓよりも短く、１２０Ｈｚ駆動
で動作可能であることが見積もられた。
図２９において、規格化移動度が０．５の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１近傍である金属酸化物を単層で半導体層に用いた場合に相
当する（図２９では「ＩＧＺＯ（１１１）」と記す）。このとき、データ書き込み時間は
４．０２μｓであり、６０Ｈｚ駆動時の１水平期間７．６６μｓよりも短く、６０Ｈｚ駆
動で動作可能であることが見積もられた。また、当該データ書き込み時間は、１２０Ｈｚ
駆動時の１水平期間３．８３μｓより長く、１２０Ｈｚ駆動での動作が難しいことが見積
もられた。
図２９では、２本のゲート線に同じ選択信号が供給されるため、１水平期間の長さを、図
２５に比べて２倍にすることができる。そのため、電界効果移動度の低いトランジスタを
用いて、高解像度の表示装置を動作させることが容易となる。
図２５および図２９の結果から、ＣＡＣ＼ＣＡＡＣを半導体層に用いる場合、画素１つず
つに書き込みを行う構成では難しかった１２０Ｈｚ駆動での動作が、２つの画素を同時に
書き込む構成にすることで実現できると示された。
また、図２５および図２９の結果から、ＩＧＺＯ（１１１）を半導体層に用いる場合、画
素１つずつに書き込みを行う構成では難しかった６０Ｈｚ駆動での動作が、２つの画素を
同時に書き込む構成にすることで実現できると示された。
次に、図３０を用いて、アモルファスシリコンを半導体層に用いる場合のデータ書き込み
時間の概算について説明する。
図２８（Ａ）の画素レイアウトから寄生抵抗と寄生容量を抽出し、微結晶シリコンを用い
て作製したトランジスタの実測値から、設計パラメータである電界効果移動度を変化させ
ることで、画素のゲート線の充電時間とソース線および画素の充電時間を概算した。トラ
ンジスタのサイズおよび保持容量の大きさは変えていない。画素領域全体の負荷について
は以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．６０ｋΩ、ゲート線の寄生容量Ｃ
ｇｌは３６４ｐＦ、ソース線の寄生抵抗Ｒｓｌは４．８３ｋΩ、ソース線の寄生容量Ｃｓ
ｌは１８２ｐＦ、画素の寄生容量Ｃｐｉｘは１９１ｆＦである。
図３０において、電界効果移動度が０．６、０．７、０．８［ｃｍ２／Ｖｓ］の結果は、
アモルファスシリコンを半導体層に用いた場合に相当する。このとき、データ書き込み時
間はそれぞれ、１７．９８μｓ、１４．８９μｓ、１２．７８μｓであり、１２０Ｈｚ駆
動時の１水平期間３．８３μｓおよび６０Ｈｚ駆動時の１水平期間７．６６μｓより長く
、１２０Ｈｚ駆動だけでなく、６０Ｈｚ駆動での動作も難しいことが見積もられた。
図３０の結果から、アモルファスシリコンを半導体に用いる場合は、金属酸化物を半導体
層に用いる場合（図２９の結果参照）とは異なり、２つの画素を同時に書き込む構成にし
ても、６０Ｈｚ駆動での動作が難しいことが見積もられた。
＜画素が４つ同時に選択される場合＞
図３１（Ａ）は、本実施例で用いたディスプレイモジュールの構成を示すブロック図であ
る。当該構成では、４本のゲート線に同時に選択信号が供給され、列方向に隣接する画素
が４つ同時に選択される。ゲートドライバ及びソースドライバはともに外付けである。ゲ
ート線には、２つのゲートドライバＩＣから同じ信号が供給される。ゲート線ＧＤＬ０（
ｉ）は、ゲート線ＧＤＬ（ｉ）、ゲート線ＧＤＬ（ｉ＋１）、ゲート線ＧＤＬ（ｉ＋２）
、及びゲート線ＧＤＬ（ｉ＋３）と電気的に接続されており、ｉ行目から（ｉ＋３）行目
までは４行同時に駆動する。ソース線には、１つのソースドライバＩＣから信号が供給さ
れる。画素領域は分割されていない。画素領域のサイズは対角６５インチであり、有効画
素数は７６８０×ＲＧＢ（Ｈ）×４３２０（Ｖ）である。
図３１（Ｂ）に、画素ＰＩＸ（ｉ，ｊ）、画素ＰＩＸ（ｉ＋１，ｊ）、画素ＰＩＸ（ｉ＋
２，ｊ）、及び画素ＰＩＸ（ｉ＋３，ｊ）の回路図を示す。
まず、画素ＰＩＸ（ｉ，ｊ）の構成について説明する。画素ＰＩＸ（ｉ，ｊ）は、トラン
ジスタＭ１、容量素子Ｃ１、及び液晶素子ＬＣを有する。トランジスタＭ１のゲートは、
ゲート線ＧＤＬ（ｉ）と接続されている。トランジスタＭ１のソース及びドレインのうち
一方は、ソース線ＳＤＬ１（ｊ）と接続され、他方は、容量素子Ｃ１の一方の電極、及び
液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ１の他方の電極は、配線ＣＳＣ
ＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されている。
次に、画素ＰＩＸ（ｉ＋１，ｊ）の構成について説明する。画素ＰＩＸ（ｉ＋１，ｊ）は
、トランジスタＭ２、容量素子Ｃ２、及び液晶素子ＬＣを有する。トランジスタＭ２のゲ
ートは、ゲート線ＧＤＬ（ｉ＋１）と接続されている。トランジスタＭ２のソース及びド
レインのうち一方は、ソース線ＳＤＬ２（ｊ）と接続され、他方は、容量素子Ｃ２の一方
の電極、及び液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ２の他方の電極は
、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続
されている。
次に、画素ＰＩＸ（ｉ＋２，ｊ）の構成について説明する。画素ＰＩＸ（ｉ＋２，ｊ）は
、トランジスタＭ３、容量素子Ｃ３、及び液晶素子ＬＣを有する。トランジスタＭ３のゲ
ートは、ゲート線ＧＤＬ（ｉ＋２）と接続されている。トランジスタＭ３のソース及びド
レインのうち一方は、ソース線ＳＤＬ３（ｊ）と接続され、他方は、容量素子Ｃ３の一方
の電極、及び液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ３の他方の電極は
、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続
されている。
次に、画素ＰＩＸ（ｉ＋３，ｊ）の構成について説明する。画素ＰＩＸ（ｉ＋３，ｊ）は
、トランジスタＭ４、容量素子Ｃ４、及び液晶素子ＬＣを有する。トランジスタＭ４のゲ
ートは、ゲート線ＧＤＬ（ｉ＋３）と接続されている。トランジスタＭ４のソース及びド
レインのうち一方は、ソース線ＳＤＬ４（ｊ）と接続され、他方は、容量素子Ｃ４の一方
の電極、及び液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ４の他方の電極は
、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続
されている。
図３２に、画素が４つ同時に選択される場合のディスプレイモジュールの画素レイアウト
を示す。図３２は、ゲート線から画素電極までの積層構造を、画素電極側から見た上面図
である。なお、図３２では、画素ＰＩＸ（ｉ＋２，ｊ）及び画素ＰＩＸ（ｉ＋３，ｊ）の
レイアウトを示す。画素ＰＩＸ（ｉ，ｊ）及び画素ＰＩＸ（ｉ＋１，ｊ）のレイアウトは
、図３２を左右反転させた形といえる。
画素サイズは６２．５μｍ×１８７．５μｍである。トランジスタＭ３及びトランジスタ
Ｍ４は、それぞれ、ボトムゲートトップコンタクト構造のチャネルエッチ型のトランジス
タであり、サイズは同様である。具体的には、２つのトランジスタのチャネル長Ｌは４μ
ｍ、チャネル幅Ｗは８μｍ、オーバーラップＬＤＤ領域Ｌｏｖは３μｍである。ゲート線
ＧＤＬ（ｉ＋２）及びゲート線ＧＤＬ（ｉ＋３）の幅はどちらも１０μｍ、２つの配線Ｃ
ＳＣＯＭの幅はどちらも５μｍである。ソース線ＳＤＬ１（ｊ）、ソース線ＳＤＬ２（ｊ
）、ソース線ＳＤＬ３（ｊ）、及びソース線ＳＤＬ４（ｊ）の幅は、いずれも４μｍであ
る。開口率は、２９％である。
まず、図３３を用いて、金属酸化物を半導体層に用いる場合のデータ書き込み時間の概算
について説明する。
図３２の画素レイアウトから寄生抵抗と寄生容量を抽出し、移動度のパラメータのみを変
化させることで、画素のゲート線の充電時間とソース線および画素の充電時間を概算した
。ここでは、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３近傍で
ある金属酸化物を積層で半導体層に用いた場合の電界効果移動度を１として規格化した値
（規格化移動度）を用いた。トランジスタのサイズは変えていない。画素領域全体の負荷
については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．５３ｋΩ、ゲート線の寄
生容量Ｃｇｌは５１８ｐＦ、ソース線の寄生抵抗Ｒｓｌは１０．２８ｋΩ、ソース線の寄
生容量Ｃｓｌは１７０ｐＦ、画素の寄生容量Ｃｐｉｘは９９．７ｆＦである。
図３３において、規格化移動度が１の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ
：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いた場合に相当す
る（図３３では「ＣＡＣ＼ＣＡＡＣ」と記す）。このとき、データ書き込み時間は５．０
５μｓであり、１２０Ｈｚ駆動時の１水平期間７．６１μｓよりも短く、１２０Ｈｚ駆動
で動作可能であることが見積もられた。
図３３において、規格化移動度が０．５の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１近傍である金属酸化物を単層で半導体層に用いた場合に相
当する（図３３では「ＩＧＺＯ（１１１）」と記す）。このとき、データ書き込み時間は
５．２２μｓであり、１２０Ｈｚ駆動時の１水平期間７．６１μｓよりも短く、１２０Ｈ
ｚ駆動で動作可能であることが見積もられた。
図３３では、４本のゲート線に同じ選択信号が供給されるため、１水平期間の長さを、図
２５に比べて４倍にすることができる。そのため、電界効果移動度の低いトランジスタを
用いて、高解像度の表示装置を動作させることが容易となる。
図３３の結果から、４つの画素を同時に書き込む構成にすることで、ＣＡＣ＼ＣＡＡＣよ
りも移動度が小さいＩＧＺＯ（１１１）を半導体層に用いる場合であっても、１２０Ｈｚ
駆動での動作が実現できると示された。
次に、図３４を用いて、アモルファスシリコンを半導体層に用いる場合のデータ書き込み
時間の概算を説明する。
図３０の画素レイアウトから寄生抵抗と寄生容量を抽出し、微結晶シリコンを用いて作製
したトランジスタの実測値から、設計パラメータである電界効果移動度を変化させること
で、画素のゲート線の充電時間とソース線および画素の充電時間を概算した。トランジス
タのサイズおよび保持容量の大きさは変えていない。画素領域全体の負荷については以下
の通りである。ゲート線の寄生抵抗Ｒｇｌは３．５３ｋΩ、ゲート線の寄生容量Ｃｇｌは
５１８ｐＦ、ソース線の寄生抵抗Ｒｓｌは１０．２８ｋΩ、ソース線の寄生容量Ｃｓｌは
１７０ｐＦ、画素の寄生容量Ｃｐｉｘは９９．７ｆＦである。
図３４において、電界効果移動度が０．６、０．７、０．８［ｃｍ２／Ｖｓ］の結果は、
アモルファスシリコンを半導体層に用いた場合に相当する。このとき、データ書き込み時
間はそれぞれ、１１．６６μｓ、１０．０６μｓ、９．０１μｓであり、６０Ｈｚ駆動時
の１水平期間１５．３μｓよりも短く、６０Ｈｚ駆動で動作可能であることが見積もられ
た。また、当該データ書き込み時間は、１２０Ｈｚ駆動時の１水平期間７．６１μｓより
長く、１２０Ｈｚ駆動での動作が難しいことが見積もられた。
図２６、図３０、および図３４の結果から、アモルファスシリコンを半導体層に用いる場
合、４つの画素を同時に書き込む構成を適用することで、６０Ｈｚ駆動での動作が実現で
きると示された。
以上のように、本発明の一態様を適用することで、トランジスタの半導体層にアモルファ
スシリコンを用いる場合であっても、対角６５インチかつ解像度８Ｋ４Ｋといった、大型
で高解像度のディスプレイを動作させることができると見積もられた。
以上の概算結果を表２にまとめて示す。表２では、動作可能である条件を丸印、動作が難
しい条件をバツ印で示す。また、絶縁層の膜厚をより厚くすると動作可能となる条件を三
角印で示す。
Figure 2022068209000003
また、画素領域のサイズ（画面サイズ）を変えた場合の、データ書き込み時間に関し、概
算を行った。上記の概算で用いた画素レイアウトをベースに、画素領域のサイズに比例し
て寄生抵抗と寄生容量が変化すると仮定して概算を行った。
画素が１つずつ選択される場合のデータ書き込み時間の概算について、図３５に示す。画
素が２つ同時に選択される場合のデータ書き込み時間の概算について、図３６に示す。画
素が４つ同時に選択される場合のデータ書き込み時間の概算について、図３７に示す。
また、画素領域のサイズとフレーム周波数の関係について、図３８に示す。
図３８（Ａ）は、画素が２つ同時に選択される場合の画素領域のサイズとフレーム周波数
の関係を示す図である。
ＣＡＣ＼ＣＡＡＣでは、６０Ｈｚで１００ｉｎｃｈまで、１２０Ｈｚで６５ｉｎｃｈまで
動作する可能性がある。ＩＧＺＯ（１１１）では、６０Ｈｚで９０ｉｎｃｈまで、１２０
Ｈｚで６０ｉｎｃｈまで動作する可能性がある。ａ－Ｓｉ：Ｈでは、３０Ｈｚで４０ｉｎ
ｃｈから６０ｉｎｃｈまで動作する可能性がある。
図３８（Ｂ）は、画素が４つ同時に選択される場合の画素領域のサイズとフレーム周波数
の関係を示す図である。画素が４つ同時に選択される場合、５０インチ以上であれば画素
レイアウトが可能である。
ＣＡＣ＼ＣＡＡＣでは、６０Ｈｚで１００ｉｎｃｈまで、１２０Ｈｚで８５ｉｎｃｈまで
動作する可能性がある。ＩＧＺＯ（１１１）では、６０Ｈｚで１００ｉｎｃｈまで、１２
０Ｈｚで６０ｉｎｃｈまで動作する可能性がある。ａ－Ｓｉ：Ｈでは、６０Ｈｚで７５ｉ
ｎｃｈまで動作する可能性がある。
図３８（Ｃ）は、ＣＡＣ＼ＣＡＡＣ、ＩＧＺＯ（１１１）については、画素が２つ同時に
選択される場合の、ａ－Ｓｉ：Ｈについては、画素が４つ同時に選択される場合の、画素
領域のサイズとフレーム周波数の関係を示す図である。
１００ 表示装置
１０１ 表示部
１０２ 走査線駆動回路
１０３ 走査線駆動回路
１０４ 信号線駆動回路
１０５ 信号線駆動回路
１０８ 境界線
１０９ 境界線
１１０ 画素
１２０ 画素
１８０ 液晶素子
２２３ 電極
２２６ 絶縁層
２２７ 絶縁層
２２８ 絶縁層
２２９ 絶縁層
２３５ 表示領域
２４１ 絶縁層
２４２ 半導体層
２４６ 電極
２５１ トランジスタ
２５５ 不純物
２７１ 基板
２７２ 絶縁層

Claims (3)

  1. 複数の画素を含む表示部と、複数の第１走査線と、複数の第２走査線と、複数の第１信号線と、複数の第２信号線と、を含む表示装置であって、
    前記複数の画素の少なくとも一は、表示素子と、トランジスタと、を含み、
    前記複数の第１信号線および前記複数の第２信号線は、走査方向に延在し、
    前記複数の第１走査線および前記複数の第２走査線は、前記走査方向と交差する方向に延在し、
    前記複数の第１信号線は、前記走査方向の上流側に設けられ、
    前記複数の第２信号線は、前記走査方向の下流側に設けられ、
    前記複数の第１走査線は、前記表示部の左側に設けられ、
    前記複数の第２走査線は、前記表示部の右側に設けられ、
    前記複数の画素は、
    前記複数の第１信号線のいずれか一および前記複数の第１走査線のいずれか一と電気的に接続された第１画素と、
    前記複数の第２信号線のいずれか一および前記複数の第１走査線のいずれか一と電気的に接続された第２画素と、
    前記複数の第１信号線のいずれか一および前記複数の第２走査線のいずれか一と電気的に接続された第３画素と、
    前記複数の第２信号線のいずれか一および前記複数の第２走査線のいずれか一と電気的に接続された第４画素と、を含み、
    前記複数の第１走査線は、前記第１信号線と重なり、前記第２信号線と重ならない領域と、前記第２信号線と重なり、前記第１信号線と重ならない領域と、を含み、
    前記複数の第２走査線は、前記第１信号線と重なり、前記第２信号線と重ならない領域と、前記第２信号線と重なり、前記第１信号線と重ならない領域と、を含むことを特徴とする表示装置。
  2. 複数の画素がｍ行ｎ列（ｍおよびｎは１以上の整数）に配置された表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、ｍ本の第１走査線と、ｍ本の第２走査線と、を含む表示装置であって、
    前記複数の画素の少なくとも一は、表示素子と、トランジスタと、を含み、
    前記ｎ本の第１信号線および前記ｎ本の第２信号線は、走査方向に延在し、
    前記ｍ本の第１走査線および前記ｍ本の第２走査線は、前記走査方向と交差する方向に延在し、
    前記ｎ本の第１信号線は、前記走査方向の上流側に設けられ、
    前記ｎ本の第２信号線は、前記走査方向の下流側に設けられ、
    前記ｍ本の第１走査線は、前記表示部の左側に設けられ、
    前記ｍ本の第２走査線は、前記表示部の右側に設けられ、
    前記複数の画素は、
    ｊ列目（ｊは１以上ｎ以下の整数）に配置された第１画素と、
    ｊ列目に配置された第２画素と、を含み、
    ｊ＋１列目に配置された第３画素と、を含み、
    ｊ＋１列目に配置された第４画素と、を含み、
    前記第１画素は、ｊ本目の前記第１信号線およびｉ本目（ｉは１以上ｍ以下の整数）の第１走査線と電気的に接続され、
    前記第２画素は、ｊ本目の前記第２信号線およびｉ＋１本目の第１走査線と電気的に接続され、
    前記第３画素は、ｊ＋１本目の前記第１信号線およびｉ本目の第２走査線と電気的に接続され、
    前記第４画素は、ｊ＋１本目の前記第２信号線およびｉ＋１本目の第２走査線と電気的に接続され、
    前記ｍ本の第１走査線は、前記第１信号線と重なり、前記第２信号線と重ならない領域と、前記第２信号線と重なり、前記第１信号線と重ならない領域と、を含み、
    前記ｍ本の第２走査線は、前記第１信号線と重なり、前記第２信号線と重ならない領域と、前記第２信号線と重なり、前記第１信号線と重ならない領域と、を含むことを特徴とする表示装置。
  3. 請求項１または請求項２において、
    前記表示素子は、液晶素子または発光素子であることを特徴とする表示装置。
JP2022015320A 2017-01-16 2022-02-03 表示装置 Withdrawn JP2022068209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023104984A JP2023129417A (ja) 2017-01-16 2023-06-27 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017005376 2017-01-16
JP2017005376 2017-01-16
JP2017005407 2017-01-16
JP2017005407 2017-01-16
JP2018003213A JP2018116274A (ja) 2017-01-16 2018-01-12 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018003213A Division JP2018116274A (ja) 2017-01-16 2018-01-12 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023104984A Division JP2023129417A (ja) 2017-01-16 2023-06-27 表示装置

Publications (1)

Publication Number Publication Date
JP2022068209A true JP2022068209A (ja) 2022-05-09

Family

ID=62841579

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018003213A Withdrawn JP2018116274A (ja) 2017-01-16 2018-01-12 表示装置
JP2022015320A Withdrawn JP2022068209A (ja) 2017-01-16 2022-02-03 表示装置
JP2023104984A Pending JP2023129417A (ja) 2017-01-16 2023-06-27 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018003213A Withdrawn JP2018116274A (ja) 2017-01-16 2018-01-12 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023104984A Pending JP2023129417A (ja) 2017-01-16 2023-06-27 表示装置

Country Status (2)

Country Link
US (4) US10692452B2 (ja)
JP (3) JP2018116274A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102717441B1 (ko) 2017-01-16 2024-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
CN114594636A (zh) 2017-02-17 2022-06-07 株式会社半导体能源研究所 显示装置
WO2019066456A1 (ko) * 2017-09-29 2019-04-04 주식회사 엘지화학 광학 소자의 구동 방법
CN109727542B (zh) * 2017-10-31 2020-04-21 昆山国显光电有限公司 异形显示屏及显示装置
US10825414B2 (en) * 2018-10-26 2020-11-03 Sharp Kabushiki Kaisha Scanning signal line drive circuit, display device provided with same, and drive method for scanning signal line
WO2020100384A1 (ja) * 2018-11-16 2020-05-22 株式会社ジャパンディスプレイ 表示装置
WO2020178651A1 (ja) * 2019-03-01 2020-09-10 株式会社半導体エネルギー研究所 半導体装置
CN113519065A (zh) * 2019-03-01 2021-10-19 株式会社半导体能源研究所 半导体装置
US11626052B2 (en) * 2019-05-10 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US11263981B2 (en) * 2019-05-31 2022-03-01 Sharp Kabushiki Kaisha Display device and head-mounted display
CN110223654B (zh) * 2019-06-10 2020-11-03 惠科股份有限公司 驱动模组和显示装置
WO2020250079A1 (ja) * 2019-06-12 2020-12-17 株式会社半導体エネルギー研究所 金属酸化物、および金属酸化物を有するトランジスタ
CN116207074A (zh) * 2019-07-29 2023-06-02 群创光电股份有限公司 电子装置
KR20210073805A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 인쇄회로기판, 이를 포함하는 디스플레이 장치, 및 인쇄회로기판의 제조방법
KR20220111818A (ko) * 2021-02-02 2022-08-10 삼성디스플레이 주식회사 표시 장치 및 이의 구동방법
CN115105104A (zh) * 2021-03-19 2022-09-27 京东方科技集团股份有限公司 一种平板探测器及其驱动方法、探测装置
CN113506539B (zh) * 2021-07-19 2022-09-09 Oppo广东移动通信有限公司 显示模组和显示设备
EP4345901A4 (en) * 2021-08-31 2024-07-10 Boe Technology Group Co Ltd DISPLAY SUBSTRATE AND DISPLAY BOARD
EP4390915A1 (en) * 2022-12-19 2024-06-26 Stereyo BV Systems and methods for altering light output and white point of a light source or light source display
US12080224B2 (en) 2022-12-19 2024-09-03 Stereyo Bv Configurations, methods, and devices for improved visual performance of a light-emitting element display and/or a camera recording an image from the display
US12119330B2 (en) 2022-12-19 2024-10-15 Stereyo Bv Configurations, methods, and devices for improved visual performance of a light-emitting element display and/or a camera recording an image from the display
US12112695B2 (en) 2022-12-19 2024-10-08 Stereyo Bv Display systems and methods with multiple and/or adaptive primary colors
US12100363B2 (en) 2022-12-19 2024-09-24 Stereyo Bv Configurations, methods, and devices for improved visual performance of a light-emitting element display and/or a camera recording an image from the display
WO2024134442A1 (ja) * 2022-12-23 2024-06-27 株式会社半導体エネルギー研究所 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005049822A (ja) * 2003-07-11 2005-02-24 Seiko Epson Corp 電気光学装置、及びその駆動方法、並びに電子機器
JP2005070722A (ja) * 2003-08-22 2005-03-17 Ind Technol Res Inst ディスプレイのゲートドライバ装置
JP2005189758A (ja) * 2003-12-26 2005-07-14 Sony Corp 表示デバイス及び投射型表示装置
JP2008216436A (ja) * 2007-03-01 2008-09-18 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置
US20090073154A1 (en) * 2007-08-29 2009-03-19 Cheol Ho Lee Power generating module and liquid crystal display having the same
WO2009084332A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325962A (ja) * 1997-05-26 1998-12-08 Mitsubishi Electric Corp 液晶表示装置ならびに該装置のゲート線およびソース線の形成方法
JP2002214645A (ja) * 2001-01-22 2002-07-31 Matsushita Electric Ind Co Ltd アクティブマトリックス表示装置
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2011013510A (ja) * 2009-07-02 2011-01-20 Panasonic Corp 表示パネルおよび表示装置
US9007287B2 (en) * 2010-05-17 2015-04-14 Sharp Kabushiki Kaisha Liquid-crystal display device
WO2012157725A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置
JP2013110514A (ja) 2011-11-18 2013-06-06 Konica Minolta Business Technologies Inc 操作入力システム
US9041453B2 (en) 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
KR102255866B1 (ko) * 2014-02-27 2021-05-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US9620077B2 (en) * 2014-05-09 2017-04-11 Innolux Corporation Display panel structure
KR102373536B1 (ko) * 2015-01-27 2022-03-11 삼성디스플레이 주식회사 비사각형 디스플레이
US10283040B2 (en) * 2015-02-03 2019-05-07 Sharp Kabushiki Kaisha Data signal line drive circuit, data signal line drive method and display device
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
CN104992681B (zh) * 2015-07-03 2018-03-02 武汉华星光电技术有限公司 显示面板和用于显示面板的像素电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005049822A (ja) * 2003-07-11 2005-02-24 Seiko Epson Corp 電気光学装置、及びその駆動方法、並びに電子機器
JP2005070722A (ja) * 2003-08-22 2005-03-17 Ind Technol Res Inst ディスプレイのゲートドライバ装置
JP2005189758A (ja) * 2003-12-26 2005-07-14 Sony Corp 表示デバイス及び投射型表示装置
JP2008216436A (ja) * 2007-03-01 2008-09-18 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置
US20090073154A1 (en) * 2007-08-29 2009-03-19 Cheol Ho Lee Power generating module and liquid crystal display having the same
WO2009084332A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機

Also Published As

Publication number Publication date
US11462185B2 (en) 2022-10-04
US20220059045A1 (en) 2022-02-24
JP2023129417A (ja) 2023-09-14
US20230260473A1 (en) 2023-08-17
JP2018116274A (ja) 2018-07-26
US11640807B2 (en) 2023-05-02
US10692452B2 (en) 2020-06-23
US20210065640A1 (en) 2021-03-04
US20180204532A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
US11640807B2 (en) Display device
JP7463445B2 (ja) 表示装置
JP7341204B2 (ja) 半導体装置
KR102436697B1 (ko) 표시 장치
TWI743187B (zh) 顯示裝置及電子裝置
CN109075206B (zh) 半导体装置及包括该半导体装置的显示装置
JP6904769B2 (ja) 表示装置
JP7451784B2 (ja) 表示装置
JP7344707B2 (ja) 半導体装置の作製方法
CN113224171A (zh) 金属氧化物膜、半导体装置以及显示装置
JP2018151630A (ja) 表示システム
JP7344869B2 (ja) 半導体装置の作製方法
JP2017188674A (ja) 複合酸化物半導体、およびその作製方法
JPWO2020089726A1 (ja) 半導体装置
CN111033757B (zh) 半导体装置及显示装置
CN112805838B (zh) 半导体装置
CN112425071A (zh) 接收电路
WO2018178798A1 (ja) 表示装置および表示装置の駆動方法
JP7570478B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230328

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230628