JP2011013510A

JP2011013510A - 表示パネルおよび表示装置

Info

Publication number: JP2011013510A
Application number: JP2009158294A
Authority: JP
Inventors: Mika Nakamura; 美香中村
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2009-07-02
Filing date: 2009-07-02
Publication date: 2011-01-20

Abstract

【課題】複数の発光画素の発光により表示される画像の画質劣化を抑制する。
【解決手段】信号線ＳＬは、複数の発光画素のうち、ｎ個の列の各々に対応するｍ個の発光画素毎に、該ｍ個の発光画素に対応づけて垂直方向に配置される。ｎ本の信号線ＳＬの各々は、分離領域Ｒ１０内において第１信号線ＳＬ１および第２信号線ＳＬ２に分離されている。分離領域Ｒ１０内において同一行に配列されたｎ個の発光画素には、第１信号線ＳＬ１に対応づけられる発光画素と、第２信号線ＳＬ２に対応づけられる発光画素との双方が含まれる。
【選択図】図２

Description

本発明は、発光素子をマトリクス状に配置した表示パネルおよび表示装置に関する。

電流駆動型の発光素子を用いた表示装置として、有機ＥＬ（Electro Luminescence）素子を用いた表示装置（以下、有機ＥＬ表示装置という）が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置で使用されるバックライトが不要で、装置の薄型化に最適である。また、有機ＥＬ表示装置は、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。

そのため、有機ＥＬ表示装置における様々な技術が開示されている。

例えば、特許文献１には、第１分割表示部および第２分割表示部にそれぞれ対応する２種類のデータ電極（以下、データ線ともいう）を駆動させるための技術（以下、従来技術Ａ）が開示されている。以下においては、２種類のデータ線を、それぞれ、第１データ線および第２データ線という。

特開２００３−２２３１１６号公報

しかしながら、従来技術Ａでは、第１分割表示部と、第２分割表示部との境界において、各第１データ線または各第２データ線の端部は、水平方向において直線上に配置される。

ここで、製造ばらつき等により、第１データ線を駆動するための第１データ電極ドライバの電気特性と、第２データ線を駆動するための第２データ電極ドライバの電気特性とは僅かに異なるとする。また、第１分割表示部と第２分割表示部との境界部分（以下、表示境界部分という）における、各列に対応する２つの画素（以下、発光画素という）を、同一の輝度（明るさ）で発光させる必要があるとする。

この場合、第１データ電極ドライバの電気特性と、第２データ電極ドライバの電気特性とが僅かに異なると、第１データ電極ドライバが処理対象の発光画素を発光させるために供給する電圧ないし電流のレベルと、第２データ電極ドライバが処理対象の発光画素を発光させるために供給する電圧ないし電流のレベルとの間に僅かな差が生じる。これにより、例えば、表示境界部分を挟む２つの発光画素の輝度の差が僅かに生じる。

この場合、従来技術Ａのように、各第１データ線または各第２データ線の端部が、水平方向において直線上に配置されていると、表示部に表示される画像において、各列に対応する表示境界部分における輝度の差を起因とする水平方向の線の存在がユーザに認識されやすくなる。すなわち、表示部に表示される画像の画質劣化が生じる。

本発明は、上述の問題点を解決するためになされたものであって、その目的は、複数の発光画素の発光により表示される画像の画質劣化を抑制することを可能とする表示パネル等を提供することである。

上述の課題を解決するために、この発明のある局面に従う表示パネルは、外部から供給される信号に応じて発光し、ｍ（２以上の整数）行ｎ（２以上の整数）列の行列である発光画素行列を構成する複数の発光画素と、複数の発光画素のうち、発光画素行列におけるｎ個の列の各々に対応するｍ個の発光画素毎に、該ｍ個の発光画素に対応づけて発光画素行列における各行が並置される方向である垂直方向に配置されるデータ線とを備える。ｎ個の列にそれぞれ対するｎ本のデータ線の各々は、発光画素行列中の一以上の行を含む分離領域内において第１データ線および第２データ線に分離されている。第１データ線と第２データ線とは電気的に非接続とされる。ｎ個の列にそれぞれ対するｎ本の第１データ線の各々は、複数の発光画素のうち、該第１データ線に対応する発光画素を発光させるための信号を該第１データ線に対応する発光画素に供給するためのデータ線である。ｎ個の列にそれぞれ対するｎ本の第２データ線の各々は、複数の発光画素のうち、該第２データ線に対応する発光画素を発光させるための信号を該第２データ線に対応する発光画素に供給するためのデータ線である。第１データ線に対応づけられる１以上の発光画素と、第２データ線に対応づけられる１以上の発光画素とは異なる画素である。分離領域内において同一行に配列されたｎ個の発光画素には、第１データ線に対応づけられる発光画素と、第２データ線に対応づけられる発光画素との双方が含まれる。

すなわち、ｎ本のデータ線の各々は、分離領域内において第１データ線および第２データ線に分離されている。分離領域内において同一行に配列されたｎ個の発光画素には、第１データ線に対応づけられる発光画素と、第２データ線に対応づけられる発光画素との双方が含まれる。つまり、分離領域内において、各データ線が分離される位置は、水平方向において、直線上に配置されない。

そのため、複数の発光画素を発光させることにより画像を表示する場合において、仮に、各第１データ線を駆動するための回路の電気特性と、各第２データ線を駆動するための回路の電気特性とが僅かに異なっていたとしても、表示される画像において、分離領域内の各データ線の分離を起因とする水平方向の線の存在がユーザに認識されにくくなる。すなわち、ｎ本のデータ線の分離により生じる、画像の画質劣化を、抑制することができる。

つまり、複数の発光画素の発光により表示される画像の画質劣化を抑制することができる。

また、分離領域内において、第１データ線に対応づけられる発光画素、及び第２データ線に対応づけられる発光画素は、周期的に配置されることが好ましい。

また、分離領域内において、第１データ線に対応づけられる発光画素、及び第２データ線に対応づけられる発光画素は、非周期的に配置されることが好ましい。

また、分離領域内において同一行に配列されたｎ個の発光画素は、発光画素行列における奇数列において第１データ線又は第２データ線のいずれか一方のデータ線に対応づけられ、発光画素行列における偶数列において第１データ線又は第２データ線のいずれか他方のデータ線に対応づけられていることが好ましい。

また、分離領域内において同一行に配列されたｎ個の発光画素は、ディザマトリクスに基づいて定められた配置に基づいて、第１データ線に対応づけられる発光画素と、第２データ線に対応づけられる発光画素との双方を含むことが好ましい。

また、複数の発光画素の各々は、有機ＥＬ（Electro Luminescence）素子を含み、有機ＥＬ素子は、外部から供給される信号に応じて発光することが好ましい。

この発明の他の局面に従う表示装置は、上記の表示パネルと、ｎ本の第１データ線を駆動するための第１駆動回路と、ｎ本の第２データ線を駆動するための第２駆動回路とを含む。

本発明により、複数の発光画素の発光により表示される画像の画質劣化を抑制することができる。

第１の実施の形態における表示装置の構成を示すブロック図である。ｎ本の信号線を説明するための図である。発光画素の構成の一例を示す図である。表示領域４１０に画像を表示させるための処理を説明するための図である。本実施の形態の変形例１におけるｎ本の信号線を説明するための図である。ｎ本の信号線の各々に対応する分離位置を説明するための図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

＜第１の実施の形態＞
（表示装置の構成）
図１は、第１の実施の形態における表示装置１０００の構成を示すブロック図である。図１に示されるように、表示装置１０００は、制御回路１００と、第１信号線駆動回路２１０と、第２信号線駆動回路２２０と、走査線駆動回路３００と、表示パネル４００とを備える。

制御回路１００は、第１信号線駆動回路２１０、第２信号線駆動回路２２０および走査線駆動回路３００を制御する。第１信号線駆動回路２１０および第２信号線駆動回路２２０の各々は、同一の電気特性を有するＩＣ（Integrated Circuit）である。なお、第１信号線駆動回路２１０および第２信号線駆動回路２２０は、１つのＩＣで構成されてもよい。

表示パネル４００は、アクティブマトリクス方式の表示パネルである。表示パネル４００は、有機ＥＬ（Electro Luminescence）素子を使用した有機ＥＬパネルである。なお、表示パネル４００は、有機ＥＬパネルに限定されることなく、液晶パネル等の他の方式の表示パネルであってもよい。

表示パネル４００は、画像を表示するための表示領域４１０を含む。表示領域４１０は、複数の発光画素ＰＸを含む。複数の発光画素ＰＸは、行列状に配置される。すなわち、複数の発光画素ＰＸは、ｍ（２以上の整数）行ｎ（２以上の整数）列の行列（以下、発光画素行列という）を構成する。複数の発光画素ＰＸの各々は、外部から供給される信号に応じて発光する。

表示パネル４００は、複数の制御線群ＰＣＬを含む。複数の制御線群ＰＣＬの各々は、発光画素行列における各行に対応するｎ個の発光画素ＰＸに対応づけて水平方向に配置される。本明細書において、水平方向とは、発光画素行列における各列が並置（配置）される方向である。すなわち、水平方向とは、発光画素行列における各列が並ぶ方向である。

複数の制御線群ＰＣＬは、走査線駆動回路３００と電気的に接続される。

複数の制御線群ＰＣＬの各々は、図示されない給電線ＰＬと走査線ＣＬとを含む。給電線ＰＬは、走査線駆動回路３００の制御により、処理対象となる発光画素ＰＸへ電源電圧を供給するための電線である。走査線ＣＬは、走査線駆動回路３００の制御により、処理対象となる発光画素ＰＸへ制御信号を供給するための電線である。

表示パネル４００は、さらに、発光画素行列におけるｎ個の列にそれぞれ対応したｎ本の信号線ＳＬを含む。当該ｎ本の信号線ＳＬの各々は、発光画素行列におけるｎ個の列の各々に対応するｍ個の発光画素ＰＸ毎に、該ｍ個の発光画素ＰＸに対応づけて垂直方向に配置される。本明細書において、垂直方向とは、発光画素行列における各行が並置（配置）される方向である。すなわち、垂直方向とは、発光画素行列における各行が並ぶ方向である。

ｎ本の信号線ＳＬの各々は、発光画素を発光させるための信号を、処理対象となる発光画素ＰＸに供給するためのデータ線（信号線）である。

以下においては、発光画素行列におけるｕ（自然数）行ｔ（自然数）列目の発光画素ＰＸを、発光画素ＰＸ［ｔ，ｕ］とも表す。また、以下においては、発光画素行列におけるｔ（自然数）列目の信号線ＳＬを、信号線ＳＬ［ｔ］とも表す。

図２は、ｎ本の信号線ＳＬを説明するための図である。図２では、図を簡略化するために、後述する複数の給電線および複数の走査線は示していない。

図２（Ａ）は、ｎ本の信号線ＳＬを説明するための図である。信号線ＳＬは、第１信号線ＳＬ１と、第２信号線ＳＬ２とから構成される。

以下においては、発光画素行列におけるｔ（自然数）列目の第１信号線ＳＬ１を、第１信号線ＳＬ１［ｔ］とも表す。また、以下においては、発光画素行列におけるｔ（自然数）列目の第２信号線ＳＬ２を、第２信号線ＳＬ２［ｔ］とも表す。

各信号線ＳＬ［ｔ］は、信号線を分離する位置（以下、分離位置という）において第１信号線ＳＬ１［ｔ］および第２信号線ＳＬ２［ｔ］に分離される。すなわち、各信号線ＳＬ［ｔ］は、分離領域Ｒ１０内において、第１信号線ＳＬ１［ｔ］および第２信号線ＳＬ２［ｔ］に分離される。分離領域Ｒ１０は、発光画素行列中の一以上の行を含む領域である。

第１信号線ＳＬ１［ｔ］と、第２信号線ＳＬ２［ｔ］とは電気的に接続されていない。すなわち、第１信号線ＳＬ１［ｔ］と、第２信号線ＳＬ２［ｔ］とは、電気的に非接続とされる。なお、信号線を分離する分離位置は、表示領域４１０内の位置である。

例えば、１列目の信号線ＳＬ［１］は、分離位置Ｐ１において第１信号線ＳＬ１［１］および第２信号線ＳＬ２［１］に分離される。第１信号線ＳＬ１［１］と、第２信号線ＳＬ２［１］とは電気的に接続されていない。

例えば、２列目の信号線ＳＬ［２］は、分離位置Ｐ２において第１信号線ＳＬ１［２］および第２信号線ＳＬ２［２］に分離される。

本実施の形態におけるｎ本の信号線ＳＬでは、隣接する２本の信号線ＳＬにおいて、垂直方向の分離位置が異なる。すなわち、発光画素行列における奇数列に対応する信号線ＳＬに対応する分離位置と、発光画素行列における偶数列に対応する信号線ＳＬに対応する分離位置とは垂直方向において異なる。

例えば、信号線ＳＬ［１］および信号線ＳＬ［２］にそれぞれ対応する分離位置Ｐ１および分離位置Ｐ２は、垂直方向において異なる。

すなわち、ｎ本の信号線ＳＬにそれぞれ対応するｎ個の分離位置は、水平方向において非直線上に配置される。

つまり、分離領域Ｒ１０内において、発光画素行列中の同一行に配列されたｎ個の発光画素には、第１信号線ＳＬ１［ｔ］に対応づけられる発光画素ＰＸと、第２信号線ＳＬ２［ｔ］に対応づけられる発光画素ＰＸとの双方が含まれる。

第１信号線駆動回路２１０は、ｎ本の第１信号線ＳＬ１と電気的に接続される。第１信号線駆動回路２１０は、ｎ本の第１信号線ＳＬ１を駆動するための回路である。第２信号線駆動回路２２０は、ｎ本の第２信号線ＳＬ２と電気的に接続される。第２信号線駆動回路２２０は、ｎ本の第２信号線ＳＬ２を駆動するための回路である。

図２（Ｂ）は、分離領域Ｒ１０内を拡大して示す図である。

なお、図２（Ｂ）には、複数の発光画素ＰＸの一部も示される。ここで、発光画素行列は、例えば、１０００行２０００列の行列であるとする。

この場合、発光画素行列における奇数列に対応する第１信号線ＳＬ１は、例えば、発光画素行列における１〜ｕ＋１行目の発光画素ＰＸと電気的に接続される。また、発光画素行列における偶数列に対応する第１信号線ＳＬ１は、例えば、発光画素行列における１〜ｕ行目の発光画素ＰＸと電気的に接続される。

また、発光画素行列における奇数列に対応する第２信号線ＳＬ２は、例えば、発光画素行列におけるｕ＋２〜１０００行目の発光画素ＰＸと電気的に接続される。また、発光画素行列における偶数列に対応する第２信号線ＳＬ２は、例えば、発光画素行列におけるｕ＋１〜１０００行目の発光画素ＰＸと電気的に接続される。

すなわち、各信号線ＳＬを構成する第１信号線ＳＬ１の長さと、第２信号線ＳＬ２の長さとの差は、１個の発光画素ＰＸ分程度の差である。

また、この場合、第１信号線駆動回路２１０は、ｎ本の第１信号線ＳＬ１を利用して、発光画素行列における１〜ｕ行目の各々に対応するｎ個の発光画素ＰＸの発光を制御する。すなわち、ｎ本の第１信号線ＳＬ１の各々は、複数の発光画素ＰＸのうち、対応する発光画素ＰＸを発光させるための信号を該対応する発光画素ＰＸに供給するためのデータ線（信号線）である。

第２信号線駆動回路２２０は、ｎ本の第２信号線ＳＬ２を利用して、発光画素行列におけるｕ＋２〜１０００行目の各々に対応するｎ個の発光画素ＰＸの発光を制御する。すなわち、ｎ本の第２信号線ＳＬ２の各々は、複数の発光画素ＰＸのうち、対応する発光画素ＰＸを発光させるための信号を該対応する発光画素ＰＸに供給するためのデータ線（信号線）である。

すなわち、分離領域Ｒ１０内において、発光画素行列中の同一行に配列されたｎ個の発光画素ＰＸは、発光画素行列における奇数列において、第１信号線ＳＬ１［ｔ］又は第２信号線ＳＬ２［ｔ］のいずれか一方の信号線（データ線）に対応づけられる。

また、分離領域Ｒ１０内において、発光画素行列中の同一行に配列されたｎ個の発光画素ＰＸは、発光画素行列における偶数列において第１信号線ＳＬ１［ｔ］又は第２信号線ＳＬ２［ｔ］のいずれか他方の信号線（データ線）に対応づけられている。

つまり、分離領域Ｒ１０内において、第１信号線ＳＬ１［ｔ］に対応づけられる発光画素ＰＸ、及び第２信号線ＳＬ２［ｔ］に対応づけられる発光画素ＰＸは、周期的に配置される。

また、第１信号線駆動回路２１０は、ｎ本の第１信号線ＳＬ１を利用して、発光画素行列におけるｕ＋１行目に対応するｎ個の発光画素ＰＸの約半分の発光画素の発光を制御する。また、第２信号線駆動回路２２０は、ｎ本の第２信号線ＳＬ２を利用して、発光画素行列におけるｕ＋１行目に対応するｎ個の発光画素ＰＸの約半分の発光画素の発光を制御する。

すなわち、発光画素行列におけるｕ＋１行目に対応するｎ個の発光画素ＰＸは、第１信号線駆動回路２１０および第２信号線駆動回路２２０により駆動される。

また、この場合、ｕ＋１行目に対応するｎ個の発光画素ＰＸの各々は、図示しない共通の制御線群ＰＣＬと電気的に接続される。

なお、発光画素行列における奇数列に対応する信号線ＳＬに対応する分離位置と、発光画素行列における偶数列に対応する信号線ＳＬに対応する分離位置とは上記に限定されない。例えば、奇数列に対応する信号線ＳＬに対応する分離位置は、分離位置Ｐ２の垂直方向の位置と同じ位置であり、偶数列に対応する信号線ＳＬに対応する分離位置は、分離位置Ｐ１の垂直方向の位置と同じ位置であってもよい。

以下においては、対象物Ａが対象物Ｂと電気的に接続されている状態を説明する場合、単に、対象物Ａが対象物Ｂと接続されているという記載をする。

（発光画素の構成）
次に、発光画素ＰＸの構成の一例を示す。

図３は、一例として、発光画素行列における（ｕ＋１）行１列目に対応する発光画素ＰＸの構成の一例を示す図である。すなわち、図３は、発光画素ＰＸ［１，ｕ＋１］の構成の一例を示す図である。

図３を参照して、発光画素ＰＸは、スイッチング素子ＳＷ１と、容量素子Ｃ１と、ドライバー素子ＤＲ１と、発光素子ＥＬ１とを含む。

スイッチング素子ＳＷ１は、Ｎチャネル型の電界効果トランジスタ（ＦＥＴ（Field Effect Transistor））である。なお、スイッチング素子ＳＷ１は、Ｎチャネル型のＦＥＴに限定されることなく、Ｐチャネル型のＦＥＴであってもよい。

なお、スイッチング素子ＳＷ１は、トランジスタに限定されることなく、２つの端子間を導通状態および非導通状態にすることが可能な素子であれば、他の素子であってもよい。導通状態とは、電流を流すことが可能な状態である。非導通状態とは、電流を流すことが不可な状態である。

本実施の形態で使用する、スイッチング素子およびドライバー素子は、外部からの信号に応じて、導通状態および非導通状態のいずれかの状態になる素子である。また、本実施の形態におけるドライバー素子は、発光素子に電流を供給するための素子であるとする。

容量素子Ｃ１はコンデンサである。ドライバー素子ＤＲ１は、Ｎチャネル型の電界効果トランジスタ（ＦＥＴ）である。なお、ドライバー素子ＤＲ１は、Ｎチャネル型のＦＥＴに限定されることなく、Ｐチャネル型のＦＥＴであってもよい。

発光素子ＥＬ１は、有機ＥＬ素子である。有機ＥＬ素子は、当該有機ＥＬ素子自体に供給される電流が大きいほど、発光の度合いが大きくなる素子である。すなわち、発光素子ＥＬ１は、外部から供給される信号に応じて発光する。

以下の説明において、信号および信号線の２値的な高電圧状態（電圧Ｖｄｄ）および低電圧状態を、それぞれ、「Ｈレベル」および「Ｌレベル」とも称する。また、以下においては、各素子のゲート電極、ドレイン電極およびソース電極を、それぞれ、ゲート、ドレインおよびソースともいう。

図３に示されるように、制御線群ＰＣＬは、給電線ＰＬと走査線ＣＬとを含む。

スイッチング素子ＳＷ１のゲートは走査線ＣＬと接続される。スイッチング素子ＳＷ１のドレインおよびソースの一方は、第１信号線ＳＬ１［１］と接続される。スイッチング素子ＳＷ１のドレインおよびソースの他方は、ドライバー素子ＤＲ１のゲートと接続される。

ドライバー素子ＤＲ１のドレインは、給電線ＰＬと接続される。ドライバー素子ＤＲ１のソースは、発光素子ＥＬ１のアノードと接続される。

発光素子ＥＬ１のカソードは、負電源線ＮＰＬと接続される。負電源線ＮＰＬは、例えば、０Ｖ以下の電圧を供給する電源線であるとする。

容量素子Ｃ１の有する２つの電極の一方は、ドライバー素子ＤＲ１のゲートと接続される。容量素子Ｃ１の有する２つの電極の他方は、発光素子ＥＬ１のアノードと接続される。

なお、図３に示される（ｕ＋２）行１列目に対応する発光画素ＰＸ［１，ｕ＋２］は、発光画素ＰＸ［１，ｕ＋１］と同様に、第２信号線ＳＬ２［１］と、給電線ＰＬと、走査線ＣＬとに接続される。

次に、表示領域４１０に画像を表示させるための処理を説明する。

ここで、発光画素行列は、例えば、１０００行２０００列の行列であるとする。すなわち、表示領域４１０は、一例として、縦１０００画素および横２０００画素のサイズの画像を表示することが可能であるとする。

図４は、表示領域４１０に画像を表示させるための処理を説明するための図である。

図４において、四角内の数字は、発光画素行列における処理対象となる行の番号を示す。

まず、制御回路１００が、１行目発光信号および５０１行目発光信号を、それぞれ、第１信号線駆動回路２１０および第２信号線駆動回路２２０へ送信する。ここで、１行目発光信号は、１行目に対応する各発光画素ＰＸを発光させるための信号である。また、５０１行目発光信号は、５０１行目に対応する各発光画素ＰＸを発光させるための信号である。

また、制御回路１００は、１行目発光信号および５０１行目発光信号の送信と同時に、１行目に対応する制御線群ＰＣＬと、５０１行目に対応する制御線群ＰＣＬとを駆動させるための指示を、走査線駆動回路３００へ送信する。

走査線駆動回路３００は、当該指示に応じて、発光画素行列における１行目および５０１行目の制御線群ＰＣＬを駆動させる。これにより、１行目および５０１行目の制御線群ＰＣＬに対応する各スイッチング素子ＳＷ１の状態は、導通状態となる。

また、時刻ｔ１において、第１信号線駆動回路２１０が、ｎ本の第１信号線ＳＬ１を利用して、発光画素行列における１行目の各発光画素ＰＸを発光させるための制御を行う。当該制御は、当該各発光画素ＰＸ内のドライバー素子ＤＲ１のゲートに発光素子ＥＬ１を発光させるための電圧（以下、発光電圧という）を印加するという、周知な制御であるため詳細な説明は繰り返さない。また、当該制御により、発光電圧に対応する電荷が、容量素子Ｃ１に保持される。すなわち、発光電圧が、発光画素ＰＸに書き込まれる。

また、時刻ｔ１において、第２信号線駆動回路２２０が、ｎ本の第２信号線ＳＬ２を利用して、発光画素行列における５０１行目の各発光画素ＰＸを発光させるための制御を行う。当該制御は、当該各発光画素ＰＸ内のドライバー素子ＤＲ１のゲートに発光素子ＥＬ１を発光させるための電圧を印加するという、周知な制御であるため詳細な説明は繰り返さない。その結果、１行目および５０１行目の各々に対応する各発光画素ＰＸが同時に発光する。

その後、制御回路１００は、上記の１行目の各発光画素ＰＸを発光させるための処理と同様に、第１信号線駆動回路２１０および走査線駆動回路３００に対し、２〜４９９行目の各々に対応する各発光画素ＰＸを発光させるための制御を行う。また、制御回路１００は、上記の５０１行目の各発光画素ＰＸを発光させるための処理と同様に、第２信号線駆動回路２２０および走査線駆動回路３００に対し、５０２〜９９９行目の各々に対応する各発光画素ＰＸを発光させるための制御を行う。

これにより、２行目および５０２行目の各々に対応する各発光画素ＰＸが同時に発光する。そして、３行目および５０３行目の各々に対応する各発光画素ＰＸが同時に発光する。そして、時刻ｔ２において、４９９行目および９９９行目の各々に対応する各発光画素ＰＸが同時に発光する。

そして、制御回路１００は、１０００行目発光信号を、第２信号線駆動回路２２０へ送信する。ここで、１０００行目発光信号は、１０００行目に対応する各発光画素ＰＸを発光させるための信号である。

また、制御回路１００は、１０００行目発光信号の送信と同時に、１０００行目に対応する制御線群ＰＣＬを駆動させるための指示を、走査線駆動回路３００へ送信する。

走査線駆動回路３００は、当該指示に応じて、発光画素行列における１０００行目の制御線群ＰＣＬを駆動させる。

これにより、時刻ｔ３において、第２信号線駆動回路２２０が、ｎ本の第２信号線ＳＬ２を利用して、発光画素行列における１０００行目の各発光画素ＰＸを発光させるための制御を行う。

そして、制御回路１００は、第１の５００行目発光信号および第２の５００行目発光信号を、それぞれ、第１信号線駆動回路２１０および第２信号線駆動回路２２０へ送信する。ここで、第１の５００行目発光信号は、５００行目に対応する複数の発光画素ＰＸのうち、各第１信号線ＳＬ１と接続されている発光画素ＰＸを発光させるための信号である。また、第２の５００行目発光信号は、５００行目に対応する複数の発光画素ＰＸのうち、各第２信号線ＳＬ２と接続されている発光画素ＰＸを発光させるための信号である。

また、制御回路１００は、第１の５００行目発光信号および第２の５００行目発光信号の送信と同時に、５００行目に対応する制御線群ＰＣＬを駆動させるための指示を、走査線駆動回路３００へ送信する。

走査線駆動回路３００は、当該指示に応じて、発光画素行列における５００行目の制御線群ＰＣＬを駆動させる。これにより、５００行目の制御線群ＰＣＬに対応する各スイッチング素子ＳＷ１の状態は、導通状態となる。

また、時刻ｔ４において、第１信号線駆動回路２１０が、５００行目に対応する複数の発光画素ＰＸのうち、各第１信号線ＳＬ１と接続されている発光画素ＰＸを発光させるための制御を行う。当該制御は、当該各発光画素ＰＸ内のドライバー素子ＤＲ１のゲートに発光素子ＥＬ１を発光させるための電圧を印加するという、周知な制御であるため詳細な説明は繰り返さない。

また、時刻ｔ４において、第２信号線駆動回路２２０が、５００行目に対応する複数の発光画素ＰＸのうち、各第２信号線ＳＬ２と接続されている発光画素ＰＸを発光させるための制御を行う。当該制御は、当該各発光画素ＰＸ内のドライバー素子ＤＲ１のゲートに発光素子ＥＬ１を発光させるための電圧を印加するという、周知な制御であるため詳細な説明は繰り返さない。その結果、５００行目の各々に対応する各発光画素ＰＸが同時に発光する。

すなわち、発光画素行列における５００行目に対応する２０００個の発光画素ＰＸは、第１信号線駆動回路２１０および第２信号線駆動回路２２０の両方により駆動される。

以上の処理により、１フレームの画像の表示が行われる。上記１フレームの画像の表示を行うための処理が、例えば、１／６０秒毎に行なわれることにより、動画表示をすることが可能となる。

本実施の形態では、第１信号線駆動回路２１０および第２信号線駆動回路２２０が並列して動作することにより、１つの信号線駆動回路を用いて処理する場合よりも、１フレームの画像の書き換え時間を約２分の１にすることができる。

これにより、表示領域４１０に表示する画像のフレームレートを約２倍にすることができる。

また、これにより、各発光画素ＰＸに含まれる容量素子Ｃ１に、発光素子ＥＬ１を発光させるための発光電圧を書き込むために確保可能な時間を約２倍にすることができる。その結果、高い精度で、各発光画素ＰＸを発光させることができる。

ここで、製造ばらつき等により、第１信号線駆動回路２１０の電気特性と、第２信号線駆動回路２２０の電気特性とは僅かに異なるとする。また、仮に、特開２００３−２２３１１６号公報に開示されているように、ｎ本の信号線ＳＬにそれぞれ対応するｎ個の分離位置が、水平方向において直線上に配置されているとする。この場合、例えば、分離位置を挟む２つの発光画素（例えば、発光画素ＰＸ［１，ｕ＋１］，ＰＸ［１，ｕ＋２］）に同一の輝度（明るさ）で発光させる必要があるとする。

しかしながら、第１信号線駆動回路２１０の電気特性と、第２信号線駆動回路２２０の電気特性とが僅かに異なると、第１信号線駆動回路２１０が処理対象の発光画素を発光させるために供給する電圧のレベルと、第２信号線駆動回路２２０が処理対象の発光画素を発光させるために供給する電圧のレベルとの間に僅かな差が生じる。これにより、例えば、分離位置を挟む２つの発光画素ＰＸの輝度の差が僅かに生じる。

この場合、仮に、ｎ本の信号線ＳＬにそれぞれ対応するｎ個の分離位置が、水平方向において直線上に配置されていると、表示領域４１０に表示される画像において、各分離位置における輝度の差を起因とする水平方向の線の存在がユーザに認識されやすくなる。すなわち、表示領域４１０に表示される画像の画質劣化が生じる。

しかしながら、本実施の形態では、ｎ本の信号線ＳＬにそれぞれ対応するｎ個の分離位置は、水平方向において非直線上に配置される。したがって、表示領域４１０に表示される画像において、各分離位置における輝度の差を起因とする水平方向の線の存在がユーザに認識されにくくなる。

すなわち、本実施の形態によれば、ｎ本の信号線ＳＬの分離により生じる、表示領域４１０に表示される画像の画質劣化を抑制することができる。つまり、複数の発光画素ＰＸの発光により表示される画像の画質劣化を抑制することができる。

以上により、本実施の形態によれば、表示領域４１０に表示する画像のフレームレートを向上させつつ、表示される画像の画質劣化を抑制することができる。また、発光素子ＥＬ１を発光させるための電圧を書き込むために確保可能な時間を長くしつつ、表示される画像の画質劣化を抑制することができる。

＜第１の実施の形態の変形例１＞
本実施の形態の変形例１では、第１の実施の形態と異なる態様で、信号線ＳＬを分離する例を示す。

本実施の形態の変形例１における表示装置は、第１の実施の形態の表示装置１０００と同様なので詳細な説明は繰り返さない。

本実施の形態の変形例１では、第１の実施の形態と比較して、発光画素行列における奇数列に対応する信号線ＳＬに対応する分離位置が異なる。それ以外は、第１の実施の形態と同様なので詳細な説明は繰り返さない。

図５は、本実施の形態の変形例１におけるｎ本の信号線ＳＬを説明するための図である。

図５（Ａ）は、ｎ本の信号線ＳＬを説明するための図である。第１の実施の形態と同様、各信号線ＳＬは、第１信号線ＳＬ１と、第２信号線ＳＬ２とから構成されるので詳細な説明は繰り返さない。すなわち、本実施の形態の変形例１においても、第１の実施の形態と同様に、各信号線ＳＬ［ｔ］は、分離領域Ｒ１０内において、第１信号線ＳＬ１［ｔ］および第２信号線ＳＬ２［ｔ］に分離される。分離領域Ｒ１０は、発光画素行列中の一以上の行を含む領域である。

例えば、１列目の信号線ＳＬ［１］は、分離位置Ｐ１Ａにおいて第１信号線ＳＬ１［１］および第２信号線ＳＬ２［１］に分離される。第１信号線ＳＬ１［１］と、第２信号線ＳＬ２［１］とは電気的に接続されていない。

例えば、２列目の信号線ＳＬ［２］は、分離位置Ｐ２Ａにおいて第１信号線ＳＬ１［２］および第２信号線ＳＬ２［２］に分離される。

本実施の形態の変形例１におけるｎ本の信号線ＳＬでは、第１の実施の形態と同様、隣接する２本の信号線ＳＬにおいて、垂直方向の分離位置が異なる。すなわち、発光画素行列における奇数列に対応する信号線ＳＬに対応する分離位置と、発光画素行列における偶数列に対応する信号線ＳＬに対応する分離位置とは垂直方向において異なる。

例えば、信号線ＳＬ［１］および信号線ＳＬ［２］にそれぞれ対応する分離位置Ｐ１Ａおよび分離位置Ｐ２Ａは、垂直方向において異なる。

なお、第１信号線駆動回路２１０，２２０については、第１の実施の形態と同様なので詳細な説明は繰り返さない。

図５（Ｂ）は、分離領域Ｒ１０内を拡大して示す図である。

なお、図５（Ｂ）には、複数の発光画素ＰＸの一部も示される。ここで、発光画素行列は、例えば、１０００行２０００列の行列であるとする。

この場合、発光画素行列における奇数列に対応する第１信号線ＳＬ１は、例えば、発光画素行列における１〜ｕ＋２行目の発光画素ＰＸと電気的に接続される。また、発光画素行列における偶数列に対応する第１信号線ＳＬ１は、例えば、発光画素行列における１〜ｕ行目の発光画素ＰＸと電気的に接続される。

また、発光画素行列における奇数列に対応する第２信号線ＳＬ２は、例えば、発光画素行列におけるｕ＋３〜１０００行目の発光画素ＰＸと電気的に接続される。また、発光画素行列における偶数列に対応する第２信号線ＳＬ２は、例えば、発光画素行列におけるｕ＋１〜１０００行目の発光画素ＰＸと電気的に接続される。

すなわち、本実施の形態の変形例１において、各信号線ＳＬを構成する第１信号線ＳＬ１の長さと、第２信号線ＳＬ２の長さとの差は、２個の発光画素ＰＸ分程度の差である。

また、この場合、第１信号線駆動回路２１０は、ｎ本の第１信号線ＳＬ１を利用して、発光画素行列における１〜ｕ行目の各々に対応するｎ個の発光画素ＰＸの発光を制御する。

また、第１信号線駆動回路２１０は、ｎ本の第１信号線ＳＬ１を利用して、発光画素行列におけるｕ＋１行目に対応するｎ個の発光画素ＰＸの約半分の発光画素の発光を制御する。また、第１信号線駆動回路２１０は、ｎ本の第１信号線ＳＬ１を利用して、発光画素行列におけるｕ＋２行目に対応するｎ個の発光画素ＰＸの約半分の発光画素の発光を制御する。

また、第２信号線駆動回路２２０は、ｎ本の第２信号線ＳＬ２を利用して、発光画素行列におけるｕ＋１行目に対応するｎ個の発光画素ＰＸの約半分の発光画素の発光を制御する。また、第２信号線駆動回路２２０は、ｎ本の第２信号線ＳＬ２を利用して、発光画素行列におけるｕ＋２行目に対応するｎ個の発光画素ＰＸの約半分の発光画素の発光を制御する。

すなわち、発光画素行列におけるｕ＋１行およびｕ＋２行の各々の行に対応するｎ個の発光画素ＰＸは、第１信号線駆動回路２１０および第２信号線駆動回路２２０により駆動される。

さらに、第２信号線駆動回路２２０は、ｎ本の第２信号線ＳＬ２を利用して、発光画素行列におけるｕ＋３〜１０００行目の各々に対応するｎ個の発光画素ＰＸの発光を制御する。

また、この場合、ｕ＋１行およびｕ＋２行の各々の行に対応するｎ個の発光画素ＰＸの各々は、図示しない共通の制御線群ＰＣＬと電気的に接続される。

すなわち、本実施の形態の変形例１においても、第１の実施の形態と同様に、分離領域Ｒ１０内において、発光画素行列中の同一行に配列されたｎ個の発光画素ＰＸは、発光画素行列における奇数列において、第１信号線ＳＬ１［ｔ］又は第２信号線ＳＬ２［ｔ］のいずれか一方の信号線（データ線）に対応づけられる。

なお、発光画素行列における奇数列に対応する信号線ＳＬに対応する分離位置と、発光画素行列における偶数列に対応する信号線ＳＬに対応する分離位置とは上記に限定されない。例えば、奇数列に対応する信号線ＳＬに対応する分離位置は、分離位置Ｐ２Ａの垂直方向の位置と同じ位置であり、偶数列に対応する信号線ＳＬに対応する分離位置は、分離位置Ｐ１Ａの垂直方向の位置と同じ位置であってもよい。

なお、表示領域４１０に画像を表示させるための処理は、第１の実施の形態と同様なので詳細な説明は繰り返さない。

以上説明したように、本実施の形態の変形例１においても、第１の実施の形態と同様な効果を得ることができる。

すなわち、本実施の形態の変形例１によれば、ｎ本の信号線ＳＬの分離により生じる、表示領域４１０に表示される画像の画質劣化を抑制することができる。つまり、複数の発光画素ＰＸの発光により表示される画像の画質劣化を抑制することができる。

また、本実施の形態の変形例１によれば、表示領域４１０に表示する画像のフレームレートを向上させつつ、表示される画像の画質劣化を抑制することができる。また、発光素子ＥＬ１を発光させるための電圧を書き込むために確保可能な時間を長くしつつ、表示される画像の画質劣化を抑制することができる。

＜第１の実施の形態の変形例２＞
本実施の形態の変形例２では、第１の実施の形態および第１の実施の形態の変形例１と異なる態様で、信号線ＳＬを分離する例を示す。

本実施の形態の変形例２における表示装置は、第１の実施の形態の表示装置１０００と同様なので詳細な説明は繰り返さない。

本実施の形態の変形例２では、第１の実施の形態と比較して、各信号線ＳＬに対応する分離位置が異なる。それ以外は、第１の実施の形態と同様なので詳細な説明は繰り返さない。

図６は、ｎ本の信号線ＳＬの各々に対応する分離位置を説明するための図である。

図６（Ａ）は、一例としての網点型ディザマトリクスＤＭＸを示す図である。網点型ディザマトリクスは、画像処理された画像において生じる擬似輪郭を、ユーザに見えにくくするためのマトリクスである。図６（Ａ）では、一例として、４行４列の網点型ディザマトリクスＤＭＸが示される。

網点型ディザマトリクスＤＭＸに示される各数値（以下、ディザ値ともいう）は、対応する画素の画素値に加算する値である。図６（Ａ）の網点型ディザマトリクスＤＭＸには、一例として、“０”〜“１５”のディザ値が示される。

なお、ディザ値が加算された画素の画素値は、網点型ディザマトリクスＤＭＸに示される複数のディザ値の平均値（例えば、７または８）が減算される。

本実施の形態の変形例２では、網点型ディザマトリクスＤＭＸにおいて、一例として、値の小さい４つのディザ値にそれぞれ対応する４つの位置の各々を、信号線ＳＬの分離位置として利用する。

図６（Ｂ）は、分離領域Ｒ１０内を拡大して示す図である。

図６（Ｂ）に示されるように、図６（Ａ）の網点型ディザマトリクスＤＭＸに示される、“３”，“０”，“２”，“１”の位置は、それぞれ、図６（Ｂ）の分離位置Ｐ１Ｂ，Ｐ２Ｂ，Ｐ３Ｂ，Ｐ４Ｂに対応する。

発光画素行列において、４列毎に、各信号線ＳＬの分離位置の垂直方向の位置が、分離位置Ｐ１Ｂ，Ｐ２Ｂ，Ｐ３Ｂ，Ｐ４Ｂのように繰り返される。

すなわち、本実施の形態の変形例２における各信号線ＳＬの分離位置は、網点型ディザマトリクスＤＭＸに基づいて定められた位置である。つまり、分離領域Ｒ１０内において、発光画素行列中の同一行に配列されたｎ個の発光画素ＰＸは、ディザマトリクスに基づいて定められた配置に基づいて、第１信号線ＳＬ１［ｔ］に対応づけられる発光画素ＰＸと、第２信号線ＳＬ２［ｔ］に対応づけられる発光画素ＰＸとの双方を含む。

したがって、本実施の形態の変形例２では、分離領域Ｒ１０内において、第１信号線ＳＬ１［ｔ］に対応づけられる発光画素ＰＸ、及び第２信号線ＳＬ２［ｔ］に対応づけられる発光画素ＰＸは、非周期的に配置される。

なお、図６（Ｂ）には、複数の発光画素ＰＸの一部も示される。ここで、発光画素行列は、例えば、１０００行２０００列の行列であるとする。

この場合、発光画素行列における１列および４列の各々に対応する第１信号線ＳＬ１は、例えば、発光画素行列における１〜ｕ＋２行目の発光画素ＰＸと電気的に接続される。また、発光画素行列における２列および３列の各々に対応する第１信号線ＳＬ１は、例えば、発光画素行列における１〜ｕ行目の発光画素ＰＸと電気的に接続される。

また、発光画素行列における１列および４列の各々に対応する第２信号線ＳＬ２は、例えば、発光画素行列におけるｕ＋３〜１０００行目の発光画素ＰＸと電気的に接続される。また、発光画素行列における２列および３列の各々に対応する第２信号線ＳＬ２は、例えば、発光画素行列におけるｕ＋１〜１０００行目の発光画素ＰＸと電気的に接続される。

すなわち、本実施の形態の変形例２において、各信号線ＳＬを構成する第１信号線ＳＬ１の長さと、第２信号線ＳＬ２の長さとの差は、２個の発光画素ＰＸ分程度の差である。

以上説明したように、本実施の形態の変形例２においても、第１の実施の形態と同様な効果を得ることができる。

なお、本実施の形態の変形例２では、画像における擬似輪郭を見えにくくするための網点型ディザマトリクスＤＭＸを利用して、各信号線ＳＬの分離位置が定められる。

そのため、本実施の形態の変形例２では、第１の実施の形態よりも、表示領域４１０に表示される画像において、水平方向の線の存在がユーザに認識されにくくなる。すなわち、本実施の形態の変形例２によれば、ｎ本の信号線ＳＬの分離により生じる、表示領域４１０に表示される画像の画質劣化をさらに抑制することができる。

なお、本実施の形態の変形例２では、各信号線ＳＬの分離位置を４行４列の網点型ディザマトリクスを利用して定められているが、これに限定されず、４行４列より大きい網点型ディザマトリクスを利用して各信号線ＳＬの分離位置が定められてもよい。

また、他の方式のディザマトリクスを利用して、各信号線ＳＬの分離位置が定められてもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、複数の発光画素の発光により表示される画像の画質劣化を抑制することを可能とする表示パネルとして、利用することができる。

ＥＬ１発光素子
ＰＸ発光画素
ＳＬ信号線
ＳＬ１第１信号線
ＳＬ２第２信号線
１００制御回路
２１０第１信号線駆動回路
２２０第２信号線駆動回路
３００走査線駆動回路
４００表示パネル
４１０表示領域
１０００表示装置

Claims

外部から供給される信号に応じて発光し、ｍ（２以上の整数）行ｎ（２以上の整数）列の行列である発光画素行列を構成する複数の発光画素と、
前記複数の発光画素のうち、前記発光画素行列におけるｎ個の列の各々に対応するｍ個の発光画素毎に、該ｍ個の発光画素に対応づけて前記発光画素行列における各行が並置される方向である垂直方向に配置されるデータ線とを備え、
前記ｎ個の列にそれぞれ対するｎ本の前記データ線の各々は、前記発光画素行列中の一以上の行を含む分離領域内において第１データ線および第２データ線に分離されており、
前記第１データ線と前記第２データ線とは電気的に非接続とされ、
前記ｎ個の列にそれぞれ対するｎ本の前記第１データ線の各々は、前記複数の発光画素のうち、該第１データ線に対応する発光画素を発光させるための信号を該第１データ線に対応する発光画素に供給するためのデータ線であり、
前記ｎ個の列にそれぞれ対するｎ本の前記第２データ線の各々は、前記複数の発光画素のうち、該第２データ線に対応する発光画素を発光させるための信号を該第２データ線に対応する発光画素に供給するためのデータ線であり、
前記第１データ線に対応づけられる１以上の前記発光画素と、前記第２データ線に対応づけられる１以上の前記発光画素とは異なる画素であり、
前記分離領域内において同一行に配列されたｎ個の発光画素には、前記第１データ線に対応づけられる発光画素と、前記第２データ線に対応づけられる発光画素との双方が含まれる、
表示パネル。
前記分離領域内において、前記第１データ線に対応づけられる発光画素、及び前記第２データ線に対応づけられる発光画素は、周期的に配置される、
請求項１に記載の表示パネル。
前記分離領域内において、前記第１データ線に対応づけられる発光画素、及び前記第２データ線に対応づけられる発光画素は、非周期的に配置される、
請求項１に記載の表示パネル。
前記分離領域内において同一行に配列されたｎ個の発光画素は、前記発光画素行列における奇数列において前記第１データ線又は前記第２データ線のいずれか一方のデータ線に対応づけられ、前記発光画素行列における偶数列において第１データ線又は前記第２データ線のいずれか他方のデータ線に対応づけられている、
請求項２に記載の表示パネル。
前記分離領域内において同一行に配列されたｎ個の発光画素は、ディザマトリクスに基づいて定められた配置に基づいて、前記第１データ線に対応づけられる発光画素と、前記第２データ線に対応づけられる発光画素との双方を含む、
請求項１に記載の表示パネル。
前記複数の発光画素の各々は、有機ＥＬ（Electro Luminescence）素子を含み、
前記有機ＥＬ素子は、外部から供給される信号に応じて発光する、
請求項１〜５のいずれかに記載の表示パネル。
請求項１〜６のいずれかに記載の表示パネルと、
前記ｎ本の第１データ線を駆動するための第１駆動回路と、
前記ｎ本の第２データ線を駆動するための第２駆動回路とを含む、
表示装置。