CN113519065A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113519065A
CN113519065A CN202080018241.2A CN202080018241A CN113519065A CN 113519065 A CN113519065 A CN 113519065A CN 202080018241 A CN202080018241 A CN 202080018241A CN 113519065 A CN113519065 A CN 113519065A
Authority
CN
China
Prior art keywords
film
layer
metal oxide
insulating layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080018241.2A
Other languages
English (en)
Inventor
山崎舜平
生内俊光
肥塚纯一
冈崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN113519065A publication Critical patent/CN113519065A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种电特性良好的半导体装置。提供一种可靠性高的半导体装置。提供一种电特性稳定的半导体装置。该半导体装置包括半导体层、第一绝缘层、第二绝缘层以及导电层。半导体层、第二绝缘层及导电层依次层叠在第一绝缘层上。半导体层包含铟及氧，在表示铟、元素M、锌的各原子数比的三角图中具有以直线分别依次连接第一坐标(1：0：0)、第二坐标(2：1：0)、第三坐标(14：7：1)、第四坐标(7：2：2)、第五坐标(14：4：21)、第六坐标(2：0：3)、第一坐标的范围内的组成。另外，元素M为镓、铝、钇和锡中的任一个以上。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置及其制造方法。本发明的一个方式涉及一种显示装置。
注意，本发明的一个方式不限定于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的一个例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、其驱动方法或者其制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。
背景技术
作为可用于晶体管的半导体材料，使用金属氧化物的氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且铟的比例高于镓的比例，由此场效应迁移率(有时，简称为迁移率或μFE)得到提高的半导体装置。
非专利文献1及非专利文献2公开了一种InGaO3(ZnO)m(m：自然数)的氧化物半导体材料。
由于能够用于半导体层的金属氧化物可以利用溅射法等形成，所以可以被用于构成大型显示装置的晶体管的半导体层。此外，因为可以将使用多晶硅或非晶硅的晶体管的生产设备的一部分改良而利用，所以还可以抑制设备投资。此外，与使用非晶硅的晶体管相比，使用金属氧化物的晶体管具有高场效应迁移率，所以可以实现设置有驱动电路的高性能的显示装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-7399号公报
[非专利文献]
[非专利文献1]M.Nakamura，N.Kimizuka，and T.Mohri，“The Phase Relationsin the In2O3-Ga2ZnO4-ZnO System at 1350℃”，J.Solid State Chem.，1991，Vol.93，p.298-315
[非特許文献2]N.Kimizuka，M.Isobe，and M.Nakamura、“Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m＝3,4,and 5)，InGaO3(ZnO)3，andGa2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System”、J.Solid StateChem.、1995、Vol.116，p.170-178
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种电特性良好的半导体装置。本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。本发明的一个方式的目的之一是提供一种电特性稳定的半导体装置。本发明的一个方式的目的之一是提供一种可靠性高的显示装置。
注意，这些目的的记载不妨碍其他目的的存在。并且，本发明的一个方式不需要实现所有上述目的。此外，可以从说明书、附图、权利要求书等的记载抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置，包括半导体层、第一绝缘层、第二绝缘层以及导电层。半导体层、第二绝缘层及导电层依次层叠在第一绝缘层上。半导体层包含铟及氧，优选在表示铟、元素M、锌的各原子数比的三角图中具有以直线分别依次连接第一坐标(1：0：0)、第二坐标(2：1：0)、第三坐标(14：7：1)、第四坐标(7：2：2)、第五坐标(14：4：21)、第六坐标(2：0：3)、第一坐标的范围内的组成。另外，元素M为镓、铝、钇和锡中的任一个以上。
本发明的一个方式是一种半导体装置，包括半导体层、第一绝缘层、第二绝缘层以及导电层。半导体层、第二绝缘层及导电层依次层叠在第一绝缘层上。半导体层包含铟及氧，优选在表示铟、元素M、锌的各原子数比的三角图中具有以直线分别依次连接第一坐标(7：1：0)、第二坐标(2：1：0)、第三坐标(14：7：1)、第四坐标(7：2：2)、第五坐标(14：4：21)、第六坐标(2：0：3)、第七坐标(7：0：1)、第一坐标的范围内的组成。另外，元素M为镓、铝、钇和锡中的任一个以上。
本发明的一个方式是一种半导体装置，包括半导体层、第一绝缘层、第二绝缘层以及导电层。半导体层、第二绝缘层及导电层依次层叠在第一绝缘层上。半导体层包含铟、锌及氧，优选在表示铟、元素M、锌的各原子数比的三角图中具有以直线分别依次连接第一坐标(44：11：10)、第二坐标(4：1：6)、第三坐标(2：0：3)、第四坐标(11：0：2)、第一坐标的范围内的组成。并且，元素M为镓、铝、钇和锡中的任一个以上。
本发明的一个方式是一种半导体装置，包括半导体层、第一绝缘层、第二绝缘层以及导电层。半导体层、第二绝缘层及导电层依次层叠在第一绝缘层上。半导体层包含铟、锌及氧，优选在表示铟、元素M、锌的各原子数比的三角图中具有以直线分别依次连接第一坐标(44：11：10)、第二坐标(4：1：4)、第三坐标(1：0：1)、第四坐标(11：0：2)、第一坐标的范围内的组成。另外，元素M为镓、铝、钇和锡中的任一个以上。
在上述半导体装置中，优选的是，半导体层具有不与导电层重叠的区域，并且区域包含磷、硼、镁、铝和硅中的任一个以上。
在上述半导体装置中，第二绝缘层优选与区域接触。
上述半导体装置优选还包括第三绝缘层，第三绝缘层优选与导电层的顶面及侧面、第二绝缘层的侧面以及半导体层的顶面及侧面接触。另外，第二绝缘层优选包含氧，第三绝缘层优选包含氮。
在上述半导体装置中，第二绝缘层优选包含氧化硅，第三绝缘层优选包含氮化硅。
发明效果
根据本发明的一个方式，可以提供一种电特性良好的半导体装置。另外，可以提供一种可靠性高的半导体装置。另外，可以提供一种电特性稳定的半导体装置。另外，可以提供一种可靠性高的显示装置。
注意，上述效果的记载并不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。此外，可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图简要说明
图1A及图1B是说明金属氧化物的组成的图。
图2A及图2B是说明金属氧化物的组成的图。
图3A及图3B是说明金属氧化物的组成的图。
图4是说明金属氧化物的组成的图。
图5A是说明IGZO的结晶结构的分类的图。图5B是说明石英玻璃的XRD谱的图。图5C是说明结晶性IGZO的XRD谱的图。
图6A及图6B是晶体管的结构实例。
图7A及图7B是晶体管的结构实例。
图8A是晶体管的俯视图。图8B及图8C是晶体管的截面图。
图9A是晶体管的俯视图。图9B及图9C是晶体管的截面图。
图10A是晶体管的俯视图。图10B及图10C是晶体管的截面图。
图11A是晶体管的俯视图。图11B及图11C是晶体管的截面图。
图12A、图12B、图12C及图12D是晶体管的截面图。
图13A、图13B、图13C及图13D是晶体管的截面图。
图14A、图14B、图14C、图14D及图14E是说明晶体管的制造方法的图。
图15A、图15B、图15C及图15D是说明晶体管的制造方法的图。
图16A及图16B是说明晶体管的制造方法的图。
图17A、图17B、图17C及图17D是说明晶体管的制造方法的图。
图18A、图18B及图18C是显示装置的俯视图。
图19是显示装置的截面图。
图20是显示装置的截面图。
图21是显示装置的截面图。
图22是显示装置的截面图。
图23A是显示装置的方框图。图23B及图23C是显示装置的电路图。
图24A、图24C及图24D是显示装置的电路图。图24B是显示装置的时序图。
图25A及图25B是显示模块的结构实例。
图26A及图26B是电子设备的结构实例。
图27A、图27B、图27C、图27D及图27E是电子设备的结构实例。
图28A、图28B、图28C、图28D、图28E、图28F及图28G是电子设备的结构实例。
图29A、图29B、图29C及图29D是电子设备的结构实例。
图30是示出XRD分析结果的图。
图31是示出晶体管的ID-VG特性的图。
图32是示出晶体管的迁移率的图。
图33是示出TDS分析结果的图。
图34是示出晶体管的ID-VG特性的图。
图35是示出晶体管的ID-VG特性的图。
图36是示出晶体管的可靠性的图。
图37是示出晶体管的ID-VG特性的图。
图38是示出晶体管的ID-VG特性的图。
图39是示出晶体管的ID-VG特性的图。
图40是示出晶体管的ID-VG特性的图。
图41是示出晶体管的ID-VG特性的图。
图42是示出晶体管的ID-VG特性的图。
图43是示出晶体管的ID-VG特性的图。
图44是示出晶体管的ID-VG特性的图。
图45是示出晶体管的ID-VG特性的图。
图46是示出晶体管的ID-VG特性的图。
图47是示出晶体管的ID-VG特性的图。
图48是示出晶体管的ID-VG特性的图。
图49是示出晶体管的ID-VG特性的图。
图50是示出晶体管的ID-VG特性的图。
图51是示出晶体管的ID-VG特性的图。
图52是示出晶体管的可靠性的图。
图53是示出金属氧化物的XRD分析结果的图。
图54是示出金属氧化物的XRD分析结果的图。
图55是示出金属氧化物的带隙的图。
图56A是示出金属氧化物的载流子浓度的图。图56B是示出金属氧化物的霍尔迁移率的图。
图57A是金属氧化物的载流子浓度的图。图57B是示出金属氧化物的霍尔迁移率的图。
实施发明的方式
下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅局限在以下实施方式所记载的内容中。
在本说明书所说明的附图中，为便于清楚地说明，有时夸大表示各构成要素的大小、层的厚度或区域。
本说明书等所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书等中，为了方便起见，使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各结构的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
在本说明书等中，在采用极性不同的晶体管或电路工作中的电流方向变化的情况等下，晶体管所包括的源极及漏极的功能有时相互调换。因此，“源极”和“漏极”可以相互调换。
在本说明书等中，晶体管的沟道长度方向是指与以最短距离连接源区域和漏区域的直线平行的方向中的一个。也就是说，沟道长度方向相当于在晶体管处于开启状态时流过半导体层中的电流的方向之一。此外，沟道宽度方向是指与该沟道长度方向正交的方向。此外，根据晶体管的结构及形状，沟道长度方向及沟道宽度方向有时不限于一个方向。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
此外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”、“绝缘层”等的词句换为“导电膜”、“绝缘膜”。
此外，在本说明书等中，在没有特别的说明的情况下，关态电流(off-statecurrent)是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth(p沟道型晶体管中Vgs高于Vth)的状态。
在本说明书等中，显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此，显示面板是输出装置的一个方式。
此外，在本说明书等中，有时将在显示面板的衬底上安装有例如FPC(FlexiblePrinted Circuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
注意，在本说明书等中，显示装置的一个方式的触摸面板具有如下功能：在显示面显示图像等的功能；以及检测出手指或触屏笔等被检测体接触、点击或靠近显示面的作为触摸传感器的功能。因此触摸面板是输入输出装置的一个方式。
触摸面板例如也可以被称为具有触摸传感器的显示面板(或显示装置)、具有触摸传感器功能的显示面板(或显示装置)。触摸面板也可以包括显示面板及触摸传感器面板。或者，也可以具有在显示面板内部或表面具有触摸传感器的功能的结构。
在本说明书等中，有时将在触摸面板的衬底上安装有连接器或IC的结构称为触摸面板模块、显示模块，或者简称为触摸面板等。
(实施方式1)
在本实施方式中，说明适合用于本发明的一个方式的半导体装置的金属氧化物。
本发明的一个方式的半导体装置在沟道形成区域中包含被用作半导体的金属氧化物(以下也称为氧化物半导体)。与由硅等构成的半导体相比，使用金属氧化物的晶体管开关特性优异，并且其关态电流极低，所以是优选的。
这里，金属氧化物的组成给晶体管的电特性、可靠性带来很大的影响。金属氧化物优选包含铟。并且，金属氧化物的铟含有率优选高。通过提高金属氧化物的铟含有率，可以提高金属氧化物的载流子迁移率(电子迁移率)。因此，将铟含有率高的金属氧化物用于沟道形成区域的晶体管的场效应迁移率高，所以可以使大电流流过。另外，使用该晶体管的半导体装置能够进行高速驱动。因此，包括这种半导体装置的显示装置可以在同一衬底上形成像素部中的晶体管及在驱动电路部中使用的晶体管。另外，通过在像素部中使用这种晶体管，可以提供高品质的图像。
金属氧化物除了铟之外优选还包含元素M。优选的是，元素M的与氧键合的能量高。尤其优选的是，元素M的与氧键合的能量高于铟的与氧键合的能量。金属氧化物包含与氧键合的能量高于铟的元素M，由此该金属氧化物中不容易形成氧空位。元素M可以使用镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一个以上。尤其是，元素M可以使用镓、铝、钇和锡中的一个以上。另外，元素M具有使金属氧化物的能隙宽的功能。
作为元素M，尤其可以适当地使用镓。金属氧化物包含与氧键合的能量高于铟的镓，由此该金属氧化物中不容易形成氧空位。当用于沟道形成区域的金属氧化物中有较多氧空位时，导致晶体管的电特性、可靠性的下降。因此，通过使用包含铟及镓的金属氧化物，可以实现场效应迁移率较高且可靠性较高的晶体管。
金属氧化物除了铟之外优选还包含锌。此外，金属氧化物优选包含铟、元素M及锌。锌具有提高金属氧化物的结晶性的功能。具有结晶性的金属氧化物适合用于沟道形成区域。例如，可以将具有后面说明的CAAC(c-axis aligned crystal)结构、多晶结构、微晶(nc：nanocrystal)结构等的金属氧化物用于沟道形成区域。通过将具有结晶性的金属氧化物用于沟道形成区域，可以减少沟道形成区域中的缺陷态密度，而可以实现可靠性较高的晶体管。
金属氧化物的结晶性越高可以越降低膜中的缺陷态密度。另一方面，通过将结晶性低的金属氧化物用于沟道形成区域可以实现可以使大电流流过的晶体管。
<金属氧化物的组成>
具体地说明金属氧化物的组成。下面，作为组成示出金属氧化物中的铟、元素M、锌的各原子数比。
图1A、图1B、图2A及图2B示出金属氧化物所包含的铟、元素M、锌的各原子数比的优选的范围。图1A、图1B、图2A及图2B使用以铟、元素M及锌为顶点的正三角形示出铟、元素M、锌的各原子数比，这也被称为三角图、三角坐标图、三元图。注意，在图1A、图1B、图2A及图2B中没有记载氧的原子数比。
首先，参照图3A、图3B及图4说明各元素的原子数比。图3A、图3B及图4示出包含元素X、元素Y及元素Z的金属氧化物的例子。图3A、图3B及图4所示的三角图示出以点X、点Y及点Z为顶点的正三角形以及作为金属氧化物的组成例子的坐标点W(α：β：γ)。
坐标点W(α：β：γ)表示元素X、元素Y、元素Z的各原子数比为X：Y：Z＝α：β：γ。各元素的原子数比越近于各頂点越高，而越远离各顶点越低。在此，点X的坐标为(1：0：0)，这表示元素X、元素Y、元素Z的原子数比为X：Y：Z＝1：0：0，即金属氧化物包含元素X并不包含元素Y及元素Z。点Y的坐标为(0：1：0)，这表示元素X、元素Y、元素Z的原子数比为X：Y：Z＝0：1：0，即金属氧化物包含元素Y并不包含元素X及元素Z。点Z的坐标为(0：0：1)，这表示元素X、元素Y、元素Z的原子数比为X：Y：Z＝0：0：1，即金属氧化物包含元素Z并不包含元素X及元素Y。
注意，在本说明书等中，有时将元素X、元素Y、元素Z的原子数比记为“X：Y：Z”。另外，有时将元素X和元素Y的总原子数与元素Z的原子数的比例记为“(X+Y)：Z”。有时同样地记载各元素的其他组合。
图3A示出线LNx、线LNy及线LNz。线LNx是将在γ：β处划分边YZ的长度的点Dx(0：β：γ)与点X连接的直线。线LNx也可以说是满足元素Y与元素Z的原子数比为Y：Z＝β：γ的点的集合。线LNy是将在γ：α处划分边XZ的长度的点Dy(α：0：γ)与点Y连接的直线。线LNy也可以说是满足元素X与元素Z的原子数比为X：Z＝α：γ的点的集合。线LNz是将在β：α处划分边XY的长度的点Dz(α：β：0)与点Z连接的直线。线LNz也可以说是满足元素X与元素Y的原子数比为X：Y＝α：β的点的集合。另外，线LNx、线LNy及线LNz都与坐标点W(α：β：γ)交叉。
另外，在本说明书等中，可以将“连接点A与点B的直线”换称为“连接点A与点B的线段”。
在此，坐标点W(α：β：γ)也可以说是线LNx与线LNy的交点。另外，坐标点W(α：β：γ)也可以说是线LNy与线LNz的交点。另外，坐标点W(α：β：γ)也可以说是线LNx与线LNz的交点。
另外，边XY是满足元素X和元素Y的总原子数与元素Z的原子数的比例为(X+Y)：Z＝1：0的点的集合。也就是说，边XY表示金属氧化物包含元素X和元素Y的任一方以上并不包含元素Z。边YZ是满足元素X的原子数与元素Y和元素Z的总原子数的比例为X：(Y+Z)＝0：1的点的集合。也就是说，边YZ表示金属氧化物包含元素Y和元素Z的任一方以上并不包含元素X。边XZ是满足元素X和元素Z的总原子数与元素Y的原子数的比例为(X+Z)：Y＝1：0的点的集合。也就是说，边XZ表示金属氧化物包含元素X和元素Z的任一方以上并不包含元素Y。
作为具体例子，说明坐标点W为(5：1：3)的情况。在坐标点W为(5：1：3)的情况下，线段XDz的长度与线段DzY的长度的比例为1：5。线段YDx的长度与线段DxZ的长度的比例为3：1。线段XDy的长度与线段DyZ的长度的比例为3：5。另外，线LNx为满足元素Y与元素Z的原子数比为Y：Z＝1：3的点。线LNy为满足元素X与元素Z的原子数比为X：Z＝5：3的点的集合。线LNz为满足元素X与元素Y的原子数比为X：Y＝5：1的点的集合。
图3B示出线PEx、线PEy及线PEz。线PEx是从坐标点W(α：β：γ)向边YZ划的垂线。线PEy是从坐标点W(α：β：γ)向边XZ划的垂线。线PEz是从坐标点W(α：β：γ)向边XY划的垂线。在此，线PEx的长度、线PEy的长度与线PEz的长度的比例为α：β：γ。
作为具体例子，说明坐标点W为(5：1：3)的情况。在坐标点W为(5：1：3)的情况下，线PEx的长度、线PEy的长度与线PEz的长度的比例为5：1：3。
图4A示出线PAx、线PAy及线PAz。线PAx是平行于边YZ的直线并与坐标点W(α：β：γ)交叉。线PAy是平行于边XZ的直线并与坐标点W(α：β：γ)交叉。线PAz是平行于边XY的直线并与坐标点W(α：β：γ)交叉。另外，线PAx也可以说是满足元素X的原子数与元素Y和元素Z的总原子数的比例为X：(Y+Z)＝α：(β+γ)的点的集合。线PAy也可以说是满足元素X和元素Z的总原子数与元素Y的原子数的比例为(X+Z)：Y＝(α+γ)：β的点的集合。线PAz也可以说是满足元素X和元素Y的总原子数与元素Z的原子数的比例为(X+Y)：Z＝(α+β)：γ的点的集合。
作为具体例子，说明坐标点W为(5：1：3)的情况。在坐标点W为(5：1：3)的情况下，线PAx是满足元素X的原子数与元素Y和元素Z的总原子数的比例为X：(Y+Z)＝5：4的点的集合。线PAy是满足元素X和元素Z的总原子数与元素Y的原子数的比例为(X+Z)：Y＝8：1的点的集合。线PAz是满足元素X和元素Y的总原子数与元素Z的原子数的比例为(X+Y)：Z＝2：1的点的集合。
以下具体说明适合用于晶体管的沟道形成区域的金属氧化物的组成。
〔金属氧化物的组成1〕
金属氧化物优选包含铟及氧。金属氧化物也可以还包含元素M和锌的任一方以上。图1A示出适合用于晶体管的沟道形成区域的金属氧化物的组成。金属氧化物的铟、元素M、锌的各原子数比优选包括在图1A所示的三角图中的范围11内。范围11是以直线分别依次连接坐标点A(1：0：0)、坐标点B(2：1：0)、坐标点C(14：7：1)、坐标点D(7：2：2)、坐标点E(14：4：21)、坐标点F(2：0：3)、所述坐标点A而成的多角形的内部。另外，范围11还包括各坐标点及各边。通过将具有范围11所包括的组成的金属氧化物用于沟道形成区域，可以实现可靠性较高且场效应迁移率较高的晶体管。
注意，当作为元素M包含多个元素时，将这些元素的总原子数的比例作为元素M的原子数比。例如，当作为元素M包含镓及锡时，将镓和锡的总原子数的比例作为元素M的原子数比。
在此，坐标点B(2：1：0)是满足(In+M)：Zn＝1：0的点的集合的线L1与满足In：M＝2：1的点的集合的线L2的交点。坐标点C(14：7：1)是上述线L2与满足In：(M+Zn)＝7：4的点的集合的线L3的交点。另外，坐标点C也是上述线L2与满足In：Zn＝14：1的点的集合的线L4的交点。坐标点D(7：2：2)是上述线L3与满足In：Zn＝7：2的点的集合的线L5的交点。另外，坐标点D也是上述线L3与满足In：M＝7：2的点的集合的线L6的交点。坐标点E(14：4：21)是上述线L6与满足In：Zn＝2：3的点的集合的线L7的交点。坐标点F(2：0：3)是上述线L7与满足(In+Zn)：M＝1：0的点的集合的线L8的交点。
注意，在本说明书等中，有时将铟、元素M与锌的原子数的比例记为In：M：Zn。另外，有时将铟和元素M的总原子数与锌的原子数的比例记为(In+M)：Zn。各元素的其他组合也是同样的。
边AB在上述线L1上，边BC在上述线L2上，边CD在上述线L3上，边DE在上述线L6上，边EF在上述线L7上，边FA在上述线L8上。即，范围11也可以说是由线L1、线L2、线L3、线L6、线L7及线L8围绕的多角形的内部。
如范围11所示，金属氧化物的组成优选满足线L2的In：M＝2：1或者其铟含有率高于In：M＝2：1。换言之，铟原子数与元素M的原子数的比例In/M优选为2以上。铟含有率高的金属氧化物具有高载流子迁移率(电子迁移率)，将铟含有率高的金属氧化物用于沟道形成区域的晶体管具有高场效应迁移率，可以使大电流流过。
注意，当元素M的含有率高时有时缺陷能级增大而在可靠性测试中阈值电压的变动量增大。作为评价晶体管的可靠性的指标之一，有保持对栅极施加电场的状态的GBT(Gate Bias Temperature：栅极偏置)应力测试。其中，相对于源极电位及漏极电位，对栅极施加正电位的状态下在高温下保持的测试称为PBTS(Positive Bias TemperatureStress)测试，对栅极施加负电位的状态下在高温下保持的测试称为NBTS(Negative BiasTemperature Stress)测试。此外，将在照射白色LED光等的光的状态下进行的PBTS测试及NBTS测试分别称为PBTIS(Positive Bias Temperature Illumination Stress)测试及NBTIS(Negative Bias Temperature Illumination Stress)测试。
尤其是，使用金属氧化物的n型晶体管在开启状态(电流流过的状态)下正电位被施加到栅极。因此，PBTS测试的阈值电压的变动量为着眼于晶体管的可靠性指标的很重要的因素之一。
这里，使用不包含元素M或元素M的含有率低的金属氧化物膜，由此可以减少PBTS测试中的阈值电压的变动量。另外，当包含元素M时，金属氧化物的组成中的元素M的含有率优选低于铟含有率。并且，铟原子数与元素M的原子数的比例In/M优选为2以上。由此，可以实现可靠性高的晶体管。
作为PBTS测试中的阈值电压的变动的原因之一，可以举出在半导体层和栅极绝缘层的界面或界面附近的缺陷能级。缺陷态密度越大，PBTS测试中的劣化越显著。但是，通过减少半导体层的与栅极绝缘层接触的部分的元素M的含有率，可以抑制该缺陷能级的生成。
通过不包含元素M或减少元素M的含有率可以抑制PBTS劣化的理由例如为如下。包含在半导体层中的元素M与其他金属元素(例如铟或锌)相比更容易抽吸氧。因此，在包含更多的元素M的金属氧化物膜与包含氧化物的绝缘层的界面，通过元素M与绝缘层中的过剩氧键合，容易产生载流子(这里是电子)陷阱位点(trap site)。因此，当对栅极施加正电位时，在半导体层与栅极绝缘层的界面载流子被俘获，阈值电压会变动。
因此，通过将铟原子数与元素M的原子数的比例In/M为2以上的金属氧化物用于沟道形成区域，可以抑制缺陷能级的生成，而可以实现可靠性较高且场效应迁移率较高的晶体管。
如范围11所示，金属氧化物的组成优选满足线L3的In：(M+Zn)＝7：4或者其铟含有率高于In：(M+Zn)＝7：4。换言之，铟原子数与元素M和锌的总原子数的比例In/(M+Zn)优选为7/4以上。铟含有率高的金属氧化物具有高载流子迁移率(电子迁移率)，将铟含有率高的金属氧化物用于沟道形成区域的晶体管具有高场效应迁移率，可以使大电流流过。因此，通过将具有上述范围内的原子数比的金属氧化物用于沟道形成区域，可以实现场效应迁移率高的晶体管。
如范围11所示，金属氧化物的组成优选满足线L6的In：M＝7：2或者其铟含有率高于In：M＝7：2。换言之，铟原子数与元素M的原子数的比例In/M优选为7/2以上。通过将具有上述范围内的原子数比的金属氧化物用于沟道形成区域，可以抑制缺陷能级的生成，而可以实现可靠性较高且场效应迁移率较高的晶体管。
如范围11所示，金属氧化物的组成优选满足线L7的In：Zn＝2：3或者其铟含有率高于In：Zn＝2：3。换言之，铟原子数与锌原子数的比例In/Zn优选为2/3以上。当锌含有率高时金属氧化物有时成为多晶。多晶所具有的晶界成为缺陷能级，该缺陷能级会为载流子陷阱或载流子产生源，由此使用多晶金属氧化物的晶体管的电特性变动较大，有时降低可靠性。因此，通过采用上述范围内的原子数比，可以抑制金属氧化物成为多晶。另外，通过将该金属氧化物用于沟道形成区域，可以实现可靠性高的晶体管。
作为金属氧化物可以使用具有包括在范围11内的组成的In-M-Zn氧化物。作为In-M-Zn氧化物例如可以适当地使用In：M：Zn＝5：1：1、In：M：Zn＝5：1：2、In：M：Zn＝5：1：3、In：M：Zn＝5：1：4、In：M：Zn＝5：1：5、In：M：Zn＝5：1：6、In：M：Zn＝10：1：1、In：M：Zn＝10：1：2、In：M：Zn＝10：1：3、In：M：Zn＝10：1：4、In：M：Zn＝10：1：5、In：M：Zn＝10：1：6、In：M：Zn＝10：1：7、In：M：Zn＝10：1：8、In：M：Zn＝10：1：10、In：M：Zn＝10：1：12、In：M：Zn＝10：1：15或其附近的氧化物。另外，作为金属氧化物可以使用氧化铟。另外，作为金属氧化物可以使用In-M氧化物。作为In-M氧化物，例如可以适当地使用In：M＝2：1、In：M＝7：2、In：M＝5：1、In：M＝7：1、In：M＝10：1或其附近的氧化物。另外，作为金属氧化物可以使用In-Zn氧化物。作为In-Zn氧化物，例如可以使用In：Zn＝2：3、In：Zn＝3：2、In：Zn＝7：2、In：Zn＝4：1、In：Zn＝11：2、In：Zn＝7：1、In：Zn＝14：1或其附近的氧化物。
作为金属氧化物的组成的分析方法，例如可以使用能量色散X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)、X射线光电子能谱法(XPS：X-rayPhotoelectron Spectroscopy)、感应耦合等离子体质谱分析法(ICP-MS：InductivelyCoupled Plasma-Mass Spectrometry)、感应耦合等离子体原子发射光谱法(ICP-AES：Inductively Coupled Plasma-Atomic Emission Spectroscopy)等。注意，含有率低的元素有时受分析精度的影响实际上的含有率与分析所得的含有率不同。例如，当元素M的含有率低时，有时分析所得的元素M的含有率低于实际上的含有率。
注意，在利用溅射法形成金属氧化物的情况下，有时靶材的原子数比与该金属氧化物的原子数比不同。尤其是，金属氧化物中的锌的原子数比有时小于靶材中的锌的原子数比。具体而言，该锌的原子数比有时为靶材中的锌的原子数比的40％以上且90％以下左右。在此，所使用的靶材优选为多晶。
〔金属氧化物的组成2〕
金属氧化物优选包含元素M和锌的任一方以上、铟及氧。图1B示出适合用于晶体管的沟道形成区域的金属氧化物的组成。金属氧化物的铟、元素M、锌的各原子数比优选包括在图1B所示的三角图中的范围13内。范围13是以直线分别依次连接坐标点G(7：1：0)、坐标点B(2：1：0)、坐标点C(14：7：1)、坐标点D(7：2：2)、坐标点E(14：4：21)、坐标点F(2：0：3)、坐标点H(7：0：1)、所述坐标点G而成的多角形的内部。另外，范围13还包括各坐标点及各边。通过将具有范围13所包括的组成的金属氧化物用于沟道形成区域，可以实现可靠性较高且场效应迁移率较高的晶体管。
在此，坐标点G(7：1：0)是满足(In+M)：Zn＝1：0的点的集合的线L1与满足In：(M+Zn)＝7：1的点的集合的线L9的交点。坐标点H(7：0：1)是上述线L9与满足(In+Zn)：M＝1：0的点的集合的线L8的交点。坐标点B至坐标点F可以参照上述记载，所以省略详细说明。
边GB在上述线L1上，边BC在上述线L2上，边CD在上述线L3上，边DE在上述线L6上，边EF在上述线L7上，边FH在上述线L8上，边HG在上述线L9上。即，范围13也可以说是由线L1、线L2、线L3、线L6、线L7、线L8及线L9围绕的多角形的内部。
如范围13所示，金属氧化物的组成优选满足线L9的In：(M+Zn)＝7：1或者其In含有率高于In：(M+Zn)＝7：1。换言之，铟原子数与元素M和锌的总原子数的比例In/(M+Zn)优选为7以下。当铟含有率高时，金属氧化物有时具有方铁锰矿型结晶结构。另外，金属氧化物有时具有方铁锰矿型结晶结构和层状结晶结构共存的结晶结构。当多个结晶结构共存时，可能在不同的结晶结构之间形成晶界。晶界成为缺陷能级，该缺陷能级会为载流子陷阱或载流子产生源，由此使用具有晶界的金属氧化物的晶体管的电特性变动较大，有时降低可靠性。因此，通过采用上述范围内的原子数比，可以抑制金属氧化物具有方铁锰矿型结晶结构，容易具有层状结晶结构。另外，通过将该金属氧化物用于沟道形成区域，可以实现可靠性高的晶体管。
如范围13所示，金属氧化物的组成优选满足线L2的In：M＝2：1或者其铟含有率高于In：M＝2：1。换言之，铟原子数与元素M的原子数的比例In/M优选为2以上。通过将具有上述范围内的原子数比的金属氧化物用于沟道形成区域，可以抑制缺陷能级的生成，而可以实现可靠性较高且场效应迁移率较高的晶体管。
如范围13所示，金属氧化物的组成优选满足线L3的In：(M+Zn)＝7：4或者其铟含有率高于In：(M+Zn)＝7：4。换言之，铟原子数与元素M和锌的总原子数的比例In/(M+Zn)优选为7/4以上。通过将具有上述范围内的原子数比的金属氧化物用于沟道形成区域，可以实现场效应迁移率高的晶体管。
如范围13所示，金属氧化物的组成优选满足线L6的In：M＝7：2或者其铟含有率高于In：M＝7：2。换言之，铟原子数与元素M的原子数的比例In/M优选为7/2以上。通过将具有上述范围内的原子数比的金属氧化物用于沟道形成区域，可以抑制缺陷能级的生成，而可以实现可靠性较高且场效应迁移率较高的晶体管。
如范围13所示，金属氧化物的组成优选满足线L7的In：Zn＝2：3或者其铟含有率高于In：Zn＝2：3。换言之，铟原子数与锌原子数的比例In/Zn优选为2/3以上。通过采用上述范围内的原子数比，可以抑制金属氧化物成为多晶。另外，通过将该金属氧化物用于沟道形成区域，可以实现可靠性高的晶体管。
作为金属氧化物可以使用具有包括在范围13内的组成的In-M-Zn氧化物。作为In-M-Zn氧化物例如可以适当地使用In：M：Zn＝5：1：1、In：M：Zn＝5：1：2、In：M：Zn＝5：1：3、In：M：Zn＝5：1：4、In：M：Zn＝5：1：5、In：M：Zn＝5：1：6、In：M：Zn＝10：1：1、In：M：Zn＝10：1：2、In：M：Zn＝10：1：3、In：M：Zn＝10：1：4、In：M：Zn＝10：1：5、In：M：Zn＝10：1：6、In：M：Zn＝10：1：7、In：M：Zn＝10：1：8、In：M：Zn＝10：1：10、In：M：Zn＝10：1：12、In：M：Zn＝10：1：15或其附近的氧化物。另外，作为金属氧化物可以使用In-M氧化物。作为In-M氧化物，例如可以适当地使用In：M＝2：1、In：M＝7：2、In：M＝5：1、In：M＝7：1或其附近的氧化物。另外，作为金属氧化物可以使用In-Zn氧化物。作为In-Zn氧化物，例如可以使用In：Zn＝2：3、In：Zn＝3：2、In：Zn＝7：2、In：Zn＝4：1、In：Zn＝11：2、In：Zn＝7：1或其附近的氧化物。
〔金属氧化物的组成3〕
金属氧化物优选包含铟、锌及氧。金属氧化物也可以还包含元素M。图2A示出适合用于晶体管的沟道形成区域的金属氧化物的组成。金属氧化物的铟、元素M、锌的各原子数比优选包括在图2A所示的三角图中的范围15内。范围15是以直线分别依次连接坐标点I(44：11：10)、坐标点J(4：1：6)、坐标点F(2：0：3)、坐标点K(11：0：2)与所述坐标点I而成的多角形的内部。另外，范围15还包括各坐标点及各边。通过将具有范围15所包括的组成的金属氧化物用于沟道形成区域，可以实现可靠性较高且场效应迁移率较高的晶体管。
在此，坐标点I(44：11：10)是满足In：M＝4：1的点的集合的线L10与满足(In+M)：Zn＝11：2的点的集合的线L11的交点。坐标点J(4：1：6)是上述线L7与上述线L10的交点。坐标点K(11：0：2)是上述线L11与上述线L8的交点。坐标点F可以参照上述记载，所以省略详细说明。
边IJ在上述线L10上，边JF在上述线L7上，边FK在上述线L8上，边KI在上述线L11上。即，范围15也可以说是由线L10、线L7、线L8及线L11围绕的多角形的内部。
如范围15所示，金属氧化物的组成优选满足线L10的In：M＝4：1或者其In含有率高于In：M＝4：1。换言之，铟原子数与元素M的原子数的比例In/M优选为4以上。通过将具有上述范围内的原子数比的金属氧化物用于沟道形成区域，可以抑制缺陷能级的生成，而可以实现可靠性较高且场效应迁移率较高的晶体管。
如范围15所示，金属氧化物的组成优选满足线L7的In：Zn＝2：3或者其铟含有率高于In：Zn＝2：3。换言之，铟原子数与锌原子数的比例In/Zn优选为2/3以上。通过采用上述范围内的原子数比，可以抑制金属氧化物成为多晶。另外，通过将该金属氧化物用于沟道形成区域，可以实现可靠性高的晶体管。
如范围15所示，金属氧化物的组成优选满足线L11的(In+M)：Zn＝11：2或者其锌含有率高于(In+M)：Zn＝11：2。换言之，铟和元素M的总原子数与锌原子数的比例(In+M)/Zn优选为11/2以下。金属氧化物有包含锌而具有层状结晶结构的倾向。另外，锌含有率越高可以实现结晶性越高的金属氧化物。
作为金属氧化物可以使用具有包括在范围15内的组成的In-M-Zn氧化物。作为In-M-Zn氧化物例如可以适当地使用In：M：Zn＝5：1：2、In：M：Zn＝5：1：3、In：M：Zn＝5：1：4、In：M：Zn＝5：1：5、In：M：Zn＝5：1：6、In：M：Zn＝10：1：2、In：M：Zn＝10：1：3、In：M：Zn＝10：1：4、In：M：Zn＝10：1：5、In：M：Zn＝10：1：6、In：M：Zn＝10：1：7、In：M：Zn＝10：1：8、In：M：Zn＝10：1：10、In：M：Zn＝10：1：12、In：M：Zn＝10：1：15或其附近的氧化物。另外，作为金属氧化物可以使用In-Zn氧化物。作为In-Zn氧化物，例如可以使用In：Zn＝2：3、In：Zn＝3：2、In：Zn＝7：2、In：Zn＝4：1、In：Zn＝11：2、In：Zn＝7：1或其附近的氧化物。
金属氧化物优选具有上述范围内的组成并为CAAC-OS(c-axis AlignedCrystalline Oxide Semiconductor)、nc-OS(nanocrystalline oxide semiconductor)或者CAC-OS(Cloud-Aligned Composite Oxide Semiconductor)。
在此，说明可用于晶体管的金属氧化物的CAC-OS及CAAC-OS。
〔金属氧化物的结构〕
CAC-OS在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整个部分具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的半导体层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。另外，在材料中，导电性区域与绝缘性区域有时以纳米粒子级分离。另外，导电性区域与绝缘性区域有时在材料中不均匀地分布。另外，导电性区域有时以周围模糊而云状连接的方式被观察。
在CAC-OS或CAC-metal oxide中，导电性区域与绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的大小在材料中分布。
CAC-OS或CAC-metal oxide由具有不同的带隙的成分而构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分和具有起因于导电性区域的窄隙的成分而构成。当该构成时，在使载流子流过的情况下，载流子主要在具有窄隙的成分中流过。另外，具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地载流子在具有宽隙的成分流过。由此，当将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域的情况下，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流(on-statecurrent)及高场效应迁移率。
也就是说，CAC-OS或CAC-metal oxide也可以被称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
〔金属氧化物的结构〕
氧化物半导体可以分为单晶氧化物半导体与其之外的非单晶氧化物半导体。作为非单晶氧化物半导体，可以举出CAAC-OS、多晶氧化物半导体、nc-OS、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
另外，在关注到结晶结构的情况下，氧化物半导体有时属于与上述不同的分类。在此，参照图5A对氧化物半导体中的结晶结构的分类进行说明。图5A是对氧化物半导体，典型的是IGZO(包含In、Ga及Zn的金属氧化物)的结晶结构的分类进行说明的图。
如图5A所示，IGZO大致分为Amorphous、Crystalline及Crystal。另外，在Amorphous中包含completely amorphous。另外，在Crystalline中包含CAAC(c-axisaligned crystalline)、nc(nanocrystalline)及CAC(Cloud-Aligned Composite)。注意，在Crystalline的分类中不包含下述的single crystal及poly crystal。另外，在Crystal中包含single crystal及poly crystal。
图5A所示的粗框内的结构是属于New crystalline phase的结构。该结构在Amorphous与Crystal间的境界区域。也可以说，该结构具有与Crystalline及在能量上不稳定的Amorphous完全不同的结构。
另外，对膜或衬底中的结晶结构可以使用X射线衍射(XRD：X-Ray Diffraction)图案进行评价。在此，图5B及图5C示出石英玻璃及具有分类为Crystalline的结晶结构的IGZO(也称为Crystalline IGZO)的XRD谱。图5B示出石英玻璃的XRD谱，图5C示出CrystallineIGZO的XRD谱。注意，图5C所示的Crystalline IGZO的组成为In：Ga：Zn＝4：2：3[原子数比]。另外，图5C所示的结晶性IGZO的厚度为500nm。
如图5B中的箭头所示，石英玻璃的XRD谱中的峰大致是左右对称。另一方面，如图5C中的箭头所示，结晶性IGZO的XRD谱中的峰是左右不对称。XRD谱的峰是左右不对称明示结晶的存在。换言之，除非XRD谱的峰的形状是左右不对称，才称为Amorphous。另外，在图5C中，在2θ＝31°或其附近表示微晶(nanocrystal)。XRD谱的峰的形状为左右不对称的缘故可以估计起因于该微晶。
具体而言，在图5C所示的结晶性IGZO的XRD谱中，于2θ＝34°或其附近具有峰。另外，微晶于2θ＝31°或其附近具有峰。在使用X射线衍射图案对氧化物半导体膜进行评价的情况下，如图5C所示，比2θ＝34°或其附近的峰低角度一侧的光谱宽度大。从此可知，氧化物半导体膜包括于2θ＝31°或其附近具有峰的微晶。
CAAC-OS具有c轴取向性，多个纳米晶在a-b面方向上连接，其结晶结构具有畸变。注意，畸变是指在连接多个纳米晶的区域中的整齐晶格排列的区域与整齐其他晶格排列的区域之间晶格排列的方向变化的区域。
纳米晶虽然基本上是六角形，但不局限于正六角形而有时是非正六角形状。另外，在畸变中，有时包括五角形及七角形等晶格排列。注意，在CAAC-OS中，即使在畸变附近也确认不到明确的晶界(grain boundary)。也就是说可知，晶格排列的畸变抑制形成晶界。这是因为CAAC-OS通过具有如下特性可以容许畸变：a-b面方向上的氧原子的排列不细致，因为金属元素被取代而原子间的键长变化等。
注意，确认到的明确的晶界(grain boundary)的结晶结构被称为所谓的多晶(poly crystal)。晶界是复合中心，因此载流子被俘获而引起晶体管的通态电流的降低或场效应迁移率的降低的可能性高。由此，确认不到明确的晶界的CAAC-OS是对晶体管的半导体层具有优选的结晶结构的结晶性氧化物之一。注意，在构成CAAC-OS时，优选采用具有Zn的结构。例如，In-Zn氧化物及In-Ga-Zn氧化物可以比In氧化物抑制晶界的产生，所以是优选的。
CAAC-OS倾向于具有层叠包含铟及氧的层(下面称为In层)与包含元素M、锌及氧的层(下面称为(M，Zn)层)的层状的结晶结构(也称为层状结构)。注意，铟与元素M可以互相调换，在(M，Zn)层中的元素M被铟取代时，可以表示为(In，M，Zn)层。另外，在In层中的铟被元素M取代时，可以表示为(In，M)层。
CAAC-OS是结晶性高的氧化物半导体。另一方面，由于在CAAC-OS中确认不到明确的晶界，因此不容易发生起因于晶界的电子迁移率的降低。此外，由于氧化物半导体的结晶性有时因杂质的混入及缺陷的生成等而降低，因此CAAC-OS也可以说是杂质及缺陷(氧空位等)少的氧化物半导体。由此，包括CAAC-OS的氧化物半导体的物理性质稳定。由此，包括CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
nc-OS在微小区域(例如，1nm以上且10nm以下的区域，尤其是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶间的结晶取向没有规则性。由此，在膜整体中没有取向性。所以根据分析方法，nc-OS有时与a-like OS及非晶氧化物半导体没有区别。
a-like OS是具有nc-OS与非晶氧化物半导体间的结构的氧化物半导体。a-likeOS包括空洞或低密度区域。也就是说，与nc-OS及CAAC-OS相比，a-like OS的结晶性低。
氧化物半导体采用多种结构，并且各有不同的特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS及CAAC-OS中的两种以上。
〔具有氧化物半导体的晶体管〕
接着，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
优选将载流子浓度低的氧化物半导体用于晶体管。在要降低氧化物半导体膜的载流子浓度的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。
高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，因此有时具有较低的陷阱态密度。
被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，在陷阱态密度高的氧化物半导体中形成有沟道形成区域的晶体管的电特性有时不稳定。
因此，为了使晶体管的电特性稳定，减少氧化物半导体中的杂质浓度是有效的。为了减少氧化物半导体中的杂质浓度，优选还减少附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
〔杂质〕
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷态。因此，将氧化物半导体中或氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，优选减少氧化物半导体中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而n型化。其结果是，在将包含氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。因此，优选尽可能地减少该氧化物半导体中的氮，例如，利用SIMS测得的氧化物半导体中的氮浓度低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
〔金属氧化物的组成4〕
金属氧化物优选包含铟、锌及氧。金属氧化物也可以还包含元素M。图2B示出适合用于晶体管的沟道形成区域的金属氧化物的组成。金属氧化物的铟、元素M、锌的各原子数比优选包括在图2B所示的三角图中的范围17内。范围17是以直线分别依次连接坐标点I(44：11：10)、坐标点L(4：1：4)、坐标点M(1：0：1)、坐标点K(11：0：2)、所述坐标点I而成的多角形的内部。另外，范围17还包括各坐标点及各边。通过将具有范围17所包括的组成的金属氧化物用于沟道形成区域，可以实现可靠性较高且场效应迁移率较高的晶体管。
在此，坐标点L(4：1：4)是上述线L10与满足In：Zn＝1：1的点的集合的线L12的交点。坐标点M(1：0：1)是上述线L12与上述线L8的交点。坐标点I及坐标点K可以参照上述记载，所以省略详细说明。
边IL在上述线L10上，边LM在上述线L12上，边MK在上述线L8上，边KI在上述线L11上。即，范围17也可以说是由线L10、线L12、线L8及线L11围绕的多角形的内部。
如范围17所示，金属氧化物的组成优选满足线L10的In：M＝4：1或者其In含有率高于In：M＝4：1。换言之，铟原子数与元素M的原子数的比例In/M优选为4以上。通过将具有上述范围内的原子数比的金属氧化物用于沟道形成区域，可以抑制缺陷能级的生成，而可以实现可靠性较高且场效应迁移率较高的晶体管。
如范围17所示，金属氧化物的组成优选满足线L12的In：Zn＝1：1或者其铟含有率高于In：Zn＝1：1。换言之，铟原子数与锌的原子数的比例In/Zn优选为1以上。通过采用上述范围内的原子数比，可以抑制金属氧化物成为多晶。金属氧化物不容易成为多晶，由此可以扩大金属氧化物的形成条件的自由度。另外，通过将该金属氧化物用于沟道形成区域，可以实现可靠性高的晶体管。
如范围17所示，金属氧化物的组成优选满足线L11的(In+M)：Zn＝11：2或者其锌含有率高于(In+M)：Zn＝11：2。换言之，铟和元素M的总原子数与锌原子数的比例(In+M)/Zn优选为11/2以下。具有上述范围内的原子数的金属氧化物具有高结晶性。另外，通过将该金属氧化物用于沟道形成区域，可以实现可靠性高的晶体管。
作为金属氧化物可以使用具有包括在范围17内的组成的In-M-Zn氧化物。作为In-M-Zn氧化物例如可以适当地使用In：M：Zn＝5：1：2、In：M：Zn＝5：1：3、In：M：Zn＝5：1：4、In：M：Zn＝5：1：5、In：M：Zn＝10：1：2、In：M：Zn＝10：1：3、In：M：Zn＝10：1：4、In：M：Zn＝10：1：5、In：M：Zn＝10：1：6、In：M：Zn＝10：1：7、In：M：Zn＝10：1：8、In：M：Zn＝10：1：10或其附近的氧化物。另外，作为金属氧化物可以使用In-Zn氧化物。作为In-Zn氧化物，例如可以使用In：Zn＝2：3、In：Zn＝3：2、In：Zn＝7：2、In：Zn＝4：1、In：Zn＝11：2、In：Zn＝7：1或其附近的氧化物。
本实施方式所示的结构实例及对应于这些例子的附图等的至少一部分可以与其他结构实例或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，对采用实施方式1所示的金属氧化物的半导体装置的结构实例进行说明。在本实施方式中，作为半导体装置的一个例子对在形成沟道的半导体层中使用金属氧化物的晶体管进行说明。以下以晶体管为例进行说明。
<结构实例1>
〔结构实例1-1〕
图6A示出晶体管10的沟道长度方向的截面示意图。
晶体管10包括绝缘层103、半导体层108、绝缘层110、金属氧化物层114、导电层112。绝缘层110被用作栅极绝缘层。导电层112被用作栅电极。
当作为导电层112使用包含金属或合金的导电膜时，可以减少电阻，所以是优选的。注意，也可以作为导电层112使用包含氧化物的导电膜。
金属氧化物层114具有对绝缘层110中供应氧的功能。此外，当作为导电层112使用包含容易氧化的金属或合金的导电膜时，也可以将金属氧化物层114用作防止因绝缘层110中的氧导致导电层112被氧化的阻挡层。注意，也可以通过在形成导电层112之前去除金属氧化物层114，使导电层112与绝缘层110接触。
绝缘层103优选由包含氧化物的绝缘膜形成。尤其是，与半导体层108接触的部分优选使用氧化物膜。
半导体层108包含示出半导体特性的金属氧化物(以下，也称为氧化物半导体)。半导体层108优选使用具有实施方式1所示的组成的金属氧化物。通过将该金属氧化物用于沟道形成区域，可以实现可靠性较高且场效应迁移率较高的晶体管。
半导体层108的与导电层112重叠的区域被用作沟道形成区域。此外，半导体层108优选夹着沟道形成区域包括一对低电阻区域108n。低电阻区域108n为其载流子浓度比沟道形成区域高的区域，并被用作源区域及漏区域。
低电阻区域108n也可以说是与沟道形成区域相比低电阻的区域、载流子浓度高的区域、氧空位量多的区域、氢浓度高的区域或者杂质浓度高的区域。
绝缘层110具有从绝缘层103一侧依次层叠有绝缘膜110a、绝缘膜110b及绝缘膜110c的叠层结构。绝缘膜110a具有与半导体层108的沟道形成区域接触的区域。绝缘膜110c具有与金属氧化物层114接触的区域。绝缘膜110b位于绝缘膜110a与绝缘膜110c之间。
绝缘膜110a、绝缘膜110b及绝缘膜110c优选都为包含氧化物的绝缘膜。此时，绝缘膜110a、绝缘膜110b及绝缘膜110c优选在同一沉积装置中连续形成。
例如，作为绝缘膜110a、绝缘膜110b及绝缘膜110c，可以使用包含氧化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘层。
与半导体层108接触的绝缘层110优选具有氧化物绝缘膜的叠层结构，更优选具有含有超过化学计量组成的氧的区域。换言之，绝缘层110包括能够释放氧的绝缘膜。例如，通过在氧气氛下形成绝缘层110；通过对形成后的绝缘层110在氧气氛下进行加热处理、等离子体处理等；或者通过在绝缘层110上在氧气氛下形成氧化物膜等，可以将氧供应到绝缘层110中。
绝缘膜110a、绝缘膜110b及绝缘膜110c例如可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、真空蒸镀法、脉冲激光沉积(PLD：Pulsed LaserDeposition)法、原子层沉积(ALD：Atomic Layer Deposition)法等形成。作为CVD法有等离子体增强化学气相沉积(PECVD：Plasma Enhanced CVD)法、热CVD法等。
尤其是，绝缘膜110a、绝缘膜110b及绝缘膜110c优选利用等离子体CVD法形成。
绝缘膜110a由于形成于半导体层108上，所以优选为尽可能在不给半导体层108带来损伤的条件下形成的膜。例如，可以在沉积速度(也称为沉积率)充分低的条件下形成。
例如，在作为绝缘膜110a利用等离子体CVD法形成氧氮化硅膜时，通过在低功率的条件下形成，可以使给半导体层108带来的损伤极小。
作为用于氧氮化硅膜的形成的成膜气体例如可以使用包含硅烷、乙硅烷等含硅的沉积气体以及氧、臭氧、一氧化二氮、二氧化氮等氧化气体的源气体。此外，除了源气体以外也可以包含氩、氦、氮等稀释气体。
例如，通过减小相对于成膜气体的总流量的沉积气体的流量的比例(以下，简称为流量比)，可以降低沉积速度，因此可以形成致密且缺陷少的膜。
绝缘膜110b优选为在其沉积速度比绝缘膜110a高的条件下形成的膜。由此，可以提高生产率。
例如，当采用与绝缘膜110a相比增加沉积气体的流量比的条件时，绝缘膜110b可以在提高沉积速度的条件下形成。
绝缘膜110c优选为其表面缺陷得到降低、不容易吸附水等包含在大气中的杂质、极为致密的膜。例如，与绝缘膜110a同样地，可以在沉积速度充分低的条件下形成。
由于绝缘膜110c形成于绝缘膜110b上，所以与绝缘膜110a相比在形成绝缘膜110c时给半导体层108带来的影响很小。因此，绝缘膜110c可以与绝缘膜110a相比在高功率的条件下形成。通过降低沉积气体的流量比且在较高的功率下形成，可以实现致密且其表面缺陷得到降低的膜。
换言之，可以将按绝缘膜110b、绝缘膜110a、绝缘膜110c的顺序沉积速度较高的条件下形成的叠层膜用于绝缘层110。此外，在绝缘层110中，按绝缘膜110b、绝缘膜110a、绝缘膜110c的顺序在湿蚀刻或干蚀刻的同一条件下的蚀刻速度较高。
绝缘膜110b的厚度优选形成为比绝缘膜110a及绝缘膜110c厚。通过使沉积速度最快的绝缘膜110b形成得厚，可以缩短绝缘层110的形成工序所需要的时间。
这里，由于绝缘膜110a与绝缘膜110b的边界及绝缘膜110b与绝缘膜110c的边界有时不清楚，所以在图6A等中以虚线表示这些边界。注意，由于绝缘膜110a与绝缘膜110b的膜密度不同，所以有时在绝缘层110的截面的透射电子显微镜(TEM：Transmission ElectronMicroscopy)图像等中，以对比度的不同而可以观察到这些边界。同样地，有时以对比度的不同而可以观察到绝缘膜110b和绝缘膜110c的边界。
作为半导体层108优选使用具有结晶性的金属氧化物膜。例如，可以使用具有后面说明的CAAC(c-axis aligned crystal)结构、多晶结构、微晶(nc)结构等的金属氧化物膜。通过将具有结晶性的金属氧化物膜用于半导体层108，可以降低半导体层108中的缺陷态密度，由此可以实现可靠性高的半导体装置。
半导体层108具有越高的结晶性，该膜中的缺陷态密度越低。另一方面，通过使用结晶性低的金属氧化物膜，可以实现能够流过大电流的晶体管。
半导体层108的结晶性例如可以通过X射线衍射(XRD)、透射电子显微镜(TEM)、电子束衍射(ED：Electron Diffraction)等分析。
在利用溅射法形成金属氧化物膜时，形成膜时的衬底温度(载物台温度)越高，金属氧化物膜的结晶性可以越提高。相对于在形成膜中使用的成膜气体整体的氧气体的流量比例(也称为氧流量比)越高，金属氧化物膜的结晶性越提高。
〔结构实例1-2〕
图6B是晶体管10A的截面示意图。晶体管10A与上述晶体管10的不同之处主要在于半导体层108的结构。
晶体管10A所包括的半导体层108具有从绝缘层103一侧层叠有半导体层108a及半导体层108b的叠层结构。半导体层108a及半导体层108b的每一个优选使用实施方式1所示的金属氧化物膜。或者，半导体层108a和半导体层108b的任一方以上优选使用实施方式1所示的金属氧化物膜。
注意，为了方便起见，半导体层108a所包括的低电阻区域及半导体层108b所包括的低电阻区域总称为低电阻区域108n，以相同的阴影线示出。实际上，由于半导体层108a和半导体层108b的组成不同，所以有时低电阻区域108n的电阻率、载流子浓度、氧空位量、氢浓度或杂质浓度等不同。
半导体层108b与半导体层108a的顶面及绝缘膜110a的底面接触。作为半导体层108b，可以使用实施方式1所示的能够用于半导体层108的金属氧化物膜。
另一方面，半导体层108a可以使用元素M的原子数比高于半导体层108b的金属氧化物膜。
元素M与氧的键合力高于铟，因此在元素M的原子数比高的金属氧化物膜用于半导体层108a时，不容易形成氧空位。因在半导体层108a中存在很多氧空位导致晶体管的电特性及可靠性的下降。因此，当作为半导体层108a使用元素M的原子数比高于半导体层108b的金属氧化物膜时，可以实现电特性良好且可靠性高的晶体管10A。
作为半导体层108a，优选使用包括锌的原子数比等于半导体层108b的区域或者锌的原子数比低于半导体层108b的区域的金属氧化物膜。当作为半导体层108a使用不容易产生氧空位的金属氧化物膜时，可以降低NBTIS测试中的劣化。
在图6B所示的晶体管10A中作为位于绝缘层103一侧的半导体层108a使用元素M的含有率较大的金属氧化物膜，由此降低半导体层108中的氧空位。再者，作为位于绝缘层110一侧的半导体层108b使用元素M的含有率低或不包含元素M的金属氧化物膜，由此半导体层108与绝缘层110的界面缺陷密度得到降低，因此可以实现具有极高的电特性及极高的可靠性的晶体管。
这里，半导体层108b优选形成为比半导体层108a薄。即使半导体层108b例如为0.5nm以上且10nm以下的极薄的膜，也可以降低与绝缘层110的界面缺陷密度。另一方面，使不容易产生氧空位的半导体层108a相对厚，由此可以实现更高的可靠性的晶体管。
例如，半导体层108a的厚度优选为半导体层108b的厚度的1.5倍以上且20倍以下，更优选为2倍以上且15倍以下，进一步优选为3倍以上且10倍以下。半导体层108b的厚度优选为0.5nm以上且30nm以下，更优选为1nm以上且20nm以下，进一步优选为2nm以上且10nm以下。
作为半导体层108a及半导体层108b的每一个优选使用上述具有结晶性的金属氧化物膜。作为半导体层108a和半导体层108b的双方可以使用结晶性高的金属氧化物膜或结晶性低的金属氧化物膜。或者，半导体层108a及半导体层108b也可以具有不同的结晶性。例如，半导体层108a的结晶性可以比半导体层108b高，或者半导体层108b的结晶性可以比半导体层108a高。用于半导体层108a及半导体层108b的每一个的金属氧化物膜的结晶性可以基于所要求的晶体管的电特性及可靠性以及沉积装置等的规格决定。
〔结构实例1-3〕
图7A是晶体管10B的截面示意图。晶体管10B与上述晶体管10的不同之处主要在于绝缘层103的结构以及导电层106的存在。
导电层106包括隔着绝缘层103与半导体层108、绝缘层110、金属氧化物层114及导电层112重叠的区域。导电层106被用作第一栅电极(也称为背栅电极)。绝缘层103被用作第一栅极绝缘层。此时，导电层112被用作第二栅电极，绝缘层110被用作第二栅极绝缘层。
例如，在对导电层112及导电层106施加相同的电位时，可以增大在处于开启状态的晶体管10B中流过的电流。此外，在晶体管10B中，可以对导电层112和导电层106的一方供应控制阈值电压的电位，对导电层112和导电层106的另一方供应控制晶体管10B的开启/关闭状态的电位。
绝缘层103具有从导电层106一侧层叠有绝缘膜103a、绝缘膜103b、绝缘膜103c及绝缘膜103d的叠层结构。绝缘膜103a与导电层106接触。绝缘膜103d与半导体层108接触。
被用作第二栅极绝缘层的绝缘层103优选满足如下特征中的一个，更优选满足如下特征的全部：耐压高，低应力，不容易释放氢及水，缺陷少，抑制包含在导电层106中的金属元素的扩散。
在绝缘层103所包括的四个绝缘膜中，位于导电层106一侧的绝缘膜103a、绝缘膜103b及绝缘膜103c优选使用含氮的绝缘膜形成。另一方面，与半导体层108接触的绝缘膜103d优选使用含氧的绝缘膜。绝缘层103所包括的四个绝缘膜优选利用等离子体CVD装置以不接触于大气的方式连续地形成。
作为绝缘膜103a、绝缘膜103b及绝缘膜103c的每一个，例如可以使用氮化硅膜、氮氧化硅膜、氮化铝膜、氮化铪膜等含氮的绝缘膜。此外，作为绝缘膜103c也可以使用能够用于上述绝缘层110的绝缘膜。
绝缘膜103a及绝缘膜103c优选为防止来自这些膜的下方的杂质的扩散的致密膜。优选的是，绝缘膜103a能够阻挡包含在导电层106中的金属元素，绝缘膜103c能够阻挡包含在绝缘膜103b中的氢及水。因此，绝缘膜103a及绝缘膜103c的每一个可以使用在与绝缘膜103b相比沉积速度更低的条件下形成的绝缘膜。
另一方面，绝缘膜103b优选使用具有低应力且在高沉积速度的条件下形成的绝缘膜。绝缘膜103b优选形成为比绝缘膜103a及绝缘膜103c厚。
例如，即使作为绝缘膜103a、绝缘膜103b及绝缘膜103c使用利用等离子体CVD法形成的氮化硅膜，绝缘膜103b的膜密度也比其他两个绝缘膜低。因此，有时可以在绝缘层103的截面的透射电子显微镜图像中观察到对比度的不同。由于绝缘膜103a和绝缘膜103b的边界及绝缘膜103b和绝缘膜103c的边界不清楚，所以在图7A等中以虚线示出这些边界。
作为与半导体层108接触的绝缘膜103d，优选使用其表面上不容易吸附水等杂质的致密的绝缘膜。此外，优选的是使用缺陷尽可能少且水及氢等杂质得到降低的绝缘膜。例如，作为绝缘膜103d可以使用与上述绝缘层110所包括的绝缘膜110c同样的绝缘膜。
例如，在作为导电层106使用构成元素不容易扩散到绝缘层103的金属膜或合金膜的情况下，可以采用不设置绝缘膜103a而层叠绝缘膜103b、绝缘膜103c及绝缘膜103d的三个绝缘膜的结构。
通过采用具有这种叠层结构的绝缘层103，晶体管可以具有极高的可靠性。
〔结构实例1-4〕
图7B是晶体管10C的截面示意图。晶体管10C是对上述结构实例1-2所示的晶体管10A使用上述结构实例1-3所示的晶体管10B所包括的导电层106及绝缘层103的例子。
通过采用这种结构，可以实现具有良好的电特性及极高的可靠性的晶体管。
<结构实例2>
以下，对更具体的晶体管的结构实例进行说明。
〔结构实例2-1〕
图8A是晶体管100的俯视图，图8B是沿着图8A所示的点划线A1-A2切断的截面图，图8C是沿着图8A所示的点划线B1-B2切断的截面图。注意，在图8A中，省略晶体管100的构成要素的一部分(栅极绝缘层等)。点划线A1-A2方向相当于沟道长度方向，点划线B1-B2方向相当于沟道宽度方向。在后面的晶体管的俯视图中也与图8A同样地省略构成要素的一部分。
晶体管100设置在衬底102上，并包括绝缘层103、半导体层108、绝缘层110、金属氧化物层114、导电层112、绝缘层118等。岛状的半导体层108设置在绝缘层103上。绝缘层110以与绝缘层103的顶面、半导体层108的顶面及侧面接触的方式设置。金属氧化物层114及导电层112依次设置在绝缘层110上，并具有与半导体层108重叠的部分。绝缘层118以覆盖绝缘层110的顶面、金属氧化物层114的侧面及导电层112的顶面的方式设置。
绝缘层103具有从衬底102一侧层叠有绝缘膜103a、绝缘膜103b、绝缘膜103c及绝缘膜103d的叠层结构。绝缘层110具有从半导体层108一侧层叠有绝缘膜110a、绝缘膜110b及绝缘膜110c的叠层结构。
如图8A及图8B所示，晶体管100也可以在绝缘层118上包括导电层120a及导电层120b。导电层120a及导电层120b被用作源电极及漏电极。导电层120a及导电层120b通过设置在绝缘层118及绝缘层110中的开口部141a及开口部141b与低电阻区域108n电连接。
导电层112的一部分被用作栅电极。绝缘层110的一部分被用作栅极绝缘层。晶体管100是在半导体层108上设置有栅电极的所谓顶栅晶体管。
导电层112及金属氧化物层114被加工为具有大致一致的顶面形状。
在本说明书等中，“顶面形状大致一致”是指叠层中的每一个层的边缘的至少一部分重叠。例如，是指上层和下层的一部分或全部通过同一的掩模图案被加工的情况。但是，实际上有边缘不重叠的情况，例如，上层位于下层的内侧或者上层位于下层的外侧，这种情况也可以说“顶面形状大致一致”。
位于绝缘层110与导电层112之间的金属氧化物层114被用作防止绝缘层110所包含的氧扩散到导电层112一侧的阻挡膜。再者，金属氧化物层114还被用作防止导电层112所包含的氢或水扩散到绝缘层110一侧的阻挡膜。金属氧化物层114例如优选使用至少与绝缘层110相比不容易使氧及氢透过的材料。
借助于金属氧化物层114，即使将如铝或铜等容易抽吸氧的金属材料用于导电层112，也可以防止氧从绝缘层110扩散到导电层112。此外，即使导电层112包含氢，也可以防止氢从导电层112通过绝缘层110扩散到半导体层108。其结果是，可以使半导体层108的沟道形成区域中的载流子密度极低。
作为金属氧化物层114，可以使用绝缘材料或导电材料。当金属氧化物层114具有绝缘性时，该金属氧化物层114被用作栅极绝缘层的一部分。另一方面，当金属氧化物层114具有导电性时，该金属氧化物层114被用作栅电极的一部分。
尤其是，作为金属氧化物层114，优选使用其介电常数比氧化硅高的绝缘材料。尤其是，优选使用氧化铝膜、氧化铪膜或铝酸铪膜等，因为可以降低驱动电压。
作为金属氧化物层114，例如可以使用氧化铟、铟锡氧化物(ITO)或含有硅的铟锡氧化物(ITSO)等导电氧化物。尤其是，优选使用包含铟的导电氧化物，因为其导电性高。
作为金属氧化物层114，优选使用包含一个以上的与半导体层108相同的元素的氧化物材料。尤其是，优选使用可应用于上述半导体层108的氧化物半导体材料。此时，通过使用利用与半导体层108相同的溅射靶材而形成的金属氧化物膜作为金属氧化物层114，可以共用设备，所以这是优选的。
金属氧化物层114优选利用溅射装置形成。例如，在利用溅射装置形成氧化物膜时，通过在包含氧气体的气氛下形成该氧化物膜，可以适当地对绝缘层110或半导体层108中添加氧。
半导体层108包括与导电层112重叠的区域及夹着该区域的一对低电阻区域108n。半导体层108的与导电层112重叠的区域被用作晶体管100的沟道形成区域。另一方面，低电阻区域108n被用作晶体管100的源区域或漏区域。
低电阻区域108n也可以说是与沟道形成区域相比电阻更低的区域、载流子浓度更高的区域、氧空位密度更高的区域、杂质浓度更高的区域或呈现n型的区域。
半导体层108的低电阻区域108n是包含杂质元素的区域。作为该杂质元素，例如，可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝或稀有气体元素等。作为稀有气体元素的典型例子，有氦、氖、氩、氪及氙等。特别是，优选包含硼或磷。此外，也可以包含这些元素中的两种以上。
如后面说明，可以以导电层112为掩模通过绝缘层110对低电阻区域108n添加杂质。
低电阻区域108n优选包含杂质浓度为1×1019atoms/cm3以上且1×1023atoms/cm3以下，优选为5×1019atoms/cm3以上且5×1022atoms/cm3以下，更优选为1×1020atoms/cm3以上且1×1022atoms/cm3以下的区域。
例如，可以利用二次离子质谱分析法(SIMS)、X射线光电子能谱法(XPS)等分析技术分析出低电阻区域108n所包含的杂质的浓度。在利用XPS分析技术的情况下，通过组合来自表面一侧或背面一侧的离子溅射和XPS分析，可以得知深度方向上的浓度分布。
此外，低电阻区域108n中的杂质元素优选在被氧化的状态下存在。例如，作为杂质元素，优选使用硼、磷、镁、铝或硅等容易被氧化的元素。这种容易被氧化的元素可以在与半导体层108中的氧键合而被氧化了的状态下稳定地存在，因此，即使在后面的工序中被施加高温(例如为400℃以上、600℃以上、800℃以上)，也可以抑制脱离。此外，杂质元素夺取半导体层108中的氧，由此低电阻区域108n中产生很多氧空位。该氧空位与膜中的氢键合而成为载流子供给源，使得低电阻区域108n成为极低电阻状态。
例如，在使用硼作为杂质元素的情况下，包含在低电阻区域108n中的硼可以以与氧键合的状态存在。通过在XPS分析中观察到起因于B2O3键合的光谱峰可以确认这一点。此外，在XPS分析中，观察不到起因于硼元素单独存在的状态的光谱峰或者其峰强度极小到埋在观察到检测下限附近的背景噪声中的程度。
绝缘层110包括与半导体层108的沟道形成区域接触的区域，即与导电层112重叠的区域。此外，绝缘层110包括与半导体层108的低电阻区域108n接触且不与导电层112重叠的区域。
绝缘层110的与低电阻区域108n重叠的区域有时包含上述杂质元素。此时，与低电阻区域108n同样地，绝缘层110中的杂质元素也优选在与氧键合的状态下存在。这种容易被氧化的元素可以在与绝缘层110中的氧键合而被氧化了的状态下稳定地存在，因此，即使在后面的工序中被施加高温，也抑制脱离。尤其是，在绝缘层110中含有能够通过加热脱离的氧(也称为过剩氧)的情况下，该过剩氧与杂质元素键合而被稳定化，由此可以抑制氧从绝缘层110供应给低电阻区域108n。此外，由于包含被氧化的杂质元素的绝缘层110的一部分中不容易扩散氧，所以抑制氧从绝缘层110的上方通过该绝缘层110供应给低电阻区域108n，也可以防止低电阻区域108n的高电阻化。
绝缘层118被用作保护晶体管100的保护层。作为绝缘层110，例如可以使用氧化物或氮化物等无机绝缘材料。更具体而言，可以使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝、氮化铝、氧化铪、铝酸铪等无机绝缘材料。
〔结构实例2-2〕
图9A是晶体管100A的俯视图，图9B是晶体管100A的沟道长度方向的截面图，图9C是晶体管100A的沟道宽度方向的截面图。
晶体管100A与结构实例2-1的不同之处主要在于在衬底102与绝缘层103之间包括导电层106。导电层106包括与半导体层108及导电层112重叠的区域。
在晶体管100A中，导电层112被用作第二栅电极(也称为顶栅电极)，导电层106被用作第一栅电极(也称为底栅电极)。此外，绝缘层110的一部分被用作第二栅极绝缘层，绝缘层103的一部分被用作第一栅极绝缘层。
半导体层108的与导电层112及导电层106中的至少一个重叠的部分被用作沟道形成区域。下面，为了便于说明，有时将半导体层108的与导电层112重叠的部分称为沟道形成区域，但是实际上有时沟道还形成在不与导电层112重叠而与导电层106重叠的部分(包括低电阻区域108n的部分)。
此外，如图9C所示，导电层106可以通过设置在金属氧化物层114、绝缘层110以及绝缘层103中的开口部142电连接到导电层112。由此，可以对导电层106和导电层112供应同一电位。
作为导电层106，可以使用与导电层112、导电层120a或导电层120b同样的材料。尤其是，当将包含铜的材料用于导电层106时，可以降低布线电阻，所以是优选的。
此外，如图9A及图9C所示，优选在沟道宽度方向上导电层112及导电层106突出到半导体层108端部的外侧。此时，如图9C所示，导电层112及导电层106隔着绝缘层110及绝缘层103覆盖整个半导体层108的沟道宽度方向。
通过采用上述结构，可以利用由一对栅电极产生的电场电围绕半导体层108。此时，尤其优选对导电层106和导电层112供应同一电位。由此，可以对半导体层108有效地施加用来引起沟道的电场，而可以增大晶体管100A的通态电流。因此，可以实现晶体管100A的微型化。
此外，导电层112也可以不与导电层106连接。此时，可以对一对栅电极中的一个供应固定电位，对另一个供应用来驱动晶体管100A的信号。此时，可以通过利用供应给一个栅电极的电位控制用另一个栅电极驱动晶体管100A时的阈值电压。
〔结构实例2-3〕
图10A是晶体管100B的俯视图，图10B是晶体管100B的沟道长度方向的截面图，图10C是晶体管100B的沟道宽度方向的截面图。
晶体管100B与结构实例2-1所示的晶体管100的不同之处主要在于绝缘层110的结构及绝缘层116的存在。
绝缘层110被加工为具有与导电层112及金属氧化物层114的顶面形状大致一致的顶面形状。绝缘层110例如可以通过使用用来加工导电层112及金属氧化物层114的抗蚀剂掩模形成。
绝缘层116以与半导体层108的不由导电层112、金属氧化物层114及绝缘层110覆盖的顶面及侧面接触的方式设置。绝缘层116以覆盖绝缘层103的顶面、绝缘层110的侧面、金属氧化物层114的侧面及导电层112的顶面及侧面的方式设置。
绝缘层116具有使低电阻区域108n低电阻化的功能。作为这种绝缘层116可以使用通过形成绝缘层116时或形成之后进行加热能够对低电阻区域108n供应杂质的绝缘膜。或者，可以使用通过在形成绝缘层116时或形成之后进行加热能够在低电阻区域108n中产生氧空位的绝缘膜。
例如，作为绝缘层116，可以使用被用作对低电阻区域108n供应杂质的供应源的绝缘膜。此时，绝缘层116优选为通过加热释放氢的膜。当这种绝缘层116以与半导体层108接触的方式形成，可以对低电阻区域108n供应氢等杂质，由此可以使低电阻区域108n低电阻化。
绝缘层116优选为使用包含氢元素等杂质元素的成膜气体形成的膜。此外，通过降低绝缘层116的衬底温度，可以有效地对半导体层108供应很多杂质元素。绝缘层116的衬底温度例如优选为200℃以上且500℃以下，更优选为220℃以上且450℃以下，进一步优选为230℃以上且430℃以下，更进一步优选为250℃以上且400℃以下。
当在进行加热的同时在减压下形成绝缘层116时，可以促进从半导体层108中的将成为低电阻区域108n的区域脱离氧。当对形成很多氧空位的半导体层108供应氢等杂质时，提高低电阻区域108n中的载流子密度，可以进一步有效地使低电阻区域108n低电阻化。
作为绝缘层116，例如可以适当地使用氮化硅、氮氧化硅、氧氮化硅、氮化铝、氮氧化铝等含氮化物的绝缘膜。尤其是，氮化硅具有对氢、氧的阻挡性，因此可以防止从外部向半导体层的氢的扩散和从半导体层向外部的氧的脱离的双方，由此可以实现可靠性高的晶体管。
绝缘层116可以为具有吸收半导体层108中的氧且产生氧空位的功能的绝缘膜。尤其是，作为绝缘层116例如优选使用氮化铝等金属氮化物。
此外，在使用金属氮化物的情况下，优选使用铝、钛、钽、钨、铬或钌的氮化物。例如，特别优选包含铝或钛。例如，关于利用使用铝作为溅射靶材且使用包含氮的气体作为成膜气体的反应性溅射法形成的氮化铝膜，通过适当地控制相对于成膜气体的总流量的氮气的流量比，可以形成兼具极高绝缘性及对氢或氧的极高阻挡性的膜。因此，通过与半导体层接触地设置包含这种金属氮化物的绝缘膜，不但可以实现半导体层的低电阻化而且还可以有效地防止氧从半导体层脱离或者氢扩散到半导体层。
在使用氮化铝作为金属氮化物的情况下，包含该氮化铝的绝缘层的厚度优选为5nm以上。就算是这么薄的膜，也可以兼具对氢及氧的高阻挡性及使半导体层低电阻化的功能。此外，对该绝缘层的厚度没有限制，但是考虑到生产率，优选为500nm以下，更优选为200nm以下，进一步优选为50nm以下。
在使用氮化铝膜作为绝缘层116的情况下，优选使用其组成式满足AlNx(x为大于0且2以下的实数，x优选为大于0.5且1.5以下的实数)的膜。因此，可以形成具有高绝缘性及高热传导率的膜，由此可以提高在驱动晶体管100B时产生的热的散热性。
或者，作为绝缘层116，可以使用氮化铝钛膜、氮化钛膜等。
由于这种绝缘层116以与低电阻区域108n接触的方式设置，因此绝缘层116吸收低电阻区域108n中的氧，可以在低电阻区域108n中产生氧空位。此外，当形成这种绝缘层116之后进行加热处理时，可以在低电阻区域108n中形成更多的氧空位，可以进一步降低电阻。在作为绝缘层116使用包含金属氧化物的膜的情况下，绝缘层116吸收半导体层108中的氧，由此有时在绝缘层116与低电阻区域108n之间形成包括包含在绝缘层116中的金属元素(例如铝)的氧化物的层。
这里，在作为半导体层108使用含铟的金属氧化物膜的情况下，有时在低电阻区域108n的绝缘层116一侧的界面附近形成析出氧化铟的区域或铟浓度高的区域。由此，可以形成电阻极低的低电阻区域108n。这种区域例如有时通过X射线光电子能谱法(XPS)等分析法观察。
〔结构实例2-4〕
图11A是晶体管100C的俯视图，图11B是晶体管100C的沟道长度方向的截面图，图11C是晶体管100C的沟道宽度方向的截面图。
晶体管100C是对结构实例2-3所示的晶体管100B设置结构实例2-2所示的被用作第二栅电极的导电层106的例子。
通过采用这种结构，可以实现通态电流高的晶体管。此外，可以提供能够控制阈值电压的晶体管。
<结构实例2的变形实例1>
虽然在上述结构实例2-1至2-4中半导体层108为单层，但是半导体层108优选具有层叠半导体层108a及半导体层108b的叠层结构。
图12A所示的晶体管100_a是结构实例2-1所示的晶体管100的半导体层108具有叠层结构的例子。在图12A中，在点划线的左侧示出沟道长度方向的截面，在点划线的右侧示出沟道宽度方向的截面。
同样地，图12B所示的晶体管100A_a、图12C所示的晶体管100B_a及图12D所示的晶体管100C_a为晶体管100A、晶体管100B及晶体管100C的半导体层108的每一个具有叠层结构的例子。
<结构实例2的变形实例2>
如上所述，可以在氧供应给绝缘层110之后去除位于绝缘层110与导电层112之间的金属氧化物层114。
图13A所示的晶体管100_b为去除图12A所示的晶体管100_a的金属氧化物层114的例子。
同样地，图13B所示的晶体管100A_b、图13C所示的晶体管100B_b及图13D所示的晶体管100C_b为去除晶体管100A_a、晶体管100B_a及晶体管100C_a的金属氧化物层114的例子。
<制造方法实例1>
以下，对本发明的一个方式的晶体管的制造方法的例子进行说明。这里，以结构实例2-2所示的晶体管100A为例进行说明。
构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、真空蒸镀法、脉冲激光沉积(PLD：PulsedLaser Deposition)法、原子层沉积(ALD：Atomic Layer Deposition)法等形成。作为CVD法有等离子体增强化学气相沉积(PECVD：Plasma Enhanced CVD)法、热CVD法等。此外，作为热CVD法之一，有有机金属化学气相沉积(MOCVD：Metal Organic CVD)法。
此外，构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀(doctor knife)法、狭缝式涂布法、辊涂法、帘式涂布法、刮刀式涂布法等方法形成。
此外，当对构成半导体装置的薄膜进行加工时，可以利用光刻法等进行加工。除了上述方法以外，还可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外，可以利用金属掩模等遮蔽掩模的形成方法直接形成岛状的薄膜。
光刻法典型地有如下两种方法。一个是在要进行加工的薄膜上形成抗蚀剂掩模，通过蚀刻等对该薄膜进行加工，并去除抗蚀剂掩模的方法。另一个是在形成感光性薄膜之后，进行曝光及显影来将该薄膜加工为所希望的形状的方法。
在光刻法中，作为用于曝光的光，例如可以使用i线(波长为365nm)、g线(波长为436nm)、h线(波长为405nm)或将这些光混合而成的光。此外，还可以使用紫外光、KrF激光或ArF激光等。此外，也可以利用液浸曝光技术进行曝光。作为用于曝光的光，也可以使用极紫外(EUV：Extreme Ultra-violet)光或X射线。此外，也可以使用电子束代替用于曝光的光。当使用极紫外光、X射线或电子束时，可以进行极其微细的加工，所以是优选的。此外，在通过电子束等光束的扫描进行曝光时，不需要光掩模。
作为薄膜的蚀刻方法，可以利用干蚀刻法、湿蚀刻法、喷砂法等。
图14至图16各自示出晶体管100A的制造工序的各阶段的沟道长度方向及沟道宽度方向的截面。
〔导电层106的形成〕
在衬底102上形成导电膜，对其进行蚀刻加工形成被用作栅电极的导电层106(图14A)。
此时，如图14A所示，导电层106的端部优选以具有锥形形状的方式进行加工。由此，可以提高接着形成的绝缘层103的台阶覆盖性。
当将成为导电层106的导电膜使用含铜的导电膜时，可以减少布线电阻。例如在制造大型显示装置或分辨率高的显示装置的情况下优选使用含铜的导电膜。即使作为导电层106使用含铜的导电膜，也可以由绝缘层103抑制铜扩散到半导体层108一侧，由此可以得到可靠性高的晶体管。
〔绝缘层103的形成〕
接着，以覆盖衬底102及导电层106的方式形成绝缘层103(图14B)。绝缘层103可以利用PECVD法、ALD法、溅射法等形成。
这里，绝缘层103通过层叠绝缘膜103a、绝缘膜103b、绝缘膜103c及绝缘膜103d形成。
尤其是，构成绝缘层103的各绝缘膜优选利用PECVD法形成。关于绝缘层103的形成方法可以参照上述结构实例1的记载。
在形成绝缘层103之后，也可以对绝缘层103进行氧供应处理。例如，可以在氧气氛下进行等离子体处理或加热处理等。或者，也可以利用等离子体离子掺杂法或离子注入法对绝缘层103供应氧。
〔半导体层108的形成〕
接着，在绝缘层103上形成金属氧化物膜108f(图14C)。
金属氧化物膜108f优选通过使用金属氧化物靶材的溅射法形成。
金属氧化物膜108f优选为缺陷尽可能少的致密的膜。金属氧化物膜108f优选为高纯度的膜，其中尽可能降低氢及水等杂质。尤其是，作为金属氧化物膜108f，优选使用具有结晶性的金属氧化物膜。
在形成金属氧化物膜时，也可以混合氧气体和惰性气体(例如，氦气体、氩气体、氙气体等)。注意，氧流量比越高，金属氧化物膜的结晶性可以越高，可以实现具有高可靠性的晶体管。另一方面，氧流量比越低，金属氧化物膜的结晶性越低，可以实现通态电流高的晶体管。
在形成金属氧化物膜时，随着衬底温度变高，可以形成结晶性更高的致密的金属氧化物膜。另一方面，随着衬底温度变低，可以形成结晶性更低且导电性更高的金属氧化物膜。
金属氧化物膜在衬底温度为室温以上且250℃以下，优选为室温以上且200℃以下，更优选为室温以上且140℃以下的条件下形成即可。例如，衬底温度优选为室温以上且低于140℃，由此可以提高生产性。通过在衬底温度为室温或不进行意图性的加热的状态下形成金属氧化物膜时，可以降低结晶性。
在形成金属氧化物膜108f之前，优选进行用来脱离在绝缘层103的表面吸附的水、氢、有机物成分等的处理和对绝缘层103供应氧的处理的任一方以上。例如，可以在减压气氛下以70℃以上且200℃以下的温度进行加热处理。或者，也可以进行含氧的气氛下的等离子体处理。或者，通过进行包含一氧化二氮(N2O)等含氧化性气体的气氛下的等离子体处理，也可以将氧供应给绝缘层103。当进行使用一氧化二氮气体的等离子体处理时，可以适当地去除绝缘层103的表面的有机物且可以将氧供应给绝缘层103。优选的是，在这种处理之后，以不使绝缘层103的表面暴露于大气的方式连续地形成金属氧化物膜108f。
注意，在半导体层108具有层叠多个半导体层的叠层结构的情况下，优选的是，在形成先形成的金属氧化物膜之后，以不使其表面暴露于大气的方式连续地形成后面形成的金属氧化物膜。
接着，通过部分地蚀刻金属氧化物膜108f，形成岛状的半导体层108(图14D)。
金属氧化物膜108f通过湿蚀刻法及/或干蚀刻法进行加工。当对金属氧化物膜108f进行加工时，有时不与半导体层108重叠的绝缘层103的一部分被蚀刻而变薄。例如，有时通过蚀刻消失绝缘层103的绝缘膜103d，露出绝缘膜103c的表面。
这里，优选在形成金属氧化物膜108f或将其加工为半导体层108之后进行加热处理。通过加热处理，可以去除包含在金属氧化物膜108f或半导体层108中或附着在金属氧化物膜108f或半导体层108的表面的氢或水。此外，通过加热处理，有时金属氧化物膜108f或半导体层108的膜质得到提高(例如，缺陷的降低、结晶性的提高等)。
此外，通过加热处理，可以将氧从绝缘层103供应给金属氧化物膜108f或半导体层108。此时，更优选的是，在加工成半导体层108之前进行加热处理。
典型的是，可以在150℃以上且低于衬底的应变点、200℃以上且500℃以下、250℃以上且450℃以下或者300℃以上且450℃以下的温度下进行加热处理。
加热处理可以在含稀有气体或氮的气氛下进行。或者，在该气氛下进行加热处理，然后在含氧的气氛下进行加热处理。或者，也可以在干燥空气气氛中进行加热。优选的是，在上述加热处理的气氛中尽可能不包含氢或水等。该加热处理可以使用电炉、RTA(RapidThermal Anneal：气体快速热退火)装置等。通过使用RTA装置，可以缩短加热处理时间。
注意，该加热处理并不一定需要进行。在该工序中不需要进行加热处理，也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，在后面的工序中的高温下的处理(例如，膜形成工序)等可以用作该工序中的加热处理。
〔绝缘层110的形成〕
接着，以覆盖绝缘层103及半导体层108的方式形成绝缘层110(图14E)。
这里，绝缘层110通过层叠绝缘膜110a、绝缘膜110b及绝缘膜110c形成。
尤其是，优选包括在绝缘层110中的各绝缘膜通过PECVD法形成。作为构成绝缘层110的各层的形成方法，可以参照上述结构实例1的记载。
优选的是，在形成绝缘层110之前对半导体层108的表面进行等离子体处理。通过该等离子体处理，可以降低附着在半导体层108的表面的水等杂质。因此，可以降低半导体层108与绝缘层110的界面的杂质，可以实现具有高可靠性的晶体管。在半导体层108的形成到绝缘层110的形成中半导体层108的表面暴露于大气的情况下，等离子体处理是尤其优选的。等离子体处理可以在氧、臭氧、氮、一氧化二氮或氩等的气氛下进行。等离子体处理与绝缘层110的形成优选以不暴露于大气的方式连续地进行。
在此，优选在形成绝缘层110之后进行加热处理。通过加热处理，可以去除包含在绝缘层110中或吸附到其表面的氢或水。同时，可以降低绝缘层110中的缺陷。
加热处理的条件可以参照上述记载。
注意，该加热处理并不一定需要进行。在该工序中不需要进行加热处理，也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，在后面的工序中的高温下的处理(例如，膜形成工序)等可以用作该工序中的加热处理。
〔金属氧化物膜114f的形成〕
接着，在绝缘层110上形成金属氧化物膜114f(图15A)。
金属氧化物膜114f例如优选在包含氧的气氛下形成。尤其是，优选在包含氧的气氛下利用溅射法形成。由此，可以在形成金属氧化物膜114f时对绝缘层110供应氧。
在通过使用包含与形成上述半导体层108时同样的金属氧化物的氧化物靶材的溅射法形成金属氧化物膜114f的情况下，可以援用上述记载。
例如，作为金属氧化物膜114f的形成条件，可以作为成膜气体使用氧，通过使用金属靶材的反应性溅射法形成金属氧化物膜。在作为金属靶材例如使用铝的情况下，可以形成氧化铝膜。
当形成金属氧化物膜114f时，引入到沉积装置的沉积室内的成膜气体的总流量中的氧流量的比率(氧流量比)或沉积室内的氧分压越高，越可以增大供应给绝缘层110中的氧量。氧流量比或氧分压例如优选为50％以上且100％以下，更优选为65％以上且100％以下，进一步优选为80％以上且100％以下，更进一步优选为90％以上且100％以下。尤其是，优选将氧流量比设定为100％，来使沉积室中的氧分压尽量接近于100％。
如此，通过在包含氧的气氛下利用溅射法形成金属氧化物膜114f，可以当形成金属氧化物膜114f时在对绝缘层110供应氧的同时防止氧从绝缘层110脱离。其结果是，可以将极多的氧封闭在绝缘层110中。
在形成金属氧化物膜114f之后，优选进行加热处理。通过加热处理，可以将包含在绝缘层110中的氧供应给半导体层108。当在金属氧化物膜114f覆盖绝缘层110的状态下进行加热时，可以防止从绝缘层110向外部脱离氧，可以将多量的氧供应给半导体层108。因此，可以降低半导体层108中的氧空位，因此实现可靠性高的晶体管。
加热处理的条件可以参照上述记载。
注意，该加热处理并不一定需要进行。在该工序中不需要进行加热处理，也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，在后面的工序中的高温下的处理(例如，膜形成工序)等可以用作该工序中的加热处理。
在金属氧化物膜114f的形成或该加热处理之后，也可以去除金属氧化物膜114f。
〔开口部142的形成〕
接着，通过对金属氧化物膜114f、绝缘层110及绝缘层103部分地进行蚀刻，形成到达导电层106的开口部142(图15B)。由此，可以使导电层106与后面形成的导电层112通过开口部142电连接。
〔导电层112、金属氧化物层114的形成〕
接着，在金属氧化物膜114f上形成将成为导电层112的导电膜112f(图15C)。
作为导电膜112f，优选使用低电阻的金属或低电阻的合金材料。优选的是，导电膜112f使用不容易释放氢且不容易扩散氢的材料形成。此外，作为导电膜112f优选使用不容易氧化的材料。
例如，导电膜112f优选通过使用包含金属或合金的溅射靶材的溅射法形成。
例如，导电膜112f优选为包括不容易氧化且不容易扩散氢的导电膜和低电阻的导电膜的叠层膜。
接着，通过对导电膜112f及金属氧化物膜114f部分地进行蚀刻，形成导电层112及金属氧化物层114。优选使用相同的抗蚀剂掩模对导电膜112f及金属氧化物膜114f进行加工。或者，也可以通过使用被蚀刻过的导电层112作为硬掩模，对金属氧化物膜114f进行蚀刻。
尤其是，作为导电膜112f及金属氧化物膜114f的蚀刻，优选使用湿蚀刻。
由此，可以形成顶面形状大致一致的导电层112及金属氧化物层114。
像这样，当在绝缘层110不被蚀刻而覆盖半导体层108的顶面及侧面以及绝缘层103时，可以防止在蚀刻导电膜112f等时半导体层108以及绝缘层103的一部分被蚀刻而变薄。
〔杂质元素的供应处理〕
接着，以导电层112为掩模进行通过绝缘层110对半导体层108供应(也称为添加或注入)杂质元素140的处理(图15D)。由此，可以在半导体层108的不被导电层112覆盖的区域中形成低电阻区域108n。此时，在半导体层108的与导电层112重叠的区域，导电层112被用作掩模，而杂质元素140不供应到该区域。
杂质元素140的供应可以适当地使用等离子体掺杂法或离子注入法。通过使用这些方法，可以根据离子加速电压及剂量等以高准确度控制深度方向上的浓度轮廓。通过使用等离子体掺杂法，可以提高生产率。此外，通过使用利用质量分离的离子注入法，可以提高被供应的杂质元素的纯度。
在杂质元素140的供应处理中，优选以半导体层108与绝缘层110的界面、半导体层108中接近界面的部分或者绝缘层110中接近该界面的部分成为最高浓度的方式控制处理条件。由此，可以将具有最合适的浓度的杂质元素140通过一次的处理供应到半导体层108和绝缘层110的双方。
作为杂质元素140，可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝、镁、硅或稀有气体等。作为稀有气体的典型例子，有氦、氖、氩、氪及氙等。尤其是，优选使用硼、磷、铝、镁或硅。
作为杂质元素140的源气体，可以使用包含上述杂质元素的气体。当供应硼时，典型地可以使用B2H6气体或BF3气体等。此外，当供应磷时，典型地可以使用PH3气体等。此外，也可以使用由稀有气体稀释这些源气体的混合气体。
除了上述以外，作为源气体，可以使用CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2、(C5H5)2Mg以及稀有气体等。此外，离子源不局限于气体，也可以使用对固体或液体加热而被汽化了的。
通过根据绝缘层110及半导体层108的组成、密度、厚度等设定加速电压或剂量等的条件，可以控制杂质元素140的添加。
例如，当使用离子注入法或等离子体离子掺杂法添加硼时，加速电压例如可以为5kV以上且100kV以下，优选为7kV以上且70kV以下，更优选为10kV以上且50kV以下。此外，剂量例如可以为1×1013ions/cm2以上且1×1017ions/cm2以下，优选为1×1014ions/cm2以上且5×1016ions/cm2以下，更优选为1×1015ions/cm2以上且3×1016ions/cm2以下。
当使用离子注入法或等离子体离子掺杂法添加磷离子时，加速电压例如可以为10kV以上且100kV以下，优选为30kV以上且90kV以下，更优选为40kV以上且80kV以下。此外，剂量例如可以为1×1013ions/cm2以上且1×1017ions/cm2以下，优选为1×1014ions/cm2以上且5×1016ions/cm2以下，更优选为1×1015ions/cm2以上且3×1016ions/cm2以下。
注意，杂质元素140的供应方法不局限于此，例如也可以进行等离子体处理或利用因加热而引起的热扩散的处理等。在采用等离子体处理法的情况下，通过首先在包含所添加的杂质元素的气体气氛下产生等离子体，再进行等离子体处理，可以添加杂质元素。作为产生上述等离子体的装置，可以使用干蚀刻装置、灰化装置、等离子体CVD装置或高密度等离子体CVD装置等。
在本发明的一个方式中，可以将杂质元素140通过绝缘层110供应到半导体层108。由此，即使在半导体层108具有结晶性的情况下，也可以抑制在供应杂质元素140时半导体层108受到的损伤，因此可以抑制结晶性损失。由此，适合用于由结晶性降低导致电阻增大等的情况。
〔绝缘层118的形成〕
接着，以覆盖绝缘层110、金属氧化物层114及导电层112的方式形成绝缘层118(图16A)。
当在衬底温度过高的情况下通过等离子体CVD法形成绝缘层118时，包含在低电阻区域108n等中的杂质有可能扩散到包括半导体层108的沟道形成区域的周围部或低电阻区域108n的电阻上升。因此，形成绝缘层118时的衬底温度考虑到这些因素来决定即可。
例如，绝缘层118的衬底温度优选为150℃以上且400℃以下，更优选为180℃以上且360℃以下，进一步优选为200℃以上且250℃以下。通过以低温形成绝缘层118，即使是沟道长度短的晶体管，也可以具有良好的电特性。
另外，也可以在形成绝缘层118之后进行加热处理。通过该加热处理，有时可以更稳定地实现低电阻区域108n的低电阻化。例如，通过加热处理，可以使杂质元素140适当地扩散而局部性地被均匀化，来得到具有理想的杂质元素的浓度梯度的低电阻区域108n。注意，当加热处理的温度过高(例如为500℃以上)时，杂质元素140扩散到沟道形成区域内，这可能导致晶体管的电特性或可靠性的降低。
加热处理的条件可以参照上述记载。
注意，该加热处理并不一定需要进行。在该工序中不需要进行加热处理，也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，在后面的工序中的高温下的处理(例如，膜形成工序)等可以用作该工序中的加热处理。
〔开口部141a、开口部141b的形成〕
接着，通过对绝缘层118及绝缘层110部分地进行蚀刻，形成到达低电阻区域108n的开口部141a及开口部141b。
〔导电层120a、导电层120b的形成〕
接着，以覆盖开口部141a及开口部141b的方式在绝缘层118上形成导电膜，将该导电膜加工为所希望的形状，来形成导电层120a及导电层120b(图16B)。
通过上述工序，可以制造晶体管100A。例如，在将晶体管100A应用于显示装置的像素的情况下，可以在后面追加形成保护绝缘层、平坦化层、像素电极和布线中的一个以上的工序。
以上是制造方法实例1的说明。
注意，在制造结构实例2-1所示的晶体管100的情况下，可以省略上述制造方法实例1中的导电层106的形成工序及开口部142的形成工序。晶体管100和晶体管100A可以通过同一工序形成在同一衬底上。
<制造方法实例2>
以下对其一部分的工序与上述制造方法实例1不同的例子进行说明。这里，以上述结构实例2-4所示的晶体管100C为例进行说明。
注意，以下省略与上述制造方法实例1相同的工序而详细地说明不同的工序。
首先，如上述制造方法实例1相同地，依次形成导电层106、绝缘层103、半导体层108、绝缘层110、金属氧化物膜114f及导电膜112f。图17A是该阶段的截面图。
接着，对导电膜112f及金属氧化物膜114f部分地进行蚀刻形成导电层112及金属氧化物层114，还对绝缘层110部分地进行蚀刻，由此使半导体层108的一部分露出(图17B)。由此，可以形成顶面形状大致一致的导电层112、金属氧化物层114及绝缘层110。
绝缘层110优选使用用来蚀刻导电膜112f的抗蚀剂掩模进行蚀刻。绝缘层110可以以与导电膜112f、金属氧化物膜114f的蚀刻相同的工序进行蚀刻，也可以在对导电膜112f及金属氧化物膜114f进行蚀刻之后以不同的蚀刻方法进行蚀刻。
例如，通过使用相同的蚀刻剂的湿蚀刻法对导电膜112f及金属氧化物膜114f进行蚀刻，然后可以通过干蚀刻法对绝缘层110进行蚀刻。尤其是，当通过干蚀刻法对导电膜112f及金属氧化物膜114f进行加工时，因包含金属的反应生成物的产生导致半导体层108及绝缘层110被污染。因此，优选在对绝缘层110进行蚀刻之前通过湿蚀刻法对导电膜112f及金属氧化物膜114f进行加工。
根据蚀刻条件，有时导电层112、金属氧化物层114及绝缘层110的端部不一致。例如，有时导电层112和金属氧化物层114的至少一方的端部位于绝缘层110的端部的内侧或外侧。
在绝缘层110的蚀刻中，有时被露出的半导体层108的一部分被蚀刻而薄膜化。此时，半导体层108有时具有低电阻区域108n的厚度比沟道形成区域的厚度薄的形状。
此外，在绝缘层110的蚀刻中，有时不被半导体层108覆盖的绝缘层103的一部分被蚀刻而薄膜化。例如有时绝缘层103的绝缘膜103d消失。
接着，与半导体层108的露出的部分接触地形成绝缘层116，接着形成绝缘层118(图17C)。通过形成绝缘层116，半导体层108的露出的部分的电阻降低，由此形成低电阻区域108n。
作为绝缘层116，可以使用释放具有使半导体层108低电阻化的功能的杂质元素的绝缘膜。尤其是，优选使用能够释放氢的氮化硅膜、氮氧化硅膜、氧氮化硅膜等无机绝缘膜。此时，通过使用含氢的成膜气体的等离子体CVD法，可以在形成绝缘层116时也对半导体层108供应氢，所以是优选的。
例如，在作为绝缘层116使用氮化硅的情况下，优选采用使用硅烷等的含硅的气体、氨或一氧化二氮等的含氮的气体的混合气体作为成膜气体的PECVD法。此时，优选的是形成的氮化硅膜包含氢。由此，通过绝缘层116中的氢扩散到半导体层108，可以容易使半导体层108的一部分低电阻化。
作为绝缘层116，也可以使用具有在半导体层108中产生氧空位的功能的绝缘膜。尤其是，优选使用含金属氮化物的绝缘膜。例如，优选采用使用含金属的溅射靶材且作为成膜气体使用氮气体及为稀释气体的稀有气体等的混合气体的反应性溅射法形成绝缘层116。由此，通过控制成膜气体的流量比，可以容易控制绝缘层116的膜质。
例如，在作为绝缘层116使用通过使用铝靶材的反应性溅射形成的氮化铝膜的情况下，相对于成膜气体的总流量的氮气体的流量优选为30％以上且100％以下，更优选为40％以上且100％以下，进一步优选为50％以上且100％以下。
这里，绝缘层116及绝缘层118优选以不暴露于大气的方式连续地形成。
在绝缘层116的形成或绝缘层118的形成之后，也可以进行加热处理。通过加热处理，可以促进低电阻区域108n的低电阻化。
加热处理的条件可以参照上述记载。
注意，该加热处理并不一定需要进行。在该工序中不需要进行加热处理，也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，在后面的工序中的高温下的处理(例如，膜形成工序)等可以用作该工序中的加热处理。
接着，在绝缘层118及绝缘层116中形成到达低电阻区域108n的开口部141a及开口部141b。
接着，与制造方法实例1同样地，在绝缘层118上形成导电层120a及导电层120b(图17D)。
通过上述工序，可以制造晶体管100C。
注意，在制造结构实例2-3所示的晶体管100B的情况下，可以省略上述制造方法实例2中的导电层106的形成工序及开口部142的形成工序。晶体管100B及晶体管100C可以通过同一工序形成在同一衬底上。
<半导体装置的构成要素>
以下，对包括在本实施方式的半导体装置中的构成要素进行说明。
〔衬底〕
虽然对衬底102的材料等没有特别的限制，但是至少需要具有能够承受后续的加热处理的耐热性。例如，可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、硅锗等化合物半导体衬底、SOI衬底、玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等作为衬底102。此外，也可以将在上述衬底上设置有半导体元件的衬底用作衬底102。
作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成半导体装置等。或者，也可以在衬底102与半导体装置等之间设置剥离层。当剥离层上制造半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上时可以使用剥离层。此时，也可以将半导体装置等转置到耐热性低的衬底或柔性衬底上。
〔导电膜〕
作为用作栅电极的导电层112及导电层106、用作源电极和漏电极中的一个的导电层120a及用作另一个的导电层120b，可以使用选自铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴的金属元素或以上述金属元素为成分的合金或者组合上述金属元素的合金等来分别形成。
此外，作为导电层112、导电层106、导电层120a以及导电层120b，可以使用In-Sn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物、In-Ga-Zn氧化物等的氧化物导电体或者金属氧化物膜。
这里，对氧化物导电体(OC：OxideConductor)进行说明。例如，通过在具有半导体特性的金属氧化物中形成氧空位并对该氧空位添加氢来在导带附近形成施主能级。由此，金属氧化物的导电性增高变为导电体。可以将变为导电体的金属氧化物称为氧化物导电体。
此外，作为导电层112等，也可以采用含有上述氧化物导电体(金属氧化物)的导电膜、含有金属或合金的导电膜的叠层结构。通过使用含有金属或合金的导电膜，可以降低布线电阻。这里，优选作为用作栅极绝缘膜的绝缘层接触的一侧使用含有氧化物导电体的导电膜。
导电层112、导电层106、导电层120a、导电层120b尤其优选包含选自上述金属元素中的钛、钨、钽和钼中的任一个或多个。尤其是，优选使用氮化钽膜。该氮化钽膜具有导电性，并对铜、氧或氢具有高阻挡性，且从氮化钽膜本身释放的氢少，由此可以作为与半导体层108接触的导电膜或半导体层108附近的导电膜适合地使用氮化钽膜。
〔半导体层〕
当半导体层108为In-M-Zn氧化物时，作为用来形成In-M-Zn氧化物的溅射靶材中的金属元素的原子数比例如可以适当地采用In：M：Zn＝5：1：1、In：M：Zn＝5：1：2、In：M：Zn＝5：1：3、In：M：Zn＝5：1：4、In：M：Zn＝5：1：5、In：M：Zn＝5：1：6、In：M：Zn＝10：1：1、In：M：Zn＝10：1：2、In：M：Zn＝10：1：3、In：M：Zn＝10：1：4、In：M：Zn＝10：1：5、In：M：Zn＝10：1：6、In：M：Zn＝10：1：7、In：M：Zn＝10：1：8、In：M：Zn＝10：1：10、In：M：Zn＝10：1：12、In：M：Zn＝10：1：15或其附近。另外，当半导体层108为氧化铟时，作为用来形成氧化铟的溅射靶材可以使用氧化铟。另外，当半导体层108为In-M氧化物时，作为用来形成In-M氧化物的溅射靶材的金属元素的原子数比例如可以适当地采用In：M＝2：1、In：M＝7：2、In：M＝5：1、In：M＝7：1、In：M＝10：1或其附近。另外，当半导体层108为In-Zn氧化物时，作为用来形成In-Zn氧化物的溅射靶材的金属元素的原子数比例如可以适当地采用In：Zn＝2：3、In：Zn＝3：2、In：Zn＝7：2、In：Zn＝4：1、In：Zn＝11：2、In：Zn＝7：1、In：Zn＝14：1或其附近。
作为溅射靶材优选使用含有多晶氧化物的靶材，由此可以易于形成具有结晶性的半导体层108。注意，所形成的半导体层108的原子数比分别包含上述溅射靶材中的金属元素的原子数比的±40％的范围内。例如，在被用于半导体层108的溅射靶材的组成为In：Ga：Zn＝5：1：3<原子数比>时，所形成的半导体层108的组成有时为In：Ga：Zn＝5：1：2.4<原子数比>或其附近。
使用上述靶材在衬底温度为100℃以上且130℃以下的条件下利用溅射法形成的金属氧化物易于具有nc结构和CAAC结构的任一方的结晶结构或其混在的结构。另一方面，在衬底温度为室温(RT)的条件下利用溅射法形成的金属氧化物易于具有nc结晶结构。注意，这里的室温(RT)是指包括对衬底不进行加热时的温度。
半导体层108的能隙为2eV以上，优选为2.5eV以上。如此，通过使用能隙比硅宽的金属氧化物，可以减少晶体管的关态电流。
本实施方式所示的结构实例及对应于这些例子的附图等的至少一部分可以与其他结构实例或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，对包括上述实施方式所示的晶体管的显示装置的一个例子进行说明。
<结构实例>
图18A示出显示装置700的俯视图。显示装置700包括利用密封剂712贴合在一起的第一衬底701和第二衬底705。在被第一衬底701、第二衬底705及密封剂712密封的区域中，第一衬底701上设置有像素部702、源极驱动电路部704及栅极驱动电路部706。像素部702设置有多个显示元件。
第一衬底701的不与第二衬底705重叠的部分中设置有与FPC716(FPC：Flexibleprinted circuit)连接的FPC端子部708。利用FPC716通过FPC端子部708及信号线710分别对像素部702、源极驱动电路部704及栅极驱动电路部706提供各种信号等。
可以设置多个栅极驱动电路部706。此外，栅极驱动电路部706及源极驱动电路部704也可以采用分别另行形成在半导体衬底等上且被封装的IC芯片的方式。该IC芯片可以安装在第一衬底701上或安装到FPC716。
像素部702、源极驱动电路部704及栅极驱动电路部706包括的晶体管可以使用本发明的一个方式的半导体装置的晶体管。
作为设置在像素部702中的显示元件，可以举出液晶元件、发光元件等。作为液晶元件，可以采用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。此外，作为发光元件可以举出LED(Light Emitting Diode：发光二极管)、OLED(Organic LED：有机LED)、QLED(Quantum-dot LED：量子点发光二极管)、半导体激光器等自发光性的发光元件。此外，可以使用快门方式或光干涉方式的MEMS(Micro Electro Mechanical Systems：微电子机械系统)元件或采用微囊方式、电泳方式、电润湿方式或电子粉流体(注册商标)方式等的显示元件等。
图18B所示的显示装置700A是使用具有柔性的树脂层743代替第一衬底701的能够用作柔性显示器的显示装置的例子。
显示装置700A的像素部702不是矩形而是角部具有圆弧形的形状。此外，如图18B中的区域P1所示，像素部702及树脂层743的一部分具有切断的缺口部。一对栅极驱动电路部706夹着像素部702设置在两侧。栅极驱动电路部706在像素部702的角部沿着圆弧形的轮廓内侧设置。
树脂层743的设置有FPC端子部708的部分突出。树脂层743的包括FPC端子部708的一部分可以沿着图18B中的区域P2折到背面。通过将树脂层743的一部分折到背面，可以在FPC716与像素部702的背面重叠配置的状态下将显示装置700A安装到电子设备，由此可以节省电子设备的空间。
与显示装置700A连接的FPC716安装有IC717。IC717例如具有源极驱动电路的功能。这里，显示装置700A中的源极驱动电路部704可以采用至少包括保护电路、缓冲器电路、解复用器电路等中的一种的结构。
图18C所示的显示装置700B是适用于具有大画面的电子设备的显示装置。例如，适用于电视装置、显示器装置、个人计算机(包括笔记本型或台式)、平板终端、数字标牌等。
显示装置700B包括多个源极驱动器IC721和一对栅极驱动电路部722。
多个源极驱动器IC721分别安装在FPC723上。此外，多个FPC723的一个端子与第一衬底701连接，另一个端子与印刷电路板724连接。通过使FPC723弯曲，可以将印刷电路板724配置在像素部702的背面，安装在电子设备中，而可以减小用来设置电子设备的空间。
另一方面，栅极驱动电路部722形成在第一衬底701上。由此，可以实现窄边框的电子设备。
通过采用上述结构，可以实现大型且高清晰显示装置。例如，也可以将上述结构用于屏幕尺寸为对角线30英寸以上、40英寸以上、50英寸以上或60英寸以上的显示装置。此外，可以实现4K2K、8K4K等极为高分辨率的显示装置。
<截面结构实例>
下面参照图19至图22对作为显示元件使用液晶元件及EL元件的结构进行说明。图19至图21是分别沿着图18A所示的点划线Q-R的截面图。图22是沿着图18B所示的显示装置700A中的点划线S-T的截面图。图19及图20是作为显示元件使用液晶元件的结构，图21及图22是使用EL元件的结构。
〔显示装置的相同部分的说明〕
图19至图22所示的显示装置包括引绕布线部711、像素部702、源极驱动电路部704及FPC端子部708。引绕布线部711包括信号线710。像素部702包括晶体管750及电容器790。源极驱动电路部704包括晶体管752。图20示出不包括电容器790的情况。
晶体管750及晶体管752可以使用实施方式2所示的晶体管。
本实施方式使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该晶体管可以具有低关态电流。因此，可以延长图像信号等电信号的保持时间，可以延长图像信号等的写入间隔。因此，可以降低刷新工作的频度，由此可以发挥降低功耗的效果。
在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置，可以在同一衬底上形成像素部的晶体管及用于驱动电路部的晶体管。就是说，可以采用不采用由硅片等形成的驱动电路的结构，由此可以减少显示装置的构件数。此外，通过在像素部中也使用能够进行高速驱动的晶体管，可以提供高质量的图像。
图19、图21及图22所示的电容器790包括通过对与晶体管750包括的第一栅电极相同的膜进行加工形成的下部电极以及通过对与半导体层相同的金属氧化物进行加工形成的上部电极。上部电极与晶体管750的源区域或漏区域同样地被低电阻化。此外，在下部电极与上部电极之间设置有用作晶体管750的第一栅极绝缘层的绝缘膜的一部分。也就是说，电容器790具有在一对电极间夹有用作电介质膜的绝缘膜的叠层结构。此外，上部电极电连接于通过对与晶体管的源电极及漏电极相同的膜进行加工形成的布线。
晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
像素部702所包括的晶体管750与源极驱动电路部704所包括的晶体管752也可以使用不同结构的晶体管。例如，可以采用其中一方使用顶栅极型晶体管而另一方使用底栅极型晶体管的结构。注意，与源极驱动电路部704同样，在上述栅极驱动电路部706中可以使用与晶体管750相同的结构或不同的结构的晶体管。
信号线710与晶体管750及晶体管752的源电极及漏电极等由同一导电膜形成。这里，优选使用含有铜元素的材料等低电阻材料，由此可以减少起因于布线电阻的信号延迟等，从而可以实现大屏幕显示。
FPC端子部708包括其一部分用作连接电极的布线760、各向异性导电膜780及FPC716。布线760通过各向异性导电膜780与FPC716的端子电连接。在此，布线760由与晶体管750及晶体管752的源电极及漏电极等相同的导电膜形成。
作为第一衬底701及第二衬底705，例如可以使用玻璃衬底或塑料衬底等具有柔性的衬底。当作为第一衬底701使用具有柔性的衬底时，优选在第一衬底701与晶体管750等之间设置对水或氢具有阻挡性的绝缘层。
第二衬底705一侧设置有遮光膜738、着色膜736以及与它们接触的绝缘膜734。
〔使用液晶元件的显示装置的结构实例〕
图19所示的显示装置700包括液晶元件775及间隔物778。液晶元件775包括导电层772、导电层774以及导电层772与导电层774之间的液晶层776。导电层774设置在第二衬底705一侧，并被用作共通电极。此外，导电层772与晶体管750所包括的源电极或漏电极电连接。导电层772形成在平坦化绝缘膜770上，并被用作像素电极。
导电层772可以使用对可见光具有透光性的材料或具有反射性的材料。作为透光性材料，例如，可以使用含有铟、锌、锡等的氧化物材料。作为反射性材料，例如，可以使用含有铝、银等材料。
当作为导电层772使用反射性材料时，显示装置700为反射型液晶显示装置。当作为导电层772使用透光性材料时，显示装置700为透射型液晶显示装置。当为反射型液晶显示装置的情况下，在观看侧设置偏振片。当为透射型液晶显示装置的情况下，以夹着液晶元件的方式设置一对偏振片。
图20所示的显示装置700示出使用横向电场方式(例如，FFS模式)的液晶元件775的例子。导电层772上隔着绝缘层773设置有用作公共电极的导电层774。可以通过导电层772与导电层774间产生的电场控制液晶层776的取向状态。
在图20中，可以以导电层774、绝缘层773、导电层772的叠层结构构成存储电容器。因此，不需要另外设置电容器，可以提高开口率。
虽然图19及图20中没有进行图示，也可以采用设置与液晶层776接触的取向膜。此外，可以适当地设置偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)及背光、侧光等光源。
液晶层776可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子网络型液晶(PNLC：Polymer NetworkLiquid Crystal)、铁电液晶、反铁电液晶等。此外，在采用横向电场方式的情况下，也可以使用不需要取向膜的呈现蓝相的液晶。
作为液晶元件的模式，可以采用TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell：轴对称排列微单元)模式、OCB(Optically Compensated Birefringence：光学补偿弯曲)模式、ECB(Electrically Controlled Birefringence：电控双折射)模式、宾主模式等。
液晶层776可以采用使用高分子分散型液晶、高分子网络型液晶等的散乱型液晶。此时，可以采用不设置着色膜736进行黑白色显示的结构，也可以采用使用着色膜736进行彩色显示的结构。
作为液晶元件的驱动方法，可以应用利用继时加法混色法进行彩色显示的分时显示方式(也称为场序制列驱动方式)。在该情况下，可以采用不设置着色膜736的结构。当采用分时显示方式的情况下，例如无需设置分别呈现R(红色)、G(绿色)、B(蓝色)的子像素，因此具有可以提高像素的开口率、清晰度等优点。
〔使用发光元件的显示装置〕
图21所示的显示装置700包括发光元件782。发光元件782包括导电层772、EL层786及导电膜788。EL层786包括有机化合物或无机化合物等发光材料。
作为发光材料，可以举出荧光材料、磷光材料、热活化延迟荧光(Thermallyactivated delayed fluorescence：TADF)材料、无机化合物(量子点材料等)等。
图21所示的显示装置700在平坦化绝缘膜770上设置有覆盖导电层772的一部分的绝缘膜730。在此，发光元件782包括透光性导电膜788为顶部发射型发光元件。此外，发光元件782也可以采用从导电层772侧射出光的底部发射结构或者从导电层772一侧及导电膜788一侧的双方射出光的双面发射结构。
着色膜736设置在与发光元件782重叠的位置。遮光膜738设置在与绝缘膜730重叠的位置、引绕布线部711及源极驱动电路部704中。此外，着色膜736及遮光膜738由绝缘膜734覆盖。此外，发光元件782与绝缘膜734之间由密封膜732充填。此外，当通过在各像素中将EL层786形成为岛状或者在各像素列中将EL层786形成为条状，也就是说，通过分开涂布来形成EL层786时，也可以采用不设置着色膜736的结构。
图22示出适用于柔性显示器的显示装置的结构。图22是沿着图18B所示的显示装置700A中的点划线S-T的截面图。
图22所示的显示装置700A采用支撑衬底745、粘合层742、树脂层743及绝缘层744的叠层结构代替图21所示的第一衬底701。晶体管750、电容器790等设置在设置在树脂层743上的绝缘层744上。
支撑衬底745是包含有机树脂、玻璃等的具有柔性的薄衬底。树脂层743是包含聚酰亚胺树脂、丙烯酸树脂等的有机树脂的层。绝缘层744包含氧化硅、氧氮化硅、氮化硅等的无机绝缘膜。树脂层743与支撑衬底745通过粘合层742贴合在一起。树脂层743优选比支撑衬底745薄。
图22所示的显示装置700A包括保护层740代替图21所示的第二衬底705。保护层740与密封膜732贴合在一起。保护层740可以使用玻璃衬底、树脂薄膜等。此外，保护层740也可以使用偏振片、散射板等光学构件、触摸传感器面板等输入装置或上述两个以上的叠层结构。
发光元件782包括的EL层786在绝缘膜730及导电层772上以岛状设置。通过以各子像素中的EL层786的发光颜色都不同的方式分开形成EL层786，可以在不使用着色膜736的情况下实现彩色显示。此外，覆盖发光元件782设置有保护层741。保护层741可以防止水等杂质扩散到发光元件782中。保护层741优选使用无机绝缘膜。此外，更优选的是采用无机绝缘膜和有机绝缘膜各为一个以上的叠层结构。
图22中示出能够折叠的区域P2。区域P2中包括不设置有支撑衬底745、粘合层742以及绝缘层744等无机绝缘膜的部分。此外，在区域P2中，覆盖布线760设置有树脂层746。通过尽可能不在能够折叠的区域P2中设置无机绝缘膜而采用仅层叠含有金属或合金的导电层、含有有机材料的层的结构，可以防止在使其弯曲时产生裂缝。此外，通过不在区域P2设置支撑衬底745，可以使显示装置700A的一部分以极小的曲率半径弯曲。
〔在显示装置中设置输入装置的结构实例〕
此外，也可以对图19至图22所示的显示装置700或显示装置700A设置输入装置。作为该输入装置，例如，可以举出触摸传感器等。
例如，作为传感器的方式，可以利用静电电容式、电阻膜式、表面声波式、红外线式、光学式、压敏式等各种方式。此外，可以组合使用上述方式中的两个以上。
此外，触摸面板有如下结构：输入装置形成在一对衬底之间的所谓的In-Cell型触摸面板；输入装置形成在显示装置700上的所谓的On-Cell型触摸面板；将输入装置与显示装置700贴合的所谓的Out-Cell型触摸面板；等等。
本实施方式所示的结构实例及对应于这些例子的附图等的至少一部分可以与其他结构实例或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中参照图23对包括本发明的一个方式的半导体装置的显示装置进行说明。
图23A所示的显示装置包括像素部502、驱动电路部504、保护电路506及端子部507。注意，也可以采用不设置保护电路506的结构。
对像素部502或驱动电路部504所包括的晶体管可以使用本发明的一个方式的晶体管。此外，也可以对保护电路506使用本发明的一个方式的晶体管。
像素部502包括配置为X行Y列(X、Y为分别独立的2以上的自然数)的多个像素电路501。各像素电路501都包括驱动显示元件的电路。
驱动电路部504包括对栅极线GL_1至GL_X输出扫描信号的栅极驱动器504a、对数据线DL_1至DL_Y供应数据信号的源极驱动器504b等的驱动电路。栅极驱动器504a采用至少包括移位寄存器的结构即可。此外，源极驱动器504b例如由多个模拟开关等构成。此外，也可以由移位寄存器等构成源极驱动器504b。
端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号等的端子的部分。
保护电路506是在自身所连接的布线被供应一定的范围之外的电位时使该布线与其他布线之间处于导通状态的电路。图23A所示的保护电路506例如与栅极驱动器504a和像素电路501之间的布线的栅极线GL_1至GL_X、或者与源极驱动器504b和像素电路501之间的布线的数据线DL_1至DL_Y等的各种布线连接。另外，在图23A中，为了区别保护电路506和像素电路501而对保护电路506附加阴影线。
此外，既可以采用栅极驱动器504a及源极驱动器504b各自设置在与像素部502相同的衬底上的结构，又可以采用形成有栅极驱动电路或源极驱动电路的衬底(例如，使用单晶半导体或多晶半导体形成的驱动电路板)以COG或TAB(Tape Automated Bonding：卷带自动结合)安装于设置有像素部502的衬底的结构。
此外，图23B及图23C示出可用于像素电路501的像素电路的结构的一个例子。
图23A所示的多个像素电路501例如可以采用与图23B及图23C所示的结构。
图23B所示的像素电路501包括液晶元件570、晶体管550及电容器560。此外，与像素电路501连接有数据线DL_n、栅极线GL_m及电位供应线VL等。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应公共电位。此外，也可以对各行的像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应不同的电位。
此外，图23C所示的像素电路501包括晶体管552、554、电容器562以及发光元件572。此外，与像素电路501连接有数据线DL_n、栅极线GL_m、电位供应线VL_a及电位供应线VL_b等。
此外，电位供应线VL_a和电位供应线VL_b的一方被施加高电源电位VDD，电位供应线VL_a和电位供应线VL_b的另一方被施加低电源电位VSS。根据晶体管554的栅极被施加的电位，流过发光元件572中的电流被控制，从而来自发光元件572的发光亮度被控制。
本实施方式所示的结构实例及对应于这些例子的附图等的至少一部分可以与其他结构实例或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
下面对备有用来校正像素所显示的灰度的存储器的像素电路以及具有该像素电路的显示装置进行说明。实施方式2中例示出的晶体管可以用于下文中例示出的像素电路所使用的晶体管。
<电路结构>
图24A示出像素电路400的电路图。像素电路400包括晶体管M1、晶体管M2、电容器C1及电路401。此外，布线S1、布线S2、布线G1及布线G2与像素电路400连接。
晶体管M1的栅极与布线G1连接，源极和漏极中的一个与布线S1连接，源极和漏极中的另一个与电容器C1的一个电极连接。晶体管M2的栅极与布线G2连接，源极和漏极中的一个与布线S2连接，源极和漏极中的另一个与电容器C1的另一个电极及电路401连接。
电路401至少包括一个显示元件。显示元件可以使用各种各样的元件，典型地有有机EL元件或LED元件等发光元件、液晶元件或MEMS元件等。
将连接晶体管M1与电容器C1的节点记作节点N1，将连接晶体管M2与电路401的节点记作节点N2。
像素电路400通过使晶体管M1变为关闭状态可以保持节点N1的电位。此外，通过使晶体管M2变为关闭状态可以保持节点N2的电位。此外，通过在晶体管M2处于关闭状态的状态下通过晶体管M1对节点N1写入规定的电位，由于通过电容器C1的电容耦合，可以使节点N2的电位对应节点N1的电位变化而发生改变。
在此，作为晶体管M1、晶体管M2中的一方或双方可以使用实施方式2中例示出的使用氧化物半导体的晶体管。由于该晶体管具有极低的关态电流，因此可以长时间地保持节点N1及节点N2的电位。此外，当各节点的电位保持期间较短时(具体而言，帧频为30Hz以上时等)也可以采用使用了硅等半导体的晶体管。
<驱动方法实例>
接着，参照图24B对像素电路400的工作方法的一个例子进行说明。图24B是像素电路400的工作的时序图。注意，这里为了便于说明，不考虑布线电阻等各种电阻、晶体管或布线等的寄生电容及晶体管的阈值电压等的影响。
在图24B所示的工作中，将1个帧期间分为期间T1和期间T2。期间T1是对节点N2写入电位的期间，期间T2是对节点N1写入电位的期间。
〔期间T1〕
在期间T1，对布线G1和布线G2的双方供给使晶体管变为导通状态的电位。此外，对布线S1提供为固定电位的电位Vref，对布线S2提供第一数据电位Vw。
节点N1通过晶体管M1从布线S1被供给电位Vref。此外，节点N2通过晶体管M2被供给第一数据电位Vw。因此，电容器C1变为保持电位差Vw-Vref的状态。
〔期间T2〕
接着，在期间T2，布线G1被供应使晶体管M1变为导通状态的电位，布线G2被供应使晶体管M2变为关闭状态的电位，布线S1被提供第二数据电位Vdata。此外，可以对布线S2提供预定的恒电位或使成为浮动状态。
节点N1通过晶体管M1被供应第二数据电位Vdata。此时，由于通过电容器C1的电容耦合，对应第二数据电位Vdata节点N2的电位发生变化，其变化量为电位dV。也就是说，电路401被输入将第一数据电位Vw和电位dV加在一起的电位。注意，虽然图24B示出电位dV为正的值，但是其也可以为负的值。也就是说，第二数据电位Vdata也可以比电位Vref低。
这里，电位dV基本由电容器C1的电容值及电路401的电容值决定。当电容器C1的电容值充分大于电路401的电容值时，电位dV成为接近第二数据电位Vdata的电位。
如上所述，由于像素电路400可以组合两种数据信号生成供应给包括显示元件的电路401的电位，所以可以在像素电路400内进行灰度校正。
像素电路400可以生成超过可对与布线S1及布线S2连接的源极驱动器供给的最大电位的电位。例如，在使用发光元件的情况下，可以进行高动态范围(HDR)显示等。此外，在使用液晶元件的情况下，可以实现过驱动等。
<应用实例>
〔使用液晶元件的例子〕
图24C所示的像素电路400LC包括电路401LC。电路401LC包括液晶元件LC及电容器C2。
液晶元件LC的一个电极与节点N2及电容器C2的一个电极连接，另一个电极与被供应电位Vcom2的布线连接。电容器C2的另一个电极与被供应电位Vcom1的布线连接。
电容器C2用作存储电容器。此外，当不需要时可以省略电容器C2。
由于像素电路400LC可以对液晶元件LC提供高电压，所以例如可以通过过驱动实现高速显示，可以采用驱动电压高的液晶材料等。此外，通过对布线S1或布线S2提供校正信号，可以根据使用温度或液晶元件LC的劣化状态等进行灰度校正。
〔使用发光元件的例子〕
图24D所示的像素电路400EL包括电路401EL。电路401EL包括发光元件EL、晶体管M3及电容器C2。
晶体管M3的栅极与节点N2及电容器C2的一个电极连接，源极和漏极中的一个与被供应电位VH的布线连接，源极和漏极中的另一个与发光元件EL的一个电极连接。电容器C2的另一个电极与被供应电位Vcom的布线连接。发光元件EL的另一个电极与被供应电位VL的布线连接。
晶体管M3具有控制对发光元件EL供应的电流的功能。电容器C2用作存储电容器。不需要时也可以省略电容器C2。
此外，虽然这里示出发光元件EL的阳极一侧与晶体管M3连接的结构，但是也可以采用阴极一侧与晶体管M3连接的结构。当采用阴极一侧与晶体管M3连接的结构时，可以适当地改变电位VH与电位VL的值。
像素电路400EL可以通过对晶体管M3的栅极施加高电位使大电流流过发光元件EL，所以可以实现HDR显示等。此外，通过对布线S1或布线S2提供校正信号可以对晶体管M3及发光元件EL的电特性偏差进行校正。
此外，不局限于图24C及图24D所示的电路，也可以采用另外附加晶体管或电容器等的结构。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式6)
在本实施方式中，对可以使用本发明的一个方式制造的显示模块进行说明。
图25A所示的显示模块6000在上盖6001与下盖6002之间包括与FPC6005连接的显示装置6006、框架6009、印刷电路板6010及电池6011。
例如，可以将使用本发明的一个方式制造的显示装置用作显示装置6006。通过利用显示装置6006，可以实现功耗极低的显示模块。
上盖6001及下盖6002可以根据显示装置6006的尺寸适当地改变其形状或尺寸。
显示装置6006也可以具有作为触摸面板的功能。
框架6009具有保护显示装置6006的功能、遮断因印刷电路板6010的工作而产生的电磁波的功能以及散热板的功能等。
印刷电路板6010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路、电池控制电路等。
图25B是具备光学触摸传感器的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。此外，由上盖6001与下盖6002围绕的区域设置有一对导光部(导光部6017a、导光部6017b)。
显示装置6006隔着框架6009与印刷电路板6010及电池6011重叠地设置。显示装置6006及框架6009固定在导光部6017a、导光部6017b。
从发光部6015发射的光6018经过导光部6017a、显示装置6006的顶部及导光部6017b到达受光部6016。例如，当光6018被指头或触屏笔等被检测体阻挡时，可以检测触摸操作。
例如，多个发光部6015沿着显示装置6006的相邻的两个边设置。多个受光部6016配置在与发光部6015对置的位置。由此，可以取得触摸操作的位置的信息。
作为发光部6015例如可以使用LED元件等光源，尤其是，优选使用发射红外线的光源。作为受光部6016可以使用接收发光部6015所发射的光且将其转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
通过使用使光6018透过的导光部6017a及导光部6017b，可以将发光部6015及受光部6016配置在显示装置6006中的下侧，可以抑制外光到达受光部6016而导致触摸传感器的错误工作。尤其优选使用吸收可见光且透过红外线的树脂，由此可以更有效地抑制触摸传感器的错误工作。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式7)
在本实施方式中对能够使用本发明的一个方式的显示装置的电子设备的例子进行说明。
图26A所示的电子设备6500是可以用作智能手机的便携式信息终端设备。
电子设备6500的框体6501中包括显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。
显示部6502可以使用本发明的一个方式的显示装置。
图26B是包括框体6501的麦克风6506一侧的端部的截面示意图。
框体6501的显示面一侧设置有具有透光性的保护构件6510，被框体6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。
显示面板6511、光学构件6512及触摸传感器面板6513使用没有图示的粘合层固定到保护构件6510。
在显示部6502外侧的区域中，显示面板6511的一部分被折叠。此外，该被折叠的部分与FPC6515连接。FPC6515安装有IC6516。此外，FPC6515与设置于印刷电路板6517的端子连接。
显示面板6511可以使用本发明的一个方式的柔性显示器面板。由此，可以实现极轻量的电子设备。此外，由于显示面板6511极薄，所以可以在抑制电子设备的厚度的情况下搭载大容量的电池6518。此外，通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部，可以实现窄边框的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式8)
在本实施方式中对包括使用本发明的一个方式制造的显示装置的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备，因此是可以实现高清晰的电子设备。此外，可以同时实现高清晰及大屏幕的电子设备。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
作为电子设备，例如除了电视装置、笔记本型个人计算机、显示器装置、数字标牌、弹珠机、游戏机等大型的具有比较大的屏幕的电子设备之外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
使用了本发明的一个方式的电子设备可以沿着房屋或楼的内壁或外壁、汽车等的内部装饰或外部装饰等的平面或曲面组装。
图27A是安装有取景器8100的照相机8000的外观图。
照相机8000包括框体8001、显示部8002、操作按钮8003、快门按钮8004等。此外，照相机8000安装有可装卸的镜头8006。
在照相机8000中，镜头8006和框体也可以被形成为一体。
照相机8000通过按下快门按钮8004或者触摸用作触摸面板的显示部8002，可以进行成像。
框体8001包括具有电极的嵌入器，除了可以与取景器8100连接以外，还可以与闪光灯装置等连接。
取景器8100包括框体8101、显示部8102以及按钮8103等。
框体8101通过嵌合到照相机8000的嵌入器的嵌入器装到照相机8000。取景器8100可以将从照相机8000接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮等。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外，也可以在照相机8000中内置有取景器。
图27B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外，在安装部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，能够将所接收的图像信息等显示到显示部8204上。此外，主体8203具有相机，由此可以利用使用者的眼球及眼睑的动作作为输入方法。
此外，也可以对安装部8201的被使用者接触的位置设置多个电极，以检测出根据使用者的眼球的动作而流过电极的电流，由此实现识别使用者的视线的功能。此外，还可以具有根据流过该电极的电流监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的图像变化的功能。
可以将本发明的一个方式的显示装置用于显示部8204。
图27C、图27D及图27E是头戴显示器8300的外观图。头戴显示器8300包括框体8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，弯曲配置显示部8302。因为使用者可以感受高真实感。此外，通过透镜8305分别看到显示在显示部8302的不同区域上的图像，来可以进行利用视差的三维显示等。此外，本发明的一个方式不局限于设置有一个显示部8302的结构，也可以设置两个显示部8302以对使用者的一对眼睛分别配置两个不同的显示部。
可以将本发明的一个方式的显示装置用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的分辨率，所以即使如图27E那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示现实感更高的影像。
图28A至图28G所示的电子设备包括框体9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图28A至图28G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据来处理的功能；等。注意，电子设备的功能不局限于上述功能，而可以具有各种功能。电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像或动态图像来将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图28A至图28G所示的电子设备。
图28A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图28B是示出便携式信息终端9101的立体图。便携式信息终端9101例如可以用作智能手机。便携式信息终端9101也可以设置有扬声器9003、连接端子9006、传感器9007等。此外，便携式信息终端9101可以将文字或图像信息显示在其多个面上。图28B示出显示三个图标9050的例子。此外，也可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。作为信息9051的一个例子，可以举出提示收到电子邮件、SNS或电话等的信息；电子邮件或SNS等的标题；发送者姓名；日期；时间；电池余量；以及天线接收信号强度等。或者，可以在显示有信息9051的位置上显示图标9050等。
图28C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，使用者也可以在将便携式信息终端9102放在上衣口袋里的状态下确认显示在能够从便携式信息终端9102的上方观察到的位置上的信息9053。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断例如是否接电话。
图28D是示出手表型便携式信息终端9200的立体图。便携式信息终端9200例如可以用作智能手表。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。例如，通过与可进行无线通信的耳麦相互通信，便携式信息终端9200可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以与其他信息终端进行数据的交换或者进行充电。此外，充电工作也可以利用无线供电进行。
图28E、图28F及图28G是示出能够折叠的便携式信息终端9201的立体图。此外，图28E是便携式信息终端9201为展开状态的立体图，图28G是便携式信息终端9201为折叠状态的立体图，并且图28F是便携式信息终端9201为从图28E和图28G中的一个状态变为另一个状态的中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性优异。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个框体9000来支撑。例如，可以以1mm以上且150mm以下的曲率半径使显示部9001弯曲。
图29A示出电视装置的一个例子。电视装置7100的显示部7500被组装在框体7101中。在此示出利用支架7103支撑框体7101的结构。
可以通过利用框体7101所具备的操作开关或另外提供的遥控操作机7111进行图29A所示的电视装置7100的操作。此外，也可以将触摸面板应用于显示部7500，通过用手指等触摸显示部7500可以进行电视装置7100的操作。此外，遥控操作机7111也可以除了具备操作按钮以外还具备显示部。
此外，电视装置7100也可以具备电视广播的接收机或用来连接到通信网络的通信设备。
图29B示出笔记型个人计算机7200。笔记型个人计算机7200包括框体7211、键盘7212、指向装置7213、外部连接端口7214等。在框体7211中组装有显示部7500。
图29C及图29D示出数字标牌(Digital Signage)的一个例子。
图29C所示的数字标牌7300包括框体7301、显示部7500及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器以及麦克风等。
图29D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7500。
显示部7500越大，一次能够提供的信息量越多，并且容易吸引人的注意，由此例如可以提高广告宣传效果。
优选将触摸面板用于显示部7500，使得使用者能够操作。由此，不仅可以用于广告，还可以用于提供路线信息或交通信息、商用设施的指南等使用者需要的信息。
如图29C和图29D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与使用者所携带的智能手机等信息终端设备7311联动。例如，显示在显示部7500上的广告的信息可以显示在信息终端设备7311的屏幕，并且通过操作信息终端设备7311，可以切换显示部7500的显示。
可以在数字标牌7300或数字标牌7400上以信息终端设备7311为操作单元(控制器)执行游戏。由此，不特定多个使用者可以同时参加游戏，享受游戏的乐趣。
本发明的一个方式的显示装置可以应用于图29A至图29D所示的显示部7500。
虽然本实施方式的电子设备采用具有显示部的结构，但是本发明的一个实施方式也可以用于不具有显示部的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[实施例1]
在本实施例中，对可用于作为本发明的一个方式的半导体装置的金属氧化物膜的组成进行评价。
在本实施例中，对制造方法不同的金属氧化物膜进行X射线光电子能谱(XPS)分析来评价其组成。评价中使用在玻璃衬底上形成厚度为100nm的金属氧化物膜的样品(A1至A5、样品B1及B2)。
<制造样品>
在样品A1至A5中，通过利用In-Ga-Zn氧化物靶材(In：Ga：Zn＝5：1：3[原子数比])的溅射法形成金属氧化物膜。在样品B1及B2中，通过利用In-Zn氧化物靶材(In：Zn＝2：3[原子数比])的溅射法形成金属氧化物膜。
表1示出样品(Sample)A1至A5以及样品B1及B2的金属氧化物膜的沉积条件。注意，在表1中，将靶材的组成记作Target，将形成金属氧化物膜时的衬底温度记作Tsub，将氧流量比记作O2/(Ar+O2)，将压力记作Pressure，将电源功率记作Power。
[表1]
Figure BDA0003242001430000951
在样品A1中，将形成金属氧化物膜时的衬底温度设定为室温(下面，也记作RT)。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为10％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在样品A2中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为50％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在样品A3中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氧气体(氧流量比为100％)。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在样品A4中，将形成金属氧化物膜时的衬底温度设定为130℃。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为10％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在样品A5中，将形成金属氧化物膜时的衬底温度设定为130℃。作为成膜气体使用氧气体(氧流量比为100％)。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在样品B1中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为2％。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
在样品B2中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氧气体(氧流量比为100％)。将形成时的压力设定为0.6Pa，将电源功率设定为2.5kW。
<X射线光电子能谱>
接着，对样品A1至A5、B1及B2进行X射线光电子能谱(XPS)分析。
在XPS分析中，X射线源使用单色Mg Kα线(λ＝1253.6eV)。检测区域为8mm×8mm以下，提取角为45°。检测深度可认为大约4nm至5nm。
表2示出XPS分析所得的各样品(Sample)的铟(In)、镓(Ga)、锌(Zn)、氧(O)的原子数比。在表2中，样品A1至A5示出将铟的原子数比作为5.00进行归一化了的值。样品B1及B2示出将铟的原子数比作为2.00进行归一化了的值。
[表2]
Figure BDA0003242001430000971
如表2所示，可以确认金属氧化物膜中的锌的原子数比小于靶材中的锌的原子数比。在本实施例中金属氧化物膜中的锌的原子数比为靶材所包含的锌的原子数比的81％以上且94％以下左右。另外，还可以确认镓也有金属氧化物膜中的原子数比小于靶材中的原子数比的倾向。但是，由于在镓的定量中去除了波形分离的In4d峰，因此定量误差有可能大。因此，表2所示的镓的比例有可能低于实际上的镓含有率。
本实施例所示的结构可以与其他实施例或其他实施方式等适当地组合而实施。
[实施例2]
在本实施例中，对可用于作为本发明的一个方式的半导体装置的金属氧化物膜的组成的结晶性进行评价。
在本实施例中，对制造方法不同的金属氧化物膜进行X射线衍射(XRD)分析来评价其结晶性。评价中使用在玻璃衬底上形成厚度为100nm的金属氧化物膜的样品(样品C1至C3、D1至D3、E1至E3)。
<制造样品>
在样品C1至C3中，通过利用In-Ga-Zn氧化物靶材(In：Ga：Zn＝5：1：3[原子数比])的溅射法形成金属氧化物膜。在样品D1至D3中，通过利用In-Zn氧化物靶材(In：Zn＝2：3[原子数比])的溅射法形成金属氧化物膜。在样品E1至E3中，通过利用In-Zn氧化物靶材(In：Zn＝4：1[原子数比])的溅射法形成金属氧化物膜。
表3示出样品(Sample)C1至C3、D1至D3以及E1至E3的金属氧化物膜的沉积条件。在表3中，将靶材的组成记作Target，将形成金属氧化物膜时的衬底温度记作Tsub，将氧流量比记作O2/(Ar+O2)，将压力记作Pressure，将电源功率记作Power。
[表3]
Figure BDA0003242001430000991
<X射线衍射分析>
接着，对样品C1至C3、D1至D3、E1至E3进行X射线衍射(XRD)分析。
在XRD分析中使用out-of-plane法之一的θ-2θ扫描法。θ-2θ扫描法是如下方法：在改变X射线的入射角的同时，使与X射线源对置地设置的检测器的角度与入射角相同，来测定出X射线衍射强度的方法。θ-2θ扫描法有时被称为粉末法。在XRD分析中，作为X射线源使用Cu Kα线(λ＝0.15418nm)，扫描范围为2θ＝15deg至50deg，步进宽度为0.01deg，扫描速度为6.0deg/分钟。
图30示出XRD分析结果。在图30中，横轴表示衍射角度2θ，纵轴表示衍射了的X射线的强度(Intensity)。另外，在图30中以虚线表示2θ＝31deg作为辅助线。
如图30所示，每个样品都观察到2θ＝31deg附近的峰，可以确认都具有结晶性。注意，因为样品D1至D3中观察了的峰强度较高，所以使图30的样品D1至D3的纵轴的刻度与其他样品不同。此外，2θ＝24deg附近的宽峰起因于玻璃衬底。
本实施例所示的结构可以与其他实施例或其他实施方式等适当地组合而实施。
[实施例3]
在本实施例中，制造晶体管(样品F、G及H)并评价其漏电流-栅电压特性(ID-VG特性)。制造了分别相当于图8所示的晶体管100及图9所示的晶体管100A的晶体管。另外，在本实施例中，制造了半导体层108的结构不同的样品(F、G及H)。
<样品的制造>
首先，利用溅射法在玻璃衬底上形成厚度大约为100nm的钨膜，对其进行加工得到第一栅电极。接着，作为第一栅极绝缘层，利用等离子体CVD法形成厚度大约为240nm的第一氮化硅膜、厚度大约为60nm的第二氮化硅膜及厚度大约为3nm的氧氮化硅膜的叠层。
第一氮化硅膜在如下条件下形成：硅烷气体、氮气体、氨气体的流量分别为290sccm、2000sccm、2000sccm；压力为200Pa；沉积功率为3000W；以及衬底温度为350℃。
第二氮化硅膜在如下条件下形成：硅烷气体、氮气体、氨气体的流量分别为200sccm、2000sccm、100sccm；压力为100Pa；沉积功率为2000W；以及衬底温度为350℃。
氧氮化硅膜在如下条件下形成：硅烷气体、一氧化二氮气体的流量分别为20sccm、3000sccm；压力为40Pa；沉积功率为3000W；以及衬底温度为350℃。
接着，在第一栅极绝缘层上形成厚度为30nm的第一金属氧化物膜，对其进行加工得到半导体层。在此，制造了使第一金属氧化物膜的沉积条件不同的三个样品(F、G及H)。在样品F中，通过利用In-Ga-Zn氧化物靶材(In：Ga：Zn＝5：1：3[原子数比])的溅射法形成第一金属氧化物膜。在样品G中，通过利用In-Zn氧化物靶材(In：Zn＝2：3[原子数比])的溅射法形成第一金属氧化物膜。在样品H中，通过利用In-Zn氧化物靶材(In：Zn＝4：1[原子数比])的溅射法形成第一金属氧化物膜。
表4示出样品(Sample)F、G及H的第一金属氧化物膜的沉积条件。在表4中，将靶材的组成记作Target，将形成第一金属氧化物膜时的衬底温度记作Tsub，将氧流量比记作O2/(Ar+O2)，将压力记作Pressure，将电源功率记作Power。
[表4]
Figure BDA0003242001430001011
在形成半导体层之后，在氮气体气氛下以350℃进行1小时的加热处理，然后在氮气体和氧气体的混合气氛下以350℃进行1小时的加热处理。注意，氮气体和氧气体的混合气氛具有氮气体：氧气体＝4：1的体积比。
接着，作为第二栅极绝缘层，通过等离子体CVD法形成厚度大约为5nm的第一氧氮化硅膜、厚度大约为140nm的第二氧氮化硅膜及厚度大约为5nm的第三氧氮化硅膜。
第一氧氮化硅膜在如下条件下形成：硅烷气体、一氧化二氮气体的流量分别为24sccm、18000sccm；压力为200Pa；沉积功率为130W；以及衬底温度为350℃。
第二氧氮化硅膜在如下条件下形成：硅烷气体、一氧化二氮气体的流量分别为200sccm、4000sccm；压力为300Pa；沉积功率为750W；以及衬底温度为350℃。
第三氧氮化硅膜在如下条件下形成：硅烷气体、一氧化二氮气体的流量分别为20sccm、3000sccm；压力为40Pa；沉积功率为500W；以及衬底温度为350℃。
接着，通过溅射法在第二栅极绝缘层上形成厚度为20nm的第二金属氧化物膜。第二金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝4：2：4.1[原子数比])的溅射法形成。形成时的衬底温度为100℃。作为成膜气体使用氧气体(氧流量比为100％)。此外，电源功率为2.5kW，压力为0.6Pa。
然后，在含氮的气氛下以350℃进行1小时的加热处理。
接着，作为导电膜，在第二金属氧化物膜上通过溅射法形成厚度大约为100nm的钼膜。
接着，在导电膜上形成抗蚀剂图案。
接着，以抗蚀剂图案为掩模蚀刻导电膜，得到导电层。作为该蚀刻使用干蚀刻法，作为蚀刻气体使用SF6气体。
接着，蚀刻第二金属氧化物膜，得到金属氧化物层。作为该蚀刻使用湿蚀刻法。
接着，以导电层为掩模进行杂质元素的添加处理。作为杂质元素使用硼，添加处理使用等离子体离子掺杂装置。作为用来供应硼的气体使用B2H6气体。
接着，作为覆盖晶体管的保护绝缘层，利用等离子体CVD法形成厚度大约为300nm的氧氮化硅膜。
保护绝缘层在如下条件下形成：硅烷气体、氮气体的流量分别为290sccm、4000sccm；压力为133Pa；沉积功率为1000W；以及衬底温度为350℃。
接着，对保护绝缘层及第二栅极绝缘层部分地进行蚀刻来形成开口，通过溅射法形成钼膜，然后对其进行加工得到源电极及漏电极。然后，作为平坦化层形成厚度大约为1.5μm的丙烯酸树脂膜，在氮气氛下以250℃的温度进行1小时的加热处理。
通过上述步骤，得到包括形成在玻璃衬底上的晶体管的样品F、G及H。
<ID-VG特性评价>
接着，对上述制造的晶体管的ID-VG特性进行测定。
在晶体管的ID-VG特性的测定中，施加到栅电极的电压(以下也称为栅电压(VG))从-15V每隔0.25V变化到+20V。此外，将施加到源电极的电压(以下也称为源极电压(VS))设定为0V(comm)，将施加到漏电极的电压(以下也称为漏极电压(VD))设定为0.1V和10V。
图31示出样品F、G及H的ID-VG特性。图31在横方向上示出样品(Sample)及半导体层108的条件。在纵方向上示出晶体管的结构不同的条件的ID-VG特性，上一段是关于相当于图8所示的晶体管100的晶体管，下一段是关于相当于图9所示的晶体管100A的晶体管。另外，示出沟道长度为50μm且沟道宽度为50μm的晶体管。在图31的ID-VG特性中，横轴表示栅电压(VG)，左侧纵轴表示漏电流(ID)，右侧纵轴表示场效应迁移率(μFE)。在各样品中测定了1个晶体管的ID-VG特性。
图32示出样品F、G及H的场效应迁移率(μFE)。图32的横轴表示样品及半导体层108的条件，纵轴表示场效应迁移率(μFE)。另外，在图32中，将图8所示的晶体管100记作Single，将图9所示的晶体管100A记作S-channel。场效应迁移率(μFE)是指沟道长度为50μm且沟道宽度为50μm的晶体管在直到VG＝10V为止的情况下的场效应迁移率的最大值。
如图31及图32所示，可确认到每个样品都表示优异电特性。另外，还可确认到：铟含有率越高，场效应迁移率(μFE)越高。
本实施例所示的结构可以与其他实施例或其他实施方式等适当地组合而实施。
[实施例4]
在本实施例中，制造相当于图12D所示的晶体管100C_a的晶体管并评价漏电流-栅电压特性(ID-VG特性)及可靠性。在本实施例中，制造了半导体层108的结构彼此不同的样品(J及K)。另外，被用作栅极绝缘层的绝缘层110具有单层结构。
<样品的制造1>
对样品J及K的制造方法进行说明。
首先，通过溅射法在玻璃衬底上依次形成厚度为30nm的钛膜与厚度为100nm的铜膜，对其进行加工来得到第一栅电极(底栅极)。
接着，作为第一栅极绝缘层依次形成厚度为50nm的第一氮化硅膜、厚度为150nm的第二氮化硅膜、厚度为100nm的第三氮化硅膜及厚度为3nm的第一氧氮化硅膜。
第一氮化硅膜及第三氮化硅膜都通过使用流量为200sccm的硅烷气体、流量为2000sccm的氮气体及流量为100sccm的氨气体的混合气体的PECVD法形成。在形成膜时，压力为100Pa，功率为2000W，衬底温度为350℃。
第二氮化硅膜通过使用流量为290sccm的硅烷气体、流量为2000sccm的氮气体及流量为2000sccm的氨气体的混合气体的PECVD法形成。在形成膜时，压力为200Pa，沉积功率为3000W，衬底温度为350℃。
第一氧氮化硅膜通过使用流量为20sccm的硅烷气体及流量为3000sccm的一氧化二氮气体的混合气体的PECVD法形成。在形成膜时，压力为40Pa，沉积功率为3000W，衬底温度为350℃。
接着，在第一氧氮化硅膜上形成第一金属氧化物膜。这里，制造第一金属氧化物膜的沉积条件不同的两个样品(样品J及样品K)。样品K是本发明的一个方式，样品J是比较例。
样品J的第一金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝1：1：1[原子数比])的溅射法形成。形成膜时的压力为0.6Pa，电源功率为2.5kW，衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体，氧流量比为30％。第一金属氧化物膜的厚度为25nm。
样品K的第一金属氧化物膜采用第一氧化物膜和第一氧化物膜上的第二氧化物膜的叠层结构。第一氧化物膜通过使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝1：1：1[原子数比])的溅射法形成。形成膜时的压力为0.6Pa，电源功率为2.5kW，衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体，氧流量比为30％。第二氧化物膜通过使用In-Zn氧化物靶材(In：Zn＝4：1[原子数比])的溅射法形成。形成膜时的压力为0.6Pa，电源功率为3.0kW，衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体，氧流量比为5％。第一氧化物膜的厚度为20nm，第二氧化物膜的厚度为5nm。
接着，将第一金属氧化物膜加工为岛状而形成第一金属氧化物层。
接着，在氮气氛下以370℃进行1小时的加热处理，然后在氮和氧的混合气体(氮气体流量：氧气体流量＝4：1)气氛下以370℃进行1小时的加热处理。加热处理中利用烘箱装置。
接着，作为第二栅极绝缘层形成厚度为140nm的第二氧氮化硅膜。第二氧氮化硅膜使用通过加热释放多个氮氧化物(NOX，X大于0且2以下)的沉积条件。第二氧氮化硅膜通过使用流量为200sccm的硅烷气体及流量为8000sccm的一氧化二氮气体的混合气体的PECVD法形成。形成膜时的压力为250Pa，沉积功率为2000W，衬底温度为240℃。
注意，与第一金属氧化物层接触的第二氧氮化硅膜中的通过加热释放的氮氧化物优选少。作为氮氧化物例如有NO2或NO等。第二氧氮化硅膜所包含的氮氧化物在第二氧氮化硅膜等中形成能级。该能级位于第一金属氧化物层的能隙内。由此，当氮氧化物扩散到第二氧氮化硅膜与第一金属氧化物层的界面时，该能级有时在第二氧氮化硅膜一侧俘获电子。其结果是，被俘获的电子留在第二氧氮化硅膜与第一金属氧化物层的界面附近，由此使晶体管的阈值电压向正方向变动。
在本实施例中，第二氧氮化硅膜使用氮氧化物的释放多的绝缘膜，在氮氧化物多的条件下确认第一金属氧化物层的组成给晶体管的特性带来的影响。
为了进行第二氧氮化硅膜本身的评价，制造了与样品J、K不同的样品(样品L)。将在后面说明样品L的详细内容。
接着，在氮气氛下以370℃进行1小时的加热处理。加热处理中利用烘箱装置。
接着，在第二氧氮化硅膜上形成厚度为20nm的第二金属氧化物膜。第二金属氧化物膜通过使用In-Zn氧化物靶材(In：Zn＝2：3[原子数比])的溅射法形成。形成膜时的压力为0.3Pa，电源功率为4.5kW，衬底温度为室温。作为成膜气体使用氧气体(氧流量比为100％)。
接着，在氮和氧的混合气体(氮气体流量：氧气体流量＝4：1)气氛下以370℃进行1小时的加热处理。加热处理中利用烘箱装置。
接着，在第二金属氧化物膜上依次形成厚度为100nm的铜膜及厚度为30nm的第三金属氧化物膜。铜膜及第三金属氧化物膜通过溅射法形成。铜膜通过使用Cu靶材的溅射法形成。第三金属氧化物膜通过使用In-Zn氧化物靶材(In：Zn＝2：3[原子数比])的溅射法形成。形成膜时的压力为0.6Pa，电源功率为2.5kW，衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体，氧流量比为30％。
接着，在第三金属氧化物膜上形成抗蚀剂掩模，对第二金属氧化物膜、铜膜及第三金属氧化物膜进行加工，由此形成第二金属氧化物层、铜层及第三金属氧化物层。在进行加工时使用湿蚀刻法。
接着，进行了洗涤。在洗涤中，使用将85weight％的磷酸稀释到500倍的水溶液。蚀刻时的蚀刻剂温度为室温，处理时间为15sec。
接着，以上述抗蚀剂掩模为掩模对第二氧氮化硅膜进行蚀刻来形成第二栅极绝缘层。此外，当形成第二栅极绝缘层时，去除不与该抗蚀剂掩模重叠的区域的第一氧氮化硅膜，以暴露第三氮化硅膜的一部分。在进行加工时使用干蚀刻法。然后，去除抗蚀剂掩模。
接着，作为覆盖晶体管的保护层依次形成厚度为100nm的第四氮化硅膜及厚度为300nm的第三氧氮化硅膜。
第四氮化硅膜通过使用流量为150sccm的硅烷气体、流量为5000sccm的氮气体及流量为100sccm的氨气体的混合气体的PECVD法形成。形成膜时的压力为200Pa，功率为2000W，衬底温度为350℃。
第三氧氮化硅膜通过使用流量为290sccm的硅烷气体及流量为4000sccm的一氧化二氮气体的混合气体的PECVD法形成。形成膜时的压力为133Pa，功率为1000W，并且衬底温度为350℃。
接着，在覆盖晶体管的保护层的一部分形成开口且通过溅射法形成厚度为100nm的钼膜，然后对该膜进行加工来得到源电极及漏电极。然后，作为平坦化层形成厚度为1.5μm左右的丙烯酸树脂膜，在氮气氛下以250℃的温度进行1小时的加热处理。
通过上述工序，得到各自包括形成在玻璃衬底上的晶体管的样品J及K。
<样品的制造2>
对样品L的制造方法进行说明。
首先，在玻璃衬底上形成厚度为100nm的氧氮化硅膜。该氧氮化硅膜使用与被用作样品J及K的第二栅极绝缘层的第二氧氮化硅膜相同的沉积条件。
<TDS分析>
接着，利用热脱附谱分析(TDS：Thermal Desorption Spectrometry)评价从样品L脱离的气体。在TDS分析中，在衬底温度的升温速度为30℃/min的条件下使衬底温度从50℃左右提升到520℃左右。
图33示出样品L的TDS分析结果。图33中的左侧示出质荷比30(M/z＝30)的TDS分析结果，右侧示出质荷比32(M/z＝32)的TDS分析结果。质荷比30(M/z＝30)的气体主要是一氧化氮分子。质荷比32(M/z＝32)的气体主要是氧分子。另外，在图33中，横轴表示衬底温度(Tsub)，纵轴表示质荷比30(M/z＝30)的检测强度(Intensity)或质荷比32(M/z＝32)的检测强度(Intensity)。
如图33所示，可知样品L通过加热释放氧及氮氧化物。由此可知，用作晶体管(样品J及K)的第二栅极绝缘层的第二氧氮化硅膜通过加热除了氧之外还释放氮氧化物。
<ID-VG特性评价>
接着，对晶体管(样品J及K)的ID-VG特性进行测定。
在晶体管的ID-VG特性的测定中，施加到栅电极的电压(以下也称为栅电压(VG))从-15V每隔0.25V变化到+20V。此外，将施加到源电极的电压(VS)设定为0V(comm)，将施加到漏电极的电压(VD)设定为0.1V及5.1V。
图34示出样品J的ID-VG特性。图35示出样品K的ID-VG特性。图34及图35示出样品(sample)及半导体层108的条件。另外，图34及图35都在纵方向上示出晶体管的沟道长度及沟道宽度不同的条件，示出沟道长度为2μm且沟道宽度为3μm的晶体管、沟道长度为3μm且沟道宽度为3μm的晶体管及沟道长度为6μm且沟道宽度为3μm的晶体管这三种晶体管。另外，在图34及图35中，横轴表示栅电压(VG)，左纵轴表示漏电流(ID)，并且右纵轴表示VG＝15V时的饱和迁移率(μFE)。在各样品中测定了20个晶体管的ID-VG特性。
图34及图35都示出每个晶体管尺寸的阈值电压(Vth)及饱和迁移率(μFE)的平均值(ave)及3σ。σ表示标准偏差。图34及图35还示出设计沟道长度与实效沟道长度的差异(2ΔL)。实效沟道长度通过传输线模型(TLM：Transmission Line Model)分析而求得。
<可靠性评价>
接着，评价晶体管(样品J及样品K)的可靠性。在本实施例中，进行了两种测试：相对于源极电位及漏极电位，对栅极施加正电位的状态下在高温下保持的测试，即PBTS(Positive Bias Temperature Stress)测试。
在PBTS测试中，将形成有晶体管的衬底保持为60℃且对晶体管的漏极施加0.1V的电压，对栅极施加20V的电压，保持该状态1小时。该测试在暗环境下进行。在PBTS测试中，使用沟道长度为2μm且沟道宽度为3μm的晶体管评价了栅极偏压应力测试前后的阈值电压的变动量(ΔVth)。
图36示出样品J及K的阈值电压的变动量(ΔVth)。在图36中，横轴表示样品及半导体层108的条件，纵轴表示PBTS测试中的阈值电压的变动量(ΔVth)。
如图34所示，可确认到本发明的一个方式的样品K的场效应迁移率(μFE)比比较例的样品J高。可认为，样品K在沟道形成区域中使用具有实施方式1所示的组成的金属氧化物膜，由此表示高场效应迁移率(μFE)。
如图36所示，可确认到样品K的PBTS测试中的阈值电压的变动量(ΔVth)比样品J小。
样品J及K作为第二氧氮化硅膜使用氮氧化物的释放多的绝缘膜，由此是因起因于氮氧化物的能级而晶体管的阈值电压容易向正方向变动的条件。但是，本发明的一个方式的样品K作为与第二氧氮化硅膜接触的第二氧化物层使用具有实施方式1所示的组成的金属氧化物膜，由此可认为电子被起因于氮氧化物的能级俘获得到抑制而PBTS测试中的阈值电压的变动较小。
如上所述，可确认到本发明的一个方式的样品K为同时实现高电特性及高可靠性的晶体管。
本实施例所示的结构可以与其他实施例或其他实施方式等适当地组合而实施。
[实施例5]
在本实施例中，制造相当于图12D所示的晶体管100C_a的晶体管并评价漏电流-栅电压特性(ID-VG特性)及可靠性。在本实施例中，制造了半导体层108的结构彼此不同的样品(样品L、M1至M4)。另外，被用作栅极绝缘层的绝缘层110具有单层结构。
此外，在本实施例中，制造了导电层106(底栅电极)与导电层112(顶栅电极)电连接的晶体管、导电层106(底栅电极)与导电层120a或导电层120b(源电极)电连接的晶体管以及不包括导电层106(底栅电极)的晶体管这三种晶体管。
<样品的制造>
对样品L、M1至M4的制造方法进行说明。
利用溅射法在玻璃衬底上形成厚度为100nm的钨膜，对其进行加工得到第一栅电极(底栅极)。
接着，作为第一栅极绝缘层依次形成厚度为50nm的第一氮化硅膜、厚度为150nm的第二氮化硅膜、厚度为100nm的第三氮化硅膜及厚度为3nm的第一氧氮化硅膜。第一氮化硅膜至第三氮化硅膜及第一氧氮化硅膜的沉积可以参照实施例4的记载，所以省略其详细说明。
接着，在第一氧氮化硅膜上形成第一金属氧化物膜。在此，制造了第一金属氧化物膜的结构不同的五个样品(样品L、M1至M4)。样品M1至M4是本发明的一个方式，样品L是比较例。
样品L的第一金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝1：1：1[原子数比])的溅射法形成。形成膜时的压力为0.6Pa，电源功率为2.5kW，衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体，氧流量比为30％。第一金属氧化物膜的厚度为25nm。
样品M1至M4的第一金属氧化物膜都采用第一氧化物膜和第一氧化物膜上的第二氧化物膜的叠层结构。第一氧化物膜通过使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝1：1：1[原子数比])的溅射法形成。在成膜中，压力为0.6Pa，电源功率为2.5kW，衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体，氧流量比为30％。第二氧化物膜通过使用In-Zn氧化物靶材(In：Zn＝4：1[原子数比])的溅射法形成。形成膜时的压力为0.6Pa，电源功率为3.0kW，衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体，氧流量比为5％。
在样品M1中，第一氧化物膜的厚度为22nm且第二氧化物膜的厚度为3nm。在样品M2中，第一氧化物膜的厚度为20nm且第二氧化物膜的厚度为5nm。在样品M3中，第一氧化物膜的厚度为15nm且第二氧化物膜的厚度为10nm。在样品M4中，第一氧化物膜的厚度为10nm且第二氧化物膜的厚度为15nm。
接着，将第一金属氧化物膜加工为岛状而形成第一金属氧化物层。
接着，在清洁干燥空气(CDA：Clean Dry Air)气氛下以370℃进行2小时的加热处理。加热处理中利用烘箱装置。
接着，作为第二栅极绝缘层形成厚度为140nm的第二氧氮化硅膜。第二氧氮化硅膜使用通过加热释放多个氮氧化物(NOX，X大于0且2以下)的沉积条件。第二氧氮化硅膜的沉积可以参照实施例4的记载，所以省略详细说明。
在本实施例中，第二氧氮化硅膜使用氮氧化物的释放多的绝缘膜，在氮氧化物多的条件下确认第一金属氧化物层的结构给晶体管的特性带来的影响。
接着，在氮气氛下以370℃进行1小时的加热处理。加热处理中利用烘箱装置。
接着，在第二氧氮化硅膜上形成厚度为20nm的第二金属氧化物膜。第二金属氧化物膜的沉积可以参照实施例4的记载，所以省略详细说明。
接着，在氮和氧的混合气体(氮气体流量：氧气体流量＝4：1)气氛下以370℃进行1小时的加热处理。加热处理中利用烘箱装置。
接着，在第二金属氧化物膜上依次形成厚度为100nm的铜膜及厚度为30nm的第三金属氧化物膜。铜膜及第三金属氧化物膜通过溅射法形成。铜膜及第三金属氧化物膜的沉积可以参照实施例4的记载，所以省略详细说明。
接着，在第三金属氧化物膜上形成抗蚀剂掩模，对第二金属氧化物膜、铜膜及第三金属氧化物膜进行加工，由此形成第二金属氧化物层、铜层及第三金属氧化物层。在进行加工时使用湿蚀刻法。
接着，以上述抗蚀剂掩模为掩模对第二氧氮化硅膜进行蚀刻来形成第二栅极绝缘层。此外，当形成第二栅极绝缘层时，去除不与该抗蚀剂掩模重叠的区域的第一氧氮化硅膜，以暴露第三氮化硅膜的一部分。在进行加工时使用干蚀刻法。然后，去除抗蚀剂掩模。
接着，进行了洗涤。在洗涤中，使用将85weight％的磷酸稀释到500倍的水溶液。蚀刻时的蚀刻剂温度为室温，处理时间为15sec。
接着，作为覆盖晶体管的保护层依次形成厚度为20nm的第四氮化硅膜、厚度为80nm的第五氮化硅膜及厚度为300nm的第三氧氮化硅膜。
第四氮化硅膜通过使用流量为150sccm的硅烷气体及流量为5000sccm的氮气体的混合气体的PECVD法形成。形成膜时的压力为200Pa，功率为2000W，衬底温度为350℃。
第五氮化硅膜通过使用流量为150sccm的硅烷气体、流量为5000sccm的氮气体及流量为100sccm的氨气体的混合气体的PECVD法形成。在沉积中，压力为200Pa，功率为2000W，衬底温度为350℃。
第三氧氮化硅膜通过使用流量为290sccm的硅烷气体及流量为4000sccm的一氧化二氮气体的混合气体的PECVD法形成。形成膜时的压力为133Pa，功率为1000W，并且衬底温度为350℃。
接着，在覆盖晶体管的保护层的一部分形成开口且通过溅射法形成厚度为100nm的钼膜，然后对该膜进行加工来得到源电极及漏电极。然后，作为平坦化层形成厚度为1.5μm左右的丙烯酸树脂膜，在氮气氛下以250℃的温度进行1小时的加热处理。
通过上述步骤，得到包括形成在玻璃衬底上的晶体管的样品L、M1至M4。
<ID-VG特性评价>
接着，对晶体管(样品L、M1至M4)的ID-VG特性进行测定。
在晶体管的ID-VG特性的测定中，施加到栅电极的电压(以下也称为栅电压(VG))从-15V每隔0.25V变化到+20V。此外，将施加到源电极的电压(VS)设定为0V(comm)，将施加到漏电极的电压(VD)设定为0.1V和5.1V。
图37至图51示出样品L、M1至M4的ID-VG特性。图37至图41示出导电层106(底栅电极)与导电层112(顶栅电极)电连接的晶体管的ID-VG特性。图42至图46示出导电层106(底栅电极)与导电层120a或导电层120b(源电极)电连接的晶体管的ID-VG特性。图47至图51示出不包括导电层106(底栅电极)的晶体管的ID-VG特性。
图37至图51都示出样品(sample)及半导体层108的条件。另外，在纵方向上示出晶体管的沟道长度及沟道宽度不同的条件，示出沟道长度为2μm且沟道宽度为50μm的晶体管、沟道长度为3μm且沟道宽度为50μm的晶体管及沟道长度为6μm且沟道宽度为50μm的晶体管这三种晶体管。另外，在图37至图51中，横轴表示栅电压(VG)，左纵轴表示漏电流(ID)，并且右纵轴表示VG＝15V时的饱和迁移率(μFE)。在各样品中测定了20个晶体管的ID-VG特性。
图37至图51都示出每个晶体管尺寸的阈值电压(Vth)及饱和迁移率(μFE)的平均值(ave)及3σ。σ表示标准偏差。
<可靠性评价>
接着，评价晶体管(样品L、M1至M4)的可靠性。在本实施例中，进行了两种测试：相对于源极电位及漏极电位，对栅极施加正电位的状态下在高温下保持的测试，即PBTS(Positive Bias Temperature Stress)测试；在光照射环境下，对栅极施加负电位的状态下在高温下保持的测试，即NBTIS(Negative Bias Temperature Illumination Stress)测试。
在PBTS测试中，将形成有晶体管的衬底保持为60℃且对晶体管的漏极施加0.1V的电压，对栅极施加20V的电压，保持该状态1小时。该测试在暗环境下进行。
在NBTIS测试中，将形成有晶体管的衬底保持为60℃且对晶体管的漏极施加10V的电压，对栅极施加-20V的电压，保持该状态1小时。该测试在光照射环境(以白色LED进行约3400lux的光照射)下进行。
在可靠性测试中，使用沟道长度为2μm且沟道宽度为3μm的晶体管评价了栅极偏压应力测试前后的阈值电压的变动量(ΔVth)。注意，使用导电层106(底栅电极)与导电层120a或导电层120b(源电极)电连接的晶体管。
图52示出样品L、M1至M4的阈值电压的变动量(ΔVth)。在图52中，横轴表示样品及半导体层108，纵轴表示PBTS测试中的阈值电压的变动量(ΔVth)以及NBTIS测试中的阈值电压的变动量(ΔVth)。另外，图52还示出进行可靠性测试之前的晶体管的阈值电压(初始Vth)。
如图37至图51所示，可确认到本发明的一个方式的样品M1至M4的场效应迁移率(μFE)比比较例的样品L高。可认为，样品M1至M4在沟道形成区域中使用具有实施方式1所示的组成的金属氧化物膜，由此表示高场效应迁移率(μFE)。
如图52所示，可确认到样品M1至M4的PBTS测试中的阈值电压的变动量(ΔVth)比样品L小。另外，可确认到，当In-Zn氧化物的厚度为5nm以上时PBTS测试中的阈值电压的变动量(ΔVth)特别小。可认为，本发明的一个方式的样品M1至M4使用具有实施方式1所示的组成的金属氧化物膜作为与第二氧氮化硅膜接触的第二氧化物层，由此电子被起因于氮氧化物的能级俘获得到抑制而PBTS测试中的阈值电压的变动较小。
如上所述，可确认到本发明的一个方式的样品M1至M4为同时实现高电特性及高可靠性的晶体管。
本实施例所示的结构可以与其他实施例或其他实施方式等适当地组合而实施。
[实施例6]
在本实施例中，对可用于作为本发明的一个方式的半导体装置的金属氧化物膜的结晶性及能隙进行评价。
在本实施例中，对制造方法不同的金属氧化物膜进行X射线衍射(XRD)分析来评价其结晶性。另外，同样地对制造方法不同的金属氧化物膜进行带隙的评价。评价中使用在玻璃衬底上形成厚度为100nm的金属氧化物膜的样品(样品P1至P8、Q1至Q8)。
<制造样品>
在样品P1至P8中，通过利用In-Ga-Zn氧化物靶材(In：Ga：Zn＝10：1：3[原子数比])的溅射法形成金属氧化物膜。在样品Q1至Q8中，通过利用In-Ga-Zn氧化物靶材(In：Ga：Zn＝10：1：6[原子数比])的溅射法形成金属氧化物膜。
在样品P1及Q1中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氩气体(氧流量比为0％)。
在样品P2及Q2中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为10％。
在样品P3及Q3中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为33％。
在样品P4及Q4中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氧气体(氧流量比为100％)。
在样品P5及Q5中，将形成金属氧化物膜时的衬底温度设定为300℃。作为成膜气体使用氩气体(氧流量比为0％)。
在样品P6及Q6中，将形成金属氧化物膜时的衬底温度设定为300℃。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为10％。
在样品P7及Q7中，将形成金属氧化物膜时的衬底温度设定为300℃。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为33％。
在样品P8及Q8中，将形成金属氧化物膜时的衬底温度设定为300℃。作为成膜气体使用氧气体(氧流量比为100％)。
此外，在每个样品中，将形成金属氧化物膜时压力都设定为0.4Pa，将电源功率设定为200W(DC)。
<X射线衍射分析>
接着，对样品P1至P8、Q1至Q8进行X射线衍射(XRD)分析。
在XRD分析中使用θ-2θ扫描法。在XRD分析中，作为X射线源使用Cu Kα线(λ＝0.15418nm)，扫描范围为2θ＝15deg至50deg，步进宽度为0.01deg，扫描速度为6.0deg/分钟。
图53示出样品P1至P8的XRD分析结果。图54示出样品Q1至Q8的XRD分析结果。图53及图54在横方向上示出形成金属氧化物膜时的衬底温度(Tsub)，在纵方向上示出形成金属氧化物膜时的氧流量比(O2)。另外，在图53及图54中，横轴表示衍射角度2θ，纵轴表示衍射了的X射线的强度(Intensity)。注意，每个样品的纵轴的刻度彼此不同。另外，在图53及图54中以虚线表示2θ＝31deg作为辅助线。
如图53及图54所示，每个样品都观察到2θ＝31deg附近的峰，可以确认都具有结晶性。此外，2θ＝24deg附近的宽峰起因于玻璃衬底。
<带隙评价>
接着，测定样品P1至P3、Q1至Q3的透过率及反射率的测定而算出带隙(Eg)。透过率及反射率的测定使用分光光度计。
图55示出样品P1至P3、Q1至Q3的带隙(Eg)。在图55中，横轴表示形成金属氧化物膜时的氧流量比，纵轴表示带隙(Eg)。
如图55所示，可确认到每个样品的带隙(Eg)都为2.5eV左右。
本实施例所示的结构可以与其他实施例或其他实施方式等适当地组合而实施。
[实施例7]
在本实施例中，对可用于作为本发明的一个方式的半导体装置的金属氧化物膜的载流子浓度及迁移率进行评价。
在本实施例中，对制造方法不同的金属氧化物膜进行霍尔效应测定来进行载流子浓度及迁移率的评价。评价中使用在玻璃衬底上形成厚度为40nm的金属氧化物膜的样品(样品R1至R12、S1至S12)。
<制造样品>
在样品R1至R12中，通过利用In-Ga-Zn氧化物靶材(In：Ga：Zn＝10：1：3[原子数比])的溅射法形成金属氧化物膜。在样品S1至S12中，通过利用In-Ga-Zn氧化物靶材(In：Ga：Zn＝10：1：6[原子数比])的溅射法形成金属氧化物膜。
在样品R1至R4、S1至S4中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氩气体(氧流量比为0％)。
在样品R5至R8、S5至S8中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为10％。
在样品R9至R12、S9至S12中，将形成金属氧化物膜时的衬底温度设定为室温(RT)。作为成膜气体使用氧气体和氩气体的混合气体，将氧流量比设定为33％。
此外，在每个样品中，将形成金属氧化物膜时压力都设定为0.4Pa，将电源功率设定为200W(DC)。
接着，进行加热处理。加热处理中利用烘箱装置。
对样品R1、R5、R9、S1、S5及S9在氮气体气氛下以350℃进行1小时的加热处理。
对样品R2、R6、R10、S2、S6及S10在氮气体气氛下以350℃进行1小时的加热处理，然后在氮气体和氧气体的混合气体(氮气体流量：氧气体流量＝4：1)气氛下以350℃进行1小时的加热处理。
对样品R3、R7、R11、S3、S7及S11在氮气体气氛下以450℃进行1小时的加热处理。
对样品R4、R8、R12、S4、S8及S12在氮气体气氛下以450℃进行1小时的加热处理，然后在氮气体和氧气体的混合气体(氮气体流量：氧气体流量＝4：1)气氛下以450℃进行1小时的加热处理。
<霍尔效应测定>
接着，对样品R1至R12、S1至S12进行霍尔效应测定。
注意，霍尔效应测定是利用霍尔效应测定载流子密度、迁移率及电阻率等电特性的方法，该霍尔效应是指通过对电流流过的对象物向垂直于电流的方向施加磁场来在垂直于电流和磁场的双方的方向上产生电动势的效应。在本实施例中，在室温下利用Van derPauw法(范德堡法)进行霍尔效应测定。在霍尔效应测定中，使用株式会社东阳特克尼卡制造的ResiTest。
图56A示出样品R1至R12的载流子浓度。图56B示出样品R1至R12的霍尔迁移率。图57A示出样品S1至S12的载流子浓度。图57B示出样品S1至S12的霍尔迁移率。在图56A及图57A中，横轴表示形成金属氧化物膜时的氧流量比，纵轴表示载流子浓度。在图56B及图57B中，横轴表示形成金属氧化物膜时的氧流量比，纵轴表示霍尔迁移率。
从图56B及图57B可知，本实施例的样品的霍尔迁移率为20cm2/Vs以上。
本实施例所示的结构可以与其他实施例或其他实施方式等适当地组合而实施。
[符号说明]
L1：线、L2：线、L3：线、L4：线、L5：线、L6：线、L7：线、L8：线、L9：线、L10：线、L11：线、L12：线、10：晶体管、10A：晶体管、10B：晶体管、10C：晶体管、11：范围、13：范围、15：范围、17：范围、100：晶体管、100_a：晶体管、100_b：晶体管、100A：晶体管、100A_a：晶体管、100A_b：晶体管、100B：晶体管、100B_a：晶体管、100C：晶体管、100C_a：晶体管、100C_b：晶体管、102：衬底、103：绝缘层、103a：绝缘膜、103b：绝缘膜、103c：绝缘膜、103d：绝缘膜、106：导电层、108：半导体层、108a：半导体层、108b：半导体层、108f：金属氧化物膜、108n：低电阻区域、110：绝缘层、110a：绝缘膜、110b：绝缘膜、110c：绝缘膜、112：导电层、112f：导电膜、114：金属氧化物层、114f：金属氧化物膜、116：绝缘层、118：绝缘层、120a：导电层、120b：导电层、140：杂质元素、141a：开口部、141b：开口部、142：开口部

Claims (8)

1.一种半导体装置，包括：
半导体层；
第一绝缘层；
第二绝缘层；以及
导电层，
其中，所述半导体层、所述第二绝缘层及所述导电层依次层叠在所述第一绝缘层上，
所述半导体层包含铟及氧，
在表示铟、元素M、锌的各原子数比的三角图中，所述半导体层具有以直线分别依次连接第一坐标(1：0：0)、第二坐标(2：1：0)、第三坐标(14：7：1)、第四坐标(7：2：2)、第五坐标(14：4：21)、第六坐标(2：0：3)、所述第一坐标的范围内的组成，
并且，所述元素M为镓、铝、钇和锡中的任一个以上。
2.一种半导体装置，包括：
半导体层；
第一绝缘层；
第二绝缘层；以及
导电层，
其中，所述半导体层、所述第二绝缘层及所述导电层依次层叠在所述第一绝缘层上，
所述半导体层包含铟及氧，
在表示铟、元素M、锌的各原子数比的三角图中，所述半导体层具有以直线分别依次连接第一坐标(7：1：0)、第二坐标(2：1：0)、第三坐标(14：7：1)、第四坐标(7：2：2)、第五坐标(14：4：21)、第六坐标(2：0：3)、第七坐标(7：0：1)、所述第一坐标的范围内的组成，
并且，所述元素M为镓、铝、钇和锡中的任一个以上。
3.一种半导体装置，包括：
半导体层；
第一绝缘层；
第二绝缘层；以及
导电层，
其中，所述半导体层、所述第二绝缘层及所述导电层依次层叠在所述第一绝缘层上，
所述半导体层包含铟、锌及氧，
在表示铟、元素M、锌的各原子数比的三角图中，所述半导体层具有以直线分别依次连接第一坐标(44：11：10)、第二坐标(4：1：6)、第三坐标(2：0：3)、第四坐标(11：0：2)、所述第一坐标的范围内的组成，
并且，所述元素M为镓、铝、钇和锡中的任一个以上。
4.一种半导体装置，包括：
半导体层；
第一绝缘层；
第二绝缘层；以及
导电层，
其中，所述半导体层、所述第二绝缘层及所述导电层依次层叠在所述第一绝缘层上，
所述半导体层包含铟、锌及氧，
在表示铟、元素M、锌的各原子数比的三角图中，所述半导体层具有以直线分别依次连接第一坐标(44：11：10)、第二坐标(4：1：4)、第三坐标(1：0：1)、第四坐标(11：0：2)、所述第一坐标的范围内的组成，
并且，所述元素M为镓、铝、钇和锡中的任一个以上。
5.根据权利要求1至4中任一项所述的半导体装置，
其中所述半导体层具有不与所述导电层重叠的区域，
并且所述区域包含磷、硼、镁、铝和硅中的任一个以上。
6.根据权利要求5所述的半导体装置，
其中所述第二绝缘层与所述区域接触。
7.根据权利要求1至4中任一项所述的半导体装置，还包括第三绝缘层，
其中所述第三绝缘层与所述导电层的顶面及侧面、所述第二绝缘层的侧面以及所述半导体层的顶面及侧面接触，
所述第二绝缘层包含氧，
并且所述第三绝缘层包含氮。
8.根据权利要求7所述的半导体装置，
其中所述第二绝缘层包含氧化硅，
并且所述第三绝缘层包含氮化硅。
CN202080018241.2A 2019-03-01 2020-02-19 半导体装置 Pending CN113519065A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019-037916 2019-03-01
JP2019037916 2019-03-01
JP2019081285 2019-04-22
JP2019-081285 2019-04-22
PCT/IB2020/051350 WO2020178654A1 (ja) 2019-03-01 2020-02-19 半導体装置

Publications (1)

Publication Number Publication Date
CN113519065A true CN113519065A (zh) 2021-10-19

Family

ID=72338582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080018241.2A Pending CN113519065A (zh) 2019-03-01 2020-02-19 半导体装置

Country Status (5)

Country Link
US (1) US20220149201A1 (zh)
JP (1) JPWO2020178654A1 (zh)
KR (1) KR20210134695A (zh)
CN (1) CN113519065A (zh)
WO (1) WO2020178654A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184236A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116240630A (zh) * 2018-08-01 2023-06-09 出光兴产株式会社 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6629509B2 (ja) * 2014-02-21 2020-01-15 株式会社半導体エネルギー研究所 酸化物半導体膜
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
US10692452B2 (en) * 2017-01-16 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184236A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
KR20210134695A (ko) 2021-11-10
WO2020178654A1 (ja) 2020-09-10
US20220149201A1 (en) 2022-05-12
JPWO2020178654A1 (zh) 2020-09-10

Similar Documents

Publication Publication Date Title
US20160155759A1 (en) Semiconductor device and display device including the same
JP7462391B2 (ja) 半導体装置
CN112997335A (zh) 半导体装置
JP7344707B2 (ja) 半導体装置の作製方法
CN111480217A (zh) 半导体装置
JP2023166508A (ja) 半導体装置の作製方法
JP2023118763A (ja) 半導体装置の作製方法
JP2023017043A (ja) 半導体装置
JP7475282B2 (ja) 半導体装置
KR102588958B1 (ko) 반도체 장치의 제작 방법
CN113519065A (zh) 半导体装置
JP2024037777A (ja) 半導体装置の作製方法
JP7487119B2 (ja) 半導体装置の作製方法
CN112242448A (zh) 半导体装置
WO2020178651A1 (ja) 半導体装置
WO2020074993A1 (ja) 半導体装置
CN114207832A (zh) 半导体装置及半导体装置的制造方法
CN111615744B (zh) 半导体装置的制造方法
WO2020012276A1 (ja) 半導体装置
JP2024086738A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination