WO2020178654A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020178654A1
WO2020178654A1 PCT/IB2020/051350 IB2020051350W WO2020178654A1 WO 2020178654 A1 WO2020178654 A1 WO 2020178654A1 IB 2020051350 W IB2020051350 W IB 2020051350W WO 2020178654 A1 WO2020178654 A1 WO 2020178654A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
layer
metal oxide
transistor
insulating layer
Prior art date
Application number
PCT/IB2020/051350
Other languages
English (en)
French (fr)
Inventor
山崎舜平
生内俊光
肥塚純一
岡崎健一
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to CN202080018241.2A priority Critical patent/CN113519065A/zh
Priority to KR1020217031010A priority patent/KR20210134695A/ko
Priority to US17/433,458 priority patent/US20220149201A1/en
Priority to JP2021503229A priority patent/JPWO2020178654A1/ja
Publication of WO2020178654A1 publication Critical patent/WO2020178654A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Abstract

要約書 電気特性の良好な半導体装置を提供する。信頼性の高い半導体装置を提供する。電気特性の安定し た半導体装置を提供する。 半導体装置は、半導体層と、第１の絶縁層と、第２の絶縁層と、導電層と、を有する。半導体層、 第２の絶縁層及び導電層は、第１の絶縁層上にこの順に積層される。半導体層は、インジウムと、 酸素と、を有し、インジウム、元素Ｍ及び亜鉛の原子数比を示す三角図において、第１の座標 （１：０：０）と、第２の座標（２：１：０）と、第３の座標（１４：７：１）と、第４の座標 （７：２：２）と、第５の座標（１４：４：２１）と、第６の座標（２：０：３）と、第１の座標 と、をこの順に直線で結ぶ範囲内の組成を有する。また、元素Ｍは、ガリウム、アルミニウム、イ ットリウムまたはスズのいずれか一以上である。

Description

半導体装置
　本発明の一態様は、半導体装置、及びその作製方法に関する。本発明の一態様は、表示装置に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野として、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
　トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。
　非特許文献１及び非特許文献２では、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）の酸化物半導体材料が開示されている。
　半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能なため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高性能の表示装置を実現できる。
特開２０１４−７３９９号公報
Ｍ．Ｎａｋａｍｕｒａ，Ｎ．Ｋｉｍｉｚｕｋａ，ａｎｄ　Ｔ．Ｍｏｈｒｉ、「Ｔｈｅ　Ｐｈａｓｅ　Ｒｅｌａｔｉｏｎｓ　ｉｎ　ｔｈｅ　Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ　Ｓｙｓｔｅｍ　ａｔ　１３５０℃」、Ｊ．Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３，ｐ．２９８−３１５ Ｎ．Ｋｉｍｉｚｕｋａ，Ｍ．Ｉｓｏｂｅ，ａｎｄ　Ｍ．Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ　ａｎｄ　Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ　Ｄａｔａ　ｏｆ　Ｈｏｍｏｌｏｇｏｕｓ　Ｃｏｍｐｏｕｎｄｓ，Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４，ａｎｄ　５），ＩｎＧａＯ３（ＺｎＯ）３，ａｎｄ　Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９，　ａｎｄ　１６）ｉｎ　ｔｈｅ　Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ　Ｓｙｓｔｅｍ」、Ｊ．Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６，ｐ．１７０−１７８
　本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。本発明の一態様は、電気特性の安定した半導体装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、半導体層と、第１の絶縁層と、第２の絶縁層と、導電層と、を有する半導体装置である。半導体層、第２の絶縁層及び導電層は、第１の絶縁層上にこの順に積層される。半導体層は、インジウムと、酸素と、を有し、インジウム、元素Ｍ及び亜鉛の原子数比を示す三角図において、第１の座標（１：０：０）と、第２の座標（２：１：０）と、第３の座標（１４：７：１）と、第４の座標（７：２：２）と、第５の座標（１４：４：２１）と、第６の座標（２：０：３）と、第１の座標と、をこの順に直線で結ぶ範囲内の組成を有することが好ましい。また、元素Ｍは、ガリウム、アルミニウム、イットリウムまたはスズのいずれか一以上である。
　本発明の一態様は、半導体層と、第１の絶縁層と、第２の絶縁層と、導電層と、を有する半導体装置である。半導体層、第２の絶縁層及び導電層は、第１の絶縁層上にこの順に積層される。半導体層は、インジウムと、酸素と、を有し、半導体層は、インジウム、元素Ｍ及び亜鉛の原子数比を示す三角図において、第１の座標（７：１：０）と、第２の座標（２：１：０）と、第３の座標（１４：７：１）と、第４の座標（７：２：２）と、第５の座標（１４：４：２１）と、第６の座標（２：０：３）と、第７の座標（７：０：１）と、第１の座標と、をこの順に直線で結ぶ範囲内の組成を有することが好ましい。また、元素Ｍは、ガリウム、アルミニウム、イットリウムまたはスズのいずれか一以上である。
　本発明の一態様は、半導体層と、第１の絶縁層と、第２の絶縁層と、導電層と、を有する半導体装置である。半導体層、第２の絶縁層及び導電層は、第１の絶縁層上にこの順に積層される。半導体層は、インジウムと、亜鉛と、酸素と、を有し、インジウム、元素Ｍ及び亜鉛の原子数比を示す三角図において、第１の座標（４４：１１：１０）と、第２の座標（４：１：６）と、第３の座標（２：０：３）と、第４の座標（１１：０：２）と、第１の座標と、をこの順に直線で結ぶ範囲内の組成を有することが好ましい。また、元素Ｍは、ガリウム、アルミニウム、イットリウムまたはスズのいずれか一以上である。
　本発明の一態様は、半導体層と、第１の絶縁層と、第２の絶縁層と、導電層と、を有する半導体装置である。半導体層、第２の絶縁層及び導電層は、第１の絶縁層上にこの順に積層される。半導体層は、インジウムと、亜鉛と、酸素と、を有し、インジウム、元素Ｍ及び亜鉛の原子数比を示す三角図において、第１の座標（４４：１１：１０）と、第２の座標（４：１：４）と、第３の座標（１：０：１）と、第４の座標（１１：０：２）と、第１の座標と、をこの順に直線で結ぶ範囲内の組成を有することが好ましい。また、元素Ｍは、ガリウム、アルミニウム、イットリウムまたはスズのいずれか一以上である。
　前述の半導体装置において、半導体層は、導電層と重ならない領域を有し、領域は、リン、ホウ素、マグネシウム、アルミニウム、またはシリコンのいずれか一以上を有することが好ましい。
　前述の半導体装置において、第２の絶縁層は、領域と接することが好ましい。
　前述の半導体装置において、さらに第３の絶縁層を有し、第３の絶縁層は、導電層の上面及び側面、第２の絶縁層の側面、並びに半導体層の上面及び側面と接することが好ましい。また、第２の絶縁層は、酸素を含み、第３の絶縁層は、窒素を含むことが好ましい。
　前述の半導体装置において、第２の絶縁層は、酸化シリコンを含み、第３の絶縁層は、窒化シリコンを含むことが好ましい。
　本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。または、信頼性の高い半導体装置を提供できる。または、電気特性の安定した半導体装置を提供できる。または、信頼性の高い表示装置を提供できる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａ及び図１Ｂは、金属酸化物の組成を説明する図である。
図２Ａ及び図２Ｂは、金属酸化物の組成を説明する図である。
図３Ａ及び図３Ｂは、金属酸化物の組成を説明する図である。
図４は、金属酸化物の組成を説明する図である。
図５Ａは、ＩＧＺＯの結晶構造の分類を説明する図である。図５Ｂは、石英ガラスのＸＲＤスペクトルを説明する図である。図５Ｃは、結晶性ＩＧＺＯのＸＲＤスペクトルを説明する図である。
図６Ａ及び図６Ｂは、トランジスタの構成例である。
図７Ａ及び図７Ｂは、トランジスタの構成例である。
図８Ａは、トランジスタの上面図である。図８Ｂ及び図８Ｃは、トランジスタの断面図である。
図９Ａは、トランジスタの上面図である。図９Ｂ及び図９Ｃは、トランジスタの断面図である。
図１０Ａは、トランジスタの上面図である。図１０Ｂ及び図１０Ｃは、トランジスタの断面図である。
図１１Ａは、トランジスタの上面図である。図１１Ｂ及び図１１Ｃは、トランジスタの断面図である。
図１２Ａ、図１２Ｂ、図１２Ｃ及び図１２Ｄは、トランジスタの断面図である。
図１３Ａ、図１３Ｂ、図１３Ｃ及び図１３Ｄは、トランジスタの断面図である。
図１４Ａ、図１４Ｂ、図１４Ｃ、図１４Ｄ及び図１４Ｅは、トランジスタの作製方法を説明する図である。
図１５Ａ、図１５Ｂ、図１５Ｃ及び図１５Ｄは、トランジスタの作製方法を説明する図である。
図１６Ａ及び図１６Ｂは、トランジスタの作製方法を説明する図である。
図１７Ａ、図１７Ｂ、図１７Ｃ及び図１７Ｄは、トランジスタの作製方法を説明する図である。
図１８Ａ、図１８Ｂ及び図１８Ｃは、表示装置の上面図である。
図１９は、表示装置の断面図である。
図２０は、表示装置の断面図である。
図２１は、表示装置の断面図である。
図２２は、表示装置の断面図である。
図２３Ａは、表示装置のブロック図である。図２３Ｂ及び図２３Ｃは、表示装置の回路図である。
図２４Ａ、図２４Ｃ及び図２４Ｄは、表示装置の回路図である。図２４Ｂは、表示装置のタイミングチャートである。
図２５Ａ及び図２５Ｂは、表示モジュールの構成例である。
図２６Ａ及び図２６Ｂは、電子機器の構成例である。
図２７Ａ、図２７Ｂ、図２７Ｃ、図２７Ｄ及び図２７Ｅは、電子機器の構成例である。
図２８Ａ、図２８Ｂ、図２８Ｃ、図２８Ｄ、図２８Ｅ、図２８Ｆ及び図２８Ｇは、電子機器の構成例である。
図２９Ａ、図２９Ｂ、図２９Ｃ及び図２９Ｄは、電子機器の構成例である。
図３０は、ＸＲＤ分析結果を示す図である。
図３１は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図３２は、トランジスタの移動度を示す図である。
図３３は、ＴＤＳ分析結果を示す図である。
図３４は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図３５は、トランジスタのＩＤ−ＶＧ特性を示す図である。
［図３６］図３６は、トランジスタの信頼性を示す図である。
［図３７］図３７は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図３８は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図３９は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図４０は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図４１は、トランジスタのＩＤ−ＶＧ特性を示す図である。
［図４２］図４２は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図４３は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図４４は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図４５は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図４６は、トランジスタのＩＤ−ＶＧ特性を示す図である。
［図４７］図４７は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図４８は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図４９は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図５０は、トランジスタのＩＤ−ＶＧ特性を示す図である。
図５１は、トランジスタのＩＤ−ＶＧ特性を示す図である。
［図５２］図５２は、トランジスタの信頼性を示す図である。
図５３は、金属酸化物のＸＲＤ分析結果を示す図である。
図５４は、金属酸化物のＸＲＤ分析結果を示す図である。
図５５は、金属酸化物のバンドギャップを示す図である。
図５６Ａは、金属酸化物のキャリア濃度を示す図である。図５６Ｂは、金属酸化物のＨａｌｌ移動度を示す図である。
図５７Ａは、金属酸化物のキャリア濃度を示す図である。図５７Ｂは、金属酸化物のＨａｌｌ移動度を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。
　本明細書等にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
　本明細書等において、「上に」、「下に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　本明細書等において、トランジスタが有するソースとドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
　本明細書等において、トランジスタのチャネル長方向とは、ソース領域とドレイン領域間を最短距離で結ぶ直線に平行な方向のうちの１つをいう。すなわち、チャネル長方向は、トランジスタがオン状態のときに半導体層を流れる電流の方向のうちの１つに相当する。また、チャネル幅方向とは、当該チャネル長方向に直交する方向をいう。なお、トランジスタの構造や形状によっては、チャネル長方向及びチャネル幅方向は１つに定まらない場合がある。
　本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
　本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
　本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
　本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
　なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
　タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
　本明細書等では、タッチパネルの基板に、コネクターやＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
（実施の形態１）
　本実施の形態では、本発明の一態様である半導体装置に好適に用いることができる金属酸化物について、説明する。
　本発明の一態様である半導体装置は、チャネル形成領域に半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を有する。金属酸化物を用いると、シリコンなどからなる半導体と比較して、トランジスタのスイッチング特性が良好で、かつオフ電流が極めて低いため好ましい。
　ここで、金属酸化物の組成は、トランジスタの電気的特性や、信頼性に大きく影響する。金属酸化物は、インジウムを有することが好ましい。さらに、金属酸化物はインジウム含有率が高いことが好ましい。金属酸化物のインジウム含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。したがって、インジウム含有率の高い金属酸化物をチャネル形成領域に用いたトランジスタは、電界効果移動度が高く、大きな電流を流すことができる。また、当該トランジスタを用いた半導体装置は、高速駆動が可能となる。したがって、このような半導体装置を有する表示装置は、画素部のトランジスタと、駆動回路部に使用するトランジスタを同一基板上に形成することができる。また、このようなトランジスタを画素部に用いることで、高画質な画像を提供することができる。
　金属酸化物は、インジウムに加えて元素Ｍを有することが好ましい。元素Ｍは、酸素との結合エネルギーが高いことが好ましい。特に、元素Ｍは酸素との結合エネルギーがインジウムよりも高いことが好ましい。金属酸化物は、インジウムよりも酸素との結合エネルギーが高い元素Ｍを有することにより、該金属酸化物中に酸素欠損が形成されにくくなる。元素Ｍとして、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムの一以上を用いることができる。特に、元素Ｍとして、ガリウム、アルミニウム、イットリウム、またはスズの一以上を用いることができる。また、元素Ｍは、金属酸化物のエネルギーギャップを大きくする機能を有する。
　元素Ｍとして、特にガリウムを好適に用いることができる。金属酸化物は、インジウムよりも酸素との結合エネルギーが高いガリウムを有することにより、該金属酸化物中に酸素欠損が形成されにくくなる。チャネル形成領域に用いられる金属酸化物中に酸素欠損が多く存在すると、トランジスタの電気特性や信頼性の低下に繋がる。したがって、インジウム及びガリウムを有する金属酸化物を用いることで、電界効果移動度が高く、かつ信頼性の高いトランジスタを実現できる。
　金属酸化物は、インジウムに加えて亜鉛を有することが好ましい。または、金属酸化物は、インジウム、元素Ｍ及び亜鉛を有することが好ましい。亜鉛は、金属酸化物の結晶性を高める機能を有する。結晶性を有する金属酸化物は、チャネル形成領域に好適に用いることができる。例えば、後述するＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）構造、多結晶構造、微結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）構造等を有する金属酸化物を、チャネル形成領域に用いることができる。結晶性を有する金属酸化物をチャネル形成領域に用いることにより、チャネル形成領域中の欠陥準位密度を低減でき、信頼性の高いトランジスタを実現できる。
　金属酸化物の結晶性が高いほど、膜中の欠陥準位密度を低減できる。一方、結晶性の低い金属酸化物をチャネル形成領域に用いることで、大きな電流を流すことのできるトランジスタを実現することができる。
＜金属酸化物の組成＞
　金属酸化物の組成について、具体的に説明する。以下では、組成として、金属酸化物におけるインジウム、元素Ｍ及び亜鉛の原子数比を示す。
　金属酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲を、図１Ａ、図１Ｂ、図２Ａ及び図２Ｂに示す。図１Ａ、図１Ｂ、図２Ａ及び図２Ｂはインジウム、元素Ｍ及び亜鉛を頂点とする正三角形を用いてインジウム、元素Ｍ及び亜鉛の原子数比を示しており、三角図、三角座標図、三角ダイアグラムともよばれる。なお、図１Ａ、図１Ｂ、図２Ａ及び図２Ｂでは、酸素の原子数比を記載していない。
　まず、各元素の原子数比について、図３Ａ、図３Ｂ及び図４を用いて説明する。図３Ａ、図３Ｂ及び図４はそれぞれ、元素Ｘ、元素Ｙ及び元素Ｚを有する金属酸化物の例を示している。図３Ａ、図３Ｂ及び図４に示す三角図には、点Ｘ、点Ｙ及び点Ｚを頂点とする正三角形と、金属酸化物の組成の例として座標点Ｗ（α：β：γ）を示している。
　座標点Ｗ（α：β：γ）は、元素Ｘ、元素Ｙ及び元素Ｚの原子数比がＸ：Ｙ：Ｚ＝α：β：γであることを示している。それぞれの元素の原子数比は、各頂点に近いほど高く、遠いほど低いことを示す。ここで、点Ｘは座標が（１：０：０）であり、元素Ｘ、元素Ｙ及び元素Ｚの原子数比がＸ：Ｙ：Ｚ＝１：０：０、つまり、金属酸化物が元素Ｘを有し、かつ元素Ｙ及び元素Ｚのいずれも有さないことを示している。点Ｙは座標が（０：１：０）であり、元素Ｘ、元素Ｙ及び元素Ｚの原子数比がＸ：Ｙ：Ｚ＝０：１：０、つまり、金属酸化物が元素Ｙを有し、かつ元素Ｘ及び元素Ｚのいずれも有さないことを示している。点Ｚは座標が（０：０：１）であり、元素Ｘ、元素Ｙ及び元素Ｚの原子数比がＸ：Ｙ：Ｚ＝０：０：１、つまり、金属酸化物が元素Ｚを有し、かつ元素Ｘ及び元素Ｙのいずれも有さないことを示している。
　なお、本明細書等において、元素Ｘ、元素Ｙ及び元素Ｚの原子数比をＸ：Ｙ：Ｚと記す場合がある。また、元素Ｘ及び元素Ｙの合計の原子数と、元素Ｚの原子数の比を（Ｘ＋Ｙ）：Ｚと記す場合がある。各元素の他の組み合わせについても同様に記す場合がある。
　図３Ａには、線ＬＮｘ、線ＬＮｙ及び線ＬＮｚを示している。線ＬＮｘは、辺ＹＺの長さをγ：βで分ける点Ｄｘ（０：β：γ）と、点Ｘを結ぶ直線である。線ＬＮｘは、元素Ｙと元素Ｚの原子数比がＹ：Ｚ＝β：γを満たす点の集合ともいえる。線ＬＮｙは、辺ＸＺの長さをγ：αで分ける点Ｄｙ（α：０：γ）と、点Ｙを結ぶ直線である。線ＬＮｙは、元素Ｘと元素Ｚの原子数比がＸ：Ｚ＝α：γを満たす点の集合ともいえる。線ＬＮｚは、辺ＸＹの長さをβ：αで分ける点Ｄｚ（α：β：０）と、点Ｚを結ぶ直線である。線ＬＮｚは、元素Ｘと元素Ｙの原子数比がＸ：Ｙ＝α：βを満たす点の集合ともいえる。また、線ＬＮｘ、線ＬＮｙ及び線ＬＮｚは、いずれも座標点Ｗ（α：β：γ）と交わる。
　なお、本明細書等において、「点Ａと点Ｂを結ぶ直線」は「点Ａと点Ｂを結ぶ線分」と置き換えることができる。
　ここで、座標点Ｗ（α：β：γ）は、線ＬＮｘと線ＬＮｙの交点であるとも言える。また、座標点Ｗ（α：β：γ）は、線ＬＮｙと線ＬＮｚの交点であるとも言える。また、座標点Ｗ（α：β：γ）は、線ＬＮｘと線ＬＮｚの交点であるとも言える。
　なお、辺ＸＹは、元素Ｘ及び元素Ｙの合計の原子数と、元素Ｚの原子数の比が（Ｘ＋Ｙ）：Ｚ＝１：０を満たす点の集合である。つまり、辺ＸＹは、金属酸化物が元素Ｘまたは元素Ｙのいずれか一以上を有し、かつ元素Ｚを有さないことを示している。辺ＹＺは、元素Ｘと、元素Ｙ及び元素Ｚの合計の原子数比がＸ：（Ｙ＋Ｚ）＝０：１を満たす点の集合である。つまり、辺ＹＺは、金属酸化物が元素Ｙまたは元素Ｚのいずれか一以上を有し、かつ元素Ｘを有さないことを示している。辺ＸＺは、元素Ｘ及び元素Ｚの合計と、元素Ｙの原子数比が（Ｘ＋Ｚ）：Ｙ＝１：０を満たす点の集合である。つまり、辺ＸＺは、金属酸化物が元素Ｘまたは元素Ｚのいずれか一以上を有し、かつ元素Ｙを有さないことを示している。
　具体的な例として、座標点Ｗが（５：１：３）の場合で説明する。座標点Ｗ（５：１：３）の場合、線分ＸＤｚの長さと線分ＤｚＹの長さの比は１：５となる。線分ＹＤｘの長さと線分ＤｘＺの長さの比は３：１となる。線分ＸＤｙの長さと線分ＤｙＺの長さの比は３：５となる。また、線ＬＮｘは、元素Ｙと元素Ｚの原子数比がＹ：Ｚ＝１：３を満たす点である。線ＬＮｙは、元素Ｘと元素Ｚの原子数比がＸ：Ｚ＝５：３を満たす点の集合である。線ＬＮｚは、元素Ｘと元素Ｙの原子数比がＸ：Ｙ＝５：１を満たす点の集合である。
　図３Ｂには、線ＰＥｘ、線ＰＥｙ及び線ＰＥｚを示している。線ＰＥｘは、座標点Ｗ（α：β：γ）から辺ＹＺに下ろした垂線である。線ＰＥｙは、座標点Ｗ（α：β：γ）から辺ＸＺに下ろした垂線である。線ＰＥｚは、座標点Ｗ（α：β：γ）から辺ＸＹに下ろした垂線である。ここで、線ＰＥｘの長さ、線ＰＥｙの長さ、線ＰＥｚの長さの比は、α：β：γとなる。
　具体的な例として、座標点Ｗが（５：１：３）の場合で説明する。座標点Ｗ（５：１：３）の場合、線ＰＥｘの長さ、線ＰＥｙの長さ、線ＰＥｚの長さの比は、５：１：３となる。
　図４Ａには、線ＰＡｘ、線ＰＡｙ及び線ＰＡｚを示している。線ＰＡｘは、辺ＹＺと平行な直線であり、かつ座標点Ｗ（α：β：γ）と交わる。線ＰＡｙは、辺ＸＺと平行な直線であり、かつ座標点Ｗ（α：β：γ）と交わる。線ＰＡｚは、辺ＸＹと平行な直線であり、かつ座標点Ｗ（α：β：γ）と交わる。また、線ＰＡｘは、元素Ｘと、元素Ｙ及び元素Ｚの合計の原子数の比がＸ：（Ｙ＋Ｚ）＝α：（β＋γ）を満たす点の集合ともいえる。線ＰＡｙは、元素Ｘ及び元素Ｚの合計の原子数と、元素Ｙの原子数の比が（Ｘ＋Ｚ）：Ｙ＝（α＋γ）：βを満たす点の集合ともいえる。線ＰＡｚは、元素Ｘ及び元素Ｙの合計の原子数と、元素Ｚの原子数の比が（Ｘ＋Ｙ）：Ｚ＝（α＋β）：γを満たす点の集合ともいえる。
　具体的な例として、座標点Ｗが（５：１：３）の場合で説明する。座標点Ｗ（５：１：３）の場合、線ＰＡｘは、元素Ｘの原子数と、元素Ｙ及び元素Ｚの合計の原子数の比がＸ：（Ｙ＋Ｚ）＝５：４を満たす点の集合である。線ＰＡｙは、元素Ｘ及び元素Ｚの合計の原子数と、元素Ｙの原子数の比が（Ｘ＋Ｚ）：Ｙ＝８：１を満たす点の集合である。線ＰＡｚは、元素Ｘ及び元素Ｙの合計の原子数と、元素Ｚの原子数の比が（Ｘ＋Ｙ）：Ｚ＝２：１を満たす点の集合である。
　以下では、トランジスタのチャネル形成領域に好適に用いることができる金属酸化物の組成について、具体的に説明する。
〔金属酸化物の組成１〕
　金属酸化物は、インジウムと、酸素とを有することが好ましい。金属酸化物は、さらに元素Ｍまたは亜鉛のいずれか一以上を有してもよい。トランジスタのチャネル形成領域に好適に用いることができる金属酸化物の組成を、図１Ａに示す。金属酸化物のインジウム、元素Ｍ及び亜鉛の原子数比は、図１Ａに示す三角図において、範囲１１に含まれることが好ましい。範囲１１は、座標点Ａ（１：０：０）と、座標点Ｂ（２：１：０）と、座標点Ｃ（１４：７：１）と、座標点Ｄ（７：２：２）と、座標点Ｅ（１４：４：２１）と、座標点Ｆ（２：０：３）と、前記座標点Ａと、をこの順に直線で結ぶ多角形の内部である。なお、範囲１１には、各座標点及び各辺も含む。範囲１１に含まれる組成を有する金属酸化物をチャネル形成領域に用いることにより、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　なお、元素Ｍとして複数の元素を有する場合は、それらの元素の合計の原子数の比を、元素Ｍの原子数比として用いる。例えば、元素Ｍとして、ガリウム及びスズを有する場合は、ガリウム及びスズの合計の原子数の比を、元素Ｍの原子数比として用いる。
　ここで、座標点Ｂ（２：１：０）は、（Ｉｎ＋Ｍ）：Ｚｎ＝１：０を満たす点の集合である線Ｌ１と、Ｉｎ：Ｍ＝２：１を満たす点の集合である線Ｌ２の交点である。座標点Ｃ（１４：７：１）は、前述の線Ｌ２と、Ｉｎ：（Ｍ＋Ｚｎ）＝７：４を満たす点の集合である線Ｌ３の交点である。また、座標点Ｃは、前述の線Ｌ２と、Ｉｎ：Ｚｎ＝１４：１を満たす点の集合である線Ｌ４の交点でもある。座標点Ｄ（７：２：２）は、前述の線Ｌ３と、Ｉｎ：Ｚｎ＝７：２を満たす点の集合である線Ｌ５の交点である。また、座標点Ｄは、前述の線Ｌ３と、Ｉｎ：Ｍ＝７：２を満たす点の集合である線Ｌ６の交点でもある。座標点Ｅ（１４：４：２１）は、前述の線Ｌ６と、Ｉｎ：Ｚｎ＝２：３を満たす点の集合である線Ｌ７の交点である。座標点Ｆ（２：０：３）は、前述の線Ｌ７と、（Ｉｎ＋Ｚｎ）：Ｍ＝１：０を満たす点の集合である線Ｌ８の交点である。
　なお、本明細書等において、インジウム、元素Ｍ及び亜鉛の原子数の比をＩｎ：Ｍ：Ｚｎと記す場合がある。また、インジウム及び元素Ｍの合計の原子数と、亜鉛の原子数の比を（Ｉｎ＋Ｍ）：Ｚｎと記す場合がある。各元素の他の組み合わせについても同様である。
　辺ＡＢは前述の線Ｌ１上にあり、辺ＢＣは前述の線Ｌ２上にあり、辺ＣＤは前述の線Ｌ３上にあり、辺ＤＥは前述の線Ｌ６上にあり、辺ＥＦは前述の線Ｌ７上にあり、辺ＦＡは前述の線Ｌ８上にある。つまり、範囲１１は、線Ｌ１、線Ｌ２、線Ｌ３、線Ｌ６、線Ｌ７、及び線Ｌ８に囲われた多角形の内部であるともいえる。
　金属酸化物の組成は、範囲１１に示すように、線Ｌ２であるＩｎ：Ｍ＝２：１を満たす、またはＩｎ：Ｍ＝２：１よりインジウム含有率が高いことが好ましい。つまり、元素Ｍの原子数に対するインジウム原子数の比Ｉｎ／Ｍが、２以上であることが好ましい。インジウム含有率が高い金属酸化物はキャリア移動度（電子移動度）が高く、インジウム含有率の高い金属酸化物をチャネル形成領域に用いたトランジスタは、電界効果移動度が高く、大きな電流を流すことができる。
　ただし、元素Ｍの含有率が高いと欠陥準位が増加し、信頼性試験でのしきい値電圧の変動量が大きくなってしまう場合がある。トランジスタの信頼性を評価する指標の１つとして、ゲートに電界を印加した状態で保持する、ＧＢＴ（Ｇａｔｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験がある。その中でも、ソース電位及びドレイン電位に対して、ゲートに正の電位を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験、ゲートに負の電位を与えた状態で、高温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験と呼ぶ。また、白色ＬＥＤ光などの光を照射した状態で行うＰＢＴＳ試験及びＮＢＴＳ試験を、それぞれＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験と呼ぶ。
　特に、金属酸化物を用いたｎ型のトランジスタにおいては、トランジスタがオン状態（電流が流れている状態）ではゲートに正の電位が与えられる。したがって、ＰＢＴＳ試験でのしきい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つとなる。
　ここで、元素Ｍを含まない、または元素Ｍの含有率の低い金属酸化物を用いることで、ＰＢＴＳ試験でのしきい値電圧の変動量を小さくすることができる。また、元素Ｍを含む場合には、金属酸化物の組成として、インジウム含有率よりも、元素Ｍの含有率を小さくすることが好ましい。さらに、元素Ｍの原子数に対するインジウム原子数の比Ｉｎ／Ｍが、２以上であることが好ましい。これにより、信頼性の高いトランジスタを実現することができる。
　ＰＢＴＳ試験でのしきい値電圧の変動の１つの要因として、半導体層とゲート絶縁層の界面、または界面近傍における欠陥準位が挙げられる。欠陥準位密度が大きいほど、ＰＢＴＳ試験での劣化が顕著になる。しかしながら、半導体層のゲート絶縁層と接する部分における元素Ｍの含有率を小さくすることで、当該欠陥準位の生成を抑制することができる。
　元素Ｍを含まない、または元素Ｍの含有率を小さくすることでＰＢＴＳ劣化を抑制できる理由として、例えば以下のようなことが考えられる。半導体層に含まれる元素Ｍは、他の金属元素（例えばインジウムや亜鉛）と比較して、酸素を誘引しやすい性質を有する。そのため、元素Ｍを多く含む金属酸化物膜と、酸化物を含む絶縁層との界面において、元素Ｍが絶縁層中の余剰酸素と結合することで、キャリア（ここでは電子）トラップサイトを生じさせやすくなることが推察される。そのため、ゲートに正の電位が与えられた状態において、半導体層とゲート絶縁層との界面にキャリアがトラップされることで、しきい値電圧が変動することが考えられる。
　したがって、元素Ｍの原子数に対するインジウム原子数の比Ｉｎ／Ｍが２以上の金属酸化物をチャネル形成領域に用いることにより欠陥準位の生成を抑制でき、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１１に示すように、線Ｌ３であるＩｎ：（Ｍ＋Ｚｎ）＝７：４を満たす、またはＩｎ：（Ｍ＋Ｚｎ）＝７：４よりインジウム含有率が高いことが好ましい。つまり、元素Ｍと亜鉛の合計の原子数に対するインジウム原子数の比Ｉｎ／（Ｍ＋Ｚｎ）が、７／４以上であることが好ましい。インジウム含有率が高い金属酸化物はキャリア移動度（電子移動度）が高く、インジウム含有率の高い金属酸化物をチャネル形成領域に用いたトランジスタは、電界効果移動度が高く、大きな電流を流すことができる。したがって、前述の範囲の原子数比を有する金属酸化物をチャネル形成領域に用いることにより電界効果移動度が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１１に示すように、線Ｌ６であるＩｎ：Ｍ＝７：２を満たす、またはＩｎ：Ｍ＝７：２よりインジウム含有率が高いことが好ましい。つまり、元素Ｍの原子数に対するインジウムの原子数の比Ｉｎ／Ｍが、７／２以上であることが好ましい。前述の範囲の原子数比を有する金属酸化物をチャネル形成領域に用いることにより欠陥準位の生成を抑制でき、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１１に示すように、線Ｌ７であるＩｎ：Ｚｎ＝２：３を満たす、またはＩｎ：Ｚｎ＝２：３よりインジウム含有率が高いことが好ましい。つまり、亜鉛原子数に対するインジウム原子数の比Ｉｎ／Ｚｎが、２／３以上であることが好ましい。亜鉛含有率が高いと、金属酸化物が多結晶になる場合がある。多結晶が有する結晶粒界は欠陥準位となり、キャリアトラップやキャリア発生源となることから、多結晶の金属酸化物を用いたトランジスタは電気特性の変動が大きく、信頼性が低くなってしまう場合がある。したがって、前述の範囲の原子数比とすることで金属酸化物が多結晶になることを抑制できる。また、当該金属酸化物をチャネル形成領域に用いることにより、信頼性が高いトランジスタとすることができる。
　金属酸化物として、範囲１１に含まれる組成を有するＩｎ−Ｍ−Ｚｎ酸化物を用いることができる。Ｉｎ−Ｍ−Ｚｎ酸化物として、例えば、Ｉｎ：Ｍ：Ｚｎ＝５：１：１、Ｉｎ：Ｍ：Ｚｎ＝５：１：２、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：４、Ｉｎ：Ｍ：Ｚｎ＝５：１：５、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１、Ｉｎ：Ｍ：Ｚｎ＝１０：１：２、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：４、Ｉｎ：Ｍ：Ｚｎ＝１０：１：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１２、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１５、またはこれらの近傍を好適に用いることができる。また、金属酸化物として、酸化インジウムを用いることができる。また、金属酸化物として、Ｉｎ−Ｍ酸化物を用いることができる。Ｉｎ−Ｍ酸化物として、例えば、Ｉｎ：Ｍ＝２：１、Ｉｎ：Ｍ＝７：２、Ｉｎ：Ｍ＝５：１、Ｉｎ：Ｍ＝７：１、Ｉｎ：Ｍ＝１０：１、またはこれらの近傍を好適に用いることができる。また、金属酸化物として、Ｉｎ−Ｚｎ酸化物を用いることができる。Ｉｎ−Ｚｎ酸化物として、例えば、Ｉｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝３：２、Ｉｎ：Ｚｎ＝７：２、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝１１：２、Ｉｎ：Ｚｎ＝７：１、Ｉｎ：Ｚｎ＝１４：１、またはこれらの近傍を好適に用いることができる。
　金属酸化物の組成の分析手法として、例えば、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、誘導結合プラズマ発光分光法（ＩＣＰ−ＡＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ａｔｏｍｉｃ　Ｅｍｉｓｓｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）などを用いることができる。なお、含有率が低い元素は、分析精度の影響により、実際の含有率と分析によって得られた含有率が異なる場合がある。例えば、元素Ｍの含有率が低い場合、分析によって得られた元素Ｍの含有率が、実際の含有率より低くなる場合がある。
　なお、金属酸化物をスパッタリング法で形成する場合、ターゲットの原子数比と、当該金属酸化物の原子数比が異なる場合がある。特に、亜鉛は、ターゲットの原子数比よりも金属酸化物の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０％以上９０％以下程度となる場合がある。ここで、用いるターゲットは多結晶であることが好ましい。
〔金属酸化物の組成２〕
　金属酸化物は、元素Ｍまたは亜鉛のいずれか一以上と、インジウムと、酸素とを有することが好ましい。トランジスタのチャネル形成領域に好適に用いることができる金属酸化物の組成を、図１Ｂに示す。金属酸化物のインジウム、元素Ｍ及び亜鉛の原子数比は、図１Ｂに示す三角図において、範囲１３に含まれることが好ましい。範囲１３は、座標点Ｇ（７：１：０）と、座標点Ｂ（２：１：０）と、座標点Ｃ（１４：７：１）と、座標点Ｄ（７：２：２）と、座標点Ｅ（１４：４：２１）と、座標点Ｆ（２：０：３）と、座標点Ｈ（７：０：１）と、前記座標点Ｇと、をこの順に直線で結ぶ多角形の内部である。なお、範囲１３には、各座標点及び各辺も含む。範囲１３に含まれる組成を有する金属酸化物をチャネル形成領域に用いることにより、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　ここで、座標点Ｇ（７：１：０）は、（Ｉｎ＋Ｍ）：Ｚｎ＝１：０を満たす点の集合である線Ｌ１と、Ｉｎ：（Ｍ＋Ｚｎ）＝７：１を満たす点の集合である線Ｌ９の交点である。座標点Ｈ（７：０：１）は、前述の線Ｌ９と、（Ｉｎ＋Ｚｎ）：Ｍ＝１：０を満たす点の集合である線Ｌ８の交点である。座標点Ｂ乃至座標点Ｆについては、前述の記載を参照できるため、詳細な説明は省略する。
　辺ＧＢは前述の線Ｌ１上にあり、辺ＢＣは前述の線Ｌ２上にあり、辺ＣＤは前述の線Ｌ３上にあり、辺ＤＥは前述の線Ｌ６上にあり、辺ＥＦは前述の線Ｌ７上にあり、辺ＦＨは前述の線Ｌ８上にあり、辺ＨＧは前述の線Ｌ９上にある。つまり、範囲１３は、線Ｌ１、線Ｌ２、線Ｌ３、線Ｌ６、線Ｌ７、線Ｌ８及び線Ｌ９に囲われた多角形の内部であるともいえる。
　金属酸化物の組成は、範囲１３に示すように、線Ｌ９であるＩｎ：（Ｍ＋Ｚｎ）＝７：１を満たす、またはＩｎ：（Ｍ＋Ｚｎ）＝７：１よりＩｎ含有率が低いことが好ましい。つまり、元素Ｍと亜鉛の合計の原子数に対するインジウム原子数の比Ｉｎ／（Ｍ＋Ｚｎ）が、７以下であることが好ましい。インジウム含有率が高いと、金属酸化物がビックスバイト型の結晶構造となる場合がある。または、金属酸化物がビックスバイト型の結晶構造と層状の結晶構造が共存する結晶構造となる場合がある。複数の結晶構造が共存する場合、異なる結晶構造の間において結晶粒界が形成される場合がある。結晶粒界は欠陥準位となり、キャリアトラップやキャリア発生源となることから、結晶粒界を有する金属酸化物を用いたトランジスタは電気特性の変動が大きく、信頼性が低くなってしまう場合がある。したがって、前述の範囲の原子数比とすることで金属酸化物がビックスバイト型の結晶構造を有することが抑制され、層状の結晶構造を有しやすくなる。また、当該金属酸化物をチャネル形成領域に用いることにより、信頼性が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１３に示すように、線Ｌ２であるＩｎ：Ｍ＝２：１を満たす、またはＩｎ：Ｍ＝２：１よりインジウム含有率が高いことが好ましい。つまり、元素Ｍの原子数に対するインジウム原子数の比Ｉｎ／Ｍが、２以上であることが好ましい。前述の範囲の原子数比を有する金属酸化物をチャネル形成領域に用いることにより欠陥準位の生成を抑制でき、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１３に示すように、線Ｌ３であるＩｎ：（Ｍ＋Ｚｎ）＝７：４を満たす、またはＩｎ：（Ｍ＋Ｚｎ）＝７：４よりインジウム含有率が高いことが好ましい。つまり、元素Ｍと亜鉛の合計の原子数に対するインジウム原子数の比Ｉｎ／（Ｍ＋Ｚｎ）が、７／４以上であることが好ましい。前述の範囲の原子数比を有する金属酸化物をチャネル形成領域に用いることにより電界効果移動度が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１３に示すように、線Ｌ６であるＩｎ：Ｍ＝７：２を満たす、またはＩｎ：Ｍ＝７：２よりインジウム含有率が高いことが好ましい。つまり、元素Ｍの原子数に対するインジウムの原子数の比Ｉｎ／Ｍが、７／２以上であることが好ましい。前述の範囲の原子数比を有する金属酸化物をチャネル形成領域に用いることにより欠陥準位の生成を抑制でき、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１３に示すように、線Ｌ７であるＩｎ：Ｚｎ＝２：３を満たす、またはＩｎ：Ｚｎ＝２：３よりインジウム含有率が高いことが好ましい。つまり、亜鉛原子数に対するインジウム原子数の比Ｉｎ／Ｚｎが、２／３以上であることが好ましい。前述の範囲の原子数比とすることで金属酸化物が多結晶になることを抑制できる。また、当該金属酸化物をチャネル形成領域に用いることにより、信頼性が高いトランジスタとすることができる。
　金属酸化物として、範囲１３に含まれる組成を有するＩｎ−Ｍ−Ｚｎ酸化物を用いることができる。Ｉｎ−Ｍ−Ｚｎ酸化物として、例えば、Ｉｎ：Ｍ：Ｚｎ＝５：１：１、Ｉｎ：Ｍ：Ｚｎ＝５：１：２、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：４、Ｉｎ：Ｍ：Ｚｎ＝５：１：５、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１、Ｉｎ：Ｍ：Ｚｎ＝１０：１：２、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：４、Ｉｎ：Ｍ：Ｚｎ＝１０：１：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１２、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１５、またはこれらの近傍を好適に用いることができる。また、金属酸化物として、Ｉｎ−Ｍ酸化物を用いることができる。Ｉｎ−Ｍ酸化物として、例えば、Ｉｎ：Ｍ＝２：１、Ｉｎ：Ｍ＝７：２、Ｉｎ：Ｍ＝５：１、Ｉｎ：Ｍ＝７：１、またはこれらの近傍を好適に用いることができる。また、金属酸化物として、Ｉｎ−Ｚｎ酸化物を用いることができる。Ｉｎ−Ｚｎ酸化物として、例えば、Ｉｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝３：２、Ｉｎ：Ｚｎ＝７：２、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝１１：２、Ｉｎ：Ｚｎ＝７：１、またはこれらの近傍を好適に用いることができる。
〔金属酸化物の組成３〕
　金属酸化物は、インジウムと、亜鉛と、酸素とを有することが好ましい。金属酸化物は、さらに元素Ｍを有してもよい。トランジスタのチャネル形成領域に好適に用いることができる金属酸化物の組成を、図２Ａに示す。金属酸化物のインジウム、元素Ｍ及び亜鉛の原子数比は、図２Ａに示す三角図において、範囲１５に含まれることが好ましい。範囲１５は、座標点Ｉ（４４：１１：１０）と、座標点Ｊ（４：１：６）と、座標点Ｆ（２：０：３）と、座標点Ｋ（１１：０：２）と、前記座標点Ｉと、をこの順に直線で結ぶ多角形の内部である。なお、範囲１５には、各座標点及び各辺も含む。範囲１５に含まれる組成を有する金属酸化物をチャネル形成領域に用いることにより、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　ここで、座標点Ｉ（４４：１１：１０）は、Ｉｎ：Ｍ＝４：１を満たす点の集合である線Ｌ１０と、（Ｉｎ＋Ｍ）：Ｚｎ＝１１：２を満たす点の集合である線Ｌ１１の交点である。座標点Ｊ（４：１：６）は、前述の線Ｌ７と、前述の線Ｌ１０の交点である。座標点Ｋ（１１：０：２）は、前述の線Ｌ１１と、前述の線Ｌ８の交点である。座標点Ｆについては、前述の記載を参照できるため、詳細な説明は省略する。
　辺ＩＪは前述の線Ｌ１０上にあり、辺ＪＦは前述の線Ｌ７上にあり、辺ＦＫは前述の線Ｌ８上にあり、辺ＫＩは前述の線Ｌ１１上にある。つまり、範囲１５は、線Ｌ１０、線Ｌ７、線Ｌ８及び線Ｌ１１に囲われた多角形の内部であるともいえる。
　金属酸化物の組成は、範囲１５に示すように、線Ｌ１０であるＩｎ：Ｍ＝４：１を満たす、またはＩｎ：Ｍ＝４：１よりＩｎ含有率が高いことが好ましい。つまり、元素Ｍの原子数に対するインジウム原子数の比Ｉｎ／Ｍが、４以上であることが好ましい。前述の範囲の原子数比を有する金属酸化物をチャネル形成領域に用いることにより欠陥準位の生成を抑制でき、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１５に示すように、線Ｌ７であるＩｎ：Ｚｎ＝２：３を満たす、またはＩｎ：Ｚｎ＝２：３よりインジウム含有率が高いことが好ましい。つまり、亜鉛原子数に対するインジウム原子数の比Ｉｎ／Ｚｎが、２／３以上であることが好ましい。前述の範囲の原子数比とすることで金属酸化物が多結晶になることを抑制できる。また、当該金属酸化物をチャネル形成領域に用いることにより、信頼性が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１５に示すように、線Ｌ１１である（Ｉｎ＋Ｍ）：Ｚｎ＝１１：２を満たす、または（Ｉｎ＋Ｍ）：Ｚｎ＝１１：２より亜鉛含有率が高いことが好ましい。つまり、亜鉛原子数に対するインジウムと元素Ｍの合計の原子数の比（Ｉｎ＋Ｍ）／Ｚｎが、１１／２以下であることが好ましい。金属酸化物は亜鉛を有することにより、層状の結晶構造を有する傾向がある。また、亜鉛含有率が高いほど、結晶性の高い金属酸化物となる。
　金属酸化物として、範囲１５に含まれる組成を有するＩｎ−Ｍ−Ｚｎ酸化物を用いることができる。Ｉｎ−Ｍ−Ｚｎ酸化物として、例えば、Ｉｎ：Ｍ：Ｚｎ＝５：１：２、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：４、Ｉｎ：Ｍ：Ｚｎ＝５：１：５、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：２、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：４、Ｉｎ：Ｍ：Ｚｎ＝１０：１：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１２、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１５、またはこれらの近傍を好適に用いることができる。また、金属酸化物として、Ｉｎ−Ｚｎ酸化物を用いることができる。Ｉｎ−Ｚｎ酸化物として、例えば、Ｉｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝３：２、Ｉｎ：Ｚｎ＝７：２、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝１１：２、Ｉｎ：Ｚｎ＝７：１、またはこれらの近傍を好適に用いることができる。
　金属酸化物は前述の範囲の組成を有し、かつＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、またはＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。
　ここで、トランジスタに用いることができる金属酸化物であるＣＡＣ−ＯＳ、及びＣＡＡＣ−ＯＳについて説明する。
〔金属酸化物の構成〕
　ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
〔金属酸化物の構造〕
　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳ、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
　酸化物半導体は、結晶構造に着目した場合、上記とは異なる分類となる場合がある。ここで、酸化物半導体における、結晶構造の分類について、図５Ａを用いて説明を行う。図５Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図５Ａに示すように、ＩＧＺＯは、大きく分けてＡｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌｌｉｎｅと、Ｃｒｙｓｔａｌと、に分類される。また、Ａｍｏｒｐｈｏｕｓの中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、Ｃｒｙｓｔａｌｌｉｎｅの中には、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、Ｃｒｙｓｔａｌｌｉｎｅの分類には、後述するｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌは除かれる。また、Ｃｒｙｓｔａｌの中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図５Ａに示す太枠内の構造は、Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅに属する構造である。当該構造は、Ａｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌとの間の境界領域にある。すなわち、エネルギー的に不安定なＡｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌｌｉｎｅとは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）パターンを用いて評価することができる。ここで、石英ガラス、及びＣｒｙｓｔａｌｌｉｎｅに分類される結晶構造を有するＩＧＺＯ（結晶性ＩＧＺＯともいう。）のＸＲＤスペクトルを図５Ｂ、及び図５Ｃに示す。また、図５Ｂが石英ガラス、図５Ｃが結晶性ＩＧＺＯのＸＲＤスペクトルである。なお、図５Ｃに示す結晶性ＩＧＺＯの組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］である。また、図５Ｃに示す結晶性ＩＧＺＯの厚さは、５００ｎｍである。
　図５Ｂの矢印に示すように、石英ガラスは、ＸＲＤスペクトルのピークがほぼ左右対称である。一方で、図５Ｃの矢印に示すように、結晶性ＩＧＺＯは、ＸＲＤスペクトルのピークが左右非対称である。ＸＲＤスペクトルのピークが左右非対称であることは、結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークで左右対称でないと、Ａｍｏｒｐｈｏｕｓであるとは言えない。なお、図５Ｃには、２θ＝３１°、またはその近傍に微結晶（ｎａｎｏｃｒｙｓｔａｌ）を明記してある。ＸＲＤスペクトルのピークにおいて、左右非対称となる由来は当該微結晶に起因すると推定される。
　具体的には、図５Ｃに示すように、結晶性ＩＧＺＯはＸＲＤスペクトルにおいて、２θ＝３４°またはその近傍にピークを有する。また、微結晶は、２θ＝３１°またはその近傍にピークを有する。Ｘ線回折パターンを用いて酸化物半導体膜を評価する場合、図５Ｃに示すように、２θ＝３４°またはその近傍のピークよりも低角度側のスペクトルの幅が広くなる。これは、酸化物半導体膜中に、２θ＝３１°またはその近傍にピークを有する微結晶が内在することを示唆している。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界（グレインバウンダリー）が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙ　ｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、または電界効果移動度の低下を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
〔酸化物半導体を有するトランジスタ〕
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。
　高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物として、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
〔不純物〕
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
〔金属酸化物の組成４〕
　金属酸化物は、インジウムと、亜鉛と、酸素とを有することが好ましい。金属酸化物は、さらに元素Ｍを有してもよい。トランジスタのチャネル形成領域に好適に用いることができる金属酸化物の組成を、図２Ｂに示す。金属酸化物のインジウム、元素Ｍ及び亜鉛の原子数比は、図２Ｂに示す三角図において、範囲１７に含まれることが好ましい。範囲１７は、座標点Ｉ（４４：１１：１０）と、座標点Ｌ（４：１：４）と、座標点Ｍ（１：０：１）と、座標点Ｋ（１１：０：２）と、前記座標点Ｉと、をこの順に直線で結ぶ多角形の内部である。なお、範囲１７には、各座標点及び各辺も含む。範囲１７に含まれる組成を有する金属酸化物をチャネル形成領域に用いることにより、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　ここで、座標点Ｌ（４：１：４）は、前述の線Ｌ１０と、Ｉｎ：Ｚｎ＝１：１を満たす点の集合である線Ｌ１２の交点である。座標点Ｍ（１：０：１）は、前述の線Ｌ１２と、前述の線Ｌ８の交点である。座標点Ｉ及び座標点Ｋについては、前述の記載を参照できるため、詳細な説明は省略する。
　辺ＩＬは前述の線Ｌ１０上にあり、辺ＬＭは前述の線Ｌ１２上にあり、辺ＭＫは前述の線Ｌ８上にあり、辺ＫＩは前述の線Ｌ１１上にある。つまり、範囲１７は、線Ｌ１０、線Ｌ１２、線Ｌ８及び線Ｌ１１に囲われた多角形の内部であるともいえる。
　金属酸化物の組成は、範囲１７に示すように、線Ｌ１０であるＩｎ：Ｍ＝４：１を満たす、またはＩｎ：Ｍ＝４：１よりＩｎ含有率が高いことが好ましい。つまり、元素Ｍの原子数に対するインジウム原子数の比Ｉｎ／Ｍが、４以上であることが好ましい。前述の範囲の原子数比を有する金属酸化物をチャネル形成領域に用いることにより欠陥準位の生成を抑制でき、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１７に示すように、線Ｌ１２であるＩｎ：Ｚｎ＝１：１を満たす、またはＩｎ：Ｚｎ＝１：１よりインジウム含有率が高いことが好ましい。つまり、亜鉛原子数に対するインジウム原子数の比Ｉｎ／Ｚｎが、１以上であることが好ましい。前述の範囲の原子数比とすることで金属酸化物が多結晶になることを抑制できる。金属酸化物が多結晶になりづらいことから、金属酸化物の形成条件のマージンを広げることができる。また、当該金属酸化物をチャネル形成領域に用いることにより、信頼性が高いトランジスタとすることができる。
　金属酸化物の組成は、範囲１７に示すように、線Ｌ１１である（Ｉｎ＋Ｍ）：Ｚｎ＝１１：２を満たす、または（Ｉｎ＋Ｍ）：Ｚｎ＝１１：２より亜鉛含有率が高いことが好ましい。つまり、亜鉛原子数に対するインジウムと元素Ｍの合計の原子数の比（Ｉｎ＋Ｍ）／Ｚｎが、１１／２以下であることが好ましい。前述の範囲の原子数を有する金属酸化物は高い結晶性を有する。また、当該金属酸化物をチャネル形成領域に用いることにより、信頼性が高いトランジスタとすることができる。
　金属酸化物として、範囲１７に含まれる組成を有するＩｎ−Ｍ−Ｚｎ酸化物を用いることができる。Ｉｎ−Ｍ−Ｚｎ酸化物として、例えば、Ｉｎ：Ｍ：Ｚｎ＝５：１：２、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：４、Ｉｎ：Ｍ：Ｚｎ＝５：１：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：２、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：４、Ｉｎ：Ｍ：Ｚｎ＝１０：１：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、またはこれらの近傍を好適に用いることができる。また、金属酸化物として、Ｉｎ−Ｚｎ酸化物を用いることができる。Ｉｎ−Ｚｎ酸化物として、例えば、Ｉｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝３：２、Ｉｎ：Ｚｎ＝７：２、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝１１：２、Ｉｎ：Ｚｎ＝７：１、またはこれらの近傍を好適に用いることができる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
　本実施の形態では、実施の形態１に示した金属酸化物を適用した半導体装置の構成例について、説明する。本実施の形態では、半導体装置の一例としてチャネルが形成される半導体層に金属酸化物を用いたトランジスタについて説明する。以下では、トランジスタを例に挙げて説明する。
＜構成例１＞
〔構成例１−１〕
　図６Ａに、トランジスタ１０のチャネル長方向の断面概略図を示している。
　トランジスタ１０は、絶縁層１０３と、半導体層１０８と、絶縁層１１０と、金属酸化物層１１４と、導電層１１２を有する。絶縁層１１０は、ゲート絶縁層として機能する。導電層１１２は、ゲート電極として機能する。
　導電層１１２として、金属または合金を含む導電膜を用いると、電気抵抗を低くすることができるため好ましい。なお、導電層１１２に、酸化物を含む導電膜を用いてもよい。
　金属酸化物層１１４は、絶縁層１１０中に酸素を供給する機能を有する。また、導電層１１２として酸化されやすい金属または合金を含む導電膜を用いた場合には、金属酸化物層１１４は、絶縁層１１０中の酸素により導電層１１２が酸化されることを防ぐバリア層として機能させることもできる。なお、金属酸化物層１１４を導電層１１２の形成前に除去することで、導電層１１２と絶縁層１１０とが接する構成としてもよい。
　絶縁層１０３は、酸化物を含む絶縁膜により形成されていることが好ましい。特に半導体層１０８と接する部分には、酸化物膜を用いることが好ましい。
　半導体層１０８は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含む。半導体層１０８は、実施の形態１に示す組成を有する金属酸化物を用いることが好ましい。当該金属酸化物をチャネル形成領域に用いることにより、信頼性が高く、かつ電界効果移動度が高いトランジスタとすることができる。
　半導体層１０８の、導電層１１２と重なる領域が、チャネル形成領域として機能する。また半導体層１０８は、チャネル形成領域を挟んで、一対の低抵抗領域１０８ｎを有することが好ましい。低抵抗領域１０８ｎは、チャネル形成領域よりもキャリア濃度の高い領域であり、ソース領域、及びドレイン領域として機能する。
　低抵抗領域１０８ｎは、チャネル形成領域よりも、低抵抗な領域、キャリア濃度の高い領域、酸素欠損量の多い領域、水素濃度の高い領域、または、不純物濃度の高い領域とも言うことができる。
　絶縁層１１０は、絶縁層１０３側から絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃがこの順に積層された積層構造を有する。絶縁膜１１０ａは、半導体層１０８のチャネル形成領域と接する領域を有する。絶縁膜１１０ｃは、金属酸化物層１１４と接する領域を有する。絶縁膜１１０ｂは、絶縁膜１１０ａと絶縁膜１１０ｃの間に位置する。
　絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃは、それぞれ酸化物を含む絶縁膜であることが好ましい。このとき、絶縁膜１１０ａ、絶縁膜１１０ｂ及び絶縁膜１１０ｃは、それぞれ同じ成膜装置で連続して成膜されることが好ましい。
　例えば、絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃとして、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。
　半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜の積層構造を有することが好ましく、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜を有する。例えば、酸素雰囲気にて絶縁層１１０を形成すること、成膜後の絶縁層１１０に対して酸素雰囲気での熱処理、プラズマ処理等を行うこと、または、絶縁層１１０上に酸素雰囲気で酸化物膜を成膜することなどにより、絶縁層１１０中に酸素を供給することもできる。
　例えば、絶縁膜１１０ａ、絶縁膜１１０ｂ及び絶縁膜１１０ｃは、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。また、ＣＶＤ法として、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法や、熱ＣＶＤ法などがある。
　特に、絶縁膜１１０ａ、絶縁膜１１０ｂ及び絶縁膜１１０ｃは、プラズマＣＶＤ法により形成することが好ましい。
　絶縁膜１１０ａは、半導体層１０８上に成膜されるため、出来るだけ半導体層１０８にダメージを与えない条件で成膜された膜であることが好ましい。例えば、成膜速度（成膜レートともいう）が十分に低い条件で成膜することができる。
　例えば、絶縁膜１１０ａとして、プラズマＣＶＤ法により酸化窒化シリコン膜を形成する場合、低電力の条件で形成することにより、半導体層１０８に与えるダメージを極めて小さくすることができる。
　酸化窒化シリコン膜の成膜に用いる成膜ガスには、例えばシラン、ジシランなどのシリコンを含む堆積性ガスと、酸素、オゾン、一酸化二窒素、二酸化窒素などの酸化性ガスと、を含む原料ガスを用いることができる。また原料ガスに加えて、アルゴンやヘリウム、窒素などの希釈ガスを含んでもよい。
　例えば、成膜ガスの全流量に対する堆積性ガスの流量の割合（以下、単に流量比ともいう）を小さくすることで、成膜速度を低くでき、緻密で欠陥の少ない膜を成膜することができる。
　絶縁膜１１０ｂは、絶縁膜１１０ａよりも成膜速度の高い条件で成膜された膜であることが好ましい。これにより、生産性を向上させることができる。
　例えば絶縁膜１１０ｂは、絶縁膜１１０ａよりも堆積性ガスの流量比を増やした条件とすることで、成膜速度を高めた条件で成膜することができる。
　絶縁膜１１０ｃは、その表面の欠陥が低減され、水などの大気中に含まれる不純物が吸着しにくい、極めて緻密な膜であることが好ましい。例えば、絶縁膜１１０ａと同様に、成膜速度が十分に低い条件で成膜することができる。
　絶縁膜１１０ｃは絶縁膜１１０ｂ上に成膜するため、絶縁膜１１０ａと比較して絶縁膜１１０ｃの成膜時に半導体層１０８へ与える影響は小さい。そのため、絶縁膜１１０ｃは、絶縁膜１１０ａよりも高い電力の条件で成膜することができる。堆積性ガスの流量比を減らし、比較的高い電力で成膜することで、緻密で表面の欠陥が低減された膜とすることができる。
　すなわち、成膜速度が高い方から、絶縁膜１１０ｂ、絶縁膜１１０ａ、絶縁膜１１０ｃの順となるような条件で成膜された積層膜を、絶縁層１１０に用いることができる。また、絶縁層１１０は、絶縁膜１１０ｂ、絶縁膜１１０ａ、絶縁膜１１０ｃの順で、ウェットエッチングまたはドライエッチングに対する同一条件下でのエッチング速度が高い。
　絶縁膜１１０ｂは、絶縁膜１１０ａ及び絶縁膜１１０ｃよりも厚く形成することが好ましい。成膜速度の最も早い絶縁膜１１０ｂを厚く形成することで、絶縁層１１０の成膜工程に係る時間を短縮することができる。
　ここで、絶縁膜１１０ａと絶縁膜１１０ｂの境界、及び絶縁膜１１０ｂと絶縁膜１１０ｃの境界は不明瞭である場合があるため、図６Ａ等では、これらの境界を破線で明示している。なお、絶縁膜１１０ａと絶縁膜１１０ｂは、膜密度が異なるため、絶縁層１１０の断面における透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）像などにおいて、これらの境界をコントラストの違いとして観察することができる場合がある。同様に、絶縁膜１１０ｂと絶縁膜１１０ｃの境界もコントラストの違いとして観察することができる場合がある。
　半導体層１０８には、結晶性を有する金属酸化物膜を用いることが好ましい。例えば、後述するＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）構造、多結晶構造、微結晶（ｎｃ）構造等を有する金属酸化物膜を用いることができる。結晶性を有する金属酸化物膜を半導体層１０８に用いることにより、半導体層１０８中の欠陥準位密度を低減でき、信頼性の高い半導体装置を実現できる。
　半導体層１０８として、結晶性が高いほど、膜中の欠陥準位密度を低減できる。一方、結晶性の低い金属酸化物膜を用いることで、大きな電流を流すことのできるトランジスタを実現することができる。
　半導体層１０８の結晶性は、例えば、Ｘ線回折（ＸＲＤ）、透過型電子顕微鏡（ＴＥＭ）、電子線回折（ＥＤ：Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）等により解析できる。
　金属酸化物膜をスパッタリング法により成膜する場合、成膜時の基板温度（ステージ温度）が高いほど、結晶性の高い金属酸化物膜を成膜することができる。また、成膜時に用いる成膜ガス全体に対する酸素ガスの流量の割合（酸素流量比ともいう）が高いほど、結晶性の高い金属酸化物膜を成膜することができる。
〔構成例１−２〕
　図６Ｂは、トランジスタ１０Ａの断面概略図である。トランジスタ１０Ａは、上記トランジスタ１０と比較して、半導体層１０８の構成が異なる点で、主に相違している。
　トランジスタ１０Ａが有する半導体層１０８は、絶縁層１０３側から、半導体層１０８ａと、半導体層１０８ｂとが積層された積層構造を有する。半導体層１０８ａ及び半導体層１０８ｂは、それぞれ実施の形態１に示す金属酸化物膜を用いることが好ましい。または、半導体層１０８ａ及び半導体層１０８ｂのいずれか一以上は、実施の形態１に示す金属酸化物膜を用いることが好ましい。
　なお、ここでは簡単のために、半導体層１０８ａが有する低抵抗領域と、半導体層１０８ｂが有する低抵抗領域とを、まとめて低抵抗領域１０８ｎとし、同じハッチングパターンを付して明示している。実際には、半導体層１０８ａと半導体層１０８ｂとで組成が異なるため、低抵抗領域１０８ｎの電気抵抗率、キャリア濃度、酸素欠損量、水素濃度、または不純物濃度等が異なる場合がある。
　半導体層１０８ｂは、半導体層１０８ａの上面、及び絶縁膜１１０ａの下面とそれぞれ接する。半導体層１０８ｂには、実施の形態１に示す半導体層１０８に用いることのできる金属酸化物膜を適用することができる。
　一方、半導体層１０８ａは、半導体層１０８ｂよりも元素Ｍの原子数比の高い金属酸化物膜を用いることができる。
　元素Ｍはインジウムと比較して酸素との結合力が強いため、元素Ｍの原子数比の高い金属酸化物膜を半導体層１０８ａに用いることで、酸素欠損が形成されにくくなる。半導体層１０８ａ中に酸素欠損が多く存在すると、トランジスタの電気特性や信頼性の低下に繋がる。したがって、半導体層１０８ａとして、半導体層１０８ｂよりも元素Ｍの原子数比の高い金属酸化物膜を用いることで、電気特性が良好で、且つ信頼性の高いトランジスタ１０Ａを実現できる。
　半導体層１０８ａとして、亜鉛の原子数比が半導体層１０８ｂと等しい領域、または亜鉛の原子数比が半導体層１０８ｂよりも低い領域を有する、金属酸化物膜を用いることが好ましい。半導体層１０８ａに、酸素欠損が生じにくい金属酸化物膜を適用することで、ＮＢＴＩＳ試験における劣化を低減することができる。
　図６Ｂに示すトランジスタ１０Ａは、絶縁層１０３側に位置する半導体層１０８ａに元素Ｍの含有率が比較的大きな金属酸化物膜を用いることにより、半導体層１０８中の酸素欠損が低減される。さらに絶縁層１１０側に位置する半導体層１０８ｂに、元素Ｍの含有率の低い、または元素Ｍを含まない金属酸化物膜を用いることで、半導体層１０８と絶縁層１１０との界面欠陥密度が低減され、極めて高い電気特性と、極めて高い信頼性が両立したトランジスタとすることができる。
　ここで、半導体層１０８ｂを、半導体層１０８ａよりも薄く形成することが好ましい。半導体層１０８ｂが、例えば０．５ｎｍ以上１０ｎｍ以下の極めて薄い膜であっても、絶縁層１１０との界面欠陥密度を低減することができる。一方、酸素欠損が生じにくい半導体層１０８ａを相対的に厚くすることで、より信頼性の高いトランジスタを実現することができる。
　例えば、半導体層１０８ｂの厚さに対して、半導体層１０８ａの厚さは１．５倍以上２０倍以下が好ましく、さらには２倍以上１５倍以下が好ましく、さらには３倍以上１０倍以下が好ましい。また、半導体層１０８ｂの厚さは、０．５ｎｍ以上３０ｎｍ以下が好ましく、さらには１ｎｍ以上２０ｎｍ以下が好ましく、さらには２ｎｍ以上１０ｎｍ以下が好ましい。
　半導体層１０８ａ及び半導体層１０８ｂには、上述した結晶性を有する金属酸化物膜を用いることが好ましい。半導体層１０８ａと半導体層１０８ｂの両方に、結晶性の高い金属酸化物膜を用いてもよいし、結晶性の低い金属酸化物膜を用いてもよい。または、半導体層１０８ａと半導体層１０８ｂとは、異なる結晶性を有していてもよい。例えば、半導体層１０８ａを半導体層１０８ｂよりも結晶性の高い膜としてもよいし、半導体層１０８ｂを半導体層１０８ａよりも結晶性の高い膜としてもよい。半導体層１０８ａと半導体層１０８ｂに用いる金属酸化物膜の結晶性は、要求されるトランジスタの電気特性及び信頼性や、成膜装置などの仕様に基づいて決定することができる。
〔構成例１−３〕
　図７Ａは、トランジスタ１０Ｂの断面概略図である。トランジスタ１０Ｂは、上記トランジスタ１０と比較して、絶縁層１０３の構成が異なる点、及び導電層１０６を有する点で、主に相違している。
　導電層１０６は、絶縁層１０３を介して半導体層１０８、絶縁層１１０、金属酸化物層１１４、及び導電層１１２と重畳する領域を有する。導電層１０６は、第１のゲート電極（バックゲート電極ともいう）として機能する。また絶縁層１０３は、第１のゲート絶縁層として機能する。このとき、導電層１１２が第２のゲート電極、絶縁層１１０が第２のゲート絶縁層として機能する。
　例えば、トランジスタ１０Ｂは、導電層１１２及び導電層１０６に同じ電位を与えることにより、オン状態のときに流すことのできる電流を大きくすることができる。また、トランジスタ１０Ｂは、導電層１１２及び導電層１０６の一方に、しきい値電圧を制御するための電位を与え、他方にトランジスタ１０Ｂのオン状態及びオフ状態を制御する電位を与えることもできる。
　絶縁層１０３は、導電層１０６側から、絶縁膜１０３ａ、絶縁膜１０３ｂ、絶縁膜１０３ｃ、及び絶縁膜１０３ｄが積層された積層構造を有する。絶縁膜１０３ａは導電層１０６と接する。また、絶縁膜１０３ｄは、半導体層１０８と接する。
　第２のゲート絶縁層として機能する絶縁層１０３は、耐圧が高いこと、膜の応力が小さいこと、水素や水を放出しにくいこと、膜中の欠陥が少ないこと、導電層１０６に含まれる金属元素の拡散を抑制すること、のうち、１つ以上を満たすことが好ましく、これら全てを満たすことが最も好ましい。
　絶縁層１０３が有する４つの絶縁膜のうち、導電層１０６側に位置する絶縁膜１０３ａ、絶縁膜１０３ｂ、及び絶縁膜１０３ｃには、窒素を含む絶縁膜を用いることが好ましい。一方、半導体層１０８と接する絶縁膜１０３ｄには、酸素を含む絶縁膜を用いることが好ましい。また、絶縁層１０３が有する４つの絶縁膜は、それぞれプラズマＣＶＤ装置を用いて、大気に触れることなく連続して成膜することが好ましい。
　絶縁膜１０３ａ、絶縁膜１０３ｂ、及び絶縁膜１０３ｃとして、例えば窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化ハフニウム膜などの窒素を含む絶縁膜を用いることができる。また、絶縁膜１０３ｃとして、上記絶縁層１１０に用いることのできる絶縁膜を援用することができる。
　絶縁膜１０３ａと絶縁膜１０３ｃは、これよりも下側からの不純物の拡散を防止できる、緻密な膜であることが好ましい。絶縁膜１０３ａは、導電層１０６に含まれる金属元素を、絶縁膜１０３ｃは、絶縁膜１０３ｂに含まれる水素や水を、それぞれブロックできる膜であることが好ましい。そのため、絶縁膜１０３ａ及び絶縁膜１０３ｃには、絶縁膜１０３ｂよりも成膜速度の低い条件で成膜した絶縁膜を適用することができる。
　一方、絶縁膜１０３ｂは、応力が小さく、成膜速度の高い条件で成膜された絶縁膜を用いることが好ましい。また、絶縁膜１０３ｂは、絶縁膜１０３ａ及び絶縁膜１０３ｃよりも厚く形成されていることが好ましい。
　例えば絶縁膜１０３ａ、絶縁膜１０３ｂ、及び絶縁膜１０３ｃのそれぞれに、プラズマＣＶＤ法で成膜した窒化シリコン膜を用いた場合であっても、絶縁膜１０３ｂが、他の２つの絶縁膜よりも膜密度が小さい膜となる。したがって、絶縁層１０３の断面における透過型電子顕微鏡像などにおいて、コントラストの違いとして観察することができる場合がある。なお、絶縁膜１０３ａと絶縁膜１０３ｂの境界、及び絶縁膜１０３ｂと絶縁膜１０３ｃの境界は不明瞭である場合があるため、図７Ａ等では、これらの境界を破線で明示している。
　半導体層１０８と接する絶縁膜１０３ｄとして、その表面に水などの不純物が吸着しにくい、緻密な絶縁膜とすることが好ましい。また、可能な限り欠陥が少なく、水や水素などの不純物が低減された絶縁膜を用いることが好ましい。例えば、絶縁膜１０３ｄとして、上記絶縁層１１０が有する絶縁膜１１０ｃと同様の絶縁膜を用いることができる。
　なお、導電層１０６として、構成元素が絶縁層１０３に拡散しにくい金属膜または合金膜を用いる場合などでは、絶縁膜１０３ａを設けずに、絶縁膜１０３ｂ、絶縁膜１０３ｃ、及び絶縁膜１０３ｄの３つの絶縁膜が積層された構成としてもよい。
　このような積層構造を有する絶縁層１０３により、極めて信頼性の高いトランジスタを実現することができる。
〔構成例１−４〕
　図７Ｂは、トランジスタ１０Ｃの断面概略図である。トランジスタ１０Ｃは、上記構成例１−２で例示したトランジスタ１０Ａに、上記構成例１−３で例示したトランジスタ１０Ｂで例示した導電層１０６と、絶縁層１０３を適用した場合の例である。
　このような構成とすることで、電気特性が良好で、且つ極めて信頼性の高いトランジスタを実現することができる。
＜構成例２＞
　以下では、より具体的なトランジスタの構成例について説明する。
〔構成例２−１〕
　図８Ａは、トランジスタ１００の上面図であり、図８Ｂは、図８Ａに示す一点鎖線Ａ１−Ａ２における切断面の断面図に相当し、図８Ｃは、図８Ａに示す一点鎖線Ｂ１−Ｂ２における切断面の断面図に相当する。なお、図８Ａにおいて、トランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１−Ａ２方向はチャネル長方向、一点鎖線Ｂ１−Ｂ２方向はチャネル幅方向に相当する。また、トランジスタの上面図については、以降の図面においても図８Ａと同様に、構成要素の一部を省略して図示するものとする。
　トランジスタ１００は、基板１０２上に設けられ、絶縁層１０３、半導体層１０８、絶縁層１１０、金属酸化物層１１４、導電層１１２、絶縁層１１８等を有する。島状の半導体層１０８は、絶縁層１０３上に設けられる。絶縁層１１０は、絶縁層１０３の上面、半導体層１０８の上面及び側面に接して設けられる。金属酸化物層１１４及び導電層１１２は、絶縁層１１０上にこの順に積層して設けられ、半導体層１０８と重畳する部分を有する。絶縁層１１８は、絶縁層１１０の上面、金属酸化物層１１４の側面、及び導電層１１２の上面を覆って設けられている。
　絶縁層１０３は、基板１０２側から絶縁膜１０３ａ、絶縁膜１０３ｂ、絶縁膜１０３ｃ、及び絶縁膜１０３ｄが積層された、積層構造を有する。また、絶縁層１１０は、半導体層１０８側から絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃが積層された、積層構造を有する。
　図８Ａ及び図８Ｂに示すように、トランジスタ１００は、絶縁層１１８上に導電層１２０ａ及び導電層１２０ｂを有していてもよい。導電層１２０ａ及び導電層１２０ｂは、ソース電極またはドレイン電極として機能する。導電層１２０ａ及び導電層１２０ｂは、それぞれ絶縁層１１８、及び絶縁層１１０に設けられた開口部１４１ａまたは開口部１４１ｂを介して、低抵抗領域１０８ｎに電気的に接続される。
　導電層１１２の一部は、ゲート電極として機能する。絶縁層１１０の一部は、ゲート絶縁層として機能する。トランジスタ１００は、半導体層１０８上にゲート電極が設けられた、いわゆるトップゲート型のトランジスタである。
　導電層１１２、及び金属酸化物層１１４は、上面形状が互いに概略一致するように加工されている。
　なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
　絶縁層１１０と導電層１１２との間に位置する金属酸化物層１１４は、絶縁層１１０に含まれる酸素が導電層１１２側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層１１４は、導電層１１２に含まれる水素や水が絶縁層１１０側に拡散することを防ぐバリア膜としても機能する。金属酸化物層１１４は、例えば少なくとも絶縁層１１０よりも酸素及び水素を透過しにくい材料を用いることが好ましい。
　金属酸化物層１１４により、導電層１１２にアルミニウムや銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層１１０から導電層１１２へ酸素が拡散することを防ぐことができる。また、導電層１１２が水素を含む場合であっても、導電層１１２から絶縁層１１０を介して半導体層１０８へ水素が拡散することを防ぐことができる。その結果、半導体層１０８のチャネル形成領域におけるキャリア密度を極めて低いものとすることができる。
　金属酸化物層１１４として、絶縁性材料または導電性材料を用いることができる。金属酸化物層１１４が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層１１４が導電性を有する場合には、ゲート電極の一部として機能する。
　金属酸化物層１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
　金属酸化物層１１４として、例えば酸化インジウム、インジウムスズ酸化物（ＩＴＯ）、またはシリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
　金属酸化物層１１４として、半導体層１０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層１０８に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層１１４として、半導体層１０８と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
　金属酸化物層１１４は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層１１０や半導体層１０８に好適に酸素を添加することができる。
　半導体層１０８は、導電層１１２と重畳する領域と、当該領域を挟む一対の低抵抗領域１０８ｎを有する。半導体層１０８の、導電層１１２と重畳する領域は、トランジスタ１００のチャネル形成領域として機能する。一方、低抵抗領域１０８ｎは、トランジスタ１００のソース領域またはドレイン領域として機能する。
　低抵抗領域１０８ｎは、チャネル形成領域よりも低抵抗な領域、キャリア濃度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはｎ型である領域ともいうことができる。
　半導体層１０８の低抵抗領域１０８ｎは、不純物元素を含む領域である。当該不純物元素として、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、または希ガスなどが挙げられる。なお、希ガスの代表例として、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素またはリンを含むことが好ましい。またこれら元素を２以上含んでいてもよい。
　後述するように、低抵抗領域１０８ｎに不純物を添加する処理は、導電層１１２をマスクとして、絶縁層１１０を介して行うことができる。
　低抵抗領域１０８ｎは、不純物濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２３ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２２ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下である領域を含むことが好ましい。
　低抵抗領域１０８ｎに含まれる不純物の濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）や、Ｘ線光電子分光法（ＸＰＳ）等の分析法により分析することができる。ＸＰＳ分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとＸＰＳ分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
　低抵抗領域１０８ｎにおいて、不純物元素は酸化した状態で存在していることが好ましい。例えば、不純物元素としてホウ素、リン、マグネシウム、アルミニウム、またはシリコンなどの酸化しやすい元素を用いることが好ましい。このような酸化しやすい元素は、半導体層１０８中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度（例えば４００℃以上、６００℃以上、または８００℃以上）がかかった場合であっても、脱離することが抑制される。また、不純物元素が半導体層１０８中の酸素を奪うことで、低抵抗領域１０８ｎ中に多くの酸素欠損が生成される。この酸素欠損と、膜中の水素とが結合することでキャリア供給源となるため、低抵抗領域１０８ｎは極めて低抵抗な状態となる。
　例えば、不純物元素としてホウ素を用いた場合、低抵抗領域１０８ｎに含まれるホウ素は酸素と結合した状態で存在しうる。このことは、ＸＰＳ分析において、Ｂ２Ｏ３結合に起因するスペクトルピークが観測されることで確認できる。また、ＸＰＳ分析において、ホウ素元素が単体で存在する状態に起因するスペクトルピークが観測されない、または測定下限付近に観測されるバックグラウンドノイズに埋もれる程度にまでピーク強度が極めて小さくなる。
　絶縁層１１０は、半導体層１０８のチャネル形成領域と接する領域、すなわち導電層１１２と重畳する領域を有する。また、絶縁層１１０は、半導体層１０８の低抵抗領域１０８ｎと接し、且つ導電層１１２と重畳しない領域を有する。
　絶縁層１１０の、低抵抗領域１０８ｎと重畳する領域には、上述した不純物元素が含まれる場合がある。このとき、低抵抗領域１０８ｎと同様に、絶縁層１１０中の不純物元素も酸素と結合した状態で存在することが好ましい。このような酸化しやすい元素は、絶縁層１１０中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度がかかった場合でも脱離することが抑制される。また特に絶縁層１１０中に加熱により脱離しうる酸素（過剰酸素ともいう）が含まれる場合には、当該過剰酸素と不純物元素とが結合して安定化するため、絶縁層１１０から低抵抗領域１０８ｎへ酸素が供給されることを抑制することができる。また、酸化した状態の不純物元素が含まれる絶縁層１１０の一部は、酸素が拡散しにくい状態となるため、絶縁層１１０よりも上側から当該絶縁層１１０を介して低抵抗領域１０８ｎに酸素が供給されることが抑制され、低抵抗領域１０８ｎの抵抗が高くなることも防ぐことができる。
　絶縁層１１８は、トランジスタ１００を保護する保護層として機能する。絶縁層１１０として、例えば酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例として、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。
〔構成例２−２〕
　図９Ａは、トランジスタ１００Ａの上面図であり、図９Ｂはトランジスタ１００Ａのチャネル長方向の断面図であり、図９Ｃはトランジスタ１００Ａのチャネル幅方向の断面図である。
　トランジスタ１００Ａは、基板１０２と絶縁層１０３との間に導電層１０６を有する点で、構成例２−１と主に相違している。導電層１０６は半導体層１０８及び導電層１１２と重なる領域を有する。
　トランジスタ１００Ａにおいて、導電層１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有し、導電層１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有する。また、絶縁層１１０の一部は、第２のゲート絶縁層として機能し、絶縁層１０３の一部は、第１のゲート絶縁層として機能する。
　半導体層１０８の、導電層１１２及び導電層１０６の少なくとも一方と重なる部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層１０８の導電層１１２と重なる部分をチャネル形成領域と呼ぶ場合があるが、実際には導電層１１２と重ならずに、導電層１０６と重なる部分（低抵抗領域１０８ｎを含む部分）にもチャネルが形成しうる。
　図９Ｃに示すように、導電層１０６は、金属酸化物層１１４、絶縁層１１０、及び絶縁層１０３に設けられた開口部１４２を介して、導電層１１２と電気的に接続されていてもよい。これにより、導電層１０６と導電層１１２には、同じ電位を与えることができる。
　導電層１０６は、導電層１１２、導電層１２０ａ、または導電層１２０ｂと同様の材料を用いることができる。特に導電層１０６に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。
　図９Ａ及び図９Ｃに示すように、チャネル幅方向において、導電層１１２及び導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好ましい。このとき、図９Ｃに示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０３を介して、導電層１１２と導電層１０６に覆われた構成となる。
　このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層１０６と導電層１１２に同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００Ａのオン電流を増大させることができる。そのため、トランジスタ１００Ａを微細化することも可能となる。
　なお、導電層１１２と導電層１０６とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１００Ａを駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ１００Ａを他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。
〔構成例２−３〕
　図１０Ａは、トランジスタ１００Ｂの上面図であり、図１０Ｂはトランジスタ１００Ｂのチャネル長方向の断面図であり、図１０Ｃはトランジスタ１００Ｂのチャネル幅方向の断面図である。
　トランジスタ１００Ｂは、構成例２−１で例示したトランジスタ１００と比較して、絶縁層１１０の構成が異なる点、及び絶縁層１１６を有する点で、主に相違している。
　絶縁層１１０は、導電層１１２及び金属酸化物層１１４と上面形状が概略一致するように加工されている。絶縁層１１０は、例えば導電層１１２及び金属酸化物層１１４を加工するためのレジストマスクを用いて加工することにより形成することができる。
　絶縁層１１６は、半導体層１０８の導電層１１２、金属酸化物層１１４、及び絶縁層１１０に覆われていない上面及び側面に接して設けられている。また絶縁層１１６は、絶縁層１０３の上面、絶縁層１１０の側面、金属酸化物層１１４の側面、及び導電層１１２の上面及び側面を覆って設けられている。
　絶縁層１１６は、低抵抗領域１０８ｎを低抵抗化させる機能を有する。このような絶縁層１１６として、絶縁層１１６の成膜時、または成膜後に加熱することにより、低抵抗領域１０８ｎ中に不純物を供給することのできる絶縁膜を用いることができる。または、絶縁層１１６の成膜時、または成膜後に加熱することにより、低抵抗領域１０８ｎ中に酸素欠損を生じさせることのできる絶縁膜を用いることができる。
　例えば、絶縁層１１６として、低抵抗領域１０８ｎに不純物を供給する供給源として機能する絶縁膜を用いることができる。このとき、絶縁層１１６は、加熱により水素を放出する膜であることが好ましい。このような絶縁層１１６を半導体層１０８に接して形成することで、低抵抗領域１０８ｎに水素などの不純物を供給し、低抵抗領域１０８ｎを低抵抗化させることができる。
　絶縁層１１６は、成膜の際に用いる成膜ガスに、水素などの不純物元素を含むガスを用いて成膜される膜であることが好ましい。また絶縁層１１６の基板温度を低くすることで、半導体層１０８に効果的に多くの不純物元素を供給することができる。絶縁層１１６の基板温度は、例えば２００℃以上５００℃以下が好ましく、さらには２２０℃以上４５０℃以下が好ましく、さらには２３０℃以上４３０℃以下が好ましく、さらには２５０℃以上４００℃以下が好ましい。
　絶縁層１１６の成膜を減圧下で、且つ加熱して行うことで、半導体層１０８中の低抵抗領域１０８ｎとなる領域からの酸素の脱離を促進することができる。酸素欠損が多く形成された半導体層１０８に、水素などの不純物を供給することで、低抵抗領域１０８ｎ中のキャリア密度が高まり、より効果的に低抵抗領域１０８ｎを低抵抗化させることができる。
　絶縁層１１６として、例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの、窒化物を含む絶縁膜を好適に用いることができる。特に窒化シリコンは、水素や酸素に対するブロッキング性を有するため、外部から半導体層への水素の拡散と、半導体層から外部への酸素の脱離の両方を防ぐことができ、信頼性の高いトランジスタを実現できる。
　絶縁層１１６は、半導体層１０８中の酸素を吸引し、酸素欠損を生成する機能を有する絶縁膜としてもよい。特に、絶縁層１１６には、例えば窒化アルミニウムなどの金属窒化物を用いることが特に好ましい。
　金属窒化物を用いる場合、アルミニウム、チタン、タンタル、タングステン、クロム、またはルテニウムの窒化物を用いることが好ましい。特に、アルミニウムまたはチタンを含むことが特に好ましい。例えば、アルミニウムをスパッタリングターゲットに用い、成膜ガスとして窒素を含むガスを用いた反応スパッタリング法により形成した窒化アルミニウム膜は、成膜ガスの全流量に対する窒素ガスの流量を適切に制御することで、極めて高い絶縁性と、水素や酸素に対する極めて高いブロッキング性とを兼ね備えた膜とすることができる。そのため、このような金属窒化物を含む絶縁膜を、半導体層に接して設けることで、半導体層を低抵抗化できるだけでなく、半導体層から酸素が脱離すること、及び半導体層へ水素が拡散することを好適に防ぐことができる。
　金属窒化物として、窒化アルミニウムを用いた場合、当該窒化アルミニウムを含む絶縁層の厚さを５ｎｍ以上とすることが好ましい。このように薄い膜であっても、水素及び酸素に対する高いブロッキング性と、半導体層の低抵抗化の機能とを両立できる。なお、当該絶縁層の厚さはどれだけ厚くてもよいが、生産性を考慮し、５００ｎｍ以下、好ましくは２００ｎｍ以下、より好ましくは５０ｎｍ以下とすることが好ましい。
　絶縁層１１６に窒化アルミニウム膜を用いる場合、組成式がＡｌＮｘ（ｘは０より大きく２以下の実数、好ましくは、ｘは０．５より大きく１．５以下の実数）を満たす膜を用いることが好ましい。これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジスタ１００Ｂを駆動したときに生じる熱の放熱性を高めることができる。
　または、絶縁層１１６として、窒化アルミニウムチタン膜、窒化チタン膜などを用いることができる。
　このような絶縁層１１６を低抵抗領域１０８ｎに接して設けることで、絶縁層１１６が低抵抗領域１０８ｎ中の酸素を吸引し、低抵抗領域１０８ｎ中に酸素欠損を形成させることができる。またこのような絶縁層１１６を形成した後に、加熱処理を行うことで、低抵抗領域１０８ｎにより多くの酸素欠損を形成することができ、低抵抗化を促進することができる。また、絶縁層１１６に金属酸化物を含む膜を用いた場合、絶縁層１１６が半導体層１０８中の酸素を吸引した結果、絶縁層１１６と低抵抗領域１０８ｎとの間に、絶縁層１１６に含まれる金属元素（例えばアルミニウム）の酸化物を含む層が形成される場合がある。
　ここで、半導体層１０８として、インジウムを含む金属酸化物膜を用いた場合、低抵抗領域１０８ｎの絶縁層１１６側の界面近傍に、酸化インジウムが析出した領域、または、インジウム濃度の高い領域が形成されている場合がある。これにより、極めて低抵抗な低抵抗領域１０８ｎを形成することができる。このような領域の存在は、例えば、Ｘ線光電子分光法（ＸＰＳ）等の分析法で観測できる場合がある。
〔構成例２−４〕
　図１１Ａは、トランジスタ１００Ｃの上面図であり、図１１Ｂはトランジスタ１００Ｃのチャネル長方向の断面図であり、図１１Ｃはトランジスタ１００Ｃのチャネル幅方向の断面図である。
　トランジスタ１００Ｃは、構成例２−３で例示したトランジスタ１００Ｂに、構成例２−２で例示した、第２のゲート電極として機能する導電層１０６を設けた場合の例である。
　このような構成とすることで、オン電流の高いトランジスタとすることができる。または、しきい値電圧を制御することのできるトランジスタとすることができる。
＜構成例２の変形例１＞
　上記構成例２−１乃至２−４では、半導体層１０８を単層として示していたが、半導体層１０８を、半導体層１０８ａと半導体層１０８ｂとが積層した積層構造とすることが好ましい。
　図１２Ａに示すトランジスタ１００＿ａは、構成例２−１で例示したトランジスタ１００の、半導体層１０８を積層構造とした場合の例である。図１２Ａでは、一点鎖線よりも左側にチャネル長方向の断面を、右側にチャネル幅方向の断面を、並べて明示している。
　同様に、図１２Ｂに示すトランジスタ１００Ａ＿ａ、図１２Ｃに示すトランジスタ１００Ｂ＿ａ、及び図１２Ｄに示すトランジスタ１００Ｃ＿ａは、それぞれトランジスタ１００Ａ、トランジスタ１００Ｂ、またはトランジスタ１００Ｃの、半導体層１０８を積層構造とした場合の例である。
＜構成例２の変形例２＞
　上述のように、絶縁層１１０と導電層１１２との間に位置する金属酸化物層１１４は、絶縁層１１０へ酸素を供給した後に、除去することもできる。
　図１３Ａに示すトランジスタ１００＿ｂは、図１２Ａで例示したトランジスタ１００＿ａにおける、金属酸化物層１１４を除去した場合の例である。
　同様に、図１３Ｂに示すトランジスタ１００Ａ＿ｂ、図１３Ｃに示すトランジスタ１００Ｂ＿ｂ、及び図１３Ｄに示すトランジスタ１００Ｃ＿ｂは、それぞれトランジスタ１００Ａ＿ａ、トランジスタ１００Ｂ＿ａ、またはトランジスタ１００Ｃ＿ａにおける、金属酸化物層１１４を除去した場合の例である。
＜作製方法例１＞
　以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、構成例２−２で例示したトランジスタ１００Ａを例に挙げて説明する。
　なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法として、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法がある。
　半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
　半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
　フォトリソグラフィ法として、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
　フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−ｖｉｏｌｅｔ）光やＸ線を用いてもよい。また、露光に用いる光に代えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
　図１４乃至図１６に示す各図には、トランジスタ１００Ａの作製工程の各段階におけるチャネル長方向及びチャネル幅方向の断面を並べて示している。
〔導電層１０６の形成〕
　基板１０２上に導電膜を成膜し、これをエッチングにより加工して、ゲート電極として機能する導電層１０６を形成する（図１４Ａ）。
　このとき、図１４Ａに示すように、導電層１０６の端部がテーパ形状となるように加工することが好ましい。これにより、次に形成する絶縁層１０３の段差被覆性を高めることができる。
　導電層１０６となる導電膜として、銅を含む導電膜を用いることで、配線抵抗を小さくすることができる。例えば大型の表示装置に適用する場合や、解像度の高い表示装置とする場合には、銅を含む導電膜を用いることが好ましい。また、導電層１０６に銅を含む導電膜を用いた場合であっても、絶縁層１０３により銅が半導体層１０８側に拡散することが抑制されるため、信頼性の高いトランジスタを実現できる。
〔絶縁層１０３の形成〕
　続いて、基板１０２及び導電層１０６を覆って、絶縁層１０３を形成する（図１４Ｂ）。絶縁層１０３は、ＰＥＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。
　ここでは、絶縁層１０３として、絶縁膜１０３ａ、絶縁膜１０３ｂ、絶縁膜１０３ｃ、及び絶縁膜１０３ｄを積層して形成する。
　特に、絶縁層１０３を構成する各絶縁膜は、ＰＥＣＶＤ法により形成することが好ましい。絶縁層１０３の形成方法は、上記構成例１の記載を援用することができる。
　絶縁層１０３を形成した後に、絶縁層１０３に対して酸素を供給する処理を行ってもよい。例えば、酸素雰囲気でのプラズマ処理または加熱処理などを行うことができる。または、プラズマイオンドーピング法やイオン注入法により、絶縁層１０３に酸素を供給してもよい。
〔半導体層１０８の形成〕
　続いて、絶縁層１０３上に金属酸化物膜１０８ｆを成膜する（図１４Ｃ）。
　金属酸化物膜１０８ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
　金属酸化物膜１０８ｆは、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、金属酸化物膜１０８ｆは、可能な限り水素や水などの不純物が低減され、高純度な膜であることが好ましい。特に、金属酸化物膜１０８ｆとして、結晶性を有する金属酸化物膜を用いることが好ましい。
　金属酸化物膜を成膜する際に、酸素ガスと、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。酸素流量比が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
　金属酸化物膜を成膜する際、基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜とすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜とすることができる。
　金属酸化物膜の成膜条件は、基板温度を室温以上２５０℃以下、好ましくは室温以上２００℃以下、より好ましくは基板温度を室温以上１４０℃以下とすればよい。例えば基板温度を、室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜を成膜することで、結晶性を低くすることができる。
　金属酸化物膜１０８ｆを成膜する前に、絶縁層１０３の表面に吸着した水や水素、有機物成分等を脱離させるための処理、または絶縁層１０３中に酸素を供給する処理のいずれか一以上を行うことが好ましい。例えば、減圧雰囲気にて７０℃以上２００℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気におけるプラズマ処理を行ってもよい。または、一酸化二窒素（Ｎ２Ｏ）などの酸化性気体を含む雰囲気におけるプラズマ処理により、絶縁層１０３に酸素を供給してもよい。一酸化二窒素ガスを含むプラズマ処理を行うと、絶縁層１０３の表面の有機物を好適に除去しつつ、酸素を供給することができる。このような処理の後、絶縁層１０３の表面を大気に暴露することなく、連続して金属酸化物膜１０８ｆを成膜することが好ましい。
　なお、半導体層１０８として、複数の半導体層を積層した積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく連続して、次の金属酸化物膜を成膜することが好ましい。
　続いて、金属酸化物膜１０８ｆの一部をエッチングすることにより、島状の半導体層１０８を形成する（図１４Ｄ）。
　金属酸化物膜１０８ｆの加工には、ウェットエッチング法またはドライエッチング法のいずれか一方、または双方を用いればよい。金属酸化物膜１０８ｆの加工の際、半導体層１０８と重ならない絶縁層１０３の一部がエッチングされ、薄くなる場合がある。例えば、絶縁層１０３のうち、絶縁膜１０３ｄがエッチングにより消失し、絶縁膜１０３ｃの表面が露出する場合もある。
　ここで、金属酸化物膜１０８ｆの成膜後、または半導体層１０８に加工した後に、加熱処理を行うことが好ましい。加熱処理により、金属酸化物膜１０８ｆまたは半導体層１０８中に含まれる、または表面に吸着した水素または水を除去することができる。また、加熱処理により、金属酸化物膜１０８ｆまたは半導体層１０８の膜質が向上する（例えば欠陥の低減、結晶性の向上など）場合がある。
　加熱処理により、絶縁層１０３から金属酸化物膜１０８ｆ、または半導体層１０８に酸素を供給することもできる。このとき、半導体層１０８に加工する前に加熱処理を行うことがより好ましい。
　加熱処理の温度は、代表的には１５０℃以上基板の歪み点未満、または２００℃以上５００℃以下、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とすることができる。
　加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。または、乾燥空気雰囲気で加熱してもよい。なお、上記加熱処理の雰囲気に水素、水などができるだけ含まれないことが好ましい。該加熱処理は、電気炉、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
〔絶縁層１１０の形成〕
　続いて、絶縁層１０３及び半導体層１０８を覆って、絶縁層１１０を形成する（図１４Ｅ）。
　ここでは、絶縁層１１０として、絶縁膜１１０ａ、絶縁膜１１０ｂ、及び絶縁膜１１０ｃを積層して形成する。
　特に、絶縁層１１０を構成する各絶縁膜は、ＰＥＣＶＤ法により形成することが好ましい。絶縁層１１０を構成する各層の形成方法は、上記構成例１の記載を援用することができる。
　絶縁層１１０の成膜前に、半導体層１０８の表面に対してプラズマ処理を行なうことが好ましい。当該プラズマ処理により、半導体層１０８の表面に吸着する水などの不純物を低減することができる。そのため、半導体層１０８と絶縁層１１０との界面における不純物を低減できるため、信頼性の高いトランジスタを実現できる。特に、半導体層１０８の形成から、絶縁層１１０の成膜までの間に半導体層１０８の表面が大気に曝される場合には好適である。プラズマ処理として、例えば酸素、オゾン、窒素、一酸化二窒素、アルゴンなどの雰囲気で行うことができる。また、プラズマ処理と絶縁層１１０の成膜とは、大気に曝すことなく連続して行われることが好ましい。
　ここで、絶縁層１１０を成膜した後に、加熱処理を行うことが好ましい。加熱処理により、絶縁層１１０中に含まれる、または表面に吸着した水素または水を除去することができる。また、絶縁層１１０中の欠陥を低減することができる。
　加熱処理の条件は、上記記載を援用することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
〔金属酸化物膜１１４ｆの形成〕
　続いて、絶縁層１１０上に、金属酸化物膜１１４ｆを形成する（図１５Ａ）。
　金属酸化物膜１１４ｆは、例えば酸素を含む雰囲気で成膜することが好ましい。特に、酸素を含む雰囲気でスパッタリング法により形成することが好ましい。これにより、金属酸化物膜１１４ｆの成膜時に絶縁層１１０に酸素を供給することができる。
　金属酸化物膜１１４ｆを、上記半導体層１０８の場合と同様の金属酸化物を含む酸化物ターゲットを用いたスパッタリング法により形成する場合には、上記記載を援用することができる。
　例えば金属酸化物膜１１４ｆの成膜条件として、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、金属酸化物膜を形成してもよい。金属ターゲットとして、例えばアルミニウムを用いた場合には、酸化アルミニウム膜を成膜することができる。
　金属酸化物膜１１４ｆの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁層１１０中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば、５０％以上１００％以下が好ましく、さらには６５％以上１００％以下が好ましく、さらには８０％以上１００％以下が好ましく、さらには９０％以上１００％以下が好ましい。特に、酸素流量比を１００％とし、成膜室内の酸素分圧を１００％にできるだけ近づけることが好ましい。
　このように、酸素を含む雰囲気でスパッタリング法により金属酸化物膜１１４ｆを形成することにより、金属酸化物膜１１４ｆの成膜時に、絶縁層１１０へ酸素を供給するとともに、絶縁層１１０から酸素が脱離することを防ぐことができる。その結果、絶縁層１１０に極めて多くの酸素を閉じ込めることができる。
　金属酸化物膜１１４ｆの成膜後に、加熱処理を行うことが好ましい。加熱処理により、絶縁層１１０に含まれる酸素を、半導体層１０８に供給することができる。金属酸化物膜１１４ｆが絶縁層１１０を覆った状態で加熱することにより、絶縁層１１０から外部へ酸素が脱離することを防ぎ、半導体層１０８に多くの酸素を供給することができる。その結果、半導体層１０８中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
　加熱処理の条件は、上記記載を援用することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
　金属酸化物膜１１４ｆの成膜後、または当該加熱処理後に、金属酸化物膜１１４ｆを除去してもよい。
〔開口部１４２の形成〕
　続いて、金属酸化物膜１１４ｆ、絶縁層１１０、及び絶縁層１０３の一部をエッチングすることで、導電層１０６に達する開口部１４２を形成する（図１５Ｂ）。これにより、導電層１０６と、後に形成する導電層１１２とを、開口部１４２を介して電気的に接続することができる。
〔導電層１１２、金属酸化物層１１４の形成〕
　続いて、金属酸化物膜１１４ｆ上に、導電層１１２となる導電膜１１２ｆを成膜する（図１５Ｃ）。
　導電膜１１２ｆとして、低抵抗な金属または合金材料を用いることが好ましい。また、導電膜１１２ｆとして、水素を放出しにくい材料であり、また水素が拡散しにくい材料を用いることが好ましい。また、導電膜１１２ｆとして、酸化しにくい材料を用いることが好ましい。
　例えば導電膜１１２ｆは、金属または合金を含むスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
　例えば、導電膜１１２ｆとして、酸化しにくく、水素が拡散しにくい導電膜と、低抵抗な導電膜とを積層した積層膜とすることが好ましい。
　続いて、導電膜１１２ｆ及び金属酸化物膜１１４ｆの一部をエッチングすることで、導電層１１２及び金属酸化物層１１４を形成する。導電膜１１２ｆ及び金属酸化物膜１１４ｆは、それぞれ同じレジストマスクを用いて加工することが好ましい。または、エッチング後の導電層１１２をハードマスクとして用いて、金属酸化物膜１１４ｆをエッチングしてもよい。
　導電膜１１２ｆ及び金属酸化物膜１１４ｆのエッチングとして、特にウェットエッチング法を用いることが好ましい。
　これにより、上面形状が概略一致した導電層１１２及び金属酸化物層１１４を形成することができる。
　このように、絶縁層１１０をエッチングせずに、半導体層１０８の上面及び側面、並びに絶縁層１０３を覆った構造とすることで、導電膜１１２ｆ等のエッチングの際に、半導体層１０８や絶縁層１０３の一部がエッチングされ、薄膜化することを防ぐことができる。
〔不純物元素の供給処理〕
　続いて、導電層１１２をマスクとして、絶縁層１１０を介して半導体層１０８に不純物元素１４０を供給（添加、または注入ともいう）する処理を行う（図１５Ｄ）。これにより、半導体層１０８の導電層１１２に覆われない領域に、低抵抗領域１０８ｎを形成することができる。このとき、半導体層１０８の導電層１１２と重なる領域には、導電層１１２がマスクとなり、不純物元素１４０は供給されない。
　不純物元素１４０の供給は、プラズマイオンドーピング法、またはイオン注入法を好適に用いることができる。これらの方法は、深さ方向の濃度プロファイルを、イオンの加速電圧とドーズ量等により、高い精度で制御することができる。プラズマイオンドーピング法を用いることで、生産性を高めることができる。また質量分離を用いたイオン注入法を用いることで、供給される不純物元素の純度を高めることができる。
　不純物元素１４０の供給処理において、半導体層１０８と絶縁層１１０との界面、または半導体層１０８中の界面に近い部分、または絶縁層１１０中の当該界面に近い部分が、最も高い濃度となるように、処理条件を制御することが好ましい。これにより、一度の処理で半導体層１０８と絶縁層１１０の両方に、最適な濃度の不純物元素１４０を供給することができる。
　不純物元素１４０として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、または希ガスなどが挙げられる。なお、希ガスの代表例として、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、アルミニウム、マグネシウム、またはシリコンを用いることが好ましい。
　不純物元素１４０の原料ガスとして、上記不純物元素を含むガスを用いることができる。ホウ素を供給する場合、代表的にはＢ２Ｈ６ガスやＢＦ３ガスなどを用いることができる。またリンを供給する場合には、代表的にはＰＨ３ガスを用いることができる。また、これらの原料ガスを希ガスで希釈した混合ガスを用いてもよい。
　その他、原料ガスとして、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２、（Ｃ５Ｈ５）２Ｍｇ、及び希ガス等を用いることができる。また、イオン源は気体に限られず、固体や液体を加熱して気化させたものを用いてもよい。
　不純物元素１４０の添加は、絶縁層１１０及び半導体層１０８の組成や密度、厚さなどを考慮して、加速電圧やドーズ量などの条件を設定することで制御することができる。
　例えば、イオン注入法またはプラズマイオンドーピング法でホウ素の添加を行う場合、加速電圧は例えば５ｋＶ以上１００ｋＶ以下、好ましくは７ｋＶ以上７０ｋＶ以下、より好ましくは１０ｋＶ以上５０ｋＶ以下の範囲とすることができる。またドーズ量は、例えば１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下、より好ましくは１×１０１５ｉｏｎｓ／ｃｍ２以上、３×１０１６ｉｏｎｓ／ｃｍ２以下の範囲とすることができる。
　イオン注入法またはプラズマイオンドーピング法でリンイオンの添加を行う場合、加速電圧は、例えば１０ｋＶ以上１００ｋＶ以下、好ましくは３０ｋＶ以上９０ｋＶ以下、より好ましくは４０ｋＶ以上８０ｋＶ以下の範囲とすることができる。またドーズ量は、例えば１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下、より好ましくは１×１０１５ｉｏｎｓ／ｃｍ２以上、３×１０１６ｉｏｎｓ／ｃｍ２以下の範囲とすることができる。
　なお、不純物元素１４０の供給方法はこれに限られず、例えばプラズマ処理や、加熱による熱拡散を利用した処理などを用いてもよい。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置として、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
　本発明の一態様では、絶縁層１１０を介して不純物元素１４０を半導体層１０８に供給することができる。そのため、半導体層１０８が結晶性を有する場合であっても、不純物元素１４０の供給の際に半導体層１０８が受けるダメージが軽減され、結晶性が損なわれてしまうことを抑制できる。そのため、結晶性の低下により電気抵抗が増大してしまうような場合には好適である。
〔絶縁層１１８の形成〕
　続いて、絶縁層１１０、金属酸化物層１１４、及び導電層１１２を覆って、絶縁層１１８を形成する（図１６Ａ）。
　絶縁層１１８をプラズマＣＶＤ法により形成する場合、基板温度が高すぎると、低抵抗領域１０８ｎ等に含まれる不純物が、半導体層１０８のチャネル形成領域を含む周辺部に拡散する恐れや、低抵抗領域１０８ｎの電気抵抗が上昇してしまう恐れがある。したがって、絶縁層１１８の形成時の基板温度は、これらのことを考慮して決定すればよい。
　例えば、絶縁層１１８の基板温度は、例えば１５０℃以上４００℃以下が好ましく、さらには１８０℃以上３６０℃以下が好ましく、さらには２００℃以上２５０℃以下が好ましい。絶縁層１１８を低温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を付与することができる。
　絶縁層１１８の形成後、加熱処理を行ってもよい。当該加熱処理により、低抵抗領域１０８ｎを、より安定して低抵抗にすることができる場合がある。例えば、加熱処理を行うことにより、不純物元素１４０が適度に拡散して局所的に均一化され、理想的な不純物元素の濃度勾配を有する低抵抗領域１０８ｎが形成されうる。なお、加熱処理の温度が高すぎる（例えば５００℃以上）と、不純物元素１４０がチャネル形成領域内にまで拡散し、トランジスタの電気特性や信頼性の悪化を招く恐れがある。
　加熱処理の条件は、上記記載を援用することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）がある場合には、当該加熱処理と兼ねることができる場合もある。
〔開口部１４１ａ、開口部１４１ｂの形成〕
　続いて、絶縁層１１８及び絶縁層１１０の一部をエッチングすることで、低抵抗領域１０８ｎに達する開口部１４１ａ及び開口部１４１ｂを形成する。
〔導電層１２０ａ、導電層１２０ｂの形成〕
　続いて、開口部１４１ａ及び開口部１４１ｂを覆うように、絶縁層１１８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ及び導電層１２０ｂを形成する（図１６Ｂ）。
　以上の工程により、トランジスタ１００Ａを作製することができる。例えば、トランジスタ１００Ａを表示装置の画素に適用する場合には、この後に、保護絶縁層、平坦化層、画素電極、または配線のうち１以上を形成する工程を追加すればよい。
　以上が、作製方法例１についての説明である。
　なお、構成例２−１で例示したトランジスタ１００を作製する場合には、上記作製方法例１における導電層１０６の形成工程、及び開口部１４２の形成工程を省略すればよい。また、トランジスタ１００とトランジスタ１００Ａとは、同じ工程を経て同一基板上に形成することができる。
＜作製方法例２＞
　以下では、上記作製方法例１とは一部の工程が異なる例を説明する。ここでは、上記構成例２−４で例示したトランジスタ１００Ｃを例に挙げて説明する。
　なお以下では、上記作製方法例１と重複する部分については説明を省略し、相違する部分について詳細に説明することとする。
　まず、上記作製方法例１と同様に、導電層１０６、絶縁層１０３、半導体層１０８、絶縁層１１０、金属酸化物膜１１４ｆ、及び導電膜１１２ｆを、順に形成する。この段階における断面図を図１７Ａに示す。
　続いて、導電膜１１２ｆ、及び金属酸化物膜１１４ｆの一部をエッチングして導電層１１２及び金属酸化物層１１４を形成し、さらに絶縁層１１０の一部をエッチングして、半導体層１０８の一部を露出させる（図１７Ｂ）。これにより、上面形状が概略一致した導電層１１２、金属酸化物層１１４、及び絶縁層１１０を形成することができる。
　絶縁層１１０のエッチングは、導電膜１１２ｆをエッチングするためのレジストマスクを用いて行うことが好ましい。また、絶縁層１１０のエッチングは、導電膜１１２ｆ、金属酸化物膜１１４ｆのエッチングと同じ工程で行ってもよいし、導電膜１１２ｆ及び金属酸化物膜１１４ｆをエッチングした後に、これらとは異なるエッチング方法によりエッチングしてもよい。
　例えば、導電膜１１２ｆと金属酸化物膜１１４ｆとを、同じエッチャントを用いたウェットエッチング法によりエッチングした後、絶縁層１１０をドライエッチング法によりエッチングすることができる。特に導電膜１１２ｆ及び金属酸化物膜１１４ｆは、ドライエッチング法により加工すると、金属を含む反応生成物が生じることにより、半導体層１０８や絶縁層１１０を汚染する恐れがある。そのため、絶縁層１１０をエッチングする前に、導電膜１１２ｆと金属酸化物膜１１４ｆとをウェットエッチング法により加工することが好ましい。
　なお、エッチング条件によっては、導電層１１２、金属酸化物層１１４、及び絶縁層１１０の端部が一致しない場合がある。例えば、絶縁層１１０の端部よりも、導電層１１２及び金属酸化物層１１４の少なくとも一方の端部が内側、または外側に位置する形状となる場合がある。
　絶縁層１１０のエッチング時に、露出した半導体層１０８の一部がエッチングされ、薄膜化する場合がある。このとき、半導体層１０８は、低抵抗領域１０８ｎの厚さが、チャネル形成領域の厚さよりも薄い形状となりうる。
　絶縁層１１０のエッチング時に、半導体層１０８に覆われない絶縁層１０３の一部がエッチングされ、薄膜化する場合がある。例えば絶縁層１０３の絶縁膜１０３ｄが消失する場合もある。
　続いて、半導体層１０８の露出した部分に接して、絶縁層１１６を形成し、続けて絶縁層１１８を形成する（図１７Ｃ）。絶縁層１１６の形成により、半導体層１０８の露出した部分が低抵抗化し、低抵抗領域１０８ｎが形成される。
　絶縁層１１６として、半導体層１０８を低抵抗化させる機能を有する不純物元素を放出する絶縁膜を用いることができる。特に、水素を放出することのできる窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等の無機絶縁膜を用いることが好ましい。このとき、水素を含有する成膜ガスを用いたプラズマＣＶＤ法を用いることで、絶縁層１１６の成膜時にも半導体層１０８に水素を供給することができ、好ましい。
　例えば、絶縁層１１６として、窒化シリコンを用いる場合には、シランなどのシリコンを含むガスと、アンモニアや一酸化二窒素などの窒素を含むガスを含む混合ガスを成膜ガスに用いたＰＥＣＶＤ法により形成することが好ましい。このとき、成膜される窒化シリコン中に水素が含まれていることが好ましい。これにより、絶縁層１１６中の水素が半導体層１０８に拡散することで、半導体層１０８の一部を低抵抗化することが容易となる。
　絶縁層１１６として、半導体層１０８中に酸素欠損を生じさせる機能を有する絶縁膜を用いることもできる。特に、金属窒化物を含む絶縁膜を用いることが好ましい。例えば、金属を含むスパッタリングターゲットを用い、窒素ガスと、希釈ガスである希ガス等の混合ガスを成膜ガスとして用いた反応性スパッタリング法により、絶縁層１１６を形成することが好ましい。これにより、成膜ガスの流量比を制御することで、絶縁層１１６の膜質を制御することが容易となる。
　例えば、絶縁層１１６としてアルミニウムターゲットを用いた反応性スパッタリングにより形成した窒化アルミニウム膜を用いる場合、成膜ガスの全流量に対する窒素ガスの流量は３０％以上１００％以下が好ましく、さらには４０％以上１００％以下が好ましく、さらには５０％以上１００％以下が好ましい。
　ここで、絶縁層１１６と絶縁層１１８とは、大気に曝すことなく連続して成膜することが好ましい。
　絶縁層１１６の成膜後、または絶縁層１１８の成膜後に、加熱処理を行なってもよい。加熱処理により、低抵抗領域１０８ｎの低抵抗化を促進させることができる。
　加熱処理の条件は、上記記載を援用することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
　続いて、絶縁層１１８及び絶縁層１１６に、低抵抗領域１０８ｎに達する開口部１４１ａ及び開口部１４１ｂを形成する。
　続いて、絶縁層１１８上に、作製方法例１と同様に、導電層１２０ａ及び導電層１２０ｂを形成する（図１７Ｄ）。
　以上の工程により、トランジスタ１００Ｃを作製することができる。
　なお、構成例２−３で例示したトランジスタ１００Ｂを作製する場合には、上記作製方法例２における導電層１０６の形成工程、及び開口部１４２の形成工程を省略すればよい。また、トランジスタ１００Ｂとトランジスタ１００Ｃとは、同じ工程を経て同一基板上に形成することができる。
＜半導体装置の構成要素＞
　以下では、本実施の形態の半導体装置に含まれる構成要素について説明する。
〔基板〕
　基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。
　基板１０２として、可撓性基板を用い、可撓性基板上に直接、半導体装置を形成してもよい。または、基板１０２と半導体装置の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、半導体装置は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔導電膜〕
　ゲート電極として機能する導電層１１２及び導電層１０６、並びにソース電極またはドレイン電極の一方として機能する導電層１２０ａ、及び他方として機能する導電層１２０ｂとして、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
　導電層１１２、導電層１０６、導電層１２０ａ、及び導電層１２０ｂには、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｔｉ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等の酸化物導電体または金属酸化物膜を適用することもできる。
　ここで、酸化物導電体（ＯＣ：ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
　導電層１１２等として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
　導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅、酸素、または水素に対して、高いバリア性を有し、さらに自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、または半導体層１０８の近傍の導電膜として、好適に用いることができる。
〔半導体層〕
　半導体層１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、例えば、Ｉｎ：Ｍ：Ｚｎ＝５：１：１、Ｉｎ：Ｍ：Ｚｎ＝５：１：２、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：４、Ｉｎ：Ｍ：Ｚｎ＝５：１：５、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１、Ｉｎ：Ｍ：Ｚｎ＝１０：１：２、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：４、Ｉｎ：Ｍ：Ｚｎ＝１０：１：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１２、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１５、またはこれらの近傍を好適に用いることができる。また、半導体層１０８が酸化インジウムの場合、酸化インジウムを成膜するために用いるスパッタリングターゲットとして、酸化インジウムを用いることができる。また、半導体層１０８がＩｎ−Ｍ酸化物の場合、Ｉｎ−Ｍ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、例えば、Ｉｎ：Ｍ＝２：１、Ｉｎ：Ｍ＝７：２、Ｉｎ：Ｍ＝５：１、Ｉｎ：Ｍ＝７：１、Ｉｎ：Ｍ＝１０：１、またはこれらの近傍を好適に用いることができる。また、半導体層１０８がＩｎ−Ｚｎ酸化物の場合、Ｉｎ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、例えば、Ｉｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝３：２、Ｉｎ：Ｚｎ＝７：２、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝１１：２、Ｉｎ：Ｚｎ＝７：１、Ｉｎ：Ｚｎ＝１４：１、またはこれらの近傍を好適に用いることができる。
　スパッタリングターゲットとして、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層１０８を形成しやすくなるため好ましい。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：３＜原子数比＞の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：２．４＜原子数比＞の近傍となる場合がある。
　上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物は、ｎｃ構造及びＣＡＡＣ構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温（ＲＴ）として、スパッタリング法により形成した金属酸化物は、ｎｃの結晶構造をとりやすい。なお、ここでいう室温（ＲＴ）とは、基板を加熱しない場合の温度を含む。
　半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
　本実施の形態では、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明する。
＜構成例＞
　図１８Ａに、表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼り合された第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。
　第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。
　ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ７１６に実装することができる。
　画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、本発明の一態様の半導体装置であるトランジスタを適用することができる。
　画素部７０２に設けられる表示素子として、液晶素子、発光素子などが挙げられる。液晶素子として、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、発光素子として、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ　ＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　ＬＥＤ）、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。
　図１８Ｂに示す表示装置７００Ａは、第１の基板７０１に代えて、可撓性を有する樹脂層７４３が適用され、フレキシブルディスプレイとして用いることのできる表示装置の例である。
　表示装置７００Ａは、画素部７０２が矩形形状でなく、角部が円弧状の形状を有している。また、図１８Ｂ中の領域Ｐ１に示すように、画素部７０２、及び樹脂層７４３の一部が切り欠かれた切欠き部を有する。一対のゲートドライバ回路部７０６は、画素部７０２を挟んで両側に設けられる。またゲートドライバ回路部７０６は、画素部７０２の角部において、円弧状の輪郭に沿って設けられている。
　樹脂層７４３は、ＦＰＣ端子部７０８が設けられる部分が突出した形状を有している。また樹脂層７４３のＦＰＣ端子部７０８を含む一部は、図１８Ｂ中の領域Ｐ２で裏側に折り返すことができる。樹脂層７４３の一部を折り返すことで、ＦＰＣ７１６を画素部７０２の裏側に重ねて配置した状態で、表示装置７００Ａを電子機器に実装することができ、電子機器の省スペース化を図ることができる。
　表示装置７００Ａに接続されるＦＰＣ７１６には、ＩＣ７１７が実装されている。ＩＣ７１７は、例えばソースドライバ回路としての機能を有する。このとき、表示装置７００Ａにおけるソースドライバ回路部７０４は、保護回路、バッファ回路、デマルチプレクサ回路等の少なくとも一を含む構成とすることができる。
　図１８Ｃに示す表示装置７００Ｂは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ（ノート型またはデスクトップ型を含む）、タブレット端末、デジタルサイネージなどに好適に用いることができる。
　表示装置７００Ｂは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路部７２２を有する。
　複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が第１の基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電子機器に実装することができ、電子機器の省スペース化を図ることができる。
　一方、ゲートドライバ回路部７２２は、第１の基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
　このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上の表示装置にも適用することができる。また、解像度が４Ｋ２Ｋ、または８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現することができる。
＜断面構成例＞
　以下では、表示素子として液晶素子を用いる構成、及びＥＬ素子を用いる構成について、図１９乃至図２２を用いて説明する。なお、図１９乃至図２１は、それぞれ図１８Ａに示す一点鎖線Ｑ−Ｒにおける断面図である。また図２２は、図１８Ｂに示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。図１９及び図２０は、表示素子として液晶素子を用いた構成であり、図２１及び図２２は、ＥＬ素子を用いた構成である。
〔表示装置の共通部分に関する説明〕
　図１９乃至図２２に示す表示装置は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４は、トランジスタ７５２を有する。図２０では、容量素子７９０が無い場合を示している。
　トランジスタ７５０及びトランジスタ７５２は、実施の形態２で例示したトランジスタを適用できる。
　本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
　本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のトランジスタと、駆動回路部に使用するトランジスタを同一基板上に形成することができる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
　図１９、図２１、及び図２２に示す容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物を加工して形成される上部電極と、を有する。上部電極は、トランジスタ７５０のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。また、上部電極には、トランジスタのソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
　トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には平坦化絶縁膜７７０が設けられている。
　画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部７０６についてもソースドライバ回路部７０４と同様に、トランジスタ７５０と同じ構造のトランジスタを用いてもよいし、異なる構造のトランジスタを用いてもよい。
　信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
　ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介してＦＰＣ７１６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。
　第１の基板７０１及び第２の基板７０５として、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。第１の基板７０１に可撓性を有する基板を用いる場合には、第１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。
　第２の基板７０５側には、遮光膜７３８と、着色膜７３６と、これらに接する絶縁膜７３４と、が設けられる。
〔液晶素子を用いる表示装置の構成例〕
　図１９に示す表示装置７００は、液晶素子７７５及びスペーサ７７８を有する。液晶素子７７５は、導電層７７２、導電層７７４、及びこれらの間に液晶層７７６を有する。導電層７７４は、第２の基板７０５側に設けられ、共通電極としての機能を有する。また、導電層７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と電気的に接続される。導電層７７２は、平坦化絶縁膜７７０上に形成され、画素電極として機能する。
　導電層７７２には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料として、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料として、例えば、アルミニウム、銀等を含む材料を用いるとよい。
　導電層７７２に反射性の材料を用いると、表示装置７００は反射型の液晶表示装置となる。一方、導電層７７２に透光性の材料を用いると、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように一対の偏光板を設ける。
　図２０に示す表示装置７００は、横電界方式（例えば、ＦＦＳモード）の液晶素子７７５を用いる例を示す。導電層７７２上に絶縁層７７３を介して、共通電極として機能する導電層７７４が設けられる。導電層７７２と導電層７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
　図２０において、導電層７７４、絶縁層７７３、導電層７７２の積層構造により保持容量を構成することができる。そのため、別途容量素子を設ける必要がなく、開口率を高めることができる。
　図１９及び図２０には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）、及びバックライト、サイドライトなどの光源を適宜設けることができる。
　液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
　液晶素子のモードとして、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。
　液晶層７７６に高分子分散型液晶や、高分子ネットワーク型液晶などを用いた、散乱型の液晶を用いることもできる。このとき、着色膜７３６を設けずに白黒表示を行う構成としてもよいし、着色膜７３６を用いてカラー表示を行う構成としてもよい。
　液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色膜７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められるなどの利点がある。
〔発光素子を用いる表示装置〕
　図２１に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電層７７２、ＥＬ層７８６、及び導電膜７８８を有する。ＥＬ層７８６は、有機化合物、または無機化合物などの発光材料を有する。
　発光材料として、蛍光材料、燐光材料、熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料、無機化合物（量子ドット材料など）などを用いることができる。
　図２１に示す表示装置７００には、平坦化絶縁膜７７０上に導電層７７２の一部を覆う絶縁膜７３０が設けられる。ここで、発光素子７８２は透光性の導電膜７８８を有し、トップエミッション型の発光素子である。なお、発光素子７８２は、導電層７７２側に光を射出するボトムエミッション構造や、導電層７７２側及び導電膜７８８側の双方に光を射出するデュアルエミッション構造としてもよい。
　着色膜７３６は発光素子７８２と重なる位置に設けられ、遮光膜７３８は絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
　図２２には、フレキシブルディスプレイに好適に適用できる表示装置の構成を示している。図２２は、図１８Ｂに示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。
　図２２に示す表示装置７００Ａは、図２１で示した第１の基板７０１に代えて、支持基板７４５、接着層７４２、樹脂層７４３、及び絶縁層７４４が積層された構成を有する。トランジスタ７５０や容量素子７９０等は、樹脂層７４３上に設けられた絶縁層７４４上に設けられている。
　支持基板７４５は、有機樹脂やガラス等を含み、可撓性を有する程度に薄い基板である。樹脂層７４３は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層７４４は、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層７４３と支持基板７４５とは、接着層７４２によって貼り合わされている。樹脂層７４３は、支持基板７４５よりも薄いことが好ましい。
　図２２に示す表示装置７００Ａは、図２１で示した第２の基板７０５に代えて保護層７４０を有する。保護層７４０は、封止膜７３２と貼り合わされている。保護層７４０として、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層７４０として、偏光板、散乱板などの光学部材や、タッチセンサパネルなどの入力装置、またはこれらを２つ以上積層した構成を適用してもよい。
　発光素子７８２が有するＥＬ層７８６は、絶縁膜７３０及び導電層７７２上に島状に設けられている。ＥＬ層７８６を、副画素毎に発光色が異なるように作り分けることで、着色膜７３６を用いずにカラー表示を実現することができる。また、発光素子７８２を覆って、保護層７４１が設けられている。保護層７４１は発光素子７８２に水などの不純物が拡散することを防ぐ機能を有する。保護層７４１は、無機絶縁膜を用いることが好ましい。また、無機絶縁膜と有機絶縁膜をそれぞれ一以上含む積層構造とすることがより好ましい。
　図２２では、折り曲げ可能な領域Ｐ２を示している。領域Ｐ２では、支持基板７４５、接着層７４２のほか、絶縁層７４４等の無機絶縁膜が設けられていない部分を有する。また、領域Ｐ２において、配線７６０を覆って樹脂層７４６が設けられている。折り曲げ可能な領域Ｐ２に無機絶縁膜をできるだけ設けず、且つ、金属または合金を含む導電層と、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じることを防ぐことができる。また、領域Ｐ２に支持基板７４５を設けないことで、極めて小さい曲率半径で、表示装置７００Ａの一部を曲げることができる。
〔表示装置に入力装置を設ける構成例〕
　図１９乃至図２２に示す表示装置７００、または表示装置７００Ａに入力装置を設けてもよい。当該入力装置として、例えば、タッチセンサ等が挙げられる。
　例えばセンサの方式として、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
　なお、タッチパネルの構成は、入力装置を一対の基板の間に形成する、所謂インセル型のタッチパネル、入力装置を表示装置７００上に形成する、所謂オンセル型のタッチパネル、または入力装置を表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
　本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２３を用いて説明を行う。
　図２３Ａに示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
　画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
　画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数の画素回路５０１を有する。各画素回路５０１は、それぞれ表示素子を駆動する回路を有する。
　駆動回路部５０４は、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
　端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
　保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図２３Ａに示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線であるゲート線ＧＬ＿１乃至ＧＬ＿Ｘ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ＿１乃至ＤＬ＿Ｙ等の各種配線に接続される。なお、図２３Ａでは、保護回路５０６と画素回路５０１とを区別するため、保護回路５０６にハッチングを付している。
　ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体または多結晶半導体で形成された駆動回路基板）をＣＯＧやＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）によって、画素部５０２が設けられる基板に実装する構成としてもよい。
　図２３Ｂ及び図２３Ｃに、画素回路５０１に適用することができる画素回路の構成の一例を示す。
　図２３Ａに示す複数の画素回路５０１は、例えば、図２３Ｂ及び図２３Ｃに示す構成とすることができる。
　図２３Ｂに示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。
　液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
　図２３（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、電位供給線ＶＬ＿ｂ等が接続されている。
　なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
　以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態２で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
＜回路構成＞
　図２４Ａに、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
　トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、他方が容量Ｃ１の他方の電極、及び回路４０１と、それぞれ接続する。
　回路４０１は、少なくとも一の表示素子を含む回路である。表示素子として様々な素子を用いることができるが、代表的には有機ＥＬ素子やＬＥＤ素子などの発光素子、液晶素子、またはＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子等を適用することができる。
　トランジスタＭ１と容量Ｃ１とを接続するノードをノードＮ１、トランジスタＭ２と回路４０１とを接続するノードをノードＮ２とする。
　画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持することができる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
　ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、実施の形態２で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードＮ１及びノードＮ２の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
＜駆動方法例＞
　続いて、図２４Ｂを用いて、画素回路４００の動作方法の一例を説明する。図２４Ｂは、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
　図２４Ｂに示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
〔期間Ｔ１〕
　期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
　ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
〔期間Ｔ２〕
　続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティング状態としてもよい。
　ノードＮ１には、トランジスタＭ１を介して第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図２４Ｂでは電位ｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、第２データ電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
　ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
　このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、画素回路４００内で階調の補正を行うことが可能となる。
　画素回路４００は、配線Ｓ１及び配線Ｓ２に接続されるソースドライバが供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
＜適用例＞
〔液晶素子を用いた例〕
　図２４Ｃに示す画素回路４００ＬＣは、回路４０１ＬＣを有する。回路４０１ＬＣは、液晶素子ＬＣと、容量Ｃ２とを有する。
　液晶素子ＬＣは、一方の電極がノードＮ２及び容量Ｃ２の一方の電極と、他方の電極が電位Ｖｃｏｍ２が与えられる配線と接続する。容量Ｃ２は、他方の電極が電位Ｖｃｏｍ１が与えられる配線と接続する。
　容量Ｃ２は保持容量として機能する。なお、容量Ｃ２は不要であれば省略することができる。
　画素回路４００ＬＣは、液晶素子ＬＣに高い電圧を供給することができるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、使用温度や液晶素子ＬＣの劣化状態等に応じて階調を補正することもできる。
〔発光素子を用いた例〕
　図２４Ｄに示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
　トランジスタＭ３は、ゲートがノードＮ２及び容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＨが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＬが与えられる配線と接続する。
　トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略することができる。
　なお、ここでは発光素子ＥＬのアノード側がトランジスタＭ３と接続する構成を示しているが、カソード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更することができる。
　画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現することができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発光素子ＥＬの電気特性のばらつきを補正することもできる。
　なお、図２４Ｃ及び図２４Ｄで例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
　本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
　図２５Ａに示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
　例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
　上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
　表示装置６００６はタッチパネルとしての機能を有していてもよい。
　フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
　プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。
　図２５Ｂは、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
　表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
　表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
　発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
　発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
　発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
　光６０１８を透過する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
　本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
　図２６Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　図２６Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリー６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
　表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には本発明の一態様のフレキシブルディスプレイパネルを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
　本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
　以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
　本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
　電子機器として、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様が適用された電子機器は、家屋やビルの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
　図２７Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
　カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
　なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
　カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
　筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
　ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
　筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
　ボタン８１０３は、電源ボタン等としての機能を有する。
　カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
　図２７Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
　ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
　ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球やまぶたの動きの情報を入力手段として用いることができる。
　装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能や、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能を有していてもよい。
　表示部８２０４に、本発明の一態様の表示装置を適用することができる。
　図２７Ｃ、図２７Ｄ及び図２７Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
　使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
　なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２７Ｅのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
　図２８Ａ乃至図２８Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図２８Ａ乃至図２８Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画や動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
　図２８Ａ乃至図２８Ｇに示す電子機器の詳細について、以下説明を行う。
　図２８Ａは、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
　図２８Ｂは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。図２８Ｂでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例として、電子メール、ＳＮＳ、電話などの着信の通知、電子メールやＳＮＳなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
　図２８Ｃは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
　図２８Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチとして用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うことや、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
　図２８Ｅ、図２８Ｆ及び図２８Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２８Ｅは携帯情報端末９２０１を展開した状態、図２８Ｇは折り畳んだ状態、図２８Ｆは図２８Ｅと図２８Ｇの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　図２９Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　図２９Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチパネルを適用し、これに触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、操作ボタンの他に表示部を有していてもよい。
　なお、テレビジョン装置７１００は、テレビ放送の受信機や、ネットワーク接続のための通信装置を有していてもよい。
　図２９Ｂに、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
　図２９Ｃ及び図２９Ｄに、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
　図２９Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　図２９（Ｄ）は、円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
　表示部７５００が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
　表示部７５００にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報や交通情報、商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
　図２９Ｃ及び図２９Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を情報端末機７３１１の画面に表示させることや、情報端末機７３１１を操作することで、表示部７５００の表示を切り替えることができる。
　デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
　図２９Ａ乃至図２９Ｄにおける表示部７５００に、本発明の一態様の表示装置を適用することができる。
　本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
　本実施例では、本発明の一態様である半導体装置に用いることができる金属酸化物膜の組成を評価した。
　本実施例では、作製方法が異なる金属酸化物膜について、Ｘ線光電子分光（ＸＰＳ）分析を行い、組成の評価を行った。評価には、ガラス基板上に、厚さ１００ｎｍの金属酸化物膜を形成した試料（Ａ１乃至Ａ５、試料Ｂ１、及びＢ２）を用いた。
＜試料作製＞
　試料Ａ１乃至Ａ５は、金属酸化物膜をＩｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］）を用いたスパッタリング法により形成した。試料Ｂ１及びＢ２は、金属酸化物膜をＩｎ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｚｎ＝２：３［原子数比］）を用いたスパッタリング法により形成した。
　試料（Ｓａｍｐｌｅ）Ａ１乃至Ａ５、試料Ｂ１及びＢ２の金属酸化物膜の成膜条件を、表１に示す。なお、表１において、ターゲットの組成をＴａｒｇｅｔ、金属酸化物膜の成膜時の基板温度をＴｓｕｂ、酸素流量比をＯ２／（Ａｒ＋Ｏ２）、圧力をＰｒｅｓｓｕｒｅ、電源電力をＰｏｗｅｒと記している。
Figure JPOXMLDOC01-appb-T000001
　試料Ａ１は、金属酸化物膜の成膜時の基板温度を、室温（以下、ＲＴとも記す）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　試料Ａ２は、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を５０％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　試料Ａ３は、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとして酸素ガス（酸素流量比を１００％）を用いた。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　試料Ａ４は、金属酸化物膜の成膜時の基板温度を、１３０℃とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　試料Ａ５は、金属酸化物膜の成膜時の基板温度を、１３０℃とした。成膜ガスとして酸素ガス（酸素流量比を１００％）を用いた。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　試料Ｂ１は、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を２％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　試料Ｂ２は、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとして酸素ガス（酸素流量比を１００％）を用いた。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
＜Ｘ線光電子分光分析＞
　次に、試料Ａ１乃至Ａ５、Ｂ１及びＢ２のＸ線光電子分光（ＸＰＳ）分析を行った。
　ＸＰＳ分析は、Ｘ線源に単色化したＭｇ　Ｋα線（λ＝１２５３．６ｅＶ）を用いた。検出領域は８ｍｍ角以下とし、取出角は４５°とした。検出深さは約４ｎｍ乃至５ｎｍと考えられる。
　ＸＰＳ分析から得られた各試料（Ｓａｍｐｌｅ）のインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、酸素（Ｏ）の原子数比を、表２に示す。表２において、試料Ａ１乃至Ａ５は、インジウムの原子数比を５．００として規格化した値を示している。試料Ｂ１及びＢ２は、インジウムの原子数比を２．００として規格化した値を示している。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、亜鉛はターゲットの原子数比よりも金属酸化物膜の原子数比が小さくなることが確認できた。本実施例では、ターゲットに含まれる亜鉛の原子数比の約８１％以上９４％以下程度となった。ガリウムも、ターゲットの原子数比よりも金属酸化物膜の原子数比が小さくなる傾向を確認できた。ただし、ガリウムの定量において、波形分離したＩｎ４ｄピークを除去しているため、定量誤差が大きくなっている可能性が考えられる。したがって、表２に示すガリウム比率は実際のガリウム含有率より低い値となっている可能性がある。
　なお、本実施例に示す構成は、他の実施例、実施の形態などと適宜組み合わせて用いることができる。
　本実施例では、本発明の一態様である半導体装置に用いることができる金属酸化物膜の組成の結晶性を評価した。
　本実施例では、作製方法が異なる金属酸化物膜について、Ｘ線回折（ＸＲＤ）分析を行い、結晶性の評価を行った。評価には、ガラス基板上に、厚さ１００ｎｍの金属酸化物膜を形成した試料（試料Ｃ１乃至Ｃ３、Ｄ１乃至Ｄ３、Ｅ１乃至Ｅ３）を用いた。
＜試料作製＞
　試料Ｃ１乃至Ｃ３は、金属酸化物膜をＩｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］）を用いたスパッタリング法により形成した。試料Ｄ１乃至Ｄ３は、金属酸化物膜をＩｎ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｚｎ＝２：３［原子数比］）を用いたスパッタリング法により形成した。試料Ｅ１乃至Ｅ３は、金属酸化物膜をＩｎ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｚｎ＝４：１［原子数比］）を用いたスパッタリング法により形成した。
　試料（Ｓａｍｐｌｅ）Ｃ１乃至Ｃ３、Ｄ１乃至Ｄ３、Ｅ１乃至Ｅ３の金属酸化物膜の成膜条件を、表３に示す。なお、表３において、ターゲットの組成をＴａｒｇｅｔ、金属酸化物膜の成膜時の基板温度をＴｓｕｂ、酸素流量比をＯ２／（Ａｒ＋Ｏ２）、圧力をＰｒｅｓｓｕｒｅ、電源電力をＰｏｗｅｒと記している。
Figure JPOXMLDOC01-appb-T000003
＜Ｘ線回折分析＞
　次に、試料Ｃ１乃至Ｃ３、Ｄ１乃至Ｄ３、Ｅ１乃至Ｅ３のＸ線回折（ＸＲＤ）分析を行った。
　ＸＲＤ分析には、ｏｕｔ−ｏｆ−ｐｌａｎｅ法の一種であるθ−２θスキャン法を用いた。θ−２θスキャン法は、Ｘ線の入射角を変化させるとともに、Ｘ線源に対向して設けられる検出器の角度を入射角と同じにしてＸ線回折強度を測定する方法である。θ−２θスキャン法は、粉末法と呼ばれる場合がある。ＸＲＤ分析は、Ｘ線源としてＣｕ　Ｋα線（λ＝０．１５４１８ｎｍ）を用い、走査範囲を２θ＝１５ｄｅｇ乃至５０ｄｅｇ、ステップ幅を０．０１ｄｅｇ、走査速度を６．０ｄｅｇ／分とした。
　ＸＲＤ分析結果を、図３０に示す。図３０において、横軸に回折角度２θを示し、縦軸に回折Ｘ線の強度（Ｉｎｔｅｎｓｉｔｙ）を示す。また、図３０では、補助線として２θ＝３１ｄｅｇを破線で示している。
　図３０に示すように、いずれの試料も２θ＝３１ｄｅｇ付近にピークが観察され、結晶性を有することを確認できた。なお、試料Ｄ１乃至Ｄ３は観察されたピーク強度が高いため、図３０の縦軸のスケールを他の試料と異ならせている。なお、２θ＝２４ｄｅｇ付近のブロードなピークは、ガラス基板に起因するピークである。
　なお、本実施例に示す構成は、他の実施例、実施の形態などと適宜組み合わせて用いることができる。
　本実施例では、トランジスタ（試料Ｆ、Ｇ及びＨ）を作製し、ドレイン電流−ゲート電圧特性（ＩＤ−ＶＧ特性）を評価した。なお、図８に示すトランジスタ１００、及び図９に示すトランジスタ１００Ａのそれぞれに相当するトランジスタを作製した。また、本実施例では、半導体層１０８の構成が異なる試料（Ｆ、Ｇ及びＨ）を作製した。
＜試料の作製＞
　まず、ガラス基板上に、厚さ約１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極を得た。続いて、第１のゲート絶縁層として厚さ約２４０ｎｍの第１の窒化シリコン膜と、厚さ約６０ｎｍの第２の窒化シリコン膜と、厚さ約３ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により積層して形成した。
　第１の窒化シリコン膜の成膜は、シランガス、窒素ガス、アンモニアガスの流量をそれぞれ２９０ｓｃｃｍ、２０００ｓｃｃｍ、２０００ｓｃｃｍとし、圧力を２００Ｐａ、成膜電力を３０００Ｗ、基板温度を３５０℃とした。
　第２の窒化シリコン膜の成膜は、シランガス、窒素ガス、アンモニアガスの流量をそれぞれ２００ｓｃｃｍ、２０００ｓｃｃｍ、１００ｓｃｃｍとし、圧力を１００Ｐａ、成膜電力を２０００Ｗ、基板温度を３５０℃とした。
　酸化窒化シリコン膜の成膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２０ｓｃｃｍ、３０００ｓｃｃｍとし、圧力を４０Ｐａ、成膜電力を３０００Ｗ、基板温度を３５０℃とした。
　続いて、第１のゲート絶縁層上に、厚さ３０ｎｍの第１の金属酸化物膜を成膜し、これを加工して半導体層を得た。ここで、第１の金属酸化物膜の成膜条件を異ならせた３つの試料（Ｆ、Ｇ及びＨ）を作製した。試料Ｆは、第１の金属酸化物膜をＩｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］）を用いたスパッタリング法により形成した。試料Ｇは、第１の金属酸化物膜をＩｎ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｚｎ＝２：３［原子数比］）を用いたスパッタリング法により形成した。試料Ｈは、第１の金属酸化物膜をＩｎ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｚｎ＝４：１［原子数比］）を用いたスパッタリング法により形成した。
　試料（Ｓａｍｐｌｅ）Ｆ、Ｇ及びＨの第１の金属酸化物膜の成膜条件を、表４に示す。なお、表４において、ターゲットの組成をＴａｒｇｅｔ、第１の金属酸化物膜の成膜時の基板温度をＴｓｕｂ、酸素流量比をＯ２／（Ａｒ＋Ｏ２）、圧力をＰｒｅｓｓｕｒｅ、電源電力をＰｏｗｅｒと記している。
Figure JPOXMLDOC01-appb-T000004
　半導体層の形成後、窒素ガス雰囲気にて３５０℃、１時間の加熱処理を行なった後、窒素ガスと酸素ガスの混合雰囲気にて３５０℃、１時間の加熱処理を行なった。なお、窒素ガスと酸素ガスの混合雰囲気は、窒素ガス：酸素ガス＝４：１（体積比）とした。
　続いて、第２のゲート絶縁層として、厚さ約５ｎｍの第１の酸化窒化シリコン膜、厚さ約１４０ｎｍの第２の酸化窒化シリコン膜、及び厚さ約５ｎｍの第３の酸化窒化シリコン膜を、それぞれプラズマＣＶＤ法により成膜した。
　第１の酸化窒化シリコン膜の成膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２４ｓｃｃｍ、１８０００ｓｃｃｍとし、圧力を２００Ｐａ、成膜電力を１３０Ｗ、基板温度を３５０℃とした。
　第２の酸化窒化シリコン膜の成膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２００ｓｃｃｍ、４０００ｓｃｃｍとし、圧力を３００Ｐａ、成膜電力を７５０Ｗ、基板温度を３５０℃とした。
　第３の酸化窒化シリコン膜の成膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２０ｓｃｃｍ、３０００ｓｃｃｍとし、圧力を４０Ｐａ、成膜電力を５００Ｗ、基板温度を３５０℃とした。
　続いて、第２のゲート絶縁層上にスパッタリング法により、厚さ２０ｎｍの第２の金属酸化物膜を成膜した。第２の金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により行った。成膜時の基板温度は１００℃とした。成膜ガスとして酸素ガス（酸素流量比１００％）を用いた。また、電源電力を２．５ｋＷとし、圧力を０．６Ｐａとした。
　その後、窒素を含む雰囲気で３５０℃、１時間の加熱処理を行なった。
続いて、導電膜として、第２の金属酸化物膜上に厚さ約１００ｎｍのモリブデン膜をスパッタリング法により成膜した。
　続いて、導電膜上にレジストパターンを形成した。
　続いて、レジストパターンをマスクとして、導電膜をエッチングし、導電層を得た。エッチングにはドライエッチング法を用い、エッチングガスとしてＳＦ６ガスを用いた。
　続いて、第２の金属酸化物膜をエッチングし、金属酸化物層を得た。エッチングにはウェットエッチング法を用いた。
　続いて、導電層をマスクとして、不純物元素の添加処理を行なった。不純物元素としてホウ素を用い、添加処理には、プラズマイオンドーピング装置を用いた。ホウ素を供給するためのガスには、Ｂ２Ｈ６ガスを用いた。
　続いて、トランジスタを覆う保護絶縁層として厚さ約３００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により成膜した。
　保護絶縁層の成膜は、シランガス、窒素ガスの流量をそれぞれ２９０ｓｃｃｍ、４０００ｓｃｃｍとし、圧力を１３３Ｐａ、成膜電力を１０００Ｗ、基板温度を３５０℃とした。
　続いて、保護絶縁層及び第２のゲート絶縁層の一部をエッチングにより開口し、モリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル膜を形成し、窒素雰囲気、温度２５０℃、１時間の条件で加熱処理を行った。
　以上の工程により、それぞれガラス基板上に形成されたトランジスタを有する、試料Ｆ、Ｇ及びＨを得た。
＜ＩＤ−ＶＧ特性評価＞
　続いて、上記で作製したトランジスタのＩＤ−ＶＧ特性を測定した。
　トランジスタのＩＤ−ＶＧ特性の測定は、ゲート電極に印加する電圧（以下、ゲート電圧（ＶＧ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極に印加する電圧（以下、ソース電圧（ＶＳ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（ＶＤ）ともいう）を、０．１Ｖ及び１０Ｖとした。
　試料Ｆ、Ｇ及びＨのＩＤ−ＶＧ特性を、図３１に示す。図３１では、横方向に試料（Ｓａｍｐｌｅ）及び半導体層１０８の条件を示している。縦方向にトランジスタの構造が異なる条件のＩＤ−ＶＧ特性を示しており、上段に図８に示すトランジスタ１００に相当するトランジスタ、下段に図９に示すトランジスタ１００Ａに相当するトランジスタついて示している。また、トランジスタのチャネル長が５０μｍ、チャネル幅が５０μｍのトランジスタについて示している。図３１のＩＤ−ＶＧ特性において、横軸にゲート電圧（ＶＧ）を示し、左側の縦軸にドレイン電流（ＩＤ）を示し、右側の縦軸に電界効果移動度（μＦＥ）を示す。なお、それぞれの試料で１個のトランジスタのＩＤ−ＶＧ特性を測定した。
　試料Ｆ、Ｇ及びＨの電界効果移動度（μＦＥ）を、図３２に示す。図３２において、横軸に試料及び半導体層１０８の条件を示し、縦軸に電界効果移動度（μＦＥ）を示す。また、図３２において、図８に示すトランジスタ１００をＳｉｎｇｌｅ、図９に示すトランジスタ１００ＡをＳ−ｃｈａｎｎｅｌと記している。電界効果移動度（μＦＥ）は、トランジスタのチャネル長が５０μｍ、チャネル幅が５０μｍのトランジスタで、ＶＧ＝１０Ｖまでの最大値を示している。
　図３１及び図３２に示すように、いずれの試料も良好な電気特性を示すことを確認できた。また、インジウム含有率が高いほど、電界効果移動度（μＦＥ）が高いことを確認できた。
　なお、本実施例に示す構成は、他の実施例、実施の形態などと適宜組み合わせて用いることができる。
　本実施例では、図１２Ｄに示すトランジスタ１００Ｃ＿ａに相当するトランジスタを作製し、ドレイン電流−ゲート電圧特性（ＩＤ−ＶＧ特性）及び信頼性を評価した。本実施例では、半導体層１０８の構成が異なる試料（Ｊ及びＫ）を作製した。また、ゲート絶縁層として機能する絶縁層１１０は、単層構造とした。
＜試料の作製１＞
　試料Ｊ、及びＫの作製方法について、説明する。
　まず、ガラス基板上に、厚さ３０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜をこの順にスパッタリング法により形成し、これを加工して第１のゲート電極（ボトムゲート）を得た。
　次に、第１のゲート絶縁層として、厚さ５０ｎｍの第１の窒化シリコン膜と、厚さ１５０ｎｍの第２の窒化シリコン膜と、厚さ１００ｎｍの第３の窒化シリコン膜と、厚さ３ｎｍの第１の酸化窒化シリコン膜をこの順に成膜した。
　第１の窒化シリコン膜及び第３の窒化シリコン膜はそれぞれ、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス及び流量１００ｓｃｃｍのアンモニアガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を１００Ｐａ、成膜電力を２０００Ｗ、基板温度を３５０℃とした。
　第２の窒化シリコン膜は、流量２９０ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス及び流量２０００ｓｃｃｍのアンモニアガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を２００Ｐａ、成膜電力を３０００Ｗ、基板温度を３５０℃とした。
　第１の酸化窒化シリコン膜は、流量２０ｓｃｃｍのシランガス、及び流量３０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を４０Ｐａ、成膜電力を３０００Ｗ、基板温度を３５０℃とした。
　続いて、第１の酸化窒化シリコン膜上に、第１の金属酸化物膜を成膜した。ここで、第１の金属酸化物膜の成膜条件を異ならせた２つの試料（試料Ｊ及びＫ）を作製した。試料Ｋは本発明の一態様であり、試料Ｊは比較例である。
　試料Ｊの第１の金属酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）を用いたスパッタリング法により成膜した。成膜時の圧力を０．６Ｐａ、電源電力を２．５ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を３０％とした。第１の金属酸化物膜の厚さを２５ｎｍとした。
　試料Ｋの第１の金属酸化物膜は、第１の酸化物膜と、第１の酸化物膜上の第２の酸化物膜の積層構造とした。第１の酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）を用いたスパッタリング法により、成膜した。成膜時の圧力を０．６Ｐａ、電源電力を２．５ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を３０％とした。第２の酸化物膜は、Ｉｎ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｚｎ＝４：１［原子数比］）を用いたスパッタリング法により、成膜した。成膜時の圧力を０．６Ｐａ、電源電力を３．０ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を５％とした。第１の酸化物膜の厚さを２０ｎｍ、第２の酸化物膜の厚さを５ｎｍとした。
　続いて、第１の金属酸化物膜を島状に加工し、第１の金属酸化物層を形成した。
　続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った後、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝４：１）雰囲気下で、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第２のゲート絶縁層として厚さ１４０ｎｍの第２の酸化窒化シリコン膜を成膜した。なお、第２の酸化窒化シリコン膜は、熱が加わることによる窒素酸化物（ＮＯＸ、Ｘは０よりも大きく２以下）の放出が多い成膜条件を用いた。第２の酸化窒化シリコン膜は、流量２００ｓｃｃｍのシランガス、及び流量８０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を２５０Ｐａ、成膜電力を２０００Ｗ、基板温度を２４０℃とした。
　なお、第１の金属酸化物層と接する第２の酸化窒化シリコン膜は、熱が加わることによる窒素酸化物の放出が少ないことが好ましい。窒素酸化物は、例えば、ＮＯ２またはＮＯなどがある。第２の酸化窒化シリコン膜に含まれる窒素酸化物は、第２の酸化窒化シリコン膜などに準位を形成する。当該準位は、第１の金属酸化物層のエネルギーギャップ内に位置する。そのため、窒素酸化物が、第２の酸化窒化シリコン膜と第１の金属酸化物層の界面に拡散すると、当該準位が第２の酸化窒化シリコン膜側において電子をトラップする場合がある。この結果、トラップされた電子が、第２の酸化窒化シリコン膜と第１の金属酸化物層の界面近傍に留まるため、トランジスタのしきい値電圧がプラス方向に変動してしまう。
　本実施例では、第２の酸化窒化シリコン膜に窒素酸化物の放出が多い絶縁膜を用い、窒素酸化物が多い条件で、トランジスタの特性に対する第１の金属酸化物層の組成の影響を確認した。
　第２の酸化窒化シリコン膜自体の評価を行うため、試料Ｊ、Ｋとは別の試料（試料Ｌ）を作製した。試料Ｌの詳細については、後述する。
　続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第２の酸化窒化シリコン膜上に、厚さ２０ｎｍの第２の金属酸化物膜を成膜した。第２の金属酸化物膜は、Ｉｎ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｚｎ＝２：３［原子数比］）を用いたスパッタリング法により、成膜した。成膜時の圧力を０．３Ｐａ、電源電力を４．５ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス（酸素流量比１００％）を用いた。
　続いて、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝４：１）雰囲気下で、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第２の金属酸化物膜上に、厚さ１００ｎｍの銅膜と、厚さ３０ｎｍの第３の金属酸化物膜とをこの順に成膜した。銅膜及び第３の金属酸化物膜は、スパッタリング法により成膜した。銅膜の成膜は、Ｃｕターゲットを用いたスパッタリング法により行った。第３の金属酸化物膜の成膜は、Ｉｎ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｚｎ＝２：３［原子数比］）を用いたスパッタリング法により、成膜した。成膜時の圧力を０．６Ｐａ、電源電力を２．５ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を３０％とした。
　続いて、第３の金属酸化物膜上にレジストマスクを形成し、第２の金属酸化物膜、銅膜及び第３の金属酸化物膜を加工し、第２の金属酸化物層、銅層及び第３の金属酸化物層を形成した。加工はウェットエッチング法を用いた。
　続いて、洗浄を行った。洗浄には、８５ｗｅｉｇｈｔ％のリン酸を、５００倍に希釈した水溶液を用いた。エッチング時のエッチャント温度は室温、処理時間は１５ｓｅｃとした。
　続いて、前述のレジストマスクをマスクとして、第２の酸化窒化シリコン膜をエッチングし、第２のゲート絶縁層を形成した。また、第２のゲート絶縁層の形成の際に、該レジストマスクと重ならない領域の第１の酸化窒化シリコン膜を除去し、第３の窒化シリコン膜の一部を露出させた。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。
　続いて、トランジスタを覆う保護層として、厚さ１００ｎｍの第４の窒化シリコン膜と、厚さ３００ｎｍの第３の酸化窒化シリコン膜をこの順に成膜した。
　第４の窒化シリコン膜は、流量１５０ｓｃｃｍのシランガス、流量５０００ｓｃｃｍの窒素ガス及び流量１００ｓｃｃｍのアンモニアガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を２００Ｐａ、成膜電力を２０００Ｗ、基板温度を３５０℃とした。
　第３の酸化窒化シリコン膜は、流量２９０ｓｃｃｍのシランガス、及び流量４０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を１３３Ｐａ、成膜電力を１０００Ｗ、基板温度を３５０℃とした。
　続いて、トランジスタを覆う保護層の一部を開口し、厚さ１００ｎｍのモリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル樹脂膜を形成し、窒素雰囲気下、温度２５０℃、１時間の条件で加熱処理を行った。
　以上の工程により、それぞれガラス基板上に形成されたトランジスタを有する、試料Ｊ及びＫを得た。
＜試料の作製２＞
　試料Ｌの作製方法について、説明する。
　ガラス基板上に、厚さ１００ｎｍの酸化窒化シリコン膜を成膜した。なお、当該酸化窒化シリコン膜は、試料Ｊ及びＫの第２のゲート絶縁層として用いた第２の酸化窒化シリコン膜と同じ成膜条件を用いた。
＜ＴＤＳ分析＞
　続いて、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて、試料Ｌからの脱離ガスを評価した。ＴＤＳ分析では、基板温度で３０℃／ｍｉｎとなる昇温速度で、基板温度を約５０℃から約５２０℃まで上昇させた。
　試料ＬのＴＤＳ分析結果を、図３３に示す。図３３では、左側に質量電荷比３０（Ｍ／ｚ＝３０）のＴＤＳ分析結果、右側に質量電荷比３２（Ｍ／ｚ＝３２）のＴＤＳ分析結果を示している。質量電荷比３０（Ｍ／ｚ＝３０）であるガスは、主に一酸化窒素分子である。質量電荷比３２（Ｍ／ｚ＝３２）であるガスは、主に酸素分子である。また、図３３において、横軸は基板温度（Ｔｓｕｂ）を示し、縦軸は質量電荷比３０（Ｍ／ｚ＝３０）の検出強度（Ｉｎｔｅｎｓｉｔｙ）、または質量電荷比３２（Ｍ／ｚ＝３２）の検出強度（Ｉｎｔｅｎｓｉｔｙ）を示す。
　図３３に示すように、試料Ｌは熱が加わることによって酸素及び窒素酸化物を放出することが分かった。したがって、トランジスタ（試料Ｊ及びＫ）の第２のゲート絶縁層として用いた第２の酸化窒化シリコン膜は、熱が加わることによって酸素を放出するとともに、窒素酸化物も放出すると考えられる。
＜ＩＤ−ＶＧ特性評価＞
　続いて、トランジスタ（試料Ｊ及びＫ）のＩＤ−ＶＧ特性を測定した。
　トランジスタのＩＤ−ＶＧ特性の測定は、ゲート電極に印加する電圧（以下、ゲート電圧（ＶＧ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極に印加する電圧（ＶＳ）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極に印加する電圧（ＶＤ）を、０．１Ｖ及び５．１Ｖとした。
　試料ＪのＩＤ−ＶＧ特性を、図３４に示す。試料ＫのＩＤ−ＶＧ特性を、図３５に示す。図３４及び図３５には、試料（ｓａｍｐｌｅ）及び半導体層１０８の条件を示している。また、図３４及び図３５ではそれぞれ、縦方向にトランジスタのチャネル長及びチャネル幅が異なる条件を示しており、チャネル長が２μｍかつチャネル幅が３μｍ、チャネル長が３μｍかつチャネル幅が３μｍ、チャネル長が６μｍかつチャネル幅が３μｍの３種類のトランジスタについて示している。また、図３４及び図３５ではそれぞれ、横軸にゲート電圧（ＶＧ）を示し、左の縦軸にドレイン電流（ＩＤ）を示し、右の縦軸にＶＧ＝１５Ｖでの飽和移動度（μＦＥ）を示す。なお、それぞれの試料で２０個のトランジスタのＩＤ−ＶＧ特性を測定した。
　図３４及び図３５にはそれぞれ、トランジスタのサイズ毎のしきい値電圧（Ｖｔｈ）及び飽和移動度（μＦＥ）の平均値（ａｖｅ）及び３σを示している。σは標準偏差を示す。また、図３４及び図３５にはそれぞれ、設計チャネル長と、実効チャネル長との差（２△Ｌ）も示している。実効チャネル長については、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｏｄｅｌ）解析により求めた。
＜信頼性評価＞
　続いて、トランジスタ（試料Ｊ及び試料Ｋ）の信頼性を評価した。本実施例では、ソース電位及びドレイン電位に対して、ゲートに正の電位を与えた状態で、高温下で保持するＰＢＴＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験を行った。
　ＰＢＴＳ試験は、トランジスタが形成されている基板を６０℃に保持し、トランジスタのドレインに０．１Ｖ、ゲートに２０Ｖの電圧を印加し、この状態を１時間保持した。試験はダーク環境で行った。ＰＢＴＳ試験にはチャネル長を２μｍ、チャネル幅を３μｍとしたトランジスタを用い、ゲートバイアスストレス試験前後でのしきい値電圧の変動量（ΔＶｔｈ）を評価した。
　試料Ｊ及びＫのしきい値電圧の変動量（ΔＶｔｈ）を図３６に示す。図３６において、横軸に試料及び半導体層１０８の条件を示し、縦軸にＰＢＴＳ試験でのしきい値電圧の変動量（ΔＶｔｈ）を示している。
　図３４に示すように、比較例である試料Ｊと比較して、本発明の一態様である試料Ｋは電界効果移動度（μＦＥ）が高いことを確認できた。試料Ｋは、チャネル形成領域に実施の形態１に示す組成を有する金属酸化物膜を用いたことで、高い電界効果移動度（μＦＥ）を示したと考えられる。
　図３６に示すように、試料Ｊと比較して、試料ＫはＰＢＴＳ試験でのしきい値電圧の変動量（△Ｖｔｈ）が小さいことを確認できた。
　試料Ｊ及びＫでは第２の酸化窒化シリコン膜に窒素酸化物の放出が多い絶縁膜を用いたため、窒素酸化物に起因する準位によりトランジスタのしきい値電圧がプラス方向に変動しやすい条件となっている。しかしながら、本発明の一態様である試料Ｋは、第２の酸化窒化シリコン膜と接する第２の酸化物層に、実施の形態１に示す組成を有する金属酸化物膜を用いたことで、窒素酸化物に起因する準位に電子がトラップされることが抑制され、ＰＢＴＳ試験でのしきい値電圧の変動が小さくなったと考えられる。
　以上のように、本発明の一態様である試料Ｋは、高い電気特性と高い信頼性が両立したトランジスタであることを確認できた。
　なお、本実施例に示す構成は、他の実施例、実施の形態などと適宜組み合わせて用いることができる。
　本実施例では、図１２Ｄに示すトランジスタ１００Ｃ＿ａに相当するトランジスタを作製し、ドレイン電流−ゲート電圧特性（ＩＤ−ＶＧ特性）及び信頼性を評価した。本実施例では、半導体層１０８の構成が異なる試料（試料Ｌ、Ｍ１乃至Ｍ４）を作製した。また、ゲート絶縁層として機能する絶縁層１１０は、単層構造とした。
　なお、本実施例では、導電層１０６（ボトムゲート電極）が導電層１１２（トップゲート電極）と電気的に接続するトランジスタ、導電層１０６（ボトムゲート電極）が導電層１２０ａまたは導電層１２０ｂ（ソース電極）と電気的に接続するトランジスタ、及び導電層１０６（ボトムゲート電極）を有さないトランジスタの３種類を作製した。
＜試料の作製＞
　試料Ｌ、Ｍ１乃至Ｍ４の作製方法について、説明する。
　まず、ガラス基板上に、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極（ボトムゲート）を得た。
　次に、第１のゲート絶縁層として、厚さ５０ｎｍの第１の窒化シリコン膜と、厚さ１５０ｎｍの第２の窒化シリコン膜と、厚さ１００ｎｍの第３の窒化シリコン膜と、厚さ３ｎｍの第１の酸化窒化シリコン膜をこの順に成膜した。第１の窒化シリコン膜乃至第３の窒化シリコン膜、及び第１の酸化窒化シリコン膜の成膜については、実施例４の記載を参照できるため、詳細な説明は省略する。
　続いて、第１の酸化窒化シリコン膜上に、第１の金属酸化物膜を成膜した。ここで、第１の金属酸化物膜の構成を異ならせた５つの試料（試料Ｌ、Ｍ１乃至Ｍ４）を作製した。試料Ｍ１乃至Ｍ４は本発明の一態様であり、試料Ｌは比較例である。
　試料Ｌの第１の金属酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）を用いたスパッタリング法により、成膜した。成膜時の圧力を０．６Ｐａ、電源電力を２．５ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を３０％とした。第１の金属酸化物膜の厚さを２５ｎｍとした。
　試料Ｍ１乃至Ｍ４の第１の金属酸化物膜はそれぞれ、第１の酸化物膜と、第１の酸化物膜上の第２の酸化物膜の積層構造とした。第１の酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）を用いたスパッタリング法により、成膜した。成膜時の圧力を０．６Ｐａ、電源電力を２．５ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を３０％とした。第２の酸化物膜は、Ｉｎ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｚｎ＝４：１［原子数比］）を用いたスパッタリング法により、成膜した。成膜時の圧力を０．６Ｐａ、電源電力を３．０ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を５％とした。
　試料Ｍ１は第１の酸化物膜の厚さを２２ｎｍ、第２の酸化物膜の厚さを３ｎｍとした。試料Ｍ２は第１の酸化物膜の厚さを２０ｎｍ、第２の酸化物膜の厚さを５ｎｍとした。試料Ｍ３は第１の酸化物膜の厚さを１５ｎｍ、第２の酸化物膜の厚さを１０ｎｍとした。試料Ｍ４は第１の酸化物膜の厚さを１０ｎｍ、第２の酸化物膜の厚さを１５ｎｍとした。
　続いて、第１の金属酸化物膜を島状に加工し、第１の金属酸化物層を形成した。
　続いて、乾燥空気（ＣＤＡ：Ｃｌｅａｎ　Ｄｒｙ　Ａｉｒ）雰囲気下、３７０℃で２時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第２のゲート絶縁層として厚さ１４０ｎｍの第２の酸化窒化シリコン膜を成膜した。なお、第２の酸化窒化シリコン膜は、熱が加わることによる窒素酸化物（ＮＯＸ、Ｘは０よりも大きく２以下）の放出が多い成膜条件を用いた。第２の酸化窒化シリコン膜の成膜については、実施例４の記載を参照できるため、詳細な説明は省略する。
　本実施例では、第２の酸化窒化シリコン膜に窒素酸化物の放出が多い絶縁膜を用い、窒素酸化物が多い条件で、トランジスタの特性に対する第１の金属酸化物層の構成の影響を確認した。
　続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第２の酸化窒化シリコン膜上に、厚さ２０ｎｍの第２の金属酸化物膜を成膜した。第２の金属酸化物膜の成膜については、実施例４の記載を参照できるため、詳細な説明は省略する。
　続いて、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝４：１）雰囲気下で、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第２の金属酸化物膜上に、厚さ１００ｎｍの銅膜と、厚さ３０ｎｍの第３の金属酸化物膜とをこの順に成膜した。銅膜及び第３の金属酸化物膜は、スパッタリング法により成膜した。銅膜の成膜、及び第３の金属酸化物膜の成膜については、実施例４の記載を参照できるため、詳細な説明は省略する。
　続いて、第３の金属酸化物膜上にレジストマスクを形成し、第２の金属酸化物膜、銅膜及び第３の金属酸化物膜を加工し、第２の金属酸化物層、銅層及び第３の金属酸化物層を形成した。加工はウェットエッチング法を用いた。
　続いて、前述のレジストマスクをマスクとして、第２の酸化窒化シリコン膜をエッチングし、第２のゲート絶縁層を形成した。また、第２のゲート絶縁層の形成の際に、該レジストマスクと重ならない領域の第１の酸化窒化シリコン膜を除去し、第３の窒化シリコン膜の一部を露出させた。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。
　続いて、洗浄を行った。洗浄には、８５ｗｅｉｇｈｔ％のリン酸を、５００倍に希釈した水溶液を用いた。エッチング時のエッチャント温度は室温、処理時間は１５ｓｅｃとした。
　続いて、トランジスタを覆う保護層として、厚さ２０ｎｍの第４の窒化シリコン膜と、厚さ８０ｎｍの第５の窒化シリコン膜と、厚さ３００ｎｍの第３の酸化窒化シリコン膜をこの順に成膜した。
　第４の窒化シリコン膜は、流量１５０ｓｃｃｍのシランガス、及び流量５０００ｓｃｃｍの窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を２００Ｐａ、成膜電力を２０００Ｗ、基板温度を３５０℃とした。
　第５の窒化シリコン膜は、流量１５０ｓｃｃｍのシランガス、流量５０００ｓｃｃｍの窒素ガス及び流量１００ｓｃｃｍのアンモニアガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を２００Ｐａ、成膜電力を２０００Ｗ、基板温度を３５０℃とした。
　第３の酸化窒化シリコン膜は、流量２９０ｓｃｃｍのシランガス、及び流量４０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を１３３Ｐａ、成膜電力を１０００Ｗ、基板温度を３５０℃とした。
　続いて、トランジスタを覆う保護層の一部を開口し、厚さ１００ｎｍのモリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル樹脂膜を形成し、窒素雰囲気下、温度２５０℃、１時間の条件で加熱処理を行った。
　以上の工程により、それぞれガラス基板上に形成されたトランジスタを有する、試料Ｌ、Ｍ１乃至Ｍ４を得た。
＜ＩＤ−ＶＧ特性評価＞
　続いて、トランジスタ（試料Ｌ、Ｍ１乃至Ｍ４）のＩＤ−ＶＧ特性を測定した。
　トランジスタのＩＤ−ＶＧ特性の測定は、ゲート電極に印加する電圧（以下、ゲート電圧（ＶＧ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極に印加する電圧（ＶＳ）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極に印加する電圧（ＶＤ）を、０．１Ｖ及び５．１Ｖとした。
　試料Ｌ、Ｍ１乃至Ｍ４のＩＤ−ＶＧ特性を、図３７乃至図５１に示す。図３７乃至図４１は、導電層１０６（ボトムゲート電極）が導電層１１２（トップゲート電極）と電気的に接続するトランジスタのＩＤ−ＶＧ特性を示している。図４２乃至図４６は、導電層１０６（ボトムゲート電極）が導電層１２０ａまたは導電層１２０ｂ（ソース電極）と電気的に接続するトランジスタのＩＤ−ＶＧ特性を示している。図４７乃至図５１は、導電層１０６（ボトムゲート電極）を有さないトランジスタのＩＤ−ＶＧ特性を示している。
　図３７乃至図５１にはそれぞれ、試料（ｓａｍｐｌｅ）及び半導体層１０８の条件を示している。また、縦方向にトランジスタのチャネル長及びチャネル幅が異なる条件を示しており、チャネル長が２μｍかつチャネル幅が５０μｍ、チャネル長が３μｍかつチャネル幅５０μｍ、チャネル長が６μｍかつチャネル幅が５０μｍの３種類のトランジスタについて示している。また、図３７乃至図５１はそれぞれ、横軸にゲート電圧（ＶＧ）を示し、左の縦軸にドレイン電流（ＩＤ）を示し、右の縦軸にＶＧ＝１５Ｖでの飽和移動度（μＦＥ）を示す。なお、それぞれの試料で２０個のトランジスタのＩＤ−ＶＧ特性を測定した。
　図３７乃至図５１にはそれぞれ、トランジスタのサイズ毎のしきい値電圧（Ｖｔｈ）及び飽和移動度（μＦＥ）の平均値（ａｖｅ）及び３σを示している。σは標準偏差を示す。
＜信頼性評価＞
　続いて、トランジスタ（試料Ｌ、Ｍ１乃至Ｍ４）の信頼性を評価した。本実施例では、ソース電位及びドレイン電位に対して、ゲートに正の電位を与えた状態で、高温下で保持するＰＢＴＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験と、光照射環境において、ゲートに負の電位を与えた状態で、高温下で保持するＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験を行った。
　ＰＢＴＳ試験は、トランジスタが形成されている基板を６０℃に保持し、トランジスタのドレインに０．１Ｖ、ゲートに２０Ｖの電圧を印加し、この状態を１時間保持した。試験はダーク環境で行った。
　ＮＢＴＩＳ試験は、トランジスタが形成されている基板を６０℃に保持し、トランジスタのドレインに１０Ｖ、ゲートに−２０Ｖの電圧を印加し、この状態を１時間保持した。試験は光照射環境（白色ＬＥＤにて約３４００ｌｕｘの光を照射）で行った。
　信頼性試験にはチャネル長を２μｍ、チャネル幅を３μｍとしたトランジスタを用い、ゲートバイアスストレス試験前後でのしきい値電圧の変動量（ΔＶｔｈ）を評価した。なお、導電層１０６（ボトムゲート電極）が導電層１２０ａまたは導電層１２０ｂ（ソース電極）と電気的に接続するトランジスタを用いた。
　試料Ｌ、Ｍ１乃至Ｍ４のしきい値電圧の変動量（ΔＶｔｈ）を図５２に示す。図５２において、横軸に試料及び半導体層１０８を示し、縦軸にＰＢＴＳ試験でのしきい値電圧の変動量（ΔＶｔｈ）、及びＮＢＴＩＳ試験でのしきい値電圧の変動量（ΔＶｔｈ）を示している。また、図５２には、信頼性試験を行う前のトランジスタのしきい値電圧（初期Ｖｔｈ）も示している。
　図３７乃至図５１に示すように、比較例である試料Ｌと比較して、本発明の一態様である試料Ｍ１乃至Ｍ４は電界効果移動度（μＦＥ）が高いことを確認できた。試料Ｍ１乃至Ｍ４は、チャネル形成領域に実施の形態１に示す組成を有する金属酸化物膜を用いたことで、高い電界効果移動度（μＦＥ）を示したと考えられる。
　図５２に示すように、比較例である試料Ｌと比較して、試料Ｍ１乃至Ｍ４はＰＢＴＳ試験でのしきい値電圧の変動量（△Ｖｔｈ）が小さいことを確認できた。また、Ｉｎ−Ｚｎ酸化物の膜厚が５ｎｍ以上であれば、特にＰＢＴＳ試験でのしきい値電圧の変動量（△Ｖｔｈ）が小さくなることを確認できた。本発明の一態様である試料Ｍ１乃至Ｍ４は、第２の酸化窒化シリコン膜と接する第２の酸化物層に、実施の形態１に示す組成を有する金属酸化物膜を用いたことで、窒素酸化物に起因する準位に電子がトラップされることが抑制され、ＰＢＴＳ試験でのしきい値電圧の変動が小さくなったと考えられる。
　以上のように、本発明の一態様である試料Ｍ１乃至Ｍ４は、高い電気特性と高い信頼性が両立したトランジスタであることを確認できた。
　なお、本実施例に示す構成は、他の実施例、実施の形態などと適宜組み合わせて用いることができる。
　本実施例では、本発明の一態様である半導体装置に用いることができる金属酸化物膜の結晶性及びバンドギャップを評価した。
　本実施例では、作製方法が異なる金属酸化物膜について、Ｘ線回折（ＸＲＤ）分析を行い、結晶性の評価を行った。また、同様に作製方法が異なる金属酸化物膜について、バンドギャップの評価を行った。評価には、ガラス基板上に、厚さ１００ｎｍの金属酸化物膜を形成した試料（試料Ｐ１乃至Ｐ８、Ｑ１乃至Ｑ８）を用いた。
＜試料作製＞
　試料Ｐ１乃至Ｐ８は、金属酸化物膜をＩｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３［原子数比］）を用いたスパッタリング法により形成した。試料Ｑ１乃至Ｑ８は、金属酸化物膜をＩｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６［原子数比］）を用いたスパッタリング法により形成した。
　試料Ｐ１及びＱ１はそれぞれ、金属酸化物膜の成膜時の基板温度を室温（ＲＴ）とした。成膜ガスとしてアルゴンガス（酸素流量比＝０％）を用いた。
　試料Ｐ２及びＱ２はそれぞれ、金属酸化物膜の成膜時の基板温度を室温（ＲＴ）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。
　試料Ｐ３及びＱ３はそれぞれ、金属酸化物膜の成膜時の基板温度を室温（ＲＴ）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を３３％とした。
　試料Ｐ４及びＱ４はそれぞれ、金属酸化物膜の成膜時の基板温度を室温（ＲＴ）とした。成膜ガスとして酸素ガス（酸素流量比＝１００％）を用いた。
　試料Ｐ５及びＱ５はそれぞれ、金属酸化物膜の成膜時の基板温度を３００℃とした。成膜ガスとしてアルゴンガス（酸素流量比＝０％）を用いた。
　試料Ｐ６及びＱ６はそれぞれ、金属酸化物膜の成膜時の基板温度を３００℃とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。
　試料Ｐ７及びＱ７はそれぞれ、金属酸化物膜の成膜時の基板温度を３００℃とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を３３％とした。
　試料Ｐ８及びＱ８はそれぞれ、金属酸化物膜の成膜時の基板温度を３００℃とした。成膜ガスとして酸素ガス（酸素流量比＝１００％）を用いた。
　なお、いずれの試料も、金属酸化物膜の成膜時の圧力を０．４Ｐａとし、電源電力を２００Ｗ（ＤＣ）とした。
＜Ｘ線回折分析＞
　次に、試料Ｐ１乃至Ｐ８、Ｑ１乃至Ｑ８のＸ線回折（ＸＲＤ）分析を行った。
　ＸＲＤ分析には、θ−２θスキャン法を用いた。ＸＲＤ分析は、Ｘ線源としてＣｕ　Ｋα線（λ＝０．１５４１８ｎｍ）を用い、走査範囲を２θ＝１５ｄｅｇ乃至５０ｄｅｇ、ステップ幅を０．０１ｄｅｇ、走査速度を６．０ｄｅｇ／分とした。
　試料Ｐ１乃至Ｐ８のＸＲＤ分析結果を、図５３に示す。試料Ｑ１乃至Ｑ８のＸＲＤ分析結果を、図５４に示す。図５３及び図５４では、横方向に金属酸化物膜の成膜時の基板温度（Ｔｓｕｂ）を示し、縦方向に金属酸化物膜の形成時の酸素流量比（Ｏ２）を示している。また、図５３及び図５４において、横軸に回折角度２θを示し、縦軸に回折Ｘ線の強度（Ｉｎｔｅｎｓｉｔｙ）を示す。なお、試料毎に、縦軸のスケールを異ならせている。また、図５３及び図５４では、補助線として２θ＝３１ｄｅｇを破線で示している。
　図５３及び図５４に示すように、いずれの試料も２θ＝３１ｄｅｇ付近にピークが観察され、結晶性を有することを確認できた。なお、２θ＝２４ｄｅｇ付近のブロードなピークは、ガラス基板に起因するピークである。
＜バンドギャップ評価＞
　次に、試料Ｐ１乃至Ｐ３、Ｑ１乃至Ｑ３の透過率及び反射率の測定を行い、バンドギャップ（Ｅｇ）を算出した。透過率および反射率の測定には、分光光度計を用いた。
　試料Ｐ１乃至Ｐ３、Ｑ１乃至Ｑ３のバンドギャップ（Ｅｇ）を、図５５に示す。図５５において、横軸に金属酸化物膜の形成時の酸素流量比を示し、縦軸にバンドギャップ（Ｅｇ）を示す。
　図５５に示すように、いずれの試料もバンドギャップ（Ｅｇ）が２．５ｅＶ程度であることを確認できた。
　なお、本実施例に示す構成は、他の実施例、実施の形態などと適宜組み合わせて用いることができる。
　本実施例では、本発明の一態様である半導体装置に用いることができる金属酸化物膜のキャリア濃度及び移動度を評価した。
　本実施例では、作製方法が異なる金属酸化物膜について、Ｈａｌｌ効果測定を行い、キャリア濃度及び移動度の評価を行った。評価には、ガラス基板上に、厚さ４０ｎｍの金属酸化物膜を形成した試料（試料Ｒ１乃至Ｒ１２、Ｓ１乃至Ｓ１２）を用いた。
＜試料作製＞
　試料Ｒ１乃至Ｒ１２は、金属酸化物膜をＩｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３［原子数比］）を用いたスパッタリング法により形成した。試料Ｓ１乃至Ｓ１２は、金属酸化物膜をＩｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６［原子数比］）を用いたスパッタリング法により形成した。
　試料Ｒ１乃至Ｒ４、及びＳ１乃至Ｓ４はそれぞれ、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとしてアルゴンガス（酸素流量比＝０％）を用いた。
　試料Ｒ５乃至Ｒ８、及びＳ５乃至Ｓ８はそれぞれ、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。
　試料Ｒ９乃至Ｒ１２、及びＳ９乃至Ｓ１２はそれぞれ、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を３３％とした。
　なお、いずれの試料も、金属酸化物膜の成膜時の圧力を０．４Ｐａとし、電源電力を２００Ｗ（ＤＣ）とした。
　続いて、加熱処理を行った。加熱処理にはオーブン装置を用いた。
　試料Ｒ１、Ｒ５、Ｒ９、Ｓ１、Ｓ５、及びＳ９は、窒素ガス雰囲気で、３５０℃、１時間の加熱処理を行った。
　試料Ｒ２、Ｒ６、Ｒ１０、Ｓ２、Ｓ６、及びＳ１０は、窒素ガス雰囲気で、３５０℃、１時間の加熱処理を行った後、窒素ガスと酸素ガスの混合ガス（窒素ガス流量：酸素ガス流量＝４：１）雰囲気で、３５０℃、１時間の加熱処理を行った。
　試料Ｒ３、Ｒ７、Ｒ１１、Ｓ３、Ｓ７、及びＳ１１は、窒素ガス雰囲気で、４５０℃、１時間の加熱処理を行った。
　試料Ｒ４、Ｒ８、Ｒ１２、Ｓ４、Ｓ８、及びＳ１２は、窒素ガス雰囲気で、４５０℃、１時間の加熱処理を行った後、窒素ガスと酸素ガスの混合ガス（窒素ガス流量：酸素ガス流量＝４：１）雰囲気で、４５０℃、１時間の加熱処理を行った。
＜Ｈａｌｌ効果測定＞
　次に、試料Ｒ１乃至Ｒ１２、Ｓ１乃至Ｓ１２のＨａｌｌ効果測定を行った。
　なお、Ｈａｌｌ効果測定とは、電流の流れているものに、電流の向きに対して垂直に磁場をかけることによって、電流と磁場の双方に垂直な方向に起電力が現れるＨａｌｌ効果を利用して、キャリア密度、移動度、抵抗率などの電気特性を測定する方法である。本実施例では、室温で、Ｖａｎｄｅｒ　Ｐａｕｗ法を用いたＨａｌｌ効果測定を行った。Ｈａｌｌ効果測定には、東陽テクニカ社製ＲｅｓｉＴｅｓｔを用いた。
　試料Ｒ１乃至Ｒ１２のキャリア濃度を、図５６Ａに示す。試料Ｒ１乃至Ｒ１２のＨａｌｌ移動度を、図５６Ｂに示す。試料Ｓ１乃至Ｓ１２のキャリア濃度を、図５７Ａに示す。試料Ｓ１乃至Ｓ１２のＨａｌｌ移動度を、図５７Ｂに示す。図５６Ａ及び図５７Ａにおいて、横軸に金属酸化物膜の形成時の酸素流量比を示し、縦軸にキャリア濃度（Ｃａｒｒｉｅｒ　ｄｅｎｓｉｔｙ）を示す。図５６Ｂ及び図５７Ｂにおいて、横軸に金属酸化物膜の形成時の酸素流量比を示し、縦軸にＨａｌｌ移動度（Ｈａｌｌ　ｍｏｂｉｌｉｔｙ）を示す。
　図５６Ｂ及び図５７Ｂに示すように、本実施例の試料のＨａｌｌ移動度は２０ｃｍ２／Ｖｓ以上であることが分かった。
　なお、本実施例に示す構成は、他の実施例、実施の形態などと適宜組み合わせて用いることができる。
Ｌ１：線、Ｌ２：線、Ｌ３：線、Ｌ４：線、Ｌ５：線、Ｌ６：線、Ｌ７：線、Ｌ８：線、Ｌ９：線、Ｌ１０：線、Ｌ１１：線、Ｌ１２：線、１０：トランジスタ、１０Ａ：トランジスタ、１０Ｂ：トランジスタ、１０Ｃ：トランジスタ、１１：範囲、１３：範囲、１５：範囲、１７：範囲、１００：トランジスタ、１００＿ａ：トランジスタ、１００＿ｂ：トランジスタ、１００Ａ：トランジスタ、１００Ａ＿ａ：トランジスタ、１００Ａ＿ｂ：トランジスタ、１００Ｂ：トランジスタ、１００Ｂ＿ａ：トランジスタ、１００Ｃ：トランジスタ、１００Ｃ＿ａ：トランジスタ、１００Ｃ＿ｂ：トランジスタ、１０２：基板、１０３：絶縁層、１０３ａ：絶縁膜、１０３ｂ：絶縁膜、１０３ｃ：絶縁膜、１０３ｄ：絶縁膜、１０６：導電層、１０８：半導体層、１０８ａ：半導体層、１０８ｂ：半導体層、１０８ｆ：金属酸化物膜、１０８ｎ：低抵抗領域、１１０：絶縁層、１１０ａ：絶縁膜、１１０ｂ：絶縁膜、１１０ｃ：絶縁膜、１１２：導電層、１１２ｆ：導電膜、１１４：金属酸化物層、１１４ｆ：金属酸化物膜、１１６：絶縁層、１１８：絶縁層、１２０ａ：導電層、１２０ｂ：導電層、１４０：不純物元素、１４１ａ：開口部、１４１ｂ：開口部、１４２：開口部

Claims (8)

  1. 　半導体層と、第１の絶縁層と、第２の絶縁層と、導電層と、を有し、
    　前記半導体層、前記第２の絶縁層及び前記導電層は、前記第１の絶縁層上にこの順に積層され、
    　前記半導体層は、インジウムと、酸素と、を有し、
    　前記半導体層は、インジウム、元素Ｍ及び亜鉛の原子数比を示す三角図において、第１の座標（１：０：０）と、第２の座標（２：１：０）と、第３の座標（１４：７：１）と、第４の座標（７：２：２）と、第５の座標（１４：４：２１）と、第６の座標（２：０：３）と、前記第１の座標と、をこの順に直線で結ぶ範囲内の組成を有し、
    　前記元素Ｍは、ガリウム、アルミニウム、イットリウムまたはスズのいずれか一以上である半導体装置。
  2. 　半導体層と、第１の絶縁層と、第２の絶縁層と、導電層と、を有し、
    　前記半導体層、前記第２の絶縁層及び前記導電層は、前記第１の絶縁層上にこの順に積層され、
    　前記半導体層は、インジウムと、酸素と、を有し、
    　前記半導体層は、インジウム、元素Ｍ及び亜鉛の原子数比を示す三角図において、第１の座標（７：１：０）と、第２の座標（２：１：０）と、第３の座標（１４：７：１）と、第４の座標（７：２：２）と、第５の座標（１４：４：２１）と、第６の座標（２：０：３）と、第７の座標（７：０：１）と、前記第１の座標と、をこの順に直線で結ぶ範囲内の組成を有し、
    　前記元素Ｍは、ガリウム、アルミニウム、イットリウムまたはスズのいずれか一以上である半導体装置。
  3. 　半導体層と、第１の絶縁層と、第２の絶縁層と、導電層と、を有し、
    　前記半導体層、前記第２の絶縁層及び前記導電層は、前記第１の絶縁層上にこの順に積層され、
    　前記半導体層は、インジウムと、亜鉛と、酸素と、を有し、
    　前記半導体層は、インジウム、元素Ｍ及び亜鉛の原子数比を示す三角図において、第１の座標（４４：１１：１０）と、第２の座標（４：１：６）と、第３の座標（２：０：３）と、第４の座標（１１：０：２）と、前記第１の座標と、をこの順に直線で結ぶ範囲内の組成を有し、
    　前記元素Ｍは、ガリウム、アルミニウム、イットリウムまたはスズのいずれか一以上である半導体装置。
  4. 　半導体層と、第１の絶縁層と、第２の絶縁層と、導電層と、を有し、
    　前記半導体層、前記第２の絶縁層及び前記導電層は、前記第１の絶縁層上にこの順に積層され、
    　前記半導体層は、インジウムと、亜鉛と、酸素と、を有し、
    　前記半導体層は、インジウム、元素Ｍ及び亜鉛の原子数比を示す三角図において、第１の座標（４４：１１：１０）と、第２の座標（４：１：４）と、第３の座標（１：０：１）と、第４の座標（１１：０：２）と、前記第１の座標と、をこの順に直線で結ぶ範囲内の組成を有し、
    　前記元素Ｍは、ガリウム、アルミニウム、イットリウムまたはスズのいずれか一以上である半導体装置。
  5. 　請求項１乃至請求項４のいずれか一において、
    　前記半導体層は、前記導電層と重ならない領域を有し、
    　前記領域は、リン、ホウ素、マグネシウム、アルミニウム、またはシリコンのいずれか一以上を有する半導体装置。
  6. 　請求項５において、
    　前記第２の絶縁層は、前記領域と接する半導体装置。
  7. 　請求項１乃至請求項４のいずれか一において、
    　さらに第３の絶縁層を有し、
    　前記第３の絶縁層は、前記導電層の上面及び側面、前記第２の絶縁層の側面、並びに前記半導体層の上面及び側面と接し、
    　前記第２の絶縁層は、酸素を含み、
    　前記第３の絶縁層は、窒素を含む半導体装置。
  8. 　請求項７において、
    　前記第２の絶縁層は、酸化シリコンを含み、
    　前記第３の絶縁層は、窒化シリコンを含む半導体装置。
PCT/IB2020/051350 2019-03-01 2020-02-19 半導体装置 WO2020178654A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080018241.2A CN113519065A (zh) 2019-03-01 2020-02-19 半导体装置
KR1020217031010A KR20210134695A (ko) 2019-03-01 2020-02-19 반도체 장치
US17/433,458 US20220149201A1 (en) 2019-03-01 2020-02-19 Semiconductor device
JP2021503229A JPWO2020178654A1 (ja) 2019-03-01 2020-02-19

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-037916 2019-03-01
JP2019037916 2019-03-01
JP2019081285 2019-04-22
JP2019-081285 2019-04-22

Publications (1)

Publication Number Publication Date
WO2020178654A1 true WO2020178654A1 (ja) 2020-09-10

Family

ID=72338582

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/051350 WO2020178654A1 (ja) 2019-03-01 2020-02-19 半導体装置

Country Status (5)

Country Link
US (1) US20220149201A1 (ja)
JP (1) JPWO2020178654A1 (ja)
KR (1) KR20210134695A (ja)
CN (1) CN113519065A (ja)
WO (1) WO2020178654A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI777078B (zh) * 2018-08-01 2022-09-11 日本商出光興產股份有限公司 結晶構造化合物、氧化物燒結體、濺鍍靶材、結晶質氧化物薄膜、非晶質氧化物薄膜、薄膜電晶體、及電子機器
WO2023184236A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016189479A (ja) * 2014-02-21 2016-11-04 株式会社半導体エネルギー研究所 半導体装置及び金属酸化物膜
JP2017212442A (ja) * 2016-05-20 2017-11-30 株式会社半導体エネルギー研究所 半導体装置または当該半導体装置を有する表示装置
JP2018116274A (ja) * 2017-01-16 2018-07-26 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016189479A (ja) * 2014-02-21 2016-11-04 株式会社半導体エネルギー研究所 半導体装置及び金属酸化物膜
JP2017212442A (ja) * 2016-05-20 2017-11-30 株式会社半導体エネルギー研究所 半導体装置または当該半導体装置を有する表示装置
JP2018116274A (ja) * 2017-01-16 2018-07-26 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
KR20210134695A (ko) 2021-11-10
JPWO2020178654A1 (ja) 2020-09-10
US20220149201A1 (en) 2022-05-12
CN113519065A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
WO2020089726A1 (ja) 半導体装置
JP7344707B2 (ja) 半導体装置の作製方法
JP7462391B2 (ja) 半導体装置
JP2021166313A (ja) トランジスタ
JP2023166508A (ja) 半導体装置の作製方法
WO2019175708A1 (ja) 半導体装置、および半導体装置の作製方法
JP7475282B2 (ja) 半導体装置
JP2023017043A (ja) 半導体装置
WO2020178654A1 (ja) 半導体装置
WO2019166925A1 (ja) 半導体装置の作製方法
JP2024037777A (ja) 半導体装置の作製方法
WO2020089762A1 (ja) 半導体装置
WO2019186315A1 (ja) 半導体装置、および半導体装置の作製方法
WO2020178651A1 (ja) 半導体装置
WO2021028750A1 (ja) 半導体装置、および半導体装置の作製方法
WO2020165698A1 (ja) 半導体装置の作製方法
JP2021019197A (ja) 半導体装置
WO2020074993A1 (ja) 半導体装置
TW201939617A (zh) 半導體裝置及其製造方法
WO2022130086A1 (ja) 半導体装置
JP7275112B2 (ja) 半導体装置
JPWO2020012276A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20765774

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021503229

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217031010

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20765774

Country of ref document: EP

Kind code of ref document: A1