CN116207075A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN116207075A
CN116207075A CN202310338658.2A CN202310338658A CN116207075A CN 116207075 A CN116207075 A CN 116207075A CN 202310338658 A CN202310338658 A CN 202310338658A CN 116207075 A CN116207075 A CN 116207075A
Authority
CN
China
Prior art keywords
insulating layer
layer
metal layer
electronic device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310338658.2A
Other languages
English (en)
Inventor
洪堂钦
丁景隆
韦忠光
高克毅
王东荣
谢志勇
黄浩榕
李宜音
何家齐
林宜宏
周政旭
曾嘉平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority claimed from CN202010411348.5A external-priority patent/CN112310041B/zh
Publication of CN116207075A publication Critical patent/CN116207075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一种电子装置。所述电子装置包括第一绝缘层、电子组件、晶体管电路以及控制电路。第一绝缘层包括第一表面以及相对于第一表面的第二表面。电子组件位于第一表面上。晶体管电路位于第一表面上或第二表面上。控制电路经由晶体管电路来驱动电子组件。

Description

电子装置
本发明是2020年5月15日所提出的申请号为202010411348.5、发明名称为《电子装置及其制造方法》的发明专利申请的分案申请。
技术领域
本揭露涉及一种装置，尤其涉及一种电子装置。
背景技术
当电子装置越来越精细，主动组件较难直接制作在基板、薄膜或玻璃上。并且，受制于半导体制程中对于线宽及线距的限制，一般的电路基板上必需制作有多层的布线结构来使主动组件设置在电路基板上，因此导致电子装置的尺寸以及制程成本的增加。有鉴于此，以下提出几个实施例的解决方案。
发明内容
本揭露是针对一种电子装置，可提供或制造包括有晶体管电路以及单面或双面重分布制程(Redistribution Layer,RDL)布线的电子结构的电子装置。
根据本揭露的实施例，本揭露的电子装置包括第一绝缘层、电子组件、晶体管电路以及控制电路。第一绝缘层包括第一表面以及相对于第一表面的第二表面。电子组件位于第一表面上。晶体管电路位于第一表面上或第二表面上。控制电路经由晶体管电路来驱动电子组件。
基于上述，本揭露的电子装置，可通过较少层数的重分布制程布线以及设置有晶体管电路来实现较具有尺寸以及制程成本较低的电子结构的电子装置。
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出显示设备的一部分，且附图中的特定组件并非依照实际比例绘图。此外，图中各组件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
附图说明
包括附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1为本揭露的第一实施例的电子装置的结构的剖视示意图；
图2A及图2B为本揭露的第一实施例的电子装置的制造方法的流程图；
图3A至图3D为图2A及图2B的制造方法期间各阶段的结构的剖视示意图；
图4为本揭露的第二实施例的电子装置的结构的剖视示意图；
图5A及图5B为本揭露的第二实施例的电子装置的制造方法的流程图；
图6A至图6D为图5A及图5B的制造方法期间各阶段的结构的剖视示意图；
图7为本揭露的第三实施例的电子装置的结构的剖视示意图；
图8为本揭露的第三实施例的电子装置的制造方法的流程图；
图9A至图9D为图8的制造方法期间各阶段的结构的剖视示意图；
图10为本揭露的第四实施例的电子装置的结构的剖视示意图；
图11为本揭露的第四实施例的电子装置的制造方法的流程图；
图12A至图12D为图11的制造方法期间各阶段的结构的剖视示意图；
图13为本揭露的第五实施例的电子装置的结构的剖视示意图；
图14为本揭露的第六实施例的电子装置的结构的剖视示意图；
图15为本揭露的第七实施例的电子装置的结构的剖视示意图。
附图标号说明
100、400、700、1000、1300、1400、1500:电子装置；
110、310、410、610、710、910、1010、1210、1310、1410、1510:第一金属层；
111、311、411、611、1311、1411、1511:开口；
120、320、420、620、720、920、1020、1220、1320、1420、1520:第一绝缘层；
130、330、430、630、730、930、1030、1230、1330、1430、1530:第二金属层；
140、340、440、640、740、940、1040、1240、1340、1440、1540:布线层；
150、350、450、650、750、950、1050、1250、1350、1450、1550:晶体管电路；
160、360、460、660、760、960、1060、1260、1360、1460、1560:第二绝缘层；
170、370、370’、470、670、670'、770、970、1070、1270、1370、1470、1570:电子组件；
171、172、371、372、471、472、671、672、771、772、971、972、1071、1072、1251、1271、1272、1351、1371、1372、1452、1471、1472、1553、1571、1572:导电件；
180、380、480、680、780、980、1080、1280、1380、1480、1580:控制电路；
181、381、481、681、781、981、1081、1281、1381、1481、1581:载板；
182、382、482、682、782、982、1082、1282、1382、1482、1582:导电材料；
301、303、601、603、901、903、1203:承载基板；
302、602、902、1202:连接层；
312～316、612～616:电极
690、390:被动组件；
S1:第一表面；
S2:第二表面；
S201～S213、S501～S513、S801～S811、S1101～S1111:步骤；
D1:第一方向；
D2:第二方向；
D3:第三方向。
具体实施方式
本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定组件。本领域技术人员应理解，显示设备制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包括任何直接及间接的电性连接手段。
当叙述一第一材料层设置于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构系直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
在此，“约”、“大致”、“实质上”的用语通常表示在一给定值或范围的15％内，例如10％内、5％内、3％之内、2％之内、1％之内、或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大致”、“实质上”的情况下，仍可隐含“约”、“大致”、“实质上”的含义。
虽然诸如“第一”、“第二”、“第三”等术语可用来描述或命名不同的构件，而此些构件并不以此些术语为限。此些术语仅用以区别说明书中的一构件与其他构件，无关于此些构件的制造顺序。权利要求中可不使用相同术语，并可依照权利要求中组件宣告的顺序，以“第一”、“第二”、“第三”等来取代。据此，在以下说明书中，第一构件在权利要求中可能为第二构件。在本揭露中，若未特别说明，则相同名称的组件(例如晶体管电路150、晶体管电路350......)在不同实施例或附图中可具有相同或类似的性质，为了简洁说明所以可能不再赘述。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。
图1为本揭露的第一实施例的电子装置的结构的剖视示意图。参考图1，电子装置100可包含一种具有双面重分布制程布线的电子结构，以使可在基板两侧设置相关电子或电路单元，但不限于此。具体而言，电子装置100可包括第一金属层110、第一绝缘层120、第二金属层130、布线层140、晶体管电路150、第二绝缘层160、电子组件170以及控制电路180。晶体管电路150可例如包括一个或多个晶体管，例如薄膜晶体管(Thin-Film Transistor,TFT)，并且所述多个晶体管的类型可例如是底部栅极(Bottom gate)晶体管、顶部栅极(Topgate)晶体管或双栅极(Double gate/Dual gate)晶体管。晶体管电路150可与第一金属层110和/或电子组件170电性连接，但不限于此。在本实施例中，第一绝缘层120包括第一表面S1以及第二表面S2，其中第一表面S1相对于第二表面S2。第一表面S1以及第二表面S2可分别大致平行于由第一方向D1及第二方向D2延伸所形成的平面。第一表面S1朝向相反于第三方向D3的方向，并且第二表面S2朝向第三方向D3。第一方向D1、第二方向D2及第三方向D3彼此大致垂直。在本实施例中，第一绝缘层120可为一种软性材料，例如聚酰亚胺(Polyimide,PI)，但本揭露并不限于此。在一些实施例中，第一绝缘层120亦可包含例如为硬性材料(例如玻璃、陶瓷、蓝宝石或其他适当的材料)、柔性材料(例如高分子材料或其他适当的材料)或塑料电路板等。
在本实施例中，第一金属层110具有开口111，并且形成在第一绝缘层120的第一表面S1上。开口111可在第二方向D2上延伸，并且为槽孔结构。第二金属层130形成在第一绝缘层120的第二表面S2上。在本实施例中，开口111朝第三方向D3投射在第二表面S2上的投影重叠于第二金属层130朝相反于第三方向D3投射在第二表面S2上的投影。值得注意的是，第一金属层110可包括电极片、焊垫(Bonding pad)、布线(Routing)或散热片(Heat sink)的至少其中之一的电路组件或金属组件结构，并且第二金属层130也可包括电极片、焊垫或布线的至少其中之一的电路组件或金属组件结构。在本实施例中，第一绝缘层120的第二表面S2上还可形成布线层140以及晶体管电路150，其中布线层140可包括多个电路走线。晶体管电路150电性连接布线层140。在一些实施例中，第二金属层130、布线层140以及晶体管电路150可形成于第一绝缘层120的第二表面S2上的同一层，或是形成于第一绝缘层120的第二表面S2上的另多个绝缘层之间，以分别与第一绝缘层120的第二表面S2之间具有不同距离。
在本实施例中，第一绝缘层120的第二表面S2上还形成覆盖第二金属层130、布线层140以及晶体管电路150的第二绝缘层160。电子组件170可设置在第二绝缘层160上。电子组件170可经由导电件171、导电件172与第一金属层110以及第二金属层130电性连接，但不限于此。导电件171可为贯孔(Via)的形式贯穿第一绝缘层120以及第二绝缘层160，并且导电件172可为贯孔的形式贯穿第二绝缘层160，其中导电件171、172的材料可包含金属导电材料，例如锡铅合金。在本实施例中，电子组件170可包括PN接面(PN juntion)组件、太阳能电池(Solar cell)、集成电路(Intergrated Circuit,IC)、发光二极管(Light-EmittingDiode,LED)组件或传感器(Sensor)等，但本揭露并不限于此。在一些实施例中，上述的PN接面组件包括可调电容(Variable capacitor)，例如变容二极管(varactor)，但不限于此。并且，在一些实施例中，在第一绝缘层120的第一表面S1的第一金属层110还可设置或电性连接例如被动组件、薄膜电池(Thin film battery)、传感器或发光二极管等，但本揭露亦不限于此。在本实施例中，控制电路180可设置在载板181上，并且经由导电材料182电性连接至布线层140，以通过布线层140电性连接至晶体管电路150，但不限于此。导电材料182可为异方性导电胶(Anisotropic Conductive Film)或其他适当的导电材料，但不限于此。在本实施例中，控制电路180用以经由晶体管电路150来提供相关控制信号、驱动信号等电信号至电子组件170，以控制或驱动电子组件170。因此，本实施例的电子装置100可具有双面重分布制程布线以及设置有晶体管电路150的架构，并且可通过晶体管电路150来控制或驱动设置在基板上的电子组件170。在一实施例中，载板181可包含软性印刷电路板(Flexibleprinted circuit,FPC)或其他适当的电路板，但不限于此。在其他实施例中，控制电路180可电连接至晶体管电路150，但不需通过载板181和/或导电材料182。
在本实施例中，电子装置100可包括显示设备、电磁波调整装置、感测装置或拼接装置，但不以此为限。电子装置100可为可弯折或可挠式电子装置。电子装置100可例如包括液晶(liquid crystal)发光二极管，并且发光二极管可例如包括无机发光二极管、有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot,QD，可例如为QLED、QDLED)，荧光(fluorescence)、磷光(phosphor)或其他适合的材料且其材料可任意排列组合，但不以此为限。电磁波调整装置可例如用以接收或发射电磁波，但不以此为限。拼接装置可例如是显示器拼接装置或电磁波调整装置的拼接装置，但不以此为限。需注意的是，电子装置100可为前述的任意排列组合，但不以此为限。
图2A及图2B为本揭露的第一实施例的电子装置的制造方法的流程图。图3A至图3D为图2A及图2B的制造方法期间各阶段的结构的剖视示意图。本实施例的以下各步骤可通过对应的一种或结合多种半导体制程手段来实现，并且以下由各中间步骤所形成的图3A至图3D的结构皆可各自被独立地实施为某些特定的电子装置，而不限于实施至最终步骤所产生的电子装置。参考图2A以及图3A，图2A的制造方法可产生一种具有双面重分布制程布线的电子结构的电子装置。在步骤S201，承载基板301被提供，并且承载基板301可例如是硬板或软板，而本揭露并不加以限制。在步骤S202，具有开口311的第一金属层310形成在承载基板301上。开口311可经由半导体蚀刻制程来形成，并且第一金属层310还可经由半导体蚀刻制程来形成如图3A所示的电极312、电极313、电极314、电极315以及电极316等金属或电路部件。在一实施例中，电极312、313、314、315、及316的其中一者或多者可被省略，但不限于此。在步骤S203，第一绝缘层320可形成在第一金属层310上，以使第一绝缘层320的第一表面S1与第一金属层310接触。在步骤S204，第二金属层330形成在第一绝缘层320上，以使第一绝缘层320的第二表面S2与第二金属层330接触。第一表面S1相对于第二表面S2。值得注意的是，开口311在第二表面上S2的投影可重叠于第二金属层330在第二表面S2上的投影。在本揭露中，若未特别说明，则“重叠”可包含完全重叠及部分重叠。在步骤S205，晶体管电路350可形成在第一绝缘层320上。在步骤S206，布线层340可形成在第一绝缘层320上，并且布线层340可电性连接至晶体管电路350。在步骤S207，覆盖第二金属层330、布线层340以及晶体管电路350的第二绝缘层360形成在第一绝缘层320上。
参考图2A以及图3B，在步骤S208，电子组件370设置在第二绝缘层360上，并且电子组件370电性连接晶体管电路350、第一金属层310以及第二金属层330。电子组件370可采用表面焊接技术(Surface Mount Technology,SMT)的制程来经由导电件371、372与第一金属层310以及第二金属层330电性连接，并且通过额外的走线来电性连接至晶体管电路350。导电件371可为贯孔的形式贯穿第一绝缘层320以及第二绝缘层360，并且导电件372同样可为贯孔的形式贯穿第二绝缘层360。在步骤S209，控制电路380电性连接布线层340。控制电路380可采用薄膜覆晶(Chip on Film,COF)封装技术或是玻璃覆晶(Chip on Glass,COG)封装技术来制作在载板381上，其中载板381可为薄膜或玻璃。布线层340可包含扇出型布线(Fan-out routing)，并且布线层340上方可对应于第二绝缘层360的贯孔或开口，但不限于此。在本实施例中，控制电路380与载板381所形成的控制芯片可以采芯片面朝下(Chipface down)的方式放置在布线层340上方，并且可采用表面焊接技术或通过异方性导电胶(Anisotropic Conductive Film,ACF)黏合来电性连接布线层340，但不限于此。举例来说，控制电路380可经由载板381上的电路以及导电材料382电性连接至布线层340，并且通过布线层340电性连接至晶体管电路350。控制电路380可通过晶体管电路350来控制或驱动电子组件370。
举例而言，电子组件370可包括可调电容，并且控制电路380可通过晶体管电路350来调控所述可调电容的电容值，以使第一金属层310以及第二金属层330之间的电容值可被对应地调整。因此，第一金属层310的开口311与第二金属层330之间可形成电磁波辐射组件或电磁波辐射调变器(Radiation modulator)，但不限于此。
然而，参考图3C，在一些实施例中，步骤S208还可包括进一步设置另一电子组件370’在第二绝缘层360上，并且电子组件370’可电性连接第二金属层330。参考图2B以及图3C，在步骤S210，形成覆盖电子组件370、370’以及控制电路380的连接层302在第二绝缘层360上，并且将另一承载基板303设置在连接层302上。承载基板303可为硬板或软板，并且连接层302的材料可例如包含是一种暂时性连接材料。在步骤S211，承载基板301被移除。承载基板301可例如经由激光、加热或照光等方式来移除，本揭露并不加以限制。对此，由于第一绝缘层320的材料可例如是包含一种软性电路板材料，因此为降低承载基板301被移除时造成第一绝缘层320两侧的结构以及组件的损坏，因此另一承载基板303以及连接层302先形成在第二绝缘层360上，接着才移除承载基板301。参考图2B以及图3D，在步骤S212，被动组件390可设置于第一金属层310下，并且将被动组件390电性连接第一金属层310。在步骤S213，连接层302以及承载基板303被移除。连接层302可例如经由激光、加热或照光等方式来移除，而使承载基板303可与第二绝缘层360分离，但不限于此。另外，图2B的步骤S210～S213亦可实施在图3B的结构，以有效地移除图3B的承载基板301。
举例而言，电子组件370可包括集成电路，并且另一电子组件370’可包括太阳能电池。所述集成电路可例如包括相关调变电路，例如整流器。被动组件390可为薄膜电池。因此，所述太阳能电池可经由第一金属层310提供电能至所述集成电路，并且经由电压或电流调变后，以将经调变后的电能提供至第二金属层330，以对所述薄膜电池进行蓄电，但本揭露不限于此。
图4为本揭露的第二实施例的电子装置的结构的剖视示意图。图4为本揭露的第二实施例的电子装置的结构的剖视示意图。电子装置400可为一种具有双面重分布制程布线的电子结构，以使可在基板两侧设置相关电子或电路单元。具体而言，电子装置400包括第一金属层410、第一绝缘层420、第二金属层430、布线层440、晶体管电路450、第二绝缘层460、电子组件470以及控制电路480。晶体管电路450可例如包括一个或多个晶体管，并且所述多个晶体管的类型可例如是底部栅极晶体管、顶部栅极晶体管或双栅极晶体管。在本实施例中，第一绝缘层420包括第一表面S1以及第二表面S2，其中第一表面S1相对于第二表面S2。在本实施例中，第一绝缘层420可为一种软性电路板材料，但本揭露并不限于此。在一些实施例中，第一绝缘层420的材料亦可例如为上述硬性材料、柔性材料或塑料电路板等，在此不再赘述。值得注意的是，本实施例的晶体管电路450可为具有多个晶体管电路的裸片(Die)，以经由将集成在所述裸片上的晶体管电路450与布线层440电性连接，而使晶体管电路450与布线层440电性连接。举例来说，晶体管电路450可包含基材(图未示)及至少一晶体管，基材的材料可包含玻璃或其他适当的材料，所述至少一晶体管设置于基材上，且晶体管电路450与布线层440电性连接。
在本实施例中，第一金属层410可具有开口411，并且第一金属层410形成在第一绝缘层420的第一表面S1上。举例来说，开口411可在第二方向D2上延伸，并且可为槽孔结构，但不限于此。第二金属层430可形成在第一绝缘层420的第二表面S2上。在本实施例中，开口411朝第三方向D3投射在第二表面S2上的投影可重叠于第二金属层430朝相反于第三方向D3投射在第二表面S2上的投影。值得注意的是，第一金属层410可包括电极片、焊垫、布线或散热片的至少其中之一的电路组件或金属组件结构，并且第二金属层430也可包括电极片、焊垫或布线的至少其中之一的电路组件或金属组件结构，但不限于此。在本实施例中，第一绝缘层420的第二表面S2上还可形成布线层440，其中布线层440可包括多个电路走线。在一些实施例中，第二金属层430以及布线层440可形成于第一绝缘层420的第二表面S2上的同一层。在其他实施例中，第二金属层430和/或布线层440可分别与第一绝缘层420的第二表面S2之间具有不同距离，且第二金属层430与布线层440之间可设置至少一绝缘层，但不限于此。
在本实施例中，第一绝缘层420的第二表面S2上还形成覆盖第二金属层430以及布线层440的第二绝缘层460。晶体管电路450与电子组件470设置在第二绝缘层460上。晶体管电路450可经由导电件451与布线层440电性连接。电子组件470可经由导电件471、472与第一金属层410以及第二金属层430电性连接。导电件451、471可为贯孔的形式贯穿至少部分的第一绝缘层420和/或至少部分的第二绝缘层460，并且导电件472可为贯孔的形式贯穿第二绝缘层460，其中导电件451、471、472可为金属导电材料，例如锡铅合金。在本实施例中，电子组件470可包括PN接面组件、太阳能电池、集成电路、发光二极管组件、传感器、其他适当的电子组件、或上述的组合，但本揭露并不限于此。在一些实施例中，上述的PN接面组件包括可调电容。并且，在一些实施例中，在第一绝缘层420的第一表面S1的第一金属层410还可设置或电性连接例如被动组件、薄膜电池、传感器或发光二极管等，但本揭露亦不限于此。在本实施例中，控制电路480可设置在载板481上，并且经由导电材料482电性连接至布线层440，以通过布线层440电性连接至晶体管电路450。在本实施例中，控制电路480用以经由晶体管电路450来提供相关控制信号、驱动信号等电信号至电子组件470，以控制或驱动电子组件470。晶体管电路450可电性连接至第一金属层410及电子组件470，但不限于此。因此，本实施例的电子装置400可具有双面重分布制程布线以及设置有晶体管电路450的架构，并且可通过晶体管电路450来控制或驱动设置在基板上的电子组件470。
图5A及图5B为本揭露的第二实施例的电子装置的制造方法的流程图。图6A至图6D为图5A及图5B的制造方法期间各阶段的结构的剖视示意图。本实施例的以下各步骤可通过对应的一种或结合多种半导体制程手段来实现，并且以下由各中间步骤所形成的图3A至图3D的结构皆可各自被独立地实施为某些特定的电子装置，而不限于实施至最终步骤所产生的电子装置。参考图5A以及图6A，图5A的制造方法可产生一种具有双面重分布制程布线结构的电子装置，但不限于此。在步骤S501，承载基板601被提供，并且承载基板601可例如是硬板或软板，而本揭露并不加以限制。在步骤S502，具有开口611的第一金属层610形成在承载基板601上。开口611可例如经由半导体蚀刻制程来形成，并且第一金属层610还可例如经由半导体蚀刻制程来形成如图6A所示的电极612、电极613、电极614、电极615以及电极616等金属或电路部件，但不限于此。在某些实施例中，上述电极613-616中的一者或多者可被省略。在步骤S503，第一绝缘层620形成在第一金属层610上，例如第一绝缘层620的第一表面S1与第一金属层610直接或间接接触，但不限于此。在步骤S504，第二金属层630可形成在第一绝缘层620上，例如第一绝缘层620的第二表面S2与第二金属层630直接或间接接触。第一表面S1相对于第二表面S2。值得注意的是，开口611在第二表面上S2的投影可重叠于第二金属层630在第二表面S2上的投影。在步骤S505，布线层640形成在第一绝缘层620上，并且布线层640电性连接至晶体管电路650。在步骤S506，覆盖第二金属层630以及布线层640的第二绝缘层660形成在第一绝缘层620上。
参考图5A以及图6B，在步骤S507，晶体管电路650设置在第二绝缘层660上，并且电性连接布线层640。晶体管电路650可采用表面焊接技术的制程来经由导电件651与布线层640电性连接，但不限于此。导电件651可为贯孔的形式贯穿至少部份的第二绝缘层660。在步骤S508，电子组件670可设置在第二绝缘层660上，并且电子组件670电性连接晶体管电路650、第一金属层610以及第二金属层630。电子组件670可采用表面焊接技术的制程来经由导电件671、672与第一金属层610以及第二金属层630电性连接，并且通过额外的走线来电性连接至晶体管电路650，但不限于此。导电件671可为贯孔的形式贯穿至少部分的第一绝缘层620和/或至少部分的第二绝缘层660，并且导电件672同样可为贯孔的形式贯穿至少部分的第二绝缘层660。在步骤S509，控制电路680可电性连接布线层640。控制电路680、导电材料682、及布线层640可与上述控制电路180、导电材料182、及布线层140类似，在此不再赘述。举例而言，电子组件670可与上述电子组件170类似，在此不再赘述。
然而，参考图6C，在一些实施例中，步骤S508还可包括进一步设置另一电子组件670’在第二绝缘层660上，并且电子组件670’电性连接第二金属层630。参考图5B以及图6C，在步骤S510，覆盖电子组件370、370’、晶体管电路650以及控制电路680的连接层602在第二绝缘层660上，并且将另一承载基板603设置在连接层602上。步骤S510可与上述步骤S210类似，在此不再赘述。
图7为本揭露的第三实施例的电子装置的结构的剖视示意图。参考图7，电子装置700可为一种具有单面重分布制程布线的电子结构，以使可在基板一侧设置相关电子、电路单元。具体而言，电子装置700可包括第一金属层710、第一绝缘层720、第二金属层730、布线层740、晶体管电路750、第二绝缘层760、PN接面组件770以及控制电路780。晶体管电路750可例如包括一个或多个晶体管，并且所述多个晶体管的类型可例如是底部栅极晶体管、顶部栅极晶体管或双栅极晶体管。在本实施例中，第一绝缘层720包括第一表面S1以及第二表面S2，其中第一表面S1相对于第二表面S2。在本实施例中，第一绝缘层720可为一种软性电路板材料，但本揭露并不限于此。在一些实施例中，第一绝缘层720亦可例如为硬性、柔性或塑料电路板等材料。
在本实施例中，第一金属层710以及第二金属层730可形成在第一绝缘层720的第二表面S2上。值得注意的是，第一金属层710可包括电极、焊垫、布线或散热片的至少其中之一的电路组件或金属组件结构，并且第二金属层730也可包括电极、焊垫或布线的至少其中之一的电路组件或金属组件结构。在本实施例中，第一绝缘层720的第二表面S2上还可形成布线层740以及晶体管电路750。晶体管电路750可电性连接布线层740，并且布线层740包括多个电路走线。在一些实施例中，第一金属层710、第二金属层730、布线层740以及晶体管电路750可形成于第一绝缘层720的第二表面S2上的同一层。在其他实施例中，第一金属层710、第二金属层730、及布线层740可分别与第一绝缘层720的第二表面S2之间具有不同距离，但不限于此。
在本实施例中，第一绝缘层720的第二表面S2上还形成覆盖第一金属层710、第二金属层730、布线层740以及晶体管电路750的第二绝缘层760。PN接面组件770设置在第一绝缘层720的第一表面S1，以经由导电件771、772与第一金属层710以及第二金属层730电性连接。导电件771、772可为贯孔的形式贯穿第一绝缘层720，其中导电件771、772可为金属导电材料，例如锡铅合金。在本实施例中，PN接面组件770可包括可调电容。在本实施例中，控制电路780设置在载板781上，并且经由导电材料782电性连接至布线层740，以通过布线层740电性连接至晶体管电路750。在本实施例中，控制电路780用以经由晶体管电路750来提供相关控制信号、驱动信号等电信号至PN接面组件770，以控制或驱动PN接面组件770。因此，本实施例的电子装置700可具有单面重分布制程布线以及设置有晶体管电路750架构，并且可通过晶体管电路750来控制或驱动设置在基板上的PN接面组件770。
图8为本揭露的第三实施例的电子装置的制造方法的流程图。图9A至图9D为图8的制造方法期间各阶段的结构的剖视示意图。本实施例的以下各步骤可通过对应的一种或结合多种半导体制程手段来实现，并且以下由各中间步骤所形成的图9A至图9D的结构皆可各自被独立地实施为某些特定的电子装置，而不限于实施至最终步骤所产生的电子装置。参考图8以及图9A，图8的制造方法可产生一种具有单面重分布制程布线的电子结构的电子装置。在步骤S801，承载基板901被提供，并且承载基板901的材料可例如包含上述硬板或软板的材料，而本揭露并不加以限制。在步骤S802，第一绝缘层920形成在承载基板901上。在步骤S803，第一金属层910以及第二金属层930可形成在第一绝缘层920上。第一金属层910以及第二金属层930可例如经由半导体蚀刻制程来形成如焊垫、散热片、布线、电极片等金属或电路部件，但本揭露并不限于此。在步骤S804，晶体管电路950形成在第一绝缘层920上，并且将晶体管电路950可与第二金属层930电性连接。在步骤S805，布线层940形成在第一绝缘层920上，并且布线层940电性连接至晶体管电路950。在步骤S806，覆盖第一金属层910、第二金属层930、布线层940以及晶体管电路950的第二绝缘层960形成在第一绝缘层920上。
参考图8以及图9B，在步骤S807，控制电路980电性连接布线层940。控制电路980可例如采用薄膜覆晶封装技术或是玻璃覆晶封装技术来制作在载板981上，其中载板981的材料可包含薄膜、玻璃、或其他适当的材料。布线层940可包含扇出型布线，并且布线层940上方可对应于第二绝缘层960的贯孔或开口。在本实施例中，控制电路980与载板981所形成的控制芯片可以采芯片面朝下的方式放置在布线层940上方，并且可采用表面焊接技术或通过异方性导电胶黏合来电性连接布线层940，但不限于此。举例来说，控制电路980可经由导电材料982电性连接至布线层940，并且通过布线层940电性连接至晶体管电路950。
参考图8以及图9C，在步骤S808，覆盖控制电路980的连接层902形成在第二绝缘层960上，并且另一承载基板903形成在连接层902上。承载基板903可包含硬板、软板、或上述的组合，并且连接层902可例如包含一种暂时性连接材料。在步骤S809，承载基板901被移除。承载基板901可例如经由激光、加热或照光等方式来移除，本揭露并不加以限制。对此，由于第一绝缘层920可例如包含前述的软性材料，因此为降低承载基板901被移除时造成第一绝缘层920两侧的结构以及组件的损坏，因此另一承载基板903以及连接层902可先形成在第二绝缘层960上，接着才移除承载基板901，但不限于此。在步骤S810，电子组件970设置在第一绝缘层920下(第一表面S1上)，并且电子组件970电性连接第一金属层910以及第二金属层930。电子组件970可经由导电件971、972与第一金属层910以及第二金属层930电性连接，并且电性连接至晶体管电路950。导电件971、972可为贯孔的形式贯穿至少部分的第一绝缘层920。在步骤S811，连接层902以及另一承载基板903被移除。连接层902可例如经由激光、加热或照光等方式来移除，而可使承载基板903与第二绝缘层960分离。
图10为本揭露的第四实施例的电子装置的结构的剖视示意图。参考图10，电子装置1000可包含一种具有单面重分布制程布线的电子结构，以使可在第一绝缘层1020一侧设置相关电子、电路单元。具体而言，电子装置1000包括第一金属层1010、第一绝缘层1020、第二金属层1030、布线层1040、晶体管电路1050、第二绝缘层1060、电子组件1070(例如PN接面组件)以及控制电路1080。晶体管电路1050可例如包括一个或多个晶体管，并且所述多个晶体管的类型可例如是底部栅极晶体管、顶部栅极晶体管或双栅极晶体管。在本实施例中，第一绝缘层1020包括第一表面S1以及第二表面S2，其中第一表面S1相对于第二表面S2。在本实施例中，第一绝缘层1020可包含一种软性材料，但本揭露并不限于此。在一些实施例中，第一绝缘层1020亦可包含例如硬性、柔性或塑料电路板等材料。值得注意的是，本实施例的晶体管电路1050可包含基材(图未示)及至少一晶体管，至少一晶体管设置于基材上。所述至少一晶体管可电连接至电子组件1070和/或第二金属层1030。
在本实施例中，第一金属层1010以及第二金属层1030可形成在第一绝缘层1020的第二表面S2上。值得注意的是，第一金属层1010可包括电极、焊垫、布线或散热片的至少其中之一的电路组件或金属组件结构，并且第二金属层1030也可包括电极、焊垫或布线的至少其中之一的电路组件或金属组件结构，但不限于此。在本实施例中，第一绝缘层1020的第二表面S2上还可形成布线层1040。在一些实施例中，第一金属层1010、第二金属层1030以及布线层1040可形成于第一绝缘层1020的第二表面S2上的同一层。在其他实施例中，第一金属层1010、第二金属层1030以及布线层1040可分别与第一绝缘层1020的第二表面S2之间具有不同距离。
在本实施例中，第一绝缘层1020的第二表面S2上还形成覆盖第一金属层1010、第二金属层1030以及布线层1040的第二绝缘层1060。晶体管电路1050设置在第二绝缘层1060上，并且晶体管电路1050经由导电件1051与布线层1040电性连接。导电件1051可为贯孔的形式贯穿第二绝缘层1060。电子组件1070(例如PN接面组件)设置在第一绝缘层1020的第一表面S1。导电件1071、1072可为贯孔的形式贯穿第一绝缘层1020，其中导电件1071、1072可为金属导电材料，例如锡铅合金。在本实施例中，控制电路1080设置在载板1081上，并且可经由导电材料1082电性连接至布线层1040，以通过布线层1040电性连接至晶体管电路1050。
图11为本揭露的第四实施例的电子装置的制造方法的流程图。图12A至图12D为图11的制造方法期间各阶段的结构的剖视示意图。本实施例的以下各步骤可通过对应的一种或结合多种半导体制程手段来实现，并且以下由各中间步骤所形成的图12A至图12D的结构皆可各自被独立地实施为某些特定的电子装置，而不限于实施至最终步骤所产生的电子装置。参考图11以及图12A，图11的制造方法可产生一种具有单面重分布制程布线的电子结构的电子装置。在步骤S1101，承载基板1201被提供，并且承载基板1201可例如是硬板或软板，而本揭露并不加以限制。在步骤S1102，第一绝缘层1220形成在承载基板1201上。在步骤S1103，第一金属层1210以及第二金属层1230形成在第一绝缘层1220上。在步骤S1104，布线层1240形成在第一绝缘层1220上，并且布线层1240电性连接至晶体管电路1250。在步骤S1105，覆盖第一金属层1210、第二金属层1230、布线层1240的第二绝缘层1260形成在第一绝缘层1220上。
参考图11以及图12B，在步骤S1106，晶体管电路1250设置在第二绝缘层1260上，并且电性连接布线层1240。晶体管电路1250可经由导电件1251与布线层1240电性连接。在步骤S1107，控制电路1280电性连接布线层1240。参考图11以及图12C，在步骤S1108，覆盖控制电路1280以及晶体管电路1250的连接层1202形成在第二绝缘层1260上，并且另一承载基板1203形成在连接层1202上。在步骤S1109，承载基板1201被移除。在步骤S1110，具有电子组件1270(例如可调电容的PN接面组件)设置在第一绝缘层1220下(第一表面S1上)，并且电子组件1270电性连接第一金属层1210以及第二金属层1230。在步骤S1111，连接层1202以及另一承载基板1203被移除。连接层1202可例如经由激光、加热或照光等方式来移除，而使承载基板1203可与第二绝缘层1260分离。
图13为本揭露的第五实施例的电子装置的结构的剖视示意图。参考图13，电子装置1300可包含一种具有单面重分布制程布线的电子结构，以使可在第一绝缘层1320一侧设置相关电子、电路单元。具体而言，电子装置1300包括第一金属层1310、第一绝缘层1320、第二金属层1330、布线层1340、晶体管电路1350、第二绝缘层1360、电子组件1370(例如PN接面组件)以及控制电路1380。
具体而言，第二金属层1330以及布线层1340形成在第一绝缘层1320的第二表面S2上。在一些实施例中，第二金属层1330以及布线层1340可形成于第一绝缘层1320的第二表面S2上的同一层或不同层在本实施例中，第一绝缘层1320的第二表面S2上还形成覆盖第二金属层1330以及布线层1340的第二绝缘层1360，并且具有开口1311的第一金属层1310形成在第二绝缘层1360上。值得注意的是，开口1311在第二表面上S2的投影可重叠于第二金属层1330在第二表面S2上的投影。在本实施例中，晶体管电路1350可经由导电件1351与第二金属层1330电性连接。在本实施例中，电子组件1370设置在第一绝缘层1320的第一表面S1，并且亦可经由导电件1371、1372与第一金属层1310以及第二金属层1330电性连接。
在本实施例中，控制电路1380用以经由晶体管电路1350来提供相关控制信号、驱动信号等电信号至电子组件1370，以控制或驱动电子组件1370。举例而言，电子组件1370可包括PN接面组件，并且控制电路1380可通过晶体管电路1350来调控电容值，以使第一金属层1310以及第二金属层1330之间的电容值可被对应地调整。第一金属层1310的开口1311与第二金属层1330之间可例如形成电磁波辐射组件或电磁波辐射调变器。图14为本揭露的第六实施例的电子装置的结构的剖视示意图。参考图14，电子装置1400可为一种具有单面重分布制程布线的电子结构，以使可在第一绝缘层1420一侧设置相关电子、电路单元。具体而言，电子装置1400包括第一金属层1410、第一绝缘层1420、第二金属层1430、布线层1440、晶体管电路1450、第二绝缘层1460、电子组件1470以及控制电路1480。
在本实施例中，晶体管电路1450可经由导电件1452与第二金属层1430电性连接。导电件1452可为贯孔的形式贯穿至少部分的第一绝缘层1420。在本实施例中，控制电路1480用以经由晶体管电路1450来提供相关控制信号、驱动信号等电信号至电子组件1470，以控制或驱动电子组件1470。在一实施例中，控制电路1480可通过第二金属层1430、晶体管电路1450、和/或布线层1440而电连接至电子组件1470。
图15为本揭露的第七实施例的电子装置的结构的剖视示意图。参考图15，电子装置1500可为一种具有单面重分布制程布线的电子结构。具体而言，电子装置1500可包括第一金属层1510、第一绝缘层1520、第二金属层1530、布线层1540、晶体管电路1550、第二绝缘层1560、电子组件1570以及控制电路1580。
在本实施例中，晶体管电路1550可形成在第一绝缘层1520的第一表面S1，并且可经由导电件1553与PN接面组件1570电性连接。导电件1553形成在第一绝缘层1520的第一表面S1，并且连接晶体管电路1550与PN接面组件1570，其中导电件1553可包含金属导电材料。在一实施例中，控制电路1580可通过第二金属层1530、晶体管电路1550、和/或布线层1540而电连接至电子组件1570，但不限于此。
综上所述，本揭露的电子装置可提供具有单面或多面重分布制程布线以及设置有晶体管电路的电子结构，并可通过晶体管电路来控制或驱动设置在基板上的电子组件，其中本揭露的单面或多面重分布制程布线架构可通过较少层数的架构来实现的，以有效降低电子装置的尺寸以及制程成本。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims (8)

1.一种电子装置，其特征在于，包括：
第一绝缘层，包括第一表面以及相对于所述第一表面的第二表面；
电子组件，位于所述第一表面上；
晶体管电路，位于所述第一表面上或所述第二表面上；以及
控制电路，
其中，所述控制电路经由所述晶体管电路来驱动所述电子组件。
2.根据权利要求1所述的电子装置，其特征在于，所述晶体管电路包括玻璃基材以及位于所述玻璃基材上的至少一个晶体管。
3.根据权利要求1所述的电子装置，其特征在于，所述电子组件是PN接面组件。
4.根据权利要求3所述的电子装置，其特征在于，所述电子组件包括可调电容。
5.根据权利要求1所述的电子装置，其特征在于，所述电子组件包括发光二极管。
6.根据权利要求1所述的电子装置，其特征在于，还包括：
第一金属层，设置在所述第一表面上或所述第二表面上；以及
导电件，形成于所述第一绝缘层的贯孔中，且所述导电件电性连接至所述电子组件以及第二金属层。
7.根据权利要求6所述的电子装置，其特征在于，还包括：所述第二金属层，其中所述第一金属层具有开口，所述开口与所述第二金属层之间形成电磁波辐射组件或电磁波辐射调变器。
8.根据权利要求1所述的电子装置，其特征在于，所述电子装置为电磁波调整装置。
CN202310338658.2A 2019-07-29 2020-05-15 电子装置 Pending CN116207075A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962879568P 2019-07-29 2019-07-29
US62/879,568 2019-07-29
US202062985892P 2020-03-06 2020-03-06
US62/985,892 2020-03-06
CN202010411348.5A CN112310041B (zh) 2019-07-29 2020-05-15 电子装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010411348.5A Division CN112310041B (zh) 2019-07-29 2020-05-15 电子装置及其制造方法

Publications (1)

Publication Number Publication Date
CN116207075A true CN116207075A (zh) 2023-06-02

Family

ID=74260534

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310338658.2A Pending CN116207075A (zh) 2019-07-29 2020-05-15 电子装置
CN202310338305.2A Pending CN116207074A (zh) 2019-07-29 2020-05-15 电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310338305.2A Pending CN116207074A (zh) 2019-07-29 2020-05-15 电子装置

Country Status (2)

Country Link
US (4) US11302635B2 (zh)
CN (2) CN116207075A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116207075A (zh) * 2019-07-29 2023-06-02 群创光电股份有限公司 电子装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
WO2008094383A1 (en) 2007-01-29 2008-08-07 Fred Bassali Advanced vehicular universal transmitter using time domain with vehicle location logging system
US8730179B2 (en) 2008-09-30 2014-05-20 Apple Inc. Integrated touch sensor and solar assembly
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US20110290296A1 (en) 2010-05-27 2011-12-01 Palo Alto Research Center Incorporated Flexible tiled photovoltaic module
CN102916067B (zh) 2011-08-05 2015-06-24 深圳市中航三鑫光伏工程有限公司 一种建材型双面玻璃光伏构件及其制造方法
JP2013161698A (ja) 2012-02-07 2013-08-19 Mitsui Mining & Smelting Co Ltd 電極箔および電子デバイス
US9640531B1 (en) * 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
US8975735B2 (en) * 2013-08-08 2015-03-10 Infineon Technologies Ag Redistribution board, electronic component and module
US9853361B2 (en) 2014-05-02 2017-12-26 The Invention Science Fund I Llc Surface scattering antennas with lumped elements
CN104079692A (zh) 2014-06-18 2014-10-01 京东方科技集团股份有限公司 显示设备副屏结构、双面显示手机及电子纸屏制作方法
US10374324B2 (en) 2016-04-15 2019-08-06 Kymeta Corporation Antenna having MEMS-tuned RF resonators
DE102016109853B4 (de) * 2016-05-30 2021-08-12 Infineon Technologies Ag Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
US10177078B2 (en) * 2016-11-28 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10692452B2 (en) * 2017-01-16 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US10910285B2 (en) * 2017-05-05 2021-02-02 Innolux Corporation Package structure with TFTS and die covered RDL
US10559563B2 (en) * 2017-06-26 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing monolithic three-dimensional (3D) integrated circuits
US11158586B2 (en) * 2018-12-27 2021-10-26 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN116207075A (zh) * 2019-07-29 2023-06-02 群创光电股份有限公司 电子装置
US11830800B2 (en) * 2021-03-25 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metallization structure and package structure

Also Published As

Publication number Publication date
US20220328405A1 (en) 2022-10-13
US20220328406A1 (en) 2022-10-13
US11302635B2 (en) 2022-04-12
US11817388B2 (en) 2023-11-14
CN116207074A (zh) 2023-06-02
US20210035909A1 (en) 2021-02-04
US20220181257A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
EP3503182B1 (en) Electronic device and manufacturing method thereof
JP4109707B1 (ja) 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
TWI378747B (en) Flexible electronic assembly
JP6497858B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR100525258B1 (ko) 전자 모듈, 그 제조 방법 및 구동 방법, 및 전자 기기
US10403650B2 (en) Electronic device and manufacturing method thereof
TWI646873B (zh) 電子裝置與其製造方法
US20180049324A1 (en) Semiconductor packages and display devices including the same
KR102051122B1 (ko) 표시 장치
JP2004235353A (ja) 半導体装置およびそれを用いたディスプレイ装置
EP3547368A1 (en) Electronic device
US20210265546A1 (en) Electronic device and manufacturing method thereof
CN116207075A (zh) 电子装置
CN112310041B (zh) 电子装置及其制造方法
US20220367370A1 (en) Electronic device
KR102059478B1 (ko) 회로 기판 및 그 제조 방법
CN116665551A (zh) 电子装置
EP4287790A1 (en) Electronic device and manufacturing method thereof
TWI804110B (zh) 電子裝置及其製造方法
CN114464717B (zh) 显示装置
JP2006023763A (ja) 電子モジュール及びその駆動方法並びに電子機器
TW202203412A (zh) 半導體封裝
CN116259958A (zh) 电子装置
CN117438431A (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination