TW202203412A - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TW202203412A
TW202203412A TW110108611A TW110108611A TW202203412A TW 202203412 A TW202203412 A TW 202203412A TW 110108611 A TW110108611 A TW 110108611A TW 110108611 A TW110108611 A TW 110108611A TW 202203412 A TW202203412 A TW 202203412A
Authority
TW
Taiwan
Prior art keywords
edge
semiconductor wafer
heat radiation
opening
wafer
Prior art date
Application number
TW110108611A
Other languages
English (en)
Inventor
朴智鏞
金德圭
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202203412A publication Critical patent/TW202203412A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明揭露一種半導體封裝，包含：基底膜，具有第一表面及與第一表面相對的第二表面；多個輸入/輸出線，位於基底膜的第一表面上；半導體晶片，安置於基底膜的第一表面上且連接至輸入/輸出線，且包含中心部分及中心部分的相對側上的末端部分；以及熱輻射圖案，位於基底膜的第二表面上。熱輻射圖案對應於半導體晶片且具有多個開口，多個開口對應於半導體晶片的末端部分且與半導體晶片的末端部分豎直地重疊。

Description

半導體封裝
本發明概念是關於一種半導體封裝，且更特定言之，是關於一種半導體晶片附接至膜上的半導體封裝。
為了應對當前傾向於更小、更薄以及更輕的電子產品的趨勢，已研發出使用可撓性膜基板的膜上晶片（chip-on-film；COF）封裝技術。根據COF封裝技術，半導體晶片可直接覆晶接合至膜基板且經由短引線耦接至外部電路。COF封裝可應用於可攜式終端裝置，諸如蜂巢式電話及個人數位助理（personal digital assistant；PDA）、膝上型電腦或顯示面板。
本發明概念的一些實例實施例提供一種具有更高可靠性的半導體封裝。
本發明概念的目標不限於本文中所提及的效益，且所屬領域中具有通常知識者將根據以下描述清楚地理解本文中尚未提及的其他目標。
根據本發明概念的一些實例實施例，半導體封裝可包含：基底膜，具有第一表面及與第一表面相對的第二表面；多個輸入/輸出線，位於基底膜的第一表面上；半導體晶片，位於基底膜的第一表面上且連接至輸入/輸出線，半導體晶片包含中心部分及中心部分的相對側上的末端部分；以及熱輻射圖案，位於基底膜的第二表面上，熱輻射圖案對應於半導體晶片且具有多個開口，多個開口對應於半導體晶片的末端部分且與半導體晶片的末端部分豎直地重疊。
根據本發明概念的一些實例實施例，半導體封裝可包含：基底膜，具有第一表面及與第一表面相對的第二表面；半導體晶片，位於基底膜的第一表面上，半導體晶片具有在第一方向上的長度及在垂直於第一方向的第二方向上的寬度，寬度小於長度；以及熱輻射圖案，位於基底膜的第二表面上。半導體晶片可包含：多個第一晶片墊，鄰近於半導體晶片的平行於第二方向的第一邊緣；及多個第二晶片墊，鄰近於半導體晶片的與第一邊緣相對的第二邊緣。熱輻射圖案可具有與半導體晶片的第一晶片墊豎直地重疊的第一開口及與半導體晶片的第二晶片墊豎直地重疊的第二開口。第一開口及第二開口中的每一者可具有在第二方向上的開口長度。開口長度可大於半導體晶片的寬度。
根據本發明概念的一些實例實施例，半導體封裝可包含：基底膜，具有第一表面及與第一表面相對的第二表面；多個輸入/輸出線，位於基底膜的第一表面上；半導體晶片，位於基底膜的第一表面上且連接至輸入/輸出線，半導體晶片包含：彼此相對的第一邊緣及第二邊緣，垂直於第一邊緣及第二邊緣且彼此相對的第三邊緣及第四邊緣，第一邊緣及第二邊緣長於第三邊緣及第四；以及熱輻射片，位於基底膜的第二表面上，熱輻射片對應於半導體晶片。半導體晶片可包含配置為鄰近於第一邊緣及第二邊緣的多個第一晶片墊及配置為鄰近於第三邊緣及第四邊緣的多個第二晶片墊。熱輻射片可具有部分地暴露基底膜的第一開口及第二開口。第一開口可與鄰近於第三邊緣的第二晶片墊豎直地重疊。第二開口可與鄰近於第四邊緣的第二晶片墊豎直地重疊。
其他實例實施例的細節包含於描述及圖式中。
將結合隨附圖式論述根據本發明概念的一些實例實施例的半導體封裝。
圖1示出繪示根據本發明概念的一些實例實施例的半導體封裝的平面圖。圖2A示出沿著圖1的線I-I'截取的繪示根據本發明概念的一些實例實施例的半導體封裝的橫截面圖。圖2B示出沿著圖1的線II-II'截取的繪示根據本發明概念的一些實例實施例的半導體封裝的橫截面圖。圖3示出繪示根據本發明概念的一些實例實施例的半導體封裝的熱輻射圖案的平面圖。
參考圖1、圖2A以及圖2B，半導體封裝100可包含基底膜110、輸入/輸出線120a及輸入/輸出線120b、半導體晶片130、連接端子160以及熱輻射圖案140。
基底膜110可為包含電絕緣材料或由電絕緣材料形成的可撓性膜，所述電絕緣材料諸如具有極佳耐久性及低熱膨脹係數（coefficient of thermal expansion；CTE）的聚醯亞胺。替代地，基底膜110可包含環氧樹脂、丙烯酸類樹脂、聚醚腈樹脂、聚醚碸樹脂、聚對苯二甲酸伸乙酯樹脂、聚萘二甲酸乙二酯樹脂或任何合適的合成樹脂。
基底膜110可包含在基底膜110的相對邊緣上以常規間隔彼此間隔開的導引孔111。導引孔111可允許纏繞卷軸（未繪示）將基底膜110纏繞於其上或自其釋放基底膜110。
基底膜110可具有第一表面110a及與第一表面110a相對的第二表面110b。輸入/輸出線120a及輸入/輸出線120b可安置於基底膜110的第一表面110a上。輸入/輸出線120a及輸入/輸出線120b可包含（例如）鋁或銅。輸入/輸出線120a及輸入/輸出線120b可藉由使用（例如）澆鑄、層壓或電鍍來形成。輸入/輸出線120a及輸入/輸出線120b可僅安置於基底膜110的第一表面110a上或安置於基底膜110的第一表面110a及第二表面110b兩者上。在輸入/輸出線120a及輸入/輸出線120b安置於基底膜110的第一表面110a及第二表面110b兩者上時，可形成一或多個導通孔（未繪示）以穿透基底膜110。
在一個實施例中，輸入/輸出線120a均為輸入線（其可特定地描述為輸入線120a），且輸入/輸出線120b均為輸出線（其可特定地描述為輸出線120b）。關於半導體晶片130，輸入線120a可在與輸出線120b的延伸方向相反的方向上延伸。舉例而言，輸入線120a可朝向半導體晶片130的第一側或邊緣延伸，且輸出線120b可朝向半導體晶片130的與第一側或邊緣相對的第二側或邊緣延伸。輸入線120a可連接至印刷電路板，且輸出線120b可連接至顯示面板。輸入線120a可向半導體晶片130提供自印刷電路板傳輸的信號電壓，且輸出線120b可向顯示面板提供在半導體晶片130中產生的影像信號。
半導體晶片130可安裝在基底膜110的第一表面110a上。半導體晶片130可具有具長軸及短軸的矩形形狀。舉例而言，半導體晶片130可包含彼此相對且平行於長軸的第一邊緣E1及第二邊緣E2，且亦可包含彼此相對且垂直於第一邊緣E1及第二邊緣E2的第三邊緣E3及第四邊緣E4。第三邊緣E3及第四邊緣E4可平行於短軸。
半導體晶片130可具有在第一方向D1（或長軸方向）上的第一長度L1及在垂直於第一方向D1的第二方向D2（或短軸方向）上的第一寬度W1。第一寬度W1可小於第一長度L1。舉例而言，半導體晶片130可經組態以使得在第一方向D1（或長軸方向）上的第一長度L1可為在第二方向D2（或短軸方向）上的第一寬度W1的約5倍至15倍，但在一些實施例中，第一長度L1可比第一寬度W1大15倍。舉例而言，半導體晶片130的第一長度L1在第一方向D1上可具有在約15,000微米至約17,000微米範圍內的值，且半導體晶片130的第一寬度W1在第二方向D2上可具有在約900微米至約1,500微米範圍內的值。諸如「約」或「近似」的術語可反映僅以較小的相對方式及/或以並不會顯著地更改某些元件的操作、功能或結構的方式變化的量、大小、定向或佈局。舉例而言，自「約0.1至約1」的範圍可涵蓋諸如0.1左右的0%至5%的偏差及1左右的0%至5%的偏差的範圍，尤其在此偏差維持與所列範圍相同的效果的情況下。
半導體晶片130可包含形成於晶圓上的積體電路，且可包含安置於其底部表面上的晶片墊。半導體晶片130的晶片墊可包含鄰近於第一邊緣E1的第一晶片墊131、鄰近於第二邊緣E2的第二晶片墊132、鄰近於第三邊緣E3的第三晶片墊133以及鄰近於第四邊緣E4的第四晶片墊134。第一晶片墊131可相對於沿著半導體晶片130的在第二方向D2上的中心在第一方向D1上延伸的線與第二晶片墊132對稱地配置，且第三晶片墊133可相對於沿著半導體晶片130的在第一方向D1上的中心在第二方向D2上延伸的線與第四晶片墊134對稱地配置。
半導體晶片130可包含中心部分及在中心部分的相對側上的相對末端部分。第一晶片墊131及第二晶片墊132可安置於半導體晶片130的中心部分上，且第三晶片墊133及第四晶片墊134可安置於半導體晶片130的相對末端部分上。舉例而言，在第一方向D1上，第一晶片墊131及第二晶片墊132可安置於半導體晶片130的內部部分中，且在相同的第一方向D1上，第三晶片墊133及第四晶片墊134可安置於半導體晶片130的外部部分上的相對末端上。第一晶片墊131可包含在第一方向D1上延伸的對準成一列的多個晶片墊（例如，3個或大於3個），且第二晶片墊132亦可包含在第一方向D1上延伸的對準成一列的多個晶片墊（例如，3個或大於3個）。第三晶片墊133可包含在第二方向D2上延伸的對準成一列的多個晶片墊（例如，3個或大於3個），且第四晶片墊134亦可包含在第二方向D2上延伸的對準成一列的多個晶片墊（例如，3個或大於3個）。在第一方向D1上延伸的每一列晶片墊可包含比在第二方向D2上延伸的每一列晶片墊更多的晶片墊（例如，在約兩倍的晶片墊至約八倍的晶片墊之間）。半導體晶片130的第一晶片墊131、第二晶片墊132、第三晶片墊133以及第四晶片墊134可經由連接端子160連接至對應的輸入/輸出線120a及輸入/輸出線120b。舉例而言，半導體晶片130可覆晶安裝在基底膜110上。半導體晶片130的第一晶片墊131、第二晶片墊132、第三晶片墊133以及第四晶片墊134可經由連接端子160實體耦接至輸入/輸出線120a及輸入/輸出線120b。舉例而言，連接端子160可為導電凸塊或焊料球。連接端子160可描述為晶片外部連接端子，此是因為其安置於半導體晶片130的外表面處且將信號及/或電壓自半導體晶片130的外側傳輸至半導體晶片130或自半導體晶片130傳輸至半導體晶片130的外側。
根據一些實例實施例，半導體晶片130可為驅動顯示面板的顯示驅動器積體晶片（integrated chip；IC）。舉例而言，半導體晶片130可藉由使用自時序控制器傳輸的資料信號產生影像信號，且可將影像信號輸出至顯示面板。對於另一實例，半導體晶片130可為連接至顯示驅動器IC的時序控制器。
對於另一實例，當半導體封裝100與除顯示裝置以外的電子裝置組合時，半導體晶片130可用於驅動電子裝置。
鈍化層150可安置於基底膜110的第一表面110a上。鈍化層150可覆蓋輸入/輸出線120a及輸入/輸出線120b。鈍化層150可包含例如阻焊劑或乾膜抗蝕劑，或替代地可為基於氧化物或基於氮化物的介電層。
底部填充層155可沿著半導體晶片130的底部邊緣安置，且可填充基底膜110與半導體晶片130之間的空間。底部填充層155可部分地覆蓋輸入/輸出線120a及輸入/輸出線120b。底部填充層155可包含（例如）環氧樹脂。
熱輻射圖案140可安置於基底膜110的第二表面110b上，且黏著層145可設置於熱輻射圖案140與基底膜110的第二表面110b之間。黏著層145可為例如包含介電材料的聚合物帶，且因此可為電絕緣的。
熱輻射圖案140可向外釋放在半導體晶片130操作時產生的熱量。熱輻射圖案140可由熱膨脹係數大於基底膜110的熱膨脹係數的材料形成。舉例而言，熱輻射圖案140可為例如銅（Cu）、鋁（Al）或其合金的金屬帶。熱輻射圖案140亦可描述為熱輻射片、熱輻射膜、熱輻射箔或熱輻射材料層。
根據一些實例實施例，熱輻射圖案140可具有對應於半導體晶片130的第一末端部分的第一開口141a及對應於半導體晶片130的與第一末端部分相對的第二末端部分的第二開口141b。熱輻射圖案140可包含第一開口141a與第二開口141b之間的中心部分。在一些實例實施例中，第一開口141a及第二開口141b可具有實質上相同的大小且可圍繞在第二方向D2上延伸且在第一方向D1上穿過熱輻射圖案140的中心的線彼此對稱地安置。熱輻射圖案140可經組態以使得第一開口141a與第二開口141b之間的中心部分可與半導體晶片130的第一晶片墊131及第二晶片墊132重疊。如圖1及繪示熱輻射圖案的實施例的其他實例圖式中可見，熱輻射圖案140包含連續且覆蓋中心部分上的半導體晶片130的整個區域的中心部分，且包含整體連接至中心部分且與中心部分形成但位於半導體晶片130的區域外部的外部部分。在熱輻射圖案140的中心部分外部的半導體晶片130的部分並未由熱輻射圖案140覆蓋。
舉例而言，參考圖1及圖3，熱輻射圖案140的大小可取決於半導體晶片130的大小。熱輻射圖案140可具有具長軸及短軸的矩形形狀。熱輻射圖案140在第一方向D1（或長軸方向）上可具有大於半導體晶片130的第一長度L1的第二長度L2，且在第二方向D2（或短軸方向）上亦可具有大於半導體晶片130的第一寬度W1的第二寬度W2。熱輻射圖案140的第二長度L2可小於在基底膜110的第一方向D1上的長度L3，且熱輻射圖案140的第二寬度W2可小於在基底膜110的第二方向D2上的寬度W3。熱輻射圖案140可具有小於半導體晶片130的厚度的厚度，且熱輻射圖案140可具有在約15微米至約50微米範圍內的厚度。
熱輻射圖案140的第一開口141a及第二開口141b中的每一者可具有在第一方向D1上的開口寬度OW及在第二方向D2上的開口長度OL。開口寬度OW可小於開口長度OL。開口長度OL可大於半導體晶片130的第一寬度W1且小於熱輻射圖案140的第二寬度W2。舉例而言，開口寬度OW可在約600微米至約4,600微米的範圍內。開口長度OL可在約1,200微米至約9,000微米的範圍內。
熱輻射圖案140的第一開口141a及第二開口141b中的每一者可具有：第一側S1，與半導體晶片130的第一邊緣E1間隔開；第二側S2，與半導體晶片130的第二邊緣E2間隔開；以及第三側S3及第四側S4，彼此相對且與半導體晶片130的第三邊緣E3或第四邊緣E4間隔開。
第一開口141a及第二開口141b中的每一者可經組態以使得第一側S1與半導體晶片130的第一邊緣E1間隔開第一距離G1，且使得第二側S2與半導體晶片130的第二邊緣E2間隔開第二距離G2。舉例而言，第一距離G1可與第二距離G2實質上相同。第一距離G1及第二距離G2可在約1.0微米至約2.5微米的範圍內。如本文中所使用的諸如「相同」、「相等」、「平面」或「共面」的術語涵蓋包含例如由於製造製程而可引起的變化的相同或接近的相同。除非上下文或其他陳述另外指示，否則本文中可使用術語「實質上」來強調此含義。
第一開口141a的第三側S3可與半導體晶片130的第三邊緣E3間隔開第三距離G3，且第一開口141a的第四側S4可與半導體晶片130的第三邊緣E3間隔開第四距離G4。第三距離G3可與第四距離G4實質上相同或小於第四距離G4。第三距離G3及第四距離G4可各自在約1.0微米至約2.5微米的範圍內。
第二開口141b的第三側S3及第四側S4可與半導體晶片130的第四邊緣E4間隔開。舉例而言，可給出約1.0微米至約2.5微米作為第二開口141b的第四側S4與半導體晶片130的第四邊緣E4之間的距離。
熱輻射圖案140的第一開口141a可部分地暴露基底膜110的第二表面110b，且可與安置於半導體晶片130的第三邊緣E3上的第三晶片墊133重疊。熱輻射圖案140的第二開口141b可部分地暴露基底膜110的第二表面110b，且可與鄰近於半導體晶片130的第四邊緣E4安置的第四晶片墊134豎直地重疊。
舉例而言，熱輻射圖案140可具有與連接部分重疊的開口，其中輸入/輸出線120a及120b耦接至連接端子160，所述連接部分鄰近於半導體晶片130的第三邊緣E3及第四邊緣E4安置。在此類情況下，熱輻射圖案140可不存在於半導體晶片130的相對末端部分下方，所述半導體晶片130的相對末端部分具有安置於其上的第三晶片墊133及第四晶片墊134。
由於熱輻射圖案140不具有與半導體晶片130的相對末端部分重疊的部分，因此可防止連接端子160與輸入/輸出線120a及輸入/輸出線120b之間的連接部分由半導體晶片130的相對末端部分上的熱輻射圖案140的擴展引起的應力集中。因此，可避免損壞連接端子160及輸入線120a及輸入線120b。
為了以下實施例中的描述簡潔起見，相同組件分配與圖1、圖2A、圖2B以及圖3的附圖標號相同的附圖標號，且將省略其解釋同時將描述差異。
圖4、圖5以及圖6示出沿著圖1的線I-I'截取的繪示根據本發明概念的一些實例實施例的半導體封裝的橫截面圖。
參考圖4，下部鈍化層170可安置於熱輻射圖案140的表面上。下部鈍化層170可為聚醯亞胺層。下部鈍化層170可具有其位置與熱輻射圖案140的第一開口141a及第二開口141b的位置實質上相同的開口。
參考圖5，下部鈍化層170可安置於熱輻射圖案140的表面上，同時覆蓋熱輻射圖案140的第一開口141a及第二開口141b。下部鈍化層170及基底膜110之間可具有對應於熱量輻射圖案140的第一開口141a及第二開口141b的空的空間。
參考圖6，基底膜110的第一表面110a可在其上設置覆蓋半導體晶片130的上部熱輻射圖案180。上部熱輻射圖案180可經由上部黏著層185附接至基底膜110的第一表面110a。上部熱輻射圖案180可具有均勻厚度且可覆蓋半導體晶片130的頂部表面及鈍化層150的頂部表面。上部熱輻射圖案180可包含金屬材料，諸如鋁或銅。圖4至圖6中描述的鈍化層可由絕緣材料形成，諸如阻焊劑或乾膜抗蝕劑，或替代地基於氧化物或基於氮化物的介電層。
圖7示出繪示根據本發明概念的一些實例實施例的半導體封裝的平面圖。圖8示出沿著圖7的線III-III'截取的橫截面圖。
參考圖7及圖8，熱輻射圖案140可具有對應於半導體晶片130的第一末端部分的第一開口141a及對應於半導體晶片130的第二末端部分的第二開口141b。熱輻射圖案140可包含第一開口141a與第二開口141b之間的中心部分。如上文參考圖3所論述，第一開口141a及第二開口141b中的每一者可具有第一側S1、第二側S2、第三側S3以及第四側S4。
在本實施例中，第一開口141a可具有第一開口寬度OW1，且第二開口141b可具有第二開口寬度OW2。第一開口寬度OW1可不同於第二開口寬度OW2。舉例而言，第一開口寬度OW1可大於第二開口寬度OW2，且第一開口141a可與半導體晶片130的第一晶片墊131中的一或多者及半導體晶片130的第二晶片墊132中的一或多者重疊。第一開口141a及第二開口141b可具有在第二方向D2上實質上相同的開口長度。圖7及圖8中的每一者的特徵亦可與圖4、圖5或圖6中的每一者的特徵組合。
圖9至圖16示出繪示根據本發明概念的一些實例實施例的半導體封裝的平面圖，圖9至圖16中的每一者可與圖4、圖5或圖6中的每一者的特徵組合。
參考圖9，熱輻射圖案140可具有第一開口141a及第二開口141b，且如上文參考圖3所論述，第一開口141a及第二開口141b中的每一者可具有第一側S1、第二側S2、第三側S3以及第四側S4。第一開口141a及第二開口141b的第一側S1、第二側S2、第三側S3以及第四側S4可與半導體晶片130的第一邊緣E1、第二邊緣E2、第三邊緣E3以及第四邊緣E4間隔開。
第一開口141a及第二開口141b中的每一者可與半導體晶片130的第一晶片墊131中的一或多者及半導體晶片130的第二晶片墊132中的一或多者重疊。半導體晶片130的第三邊緣E3與第一開口141a的第三側S3之間的距離可小於半導體晶片130的第三邊緣E3與第一開口141a的第四側S4之間的距離。另外，半導體晶片130的第四邊緣E4與第二開口141b的第四側S4之間的距離可小於半導體晶片130的第四邊緣E4與第二開口141b的第三側S3之間的距離。
參考圖10，第一開口141a及第二開口141b中的每一者可經組態以使得第一側S1可與半導體晶片130的第一邊緣E1間隔開第一距離G1，且第二側S2可與半導體晶片130的第二邊緣E2間隔開第二距離G2。第一距離G1可不同於（例如，小於）第二距離G2。
參考圖11，熱輻射圖案140可具有實質上矩形形狀，且可具有平行於半導體晶片130的第一邊緣E1的第一邊緣及平行於半導體晶片130的第二邊緣E2的第二邊緣。
熱輻射圖案140的第一邊緣與半導體晶片130的第一邊緣E1之間的距離d1可不同於熱輻射圖案140的第二邊緣與半導體晶片130的第二邊緣E2之間的距離d2。舉例而言，距離d1可小於距離d2。
如上文所論述，熱輻射圖案140可具有第一開口141a及第二開口141b，且亦具有第一側S1、第二側S2、第三側S3以及第四側S4。第一開口141a及第二開口141b可具有實質上相同的大小，且可相對於在第二方向D2上在其之間的中間位置延伸的線彼此對稱。
半導體晶片130的第一邊緣E1與第一開口141a及第二開口141b的第一側S1之間的第一距離G1可與半導體晶片130的第二邊緣E2與第一開口141a及第二開口141b的第二側S2之間的第二距離G2實質上相同。
熱輻射圖案140的第一邊緣與第一開口141a及第二開口141b的第一側S1之間的距離T1可不同於熱輻射圖案140的第二邊緣與第一開口141a及第二開口141b的第二側S2之間的距離T2。舉例而言，距離T1可小於距離T2。
參考圖12，熱輻射圖案140的第一邊緣與半導體晶片130的第一邊緣E1之間的距離d1可不同於熱輻射圖案140的第二邊緣與半導體晶片130的第二邊緣E2之間的距離d2。
熱輻射圖案140可具有相對於在第二方向D2上延伸且位於熱輻射圖案140在第一方向D1上的中心的線彼此對稱的第一開口141a及第二開口141b，且第一開口141a及第二開口141b中的每一者可由三個側S2、側S3以及側S4界定。舉例而言，第一開口141a及第二開口141b可在鄰近於半導體晶片130的第一邊緣E1的部分打開。圖12的開口141a及開口141b可描述為打開的開口，與先前所描述的實施例中的開口相反，所述開口可描述為封閉的開口。
參考圖13，半導體晶片130的第三邊緣E3與基底膜110的一側之間的距離Ga可不同於半導體晶片130的第四邊緣E4與基底膜110的另一側之間的距離Gb。
熱輻射圖案140可具有平行於半導體晶片130的第三邊緣E3的第三邊緣及平行於半導體晶片130的第四邊緣E4的第四邊緣。
基底膜110的一側與熱輻射圖案140的第三邊緣之間的距離Gc可與基底膜110的另一側與熱輻射圖案140的第四邊緣之間的距離Gd實質上相同。
熱輻射圖案140可具有彼此不對稱的第一開口141a及第二開口141b。熱輻射圖案140的第一開口141a可由三個側界定，且可因此為打開的開口，且熱輻射圖案140的第二開口141b可由四個側界定，且可因此為封閉的開口。舉例而言，熱輻射圖案140的第一開口141a可由與半導體晶片130的第一邊緣E1間隔開的第一側（參見圖3的S1）、與半導體晶片130的第二邊緣E2間隔開的第二側（參見圖3的S2）以及與半導體晶片130的第三邊緣E3間隔開的第四側（參見圖3的S4）界定。如參考圖3所論述，熱輻射圖案140的第二開口141b可由第一側S1、第二側S2、第三側S3以及第四側S4界定。
參考圖14，半導體晶片130的第三邊緣E3與基底膜110的一側之間的距離Ga可不同於半導體晶片130的第四邊緣E4與基底膜110的另一側之間的距離Gb。
熱輻射圖案140可具有平行於半導體晶片130的第三邊緣E3的第三邊緣及平行於半導體晶片130的第四邊緣E4的第四邊緣。
基底膜110的一側與熱輻射圖案140的第三邊緣之間的距離Gc可與基底膜110的另一側與熱輻射圖案140的第四邊緣之間的距離Gd實質上相同。
熱輻射圖案140可具有其大小彼此不同的第一開口141a及第二開口141b。熱輻射圖案140的第一開口141a及第二開口141b可彼此不對稱。舉例而言，第一開口141a在第一方向D1上的寬度可小於第二開口141b在第一方向D1上的寬度。第一開口141a可與半導體晶片130的第三晶片墊133重疊，且第一開口141a的第三側（參見圖3的S3）與半導體晶片130的第三邊緣E3之間的距離可小於第一開口141a的第一側（參見圖3的S1）與半導體晶片130的第一邊緣E1之間的距離。舉例而言，第一開口141a的第三側（參見圖3的S3）可與半導體晶片130的第三邊緣E3實質上對準。
參考圖15及圖16，熱輻射圖案140可包含平行於第一方向D1且在第二方向D2上彼此間隔開的第一部分，且亦可包含第一部分之間的第二部分。當在第一方向D1上觀察時，第一部分可具有大於半導體晶片130的第一長度L1的第二長度L2，且第二部分可具有小於第二長度L2的第四長度L4。熱輻射圖案140的第二部分可與半導體晶片130的中心部分重疊。當在第二方向D2上觀察時，熱輻射圖案140可具有大於半導體晶片130的寬度的寬度。
如上文所論述，熱輻射圖案140可具有對應於半導體晶片130的末端部分的第一開口141a及第二開口141b。
第一開口141a可具有與半導體晶片130的第一邊緣E1間隔開的第一側S1、與半導體晶片130的第二邊緣E2間隔開的第二側S2以及與半導體晶片130的第三邊緣E3間隔開的第三側S3。第二開口141b可具有與半導體晶片130的第一邊緣E1間隔開的第一側S1、與半導體晶片130的第二邊緣E2間隔開的第二側S2以及與半導體晶片130的第四邊緣E4間隔開的第三側S3。第一開口141a及第二開口141b亦可描述為在熱輻射圖案140內的間隙。
如圖15中所繪示，第一開口141a可與半導體晶片130的第三晶片墊133重疊，且第二開口141b可與半導體晶片130的第四晶片墊134重疊。
如圖16中所繪示，第一開口141a可與半導體晶片130的第三晶片墊133重疊，且可與半導體晶片130的第一晶片墊131及第二晶片墊132中的一些（例如，2個、4個或大於4個）重疊。同樣地，第二開口141b可與半導體晶片130的第四晶片墊134重疊，且可與半導體晶片130的第一晶片墊131及第二晶片墊132中的一些（例如，2個、4個或大於4個）重疊。
與先前在圖10至圖14中繪示的實施例一樣，圖15及圖16中所示出的熱輻射圖案140及半導體晶片130可安置成在第一方向D1或第二方向D2上彼此未對準。
圖17示出繪示包含根據本發明概念的一些實例實施例的半導體封裝的顯示裝置的透視圖。
顯示裝置1000可包含至少一個半導體封裝100、印刷電路板200以及顯示面板300。
至少一個半導體封裝100可連接在印刷電路板200與顯示面板300之間。至少一個半導體封裝100可接收自印刷電路板200輸出的信號，且可將信號傳輸至顯示面板300。至少一個半導體封裝100可包含上文參考圖1至圖16所論述的半導體封裝。
印刷電路板200可包含能夠連接至外部處理設備的介面，且亦可包含能夠將功率及信號同時施加到至少一個半導體封裝100的至少一個驅動組件。
顯示面板300可包含透明基板310、形成於透明基板310上的顯示區域320以及多個面板線。透明基板310可為例如玻璃基板或透明的可撓性基板。顯示區域320可包含連接至多個面板線的多個像素，且多個像素可回應於自半導體封裝100輸出的信號而操作。
顯示面板300可為例如液晶顯示（liquid crystal display；LCD）面板、發光二極體（light emitting diode；LED）面板、有機LED面板或電漿顯示面板（plasma display panel；PDP）。
根據本發明概念的一些實例實施例，由於熱輻射圖案具有對應於半導體晶片的相對末端部分的開口，因此當半導體晶片操作時，可防止連接端子耦接至輸入/輸出線的連接部分由半導體晶片的相對末端部分上的熱輻射圖案的擴展引起的應力集中。因此，可避免損壞輸入/輸出線及連接端子。因此，半導體封裝可增加可靠性。
儘管已結合隨附圖式中所示出的本發明概念的一些實例實施例來描述本發明概念，但所屬領域中具通常知識者應理解，可在不脫離本發明概念的技術精神及基本特徵的情況下進行各種改變及修改。所屬領域中具通常知識者將顯而易見，在不脫離本發明概念的範疇及精神的情況下，可對其進行各種替代、修改以及改變。
諸如「第一」、「第二」、「第三」等序數可簡單地用作某些元件、步驟等的標記以將此類元件、步驟等彼此區分開。在本說明書中未使用「第一」、「第二」等描述的術語在申請專利範圍中仍可稱作「第一」或「第二」。另外，用特定序數引用的術語（例如，在特定申請專利範圍中的「第一」）可在其他處用不同序數（例如，在本說明書或另一申請專利範圍中的「第二」）描述。
100:半導體封裝 110:基底膜 110a:第一表面 110b:第二表面 111:導引孔 120a、120b:輸入/輸出線 130:半導體晶片 131:第一晶片墊 132:第二晶片墊 133:第三晶片墊 134:第四晶片墊 140:熱輻射圖案 141a:第一開口 141b:第二開口 145:黏著層 150:鈍化層 155:底部填充層 160:連接端子 170:下部鈍化層 180:上部熱輻射圖案 185:上部黏著層 200:印刷電路板 300:顯示面板 310:透明基底 320:顯示區域 1000:顯示裝置 D1:第一方向 D2:第二方向 d1、d2、T1、T2、Ga、Gb、Gc、Gd:距離 E1:第一邊緣 E2:第二邊緣 E3:第三邊緣 E4:第四邊緣 G1:第一距離 G2:第二距離 G3:第三距離 G4:第四距離 L1:第一長度 L2:第二長度 L3:長度 L4:第四長度 OL:開口長度 OW:開口寬度 OW1:第一開口寬度 OW2:第二開口寬度 S1:第一側 S2:第二側 S3:第三側 S4:第四側 W1:第一寬度 W2:第二寬度 W3:寬度 I-I'、III-III':線
圖1示出繪示根據本發明概念的一些實例實施例的半導體封裝的平面圖。 圖2A示出沿著圖1的線I-I'截取的繪示根據本發明概念的一些實例實施例的半導體封裝的橫截面圖。 圖2B示出沿著圖1的線II-II'截取的繪示根據本發明概念的一些實例實施例的半導體封裝的橫截面圖。 圖3示出繪示根據本發明概念的一些實例實施例的半導體封裝的熱輻射圖案的平面圖。 圖4、圖5以及圖6示出沿著圖1的線I-I'截取的繪示根據本發明概念的一些實例實施例的半導體封裝的橫截面圖。 圖7示出繪示根據本發明概念的一些實例實施例的半導體封裝的平面圖。 圖8示出沿著圖7的線III-III'截取的橫截面圖。 圖9至圖16示出繪示根據本發明概念的一些實例實施例的半導體封裝的平面圖。 圖17示出繪示包含根據本發明概念的一些實例實施例的半導體封裝的顯示裝置的透視圖。
100:半導體封裝
110:基底膜
111:導引孔
120a、120b:輸入/輸出線
130:半導體晶片
131:第一晶片墊
132:第二晶片墊
133:第三晶片墊
134:第四晶片墊
140:熱輻射圖案
141a:第一開口
141b:第二開口
D1:第一方向
D2:第二方向
E1:第一邊緣
E2:第二邊緣
E3:第三邊緣
E4:第四邊緣
G1:第一距離
G2:第二距離
G3:第三距離
G4:第四距離
L1:第一長度
L2:第二長度
L3:長度
W1:第一寬度
W3:寬度
I-I'、II-II':線

Claims (20)

  1. 一種半導體封裝，包括： 基底膜，具有第一表面及與所述第一表面相對的第二表面； 多個輸入/輸出線，位於所述基底膜的所述第一表面上； 半導體晶片，安置於所述基底膜的所述第一表面上且連接至所述輸入/輸出線，所述半導體晶片包含中心部分及所述中心部分的相對側上的末端部分；以及 熱輻射圖案，位於所述基底膜的所述第二表面上，所述熱輻射圖案對應於所述半導體晶片且具有多個開口，所述多個開口對應於所述半導體晶片的所述末端部分且與所述半導體晶片的所述末端部分豎直地重疊。
  2. 如請求項1所述的半導體封裝，其中所述半導體晶片包含所述中心部分上的多個第一晶片墊及所述末端部分上的多個第二晶片墊， 其中所述半導體晶片的所述第二晶片墊與所述熱輻射圖案的所述開口豎直地重疊。
  3. 如請求項2所述的半導體封裝，更包括所述輸入/輸出線與所述第一晶片墊及所述第二晶片墊之間的多個連接端子。
  4. 如請求項1所述的半導體封裝， 其中所述半導體晶片具有： 彼此相對的第一邊緣及第二邊緣；以及 彼此相對且垂直於所述第一邊緣及所述第二邊緣的第三邊緣及第四邊緣，且 其中所述開口中的每一者具有： 與所述第一邊緣間隔開的第一側； 與所述第二邊緣間隔開的第二側；以及 彼此相對且與所述第三邊緣或所述第四邊緣間隔開的第三側及第四側。
  5. 如請求項4所述的半導體封裝，其中對於所述開口中的至少一者，所述第一側與所述第一邊緣之間的第一距離及所述第三側與所述第三邊緣之間的第二距離各自在約1.0微米至約2.5微米範圍內。
  6. 如請求項4所述的半導體封裝，其中對於所述開口中的至少一者，所述第一側與所述第一邊緣之間的第一距離不同於所述第三側與所述第三邊緣之間的第二距離。
  7. 如請求項4所述的半導體封裝，其中 所述半導體晶片的所述第一邊緣及所述第二邊緣具有第一長度， 所述半導體晶片的所述第三邊緣及所述第四邊緣具有第一寬度，且 所述第一長度在所述第一寬度的約5倍與約15倍之間。
  8. 如請求項1所述的半導體封裝，其中當在第一方向上觀察時， 所述基底膜具有第一長度， 所述半導體晶片具有第二長度，且 所述熱輻射圖案具有小於所述第一長度且大於所述第二長度的第三長度。
  9. 如請求項8所述的半導體封裝，其中當在垂直於所述第一方向的第二方向上觀察時， 所述半導體晶片具有第一寬度，且 所述熱輻射圖案具有大於所述第一寬度的第二寬度。
  10. 如請求項1所述的半導體封裝，其中所述熱輻射圖案為具有在約15微米至約50微米範圍內的厚度的薄片。
  11. 如請求項1所述的半導體封裝，其中所述熱輻射圖案包含： 多個第一部分，具有在第一方向上的第一長度且在垂直於所述第一方向的第二方向上彼此間隔開， 第二部分，位於所述第一部分之間且具有小於所述第一長度的第二長度， 其中所述熱輻射圖案的所述第二部分與所述半導體晶片的所述中心部分重疊。
  12. 如請求項1所述的半導體封裝， 其中所述半導體晶片具有： 彼此相對的第一邊緣及第二邊緣；以及 彼此相對且垂直於所述第一邊緣及所述第二邊緣的第三邊緣及第四邊緣，且 其中所述開口中的每一者具有： 與所述第一邊緣間隔開的第一側； 與所述第二邊緣間隔開的第二側；以及 與所述第三邊緣或所述第四邊緣間隔開的第三側。
  13. 如請求項1所述的半導體封裝，其中所述半導體晶片具有： 第一邊緣，與所述基底膜的第一側間隔開第一距離；以及 第二邊緣，與所述基底膜的第二側間隔開第二距離，所述第二距離不同於所述第一距離。
  14. 如請求項13所述的半導體封裝，其中所述熱輻射圖案具有： 第三邊緣，與所述基底膜的所述第一側間隔開第三距離；以及 第四邊緣，與所述基底膜的所述第二側間隔開第四距離， 其中所述第三距離小於所述第一距離， 其中所述第四距離小於所述第二距離，且 其中所述第三距離與所述第四距離實質上相同。
  15. 一種半導體封裝，包括： 基底膜，具有第一表面及與所述第一表面相對的第二表面； 半導體晶片，位於所述基底膜的所述第一表面上，所述半導體晶片具有在第一方向上的長度及在垂直於所述第一方向的第二方向上的寬度，所述寬度小於所述長度；以及 熱輻射圖案，位於所述基底膜的所述第二表面上， 其中所述半導體晶片包含： 多個第一晶片墊，鄰近於所述半導體晶片的平行於所述第二方向的第一邊緣；以及 多個第二晶片墊，鄰近於所述半導體晶片的與所述第一邊緣相對的第二邊緣， 其中所述熱輻射圖案具有： 第一開口，與所述半導體晶片的所述第一晶片墊豎直地重疊；以及 第二開口，與所述半導體晶片的所述第二晶片墊豎直地重疊，且 其中所述第一開口及所述第二開口中的每一者具有在所述第二方向上的開口長度，所述開口長度大於所述半導體晶片的所述寬度。
  16. 一種半導體封裝，包括： 基底膜，具有第一表面及與所述第一表面相對的第二表面； 多個輸入/輸出線，位於所述基底膜的所述第一表面上； 半導體晶片，位於所述基底膜的所述第一表面上且連接至所述輸入/輸出線，所述半導體晶片包含：彼此相對的第一邊緣及第二邊緣；垂直於所述第一邊緣及所述第二邊緣且彼此相對的第三邊緣及第四邊緣，所述第一邊緣及所述第二邊緣長於所述第三邊緣及所述第四邊緣；以及 熱輻射片，位於所述基底膜的所述第二表面上，所述熱輻射片對應於所述半導體晶片， 其中所述半導體晶片包含：多個第一晶片墊，配置為鄰近於所述第一邊緣及所述第二邊緣；以及多個第二晶片墊，配置為鄰近於所述第三邊緣及所述第四邊緣， 其中所述熱輻射片具有部分地暴露所述基底膜的第一開口及第二開口， 其中所述第一開口與鄰近於所述第三邊緣的所述第二晶片墊豎直地重疊，且 其中所述第二開口與鄰近於所述第四邊緣的所述第二晶片墊豎直地重疊。
  17. 如請求項16所述的半導體封裝，其中所述第一開口及所述第二開口中的每一者具有： 邊緣間隔開；以及 第二側，與所述半導體晶片的所述第三邊緣間隔開。
  18. 如請求項17所述的半導體封裝，其中所述第一側與所述第一邊緣之間的第一距離及所述第二側與所述第三邊緣之間的第二距離各自在約1.0微米至約2.5微米範圍內。
  19. 如請求項16所述的半導體封裝，其中當在第一方向上觀察時， 所述基底膜具有第一長度， 所述半導體晶片具有第二長度，且 所述熱輻射片具有小於所述第一長度且大於所述第二長度的第三長度。
  20. 如請求項16所述的半導體封裝，其中 所述第一邊緣及所述第二邊緣具有第一長度 所述第三邊緣及所述第四邊緣具有第一寬度，且 所述第一長度為所述第一寬度的約5倍至15倍。
TW110108611A 2020-07-13 2021-03-11 半導體封裝 TW202203412A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0086278 2020-07-13
KR1020200086278A KR20220008105A (ko) 2020-07-13 2020-07-13 반도체 패키지

Publications (1)

Publication Number Publication Date
TW202203412A true TW202203412A (zh) 2022-01-16

Family

ID=79172989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108611A TW202203412A (zh) 2020-07-13 2021-03-11 半導體封裝

Country Status (4)

Country Link
US (1) US11682633B2 (zh)
KR (1) KR20220008105A (zh)
CN (1) CN113937079A (zh)
TW (1) TW202203412A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947525B2 (ja) * 2003-04-16 2007-07-25 沖電気工業株式会社 半導体装置の放熱構造
KR100618898B1 (ko) 2005-05-24 2006-09-01 삼성전자주식회사 리드 본딩시 크랙을 방지하는 테이프 패키지
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
KR100771890B1 (ko) 2006-07-20 2007-11-01 삼성전자주식회사 씨오에프(ｃｏｆ)형 반도체 패키지
JP4277036B2 (ja) * 2006-09-29 2009-06-10 Ｔｄｋ株式会社 半導体内蔵基板及びその製造方法
KR100785950B1 (ko) 2006-11-09 2007-12-14 스테코 주식회사 Ｃｏｆ 패키지 및 그의 제조 방법
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
US7915727B2 (en) * 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
KR101493869B1 (ko) * 2008-04-17 2015-02-23 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
JP5184115B2 (ja) 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
JP2010206072A (ja) 2009-03-05 2010-09-16 Hitachi Cable Ltd 半導体装置用テープキャリアおよび半導体装置
KR101996653B1 (ko) 2012-10-30 2019-07-05 삼성디스플레이 주식회사 평판표시장치
US10418305B2 (en) 2017-03-07 2019-09-17 Novatek Microelectronics Corp. Chip on film package

Also Published As

Publication number Publication date
CN113937079A (zh) 2022-01-14
US20220013476A1 (en) 2022-01-13
KR20220008105A (ko) 2022-01-20
US11682633B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
US7193328B2 (en) Semiconductor device
US11508651B2 (en) Chip-on-film packages and display apparatuses including the same
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
KR20050001159A (ko) 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US20180049324A1 (en) Semiconductor packages and display devices including the same
US20100044880A1 (en) Semiconductor device and semiconductor module
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
US20050035467A1 (en) Semiconductor package using flexible film and method of manufacturing the same
TW202203412A (zh) 半導體封裝
US11728261B2 (en) Chip on film package and display apparatus including the same
TW201513296A (zh) 多晶片堆疊封裝結構及其製造方法
KR102508828B1 (ko) Ｃｏｆ 패키지
TWI447889B (zh) 晶片封裝結構
KR102616317B1 (ko) Cof 패키지
TWI828054B (zh) 電子裝置
KR102250825B1 (ko) Ｃｏｆ 패키지
EP4231344A2 (en) Electronic device
KR102514310B1 (ko) Ｃｏｆ 패키지
KR20070078591A (ko) 다층 배선기판을 갖는 테이프 패키지
US20090057916A1 (en) Semiconductor package and apparatus using the same
US20240130040A1 (en) Conductive film and test component
KR20240067492A (ko) Ｃｏｆ 패키지
KR20240096063A (ko) Cof 패키지
JP2009170617A (ja) 半導体装置