CN114464717B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114464717B
CN114464717B CN202210111399.5A CN202210111399A CN114464717B CN 114464717 B CN114464717 B CN 114464717B CN 202210111399 A CN202210111399 A CN 202210111399A CN 114464717 B CN114464717 B CN 114464717B
Authority
CN
China
Prior art keywords
electrode
circuit substrate
display device
filler
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210111399.5A
Other languages
English (en)
Other versions
CN114464717A (zh
Inventor
曹彩玫
罗国隆
陈柏维
林宗毅
陈中仁
黄圣淼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN114464717A publication Critical patent/CN114464717A/zh
Application granted granted Critical
Publication of CN114464717B publication Critical patent/CN114464717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Led Device Packages (AREA)

Abstract

一种显示装置,包括:电路基板、发光元件以及填充物。电路基板的表面具有多个开口,且电路基板包括位于表面上的多个接垫。发光元件位于电路基板上,且发光元件包括第一电极、第二电极及发光叠层,其中,第一电极及第二电极分别电性连接对应的接垫与发光叠层中的不同层,且第一电极及第二电极于电路基板的正投影在多个开口之外。填充物位于多个开口中。

Description

显示装置
技术领域
本发明是有关于一种显示装置,具有提高的发光元件修补良率。
背景技术
微型发光元件(例如微型发光二极管,Micro-LED)显示装置具有省电、高效率、高亮度及反应时间快等优点。由于微型发光元件的尺寸极小,目前制作微型发光元件显示装置的方法是采用巨量转移(Mass Transfer)技术,亦即利用微机电阵列技术进行微型发光元件取放,以将大量的微型发光元件一次搬运到电路基板上。
但是,巨量转移技术常有发光元件错位的情况发生,目前的一种做法是先移除错位的微型发光元件及电路基板表面上的导电接垫,再重新置入导电材及发光元件来进行修补。然而,在修补过程中,由于电路基板的表面平坦度不佳,时常有对位影像模糊的现象出现,导致置入导电材及发光元件时不易对位。另外,电路基板的表面还存在供转层走线连接的开口,造成上述导电材容易流入开口中,而无法顺利连接后续置入的发光元件,导致发光元件修补良率不佳。
发明内容
本发明提供一种显示装置,具有提高的发光元件修补良率。
本发明的一个实施例提出一种显示装置,包括:电路基板,其表面具有多个开口,且包括位于表面上的多个接垫;发光元件,位于电路基板上,且发光元件包括第一电极、第二电极及发光叠层,其中,第一电极及第二电极分别电性连接对应的接垫与发光叠层中的不同层,且第一电极及第二电极于电路基板的正投影在多个开口之外;以及填充物,位于多个开口中。
在本发明的一实施例中,上述的填充物还从开口延伸至电路基板的表面上。
在本发明的一实施例中,上述的填充物于表面上呈现L形、U形、中空多边形或环形。
在本发明的一实施例中,上述的填充物的顶面与电路基板的间距小于发光叠层与电路基板的间距。
在本发明的一实施例中,上述的填充物包括不导电材料或导电材料。
在本发明的一实施例中,上述的不导电材料为负型光阻。
在本发明的一实施例中,上述的导电材料为导电胶。
在本发明的一实施例中,上述的发光元件于电路基板的正投影位于开口之间。
在本发明的一实施例中,上述的填充物于电路基板的正投影不重叠发光元件的第一电极及第二电极于电路基板的正投影及其间的区域。
在本发明的一实施例中,上述的多个接垫包括不同的材料。
在本发明的一实施例中,上述的多个接垫分别包括金属或导电胶。
在本发明的一实施例中,上述的第一电极及第二电极分别通过连接件电性连接接垫。
在本发明的一实施例中,上述的电路基板包括至少一导电层,且接垫通过开口电性连接导电层。
在本发明的一实施例中,上述的电路基板还包括至少一绝缘层,位于接垫与导电层之间,且开口位于绝缘层中。
在本发明的一实施例中,上述的电路基板还包括开关元件,且第一电极及第二电极中的一者通过开口电性连接开关元件。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A是依照本发明一实施例的显示装置10的局部上视示意图。
图1B是沿图1A的剖面线A-A’所作的剖面示意图。
图2A是依照本发明一实施例的显示装置20的局部上视示意图。
图2B是沿图2A的剖面线B-B’所作的剖面示意图。
图3A是依照本发明一实施例的显示装置30的局部上视示意图。
图3B是沿图3A的剖面线C-C’所作的剖面示意图。
图4A是依照本发明一实施例的显示装置40的局部上视示意图。图4B是沿图4A的剖面线D-D’所作的剖面示意图。
其中,附图标记:
10、20、30、40:显示装置
110:电路基板
112:底板
114:驱动电路层
120、120T:发光元件
121:第一电极
122:第二电极
123:发光叠层
A-A’、B-B’、C-C’、D-D’:剖面线
C1、C2、C3:导电层
CH:半导体层
D1、D2:间距
DE:漏极
FM、FMb、FMc、FMd:填充物
GE:栅极
I1:缓冲层
I2:栅极绝缘层
I3:层间绝缘层
I4、I5、I6:绝缘层
N1、N2:连接件
OP:开口
P1、P2、P3、P4:接垫
S1:表面
SE:源极
SW:开关元件
V1、V2、Vc:通孔
具体实施方式
在附图中,为了清楚起见,放大了层、膜、面板、区域等的厚度。在整个说明书中,相同的附图标记表示相同的元件。应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反地,当元件被称为“直接在另一元件上”或“直接连接到”另一元件时,不存在中间元件。如本文所使用的,“连接”可以指物理及/或电性连接。再者,“电性连接”或“耦接”可为两元件间存在其它元件。
应当理解,尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分,但是这些元件、部件、区域、层及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此,下面讨论的第一“元件”、“部件”、“区域”、“层”或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的,而不是限制性的。如本文所使用的,除非内容清楚地指示,否则单数形式“一”、“一个”和“该”旨在包括复数形式,包括“至少一个”或表示“及/或”。如本文所使用的,术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解,当在本说明书中使用时,术语“包含”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件及/或部件的存在,但不排除一个或多个其它特征、区域、整体、步骤、操作、元件、部件及/或其组合的存在或添加。
此外,诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系,如图所示。应当理解,相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如,如果一个附图中的装置翻转,则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此,示例性术语“下”可以包括“下”和“上”的取向,取决于附图的特定取向。类似地,如果一个附图中的装置翻转,则被描述为在其它元件“下”或“下方”的元件将被定向为在其它元件“上方”。因此,示例性术语“下”或“下方”可以包括上方和下方的取向。
除非另有定义,本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是,诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义,并且将不被解释为理想化的或过度正式的意义,除非本文中明确地这样定义。
本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此,可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此,本文所述的实施例不应被解释为限于如本文所示的区域的特定形状,而是包括例如由制造导致的形状偏差。例如,示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外,所示的锐角可以是圆的。因此,图中所示的区域本质上是示意性的,并且它们的形状不是旨在示出区域的精确形状,并且不是旨在限制权利要求的范围。
图1A是依照本发明一实施例的显示装置10的局部上视示意图。图1B是沿图1A的剖面线A-A’所作的剖面示意图。为了使附图的表达较为简洁,图1A省略图1B中的导电层C2及其下方的膜层。
请参照图1A至图1B,显示装置10包括:电路基板110,其表面S1具有多个开口OP,且包括位于表面S1上的多个接垫P1、P2;发光元件120,位于电路基板110上,且发光元件120包括第一电极121、第二电极122及发光叠层123,其中,第一电极121及第二电极122分别电性连接接垫P1、P2与发光叠层123中的不同层,且第一电极121及第二电极122于电路基板110的正投影在多个开口OP之外;以及填充物FM,位于多个开口OP中。
在本发明的一实施例的显示装置10中,借由设置填入开口OP中的填充物FM,能够避免后续形成接垫P1、P2的材料流入开口OP中,同时填充物FM还能够充当对位标记,借以提高修补制程的对位精准度。
以下,配合图1A至图1B,继续说明显示装置10的各个元件的实施方式,但本发明不以此为限。
在本实施例中,电路基板110可以包括底板112以及驱动电路层114。电路基板110的底板112可以是透明基板、不透明基板、挠性基板或不可挠基板,其材质可以是石英基板、玻璃基板、高分子基板或其他适当材质。驱动电路层114可以包括显示装置10需要的元件或线路,例如驱动元件、开关元件、储存电容、电源线、驱动信号线、时序信号线、电流补偿线、检测信号线等等。在一些实施例中,可以利用薄膜沉积制程、微影制程以及蚀刻制程,在底板112上形成驱动电路层114。驱动电路层114可以包括至少一绝缘层及至少一导电层,且驱动电路层114可以视需要包括更多的绝缘层以及导电层。
在本实施例中,驱动电路层114可以包括开关元件阵列,其中开关元件阵列包括排列成阵列的多个开关元件SW,且开关元件SW可以电性连接位于表面S1上的接垫P1、P2中的一者。举例而言,驱动电路层114可以包括开关元件SW、缓冲层I1、栅极绝缘层I2、层间绝缘层I3、绝缘层I4、I5、I6以及导电层C1、C2、C3。开关元件SW是由半导体层CH、栅极GE、源极SE与漏极DE所构成。半导体层CH重叠栅极GE的区域可视为开关元件SW的信道区。缓冲层I1位于底板112与半导体层CH之间,用于防止底板112中的杂质移入半导体层CH中,并增强半导体层CH与底板112之间的黏合性。栅极绝缘层I2位于栅极GE与半导体层CH之间。层间绝缘层I3设置在源极SE与栅极GE之间以及漏极DE与栅极GE之间。栅极GE及源极SE可分别接收来自例如驱动元件的信号。绝缘层I4设置于源极SE以及漏极DE与导电层C1之间,绝缘层I5设置于导电层C1与导电层C2之间,且绝缘层I6设置于导电层C2与导电层C3之间。导电层C1可以通过绝缘层I4中的通孔V1电性连接开关元件SW的漏极DE,导电层C2可以通过绝缘层I5中的通孔V2电性连接导电层C1,导电层C3可以延伸于绝缘层I6的开口OP中而电性连接导电层C2。接垫P1、P2可以设置于导电层C3上,且接垫P1、P2可以分别通过导电层C3电性连接导电层C2的不同区段。在本实施例中,接垫P2可以电性连接开关元件SW的漏极DE。
半导体层CH的材质可以包括硅质半导体材料(例如多晶硅、非晶硅等)、氧化物半导体材料、有机半导体材料,但不限于此。栅极GE、源极SE、漏极DE以及导电层C1、C2的材质可以包括导电性良好的金属,例如铝、钼、钛、铜等金属,但不限于此。导电层C3的材质可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)或其他适合的导电氧化物。在一些实施例中,导电层C1、C2、C3也可以分别具有单层结构或多层结构,多层结构例如上述导电金属或导电氧化物中任意两层或更多层的叠层,可视需要进行组合与变化。举例而言,导电层C1可以包括依续堆栈的钛层、铝层以及钛层或是依续堆栈的钼层、铝层以及钼层,但不以此为限。
缓冲层I1、栅极绝缘层I2以及层间绝缘层I3的材质可以包括透明的无机绝缘材料,例如氧化硅、氮化硅、氮氧化硅或上述材料的叠层,但不限于此。绝缘层I4、I5、I6的材质可以包括透明的绝缘材料,例如有机材料、压克力(acrylic)材料、硅氧烷(siloxane)材料、聚酰亚胺(polyimide)材料、环氧树脂(epoxy)材料等,但不限于此。缓冲层I1、栅极绝缘层I2、层间绝缘层I3以及绝缘层I4、I5、I6也可以分别具有单层结构或多层结构,多层结构例如上述绝缘材料中任意两层或更多层的叠层,可视需要进行组合与变化。
接垫P1、P2可以设置于电路基板110的表面S1上,且接垫P1、P2于电路基板110的正投影较佳不重叠开口OP。接垫P1、P2例如可以借由喷墨印刷或点胶的方式形成于导电层C3上。在一些实施例中,接垫P1、P2的材质可以是导电胶,例如银胶,但不限于此。
在本实施例中,发光元件120可以包括第一电极121、第二电极122及发光叠层123,且第一电极121及第二电极122分别电性连接发光叠层123中的不同层。举例而言,发光叠层123可以包括两层半导体层及夹于上述的两层半导体层之间的发光层,且第一电极121可电性连接上述的两层半导体层中的一层,而第二电极122可电性连接上述的两层半导体层中的另一层。第一电极121及第二电极122的材质可以包括例如金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或其他合适的材料或是金属材料与其他导电材料的堆栈层或其他低阻值的导电材料。
在本实施例中,发光元件120可以是在巨量转移制程之后通过修补制程设置于电路基板110上,而且发光元件120的第一电极121以及第二电极122可以分别通过连接件N1、N2电性连接至接垫P1、P2。连接件N1、N2的材质例如为金属、导电胶(例如银胶)、焊料或其他材料。在一些实施例中,连接件N1、N2与接垫P1、P2之间还可以分别包括其他导电材料或导电胶。如此一来,当开关元件SW通过栅极GE接收的信号而开启时,可将源极SE接收的信号传递至发光元件120的第二电极122。此外,由于接垫P1、P2于电路基板110的正投影不重叠开口OP,发光元件120于电路基板110的正投影可以不重叠开口OP,且发光元件120于电路基板110的正投影可以位于开口OP之间。
在本实施例中,显示装置10还可以包括多个发光元件120T,发光元件120T可以是于生长基板上制造后,通过巨量转移制程转置于电路基板110上,而且发光元件120T的第一电极121以及第二电极122可以分别通过连接件N1、N2而电性连接至接垫P3、P4。接垫P3、P4例如可以借由薄膜沉积制程、微影制程以及蚀刻制程形成于导电层C3上。接垫P3、P4的材质可以是导电性良好的金属,例如铝、钼、钛、铜等金属或其合金、或上述材料的叠层,但不限于此。在一些实施例中,接垫P2、P4可以电性连接至不同的开关元件SW的漏极DE,且接垫P1、P3可以电性连接至共享电极。
在本实施例中,填充物FM可以不填满开口OP,且填充物FM可以从开口OP中延伸至电路基板110的表面S1上,使得从电路基板110的表面S1上方俯视时,填充物FM可以呈现局部围绕接垫P1、P2的L形。如此一来,在形成接垫P1、P2的过程中,填充物FM不仅可以防止形成接垫P1、P2的材料流入开口OP中,还可以充当对位标记,使得接垫P1、P2可被以高精准度设置于电路基板110的表面S1上的预定位置。
在一些实施例中,由于填充物FM可能重叠导电层C3的不同区段,填充物FM可以包括不导电材料,例如负型光阻。在一些实施例中,填充物FM于电路基板110的正投影不重叠发光元件120的第一电极121及第二电极122于电路基板110的正投影及其间的区域。换言之,填充物FM可以局部围绕于同一个发光元件120的第一电极121及第二电极122的外周。在一些实施例中,填充物FM的顶面与电路基板110的间距D1可以小于发光元件120的发光叠层123与电路基板110的间距D2,以免影响发光元件120的第一电极121以及第二电极122与接垫P1、P2之间的电性连接。
以下,使用图2A至图4B继续说明本发明的其他实施例,并且,沿用图1A至图1B的实施例的元件标号与相关内容,其中,采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明,可参考图1A至图1B的实施例,在以下的说明中不再重述。
图2A是依照本发明一实施例的显示装置20的局部上视示意图。图2B是沿图2A的剖面线B-B’所作的剖面示意图。为了使附图的表达较为简洁,图2A省略图2B中的导电层C2及其下方的膜层。
请参照图2A至图2B,显示装置20包括:电路基板110,其表面S1具有多个开口OP,且包括位于表面S1上的多个接垫P1、P2、P3、P4;发光元件120、120T,位于电路基板110上,且发光元件120、120T分别包括第一电极121、第二电极122及发光叠层123,其中,发光元件120的第一电极121及第二电极122分别电性连接接垫P1、P2与发光叠层123中的不同层,发光元件120T的第一电极121及第二电极122分别电性连接接垫P3、P4与发光叠层123中的不同层,且第一电极121及第二电极122于电路基板110的正投影在多个开口OP之外;以及填充物FMb,位于多个开口OP中。
与如图1A至图1B所示的显示装置10相比,图2A至图2B所示的显示装置20的不同之处在于:显示装置20的填充物FMb于电路基板110的表面S1上可以呈现U形,且填充物FMb可以填满开口OP。
在本实施例中,填充物FMb可以填满开口OP,且填充物FMb可以从开口OP中延伸至电路基板110的表面S1上,使得从电路基板110的表面S1上方俯视时,填充物FMb可以呈现三面围绕接垫P1、P2的U形。如此一来,在形成接垫P1、P2的过程中,填充物FMb不仅可以防止形成接垫P1、P2的材料流入开口OP中,还可以充当对位标记,使得接垫P1、P2可被以高精准度设置于电路基板110的表面S1上的预定位置。在一些实施例中,填充物FMb还可以四面环绕接垫P1、P2而呈现中空多边形或环形。
图3A是依照本发明一实施例的显示装置30的局部上视示意图。图3B是沿图3A的剖面线C-C’所作的剖面示意图。为了使附图的表达较为简洁,图3A省略图3B中的导电层C2及其下方的膜层。
请参照图3A至图3B,显示装置30包括:电路基板110,其表面S1具有多个开口OP,且包括位于表面S1上的多个接垫P1、P2、P3、P4;发光元件120、120T,位于电路基板110上,且发光元件120、120T分别包括第一电极121、第二电极122及发光叠层123,其中,发光元件120的第一电极121及第二电极122分别电性连接接垫P1、P2与发光叠层123中的不同层,发光元件120T的第一电极121及第二电极122分别电性连接接垫P3、P4与发光叠层123中的不同层,且第一电极121及第二电极122于电路基板110的正投影在多个开口OP之外;以及填充物FMc,位于多个开口OP中。
与如图2A至图2B所示的显示装置20相比,图3A至图3B所示的显示装置30的不同之处在于:显示装置30的填充物FMc是在修补发光元件120以及巨量转移发光元件120T之前形成于电路基板110的整个表面S1上,且填充物FMc具有多个通孔Vc,多个通孔Vc可以分别暴露出导电层C3的不同区段,且接垫P1、P2、P3、P4可以分别形成于通孔Vc中。
在本实施例中,当从电路基板110的表面S1上方俯视时,填充物FMc可以分别围绕接垫P1、P2、P3、P4。如此一来,在形成接垫P1、P2、P3、P4的过程中,填充物FMc不仅可以防止形成接垫P1、P2、P3、P4的材料流入开口OP中,还可以充当对位标记,使得接垫P1、P2、P3、P4可被以高精准度设置于电路基板110的表面S1上的预定位置。
图4A是依照本发明一实施例的显示装置40的局部上视示意图。图4B是沿图4A的剖面线D-D’所作的剖面示意图。为了使附图的表达较为简洁,图4A省略图4B中的导电层C2及其下方的膜层。
请参照图4A至图4B,显示装置40包括:电路基板110,其表面S1具有多个开口OP,且包括位于表面S1上的多个接垫P1、P2、P3、P4;发光元件120、120T,位于电路基板110上,且发光元件120、120T分别包括第一电极121、第二电极122及发光叠层123,其中,发光元件120的第一电极121及第二电极122分别电性连接接垫P1、P2与发光叠层123中的不同层,发光元件120T的第一电极121及第二电极122分别电性连接接垫P3、P4与发光叠层123中的不同层,且第一电极121及第二电极122于电路基板110的正投影在多个开口OP之外;以及填充物FMd,位于多个开口OP中。
与如图1A至图1B所示的显示装置10相比,图4A至图4B所示的显示装置40的不同之处在于:显示装置40的填充物FMd可以包括导电材料。
在本实施例中,各个开口OP中的填充物FMd可以仅重叠导电层C3的一个区段,因此,填充物FMd可以包括导电材料。在一些实施例中,填充物FMd的材质可以与接垫P1、P2相同。举例而言,填充物FMd可以借由点胶的方式形成,且在填充物FMd形成之后,可以同样借由点胶的方式来形成接垫P1、P2。在一些实施例中,填充物FMd的材质可以包括银胶,但不以此为限。
在本实施例中,填充物FMd可以从开口OP中延伸至电路基板110的表面S1上,使得从电路基板110的表面S1上方俯视时,填充物FMd可以呈现两面围绕接垫P1、P2的L形。如此一来,在形成接垫P1、P2的过程中,填充物FMd不仅可以防止形成接垫P1、P2的材料流入开口OP中,还可以充当对位标记,使得接垫P1、P2可被以高精准度设置于电路基板110的表面S1上的预定位置。
综上所述,本发明的显示装置借由设置填入开口中的填充物,能够避免后续形成接垫的材料流入开口中,同时填充物还能够充当对位标记,借以提高修补制程的对位精准度,从而改善发光元件修补良率。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的权利要求的保护范围所界定者为准。

Claims (14)

1.一种显示装置,其特征在于,包括:
电路基板,其表面具有多个开口,且包括位于所述表面上的多个接垫;
发光元件,位于所述电路基板上,且所述发光元件包括第一电极、第二电极及发光叠层,其中,所述第一电极及所述第二电极分别电性连接对应的所述接垫与所述发光叠层中的不同层,且所述第一电极及所述第二电极于所述电路基板的正投影在所述多个开口之外;以及
填充物,位于所述多个开口中,所述填充物还从所述开口延伸至所述电路基板的所述表面上。
2.如权利要求1所述的显示装置,其特征在于,其中所述填充物于所述表面上呈现L形、U形、中空多边形或环形。
3.如权利要求1所述的显示装置,其特征在于,其中所述填充物的顶面与所述电路基板的间距小于所述发光叠层与所述电路基板的间距。
4.如权利要求1所述的显示装置,其特征在于,其中所述填充物包括不导电材料或导电材料。
5.如权利要求4所述的显示装置,其特征在于,其中所述不导电材料为负型光阻。
6.如权利要求4所述的显示装置,其特征在于,其中所述导电材料为导电胶。
7.如权利要求1所述的显示装置,其特征在于,其中所述发光元件于所述电路基板的正投影位于所述开口之间。
8.如权利要求1所述的显示装置,其特征在于,其中所述填充物于所述电路基板的正投影不重叠所述发光元件的所述第一电极及所述第二电极于所述电路基板的正投影及其间的区域。
9.如权利要求1所述的显示装置,其特征在于,其中所述多个接垫包括不同的材料。
10.如权利要求9所述的显示装置,其特征在于,其中所述多个接垫分别包括金属或导电胶。
11.如权利要求1所述的显示装置,其特征在于,其中所述第一电极及所述第二电极分别通过连接件电性连接所述接垫。
12.如权利要求1所述的显示装置,其特征在于,其中所述电路基板包括至少一导电层,且所述接垫通过所述开口电性连接所述导电层。
13.如权利要求12所述的显示装置,其特征在于,其中所述电路基板还包括至少一绝缘层,位于所述接垫与所述导电层之间,且所述开口位于所述绝缘层中。
14.如权利要求1所述的显示装置,其特征在于,其中所述电路基板还包括开关元件,且所述第一电极及所述第二电极中的一者通过所述开口电性连接所述开关元件。
CN202210111399.5A 2021-12-15 2022-01-29 显示装置 Active CN114464717B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110146879 2021-12-15
TW110146879A TWI817287B (zh) 2021-12-15 2021-12-15 顯示裝置

Publications (2)

Publication Number Publication Date
CN114464717A CN114464717A (zh) 2022-05-10
CN114464717B true CN114464717B (zh) 2023-07-04

Family

ID=81411143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210111399.5A Active CN114464717B (zh) 2021-12-15 2022-01-29 显示装置

Country Status (2)

Country Link
CN (1) CN114464717B (zh)
TW (1) TWI817287B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261207A (ja) * 1998-03-13 1999-09-24 Advantest Corp プリント基板
CN201479454U (zh) * 2009-04-16 2010-05-19 惠州国展电子有限公司 在元件面附有绝缘胶膜的金属覆盖膜的线路板
CN112563387A (zh) * 2020-06-10 2021-03-26 友达光电股份有限公司 发光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384079B (zh) * 2018-12-27 2024-04-05 乐金显示有限公司 显示装置
CN110047866B (zh) * 2019-04-30 2021-04-02 京东方科技集团股份有限公司 阵列基板、显示面板及微型led的转移方法
US11380815B2 (en) * 2019-06-21 2022-07-05 PlayNitride Display Co., Ltd. Semiconductor material substrate, micro light emitting diode panel and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261207A (ja) * 1998-03-13 1999-09-24 Advantest Corp プリント基板
CN201479454U (zh) * 2009-04-16 2010-05-19 惠州国展电子有限公司 在元件面附有绝缘胶膜的金属覆盖膜的线路板
CN112563387A (zh) * 2020-06-10 2021-03-26 友达光电股份有限公司 发光装置

Also Published As

Publication number Publication date
TW202327065A (zh) 2023-07-01
CN114464717A (zh) 2022-05-10
TWI817287B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
CN102456712B (zh) 制造柔性显示器的方法
CN113314514B (zh) 显示装置
CN109273436B (zh) 显示装置
US11373585B2 (en) Driving backplane, display panel and method for manufacturing the same
US20240030236A1 (en) Stretchable display panel
CN107785394A (zh) 显示装置
US11063108B2 (en) Organic light emitting diode array substrate and electronic device
CN111384079B (zh) 显示装置
CN103811675A (zh) 柔性有机电致发光装置及其制造方法
CN113707700B (zh) 一种显示模组、制备方法以及显示装置
CN109671764B (zh) 显示装置及其形成方法
CN102569341A (zh) 有机发光二极管显示器
CN100435380C (zh) 带支撑板的有机电致发光器件及其制作方法
CN112310044A (zh) 一种显示基板及其制备方法、显示装置
CN111969006A (zh) 显示装置和制造该显示装置的方法
CN113287028B (zh) 电子基板及其制作方法、显示面板
KR101984989B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
US20230060979A1 (en) Array substrate and preparation method therefor, and display apparatus
JP5290456B2 (ja) 接続端子及び該接続端子を備えた表示装置
CN114464717B (zh) 显示装置
US20220310887A1 (en) Display device
US10585318B2 (en) Display device and manufacturing method thereof
WO2021169568A1 (zh) 显示母板及其制备方法、显示基板和显示装置
US20110121349A1 (en) Light-emitting diode and manufacturing method thereof
CN114447068A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant