KR101758297B1 - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR101758297B1
KR101758297B1 KR1020110047011A KR20110047011A KR101758297B1 KR 101758297 B1 KR101758297 B1 KR 101758297B1 KR 1020110047011 A KR1020110047011 A KR 1020110047011A KR 20110047011 A KR20110047011 A KR 20110047011A KR 101758297 B1 KR101758297 B1 KR 101758297B1
Authority
KR
South Korea
Prior art keywords
wiring
transistor
pixel
distance
data line
Prior art date
Application number
KR1020110047011A
Other languages
English (en)
Other versions
KR20110133421A (ko
Inventor
료 아라사와
히로유키 미야케
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110133421A publication Critical patent/KR20110133421A/ko
Application granted granted Critical
Publication of KR101758297B1 publication Critical patent/KR101758297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 복수의 배선을 사용하여 상이한 신호를 복수의 화소에 같은 타이밍으로 공급할 때에, 각 배선에 형성되는 부하 용량의 차이를 저감시키고, 표시 계조의 편차 및/또는 신호 지연을 저감시킬 수 있는 표시 장치를 제공하는 것을 목적으로 한다.
상이한 영상 신호를 공급하기 위한 제 1 데이터선 내지 제 N(N은 3 이상의 자연수) 데이터선과, 제 1 데이터선 내지 제 N 데이터선 중 어느 하나와 접속되는 선택 트랜지스터를 갖는 화소를 갖고, 제 1 데이터선 내지 제 N 데이터선 중의 어느 하나와, 선택 트랜지스터의 한쪽 단자는 제 1 데이터선 내지 제 N 데이터선을 교차시킴으로써, 제 1 데이터선 내지 제 N 데이터선 중 어느 하나를 선택 트랜지스터의 한쪽 단자의 가장 근방에 설치하여 접속된다.

Description

표시 장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC DEVICE}
본 발명은 표시 장치에 관한 것이다. 또한, 본 발명은 표시 장치의 구동 방법에 관한 것이다. 또한, 상기 표시 장치를 구비한 전자 기기에 관한 것이다.
표시 장치는, 액정 소자를 사용한 액정 표시 장치로 대표되는 바와 같이, 텔레비전 수상기 등의 대형 표시 장치로부터 휴대 전화 등의 소형 표시 장치까지 보급되고 있다. 향후는, 부가가치(附加價値)가 더 높은 제품이 요구되고 있고, 그 개발이 진행되고 있다.
향후는, 더 한층 부가가치화를 도모하기 위해서, 표시 장치의 각 화소에 신호를 공급하는 주사선 또는 데이터선 등의 배선의 개수를 증가시키고, 화소의 구동을 보다 고기능화할 가능성도 있다. 예를 들어, 특허 문헌 1에서는 복수의 데이터선을 형성하는 표시 장치를 개시한다. 특허 문헌 1에서는, 복수의 데이터선의 각각과 화소의 트랜지스터를 접속하는 구성에 대해서 개시한다.
일본국 특개2003-186451호 공보
상기 특허 문헌 1과 마찬가지로, 표시 장치의 각 화소에 신호를 공급하는 주사선 또는 데이터선 등의 배선의 개수를 증가시키는 경우, 화소의 트랜지스터로부터 배선을 리드(lead)하여 화소에 신호를 공급하는 주사선 또는 데이터선 등의 배선과 접속시키는 구성이 된다. 상기 구성에서는, 각 배선의 부하 용량에 차이가 생겨 표시에 불량이 일어나는 문제가 있다. 부하 용량에 차이가 생기는 경우에 대해서, 도면을 참조하여 이하에서 설명한다.
도 15(A)는, 표시 장치가 갖는 화소의 회로 구성을 도시한다. 도 15(A)에서는, N개(N은 3 이상의 자연수)의 데이터선(신호선이라고도 한다)으로서, 구체적으로는, 3개의 데이터선으로부터 상이한 영상 신호를 3개의 상이한 화소에 공급하는 경우의 회로 구성에 대해서 도시한다. 화소(1501A)는, 트랜지스터(1504A; 선택 트랜지스터라고도 한다)와, 표시 소자부(1505A)를 갖는다. 화소(1501A)의 트랜지스터(1504A)는, 게이트 단자가 주사선(1503A)에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 제 1 데이터선(1502A)에 접속되고, 다른 쪽의 단자가 표시 소자부(1505A)에 접속된다. 화소(1501B)는, 트랜지스터(1504B; 선택 트랜지스터라고도 한다)와, 표시 소자부(1505B)를 갖는다. 화소(1501B)의 트랜지스터(1504B)는, 게이트 단자가 주사선(1503B)에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 제 2 데이터선(1502B)에 접속되고, 다른 쪽의 단자가 표시 소자부(1505B)에 접속된다. 화소(1501C)는, 트랜지스터(1504C; 선택 트랜지스터라고도 한다)와, 표시 소자부(1505C)를 갖는다. 화소(1501C)의 트랜지스터(1504C)는 게이트 단자가 주사선(1503C)에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 제 3 데이터선(1502C)에 접속되고, 다른 쪽의 단자가 표시 소자부(1505C)에 접속된다. 상술한 도 15(A)에 도시한 회로의 구성은, 예를 들어, 주사선(1503A) 내지 주사선(1503C)의 주사 신호에 의하여 트랜지스터(1504A) 내지 트랜지스터(1504C)를 동시에 도통 상태(온 상태라고도 한다)로 하고, 표시 소자부(1505A) 내지 표시 소자부(1505C)에 제 1 데이터선(1502A) 내지 제 3 데이터선(1502C)으로부터의 상이한 영상 신호를 공급하는 경우에 유효적인 구성이다.
또한, 표시 소자부(1505A) 내지 표시 소자부(1505C)에 대해서 구체적인 표시 소자의 설명을 생략하였지만, 액정 표시 장치이라면, 액정 소자 및 용량 소자를 형성하는 구성, 또한 EL 소자이라면, 발광 소자 및 상기 발광 소자를 구동하기 위한 트랜지스터를 형성하는 구성으로 하여도 좋다.
매트릭스 상태로 화소를 배열하여 형성하는 경우, 제 1 데이터선(1502A) 내지 제 3 데이터선(1502C)은, 주사선(1503A) 내지 주사선(1503C)에 대해서 대략 직교하는 방향으로 형성되고, 상기 제 1 데이터선(1502A) 내지 제 3 데이터선(1502C)을 따라 트랜지스터(1504A) 내지 트랜지스터(1504C)를 갖는 화소(1501A) 내지 화소(1501C)가 형성된다. 따라서, 제 1 데이터선(1502A) 내지 제 3 데이터선(1502C)을 평행으로 형성한 경우, 트랜지스터(1504B)의 한쪽의 단자와 제 2 데이터선(1502B)을 접속할 때, 도 15(A)에 도시한 교차부(1506)가 형성된다. 마찬가지로, 트랜지스터(1504C)의 한쪽의 단자와 제 3 데이터선(1502C)을 접속할 때에, 도 15(A)에 도시한 교차부(1507)가 형성된다. 상기 교차부(1506), 교차부(1507)에서는, 제 1 데이터선(1502A) 내지 제 3 데이터선(1502C)간의 전기적인 단락(short)을 회피하기 위해서 다른 층에 도전층을 형성하고, 상기 도전층을 개재하여 트랜지스터(1504B)의 한쪽의 단자와 제 2 데이터선(1502B)의 접속, 및 트랜지스터(1504C)의 한쪽의 단자와 제 3 데이터선(1502C)의 접속을 도모한다.
그러나, 도전층을 개재하여 트랜지스터(1504B)의 한쪽의 단자와 제 2 데이터선(1502B)의 접속, 및 트랜지스터(1504C)의 한쪽의 단자와 제 3 데이터선(1502C)의 접속을 도모함으로써, 도 15(B)에 도시한 회로도와 같이, 교차부(1506)에 기인하는 부하 용량(1516), 교차부(1507)에 기인한 부하 용량(1517A) 및 부하 용량(1517B)이 형성된다. 구체적으로는, 상기 부하 용량(1516) 및 부하 용량(1517A) 및 부하 용량(1517B)은 상술한 도전층과 제 1 데이터선(1502A) 내지 제 3 데이터선(1502C)의 교차부의 면적에 따라 차이가 생긴다. 따라서, 제 1 데이터선(1502A) 내지 제 2 데이터선(1502B)간에서는, 부하 용량에 차이가 생겨 각 화소에 원하는 전위의 신호를 공급하기 어렵다는 문제가, 표시 계조의 편차 및/또는 신호 지연이라는 형태로 현재화(顯在化)한다.
그래서, 본 발명의 일 형태는, 복수의 배선을 사용하여 상이한 신호를 복수의 화소에 동일한 타이밍으로 공급할 때에, 각 배선에 형성되는 부하 용량의 차이를 저감시켜 표시 계조의 편차 및/또는 신호 지연을 저감시킬 수 있는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 형태는, 상이한 영상 신호를 공급하기 위한 제 1 데이터선 내지 제 N(N은 3 이상의 자연수) 데이터선과, 제 1 데이터선 내지 제 N 데이터선 중의 어느 하나와 접속되는 선택 트랜지스터를 갖는 화소를 갖고, 제 1 데이터선 내지 제 N 데이터선 중의 어느 하나와, 선택 트랜지스터의 한쪽 단자는, 제 1 데이터선 내지 제 N 데이터선을 교차시킴으로써, 제 1 데이터선 내지 제 N 데이터선 중의 어느 하나를 선택 트랜지스터의 한쪽 단자의 가장 근방에 배설하여 접속되는 표시 장치이다.
본 발명의 일 형태에 있어서, 선택 트랜지스터의 다른 쪽의 단자에는 액정 소자를 갖는 표시 소자가 접속되는 표시 장치라도 좋다.
본 발명의 일 형태에 있어서, 선택 트랜지스터의 다른 쪽의 단자에는, 발광 소자 및 발광 소자를 구동하기 위한 구동 트랜지스터를 갖는 표시 소자가 접속되는 표시 장치라도 좋다.
본 발명의 일 형태에 있어서, 표시 장치는 주사선을 갖고 제 1 데이터선 내지 제 N 데이터선의 교차부는 주사선과 같은 도전층을 사용하여 형성되는 표시 장치라도 좋다.
본 발명의 일 형태에 있어서, 제 1 데이터선 내지 제 N 데이터선이 갖는 교차부에 있어서의 도전층에 의하여 형성된 저항은, 제 1 데이터선 내지 제 N 데이터선에 있어서 균등하게 형성되는 표시 장치라도 좋다.
본 발명의 일 형태는, 상이한 주사 신호를 공급하기 위한 제 1 주사선 내지 제 N(N은 3 이상의 자연수) 주사선과, 제 1 주사선 내지 제 N 주사선 중의 어느 하나와 접속되는 선택 트랜지스터를 갖는 화소를 갖고, 제 1 주사선 내지 제 N 주사선 중의 어느 하나와, 선택 트랜지스터의 게이트 단자는 제 1 주사선 내지 제 N 주사선을 교차시킴으로써, 제 1 주사선 내지 제 N 주사선 중의 어느 하나를 선택 트랜지스터의 게이트 단자의 가장 근방에 배설하여 접속되는 표시 장치이다.
본 발명의 일 형태에 있어서, 선택 트랜지스터의 한쪽 단자에는 제 1 데이터선 내지 제 N 데이터선 중 어느 하나가 접속되고, 선택 트랜지스터의 다른 쪽의 단자에는 액정 소자를 갖는 표시 소자가 접속되는 표시 장치라도 좋다.
본 발명의 일 형태에 있어서, 선택 트랜지스터의 한쪽 단자에는 제 1 데이터선 내지 제 N 데이터선 중 어느 하나가 접속되고, 선택 트랜지스터의 다른 쪽의 단자에는 발광 소자 및 발광 소자를 구동하기 위한 구동 트랜지스터를 갖는 표시 소자가 접속되는 표시 장치라도 좋다.
본 발명의 일 형태에 따르면, 각 배선에 형성되는 부하 용량의 차이를 저감하고, 표시 계조의 편차 및/또는 신호 지연을 저감시킬 수 있다.
도 1(A) 및 도 1(B)는 본 발명의 일 형태에 있어서의 회로도.
도 2(A) 및 도 2(B)는 본 발명의 일 형태에 있어서의 회로도.
도 3은 본 발명의 일 형태에 있어서의 상면도.
도 4(A) 및 도 4(B)는 본 발명의 일 형태에 있어서의 회로도.
도 5는 본 발명의 일 형태에 있어서의 회로도.
도 6(A) 및 도 6(B)는 본 발명의 일 형태에 있어서의 회로도.
도 7(A) 및 도 7(B)는 본 발명의 일 형태에 있어서의 회로도.
도 8(A) 내지 도 8(D)는 본 발명의 일 형태에 있어서의 회로도.
도 9(A)는 본 발명의 일 형태에 있어서의 회로도이고, 도 9(B)는 본 발명의 일 형태에 있어서의 타이밍 차트.
도 10(A)는 본 발명의 일 형태에 있어서의 회로도이고, 도 10(B)는 본 발명의 일 형태에 있어서의 블록도.
도 11은 본 발명의 일 형태에 있어서의 타이밍 차트.
도 12(A)는 본 발명의 일 형태에 있어서의 상면도이고, 도 12(B)는 본 발명의 일 형태에 있어서의 단면도.
도 13(A) 내지 도 13(D)는 본 발명의 일 형태에 있어서의 단면도.
도 14(A) 내지 도 14(D)는 본 발명의 일 형태에 있어서의 전자 기기를 설명하는 도면.
도 15(A) 및 도 15(B)는 반전 구동을 설명하기 위한 회로도.
이하, 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다. 다만, 본 발명은 많은 상이한 형태에서 실시할 수 있으며, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해된다. 따라서, 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에서 설명하는 본 발명의 구성에 있어서, 같은 것을 지시하는 부호는 다른 도면간에서 공통적으로 사용한다.
또한, 각 실시형태의 도면 등에서 도시한 각 구성의 크기, 층의 두께, 신호 파형, 또는 영역은 명료화하기 위하여 과장하여 표기되는 경우가 있다. 따라서 반드시 그 스케일에 한정되지 않는다.
또한, 본 명세서에서 사용하는 "제 1", "제 2", "제 3", 내지 "제 n"(n은 자연수)이라고 하는 용어는, 구성 요소의 혼동을 회피하기 위하여 붙이는 것이며, 수적으로 한정하는 것은 아니라는 것을 부기한다.
(실시형태 1)
본 실시형태에서는, 표시 장치가 갖는 화소의 회로 구성을 설명한다. 또한, 본 실시형태에서 나타내는 회로도에서는, 상이한 신호를 복수의 화소에 같은 타이밍으로 공급하기 위한 복수의 배선을 N개(N은 3 이상의 자연수)의 데이터선(신호선이라고도 한다)으로서, 주사선의 주사 신호에 의하여 복수의 화소에 상이한 영상 신호를 공급하는 예에 대해서 설명한다.
도 1(A)는, 표시 장치가 갖는 화소의 회로 구성을 도시한다. 도 1(A)에서는, N개(N은 3 이상의 자연수)의 데이터선(신호선이라고도 한다)으로서, 구체적으로는, 3개의 데이터선으로부터 상이한 영상 신호를 3개의 상이한 화소에 공급하는 경우의 회로 구성에 대해서 도시한다. 화소(101A)는, 트랜지스터(104A; 선택 트랜지스터라고도 한다)와, 표시 소자부(105A)를 갖는다. 화소(101A)의 트랜지스터(104A)는, 게이트 단자가 주사선(103A)에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 제 1 데이터선(102A)에 접속되고, 다른 쪽의 단자가 표시 소자부(105A)에 접속된다. 화소(101B)는, 트랜지스터(104B; 선택 트랜지스터라고도 한다)와, 표시 소자부(105B)를 갖는다. 화소(101B)의 트랜지스터(104B)는, 게이트 단자가 주사선(103B)에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 제 2 데이터선(102B)에 접속되고, 다른 쪽의 단자가 표시 소자부(105B)에 접속된다. 화소(101C)는, 트랜지스터(104C; 선택 트랜지스터라고도 한다)와, 표시 소자부(105C)를 갖는다. 화소(101C)의 트랜지스터(104C)는 게이트 단자가 주사선(103C)에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 제 3 데이터선(102C)에 접속되고, 다른 쪽의 단자가 표시 소자부(105C)에 접속된다. 상술한 도 1(A)에 도시한 회로의 구성은, 예를 들어, 주사선(103A) 내지 주사선(103C)에 의하여 트랜지스터(104A) 내지 트랜지스터(104C)를 동시에 도통 상태(온 상태라고도 한다)로 하고, 표시 소자부(105A) 내지 표시 소자부(105C)에 제 1 데이터선(102A) 내지 제 3 데이터선(102C)으로부터 상이한 영상 신호를 공급하는 경우에 유효적인 구성이다.
매트릭스 상태로 화소를 배열하여 형성하는 경우, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)은, 주사선(103A) 내지 주사선(103C)에 대해서 대략 직교하는 방향으로 형성되고, 상기 제 1 데이터선(102A) 내지 제 3 데이터선(102C)을 따라 트랜지스터(104A) 내지 트랜지스터(104C)를 갖는 화소(101A) 내지 화소(101C)가 형성된다. 도 1(A)에 도시한 회로 구성이 상술한 도 15(A)에 도시한 회로 구성과 다른 점은, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)을 배설한 영역에 있어서, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)의 교차부를 형성함으로써 제 1 데이터선(102A) 내지 제 3 데이터선(102C)의 각각을 대응하는 화소(101A) 내지 화소(101C)에 포함되는 트랜지스터의 한쪽의 단자의 가장 근방에 배설시키는 것이다. 그리고, 트랜지스터의 한쪽의 단자와, 가장 근방에 배설시킨 데이터선의 접속을 행한다.
또한, 화소란, 1개의 색 요소(예를 들어, R(적), G(녹), B(청) 중의 어느 하나)의 명도를 제어할 수 있는 표시 단위에 상당하는 것이다. 따라서, 컬러 표시 장치의 경우에는, 컬러 화상의 최소 표시 단위는 R의 화소와 G의 화소와 B의 화소의 3화소로 구성된다. 다만, 컬러 화상을 표시시키기 위한 색 요소는, 3색으로 한정되지 않고, 3색 이상을 사용하여도 좋고, RGB 이외의 색을 사용하여도 좋다.
또한, 트랜지스터는, 게이트와, 드레인과, 소스를 포함하는 적어도 3개의 단자를 갖는 소자이며, 드레인 영역과 소스 영역 사이에 채널 영역을 갖고, 드레인 영역과 채널 영역과 소스 영역을 통하여 전류를 흘릴 수 있다. 여기서, 소스와 드레인은 트랜지스터의 구조나 동작 조건 등에 따라 바뀌기 때문에, 어느 쪽이 소스 또는 드레인인지를 한정하기 어렵다. 따라서, 본 명세서에서는, 소스 및 드레인으로서 기능하는 영역을 소스 또는 드레인이라고 부르지 않는 경우가 있다. 그 경우, 일례로서는, 각각을 한쪽의 단자, 다른 쪽의 단자라고 표기하는 경우가 있다. 또는 각각을 제 1 전극(단자), 제 2 전극(단자)으로 표기하는 경우가 있다. 또는, 소스 영역, 드레인 영역이라고 표기하는 경우가 있다. 또는, 소스 단자, 드레인 단자라고 표기하는 경우가 있다.
이때, 본 명세서에 있어서, "A와 B가 접속되어 있다"란, A와 B가 직접 접속되어 있는 것 이외에, 전기적으로 접속되어 있는 것을 포함한다. 여기서, "A와 B가 전기적으로 접속되어 있다"란, A와 B의 사이에 어떠한 전기적 작용을 갖는 대상물이 존재할 때, 대상물을 포함하는 A와 B의 사이의 부분이 노드가 되는 경우를 나타낸다. 구체적으로는, 트랜지스터를 비롯한 스위칭 소자를 통하여, A와 B가 접속되고, 상기 스위칭 소자의 도통에 의하여 A와 B가 대략 같은 전위가 되는 경우나, 저항 소자를 통하여 A와 B가 접속되고, 상기 저항 소자의 양단에 발생하는 전위차가 A와 B를 포함하는 회로의 동작에 영향을 주지 않는 정도가 되는 경우 등, 회로 동작을 고려한 경우, A와 B의 사이의 부분을 같은 노드로서 고려하여 지장이 없는 상태인 경우를 나타낸다.
또한, 전압이란, 어떤 전위와, 기준의 전위(예를 들어, 그라운드 전위)의 전위차를 표시하는 경우가 많다. 따라서, 전압, 전위, 전위차를, 각각, 전위, 전압, 전압차로 바꿔 말하는 것이 가능하다.
또한, 화소에 형성하는 트랜지스터의 구조에 대해서는, 역 스태거형의 구조라도 좋고, 순 스태거형의 구조라도 좋다. 또는, 채널 영역이 복수의 영역에 분할되어 직렬로 접속된 더블 게이트형의 구조라도 좋다. 또는, 게이트 전극이 채널 영역의 상하에 형성된 듀얼 게이트형의 구조라도 좋다. 또한, 트랜지스터를 구성하는 반도체층을 복수의 섬 형상의 반도체층으로 형성하고, 스위칭 동작을 실현할 수 있는 트랜지스터 소자로 하여도 좋다.
도 1(A)에 있어서, 교차부(106)는 제 2 데이터선(102B)과 제 3 데이터선(102C)이 교차한 영역이다. 또한, 교차부(107)는 제 1 데이터선(102A)과 제 2 데이터선(102B)이 교차한 영역이다. 또한, 교차부(108)는 제 1 데이터선(102A)과 제 3 데이터선(102C)이 교차한 영역이다. 또한, 교차부(109)는 제 2 데이터선(102B)과 제 3 데이터선(102C)이 교차한 영역이다. 또한, 교차부(110)는 제 1 데이터선(102A)과 제 2 데이터선(102B)이 교차한 영역이다. 또한, 교차부(111)는 제 1 데이터선(102A)과 제 3 데이터선(102C)이 교차한 영역이다. 그리고, 제 1 데이터선(102A)은 트랜지스터(104A)의 한쪽의 단자의 가장 근방에 배설되고, 트랜지스터(104A)의 한쪽의 단자가 다른 배선과 교차하지 않고 제 1 데이터선(102A)과 접속된다. 또한, 제 2 데이터선(102B)은 트랜지스터(104B)의 한쪽의 단자의 가장 근방에 배설되고, 트랜지스터(104B)의 한쪽의 단자가 다른 배선과 교차하지 않고 제 2 데이터선(102B)과 접속된다. 또한, 제 3 데이터선(102C)은 트랜지스터(104C)의 한쪽의 단자의 가장 근방에 배설되고, 트랜지스터(104C)의 한쪽 단자가 다른 배선과 교차하지 않고 제 3 데이터선(102C)과 접속된다.
도 1(A)에 도시한 교차부(106) 내지 교차부(111)는, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)간의 전기적인 단락(short)을 회피하기 위하여 교차하는 데이터선의 한쪽을 다른 도전층을 사용하여 형성한다. 도전층을 사용한 교차부(106) 내지 교차부(111)에서는, 교차하는 데이터선간에서 부하 용량이 형성된다. 부하 용량은 교차하는 데이터선이 중첩하는 영역, 즉 제 1 데이터선(102A) 내지 제 3 데이터선(102C)을 형성하는 도전층과 교차부에서의 다른 도전층이 중첩하는 영역에 있어서 형성된다.
도 1(B)에는, 도 1(A)에서 도시한 제 1 데이터선(102A) 내지 제 3 데이터선(102C)에 의한 교차부(106) 내지 교차부(111)를 부하 용량으로 하여 도시한 회로도이다. 도 1(B)에서는, 도 1(A)와 마찬가지로, 제 1 데이터선(102A)이 제 1 화소(101A)에 접속되고, 제 2 데이터선(102B)이 제 2 화소(101B)에 접속되고, 제 3 데이터선(102C)이 제 3 화소(101C)에 접속된다. 또한, 도 1(B)에서는, 도 1(A)에서 도시한 교차부(106)에 기인하는 부하 용량을 용량 소자(191)로 도시하고, 도 1(A)에서 도시한 교차부(107)에 기인하는 부하 용량을 용량 소자(192)로 도시하고, 도 1(A)에서 도시한 교차부(108)에 기인하는 부하 용량을 용량 소자(193)로 도시하고, 도 1(A)에서 도시한 교차부(109)에 기인하는 부하 용량을 용량 소자(194)로 도시하고, 도 1(A)에서 도시한 교차부(110)에 기인하는 부하 용량을 용량 소자(195)로 도시하고, 도 1(A)에서 도시한 교차부(111)에 기인하는 부하 용량을 용량 소자(196)로 도시한다.
도 1(B)에 도시한 바와 같이, 용량 소자(192) 및 용량 소자(195)의 부하 용량이 제 1 데이터선(102A)과 제 2 데이터선(102B)으로 형성된다. 또한, 용량 소자(191) 및 용량 소자(194)의 부하 용량이 제 2 데이터선(102B)과 제 3 데이터선(102C)으로 형성된다. 또한, 용량 소자(193) 및 용량 소자(196)의 부하 용량이 제 1 데이터선(102A)과 제 3 데이터선(102C)으로 형성된다. 상술한 바와 같이, 부하 용량은 제 1 데이터선(102A) 내지 제 3 데이터선(102C)을 형성하는 도전층과 교차부에서 다른 도전층이 중첩하는 영역에서 형성된다. 따라서, 본 실시형태의 구성에서는, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)을 배선의 폭이 동일한 데이터선으로 할 수 있기 때문에, 상기 데이터선 각각에 균등하게 부하 용량을 형성할 수 있다.
따라서, 본 실시형태의 구성에서는, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)으로 형성되는 교차부의 면적을 같게 할 수 있기 때문에, 데이터선 각각에 균등하게 부하 용량을 형성할 수 있다. 결과적으로, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)간에서는 부하 용량을 균등하게 하여 각 화소에 원하는 전위의 신호를 공급할 수 있다. 그리고, 표시 장치는 배선간의 부하 용량의 차이에 기인한 표시 계조의 편차 및/또는 신호 지연을 저감시킬 수 있다.
다음에, 도 2(A) 및 도 2(B)에서는, 도 1(A)에서 도시한 표시 소자부(105A) 내지 표시 소자부(105C)에 대해서 구체적인 표시 소자의 일례를 설명한다. 또한, 도 2(A) 및 도 2(B)의 설명에서는, 도 1(A)에서 도시한 표시 소자부(105A) 내지 표시 소자부(105C) 이외의 구성과 중복하는 개소에 대해서 설명을 생략한다.
도 2(A)에 도시한 회로도는, 도 1(A)에서 도시한 표시 소자부(105A) 내지 표시 소자부(105C)가 액정 소자를 갖는 구성인 경우의 일례에 대해서 나타낸 것이다. 도 2(A)에 도시한 표시 소자부(105A)는 트랜지스터(104A)의 소스 단자 또는 드레인 단자가 되는 다른 쪽의 단자(제 2 단자라고도 한다)에 접속되는 액정 소자(121A) 및 용량 소자(122A)를 갖는다. 도 2(A)에 도시한 표시 소자부(105B)는, 트랜지스터(104B)의 소스 단자 또는 드레인 단자가 되는 다른 쪽의 단자(제 2 단자라고도 한다)에 접속되는 액정 소자(121B) 및 용량 소자(122B)를 갖는다. 도 2(A)에 도시한 표시 소자부(105C)는 트랜지스터(104C)의 소스 단자 또는 드레인 단자가 되는 다른 쪽의 단자(제 2 단자라고도 한다)에 접속되는 액정 소자(121C) 및 용량 소자(122C)를 갖는다. 또한, 액정 소자(121A) 내지 액정 소자(121C)는, 한쪽의 전극(화소 전극, 제 1 전극이라고도 한다)이 트랜지스터(104A) 내지 트랜지스터(104C)의 다른 쪽의 단자에 접속되고, 다른 쪽의 전극(대향 전극, 제 2 전극이라고도 한다)이 공통 전위선(공통선이라고도 한다)에 접속된다. 또한, 용량 소자(122A) 내지 용량 소자(122C)는, 한쪽의 전극(제 1 전극이라고도 한다)이 트랜지스터(104A) 내지 트랜지스터(104C)의 다른 쪽의 단자에 접속되고, 다른 쪽의 전극(제 2 전극이라고도 한다)이 용량선에 접속된다. 또한, 용량 소자(122A) 내지 용량 소자(122C)는 필요에 따라 형성하면 좋고, 생략할 수도 있다.
도 2(B)에 도시한 회로도는 도 1(A)에서 도시한 표시 소자부(105A) 내지 표시 소자부(105C)가 EL(Electro Luminescence) 소자 등의 발광 소자를 갖는 구성의 경우의 일례에 대해서 도시한 것이다. 도 2(B)에 도시한 표시 소자부(105A)는, 발광 소자(123A) 및 발광 소자(123A)를 구동하기 위한 트랜지스터(124A; 구동 트랜지스터라고도 한다)를 갖는다. 도 2(B)에 도시한 표시 소자부(105B)는, 발광 소자(123B) 및 발광 소자(123B)를 구동하기 위한 트랜지스터(124B; 구동 트랜지스터라고도 한다)를 갖는다. 도 2(B)에 도시한 표시 소자부(105C)는 발광 소자(123C) 및 발광 소자(123C)를 구동하기 위한 트랜지스터(124C; 구동 트랜지스터라고도 한다)를 갖는다. 또한, 트랜지스터(124A) 내지 트랜지스터(124C)는 게이트 단자가 트랜지스터(104A) 내지 트랜지스터(104C)의 다른 쪽의 단자에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 발광 소자(123A) 내지 발광 소자(123C)에 전류를 흘리기 위한 전류 공급선(전원선이라고도 한다)에 접속되고, 소스 단자 또는 드레인 단자가 되는 다른 쪽의 단자(제 2 단자라고도 한다)가 발광 소자(123A) 내지 발광 소자(123C)의 한쪽의 전극(제 1 전극이라고도 한다)에 접속된다. 발광 소자(123A) 내지 발광 소자(123C)의 다른 쪽의 전극(제 2 전극이라고도 한다)이 그라운드선(공통 전위선이라고도 한다)에 접속된다. 트랜지스터(124A) 내지 트랜지스터(124C)의 게이트 단자와 제 1 단자의 사이에 용량 소자를 형성하는 구성으로 하여도 좋다.
다음에, 도 2(A)에서 도시한 표시 소자부(105A) 내지 표시 소자부(105C)가 액정 소자를 갖는 구성의 회로도의 상면도에 대해서 구체적으로 나타내고, 본 발명의 일 형태에 있어서의 제 1 데이터선(102A) 내지 제 3 데이터선(102C)에 의하여 형성되는 교차부의 면적을 동일하게 하고, 데이터선 각각에 균등하게 부하 용량을 형성할 수 있다는 이점에 대해서 설명한다.
도 3에 도시한 상면도는, 도 2(A)에서 도시한 회로도의 상면도에 상당한다. 또한, 도 3에서는, 도 2(A)에서 설명한 용량 소자(122A) 내지 용량 소자(122C)를 생략하여 설명하고, 액정 소자(121A) 내지 액정 소자(121C)에 상당하는 구성으로서, 액정 소자(121A) 내지 액정 소자(121C)의 한쪽의 전극(131A) 내지 한쪽의 전극(131C; 화소 전극)을 도시한다. 또한, 도 3에 도시한 제 1 데이터선(102A) 내지 제 3 데이터선(102C)은, 주사선(103A) 내지 주사선(103C)에 직교하는 방향으로 배설하여 형성되는 도전층(제 1 도전층(141)) 이외에, 교차부(106) 내지 교차부(111)에 있어서 주사선(103A) 내지 주사선(103C)과 같은 도전층(제 2 도전층(142))을 갖는다.
도 3에 도시한 상면도에 있어서, 교차부(106) 내지 교차부(111)에서는, 제 1 도전층(141)과 제 2 도전층(142)이 중첩하는 영역에서 부하 용량이 형성된다. 구체적으로는, 제 3 데이터선(102C)이 갖는 제 1 도전층(141)과 제 2 데이터선(102B)이 갖는 제 2 도전층(142)과의 교차부(106)에서 부하 용량이 형성된다. 또한, 제 1 데이터선(102A)이 갖는 제 1 도전층(141)과 제 2 데이터선(102B)이 갖는 제 2 도전층(142)과의 교차부(107)에서 부하 용량이 형성된다. 또한, 제 1 데이터선(102A)이 갖는 제 1 도전층(141)과 제 3 데이터선(102C)이 갖는 제 2 도전층(142)과의 교차부(108)에서 부하 용량이 형성된다. 또한, 제 2 데이터선(102B)이 갖는 제 1 도전층(141)과 제 3 데이터선(102C)이 갖는 제 2 도전층(142)과의 교차부(109)에서 부하 용량이 형성된다. 또한, 제 2 데이터선(102B)이 갖는 제 1 도전층(141)과 제 1 데이터선(102A)이 갖는 제 2 도전층(142)과의 교차부(110)에서 부하 용량이 형성된다. 또한, 제 3 데이터선(102C)이 갖는 제 1 도전층(141)과 제 1 데이터선(102A)이 갖는 제 2 도전층(142)과의 교차부(111)에서 부하 용량이 형성된다. 또한, 제 1 데이터선(102A) 내지 제 3 데이터선간에서 제 1 도전층(141)과 제 2 도전층(142)을 사용하여 형성하는 교차부(교차부(106) 내지 교차부(111))의 개수를 각각 동일하게 할 수 있다. 따라서, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)을 배선의 폭이 동일한 데이터선으로 함으로써, 상기 데이터선 각각에 균등하게 부하 용량을 형성할 수 있다.
따라서, 본 실시형태의 구성에서는, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)으로 형성되는 교차부의 면적을 같게 할 수 있기 때문에, 데이터선 각각에 균등하게 부하 용량을 형성할 수 있다. 결과적으로, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)간에서는 부하 용량을 균등하게 하여 각 화소에 원하는 전위의 신호를 공급할 수 있다. 그리고, 표시 장치는 배선간의 부하 용량의 차이에 기인한 표시 계조의 편차 및/또는 신호 지연을 저감시킬 수 있다.
또한, 도 3에서 도시한 제 1 데이터선(102A) 내지 제 3 데이터선(102C)에서는, 제 1 도전층(141)과 제 2 도전층(142)에 있어서 상이한 도전성을 갖는 도전층을 사용함으로써, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)의 배선 저항이 각각 상이할 가능성도 있다. 도 4(A)에서는, 도 3에서 도시한 상면도에 있어서의 제 2 도전층(142)을 저항 소자로서 도시한 회로도이다.
도 4(A)에 도시한 바와 같이, 도 3에서의 교차부(106)를 구성하는 제 2 도전층(142)은, 제 2 데이터선(102B)이 갖는 제 1 저항 소자(151B)로서 나타낸다. 또한, 도 3에서의 교차부(107)를 구성하는 제 2 도전층(142)은, 제 2 데이터선(102B)이 갖는 제 2 저항 소자(152B)로서 나타낸다. 또한, 도 3에서의 교차부(108)를 구성하는 제 2 도전층(142)은, 제 3 데이터선(102C)이 갖는 제 1 저항 소자(151C)로서 나타낸다. 또한, 도 3에서의 교차부(109)를 구성하는 제 2 도전층(142)은, 제 3 데이터선(102C)이 갖는 제 2 저항 소자(152C)로서 나타낸다. 또한, 도 3에서의 교차부(110)를 구성하는 제 2 도전층(142)은 제 1 데이터선(102A)이 갖는 제 1 저항 소자(151A)로서 나타낸다. 또한, 도 3에서의 교차부(111)를 구성하는 제 2 도전층(142)은, 제 1 데이터선(102A)이 갖는 제 2 저항 소자(152A)로서 나타낸다.
도 4(A)에 도시한 바와 같이, 본 실시형태의 구성에서는, 제 1 데이터선(102A)은 제 1 저항 소자(151A) 및 제 2 저항 소자(152A)를 갖고, 제 2 데이터선(102B)은 제 1 저항 소자(151B) 및 제 2 저항 소자(152B)를 갖고, 제 3 데이터선(102C)은 제 1 저항 소자(151C) 및 제 2 저항 소자(152C)를 갖는 구성으로 할 수 있다. 즉, 본 실시형태에서는, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)의 각각이 갖는 저항 소자의 개수를 같게 할 수 있다. 따라서, 제 2 도전층(142)을 같은 도전 재료, 같은 배선 폭으로 구성함으로써 제 1 데이터선(102A) 내지 제 3 데이터선(102C)의 배선 저항을 균일하게 할 수 있다.
또한, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)에 있어서의 제 1 저항 소자(151A) 내지 제 1 저항 소자(151C) 및 제 2 저항 소자(152A) 내지 제 2 저항 소자(152C)는, 제 1 데이터선(102A) 내지 제 3 데이터선(102C) 중의 어느 개소에 있으면 좋고, 예를 들어, 도 4(B)에 도시한 바와 같이 저항 소자가 되는 제 2 도전층(142)을 형성하는 구성으로 하여도 좋다.
또한, 본 실시형태의 구성에 있어서는, 상이한 신호를 복수의 화소에 동일한 타이밍으로 공급하기 위한 복수의 배선으로서 제 1 데이터선 내지 제 3 데이터선을 갖는 표시 장치의 구성에 대해서 설명하지만, 다른 배선에도 적용할 수 있다. 예를 들어, 도 2(B)에서 설명한 발광 소자를 갖는 구성에 있어서, 발광 소자(123A) 내지 발광 소자(123C)에 전류를 흘리기 위한 전류 공급선을 도 5에 도시한 바와 같이, 제 1 전류 공급선(125A), 제 2 전류 공급선(125B), 제 3 전류 공급선(125C)으로 나누어 교차부(161) 내지 교차부(166)를 형성하는 구성으로 하여도 좋다. 제 1 전류 공급선(125A), 제 2 전류 공급선(125B), 제 3 전류 공급선(125C)에 교차부(161) 내지 교차부(166)를 형성하는 구성으로 함으로써, 제 1 전류 공급선(125A) 내지 제 3 전류 공급선(125C)을 트랜지스터(124A) 내지 트랜지스터(124C)의 한쪽의 단자의 가장 근방에 배설하여 트랜지스터(124A) 내지 트랜지스터(124C)의 한쪽의 단자를 다른 배선과 교차시키지 않고 제 1 전류 공급선(125A) 내지 제 3 전류 공급선(125C)과 접속시킬 수 있다.
따라서, 본 실시형태의 구성에서는, 제 1 데이터선(102A) 내지 제 3 데이터선(102C)과 마찬가지로, 전류 공급선 각각에 균등하게 부하 용량을 형성할 수 있다. 결과적으로, 제 1 전류 공급선(125A) 내지 제 3 전류 공급선(125C)의 부하 용량을 균등하게 하여 각 화소에 원하는 전위의 신호를 공급할 수 있다. 그리고, 표시 장치는 배선간의 부하 용량의 차이에 기인한 표시 계조의 편차 및/또는 신호 지연을 저감시킬 수 있다.
상술한 바와 같이, 데이터선간, 또는 전류 공급선간의 부하 용량의 차이를 저감시킬 수 있다. 결과적으로, 부하 용량의 차이에 기인한 표시 계조의 편차 및/또는 신호 지연을 저감시킬 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 상기 실시형태 1과 상이한 구성에 대해서 도 6(A) 내지 도 7(B)에서 설명한다. 또한, 본 실시형태에서 도시한 구성이 상기 실시형태 1에서 설명한 도 1(A) 내지 도 2(B)에 도시한 구성과 상이한 점은, 복수의 배선으로서 주사선을 복수 형성한 점이다. 구체적으로는, 본 실시형태에서 도시한 회로도에서는, 상이한 신호를 복수의 화소에 같은 타이밍으로 공급하기 위한 복수의 배선을 N개(N은 3 이상의 자연수)의 주사선으로서 복수의 화소에 상이한 주사 신호를 공급하는 예에 대해서 설명한다.
도 6(A)는, 표시 장치가 갖는 화소의 회로 구성을 도시한다. 도 6(A)에서는, N개의 주사선으로서, 구체적으로는, 3개의 주사선으로부터 상이한 주사 신호를 3개의 상이한 화소에 공급하는 경우의 회로 구성에 대해서 도시한다. 화소(201A)는, 트랜지스터(204A; 선택 트랜지스터라고도 한다)와, 표시 소자부(205A)를 갖는다. 화소(201A)의 트랜지스터(204A)는, 게이트 단자가 제 1 주사선(203A)에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 데이터선(202A)에 접속되고, 다른 쪽의 단자가 표시 소자부(205A)에 접속된다. 화소(201B)는, 트랜지스터(204B; 선택 트랜지스터라고도 한다)와, 표시 소자부(205B)를 갖는다. 화소(201B)의 트랜지스터(204B)는, 게이트 단자가 제 2 주사선(203B)에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 데이터선(202B)에 접속되고, 다른 쪽의 단자가 표시 소자부(205B)에 접속된다. 화소(201C)는, 트랜지스터(204C; 선택 트랜지스터라고도 한다)와, 표시 소자부(205C)를 갖는다. 화소(201C)의 트랜지스터(204C)는 게이트 단자가 제 3 주사선(203C)에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 데이터선(202C)에 접속되고, 다른 쪽의 단자가 표시 소자부(205C)에 접속된다. 상술한 도 6(A)에 도시한 회로의 구성은, 예를 들어, 제 1 주사선(203A) 내지 제 3 주사선(203C)의 주사 신호에 의하여 트랜지스터(204A) 내지 트랜지스터(204C)를 개별로 도통 상태(온 상태라고도 한다)로 하고, 표시 소자부(205A) 내지 표시 소자부(205C)에 데이터선(202A) 내지 데이터선(202C)으로부터의 영상 신호를 공급하는 경우에 유효적인 구성이다.
매트릭스 상태로 화소를 배열하여 형성하는 경우, 제 1 주사선(203A) 내지 제 3 주사선(203C)은, 데이터선(202A) 내지 데이터선(202C)에 대해서 대략 직교하는 방향으로 형성되고, 상기 제 1 주사선(203A) 내지 제 3 주사선(203C)을 따라 트랜지스터(204A) 내지 트랜지스터(204C)를 갖는 화소(201A) 내지 화소(201C)가 형성된다. 도 6(A)에 도시한 회로 구성은, 제 1 주사선(203A) 내지 제 3 주사선(203C)의 교차부를 형성함으로써, 제 1 주사선(203A) 내지 제 3 주사선(203C) 각각을, 대응하는 화소(201A) 내지 화소(201C)에 포함되는 트랜지스터의 게이트 단자의 가장 근방에 배설시킨다. 그리고, 트랜지스터의 게이트 단자와, 가장 근방에 배설시킨 주사선의 접속을 행한다.
도 6(A)에 있어서, 교차부(206)는 제 2 주사선(203B)과 제 3 주사선(203C)이 교차한 영역이다. 또한, 교차부(207)는 제 1 주사선(203A)과 제 2 주사선(203B)이 교차한 영역이다. 또한, 교차부(208)는 제 1 주사선(203A)과 제 3 주사선(203C)이 교차한 영역이다. 또한, 교차부(209)는 제 2 주사선(203B)과 제 3 주사선(203C)이 교차한 영역이다. 또한, 교차부(210)는 제 1 주사선(203A)과 제 2 주사선(203B)이 교차한 영역이다. 또한, 교차부(211)는 제 1 주사선(203A)과 제 3 주사선(203C)이 교차한 영역이다. 그리고, 제 1 주사선(203A)은 트랜지스터(204A)의 게이트 단자의 가장 근방에 배설되고, 트랜지스터(204A)의 게이트 단자가 다른 배선과 교차하지 않고 제 1 주사선(203A)과 접속된다. 또한, 제 2 주사선(203B)은 트랜지스터(204B)의 게이트 단자의 가장 근방에 배설되고, 트랜지스터(204B)의 게이트 단자가 다른 배선과 교차하지 않고 제 2 주사선(203B)과 접속된다. 또한, 제 3 주사선(203C)은 트랜지스터(204C)의 게이트 단자의 가장 근방에 배설되고, 트랜지스터(204C)의 게이트 단자가 다른 배선과 교차하지 않고 제 3 주사선(203C)과 접속된다.
도 6(A)에 도시한 교차부(206) 내지 교차부(211)는, 제 1 주사선(203A) 내지 제 3 주사선(203C)간의 전기적인 단락(short)을 회피하기 위하여 교차하는 주사선의 한쪽을 다른 도전층을 사용하여 형성한다. 도전층을 사용한 교차부(206) 내지 교차부(211)에서는, 교차하는 주사선간에서 부하 용량이 형성된다. 부하 용량은 교차하는 데이터선이 중첩하는 영역, 즉 제 1 주사선(203A) 내지 제 3 주사선(203C)을 형성하는 도전층과 교차부에서의 다른 도전층이 중첩하는 영역에 있어서 형성된다.
도 6(B)에는, 도 6(A)에서 도시한 제 1 주사선(203A) 내지 제 3 주사선(203C)에 의한 교차부(206) 내지 교차부(211)를 부하 용량으로 하여 도시한 회로도이다. 도 6(B)에서는, 도 6(A)와 마찬가지로, 제 1 주사선(203A)이 제 1 화소(201A)에 접속되고, 제 2 주사선(203B)이 제 2 화소(201B)에 접속되고, 제 3 주사선(203C)이 제 3 화소(201C)에 접속된다. 또한, 도 6(B)에서는, 도 6(A)에서 도시한 교차부(206)에 기인하는 부하 용량을 용량 소자(291)로 도시하고, 도 6(A)에서 도시한 교차부(207)에 기인하는 부하 용량을 용량 소자(292)로 도시하고, 도 6(A)에서 도시한 교차부(208)에 기인하는 부하 용량을 용량 소자(293)로 도시하고, 도 6(A)에서 도시한 교차부(209)에 기인하는 부하 용량을 용량 소자(294)로 도시하고, 도 6(A)에서 도시한 교차부(210)에 기인하는 부하 용량을 용량 소자(295)로 도시하고, 도 6(A)에서 도시한 교차부(211)에 기인하는 부하 용량을 용량 소자(296)로 도시한다.
도 6(B)에 도시한 바와 같이, 용량 소자(292) 및 용량 소자(295)의 부하 용량이 제 1 주사선(203A)과 제 2 주사선(203B)으로 형성된다. 또한, 용량 소자(291) 및 용량 소자(294)의 부하 용량이 제 2 주사선(203B)과 제 3 주사선(203C)으로 형성된다. 또한, 용량 소자(293) 및 용량 소자(296)의 부하 용량이 제 1 주사선(203A)과 제 3 주사선(203C)으로 형성된다. 상술한 바와 같이, 부하 용량은 제 1 주사선(203A) 내지 제 3 주사선(203C)을 형성하는 도전층과 교차부에서 다른 도전층이 중첩하는 영역에서 형성된다. 따라서, 본 실시형태의 구성에서는, 제 1 주사선(203A) 내지 제 3 주사선(203C)을 배선의 폭이 동일한 주사선으로 함으로써, 상기 주사선 각각에 균등하게 부하 용량을 형성할 수 있다.
따라서, 본 실시형태의 구성에서는, 제 1 주사선(203A) 내지 제 3 주사선(203C)의 교차부의 면적을 같게 할 수 있기 때문에, 주사선 각각에 균등하게 부하 용량을 형성할 수 있다. 결과적으로, 제 1 주사선(203A) 내지 제 3 주사선(203C)간에서는, 부하 용량을 균등하게 하고, 각 화소에 원하는 타이밍으로 주사 신호를 공급할 수 있다. 그리고, 표시 장치는 배선간의 부하 용량의 차이에 기인한 주사 신호의 지연을 저감시킬 수 있다.
다음에, 도 7(A) 및 도 7(B)에서는, 도 6(A)에서 도시한 표시 소자부(205A) 내지 표시 소자부(205C)에 대해서 구체적인 표시 소자의 일례를 설명한다. 또한, 도 7(A) 및 도 7(B)의 설명에서는, 도 6(A)에서 도시한 표시 소자부(205A) 내지 표시 소자부(205C) 이외의 구성과 중복하는 개소에 대해서 설명을 생략한다.
도 7(A)에 도시한 회로도는, 도 6(A)에서 도시한 표시 소자부(205A) 내지 표시 소자부(205C)가 액정 소자를 갖는 구성인 경우의 일례에 대해서 나타낸 것이다. 도 7(A)에 도시한 표시 소자부(205A)는 트랜지스터(204A)의 소스 단자 또는 드레인 단자가 되는 다른 쪽의 단자(제 2 단자라고도 한다)에 접속되는 액정 소자(221A) 및 용량 소자(222A)를 갖는다. 도 7(A)에 도시한 표시 소자부(205B)는, 트랜지스터(204B)의 소스 단자 또는 드레인 단자가 되는 다른 쪽의 단자(제 2 단자라고도 한다)에 접속되는 액정 소자(221B) 및 용량 소자(222B)를 갖는다. 도 7(A)에 도시한 표시 소자부(205C)는 트랜지스터(204C)의 소스 단자 또는 드레인 단자가 되는 다른 쪽의 단자(제 2 단자라고도 한다)에 접속되는 액정 소자(221C) 및 용량 소자(222C)를 갖는다. 또한, 액정 소자(221A) 내지 액정 소자(221C)는, 한쪽의 전극(화소 전극, 제 1 전극이라고도 한다)이 트랜지스터(204A) 내지 트랜지스터(204C)의 다른 쪽의 단자에 접속되고, 다른 쪽의 전극(대향 전극, 제 2 전극이라고도 한다)이 공통 전위선(공통선이라고도 한다)에 접속된다. 또한, 용량 소자(222A) 내지 용량 소자(222C)는, 한쪽의 전극(제 1 전극이라고도 한다)이 트랜지스터(204A) 내지 트랜지스터(204C)의 다른 쪽의 단자에 접속되고, 다른 쪽의 전극(제 2 전극이라고도 한다)이 용량선에 접속된다. 또한, 용량 소자(222A) 내지 용량 소자(222C)는 필요에 따라 형성하면 좋고, 생략할 수도 있다.
도 7(B)에 도시한 회로도는 도 6(A)에서 도시한 표시 소자부(205A) 내지 표시 소자부(205C)가 EL(Electro Luminescence) 소자 등의 발광 소자를 갖는 구성의 경우의 일례에 대해서 도시한 것이다. 도 7(B)에 도시한 표시 소자부(205A)는, 발광 소자(223A) 및 발광 소자(223A)를 구동하기 위한 트랜지스터(224A; 구동 트랜지스터라고도 한다)를 갖는다. 도 7(B)에 도시한 표시 소자부(205B)는, 발광 소자(223B) 및 발광 소자(223B)를 구동하기 위한 트랜지스터(224B; 구동 트랜지스터라고도 한다)를 갖는다. 도 7(B)에 도시한 표시 소자부(205C)는, 발광 소자(223C) 및 발광 소자(223C)를 구동하기 위한 트랜지스터(224C; 구동 트랜지스터라고도 한다)를 갖는다. 또한, 트랜지스터(224A) 내지 트랜지스터(224C)는 게이트 단자가 트랜지스터(204A) 내지 트랜지스터(204C)의 다른 쪽의 단자에 접속되고, 소스 단자 또는 드레인 단자가 되는 한쪽의 단자(제 1 단자라고도 한다)가 발광 소자(223A) 내지 발광 소자(223C)에 전류를 흘리기 위한 전류 공급선(전원선이라고도 한다)에 접속되고, 소스 단자 또는 드레인 단자가 되는 다른 쪽의 단자(제 2 단자라고도 한다)가 발광 소자(223A) 내지 발광 소자(223C)의 한쪽의 전극(제 1 전극이라고도 한다)에 접속된다. 발광 소자(223A) 내지 발광 소자(223C)의 다른 쪽의 전극(제 2 전극이라고도 한다)이 그라운드선(공통 전위선이라고도 한다)에 접속된다. 트랜지스터(224A) 내지 트랜지스터(224C)의 게이트 단자와 제 1 단자의 사이에 용량 소자를 형성하는 구성으로 하여도 좋다.
상술한 것에 따라, 주사선의 부하 용량의 차이를 저감시킬 수 있다. 결과적으로 부하 용량의 차이에 기인한 주사 신호의 지연을 저감시킬 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 실시형태 1에서 설명한 회로 구성으로 필드 시퀀셜 방식의 표시를 행하는 표시 장치의 일례에 대해서 도 8(A) 내지 도 11을 참조하여 설명한다. 또한, 본 실시형태의 표시 장치에서는, 표시 소자로서 액정 소자를 사용하는 액정 표시 장치로서 설명을 행한다.
<액정 표시 장치의 구성예>
도 8(A)는 액정 표시 장치의 구성예를 도시한 도면이다. 도 8(A)에 도시한 액정 표시 장치는, 화소부(30)와, 주사선 구동 회로(31)와, 데이터선 구동 회로(32; 신호선 구동 회로라고도 한다)와, 각각 평행 또는 대략 평행으로 배설되고, 또 주사선 구동 회로(31)에 의하여 전위가 제어되는 3n개(n은 2 이상의 자연수)의 주사선(33)과, 각각 평행 또는 대략 평행으로 배설되고, 또 데이터선 구동 회로(32)에 의하여 전위가 제어되는, m개(m은 2 이상의 자연수)의 제 1 데이터선(341), m개의 제 2 데이터선(342), 및 m개의 제 3 데이터선(343)을 갖는다.
또한, 화소부(30)는 3개의 영역(영역(301) 내지 영역(303))으로 분할되고, 영역마다 매트릭스 상태(n행 m열)로 배설된 복수의 화소를 갖는다. 또한, 각 주사선(33)은, 화소부(30)에 있어서 매트릭스 상태(3n행 m열)로 배설된 복수의 화소 중 어느 행에 배설된 m개의 화소에 접속된다. 또한, 각 제 1 데이터선(341)은, 영역(301)에 있어서 매트릭스 상태(n행 m열)로 배설된 복수의 화소(351) 중 어느 열에 배설된 n개의 화소에 접속된다. 또한, 각 제 2 데이터선(342)은, 영역(302)에 있어서 매트릭스 상태(n행 m열)로 배설된 복수의 화소(352) 중 어느 열에 배설된 n개의 화소에 접속된다. 또한, 각 제 3 데이터선(343)은, 영역(303)에 있어서 매트릭스 상태(n행 m열)로 배설된 복수의 화소(353) 중 어느 열에 배설된 n개의 화소에 접속된다. 또한, 제 1 데이터선(341) 내지 제 3 데이터선(343)은, 상기 실시형태 1에서 설명한 바와 같이, 교차부(361)가 형성되고, 제 1 데이터선(341) 내지 제 3 데이터선(343)을 영역(301) 내지 영역(303)의 화소의 트랜지스터 중의 한쪽의 단자의 가장 근방에 배설시키는 구성이 된다. 따라서, 제 1 데이터선(341) 내지 제 3 데이터선(343) 각각에 균등하게 부하 용량을 형성할 수 있다. 결과적으로, 각 화소에 원하는 전위의 영상 신호를 공급할 수 있고, 데이터선간의 부하 용량의 차이에 기인한 표시 계조의 편차 및/또는 신호 지연을 저감시킬 수 있다.
또한, 주사선 구동 회로(31)에는 외부로부터 주사선 구동 회로용 스타트 신호(GSP), 주사선 구동 회로용 클록 신호(GCK), 및 고전원 전위, 저전원 전위 등의 구동용 전원이 입력된다. 또한, 데이터선 구동 회로(32)에는 외부로부터 데이터선 구동 회로용 스타트 신호(SSP), 데이터선 구동 회로용 클록 신호(SCK), 화상 신호(data1 내지 data3) 등의 신호, 및 고전원 전위, 저전원 전위 등의 구동용 전원이 입력된다.
도 8(B) 내지 도 8(D)는, 화소의 회로 구성예를 도시한 도면이다. 구체적으로는, 도 8(B)는 영역(301)에 배설된 화소(351)의 회로 구성예를 도시한 도면이고, 도 8(C)는 영역(302)에 배설된 화소(352)의 회로 구성예를 도시한 도면이고, 도 8(D)는 영역(303)에 배설된 화소(353)의 회로 구성예를 도시한 도면이다. 도 8(B)에 도시한 화소(351)는 게이트 단자가 주사선(33)에 접속되고, 소스 및 드레인 중 한쪽 단자가 제 1 데이터선(341)에 접속된 트랜지스터(3511)와, 한쪽 전극이 트랜지스터(3511)의 소스 및 드레인 중 다른 쪽 단자에 접속되고, 다른 쪽 전극이 용량선에 접속된 용량 소자(3512)와, 한쪽 전극(화소 전극)이 트랜지스터(3511)의 소스 및 드레인 중 다른 쪽 단자 및 용량 소자(3512) 중 한쪽 전극에 접속되고, 다른 쪽 전극(대향 전극)이 대향 전위를 공급하는 배선에 접속된 액정 소자(3514)를 갖는다.
도 8(C)에 도시한 화소(352) 및 도 8(D)에 도시한 화소(353)도 회로 구성 자체는, 도 8(B)에 도시한 화소(351)와 동일하다. 다만, 도 8(C)에 도시한 화소(352)에서는, 트랜지스터(3521)의 소스 및 드레인 중 한쪽이 제 1 데이터선(341)이 아니라, 제 2 데이터선(342)에 접속되는 점이 도 8(B)에 도시한 화소(351)와 다르고, 도 8(D)에 도시한 화소(353)에서는, 트랜지스터(3531)의 소스 및 드레인 중 한쪽이 제 1 데이터선(341)이 아니라, 제 3 데이터선(343)에 접속되는 점이 도 8(B)에 도시한 화소(351)와 다르다.
<주사선 구동 회로(31)의 구성예>
도 9(A)는, 도 8(A)에 도시한 액정 표시 장치가 갖는 주사선 구동 회로(31)의 구성예를 도시한 도면이다. 도 9(A)에 도시한 주사선 구동 회로(31)는, n개의 출력 단자를 갖는 시프트 레지스터(311) 내지 시프트 레지스터(313)를 갖는다. 또한, 시프트 레지스터(311)가 갖는 출력 단자의 각각은 영역(301)에 배설된 n개의 주사선(33) 중 어느 것에 접속되고, 시프트 레지스터(312)가 갖는 출력 단자의 각각은, 영역(302)에 배설된 n개의 주사선(33)의 어느 것에 접속되고, 시프트 레지스터(313)가 갖는 출력 단자의 각각은, 영역(303)에 배설된 n개의 주사선(33) 중 어느 것에 접속된다. 즉, 시프트 레지스터(311)는, 영역(301)에 있어서 주사 신호를 공급하는 시프트 레지스터이며, 시프트 레지스터(312)는, 영역(302)에 있어서 주사 신호를 공급하는 시프트 레지스터이며, 시프트 레지스터(313)는, 영역(303)에 있어서 주사 신호를 공급하는 시프트 레지스터이다. 구체적으로는, 시프트 레지스터(311)는, 외부로부터 입력되는 주사선 구동 회로용 스타트 펄스 신호(GSP)를 계기로 하여 1행째에 배설된 주사선(33)을 기점(起点)으로 하여 순차로 주사 신호를 시프트(주사선(33)을 주사선 구동 회로용 클록 신호(GCK)의 1/2 주기마다 순차로 선택)하는 기능을 갖고, 시프트 레지스터(312)는 외부로부터 입력되는 주사선 구동 회로용 스타트 펄스 신호(GSP)를 계기로 하여 n+1행째에 배설된 주사선(33)을 기점으로 하여 순차로 주사 신호를 시프트하는 기능을 갖고, 시프트 레지스터(313)는, 외부로부터 입력되는 주사선 구동 회로용 스타트 펄스 신호(GSP)를 계기로 하여 2n+1행째에 배설된 주사선(33)을 기점으로 하여 순차로 주사 신호를 시프트하는 기능을 갖는다.
<주사선 구동 회로(31)의 동작예>
상술한 주사선 구동 회로(31)의 동작예에 대해서 도 9(B)를 참조하여 설명한다. 또한, 도 9(B)에는 주사선 구동 회로용 클록 신호(GCK), 시프트 레지스터(311)가 갖는 n개의 출력 단자로부터 출력되는 신호(SR311out), 시프트 레지스터(312)가 갖는 n개의 출력 단자로부터 출력되는 신호(SR312out), 및 시프트 레지스터(313)가 갖는 n개의 출력 단자로부터 출력되는 신호(SR313out)를 도시한다.
샘플링 기간(T1)에 있어서, 시프트 레지스터(311)에서는, 1행째에 배설된 주사선(33)을 기점으로 하여 n행째에 배설된 주사선(33)까지 하이 레벨의 전위가 1/2클록 주기(수평 주사 기간)마다 순차로 시프트하고, 시프트 레지스터(312)에서는, n+1행째에 배설된 주사선(33)을 기점으로 하여 2n행째에 배설된 주사선(33)까지 하이 레벨의 전위가 1/2 클록 주기(수평 주사 기간)마다 순차로 시프트하고, 시프트 레지스터(313)에서는, 2n+1행째에 배설된 주사선(33)을 기점으로 하여 3n행째에 배설된 주사선(33)까지 하이 레벨의 전위가 1/2 클록 주기(수평 주사 기간)마다 순차로 시프트한다. 따라서, 주사선 구동 회로(31)는, 주사선(33)을 개재하여 1행째에 배설된 m개의 화소(351)로부터 n행째에 배설된 m개의 화소(351)를 순차로 선택하는 것과 함께, n+1행째에 배설된 m개의 화소(352)로부터 2n행째에 배설된 m개의 화소(352)를 순차로 선택하고, 2n+1행째에 배설된 m개의 화소(353)로부터 3n행째에 배설된 m개의 화소(353)를 순차로 선택한다. 즉, 주사선 구동 회로(31)는, 수평 주사 기간마다 상이한 3행에 배설된 3m개의 화소에 대해서 주사 신호를 공급할 수 있다.
샘플링 기간(T2) 및 샘플링 기간(T3)에 있어서, 시프트 레지스터(311) 내지 시프트 레지스터(313)의 동작은, 샘플링 기간(T1)과 마찬가지다. 즉, 주사선 구동 회로(31)는 샘플링 기간(T1)과 마찬가지로 수평 주사 기간마다 특정의 3행에 배설된 3m개의 화소에 대해서 주사 신호를 공급할 수 있다.
<데이터선 구동 회로(32)의 구성예>
도 10(A)는 도 8(A)에 도시한 액정 표시 장치가 갖는 데이터선 구동 회로(32)의 구성예를 도시한 도면이다. 도 10(A)에 도시한 데이터선 구동 회로(32)는, m개의 출력 단자를 갖는 시프트 레지스터(320)와, m개의 트랜지스터(321)와, m개의 트랜지스터(322)와, m개의 트랜지스터(323)를 갖는다. 또한, 트랜지스터(321)의 게이트 단자는, 시프트 레지스터(320)가 갖는 j번째(j는 1 이상 m 이하의 자연수)의 출력 단자에 접속되고, 소스 및 드레인의 한쪽의 단자가 제 1 화상 신호(data1)를 공급하는 배선에 접속되고, 소스 및 드레인의 다른 쪽의 단자가 화소부(30)에 있어서 j열째에 배설된 제 1 데이터선(341)에 접속된다. 또한, 트랜지스터(322)의 게이트 단자는, 시프트 레지스터(320)가 갖는 j번째(j는 1 이상 m 이하의 자연수)의 출력 단자에 접속되고, 소스 및 드레인 중 한쪽 단자가 제 2 화상 신호(data2)를 공급하는 배선에 접속되고, 소스 및 드레인 중 다른 쪽의 단자가 화소부(30)에 있어서 j열째에 배설된 제 2 데이터선(342)에 접속된다. 또한, 트랜지스터(323)의 게이트 단자는, 시프트 레지스터(320)가 갖는 j번째(j는 1 이상 m 이하의 자연수)의 출력 단자에 접속되고, 소스 및 드레인 중 한쪽 단자가 제 3 화상 신호(data3)를 공급하는 배선에 접속되고, 소스 및 드레인 중 다른 쪽의 단자가 화소부(30)에 있어서 j열째에 배설된 제 3 데이터선(343)에 접속된다.
또한, 여기서는 제 1 화상 신호(data1)는 샘플링 기간(T1)에 있어서, 적(R)의 화상 신호(백 라이트가 적(R)색을 점등할 때에 화소에 있어서 유지되는 화상 신호)를 제 1 데이터선(341)에 공급하고, 샘플링 기간(T2)에 있어서, 녹(G)의 화상 신호를 제 1 데이터선(341)에 공급하고, 샘플링 기간(T3)에 있어서, 청(B)의 화상 신호를 제 1 데이터선(341)에 공급한다. 또한, 제 2 화상 신호(data2)는 샘플링 기간(T1)에 있어서, 청(B)의 화상 신호를 제 2 데이터선(342)에 공급하고, 샘플링 기간(T2)에 있어서, 적(R)의 화상 신호를 제 2 데이터선(342)에 공급하고, 샘플링 기간(T3)에 있어서, 녹(G)의 화상 신호를 제 2 데이터선(342)에 공급한다. 또한, 제 3 화상 신호(data3)는 샘플링 기간(T1)에 있어서, 녹(G)의 화상 신호를 제 3 데이터선(343)에 공급하고, 샘플링 기간(T2)에 있어서, 청(B)의 화상 신호를 제 3 데이터선(343)에 공급하고, 샘플링 기간(T3)에 있어서, 적(R)의 화상 신호를 제 3 데이터선(343)에 공급한다.
<백 라이트의 구성예>
도 10(B)는, 도 8(A)에 있어서의 액정 표시 장치의 화소부(30)의 후방(後方)에 형성되는 백 라이트의 구성예를 도시한 도면이다. 도 10(B)에 도시한 백 라이트는, 적(R), 녹(G), 청(B)의 3색을 나타내는 광원을 구비한 백 라이트 유닛(36)을 복수 갖는다. 또한, 복수의 백 라이트 유닛(36)은, 매트릭스 상태로 배설되고, 또 특정의 영역마다 점등을 제어할 수 있다. 여기서는, 3n행 m열에 배설된 복수의 화소에 대한 백 라이트로서, 적어도 k행 m열마다(여기서는, k는 n/4으로 한다)에 백 라이트 유닛(36)이 형성되고, 상기 백 라이트 유닛(36)의 점등을 독립적으로 제어할 수 있다. 즉, 상기 백 라이트가 적어도 1행째 내지 k행째의 화소용 백 라이트 유닛 내지 2n+3k+1행째 내지 3n행째의 화소용 백 라이트 유닛을 갖고, 백 라이트 유닛 각각의 점등을 독립적으로 제어할 수 있다.
<액정 표시 장치의 동작예>
도 11은 상술한 액정 표시 장치에 있어서의 주사 신호의 주사와, 백 라이트의 점등 타이밍을 도시한 도면이다. 상기 액정 표시 장치는 샘플링 기간(T1)에 있어서, 1행째에 배설된 m개의 화소(351)로부터 n행째에 배설된 m개의 화소(351)를 순차적으로 선택하고, 또 n+1행째에 배설된 m개의 화소(352)로부터 2n행째에 배설된 m개의 화소(352)를 순차적으로 선택하고, 또 2n+1행째에 배설된 m개의 화소(353)로부터 3n행째에 배설된 m개의 화소(353)를 순차적으로 선택함으로써, 각 화소에 화상 신호를 입력할 수 있다.
또한, 도 11에 도시한 액정 표시 장치에 있어서의 주사 신호의 주사와, 백 라이트의 점등의 타이밍은, 영역(1행째 내지 n행째, n+1행째 내지 2n행째, 및 2n+1행째 내지 3n행째)마다, 주사 신호의 주사와, 특정의 색을 나타내는 백 라이트 유닛(적(R), 녹(G), 또는 청(B))의 점등을 병행(竝行)하는 타이밍으로 할 수 있다. 또한, 본 실시형태의 액정 표시 장치에서는, 샘플링 기간(T1) 내지 샘플링(T3)에 행해지는 동작에 따라, 화소부(30)에 있어서 1장의 화상이 형성된다. 즉, 상기 액정 표시 장치에 있어서는, 샘플링 기간(T1) 내지 샘플링 기간(T3)이 1 프레임 기간에 상당한다.
<본 실시형태의 액정 표시 장치에 대해서>
본 실시형태의 액정 표시 장치는, 상기 실시형태 1의 구성을 적용할 수 있는 제 1 데이터선(341) 내지 제 3 데이터선(343)은, 각 배선에 균등하게 부하 용량을 형성할 수 있다. 결과적으로, 각 화소에는 원하는 전위의 영상 신호를 공급할 수 있고, 데이터선간의 부하 용량의 차이에 기인한 표시 계조의 편차 및/또는 신호 지연을 저감시킬 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 표시 장치, 여기서는 액정 표시 장치가 갖는 화소의 평면도 및 단면도의 일례에 대해서 도면을 사용하여 설명한다.
도 12(A)에는 표시 패널이 갖는 복수의 화소 중의 하나의 평면도를 도시한다. 도 12(B)는 도 12(A)의 일점 쇄선 A-B에 있어서의 단면도이다.
도 12(A)에 있어서, 제 1 데이터선 내지 제 3 데이터선이 되는 배선층(소스 전극층(1201A) 내지 소스 전극층(1201C), 드레인 전극층(1202)을 포함한다)은, 도면 중의 상하 방향(열 방향)으로 연장하도록 배치된다. 주사선이 되는 배선층(게이트 전극층(1203)을 포함한다)은, 소스 전극층(1201A) 내지 소스 전극층(1201C)에 대략 직교하는 방향(도면 중의 좌우 방향(행 방향))으로 연장하도록 배치된다. 용량 배선층(1204)은, 게이트 전극층(1203)에 대략 평행한 방향이고, 또 소스 전극층 (1201A) 내지 소스 전극층(1201C)에 대략 직교하는 방향(도면 중의 좌우 방향(행 방향))으로 연장하도록 배치된다. 또한, 교차부(1209)는, 게이트 전극층(1203) 및 용량 배선층(1204)과 같은 층으로 형성된 배선층에 의하여 소스 전극층(1201B) 및 소스 전극층(1201C)이 교차하는 상태를 도시한다.
도 12(A)에 있어서, 표시 패널의 화소에는 게이트 전극층(1203)을 갖는 트랜지스터(1205)가 형성된다. 트랜지스터(1205) 위에는 절연막(1227), 절연막(1228), 및 층간막(1229)이 형성된다.
도 12(A) 및 도 12(B)에 도시한 표시 패널의 화소는, 트랜지스터(1205)에 접속되는 제 1 전극층으로서 투명 전극층(1208)을 갖는다. 트랜지스터(1205) 위의 절연막(1227), 절연막(1228), 및 층간막(1229)에는, 개구(콘택트 홀)가 형성된다. 개구(콘택트 홀)에 있어서, 투명 전극층(1208)과 트랜지스터(1205)가 접속된다.
도 12(A) 및 도 12(B)에 도시한 트랜지스터(1205)는, 게이트 절연층(1212)을 개재하여 게이트 전극층(1203) 위에 배치된 반도체층(1206)을 갖고, 반도체층(1206)에 접하여 소스 전극층(1201A) 및 드레인 전극층(1202)을 갖는다. 또한, 용량 배선층(1204), 게이트 절연층(1212), 및 드레인 전극층(1202)이 적층하여 용량 소자(1207)를 형성한다.
또한, 트랜지스터(1205)가 형성되는 제 1 기판(1218)은, 액정층(1217)을 개재하여 제 2 기판(1219)과 중첩하도록 배치된다.
또한, 도 12(B)에서는, 트랜지스터(1205)로서 보텀 게이트 구조의 역 스태거형 트랜지스터를 사용하는 예를 도시하지만, 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어, 게이트 절연층을 개재하여 게이트 전극층이 반도체층 위 측에 배치 되는 톱 게이트 구조의 트랜지스터, 및 게이트 절연층을 개재하여 게이트 전극층이 반도체층의 아래 측에 배치되는 보텀 게이트 구조의 스태거형 트랜지스터 및 플래너형(planar structure) 트랜지스터 등을 사용할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 예를 나타낸다. 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 구조는 특히 한정되지 않고, 예를 들어, 게이트 전극이 게이트 절연층을 개재하여 반도체층의 위 측에 배치되는 톱 게이트 구조, 또는 게이트 전극이 게이트 절연층을 개재하여 반도체층의 아래 측에 배치되는 보텀 게이트 구조의 스태거형 또는 플래너형 등을 사용할 수 있다. 또한, 트랜지스터는 채널 형성 영역이 하나 형성되는 싱글 게이트 구조이라도 좋고, 채널 형성 영역이 2개 형성되는 더블 게이트 구조, 또는 채널 형성 영역이 3개 형성되는 트리플 게이트 구조라도 좋다. 또한, 채널 영역의 상하에 게이트 절연층을 개재하여 배치된 2개의 게이트 전극층을 갖는, 듀얼 게이트 구조라도 좋다. 도 13(A) 내지 도 13(D)에 트랜지스터의 단면 구조의 일례를 도시한다.
또한, 도 13(A) 내지 도 13(D)에 도시한 트랜지스터는, 반도체층으로서 산화물 반도체를 사용한 것이다. 산화물 반도체를 사용하는 장점은, 트랜지스터의 온 상태에 있어서 높은 전계 효과 이동도(최대값에서 5cm2/Vsec 이상, 바람직하게는 최대값에서 10cm2/Vsec 내지 150cm2/Vsec)를 얻을 수 있고, 트랜지스터의 오프 상태에 있어서 낮은 단위 채널 폭당의 오프 전류(예를 들어, 단위 채널 폭당의 오프 전류가 1aA/㎛ 미만, 더 바람직하게는 10zA/㎛ 미만, 또 85℃에서 100zA/㎛ 미만)를 얻을 수 있는 것이다.
도 13(A)에 도시한 트랜지스터(410)는 보텀 게이트 구조의 트랜지스터의 하나이며, 역 스태거형 트랜지스터라고도 한다.
트랜지스터(410)는 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a) 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(410)를 덮어 산화물 반도체층(403)에 적층되는 절연막(407)이 형성된다. 절연막(407) 위에는 더 보호 절연층(409)이 형성된다.
도 13(B)에 도시한 트랜지스터(420)는 채널 보호형(채널 스톱형이라고도 한다)이라고 불리는 보텀 게이트 구조의 하나이며, 역 스태거형 트랜지스터라고도 한다.
트랜지스터(420)는 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 산화물 반도체층(403)의 채널 형성 영역을 덮는 채널 보호층으로서 기능하는 절연층(427), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(420)를 덮어 보호 절연층(409)이 형성된다.
도 13(C)에 도시한 트랜지스터(430)는 보텀 게이트형의 트랜지스터이며, 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b), 및 산화물 반도체층(403)을 포함한다. 또한, 트랜지스터(430)를 덮어 산화물 반도체층(403)에 접하는 절연막(407)이 형성된다. 절연막(407) 위에는 더 보호 절연층(409)이 형성된다.
트랜지스터(430)에 있어서는 게이트 절연층(402)은 기판(400) 및 게이트 전극층(401) 위에 접하여 형성되고, 게이트 절연층(402) 위에 소스 전극층(405a), 드레인 전극층(405b)이 접하여 형성된다. 그리고, 게이트 절연층(402) 및 소스 전극층(405a), 드레인 전극층(405b) 위에 산화물 반도체층(403)이 형성된다.
도 13(D)에 도시한 트랜지스터(440)는 톱 게이트 구조의 트랜지스터의 하나이다. 트랜지스터(440)는 절연 표면을 갖는 기판(400) 위에, 절연층(437), 산화물 반도체층(403), 소스 전극층(405a), 드레인 전극층(405b), 게이트 절연층(402), 및 게이트 전극층(401)을 포함하고, 소스 전극층(405a), 드레인 전극층(405b)에 각각 배선층(436a), 배선층(436b)이 접하여 형성되어 접속된다.
본 실시형태에서는, 상술한 바와 같이 반도체층으로서 산화물 반도체층(403)을 사용한다. 산화물 반도체층(403)에 사용하는 산화물 반도체로서는, 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체나, 3원계 금속 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체나, 2원계 금속 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체나, In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체, In-Ga-O계 산화물 반도체 등을 사용할 수 있다. 또한, 상기 산화물 반도체에 SiO2를 포함하여도 좋다. 여기서, 예를 들어 In-Ga-Zn-O계 산화물 반도체란 인듐(In), 갈륨(Ga), 아연(Zn)을 갖는 산화물막을 의미하고, 그 화학양론비율(stoichiometric proportion)은 특별히 불문한다. 또한, In과 Ga와 Zn 이외의 원소를 포함하여도 좋다.
또한, 산화물 반도체층(403)은 화학식 InMO3(ZnO)m(m>0)로 표기되는 박막을 사용할 수 있다. 여기서, M은 Ga, Al, Mn, 및 Co 중에서 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어 M으로서, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
산화물 반도체층(403)을 사용한 트랜지스터(410), 트랜지스터(420), 트랜지스터(430), 트랜지스터(440)는 오프 상태에 있어서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화소에 있어서 영상 신호 등의 전기 신호를 유지하기 위한 용량 소자를 작게 설계할 수 있다. 그래서, 화소의 개구율의 향상을 도모할 수 있으므로 그 만큼 저소비 전력화를 도모할 수 있다는 효과를 갖는다.
또한, 산화물 반도체층(403)을 사용한 트랜지스터(410), 트랜지스터(420), 트랜지스터(430), 트랜지스터(440)는 오프 전류를 적게 할 수 있다. 따라서, 화소에 있어서는 영상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고 기록 간격도 길게 설정할 수 있다. 따라서, 1 프레임 기간의 주기를 길게 할 수 있고 정지 화상 표시 기간에서의 리프레시 동작의 빈도를 적게 할 수 있기 때문에, 소비 전력을 억제하는 효과를 더 높게 할 수 있다. 또한, 상기 트랜지스터에 있어서, 동일 기판 위에 구동 회로부 또는 화소부를 나누어 제작할 수 있기 때문에 액정 표시 장치의 부품 점수를 삭감할 수 있다.
절연 표면을 갖는 기판(400)에 사용할 수 있는 기판에 큰 제한은 없지만, 바륨 보로실리케이트 유리나 알루미노 보로실리케이트 유리 등의 유리 기판을 사용한다.
보텀 게이트 구조의 트랜지스터(410), 트랜지스터(420), 트랜지스터(430)에 있어서, 하지막이 되는 절연막을 기판과 게이트 전극층 사이에 형성하여도 좋다. 하지막은 기판으로부터 불순물 원소가 확산되는 것을 방지하는 기능이 있고, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 또는 산화질화실리콘막 중에서 선택된 하나 또는 복수의 막으로 이루어진 적층 구조로 형성할 수 있다.
게이트 전극층(401)의 재료는 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐, 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 단층 또는 적층으로 형성할 수 있다.
게이트 절연층(402)은 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 질화산화 알루미늄층, 또는 산화 하프늄층을 단층으로 또는 적층하여 형성할 수 있다. 예를 들어, 제 1 게이트 절연층으로서 플라즈마 CVD법에 의하여 막 두께 50nm 이상 200nm 이하의 질화 실리콘층(SiNy(y>0))을 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 막 두께 5nm 이상 300nm 이하의 산화 실리콘층(SiOx(x>0))을 적층하여 합계 막 두께가 200nm인 게이트 절연층으로 한다.
소스 전극층(405a), 드레인 전극층(405b)에 사용하는 도전막으로서는, 예를 들어 Al, Cr, Cu, Ta, Ti, Mo, W 중으로부터 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막) 등을 사용할 수 있다. 또한, Al, Cu 등의 금속막의 아래 측 또는 위 측의 한쪽 또는 양쪽 모두에 Ti, Mo, W 등의 고융점 금속막 또는 이들의 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막)을 적층시킨 구성으로 하여도 좋다.
소스 전극층(405a)과 드레인 전극층(405b)에 접속하는 배선층(436a), 배선층(436b)과 같은 도전막도, 소스 전극층(405a) 및 드레인 전극층(405b)과 같은 재료를 사용할 수 있다.
또한, 소스 전극층(405a), 드레인 전극층(405b)(이들과 같은 층에서 형성되는 배선층을 포함한다)이 되는 도전막으로서는 도전성의 금속 산화물로 형성하여도 좋다. 도전성 금속 산화물로서는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐-산화 주석 합금(In2O3-SnO2, ITO라고 약기한다), 산화 인듐-산화 아연 합금(In2O3-ZnO), 또는 상기 금속 산화물 재료에 산화 실리콘을 포함시킨 것을 사용할 수 있다.
산화물 반도체층의 위 측에 형성되는 절연막(407), 절연막(427), 아래 측에 형성되는 절연층(437)은 대표적으로는 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 또는 산화질화 알루미늄막 등의 무기 절연막을 사용할 수 있다.
또한, 산화물 반도체층의 상방에 형성되는 보호 절연막(409)은 질화 실리콘막, 질화 알루미늄막, 질화산화 실리콘막, 질화산화 알루미늄막 등의 무기 절연막을 사용할 수 있다.
또한, 보호 절연층(409) 위에 트랜지스터에 기인하는 표면의 요철을 저감시키기 위하여 평탄화 절연막을 형성하여도 좋다. 평탄화 절연막으로서는 폴리이미드, 아크릴, 벤조시클로부텐 등의 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써 평탄화 절연막을 형성하여도 좋다.
이와 같이, 본 실시형태를 사용하여 제작한 고순도화된 산화물 반도체층을 포함하는 트랜지스터는 오프 전류를 적게 할 수 있다. 또한, 고순도화된 산화물 반도체층은 레이저 조사 등의 처리를 행하지 않고 제작할 수 있고, 대면적 기판에 트랜지스터를 형성할 수 있도록 하기 때문에 바람직하다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 명세서에 개시하는 표시 장치는, 다양한 전자 기기(게임기도 포함한다)에 적용할 수 있다. 전자 기기로서는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코(pachinko)기 등의 대형 게임기 등을 들 수 있다. 상기 실시형태에서 설명한 표시 장치를 구비하는 전자 기기의 예에 대하여 설명한다.
도 14(A)는 전자 서적의 일례를 도시한다. 도 14(A)에 도시한 전자 서적은, 하우징(1700) 및 하우징(1701)의 2개의 하우징으로 구성된다. 하우징(1700) 및 하우징(1701)은, 경첩(1704)에 의하여 일체가 되어 있어, 개폐 동작을 행할 수 있다. 이와 같은 구성에 의하여 서적과 같은 동작을 행할 수 있다.
하우징(1700)에는 표시부(1702)가 조립되고, 하우징(1701)에는 표시부(1703)이 조립되고 있다. 표시부(1702) 및 표시부(1703)는, 연속된 화면을 표시하는 구성으로 하여도 좋고, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어, 오른 쪽의 표시부(도 14(A)에서는 표시부(1702))에 문장을 표시하고, 왼 쪽의 표시부(도 14(A)에서는 표시부(1703))에 화상을 표시할 수 있다.
도 14(A)에는 하우징(1700)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 하우징(1700)은, 전원 입력 단자(1705), 조작 키(1706), 스피커(1707) 등을 구비한다. 조작 키(1706)에 의하여, 페이지를 넘길 수 있다. 또한, 하우징의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 하우징의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자, 및 USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 도 14(A)에 도시한 전자 서적은, 전자 사전으로서의 기능을 갖는 구성으로 하여도 좋다.
도 14(B)는 표시 장치를 사용한 디지털 포토 프레임의 일례를 도시한다. 예를 들어, 도 14(B)에 도시한 디지털 포토 프레임은, 하우징(1711)에 표시부(1712)가 조립된다. 표시부(1712)는, 각종 화상을 표시할 수 있고, 예를 들어, 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 보통의 포토 프레임과 마찬가지로 기능시킬 수 있다.
또한, 도 14(B)에 도시한 디지털 포토 프레임은 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비한 구성으로 한다. 이들의 구성은 표시부와 동일한 면에 조립되어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에, 디지털 카메라를 사용하여 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 취득하고, 취득한 화상 데이터를 표시부(1712)에 표시시킬 수 있다.
도 14(C)는 표시 장치를 사용한 텔레비전 장치의 일례를 도시한다. 도 14(C)에 도시한 텔레비전 장치는, 하우징(1721)에 표시부(1722)가 조립된다. 표시부(1722)에 의하여 영상을 표시할 수 있다. 또한, 여기서는, 스탠드(1723)에 의하여 하우징(1721)을 지지한 구성을 도시한다. 표시부(1722)는, 상기 실시형태에서 나타낸 표시 장치를 적용할 수 있다.
도 14(C)에 도시한 텔레비전 장치의 조작은, 하우징(1721)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러에 의하여 행할 수 있다. 리모트 컨트롤러가 구비하는 조작 키에 의하여 채널이나 음량의 조작을 행할 수 있고, 표시부(1722)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러에, 상기 리모트 컨트롤러로부터 출력하는 정보를 표시하는 표시부를 설치하는 구성으로 하여도 좋다.
도 14(D)는 표시 장치를 사용한 휴대 전화기의 일례를 도시한다. 도 14(D)에 도시한 휴대 전화기는, 하우징(1731)에 조립된 표시부(1732) 이외에, 조작 버튼(1733), 조작 버튼(1737), 외부 접속 포트(1734), 스피커(1735), 및 마이크(1736) 등을 구비한다.
도 14(D)에 도시한 휴대 전화기는, 표시부(1732)가 터치 패널이고, 손가락 등의 터치(touch)에 의하여 표시부(1732)의 표시 내용을 조작할 수 있다. 또한, 전화의 발신, 또는 메일의 작성 등은, 표시부(1732)를 손가락 등으로 터치함으로써 행할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
101A: 화소 101B: 화소
101C: 화소 102A: 제 1 데이터선
102B: 제 2 데이터선 102C: 제 3 데이터선
103A: 주사선 103B: 주사선
103C: 주사선 104A: 트랜지스터
104B: 트랜지스터 104C: 트랜지스터
105A: 표시 소자부 105B: 표시 소자부
105C: 표시 소자부 106: 교차부
107: 교차부 108: 교차부
109: 교차부 110: 교차부
111: 교차부 192: 용량 소자
193: 용량 소자 194: 용량 소자
195: 용량 소자 196: 용량 소자

Claims (12)

  1. 표시 장치로서,
    제 1 화소;
    제 2 화소;
    제 3 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소는 제 2 트랜지스터를 포함하고,
    상기 제 3 화소는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 게이트가 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트가 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트가 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 1 배선은 상기 제 1 트랜지스터의 도통 상태를 제어하는 제 1 신호를 송신하고,
    상기 제 2 배선은 상기 제 2 트랜지스터의 도통 상태를 제어하는 제 2 신호를 송신하고,
    상기 제 3 배선은 상기 제 3 트랜지스터의 도통 상태를 제어하는 제 3 신호를 송신하고,
    상기 제 1 배선은 상기 제 2 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 2 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중 상기 제 1 트랜지스터에 가장 가깝고,
    상기 제 2 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중 상기 제 2 트랜지스터에 가장 가깝고,
    상기 제 3 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중 상기 제 3 트랜지스터에 가장 가까운, 표시 장치.
  2. 표시 장치로서,
    제 1 화소;
    제 2 화소;
    제 3 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소는 제 2 트랜지스터를 포함하고,
    상기 제 3 화소는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 게이트가 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트가 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트가 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 1 배선은 상기 제 1 트랜지스터의 도통 상태를 제어하는 제 1 신호를 송신하고,
    상기 제 2 배선은 상기 제 2 트랜지스터의 도통 상태를 제어하는 제 2 신호를 송신하고,
    상기 제 3 배선은 상기 제 3 트랜지스터의 도통 상태를 제어하는 제 3 신호를 송신하고,
    상기 제 1 배선은 상기 제 2 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 2 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선과 상기 제 1 트랜지스터 사이의 거리가 상기 제 2 배선과 상기 제 1 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 1 배선과 상기 제 1 트랜지스터 사이의 상기 거리는 상기 제 3 배선과 상기 제 1 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 2 배선과 상기 제 2 트랜지스터 사이의 거리가 상기 제 1 배선과 상기 제 2 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 2 배선과 상기 제 2 트랜지스터 사이의 상기 거리는 상기 제 3 배선과 상기 제 2 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 3 배선과 상기 제 3 트랜지스터 사이의 거리가 상기 제 1 배선과 상기 제 3 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 3 배선과 상기 제 3 트랜지스터 사이의 상기 거리는 상기 제 2 배선과 상기 제 3 트랜지스터 사이의 거리보다 더 가까운, 표시 장치.
  3. 표시 장치로서,
    제 1 화소;
    제 2 화소;
    제 3 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소, 상기 제 2 화소, 및 상기 제 3 화소는 동일한 행에 제공되고,
    상기 제 1 화소는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소는 제 2 트랜지스터를 포함하고,
    상기 제 3 화소는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 게이트가 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트가 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트가 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 1 배선은 상기 제 1 트랜지스터의 도통 상태를 제어하는 제 1 신호를 송신하고,
    상기 제 2 배선은 상기 제 2 트랜지스터의 도통 상태를 제어하는 제 2 신호를 송신하고,
    상기 제 3 배선은 상기 제 3 트랜지스터의 도통 상태를 제어하는 제 3 신호를 송신하고,
    상기 제 1 배선은 상기 제 2 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 2 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중에서 상기 제 1 트랜지스터에 가장 가깝고,
    상기 제 2 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중에서 상기 제 2 트랜지스터에 가장 가깝고,
    상기 제 3 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중에서 상기 제 3 트랜지스터에 가장 가까운, 표시 장치.
  4. 표시 장치로서,
    제 1 화소;
    제 2 화소;
    제 3 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소, 상기 제 2 화소, 및 상기 제 3 화소는 동일한 행에 제공되고,
    상기 제 1 화소는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소는 제 2 트랜지스터를 포함하고,
    상기 제 3 화소는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 게이트가 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트가 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트가 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 1 배선은 상기 제 1 트랜지스터의 도통 상태를 제어하는 제 1 신호를 송신하고,
    상기 제 2 배선은 상기 제 2 트랜지스터의 도통 상태를 제어하는 제 2 신호를 송신하고,
    상기 제 3 배선은 상기 제 3 트랜지스터의 도통 상태를 제어하는 제 3 신호를 송신하고,
    상기 제 1 배선은 상기 제 2 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 2 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선과 상기 제 1 트랜지스터 사이의 거리가 상기 제 2 배선과 상기 제 1 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 1 배선과 상기 제 1 트랜지스터 사이의 상기 거리는 상기 제 3 배선과 상기 제 1 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 2 배선과 상기 제 2 트랜지스터 사이의 거리가 상기 제 1 배선과 상기 제 2 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 2 배선과 상기 제 2 트랜지스터 사이의 상기 거리는 상기 제 3 배선과 상기 제 2 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 3 배선과 상기 제 3 트랜지스터 사이의 거리가 상기 제 1 배선과 상기 제 3 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 3 배선과 상기 제 3 트랜지스터 사이의 상기 거리는 상기 제 2 배선과 상기 제 3 트랜지스터 사이의 거리보다 더 가까운, 표시 장치.
  5. 표시 장치로서,
    제 1 화소;
    제 2 화소;
    제 3 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소는 제 2 트랜지스터를 포함하고,
    상기 제 3 화소는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 1 배선은 제 1 비디오 신호를 송신하고,
    상기 제 2 배선은 제 2 비디오 신호를 송신하고,
    상기 제 3 배선은 제 3 비디오 신호를 송신하고,
    상기 제 1 배선은 상기 제 2 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 2 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중에서 상기 제 1 트랜지스터에 가장 가깝고,
    상기 제 2 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중에서 상기 제 2 트랜지스터에 가장 가깝고,
    상기 제 3 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중에서 상기 제 3 트랜지스터에 가장 가까운, 표시 장치.
  6. 표시 장치로서,
    제 1 화소;
    제 2 화소;
    제 3 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소는 제 2 트랜지스터를 포함하고,
    상기 제 3 화소는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 1 배선은 제 1 비디오 신호를 송신하고,
    상기 제 2 배선은 제 2 비디오 신호를 송신하고,
    상기 제 3 배선은 제 3 비디오 신호를 송신하고,
    상기 제 1 배선은 상기 제 2 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 2 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선과 상기 제 1 트랜지스터 사이의 거리가 상기 제 2 배선과 상기 제 1 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 1 배선과 상기 제 1 트랜지스터 사이의 상기 거리는 상기 제 3 배선과 상기 제 1 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 2 배선과 상기 제 2 트랜지스터 사이의 거리가 상기 제 1 배선과 상기 제 2 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 2 배선과 상기 제 2 트랜지스터 사이의 상기 거리는 상기 제 3 배선과 상기 제 2 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 3 배선과 상기 제 3 트랜지스터 사이의 거리가 상기 제 1 배선과 상기 제 3 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 3 배선과 상기 제 3 트랜지스터 사이의 상기 거리는 상기 제 2 배선과 상기 제 3 트랜지스터 사이의 거리보다 더 가까운, 표시 장치.
  7. 표시 장치로서,
    제 1 화소;
    제 2 화소;
    제 3 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소, 상기 제 2 화소, 및 상기 제 3 화소는 동일한 행에 제공되고,
    상기 제 1 화소는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소는 제 2 트랜지스터를 포함하고,
    상기 제 3 화소는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 1 배선은 제 1 비디오 신호를 송신하고,
    상기 제 2 배선은 제 2 비디오 신호를 송신하고,
    상기 제 3 배선은 제 3 비디오 신호를 송신하고,
    상기 제 1 배선은 상기 제 2 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 2 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중에서 상기 제 1 트랜지스터에 가장 가깝고,
    상기 제 2 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중에서 상기 제 2 트랜지스터에 가장 가깝고,
    상기 제 3 배선은 상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선 중에서 상기 제 3 트랜지스터에 가장 가까운, 표시 장치.
  8. 표시 장치로서,
    제 1 화소;
    제 2 화소;
    제 3 화소;
    제 1 배선;
    제 2 배선; 및
    제 3 배선을 포함하고,
    상기 제 1 화소, 상기 제 2 화소, 및 상기 제 3 화소는 동일한 행에 제공되고,
    상기 제 1 화소는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소는 제 2 트랜지스터를 포함하고,
    상기 제 3 화소는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 1 배선은 제 1 비디오 신호를 송신하고,
    상기 제 2 배선은 제 2 비디오 신호를 송신하고,
    상기 제 3 배선은 제 3 비디오 신호를 송신하고,
    상기 제 1 배선은 상기 제 2 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 2 배선은 상기 제 3 배선과 교차하는 영역을 포함하고,
    상기 제 1 배선과 상기 제 1 트랜지스터 사이의 거리가 상기 제 2 배선과 상기 제 1 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 1 배선과 상기 제 1 트랜지스터 사이의 상기 거리는 상기 제 3 배선과 상기 제 1 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 2 배선과 상기 제 2 트랜지스터 사이의 거리가 상기 제 1 배선과 상기 제 2 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 2 배선과 상기 제 2 트랜지스터 사이의 상기 거리는 상기 제 3 배선과 상기 제 2 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 3 배선과 상기 제 3 트랜지스터 사이의 거리가 상기 제 1 배선과 상기 제 3 트랜지스터 사이의 거리보다 더 가깝고,
    상기 제 3 배선과 상기 제 3 트랜지스터 사이의 상기 거리는 상기 제 2 배선과 상기 제 3 트랜지스터 사이의 거리보다 더 가까운, 표시 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 화소는 제 1 액정 소자를 포함하고,
    상기 제 2 화소는 제 2 액정 소자를 포함하고,
    상기 제 3 화소는 제 3 액정 소자를 포함하고,
    상기 제 1 트랜지스터는 상기 제 1 액정 소자에 전기적으로 접속되고,
    상기 제 2 트랜지스터는 상기 제 2 액정 소자에 전기적으로 접속되고,
    상기 제 3 트랜지스터는 상기 제 3 액정 소자에 전기적으로 접속되는, 표시 장치.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 화소는,
    제 1 발광 소자; 및
    상기 제 1 발광 소자를 구동하는 제 4 트랜지스터를 포함하고,
    상기 제 2 화소는,
    제 2 발광 소자; 및
    상기 제 2 발광 소자를 구동하는 제 5 트랜지스터를 포함하고,
    상기 제 3 화소는,
    제 3 발광 소자; 및
    상기 제 3 발광 소자를 구동하는 제 6 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 상기 제 4 트랜지스터에 전기적으로 접속되고,
    상기 제 2 트랜지스터는 상기 제 5 트랜지스터에 전기적으로 접속되고,
    상기 제 3 트랜지스터는 상기 제 6 트랜지스터에 전기적으로 접속되는, 표시 장치.
  11. 제 1 항 내지 제 8 항 중 어느 한 항에 따른 표시 장치를 포함하는 전자 기기로서,
    상기 전자 기기는 조작 키, 스피커, 외부 접속 포트, 하우징, 및 마이크 중 적어도 하나를 포함하는, 전자 기기.
  12. 삭제
KR1020110047011A 2010-06-04 2011-05-18 표시 장치 및 전자 기기 KR101758297B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010129326 2010-06-04
JPJP-P-2010-129326 2010-06-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170086630A Division KR101810993B1 (ko) 2010-06-04 2017-07-07 표시 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20110133421A KR20110133421A (ko) 2011-12-12
KR101758297B1 true KR101758297B1 (ko) 2017-07-26

Family

ID=45064214

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020110047011A KR101758297B1 (ko) 2010-06-04 2011-05-18 표시 장치 및 전자 기기
KR1020170086630A KR101810993B1 (ko) 2010-06-04 2017-07-07 표시 장치 및 전자 기기
KR1020170171484A KR101868902B1 (ko) 2010-06-04 2017-12-13 표시 장치 및 전자 기기
KR1020180066983A KR101928896B1 (ko) 2010-06-04 2018-06-11 표시 장치 및 전자 기기
KR1020180155913A KR102059454B1 (ko) 2010-06-04 2018-12-06 표시 장치 및 전자 기기

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020170086630A KR101810993B1 (ko) 2010-06-04 2017-07-07 표시 장치 및 전자 기기
KR1020170171484A KR101868902B1 (ko) 2010-06-04 2017-12-13 표시 장치 및 전자 기기
KR1020180066983A KR101928896B1 (ko) 2010-06-04 2018-06-11 표시 장치 및 전자 기기
KR1020180155913A KR102059454B1 (ko) 2010-06-04 2018-12-06 표시 장치 및 전자 기기

Country Status (3)

Country Link
US (1) US8599347B2 (ko)
JP (9) JP5766031B2 (ko)
KR (5) KR101758297B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012103683A (ja) 2010-10-14 2012-05-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
CN103176319B (zh) * 2011-12-20 2015-09-09 上海天马微电子有限公司 显示面板及其驱动方法
KR102099262B1 (ko) * 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
CN103943032B (zh) 2014-04-01 2016-03-02 京东方科技集团股份有限公司 一种阵列基板及显示装置
JP6380186B2 (ja) * 2015-03-25 2018-08-29 株式会社Ｊｖｃケンウッド 液晶表示装置
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6634302B2 (ja) * 2016-02-02 2020-01-22 株式会社ジャパンディスプレイ 表示装置
KR102587185B1 (ko) * 2017-01-16 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
KR20230164749A (ko) * 2017-02-17 2023-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6936750B2 (ja) * 2018-02-23 2021-09-22 パナソニック液晶ディスプレイ株式会社 液晶表示装置
JP7261071B2 (ja) * 2018-07-26 2023-04-19 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
CN111370432A (zh) 2018-12-26 2020-07-03 松下知识产权经营株式会社 摄像装置
US20220190097A1 (en) * 2019-04-26 2022-06-16 Sharp Kabushiki Kaisha Display device
CN111402743A (zh) * 2020-03-24 2020-07-10 昆山国显光电有限公司 显示面板及显示装置
KR20220129694A (ko) 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230151584A (ko) * 2022-04-25 2023-11-02 삼성디스플레이 주식회사 표시 장치
JP2023167716A (ja) * 2022-05-12 2023-11-24 株式会社ジャパンディスプレイ 表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235190A (ja) 1999-02-12 2000-08-29 Internatl Business Mach Corp <Ibm> 液晶ディスプレイパネル及びその製造方法
JP3118345B2 (ja) 1993-04-20 2000-12-18 シャープ株式会社 液晶表示装置
JP2002006773A (ja) 2000-06-19 2002-01-11 Advanced Display Inc アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP2003076331A (ja) 2001-08-31 2003-03-14 Seiko Epson Corp 表示装置および電子機器
JP2003228301A (ja) 2002-02-06 2003-08-15 Fujitsu Ltd フラットパネル表示装置およびその製造方法
JP2004109991A (ja) 2002-08-30 2004-04-08 Sanyo Electric Co Ltd 表示駆動回路
JP2007248744A (ja) 2006-03-15 2007-09-27 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9803441D0 (en) * 1998-02-18 1998-04-15 Cambridge Display Tech Ltd Electroluminescent devices
KR100289538B1 (ko) * 1998-05-20 2001-06-01 김순택 박막트랜지스터 액정표시소자의 배선 레이아웃
EP2309482A3 (en) 1998-10-30 2013-04-24 Semiconductor Energy Laboratory Co, Ltd. Field sequantial liquid crystal display device and driving method thereof, and head mounted display
JP2001184873A (ja) 1999-12-27 2001-07-06 Toshiba Corp 半導体メモリ装置およびフラッシュメモリ装置
US6882012B2 (en) 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2002008377A (ja) 2000-06-21 2002-01-11 Seiko Epson Corp 半導体装置
TW518552B (en) 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
US7385579B2 (en) 2000-09-29 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
KR100390456B1 (ko) * 2000-12-13 2003-07-07 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR100848108B1 (ko) * 2001-03-16 2008-07-24 삼성전자주식회사 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
JP3913489B2 (ja) * 2001-03-28 2007-05-09 三洋電機株式会社 半導体装置
JP3946547B2 (ja) * 2001-06-05 2007-07-18 シャープ株式会社 アクティブマトリクス基板および表示装置ならびに検出装置
JP2003050404A (ja) * 2001-08-06 2003-02-21 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100404203B1 (ko) * 2001-08-21 2003-11-03 엘지전자 주식회사 트리플 스캔 구조의 유기 ｅｌ 소자
JP2003122306A (ja) * 2001-10-10 2003-04-25 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
JP2003186451A (ja) 2001-12-20 2003-07-04 Sharp Corp マトリクス型画像表示装置
JP4181804B2 (ja) * 2002-07-04 2008-11-19 アルプス電気株式会社 液晶表示装置
JP2004077567A (ja) * 2002-08-09 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
US7193593B2 (en) 2002-09-02 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving a liquid crystal display device
JP2004094058A (ja) 2002-09-02 2004-03-25 Semiconductor Energy Lab Co Ltd 液晶表示装置および液晶表示装置の駆動方法
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
KR100560450B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
JP4846998B2 (ja) * 2004-10-08 2011-12-28 株式会社 日立ディスプレイズ 画像表示装置
KR100612392B1 (ko) * 2004-10-13 2006-08-16 삼성에스디아이 주식회사 발광 표시 장치 및 발광 표시 패널
JP4655589B2 (ja) * 2004-11-08 2011-03-23 ソニー株式会社 表示装置とその駆動方法及び画素回路の駆動方法
JP5201791B2 (ja) 2004-12-06 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR101085142B1 (ko) * 2004-12-24 2011-11-21 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101108391B1 (ko) 2004-12-31 2012-01-30 엘지디스플레이 주식회사 액정 표시장치
KR20060112043A (ko) * 2005-04-26 2006-10-31 삼성전자주식회사 액정 표시 장치
KR20060128445A (ko) * 2005-06-10 2006-12-14 삼성전자주식회사 유기전계발광 표시패널 및 이를 갖는 표시장치
JP2007012359A (ja) * 2005-06-29 2007-01-18 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101179233B1 (ko) * 2005-09-12 2012-09-04 삼성전자주식회사 액정표시장치 및 그 제조방법
CN100365496C (zh) 2005-10-13 2008-01-30 友达光电股份有限公司 有源器件矩阵基板及其修补方法
JP5092304B2 (ja) * 2006-07-31 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
KR101345728B1 (ko) * 2006-12-04 2013-12-30 삼성디스플레이 주식회사 표시장치
JP4655061B2 (ja) * 2007-04-20 2011-03-23 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2008142911A1 (en) * 2007-05-18 2008-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5056265B2 (ja) * 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
KR101627724B1 (ko) * 2007-12-03 2016-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
WO2009157574A1 (en) 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP2010122355A (ja) * 2008-11-18 2010-06-03 Canon Inc 表示装置及びカメラ
JP5590868B2 (ja) 2008-12-11 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP2010281908A (ja) * 2009-06-02 2010-12-16 Panasonic Corp 画像表示装置
US8830278B2 (en) 2010-04-09 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
TWI432860B (zh) * 2010-08-31 2014-04-01 Au Optronics Corp 畫素結構

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3118345B2 (ja) 1993-04-20 2000-12-18 シャープ株式会社 液晶表示装置
JP2000235190A (ja) 1999-02-12 2000-08-29 Internatl Business Mach Corp <Ibm> 液晶ディスプレイパネル及びその製造方法
JP2002006773A (ja) 2000-06-19 2002-01-11 Advanced Display Inc アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP2003076331A (ja) 2001-08-31 2003-03-14 Seiko Epson Corp 表示装置および電子機器
JP2003228301A (ja) 2002-02-06 2003-08-15 Fujitsu Ltd フラットパネル表示装置およびその製造方法
JP2004109991A (ja) 2002-08-30 2004-04-08 Sanyo Electric Co Ltd 表示駆動回路
JP2007248744A (ja) 2006-03-15 2007-09-27 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置

Also Published As

Publication number Publication date
JP2023109866A (ja) 2023-08-08
JP6424192B2 (ja) 2018-11-14
JP2023116644A (ja) 2023-08-22
JP2019045866A (ja) 2019-03-22
US20110299003A1 (en) 2011-12-08
KR101810993B1 (ko) 2017-12-20
JP2020091483A (ja) 2020-06-11
JP2017027078A (ja) 2017-02-02
KR101868902B1 (ko) 2018-06-19
KR20180133357A (ko) 2018-12-14
JP2015228029A (ja) 2015-12-17
KR20170142147A (ko) 2017-12-27
JP6025919B2 (ja) 2016-11-16
JP2022023858A (ja) 2022-02-08
US8599347B2 (en) 2013-12-03
KR20170083521A (ko) 2017-07-18
KR102059454B1 (ko) 2019-12-26
KR20180067492A (ko) 2018-06-20
JP6637571B2 (ja) 2020-01-29
KR20110133421A (ko) 2011-12-12
KR101928896B1 (ko) 2018-12-13
JP2012014168A (ja) 2012-01-19
JP7296533B1 (ja) 2023-06-22
JP5766031B2 (ja) 2015-08-19
JP7289005B2 (ja) 2023-06-08
JP2022184859A (ja) 2022-12-13

Similar Documents

Publication Publication Date Title
KR101928896B1 (ko) 표시 장치 및 전자 기기
US10026347B2 (en) Array substrate, display panel and display device
JP5766012B2 (ja) 液晶表示装置
JP6063989B2 (ja) 半透過型の液晶表示装置
TWI624824B (zh) 液晶顯示裝置及電子產品
JP5965508B2 (ja) 液晶表示装置
KR101918641B1 (ko) 액정 표시 장치 및 전자 기기
JP2016066082A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
GRNT Written decision to grant