JP2001184873A - 半導体メモリ装置およびフラッシュメモリ装置 - Google Patents
半導体メモリ装置およびフラッシュメモリ装置Info
- Publication number
- JP2001184873A JP2001184873A JP37156299A JP37156299A JP2001184873A JP 2001184873 A JP2001184873 A JP 2001184873A JP 37156299 A JP37156299 A JP 37156299A JP 37156299 A JP37156299 A JP 37156299A JP 2001184873 A JP2001184873 A JP 2001184873A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal lines
- memory device
- data signal
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】低コストでデータの書き替え・消去を防止する
ことを実現するフラッシュメモリ装置を提供する。 【解決手段】この発明のフラッシュＲＯＭ１０は、所定
のアドレス領域に所定のデータが書き込まれたときに、
データの書き込みや消去を実行する仕組みとなってお
り、所定数のデータ信号線からなるデータバスをパッケ
ージの内と外とで相互に接続するためのデータバスコネ
クタ部１０ａが設けられている。そして、所定のアドレ
ス領域に所定のデータが書き込まれることを防止するた
めに、データバスコネクタ部１０ａにおいて少なくとも
２つ以上のデータ信号線を互いに交差させるとともに、
この交差を考慮させることなく、従来通りにデータの読
み出しを行わせるために、このデータ信号線の交差によ
り復元されるべくその一部が予め入れ替えられた逆転デ
ータを保持する。
ことを実現するフラッシュメモリ装置を提供する。 【解決手段】この発明のフラッシュＲＯＭ１０は、所定
のアドレス領域に所定のデータが書き込まれたときに、
データの書き込みや消去を実行する仕組みとなってお
り、所定数のデータ信号線からなるデータバスをパッケ
ージの内と外とで相互に接続するためのデータバスコネ
クタ部１０ａが設けられている。そして、所定のアドレ
ス領域に所定のデータが書き込まれることを防止するた
めに、データバスコネクタ部１０ａにおいて少なくとも
２つ以上のデータ信号線を互いに交差させるとともに、
この交差を考慮させることなく、従来通りにデータの読
み出しを行わせるために、このデータ信号線の交差によ
り復元されるべくその一部が予め入れ替えられた逆転デ
ータを保持する。
Description
【０００１】
【発明の属する技術分野】この発明は、たとえばデータ
の書き込み・消去が可能な半導体メモリ装置およびフラ
ッシュメモリ装置に係り、特に、低コストでデータの書
き替え・消去や不正コピーを防止することを実現する半
導体メモリ装置およびフラッシュメモリ装置に関する。
の書き込み・消去が可能な半導体メモリ装置およびフラ
ッシュメモリ装置に係り、特に、低コストでデータの書
き替え・消去や不正コピーを防止することを実現する半
導体メモリ装置およびフラッシュメモリ装置に関する。
【０００２】
【従来の技術】近年、家庭電化製品の多くがマイコンに
より自動制御されているが、たとえば電子ミシンのデザ
インデータや電子レンジのレシピデータなど、このマイ
コンに与えるデータを保有する記憶媒体として、最近で
は、フラッシュＲＯＭが広く利用されている。このフラ
ッシュＲＯＭは、データの書き込み・消去が可能である
ため、エンドユーザ独自のデータを格納できる等、従来
のＭＡＳＫ−ＲＯＭよりも利用範囲が広い。
より自動制御されているが、たとえば電子ミシンのデザ
インデータや電子レンジのレシピデータなど、このマイ
コンに与えるデータを保有する記憶媒体として、最近で
は、フラッシュＲＯＭが広く利用されている。このフラ
ッシュＲＯＭは、データの書き込み・消去が可能である
ため、エンドユーザ独自のデータを格納できる等、従来
のＭＡＳＫ−ＲＯＭよりも利用範囲が広い。
【０００３】
【発明が解決しようとする課題】図３に、このフラッシ
ュＲＯＭの概略構成を示す。図３に示すように、フラッ
シュＲＯＭ９０は、制御信号線９０ａ、アドレス信号線
９０ｂおよびデータ信号線９０ｃの各種信号線を備えて
おり、このアドレス信号線９０ｂで所定のアドレス領域
が指定され、かつ、データ信号線９０ｃを介して所定の
データが書き込まれたときに、データの書き込みや消去
を実行する仕組みとなっている。
ュＲＯＭの概略構成を示す。図３に示すように、フラッ
シュＲＯＭ９０は、制御信号線９０ａ、アドレス信号線
９０ｂおよびデータ信号線９０ｃの各種信号線を備えて
おり、このアドレス信号線９０ｂで所定のアドレス領域
が指定され、かつ、データ信号線９０ｃを介して所定の
データが書き込まれたときに、データの書き込みや消去
を実行する仕組みとなっている。
【０００４】したがって、家庭電化製品を自動制御する
マイコンに与えるデータを保有する記憶媒体としてこの
フラッシュＲＯＭを採用する場合には、不正利用防止等
の観点から、この所定のアドレス領域への所定のデータ
の書き込みを防止することを考慮しなければならない。
マイコンに与えるデータを保有する記憶媒体としてこの
フラッシュＲＯＭを採用する場合には、不正利用防止等
の観点から、この所定のアドレス領域への所定のデータ
の書き込みを防止することを考慮しなければならない。
【０００５】このようなことから、たとえば図４に示す
ように、データ信号線により授受されるデータ信号を少
なくとも２つ以上のデータ信号線間で交差させる交差回
路９１ａを内蔵するフラッシュＲＯＭなども考えられ
る。このフラッシュＲＯＭによれば、この交差が考慮さ
れていないデータ書き込みは正しくフラッシュＲＯＭ内
に反映されないため、悪意に満ちた非正規ユーザなどに
よって、所定のアドレス領域に所定のデータが書き込ま
れることを防止し、さらに、読み出したデータも交差を
考慮しなければ何ら意味をなさないため、不正コピーも
防止できることになる。
ように、データ信号線により授受されるデータ信号を少
なくとも２つ以上のデータ信号線間で交差させる交差回
路９１ａを内蔵するフラッシュＲＯＭなども考えられ
る。このフラッシュＲＯＭによれば、この交差が考慮さ
れていないデータ書き込みは正しくフラッシュＲＯＭ内
に反映されないため、悪意に満ちた非正規ユーザなどに
よって、所定のアドレス領域に所定のデータが書き込ま
れることを防止し、さらに、読み出したデータも交差を
考慮しなければ何ら意味をなさないため、不正コピーも
防止できることになる。
【０００６】しかしながら、このような交差回路９１ａ
を内蔵することは、フラッシュＲＯＭのコストを大幅に
押し上げることになってしまうため、比較的安価な家庭
電化製品には適用できないといった問題があった。
を内蔵することは、フラッシュＲＯＭのコストを大幅に
押し上げることになってしまうため、比較的安価な家庭
電化製品には適用できないといった問題があった。
【０００７】この発明は、このような事情を考慮してな
されたものであり、低コストでデータの書き替え・消去
や不正コピーを防止することを実現する半導体メモリ装
置およびフラッシュメモリ装置を提供することを目的と
する。
されたものであり、低コストでデータの書き替え・消去
や不正コピーを防止することを実現する半導体メモリ装
置およびフラッシュメモリ装置を提供することを目的と
する。
【０００８】
【課題を解決するための手段】前述した目的を達成する
ために、この発明は、データを授受するためのデータバ
スを構成する所定数のデータ信号線の中の少なくとも２
つ以上のデータ信号線を互いに交差させるとともに、こ
の交差により復元されるべくその一部が予め入れ替えら
れた逆転データを保持するようにしたものである。
ために、この発明は、データを授受するためのデータバ
スを構成する所定数のデータ信号線の中の少なくとも２
つ以上のデータ信号線を互いに交差させるとともに、こ
の交差により復元されるべくその一部が予め入れ替えら
れた逆転データを保持するようにしたものである。
【０００９】この発明においては、この交差が考慮され
ていないデータ書き込みを無意味なものとすることがで
きるため、低コストで、所定のアドレス領域に所定のデ
ータが書き込まれること（つまり、データの書き込みや
消去）を防止し、また、逆転データを保持することによ
り、この交差を考慮させることなく、従来通りにエンド
ユーザに正規のデータを読み出させることが可能とな
る。
ていないデータ書き込みを無意味なものとすることがで
きるため、低コストで、所定のアドレス領域に所定のデ
ータが書き込まれること（つまり、データの書き込みや
消去）を防止し、また、逆転データを保持することによ
り、この交差を考慮させることなく、従来通りにエンド
ユーザに正規のデータを読み出させることが可能とな
る。
【００１０】また、この発明は、予め定められた少なく
とも２つ以上のデータ信号線にそれぞれ対応するデータ
信号が互いに入れ替えられた逆転データを保持するよう
にしたものである。
とも２つ以上のデータ信号線にそれぞれ対応するデータ
信号が互いに入れ替えられた逆転データを保持するよう
にしたものである。
【００１１】この発明においては、データ読み出しが行
われた際、この入れ替えを知らない不正ユーザ等には何
ら意味をなさないデータとすることができるため、低コ
ストで、不正コピー等を防止することが可能となる。
われた際、この入れ替えを知らない不正ユーザ等には何
ら意味をなさないデータとすることができるため、低コ
ストで、不正コピー等を防止することが可能となる。
【００１２】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。 （第１実施形態）まず、この発明の第１実施形態につい
て説明する。
実施形態を説明する。 （第１実施形態）まず、この発明の第１実施形態につい
て説明する。
【００１３】図１は、この発明の第１実施形態に係るフ
ラッシュＲＯＭの概略構成を示す図である。図１に示す
ように、このフラッシュＲＯＭ１０には、所定数のデー
タ信号線からなるデータバスをパッケージの内と外とで
相互に接続するためのデータバスコネクタ部１０ａが設
けられている。そして、このフラッシュＲＯＭ１０の第
１の特徴は、このデータバスコネクタ部１０ａにおいて
少なくとも２つ以上のデータ信号線が互いに交差される
点にある。
ラッシュＲＯＭの概略構成を示す図である。図１に示す
ように、このフラッシュＲＯＭ１０には、所定数のデー
タ信号線からなるデータバスをパッケージの内と外とで
相互に接続するためのデータバスコネクタ部１０ａが設
けられている。そして、このフラッシュＲＯＭ１０の第
１の特徴は、このデータバスコネクタ部１０ａにおいて
少なくとも２つ以上のデータ信号線が互いに交差される
点にある。
【００１４】一般に、フラッシュＲＯＭは、所定のアド
レス領域に所定のデータが書き込まれたときに、データ
の書き込みや消去を実行する仕組みとなっている。した
がって、このフラッシュＲＯＭ１０のように、データバ
スコネクタ部１０ａにおいて少なくとも２つ以上のデー
タ信号線が互いに交差されていると、この交差を知らな
い不正ユーザ等が悪意で所定のアドレス領域に所定のデ
ータを書き込もうとしても、実際には何ら意味のないデ
ータが書き込まれることになり、その結果、データの書
き替え・消去を防止する。
レス領域に所定のデータが書き込まれたときに、データ
の書き込みや消去を実行する仕組みとなっている。した
がって、このフラッシュＲＯＭ１０のように、データバ
スコネクタ部１０ａにおいて少なくとも２つ以上のデー
タ信号線が互いに交差されていると、この交差を知らな
い不正ユーザ等が悪意で所定のアドレス領域に所定のデ
ータを書き込もうとしても、実際には何ら意味のないデ
ータが書き込まれることになり、その結果、データの書
き替え・消去を防止する。
【００１５】また、このフラッシュＲＯＭ１０の第２の
特徴は、このデータ信号線の交差により復元されるべく
その一部が予め入れ替えられた逆転データを保持する点
にある。
特徴は、このデータ信号線の交差により復元されるべく
その一部が予め入れ替えられた逆転データを保持する点
にある。
【００１６】このように、データ信号線の交差により復
元されるべくその一部が予め入れ替えられた逆転データ
を保持すれば、この交差を考慮させることなく、従来通
りに（つまり、既存のシステムに何ら修正を加えること
なく）エンドユーザに正規のデータを読み込ませること
が可能となる。
元されるべくその一部が予め入れ替えられた逆転データ
を保持すれば、この交差を考慮させることなく、従来通
りに（つまり、既存のシステムに何ら修正を加えること
なく）エンドユーザに正規のデータを読み込ませること
が可能となる。
【００１７】すなわち、この第１の実施形態のフラッシ
ュＲＯＭ１０は、低コストでデータの書き替え・消去を
防止し、かつ、読み出しに関しては従来通りに行わせる
ことを実現する。
ュＲＯＭ１０は、低コストでデータの書き替え・消去を
防止し、かつ、読み出しに関しては従来通りに行わせる
ことを実現する。
【００１８】（第２実施形態）次に、この発明の第２実
施形態について説明する。図２は、この発明の第２実施
形態に係るフラッシュＲＯＭの概略構成を示す図であ
る。図２に示すように、このフラッシュＲＯＭ１０は、
制御信号線１０ｂ、アドレス信号線１０ｃおよびデータ
信号線１０ｄの各種信号線を備えている。
施形態について説明する。図２は、この発明の第２実施
形態に係るフラッシュＲＯＭの概略構成を示す図であ
る。図２に示すように、このフラッシュＲＯＭ１０は、
制御信号線１０ｂ、アドレス信号線１０ｃおよびデータ
信号線１０ｄの各種信号線を備えている。
【００１９】そして、このフラッシュＲＯＭ１０の特徴
は、所定のデータ信号線にそれぞれ対応する少なくとも
２つ以上のデータ信号が互いに入れ替えられた逆転デー
タを保持する点にある。
は、所定のデータ信号線にそれぞれ対応する少なくとも
２つ以上のデータ信号が互いに入れ替えられた逆転デー
タを保持する点にある。
【００２０】このように、所定のデータ信号線にそれぞ
れ対応する少なくとも２つ以上のデータ信号が互いに入
れ替えられた逆転データを保持すれば、データ読み出し
が行われた際、この入れ替えを知らない不正ユーザ等に
は何ら意味をなさないデータとすることができるため
に、低コストで不正コピーの防止を実現する。
れ対応する少なくとも２つ以上のデータ信号が互いに入
れ替えられた逆転データを保持すれば、データ読み出し
が行われた際、この入れ替えを知らない不正ユーザ等に
は何ら意味をなさないデータとすることができるため
に、低コストで不正コピーの防止を実現する。
【００２１】
【発明の効果】以上詳述したように、この発明によれ
ば、データを授受するためのデータバスを構成する所定
数のデータ信号線の中の少なくとも２つ以上のデータ信
号線を互いに交差させて導出するとともに、この交差に
より復元されるべくその一部が予め入れ替えられた逆転
データを保持するようにしたことから、この交差が考慮
されていないデータ書き込みを無意味なものとすること
ができるため、低コストで、所定のアドレス領域に所定
のデータが書き込まれること（つまり、データの書き込
みや消去）を防止し、また、逆転データを保持すること
により、この交差を考慮させることなく、従来通りにエ
ンドユーザに正規のデータを読み出させることが可能と
なる。
ば、データを授受するためのデータバスを構成する所定
数のデータ信号線の中の少なくとも２つ以上のデータ信
号線を互いに交差させて導出するとともに、この交差に
より復元されるべくその一部が予め入れ替えられた逆転
データを保持するようにしたことから、この交差が考慮
されていないデータ書き込みを無意味なものとすること
ができるため、低コストで、所定のアドレス領域に所定
のデータが書き込まれること（つまり、データの書き込
みや消去）を防止し、また、逆転データを保持すること
により、この交差を考慮させることなく、従来通りにエ
ンドユーザに正規のデータを読み出させることが可能と
なる。
【００２２】また、予め定められた少なくとも２つ以上
のデータ信号線にそれぞれ対応するデータ信号が互いに
入れ替えられた逆転データを保持するようにしたことか
ら、データ読み出しが行われた際、この入れ替えを知ら
ない不正ユーザ等には何ら意味をなさないデータとする
ことができるため、低コストで、不正コピー等を防止す
ることが可能となる。
のデータ信号線にそれぞれ対応するデータ信号が互いに
入れ替えられた逆転データを保持するようにしたことか
ら、データ読み出しが行われた際、この入れ替えを知ら
ない不正ユーザ等には何ら意味をなさないデータとする
ことができるため、低コストで、不正コピー等を防止す
ることが可能となる。
【図１】この発明の第１実施形態に係るフラッシュＲＯ
Ｍの概略構成を示す図。
Ｍの概略構成を示す図。
【図２】同第２実施形態に係るフラッシュＲＯＭ１０の
概略構成を示す図。
概略構成を示す図。
【図３】従来のフラッシュＲＯＭの概略構成を示す図。
【図４】従来のフラッシュＲＯＭに交差回路を内蔵した
場合の概略構成を示す図。
場合の概略構成を示す図。
１０…フラッシュＲＯＭ １０ａ…データバスコネクタ １０ｂ…制御信号線 １０ｃ…アドレス信号線 １０ｄ…データ信号線 ９０，９１…従来のフラッシュＲＯＭ ９１ａ…交差回路
Claims (6)
- 【請求項１】 所定数のデータ信号線からなるデータバ
スを介してデータが授受される半導体メモリ装置におい
て、 少なくとも２つ以上のデータ信号線を互いに交差させた
ことを特徴とする半導体メモリ装置。 - 【請求項２】 前記データ信号線の交差により復元され
るべくその一部が予め入れ替えられた逆転データを保持
することを特徴とする請求項１記載の半導体メモリ装
置。 - 【請求項３】 所定数のデータ信号線からなるデータバ
スを介してデータが授受される半導体メモリ装置におい
て、 予め定められた少なくとも２つ以上のデータ信号線にそ
れぞれ対応するデータ信号が互いに入れ替えられた逆転
データを保持することを特徴とする半導体メモリ装置。 - 【請求項４】 所定のアドレス領域への所定のデータの
書き込みに応じてデータの書き込みおよび消去を実行す
るフラッシュメモリ装置において、 データを授受するためのデータバスを構成する所定数の
データ信号線の中の少なくとも２つ以上のデータ信号線
を互いに交差させたことを特徴とするフラッシュメモリ
装置。 - 【請求項５】 前記データ信号線の交差により復元され
るべくその一部が予め入れ替えられた逆転データを保持
することを特徴とする請求項４記載のフラッシュメモリ
装置。 - 【請求項６】 所定数のデータ信号線からなるデータバ
スを介してデータが授受され、所定のアドレス領域に所
定のデータが書き込まれた際にデータの書き込みおよび
消去を実行するフラッシュメモリ装置において、 予め定められた少なくとも２つ以上のデータ信号線にそ
れぞれ対応するデータ信号が互いに入れ替えられた逆転
データを保持することを特徴とするフラッシュメモリ装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37156299A JP2001184873A (ja) | 1999-12-27 | 1999-12-27 | 半導体メモリ装置およびフラッシュメモリ装置 |
| TW89117825A TW473735B (en) | 1999-12-27 | 2000-08-31 | Semiconductor memory with function for preventing unauthorized rewriting and copying |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37156299A JP2001184873A (ja) | 1999-12-27 | 1999-12-27 | 半導体メモリ装置およびフラッシュメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001184873A true JP2001184873A (ja) | 2001-07-06 |
Family
ID=18498926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37156299A Pending JP2001184873A (ja) | 1999-12-27 | 1999-12-27 | 半導体メモリ装置およびフラッシュメモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2001184873A (ja) |
| TW (1) | TW473735B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8599347B2 (en) | 2010-06-04 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
-
1999
- 1999-12-27 JP JP37156299A patent/JP2001184873A/ja active Pending
-
2000
- 2000-08-31 TW TW89117825A patent/TW473735B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8599347B2 (en) | 2010-06-04 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW473735B (en) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11263154B2 (en) | Block or page lock features in serial interface memory | |
| JP2682700B2 (ja) | Ｉｃカード | |
| KR100906175B1 (ko) | 프로세서에서 데이터 보안성을 갖는 메모리 장치 | |
| US6041394A (en) | Disk array write protection at the sub-unit level | |
| JP2001256460A (ja) | １チップマイクロコンピュータ及びそれを用いたｉｃカード | |
| US20010055227A1 (en) | Semiconductor device and control device for use therewith | |
| US6779052B2 (en) | Electronic apparatus, system and method for controlling communication among devices coupled through different interfaces | |
| JPS63187353A (ja) | バスを介して信号を伝送することを阻止するためのデータ保護回路 | |
| US5450366A (en) | IC memory card | |
| JP4231148B2 (ja) | 携帯可能記憶媒体及びその発行方法 | |
| US20070022222A1 (en) | Memory device and associated method | |
| JP2001184873A (ja) | 半導体メモリ装置およびフラッシュメモリ装置 | |
| JP2005011161A (ja) | Ｉｃカード及びｉｃカードプログラム | |
| KR19990055450A (ko) | 듀얼포트 메모리를 사용하는 프로세서의 인터페이스 장치 | |
| US20060143367A1 (en) | Non-volatile memory lock | |
| US20020157085A1 (en) | Information processing apparatus | |
| JPH07200433A (ja) | ゲートウエイ | |
| JPH11167525A (ja) | 不揮発性メモリ混載マイコン及びその不揮発性メモリ書換え方法並びに不揮発性メモリ混載マイコンの不揮発性メモリ書換えプログラムを記録した記録媒体 | |
| JP2824871B2 (ja) | Ｉｃカード | |
| JP2000163546A (ja) | Ｉｃカード及びその使用方法 | |
| JP2814540B2 (ja) | ポート兼用パラレルインターフェース回路 | |
| JPH03129447A (ja) | 情報処理装置 | |
| JPH01181181A (ja) | Ｉｃカード | |
| JPH0895865A (ja) | 誤書込み防止装置 | |
| JPH04130553A (ja) | 電子計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |