JPS63187353A

JPS63187353A - バスを介して信号を伝送することを阻止するためのデータ保護回路

Info

Publication number: JPS63187353A
Application number: JP63000798A
Authority: JP
Inventors: ペーター・ロークス
Original assignee: ITSUKUSUMITSUTO AG; XMIT AG
Current assignee: ITSUKUSUMITSUTO AG; XMIT AG
Priority date: 1987-01-23
Filing date: 1988-01-07
Publication date: 1988-08-02
Also published as: EP0276450A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の背景］この発明は、データ保護回路、および、リード・オンリ
・メモリ（ＲＯＭ）、大量蓄積手段や伝送線路であって
、このようなデータ保護回路によって保護されるものに
おいて、データの伝送が許容されているときを除き、少
なくとも１本のバスを介して、信号を伝送することを阻
止するための、データ保護回路に関するものである。

かくして、この発明は、データ・ソーースからデータ・
シンクに至る、１本または複数本の線路を介するデータ
の伝送に関連するものである。このことは、コンピュー
タ内での、コンピュータ相互間での、または、コンピュ
ータとその周辺機器との間でのデータの伝送に関連する
ことができる。

コンピュータに本質的に含まれているものは、多数の命
令を順次に実行していく演算ユニットである。ある１個
の命令を実行した後で、次に続く命令がメモリからフェ
ッチされる。かくして、メモリ内には、実行されるべき
シーケンスの命令（プログラム）が蓄積される。これら
のプログラム・メモリと演算ユニットとを接続させるも
のは、当該演算ユニットに対する命令が伝送される伝送
線路である。

プログラムの実行の間に、適所で蓄積されるべきデータ
（操作の結果、外部から入力された値等）が生成される
。かくして、プログラム・メモリとは別に、コンピュー
タには、このようなデータを受け人ねるためのデータ・
メモリが含まれている。

＝４＝このデータ・メモリを演算ユニットに接続させるものも
伝送線路である。

コンピュータは、通常、その周辺との通信もしている。

かくして、２個以上のコンピュータ間での接続がなされ
ており、これを介してランダムなデータの交換が可能に
される。複数個のプロトコルおよびネットワーク・アー
キテクチュアにより、コンピュータと、その周辺との間
での、この共同作業の制御がなされる。使用されるアー
キテクチュアの機能として意味されることは、個別のコ
ンピュータには１個または複数個のインタフェースが設
けられていて、その各々が特定のプロトコルに従って動
作することである。これらのインタフェースにより、更
に別異のコンピュータとの接続が許容されて、別異の伝
送線路が形成される。

より大量のデータが蓄積され、表現され、プリントされ
、または、何らかの別異のやり方で更に処理されるとき
には、プリンタ、プロッタ、大量蓄積手段等のような、
この目的のための周辺機器が使用される。アーキテクチ
ュアおよびプロトコルの形式の仕様も、これらの周辺機
器がのンピュータに対する接続に関連して存在するもの
である。

かくして、コンピュータと周辺機器との間の伝送線路が
存在する。

データおよび／または信号のための前述されたタイプの
伝送線路は、ここでは参照されなかったタイプのものと
同様に、一般的にはバスと呼ばれるものであり、これか
らはバスとして参照される。

前述された全てのバス（および、ここでは説明されなか
った別異のバス）は、下記の特徴を有するものである。

即ち、データは電気信号の形式で伝送される；その伝送
は単一方向または双方向でなされる。バスは１本または
複数本の線路からなり、また、個別の線路または線路群
を特別の機能に関連させることかできる（例えば、アド
レス・バス、データ・バス、制御線路等）。

様々な理由のために、バス上で伝送される特定のデータ
を、許容されないアクセスから保護することが望ましい
。その例としては、コピーに対する保護、特定の資源の
許容されない使用に対する保護、個人または対象物に対
する機密情報の保護等がある。

文献類においては、ある種の適用に対して、この保護を
確実にする様々な処理が説明されている。

しかしながら、これらの処理は、極めて複雑なものであ
るか、または、特定の場合にしか利用できないものであ
るという不利益をこうむるものである。

［発明の概要］従って、この発明の目的は、前述されたタイプのデータ
保護回路であって、多くの別異のバス上で使用され、容
易に実施されるとともに、その有効性が所要の保護の程
度に適合できるようにされたデータ保護回路を提供する
ことにある。

この発明によれば、この問題は、特許請求の範囲の欄に
記載された特徴点を組み合わせたデータ保護回路によっ
て解決される。この発明の利点の展開は、特許請求の範
囲の欄における記載事項から集積されるものである。

この発明の説明は、データ保護回路の実施例および添付
図面に関して、より詳細になされる。なお、同一または
相当の構成要素には同一の参照数字が付与されている。

［好適な実施例の説明］第１図において、進歩的なデータ保護回路には、フレー
ム１なる記号が付されている。コード・ロック・データ
は、レジスタ２に蓄積されている。データ保護回路の製
造またはプログラミング操作の間に、前記コード・ロッ
ク・データがレジスタに入力される。それらはバス４を
介してデコード回路３に加えられる。コード・キー・デ
ータは、バス５を介してデコード回路３に加えられる。

これらのコード・キー・データは種々のソースから発す
るものである。即ち、それらはコンピュータのブートス
トラップ・プログラムと一緒に蓄積されていて、該コン
ピュータの起動とともに入力される；プログラム・メモ
リの保護されない部分から入力される；外部から入力さ
れる；等々である。

コード・ロック・データおよびコード・キー・データは
、デコード回路３内において、ある所定＝８− のアルゴリズムに従って組み合わされることができる。

この組み合わせの結果が、ある所定の結果に対応してい
るときには、可能化信号、または、゛′可能イじなる意
味に組み合わされるオプションの信号が、バス６におけ
る少なくとも１本の線路上に生成される。この可能化信
号または対応の組み合わせの信号が存在しないことは、
゛°阻止′°なる意味を有することである。この可能化
信号または対応の組み合わせの信号が生成されるのは、
デコード回路３に対するコード・キー・データが供給さ
れた後で、コード・ロック・データとコード・キー・デ
ータとの組み合わせの所定の結果の存在が追従されたと
きだけである。この可能化信号または対応の組み合わせ
の信号は、デコード回路３において抑制されることがで
きるが、これは反対の″゛阻Ｊビなる意味を有すること
になる。また、この可能化信号または対応の組み合わせ
の信号は、電力供給が切れたとき（装置の切断）、およ
び、コンピュータまたはデータ保護回路のリセット等の
ような、ある別異の所定の事象が生起したときには、自
動的に消失するものである。

データ保護回路１の構成による機能として、コード・ロ
ック・データおよびコード・キー・データは、１ビツト
から数バイトまでにわたって変動する大きさををもって
存在する。数バイトが使用されるときには、デコード回
路１は逐次に操作される。即ち、数バイトのコード・キ
ー・データがコード・ロック・データと順次に組み合わ
され、また、数バイトのコード・ロック・データも使用
される。各組み合わせの後で、所定の部分的な結果のチ
ェックをすることができる。部分的な結果に誤りがある
ときには、適当な措置が開始されるものであり、特に、
可能性のある処理が中断される。デコード回路が逐次に
操作されるものであるときには、使用されているコード
・キー・データの正しいシーケンスも、可能性のある基
準としての作用をする。

可能化信号または対応のパ可能化°′なる意味との組み
合わせの信号は、１個または複数個のロック回路７を制
御する１個または複数個のビットからなるものである。

ロック回路７は、バス８の２本のアーム８ａ。

８ｂの間に配置されていて、バス８の１本または複数本
の線路を阻止する作用をする。即ち、可能化信号または
対応の“可能化″なる意味との組み合わせの信号が加え
られない限り、アーム８ａ、８ｂ間での前記線路上の伝
送は阻止される。その変形によれば、ロック回路７は、
コード・キー・データを供給するために使用されるもの
と同一のバス内に配置されている。ただし、コード・キ
ー・データを伝送するために必要とされるバス部分５は
、ロック回路７によっては阻止されないものとされる。

第２図において、進歩的なデータ保護回路には、再びフ
レーム１なる記号が付されている。これには、固定値と
してのコード・ロック・データが蓄積されたレジスタ２
も含まれており、同様にして、バス４を介してコード・
ロック・データが供給されるデコード回路３も含まれて
いる。コード・キー・データは、バス５を介してデコー
ド回路３に供給される。この実施例においては、デコー
ド回路３に対するコード・ロック・データおよびコード
・キー・データの双方が直列伝送にされており、このた
めに、バス４および５は１本の線路だけがらなっていて
、それに対応の表現がなされている。

再び、コード・ロック・データおよびコード・キー・デ
ータは、デコード回路３において、所定のアルゴリズム
に従って組み合わされる。この組み合わせの結果が、あ
る所定の結果に対応しているときには、可能化信号が生
成され、バス６を介してロック回路７に供給される。こ
の実施例においては、バス６は１本の線路だけがらなり
、これに従った表現がなされている。該可能化信号によ
り、スイッチとして記号的に示されたロック回路７の制
御がなされる。このロック回路７は、バス８における線
路２３の２本のアーム２１．２２の間に配置されている
。がくして、ロック回路７は線路２３の阻止をする。即
ち、伝送を許容するコード・ロック・データとコード・
キー・データとの所定の組み合わせが、データ保護回路
１に含まれてぃないときには、線路のアーム２１．２２
間での信号の通過を阻止する。

第２図に示された実施例においては、コード・キー・デ
ータが、全体的なＲＯＭの一部としての保護されないＲ
ＯＭ２０に蓄積されている。前記全体的なＲＯＭは、２
４．２５のような複数個の保護されないＲＯＭ、および
、２６のような保護されるＲＯＭによって構成されてい
るものである。保護されないＲＯＭ２０は、常に、バス
８のアーム２１に接続されている。ＲＯＭの蓄積部分に
対する読み取り命令を加えるために、アーム２１が使用
されており、そのため、ＲＯＭ２０は常にバス８から読
み取られることになる。２６のような保護されるＲＯＭ
は、ロック回路７を通してアーム２１に接続されている
。このロック回路７は、コード・ロック・データとコー
ド・キー・データとの所定の組み合わせがデータ保護回
路１に含まれていない限りは、２６のような保護される
ＲＯＭの蓄積箇所に対する読み取り命令の通過を阻止す
るものである。かくして、２６のような保護されるＲＯ
Ｍは、伝送が許容されたときだけ、バス８がら読み取る
ことができる。明確であるように、単なる線路２３以外
のバス８の線路の読み取り命令のための使用が、ロック
回路７によって確実にされる。

図面を簡単にするという理由のため、読み取りデータを
伝送するためのデータ線路が、レジスタ２７との接続の
ためにＲＯＭ２０に示されているだけであり、ＲＯＭ２
５の残りの部分およびＲＯＭ２４　。

２６等からの読み収りデータを伝送するためのデータ線
路は示されていない。かくして、ＲＯＭ２０として示さ
れているＲＯＭ２５の部分は第２のレジスタとして構成
されていて、コード・キー・データが固定値として蓄積
されている。

読み取り命令がアーム２１上に現れたときには、コード
・キー・データがＲＯＭ２０、即ち、第２のレジスタか
ら読み取られて、バス８に接続された回路が使用可能に
される。バス８に接続された回路の一つが第３のレジス
タ２７である。この第３のレジスタ２７には、第２のレ
ジスタ２０がら読み取られたコード・キー・データが中
間的に蓄積されて、デコート回路３からのアクセスのた
めの正確な時点において使用可能になるようにされる。

例えば、この構成の進歩的なデータ保護回路１は、第２
のレジスタ２０として構成されたＲＯＭ　２４の部分に
、コピー防止を目的とするプログラムのオリジナルなも
の、または、修正・変形されたものが含まれるようにす
るために使用することができる。

データ保護回路１によって保護される装置、および、Ｒ
ＯＭ内に蓄積されているデータの正確な使用の場合にお
いて、コード・キー・データは、第２のレジスタ２０か
ら第３のレジスタ２７に供給され、また、この第３のレ
ジスタ２７からデコード回路３に供給される。従って、
第２のレジスタ２０と第３のレジスタ２７との間に配置
されたバス８の部分、および、第３のレジスタ２７とデ
コード回路３との間に配置されたバス８の部分は、双方
ともに、単一・方向性の接続のものとして構成すること
ができる。これにより、データ保護回路１の保護動作を
排除しようとして、許容されない個人がコード・キー・
データを第２のレジスタ２０に入力させることが不可能
になることが確実にされる。

データ保護回路１、特に、そのデコード回路３として動
作する部分は、プログラム化された組み合わせ回路とし
て、より詳細には、マスク・プログラム化された組み合
わせ回路として構成することができる。この組み合わせ
回路のプログラミングは、好適には、１度だけ電気的な
態様で生起するものである。即ち、この組み合わせ回路
は、好適には、ＰＲＯＭ、ＰＡＬ等として構成されるも
のである。

フレーム３０内で示されている前述の手段により、デー
タが保護される、および／または、コピーに対する保護
がされるＲＯＭの構成がなされる。

また、第２図に示されている別異の実施例においては、
バス８は、ディスク蓄積装置のような、保護される大量
蓄積手段２８にも接続されている。

この大量蓄積手段２８はフレーム３０の外部に設けられ
ている。アーム２１とｎｉｆ記大酸蓄積手段２８に連な
るバス８の線路２９との間には、例えば、大量蓄積手段
２８に関連した読み取り／書き込み命令を阻止するため
に、ロック回路７が配置されている。ここて関係のある
バス８の部分は、フレーム３０から大量蓄積手段２８に
至るデータ伝送バスとして構成されている。明らかに、
ハス８にお（′）る他の線路は、大量蓄積手段２８の読
み取り／書き込み命令のための線路２つを除いて、ロッ
ク回路７によって保護することができる。

第２図に示された別異の実施例において、バス８は、例
えば、端末や別異のコンピュータ（ＤＴＥ／ＤＣＥ）に
対する伝送線路としても作用するものである。送信また
は受信の容易性を特徴付（′）る信号の一つを阻止する
ために、ロック回路７はアーム２１と線路２９との間に
配置されている。この場合の線路２つは前述の伝送線路
である。ここで関係のあるバス８の部分は、フレーム３
０から出る伝送線路として構成されている。再び、ハス
８の他の線路は、送受信の容易性を達成さＱ′るための
線路２つを除き、ロック回路７によって保護することが
できる。

【図面の簡単な説明】

第１図は、進歩的なデータ保護回路の原理を例示するた
めのブロック図、第２図は、第１図に示された原理に従
う進歩的なデータ保護回路の特定の構成のブロック図で
ある。１はデータ保護回路、２はレジスタ、３はデコード回路
、７はロック回路、４．５．６．８はバス。

Claims

【特許請求の範囲】

（１）データが存在しているときに、データ保護回路に
対して伝送が許容されたときを除いて、バスを介して信
号を伝送することを阻止するためのデータ保護回路であ
って、コード・ロック・データが固定値として蓄積され
ている少なくとも１個のレジスタ、コード・キー・デー
タを受け入れるための少なくとも１個の線路に接続され
、コード・ロック・データを読み取るための該レジスタ
に接続されているデコード回路であって、入力されるコ
ード・キー・データを該レジスタで読み取られるコード
・ロック・データと組み合わせて、該組み合わせの所定
の結果が存在するときに、特定の線路上で少なくとも１
個の可能化信号を生成させ、少なくとも１個のロック回
路が該バスの少なくとも１個の線路上で配列され、該可
能化信号に対する特定の線路を横切ってデコード回路に
接続されており、該特定の線路上の前記ロック回路に関
連した可能化信号が存在するときにのみ、前記バスの線
路上での信号の通過が許容されるようにした、信号の伝
送を阻止するためのデータ保護回路。
（２）前記回路またはその該当部分がプログラム化され
た組み合わせ回路として構成されている特許請求の範囲
第１項記載のデータ保護回路。
（３）前記回路または少なくともその該当部分がマスク
・プログラム化された組み合わせ回路として構成されて
いる特許請求の範囲第２項記載のデータ保護回路。
（４）前記回路または少なくともその該当部分が、ＰＲ
ＯＭ、ＰＡＬ等の、１度だけ電気的にプログラム可能に
された組み合わせ回路として構成されている特許請求の
範囲第２項記載のデータ保護回路。
（５）少なくとも１個の保護されないリード・オンリ・
メモリ（ＲＯＭ）がバスに接続されて、前記バスから常
に読み取りできる蓄積箇所とともに設けられており、前
記ＲＯＭの少なくとも一部は第２のレジスタとして構成
され、コード・キー・データが固定値として蓄積されて
いる特許請求の範囲第１項記載のデータ保護回路。
（６）第３のレジスタがバスに接続されて、デコード回
路からのアクセス用に使用できるように、第２のレジス
タで読み取られたコード・キー・データを蓄積できるよ
うにされた特許請求の範囲第５項記載のデータ保護回路
。
（７）第２、第３のレジスタ間で配列されたバスの構成
部分であって、第２のレジスタから第３のレジスタへの
コード・キー・データを伝送する単一方向性の接続とす
るもの、および、第３のレジスタとデコード回路との間
で配列されたバスの構成部分であって、第３のレジスタ
からデコード回路へのコード・キー・データを伝送する
単一方向性の接続とするものを含んでいる特許請求の範
囲第６項記載のデータ保護回路。
（８）保護されるＲＯＭに対する読み取り命令が伝送さ
れるバスの少なくとも１本の線路上でのロック回路の配
列を含んでいる特許請求の範囲第５項〜第７項のいずれ
か１項に記載のデータ保護回路。
（９）大量蓄積手段に連なる伝送線路の中の少なくとも
１本の線路上でのロック回路の配列を含んでいる特許請
求の範囲第５項〜第７項のいずれか１項に記載のデータ
保護回路で保護される大量蓄積手段。
（１０）伝送線路の一部を形成する少なくとも１本の線
路上でのロック回路の配列を含んでいる特許請求の範囲
第５項〜第７項のいずれか１項に記載のデータ保護回路
で保護される伝送線路。