JPH08249U - 符号化／復号化回路 - Google Patents

符号化／復号化回路

Info

Publication number
JPH08249U
JPH08249U JP006035U JP603595U JPH08249U JP H08249 U JPH08249 U JP H08249U JP 006035 U JP006035 U JP 006035U JP 603595 U JP603595 U JP 603595U JP H08249 U JPH08249 U JP H08249U
Authority
JP
Japan
Prior art keywords
bit
exclusive
data
input
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP006035U
Other languages
English (en)
Inventor
アール バウアー ジェリー
Original Assignee
アメリカン マイクロシステムズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン マイクロシステムズ インコーポレーテッド filed Critical アメリカン マイクロシステムズ インコーポレーテッド
Publication of JPH08249U publication Critical patent/JPH08249U/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/101—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM] by binding digital rights to specific entities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/121—Restricting unauthorised execution of programs
    • G06F21/125—Restricting unauthorised execution of programs by manipulating the program code, e.g. source code, compiled code, interpreted code, machine code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 予め定められた方法により、集積回路間を接
続するデータ線上を動くデータを符号化し、これらのデ
ータ線上を動くデータを保護する。 【構成】 符号化されたデータが並列データバス８によ
って伝送される装置であり、符号化回路２には各データ
伝送線に対して符号化エクスクルーシブオアゲート23-1
〜23-Nが設けられ、それらの１つの入力は対応する入来
データ伝送線に接続されてデータを受信し、それらの他
の入力はコードマトリクス22を介してランダムＭビット
２進数ソース21に接続される。このエクスクルーシブオ
アゲートの出力信号は符号化されたデータビットであ
り、これがアクセスデータ線8-1 〜8-N の１つに供給さ
れる。符号化されたデータは符号化回路２と同様の復号
化回路３によって復号化される。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、時にはファームウェアと呼ばれるコンピュータの中にある内部回路 に存在するコンピュータコードを保護するための装置に関するものである。この 考案は、これを「スクランブリング」、即ち回路ファームウェアからのデータバ ス上に存在するデータを所定の符号化ワード及び予め定められた回路マトリクス に従って変更することによって達成する。
【０００２】
【従来の技術】
ファームウェア中に存在するデータの不許可のコピーは、コンピュータ産業の 正しい秩序に対する脅威になる。一般的には、ファームウェアに存在するデータ の量は多くはないが、特定のマシンの動作に対して極めて決定的である場合があ る（例えば、コンピュータブートストラップ、ビデオゲーム、コンピュータオペ レーティングシステム、その他）。製造段階でプログラムされたリードオンリー メモリー（ＲＯＭ）又は電圧によってプログラムできるリードオンリーメモリー （ＰＲＯＭ）について、格納されたデータはシステムの動作について決定的な情 報を含むことがある。
【０００３】 このようなデータを保護するための１つのアプローチは、メモリーアレイに溶 断可能なリンクを具え、プログラムされた後はデータに外部から簡単にはアクセ スできないようにすることである。この点については米国特許第4,124,899 号「 プログラマブルリードオンリーメモリー」（R. Birkner他）が参考になる。この アプローチは、一度ヒューズが切れるとＰＲＯＭを変更することができなくなり 、診断ルーチンが使えなくなるという欠点を有する。
【０００４】 コピー保護機構は４つの広いカテゴリーに分けられる。即ち、ハードウェア依 存型のアプローチ、ロードフォーマットの変更、ソフトウェアの実行時に環境を チェックするソフトウェア、及び、「フィルタ」を通して実行するソフトウェア である。いずれの場合においても、保護機構はソフトウェアとハードウェアとの 相互作用を含んでいる。ソフトウェアが用いられる場合、通常マイクロプロセッ サも用いられ、便利なコピーの技法の１つは、マイクロプロセッサに供給される 命令及びデータを途中で横取りすることである。
【０００５】 本考案はこのようなデータの横取りを極めて難しくする。ソフトウェアを保護 するためにこれまでに用いられた種々のアプローチについては「ソフトウェアは 如何にすれば安全か」（J. Commander他,"How Safe is Your Software?",Microc omputing, 1982年７月第60頁）が参考になる。
【０００６】 データ保護回路は可能な限り少ない部品から作られることが望ましい。これは ２つの利点をもたらす。第１は、特定の集積回路チップの中でデータ保護回路の ために使用する面積の大きさが小さくなることである。第２は、特定のデータパ スにおけるそれぞれの部品が、そのデータパス中のデバイスの特性によって決ま る固有の量によってデータの伝搬を遅らせるので、部品を少なくすれば回路の動 作速度を速くすることができる。
【０００７】
【考案が解決しようとする課題】
本考案の目的は、予め定められた方法により、集積回路間を接続するデータ線 上を動くデータを符号化し、これらのデータ線上を動くデータを保護することで ある。本考案の目的は、更に、これを最少数の部品で実現することである。
【０００８】
【課題を解決するための手段】
各々のデータ伝送導線に符号化エクスクルーシブオアゲートが設けられる。各 々の符号化エクスクルーシブオアゲートの１つの入力導線が、対応する入力デー タ伝送導線に接続され、アクセス可能なデータ線に送信されるべきデータを受信 する。各々の符号化エクスクルーシブオアゲートの他の入力導線は、コードマト リクスを介してランダムＭビット２進数のソースに接続される。各々の符号化エ クスクルーシブオアゲートから供給される出力信号は符号化されたデータビット であり、これはアクセス可能なデータ線の１つに印加される。
【０００９】 符号化されたデータは、符号化回路と同様の回路によって復号化される。復号 化回路においては、復号化エクスクルーシブオアゲートが各々のデータ伝送導線 に対して設けられる。各々の復号化エクスクルーシブオアゲートの１つの入力導 線が、入来する符号化されたデータの伝送導線に接続される。復号化エクスクル ーシブオアゲートへの他の入力導線は、符号化回路に設けられたコードマトリク スと同一のコードマトリクスを介して、符号化回路で供給されるランダムＭビッ ト２進数と同一のランダムＭビット２進数を発生するランダムＭビット２進数の ソースに接続される。復号化エクスクルーシブオアゲートの出力導線は、復号化 されたデータを伝送する伝送線である。
【００１０】 符号化マトリクス及びランダムＭビットワードは符号化回路と復号化回路にお いて同一であり、従ってエクスクルーシブオアゲートの出力導線上のデータは正 確に復号化される。 しかしながら、論理プローブを用いて横取りされる可能性がある集積回路間を 接続しているバス線上のデータは符号化された型であり、従ってファームウェア に格納されたデータを不法に知るために必要な努力は飛躍的に増加している。
【００１１】
【実施例】
図１は本考案の１実施例による回路構成のブロック図である。リードオンリー メモリー（ＲＯＭ）１は、アドレスバス10及びＲＯＭイネーブル回路４を介して 中央制御ユニット（ＣＰＵ）５により制御される。アドレスバス10は、ｋが選択 された整数であるとき、複数のデータ線10-1乃至10-kを含む。ＣＰＵ５がＲＯＭ １に含まれるメモリーワードを（アドレスバス10を介して）アドレスすると、Ｒ ＯＭイネーブル回路４は論理１のイネーブル信号をＲＯＭ１に供給する。
【００１２】 次に選択されたデータワード（即ち、ＲＯＭ１に格納されており、ＣＰＵ５に よってアドレスバス10上に供給されたアドレスに対応するデータワード）がＲＯ Ｍ１からデータバス７上に現れる。回路２がデータバス７上に現れたデータを符 号化し、符号化されたデータをバス８上に送る。回路３はデータバス８上に現れ たデータを復号化し、復号化されたデータをバス９上に送る。この実施例におい ては、データバス８のみが集積回路６と12との間を接続しており、従って、集積 回路６又は12に対して一体としてアクセスすることができる。
【００１３】 図２ａ及び２ｂは、それぞれ、図１の符号化装置２及び復号化装置３の一実施 例の概略図である。入力データは、バス７を経て図２ａの回路２に供給される。 図２ａの実施例では、バス７はＮ個のデータ導線7-1 乃至7-N を含み、Ｎビット のデータワードを受信できるように構成される。エクスクルーシブオアゲートバ ンク23は、それぞれが個別にデータ導線7-1 乃至7-N の１つに対応するＮ個のエ クスクルーシブオアゲート23-1乃至23-Nを含む。データバス７のデータ導線7-1 乃至7-N の各々は、エクスクルーシブオアゲートバンク23のそれぞれが対応する エクスクルーシブオアゲート23-1乃至23-Nの１つの入力導線に接続される。
【００１４】 エクスクルーシブオアゲート23-1乃至23-Nの他の入力導線は、符号化マトリク ス22によってＭビットカウンター21に接続される。Ｍビットカウンター21は、図 ２ａに示すように図１のＲＯＭイネーブル回路４の出力導線11に接続される。Ｍ ビットカウンター21は、Ｍビットの符号化／復号化ワードを供給するための手段 である。アンドゲート24は、Ｍビットカウンター21を所謂「擬似ランダム」カウ ンターとして機能させるために設けられている。
【００１５】 カウンターは周知である。カウンターは、予知でき且つよく知られた方法によ り論理Ｍビット数を供給する。Ｍビット擬似ランダムカウンターは、予知できる 方法によってＭビット数を供給する。許可されないソフトウェアのコピーを企む 者にとって、特定の擬似ランダムカウンターがどのように動作するかを知ること は困難である。
【００１６】 ゲート24は、カウンター21によってゲート24に印加される受信入力信号に応じ てゲート24の出力導線に接続されるビットを変更する。ゲート24はカウンター21 が動作する態様を変えるので、カウンター21とゲート24との組み合わせは擬似ラ ンダムカウンターと呼ばれる。擬似ランダムカウンターがどのように設計されて いるかを知っていれば、この擬似ランダムカウンターの動作を予知できる。
【００１７】 アンドゲート24の入力及び出力導線の特殊な接続は一例としてのみ示されてい る。入力及び出力導線の他の接続及び論理ゲートの他の型の利用は、２つの入力 導線又は１つの出力導線を持つもの以外の論理ゲートも含め、本考案によってや がて明らかになる。ゲート24は、カウンター21によってゲート24に印加される受 信入力信号に応じてゲート24の出力導線に接続されるビットを変更する。
【００１８】 重要な点は、バス８上に存在する符号化されたデータが正確に復号化されてバ ス９上に送られるためには、図１の符号化回路２で用いられるＭビット符号化ワ ードと、図１の復号化回路３で用いられるＭビット復号化ワードとが同一でなけ ればならないことである。
【００１９】 図３ａ及び３ｂは、それぞれ図２ａ及び２ｂにおけるカウンター21及び31の実 施例の論理図である。一般的なカウンター及びこの実施例のカウンターの動作は 、従来技術として特によく知られている。図３ａ及び３ｂに示すカウンターは一 例としてのみ示されている。他の型のカウンターの利用は、本考案によってやが て明らかになる。計数されるべき入力信号は、それぞれカウンター21及び31の入 力導線211 及び311 に存在する。
【００２０】 カウンター21及び31に計数させるために任意の他の望ましい信号を供給しても よいことは明らかであるが、図示された実施例では、入力導線211 及び311 の両 者が図１のＲＯＭイネーブル導線11に接続される。出力導線210-1 乃至210-M 及 び310-1 乃至310-M は、それぞれ出力信号212-1 乃至212-M 及び312-1 乃至312- M を通す。出力信号212-1 及び312-1 はカウンターの最下位ビットである。
【００２１】 重要な点は、しかしながら、それぞれＤ型フリップフロップ21-1乃至21-M及び 31-1乃至31-Mの全てのクリヤー入力導線に接続される入力導線213 及び313 が含 まれることである。導線213 及び313 が設けられることにより、出力信号212-1 乃至212-M によって送られるＭビットワードと312-1 乃至312-M によって送られ るＭビットワードとが確実に同一になる。
【００２２】 周期的に論理１入力信号が同時に入力導線213 及び313 に印加され、フリップ フロップ21-1乃至21-M及び31-1乃至31-Mを論理０出力状態にセットする。入力導 線213 及び313 に印加される入力信号は複数のソースから供給されてもよい。例 えば、アドレスバス10に供給される特定のアドレスは、ＲＯＭ１の内部回路（図 示せず）から導出される入力導線213 及び313 上のパルスをトリガーすることが できる。
【００２３】 これに代えて、動作する周期がカウンター21及び31の動作速度よりずっと遅い 外部リセットクロック（図示せず）が周期的に供給する論理１パルスを用いるこ とができる。図３ａ及び３ｂは、図２ａ及び２ｂのゲート24及び34の特別の接続 を示す。図３ａ及び３ｂに示された例では、ゲート24及び34の出力導線がそれぞ れフリップフロップ21-3及び31-3の入力導線に接続される。図３ａ及び３ｂの実 施例に示されているように、エクスクルーシブオアゲート201-2 及び301-2 の出 力導線は、フリップフロップ21-3及び31-3への入力導線からそれぞれ切断されて いる。
【００２４】 これに代えて、ゲート201-2 と24（図３ａ）の出力導線及び301-2 と34（図３ ｂ）の出力導線を、「ワイヤードアンド」構成で共に接続してもよい。ゲート24 の接続がゲート34の接続と同一ならば、ゲート24及び34への入力導線は、フリッ プフロップ21-1乃至21-M及び31-1乃至31-Mの任意の出力導線にそれぞれ接続して もよく、更に、ゲート24及び34の出力導線は、フリップフロップ21-1乃至21-M及 び31-1乃至31-Mの任意の入力導線に接続してもよい。
【００２５】 図２ａの符号化回路２の符号化された出力信号はデータバス８によって送られ る。データバス８は、Ｎビットの符号化されたデータワードを伝送するためにＮ 個のデータ導線8-1 乃至8-N を含む。
【００２６】 図２ｂにおいては、符号化されたデータが、データバス８を経て復号化回路３ に供給される。エクスクルーシブオアゲートバンク33は、各々がデータ導線8-1 乃至8-N の１つとそれぞれ対応するＮ個のエクスクルーシブオアゲート33-1乃至 33-Nを含む。データバス８の各々のデータ導線8-1 乃至8-N は、エクスクルーシ ブオアゲートバンク33の中の対応するエクスクルーシブオアゲート33-1乃至33-N の１つの入力導線にそれぞれ接続される。
【００２７】 エクスクルーシブオアゲート33-1乃至33-Nの他の入力導線は、符号化マトリク ス32によってＭビットカウンター31に接続される。Ｍビットカウンター31は、Ｍ ビット復号化ワードを生成するための手段である。Ｍビットカウンター31は、Ｍ ビットカウンター21と同じ態様で構成される。復号化出力信号はエクスクルーシ ブオアゲート33-1乃至33-Nの出力導線上に供給される。
【００２８】 回路３の復号化された出力ワードはデータバス９によって送られる。データバ ス９は、Ｎビットの復号化されたデータワードを伝送するためにＮ個のデータ伝 送導線9-1 乃至9-N を含む。各々の伝送導線9-1 乃至9-N は、個別にエクスクル ーシブオアゲート33-1乃至33-Nの出力導線の１つにそれぞれ接続される。
【００２９】 Ｍビットカウンター21によって供給されるＭビットワードは、必ずしもカウン ターによって供給される必要はない。図４及び図５ａ及びｂは本考案の一実施例 を示すものであり、図５ａにおいてはＭビットの符号化ワードとして、図５ｂに おいてはＭビットの復号化ワードとして、図５ａ及び５ｂのアドレスバス10上の 論理ワードを用いている。符号化マトリクス32に供給されるＭビット論理ワード が符号化マトリクス22に供給されるＭビット論理ワードと同一であることが確実 ならば、符号化マトリクス22に接続されるＭビットワードは任意のＭビットワー ドでよい。
【００３０】 同様に、図２ａの符号化回路２の符号化マトリクス22の中の接続と、図２ｂの 復号化回路３の符号化マトリクス32の中の接続とが正確に同一の場合には、符号 化マトリクス22は、エクスクルーシブオアゲートバンク23の任意のエクスクルー シブオアゲートの第２入力導線を、Ｍビットカウンター21に含まれるＭビットワ ードの任意のビットと結合することができる。
【００３１】 Ｎが正の整数でデータ線の数であり、ＭがＭビット符号化／復号化ワードのビ ット数であるとすれば、あり得る符号化マトリクスの数はＭ！／Ｎ！である。選 択されたエクスクルーシブオアゲートの第２入力導線が接続されない状態にして もよく、又は、２つの第２入力導線をＭビット符号化／復号化ワードの１つのビ ットに接続してもよい。この場合、ＮはＭより少なくてもよく、前記の式は適用 されない。
【００３２】 Ｎビットデータワードの特定のビットに対する符号化／復号化回路の効果を表 １に示した。参考として表２にエクスクルーシブオアの値を示した。表１で、例 えば、データビットが論理０で、更に例えばＮビット符号化ワード及び符号化マ トリクス22によって供給されるコードビットも論理０である場合は、符号化デー タ出力バス８中のその特定ビットについては、ｘを１とＮとの間の正の整数とし たとき、データ導線8-x 上の出力信号は論理０である。
【００３３】 図２ｂにおける復号化回路３中のＭビット復号化ワードは同じＭビットワード であり、復号化回路３中の符号化マトリクス32は、エクスクルーシブオアゲート バンク33の第２入力導線とＭビットカウンター31によって供給される論理ワード のビットとを接続しなければならない。これは、符号化回路２中の符号化マトリ クス22によって行われる接続に対応する。
【００３４】 従って、表１において復号化装置３によって供給されるコードビットは、表１ において符号化装置２によって供給されるコードビットと同一であり、この例で は論理０である。この特定のビットに対する復号化回路３のエクスクルーシブオ アゲートは、符号化データバス８上の論理０と論理０コードビットとを組み合わ せて、入力バス７上の入力ビットと同様に、０の出力信号を供給する。
【００３５】 代って、データ入力バス７によって供給されるデータビットが論理１で、Ｍビ ットカウンター21及び符号化マトリクス22によって供給されるコードビットも論 理１である場合は、この特定データビットに対する符号化データバス８上の出力 信号は論理０である。この符号化データバス８上の論理０ビットは、回路３にお いて復号化ワードによって供給される論理１の復号化ビットと結合される。従っ て、出力信号は入力データビットと同じく論理１である。表１は、データビット とコードビットとの任意の組み合わせについて、データバス９上の出力信号が正 確にデータバス７上の入力データビットと同一であることを示している。
【００３６】 符号化マトリクス22は種々の方法で構成することができる。本考案が集積回路 によって実現される場合に用いることができる１つの方法は、Ｍビットカウンタ ー21に含まれるＭビットワードとエクスクルーシブオアゲートバンク23中のエク スクルーシブオアゲートとの間の接続について、望ましい組み合わせに対応する 集積回路の金属導体パターンを形成することである。これはマトリクスの形成に ついても効果的な方法である。
【００３７】 多くのＲＯＭが、ＲＯＭチップ上の導体を形成するために用いられる金属化マ スクを変更することによってプログラムされる。マトリクスはこのステップの間 に簡単に実現される。符号化マトリクス22及び32を形成する他の方法が図６ａ及 び６ｂに示されている。マトリクスの導体は、図６ａに示すように、直交網目パ ターンに配置され、Ｎはデータバス７、８及び９における導線の数であり、Ｍは Ｍビットカウンター21及び31におけるビット数である。
【００３８】 Ｘを１とＭとの間の数とし、Ｚを１とＮとの間の数としたとき、Ｍビットワー ドのＸビットがエクスクルーシブオアゲート23-Zに接続されるものとすると、導 体43-Zと41-Xとが接続するように酸化物絶縁層42に穴が設けられる。Ｍビットワ ードのビットＸとエクスクルーシブオアゲートＺとを接続してはいけない場合に は、両導体の間の酸化物絶縁層42をそのままにしておく。
【００３９】 これらの例は、単に、本考案における符号化マトリクス22の特別な実施例を示 したものである。本考案はこれらの例に限定されるものではなく、また、集積回 路を使用することに限定されるものでもない。 本明細書では本考案の特別な実施例を説明するものであり、この考案の範囲を 限定するものと解されてはならない。この明細書の教示するところに従って、当 業者は、本考案の多くの実施形態を知ることになる。
【００４０】
【表１】
【００４１】
【表２】
【図面の簡単な説明】
【図１】本考案の１実施例による回路構成のブロック図
である。
【図２】図１の符号化装置２及び復号化装置３の１実施
例の概略図である。
【図３】図２ａ及び２ｂにおけるカウンター21及び31の
実施例の論理図である。
【図４】本考案の他の実施例による回路構成のブロック
図である。
【図５】図４の符号化装置２及び復号化装置３の他の実
施例の概略図である。
【図６】マトリクスの導体のパターン及びその断面を示
す図である。
【符号の説明】
１ リードオンリーメモリー（ＲＯＭ） ２ 符号化回路 ３ 復号化回路 ４ ＲＯＭイネーブル回路 ５ 中央制御ユニット（ＣＰＵ） ６、１２ 集積回路 ７、８、９ データバス １０ アドレスバス １１ 出力導線 ２１、３１ Ｍビットカウンター ２２、３２ 符号化マトリクス ２３、３３ エクスクルーシブオアゲートバンク ２４、３４ アンドゲート ４１、４３ 導体 ４２ 酸化物絶縁層 ２０１、３０１ エクスクルーシブオアゲート ２１０、３１０ 出力導線 ２１１、３１１ 入力導線 ２１２、３１２ 出力信号 ２１３、３１３ 導線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 9/28

Claims (7)

    【実用新案登録請求の範囲】
  1. 【請求項１】 Ｎを任意の正の整数としたときＮ個のデ
    ータ入力線からなる入力データバス、 Ｍを任意の正の整数としたときＭビットの符号化ワード
    を供給する手段、 Ｍビットの復号化ワードを供給する手段、 Ｎ個の符号化エクスクルーシブオアゲートのバンクであ
    って、各々の符号化エクスクルーシブオアゲートが、入
    力データバスの１つの線に単独で接続された第１入力導
    線、Ｍビットの符号化ワードの１つのビットに単独で接
    続された第２入力導線及び出力導線を有する、Ｎ個の符
    号化エクスクルーシブオアゲートのバンク、 Ｎ個の符号化されたデータの送信線からなる符号化され
    たデータの送信バスであって、各々の符号化されたデー
    タの送信線が、エクスクルーシブオアゲートの第１のバ
    ンクの１つのエクスクルーシブオアゲートに接続されて
    いる出力導線に独立に接続された、Ｎ個の符号化された
    データの送信線からなる符号化されたデータの送信バ
    ス、 Ｎ個の復号化エクスクルーシブオアゲートのバンクであ
    って、各々の復号化エクスクルーシブオアゲートが、符
    号化されたデータの送信線の１つに単独で接続された第
    １入力導線、対応する１つの符号化エクスクルーシブオ
    アゲートの第２入力導線と同一のＭビット論理ワードの
    ビットに接続されるようにＭビットの復号化ワードの１
    つのビットに単独で接続された第２入力導線及び出力導
    線を有する、Ｎ個の復号化エクスクルーシブオアゲート
    のバンク、及びＮ個の復号化されたデータの出力線から
    なる出力データバスであって、各々の復号化されたデー
    タの出力線が第２エクスクルーシブオアゲートバンクの
    出力導線の１つに独立に接続された、Ｎ個の復号化され
    たデータの出力線からなる出力データバスを具えた符号
    化／復号化回路。
  2. 【請求項２】 Ｍビット論理ワードを生成する手段が、
    符号化エクスクルーシブオアゲートバンク及び復号化エ
    クスクルーシブオアゲートバンクの各々についてのＭビ
    ットカウンターによって構成され、このカウンターが双
    方のカウンターに共通の論理入力導線によって附勢さ
    れ、 このＭビット論理ワードを生成する手段が、第１及び第
    ２エクスクルーシブオアゲートバンクについてのＭビッ
    トカウンターに含まれるＭビット論理ワードが同一のＮ
    ビット論理ワードに初期化されるように構成された請求
    項１に記載の符号化／復号化回路。
  3. 【請求項３】 Ｍビットの符号化ワードを供給する手段
    及びＭビットの復号化ワードを供給する手段がＭビット
    擬似ランダムカウンターである請求項１に記載の符号化
    ／復号化回路。
  4. 【請求項４】 Ｍビットの符号化ワードを供給する手段
    及びＭビットの復号化ワードを供給する手段が論理ゲー
    トを有するＭビット擬似ランダムカウンターであり、こ
    の論理ゲートが、この擬似ランダムカウンターの選択さ
    れたビットの少なくとも１つの出力導線に接続された少
    なくとも１つの入力導線を有し、この擬似ランダムカウ
    ンターのビットの１又は複数の入力導線に接続された少
    なくとも１つの出力導線を有する請求項１に記載の符号
    化／復号化回路。
  5. 【請求項５】 カウンターが計数する入力信号としてマ
    イクロプロセッサのチップイネーブル導線を用いる請求
    項２に記載の符号化／復号化回路。
  6. 【請求項６】 擬似ランダムカウンターが計数する入力
    信号としてマイクロプロセッサのチップイネーブル導線
    を用いる請求項３に記載の符号化／復号化回路。
  7. 【請求項７】 擬似ランダムカウンターが計数する入力
    信号としてマイクロプロセッサのチップイネーブル導線
    を用いる請求項４に記載の符号化／復号化回路。
JP006035U 1984-05-22 1995-06-16 符号化／復号化回路 Pending JPH08249U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US613115 1984-05-22
US06/613,115 US4698617A (en) 1984-05-22 1984-05-22 ROM Protection scheme

Publications (1)

Publication Number Publication Date
JPH08249U true JPH08249U (ja) 1996-02-06

Family

ID=24455923

Family Applications (2)

Application Number Title Priority Date Filing Date
JP60109208A Pending JPS60254347A (ja) 1984-05-22 1985-05-21 Ｒｏｍ保護機構
JP006035U Pending JPH08249U (ja) 1984-05-22 1995-06-16 符号化／復号化回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP60109208A Pending JPS60254347A (ja) 1984-05-22 1985-05-21 Ｒｏｍ保護機構

Country Status (5)

Country Link
US (1) US4698617A (ja)
EP (1) EP0162707A3 (ja)
JP (2) JPS60254347A (ja)
CA (1) CA1234920A (ja)
DE (1) DE162707T1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109931U (ja) * 1977-02-09 1978-09-02

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937861A (en) * 1988-08-03 1990-06-26 Kelly Services, Inc. Computer software encryption apparatus
US5007082A (en) * 1988-08-03 1991-04-09 Kelly Services, Inc. Computer software encryption apparatus
US5095525A (en) * 1989-06-26 1992-03-10 Rockwell International Corporation Memory transformation apparatus and method
JP2672861B2 (ja) * 1989-07-10 1997-11-05 アルプス電気株式会社 駆動制御回路
IT1234909B (it) * 1989-09-11 1992-06-02 Farina Attilio Dispositivo di telecomando per ricevitore di televisione atto a cifrare in modo esclusivo i codici di comando e corrispondente circuito decifratore
DE4120398A1 (de) * 1991-06-20 1993-01-07 Standard Elektrik Lorenz Ag Datenverarbeitungsanlage
GB2260431B (en) * 1991-10-11 1995-06-14 Pilkington Micro Electronics Data security arrangements for semiconductor programmable logic devices
GB9121591D0 (en) * 1991-10-11 1991-11-27 Pilkington Micro Electronics Data security arrangement for semiconductor programmable logic devices
JPH06243046A (ja) * 1993-02-19 1994-09-02 Sansei Denshi Japan Kk 情報保護方法及び情報メディア
US5349249A (en) * 1993-04-07 1994-09-20 Xilinx, Inc. Programmable logic device having security elements located amongst configuration bit location to prevent unauthorized reading
US5894515A (en) * 1995-08-14 1999-04-13 United Microelectronics Corporation Random access memory device having inconsistent write-in and read-out data
US5937063A (en) * 1996-09-30 1999-08-10 Intel Corporation Secure boot
GB2321728B (en) * 1997-01-30 2001-12-19 Motorola Inc Apparatus and method for accessing secured data stored in a portable data carrier
US6711683B1 (en) * 1998-05-29 2004-03-23 Texas Instruments Incorporated Compresses video decompression system with encryption of compressed data stored in video buffer
US6678833B1 (en) 2000-06-30 2004-01-13 Intel Corporation Protection of boot block data and accurate reporting of boot block contents
US7185205B2 (en) * 2001-03-26 2007-02-27 Galois Connections, Inc. Crypto-pointers for secure data storage
DE10124139A1 (de) * 2001-05-17 2002-11-21 Philips Corp Intellectual Pty Verfahren und Vorrichtung zur Sicherung der Datenübertragung zwischen einem Zentralprozessor und einem Speicher
US20040064457A1 (en) * 2002-09-27 2004-04-01 Zimmer Vincent J. Mechanism for providing both a secure and attested boot
JP2004361986A (ja) * 2003-04-08 2004-12-24 Sharp Corp スクランブル回路
KR101497456B1 (ko) * 2008-04-29 2015-03-02 삼성전자주식회사 전기퓨즈 회로를 갖는 보안 회로 및 보안 키 프로그램 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567855A (en) * 1978-11-14 1980-05-22 Mitsubishi Electric Corp Data processor
JPS5691272A (en) * 1979-12-25 1981-07-24 Fujitsu Ltd Cryptographic technique
JPS592071A (ja) * 1982-06-28 1984-01-07 キヤノン株式会社 デ−タ変換回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176247A (en) * 1973-10-10 1979-11-27 Sperry Rand Corporation Signal scrambler-unscrambler for binary coded transmission system
US3920894A (en) * 1974-03-11 1975-11-18 Bell Telephone Labor Inc Pseudo-random parallel word generator
US4202051A (en) * 1977-10-03 1980-05-06 Wisconsin Alumni Research Foundation Digital data enciphering and deciphering circuit and method
US4278837A (en) * 1977-10-31 1981-07-14 Best Robert M Crypto microprocessor for executing enciphered programs
DE3010969A1 (de) * 1980-03-21 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Pcm-system mit sendeseitigem verwuerfler und empfangsseitigem entwuerfler
US4475208A (en) * 1982-01-18 1984-10-02 Ricketts James A Wired spread spectrum data communication system
US4555591A (en) * 1982-09-07 1985-11-26 At&T Bell Laboratories Integrated circuit devices for secure data encryption
EP0114522A3 (en) * 1982-12-27 1986-12-30 Synertek Inc. Rom protection device
US4531022A (en) * 1983-01-13 1985-07-23 International Standard Electric Corporation Device for generating binary digit pseudo-random sequences

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567855A (en) * 1978-11-14 1980-05-22 Mitsubishi Electric Corp Data processor
JPS5691272A (en) * 1979-12-25 1981-07-24 Fujitsu Ltd Cryptographic technique
JPS592071A (ja) * 1982-06-28 1984-01-07 キヤノン株式会社 デ−タ変換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109931U (ja) * 1977-02-09 1978-09-02

Also Published As

Publication number Publication date
DE162707T1 (de) 1986-09-04
EP0162707A3 (en) 1987-10-07
US4698617A (en) 1987-10-06
JPS60254347A (ja) 1985-12-16
CA1234920A (en) 1988-04-05
EP0162707A2 (en) 1985-11-27

Similar Documents

Publication Publication Date Title
JPH08249U (ja) 符号化／復号化回路
US4525599A (en) Software protection methods and apparatus
KR100490114B1 (ko) 엔코딩 기능을 가진 마이크로 프로세서 장치
EP0455064B1 (en) Data encryption device and method for data encryption
US7092400B2 (en) Method of transmitting data through a data bus
US8839001B2 (en) Infinite key memory transaction unit
US4168396A (en) Microprocessor for executing enciphered programs
US4583196A (en) Secure read only memory
US7434264B2 (en) Data processing system with peripheral access protection and method therefor
WO1981002351A1 (en) Digital computer
KR20070118589A (ko) 마이크로프로세서 데이터 보안을 위한 방법 및 시스템
JPH01296361A (ja) メモリカード
EP2043324A1 (en) Programmable data protection device, secure programming manager system and process for controlling access to an interconnect network for an integrated circuit.
JPS6267800A (ja) 半導体集積回路装置
CN109644129A (zh) 用于硬件加速密码的密钥的线程所有权
US11886717B2 (en) Interface for revision-limited memory
JPS63187353A (ja) バスを介して信号を伝送することを阻止するためのデータ保護回路
EP3907633B1 (en) System and method for obfuscating opcode commands in a semiconductor device
KR0177197B1 (ko) 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬
US5153921A (en) Microcomputer
US9652232B2 (en) Data processing arrangement and method for data processing
EP0403456B1 (en) Encryption circuit
JP7446708B2 (ja) データを処理するための方法および装置
US20020120825A1 (en) Automatic detection and correction of relatively rearranged and/or inverted data and address signals to shared memory
CN116383900A (zh) 数据处理装置与数据处理方法