JP2001256460A - １チップマイクロコンピュータ及びそれを用いたｉｃカード - Google Patents
１チップマイクロコンピュータ及びそれを用いたｉｃカードInfo
- Publication number
- JP2001256460A JP2001256460A JP2000071183A JP2000071183A JP2001256460A JP 2001256460 A JP2001256460 A JP 2001256460A JP 2000071183 A JP2000071183 A JP 2000071183A JP 2000071183 A JP2000071183 A JP 2000071183A JP 2001256460 A JP2001256460 A JP 2001256460A
- Authority
- JP
- Japan
- Prior art keywords
- access
- address
- address range
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 145
- 238000001514 detection method Methods 0.000 abstract description 30
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/64—Distributing or queueing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/0471—Terminal access circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/06—Integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/34—Microprocessors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/36—Memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/38—Displays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/50—Centralised arrangements for answering calls; Centralised arrangements for recording messages for absent or busy subscribers ; Centralised arrangements for recording messages
- H04M3/51—Centralised call answering arrangements requiring operator intervention, e.g. call or contact centers for telemarketing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13003—Constructional details of switching devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1305—Software aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1307—Call setup
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13072—Sequence circuits for call signaling, ACD systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13095—PIN / Access code, authentication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13106—Microprocessor, CPU
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13209—ISDN
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13305—Transistors, semiconductors in general
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1332—Logic circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13322—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】 アプリケーションプログラム間のセキュリテ
ィ性を確保した１チップマイクロコンピュータを提供す
る。 【解決手段】 本発明の１チップマイクロコンピュータ
は、特定アドレス空間を実行していることを表すフラグ
をセットするモニタフラグ３０４と、上記フラグがセッ
トされているときにアクセスを許可するアドレス範囲を
設定するアクセス許可アドレス範囲設定レジスタと、設
定された上記アドレス範囲内でアクセスされているか否
かを判断するアクセス許可領域検出回路３０６と、上記
アドレス範囲以外のアドレスのアクセスを許可するか否
かを設定するアクセス許可設定レジスタ３１９と、上記
判断結果と上記アクセス許可設定レジスタ３１９の設定
内容とに基づいて、不揮発性メモリ３０３に対するアク
セスを制御するメモリ読み出し制御回路３０９及びメモ
リ書き込み回路３１０とを備えている。
ィ性を確保した１チップマイクロコンピュータを提供す
る。 【解決手段】 本発明の１チップマイクロコンピュータ
は、特定アドレス空間を実行していることを表すフラグ
をセットするモニタフラグ３０４と、上記フラグがセッ
トされているときにアクセスを許可するアドレス範囲を
設定するアクセス許可アドレス範囲設定レジスタと、設
定された上記アドレス範囲内でアクセスされているか否
かを判断するアクセス許可領域検出回路３０６と、上記
アドレス範囲以外のアドレスのアクセスを許可するか否
かを設定するアクセス許可設定レジスタ３１９と、上記
判断結果と上記アクセス許可設定レジスタ３１９の設定
内容とに基づいて、不揮発性メモリ３０３に対するアク
セスを制御するメモリ読み出し制御回路３０９及びメモ
リ書き込み回路３１０とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラムメモリ
に複数のアプリケーションプログラムを搭載した１チッ
プマイクロコンピュータ及びそれを用いたＩＣカードに
関し、特にメモリへのアクセスを制限し、アプリケーシ
ョンプログラム間のデータのセキュリティ性を高めた１
チップマイクロコンピュータ及びそれを用いたＩＣカー
ドに関するものである。
に複数のアプリケーションプログラムを搭載した１チッ
プマイクロコンピュータ及びそれを用いたＩＣカードに
関し、特にメモリへのアクセスを制限し、アプリケーシ
ョンプログラム間のデータのセキュリティ性を高めた１
チップマイクロコンピュータ及びそれを用いたＩＣカー
ドに関するものである。
【０００２】
【従来の技術】大容量不揮発性メモリをプログラムメモ
リとして搭載した１チップマイクロコンピュータは、各
種用途に適した複数のアプリケーションプログラムを予
めプログラムメモリに書き込んでおき、それぞれのプロ
グラムを選択し実行処理させることがある。
リとして搭載した１チップマイクロコンピュータは、各
種用途に適した複数のアプリケーションプログラムを予
めプログラムメモリに書き込んでおき、それぞれのプロ
グラムを選択し実行処理させることがある。
【０００３】１チップマイクロコンピュータに搭載され
ている内蔵メモリは、ＣＰＵによってアクセスされるた
め、同一ＣＰＵで動作するプログラムは、どのプログラ
ムでもＣＰＵのアクセス可能な範囲のデータに対してア
クセスできる。この場合、複数のアプリケーションプロ
グラムを搭載していると、一方のアプリケーションプロ
グラムが他方のアプリケーションプログラムの命令コー
ドやデータにアクセスすることができてしまい、他方の
アプリケーションプログラムやデータを改ざんできた
り、読み出することが可能となり、セキュリティ性を損
なうという問題を招来していた。
ている内蔵メモリは、ＣＰＵによってアクセスされるた
め、同一ＣＰＵで動作するプログラムは、どのプログラ
ムでもＣＰＵのアクセス可能な範囲のデータに対してア
クセスできる。この場合、複数のアプリケーションプロ
グラムを搭載していると、一方のアプリケーションプロ
グラムが他方のアプリケーションプログラムの命令コー
ドやデータにアクセスすることができてしまい、他方の
アプリケーションプログラムやデータを改ざんできた
り、読み出することが可能となり、セキュリティ性を損
なうという問題を招来していた。
【０００４】上記問題の解決手段として、特開平８−５
５２０４号公報には、ＣＰＵにプログラムセグメントレ
ジスタとプログラムカウンタとメモリ上のデータをアク
セスするためのレジスタとを備え、これらの演算により
実行、及び読み書きを行うアドレスを求めてメモリアク
セスを制限する方法が開示されている。
５２０４号公報には、ＣＰＵにプログラムセグメントレ
ジスタとプログラムカウンタとメモリ上のデータをアク
セスするためのレジスタとを備え、これらの演算により
実行、及び読み書きを行うアドレスを求めてメモリアク
セスを制限する方法が開示されている。
【０００５】このメモリアクセス制限方法を適用したＩ
Ｃカードは、図８に示すように、ＣＰＵ１０１と、ＲＯ
Ｍ１０２と、ＲＡＭ１０３と、ＥＥＰＲＯＭ１０４とで
構成されており、ＣＰＵ１０１の内部構成と機能に上記
解決手段が存在している。
Ｃカードは、図８に示すように、ＣＰＵ１０１と、ＲＯ
Ｍ１０２と、ＲＡＭ１０３と、ＥＥＰＲＯＭ１０４とで
構成されており、ＣＰＵ１０１の内部構成と機能に上記
解決手段が存在している。
【０００６】そして、図９に示すように、このＣＰＵ１
０１には、ＣＰＵ１０１をリセット後、一度だけ値をリ
セットすることができるプログラムセグメントレジスタ
（ＰＳＲ）２０１と、メモリ上のデータをアクセスする
ためのデータアクセス用オフセットレジスタ（ＤＲ）２
０２と、プログラムカウンタ（ＰＣ）２０３及びプログ
ラムセグメントレジスタ２０１に基づいて実行アドレス
を生成するアドレス加算手段２０５と、データアクセス
用オフセットレジスタ２０２及びプログラムセグメント
レジスタ２０１からデータを読み出して書き込みアドレ
スを生成するアドレス加算手段２０４と、実行アドレス
の生成とデータ読み出しアドレス及びデータ書き込みア
ドレスの生成に共通のオフセットアドレス値を生成する
アドレス乗算手段２０６を有している。
０１には、ＣＰＵ１０１をリセット後、一度だけ値をリ
セットすることができるプログラムセグメントレジスタ
（ＰＳＲ）２０１と、メモリ上のデータをアクセスする
ためのデータアクセス用オフセットレジスタ（ＤＲ）２
０２と、プログラムカウンタ（ＰＣ）２０３及びプログ
ラムセグメントレジスタ２０１に基づいて実行アドレス
を生成するアドレス加算手段２０５と、データアクセス
用オフセットレジスタ２０２及びプログラムセグメント
レジスタ２０１からデータを読み出して書き込みアドレ
スを生成するアドレス加算手段２０４と、実行アドレス
の生成とデータ読み出しアドレス及びデータ書き込みア
ドレスの生成に共通のオフセットアドレス値を生成する
アドレス乗算手段２０６を有している。
【０００７】なお、上記プログラムセグメントレジスタ
２０１は、外部より受け取った目的のアプリケーション
プログラムの識別番号を保存しておくために使用され
る。上記データアクセス用オフセットレジスタ２０２
は、読み書きする際のアドレス値にオフセットを持たせ
るためのオフセット値を格納するために使用される。
２０１は、外部より受け取った目的のアプリケーション
プログラムの識別番号を保存しておくために使用され
る。上記データアクセス用オフセットレジスタ２０２
は、読み書きする際のアドレス値にオフセットを持たせ
るためのオフセット値を格納するために使用される。
【０００８】また、プログラムカウンタ２０３は、プロ
グラムの実行命令のアドレスを指し示すものである。例
えば、外部より受け取った目的のアプリケーションプロ
グラムの識別番号が２の場合には、その数値２がプログ
ラムセグメントレジスタ２０１に保存され、絶対オフセ
ット値として実行するアドレスがプログラムセグメント
レジスタの１０００倍に設定されている場合には、プロ
グラム実行アドレスを（２×１０００）番地へ移行す
る。以降は、実行アドレスが（２×１０００＋プログラ
ムカウンタ２０３の値）番地となるように、プログラム
セグメントレジスタ２０１の値とプログラムカウンタ２
０３の値とから実行すべきアドレスを指定する。
グラムの実行命令のアドレスを指し示すものである。例
えば、外部より受け取った目的のアプリケーションプロ
グラムの識別番号が２の場合には、その数値２がプログ
ラムセグメントレジスタ２０１に保存され、絶対オフセ
ット値として実行するアドレスがプログラムセグメント
レジスタの１０００倍に設定されている場合には、プロ
グラム実行アドレスを（２×１０００）番地へ移行す
る。以降は、実行アドレスが（２×１０００＋プログラ
ムカウンタ２０３の値）番地となるように、プログラム
セグメントレジスタ２０１の値とプログラムカウンタ２
０３の値とから実行すべきアドレスを指定する。
【０００９】また、データの読み書きアドレスについて
は、アドレス（２×１０００＋データアクセス用オフセ
ットレジスタ２０２の値）番地を特定して実行するよう
に、プログラムセグメントレジスタ２０１の値とデータ
アクセス用オフセットレジスタ２０２の値から読み書き
するアドレスを求める。
は、アドレス（２×１０００＋データアクセス用オフセ
ットレジスタ２０２の値）番地を特定して実行するよう
に、プログラムセグメントレジスタ２０１の値とデータ
アクセス用オフセットレジスタ２０２の値から読み書き
するアドレスを求める。
【００１０】上記より、プログラムセグメントレジスタ
２０１に格納された目的のアプリケーションプログラム
の識別番号で指定されたアプリケーションプログラムを
実行している間は、そのアプリケーションプログラムが
格納されたアドレス範囲とＲＡＭ以外に対して、アクセ
スが不可能となる。
２０１に格納された目的のアプリケーションプログラム
の識別番号で指定されたアプリケーションプログラムを
実行している間は、そのアプリケーションプログラムが
格納されたアドレス範囲とＲＡＭ以外に対して、アクセ
スが不可能となる。
【００１１】したがって、プログラムメモリに複数のア
プリケーションプログラムを搭載する場合に、一方のア
プリケーションプログラムが他方のアプリケーションプ
ログラムの命令コードやデータにアクセスすることを不
可能とし、これにより、セキュリティ性を確保してい
た。
プリケーションプログラムを搭載する場合に、一方のア
プリケーションプログラムが他方のアプリケーションプ
ログラムの命令コードやデータにアクセスすることを不
可能とし、これにより、セキュリティ性を確保してい
た。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来のアドレス制限方法では、プログラムセグメントレジ
スタの設定は一度だけという制約から、ＣＰＵのリセッ
ト後、一つのアプリケーションプログラムのみ実行可能
であり、引き続き他のアプリケーションプログラムを実
行するためには、再度、ＣＰＵのリセットが必要であ
る。また、アプリケーションプログラム間において通信
ができない等、利便性に問題があった。
来のアドレス制限方法では、プログラムセグメントレジ
スタの設定は一度だけという制約から、ＣＰＵのリセッ
ト後、一つのアプリケーションプログラムのみ実行可能
であり、引き続き他のアプリケーションプログラムを実
行するためには、再度、ＣＰＵのリセットが必要であ
る。また、アプリケーションプログラム間において通信
ができない等、利便性に問題があった。
【００１３】例えば、複数のアプリケーションプログラ
ムを搭載したＩＣカードに応用した場合、ＩＣカードを
ＩＣカードシステム内のリーダライタから切り離した状
態、つまり、電源を遮断するまで、他のアプリケーショ
ンプログラムが実行できない状態となる。
ムを搭載したＩＣカードに応用した場合、ＩＣカードを
ＩＣカードシステム内のリーダライタから切り離した状
態、つまり、電源を遮断するまで、他のアプリケーショ
ンプログラムが実行できない状態となる。
【００１４】このため、一連の複数のアプリケーション
プログラムを実行させようとした場合、一つのアプリケ
ーションプログラムの実行が終了するたびにＩＣカード
をリーダライタから切り離し、再度挿入し、ＩＣカード
の初期処理をその度に繰り返す必要が生じ、一連の処理
時間が長大化するという問題と、ＩＣカードを何度も抜
き差しする手間が生じるという問題とがあった。
プログラムを実行させようとした場合、一つのアプリケ
ーションプログラムの実行が終了するたびにＩＣカード
をリーダライタから切り離し、再度挿入し、ＩＣカード
の初期処理をその度に繰り返す必要が生じ、一連の処理
時間が長大化するという問題と、ＩＣカードを何度も抜
き差しする手間が生じるという問題とがあった。
【００１５】また、現在実行中のアプリケーションプロ
グラム内でサブルーチンコール等を行い、元のアドレス
に戻したい場合は、一般的にリターンアドレスが一時的
にＲＡＭに格納されるが、この値が不具合で又は故意で
別の値に書き変わると、アプリケーションプログラムが
暴走したり、その他のアプリケーションプログラムをア
クセスしてしまう要因となる可能性がある。結果とし
て、ＣＰＵは、暴走してしまうことになるが、上記アク
セス制限方法では、このような場合の対策が一切講じら
れていない。
グラム内でサブルーチンコール等を行い、元のアドレス
に戻したい場合は、一般的にリターンアドレスが一時的
にＲＡＭに格納されるが、この値が不具合で又は故意で
別の値に書き変わると、アプリケーションプログラムが
暴走したり、その他のアプリケーションプログラムをア
クセスしてしまう要因となる可能性がある。結果とし
て、ＣＰＵは、暴走してしまうことになるが、上記アク
セス制限方法では、このような場合の対策が一切講じら
れていない。
【００１６】そこで、本発明は上記問題点に鑑みなされ
たものであり、その目的は、複数のアプリケーションプ
ログラムが格納された１チップマイクロコンピュータに
おいて、一方のアプリケーションプログラムが他方のア
プリケーションプログラムの命令コードやデータにアク
セスすることを不可能とし、セキュリティ性を確保した
１チップマイクロコンピュータを提供することにある。
たものであり、その目的は、複数のアプリケーションプ
ログラムが格納された１チップマイクロコンピュータに
おいて、一方のアプリケーションプログラムが他方のア
プリケーションプログラムの命令コードやデータにアク
セスすることを不可能とし、セキュリティ性を確保した
１チップマイクロコンピュータを提供することにある。
【００１７】本発明の他の目的は、複数のアプリケーシ
ョンプログラムをリセット動作などを必要とせず連続的
に実行できるようにして利便性を向上させることが可能
な１チップマイクロコンピュータを提供することにあ
る。
ョンプログラムをリセット動作などを必要とせず連続的
に実行できるようにして利便性を向上させることが可能
な１チップマイクロコンピュータを提供することにあ
る。
【００１８】本発明の更に他の目的は、アプリケーショ
ンプログラムがプログラムの不具合または故意に他のア
プリケーションプログラムにアクセスすることがあって
も、ＣＰＵは暴走することなくアクセス制限機能を有効
にしたまま処理の継続が行える１チップマイクロコンピ
ュータを提供することにある。
ンプログラムがプログラムの不具合または故意に他のア
プリケーションプログラムにアクセスすることがあって
も、ＣＰＵは暴走することなくアクセス制限機能を有効
にしたまま処理の継続が行える１チップマイクロコンピ
ュータを提供することにある。
【００１９】
【課題を解決するための手段】本発明に係る１チップマ
イクロコンピュータは、特定アドレス空間を実行してい
るときに設定可能で、アクセスを許可するアドレス範囲
を設定するアクセス許可アドレス範囲設定手段と、ソフ
トウェアの実行中に、設定された上記アドレス範囲内で
アクセスされているか否かを判断する判断手段と、上記
特定アドレス空間を実行しているときに設定可能で、上
記アドレス範囲外のアドレスのアクセスを許可するか否
かを設定するアクセス許可設定手段と、上記判断手段の
結果と上記アクセス許可設定手段の設定内容とに基づい
て、メモリに対するアクセスを制御する制御手段とを備
えている。
イクロコンピュータは、特定アドレス空間を実行してい
るときに設定可能で、アクセスを許可するアドレス範囲
を設定するアクセス許可アドレス範囲設定手段と、ソフ
トウェアの実行中に、設定された上記アドレス範囲内で
アクセスされているか否かを判断する判断手段と、上記
特定アドレス空間を実行しているときに設定可能で、上
記アドレス範囲外のアドレスのアクセスを許可するか否
かを設定するアクセス許可設定手段と、上記判断手段の
結果と上記アクセス許可設定手段の設定内容とに基づい
て、メモリに対するアクセスを制御する制御手段とを備
えている。
【００２０】上記の発明によれば、特定のアドレス空間
に格納されたソフトウェアが実行されているときに、ア
クセス許可アドレス範囲設定手段及びアクセス許可設定
手段の各設定手段に対して設定可能となる。
に格納されたソフトウェアが実行されているときに、ア
クセス許可アドレス範囲設定手段及びアクセス許可設定
手段の各設定手段に対して設定可能となる。
【００２１】上記特定のアドレス空間に格納されたソフ
トウェアが実行されていないときには、たとえ上記特定
のアドレス空間から設定しても、アクセス許可アドレス
範囲設定手段及びアクセス許可設定手段の各設定手段に
対して設定することはできなくなる。
トウェアが実行されていないときには、たとえ上記特定
のアドレス空間から設定しても、アクセス許可アドレス
範囲設定手段及びアクセス許可設定手段の各設定手段に
対して設定することはできなくなる。
【００２２】上記特定のアドレス空間に格納されたソフ
トウェアが実行されているときに、上記特定のアドレス
空間からアクセス許可アドレス範囲設定手段を介してア
ドレス範囲が設定できる。この場合、ソフトウェアの実
行中に、該設定されたアドレス範囲内のアドレスに対し
てアクセスされているか否かが判断手段によって判断さ
れる。一方、上記特定のアドレス空間に格納されたソフ
トウェアが実行されていないときには、いくらデータが
上記特定のアドレス空間からアクセス許可アドレス範囲
設定手段に入力されていても、該データは該アクセス許
可アドレス範囲設定手段に書き込まれることない。
トウェアが実行されているときに、上記特定のアドレス
空間からアクセス許可アドレス範囲設定手段を介してア
ドレス範囲が設定できる。この場合、ソフトウェアの実
行中に、該設定されたアドレス範囲内のアドレスに対し
てアクセスされているか否かが判断手段によって判断さ
れる。一方、上記特定のアドレス空間に格納されたソフ
トウェアが実行されていないときには、いくらデータが
上記特定のアドレス空間からアクセス許可アドレス範囲
設定手段に入力されていても、該データは該アクセス許
可アドレス範囲設定手段に書き込まれることない。
【００２３】一方、上記特定のアドレス空間に格納され
たソフトウェアが実行されているときに、上記特定のア
ドレス空間からアクセス許可設定手段を介して上記アド
レス範囲外のアドレスのアクセスを許可するか否かが設
定できる。一方、上記特定のアドレス空間に格納された
ソフトウェアが実行されていないときには、いくらデー
タが上記特定のアドレス空間からアクセス許可設定手段
に入力されていても、該データは該アクセス許可設定手
段に書き込まれることない。
たソフトウェアが実行されているときに、上記特定のア
ドレス空間からアクセス許可設定手段を介して上記アド
レス範囲外のアドレスのアクセスを許可するか否かが設
定できる。一方、上記特定のアドレス空間に格納された
ソフトウェアが実行されていないときには、いくらデー
タが上記特定のアドレス空間からアクセス許可設定手段
に入力されていても、該データは該アクセス許可設定手
段に書き込まれることない。
【００２４】上記判断手段の判断結果と、上記アクセス
許可設定手段の設定内容とに基づいて、メモリに対する
アクセスが制御手段によって制御される。すなわち、ア
ドレス範囲が設定されていて、且つ、アドレス範囲外の
アドレスのアクセスが許可されていないときには、メモ
リにおいて、該アドレス範囲内のアドレスに対してのみ
アクセス可能となる一方、該アドレス範囲外のアドレス
に対してはアクセスはできない。
許可設定手段の設定内容とに基づいて、メモリに対する
アクセスが制御手段によって制御される。すなわち、ア
ドレス範囲が設定されていて、且つ、アドレス範囲外の
アドレスのアクセスが許可されていないときには、メモ
リにおいて、該アドレス範囲内のアドレスに対してのみ
アクセス可能となる一方、該アドレス範囲外のアドレス
に対してはアクセスはできない。
【００２５】このようにメモリに対するアクセスを制御
することによって、実行中のプログラムが他のプログラ
ムが格納されているアドレス空間に悪影響を及ぼすこと
を未然に回避できる。また、特定のアドレス空間からの
み、アクセス許可設定手段とアドレス範囲設定手段とに
対して設定ができるため、これらの設定手段もアプリケ
ーションプログラムから影響を受けない。つまり、特定
アドレス空間からのみアクセス可能なアクセス許可手
段、アクセス範囲設定手段に対しても影響を与えない。
することによって、実行中のプログラムが他のプログラ
ムが格納されているアドレス空間に悪影響を及ぼすこと
を未然に回避できる。また、特定のアドレス空間からの
み、アクセス許可設定手段とアドレス範囲設定手段とに
対して設定ができるため、これらの設定手段もアプリケ
ーションプログラムから影響を受けない。つまり、特定
アドレス空間からのみアクセス可能なアクセス許可手
段、アクセス範囲設定手段に対しても影響を与えない。
【００２６】なお、アドレス範囲が設定されていて、且
つ、アドレス範囲外のアドレスのアクセスが許可されて
いるときには、該アドレス範囲外のアドレスに対しても
アクセス可能となる。
つ、アドレス範囲外のアドレスのアクセスが許可されて
いるときには、該アドレス範囲外のアドレスに対しても
アクセス可能となる。
【００２７】本発明に係る他の１チップマイクロコンピ
ュータは、特定アドレス空間を実行していることを表す
フラグをセットするモニタフラグと、上記フラグがセッ
トされているときに設定可能で、アクセスを許可するア
ドレス範囲を設定するアクセス許可アドレス範囲設定レ
ジスタと、ソフトウェアの実行中に、設定された上記ア
ドレス範囲内でアクセスされているか否かを判断する判
断手段と、上記フラグがセットされているときに設定可
能で、上記アドレス範囲外のアドレスのアクセスを許可
するか否かを設定するアクセス許可設定レジスタと、上
記判断手段の結果と上記アクセス許可設定レジスタの設
定内容とに基づいて、メモリに対するアクセスを制御す
る制御手段とを備えている。
ュータは、特定アドレス空間を実行していることを表す
フラグをセットするモニタフラグと、上記フラグがセッ
トされているときに設定可能で、アクセスを許可するア
ドレス範囲を設定するアクセス許可アドレス範囲設定レ
ジスタと、ソフトウェアの実行中に、設定された上記ア
ドレス範囲内でアクセスされているか否かを判断する判
断手段と、上記フラグがセットされているときに設定可
能で、上記アドレス範囲外のアドレスのアクセスを許可
するか否かを設定するアクセス許可設定レジスタと、上
記判断手段の結果と上記アクセス許可設定レジスタの設
定内容とに基づいて、メモリに対するアクセスを制御す
る制御手段とを備えている。
【００２８】上記の発明によれば、特定のアドレス空間
に格納されたソフトウェアが実行されているときにフラ
グがモニタフラグによってセットされる。フラグがセッ
トされているときに、アクセス許可アドレス範囲設定レ
ジスタ及びアクセス許可設定レジスタの各レジスタに対
して設定可能となる。
に格納されたソフトウェアが実行されているときにフラ
グがモニタフラグによってセットされる。フラグがセッ
トされているときに、アクセス許可アドレス範囲設定レ
ジスタ及びアクセス許可設定レジスタの各レジスタに対
して設定可能となる。
【００２９】フラグがセットされていないときには、特
定のアドレス空間に格納されたソフトウェアが実行され
ていないので、モニタフラグはフラグをセットしない。
したがって、このとき、たとえ上記特定のアドレス空間
から設定しても、アクセス許可アドレス範囲設定レジス
タ及びアクセス許可設定レジスタの各レジスタに対する
設定はできなくなる。
定のアドレス空間に格納されたソフトウェアが実行され
ていないので、モニタフラグはフラグをセットしない。
したがって、このとき、たとえ上記特定のアドレス空間
から設定しても、アクセス許可アドレス範囲設定レジス
タ及びアクセス許可設定レジスタの各レジスタに対する
設定はできなくなる。
【００３０】上記フラグがセットされているときに、上
記特定のアドレス空間からアクセス許可アドレス範囲設
定レジスタを介してアドレス範囲が設定できる。この場
合、ソフトウェアの実行中に、該設定されたアドレス範
囲内のアドレスに対してアクセスされているか否かが判
断手段によって判断される。一方、上記フラグがセット
されていないときに、いくらデータが上記特定のアドレ
ス空間からアクセス許可アドレス範囲設定レジスタに入
力されていても、該データは該アクセス許可アドレス範
囲設定レジスタに書き込まれることない。
記特定のアドレス空間からアクセス許可アドレス範囲設
定レジスタを介してアドレス範囲が設定できる。この場
合、ソフトウェアの実行中に、該設定されたアドレス範
囲内のアドレスに対してアクセスされているか否かが判
断手段によって判断される。一方、上記フラグがセット
されていないときに、いくらデータが上記特定のアドレ
ス空間からアクセス許可アドレス範囲設定レジスタに入
力されていても、該データは該アクセス許可アドレス範
囲設定レジスタに書き込まれることない。
【００３１】これに対して、上記フラグがセットされて
いるときに、上記特定のアドレス空間からアクセス許可
設定レジスタを介して上記アドレス範囲外のアドレスの
アクセスを許可するか否かが設定できる。一方、上記フ
ラグがセットされていないときには、いくらデータが上
記特定のアドレス空間からアクセス許可設定レジスタに
入力されていても、該データは該アクセス許可設定レジ
スタに書き込まれることない。
いるときに、上記特定のアドレス空間からアクセス許可
設定レジスタを介して上記アドレス範囲外のアドレスの
アクセスを許可するか否かが設定できる。一方、上記フ
ラグがセットされていないときには、いくらデータが上
記特定のアドレス空間からアクセス許可設定レジスタに
入力されていても、該データは該アクセス許可設定レジ
スタに書き込まれることない。
【００３２】上記判断手段の判断結果と、上記アクセス
許可設定レジスタの設定内容とに基づいて、メモリに対
するアクセスが制御手段によって制御される。すなわ
ち、アドレス範囲が設定されていて、且つ、アドレス範
囲外のアドレスのアクセスが許可されていないときに
は、メモリにおいて、該アドレス範囲内のアドレスに対
してのみアクセス可能となる一方、該アドレス範囲外の
アドレスに対してはアクセスはできない。
許可設定レジスタの設定内容とに基づいて、メモリに対
するアクセスが制御手段によって制御される。すなわ
ち、アドレス範囲が設定されていて、且つ、アドレス範
囲外のアドレスのアクセスが許可されていないときに
は、メモリにおいて、該アドレス範囲内のアドレスに対
してのみアクセス可能となる一方、該アドレス範囲外の
アドレスに対してはアクセスはできない。
【００３３】このようにメモリに対するアクセスを制御
することによって、実行中のプログラムが他のプログラ
ムが格納されているアドレス空間に悪影響を及ぼすこと
を未然に回避できる。また、特定のアドレス空間からの
み、アクセス許可設定レジスタとアドレス範囲設定レジ
スタとに対して設定ができるため、これらのレジスタも
アプリケーションプログラムから影響を受けない。つま
り、特定アドレス空間からのみアクセス可能なアクセス
許可レジスタ、アクセス範囲設定レジスタにも影響を与
えない。
することによって、実行中のプログラムが他のプログラ
ムが格納されているアドレス空間に悪影響を及ぼすこと
を未然に回避できる。また、特定のアドレス空間からの
み、アクセス許可設定レジスタとアドレス範囲設定レジ
スタとに対して設定ができるため、これらのレジスタも
アプリケーションプログラムから影響を受けない。つま
り、特定アドレス空間からのみアクセス可能なアクセス
許可レジスタ、アクセス範囲設定レジスタにも影響を与
えない。
【００３４】なお、アドレス範囲が設定されていて、且
つ、アドレス範囲外のアドレスのアクセスが許可されて
いるときには、該アドレス範囲外のアドレスに対しても
アクセス可能となる。
つ、アドレス範囲外のアドレスのアクセスが許可されて
いるときには、該アドレス範囲外のアドレスに対しても
アクセス可能となる。
【００３５】上記１チップマイクロコンピュータにおい
て、上記特定のアドレス空間には、システムソフトウェ
アが格納されており、該システムソフトウェアは、次の
プログラムを実行する前に、該プログラムの格納されて
いるアドレス範囲を上記アクセス許可アドレス範囲設定
レジスタに設定すると共に、該アドレス範囲外のアドレ
スに対してアクセスを許可しないように上記アクセス許
可レジスタを設定することが好ましい。
て、上記特定のアドレス空間には、システムソフトウェ
アが格納されており、該システムソフトウェアは、次の
プログラムを実行する前に、該プログラムの格納されて
いるアドレス範囲を上記アクセス許可アドレス範囲設定
レジスタに設定すると共に、該アドレス範囲外のアドレ
スに対してアクセスを許可しないように上記アクセス許
可レジスタを設定することが好ましい。
【００３６】この場合、次のプログラムが実行されるの
に先立って、システムソフトウェアは、この実行しよう
としている次のプログラムの格納されているアドレス範
囲をアクセス許可アドレス範囲設定レジスタに設定す
る。つまり、実行中のプログラムは、次に実行するプロ
グラムのアドレス範囲が設定されるまで、該次に実行す
るプログラムをアクセスすることはない。
に先立って、システムソフトウェアは、この実行しよう
としている次のプログラムの格納されているアドレス範
囲をアクセス許可アドレス範囲設定レジスタに設定す
る。つまり、実行中のプログラムは、次に実行するプロ
グラムのアドレス範囲が設定されるまで、該次に実行す
るプログラムをアクセスすることはない。
【００３７】以上のように、オペレーティングシステム
などのシステムソフトウェアからアプリケーションプロ
グラム等の次に実行されるプログラムへ制御が移行され
る前に、アクセス可能とするアドレス範囲を設定でき
る。したがって、実行中のプログラムが次に実行される
プログラムに影響を与えることを未然に回避でき、信頼
性が著しく向上する。
などのシステムソフトウェアからアプリケーションプロ
グラム等の次に実行されるプログラムへ制御が移行され
る前に、アクセス可能とするアドレス範囲を設定でき
る。したがって、実行中のプログラムが次に実行される
プログラムに影響を与えることを未然に回避でき、信頼
性が著しく向上する。
【００３８】上記１チップマイクロコンピュータにおい
て、上記アドレス範囲外のアドレスのアクセスを不許可
とする設定がアクセス許可設定レジスタになされてお
り、上記アドレス範囲外のアドレスに対してアクセスし
たことが判断手段によって判断されたとき、割り込み要
求信号を生成してＣＰＵへ送る割り込み要求信号生成手
段を更に備え、所定の割り込み処理プログラムを実行す
ることが好ましい。
て、上記アドレス範囲外のアドレスのアクセスを不許可
とする設定がアクセス許可設定レジスタになされてお
り、上記アドレス範囲外のアドレスに対してアクセスし
たことが判断手段によって判断されたとき、割り込み要
求信号を生成してＣＰＵへ送る割り込み要求信号生成手
段を更に備え、所定の割り込み処理プログラムを実行す
ることが好ましい。
【００３９】この場合、他のプログラムによって不正な
アクセスがなされたとき、アドレス範囲外のアドレスに
対してアクセスしたことが判断手段によって判断され、
割り込み要求信号生成手段によって割り込み要求信号が
生成されてＣＰＵへ送られる。ＣＰＵは、この割り込み
要求信号を受領すると、所定の割り込み処理プログラム
が実行されるので、ＣＰＵが暴走することを未然に防ぐ
ことができる。
アクセスがなされたとき、アドレス範囲外のアドレスに
対してアクセスしたことが判断手段によって判断され、
割り込み要求信号生成手段によって割り込み要求信号が
生成されてＣＰＵへ送られる。ＣＰＵは、この割り込み
要求信号を受領すると、所定の割り込み処理プログラム
が実行されるので、ＣＰＵが暴走することを未然に防ぐ
ことができる。
【００４０】上記１チップマイクロコンピュータにおい
て、上記割り込み処理プログラムは、システムプログラ
ムまたはオペレーティングシステムに制御を移すプログ
ラムであることが好ましい。この場合、割り込み要求信
号生成手段によって割り込み要求信号が生成されてＣＰ
Ｕへ送られると、割り込み処理プログラムが実行され、
システムプログラムまたはオペレーティングシステムに
制御が移される。これにより、ＣＰＵまたはアプリケー
ションプログラムの暴走を防ぐことが可能となる。
て、上記割り込み処理プログラムは、システムプログラ
ムまたはオペレーティングシステムに制御を移すプログ
ラムであることが好ましい。この場合、割り込み要求信
号生成手段によって割り込み要求信号が生成されてＣＰ
Ｕへ送られると、割り込み処理プログラムが実行され、
システムプログラムまたはオペレーティングシステムに
制御が移される。これにより、ＣＰＵまたはアプリケー
ションプログラムの暴走を防ぐことが可能となる。
【００４１】上記１チップマイクロコンピュータにおい
て、上記システムソフトウェアが管理する領域に設けら
れ、メモリへのアクセス制限を越えてアクセスが行われ
た場合にその旨の情報を記憶する再実行禁止情報記憶手
段を更に備え、該情報に基づいて、上記制御手段は上記
メモリを制御し、アクセス制限を越えて上記アクセスが
再度行われないようにすることが好ましい。
て、上記システムソフトウェアが管理する領域に設けら
れ、メモリへのアクセス制限を越えてアクセスが行われ
た場合にその旨の情報を記憶する再実行禁止情報記憶手
段を更に備え、該情報に基づいて、上記制御手段は上記
メモリを制御し、アクセス制限を越えて上記アクセスが
再度行われないようにすることが好ましい。
【００４２】この場合、メモリへのアクセス制限を越え
てアクセスが行われると、その旨の情報が再実行禁止情
報記憶手段（例えば、フラグやレジスタ等）に記憶され
ることになる。上記制御手段は、この情報に基づいて上
記メモリを制御し、アクセス制限を越えて上記アクセス
が再度行われないようにする。これにより、一旦不正な
アクセスが行われたプログラムに対しては、それ以降、
その実行が禁止されるので、ＣＰＵは、暴走することな
く処理を継続して行うことが可能となる。
てアクセスが行われると、その旨の情報が再実行禁止情
報記憶手段（例えば、フラグやレジスタ等）に記憶され
ることになる。上記制御手段は、この情報に基づいて上
記メモリを制御し、アクセス制限を越えて上記アクセス
が再度行われないようにする。これにより、一旦不正な
アクセスが行われたプログラムに対しては、それ以降、
その実行が禁止されるので、ＣＰＵは、暴走することな
く処理を継続して行うことが可能となる。
【００４３】上記１チップマイクロコンピュータにおい
て、上記メモリは、書き換え可能な不揮発性メモリであ
ることが好ましい。この場合、後から追加したり、書き
換えたりしたプログラム（例えば、アプリケーションプ
ログラム）等が既存のプログラムに影響を与えることな
く実行することができる。
て、上記メモリは、書き換え可能な不揮発性メモリであ
ることが好ましい。この場合、後から追加したり、書き
換えたりしたプログラム（例えば、アプリケーションプ
ログラム）等が既存のプログラムに影響を与えることな
く実行することができる。
【００４４】上記の１チップマイクロコンピュータは、
ＩＣカードに適用することが好ましい。この場合、複数
のアプリケーションプログラムを内蔵したＩＣカードに
おいて、アプリケーションプログラム間のセキュリティ
性を確実に確保することができる。また、複数のプログ
ラムを格納するＩＣカードを実現でき、それぞれのプロ
グラムをリセットすることなく動的に切り換えることが
できるので、そのＩＣカードをリーダライタに挿入した
状態で多目的に利用できる。さらに、複数のプログラム
及びデータ間の干渉を禁止できるため、不正なプログラ
ムのアクセス防止やデータの保護等のセキュリティ性が
確保できるので、個人情報等の機密データを格納するＩ
Ｃカードに適している。
ＩＣカードに適用することが好ましい。この場合、複数
のアプリケーションプログラムを内蔵したＩＣカードに
おいて、アプリケーションプログラム間のセキュリティ
性を確実に確保することができる。また、複数のプログ
ラムを格納するＩＣカードを実現でき、それぞれのプロ
グラムをリセットすることなく動的に切り換えることが
できるので、そのＩＣカードをリーダライタに挿入した
状態で多目的に利用できる。さらに、複数のプログラム
及びデータ間の干渉を禁止できるため、不正なプログラ
ムのアクセス防止やデータの保護等のセキュリティ性が
確保できるので、個人情報等の機密データを格納するＩ
Ｃカードに適している。
【００４５】
【発明の実施の形態】本発明の実施の一形態について図
１乃至図７に基づいて説明すれば、以下のとおりであ
る。
１乃至図７に基づいて説明すれば、以下のとおりであ
る。
【００４６】本実施の形態においては、不揮発性メモリ
を搭載したＩＣカード用１チップマイクロコンピュータ
に本発明を適用した場合について説明する。
を搭載したＩＣカード用１チップマイクロコンピュータ
に本発明を適用した場合について説明する。
【００４７】図２は、ＩＣカード用１チップマイクロコ
ンピュータのブロック図を示している。この１チップマ
イクロコンピュータは、システムプログラムやアプリケ
ーションプログラムを実行するためのＣＰＵ３０１に加
えて、システムプログラムやアプリケーションプログラ
ムを格納するための不揮発性メモリ３０３（例えばフラ
ッシュメモリやＥＥＰＲＯＭ等の書き換え可能なメモ
リ）、ＣＰＵ３０１の作業用のＲＡＭ６、メモリ保護回
路５、外部機器と通信を行うためのＵＡＲＴ２、及びタ
イマ等周辺回路４を備えている。これらのブロックは、
ＣＰＵ１が入出力するアドレス線、データ線、データの
読み出しや書き込み及びブロック活性化のための制御線
などで接続されている。
ンピュータのブロック図を示している。この１チップマ
イクロコンピュータは、システムプログラムやアプリケ
ーションプログラムを実行するためのＣＰＵ３０１に加
えて、システムプログラムやアプリケーションプログラ
ムを格納するための不揮発性メモリ３０３（例えばフラ
ッシュメモリやＥＥＰＲＯＭ等の書き換え可能なメモ
リ）、ＣＰＵ３０１の作業用のＲＡＭ６、メモリ保護回
路５、外部機器と通信を行うためのＵＡＲＴ２、及びタ
イマ等周辺回路４を備えている。これらのブロックは、
ＣＰＵ１が入出力するアドレス線、データ線、データの
読み出しや書き込み及びブロック活性化のための制御線
などで接続されている。
【００４８】図１は、図２のブロック図のＣＰＵ３０
１、メモリ保護回路５、不揮発性メモリ３０３について
詳細に説明するブロック図である。
１、メモリ保護回路５、不揮発性メモリ３０３について
詳細に説明するブロック図である。
【００４９】この１チップマイクロコンピュータは、Ｃ
ＰＵ３０１とこれに含まれるプログラムカウンタ（Ｐ
Ｃ）３０２と、不揮発性メモリ３０３と、モニタフラグ
３０４と、後述するアクセス許可アドレス範囲設定レジ
スタを含むアクセス許可領域検出回路３０６と、アクセ
ス許可設定レジスタ３０７と、アクセス許可アドレス範
囲設定レジスタ及びアクセス許可設定レジスタ３０７に
対する書き込み信号の発生を制限するレジスタ書き込み
制御回路３０５と、不揮発性メモリ３０３に対して読み
出し信号の発生を制限するメモリ読み出し制御回路３０
９と、不揮発性メモリ３０３に対して書き込み信号の発
生を制限するメモリ書き込み制御回路３１０とを有す
る。
ＰＵ３０１とこれに含まれるプログラムカウンタ（Ｐ
Ｃ）３０２と、不揮発性メモリ３０３と、モニタフラグ
３０４と、後述するアクセス許可アドレス範囲設定レジ
スタを含むアクセス許可領域検出回路３０６と、アクセ
ス許可設定レジスタ３０７と、アクセス許可アドレス範
囲設定レジスタ及びアクセス許可設定レジスタ３０７に
対する書き込み信号の発生を制限するレジスタ書き込み
制御回路３０５と、不揮発性メモリ３０３に対して読み
出し信号の発生を制限するメモリ読み出し制御回路３０
９と、不揮発性メモリ３０３に対して書き込み信号の発
生を制限するメモリ書き込み制御回路３１０とを有す
る。
【００５０】モニタフラグ３０４には、ＣＰＵ３０１か
ら出力されるアドレスバス信号３１１と命令の第１サイ
クルを表す命令取り出し信号３０８（フェッチ）が入力
される。ここでは、ＣＰＵ３０１が不揮発性メモリ３０
３の特定アドレス空間に格納されたオペレーティングシ
ステムなどのシステムソフトウェアを実行しているか否
かの判別が行われる。特定アドレス空間を実行している
とき、モニタフラグ３０４からは２値論理のハイレベル
（以下、「１」と称す。）が出力される。一方、特定ア
ドレス空間以外を実行しているとき、モニタフラグ３０
４からは２値論理のローレベル（以下、「０」と称
す。）が出力される。
ら出力されるアドレスバス信号３１１と命令の第１サイ
クルを表す命令取り出し信号３０８（フェッチ）が入力
される。ここでは、ＣＰＵ３０１が不揮発性メモリ３０
３の特定アドレス空間に格納されたオペレーティングシ
ステムなどのシステムソフトウェアを実行しているか否
かの判別が行われる。特定アドレス空間を実行している
とき、モニタフラグ３０４からは２値論理のハイレベル
（以下、「１」と称す。）が出力される。一方、特定ア
ドレス空間以外を実行しているとき、モニタフラグ３０
４からは２値論理のローレベル（以下、「０」と称
す。）が出力される。
【００５１】レジスタ書き込み制御回路３０５には、Ｃ
ＰＵ３０１から出力される書き込み基準信号３１２（ラ
イト）と、モニタフラグ３０４の出力であるモニタフラ
グ出力信号３１４が入力される。書き込み基準信号３１
２は、ＣＰＵ３０１が内蔵レジスタや内蔵メモリに書き
込みアクセスしたときに出力される信号である。
ＰＵ３０１から出力される書き込み基準信号３１２（ラ
イト）と、モニタフラグ３０４の出力であるモニタフラ
グ出力信号３１４が入力される。書き込み基準信号３１
２は、ＣＰＵ３０１が内蔵レジスタや内蔵メモリに書き
込みアクセスしたときに出力される信号である。
【００５２】レジスタ書き込み制御回路３０５では、書
き込み基準信号３１２をアクセス許可領域検出回路３０
６内のアクセス許可アドレス範囲設定レジスタとアクセ
ス許可設定レジスタ３０７に伝達するか否かの制御を行
う。
き込み基準信号３１２をアクセス許可領域検出回路３０
６内のアクセス許可アドレス範囲設定レジスタとアクセ
ス許可設定レジスタ３０７に伝達するか否かの制御を行
う。
【００５３】モニタフラグ３０４の内容が「１」のと
き、つまり、上記特定アドレス空間から書き込み動作が
発生したときは、書き込み基準信号３１２は、後述する
レジスタ書き込み信号３１９として、アクセス許可領域
検出回路３０６内のアクセス許可アドレス範囲設定レジ
スタ（図示しない）とアクセス許可設定レジスタ３０７
とにそれぞれ伝達される。これにより、アクセス許可領
域検出回路３０６内のアクセス許可アドレス範囲設定レ
ジスタとアクセス許可設定レジスタ３０７への書き込み
が可能になる。
き、つまり、上記特定アドレス空間から書き込み動作が
発生したときは、書き込み基準信号３１２は、後述する
レジスタ書き込み信号３１９として、アクセス許可領域
検出回路３０６内のアクセス許可アドレス範囲設定レジ
スタ（図示しない）とアクセス許可設定レジスタ３０７
とにそれぞれ伝達される。これにより、アクセス許可領
域検出回路３０６内のアクセス許可アドレス範囲設定レ
ジスタとアクセス許可設定レジスタ３０７への書き込み
が可能になる。
【００５４】これに対して、モニタフラグ３０４の内容
がデータ「０」のとき、つまり、特定アドレス空間以外
から書き込み動作が発生したときは、書き込み基準信号
３１２はアクセス許可領域検出回路３０６内のアクセス
許可アドレス範囲設定レジスタとアクセス許可設定レジ
スタ３０７との何れに対しても伝達されない。これによ
り、アクセス許可領域検出回路３０６内のアクセス許可
アドレス範囲設定レジスタとアクセス許可設定レジスタ
３０７への書き込みは禁止される。
がデータ「０」のとき、つまり、特定アドレス空間以外
から書き込み動作が発生したときは、書き込み基準信号
３１２はアクセス許可領域検出回路３０６内のアクセス
許可アドレス範囲設定レジスタとアクセス許可設定レジ
スタ３０７との何れに対しても伝達されない。これによ
り、アクセス許可領域検出回路３０６内のアクセス許可
アドレス範囲設定レジスタとアクセス許可設定レジスタ
３０７への書き込みは禁止される。
【００５５】図３は、図１のブロック図におけるアクセ
ス許可領域検出回路３０６、アクセス許可設定レジスタ
３０７、メモリ読み出し制御回路３０９、及びメモリ書
き込み制御回路３１０との動作について、更に詳細に説
明したブロック図である。
ス許可領域検出回路３０６、アクセス許可設定レジスタ
３０７、メモリ読み出し制御回路３０９、及びメモリ書
き込み制御回路３１０との動作について、更に詳細に説
明したブロック図である。
【００５６】アクセス許可領域検出回路３０６には、Ｃ
ＰＵ３０１から出力されるアドレスバス信号３１１とデ
ータバス信号３２０と、ＣＰＵ３０１から出力される読
み出し基準信号３１３（リード）と、レジスタ書き込み
制御回路３０５の出力であるレジスタ書き込み信号３１
９が入力される。
ＰＵ３０１から出力されるアドレスバス信号３１１とデ
ータバス信号３２０と、ＣＰＵ３０１から出力される読
み出し基準信号３１３（リード）と、レジスタ書き込み
制御回路３０５の出力であるレジスタ書き込み信号３１
９が入力される。
【００５７】アクセス許可領域検出回路３０６は、メモ
リに対して読み出し及び書き込みの制約を解除するアド
レス領域を設定するアクセス許可アドレス範囲設定レジ
スタ４０１と、アドレス比較回路４０２とによって構成
される。アドレス領域（アクセス許可アドレス範囲）
は、例えば、アドレス領域のスタートアドレスとエンド
アドレスとを格納するレジスタを用意して設定する。こ
のレジスタは、レジスタ書き込み信号３１９によって書
き込みが行われる。但し、モニタフラグ３０４によっ
て、上記特定アドレス空間からのみ書き込みが可能であ
る。
リに対して読み出し及び書き込みの制約を解除するアド
レス領域を設定するアクセス許可アドレス範囲設定レジ
スタ４０１と、アドレス比較回路４０２とによって構成
される。アドレス領域（アクセス許可アドレス範囲）
は、例えば、アドレス領域のスタートアドレスとエンド
アドレスとを格納するレジスタを用意して設定する。こ
のレジスタは、レジスタ書き込み信号３１９によって書
き込みが行われる。但し、モニタフラグ３０４によっ
て、上記特定アドレス空間からのみ書き込みが可能であ
る。
【００５８】このアクセス許可領域検出回路３０６にお
いては、ＩＣカードのアプリケーションプログラムを実
行する前に、オペレーティングシステムによってアプリ
ケーションプログラムが格納されているアドレスのスタ
ートアドレスとエンドアドレスが上記アクセス許可アド
レス範囲設定レジスタにセットされる。アプリケーショ
ンプログラム実行中に、ＣＰＵ３０１から出力されるア
ドレスバス信号３１１とアクセス許可アドレス範囲設定
レジスタ４０１の値とをアドレス比較回路４０２で比較
することによって設定されたアドレス範囲をＣＰＵ３０
１がアクセスしている間は、アドレス比較回路４０２か
らアクセス許可アドレス領域出力信号３１６に、「１」
が出力される。また、同様にして、ＣＰＵ３０１が、実
行中のアプリケーションプログラム以外のアプリケーシ
ョンプログラムが格納されている領域をアクセスした場
合、アクセス許可アドレス領域出力信号３１６に、
「０」が出力される。
いては、ＩＣカードのアプリケーションプログラムを実
行する前に、オペレーティングシステムによってアプリ
ケーションプログラムが格納されているアドレスのスタ
ートアドレスとエンドアドレスが上記アクセス許可アド
レス範囲設定レジスタにセットされる。アプリケーショ
ンプログラム実行中に、ＣＰＵ３０１から出力されるア
ドレスバス信号３１１とアクセス許可アドレス範囲設定
レジスタ４０１の値とをアドレス比較回路４０２で比較
することによって設定されたアドレス範囲をＣＰＵ３０
１がアクセスしている間は、アドレス比較回路４０２か
らアクセス許可アドレス領域出力信号３１６に、「１」
が出力される。また、同様にして、ＣＰＵ３０１が、実
行中のアプリケーションプログラム以外のアプリケーシ
ョンプログラムが格納されている領域をアクセスした場
合、アクセス許可アドレス領域出力信号３１６に、
「０」が出力される。
【００５９】アクセス許可設定レジスタ３０７には、Ｃ
ＰＵ３０１から出力されるアドレスバス信号３１１、デ
ータバス信号３２０、ＣＰＵ３０１から出力される読み
出し基準信号３１３、及びレジスタ書き込み制御回路３
０５の出力であるレジスタ書き込み信号３１９が入力さ
れる。
ＰＵ３０１から出力されるアドレスバス信号３１１、デ
ータバス信号３２０、ＣＰＵ３０１から出力される読み
出し基準信号３１３、及びレジスタ書き込み制御回路３
０５の出力であるレジスタ書き込み信号３１９が入力さ
れる。
【００６０】このアクセス許可設定レジスタ３０７は、
アクセス許可領域検出回路３０６内のアクセス許可アド
レス範囲設定レジスタ４０１に設定されたアドレス範囲
外のアプリケーションプログラム領域に対して、読み出
し又は書き込みのアクセスを許可するか否かを設定する
レジスタである。このアクセス許可設定レジスタ３０７
は、レジスタ書き込み信号３１９によって書き込みが行
われる。但し、モニタフラグ３０４に基づいて、特定ア
ドレス空間からのみ書き込み可能である。
アクセス許可領域検出回路３０６内のアクセス許可アド
レス範囲設定レジスタ４０１に設定されたアドレス範囲
外のアプリケーションプログラム領域に対して、読み出
し又は書き込みのアクセスを許可するか否かを設定する
レジスタである。このアクセス許可設定レジスタ３０７
は、レジスタ書き込み信号３１９によって書き込みが行
われる。但し、モニタフラグ３０４に基づいて、特定ア
ドレス空間からのみ書き込み可能である。
【００６１】ＩＣカードのアプリケーションプログラム
を実行する前に、オペレーティングシステムによって、
アクセス許可設定レジスタ３０７に「０」を設定したと
き、アクセス許可信号３１７からは「０」が出力され
る。また、「１」を設定したとき、アクセス許可信号３
１７からは「１」が出力される。
を実行する前に、オペレーティングシステムによって、
アクセス許可設定レジスタ３０７に「０」を設定したと
き、アクセス許可信号３１７からは「０」が出力され
る。また、「１」を設定したとき、アクセス許可信号３
１７からは「１」が出力される。
【００６２】アクセス許可設定レジスタ３０７は、アク
セス許可領域検出回路３０６内のアクセス許可アドレス
範囲設定レジスタ４０１に設定したアドレス範囲外のア
プリケーションプログラム領域に対して、読み出しまた
は書き込みのアクセスを許可するか否かを設定するレジ
スタである。
セス許可領域検出回路３０６内のアクセス許可アドレス
範囲設定レジスタ４０１に設定したアドレス範囲外のア
プリケーションプログラム領域に対して、読み出しまた
は書き込みのアクセスを許可するか否かを設定するレジ
スタである。
【００６３】上記のアクセス許可設定レジスタ３０７の
設定内容が「０」のとき、アクセス許可領域検出回路３
０６内のアクセス許可アドレス範囲設定レジスタ４０１
で設定したアプリケーションプログラムアドレス範囲外
は、読み出し、及び書き込みが不可能となる。このアク
セス許可設定レジスタ３０７の内容が「１」のときは、
全てのアプリケーションプログラムメモリ領域は読み出
し又は書き込みが可能となる。
設定内容が「０」のとき、アクセス許可領域検出回路３
０６内のアクセス許可アドレス範囲設定レジスタ４０１
で設定したアプリケーションプログラムアドレス範囲外
は、読み出し、及び書き込みが不可能となる。このアク
セス許可設定レジスタ３０７の内容が「１」のときは、
全てのアプリケーションプログラムメモリ領域は読み出
し又は書き込みが可能となる。
【００６４】メモリ読み出し制御回路３０９には、ＣＰ
Ｕ３０１から出力される読み出し基準信号３１３、アド
レス比較回路４０２から出力されるアクセス許可アドレ
ス領域出力信号３１６、及びアクセス許可信号３１７が
入力される。このメモリ読み出し制御回路３０９は、Ａ
ＮＤ回路４０３とセレクタ回路４０５により構成され
る。ここでは、読み出し基準信号３１３を不揮発性メモ
リ３０３に伝達するか否かの制御を行う。
Ｕ３０１から出力される読み出し基準信号３１３、アド
レス比較回路４０２から出力されるアクセス許可アドレ
ス領域出力信号３１６、及びアクセス許可信号３１７が
入力される。このメモリ読み出し制御回路３０９は、Ａ
ＮＤ回路４０３とセレクタ回路４０５により構成され
る。ここでは、読み出し基準信号３１３を不揮発性メモ
リ３０３に伝達するか否かの制御を行う。
【００６５】アクセス許可信号３１７から「０」が出力
されているとき、セレクタ回路４０５は、読み出し基準
信号３１３とアクセス許可アドレス領域出力信号３１６
をＡＮＤ回路４０３に入力して得られる信号を選択し
て、メモリ３０３へ読み出し信号３１８を与える。すな
わち、アクセス許可領域検出回路３０６で設定したメモ
リ領域以外は、読み出し信号３１８を出力しない。アク
セス許可信号３１７から「１」が出力されているとき、
セレクタ回路４０５は、読み出し基準信号３１３を選択
して、不揮発性メモリ３０３へ読み出し信号３１８を与
える。すなわち、アプリケーションプログラムメモリ領
域であれば、読み出し制限がなくなる。
されているとき、セレクタ回路４０５は、読み出し基準
信号３１３とアクセス許可アドレス領域出力信号３１６
をＡＮＤ回路４０３に入力して得られる信号を選択し
て、メモリ３０３へ読み出し信号３１８を与える。すな
わち、アクセス許可領域検出回路３０６で設定したメモ
リ領域以外は、読み出し信号３１８を出力しない。アク
セス許可信号３１７から「１」が出力されているとき、
セレクタ回路４０５は、読み出し基準信号３１３を選択
して、不揮発性メモリ３０３へ読み出し信号３１８を与
える。すなわち、アプリケーションプログラムメモリ領
域であれば、読み出し制限がなくなる。
【００６６】メモリ書き込み制御回路３１０には、ＣＰ
Ｕ３０１から出力される書き込み基準信号３１２、アク
セス許可アドレス領域出力信号３１６、及びアクセス許
可信号３１７が入力される。このメモリ書き込み制御回
路３１０は、ＡＮＤ回路４０４とセレクタ回路４０６と
によって構成される。ここでは、書き込み基準信号３１
２を不揮発性メモリ３０３に伝達するか否かの制御が行
われる。
Ｕ３０１から出力される書き込み基準信号３１２、アク
セス許可アドレス領域出力信号３１６、及びアクセス許
可信号３１７が入力される。このメモリ書き込み制御回
路３１０は、ＡＮＤ回路４０４とセレクタ回路４０６と
によって構成される。ここでは、書き込み基準信号３１
２を不揮発性メモリ３０３に伝達するか否かの制御が行
われる。
【００６７】アクセス許可信号３１７から「０」が出力
されているとき、セレクタ回路４０６は、書き込み基準
信号３１２とアクセス許可アドレス領域出力信号３１６
とをＡＮＤ回路４０４に入力して得られる信号を選択し
て、不揮発性メモリ３０３へ書き込み信号３１５として
出力する。即ち、アクセス許可領域検出回路３０６で設
定したメモリ領域外（アドレス範囲外）は、書き込み信
号を出力しない。アクセス許可信号３１７から「１」が
出力されているとき、セレクタ回路４０６は、書き込み
基準信号３１２を選択して、不揮発性メモリ３０３へ書
き込み信号３１５として出力する。すなわち、アプリケ
ーションプログラムメモリ領域であれば、書き込み制限
がなくなる。
されているとき、セレクタ回路４０６は、書き込み基準
信号３１２とアクセス許可アドレス領域出力信号３１６
とをＡＮＤ回路４０４に入力して得られる信号を選択し
て、不揮発性メモリ３０３へ書き込み信号３１５として
出力する。即ち、アクセス許可領域検出回路３０６で設
定したメモリ領域外（アドレス範囲外）は、書き込み信
号を出力しない。アクセス許可信号３１７から「１」が
出力されているとき、セレクタ回路４０６は、書き込み
基準信号３１２を選択して、不揮発性メモリ３０３へ書
き込み信号３１５として出力する。すなわち、アプリケ
ーションプログラムメモリ領域であれば、書き込み制限
がなくなる。
【００６８】図４は、本実施の形態に係るアプリケーシ
ョンプログラム格納用の不揮発性メモリ３０３のメモリ
マップ図である。この不揮発性メモリ３０３には、ｎ個
のアプリケーションプログラムＡＰ１〜ＡＰｎ（以下、
単に、ＡＰ１〜ＡＰｎと称す。）が格納されている。例
えば、ＣＰＵ３０１がオペレーティングシステムにおい
て、ＡＰ１のスタートアドレスとエンドアドレスをアク
セス許可領域検出回路３０６のアクセス許可アドレス範
囲設定レジスタ４０１にセットし、アクセス許可設定レ
ジスタ３０７に「０」をセットしてＡＰ１を実行する
と、ＡＰ１以外のアプリケーションプログラムメモリ領
域は、アクセス不可となる。
ョンプログラム格納用の不揮発性メモリ３０３のメモリ
マップ図である。この不揮発性メモリ３０３には、ｎ個
のアプリケーションプログラムＡＰ１〜ＡＰｎ（以下、
単に、ＡＰ１〜ＡＰｎと称す。）が格納されている。例
えば、ＣＰＵ３０１がオペレーティングシステムにおい
て、ＡＰ１のスタートアドレスとエンドアドレスをアク
セス許可領域検出回路３０６のアクセス許可アドレス範
囲設定レジスタ４０１にセットし、アクセス許可設定レ
ジスタ３０７に「０」をセットしてＡＰ１を実行する
と、ＡＰ１以外のアプリケーションプログラムメモリ領
域は、アクセス不可となる。
【００６９】図５は、ＣＰＵ３０１がＡＰ１を実行する
前にオペレーティングシステムが行う処理のフローチャ
ートである。まず、ステップＳ１、ステップＳ２によっ
て、ＡＰ１のスタートアドレスとエンドアドレスをアク
セス許可領域検出回路３０６のアクセス許可アドレス範
囲設定レジスタ４０１にセットする。
前にオペレーティングシステムが行う処理のフローチャ
ートである。まず、ステップＳ１、ステップＳ２によっ
て、ＡＰ１のスタートアドレスとエンドアドレスをアク
セス許可領域検出回路３０６のアクセス許可アドレス範
囲設定レジスタ４０１にセットする。
【００７０】次に、ステップＳ３によって、アクセス許
可設定レジスタ３０７に「０」をセットする。次にステ
ップＳ４によってＡＰ１への分岐命令を実行して、ＡＰ
１の実行が開始される。ＡＰ１の実行が終了して、他の
アプリケーションプログラムを実行する場合は、そのア
プリケーションプログラムに対してステップＳ１〜Ｓ４
の動作を繰り返せばよい。これにより、異なるアプリケ
ーションプログラムを他のアプリケーションプログラム
に影響を与えることなく、連続的に実行することが可能
となる。
可設定レジスタ３０７に「０」をセットする。次にステ
ップＳ４によってＡＰ１への分岐命令を実行して、ＡＰ
１の実行が開始される。ＡＰ１の実行が終了して、他の
アプリケーションプログラムを実行する場合は、そのア
プリケーションプログラムに対してステップＳ１〜Ｓ４
の動作を繰り返せばよい。これにより、異なるアプリケ
ーションプログラムを他のアプリケーションプログラム
に影響を与えることなく、連続的に実行することが可能
となる。
【００７１】また、アプリケーションプログラムメモリ
に、オペレーティングシステムによってアプリケーショ
ンプログラムが新たに追加されたり、入れ替えられた場
合にも、そのアプリケーションプログラムのスタートア
ドレスとエンドアドレスを取得すれば、上記ステップを
実行することができる。
に、オペレーティングシステムによってアプリケーショ
ンプログラムが新たに追加されたり、入れ替えられた場
合にも、そのアプリケーションプログラムのスタートア
ドレスとエンドアドレスを取得すれば、上記ステップを
実行することができる。
【００７２】図６は、１チップマイクロコンピュータに
おいて、図２のブロック図のＣＰＵ３０１、メモリ保護
回路５、不揮発性メモリ３０３について、詳細に記載し
たブロック図である。
おいて、図２のブロック図のＣＰＵ３０１、メモリ保護
回路５、不揮発性メモリ３０３について、詳細に記載し
たブロック図である。
【００７３】この１チップマイクロコンピュータは、Ｃ
ＰＵ３０１とこれに含まれるプログラムカウンタ３０
２、不揮発性メモリ３０３、モニタフラグ３０４、アク
セス許可設定レジスタ３０７、アクセス許可アドレス範
囲設定レジスタ４０１とアクセス許可設定レジスタ３０
７に対する書き込み信号の発生を制限するレジスタ書き
込み制御回路３０５、メモリに対して読み出し信号の発
生を制限するメモリ読み出し制御回路３０９、メモリに
対して書き込み信号の発生を制限するメモリ書き込み制
御回路３１０、及び割り込み制御回路５２１とを備えて
いる。
ＰＵ３０１とこれに含まれるプログラムカウンタ３０
２、不揮発性メモリ３０３、モニタフラグ３０４、アク
セス許可設定レジスタ３０７、アクセス許可アドレス範
囲設定レジスタ４０１とアクセス許可設定レジスタ３０
７に対する書き込み信号の発生を制限するレジスタ書き
込み制御回路３０５、メモリに対して読み出し信号の発
生を制限するメモリ読み出し制御回路３０９、メモリに
対して書き込み信号の発生を制限するメモリ書き込み制
御回路３１０、及び割り込み制御回路５２１とを備えて
いる。
【００７４】図６のメモリ読み出し制御回路３０９、メ
モリ書き込み制御回路３１０、及び割り込み制御回路５
２１以外のブロックの動作は、図１のブロック図におけ
る動作内容と同一である。
モリ書き込み制御回路３１０、及び割り込み制御回路５
２１以外のブロックの動作は、図１のブロック図におけ
る動作内容と同一である。
【００７５】メモリ読み出し制御回路３０９には、不揮
発性メモリ３０３に対する不許可の読み出し動作が行わ
れたことを示すメモリ読み出し違反検出信号５２２を出
力する機能が追加されている。また、メモリ書き込み制
御回路３１０には、不揮発性メモリ３０３に対する不許
可の書き込み動作が行われたことを示すメモリ書き込み
違反検出信号５２３を出力する機能が追加されている。
発性メモリ３０３に対する不許可の読み出し動作が行わ
れたことを示すメモリ読み出し違反検出信号５２２を出
力する機能が追加されている。また、メモリ書き込み制
御回路３１０には、不揮発性メモリ３０３に対する不許
可の書き込み動作が行われたことを示すメモリ書き込み
違反検出信号５２３を出力する機能が追加されている。
【００７６】割り込み制御回路５２１は、メモリ読み出
し制御回路３０９より出力されるメモリ読み出し違反検
出信号５２２と、メモリ書き込み制御回路３１０から出
力されるメモリ書き込み違反検出信号５２３とを入力と
し、ＣＰＵ３０１に対して割り込み要求信号５２４を出
力する。
し制御回路３０９より出力されるメモリ読み出し違反検
出信号５２２と、メモリ書き込み制御回路３１０から出
力されるメモリ書き込み違反検出信号５２３とを入力と
し、ＣＰＵ３０１に対して割り込み要求信号５２４を出
力する。
【００７７】メモリ読み出し制御回路３０９に、「０」
のアクセス許可信号３１７が入力されているとき、すな
わち不揮発性メモリ３０３に対して読み出し及び書き込
みの不許可が設定されているときに、アクセス許可アド
レス領域検出回路３０６で許可したアドレス範囲外に対
してＣＰＵ３０１が読み出し動作を行った場合、メモリ
読み出し違反検出信号５２２が活性化される（アクティ
ブになる）。
のアクセス許可信号３１７が入力されているとき、すな
わち不揮発性メモリ３０３に対して読み出し及び書き込
みの不許可が設定されているときに、アクセス許可アド
レス領域検出回路３０６で許可したアドレス範囲外に対
してＣＰＵ３０１が読み出し動作を行った場合、メモリ
読み出し違反検出信号５２２が活性化される（アクティ
ブになる）。
【００７８】メモリ書き込み制御回路３１０に、「０」
のアクセス許可信号３１７が入力されているとき、すな
わち不揮発性メモリ３０３に対して読み出し及び書き込
みの不許可が設定されているときに、アクセス許可アド
レス領域検出回路３０６で許可したアドレス領域外に対
してＣＰＵ３０１が書き込み動作を行った場合、メモリ
書き込み違反検出信号５２３が活性化される。
のアクセス許可信号３１７が入力されているとき、すな
わち不揮発性メモリ３０３に対して読み出し及び書き込
みの不許可が設定されているときに、アクセス許可アド
レス領域検出回路３０６で許可したアドレス領域外に対
してＣＰＵ３０１が書き込み動作を行った場合、メモリ
書き込み違反検出信号５２３が活性化される。
【００７９】それぞれのメモリアクセス違反検出信号
は、割り込み制御回路５２１に入力されており、この回
路からＣＰＵ３０１に対して割り込み要求信号５２４と
して伝達される。したがって、ＣＰＵ３０１は、実行中
のアプリケーションプログラムが、それ以外のプログラ
ムメモリの領域に対して不正アクセスしたときに、割り
込み処理を行うことが可能になる。
は、割り込み制御回路５２１に入力されており、この回
路からＣＰＵ３０１に対して割り込み要求信号５２４と
して伝達される。したがって、ＣＰＵ３０１は、実行中
のアプリケーションプログラムが、それ以外のプログラ
ムメモリの領域に対して不正アクセスしたときに、割り
込み処理を行うことが可能になる。
【００８０】不揮発性メモリ３０３への読み出しと書き
込みとは同時に行われないので、割り込み制御回路５２
１は、メモリ読み出し違反検出信号５２２及びメモリ書
き込み違反検出信号５２３を入力とするＯＲ回路と、Ｃ
ＰＵ３０１の仕様に合わせてタイミングを制御する公知
のタイミング制御回路（図示しない）とで構成でき、そ
の出力で割り込み要求信号５２４を生成する。
込みとは同時に行われないので、割り込み制御回路５２
１は、メモリ読み出し違反検出信号５２２及びメモリ書
き込み違反検出信号５２３を入力とするＯＲ回路と、Ｃ
ＰＵ３０１の仕様に合わせてタイミングを制御する公知
のタイミング制御回路（図示しない）とで構成でき、そ
の出力で割り込み要求信号５２４を生成する。
【００８１】図７は、上記メモリアクセス違反を検出し
て割り込み要求信号５２４が発生した場合のＣＰＵ３０
１とオペレーティングシステムが管理する割り込み処理
の一例をフローチャートで表したものである。
て割り込み要求信号５２４が発生した場合のＣＰＵ３０
１とオペレーティングシステムが管理する割り込み処理
の一例をフローチャートで表したものである。
【００８２】ＣＰＵ３０１に割り込み要求信号５２４が
入力されると、割り込み処理プログラムが起動される。
まず、ステップＳ１１において、アクセス違反を起こし
たアプリケーションプログラム（ＡＰ）の使用した作業
領域などの初期化を行う。次に、ステップＳ１２におい
てアクセス違反を起こしたアプリケーションプログラム
（ＡＰ）が再度実行されないように、オペレーティング
システムが管理する領域に用意された実行禁止を制御す
るフラグ又はレジスタをセットし、該アプリケーション
プログラムが再度実行されることが禁止される。次に、
ステップＳ１３においてオペレーティングシステムへの
リターンアドレス（復帰アドレス）をセットし、割り込
み処理を終了して、オペレーティングシステムへ制御が
移る。
入力されると、割り込み処理プログラムが起動される。
まず、ステップＳ１１において、アクセス違反を起こし
たアプリケーションプログラム（ＡＰ）の使用した作業
領域などの初期化を行う。次に、ステップＳ１２におい
てアクセス違反を起こしたアプリケーションプログラム
（ＡＰ）が再度実行されないように、オペレーティング
システムが管理する領域に用意された実行禁止を制御す
るフラグ又はレジスタをセットし、該アプリケーション
プログラムが再度実行されることが禁止される。次に、
ステップＳ１３においてオペレーティングシステムへの
リターンアドレス（復帰アドレス）をセットし、割り込
み処理を終了して、オペレーティングシステムへ制御が
移る。
【００８３】これにより、アプリケーションプログラム
のアクセス違反が発生しても、ＣＰＵ３０１が暴走する
ことなく処理を継続することが可能となる。上記ステッ
プＳ１２においてフラグ又はレジスタが一旦セットされ
ると、それ以降は、該アプリケーションプログラムが再
度実行されることはない。つまり、フラグ又はレジスタ
がセットされていることが確認されると、該当するアプ
リケーションプログラムが再度実行されることはない。
のアクセス違反が発生しても、ＣＰＵ３０１が暴走する
ことなく処理を継続することが可能となる。上記ステッ
プＳ１２においてフラグ又はレジスタが一旦セットされ
ると、それ以降は、該アプリケーションプログラムが再
度実行されることはない。つまり、フラグ又はレジスタ
がセットされていることが確認されると、該当するアプ
リケーションプログラムが再度実行されることはない。
【００８４】図示はしないが、以上に詳述した１チップ
マイクロコンピュータをＩＣカードに搭載することによ
って、不揮発性メモリ３０３に複数のプログラムを格納
でき、それぞれのプログラムを上述の従来技術のように
システムをリセットすることなく動的に切り換えること
ができるので、そのＩＣカードをリーダライタに挿入し
た状態で多目的に利用できる。さらに、複数のプログラ
ム及びデータ間の干渉を禁止できるため、不正なプログ
ラムのアクセス防止やデータの保護等のセキュリティが
確保できるため、個人情報等の機密データを格納するＩ
Ｃカードに適している。
マイクロコンピュータをＩＣカードに搭載することによ
って、不揮発性メモリ３０３に複数のプログラムを格納
でき、それぞれのプログラムを上述の従来技術のように
システムをリセットすることなく動的に切り換えること
ができるので、そのＩＣカードをリーダライタに挿入し
た状態で多目的に利用できる。さらに、複数のプログラ
ム及びデータ間の干渉を禁止できるため、不正なプログ
ラムのアクセス防止やデータの保護等のセキュリティが
確保できるため、個人情報等の機密データを格納するＩ
Ｃカードに適している。
【００８５】上述の説明では、説明の便宜上、各種レジ
スタや各種フラグを例に挙げて説明したが、本発明はこ
れに限定されるものではなく、同様の機能を有する記憶
手段で代用してもよい。
スタや各種フラグを例に挙げて説明したが、本発明はこ
れに限定されるものではなく、同様の機能を有する記憶
手段で代用してもよい。
【００８６】本発明に係る１チップマイクロコンピュー
タは、以上のように、内蔵メモリとしてプログラム用メ
モリ及び作業用メモリを含むものであって、プログラム
の実行命令のアドレスを指し示すプログラムカウンタを
含むＣＰＵと、特定アドレス空間を実行していることを
表すモニタフラグと、特定のアドレス空間からのみ設定
が可能で、メモリに対して読み出しや書き込みのアクセ
ス許可を設定するレジスタと、アクセスを許可するアド
レス範囲を設定するレジスタと、内蔵メモリに対する読
み出し信号、書き込み信号を制御する制御回路とを備え
ている。
タは、以上のように、内蔵メモリとしてプログラム用メ
モリ及び作業用メモリを含むものであって、プログラム
の実行命令のアドレスを指し示すプログラムカウンタを
含むＣＰＵと、特定アドレス空間を実行していることを
表すモニタフラグと、特定のアドレス空間からのみ設定
が可能で、メモリに対して読み出しや書き込みのアクセ
ス許可を設定するレジスタと、アクセスを許可するアド
レス範囲を設定するレジスタと、内蔵メモリに対する読
み出し信号、書き込み信号を制御する制御回路とを備え
ている。
【００８７】上記発明によれば、アプリケーションプロ
グラム格納用メモリのうち、実行中のアプリケーション
プログラムが格納されている領域以外は、アクセス不可
となり、他のアプリケーションプログラムが格納された
領域に悪影響を及ぼすことがない。つまり、実行中のア
プリケーションプログラムは、他のアプリケーションプ
ログラムが格納された領域に悪影響を及ぼさない。ま
た、オペレーティングシステムなどのシステムプログラ
ム（システムソフトウェア）が格納された特定領域から
のみ、アクセス許可レジスタとアドレス範囲設定レジス
タへ設定できるため、これらのレジスタもアプリケーシ
ョンプログラムから影響を受けない。つまり、特定アド
レス空間からのみアクセス可能なアクセス許可レジス
タ、アクセス範囲設定レジスタにも影響を与えない。
グラム格納用メモリのうち、実行中のアプリケーション
プログラムが格納されている領域以外は、アクセス不可
となり、他のアプリケーションプログラムが格納された
領域に悪影響を及ぼすことがない。つまり、実行中のア
プリケーションプログラムは、他のアプリケーションプ
ログラムが格納された領域に悪影響を及ぼさない。ま
た、オペレーティングシステムなどのシステムプログラ
ム（システムソフトウェア）が格納された特定領域から
のみ、アクセス許可レジスタとアドレス範囲設定レジス
タへ設定できるため、これらのレジスタもアプリケーシ
ョンプログラムから影響を受けない。つまり、特定アド
レス空間からのみアクセス可能なアクセス許可レジス
タ、アクセス範囲設定レジスタにも影響を与えない。
【００８８】上記１チップマイクロコンピュータにおい
て、特定領域からアクセス許可アドレス範囲設定レジス
タやアクセス許可レジスタへデータを設定する手段を更
に備えていることが好ましい。この場合、オペレーティ
ングシステムからアプリケーションプログラムへ制御を
移行する前に、アクセス可能とするアドレス範囲を設定
でき、実行中のアプリケーションプログラムが他のアプ
リケーションプログラムへ影響を与えることがなくな
る。
て、特定領域からアクセス許可アドレス範囲設定レジス
タやアクセス許可レジスタへデータを設定する手段を更
に備えていることが好ましい。この場合、オペレーティ
ングシステムからアプリケーションプログラムへ制御を
移行する前に、アクセス可能とするアドレス範囲を設定
でき、実行中のアプリケーションプログラムが他のアプ
リケーションプログラムへ影響を与えることがなくな
る。
【００８９】上記１チップマイクロコンピュータにおい
て、実行中のアプリケーションプログラムが格納されて
いるメモリ以外をアクセスしたとき、ＣＰＵへ割り込み
要求信号を発生する手段を更に設けていることが好まし
い。この場合、アプリケーションプログラムによって不
正なアクセスがなされたとき、これを割り込み要求信号
としてＣＰＵが検出できるため、ＣＰＵまたはアプリケ
ーションプログラムの暴走を未然に防ぐことが可能とな
る。
て、実行中のアプリケーションプログラムが格納されて
いるメモリ以外をアクセスしたとき、ＣＰＵへ割り込み
要求信号を発生する手段を更に設けていることが好まし
い。この場合、アプリケーションプログラムによって不
正なアクセスがなされたとき、これを割り込み要求信号
としてＣＰＵが検出できるため、ＣＰＵまたはアプリケ
ーションプログラムの暴走を未然に防ぐことが可能とな
る。
【００９０】上記１チップマイクロコンピュータにおい
て、実行中のアプリケーションプログラムが格納されて
いるメモリ以外をアクセスしたときに、ＣＰＵまたはア
プリケーションプログラムの暴走を防ぐＣＰＵの割り込
み処理プログラムを内蔵する構成が好ましい。この場
合、アプリケーションプログラムによって不正なアクセ
スがなされたとき、割り込み処理プログラムを実行する
（例えば、システムプログラムまたはオペレーティング
システムに制御を移す）ことによって、ＣＰＵまたはア
プリケーションプログラムの暴走を防ぐことが可能とな
る。
て、実行中のアプリケーションプログラムが格納されて
いるメモリ以外をアクセスしたときに、ＣＰＵまたはア
プリケーションプログラムの暴走を防ぐＣＰＵの割り込
み処理プログラムを内蔵する構成が好ましい。この場
合、アプリケーションプログラムによって不正なアクセ
スがなされたとき、割り込み処理プログラムを実行する
（例えば、システムプログラムまたはオペレーティング
システムに制御を移す）ことによって、ＣＰＵまたはア
プリケーションプログラムの暴走を防ぐことが可能とな
る。
【００９１】上記１チップマイクロコンピュータにおい
て、プログラムメモリがフラッシュメモリやＥＥＰＲＯ
Ｍなどの書き換え可能な不揮発性メモリであることが好
ましい。この場合、アプリケーションプログラムを後か
ら追加したり、書き換えたりしても、既存のアプリケー
ションプログラムに影響を与えることなく、プログラム
を実行することができる。
て、プログラムメモリがフラッシュメモリやＥＥＰＲＯ
Ｍなどの書き換え可能な不揮発性メモリであることが好
ましい。この場合、アプリケーションプログラムを後か
ら追加したり、書き換えたりしても、既存のアプリケー
ションプログラムに影響を与えることなく、プログラム
を実行することができる。
【００９２】上記１チップマイクロコンピュータにおい
て、内蔵メモリ内へのアクセス制限を越えてアクセスが
行われた場合に、アクセスを行ったプログラムの実行の
禁止を制御する、システムプログラムまたはオペレーテ
ィングシステムが管理する領域に用意されたフラグまた
はレジスタを有することが好ましい。この場合、アプリ
ケーションプログラムを後から追加したり、書き換えた
りしても、既存のアプリケーションプログラムに影響を
与えることなく、プログラムを実行することが可能とな
る。一旦不正なアクセスを行ったプログラムは、以降、
その実行が禁止されるため、ＣＰＵが暴走することなく
処理を継続することが可能となる。
て、内蔵メモリ内へのアクセス制限を越えてアクセスが
行われた場合に、アクセスを行ったプログラムの実行の
禁止を制御する、システムプログラムまたはオペレーテ
ィングシステムが管理する領域に用意されたフラグまた
はレジスタを有することが好ましい。この場合、アプリ
ケーションプログラムを後から追加したり、書き換えた
りしても、既存のアプリケーションプログラムに影響を
与えることなく、プログラムを実行することが可能とな
る。一旦不正なアクセスを行ったプログラムは、以降、
その実行が禁止されるため、ＣＰＵが暴走することなく
処理を継続することが可能となる。
【００９３】上記１チップマイクロコンピュータにおい
て、プログラムメモリがフラッシュメモリやＥＥＰＲＯ
Ｍなどの書き換え可能な不揮発性メモリで構成すること
が好ましい。この場合、後から追加したり、書き換えた
アプリケーションプログラムが、既存のアプリケーショ
ンプログラムに影響を与えることなく、プログラムを実
行できる。
て、プログラムメモリがフラッシュメモリやＥＥＰＲＯ
Ｍなどの書き換え可能な不揮発性メモリで構成すること
が好ましい。この場合、後から追加したり、書き換えた
アプリケーションプログラムが、既存のアプリケーショ
ンプログラムに影響を与えることなく、プログラムを実
行できる。
【００９４】上記１チップマイクロコンピュータはＩＣ
カード用に好適である。この場合、複数のアプリケーシ
ョンプログラムを内蔵したＩＣカードにおいて、アプリ
ケーションプログラム間のセキュリティ性を確保するこ
とができる。また、複数のプログラムを格納するＩＣカ
ードを実現でき、それぞれのプログラムをリセットする
ことなく動的に切り換えることができるので、そのＩＣ
カードをリーダライタに挿入した状態で多目的に利用で
きる。さらに、複数のプログラム及びデータ間の干渉を
禁止できるため、不正なプログラムのアクセス防止やデ
ータの保護等のセキュリティが確保できるので、個人情
報等の機密データを格納するＩＣカードに適している。
カード用に好適である。この場合、複数のアプリケーシ
ョンプログラムを内蔵したＩＣカードにおいて、アプリ
ケーションプログラム間のセキュリティ性を確保するこ
とができる。また、複数のプログラムを格納するＩＣカ
ードを実現でき、それぞれのプログラムをリセットする
ことなく動的に切り換えることができるので、そのＩＣ
カードをリーダライタに挿入した状態で多目的に利用で
きる。さらに、複数のプログラム及びデータ間の干渉を
禁止できるため、不正なプログラムのアクセス防止やデ
ータの保護等のセキュリティが確保できるので、個人情
報等の機密データを格納するＩＣカードに適している。
【００９５】
【発明の効果】本発明に係る１チップマイクロコンピュ
ータは、特定アドレス空間を実行しているときに設定可
能で、アクセスを許可するアドレス範囲を設定するアク
セス許可アドレス範囲設定手段と、ソフトウェアの実行
中に、設定された上記アドレス範囲内でアクセスされて
いるか否かを判断する判断手段と、上記特定アドレス空
間を実行しているときに設定可能で、上記アドレス範囲
外のアドレスのアクセスを許可するか否かを設定するア
クセス許可設定手段と、上記判断手段の結果と上記アク
セス許可設定手段の設定内容とに基づいて、メモリに対
するアクセスを制御する制御手段とを備えている。
ータは、特定アドレス空間を実行しているときに設定可
能で、アクセスを許可するアドレス範囲を設定するアク
セス許可アドレス範囲設定手段と、ソフトウェアの実行
中に、設定された上記アドレス範囲内でアクセスされて
いるか否かを判断する判断手段と、上記特定アドレス空
間を実行しているときに設定可能で、上記アドレス範囲
外のアドレスのアクセスを許可するか否かを設定するア
クセス許可設定手段と、上記判断手段の結果と上記アク
セス許可設定手段の設定内容とに基づいて、メモリに対
するアクセスを制御する制御手段とを備えている。
【００９６】上記の発明によれば、特定のアドレス空間
に格納されたソフトウェアが実行されているときに、上
記特定のアドレス空間からアクセス許可アドレス範囲設
定手段を介してアドレス範囲が設定できる。この場合、
ソフトウェアの実行中に、該設定されたアドレス範囲内
のアドレスに対してアクセスされているか否かが判断手
段によって判断される。一方、上記特定のアドレス空間
に格納されたソフトウェアが実行されていないときに
は、いくらデータが上記特定のアドレス空間からアクセ
ス許可アドレス範囲設定手段に入力されていても、該デ
ータは該アクセス許可アドレス範囲設定手段に書き込ま
れることない。
に格納されたソフトウェアが実行されているときに、上
記特定のアドレス空間からアクセス許可アドレス範囲設
定手段を介してアドレス範囲が設定できる。この場合、
ソフトウェアの実行中に、該設定されたアドレス範囲内
のアドレスに対してアクセスされているか否かが判断手
段によって判断される。一方、上記特定のアドレス空間
に格納されたソフトウェアが実行されていないときに
は、いくらデータが上記特定のアドレス空間からアクセ
ス許可アドレス範囲設定手段に入力されていても、該デ
ータは該アクセス許可アドレス範囲設定手段に書き込ま
れることない。
【００９７】一方、上記特定のアドレス空間に格納され
たソフトウェアが実行されているときに、上記特定のア
ドレス空間からアクセス許可設定手段を介して上記アド
レス範囲外のアドレスのアクセスを許可するか否かが設
定できる。一方、上記特定のアドレス空間に格納された
ソフトウェアが実行されていないときには、いくらデー
タが上記特定のアドレス空間からアクセス許可設定手段
に入力されていても、該データは該アクセス許可設定手
段に書き込まれることない。
たソフトウェアが実行されているときに、上記特定のア
ドレス空間からアクセス許可設定手段を介して上記アド
レス範囲外のアドレスのアクセスを許可するか否かが設
定できる。一方、上記特定のアドレス空間に格納された
ソフトウェアが実行されていないときには、いくらデー
タが上記特定のアドレス空間からアクセス許可設定手段
に入力されていても、該データは該アクセス許可設定手
段に書き込まれることない。
【００９８】上記判断手段の判断結果と、上記アクセス
許可設定手段の設定内容とに基づいて、メモリに対する
アクセスが制御手段によって制御される。すなわち、ア
ドレス範囲が設定されていて、且つ、アドレス範囲外の
アドレスのアクセスが許可されていないときには、メモ
リにおいて、該アドレス範囲内のアドレスに対してのみ
アクセス可能となる一方、該アドレス範囲外のアドレス
に対してはアクセスはできない。
許可設定手段の設定内容とに基づいて、メモリに対する
アクセスが制御手段によって制御される。すなわち、ア
ドレス範囲が設定されていて、且つ、アドレス範囲外の
アドレスのアクセスが許可されていないときには、メモ
リにおいて、該アドレス範囲内のアドレスに対してのみ
アクセス可能となる一方、該アドレス範囲外のアドレス
に対してはアクセスはできない。
【００９９】このようにメモリに対するアクセスを制御
することによって、実行中のプログラムが他のプログラ
ムが格納されているアドレス空間に悪影響を及ぼすこと
を未然に回避できる。また、特定のアドレス空間からの
み、アクセス許可設定手段とアドレス範囲設定手段とに
対して設定ができるため、これらの設定手段もアプリケ
ーションプログラムから影響を受けない。つまり、特定
アドレス空間からのみアクセス可能なアクセス許可手
段、アクセス範囲設定手段に対しても影響を与えないと
いう効果を奏する。
することによって、実行中のプログラムが他のプログラ
ムが格納されているアドレス空間に悪影響を及ぼすこと
を未然に回避できる。また、特定のアドレス空間からの
み、アクセス許可設定手段とアドレス範囲設定手段とに
対して設定ができるため、これらの設定手段もアプリケ
ーションプログラムから影響を受けない。つまり、特定
アドレス空間からのみアクセス可能なアクセス許可手
段、アクセス範囲設定手段に対しても影響を与えないと
いう効果を奏する。
【０１００】本発明に係る他の１チップマイクロコンピ
ュータは、特定アドレス空間を実行していることを表す
フラグをセットするモニタフラグと、上記フラグがセッ
トされているときに設定可能で、アクセスを許可するア
ドレス範囲を設定するアクセス許可アドレス範囲設定レ
ジスタと、ソフトウェアの実行中に、設定された上記ア
ドレス範囲内でアクセスされているか否かを判断する判
断手段と、上記フラグがセットされているときに設定可
能で、上記アドレス範囲外のアドレスのアクセスを許可
するか否かを設定するアクセス許可設定レジスタと、上
記判断手段の結果と上記アクセス許可設定レジスタの設
定内容とに基づいて、メモリに対するアクセスを制御す
る制御手段とを備えている。
ュータは、特定アドレス空間を実行していることを表す
フラグをセットするモニタフラグと、上記フラグがセッ
トされているときに設定可能で、アクセスを許可するア
ドレス範囲を設定するアクセス許可アドレス範囲設定レ
ジスタと、ソフトウェアの実行中に、設定された上記ア
ドレス範囲内でアクセスされているか否かを判断する判
断手段と、上記フラグがセットされているときに設定可
能で、上記アドレス範囲外のアドレスのアクセスを許可
するか否かを設定するアクセス許可設定レジスタと、上
記判断手段の結果と上記アクセス許可設定レジスタの設
定内容とに基づいて、メモリに対するアクセスを制御す
る制御手段とを備えている。
【０１０１】上記の発明によれば、特定のアドレス空間
に格納されたソフトウェアが実行されているときにフラ
グがモニタフラグによってセットされる。フラグがセッ
トされているときに、アクセス許可アドレス範囲設定レ
ジスタ及びアクセス許可設定レジスタの各レジスタに対
して設定可能となる。
に格納されたソフトウェアが実行されているときにフラ
グがモニタフラグによってセットされる。フラグがセッ
トされているときに、アクセス許可アドレス範囲設定レ
ジスタ及びアクセス許可設定レジスタの各レジスタに対
して設定可能となる。
【０１０２】フラグがセットされていないときには、特
定のアドレス空間に格納されたソフトウェアが実行され
ていないので、モニタフラグはフラグをセットしない。
したがって、このとき、たとえ上記特定のアドレス空間
から設定しても、アクセス許可アドレス範囲設定レジス
タ及びアクセス許可設定レジスタの各レジスタに対する
設定はできなくなる。
定のアドレス空間に格納されたソフトウェアが実行され
ていないので、モニタフラグはフラグをセットしない。
したがって、このとき、たとえ上記特定のアドレス空間
から設定しても、アクセス許可アドレス範囲設定レジス
タ及びアクセス許可設定レジスタの各レジスタに対する
設定はできなくなる。
【０１０３】上記フラグがセットされているときに、上
記特定のアドレス空間からアクセス許可アドレス範囲設
定レジスタを介して、アドレス範囲が設定できる。この
場合、ソフトウェアの実行中に、該設定されたアドレス
範囲内のアドレスに対してアクセスされているか否かが
判断手段によって判断される。これに対して、上記フラ
グがセットされていないときに、いくらデータが上記特
定のアドレス空間からアクセス許可アドレス範囲設定レ
ジスタに入力されていても、該データは該アクセス許可
アドレス範囲設定レジスタに書き込まれることない。
記特定のアドレス空間からアクセス許可アドレス範囲設
定レジスタを介して、アドレス範囲が設定できる。この
場合、ソフトウェアの実行中に、該設定されたアドレス
範囲内のアドレスに対してアクセスされているか否かが
判断手段によって判断される。これに対して、上記フラ
グがセットされていないときに、いくらデータが上記特
定のアドレス空間からアクセス許可アドレス範囲設定レ
ジスタに入力されていても、該データは該アクセス許可
アドレス範囲設定レジスタに書き込まれることない。
【０１０４】一方、上記フラグがセットされているとき
に、上記特定のアドレス空間からアクセス許可設定レジ
スタを介して、上記アドレス範囲外のアドレスのアクセ
スを許可するか否かが設定できる。これに対して、上記
フラグがセットされていないときには、いくらデータが
上記特定のアドレス空間からアクセス許可設定レジスタ
に入力されていても、該データは該アクセス許可設定レ
ジスタに書き込まれることない。
に、上記特定のアドレス空間からアクセス許可設定レジ
スタを介して、上記アドレス範囲外のアドレスのアクセ
スを許可するか否かが設定できる。これに対して、上記
フラグがセットされていないときには、いくらデータが
上記特定のアドレス空間からアクセス許可設定レジスタ
に入力されていても、該データは該アクセス許可設定レ
ジスタに書き込まれることない。
【０１０５】上記判断手段の判断結果と、上記アクセス
許可設定レジスタの設定内容とに基づいて、メモリに対
するアクセスが制御手段によって制御される。すなわ
ち、アドレス範囲が設定されていて、且つ、アドレス範
囲外のアドレスのアクセスが許可されていないときに
は、メモリにおいて、該アドレス範囲内のアドレスに対
してのみアクセス可能となる一方、該アドレス範囲外の
アドレスに対してはアクセスはできない。
許可設定レジスタの設定内容とに基づいて、メモリに対
するアクセスが制御手段によって制御される。すなわ
ち、アドレス範囲が設定されていて、且つ、アドレス範
囲外のアドレスのアクセスが許可されていないときに
は、メモリにおいて、該アドレス範囲内のアドレスに対
してのみアクセス可能となる一方、該アドレス範囲外の
アドレスに対してはアクセスはできない。
【０１０６】このようにメモリに対するアクセスを制御
することによって、実行中のプログラムが他のプログラ
ムが格納されているアドレス空間に悪影響を及ぼすこと
を未然に回避できる。また、特定のアドレス空間からの
み、アクセス許可設定レジスタとアドレス範囲設定レジ
スタとに対して設定ができるため、これらのレジスタも
アプリケーションプログラムから影響を受けない。つま
り、特定アドレス空間からのみアクセス可能なアクセス
許可レジスタ、アクセス範囲設定レジスタにも影響を与
えない。また、アドレス範囲が設定されていて、且つ、
アドレス範囲外のアドレスのアクセスが許可されている
ときには、該アドレス範囲外のアドレスに対してもアク
セス可能となるという効果を併せて奏する。
することによって、実行中のプログラムが他のプログラ
ムが格納されているアドレス空間に悪影響を及ぼすこと
を未然に回避できる。また、特定のアドレス空間からの
み、アクセス許可設定レジスタとアドレス範囲設定レジ
スタとに対して設定ができるため、これらのレジスタも
アプリケーションプログラムから影響を受けない。つま
り、特定アドレス空間からのみアクセス可能なアクセス
許可レジスタ、アクセス範囲設定レジスタにも影響を与
えない。また、アドレス範囲が設定されていて、且つ、
アドレス範囲外のアドレスのアクセスが許可されている
ときには、該アドレス範囲外のアドレスに対してもアク
セス可能となるという効果を併せて奏する。
【０１０７】上記１チップマイクロコンピュータにおい
て、上記特定のアドレス空間には、システムソフトウェ
アが格納されており、該システムソフトウェアは、次の
プログラムを実行する前に、該プログラムの格納されて
いるアドレス範囲を上記アクセス許可アドレス範囲設定
レジスタに設定すると共に、該アドレス範囲外のアドレ
スに対してアクセスを許可しないように上記アクセス許
可レジスタを設定することが好ましい。
て、上記特定のアドレス空間には、システムソフトウェ
アが格納されており、該システムソフトウェアは、次の
プログラムを実行する前に、該プログラムの格納されて
いるアドレス範囲を上記アクセス許可アドレス範囲設定
レジスタに設定すると共に、該アドレス範囲外のアドレ
スに対してアクセスを許可しないように上記アクセス許
可レジスタを設定することが好ましい。
【０１０８】この場合、次のプログラムが実行されるの
に先立って、システムソフトウェアは、この実行しよう
としている次のプログラムの格納されているアドレス範
囲をアクセス許可アドレス範囲設定レジスタに設定す
る。つまり、実行中のプログラムは、次に実行するプロ
グラムのアドレス範囲が設定されるまで、該次に実行す
るプログラムをアクセスすることはない。
に先立って、システムソフトウェアは、この実行しよう
としている次のプログラムの格納されているアドレス範
囲をアクセス許可アドレス範囲設定レジスタに設定す
る。つまり、実行中のプログラムは、次に実行するプロ
グラムのアドレス範囲が設定されるまで、該次に実行す
るプログラムをアクセスすることはない。
【０１０９】これにより、オペレーティングシステムな
どのシステムソフトウェアからアプリケーションプログ
ラム等の次に実行されるプログラムへ制御が移行される
前に、アクセス可能とするアドレス範囲を設定できる。
したがって、実行中のプログラムが次に実行されるプロ
グラムに影響を与えることを未然に回避でき、信頼性が
著しく向上するという効果を奏する。
どのシステムソフトウェアからアプリケーションプログ
ラム等の次に実行されるプログラムへ制御が移行される
前に、アクセス可能とするアドレス範囲を設定できる。
したがって、実行中のプログラムが次に実行されるプロ
グラムに影響を与えることを未然に回避でき、信頼性が
著しく向上するという効果を奏する。
【０１１０】上記１チップマイクロコンピュータにおい
て、上記アドレス範囲外のアドレスのアクセスを不許可
とする設定がアクセス許可設定レジスタになされてお
り、上記アドレス範囲外のアドレスに対してアクセスし
たことが判断手段によって判断されたとき、割り込み要
求信号を生成してＣＰＵへ送る割り込み要求信号生成手
段を更に備え、所定の割り込み処理プログラムを実行す
ることが好ましい。
て、上記アドレス範囲外のアドレスのアクセスを不許可
とする設定がアクセス許可設定レジスタになされてお
り、上記アドレス範囲外のアドレスに対してアクセスし
たことが判断手段によって判断されたとき、割り込み要
求信号を生成してＣＰＵへ送る割り込み要求信号生成手
段を更に備え、所定の割り込み処理プログラムを実行す
ることが好ましい。
【０１１１】この場合、他のプログラムによって不正な
アクセスがなされたとき、アドレス範囲外のアドレスに
対してアクセスしたことが判断手段によって判断され、
割り込み要求信号生成手段によって割り込み要求信号が
生成されてＣＰＵへ送られる。ＣＰＵは、この割り込み
要求信号を受領すると、所定の割り込み処理プログラム
が実行されるので、ＣＰＵが暴走することを未然に防ぐ
ことができるという効果を奏する。
アクセスがなされたとき、アドレス範囲外のアドレスに
対してアクセスしたことが判断手段によって判断され、
割り込み要求信号生成手段によって割り込み要求信号が
生成されてＣＰＵへ送られる。ＣＰＵは、この割り込み
要求信号を受領すると、所定の割り込み処理プログラム
が実行されるので、ＣＰＵが暴走することを未然に防ぐ
ことができるという効果を奏する。
【０１１２】上記１チップマイクロコンピュータにおい
て、上記割り込み処理プログラムは、システムプログラ
ムまたはオペレーティングシステムに制御を移すプログ
ラムであることが好ましい。
て、上記割り込み処理プログラムは、システムプログラ
ムまたはオペレーティングシステムに制御を移すプログ
ラムであることが好ましい。
【０１１３】この場合、割り込み要求信号生成手段によ
って割り込み要求信号が生成されてＣＰＵへ送られる
と、割り込み処理プログラムが実行され、システムプロ
グラムまたはオペレーティングシステムに制御が移され
る。これにより、ＣＰＵまたはアプリケーションプログ
ラムの暴走を防ぐことが可能となるという効果を奏す
る。
って割り込み要求信号が生成されてＣＰＵへ送られる
と、割り込み処理プログラムが実行され、システムプロ
グラムまたはオペレーティングシステムに制御が移され
る。これにより、ＣＰＵまたはアプリケーションプログ
ラムの暴走を防ぐことが可能となるという効果を奏す
る。
【０１１４】上記１チップマイクロコンピュータにおい
て、上記システムソフトウェアが管理する領域に設けら
れ、メモリへのアクセス制限を越えてアクセスが行われ
た場合にその旨の情報を記憶する再実行禁止情報記憶手
段を更に備え、該情報に基づいて、上記制御手段は上記
メモリを制御し、アクセス制限を越えて上記アクセスが
再度行われないようにすることが好ましい。
て、上記システムソフトウェアが管理する領域に設けら
れ、メモリへのアクセス制限を越えてアクセスが行われ
た場合にその旨の情報を記憶する再実行禁止情報記憶手
段を更に備え、該情報に基づいて、上記制御手段は上記
メモリを制御し、アクセス制限を越えて上記アクセスが
再度行われないようにすることが好ましい。
【０１１５】この場合、メモリへのアクセス制限を越え
てアクセスが行われると、その旨の情報が再実行禁止情
報記憶手段（例えば、フラグやレジスタ等）に記憶され
ることになる。上記制御手段は、この情報に基づいて上
記メモリを制御し、アクセス制限を越えて上記アクセス
が再度行われないようにする。これにより、一旦不正な
アクセスが行われたプログラムに対しては、それ以降、
その実行が禁止されるので、ＣＰＵは、暴走することな
く処理を継続して行うことが可能となるという効果を奏
する。
てアクセスが行われると、その旨の情報が再実行禁止情
報記憶手段（例えば、フラグやレジスタ等）に記憶され
ることになる。上記制御手段は、この情報に基づいて上
記メモリを制御し、アクセス制限を越えて上記アクセス
が再度行われないようにする。これにより、一旦不正な
アクセスが行われたプログラムに対しては、それ以降、
その実行が禁止されるので、ＣＰＵは、暴走することな
く処理を継続して行うことが可能となるという効果を奏
する。
【０１１６】上記１チップマイクロコンピュータにおい
て、上記メモリは、書き換え可能な不揮発性メモリであ
ることが好ましい。
て、上記メモリは、書き換え可能な不揮発性メモリであ
ることが好ましい。
【０１１７】この場合、後から追加したり、書き換えた
りしたプログラム（例えば、アプリケーションプログラ
ム）等が既存のプログラムに影響を与えることなく実行
することができるという効果を奏する。
りしたプログラム（例えば、アプリケーションプログラ
ム）等が既存のプログラムに影響を与えることなく実行
することができるという効果を奏する。
【０１１８】上記の１チップマイクロコンピュータは、
ＩＣカードに適用することが好ましい。
ＩＣカードに適用することが好ましい。
【０１１９】この場合、複数のアプリケーションプログ
ラムを内蔵したＩＣカードにおいて、アプリケーション
プログラム間のセキュリティ性を確実に確保することが
できる。また、複数のプログラムを格納するＩＣカード
を実現でき、それぞれのプログラムをリセットすること
なく動的に切り換えることができるので、そのＩＣカー
ドをリーダライタに挿入した状態で多目的に利用でき
る。さらに、複数のプログラム及びデータ間の干渉を禁
止できるため、不正なプログラムのアクセス防止やデー
タの保護等のセキュリティ性が確保できるので、個人情
報等の機密データを格納するＩＣカードに適していると
いう効果を併せて奏する。
ラムを内蔵したＩＣカードにおいて、アプリケーション
プログラム間のセキュリティ性を確実に確保することが
できる。また、複数のプログラムを格納するＩＣカード
を実現でき、それぞれのプログラムをリセットすること
なく動的に切り換えることができるので、そのＩＣカー
ドをリーダライタに挿入した状態で多目的に利用でき
る。さらに、複数のプログラム及びデータ間の干渉を禁
止できるため、不正なプログラムのアクセス防止やデー
タの保護等のセキュリティ性が確保できるので、個人情
報等の機密データを格納するＩＣカードに適していると
いう効果を併せて奏する。
【図１】本発明の１チップマイクロコンピュータの構成
例を示すブロック図である。
例を示すブロック図である。
【図２】上記１チップマイクロコンピュータの具体例を
示すブロック図である。
示すブロック図である。
【図３】アクセス許可領域検出回路とアクセス制御回路
周辺の構成例を示すブロック図である。
周辺の構成例を示すブロック図である。
【図４】本発明に係る１チップマイクロコンピュータの
アプリケーションプログラム用メモリのメモリマップ図
である。
アプリケーションプログラム用メモリのメモリマップ図
である。
【図５】上記アプリケーションプログラムの分岐時のフ
ローチャートである。
ローチャートである。
【図６】本発明の１チップマイクロコンピュータの構成
例を示すブロック図である。
例を示すブロック図である。
【図７】メモリ不正アクセス時の割り込み処理フローチ
ャートである。
ャートである。
【図８】従来の１チップマイクロコンピュータの構成例
を示すブロック図である。
を示すブロック図である。
【図９】従来のＣＰＵの構成機能図である。
３０１ ＣＰＵ ３０２ プログラムカウンタ ３０３ 不揮発性メモリ ３０４ モニタフラグ ３０５ レジスタ書き込み制御回路 ３０６ アクセス許可領域検出回路 ３０７ アクセス許可設定レジスタ ３０８ 命令取り出し信号 ３０９ メモリ読み出し制御回路 ３１０ メモリ書き込み制御回路 ３１１ アドレスバス信号 ３１２ 書き込み基準信号 ３１３ 読み出し基準信号 ３１４ モニタフラグ出力信号 ３１５ メモリ書き込み信号 ３１６ アクセス許可アドレス範囲設定レジスタ出力信
号 ３１７ アクセス許可設定レジスタ出力信号 ３１８ メモリ読み出し信号 ３１９ レジスタ書き込み信号 ３２０ データバス信号 ４０１ アクセス許可アドレス範囲設定レジスタ ４０２ アドレス比較回路 ４０３ ＡＮＤ回路 ４０５ セレクタ回路 ５２１ 割り込み制御回路 ５２２ メモリ読み出し違反検出信号 ５２３ メモリ書き込み違反検出信号 ５２４ 割り込み要求信号
号 ３１７ アクセス許可設定レジスタ出力信号 ３１８ メモリ読み出し信号 ３１９ レジスタ書き込み信号 ３２０ データバス信号 ４０１ アクセス許可アドレス範囲設定レジスタ ４０２ アドレス比較回路 ４０３ ＡＮＤ回路 ４０５ セレクタ回路 ５２１ 割り込み制御回路 ５２２ メモリ読み出し違反検出信号 ５２３ メモリ書き込み違反検出信号 ５２４ 割り込み要求信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 竜一 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 八重川 和宏 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 栗岡 進 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 大野 謙次 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 竹田 忠雄 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 首藤 啓樹 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 吉沢 正浩 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 5B017 AA01 BA01 BB02 CA01 5B035 AA00 AA06 BB09 CA31 CA38 5B062 AA07 DD05 DD10
Claims (8)
- 【請求項１】特定アドレス空間を実行しているときに設
定可能で、アクセスを許可するアドレス範囲を設定する
アクセス許可アドレス範囲設定手段と、 ソフトウェアの実行中に、設定された上記アドレス範囲
内でアクセスされているか否かを判断する判断手段と、 上記特定アドレス空間を実行しているときに設定可能
で、上記アドレス範囲以外のアドレスのアクセスを許可
するか否かを設定するアクセス許可設定手段と、 上記判断手段の結果と上記アクセス許可設定手段の設定
内容とに基づいて、メモリに対するアクセスを制御する
制御手段とを備えている１チップマイクロコンピュー
タ。 - 【請求項２】特定アドレス空間を実行していることを表
すフラグをセットするモニタフラグと、 上記フラグがセットされているときに設定可能で、アク
セスを許可するアドレス範囲を設定するアクセス許可ア
ドレス範囲設定レジスタと、 ソフトウェアの実行中に、設定された上記アドレス範囲
内でアクセスされているか否かを判断する判断手段と、 上記フラグがセットされているときに設定可能で、上記
アドレス範囲以外のアドレスのアクセスを許可するか否
かを設定するアクセス許可設定レジスタと、 上記判断手段の結果と上記アクセス許可設定レジスタの
設定内容とに基づいて、メモリに対するアクセスを制御
する制御手段とを備えている１チップマイクロコンピュ
ータ。 - 【請求項３】上記特定のアドレス空間には、システムソ
フトウェアが格納されており、該システムソフトウェア
は、次のプログラムを実行する前に、該プログラムの格
納されているアドレス範囲を上記アクセス許可アドレス
範囲設定レジスタに設定すると共に、該アドレス範囲外
のアドレスに対してアクセスを許可しないように上記ア
クセス許可レジスタを設定することを特徴とする請求項
２に記載の１チップマイクロコンピュータ。 - 【請求項４】上記アドレス範囲外のアドレスのアクセス
を不許可とする設定がアクセス許可設定レジスタになさ
れており、上記アドレス範囲外のアドレスに対してアク
セスしたことが判断手段によって判断されたとき、割り
込み要求信号を生成してＣＰＵへ送る割り込み要求信号
生成手段を更に備え、所定の割り込み処理プログラムを
実行することを特徴とする請求項２又は３に記載の１チ
ップマイクロコンピュータ。 - 【請求項５】上記割り込み処理プログラムは、システム
プログラムまたはオペレーティングシステムに制御を移
すプログラムであることを特徴とする請求項４に記載の
１チップマイクロコンピュータ。 - 【請求項６】上記システムソフトウェアが管理する領域
に設けられ、メモリへのアクセス制限を越えてアクセス
が行われた場合にその旨の情報を記憶する再実行禁止情
報記憶手段を更に備え、該情報に基づいて、上記制御手
段は上記メモリを制御し、アクセス制限を越えて上記ア
クセスが再度行われないようにすることを特徴とする請
求項３に記載の１チップマイクロコンピュータ。 - 【請求項７】上記メモリは、書き換え可能な不揮発性メ
モリであることを特徴とする請求項１、２、３、４、
５、又は６に記載の１チップマイクロコンピュータ。 - 【請求項８】請求項１、２、３、４、５、６、又は７に
記載の１チップマイクロコンピュータを用いたＩＣカー
ド。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000071183A JP3710671B2 (ja) | 2000-03-14 | 2000-03-14 | １チップマイクロコンピュータ及びそれを用いたｉｃカード、並びに１チップマイクロコンピュータのアクセス制御方法 |
| TW090105402A TW514833B (en) | 2000-03-14 | 2001-03-08 | 1-chip microcomputer and IC card using same |
| EP01302145.6A EP1139223B1 (en) | 2000-03-14 | 2001-03-08 | 1-chip microcomputer and ic card using same |
| US09/805,199 US7213117B2 (en) | 2000-03-14 | 2001-03-14 | 1-chip microcomputer having controlled access to a memory and IC card using the 1-chip microcomputer |
| KR10-2001-0013174A KR100391080B1 (ko) | 2000-03-14 | 2001-03-14 | 1칩 마이크로컴퓨터 및 그것을 이용하는 ｉｃ 카드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000071183A JP3710671B2 (ja) | 2000-03-14 | 2000-03-14 | １チップマイクロコンピュータ及びそれを用いたｉｃカード、並びに１チップマイクロコンピュータのアクセス制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001256460A true JP2001256460A (ja) | 2001-09-21 |
| JP3710671B2 JP3710671B2 (ja) | 2005-10-26 |
Family
ID=18589805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000071183A Expired - Lifetime JP3710671B2 (ja) | 2000-03-14 | 2000-03-14 | １チップマイクロコンピュータ及びそれを用いたｉｃカード、並びに１チップマイクロコンピュータのアクセス制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7213117B2 (ja) |
| EP (1) | EP1139223B1 (ja) |
| JP (1) | JP3710671B2 (ja) |
| KR (1) | KR100391080B1 (ja) |
| TW (1) | TW514833B (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003046826A1 (fr) * | 2001-11-27 | 2003-06-05 | Dai Nippon Printing Co., Ltd. | Support d'enregistrement d'informations portable |
| JP2003216914A (ja) * | 2002-01-23 | 2003-07-31 | Dainippon Printing Co Ltd | 共有アクセス監視機能を備えたｉｃカード |
| WO2007020758A1 (ja) * | 2005-08-15 | 2007-02-22 | Matsushita Electric Industrial Co., Ltd. | Ｉｃカード用ｌｓｉ |
| JP2010128571A (ja) * | 2008-11-25 | 2010-06-10 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の制御方法および半導体装置の制御プログラム |
| WO2010119802A1 (ja) * | 2009-04-14 | 2010-10-21 | 日本電気株式会社 | コンピュータ・システム及びコンピュータ・システムの処理方法 |
| JP2010286866A (ja) * | 2009-06-09 | 2010-12-24 | Oki Semiconductor Co Ltd | マイクロコントローラ装置 |
| KR101022375B1 (ko) * | 2008-12-31 | 2011-03-22 | 주식회사 케이티 | 범용 ｉｃ 카드에서 시스템 파일의 보안을 강화하는 방법 및 장치 |
| JP5265061B1 (ja) * | 2012-05-11 | 2013-08-14 | アンラブ，インコーポレイテッド | 悪意のあるファイル検査装置及び方法 |
| JP2014085770A (ja) * | 2012-10-22 | 2014-05-12 | Toyota Motor Corp | 情報処理装置 |
| JP2014164412A (ja) * | 2013-02-22 | 2014-09-08 | Toshiba Corp | マイクロプロセッサ |
| JP2016031659A (ja) * | 2014-07-29 | 2016-03-07 | 株式会社デンソー | 電子制御装置 |
| CN107958164A (zh) * | 2016-10-17 | 2018-04-24 | 大隈株式会社 | 控制装置 |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6976162B1 (en) | 2000-06-28 | 2005-12-13 | Intel Corporation | Platform and method for establishing provable identities while maintaining privacy |
| US7818808B1 (en) | 2000-12-27 | 2010-10-19 | Intel Corporation | Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor |
| US7024555B2 (en) | 2001-11-01 | 2006-04-04 | Intel Corporation | Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment |
| JP2003140972A (ja) * | 2001-11-08 | 2003-05-16 | Nec Corp | プログラム実行装置及びプログラム実行方法並びにそれを用いた携帯端末及び情報提供システム |
| US7631196B2 (en) | 2002-02-25 | 2009-12-08 | Intel Corporation | Method and apparatus for loading a trustable operating system |
| US7069442B2 (en) | 2002-03-29 | 2006-06-27 | Intel Corporation | System and method for execution of a secured environment initialization instruction |
| US7028149B2 (en) * | 2002-03-29 | 2006-04-11 | Intel Corporation | System and method for resetting a platform configuration register |
| US7127548B2 (en) * | 2002-04-16 | 2006-10-24 | Intel Corporation | Control register access virtualization performance improvement in the virtual-machine architecture |
| US7139890B2 (en) * | 2002-04-30 | 2006-11-21 | Intel Corporation | Methods and arrangements to interface memory |
| JP2004056089A (ja) * | 2002-05-31 | 2004-02-19 | Sharp Corp | Ｉｃカード |
| US6996748B2 (en) * | 2002-06-29 | 2006-02-07 | Intel Corporation | Handling faults associated with operation of guest software in the virtual-machine architecture |
| US7124327B2 (en) * | 2002-06-29 | 2006-10-17 | Intel Corporation | Control over faults occurring during the operation of guest software in the virtual-machine architecture |
| US7165181B2 (en) * | 2002-11-27 | 2007-01-16 | Intel Corporation | System and method for establishing trust without revealing identity |
| US7073042B2 (en) * | 2002-12-12 | 2006-07-04 | Intel Corporation | Reclaiming existing fields in address translation data structures to extend control over memory accesses |
| US7318235B2 (en) * | 2002-12-16 | 2008-01-08 | Intel Corporation | Attestation using both fixed token and portable token |
| US7900017B2 (en) | 2002-12-27 | 2011-03-01 | Intel Corporation | Mechanism for remapping post virtual machine memory pages |
| JP2005084721A (ja) * | 2003-09-04 | 2005-03-31 | Renesas Technology Corp | マイクロコンピュータ |
| US7424709B2 (en) * | 2003-09-15 | 2008-09-09 | Intel Corporation | Use of multiple virtual machine monitors to handle privileged events |
| US7287197B2 (en) * | 2003-09-15 | 2007-10-23 | Intel Corporation | Vectoring an interrupt or exception upon resuming operation of a virtual machine |
| US8079034B2 (en) * | 2003-09-15 | 2011-12-13 | Intel Corporation | Optimizing processor-managed resources based on the behavior of a virtual machine monitor |
| US7739521B2 (en) | 2003-09-18 | 2010-06-15 | Intel Corporation | Method of obscuring cryptographic computations |
| US7237051B2 (en) * | 2003-09-30 | 2007-06-26 | Intel Corporation | Mechanism to control hardware interrupt acknowledgement in a virtual machine system |
| US20050091595A1 (en) * | 2003-10-24 | 2005-04-28 | Microsoft Corporation | Group shared spaces |
| US8156343B2 (en) | 2003-11-26 | 2012-04-10 | Intel Corporation | Accessing private data about the state of a data processing machine from storage that is publicly accessible |
| US8037314B2 (en) | 2003-12-22 | 2011-10-11 | Intel Corporation | Replacing blinded authentication authority |
| US20050133582A1 (en) * | 2003-12-22 | 2005-06-23 | Bajikar Sundeep M. | Method and apparatus for providing a trusted time stamp in an open platform |
| US7802085B2 (en) | 2004-02-18 | 2010-09-21 | Intel Corporation | Apparatus and method for distributing private keys to an entity with minimal secret, unique information |
| US7620949B2 (en) | 2004-03-31 | 2009-11-17 | Intel Corporation | Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment |
| US7386688B2 (en) * | 2004-07-29 | 2008-06-10 | Hewlett-Packard Development Company, L.P. | Communication among partitioned devices |
| US7840962B2 (en) | 2004-09-30 | 2010-11-23 | Intel Corporation | System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time |
| US8146078B2 (en) | 2004-10-29 | 2012-03-27 | Intel Corporation | Timer offsetting mechanism in a virtual machine environment |
| US8924728B2 (en) | 2004-11-30 | 2014-12-30 | Intel Corporation | Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information |
| US8533777B2 (en) | 2004-12-29 | 2013-09-10 | Intel Corporation | Mechanism to determine trust of out-of-band management agents |
| US7395405B2 (en) | 2005-01-28 | 2008-07-01 | Intel Corporation | Method and apparatus for supporting address translation in a virtual machine environment |
| EP1713000A1 (en) * | 2005-04-11 | 2006-10-18 | Jaluna SA | Memory protection system |
| JP4698285B2 (ja) * | 2005-05-19 | 2011-06-08 | 富士通株式会社 | 情報処理装置、情報処理方法及びコンピュータプログラム |
| US7809957B2 (en) | 2005-09-29 | 2010-10-05 | Intel Corporation | Trusted platform module for generating sealed data |
| US8014530B2 (en) | 2006-03-22 | 2011-09-06 | Intel Corporation | Method and apparatus for authenticated, recoverable key distribution with no database secrets |
| US7509441B1 (en) | 2006-06-30 | 2009-03-24 | Siliconsystems, Inc. | Systems and methods for segmenting and protecting a storage subsystem |
| US7447807B1 (en) * | 2006-06-30 | 2008-11-04 | Siliconsystems, Inc. | Systems and methods for storing data in segments of a storage subsystem |
| US7769964B2 (en) * | 2006-08-21 | 2010-08-03 | Intel Corporation | Technique to perform memory reference filtering |
| US8549236B2 (en) | 2006-12-15 | 2013-10-01 | Siliconsystems, Inc. | Storage subsystem with multiple non-volatile memory arrays to protect against data losses |
| US20110179498A1 (en) * | 2008-09-25 | 2011-07-21 | Nxp B.V. | System for managing access rights to an object of an object oriented programming language |
| US8825940B1 (en) | 2008-12-02 | 2014-09-02 | Siliconsystems, Inc. | Architecture for optimizing execution of storage access commands |
| US9176859B2 (en) * | 2009-01-07 | 2015-11-03 | Siliconsystems, Inc. | Systems and methods for improving the performance of non-volatile memory operations |
| US10079048B2 (en) * | 2009-03-24 | 2018-09-18 | Western Digital Technologies, Inc. | Adjusting access of non-volatile semiconductor memory based on access time |
| USRE49776E1 (en) | 2010-10-26 | 2024-01-02 | Koito Manufacturing Co., Ltd. | Vehicle lamp controller, vehicle lamp system, and vehicle lamp control method |
| US8943251B2 (en) | 2012-05-14 | 2015-01-27 | Infineon Technologies Austria Ag | System and method for processing device with differentiated execution mode |
| JP2017175297A (ja) * | 2016-03-22 | 2017-09-28 | 富士ゼロックス株式会社 | 集積回路及び情報処理装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140772B2 (ja) * | 1971-07-26 | 1976-11-05 | ||
| JP3023425B2 (ja) | 1987-10-09 | 2000-03-21 | 株式会社日立製作所 | データ処理装置 |
| JPH01180656A (ja) | 1988-01-12 | 1989-07-18 | Fuji Electric Co Ltd | メモリ保護装置 |
| FR2683357A1 (fr) * | 1991-10-30 | 1993-05-07 | Philips Composants | Microcircuit pour carte a puce a memoire programmable protegee. |
| US5627987A (en) * | 1991-11-29 | 1997-05-06 | Kabushiki Kaisha Toshiba | Memory management and protection system for virtual memory in computer system |
| JPH05210640A (ja) * | 1992-01-31 | 1993-08-20 | Hitachi Ltd | マルチプロセッサシステム |
| JP3141146B2 (ja) * | 1993-07-27 | 2001-03-05 | 三菱電機株式会社 | ワンチップマイクロコンピュータ |
| JPH0855204A (ja) | 1994-08-12 | 1996-02-27 | Dainippon Printing Co Ltd | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 |
| DE19508723A1 (de) * | 1995-03-10 | 1996-09-12 | Siemens Ag | Mehrbenutzerdatenverarbeitungsanlage mit Speicherschutz |
| JPH08272625A (ja) * | 1995-03-29 | 1996-10-18 | Toshiba Corp | マルチプログラム実行制御装置及び方法 |
| JPH09114743A (ja) * | 1995-10-16 | 1997-05-02 | Nec Corp | シングルチップ・マイクロコンピュータ |
| JP2822986B2 (ja) * | 1996-06-28 | 1998-11-11 | 日本電気株式会社 | Ｄｍａ内蔵シングルチップマイクロコンピュータ |
| JPH10240623A (ja) | 1997-02-28 | 1998-09-11 | Nec Corp | 読み出し保護機能付きマイクロコンピュータ |
| JPH10247187A (ja) * | 1997-03-06 | 1998-09-14 | Nec Eng Ltd | １チップマイクロコンピュータ |
| DE19804784A1 (de) * | 1998-02-06 | 1999-08-12 | Philips Patentverwaltung | Chipkarte mit integrierter Schaltung |
| JP2001257791A (ja) * | 2000-03-13 | 2001-09-21 | Jintetsuku:Kk | コールセンターにおける個人情報確認方法 |
-
2000
- 2000-03-14 JP JP2000071183A patent/JP3710671B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-08 EP EP01302145.6A patent/EP1139223B1/en not_active Expired - Lifetime
- 2001-03-08 TW TW090105402A patent/TW514833B/zh not_active IP Right Cessation
- 2001-03-14 KR KR10-2001-0013174A patent/KR100391080B1/ko active IP Right Grant
- 2001-03-14 US US09/805,199 patent/US7213117B2/en not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7367047B2 (en) | 2001-11-27 | 2008-04-29 | Dai Nippon Printing Co., Ltd. | Portable information recording medium |
| KR100948120B1 (ko) | 2001-11-27 | 2010-03-18 | 다이니폰 인사츠 가부시키가이샤 | 휴대 가능 정보 기록 매체 |
| WO2003046826A1 (fr) * | 2001-11-27 | 2003-06-05 | Dai Nippon Printing Co., Ltd. | Support d'enregistrement d'informations portable |
| JP2003216914A (ja) * | 2002-01-23 | 2003-07-31 | Dainippon Printing Co Ltd | 共有アクセス監視機能を備えたｉｃカード |
| WO2007020758A1 (ja) * | 2005-08-15 | 2007-02-22 | Matsushita Electric Industrial Co., Ltd. | Ｉｃカード用ｌｓｉ |
| JP2010128571A (ja) * | 2008-11-25 | 2010-06-10 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の制御方法および半導体装置の制御プログラム |
| KR101022375B1 (ko) * | 2008-12-31 | 2011-03-22 | 주식회사 케이티 | 범용 ｉｃ 카드에서 시스템 파일의 보안을 강화하는 방법 및 장치 |
| US8713217B2 (en) | 2009-04-14 | 2014-04-29 | Nec Corporation | Permitting access of slave device from master device based on process ID's |
| JP2010250470A (ja) * | 2009-04-14 | 2010-11-04 | Nec Corp | コンピュータ・システム |
| JP4656347B2 (ja) * | 2009-04-14 | 2011-03-23 | 日本電気株式会社 | コンピュータ・システム |
| WO2010119802A1 (ja) * | 2009-04-14 | 2010-10-21 | 日本電気株式会社 | コンピュータ・システム及びコンピュータ・システムの処理方法 |
| JP2010286866A (ja) * | 2009-06-09 | 2010-12-24 | Oki Semiconductor Co Ltd | マイクロコントローラ装置 |
| JP5265061B1 (ja) * | 2012-05-11 | 2013-08-14 | アンラブ，インコーポレイテッド | 悪意のあるファイル検査装置及び方法 |
| JP2014085770A (ja) * | 2012-10-22 | 2014-05-12 | Toyota Motor Corp | 情報処理装置 |
| JP2014164412A (ja) * | 2013-02-22 | 2014-09-08 | Toshiba Corp | マイクロプロセッサ |
| JP2016031659A (ja) * | 2014-07-29 | 2016-03-07 | 株式会社デンソー | 電子制御装置 |
| CN107958164A (zh) * | 2016-10-17 | 2018-04-24 | 大隈株式会社 | 控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW514833B (en) | 2002-12-21 |
| US20010027511A1 (en) | 2001-10-04 |
| EP1139223A2 (en) | 2001-10-04 |
| US7213117B2 (en) | 2007-05-01 |
| KR20010092333A (ko) | 2001-10-24 |
| EP1139223B1 (en) | 2016-05-11 |
| EP1139223A3 (en) | 2005-12-07 |
| JP3710671B2 (ja) | 2005-10-26 |
| KR100391080B1 (ko) | 2003-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710671B2 (ja) | １チップマイクロコンピュータ及びそれを用いたｉｃカード、並びに１チップマイクロコンピュータのアクセス制御方法 | |
| JP6306578B2 (ja) | メモリ保護装置及び保護方法 | |
| JP3529800B2 (ja) | 携帯データキャリヤー用データ保護マイクロプロセッサー回路 | |
| US7444668B2 (en) | Method and apparatus for determining access permission | |
| US7039779B2 (en) | Access monitor and access monitoring method for monitoring access between programs | |
| US8234476B2 (en) | Information processing apparatus and method of updating stack pointer | |
| JPH10228421A (ja) | メモリアクセス制御回路 | |
| JP4980464B2 (ja) | 書込プロテクトされたメモリ管理ユニット・レジスタを備える論理デバイス | |
| JP4945053B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
| US20050257016A1 (en) | Digital signal controller secure memory partitioning | |
| CN110968254B (zh) | 一种非易失性存储器的分区保护方法及装置 | |
| KR100505106B1 (ko) | 강화된 보안 기능을 갖춘 스마트 카드 | |
| CN114721493B (zh) | 芯片启动方法、计算机设备及可读存储介质 | |
| US20080005799A1 (en) | Program execution control circuit, computer system, and IC card | |
| US20190212930A1 (en) | Data storage chip and data access method | |
| US20020157085A1 (en) | Information processing apparatus | |
| CN112417528A (zh) | 用来管理支持数据存储的安全程序库的方法与电子装置 | |
| CN110569205A (zh) | 安全系统单芯片及其操作方法 | |
| JPH01261760A (ja) | コンピュータ装置 | |
| JP2004334385A (ja) | プログラム保護システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3710671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |