CN107958164A - 控制装置 - Google Patents

控制装置 Download PDF

Info

Publication number
CN107958164A
CN107958164A CN201710954370.2A CN201710954370A CN107958164A CN 107958164 A CN107958164 A CN 107958164A CN 201710954370 A CN201710954370 A CN 201710954370A CN 107958164 A CN107958164 A CN 107958164A
Authority
CN
China
Prior art keywords
safety
write access
access
register
unit program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710954370.2A
Other languages
English (en)
Inventor
惠木快昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okuma Corp
Original Assignee
Okuma Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okuma Corp filed Critical Okuma Corp
Publication of CN107958164A publication Critical patent/CN107958164A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/16—Memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

在使用不具有存储器保护的硬件的CPU的控制装置中，实现了这样的功能：对于RAM的安全相关单元数据区、外部集成电路的安全相关单元寄存器区以及CPU的内置外设I/O寄存器，以位为单位对来自非安全相关单元程序的未授权写入进行检测。存储器访问监控单元在检测到被允许访问安全相关单元区的安全相关单元程序的写访问之后，请求中断处理。该中断处理实现以下功能：通过使用退回至堆栈区的写访问源的程序计数器，来判断写访问源是安全相关单元程序还是非安全相关单元程序区，并且以位为单位判断安全相关单元区是发生改变，从而对来自非安全相关单元程序区的写访问进行检测。

Description

控制装置
相关申请的交叉引用
于2016年10月17日提交的申请号为2016-203657的日本专利申请，包括说明书、权利要求书、说明书附图和说明书摘要在内的全部公开内容，通过引用的方式整体并入本文。
技术领域
本发明涉及一种基于功能安全标准设计的具有安全相关单元的控制装置。具体地，本发明涉及一种具有非安全相关单元写入检测功能的控制装置，其具备以下功能：以位为单位检测意外写入，该意外写入是从在安全相关单元中的CPU上执行的非安全相关单元程序到在相同的CPU上执行的安全相关单元程序所使用的RAM或控制寄存器的，并且将系统转换至安全状态。
背景技术
例如IEC 61508系列等与功能安全有关的国际标准，要求系统设计成使得执行安全功能的安全相关单元不受执行正常功能的非安全相关单元的故障或设计错误的影响。
IEC 61508-3:2010中规定，当软件执行具有不同安全级别的安全功能时，必须保证在时间和空间上均具备独立性，或是对独立性的侵犯受到控制。该标准的附页给出了在同一台计算机上的软件要素之间实现互不干扰的方法的一些例子。正因为如此，在具有安全相关单元的控制装置中，通常将更高的特权级别分配给安全相关软件，使得只有安全相关软件能访问和写入存储安全相关变量的RAM或安全相关寄存器，并且存储器管理单元或存储器保护单元对每个特权级别指定允许写访问的空间。同时，近年来大多数安装使用的CPU没有存储器管理单元或存储器保护单元。因此，不易使用特权模式的保护方法。
JP 2013-148999 A(“专利文献1”)公开了一种方法，即使对于使用不具有系统保护的特权模式的CPU的控制装置，该方法也能提供防止非安全相关单元对外部集成电路中的安全相关单元寄存器的写访问功能。
此外，JP 2000-76135 A(“专利文献2”)公开了一种方法，在不具有特权模式的CPU中，其通过在解码存储器访问指令时，添加用于判断程序计数器和访问目标存储器地址的小尺寸的硬件，防止执行非预期的存储器访问指令。
然而，专利文献2的保护方法不能用在不具有在CPU指令解码时同时判断程序计数器和访问目标存储器地址的硬件的CPU中。
另一方面，例如，对于CPU的内部寄存器，需要防止来自非安全相关单元的以位为单位的写访问。然而，专利文献2保护方法采用以地址为单位指定访问区域的特权模式，专利文献1的保护方法采用将安全相关单元寄存器和非安全相关单元寄存器通过外部集成电路分开进而保护安全相关单元寄存器，它们都不行执行以位为单位的保护。正因为如此，当例如CPU的I/O端子同时存在安全相关I/O端子和非安全相关I/O端子时，必须采用特定的措施，例如，设计CPU外围电路使得可以在不同的寄存器中独立地设置端子，或者使用安全相关固件执行非安全相关1/O端子的输出过程。在现有技术中，存在对硬件和固件的设计限制。
本发明的优点在于提供一种基于功能安全标准设计的具有安全相关单元的控制装置，该控制装置具有非安全相关单元写入检测功能，具备这样的功能：即使使用不具有存储器保护的硬件的CPU，当存在由安全相关单元中的CPU执行的非安全相关单元程序所对在相同的CPU上执行的安全相关单元程序所使用的RAM或控制寄存器、或该RAM或控制寄存器中的任意位的意外写入时，将系统转换至安全状态。
发明内容
在功能安全标准中，当检测到系统异常时系统能够转换至安全状态就足够了。因此，不需要防止由于未经授权的访问对存储器或寄存器的改变，并且提供对未经授权的访问的检测并将系统转换至安全状态的功能就足够了。另一方面，一些安装使用的CPU具有监控地址总线状态的访问监控单元，该访问监控单元为对任意地址的访问至少判断读/写的地址范围和类型是否与预设值相匹配，并向CPU请求中断处理。例如，为了在不使用在线仿真器的情况下进行程序调试，存在具有访问监控单元的市场上能获得的的安装使用CPU。当使用具有访问监控单元的CPU时，对安全相关单元程序使用的RAM或控制寄存器的写访问发生中断处理。存储安全相关单元程序的ROM区域的地址范围和存储非安全相关单元程序的ROM区域的地址范围是分开的。中断过程使用保存在堆栈区的程序计数器判断写访问是来自安全相关单元程序还是非安全相关单元。对于非安全相关单元的写访问，中断处理比较备份数据来判断安全相关单元使用的位是否存在数据更改。备份数据是在安全相关单元的写访问期间或初始化期间设定的。
在本发明中，对安全相关单元程序所使用的RAM或控制寄存器的任意位的写访问，都将产生中断处理。在中断处理中，基于保存在堆栈的程序计数器判断写访问的源是来自安全相关单元程序还是来自非安全相关单元程序。在写访问是来自非安全相关程序的情况下，在中断处理中，将数据与备份数据进行比较，并且判断在安全相关位中的数据是否发生改变。如果安全相关位发生改变，那么在中断处理中，执行出错处理并将系统转换至安全状态。
附图说明
下面将结合以下说明书附图描述本发明的实施例，其中：
图1是本发明实施例的CPU处理算法的一个示例图；
图2是本发明实施例的CPU结构的一个示例图；
图3是本发明实施例的地址映射示例图。
附图标记说明
1CPU；2CPU内核；3内部总线；4内置ROM；5内置RAM；6总线状态控制器(BSC)；7外部集成电路；8内置外设I/O寄存器；9I/O端口；10存储器访问监控单元；11中断控制器(INTC)；41非安全相关程序单元程序区；42安全相关单元程序区；51非安全相关单元数据区；52安全相关单元数据区；53堆栈区；71非安全相关单元寄存器区；72安全相关单元寄存器区；81非分离式寄存器；91非安全输出端；92安全输出端；421安全相关位模式数据；521安全相关备份数据；811非安全相关位；812安全相关位。
具体实施方式
现在将以具有检测非安全相关单元的写入的功能的控制装置为例说明本发明的实施例。首先，参照图2的框图和图1的流程图，将对CPU的内置外设I/O寄存器8执行以位为单位的写入检测的实施例进行说明。作为与安全功能相关的数据区，安全相关单元数据区52设置在内置RAM 5中。此外，作为与安全功能相关的控制寄存器，安全相关单元寄存器区72设置在外部集成电路7中。进一步地，在设定CPU 1的操作的内置外设I/O寄存器8中，设置有安全功能和非安全功同时使用的非分离式寄存器81。非分离式寄存器81包括与安全功能相关的安全相关位812和与安全功能无关的非安全相关位811。在图2中，举例说明了使用设定I/O端口9的输出的寄存器作为非分离式寄存器81的情况。在I/O端口9中，与安全功能相关的安全输出端子92的输出电平和与安全功能不相关的非安全输出端91的输出电平分别根据安全相关位812和非安全相关位811的设置而变化。有必要防止在CPU上运行的非安全相关处理程序错误地对与安全功能相关的存储器、寄存器和寄存器中的特定位，更具体地，安全相关单元区52、安全相关单元寄存区域72和非分离式寄存器区域81(以下称为“安全相关单元区”)进行写访问。在本实施方式中，“安全相关处理程序”是指为安全而设计的特定的程序，并且是允许访问安全相关单元区的程序。另一方面，“非安全相关处理程序”是指与安全相关处理程序不同的程序，并且是不允许访问安全相关单元区的程序。
图2是涉及具有存储器访问监控单元10的微型计算机的存储器访问的框图。CPU内核2通过内部总线3从内置ROM 4中读取程序，并执行计算处理、对内置RAM5的访问处理、对外部集成电路7的访问处理、对内置外设I/O寄存器8的访问处理等处理。通过内部总线3来执行对内置RAM 5和内置外设I/O寄存器8的访问，并且通过内部总线3和BSC(总线状态控制器)6来执行对外部集成电路7的访问。存储器访问监控单元10监控内部总线3的总线周期，并且通过INIC(中断控制器)11向CPU内核2发出中断控制信号，用于响应对特定地址的读/写访问等。
图3是本实施方式的地址映射示例图。内置ROM 4(内置ROM区域)的地址分配范围、内置RAM 5(内置RAM区域)的地址分配范围、外部集成电路7(外部存储区域)的地址分配范围以及内置外设I/O寄存器8(内置外设I/O区域)的地址分配范围是由CPU的类型决定的。内置ROM 4的地址分配范围包括存储非安全相关处理程序的非安全相关单元程序区41，以及存储安全相关处理程序的安全相关单元程序区42。在编译期间分别指定这些区域对应的地址，使得每个地址范围都是连续的地址范围。内置RAM 5的地址分配范围包括存储非安全相关功能的数据的非安全相关单元数据区51、存储安全相关功能的数据的安全相关单元数据区52以及堆栈区53。在编译期间分别指定这些区域对应的地址，使得每个地址范围都是连续的地址范围。外部集成电路7的地址分配范围包括存储非安全相关功能的寄存器的非安全相关单元寄存器区71、存储安全相关功能的寄存器的安全相关单元寄存器区72。外部集成电路7被设计为使得每个地址范围都是连续的地址范围。在内置外设I/O寄存器8中，预先将非分离式寄存器81中的安全相关位812设定为位模式1，并且预先将非分离式寄存器81中的非安全相关位811设定为位模式0。这些位模式作为安全相关位模式数据421存储在安全相关单元程序区42中。在图3中展示了非安全相关位811和安全相关位812是连续的位，但非安全相关位811和安全相关位812在寄存器内可能是不连续的。由安全相关单元的程序设定的安全相关位的数据存储在安全相关单元数据区52中作为安全相关位备份数据521。
图1展示了本实施例对安全相关单元数据区52的写入进行检测处理的执行内容以及图1中各单元的操作的流程图。在图1的流程图中，左侧的流程是非安全相关单元处理流程或安全相关单元处理流程，以及，例如通过中断处理执行具有最高优先级的处理流程。当处理程序对安全相关单元区执行写访问时，存储器访问监控部分10检测写访问，并通过INTC 11向CPU内核2输出中断信号。
当CPU内核接收到中断信号时，CPU内核2通过硬件处理将状态寄存器和程序计数器保存在堆栈区53中，然后执行中断处理流程。在中断处理流程中，读取保存在堆栈区53中的程序计数器，并判断保存在堆栈区的程序计数器是否包括在安全相关单元数据区52的地址范围内。如果程序计数器不包括在这个地址范围内，则中断处理流程判断这个访问是来自非安全相关单元数据区51的写访问。另一方面，如果程序计数器包括在这个地址范围内，则中断处理流程将判断这个访问是来自安全相关单元数据区52的写访问。
在写访问是来自安全相关单元数据区52的情况下，对于非分离式寄存器81的写访问，确定非分离式寄存器81和安全相关位模式数据421的逻辑积，并存储在安全相关位备份数据521中。当非分离式寄存器81的安全相关位812的值在初始设定后没有改变的情况下，可以省略这一步骤。
在写访问是来自非安全相关单元数据区51的情况下，如果写访问是对安全相关单元数据区52或安全相关单元寄存器区72的写访问，则执行出错处理。对于非分离式寄存器81的写访问，确定非分离式寄存器81和安全相关位模式数据421的逻辑积是否与安全相关位备份数据521匹配，如果不匹配，则判断安全相关位812发生改变，并执行出错处理。
无论访问是来自非安全相关处理流程的写访问还是来自安全相关处理流程的写访问，对安全相关单元区的所有写访问，都执行通过中断对安全相关单元区的写入的检测处理。采用写入检测处理，处理时间将增加，但因为在非安全相关处理流程中，通常只执行对非分离式寄存器81的写访问，并且对非分离式寄存器的写访问的频率很低，因此处理时间的增加不会引起问题。此外，在安全相关处理流程中，该流程通常在优先级低的状态下执行，因此由于写入检测处理而造成的处理时间的增加不会引起问题。
如上所述，通过使用图2所示的CPU执行图1的流程图所示的写入检测处理，可以实现对安全相关程序所使用的RAM或寄存器或RAM和寄存器的特定位的意外写入的检测，并将系统转换至安全状态的功能。

Claims (2)

1.一种控制装置，其具有访问监控单元，当对任意地址的读/写访问的至少地址范围和类型与预设值匹配时，所述访问监控单元向CPU请求中断处理，其中，
所述访问监控单元在检测到对安全相关单元区的写访问之后请求中断处理，所述安全相关单元区包括安全相关单元程序所使用的RAM的安全相关单元数据区、外部集成电路的安全相关单元寄存器区和CPU的内置外设I/O寄存器，并且
所述中断处理具有以下功能：通过使用退回至堆栈区的写访问源的程序计数器，来判断对所述安全相关单元区的所述写访问是由所述安全相关单元程序进行的写访问还是由所述非安全相关单元程序进行的写访问，并以位为单位判断所述安全相关单元区是否发生改变，从而检测由所述安全相关单元程序进行的对所述安全相关区的所述写访问。
2.根据权利要求1所述的控制装置，其特征在于，
当对所述安全相关单元区的所述写访问是来自所述安全相关单元程序的写访问时，将非分离式寄存器和安全相关位模式数据之间的逻辑积作为备份数据而存储，所述非分离式寄存器包括在所述内置外设I/O寄存器中并且被所述安全相关单元程序和所述非安全相关单元程序同时使用，所述安全相关位模式数据展示在所述非分离式寄存器中由所述安全相关单元程序使用的区域，并且，
当对所述安全相关单元区的所述写访问是来自所述非安全相关单元程序的写访问时，如果所述非分离式寄存器和所述安全相关位模式数据之间的所述逻辑积与所述备份数据不匹配，则执行出错处理。
CN201710954370.2A 2016-10-17 2017-10-13 控制装置 Pending CN107958164A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016203657A JP6955858B2 (ja) 2016-10-17 2016-10-17 制御装置
JP2016-203657 2016-10-17

Publications (1)

Publication Number Publication Date
CN107958164A true CN107958164A (zh) 2018-04-24

Family

ID=61764977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954370.2A Pending CN107958164A (zh) 2016-10-17 2017-10-13 控制装置

Country Status (4)

Country Link
US (1) US10366018B2 (zh)
JP (1) JP6955858B2 (zh)
CN (1) CN107958164A (zh)
DE (1) DE102017123812A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111857594A (zh) * 2020-07-22 2020-10-30 苏州元璟半导体技术有限公司 一种基于软件服务的外部存储器接口及其使用方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10482289B2 (en) * 2017-08-24 2019-11-19 Qualcomm Incorporated Computing device to provide access control to a hardware resource
EP3470985A1 (en) * 2017-10-13 2019-04-17 CODESYS Holding GmbH Method and system for modifying an industrial control program
JP7115351B2 (ja) 2019-02-13 2022-08-09 オムロン株式会社 制御装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001256460A (ja) * 2000-03-14 2001-09-21 Sharp Corp １チップマイクロコンピュータ及びそれを用いたｉｃカード
US20050240701A1 (en) * 2004-04-27 2005-10-27 Matsushita Electric Industrial Co., Ltd. Interrupt control apparatus
CN101266635A (zh) * 2006-12-27 2008-09-17 英特尔公司 提供对临界存储器区域的受保护访问
CN102194064A (zh) * 2010-03-12 2011-09-21 中国长城计算机深圳股份有限公司 一种i/o监控方法
JP2013148999A (ja) * 2012-01-18 2013-08-01 Okuma Corp 制御装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684948A (en) * 1995-09-01 1997-11-04 National Semiconductor Corporation Memory management circuit which provides simulated privilege levels
JP2000076135A (ja) 1998-08-27 2000-03-14 Nippon Telegr & Teleph Corp <Ntt> プロセッサのメモリ保護方法及びプロセッサのメモリを保護されたｉｃカード
KR20130049110A (ko) * 2011-11-03 2013-05-13 삼성전자주식회사 인터럽트 할당 방법 및 장치
US9734326B2 (en) * 2014-02-04 2017-08-15 Nxp Usa, Inc. Dynamic interrupt stack protection
JP2016203657A (ja) 2015-04-15 2016-12-08 株式会社 協栄製作所 軌道走行用車両

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001256460A (ja) * 2000-03-14 2001-09-21 Sharp Corp １チップマイクロコンピュータ及びそれを用いたｉｃカード
US20050240701A1 (en) * 2004-04-27 2005-10-27 Matsushita Electric Industrial Co., Ltd. Interrupt control apparatus
CN101266635A (zh) * 2006-12-27 2008-09-17 英特尔公司 提供对临界存储器区域的受保护访问
CN102194064A (zh) * 2010-03-12 2011-09-21 中国长城计算机深圳股份有限公司 一种i/o监控方法
JP2013148999A (ja) * 2012-01-18 2013-08-01 Okuma Corp 制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111857594A (zh) * 2020-07-22 2020-10-30 苏州元璟半导体技术有限公司 一种基于软件服务的外部存储器接口及其使用方法

Also Published As

Publication number Publication date
DE102017123812A1 (de) 2018-04-19
US20180107615A1 (en) 2018-04-19
JP2018067047A (ja) 2018-04-26
JP6955858B2 (ja) 2021-10-27
US10366018B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
CN107958164A (zh) 控制装置
JP3529800B2 (ja) 携帯データキャリヤー用データ保護マイクロプロセッサー回路
US5396609A (en) Method of protecting programs and data in a computer against unauthorized access and modification by monitoring address regions
US10489332B2 (en) System and method for per-task memory protection for a non-programmable bus master
EP3198725B1 (en) Programmable ic with safety sub-system
CN103052942B (zh) 对齐控制
US11249689B2 (en) Memory device resilient to cyber-attacks and malfunction
US9542557B2 (en) Snoop-based kernel integrity monitoring apparatus and method thereof
CN108062486A (zh) 一种针对间接访问存储控制器的存储保护装置
CN108197503A (zh) 一种为间接访问存储控制器增加保护功能的装置
KR20050121729A (ko) 프로그램 제어식 유닛 및 방법
EP1066567B1 (en) Method and apparatus for secure address re-mapping
US8474045B2 (en) Method of detecting program attacks
US7806319B2 (en) System and method for protection of data contained in an integrated circuit
EP3460702A1 (en) Method to detect an attack by fault injection on a sensitive operation
EP3776302B1 (en) Method for activating sensors in a multi-unit device
JPS61279940A (ja) 計算機の異常検出装置
JPS6158054A (ja) プログラムの暴走検出方式
JP2016177717A (ja) メモリ制御装置及びメモリ制御方法
JPS62278653A (ja) 記憶保護方式
JPH0546485A (ja) 記憶制御装置
JPS5936847A (ja) ダイレクトメモリアクセス装置の監視方式
JPH01134632A (ja) 計算機の異常検出回路
JPS6324331A (ja) コンピユ−タの暴走検知装置
JPH0371236A (ja) エラー検出システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180424

WD01 Invention patent application deemed withdrawn after publication