JPH10240623A

JPH10240623A - 読み出し保護機能付きマイクロコンピュータ

Info

Publication number: JPH10240623A
Application number: JP9045094A
Authority: JP
Inventors: Michiaki Nishikawa; 道明西川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-02-28
Filing date: 1997-02-28
Publication date: 1998-09-11

Abstract

(57)【要約】【課題】外部プログラムからの内部プログラムやデー
タの読み出しを制限して保護を図る一方で、読み出しが
禁止されないプログラムやデータの読み出しを可能とす
る。【解決手段】内部プログラムメモリ１００及び外部プ
ログラムメモリ１０１から命令をフェッチする際のアド
レスを保持するレジスタ１０３と、このレジスタから出
力された前記アドレスがプログラムの実行が禁止された
アドレス空間に存在するか否かを検出する手段１３６
（１０５，１０６）と、この検出手投により、前記アド
レスがプログラムの実行が禁止されているアドレス空間
であることが検出された場合に前記内部プログラムメモ
リ１００の複数箇所の連続した任意のアドレス空間から
のプログラム実行を禁止する手段１２８とを備えてお
り、前記検出手投には内部プログラムメモリからのみア
クセス可能な禁止空間設定レジスタ１０７を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は外部にプログラムメ
モリを増設し、この外部プログラムメモリに記憶される
ユーザプログラムに基づいて動作することが可能なマイ
クロコンピュータに関し、特に内部に設けられたメモリ
に記憶されているプログラムやデータの読み出し保護を
図ったマイクロコンピュータに関する。

【０００２】

【従来の技術】外部プログラムメモリの増設が可能なマ
イクロコンピュータでは、増設された外部プログラムメ
モリのプログラムに基づいてマイクロコンピュータを動
作させたときに、マイクロコンピュータの内部に設けら
れているプログラムメモリやデータメモリから秘諾性の
高いプログラムやデータが読み出されるおそれがある。
このため、この種の読み出し保護を図ったマイクロコン
ピュータが提案されている。例えば、特開平７−２００
４１３号公報の技術では、プログラムカウンタから出力
されたアドレスが内蔵プログラムメモリのアドレス空間
に存在するか否かを検出し、このアドレスが内蔵プログ
ラムメモリのアドレス空間に存在しない場合に内蔵プロ
グラムメモリの読み出しを禁止する技術が記載されてい
る。また、特開平５−１７３８９０号公報の技術では、
携帯データキャリア用データ保護マイクロプロセッサに
おいて、ユーザープログラムの実行による不法記憶領域
へのアクセスを禁止するために用いられている。

【０００３】この技術を図３を用いて説明する。同図に
おいて、３１０はマイクロプロセッサ、３１１は制御ユ
ニット、３１２は論理演算ユニット、３１３はレジスタ
ファイル、３１５はデータレジスタ、ＰＣはプログラム
カウンタである。また、３３０はメモリアレイであり、
ＲＡＭ領域３３１、ＲＯＭ領域３３２、ＥＥＰＲＯＭ領
域３３３、ＥＥＰＲＯＭ領域３３４で構成される。そし
て、前記マイクロプロセッサ３１０に保護回路３２０が
設けられており、その比較器３２１はアドレスレジスタ
３１４と補助レジスタ３２２の内容を比乾し、アドレス
レジスタ３１４内のアドレス値が補助レジスタ３２２内
のアドレスｗよりも小さな場合、二次プログラムが不法
記憶領域にアクセスしていると判断し、信号を出力す
る。また、比較器３２３はプログラムカウンタＰＣと補
助レジスタ３２４の内容を比較し、前記ＰＣの内容がレ
ジスタ３２４内のアドレスｗと等しいか、またはそれ以
上の場合、二次プログラムが実行中であるとして信号を
出力する。比較器３２１と３２３の双方から信号出力が
あると、ＡＮＤゲート３２５はライン３２６を介して制
御ユニット３１１にリセット信号を出力し、二次プログ
ラムの実行を阻止する。

【０００４】

【発明が解決しようとする課題】このような従来の技術
のマイクロコンピュータでは、ユーザプログラムが実行
されているときにアクセスされるアドレスを、予め設定
されたアドレスと比較し、ユーザプログラムの配置され
ているアドレス範囲を越えるようなアクセスを行った場
合にそのアクセスを禁止させる構成とされているが、こ
の前提されたアドレスは１箇所しか設定していないた
め、この条件を満たすアドレスへのアクセスは全く不可
能になる。このため、仮にシステム内にあるデータの保
護を必要としない公のデータ及びサブルーチン等が存在
する場合でも、これらに対してのアクセスを行うことが
できず、マイクロコンピュータにおけるユーザプログラ
ムの機能を十分に生かすことができないという問題が生
じる。

【０００５】本発明の目的は、保護が必要とされるアド
レスへのアクセスを禁止する一方で、保護が必要とされ
ないアドレスへのアクセスを可能にし、ユーザプログラ
ムの機能を十分に生かすことが可能な読み出し保護機能
付きマイクロコンピュータを提供することにある。

【０００６】

【課題を解決するための手段】本発明は、内部プログラ
ムメモリ及び外部プログラムメモリから命令をフェッチ
する際のアドレスを保持するレジスタと、このレジスタ
から出力された前記アドレスがプログラムの実行が禁止
されたアドレス空間に存在するか否かを検出する手段
と、この検出手投により、前記アドレスがプログラムの
実行が禁止されているアドレス空間であることが検出さ
れた場合に前記内蔵プログラムメモリの複数箇所の連続
した任意のアドレス空間からのプログラム実行を禁止す
る手段とを備え、前記検出手投には内部プログラムメモ
リからのみアクセス可能な禁止空間設定レジスタを備え
ている。

【０００７】また、本発明は、内部プログラムメモリ及
び外部プログラムメモリにアクセスする際のアドレスを
保持するレジスタと、このレジスタから出力された前記
アドレスがデータの読み出しが禁止されたアドレス空間
に存在するか否かを挨出する手投と、前記検出手投によ
り、前記アドレスがデータの読み出しが禁止されている
アドレス空間であることが検出された場合に前記内蔵プ
ログラムメモリの複数箇所の連続した任意のアドレス空
間からのデータの読み出しを禁止する手段とを備え、前
記検出手投には内部プログラムメモリからのみアクセス
可能な禁止空間設定レジスタを備えている。

【０００８】ここで、前記禁止空間設定レジスタは、１
以上の下限レジスタと上限レジスタの対で構成され、こ
れら下限および上限レジスタによって前記連続した任意
のアドレス空間を設定する構成とされる。また、前記プ
ログラムの実行及び読み出しが禁止されている空間をア
クセスしていることが検出された場合に前記マイクロコ
ンピュータの動作をリセットさせる手段を備える。この
ように、１つのユーザプログラムに対して、データメモ
リの読み出し禁止範囲及びプログラム実行禁止範囲を複
数設定することを可能とし、また、ユーザプログラムの
種類によって、設定された読み出し禁止範囲の数を可変
するように構成する。

【０００９】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態のマ
イクロコンピュータのブロック図である。同図におい
て、プログラムデータメモリ１２９は、プログラムを記
憶する内部プログラムデータメモリ１００と、外部プロ
グラムメモリ１０１とで構成される。そして、前記プロ
グラムデータメモリ１２９のプログラムを実行するＣＰ
Ｕｌ０２と、プログラムデータメモリ１２９から命令を
フェッチする際のアドレスを出力するプログラムカウン
タ（ＰＣ）１０３と、そのアドレスが実行禁止アドレス
空間であることを検出するプログラム実行禁止検出回路
１３６と、前記プログラムデータメモリ１２９にアクセ
スする際のアドレスが代入されるアドレスレジスタ（Ｐ
Ａ）１０４と、このデータのアドレスがアクセス禁止空
間であること検出するデータ読み出し禁止検出回路１３
７と、前記２つの検出回路から同時に信号が検出された
時にＣＰＵｌ０２をリセットする信号１３０を出力する
リセット発生回路１２８、ここではＯＲゲートとで構成
されている。

【００１０】前記プログラム実行禁止検出回路１３６
は、実行禁止範囲設定レジスタ１０７と、このレジスタ
１０７のデータとプログラムデータメモリ１２９から命
令をフェッチする際のＰＣ１０３のアドレスとを比較
し、ＰＣｌ０３の値が実行禁止範囲内であれば検出信号
を出力する比較器１０５，１０６と、実行禁止範囲の設
定数を記憶するレジスタ１１９と、このレジスタ１１９
の信号１３２，１３３と前記比較器１０５，１０６の出
力を入力とする検出許可回路１２１，１２２と、前記許
可回路１２１，１２２の出力信号を入力とするプログラ
ム実行禁止信号発生回路１２５を備えている。なお、前
記レジスタ１０７は、下限レジスタ１０８，１１０と上
限レジスタ１０９，１１１で構成されている。

【００１１】一方、前記データ読み出し禁止検出回路１
３７は、データ読み出し禁止範囲設定レジスタ１１４
と、このレジスタ１１４のデータとＰＡ１０４からのデ
ータとを比較しＰＡｌ０４の値がデータ読み出し禁止範
囲内であれば検出信号を出力する比較器１１２，１１３
と、データ読み出し禁止範囲の設定数を記憶するレジス
タ１２０と、このレジスタ１２０の信号１３４，１３５
と前記比較器１１２，１１３の出力信号を入力とする検
出許可回路１２３，１２４と、これら検出許可回路１２
３，１２４の出力を入力とするデータ読み出し禁止要求
信号発生回路１２６と、このデータ読み出し禁止要求信
号発生回路１２６の出力信号であるデータ読みだし禁止
要求信号１３８と前記ＣＰＵ１０２からのデータリード
信号１３１を入力とする読み出し禁止信号発生回路１２
７を備えている。なお、前記レジスタ１１４は、下限レ
ジスタ１１５，１１７と上限レジスタ１１６，１１８で
構成されている。

【００１２】次に動作について説明する。マイクロコン
ピュータがリセット直後の状態では実行禁止範囲設定レ
ジスタ１０７、読み出し禁止範朗設定レジスタ１１４、
実行禁止範囲設定数レジスタ１１９及び読み出し禁止範
囲設定数レジスタ１２０は製造業者が予め設定した値と
なっている。この時に外部プログラムメモリ１０１にユ
ーザプログラムがロードされた場合、ＣＰＵｌ０２は外
部プログラムメモリ１０１にプログラムがロードされた
事を検知して、そのユーザの種類を判別してオベレーテ
ィングシステム内にある前記ユーザ用の実行禁止範囲設
定レジスタ１０７、読み出し禁止範囲設定レジスタ１１
４、実行禁止範囲設定敷レジスタ１１９及び読み出し禁
止範囲設定数レジスタ１２０の値を設定する。例えば、
今プログラムデータメモリ１２９においてプログラム実
行を禁止したい範囲をａ〜ｄとし、読み出し禁止にした
い範囲をａ〜ｂ，ｃ〜ｄとしたい場合は、実行禁止範囲
設定レジスタ１０７の下限レジスタ１０８に「ａ」、上
限レジスタ１０９に「ｄ」が代入され、実行禁止範囲設
定数レジスタ１１９には「１」が代入される。また、読
み出し禁止範囲設定レジスタ１１４の下限レジスタ１１
５に「ａ」、上限レジスタ１１６に「ｂ」、下限レジス
タ１１７に「ｃ」、上限レジスタ１１８に「ｄ」が代入
され、読み出し禁止範囲設定数レジスタ１２０には
「２」が代入される。

【００１３】この状態においてＣＰＵｌ０２がユーザプ
ログラムを実行して、プログラムデータメモリ１２９の
ａ〜ｂ内に配置されているサブルーチンをコールしよう
とした場合、先ずプログラムデータメモリ１２９から命
令をフェッチする際のアドレスがＰＣｌ０３に代入され
る。そうするとプログラム実行禁止検出回路１３６の比
較器１０５，１０６に前記ＰＣｌ０３の値が入力され
る。これにより、比較器１０６に入力されている下限レ
ジスタ１０８及び上限レジスタ１０９とＰＣｌ０３の値
が比較され、ＰＣｌ０３の値が下限レジスタ１０８以上
でかつ上限レジスタ１０９以下であるため、比較器１０
６は検出信号“Ｈ”を出力する。また比較器１０５の検
出信号は下限レジスタ１１０及び上限レジスタ１１１の
初期値によって“Ｈ”もしくは“Ｌ”の任意の信号が出
力される。

【００１４】そうすると今、実行禁止範囲設定数レジス
タ１１９は「１」に設定されているので、このレジスタ
１１９の出力信号１３２は“Ｈ”、出力信号１３３は
“Ｌ”として出力され、検出許可回路１２２の入力には
比較器１０６の出力“Ｈ”および実行禁止範囲設定数レ
ジスタ１１９の出力信号１３２の“Ｈ”が入力される。
このため、検出許可回路１２２は、２つの入力信号が共
に“Ｈ”なので、論理積をとるとその出力は“Ｈ”とな
る。この“Ｈ”の出力は、不正にシステム内のルーチン
を実行しようとしていることを検知したことを意味して
いる。

【００１５】また、検出許可回路１２１の出力は実行禁
止範囲設定数レジスタ１１９の出力信号１３３が“Ｌ”
であるために事実上比較器１０５の比較結果は無視され
る。よって、データ読み出し禁止信号発生回路１２５の
出力は検出許可回路１２２および検出許可回路１２１の
論理和となるので“Ｈ”となる。よって不正に命令を実
行していると判断することが出来る。また、今は読み出
し中ではないのでＣＰＵ１０２からのリード信号１３１
は“Ｌ”となり、リセット発生回路１２８の入力はプロ
グラム実行禁止信号が“Ｈ”で読み出し禁止信号が
“Ｌ”でリセット信号が発生し、ＣＰＵｌ０２をリセッ
トすることによってユーザプログラムの実行を禁止する
ことができる。

【００１６】また、ユーザプログラム実行中にプログラ
ムデータメモリ１２９のｃ〜ｄの空間のデータを読み出
そうとしたときには、プログラム実行禁止検出回路１３
６の比較器１０６はＰＣｌ０３の値が下限レジスタ１０
８以上、上限レジスタ１０９以下の範囲ではないので検
出信号“Ｌ”を出力する。また実行禁止範囲設定レジス
タ１１９は「１」となっているので、実行禁止範囲設定
数カウンタ１１９の出力信号１３３は“Ｌ”、出力信号
１３２は“Ｈ”となりこれらの信号を入力とする検出許
可回路１２１，１２２の出力は共に“Ｌ”となる。よっ
て、プログラム実行禁止検出回路１３６の出力は“Ｌ”
となる。

【００１７】一方、データ読み出し禁止検出回路１３７
は、プログラムデータメモリ１２９にアクセスするとき
のアドレスが代入されるＰＡ１０４の値が下限レジスタ
１１５の値以上でかつ上限レジスタ１１６以下の両方の
条件を満たしていないので比較器１１３の出力である検
出信号は“Ｌ”となり、また前記ＰＡ１０４の値が下限
レジスタ１１７の値以上でかつ上限レジスタ１１８以下
の両方の条件を満たしているため、比較器１１２の出力
である検出信号は“Ｈ”となり、さらに読み出し禁止範
囲設定数カウンタ１２０は「２」となっているので、こ
のカウンタ１２０の出力信号１３４，１３５は共に
“Ｈ”となり、検出許可回路１２３は“Ｌ”、検出許可
回路１２４は“Ｈ”を出力する。これにより、データ読
み出し禁止要求信号発生回路１２６は“Ｈ”を出力す
る。また、今読み出し中なのでＣＰＵ１０２からのリー
ド信号１３１は“Ｈ”であるため、データ読み出し禁止
信号はそのままりセット信号発生回路１２８の入力とな
りリセット信号発生回路１２８の出力は“Ｈ”となり、
リセット信号が発生し、ＣＰＵ１０２をリセットするこ
とによって読み出し禁止範囲からの読み出しを禁止する
ことができる。

【００１８】図２は本発明の第２の実施形態のマイクロ
コンピュータのブロック図である。この読み出し保護機
能付きマイクロコンピュータは、複数のユーザが外部プ
ログラムメモリ２０２にロードすることができ、かつそ
のユーザのレベルに応じて内部プログラムデータメモリ
２０１の読み出し範囲を伸長させたいときに使用され
る。同図において、プログラムデータメモリ２００は、
前記したプログラムを記憶する内部プログラムデータメ
モリ２０１と外部プログラムデータメモリ２０２とで構
成される。これに、前記プログラムを実行するＣＰＵ２
０３と、プログラムデータメモリ２００から命令をフェ
ッチする際のアドレスが出力されるＰＣ２０４と、この
アドレスが実行禁止アドレス空間であることを検出する
プログラム実行禁止検出回路２２９と、プログラムデー
タメモリ２００からデータを読み出すときのアドレスが
代入されるＰＡ２０５と、このアドレスがアクセス禁止
空間であること検出するデータ読み出し禁止検出回路２
３０と、前記２つの検出回路２２９，２３０から同時に
信号が検出された時に前記ＣＰＵ２０３をリセットする
リセット発生回路２２８で構成されている。

【００１９】前記プログラム実行禁止検出回路２２９
は、実行禁止範囲設定レジスタ２０７と、このレジスタ
２０７のデータとプログラムデータメモリ２００から命
令をフェッチする際のＰＣ２０４のデータとを比較し、
ＰＣ２０４の値が実行禁止範囲内であれば検出信号を出
力する比較器２０６と、実行禁止範囲の設定数を記憶す
るレジスタ２１０と、このレジスタ２１０の信号２１１
と前記比較器２０６の出力を入力とするプログラム実行
禁止信号発生回路２１１を備えている。なお、前記実行
禁止範囲設定レジスタ２０７は上限レジスタ２０８と下
限レジスタ２０９とで構成される。

【００２０】また、データ読み出し禁止検出回路２３
０は、データ読み出し禁止範囲設定レジスタ２１２と、
このレジスタ２１２のデータとプログラムデータメモリ
２００からデータを読み出す際のＰＡ２０５のデータと
を比較し、ＰＡ２０５の値がデータ読み出し禁止範囲内
であれば検出信号を出力する比較器２１９，２２０，２
２１と、データ読み出し禁止範囲の設定数を記憶するレ
ジスタ２２２と、このレジスタ２２２の信号２３２，２
３３，２３４と前記比較器２１９，２２０，２２１の出
力信号を入力とする検出許可回路２２３，２２４，２２
５と、これらの回路２２３，２２４，２２５の出力を入
力とするデータ読み出し禁止要求信号発生回路２２６
と、この回路２２６の出力信号であるデータ読み出し禁
止要求信号とＣＰＵ２０３からのデータリード信号２３
１を入力とする読み出し禁止信号発生回路２２７を備え
ている。なお、前記レジスタ２１２は下限レジスタ２１
３，２１５，２１７と上限レジスタ２１４，２１６，２
１８とで構成される。

【００２１】以上のように、プログラム実行禁止検出回
路２２９及びデータ読み出し禁止検出回路２３０の基本
的な構成は第１の実施形態とほとんど同じである。ただ
し、この実施形態においては、実行禁止範囲設定レジス
タ２０７とデータ読み出し禁止範囲設定レジスタ２１２
が共に論理配線によって製造業者が予め設定した値以外
に変更することができないように構成されている点で、
前記第１の実施形態とは構成が相違している。

【００２２】次に動作について説明する。マイクロコン
ピュータがリセット直後の状態で実行禁止範囲設定レジ
スタ２０７、読み出し禁止範囲設定レジスタ２１２、実
行禁止範囲設定数レジスタ２１０及び読み出し禁止範囲
設定数レジスタ２２２は製造業者が予め設定した値とな
っている。その時に、外部プログラムメモリ２０２にユ
ーザプログラムがロードされた場合、ＣＰＵ２０３は外
部プログラムメモリ２０２にプログラムがロードされた
事を検知して、そのユーザの種類を判別してオベレーテ
ィングシステム内にある前記ユーザ用の実行禁止範囲設
定数レジスタ２１０、及び読み出し禁止範囲設定数レジ
スタ２２２の値のみを設定する。

【００２３】例えば、今製造業者により、実行禁止範囲
設定レジスタ２０７の下限レジスタ２０９にアドレス
「ａ」、上限レジスタ２０８にアドレス「ｅ」、読み出
し禁止範囲設定レジスタ２１２の下限レジスタ２１３に
アドレス「ａ」、上限レジスタ２１４にアドレス
「ｃ」、下限レジスタ２１５にアドレス「ｃ」、上限レ
ジスタ２１６にアドレス「ｄ」、下限レジスタ２１７に
アドレス「ｄ」、上限レジスタ２１８にアドレス「ｅ」
が設定されているとし、前記ユーザ用の実行禁止範囲設
定数レジスタ２１０の値が「１」、読み出し禁止範囲設
定数レジスタ２２２の値が「２」となっているとする。
この場合、内部プログラムメモリを実行したら、比較器
２０６がアドレスａ〜ｅの範囲であるために検出信号を
出力してＣＰＵ２０３をリセットしてプログラムの実行
を阻止する。よって外部プログラムメモリ範囲以外での
プログラムはできない。

【００２４】次に、内部プログラムデータメモリ２０１
のアドレスｄ〜ｅの範囲を読み出した場合、比較器２１
９の検出信号は“Ｌ”、比較器２２０の検出信号は
“Ｌ”、比較器２２１の検出信号は“Ｈ”となる。しか
し、読み出し禁止範囲設定レジスタ２１２の出力信号２
３２及び出力信号２３３は“Ｈ”、出力信号２３４は
“Ｌ”となり、データ読み出し禁止要求信号は“Ｌ”と
なるので問題なくデータを読み出せる。

【００２５】また、内部プログラムデータメモリ２０１
のアドレスｃ〜ｄの範囲を読み出した場合、比較器２１
９の検出信号は“Ｌ”、比較器２２０の検出信号は
“Ｈ”、比較器２２１の検出信号は“Ｌ”となり、読み
出し禁止範囲設定レジスタ２１２の出力信号は前記信号
と同じレベルであるために出力信号２３３及び比較器２
２０の検出信号は共に“Ｈ”であるためにデータ読み出
し禁止要求信号が“Ｈ”となりＣＰＵ２０３がリセット
されプログラムデータメモリｃ〜ｄの読み出しを阻止す
ることができる。

【００２６】ここでもし読み出し禁止範囲設定数レジス
タ２２２の値が「１」となっていた場合、前記同様に内
部プログラムデータメモリ２０１のアドレスｃ〜ｄの範
囲を読み出したとき、比較器の検出信号は前記と同じレ
ベルであるが読み出し禁止範囲設定レジスタ２１２の出
力信号２３３が“Ｌ”となるので検出許可回路２２４の
出力は“Ｌ”となるため、データ読み出し禁止要求信号
が“Ｌ”となり問題なくデータを読み出すことができ
る。

【００２７】

【発明の効果】以上説明したように本発明は複数のプロ
グラム実行禁止アドレス及び複数の読みだし禁止アドレ
スを検出する手段と、それぞれのアドレスを検出したと
きに実行を禁止する手段とを設けているので、任意の連
続した複数のアドレス空間に対してのプログラム実行及
び読み出し禁止を行うことができる。これにより、本発
明では、予め複数の読みだし禁止範囲アドレスを設定し
ておき、ユーザの種類によって読み出し禁止範囲設定レ
ジスタの値を任意に調整することによって読み出しでき
る範囲を限定させることができ、読み出しを禁止する必
要があるプログラムやデータのみを確実に保護すること
ができる一方で、読み出しを禁止する必要がないプログ
ラムやデータの読み出しを可能にすることができる。

【図面の簡単な説明】

【図１】本発明のマイクロコンピュータの第１の実施形
態のブロック図である。

【図２】本発明のマイクロコンピュータの第２の実施形
態のブロック図である。

【図３】従来のマイクロコンピュータの一例のブロック
図である。

【符号の説明】

１００，２０１内部プログラムメモリ１０１，２０２外部プログラムメモリ１０２，２０３ＣＰＵ１０３，２０４プログラムカウンタ１０５，１０６，１１２，１１３，２０６，２１９，２
２０，２２１比較器１０７，２０７実行禁止範囲設定レジスタ１０８，１１０，１１５，１１７，２０９，２１３，２
１５，２１７下限レジスタ１０９，１１１，１１６，１１８，２０８，２１４，２
１６，２１８上限レジスタ１１４，２１２データ読み出し禁止範囲設定レジスタ１１９，２１０実行禁止範囲設定数レジスタ１２０，２２２読み出し禁止範囲設定数レジスタ１２１，１２２，１２３，１２４，２２３，２２４，２
２５検出許可回路１２５，２１１プログラム実行禁止信号発生回路１２６，２２６データ読み出し禁止要求信号発生回路１２７，２２７読み出し禁止信号発生回路１２８，２２８リセット発生回路１２９，２００プログラムデータメモリ

Claims

【特許請求の範囲】

【請求項１】内部にプログラムメモリまたはデータメ
モリを有し、外部にプログラムメモリを増設する事がで
きるマイクロコンピュータにおいて、前記内部プログラ
ムメモリ及び外部プログラムメモリから命令をフェッチ
する際のアドレスを保持するレジスタと、このレジスタ
から出力された前記アドレスがプログラムの実行が禁止
されたアドレス空間に存在するか否かを検出する手段
と、この検出手投により、前記アドレスがプログラムの
実行が禁止されているアドレス空間であることが検出さ
れた場合に前記内蔵プログラムメモリの複数箇所の連続
した任意のアドレス空間からのプログラム実行を禁止す
る手段とを備え、前記検出手投には内部プログラムメモ
リからのみアクセス可能な禁止空間設定レジスタを備え
たことを特徴とする読み出し保護機能付きマイクロコン
ピュータ。
【請求項２】内部にプログラムメモリまたはデータメ
モリを有し、外部にプログラムメモリを増設する事がで
きるマイクロコンピュータにおいて、前記内部プログラ
ムメモリ及び外部プログラムメモリにアクセスする際の
アドレスを保持するレジスタと、このレジスタから出力
された前記アドレスがデータの読み出しが禁止されたア
ドレス空間に存在するか否かを挨出する手投と、前記検
出手投により、前記アドレスがデータの読み出しが禁止
されているアドレス空間であることが検出された場合に
前記内蔵プログラムメモリの複数箇所の連続した任意の
アドレス空間からのデータの読み出しを禁止する手段と
を備え、前記検出手投には内部プログラムメモリからの
みアクセス可能な禁止空間設定レジスタを備えたことを
特徴とする読み出し保護機能付きマイクロコンピュー
タ。
【請求項３】内部にプログラムメモリまたはデータメ
モリを有し、外部にプログラムメモリを増設する事がで
きるマイクロコンピュータにおいて、前記内部プログラ
ムメモリ及び外部プログラムメモリから命令をフェッチ
する際のアドレスを保持する第１のレジスタと、この第
１のレジスタから出力された前記アドレスがプログラム
の実行が禁止されたアドレス空間に存在するか否かを検
出する第１の検出手段と、この第１の検出手投により、
前記アドレスがプログラムの実行が禁止されているアド
レス空間であることが検出された場合に前記内蔵プログ
ラムメモリの複数箇所の連続した任意のアドレス空間か
らのプログラム実行を禁止する手段と、前記内部プログ
ラムメモリ及び外部プログラムメモリにアクセスする際
のアドレスを保持する第２のレジスタと、この第２のレ
ジスタから出力された前記アドレスがデータの読み出し
が禁止されたアドレス空間に存在するか否かを挨出する
第２の検出手投と、この第２の検出手投により、前記ア
ドレスがデータの読み出しが禁止されているアドレス空
間であることが検出された場合に前記内蔵プログラムメ
モリの複数箇所の連続した任意のアドレス空間からのデ
ータの読み出しを禁止する手段と、前記第１および第２
の検出手投にはそれぞれ内部プログラムメモリからのみ
アクセス可能な禁止空間設定レジスタを備えたことを特
徴とする読み出し保護機能付きマイクロコンピュータ。
【請求項４】前記禁止空間設定レジスタは、１以上の
下限レジスタと上限レジスタの対で構成され、これら下
限および上限レジスタによって前記連続した任意のアド
レス空間を設定する請求項１ないし３のいずれかの読み
出し保護機能付きマイクロコンピュータ。
【請求項５】前記プログラムの実行及び読み出しが禁
止されている空間をアクセスしていることが検出された
場合に前記マイクロコンピュータの動作をリセットさせ
る手段を備える請求項４の読み出し保護機能付きマイク
ロコンピュータ。