JP4669666B2 - マイクロコンピュータ - Google Patents

マイクロコンピュータ Download PDF

Info

Publication number
JP4669666B2
JP4669666B2 JP2004129735A JP2004129735A JP4669666B2 JP 4669666 B2 JP4669666 B2 JP 4669666B2 JP 2004129735 A JP2004129735 A JP 2004129735A JP 2004129735 A JP2004129735 A JP 2004129735A JP 4669666 B2 JP4669666 B2 JP 4669666B2
Authority
JP
Japan
Prior art keywords
area
program
microcomputer
address
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004129735A
Other languages
English (en)
Other versions
JP2005301949A5 (ja
JP2005301949A (ja
Inventor
和彦 秋山
崇幸 神戸
治信 温品
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Carrier Corp
Original Assignee
Toshiba Carrier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Carrier Corp filed Critical Toshiba Carrier Corp
Priority to JP2004129735A priority Critical patent/JP4669666B2/ja
Priority to CNB2005100717509A priority patent/CN100361097C/zh
Priority to KR1020050022666A priority patent/KR100699639B1/ko
Publication of JP2005301949A publication Critical patent/JP2005301949A/ja
Publication of JP2005301949A5 publication Critical patent/JP2005301949A5/ja
Application granted granted Critical
Publication of JP4669666B2 publication Critical patent/JP4669666B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05CAPPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C5/00Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work
    • B05C5/02Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work the liquid or other fluent material being discharged through an outlet orifice by pressure, e.g. from an outlet device in contact or almost in contact, with the work
    • B05C5/0225Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work the liquid or other fluent material being discharged through an outlet orifice by pressure, e.g. from an outlet device in contact or almost in contact, with the work characterised by flow controlling means, e.g. valves, located proximate the outlet

Landscapes

  • Storage Device Security (AREA)

Description

この発明は、記憶領域が複数の領域に区分された記憶手段を有するマイクロコンピュータに関する。
従来、各種制御器においては、マイクロコンピュータが用いられ、内部の記憶手段たとえばROM(リード・オンリ・メモリ)に記憶されたプログラムによって動作するようになっている。このような制御器の制御系は、搭載される機器の全体の制御動作を決定し処理する部分と、その決定された動作内容に従って機器の各種アクチュエータを制御する駆動処理(ドライバー)部分とで構成される。アクチュエータが簡単なリレーやスイッチであれば、ドライバー部分は簡単に構成できるが、容量の大きい直流モータ等を駆動する場合は、ドライバー部分にとってかなりの負荷となり、その駆動用のプログラムも大きな容量となる。
たとえば、空調機の制御器には、モータ回転数などを決定し処理する機器制御用マイクロコンピュータ(制御用MCU)と、その決定された動作内容に従ってモータを駆動するモータ駆動用マイクロコンピュータ(駆動用MCU)と、が設けられる。これらマイクロコンピュータは、それぞれ1つのチップからなり、それぞれのチップには、プログラムやデータを記憶するROM、一時的にデータを記憶するRAM、プログラムの実行やデータ処理を行うCPUなどが設けられている。
モータ駆動用マイクロコンピュータのROMには、モータ駆動に必要なアルゴリズムが記述されたプログラムが記憶され、機器制御用マイクロコンピュータのROMには機器の制御に必要なプログラムが記憶される。これらマイクロコンピュータは通信線により接続され、機器制御用マイクロコンピュータはモータ駆動用マイクロコンピュータに対してモータの回転数を指示し、モータ駆動用マイクロコンピュータは機器制御用マイクロコンピュータに実際のモータ回転数のデータを送信する。
このようなシステムにおいて、各マイクロコンピュータの相互間では通信規約に応じた指示や回答が行われるだけで、それぞれのマイクロコンピュータのROMに記憶されているプログラムは各々のマイクロコンピュータ内のみで実行される。したがって、一方のマイクロコンピュータから他方のマイクロコンピュータのROMにアクセスすることはできず、それぞれのマイクロコンピュータのプログラム内容は秘密に保持される。
しかしながら、このシステムにおいては、マイクロコンピュータが2つ必要となり、システム自体も大型化してしまうという問題がある。そこで、1つのマイクロコンピュータでモータ駆動と機器制御の両方を実行できれば、機器の小型化、コストダウン等の様々なメリットが得られる。そこで、1つのマイクロコンピュータのROMに両方の制御プログラムを記憶させて使用することが考えられるが、この場合、従来のマイクロコンピュータの構成ではROMに記憶された全てのプログラムに対してアクセスが可能となってしまう。
ここで、モータ制御プログラムと機器制御プログラムを別々の会社が作成する場合には、それぞれ相手方のプログラムの内容が読み出し可能となり、両者間での機密が保てないという問題がある。
一方、メモリ内のデータの秘密保持を目的として、メモリのアドレスバス及びデータバスのバス権に関しCPUと外部のいずれかが選択的に優先権を持つマイクロコンピュータがある。このマイクロコンピュータでは、外部がバス権を持つときに、メモリ内のデータの外部読み出しや書き込みを禁止するための禁止領域(アドレス)を設けることができる(例えば特許文献1)。すなわち、メモリ内の特定領域については、外部がバス権を持つ場合にはアクセスができず、読み出しや書き込みができなくなり、その特定領域のデータの外部読み出しは禁止され、データやプログラムの秘密性が維持される。
特開平11−110294号公報
しかしながら、上記のように外部にバス権を持たせることのできるマイクロコンピュータの場合、外部からマイクロコンピュータ内のメモリヘのアクセスを禁止することはできても、マイクロコンピュータ内のメモリに記憶されたプログラムの秘密保持をマイクロコンピュータ内でどのように達成するかについては何も考慮されていない。
この発明は、上記の事情を考慮したもので、記憶手段に記憶されたプログラムの秘密保持を当該マイクロコンピュータ内で達成することができるマイクロコンピュータを提供することを目的としている。
請求項1に係る発明のマイクロコンピュータは、内部に記憶手段を備えたものであって、記憶手段の記憶領域として、当該マイクロコンピュータが搭載される機器の全体を制御する総合制御プログラムが記憶される第1領域と、その総合制御プログラムに応じて前記機器の各機能を個別に制御する個別制御プログラムが記憶される第2領域とを設けている。そして、第1領域および第2領域のいずれにおいても所定のアドレスに対する他の領域からの命令に基づくアクセスを許容し、残りのアドレスに対する他の領域からの命令に基づくアクセスを禁止する監視部と、記憶手段に記憶された初期設定プログラムによって第1領域および第2領域のそれぞれに対し、監視部において他の領域からの命令に基づくアクセスの禁止を有効とするか無効とするかを切換指定するための切換手段とを有している。
請求項2に係る発明のマイクロコンピュータは、監視部によるアクセスの禁止を有効とするか無効とするかを切換指定するための切換手段、をさらに有する。
この発明によれば、1つの記憶手段に記憶された複数のプログラムに関する秘密保持が可能なマイクロコンピュータを提供できる。
[1]以下、この発明の第1の実施形態について図面を参照して説明する。
図1は空調機に搭載された本発明のマイクロコンピュータの概要である。1は記憶手段であるROM(リード・オンリ・メモリ)で、記憶領域が複数の領域たとえば第1領域と第2領域とに区分されている。
第1領域には、初期設定プログラムおよび総合制御プログラムが記憶されている。初期設定プログラムは、電源投入時に起動して、当該第1領域における全アドレスのうち、予め定められているアドレスに対するアクセスを許容して残りのアドレスに対するアクセスを禁止する初期設定を行う。許容対象となるアドレスのデフォルト(変更)は不可能となっている。総合制御プログラムは、アドレスXa〜Xyに記憶されたデータやコマンドからなり、当該マイクロコンピュータが搭載されている機器の全体の制御動作を決定し処理する。コマンドとしては、第2領域のアドレスに対するジャンプ命令がある。
第2領域には、初期設定プログラムおよびコマンドが記憶されているとともに、総合制御プログラムに応じて空調機の各機能を個別に制御する個別制御プログラムとして、起動制御プログラム、回転数制御プログラム、停止制御プログラムが記憶されている。初期設定プログラムは、電源投入時に起動して、当該第2領域における全アドレスのうち、予め定められているアドレスに対するアクセスを許容して残りのアドレスに対するアクセスを禁止する初期設定を行う。許容対象となるアドレスのデフォルト(変更)は不可能となっている。コマンドは、アクセスの許容が初期設定されるアドレスA1,A2,A3に記憶されている。アドレスA1のコマンドは、起動制御プログラムへのジャンプ命令。アドレスA2のコマンドは、回転数制御プログラムへのジャンプ命令。アドレスA3のコマンドは、停止制御プログラムへのジャンプ命令である。
なお、電源投入時には、最初に第1領域の初期設定プログラムが動作し、その後、続いて第2領域の初期設定プログラムが動作するようになっている。
起動制御プログラムは、空調機の起動を制御するもので、アクセスの禁止が初期設定されるアドレスB1〜Bnに記憶されている。最後アドレスBnには、総合制御プログラムのアドレス“Xi+1”への戻り命令が記憶されている。回転数制御プログラムは、空調機における圧縮機モータの回転数Fを制御するもので、アクセスの禁止が初期設定されるアドレスC1〜Cnに記憶されている。最後アドレスCnには、総合制御プログラムのアドレス“Xn+1”への戻り命令が記憶されている。停止制御プログラムは、空調機の停止を制御するもので、アクセスの禁止が初期設定されるアドレスD1〜Dnに記憶されている。最後アドレスDnには、総合制御プログラムのアドレス“Xy+1”への戻り命令が記憶されている。
一方、2はRAM(ランダム・アクセス・メモリ)で、データの一時記憶用として使用される。
このROM1およびRAM2に、監視部3を介してCPU4が接続されている。そして、監視部3およびCPU4には、プログラムカウンタ5およびプロテクト切換部(切換手段)6が接続されている。
監視部3は、ROM1における第1領域と第2領域の相互間でのアクセスの許容・禁止を監視および管理する。プロテクト切換部6は、CPU4からの指令に基づき、ROM1における第1領域と第2領域の相互間でのアクセスの禁止を有効とするか無効とするかを監視部3を通して切換指定する。
つぎに、上記の構成の作用を説明する。
電源が投入されると、ROM1における第1領域の初期設定プログラムおよび第2領域の初期設定プログラムが起動する。第1領域の初期設定プログラムは、第1領域における全てのアドレスに対するアクセスを許容する初期設定を行う。第2領域の初期設定プログラムは、第2領域における全アドレスのうち、予め定められているアドレス“A1”“A2”“A3”に対するアクセスを許容して、残りのアドレスに対するアクセスを禁止する初期設定を行う。
この初期設定により、ROM1の第1領域に記憶されている総合制御プログラムは、第2領域の開放されているアドレス“A1”“A2”“A3”のコマンドを橋渡しにして、第2領域内の起動制御プログラム、回転数制御プログラム、停止制御プログラムにアクセスすることが可能となる。
したがって、第1領域内の総合制御プログラムが実行されていき、アドレスXiのコマンド“A1へジャンプ”が読出されると(圧縮機モータの起動が必要な状態)、その読出されたコマンドに基づいて、第2領域のアドレス“A1”に記憶されているコマンド“B1へジャンプ”が読出される。このコマンドに基づき、第2領域内の起動制御プログラムが起動し、圧縮機モータの起動が制御される。起動制御プログラムの最終アドレスBnにはコマンド“Xi+1へ戻り”が記憶されており、そのコマンドに基づいて第1領域内の総合制御プログラムのアドレス“Xi+1”からの処理が実行される。
総合制御プログラムにおいて、アドレス“Xn”のコマンド“A2へジャンプ”が読み出されると(圧縮機モータの回転数制御が必要な状態)、その読出されたコマンドに基づいて、第2領域のアドレス“A2”に記憶されているコマンド“C1へジャンプ”が読出される。このコマンドに基づき、第2領域内の回転数制御プログラムが起動し、圧縮機モータの回転数Fが制御される。この場合、目標回転数FtがRAM2の所定のアドレスに記憶され、圧縮機モータの回転数Fがその目標回転数Ftとなるように圧縮機モータが駆動制御される。回転数制御プログラムの最終アドレスCnにはコマンド“Xn+1へ戻り”が記憶されており、そのコマンドに基づいて第1領域内の総合制御プログラムのアドレス“Xn+1”からの処理が実行される。
この回転数制御プログラムに関するデータ処理の経過を図2に示している。
総合制御プログラムの処理が進み、アドレス“Xy”のコマンド“A3へジャンプ”が読み出されると(圧縮機モータの停止が必要な状態)、その読出されたコマンドに基づいて、第2領域のアドレス“A3”に記憶されているコマンド“D1へジャンプ”が読出される。このコマンドに基づき、第2領域内の停止制御プログラムが起動し、圧縮機モータの停止が制御される。停止制御プログラムの最終アドレスDnにはコマンド“Xy+1へ戻り”が記憶されており、そのコマンドに基づいて第1領域内の総合制御プログラムのアドレス“Xy+1”からの処理が実行される。
以上のように、ROM1の第2領域におけるアドレス“A1”“A2”“A3”に対するアクセスを許容し、第2領域の残りのアドレスに対するアクセスについては禁止することにより、第2領域のアドレス“A1”“A2”“A3”以外のアドレスの内容を第1領域内のプログラムによって読出すことはできない。よって、第1領域内のプログラムの作成者に対し、第2領域内のプログラムの秘密が保持される。すなわち、ROM1に記憶されたプログラムの秘密保持を当該マイクロコンピュータ内で達成することができる。
なお、上記実施形態では、アドレス“Bn”“Cn”“Dn”にそれぞれ第1領域の制御プログラム内の戻るべきアドレスを記憶していることとしたが、ジャンプ命令ではなく、コール命令を用いればより簡単にプログラム化可能となる。すなわち、コール命令が出されるとその命令が記憶されていたアドレスがRAM2に記憶され、その後のリターン命令によって、このRAM2に記憶されたアドレスに“1”加算したアドレスに自動的に移行するようにできる。具体的には、アドレス“Xi”でアドレス“A1”をコールするとアドレス“Xi”がRAM2に記憶され、続くアドレス“A1”でアドレス“B1”へジャンプさせる。そこで、アドレス“Bn”においてリターン命令が実行されるとさきほどのコール命令によってRAMに記憶されたアドレス“Xiに1だけ加算したアドレス“Xi+1”へと戻ることになり、上記実施形態と同じ動作を行わせることができる。したがって、コール命令とリターン命令を組み合わせて使用することで、アドレス“Bn”に予め戻るべきアドレスを記憶させる必要がないため、それぞれの領域でのプログラム作成の自由度が高くなる。
CPU4からプロテクト切換部6へ禁止解除指令が送られた場合には、プロテクト切換部6が監視部3を操作することにより、第2領域のアドレスの“A1”“A2”“A3”以外のアドレスに対するアクセスの禁止が無効となる。この場合、ROM1の第1領域および第2領域の全てのアドレスに対するアクセスが可能となる。ただし、この場合の禁止解除指令は、それぞれの領域のプログラム作成者のみが設定できるものであり、ROM1内の一方の領域のプログラム作成者等による人為的な操作によって他方の領域のプログラム作成者が意図的に設定できるものではない。これにより、ROM1内のプログラムに対する機密性を確実に保つことができる。例えば、第1領域内において第2領域の全てのプログラム内容を外部に出力するプログラムを入れておいた場合には、第2領域のプログラムの禁止されているアドレスにアクセスした時には、プログラムが停止し、以後の動作を実行しなくなり、プログラム内容を外部出力することはできなくなる。
一方、単一のプログラム作成者がすべての領域を使用する場合には機密性の保持は不要であるため、ROM1の全領域に対してアクセス許可を設定しておけば、ROM1の全領域が制限なく使用可能となり、ROM1を、従来の全アドレスにアクセス可能な単一領域のROMと同等に取り扱うことができ、マイクロコンピュータに汎用性を持たせることができる。
なお、上記実施形態では、空調機に搭載されるマイクロコンピュータを例に説明したが、他の機器に搭載されるマイクロコンピュータにも同様に適用が可能である。また、アクセスの禁止をROM1の第2領域に対してのみ行う場合の例について説明したが、アクセスの禁止をROM1の第1領域および第2領域の両方に対し行うことももちろん可能である。さらには、ROM1内を3つ以上の領域に区分してそれぞれにアクセス許可/禁止を設定するようにしてもよい。
[2]この発明の第2の実施形態を図3および図4により説明する。
図3に示すように、ROM1の第1領域に、初期設定プログラムおよび総合制御プログラムが記憶されている。初期設定プログラムは、アドレスW1〜Wnに記憶されたデータやコマンドからなり、電源投入時に起動して、ROM1の第2領域あるいはRAM2からのアクセスに基づく当該第1領域における読出し・書込み処理を禁止もしくは許可する初期設定を行う。禁止もしくは許可は、第1領域を担当するプログラム作成者により設定される。コマンドとしては、第2領域のアドレスA1に対するコール命令がある。総合制御プログラムは、アドレスXa〜Xyに記憶されたデータやコマンドからなり、当該マイクロコンピュータが搭載されている機器の全体の制御動作を決定し処理する。コマンドとしては、第2領域のアドレスB1,C1,D1に対するコール命令がある。
第2領域には、初期設定プログラムが記憶されているとともに、総合制御プログラムに応じて空調機の各機能を個別に制御する個別制御プログラムとして、起動制御プログラム、回転数制御プログラム、停止制御プログラムが記憶されている。初期設定プログラムは、アドレスA1〜Anに記憶されたデータやコマンドからなり、電源投入時に起動する第1領域の初期設定プログラムからコールされて起動し、第1領域あるいはRAM2からのアクセスに基づく当該第2領域における読出し・書込み処理を禁止するか許可するかの初期設定を行う。禁止するか許可するかは、第2領域を担当するプログラム作成者により設定される。
起動制御プログラム、回転数制御プログラム、停止制御プログラムについては、第1の実施形態と同じなので、その説明は省略する。
一方、RAM(ランダム・アクセス・メモリ)は、データの一時記憶用として使用される。
このROM1およびRAM2に、監視部3を介してCPU4が接続されている。そして、監視部3およびCPU4には、プログラムカウンタ(PC)5およびプロテクト切換部(切換手段)6が接続されている。
監視部3は、ROM1における第1領域および第2領域の相互間のアクセス、あるいは第1領域および第2領域に対するRAM経由のアクセスによるデータの読出し・書込み処理の許容・禁止を監視および管理するもので、とくにデータの読出し処理を禁止する読出禁止手段、およびデータの書込み処理を禁止する書込禁止手段の機能を有している。具体的には、監視部3は読出し及び書込みの命令に対し、その命令の発生元のアドレスと読出しまたは書込み先のアドレスが同じ領域かどうかによって読込み、書込みの許可、禁止を決定する。なお、ROM1として、データの読出しと書込みが可能なROMを採用したマイクロコンピュータで説明するが、データの書込みが不可能なROMを採用している場合には、書込み処理がないため、監視部3は、読出禁止手段の機能のみを持ち、書込禁止手段の機能は持たない。
プロテクト切換部6は、ROM1における第1領域の初期設定プログラムおよび第2領域の初期設定プログラムのそれぞれの実行に伴うCPU4からの指令に応じて、監視部3の読出禁止手段の処理および書込禁止手段の処理をそれぞれ有効とするか無効とするかを切換指定する。すなわち、プロテクト切換部6において禁止が設定されたならば、監視部3は読出し及び書込みの命令に対し、その命令の発生元のアドレスと読出しまたは書込み先のアドレスが同じ領域かどうかを判別して読込み、書込みの許可、禁止を決定する。
つぎに、上記の構成の作用を説明する。
電源が投入されると、ROM1における第1領域の初期設定プログラムが起動し、続いて第2領域の初期設定プログラムが起動する。第1領域の初期設定プログラムは、第1領域に対してのアクセスによるデータの読出し・書込み処理を禁止するか許可するかの初期設定を行う。第2領域の初期設定プログラムは、第2領域に対してのアクセスによるデータの読出し・書込み処理を禁止するか許可するかの初期設定を行う。
この初期設定において、第1領域および第2領域における自身以外の領域からのアクセスによるデータの読出し・書込み処理が禁止されたとする。
この場合、図4のフローチャートに示すように、第2領域のデータを読出す命令が第1領域から発生すると、監視部3により、読出し対象が第2領域であることが判別され、かつ読出し命令の発生元のアドレスが第1領域であることがプログラムカウンタ5の内容から判別され、これら判別結果に基づいて第1領域内のプログラムが停止される。第1領域内のプログラムが停止することにより、第2領域に対する第1領域からのアクセスが不可能となり、第2領域内のデータを読出すことはできない。例えば、第2領域の全てのプログラム内容を外部出力するためのプログラムを第1領域に入れておいた場合には、第2領域のアドレスの内容を読出そうとする処理が実行された時点で、第1領域内のプログラムが停止して、以後の動作を実行しなくなり、第2領域のプログラム内容を外部出力することができなくなる。よって、第1領域内のプログラムの作成者に対し、第2領域内のプログラムの秘密が保持される。つまり、ROM1に記憶されたプログラムの秘密保持を当該マイクロコンピュータ内で達成することができる。
第1領域のデータを読出す命令が第2領域から発生した場合は、監視部3により、読出し対象が第1領域であることが判別され、かつ読出し命令の発生元のアドレスが第2領域であることがプログラムカウンタ5の内容から判別され、これら判別結果に基づいて第2領域内のプログラムが停止される。第2領域内のプログラムが停止することにより、第1領域に対する第2領域からのアクセスが不可能となり、第1領域内のデータを読出すことはできない。よって、第2領域内のプログラムの作成者に対し、第1領域内のプログラムの秘密が保持される。
一方、各初期設定プログラムによる初期設定において、読出し・書込み処理が許可されていれば、CPU4からプロテクト切換部6へ許可が指令され、プロテクト切換部6から監視部3への操作により、第1領域および第2領域の自身以外からのアクセスによるデータの読出し・書込み処理の禁止が無効にされる。これにより、ROM1の第1領域および第2領域の全てのアドレスに対するデータの読出し・書込み処理が可能となる。
なお、ここでは監視部3の動作を図4のフローチャートに基づき説明したが、実際には監視部3はマイクロコンピュータ内のハード論理回路で形成される。
すでに説明したように、データの読出し・書込み処理を禁止するか許可するかの初期設定は、第1領域および第2領域のプログラム作成者のみがそれぞれ初期設定プログラムによって設定できる。一方の領域のプログラム作成者が、人為的な操作などで他方の領域のプログラム作成者になりきることはできない。したがって、ROM1内のプログラムに対する機密性を確実に保つことができる。
なお、読出し・書込み処理が禁止されれば、RAM2を経由したアクセスによる読出し・書込み処理も同じく禁止される。これは、ROM1のプログラムがRAM2に一旦移された場合に、移されたプログラムの処理が可能となってしまう点に対処したもので、その場合のRAM2を経由した読出し・書込み処理を防止している。
なお、RAM2に移されたプログラムに基づく読出し・書込み処理が行われた場合に、その処理の元になっているプログラムの出所(アドレス)がROM1の第1領域および第2領域のいずれであるかをプログラムカウンタ5のデータから判別し、判別した領域と読出し・書込み処理の対象領域とが同じであれば、RAM2を経由した読出し・書込み処理を許容するように構成しても良い。
また、本実施例のように書込み可能なROM1に対しては、読出し処理と同時に書込み処理が禁止される。これは次の不具合を防ぐためである。すなわち、一方の領域から他方の領域へのアクセスによって他方の領域へのプログラムの書込みが可能になると、他方の領域に「読出し」命令を書き込むことができる。他方の領域にとって、書き込まれた「読出し」命令は自身の領域内の命令となるため、読出禁止手段では読出し処理を禁止することができない。その結果、他方の領域の内容が読出し可能となる不具合を生じてしまう。
一方、ROM1の第1領域および第2領域におけるプログラム作成を同一のプログラム作成者が担当する場合には機密性の保持は不要であるため、ROM1の各領域における読出し・書込み処理の許可を初期設定プログラムにより設定しておくことにより、ROM1の各領域が制限なく使用可能となり、ROM1を、従来の全アドレスに対する読出し・書込み処理が可能な単一領域のROMと同等に取り扱うことができ、マイクロコンピュータに汎用性を持たせることができる。
なお、読出し・書込み処理の禁止をROM1の第1領域および第2領域の両方に対して設定する場合を例に説明したが、読出し・書込み処理の禁止を第1領域および第2領域のいずれか一方に対してのみ設定することももちろん可能である。さらには、ROM1内を3つ以上の領域に区分してそれぞれに読出し・書込み処理の許可/禁止を設定するようにしてもよい。
さらには、秘密保持の必要がないプログラムを読出禁止手段や書込禁止手段を設けないROMの一部の領域に書込み、他のROM領域のみに読出禁止手段や書込禁止手段を設ける構成としてもよい。
[3]なお、この発明は、上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、各実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、各実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
本発明の第1の実施形態の構成を示すブロック図。 同第1の実施形態におけるデータ処理の経過を示す図。 本発明の第2の実施形態の構成を示すブロック図。 同第2の実施形態の作用を説明するためのフローチャート。
符号の説明
1…ROM(記憶手段)、2…RAM、3…監視部、4…CPU、5…プログラムカウンタ、6…プロテクト切換部(切換手段)

Claims (2)

  1. 内部に記憶手段を備えたマイクロコンピュータにおいて、
    前記記憶手段の記憶領域として、当該マイクロコンピュータが搭載される機器の全体を制御する総合制御プログラムが記憶される第1領域と、その総合制御プログラムに応じて前記機器の各機能を個別に制御する個別制御プログラムが記憶される第2領域とを設け、この第2領域の所定のアドレスに対する第1領域からの命令に基づくアクセスを許容しその第2領域の残りのアドレスに対する第1領域からの命令に基づくアクセスを禁止する監視部を有することを特徴とするマイクロコンピュータ。
  2. 前記監視部によるアクセスの禁止を有効とするか無効とするかを切換指定するための切換手段、をさらに有することを特徴とする請求項1記載のマイクロコンピュータ。
JP2004129735A 2004-03-19 2004-04-26 マイクロコンピュータ Expired - Fee Related JP4669666B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004129735A JP4669666B2 (ja) 2004-03-19 2004-04-26 マイクロコンピュータ
CNB2005100717509A CN100361097C (zh) 2004-03-19 2005-03-18 微型计算机
KR1020050022666A KR100699639B1 (ko) 2004-03-19 2005-03-18 마이크로컴퓨터

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004081266 2004-03-19
JP2004129735A JP4669666B2 (ja) 2004-03-19 2004-04-26 マイクロコンピュータ

Publications (3)

Publication Number Publication Date
JP2005301949A JP2005301949A (ja) 2005-10-27
JP2005301949A5 JP2005301949A5 (ja) 2007-05-17
JP4669666B2 true JP4669666B2 (ja) 2011-04-13

Family

ID=35067525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004129735A Expired - Fee Related JP4669666B2 (ja) 2004-03-19 2004-04-26 マイクロコンピュータ

Country Status (3)

Country Link
JP (1) JP4669666B2 (ja)
KR (1) KR100699639B1 (ja)
CN (1) CN100361097C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385556B (zh) * 2011-11-08 2014-11-26 聚辰半导体(上海)有限公司 串行非易失性存储器及解除存储器写保护的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652054A (ja) * 1992-03-31 1994-02-25 Toshiba Corp 仮想記憶制御装置
JPH09160831A (ja) * 1995-12-08 1997-06-20 Hitachi Ltd 情報処理装置
JPH10228421A (ja) * 1997-02-14 1998-08-25 Nec Ic Microcomput Syst Ltd メモリアクセス制御回路
JPH10240623A (ja) * 1997-02-28 1998-09-11 Nec Corp 読み出し保護機能付きマイクロコンピュータ
JPH11110294A (ja) * 1997-10-01 1999-04-23 Toshiba Corp マイクロコンピュータ及び情報処理装置
JPH11305807A (ja) * 1998-04-23 1999-11-05 Fanuc Ltd プログラマブルコントローラ
JP2002099439A (ja) * 2000-09-21 2002-04-05 Nec Corp コンピュータシステムに適用するライブラリのリンク方法及びそのプログラムを記録した記録媒体
JP2002117381A (ja) * 2000-10-05 2002-04-19 Dainippon Printing Co Ltd Icカード
JP2004511031A (ja) * 2000-07-18 2004-04-08 ビットアーツ リミテッド ディジタル・データ保護構成
JP2007509441A (ja) * 2003-10-24 2007-04-12 インテル・コーポレーション システム中の信頼されたコンポーネントのデバッグ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4930578B1 (ja) * 1970-09-30 1974-08-14
US6615324B1 (en) * 2000-01-07 2003-09-02 Cygnal Integrated Products, Inc. Embedded microprocessor multi-level security system in flash memory
JP2002342164A (ja) * 2001-05-22 2002-11-29 Hitachi Ltd 記憶装置及びデータ処理装置並びに記憶部制御方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652054A (ja) * 1992-03-31 1994-02-25 Toshiba Corp 仮想記憶制御装置
JPH09160831A (ja) * 1995-12-08 1997-06-20 Hitachi Ltd 情報処理装置
JPH10228421A (ja) * 1997-02-14 1998-08-25 Nec Ic Microcomput Syst Ltd メモリアクセス制御回路
JPH10240623A (ja) * 1997-02-28 1998-09-11 Nec Corp 読み出し保護機能付きマイクロコンピュータ
JPH11110294A (ja) * 1997-10-01 1999-04-23 Toshiba Corp マイクロコンピュータ及び情報処理装置
JPH11305807A (ja) * 1998-04-23 1999-11-05 Fanuc Ltd プログラマブルコントローラ
JP2004511031A (ja) * 2000-07-18 2004-04-08 ビットアーツ リミテッド ディジタル・データ保護構成
JP2002099439A (ja) * 2000-09-21 2002-04-05 Nec Corp コンピュータシステムに適用するライブラリのリンク方法及びそのプログラムを記録した記録媒体
JP2002117381A (ja) * 2000-10-05 2002-04-19 Dainippon Printing Co Ltd Icカード
JP2007509441A (ja) * 2003-10-24 2007-04-12 インテル・コーポレーション システム中の信頼されたコンポーネントのデバッグ

Also Published As

Publication number Publication date
CN100361097C (zh) 2008-01-09
JP2005301949A (ja) 2005-10-27
CN1680927A (zh) 2005-10-12
KR20060044404A (ko) 2006-05-16
KR100699639B1 (ko) 2007-03-23

Similar Documents

Publication Publication Date Title
JP4669666B2 (ja) マイクロコンピュータ
JP2000020178A (ja) 電子制御装置
JP5045307B2 (ja) マルチコアシステム、電子制御ユニット、モータecu、制御システム、命令実行方法
JP2013510353A (ja) メモリ構成
JP4533713B2 (ja) 情報処理装置およびデータ転送制御方法
JP2008546067A (ja) 制御装置の記憶装置における切り替え方法および装置
JP2010009454A (ja) 情報処理装置
JP2006004280A (ja) マイクロコンピュータおよび電気機器
JP4669687B2 (ja) マイクロコンピュータのデータ記憶方法
JP2010257134A (ja) 半導体データ処理装置及びデータ処理システム
US20050108488A1 (en) Programme-controlled unit
JP2002073358A (ja) 仮想計算機主記憶のアクセス制御方法
JP2010113630A (ja) シリアルバスシステム
JP2003140946A (ja) 記憶装置
JP2020135046A (ja) 制御装置
JPH07261997A (ja) フラッシュrom管理方式
JP4978181B2 (ja) メモリ装置
JP2701739B2 (ja) プロセッサの系切替え方式
JP2007188383A (ja) マイクロコンピュータ
JP2007164250A (ja) アクセス制御回路及び情報処理装置
JPH06202901A (ja) Romエミュレート方式デバッガ及びromエミュレート方法
JPH02150924A (ja) メモリ装置
JPS61285557A (ja) メモリ保護方式
JP2004511851A (ja) I/oサポートを有するメモリ構造
JPS5931267A (ja) エレベ−タ−の制御装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4669666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees