JPH06202901A - Ｒｏｍエミュレート方式デバッガ及びｒｏｍエミュレート方法 - Google Patents
Ｒｏｍエミュレート方式デバッガ及びｒｏｍエミュレート方法Info
- Publication number
- JPH06202901A JPH06202901A JP5000497A JP49793A JPH06202901A JP H06202901 A JPH06202901 A JP H06202901A JP 5000497 A JP5000497 A JP 5000497A JP 49793 A JP49793 A JP 49793A JP H06202901 A JPH06202901 A JP H06202901A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- emulation
- target system
- ram
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ターゲットシステムのＲＯＭ領域のすべてを
ユーザが使用可能であるＲＯＭエミュレート方式デバッ
ガを提供する。 【構成】 ターゲットＣＰＵ１１にて実行させるための
ユーザプログラムが書き込まれるエミュレーションＲＡ
Ｍ１と、上記ＣＰＵにて実行させるためのモニタプログ
ラムが書き込まれるモニタＲＯＭ２と、ターゲットシス
テムにおけるＲＯＭ領域に上記エミュレーションＲＡＭ
又は上記モニタＲＯＭのいずれを割り付けるかを管理す
るバンク管理手段３と、上記ＣＰＵが割り込みベクタを
読むときには上記エミュレーションＲＡＭから上記モニ
タＲＯＭへの切り換えを上記バンク管理手段へ要求する
アドレス割込監視手段４と、上記バンク管理手段におけ
る上記エミュレーションＲＡＭから上記モニタＲＯＭへ
の切り換えの許可又は禁止を制御するバンク切換スイッ
チ５と、を備えたことを特徴とする。
ユーザが使用可能であるＲＯＭエミュレート方式デバッ
ガを提供する。 【構成】 ターゲットＣＰＵ１１にて実行させるための
ユーザプログラムが書き込まれるエミュレーションＲＡ
Ｍ１と、上記ＣＰＵにて実行させるためのモニタプログ
ラムが書き込まれるモニタＲＯＭ２と、ターゲットシス
テムにおけるＲＯＭ領域に上記エミュレーションＲＡＭ
又は上記モニタＲＯＭのいずれを割り付けるかを管理す
るバンク管理手段３と、上記ＣＰＵが割り込みベクタを
読むときには上記エミュレーションＲＡＭから上記モニ
タＲＯＭへの切り換えを上記バンク管理手段へ要求する
アドレス割込監視手段４と、上記バンク管理手段におけ
る上記エミュレーションＲＡＭから上記モニタＲＯＭへ
の切り換えの許可又は禁止を制御するバンク切換スイッ
チ５と、を備えたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
の開発支援装置等に応用可能である、ターゲットシステ
ムのＲＯＭ領域の一部をデバッグプログラム用に使用す
るＲＯＭエミュレート方式デバッガに関する。
の開発支援装置等に応用可能である、ターゲットシステ
ムのＲＯＭ領域の一部をデバッグプログラム用に使用す
るＲＯＭエミュレート方式デバッガに関する。
【０００２】
【従来の技術とその課題】エミュレーションされる対象
物であるターゲットシステムをホストコンピュータから
エミュレータを介してエミュレーションする場合、ター
ゲットシステムに備わるメモリ手段のＲＯＭ（リードオ
ンリーメモリ）領域の一部をデバックプログラム用に使
用する方法がある。この方法では、上記ＲＯＭ領域の一
部をデバックプログラムに使用することからユーザのプ
ログラムサイズが制約されるという問題点がある。又、
リセット割り込みや、ＮＭＩ（Non Maskable Interrupu
t）割り込みや、ブレーク命令による割り込みをデバッ
グプログラム起動に使用しているため、ユーザはこれら
の割り込みをそのまま使用することができないという問
題点もある。一方、ユーザがこれらの割り込みをユーザ
プログラムにて使用する場合にはデバッグプログラムを
経由してユーザの割込処理を行っていたので、ユーザの
割り込み処理におけるリアルタイム性が損なわれてい
る。さらに、デバッグのためのワークエリアとしてもユ
ーザのＲＡＭ（ランダムアクセスメモリ）を使用してい
たのでユーザが使用できるＲＡＭのサイズにも制約を与
えているという問題点がある。
物であるターゲットシステムをホストコンピュータから
エミュレータを介してエミュレーションする場合、ター
ゲットシステムに備わるメモリ手段のＲＯＭ（リードオ
ンリーメモリ）領域の一部をデバックプログラム用に使
用する方法がある。この方法では、上記ＲＯＭ領域の一
部をデバックプログラムに使用することからユーザのプ
ログラムサイズが制約されるという問題点がある。又、
リセット割り込みや、ＮＭＩ（Non Maskable Interrupu
t）割り込みや、ブレーク命令による割り込みをデバッ
グプログラム起動に使用しているため、ユーザはこれら
の割り込みをそのまま使用することができないという問
題点もある。一方、ユーザがこれらの割り込みをユーザ
プログラムにて使用する場合にはデバッグプログラムを
経由してユーザの割込処理を行っていたので、ユーザの
割り込み処理におけるリアルタイム性が損なわれてい
る。さらに、デバッグのためのワークエリアとしてもユ
ーザのＲＡＭ（ランダムアクセスメモリ）を使用してい
たのでユーザが使用できるＲＡＭのサイズにも制約を与
えているという問題点がある。
【０００３】尚、本発明と同分野における従来技術とし
て、例えば特開昭６０−２３１２４２号公報（以下、従
来技術１とする）、特開昭６４−９５４２号公報（以
下、従来技術２とする）及び特開平１−２９８４４５号
公報（以下、従来技術３とする）等が上げられるが、い
ずれの従来技術１ないし３についても、ターゲットシス
テムのＲＯＭ領域へのユーザプログラムとモニタプログ
ラムとの割り付けを切り換える点については開示がな
く、又、ターゲットシステムにおける中央演算処理装置
（以下、ＣＰＵと記す）にてデバッグ処理を行う点は開
示がない。
て、例えば特開昭６０−２３１２４２号公報（以下、従
来技術１とする）、特開昭６４−９５４２号公報（以
下、従来技術２とする）及び特開平１−２９８４４５号
公報（以下、従来技術３とする）等が上げられるが、い
ずれの従来技術１ないし３についても、ターゲットシス
テムのＲＯＭ領域へのユーザプログラムとモニタプログ
ラムとの割り付けを切り換える点については開示がな
く、又、ターゲットシステムにおける中央演算処理装置
（以下、ＣＰＵと記す）にてデバッグ処理を行う点は開
示がない。
【０００４】本発明はこのような問題点を解決するため
になされたもので、ターゲットシステムのＲＯＭ領域の
すべてをユーザが使用可能であり、割り込み信号の使用
に制限がなく、ユーザが使用可能なＲＡＭ領域に制限が
付されることのないＲＯＭエミュレート方式デバッガを
提供することを目的とする。
になされたもので、ターゲットシステムのＲＯＭ領域の
すべてをユーザが使用可能であり、割り込み信号の使用
に制限がなく、ユーザが使用可能なＲＡＭ領域に制限が
付されることのないＲＯＭエミュレート方式デバッガを
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、中央演算処理
装置とメモリ手段とを有しエミュレーションが行なわれ
るターゲットシステムと、エミュレーションを実行する
ホストコンピュータ手段との間に接続されるＲＯＭエミ
ュレート方式デバッガにおいて、上記ターゲットシステ
ムに含まれる中央演算処理装置にて上記ターゲットシス
テムにおけるユーザプログラムを実行させるため、上記
ユーザプログラムが書き込まれるエミュレーションＲＡ
Ｍと、上記中央演算処理装置にてデバッグプログラムを
実行させるため、モニタプログラムが書き込まれるモニ
タＲＯＭと、上記エミュレーションＲＡＭ、上記モニタ
ＲＯＭ、及び上記ターゲットシステムに備わるメモリ手
段に接続され、上記メモリ手段に上記エミュレーション
ＲＡＭ又は上記モニタＲＯＭのいずれの記憶情報を割り
付けるかを管理するバンク管理手段と、上記ターゲット
システムと当該デバッガとの間のアドレスバスに接続さ
れ、上記中央演算処理装置が割り込みベクタを読むとき
には上記エミュレーションＲＡＭから上記モニタＲＯＭ
への切り換えを上記バンク管理手段へ要求するアドレス
割込監視手段と、上記バンク管理手段における上記エミ
ュレーションＲＡＭから上記モニタＲＯＭへの切り換え
の許可又は禁止を制御するバンク切換スイッチ手段と、
を備えることを特徴とする。
装置とメモリ手段とを有しエミュレーションが行なわれ
るターゲットシステムと、エミュレーションを実行する
ホストコンピュータ手段との間に接続されるＲＯＭエミ
ュレート方式デバッガにおいて、上記ターゲットシステ
ムに含まれる中央演算処理装置にて上記ターゲットシス
テムにおけるユーザプログラムを実行させるため、上記
ユーザプログラムが書き込まれるエミュレーションＲＡ
Ｍと、上記中央演算処理装置にてデバッグプログラムを
実行させるため、モニタプログラムが書き込まれるモニ
タＲＯＭと、上記エミュレーションＲＡＭ、上記モニタ
ＲＯＭ、及び上記ターゲットシステムに備わるメモリ手
段に接続され、上記メモリ手段に上記エミュレーション
ＲＡＭ又は上記モニタＲＯＭのいずれの記憶情報を割り
付けるかを管理するバンク管理手段と、上記ターゲット
システムと当該デバッガとの間のアドレスバスに接続さ
れ、上記中央演算処理装置が割り込みベクタを読むとき
には上記エミュレーションＲＡＭから上記モニタＲＯＭ
への切り換えを上記バンク管理手段へ要求するアドレス
割込監視手段と、上記バンク管理手段における上記エミ
ュレーションＲＡＭから上記モニタＲＯＭへの切り換え
の許可又は禁止を制御するバンク切換スイッチ手段と、
を備えることを特徴とする。
【０００６】
【作用】アドレスバス割り込み監視手段と、バンク管理
手段と、バンク切り換えスイッチとは、ターゲットシス
テムにおけるＲＯＭ領域に記憶される情報をユーザプロ
グラム又はデバッグプログラムに切り換えるように作用
するので、ユーザプログラムのサイズに制約を与えるこ
とはなくユーザプログラムのデバッグを実行可能なよう
に作用する。
手段と、バンク切り換えスイッチとは、ターゲットシス
テムにおけるＲＯＭ領域に記憶される情報をユーザプロ
グラム又はデバッグプログラムに切り換えるように作用
するので、ユーザプログラムのサイズに制約を与えるこ
とはなくユーザプログラムのデバッグを実行可能なよう
に作用する。
【０００７】
【実施例】本発明の一実施例を図１等を参照し以下に説
明する。エミュレーションされるターゲットシステム１
０として、例えば中央演算処理装置（以下、ＣＰＵと記
す）１１、メモリ手段としてＲＡＭ１２とＲＯＭソケッ
ト１３とを有し、このようなターゲットシステム１０を
ホストコンピュータ１５から通信部１４、デバッガ９を
介してエミュレーションする場合、本実施例におけるＲ
ＯＭエミュレート方式を採るデバッガ９は図１に示すよ
うな構成をなす。
明する。エミュレーションされるターゲットシステム１
０として、例えば中央演算処理装置（以下、ＣＰＵと記
す）１１、メモリ手段としてＲＡＭ１２とＲＯＭソケッ
ト１３とを有し、このようなターゲットシステム１０を
ホストコンピュータ１５から通信部１４、デバッガ９を
介してエミュレーションする場合、本実施例におけるＲ
ＯＭエミュレート方式を採るデバッガ９は図１に示すよ
うな構成をなす。
【０００８】尚、上記ＲＡＭ１２及び上記ＲＯＭソケッ
ト１３は、図２に示すように上記ターゲットシステムの
メモリ手段２０におけるマッピングにて示されるような
概念である。即ち、上記メモリ手段２０のあるアドレス
からあるアドレスまでのメモリ領域をＲＡＭ１２が占
め、ＲＯＭソケット１３は上記メモリ手段２０におい
て、後述するようにその記憶情報の切り換えが可能なメ
モリ領域であるＲＯＭ領域２１に対応する。尚、ＲＯＭ
ソケット１３の形態ではなく、ターゲットシステム１０
のＣＰＵ１１によって直接読み出されるような形態とし
ても良い。
ト１３は、図２に示すように上記ターゲットシステムの
メモリ手段２０におけるマッピングにて示されるような
概念である。即ち、上記メモリ手段２０のあるアドレス
からあるアドレスまでのメモリ領域をＲＡＭ１２が占
め、ＲＯＭソケット１３は上記メモリ手段２０におい
て、後述するようにその記憶情報の切り換えが可能なメ
モリ領域であるＲＯＭ領域２１に対応する。尚、ＲＯＭ
ソケット１３の形態ではなく、ターゲットシステム１０
のＣＰＵ１１によって直接読み出されるような形態とし
ても良い。
【０００９】上記メモリ手段が上述したような形態を採
るために、上記ターゲットシステム１０とデバッガ９と
を接続するアドレスバス等には、アドレスバス割り込み
監視手段４、バンク管理手段３、ブレーク制御手段８が
接続される。ブレーク制御手段８は、バンク切り換えス
イッチ５を介してバンク管理手段３へ接続され、又、ア
ドレスバス割り込み監視手段４の出力側がバンク管理手
段３へ接続される。又、バンク管理手段３はブレークポ
イント監視手段１６に接続される。ブレークポイント監
視手段１６は、ユーザプログラムの停止アドレスを予め
設定し、ターゲットシステム１０とデバッガ９とを接続
するアドレスバスを監視することで、上記停止アドレス
を検知したときには、ブレーク制御手段８に対してユー
ザプログラムの停止を要求する。又、ブレーク制御手段
８には、通信部１４からのブレーク要求も供給される。
るために、上記ターゲットシステム１０とデバッガ９と
を接続するアドレスバス等には、アドレスバス割り込み
監視手段４、バンク管理手段３、ブレーク制御手段８が
接続される。ブレーク制御手段８は、バンク切り換えス
イッチ５を介してバンク管理手段３へ接続され、又、ア
ドレスバス割り込み監視手段４の出力側がバンク管理手
段３へ接続される。又、バンク管理手段３はブレークポ
イント監視手段１６に接続される。ブレークポイント監
視手段１６は、ユーザプログラムの停止アドレスを予め
設定し、ターゲットシステム１０とデバッガ９とを接続
するアドレスバスを監視することで、上記停止アドレス
を検知したときには、ブレーク制御手段８に対してユー
ザプログラムの停止を要求する。又、ブレーク制御手段
８には、通信部１４からのブレーク要求も供給される。
【００１０】さらにバンク管理手段３には、上記ターゲ
ットシステム１０に含まれるＣＰＵ１１にて上記ターゲ
ットシステム１０におけるユーザのプログラムを実行さ
せるため、上記ユーザプログラムが書き込まれるエミュ
レーションＲＡＭ１が接続される。又、エミュレーショ
ンＲＡＭ１はウインド管理手段６に接続される。
ットシステム１０に含まれるＣＰＵ１１にて上記ターゲ
ットシステム１０におけるユーザのプログラムを実行さ
せるため、上記ユーザプログラムが書き込まれるエミュ
レーションＲＡＭ１が接続される。又、エミュレーショ
ンＲＡＭ１はウインド管理手段６に接続される。
【００１１】さらにバンク管理手段３と上記通信部１４
との間を接続する信号線には、上記中央演算処理装置に
てデバッグプログラムを実行させるためにモニタプログ
ラムが書き込まれるモニタＲＯＭ２、ターゲットシステ
ム１０に備わるＲＯＭ１３がモニタＲＯＭ２の内容に切
り換えられているときにターゲットシステム１０に備わ
るＣＰＵ１１がエミュレーションＲＡＭ１にアクセス可
能となるようにするためのウインド管理手段６、及びタ
ーゲットシステム１０に備わるＣＰＵ１１がモニタＲＯ
Ｍ２のプログラム実行中にのみ使用可能となりターゲッ
トシステム１０に備わるＲＡＭ１２を使用せずにデバッ
グ処理を可能とするワークＲＡＭ７が接続される。
との間を接続する信号線には、上記中央演算処理装置に
てデバッグプログラムを実行させるためにモニタプログ
ラムが書き込まれるモニタＲＯＭ２、ターゲットシステ
ム１０に備わるＲＯＭ１３がモニタＲＯＭ２の内容に切
り換えられているときにターゲットシステム１０に備わ
るＣＰＵ１１がエミュレーションＲＡＭ１にアクセス可
能となるようにするためのウインド管理手段６、及びタ
ーゲットシステム１０に備わるＣＰＵ１１がモニタＲＯ
Ｍ２のプログラム実行中にのみ使用可能となりターゲッ
トシステム１０に備わるＲＡＭ１２を使用せずにデバッ
グ処理を可能とするワークＲＡＭ７が接続される。
【００１２】このような構成において、上記バンク管理
手段３は、上記ＲＯＭ１３に上記エミュレーションＲＡ
Ｍ１又は上記モニタＲＯＭ２の記憶情報のいずれを割り
付けるかを管理し、上記アドレス割込監視手段４は、上
記ターゲットシステム１０に備わるＣＰＵ１１が割り込
みベクタを読むときには上記エミュレーションＲＡＭ１
から上記モニタＲＯＭ２への切り換えを上記バンク管理
手段へ要求する動作を行い、バンク切換スイッチ５は、
上記バンク管理手段３における上記エミュレーションＲ
ＡＭ１から上記モニタＲＯＭ２への切り換えの許可又は
禁止を制御する。
手段３は、上記ＲＯＭ１３に上記エミュレーションＲＡ
Ｍ１又は上記モニタＲＯＭ２の記憶情報のいずれを割り
付けるかを管理し、上記アドレス割込監視手段４は、上
記ターゲットシステム１０に備わるＣＰＵ１１が割り込
みベクタを読むときには上記エミュレーションＲＡＭ１
から上記モニタＲＯＭ２への切り換えを上記バンク管理
手段へ要求する動作を行い、バンク切換スイッチ５は、
上記バンク管理手段３における上記エミュレーションＲ
ＡＭ１から上記モニタＲＯＭ２への切り換えの許可又は
禁止を制御する。
【００１３】このように構成されるＲＯＭエミュレート
方式デバッガにおける動作を以下に説明する。本実施例
のＲＯＭエミュレート方式デバッガの全体動作を図７に
示す。又、図７に示すステップ（図内ではＳにて示す）
１ないし６まで、及びステップ１０がモニタＲＯＭ２を
使用する動作であり、ステップ７ないし９までがエミュ
レーションＲＡＭ１を使用する動作である。又、ステッ
プ６の詳しい動作説明を図４に示し、ステップ９の詳し
い動作説明を図５及び図６に示す。
方式デバッガにおける動作を以下に説明する。本実施例
のＲＯＭエミュレート方式デバッガの全体動作を図７に
示す。又、図７に示すステップ（図内ではＳにて示す）
１ないし６まで、及びステップ１０がモニタＲＯＭ２を
使用する動作であり、ステップ７ないし９までがエミュ
レーションＲＡＭ１を使用する動作である。又、ステッ
プ６の詳しい動作説明を図４に示し、ステップ９の詳し
い動作説明を図５及び図６に示す。
【００１４】電源投入直後は、バンク管理手段３は、図
３のステップ１にてモニタＲＯＭ２の記憶情報をターゲ
ットシステム１０に備わるＲＯＭソケット１３に割り付
け、ターゲットシステム１０に備わるＣＰＵ１１はステ
ップ２に示すようにリセット信号が解除されると、ステ
ップ３にてモニタＲＯＭ２の割り込みベクタからリセッ
ト割り込み処理のアドレスを読み込み実行する。
３のステップ１にてモニタＲＯＭ２の記憶情報をターゲ
ットシステム１０に備わるＲＯＭソケット１３に割り付
け、ターゲットシステム１０に備わるＣＰＵ１１はステ
ップ２に示すようにリセット信号が解除されると、ステ
ップ３にてモニタＲＯＭ２の割り込みベクタからリセッ
ト割り込み処理のアドレスを読み込み実行する。
【００１５】デバッグプログラムは、リセット割り込み
処理、ＮＭＩ割り込み処理、ブレーク命令による割り込
みから起動される。上記メモリ手段２０のメモリ空間に
おいて、デバッグプログラム用のワークメモリは専用の
ワークＲＡＭ２２をＲＯＭ領域２１内に用意しているの
でターゲットシステム１０のＲＡＭ１２を使用しない。
ターゲットシステム１０のＲＡＭ１２やＩ／Ｏ２３はタ
ーゲットシステム１０に備わるＣＰＵ１１が読み書き可
能である。ユーザプログラムの読み込みや変更はエミュ
レーションＲＡＭ１の必要な部分をウインドに切り出す
ようにウインド管理手段６に指示して行う。
処理、ＮＭＩ割り込み処理、ブレーク命令による割り込
みから起動される。上記メモリ手段２０のメモリ空間に
おいて、デバッグプログラム用のワークメモリは専用の
ワークＲＡＭ２２をＲＯＭ領域２１内に用意しているの
でターゲットシステム１０のＲＡＭ１２を使用しない。
ターゲットシステム１０のＲＡＭ１２やＩ／Ｏ２３はタ
ーゲットシステム１０に備わるＣＰＵ１１が読み書き可
能である。ユーザプログラムの読み込みや変更はエミュ
レーションＲＡＭ１の必要な部分をウインドに切り出す
ようにウインド管理手段６に指示して行う。
【００１６】デバッグプログラムからユーザプログラム
を実行させる場合、図４のステップ１に示すようにター
ゲットシステム１０のスタックにユーザプログラムの実
行開始アドレスを書き込み、ステップ２においてバンク
管理手段３にエミュレーションＲＡＭ１への切り換えを
要求し、ステップ３において割り込みからのリターン命
令を実行する。バンク管理手段３がエミュレーションＲ
ＡＭ１への切り換え要求を受けた後にターゲットシステ
ム１０のＣＰＵ１１が割り込みからのリターン命令をフ
ェッチしたことを検知すると、バンク管理手段３は図２
の（ａ）に示すようにターゲットシステム１０のＲＯＭ
領域２１の記憶情報をエミュレーションＲＡＭ１の記憶
情報に切り換える。
を実行させる場合、図４のステップ１に示すようにター
ゲットシステム１０のスタックにユーザプログラムの実
行開始アドレスを書き込み、ステップ２においてバンク
管理手段３にエミュレーションＲＡＭ１への切り換えを
要求し、ステップ３において割り込みからのリターン命
令を実行する。バンク管理手段３がエミュレーションＲ
ＡＭ１への切り換え要求を受けた後にターゲットシステ
ム１０のＣＰＵ１１が割り込みからのリターン命令をフ
ェッチしたことを検知すると、バンク管理手段３は図２
の（ａ）に示すようにターゲットシステム１０のＲＯＭ
領域２１の記憶情報をエミュレーションＲＡＭ１の記憶
情報に切り換える。
【００１７】ステップ４において、上記ＣＰＵ１１が割
り込みからのリターン命令を実行中にターゲットシステ
ム１０のＲＯＭ領域２１はモニタＲＯＭ２の記憶情報か
らエミュレーションＲＡＭ１の記憶情報に切り換ってい
るので、上記ＣＰＵ１１はエミュレーションＲＡＭ１に
記憶されているユーザプログラムを実行する。
り込みからのリターン命令を実行中にターゲットシステ
ム１０のＲＯＭ領域２１はモニタＲＯＭ２の記憶情報か
らエミュレーションＲＡＭ１の記憶情報に切り換ってい
るので、上記ＣＰＵ１１はエミュレーションＲＡＭ１に
記憶されているユーザプログラムを実行する。
【００１８】ユーザプログラムの実行を停止させる場合
には２つの方法がある。一つは、ホストコンピュータ１
５からブレーク制御手段８に対してその旨の要求を発生
する方法であり、他の一つはユーザプログラム実行前
に、ブレークポイント監視手段１６にユーザプログラム
停止アドレスを設定しておき、図５のステップ１に示す
ようにユーザプログラム実行中にブレークポイント監視
手段１６が停止アドレスを検知すると、ブレーク制御手
段８にブレークを要求する方法である。図５のステップ
２、図６のステップ１に示すようにブレーク制御手段８
は、バンク切り換えスイッチ５をモニタＲＯＭ２への切
換許可状態とし、ターゲットシステム１０のＣＰＵ１１
に対して割り込みを発生させる。
には２つの方法がある。一つは、ホストコンピュータ１
５からブレーク制御手段８に対してその旨の要求を発生
する方法であり、他の一つはユーザプログラム実行前
に、ブレークポイント監視手段１６にユーザプログラム
停止アドレスを設定しておき、図５のステップ１に示す
ようにユーザプログラム実行中にブレークポイント監視
手段１６が停止アドレスを検知すると、ブレーク制御手
段８にブレークを要求する方法である。図５のステップ
２、図６のステップ１に示すようにブレーク制御手段８
は、バンク切り換えスイッチ５をモニタＲＯＭ２への切
換許可状態とし、ターゲットシステム１０のＣＰＵ１１
に対して割り込みを発生させる。
【００１９】図５のステップ３、図６のステップ２に示
すように、割り込みが発生して上記ＣＰＵ１１が割り込
みベクタを読み込もうとしたとき、アドレスバス割り込
み監視手段４はバンク管理手段３にモニタＲＯＭ２への
切り換えを要求する。図５のステップ４、図６のステッ
プ３に示すように、バンク切り換えスイッチ５がモニタ
ＲＯＭ２への切り換えを許可している状態であれば、バ
ンク管理手段３はモニタＲＯＭ２の記憶状態をターゲッ
トシステム１０のＲＯＭ領域に割り付け、ＣＰＵ１１は
モニタＲＯＭ２の記憶情報におけるデバッグプログラム
を実行する。
すように、割り込みが発生して上記ＣＰＵ１１が割り込
みベクタを読み込もうとしたとき、アドレスバス割り込
み監視手段４はバンク管理手段３にモニタＲＯＭ２への
切り換えを要求する。図５のステップ４、図６のステッ
プ３に示すように、バンク切り換えスイッチ５がモニタ
ＲＯＭ２への切り換えを許可している状態であれば、バ
ンク管理手段３はモニタＲＯＭ２の記憶状態をターゲッ
トシステム１０のＲＯＭ領域に割り付け、ＣＰＵ１１は
モニタＲＯＭ２の記憶情報におけるデバッグプログラム
を実行する。
【００２０】バンク切り換えスイッチ５がモニタＲＯＭ
２への切り換えを禁止した状態で割り込みが発生して
も、上記ＲＯＭ領域２１はエミュレーションＲＡＭ１の
記憶情報を記憶したままで、上記ＣＰＵ１１はエミュレ
ーションＲＡＭ１の割り込みベクタから割り込み処理の
アドレスを読み込んでユーザプログラムの割り込みを実
行する。
２への切り換えを禁止した状態で割り込みが発生して
も、上記ＲＯＭ領域２１はエミュレーションＲＡＭ１の
記憶情報を記憶したままで、上記ＣＰＵ１１はエミュレ
ーションＲＡＭ１の割り込みベクタから割り込み処理の
アドレスを読み込んでユーザプログラムの割り込みを実
行する。
【００２１】尚、デバッグプログラムを書き込むモニタ
ＲＯＭ２をＲＯＭを使用せずにＲＡＭを使用しデバッグ
プログラムをホストコンピュータ１５から通信によって
書き込むようにしてもよい。
ＲＯＭ２をＲＯＭを使用せずにＲＡＭを使用しデバッグ
プログラムをホストコンピュータ１５から通信によって
書き込むようにしてもよい。
【００２２】このように本実施例におけるデバッガで
は、アドレスバス割り込み監視手段４と、バンク管理手
段３と、バンク切り換えスイッチ５とを備えることによ
り、ターゲットシステム１０のＲＯＭ領域２１に記憶さ
れる情報をユーザプログラム又はデバッグプログラムに
切り換えることができるので、ユーザプログラムのサイ
ズに制約を与えることはなくユーザプログラムのデバッ
グを実行することができる。
は、アドレスバス割り込み監視手段４と、バンク管理手
段３と、バンク切り換えスイッチ５とを備えることによ
り、ターゲットシステム１０のＲＯＭ領域２１に記憶さ
れる情報をユーザプログラム又はデバッグプログラムに
切り換えることができるので、ユーザプログラムのサイ
ズに制約を与えることはなくユーザプログラムのデバッ
グを実行することができる。
【００２３】又、割り込みベクタ領域もエミュレーショ
ンＲＡＭ１又はモニタＲＯＭ２の内容に切り換え可能で
あるので、ユーザプログラムの割り込み処理をリアルタ
イムに実行することができる。
ンＲＡＭ１又はモニタＲＯＭ２の内容に切り換え可能で
あるので、ユーザプログラムの割り込み処理をリアルタ
イムに実行することができる。
【００２４】さらに又、ウインド管理手段６を設けたこ
とで、デバッグプログラム実行中にターゲットシステム
１０のＲＯＭ領域２１内でエミュレーションＲＡＭ１の
全領域に情報の読み書きを行うことができる。
とで、デバッグプログラム実行中にターゲットシステム
１０のＲＯＭ領域２１内でエミュレーションＲＡＭ１の
全領域に情報の読み書きを行うことができる。
【００２５】さらに又、ワークＲＡＭ７を設けること
で、ターゲットシステム１０に備わるＲＡＭ１２を使用
せずにデバッグ処理に用いるワークメモリを確保するこ
とができる。又、ユーザプログラム実行中は、ターゲッ
トシステム１０に備わるＣＰＵ１１はこのワークＲＡＭ
７に読み書きできないので、上記ＣＰＵ１１の暴走によ
るデバッグ用データの破壊を防止することができる。
で、ターゲットシステム１０に備わるＲＡＭ１２を使用
せずにデバッグ処理に用いるワークメモリを確保するこ
とができる。又、ユーザプログラム実行中は、ターゲッ
トシステム１０に備わるＣＰＵ１１はこのワークＲＡＭ
７に読み書きできないので、上記ＣＰＵ１１の暴走によ
るデバッグ用データの破壊を防止することができる。
【００２６】
【発明の効果】以上詳述したように本発明によれば、ア
ドレスバス割り込み監視手段と、バンク管理手段と、バ
ンク切り換えスイッチとを備えることにより、ターゲッ
トシステムに備わるメモリ手段に記憶される情報をユー
ザプログラム又はデバッグプログラムに切り換えること
ができるので、ユーザプログラムのサイズに制約を与え
ることはなくユーザプログラムのデバッグを実行するこ
とができる。
ドレスバス割り込み監視手段と、バンク管理手段と、バ
ンク切り換えスイッチとを備えることにより、ターゲッ
トシステムに備わるメモリ手段に記憶される情報をユー
ザプログラム又はデバッグプログラムに切り換えること
ができるので、ユーザプログラムのサイズに制約を与え
ることはなくユーザプログラムのデバッグを実行するこ
とができる。
【００２７】又、割り込みベクタ領域もエミュレーショ
ンＲＡＭ又はモニタＲＯＭの内容に切り換え可能である
ので、ユーザプログラムの割り込み処理をリアルタイム
に実行することができる。
ンＲＡＭ又はモニタＲＯＭの内容に切り換え可能である
ので、ユーザプログラムの割り込み処理をリアルタイム
に実行することができる。
【００２８】さらに又、ウインド管理手段を設けたこと
で、デバッグプログラム実行中にターゲットシステムに
備わるメモリ手段内でエミュレーションＲＡＭの全領域
に情報の読み書きを行うことができる。
で、デバッグプログラム実行中にターゲットシステムに
備わるメモリ手段内でエミュレーションＲＡＭの全領域
に情報の読み書きを行うことができる。
【００２９】さらに又、ワークＲＡＭを設けることで、
ターゲットシステムに備わるＲＡＭを使用せずにデバッ
グ処理に用いるワークメモリを確保することができる。
又、ユーザプログラム実行中は、ターゲットシステムに
備わるＣＰＵはこのワークＲＡＭに読み書きできないの
で、上記ＣＰＵの暴走によるデバッグ用データの破壊を
防止することができる。
ターゲットシステムに備わるＲＡＭを使用せずにデバッ
グ処理に用いるワークメモリを確保することができる。
又、ユーザプログラム実行中は、ターゲットシステムに
備わるＣＰＵはこのワークＲＡＭに読み書きできないの
で、上記ＣＰＵの暴走によるデバッグ用データの破壊を
防止することができる。
【図１】 本発明のＲＯＭエミュレート方式デバッガの
一実施例における構成を示すブロック図である。
一実施例における構成を示すブロック図である。
【図２】 図１に示すターゲットシステムに備わるメモ
リ手段のＲＯＭ領域におけるユーザプログラム実行時と
デバッグプログラム実行時との割り付け状態を示す図で
ある。
リ手段のＲＯＭ領域におけるユーザプログラム実行時と
デバッグプログラム実行時との割り付け状態を示す図で
ある。
【図３】 図１に示すデバッガにおいて、リセット信号
検知によるリセット処理実行の動作を示すフローチャー
トである。
検知によるリセット処理実行の動作を示すフローチャー
トである。
【図４】 図１に示すデバッガにおいて、モニタプログ
ラムからユーザプログラムを実行する場合の動作を示す
フローチャートである。
ラムからユーザプログラムを実行する場合の動作を示す
フローチャートである。
【図５】 図１に示すデバッガにおいて、ブレークポイ
ントでのユーザプログラムの中断を行う場合の動作を示
すフローチャートである。
ントでのユーザプログラムの中断を行う場合の動作を示
すフローチャートである。
【図６】 図１に示すデバッガにおいて、エミュレーシ
ョンＲＡＭ上で実行中のユーザプログラムの強制中断を
行う場合の動作を示すフローチャートである。
ョンＲＡＭ上で実行中のユーザプログラムの強制中断を
行う場合の動作を示すフローチャートである。
【図７】 本発明のＲＯＭエミュレート方式デバッガ全
体の動作を示すフローチャートである。
体の動作を示すフローチャートである。
１…エミュレーションＲＡＭ、２…モニタＲＯＭ、３…
バンク管理手段３、４…アドレスバス割り込み監視手
段、５…バンク切り換えスイッチ、６…ウインド管理手
段、７…ワークＲＡＭ、８…ブレーク制御手段、９…Ｒ
ＯＭエミュレート方式デバッガ、１０…ターゲットシス
テム、１１…ＣＰＵ、１２…ＲＡＭ、１３…ＲＯＭソケ
ット、１４…通信部、１５…ホストコンピュータ、１６
…ブレークポイント監視手段。
バンク管理手段３、４…アドレスバス割り込み監視手
段、５…バンク切り換えスイッチ、６…ウインド管理手
段、７…ワークＲＡＭ、８…ブレーク制御手段、９…Ｒ
ＯＭエミュレート方式デバッガ、１０…ターゲットシス
テム、１１…ＣＰＵ、１２…ＲＡＭ、１３…ＲＯＭソケ
ット、１４…通信部、１５…ホストコンピュータ、１６
…ブレークポイント監視手段。
Claims (5)
- 【請求項１】 中央演算処理装置とメモリ手段とを有し
エミュレーションが行なわれるターゲットシステムと、
エミュレーションを実行するホストコンピュータ手段と
の間に接続されるＲＯＭエミュレート方式デバッガにお
いて、 上記ターゲットシステムに含まれる中央演算処理装置に
て上記ターゲットシステムにおけるユーザプログラムを
実行させるため、上記ユーザプログラムが書き込まれる
エミュレーションＲＡＭと、 上記中央演算処理装置にてデバッグプログラムを実行さ
せるため、モニタプログラムが書き込まれるモニタＲＯ
Ｍと、 上記エミュレーションＲＡＭ、上記モニタＲＯＭ、及び
上記ターゲットシステムに備わるメモリ手段に接続さ
れ、上記メモリ手段に上記エミュレーションＲＡＭ又は
上記モニタＲＯＭのいずれの記憶情報を割り付けるかを
管理するバンク管理手段と、 上記ターゲットシステムと当該デバッガとの間のアドレ
スバスに接続され、上記中央演算処理装置が割り込みベ
クタを読むときには上記エミュレーションＲＡＭから上
記モニタＲＯＭへの切り換えを上記バンク管理手段へ要
求するアドレス割込監視手段と、 上記バンク管理手段における上記エミュレーションＲＡ
Ｍから上記モニタＲＯＭへの切り換えの許可又は禁止を
制御するバンク切換スイッチ手段と、を備えたことを特
徴とするＲＯＭエミュレート方式デバッガ。 - 【請求項２】 上記エミュレーションＲＡＭにはユーザ
プログラム用割込ベクタをさらに書き込み、上記モニタ
ＲＯＭにはデバッグプログラム用割込ベクタをさらに書
き込んだ、請求項１記載のＲＯＭエミュレート方式デバ
ッガ。 - 【請求項３】 上記バンク管理手段と上記ホストコンピ
ュータ手段との間に接続され、上記モニタＲＯＭの記憶
情報が上記ターゲットシステムに備わるメモリ手段に割
り付けられているとき、上記エミュレーションＲＡＭを
分割してその一部を上記メモリ手段に割り付け、上記モ
ニタＲＯＭにおけるデバッグプログラムの実行中に上記
中央演算処理装置が上記エミュレーションＲＡＭに読み
書き可能なウインド管理手段を備えた、請求項１又は２
記載のＲＯＭエミュレート方式デバッガ。 - 【請求項４】 上記バンク管理手段と上記ホストコンピ
ュータ手段との間に接続され、上記モニタＲＯＭの記憶
情報が上記ターゲットシステムに備わるメモリ手段に割
り付けられているときのみ上記中央演算処理装置が読み
書き可能なＲＡＭを備えた、請求項１ないし３のいずれ
かに記載のＲＯＭエミュレーション方式デバッガ。 - 【請求項５】 中央演算処理装置とメモリ手段とを有し
エミュレーションが行なわれるターゲットシステムにお
ける上記メモリ手段のＲＯＭエミュレーション方法にお
いて、 上記中央演算処理装置が割り込みベクタを読むときには
上記メモリ手段のＲＯＭ領域の記憶情報を上記ターゲッ
トシステムに含まれる中央演算処理装置にて上記ターゲ
ットシステムにおけるユーザプログラムを実行させるた
め、上記ユーザプログラムが書き込まれるエミュレーシ
ョンＲＡＭの記憶情報から上記中央演算処理装置にてデ
バッグプログラムを実行させるため、モニタプログラム
が書き込まれるモニタＲＯＭの記憶情報への切り換える
工程を備えたことを特徴とするＲＯＭエミュレート方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5000497A JPH06202901A (ja) | 1993-01-06 | 1993-01-06 | Ｒｏｍエミュレート方式デバッガ及びｒｏｍエミュレート方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5000497A JPH06202901A (ja) | 1993-01-06 | 1993-01-06 | Ｒｏｍエミュレート方式デバッガ及びｒｏｍエミュレート方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06202901A true JPH06202901A (ja) | 1994-07-22 |
Family
ID=11475397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5000497A Pending JPH06202901A (ja) | 1993-01-06 | 1993-01-06 | Ｒｏｍエミュレート方式デバッガ及びｒｏｍエミュレート方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06202901A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08185336A (ja) * | 1994-12-28 | 1996-07-16 | Hewlett Packard Japan Ltd | マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法 |
| US6668339B1 (en) | 1999-07-28 | 2003-12-23 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor having a debug interruption function |
-
1993
- 1993-01-06 JP JP5000497A patent/JPH06202901A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08185336A (ja) * | 1994-12-28 | 1996-07-16 | Hewlett Packard Japan Ltd | マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法 |
| US6668339B1 (en) | 1999-07-28 | 2003-12-23 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor having a debug interruption function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2650675B2 (ja) | マルチモードマイクロプロセッサにおいてプログラムを実行する方法及びオペレーティングシステム | |
| EP0099125B1 (en) | Multicomputer system having dual common memories | |
| US7523229B2 (en) | Memory protection during direct memory access | |
| JPS6231449A (ja) | マイクロコンピユ−タ開発装置 | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JP2005122334A (ja) | メモリダンプ方法、メモリダンプ用プログラム及び仮想計算機システム | |
| JPH0820975B2 (ja) | コンピュータシステムおよびコンピュータ上で実行されるトレース方法 | |
| CA2551045C (en) | Input-output control apparatus, input-output control method, process control apparatus and process control method | |
| JPH06202901A (ja) | Ｒｏｍエミュレート方式デバッガ及びｒｏｍエミュレート方法 | |
| JP2001265620A (ja) | Ｒｏｍのプログラムデバッグ方式 | |
| JPH09198258A (ja) | タスクスタックオーバーフロー検出回路 | |
| US20080072009A1 (en) | Apparatus and method for handling interrupt disabled section and page pinning apparatus and method | |
| JPH1153249A (ja) | メモリ管理方法 | |
| JPS6339933B2 (ja) | ||
| JPH0635747A (ja) | デバッグ支援装置 | |
| JP2708636B2 (ja) | 情報処理装置の保守制御方法 | |
| KR100650574B1 (ko) | 피씨아이를 이용한 이중화 장치의 심볼 테이블 복원 방법 | |
| JPH05216690A (ja) | コンピュータ装置およびコンピュータ装置を動作させる方法 | |
| JP3660173B2 (ja) | 空きバッファ管理方法 | |
| JP2653411B2 (ja) | ブレークポイント設定方法 | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JP2864496B2 (ja) | 多重処理計算機 | |
| JPH06103110A (ja) | ブレークポイント設定方式 | |
| CN117421263A (zh) | 一种基于risc-v架构的执行域内和执行域间数据的dma传输系统 | |
| JPS6118224B2 (ja) |