JP2002342164A - 記憶装置及びデータ処理装置並びに記憶部制御方法 - Google Patents
記憶装置及びデータ処理装置並びに記憶部制御方法Info
- Publication number
- JP2002342164A JP2002342164A JP2001152096A JP2001152096A JP2002342164A JP 2002342164 A JP2002342164 A JP 2002342164A JP 2001152096 A JP2001152096 A JP 2001152096A JP 2001152096 A JP2001152096 A JP 2001152096A JP 2002342164 A JP2002342164 A JP 2002342164A
- Authority
- JP
- Japan
- Prior art keywords
- information
- storage
- area
- data
- management information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
- G06F11/2084—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring on the same storage unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 記憶領域毎の個別制御を可能とする。
【解決手段】 情報を記憶可能な半導体記憶素子を含ん
で記憶部（１２）が構成されるとき、上記記憶部を論理
的に複数の記憶領域に分割するとともに、外部からのア
クセスに対して上記記憶領域毎の個別制御を可能とする
管理情報をテーブル化し（１３）、上記管理情報には、
上記複数の記憶領域のうち予め指定された記憶領域につ
いてのアクセスを禁止するための制御情報を設け、制御
情報に従って特定の記憶領域についての外部アクセスを
制限する。
で記憶部（１２）が構成されるとき、上記記憶部を論理
的に複数の記憶領域に分割するとともに、外部からのア
クセスに対して上記記憶領域毎の個別制御を可能とする
管理情報をテーブル化し（１３）、上記管理情報には、
上記複数の記憶領域のうち予め指定された記憶領域につ
いてのアクセスを禁止するための制御情報を設け、制御
情報に従って特定の記憶領域についての外部アクセスを
制限する。
Description
【０００１】
【発明の属する技術分野】本発明は、記憶装置に関し、
特に半導体記憶装置を用いて成る記憶装置の制御技術に
関し、例えばカード状に形成されて、携帯用パーソナル
コンピュータシステムなどのデータ処理装置に着脱自在
とされたカード型記憶装置に適用して有効な技術に関す
る。
特に半導体記憶装置を用いて成る記憶装置の制御技術に
関し、例えばカード状に形成されて、携帯用パーソナル
コンピュータシステムなどのデータ処理装置に着脱自在
とされたカード型記憶装置に適用して有効な技術に関す
る。
【０００２】
【従来の技術】コンピュータシステムなどのデータ処理
装置においてハードディスク装置は、外部記憶装置とし
て多用されているが、近年においては、このハードディ
スク装置に代わって、半導体記憶装置を用いて成る大容
量の外部記憶装置が使われるようになってきた。このよ
うな記憶装置の記憶部は、例えば複数のフラッシュＥＥ
ＰＲＯＭから構成されている。このようにフラッシュＥ
ＥＰＲＯＭを使用した記憶装置は、ハードディスク装置
に比べ、高速アクセスが可能であり、また、信頼性及び
対衝撃性等の点で優れているため、メモリボード、メモ
リカード、又はハードディスク装置と同一インターフェ
ースを持つシリコンディススク装置などとして種々開発
されている。
装置においてハードディスク装置は、外部記憶装置とし
て多用されているが、近年においては、このハードディ
スク装置に代わって、半導体記憶装置を用いて成る大容
量の外部記憶装置が使われるようになってきた。このよ
うな記憶装置の記憶部は、例えば複数のフラッシュＥＥ
ＰＲＯＭから構成されている。このようにフラッシュＥ
ＥＰＲＯＭを使用した記憶装置は、ハードディスク装置
に比べ、高速アクセスが可能であり、また、信頼性及び
対衝撃性等の点で優れているため、メモリボード、メモ
リカード、又はハードディスク装置と同一インターフェ
ースを持つシリコンディススク装置などとして種々開発
されている。
【０００３】特開平７−３６７５９号公報によれば、カ
ード内部のコントロールを行うカードコントローラと、
ファイルデータやカードコントローラの制御を司るマイ
コンとを設け、ローカルメモリとしてファイルデータ格
納用メモリにフラッシュメモリとマスクＲＯＭを使用
し、そのマスクＲＯＭをアトリビュート格納用メモリと
して共用するようにしたＩＣカードが示される。また、
ＰＳＲＡＭをデータ管理情報（書き換え回数を記録し、
それを、書き換え回数の均等化を図るための情報）の一
部である制御テーブルや、書き込み速度向上のためのラ
イトバッファ及び不要データ消去処理時のガーベイジバ
ッファとして使用することにより、メモリヘの書き込み
速度の向上、長寿命化、低価格化、及び信頼性の向上を
図っている。
ード内部のコントロールを行うカードコントローラと、
ファイルデータやカードコントローラの制御を司るマイ
コンとを設け、ローカルメモリとしてファイルデータ格
納用メモリにフラッシュメモリとマスクＲＯＭを使用
し、そのマスクＲＯＭをアトリビュート格納用メモリと
して共用するようにしたＩＣカードが示される。また、
ＰＳＲＡＭをデータ管理情報（書き換え回数を記録し、
それを、書き換え回数の均等化を図るための情報）の一
部である制御テーブルや、書き込み速度向上のためのラ
イトバッファ及び不要データ消去処理時のガーベイジバ
ッファとして使用することにより、メモリヘの書き込み
速度の向上、長寿命化、低価格化、及び信頼性の向上を
図っている。
【０００４】また、特開平５−３３４５０６号公報によ
れば、ＩＣメモリカード１０が装着される外部の本体シ
ステムは、モードコントロール回路１３をコントロール
してアトリビュートメモリをアクセスする。そして、デ
ータの書き込み、読み出し処理方式及び記憶容量が相違
するメモリの種類や割り付けアドレス等の情報を識別
し、上位アプリケーションプログラムによって、データ
書き込むメモリの一方を選択してデータ及びプログラム
の実行に必要な領域を制御するようにしたＩＣカードが
示される。
れば、ＩＣメモリカード１０が装着される外部の本体シ
ステムは、モードコントロール回路１３をコントロール
してアトリビュートメモリをアクセスする。そして、デ
ータの書き込み、読み出し処理方式及び記憶容量が相違
するメモリの種類や割り付けアドレス等の情報を識別
し、上位アプリケーションプログラムによって、データ
書き込むメモリの一方を選択してデータ及びプログラム
の実行に必要な領域を制御するようにしたＩＣカードが
示される。
【０００５】特開平６−５２６７４号公報によれば、第
１のマスストレージユニットのフラッシュＥＥＰＲＯＭ
はプリント回路基板上に実装されており、また第２のマ
スストレージユニットのフラッシュＥＥＰＲＯＭもその
プリント回路基板上に実装されている。この場合、第２
のマスストレージユニットのフラッシュＥＥＰＲＯＭ
は、ＩＣソケットを介して着脱自在に実装されている。
したがって、管理情報が記憶されるフラッシュＥＥＰＲ
ＯＭをチップ単位で容易に交換することができるので、
マスストレージサブシステムの維持を低コストで実現す
ることができる。
１のマスストレージユニットのフラッシュＥＥＰＲＯＭ
はプリント回路基板上に実装されており、また第２のマ
スストレージユニットのフラッシュＥＥＰＲＯＭもその
プリント回路基板上に実装されている。この場合、第２
のマスストレージユニットのフラッシュＥＥＰＲＯＭ
は、ＩＣソケットを介して着脱自在に実装されている。
したがって、管理情報が記憶されるフラッシュＥＥＰＲ
ＯＭをチップ単位で容易に交換することができるので、
マスストレージサブシステムの維持を低コストで実現す
ることができる。
【０００６】
【発明が解決しようとする課題】従来の記憶装置の機能
について本願発明者が検討したところ、記憶領域の管理
は、記憶部全体としてひとつの記憶領域として行ってお
り、記憶領域を各々識別していないため、記憶部を幾つ
かの領域に論理的に分割し、個々の領域毎に異なる制御
を行うことはできないことが見いだされた。具体的に
は、記憶装置において、一般ユーザに誤って書き換えや
消去されたくないデータがある場合に、そのようなデー
タは、書き込み禁止として予め設定された領域に置くだ
けで保護することができれば便利であるが、従来の記憶
装置は、ひとつの記憶装置において領域毎に異なる制御
を行うことはできないため、特定の記憶領域のみ書き込
み禁止に設定することで、当該領域に存在するデータを
保護することができない。また、ユーザの利用状況など
のログをとりたい場合において、ある特定の記憶領域に
保管されたログなどのデータについてはユーザに読まれ
ないようにしたくても、それを簡単に実現することがで
きない。さらに、記憶装置へのデータ書き込みの際に当
該記憶装置の電源が遮断された場合などにおいて、デー
タの書き込みを行っている領域のデータが消失してしま
うことがあるが、それを記憶装置で救済することができ
ない。
について本願発明者が検討したところ、記憶領域の管理
は、記憶部全体としてひとつの記憶領域として行ってお
り、記憶領域を各々識別していないため、記憶部を幾つ
かの領域に論理的に分割し、個々の領域毎に異なる制御
を行うことはできないことが見いだされた。具体的に
は、記憶装置において、一般ユーザに誤って書き換えや
消去されたくないデータがある場合に、そのようなデー
タは、書き込み禁止として予め設定された領域に置くだ
けで保護することができれば便利であるが、従来の記憶
装置は、ひとつの記憶装置において領域毎に異なる制御
を行うことはできないため、特定の記憶領域のみ書き込
み禁止に設定することで、当該領域に存在するデータを
保護することができない。また、ユーザの利用状況など
のログをとりたい場合において、ある特定の記憶領域に
保管されたログなどのデータについてはユーザに読まれ
ないようにしたくても、それを簡単に実現することがで
きない。さらに、記憶装置へのデータ書き込みの際に当
該記憶装置の電源が遮断された場合などにおいて、デー
タの書き込みを行っている領域のデータが消失してしま
うことがあるが、それを記憶装置で救済することができ
ない。
【０００７】本発明の目的は、特定の記憶領域に対する
アクセスを制限可能とするための技術を提供することに
ある。
アクセスを制限可能とするための技術を提供することに
ある。
【０００８】本発明の別な目的は、特定の記憶領域のみ
書き込み禁止に設定することで、当該領域に存在するデ
ータの保護を可能とするための技術を提供する。
書き込み禁止に設定することで、当該領域に存在するデ
ータの保護を可能とするための技術を提供する。
【０００９】本発明の別の目的は、ある特定の記憶領域
を読み出し禁止に設定することで、当該領域に存在する
データの保護を可能とするための技術を提供する。
を読み出し禁止に設定することで、当該領域に存在する
データの保護を可能とするための技術を提供する。
【００１０】本発明の別の目的は、データの消失に対す
る救済を記憶装置で行うための技術を提供することにあ
る。
る救済を記憶装置で行うための技術を提供することにあ
る。
【００１１】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【００１３】すなわち、データ部と上記データ部に対応
する管理部とを有する半導体メモリチップを少なくとも
１個備えた記憶部を有して記憶装置が構成されるとき、
上記記憶部を複数の記憶領域に分割するとともに、外部
からのアクセスに対して上記記憶領域毎の個別制御を可
能とする管理情報を上記データ部にテーブル化し、上記
管理情報には、上記複数の記憶領域のうち予め指定され
た記憶領域についてのアクセスを制限するための制御情
報を含める。
する管理部とを有する半導体メモリチップを少なくとも
１個備えた記憶部を有して記憶装置が構成されるとき、
上記記憶部を複数の記憶領域に分割するとともに、外部
からのアクセスに対して上記記憶領域毎の個別制御を可
能とする管理情報を上記データ部にテーブル化し、上記
管理情報には、上記複数の記憶領域のうち予め指定され
た記憶領域についてのアクセスを制限するための制御情
報を含める。
【００１４】上記の手段によれば、管理情報には、上記
複数の記憶領域のうち予め指定された記憶領域について
のアクセスを制限するための制御情報を含んでおり、外
部からのアクセスに対してはこの制御情報に従って特定
の記憶領域についてのアクセスが制限される。
複数の記憶領域のうち予め指定された記憶領域について
のアクセスを制限するための制御情報を含んでおり、外
部からのアクセスに対してはこの制御情報に従って特定
の記憶領域についてのアクセスが制限される。
【００１５】また、データ部と上記データ部に対応する
管理部とを有する半導体メモリチップを少なくとも１個
備えた記憶部を有して記憶装置が構成されるとき、上記
記憶部を複数の記憶領域に分割するとともに、外部から
のアクセスに対して上記記憶領域毎の個別制御を可能と
する管理情報を上記データ部にテーブル化し、上記管理
情報には、上記複数の記憶領域のうち予め指定された記
憶領域へのデータ書き込みを禁止するための第１制御情
報、上記複数の記憶領域のうち予め指定された記憶領域
からのデータ読み出しを禁止するための第２制御情報、
上記複数の記憶領域のうち予め指定された記憶領域への
書き込みデータを、複数箇所にほぼ同時に格納するため
の同時ミラーリングを可能とする第３制御情報、上記複
数の記憶領域のうち予め指定された記憶領域への書き込
みデータを、所定の時間差をおいて複数箇所に格納する
ための時間差ミラーリングを可能とする第４制御情報の
少なくともひとつを含める。
管理部とを有する半導体メモリチップを少なくとも１個
備えた記憶部を有して記憶装置が構成されるとき、上記
記憶部を複数の記憶領域に分割するとともに、外部から
のアクセスに対して上記記憶領域毎の個別制御を可能と
する管理情報を上記データ部にテーブル化し、上記管理
情報には、上記複数の記憶領域のうち予め指定された記
憶領域へのデータ書き込みを禁止するための第１制御情
報、上記複数の記憶領域のうち予め指定された記憶領域
からのデータ読み出しを禁止するための第２制御情報、
上記複数の記憶領域のうち予め指定された記憶領域への
書き込みデータを、複数箇所にほぼ同時に格納するため
の同時ミラーリングを可能とする第３制御情報、上記複
数の記憶領域のうち予め指定された記憶領域への書き込
みデータを、所定の時間差をおいて複数箇所に格納する
ための時間差ミラーリングを可能とする第４制御情報の
少なくともひとつを含める。
【００１６】上記した手段によれば、管理情報には、上
記複数の記憶領域のうち予め指定された記憶領域につい
てのアクセスを制限するための制御情報を含んでおり、
外部からのアクセスに対してはこの制御情報に従って特
定の記憶領域についてのアクセスが制限される。このと
き、上記管理情報に第１制御情報が含まれていれば、そ
れに基づいて上記複数の記憶領域のうち予め指定された
記憶領域へのデータ書き込みを禁止することができ、こ
のことが、当該記憶領域に存在するデータを保護する。
上記管理情報に第２制御情報が含まれていれば、それに
基づいて上記複数の記憶領域のうち予め指定された記憶
領域からのデータ読み出しを禁止することができ、この
ことが、当該記憶領域に存在するデータの保護を達成す
る。上記管理情報に第３制御情報が含まれていれば、そ
れに基づいて上記複数の記憶領域のうち予め指定された
記憶領域への書き込みデータを、複数箇所にほぼ同時に
格納することができ、このことが、訂正不可能なデータ
エラーを生じた場合に、他の記憶領域からのデータを利
用することでデータ消失を回避することができる。ま
た、上記管理情報に第４制御情報が含まれていれば、そ
れに基づいて上記複数の記憶領域のうち予め指定された
記憶領域への書き込みデータを、所定の時間差をおいて
複数箇所に格納することができるので、訂正不可能なデ
ータエラーを生じた場合に、他の記憶領域からのデータ
を利用することでデータ消失を回避することができる。
記複数の記憶領域のうち予め指定された記憶領域につい
てのアクセスを制限するための制御情報を含んでおり、
外部からのアクセスに対してはこの制御情報に従って特
定の記憶領域についてのアクセスが制限される。このと
き、上記管理情報に第１制御情報が含まれていれば、そ
れに基づいて上記複数の記憶領域のうち予め指定された
記憶領域へのデータ書き込みを禁止することができ、こ
のことが、当該記憶領域に存在するデータを保護する。
上記管理情報に第２制御情報が含まれていれば、それに
基づいて上記複数の記憶領域のうち予め指定された記憶
領域からのデータ読み出しを禁止することができ、この
ことが、当該記憶領域に存在するデータの保護を達成す
る。上記管理情報に第３制御情報が含まれていれば、そ
れに基づいて上記複数の記憶領域のうち予め指定された
記憶領域への書き込みデータを、複数箇所にほぼ同時に
格納することができ、このことが、訂正不可能なデータ
エラーを生じた場合に、他の記憶領域からのデータを利
用することでデータ消失を回避することができる。ま
た、上記管理情報に第４制御情報が含まれていれば、そ
れに基づいて上記複数の記憶領域のうち予め指定された
記憶領域への書き込みデータを、所定の時間差をおいて
複数箇所に格納することができるので、訂正不可能なデ
ータエラーを生じた場合に、他の記憶領域からのデータ
を利用することでデータ消失を回避することができる。
【００１７】上記管理情報には、スペア領域として予め
確保されている記憶領域を使用可能にするか否かを識別
するための第５制御情報を含めることができる。上記管
理情報に第５制御情報が含まれていれば、それに基づい
て、スペア領域の使用が可能とされるため、特定の記憶
領域が使用不可能となった場合に、スペア領域に代替す
ることで記憶容量の減少を回避することができる。
確保されている記憶領域を使用可能にするか否かを識別
するための第５制御情報を含めることができる。上記管
理情報に第５制御情報が含まれていれば、それに基づい
て、スペア領域の使用が可能とされるため、特定の記憶
領域が使用不可能となった場合に、スペア領域に代替す
ることで記憶容量の減少を回避することができる。
【００１８】上記管理情報に、記憶領域の書き換え回数
又は消去回数を示す第６制御情報が含まれていれば、そ
れに基づいて、記憶領域の寿命を把握できるため、当該
記憶領域に格納されているデータの信頼性の向上を図る
ことができる。
又は消去回数を示す第６制御情報が含まれていれば、そ
れに基づいて、記憶領域の寿命を把握できるため、当該
記憶領域に格納されているデータの信頼性の向上を図る
ことができる。
【００１９】このとき、上記管理情報を一括して記憶す
るための記憶手段を含めることができる。また、上記複
数の記憶領域には、それぞれ記憶領域毎に上記管理情報
を格納するための領域を設け、そこに管理情報を記憶さ
せることができる。
るための記憶手段を含めることができる。また、上記複
数の記憶領域には、それぞれ記憶領域毎に上記管理情報
を格納するための領域を設け、そこに管理情報を記憶さ
せることができる。
【００２０】上記管理情報に基づいて上記記憶領域を個
別制御するための制御手段を含めることができる。この
とき、上記制御手段は、上記管理情報の処理をソフトウ
ェアで行うためのマイクロプロセッシングユニットを含
んで構成することができる。
別制御するための制御手段を含めることができる。この
とき、上記制御手段は、上記管理情報の処理をソフトウ
ェアで行うためのマイクロプロセッシングユニットを含
んで構成することができる。
【００２１】また、上記制御手段は、上記管理情報の処
理の高速化を図るため、上記管理情報の処理を専用ハー
ドウェアで行うための制御部を含んで構成することがで
きる。
理の高速化を図るため、上記管理情報の処理を専用ハー
ドウェアで行うための制御部を含んで構成することがで
きる。
【００２２】上記記憶装置と、それをアクセス可能なホ
スト機器とを含んでデータ処理装置を構成することがで
きる。
スト機器とを含んでデータ処理装置を構成することがで
きる。
【００２３】上記記憶装置と、それをアクセス可能なホ
スト機器とを含んでデータ処理装置が構成されるとき、
上記ホスト機器には、上記管理情報に基づいて上記記憶
領域を個別制御するための情報処理部を含めることがで
きる。
スト機器とを含んでデータ処理装置が構成されるとき、
上記ホスト機器には、上記管理情報に基づいて上記記憶
領域を個別制御するための情報処理部を含めることがで
きる。
【００２４】記憶情報の書き換えが可能な半導体記憶素
子を含んで成る記憶部を制御するに際して、上記記憶部
が論理的に複数の記憶領域に分割されるとき、上記複数
の記憶領域のうち予め指定された記憶領域へのデータ書
き込みを禁止するための第１制御情報、上記複数の記憶
領域のうち予め指定された記憶領域からのデータ読み出
しを禁止するための第２制御情報、上記複数の記憶領域
のうち予め指定された記憶領域への書き込みデータを、
複数箇所にほぼ同時に格納するための同時ミラーリング
を可能とする第３制御情報、上記複数の記憶領域のうち
予め指定された記憶領域への書き込みデータを、所定の
時間差をおいて複数箇所に格納するための時間差ミラー
リングを可能とする第４制御情報の少なくともひとつを
含む管理情報に基づいて上記記憶部を上記記憶領域毎に
個別制御するステップを有する。
子を含んで成る記憶部を制御するに際して、上記記憶部
が論理的に複数の記憶領域に分割されるとき、上記複数
の記憶領域のうち予め指定された記憶領域へのデータ書
き込みを禁止するための第１制御情報、上記複数の記憶
領域のうち予め指定された記憶領域からのデータ読み出
しを禁止するための第２制御情報、上記複数の記憶領域
のうち予め指定された記憶領域への書き込みデータを、
複数箇所にほぼ同時に格納するための同時ミラーリング
を可能とする第３制御情報、上記複数の記憶領域のうち
予め指定された記憶領域への書き込みデータを、所定の
時間差をおいて複数箇所に格納するための時間差ミラー
リングを可能とする第４制御情報の少なくともひとつを
含む管理情報に基づいて上記記憶部を上記記憶領域毎に
個別制御するステップを有する。
【００２５】上記管理情報には、スペア領域として予め
確保されている記憶領域を使用可能にするか否かを識別
するための第５制御情報、あるいは記憶領域の書き換え
回数又は消去回数を示す第６制御情報を含めることがで
きる。
確保されている記憶領域を使用可能にするか否かを識別
するための第５制御情報、あるいは記憶領域の書き換え
回数又は消去回数を示す第６制御情報を含めることがで
きる。
【００２６】上記管理情報の編集を可能とする管理情報
編集ステップを含むとき、この管理情報編集ステップに
は、入力されたコマンドに従って上記管理情報の編集モ
ードに遷移するか否かを判別する第１ステップと、上記
第１ステップでの判別結果に基づいて遷移された編集モ
ードにおいて上記管理情報の編集を行うための第２ステ
ップとを含めることができる。そして、上記第２ステッ
プには、ホスト機器から与えられたコマンドがホスト機
器からランダムアクセスメモリへの書き込みコマンドか
否かを判別し、その判別結果に基づいて上記ホスト機器
から上記ランダムアクセスメモリへ上記管理情報を書き
込む３ステップと、上記ホスト機器から与えられたコマ
ンドが、上記ランダムアクセスメモリから記憶部への書
き込みコマンドか否かを判別し、その判別結果に基づい
て上記ランダムアクセスメモリから記憶部へ上記管理情
報を書き込む第４ステップと、上記ホスト機器から与え
られたコマンドが、上記記憶部からランダムアクセスメ
モリへの読み出しコマンドか否かを判別し、その判別結
果に基づいて上記記憶部からランダムアクセスメモリへ
上記管理情報を読み出す第５ステップと、上記ホスト機
器から与えられたコマンドが、上記ランダムアクセスメ
モリからホスト機器への読み出しコマンドか否かを判別
し、その判別結果に基づいて上記ランダムアクセスメモ
リから上記ホスト機器へ管理情報を読み出す第６ステッ
プと、を含めることができる。
編集ステップを含むとき、この管理情報編集ステップに
は、入力されたコマンドに従って上記管理情報の編集モ
ードに遷移するか否かを判別する第１ステップと、上記
第１ステップでの判別結果に基づいて遷移された編集モ
ードにおいて上記管理情報の編集を行うための第２ステ
ップとを含めることができる。そして、上記第２ステッ
プには、ホスト機器から与えられたコマンドがホスト機
器からランダムアクセスメモリへの書き込みコマンドか
否かを判別し、その判別結果に基づいて上記ホスト機器
から上記ランダムアクセスメモリへ上記管理情報を書き
込む３ステップと、上記ホスト機器から与えられたコマ
ンドが、上記ランダムアクセスメモリから記憶部への書
き込みコマンドか否かを判別し、その判別結果に基づい
て上記ランダムアクセスメモリから記憶部へ上記管理情
報を書き込む第４ステップと、上記ホスト機器から与え
られたコマンドが、上記記憶部からランダムアクセスメ
モリへの読み出しコマンドか否かを判別し、その判別結
果に基づいて上記記憶部からランダムアクセスメモリへ
上記管理情報を読み出す第５ステップと、上記ホスト機
器から与えられたコマンドが、上記ランダムアクセスメ
モリからホスト機器への読み出しコマンドか否かを判別
し、その判別結果に基づいて上記ランダムアクセスメモ
リから上記ホスト機器へ管理情報を読み出す第６ステッ
プと、を含めることができる。
【００２７】上記管理情報の編集は、所定のコマンドを
与えることで実現される管理情報編集ステップにおいて
のみ編集が可能とされることによって、管理情報がユー
ザによって不用意に書き換えられるのを回避することが
できる。また、所定のコマンドを与えることで管理情報
編集ステップに遷移し、管理情報編集の編集が可能とさ
れるため、記憶装置の用途に応じて、領域毎の個別制御
の内容を容易に変更することができる。
与えることで実現される管理情報編集ステップにおいて
のみ編集が可能とされることによって、管理情報がユー
ザによって不用意に書き換えられるのを回避することが
できる。また、所定のコマンドを与えることで管理情報
編集ステップに遷移し、管理情報編集の編集が可能とさ
れるため、記憶装置の用途に応じて、領域毎の個別制御
の内容を容易に変更することができる。
【００２８】
【発明の実施の形態】図１には本発明にかかる記憶装置
の構成例が示される。
の構成例が示される。
【００２９】記憶装置１０は、特に制限されないが、デ
ータ処理装置の一例とされる携帯用パーソナルコンピュ
ータシステムなどのホスト機器２０の外部記憶装置とし
て適用され、当該ホスト機器２０によるアクセスが可能
とされる。
ータ処理装置の一例とされる携帯用パーソナルコンピュ
ータシステムなどのホスト機器２０の外部記憶装置とし
て適用され、当該ホスト機器２０によるアクセスが可能
とされる。
【００３０】上記記憶装置１０は、特に制限されない
が、情報処理部１１と記憶部１２とを含んでカード状に
形成され、上記ホストシステム２０に着脱自在に結合さ
れる。
が、情報処理部１１と記憶部１２とを含んでカード状に
形成され、上記ホストシステム２０に着脱自在に結合さ
れる。
【００３１】上記記憶部１２は、特に制限されないが、
それぞれ公知の半導体集積回路製造技術により、単結晶
シリコン基板などのひとつの半導体基板に形成されたＩ
Ｄ情報格納用メモリ１３と、ファイル格納のためのその
他のメモリ１４〜１７とを含む。上記ＩＤ情報格納用メ
モリ１３と、その他のメモリ１４〜１７は、特に制限さ
れないが、不揮発性記憶素子を含んで成るフラッシュメ
モリとされ、その記憶情報の電気的な書き換えが可能さ
れる。ＩＤ情報格納用メモリ１３及びその他のメモリ１
４〜１７と、情報処理部１１とは、アドレス信号やデー
タのやり取りを可能とするためのアドレス及びデータバ
スＡＤ＿ＢＵＳや、チップ選択のためのチップセレクト
信号やリード・ライト制御に関する各種制御信号を伝達
するためのコントロールバスＣ＿ＢＵＳによって結合さ
れる。
それぞれ公知の半導体集積回路製造技術により、単結晶
シリコン基板などのひとつの半導体基板に形成されたＩ
Ｄ情報格納用メモリ１３と、ファイル格納のためのその
他のメモリ１４〜１７とを含む。上記ＩＤ情報格納用メ
モリ１３と、その他のメモリ１４〜１７は、特に制限さ
れないが、不揮発性記憶素子を含んで成るフラッシュメ
モリとされ、その記憶情報の電気的な書き換えが可能さ
れる。ＩＤ情報格納用メモリ１３及びその他のメモリ１
４〜１７と、情報処理部１１とは、アドレス信号やデー
タのやり取りを可能とするためのアドレス及びデータバ
スＡＤ＿ＢＵＳや、チップ選択のためのチップセレクト
信号やリード・ライト制御に関する各種制御信号を伝達
するためのコントロールバスＣ＿ＢＵＳによって結合さ
れる。
【００３２】記憶部１２は、特に制限されないが、論理
的に３個のグループ（記憶領域）０，１，２に分割され
る。グループ０は、メモリ１４とメモリ１５の一部とか
ら形成される。グループ１はメモリ１５の一部によって
形成される。グループ２はメモリ１６とメモリ１７とに
よって形成される。
的に３個のグループ（記憶領域）０，１，２に分割され
る。グループ０は、メモリ１４とメモリ１５の一部とか
ら形成される。グループ１はメモリ１５の一部によって
形成される。グループ２はメモリ１６とメモリ１７とに
よって形成される。
【００３３】情報処理部１１は、ホスト機器２に結合さ
れ、このホスト機器２との間で、記憶装置１０のアクセ
スに関する各種情報のやり取りが可能とされる。また、
この情報処理部１１は、上記アドレス及びデータバスＡ
Ｄ＿ＢＵＳやコントロールバスＣ＿ＢＵＳを介して記憶
部１２の動作制御を行うことができる。この動作制御に
おいて、ＩＤ情報格納用メモリ１３に格納されているＩ
Ｄ情報が参照され、このＩＤ情報に基づいてグループ毎
の個別制御が可能とされる。ここで、上記ＩＤ情報が本
発明における管理情報の一例とされる。
れ、このホスト機器２との間で、記憶装置１０のアクセ
スに関する各種情報のやり取りが可能とされる。また、
この情報処理部１１は、上記アドレス及びデータバスＡ
Ｄ＿ＢＵＳやコントロールバスＣ＿ＢＵＳを介して記憶
部１２の動作制御を行うことができる。この動作制御に
おいて、ＩＤ情報格納用メモリ１３に格納されているＩ
Ｄ情報が参照され、このＩＤ情報に基づいてグループ毎
の個別制御が可能とされる。ここで、上記ＩＤ情報が本
発明における管理情報の一例とされる。
【００３４】図２には上記情報処理部１１の構成例が示
される。
される。
【００３５】図２に示されるようにこの情報処理部１１
は、特に制限されないが、外部デバイス接続部１１１、
ＭＰＵ（マイクロプロセッシングユニット）１１２、バ
ッファコントロール部１１３、ＲＡＭ（ランダム・アク
セス・メモリ）１１４、及びインタフェース部１１５を
含んで成る。外部デバイス接続部１１１は、ホスト機器
２０との間で情報のやり取りを可能にするためのインタ
フェースとして機能する。インタフェース部１１５は、
上記記憶部１２との間で情報のやり取りを可能とするた
めのインタフェースとして機能する。また、このインタ
フェース部１１５には、ここで取り扱われるデータのエ
ラー検出を行うためのエラー検出回路や、このエラー検
出回路の検出結果に基づいてエラーを訂正するためのエ
ラー訂正回路が含まれ、データの信頼性の向上が図られ
ている。
は、特に制限されないが、外部デバイス接続部１１１、
ＭＰＵ（マイクロプロセッシングユニット）１１２、バ
ッファコントロール部１１３、ＲＡＭ（ランダム・アク
セス・メモリ）１１４、及びインタフェース部１１５を
含んで成る。外部デバイス接続部１１１は、ホスト機器
２０との間で情報のやり取りを可能にするためのインタ
フェースとして機能する。インタフェース部１１５は、
上記記憶部１２との間で情報のやり取りを可能とするた
めのインタフェースとして機能する。また、このインタ
フェース部１１５には、ここで取り扱われるデータのエ
ラー検出を行うためのエラー検出回路や、このエラー検
出回路の検出結果に基づいてエラーを訂正するためのエ
ラー訂正回路が含まれ、データの信頼性の向上が図られ
ている。
【００３６】ＭＰＵ１１２は、情報処理部の論理的中核
を成し、予め定められたプログラムに従って、上記記憶
部１２の動作制御を含む情報処理のための所定の演算処
理を行う。このＭＰＵ１１２は、ＭＰＵバス１１６を介
して外部デバイス回路１１１、バッファコントロール部
１１３、及びインタフェース部１１５に結合され、この
ＭＰＵバス１１６を介して各部の動作を制御する。
を成し、予め定められたプログラムに従って、上記記憶
部１２の動作制御を含む情報処理のための所定の演算処
理を行う。このＭＰＵ１１２は、ＭＰＵバス１１６を介
して外部デバイス回路１１１、バッファコントロール部
１１３、及びインタフェース部１１５に結合され、この
ＭＰＵバス１１６を介して各部の動作を制御する。
【００３７】ＲＡＭ１１４は、バッファコントロール部
１１３を介して上記ＭＰＵ１１２によってランダムアク
セス可能なメモリ（ランダム・アクセス・メモリ）とさ
れる。このＲＡＭ１１４は、ホスト機器２０と記憶部１
２との間でやり取りされるデータを一時的に格納するた
めに利用される。また、ＲＡＭ１１４は、上記ＭＰＵ１
１２での演算処理におけるワークエリアなどとしても利
用される。
１１３を介して上記ＭＰＵ１１２によってランダムアク
セス可能なメモリ（ランダム・アクセス・メモリ）とさ
れる。このＲＡＭ１１４は、ホスト機器２０と記憶部１
２との間でやり取りされるデータを一時的に格納するた
めに利用される。また、ＲＡＭ１１４は、上記ＭＰＵ１
１２での演算処理におけるワークエリアなどとしても利
用される。
【００３８】図３には、上記ＩＤ情報格納用メモリ１３
の内部構成と上記メモリ１４の内部構成が示される。
の内部構成と上記メモリ１４の内部構成が示される。
【００３９】上記メモリ１４〜１７は互いに同一構成と
されるため、メモリ１４についてのみ詳細に説明する。
されるため、メモリ１４についてのみ詳細に説明する。
【００４０】図３（Ｂ）に示されるようにメモリ１４
は、特に制限されないが、行方向にデータ部とそれに対
応する管理部とに分けられる。データ部はデータの格納
が可能とされる。管理部は上記データ部の冗長救済のた
めに上記データ部を１ブロック単位あるいは１セクタ単
位で管理している。データ部に欠陥部がある場合、その
欠陥部を含む１ブロックあるいは１セクタは、管理部で
管理される冗長救済情報に従って正常ブロックあるいは
正常セクタに置換えられることによって冗長救済され
る。ＩＤ情報格納用メモリ１３がフラッシュメモリによ
って構成され、情報救済情報の変更が可能とされるた
め、データ部の冗長救済は後発的な欠陥に対しても救済
可能とされる。
は、特に制限されないが、行方向にデータ部とそれに対
応する管理部とに分けられる。データ部はデータの格納
が可能とされる。管理部は上記データ部の冗長救済のた
めに上記データ部を１ブロック単位あるいは１セクタ単
位で管理している。データ部に欠陥部がある場合、その
欠陥部を含む１ブロックあるいは１セクタは、管理部で
管理される冗長救済情報に従って正常ブロックあるいは
正常セクタに置換えられることによって冗長救済され
る。ＩＤ情報格納用メモリ１３がフラッシュメモリによ
って構成され、情報救済情報の変更が可能とされるた
め、データ部の冗長救済は後発的な欠陥に対しても救済
可能とされる。
【００４１】また、メモリ１４は、列方向にユーザ領域
、代替領域、及び管理領域に分けられている。ユ
ーザ領域はユーザによる使用が可能とされる領域とさ
れる。代替領域はユーザ領域で使用不可能になった
箇所をブロック単位あるいはセクタ単位で代替可能な領
域とされる。管理領域は、上記代替領域によって代替
されているか否かの識別情報、及び代替されている場合
の代替先の情報をブロック単位あるいはセクタ単位で管
理するための領域とされる。メモリ１４がアクセスされ
る場合には、管理領域で管理されている情報がチェッ
クされ、正規領域が代替されている場合には正規領域に
代えてその代替領域がアクセスされる。
、代替領域、及び管理領域に分けられている。ユ
ーザ領域はユーザによる使用が可能とされる領域とさ
れる。代替領域はユーザ領域で使用不可能になった
箇所をブロック単位あるいはセクタ単位で代替可能な領
域とされる。管理領域は、上記代替領域によって代替
されているか否かの識別情報、及び代替されている場合
の代替先の情報をブロック単位あるいはセクタ単位で管
理するための領域とされる。メモリ１４がアクセスされ
る場合には、管理領域で管理されている情報がチェッ
クされ、正規領域が代替されている場合には正規領域に
代えてその代替領域がアクセスされる。
【００４２】図３（Ａ）に示されるようにＩＤ情報格納
用メモリ１３には、上記メモリ１４〜１７のＩＤ情報を
アドレス順に格納することによってテーブル形成され
る。特に制限されないが、行方向にデータ部と管理部と
に分けられる。データ部はデータの格納が可能とされ
る。管理部は上記データ部の冗長救済のために上記デー
タ部を１ブロック単位あるいは１セクタ単位で管理して
いる。データ部に欠陥部がある場合、その欠陥部を含む
１ブロックあるいは１セクタは、管理部で管理される冗
長救済情報に従って正常ブロックあるいは正常セクタに
代替されることによって冗長救済される。ＩＤ情報格納
用メモリ１３がフラッシュメモリによって構成され、情
報救済情報の変更が可能とされるため、データ部の冗長
救済は後発的な欠陥に対しても救済可能とされる。
用メモリ１３には、上記メモリ１４〜１７のＩＤ情報を
アドレス順に格納することによってテーブル形成され
る。特に制限されないが、行方向にデータ部と管理部と
に分けられる。データ部はデータの格納が可能とされ
る。管理部は上記データ部の冗長救済のために上記デー
タ部を１ブロック単位あるいは１セクタ単位で管理して
いる。データ部に欠陥部がある場合、その欠陥部を含む
１ブロックあるいは１セクタは、管理部で管理される冗
長救済情報に従って正常ブロックあるいは正常セクタに
代替されることによって冗長救済される。ＩＤ情報格納
用メモリ１３がフラッシュメモリによって構成され、情
報救済情報の変更が可能とされるため、データ部の冗長
救済は後発的な欠陥に対しても救済可能とされる。
【００４３】また、上記ＩＤ情報格納用メモリ１３は、
列方向にユーザ領域、代替領域、及び管理領域に
分けられている。ユーザ領域はユーザによる使用が可
能とされる領域とされる。代替領域はユーザ領域で
使用不可能になった箇所をブロック単位あるいはセクタ
単位で代替可能な領域とされる。管理領域は、上記代
替領域によって代替されているか否かの識別情報、及び
代替されている場合の代替先の情報をブロック単位ある
いはセクタ単位で管理するための領域とされる。メモリ
１４がアクセスされる場合には、管理領域で管理され
ている情報がチェックされ、正規領域が代替されている
場合には正規領域に代えてその代替領域がアクセスされ
る。本例においては、上記のようにデータ部とそれに対
応する管理部とが設けられ、データ部の冗長救済のため
に上記データ部を１ブロック単位あるいは１セクタ単位
で管理しているが、それとは別に、外部からのアクセス
に対して、予め設定された記憶領域毎の個別制御を可能
とするＩＤ情報がデータ部にテーブル化されている。
列方向にユーザ領域、代替領域、及び管理領域に
分けられている。ユーザ領域はユーザによる使用が可
能とされる領域とされる。代替領域はユーザ領域で
使用不可能になった箇所をブロック単位あるいはセクタ
単位で代替可能な領域とされる。管理領域は、上記代
替領域によって代替されているか否かの識別情報、及び
代替されている場合の代替先の情報をブロック単位ある
いはセクタ単位で管理するための領域とされる。メモリ
１４がアクセスされる場合には、管理領域で管理され
ている情報がチェックされ、正規領域が代替されている
場合には正規領域に代えてその代替領域がアクセスされ
る。本例においては、上記のようにデータ部とそれに対
応する管理部とが設けられ、データ部の冗長救済のため
に上記データ部を１ブロック単位あるいは１セクタ単位
で管理しているが、それとは別に、外部からのアクセス
に対して、予め設定された記憶領域毎の個別制御を可能
とするＩＤ情報がデータ部にテーブル化されている。
【００４４】ここで上記ＩＤ情報は、ユーザ領域のみ
ならず、代替領域や管理領域まで及んでいる。すな
わち、図３（Ｂ）において、メモリ１４における代替領
域は、アドレス「０ｘ２０００」から「０ｘ３００
０」の手前までとされ、管理領域は、アドレス「０ｘ
３０００」以降とされるが、この領域に対応するＩＤ情
報も、図３（Ａ）に示されるＩＤ情報に含まれている。
これは、メモリ１４におけるユーザ領域や代替領域
及び管理領域の大きさが変更された場合でも、予めＩ
Ｄ情報を割り当てておくことによって、ＩＤ情報の全テ
ーブルを再構成しなくても良いようにするためである。
ただし、メモリ１４における代替領域及び管理領域
は、メモリ管理をする領域であり、当該領域にＩＤ情報
を持たせるのは不適切であるため、代替領域及び管理
領域に格納されるＩＤ情報は、メモリ１４において、
対応する代替領域及び管理領域がユーザ領域として
使われない限り、そのＩＤ情報の論理値は全て“０”に
固定されている。
ならず、代替領域や管理領域まで及んでいる。すな
わち、図３（Ｂ）において、メモリ１４における代替領
域は、アドレス「０ｘ２０００」から「０ｘ３００
０」の手前までとされ、管理領域は、アドレス「０ｘ
３０００」以降とされるが、この領域に対応するＩＤ情
報も、図３（Ａ）に示されるＩＤ情報に含まれている。
これは、メモリ１４におけるユーザ領域や代替領域
及び管理領域の大きさが変更された場合でも、予めＩ
Ｄ情報を割り当てておくことによって、ＩＤ情報の全テ
ーブルを再構成しなくても良いようにするためである。
ただし、メモリ１４における代替領域及び管理領域
は、メモリ管理をする領域であり、当該領域にＩＤ情報
を持たせるのは不適切であるため、代替領域及び管理
領域に格納されるＩＤ情報は、メモリ１４において、
対応する代替領域及び管理領域がユーザ領域として
使われない限り、そのＩＤ情報の論理値は全て“０”に
固定されている。
【００４５】尚、図３（Ａ），（Ｂ）では、メモリ１４
との関係で、それに対応するＩＤ情報が示されるている
が、他のメモリ１５〜１６においても、メモリ１４の場
合と同様に、それに対応するＩＤ情報が設定される。
との関係で、それに対応するＩＤ情報が示されるている
が、他のメモリ１５〜１６においても、メモリ１４の場
合と同様に、それに対応するＩＤ情報が設定される。
【００４６】記憶部１２は、ホスト機器２０によってア
クセスされる。ＩＤ情報格納用メモリ１３や、ファイル
格納用のその他のメモリ１４〜１５においては、データ
部とそれに対応する管理部とを有しており、データ部が
セクタ単位で救済されている場合には、管理部の情報に
従って、データ部の不良領域がセクタ単位で代替され
る。また、本例では、メモリ１４〜１７がアクセスされ
る場合においては、ＩＤ情報格納用メモリ１３における
データ部にテーブル化されているＩＤ情報に従って、予
め設定されている記憶領域毎の個別制御が行われる。
クセスされる。ＩＤ情報格納用メモリ１３や、ファイル
格納用のその他のメモリ１４〜１５においては、データ
部とそれに対応する管理部とを有しており、データ部が
セクタ単位で救済されている場合には、管理部の情報に
従って、データ部の不良領域がセクタ単位で代替され
る。また、本例では、メモリ１４〜１７がアクセスされ
る場合においては、ＩＤ情報格納用メモリ１３における
データ部にテーブル化されているＩＤ情報に従って、予
め設定されている記憶領域毎の個別制御が行われる。
【００４７】図４には、ＩＤ情報格納用メモリ１３内の
テーブルの一例が示される。
テーブルの一例が示される。
【００４８】図４に示されるように、このＩＤ情報格納
用メモリ１３に形成されたテーブルには、チップイネー
ブル信号Ｆ＿ＣＥ＿Ｎ、アドレス（ＦＤ）、及びＩＤ情
報が含まれる。
用メモリ１３に形成されたテーブルには、チップイネー
ブル信号Ｆ＿ＣＥ＿Ｎ、アドレス（ＦＤ）、及びＩＤ情
報が含まれる。
【００４９】チップイネーブル信号Ｆ＿ＣＥ＿Ｎは、
１，２，３，４の４種類とされ、それはメモリ１４，１
５，１６，１７に対応する。特に制限されないが、Ｆ＿
ＣＥ＿Ｎ＝１によってメモリ１４が指定され、Ｆ＿ＣＥ
＿Ｎ＝２によってメモリ１５が指定され、Ｆ＿ＣＥ＿Ｎ
＝３によってメモリ１５が指定され、Ｆ＿ＣＥ＿Ｎ＝４
によってメモリ１５が指定される。また、アドレス（Ｆ
Ｄ）は各メモリ１４，１５，１６，１７毎のアドレスで
あり、それぞれ０ｘ００００〜０ｘ１ＦＦＦまでとされ
る。このアドレス（ＦＤ）に対応して、バイト構成のＩ
Ｄ情報が割り当てられている。これによれば、グループ
０は、Ｆ＿ＣＥ＿Ｎ＝１によって特定されるメモリ１４
と、Ｆ＿ＣＥ＿Ｎ＝２によって特定されるメモリ１５の
アドレス「０ｘ００００」から「０ｘ０ＦＦＦ」までと
され、グループ１は、Ｆ＿ＣＥ＿Ｎ＝２によって特定さ
れるメモリ１５のアドレス「０ｘ１０００」から「０ｘ
１ＦＦＦ」までとされ、グループ２は、Ｆ＿ＣＥ＿Ｎ＝
３によって特定されるメモリ１６のアドレス「０ｘ００
００」から、Ｆ＿ＣＥ＿Ｎ＝４によって特定されるメモ
リ１７のアドレス「０ｘ１ＦＦＦ」までとされる。
１，２，３，４の４種類とされ、それはメモリ１４，１
５，１６，１７に対応する。特に制限されないが、Ｆ＿
ＣＥ＿Ｎ＝１によってメモリ１４が指定され、Ｆ＿ＣＥ
＿Ｎ＝２によってメモリ１５が指定され、Ｆ＿ＣＥ＿Ｎ
＝３によってメモリ１５が指定され、Ｆ＿ＣＥ＿Ｎ＝４
によってメモリ１５が指定される。また、アドレス（Ｆ
Ｄ）は各メモリ１４，１５，１６，１７毎のアドレスで
あり、それぞれ０ｘ００００〜０ｘ１ＦＦＦまでとされ
る。このアドレス（ＦＤ）に対応して、バイト構成のＩ
Ｄ情報が割り当てられている。これによれば、グループ
０は、Ｆ＿ＣＥ＿Ｎ＝１によって特定されるメモリ１４
と、Ｆ＿ＣＥ＿Ｎ＝２によって特定されるメモリ１５の
アドレス「０ｘ００００」から「０ｘ０ＦＦＦ」までと
され、グループ１は、Ｆ＿ＣＥ＿Ｎ＝２によって特定さ
れるメモリ１５のアドレス「０ｘ１０００」から「０ｘ
１ＦＦＦ」までとされ、グループ２は、Ｆ＿ＣＥ＿Ｎ＝
３によって特定されるメモリ１６のアドレス「０ｘ００
００」から、Ｆ＿ＣＥ＿Ｎ＝４によって特定されるメモ
リ１７のアドレス「０ｘ１ＦＦＦ」までとされる。
【００５０】後に詳述するが、上記ＩＤ情報に従って、
通常リード／ライトや、リードオンリー、ミラーリング
などの制御内容が特定され、外部からのアクセスに対し
て上記記憶領域毎の個別制御が可能とされる。図４に示
される例では、グループ０について通常リード／ライト
が可能とされ、グループ１についてはリードオンリーが
指定されることによって書き込みが禁止され、グループ
２については、上記グループ０，１についてのミラーリ
ング（時間差）が指定されることで、グループ２には、
グループ０，１の記憶内容と同一のデータが所定の時間
差を持って書き込まれるようになる。
通常リード／ライトや、リードオンリー、ミラーリング
などの制御内容が特定され、外部からのアクセスに対し
て上記記憶領域毎の個別制御が可能とされる。図４に示
される例では、グループ０について通常リード／ライト
が可能とされ、グループ１についてはリードオンリーが
指定されることによって書き込みが禁止され、グループ
２については、上記グループ０，１についてのミラーリ
ング（時間差）が指定されることで、グループ２には、
グループ０，１の記憶内容と同一のデータが所定の時間
差を持って書き込まれるようになる。
【００５１】図５にはＩＤ情報の構成例が示される。
【００５２】ここで、ＩＤ情報はバイト形式とされる。
ＩＤ情報の右端から左端に向かって順にバイトＢ０，Ｂ
１，Ｂ２，Ｂ３のように示すものとすると、バイトＢ０
〜Ｂ４は、当該ＩＤ情報によって特定される領域の書き
換え回数／消去回数を示し、バイトＢ５〜Ｂ９はアドレ
ス情報を示し、バイトＢ１０，Ｂ１１は予備領域情報を
示し、バイトＢ１２，Ｂ１３は制御情報を示す。
ＩＤ情報の右端から左端に向かって順にバイトＢ０，Ｂ
１，Ｂ２，Ｂ３のように示すものとすると、バイトＢ０
〜Ｂ４は、当該ＩＤ情報によって特定される領域の書き
換え回数／消去回数を示し、バイトＢ５〜Ｂ９はアドレ
ス情報を示し、バイトＢ１０，Ｂ１１は予備領域情報を
示し、バイトＢ１２，Ｂ１３は制御情報を示す。
【００５３】上記予備領域情報は、当該ＩＤ情報によっ
て特定される領域に対して所定の時間差を有するミラー
リング（「時間差ミラーリング」という）を行うか否か
の識別情報、当該ＩＤ情報によって特定される領域に対
して同時にミラーリング（「同時ミラーリング」とい
う）を行うか否かの識別情報、スペア領域が存在するか
否かの識別情報、スペア領域が存在する場合で訂正不可
能なエラーが生じた場合にスペア領域を割り当てる処理
（「スペア処理」という）を優先して行うか否かの識別
情報、及びスペア処理が完了しているか否かの識別情報
が含まれる。ミラーリングとは、特定の領域に書き込ま
れたデータと同一のデータを別の領域に書くことを意味
する。このとき、データを書き込むタイミングの違いに
より、同時ミラーリング、及び時間差ミラーリングとし
て区別される。また、スペアは、特定の記憶領域の代替
領域である。バイトＢ１０，Ｂ１１をビット形式で示し
た場合に、所定ビットの論理値によって予備領域情報の
内容が特定される。特に制限されないが、「００００＿
００００」の場合には、時間差ミラーリングや同時ミラ
ーリングは行われないし、スペア領域も存在しない。
「００００＿０００１」の場合には、時間差ミラーリン
グが指定され、「００００＿００１０」の場合には、同
時ミラーリングが指定され、「００００＿０１００」の
場合には、スペア領域が存在することが示され、「００
００＿０１１１」の場合には、時間差ミラーリングや同
時ミラーリングを行うことが指定され、スペア領域が存
在することが示される。「００００＿１１１１」の場合
には、時間差ミラーリングや同時ミラーリングが行われ
ることが指定され、スペア領域が存在し、その場合にお
いて訂正不可能なエラーが生じた場合にスペア処理を優
先して行うことが指定される。また、「１１１１＿ｘｘ
ｘｘｘ」の場合（ｘは論理不定を示す）の場合には、ス
ペア処理が完了していることが示される。
て特定される領域に対して所定の時間差を有するミラー
リング（「時間差ミラーリング」という）を行うか否か
の識別情報、当該ＩＤ情報によって特定される領域に対
して同時にミラーリング（「同時ミラーリング」とい
う）を行うか否かの識別情報、スペア領域が存在するか
否かの識別情報、スペア領域が存在する場合で訂正不可
能なエラーが生じた場合にスペア領域を割り当てる処理
（「スペア処理」という）を優先して行うか否かの識別
情報、及びスペア処理が完了しているか否かの識別情報
が含まれる。ミラーリングとは、特定の領域に書き込ま
れたデータと同一のデータを別の領域に書くことを意味
する。このとき、データを書き込むタイミングの違いに
より、同時ミラーリング、及び時間差ミラーリングとし
て区別される。また、スペアは、特定の記憶領域の代替
領域である。バイトＢ１０，Ｂ１１をビット形式で示し
た場合に、所定ビットの論理値によって予備領域情報の
内容が特定される。特に制限されないが、「００００＿
００００」の場合には、時間差ミラーリングや同時ミラ
ーリングは行われないし、スペア領域も存在しない。
「００００＿０００１」の場合には、時間差ミラーリン
グが指定され、「００００＿００１０」の場合には、同
時ミラーリングが指定され、「００００＿０１００」の
場合には、スペア領域が存在することが示され、「００
００＿０１１１」の場合には、時間差ミラーリングや同
時ミラーリングを行うことが指定され、スペア領域が存
在することが示される。「００００＿１１１１」の場合
には、時間差ミラーリングや同時ミラーリングが行われ
ることが指定され、スペア領域が存在し、その場合にお
いて訂正不可能なエラーが生じた場合にスペア処理を優
先して行うことが指定される。また、「１１１１＿ｘｘ
ｘｘｘ」の場合（ｘは論理不定を示す）の場合には、ス
ペア処理が完了していることが示される。
【００５４】また、上記制御情報は、バイトＢ１２，Ｂ
１３をビット形式で示した場合に、所定ビットの論理値
によって予備領域情報の内容が特定される。特に制限さ
れないが、「００００＿０００１」は、通常リード／ラ
イト領域であることが示され、「００００＿００１０」
は、リードオンリー（ライトプロテクト）領域であるこ
とが示され、「００００＿００１１」は、ライトオンリ
ー領域であることが示され、「００００＿０１００」
は、時間差ミラーリング領域であることが示され、「０
０００＿１０００」は、同時ミラーリング領域であるこ
とが示され、「１１１１＿ｘｘｘｘ」は、スペア領域で
あることが示される。ここで、「ｘｘｘｘ」は論理不定
を意味する。
１３をビット形式で示した場合に、所定ビットの論理値
によって予備領域情報の内容が特定される。特に制限さ
れないが、「００００＿０００１」は、通常リード／ラ
イト領域であることが示され、「００００＿００１０」
は、リードオンリー（ライトプロテクト）領域であるこ
とが示され、「００００＿００１１」は、ライトオンリ
ー領域であることが示され、「００００＿０１００」
は、時間差ミラーリング領域であることが示され、「０
０００＿１０００」は、同時ミラーリング領域であるこ
とが示され、「１１１１＿ｘｘｘｘ」は、スペア領域で
あることが示される。ここで、「ｘｘｘｘ」は論理不定
を意味する。
【００５５】リードオンリー領域へのデータ書き込みは
禁止される。また、ライトオンリー領域からのデータ読
み出しは禁止される。
禁止される。また、ライトオンリー領域からのデータ読
み出しは禁止される。
【００５６】次に、図６乃至図１３を参照しながら記憶
装置１０の動作を説明する。
装置１０の動作を説明する。
【００５７】図６には、ＩＤ情報の初期処理の流れが示
される。
される。
【００５８】記憶装置１０は、先ず、電源投入によるパ
ワーオンリセット又は通常リセットにより初期化される
（Ｓ１１）。
ワーオンリセット又は通常リセットにより初期化される
（Ｓ１１）。
【００５９】次に、ＩＤ情報格納用メモリ１３からＩＤ
情報のテーブルが、情報処理部１１におけるＲＡＭ１１
４に展開される（Ｓ１２）。そして、情報処理部１１で
は、ＲＡＭ１１４に展開されたテーブルを参照して、記
憶部１２が、予め指定された書き換え回数又は消去回数
に達しているか否かの判別が行われる（Ｓ１３）。この
判別において、予め指定された書き換え回数又は消去回
数に達していない（Ｎｏ）と判断された場合には、本初
期処理が終了される。しかしながら、上記ステップＳ１
３の判別において、予め指定された書き換え回数又は消
去回数に達している（Ｙｅｓ）と判断された場合には、
スペア領域に代替することで記憶情報の信頼性の向上を
図るため、先ずＩＤ情報の予備領域情報が参照されてス
ペアが存在するか否かの判別が行われる（Ｓ１４）。こ
の判別においてスペアが存在する（Ｙｅｓ）と判断され
た場合には、そのスペアを探し出すために、ＩＤ情報に
おける制御情報がスペア領域を示し、しかも、アドレス
情報が一致するＩＤ情報の検索が開始される（Ｓ１
５）。ここでアドレス情報が一致するとは、スペア元の
チップイネーブル信号（Ｆ＿ＣＥ＿Ｎ）及びアドレス
が、スペア先のＩＤ情報におけるアドレス情報と一致す
るか否かということである。この検索において、制御情
報がスペア領域を示し、ＩＤ情報におけるアドレス情報
が一致するか否かの判別が行われる（Ｓ１６）。この判
別において、制御情報がスペア領域を示し、ＩＤ情報に
おけるアドレス情報が一致する（Ｙｅｓ）と判断された
場合には、それはスペアのＩＤ情報であるから、情報処
理部１１ではスペア処理が行われる（Ｓ１７）。このス
ペア処理では、スペア元のデータをＲＡＭ１１４などに
一旦退避してからそのデータがスペア先に書き込まれ
る。また、このスペア処理には、代替領域へ再書き込み
可能なライトエラー処理が含まれる。つまり、スペア処
理においてスペア領域へデータを正常に書き込むことが
できなかった場合、当該領域への再書き込みが行われ
る。そしてスペア処理が完了したか否かの判別が行われ
（Ｓ１８）。この判別においてスペア処理が完了した
（Ｙｅｓ）と判断された場合には、スペア情報が保持さ
れ（Ｓ１９）、ホスト機器２０に通知される。また、上
記ステップＳ１４の判別において、スペアが存在しない
（Ｎｏ）と判断された場合や、上記ステップＳ１６の判
別において、スペアが検索されなかった場合、さらには
上記ステップＳ１８の判別において、何らかの事情によ
りスペア処理が完了しない（Ｎｏ）と判断された場合に
は、エラー情報が保持され（Ｓ２０）、そのエラー情報
がホスト機器２０に通知されることで本初期化処理が終
了される（Ｓ２１）。
情報のテーブルが、情報処理部１１におけるＲＡＭ１１
４に展開される（Ｓ１２）。そして、情報処理部１１で
は、ＲＡＭ１１４に展開されたテーブルを参照して、記
憶部１２が、予め指定された書き換え回数又は消去回数
に達しているか否かの判別が行われる（Ｓ１３）。この
判別において、予め指定された書き換え回数又は消去回
数に達していない（Ｎｏ）と判断された場合には、本初
期処理が終了される。しかしながら、上記ステップＳ１
３の判別において、予め指定された書き換え回数又は消
去回数に達している（Ｙｅｓ）と判断された場合には、
スペア領域に代替することで記憶情報の信頼性の向上を
図るため、先ずＩＤ情報の予備領域情報が参照されてス
ペアが存在するか否かの判別が行われる（Ｓ１４）。こ
の判別においてスペアが存在する（Ｙｅｓ）と判断され
た場合には、そのスペアを探し出すために、ＩＤ情報に
おける制御情報がスペア領域を示し、しかも、アドレス
情報が一致するＩＤ情報の検索が開始される（Ｓ１
５）。ここでアドレス情報が一致するとは、スペア元の
チップイネーブル信号（Ｆ＿ＣＥ＿Ｎ）及びアドレス
が、スペア先のＩＤ情報におけるアドレス情報と一致す
るか否かということである。この検索において、制御情
報がスペア領域を示し、ＩＤ情報におけるアドレス情報
が一致するか否かの判別が行われる（Ｓ１６）。この判
別において、制御情報がスペア領域を示し、ＩＤ情報に
おけるアドレス情報が一致する（Ｙｅｓ）と判断された
場合には、それはスペアのＩＤ情報であるから、情報処
理部１１ではスペア処理が行われる（Ｓ１７）。このス
ペア処理では、スペア元のデータをＲＡＭ１１４などに
一旦退避してからそのデータがスペア先に書き込まれ
る。また、このスペア処理には、代替領域へ再書き込み
可能なライトエラー処理が含まれる。つまり、スペア処
理においてスペア領域へデータを正常に書き込むことが
できなかった場合、当該領域への再書き込みが行われ
る。そしてスペア処理が完了したか否かの判別が行われ
（Ｓ１８）。この判別においてスペア処理が完了した
（Ｙｅｓ）と判断された場合には、スペア情報が保持さ
れ（Ｓ１９）、ホスト機器２０に通知される。また、上
記ステップＳ１４の判別において、スペアが存在しない
（Ｎｏ）と判断された場合や、上記ステップＳ１６の判
別において、スペアが検索されなかった場合、さらには
上記ステップＳ１８の判別において、何らかの事情によ
りスペア処理が完了しない（Ｎｏ）と判断された場合に
は、エラー情報が保持され（Ｓ２０）、そのエラー情報
がホスト機器２０に通知されることで本初期化処理が終
了される（Ｓ２１）。
【００６０】図７にはＩＤ情報の通常処理の流れが示さ
れる。
れる。
【００６１】ＩＤ情報の通常処理においては、ホスト機
器２０からコマンドが与えられると（Ｓ３１）、先ず、
そのコマンドがリード系であるか否かの判別が行われる
（Ｓ３２）。この判別において、コマンドがリード系で
ある（Ｙｅｓ）と判断された場合には、後に詳述するリ
ード系コマンド処理が行われる（Ｓ３５）。上記ステッ
プＳ３２の判別においてリード系のコマンドではない
（Ｎｏ）と判断された場合には、与えられたコマンドが
ライト系であるか否かの判別が行われる（Ｓ３３）。こ
の判別においてコマンドがライト系である（Ｙｅｓ）と
判断された場合には、後に詳述するライト系コマンド処
理が行われる（Ｓ３６）。上記ステップＳ３３の判別に
おいてライト系のコマンドではない（Ｎｏ）と判断され
た場合には、リード系及びライト系以外でサポートされ
ているコマンドであるか否かの判別が行われる（Ｓ３
４）。この判別においてサポートされているコマンドで
ある（Ｙｅｓ）と判断された場合には、上記リード系コ
マンド処理及びライト系コマンド処理とは異なる、その
他のコマンド処理が行われる（Ｓ３７）。上記その他の
コマンド処理についても後に詳述する。上記ステップＳ
３４の判別において、サポートされているコマンドでは
ない（Ｎｏ）と判断された場合には、上記ステップＳ３
１で取り込まれたコマンドは、情報処理部１１で未サポ
ートのコマンドであるから、その旨がホスト機器２０に
通知される（Ｓ４１）。
器２０からコマンドが与えられると（Ｓ３１）、先ず、
そのコマンドがリード系であるか否かの判別が行われる
（Ｓ３２）。この判別において、コマンドがリード系で
ある（Ｙｅｓ）と判断された場合には、後に詳述するリ
ード系コマンド処理が行われる（Ｓ３５）。上記ステッ
プＳ３２の判別においてリード系のコマンドではない
（Ｎｏ）と判断された場合には、与えられたコマンドが
ライト系であるか否かの判別が行われる（Ｓ３３）。こ
の判別においてコマンドがライト系である（Ｙｅｓ）と
判断された場合には、後に詳述するライト系コマンド処
理が行われる（Ｓ３６）。上記ステップＳ３３の判別に
おいてライト系のコマンドではない（Ｎｏ）と判断され
た場合には、リード系及びライト系以外でサポートされ
ているコマンドであるか否かの判別が行われる（Ｓ３
４）。この判別においてサポートされているコマンドで
ある（Ｙｅｓ）と判断された場合には、上記リード系コ
マンド処理及びライト系コマンド処理とは異なる、その
他のコマンド処理が行われる（Ｓ３７）。上記その他の
コマンド処理についても後に詳述する。上記ステップＳ
３４の判別において、サポートされているコマンドでは
ない（Ｎｏ）と判断された場合には、上記ステップＳ３
１で取り込まれたコマンドは、情報処理部１１で未サポ
ートのコマンドであるから、その旨がホスト機器２０に
通知される（Ｓ４１）。
【００６２】上記ステップＳ３５のリードコマンド処
理、上記ステップＳ３６のライト系コマンド処理Ｓ３
６、又は上記ステップＳ３７のその他のコマンド処理の
結果、ＩＤ情報が更新が必要となる場合がある。例え
ば、記憶部１２の書き換え／消去回数が変更された場合
や、スペア情報が変更された場合などである。そこで、
上記ステップＳ３５のリードコマンド処理、上記ステッ
プＳ３６のライト系コマンド処理Ｓ３６、又は上記ステ
ップＳ３７のその他のコマンド処理が終了した後にＩＤ
情報の更新が必要か否かの判別が行われる（Ｓ３８）。
例えばライト系コマンド処理により記憶部１２の書き換
えが行われた場合には、ＩＤ情報の更新が必要になる。
上記ステップＳ３８の判別においてＩＤ情報の更新が必
要である（Ｙｅｓ）と判断された場合には、ＩＤ情報の
更新が行われ（Ｓ３９）、その後にホスト機器２０に通
知されて本処理が終了される（Ｓ４１）。上記ホスト機
器２０への通知には、エラー情報の通知、記憶部１２の
ステータスの通知、記憶部１２の書き換え／消去回数の
通知、及びスペア情報の通知などが挙げられる。
理、上記ステップＳ３６のライト系コマンド処理Ｓ３
６、又は上記ステップＳ３７のその他のコマンド処理の
結果、ＩＤ情報が更新が必要となる場合がある。例え
ば、記憶部１２の書き換え／消去回数が変更された場合
や、スペア情報が変更された場合などである。そこで、
上記ステップＳ３５のリードコマンド処理、上記ステッ
プＳ３６のライト系コマンド処理Ｓ３６、又は上記ステ
ップＳ３７のその他のコマンド処理が終了した後にＩＤ
情報の更新が必要か否かの判別が行われる（Ｓ３８）。
例えばライト系コマンド処理により記憶部１２の書き換
えが行われた場合には、ＩＤ情報の更新が必要になる。
上記ステップＳ３８の判別においてＩＤ情報の更新が必
要である（Ｙｅｓ）と判断された場合には、ＩＤ情報の
更新が行われ（Ｓ３９）、その後にホスト機器２０に通
知されて本処理が終了される（Ｓ４１）。上記ホスト機
器２０への通知には、エラー情報の通知、記憶部１２の
ステータスの通知、記憶部１２の書き換え／消去回数の
通知、及びスペア情報の通知などが挙げられる。
【００６３】図８及び図９には、図７におけるリード系
コマンド処理（Ｓ３５）の詳細な流れが示される。尚、
図８及び図９において、〜は処理が連続しているこ
とを示している。
コマンド処理（Ｓ３５）の詳細な流れが示される。尚、
図８及び図９において、〜は処理が連続しているこ
とを示している。
【００６４】情報処理部１１においてリード系コマンド
処理の開始されると（Ｓ５１）、先ずＲＡＭ１１４内に
展開されているＩＤ情報が参照され（Ｓ５２）、リード
対象となる記憶領域に対応するＩＤ情報の制御情報（Ｂ
１２，Ｂ１３）に通常リード領域の設定がなされている
か否かの判別が行われる（Ｓ５３）。図５に示されるよ
うにＩＤ情報の制御情報であるバイトＢ１２，Ｂ１３
が、「００００＿０００１」になっていれば、それは通
常リード領域の設定がなされていることを意味する。上
記ステップＳ５３の判別において、通常リード領域の設
定がなされている（Ｙｅｓ）と判断された場合には、情
報処理部１１においてリード処理が開始される（Ｓ５
６）。しかしながら、上記ステップＳ５３の判別におい
て、通常リード領域の設定がなされていない（Ｎｏ）と
判断された場合には、リード対象となる記憶領域に対応
するＩＤ情報の制御情報（Ｂ１２，Ｂ１３）にリードオ
ンリー領域の設定がなされているか否かの判別が行われ
る（Ｓ５３）。図５に示されるようにＩＤ情報の制御情
報であるバイトＢ１２，Ｂ１３が、「００００＿００１
０」になっていれば、それはリードオンリー領域の設定
がなされていることを意味する。つまり、ライトプロテ
クトにより当該領域への書き込みが禁止される。上記ス
テップＳ５４の判別においてリードオンリー領域の設定
がなされている（Ｙｅｓ）と判断された場合には、情報
処理部１１においてリード処理が開始される（Ｓ５
６）。しかしながら、上記ステップＳ５４の判別におい
て、リードオンリー領域の設定がなされていない（Ｎ
ｏ）と判断された場合には、リード対象となる記憶領域
に対応するＩＤ情報の制御情報（Ｂ１２，Ｂ１３）にラ
イトオンリー領域の設定がなされているか否かの判別が
行われる（Ｓ５５）。図５に示されるようにＩＤ情報の
制御情報であるバイトＢ１２，Ｂ１３が、「００００＿
００１１」になっていれば、それはライトオンリー領域
の設定がなされていることを意味する。上記ステップＳ
５５の判別においてライトオンリー領域が設定されてい
ない（Ｎｏ）と判断された場合には、情報処理部１１に
おいてリード処理が開始される（Ｓ５６）。しかしなが
ら、上記ステップＳ５５の判別においてライトオンリー
領域が設定されている（Ｙｅｓ）と判断された場合に
は、リード系コマンド処理は不適切であるからエラーと
され、本フローチャートによる処理が終了される（Ｓ７
５，Ｓ７６）。
処理の開始されると（Ｓ５１）、先ずＲＡＭ１１４内に
展開されているＩＤ情報が参照され（Ｓ５２）、リード
対象となる記憶領域に対応するＩＤ情報の制御情報（Ｂ
１２，Ｂ１３）に通常リード領域の設定がなされている
か否かの判別が行われる（Ｓ５３）。図５に示されるよ
うにＩＤ情報の制御情報であるバイトＢ１２，Ｂ１３
が、「００００＿０００１」になっていれば、それは通
常リード領域の設定がなされていることを意味する。上
記ステップＳ５３の判別において、通常リード領域の設
定がなされている（Ｙｅｓ）と判断された場合には、情
報処理部１１においてリード処理が開始される（Ｓ５
６）。しかしながら、上記ステップＳ５３の判別におい
て、通常リード領域の設定がなされていない（Ｎｏ）と
判断された場合には、リード対象となる記憶領域に対応
するＩＤ情報の制御情報（Ｂ１２，Ｂ１３）にリードオ
ンリー領域の設定がなされているか否かの判別が行われ
る（Ｓ５３）。図５に示されるようにＩＤ情報の制御情
報であるバイトＢ１２，Ｂ１３が、「００００＿００１
０」になっていれば、それはリードオンリー領域の設定
がなされていることを意味する。つまり、ライトプロテ
クトにより当該領域への書き込みが禁止される。上記ス
テップＳ５４の判別においてリードオンリー領域の設定
がなされている（Ｙｅｓ）と判断された場合には、情報
処理部１１においてリード処理が開始される（Ｓ５
６）。しかしながら、上記ステップＳ５４の判別におい
て、リードオンリー領域の設定がなされていない（Ｎ
ｏ）と判断された場合には、リード対象となる記憶領域
に対応するＩＤ情報の制御情報（Ｂ１２，Ｂ１３）にラ
イトオンリー領域の設定がなされているか否かの判別が
行われる（Ｓ５５）。図５に示されるようにＩＤ情報の
制御情報であるバイトＢ１２，Ｂ１３が、「００００＿
００１１」になっていれば、それはライトオンリー領域
の設定がなされていることを意味する。上記ステップＳ
５５の判別においてライトオンリー領域が設定されてい
ない（Ｎｏ）と判断された場合には、情報処理部１１に
おいてリード処理が開始される（Ｓ５６）。しかしなが
ら、上記ステップＳ５５の判別においてライトオンリー
領域が設定されている（Ｙｅｓ）と判断された場合に
は、リード系コマンド処理は不適切であるからエラーと
され、本フローチャートによる処理が終了される（Ｓ７
５，Ｓ７６）。
【００６５】上記ステップＳ５７のリード処理には、記
憶部１２からの情報読み出しに関する一連の処理の他
に、訂正可能なエラー発生時の生成処理や、記憶領域の
代替が可能であってそれが必要となった場合の代替処理
が含まれる。
憶部１２からの情報読み出しに関する一連の処理の他
に、訂正可能なエラー発生時の生成処理や、記憶領域の
代替が可能であってそれが必要となった場合の代替処理
が含まれる。
【００６６】上記リード処理で得られた情報にエラーを
生じた場合、そのエラーが訂正不可能なエラーか否かの
判別が行われる（Ｓ５７）。この判別において、訂正不
可能なエラーではない（Ｎｏ）と判断された場合には、
代替不可か否かの判別が行われる（Ｓ６０）。この判別
において、代替不可ではない（Ｎｏ）と判断された場合
には本フローチャートによる処理が終了される。また、
上記ステップＳ６０の判別において、代替不可である
（Ｙｅｓ）と判断された場合には、ＩＤ情報における予
備領域情報にスペアが設定されているか否かの判別が行
われる（Ｓ７０）。図５に示されるようにＩＤ情報の予
備領域情報であるバイトＢ１０，Ｂ１１が、「００００
＿０１００」、「００００＿０１１１」、「００００＿
１１１１」、「００００＿０１１０」、「００００＿１
１１０」の何れかであれば、それは「スペアあり」を意
味する。上記ステップＳ７０の判別において、スペアが
ある（Ｙｅｓ）と判断された場合には、ＩＤ情報の検索
が開始され（Ｓ７１）、個々のＩＤ情報において、制御
情報にスペア領域の設定がなされていて、しかも、スペ
ア元チップイネーブル信号及びアドレスが、スペア先の
ＩＤ情報におけるアドレス情報に一致するか否かの判別
が行われる（Ｓ７２）。この判別において、制御情報に
スペア領域の設定がなされていて、しかも、ＩＤ情報に
おけるアドレス情報が一致する（Ｙｅｓ）と判断された
場合には、それは代替のためのスペアを意味するから、
記憶領域の代替を可能とするためのスペア処理が行われ
る（Ｓ７３）。このスペア処理には、スペア領域への再
書き込みを可能とするライトエラー処理が含まれ、スペ
ア領域へデータを正常に書き込めなかった場合、再書き
込みが行われる。そしてスペア処理が完了したか否かの
判別が行われる（Ｓ７４）。この判別においてスペア処
理が完了した（Ｙｅｓ）と判断された場合には、そのス
ペア情報が保持された後に本フローチャートによる処理
が終了される（Ｓ６８，Ｓ７６）。また、上記ステップ
Ｓ７４の判別において、スペア処理が完了しないと判断
された場合には、それはスペア処理でのエラーとされ、
本フローチャートによる処理が終了される（Ｓ７５，Ｓ
７６）。
生じた場合、そのエラーが訂正不可能なエラーか否かの
判別が行われる（Ｓ５７）。この判別において、訂正不
可能なエラーではない（Ｎｏ）と判断された場合には、
代替不可か否かの判別が行われる（Ｓ６０）。この判別
において、代替不可ではない（Ｎｏ）と判断された場合
には本フローチャートによる処理が終了される。また、
上記ステップＳ６０の判別において、代替不可である
（Ｙｅｓ）と判断された場合には、ＩＤ情報における予
備領域情報にスペアが設定されているか否かの判別が行
われる（Ｓ７０）。図５に示されるようにＩＤ情報の予
備領域情報であるバイトＢ１０，Ｂ１１が、「００００
＿０１００」、「００００＿０１１１」、「００００＿
１１１１」、「００００＿０１１０」、「００００＿１
１１０」の何れかであれば、それは「スペアあり」を意
味する。上記ステップＳ７０の判別において、スペアが
ある（Ｙｅｓ）と判断された場合には、ＩＤ情報の検索
が開始され（Ｓ７１）、個々のＩＤ情報において、制御
情報にスペア領域の設定がなされていて、しかも、スペ
ア元チップイネーブル信号及びアドレスが、スペア先の
ＩＤ情報におけるアドレス情報に一致するか否かの判別
が行われる（Ｓ７２）。この判別において、制御情報に
スペア領域の設定がなされていて、しかも、ＩＤ情報に
おけるアドレス情報が一致する（Ｙｅｓ）と判断された
場合には、それは代替のためのスペアを意味するから、
記憶領域の代替を可能とするためのスペア処理が行われ
る（Ｓ７３）。このスペア処理には、スペア領域への再
書き込みを可能とするライトエラー処理が含まれ、スペ
ア領域へデータを正常に書き込めなかった場合、再書き
込みが行われる。そしてスペア処理が完了したか否かの
判別が行われる（Ｓ７４）。この判別においてスペア処
理が完了した（Ｙｅｓ）と判断された場合には、そのス
ペア情報が保持された後に本フローチャートによる処理
が終了される（Ｓ６８，Ｓ７６）。また、上記ステップ
Ｓ７４の判別において、スペア処理が完了しないと判断
された場合には、それはスペア処理でのエラーとされ、
本フローチャートによる処理が終了される（Ｓ７５，Ｓ
７６）。
【００６７】また、上記ステップＳ５７の判別におい
て、リード処理におけるエラーが訂正不可能なエラーで
ある（Ｙｅｓ）と判断された場合には、その読み出しに
かかる領域のＩＤ情報における予備領域情報に同時ミラ
ーリングが設定されているか否かの判別が行われる（Ｓ
５８）。図５に示されるようにＩＤ情報の予備領域情報
（Ｂ１０，Ｂ１１）が、「０００＿００１０」、「００
０＿０１１１」、「０００＿１１１１」、「０００＿０
１１０」、「０００＿１１１０」の何れかであれば同時
ミラーリングが設定されている。上記ステップＳ５８の
判別において、同時ミラーリングが設定されている（Ｙ
ｅｓ）と判断された場合には、ＩＤ情報の検索が開始さ
れ（Ｓ６１）、個々のＩＤ情報において、制御情報に同
時ミラーリング領域の設定がなされていて、しかも、ミ
ラーリング元のチップイネーブル信号及びアドレスとミ
ラーリング先のＩＤ情報におけるアドレス情報が一致す
るか否かの判別が行われる（Ｓ６２）。この判別におい
て、制御情報に同時ミラーリング領域の設定がなされて
いて、しかも、ＩＤ情報におけるアドレス情報が一致す
る（Ｙｅｓ）と判断された場合には、それは上記エラー
を生じた領域に対応する同時ミラー領域であることを意
味するから、当該領域から情報を読み出すためのリード
処理が行われる（Ｓ６５）。このリード処理において得
られた情報にエラーを生じた場合、そのエラーが訂正不
可能なエラーか否かの判別が行われる（Ｓ６６）。この
判別において、訂正不可能なエラーではない（Ｎｏ）と
判断された場合には、代替不可能か否かの判別が行われ
る（Ｓ６７）。この判別において、代替不可能ではない
（Ｎｏ）と判断された場合には、代替（スペア）のため
の情報保持が行われて本フローチャートによる処理が終
了される（Ｓ７６）。
て、リード処理におけるエラーが訂正不可能なエラーで
ある（Ｙｅｓ）と判断された場合には、その読み出しに
かかる領域のＩＤ情報における予備領域情報に同時ミラ
ーリングが設定されているか否かの判別が行われる（Ｓ
５８）。図５に示されるようにＩＤ情報の予備領域情報
（Ｂ１０，Ｂ１１）が、「０００＿００１０」、「００
０＿０１１１」、「０００＿１１１１」、「０００＿０
１１０」、「０００＿１１１０」の何れかであれば同時
ミラーリングが設定されている。上記ステップＳ５８の
判別において、同時ミラーリングが設定されている（Ｙ
ｅｓ）と判断された場合には、ＩＤ情報の検索が開始さ
れ（Ｓ６１）、個々のＩＤ情報において、制御情報に同
時ミラーリング領域の設定がなされていて、しかも、ミ
ラーリング元のチップイネーブル信号及びアドレスとミ
ラーリング先のＩＤ情報におけるアドレス情報が一致す
るか否かの判別が行われる（Ｓ６２）。この判別におい
て、制御情報に同時ミラーリング領域の設定がなされて
いて、しかも、ＩＤ情報におけるアドレス情報が一致す
る（Ｙｅｓ）と判断された場合には、それは上記エラー
を生じた領域に対応する同時ミラー領域であることを意
味するから、当該領域から情報を読み出すためのリード
処理が行われる（Ｓ６５）。このリード処理において得
られた情報にエラーを生じた場合、そのエラーが訂正不
可能なエラーか否かの判別が行われる（Ｓ６６）。この
判別において、訂正不可能なエラーではない（Ｎｏ）と
判断された場合には、代替不可能か否かの判別が行われ
る（Ｓ６７）。この判別において、代替不可能ではない
（Ｎｏ）と判断された場合には、代替（スペア）のため
の情報保持が行われて本フローチャートによる処理が終
了される（Ｓ７６）。
【００６８】また、上記ステップＳ６６の判別におい
て、訂正不可能なエラーである（Ｙｅｓ）と判断された
場合には、ＩＤ情報の予備領域情報が参照され、スペア
優先か否かの判別が行われる（Ｓ６９）。この判別にお
いて、スペア優先であると判断された場合には、ＩＤ情
報の予備領域情報がスペアに設定されているか否かの判
別が行われる（Ｓ７０）。この判別において、ＩＤ情報
の予備領域情報がスペアに設定されている（Ｙｅｓ）と
判断された場合には、ＩＤ情報の検索が開始され（Ｓ７
１）、個々のＩＤ情報において、制御情報にスペア領域
の設定がなされていて、しかも、スペア元のチップセレ
クト信号及びアドレスが、スペア先のＩＤ情報における
アドレス情報に一致するか否かの判別が行われる（Ｓ７
２）。この判別において、制御情報にスペア領域の設定
がなされていて、しかも、ＩＤ情報におけるアドレス情
報が一致する（Ｙｅｓ）と判断された場合には、スペア
処理が行われる（Ｓ７３）。このスペア処理には代替領
域へ再書き込み可能なライトエラー処理が含まれる。そ
して、スペア処理が完了したか否かの判別が行われる
（Ｓ７４）。この判別において、スペア処理が完了して
いないと判断された場合にはエラーとされ、本フローチ
ャートによる処理が終了される（Ｓ７５，Ｓ７６）。さ
らに、上記ステップＳ５８の判別において、ＩＤ情報に
おける予備領域情報に同時ミラーリングが設定されてい
ない（Ｎｏ）と判断された場合には、ＩＤ情報における
予備領域情報に時間差ミラーリングが設定されているか
否かの処理が行われる。この判別において、ＩＤ情報に
おける予備領域情報に時間差ミラーリングが設定されて
いない（Ｎｏ）と判断された場合には、上記ステップＳ
６９の判別に移行される。また、上記ステップＳ５９の
判別において、ＩＤ情報における予備領域情報に時間差
ミラーリングが設定されている（Ｙｅｓ）と判断された
場合には、ＩＤ情報の検索が開始され（Ｓ６３）、個々
のＩＤ情報において、制御情報に同時ミラーリング領域
の設定がなされていて、しかも、ＩＤ情報におけるアド
レス情報が一致するか否かの判別が行われる（Ｓ６
４）。この判別において、制御情報に同時ミラーリング
領域の設定がなされていて、しかも、ＩＤ情報における
アドレス情報が一致する（Ｙｅｓ）と判断された場合に
は、それは上記エラーを生じた領域に対応する同時ミラ
ー領域であることを意味するから、当該領域から情報を
読み出すための上記リード処理に移行される（Ｓ６
５）。
て、訂正不可能なエラーである（Ｙｅｓ）と判断された
場合には、ＩＤ情報の予備領域情報が参照され、スペア
優先か否かの判別が行われる（Ｓ６９）。この判別にお
いて、スペア優先であると判断された場合には、ＩＤ情
報の予備領域情報がスペアに設定されているか否かの判
別が行われる（Ｓ７０）。この判別において、ＩＤ情報
の予備領域情報がスペアに設定されている（Ｙｅｓ）と
判断された場合には、ＩＤ情報の検索が開始され（Ｓ７
１）、個々のＩＤ情報において、制御情報にスペア領域
の設定がなされていて、しかも、スペア元のチップセレ
クト信号及びアドレスが、スペア先のＩＤ情報における
アドレス情報に一致するか否かの判別が行われる（Ｓ７
２）。この判別において、制御情報にスペア領域の設定
がなされていて、しかも、ＩＤ情報におけるアドレス情
報が一致する（Ｙｅｓ）と判断された場合には、スペア
処理が行われる（Ｓ７３）。このスペア処理には代替領
域へ再書き込み可能なライトエラー処理が含まれる。そ
して、スペア処理が完了したか否かの判別が行われる
（Ｓ７４）。この判別において、スペア処理が完了して
いないと判断された場合にはエラーとされ、本フローチ
ャートによる処理が終了される（Ｓ７５，Ｓ７６）。さ
らに、上記ステップＳ５８の判別において、ＩＤ情報に
おける予備領域情報に同時ミラーリングが設定されてい
ない（Ｎｏ）と判断された場合には、ＩＤ情報における
予備領域情報に時間差ミラーリングが設定されているか
否かの処理が行われる。この判別において、ＩＤ情報に
おける予備領域情報に時間差ミラーリングが設定されて
いない（Ｎｏ）と判断された場合には、上記ステップＳ
６９の判別に移行される。また、上記ステップＳ５９の
判別において、ＩＤ情報における予備領域情報に時間差
ミラーリングが設定されている（Ｙｅｓ）と判断された
場合には、ＩＤ情報の検索が開始され（Ｓ６３）、個々
のＩＤ情報において、制御情報に同時ミラーリング領域
の設定がなされていて、しかも、ＩＤ情報におけるアド
レス情報が一致するか否かの判別が行われる（Ｓ６
４）。この判別において、制御情報に同時ミラーリング
領域の設定がなされていて、しかも、ＩＤ情報における
アドレス情報が一致する（Ｙｅｓ）と判断された場合に
は、それは上記エラーを生じた領域に対応する同時ミラ
ー領域であることを意味するから、当該領域から情報を
読み出すための上記リード処理に移行される（Ｓ６
５）。
【００６９】図１０及び図１１には、図７におけるライ
ト系コマンド処理（Ｓ３６）の詳細な流れが示される。
尚、図１０及び図１１において、〜は処理が連続し
ていることを示している。
ト系コマンド処理（Ｓ３６）の詳細な流れが示される。
尚、図１０及び図１１において、〜は処理が連続し
ていることを示している。
【００７０】情報処理部１１においてライト系コマンド
処理の開始されると（Ｓ８１）、先ずＲＡＭ１１４内に
展開されているＩＤ情報が参照され（Ｓ８２）、ライト
対象となる記憶領域に対応するＩＤ情報の制御情報（Ｂ
１２，Ｂ１３）に通常ライト領域の設定がなされている
か否かの判別が行われる（Ｓ５３）。図５に示されるよ
うにＩＤ情報の制御情報であるバイトＢ１２，Ｂ１３
が、「００００＿０００１」になっていれば、それは通
常ライト領域の設定がなされていることを意味する。上
記ステップＳ８３の判別において、通常ライト領域が設
定されている（Ｙｅｓ）と判断された場合には、ＩＤ情
報における制御情報が同時ミラーリング領域の設定がな
されているか否かの判別が行われる（Ｓ８６）。しかし
ながら、上記ステップＳ８３の判別において、通常ライ
ト領域の設定がなされていない（Ｎｏ）と判断された場
合には、リード対象となる記憶領域に対応するＩＤ情報
の制御情報（Ｂ１２，Ｂ１３）にライトオンリー領域の
設定がなされているか否かの判別が行われる（Ｓ８
４）。図５に示されるようにＩＤ情報の制御情報である
バイトＢ１２，Ｂ１３が、「００００＿００１１」にな
っていれば、それはライトオンリー領域の設定がなされ
ていることを意味する。上記ステップＳ８４の判別にお
いてライトオンリー領域の設定がなされている（Ｙｅ
ｓ）と判断された場合には、ＩＤ情報における制御情報
が同時ミラーリング領域の設定がなされているか否かの
判別が行われる（Ｓ８６）。しかしながら、上記ステッ
プＳ８４の判別において、ライトオンリー領域の設定が
なされていない（Ｎｏ）と判断された場合には、リード
対象となる記憶領域に対応するＩＤ情報の制御情報（Ｂ
１２，Ｂ１３）にリードオンリー領域の設定がなされて
いるか否かの判別が行われる（Ｓ８５）。図５に示され
るようにＩＤ情報の制御情報であるバイトＢ１２，Ｂ１
３が、「００００＿００１０」になっていれば、それは
リードオンリー領域の設定がなされていることを意味す
る。上記ステップＳ８５の判別においてリードオンリー
領域が設定されていない（Ｎｏ）と判断された場合に
は、ＩＤ情報における制御情報が同時ミラーリング領域
の設定がなされているか否かの判別が行われる（Ｓ８
６）。しかしながら、上記ステップＳ８５の判別におい
てリードオンリー領域が設定されている（Ｙｅｓ）と判
断された場合には、ライト系コマンド処理は不適切であ
るから、エラーにより本フローチャートによる処理が終
了される（Ｓ１１３，Ｓ１０６）。
処理の開始されると（Ｓ８１）、先ずＲＡＭ１１４内に
展開されているＩＤ情報が参照され（Ｓ８２）、ライト
対象となる記憶領域に対応するＩＤ情報の制御情報（Ｂ
１２，Ｂ１３）に通常ライト領域の設定がなされている
か否かの判別が行われる（Ｓ５３）。図５に示されるよ
うにＩＤ情報の制御情報であるバイトＢ１２，Ｂ１３
が、「００００＿０００１」になっていれば、それは通
常ライト領域の設定がなされていることを意味する。上
記ステップＳ８３の判別において、通常ライト領域が設
定されている（Ｙｅｓ）と判断された場合には、ＩＤ情
報における制御情報が同時ミラーリング領域の設定がな
されているか否かの判別が行われる（Ｓ８６）。しかし
ながら、上記ステップＳ８３の判別において、通常ライ
ト領域の設定がなされていない（Ｎｏ）と判断された場
合には、リード対象となる記憶領域に対応するＩＤ情報
の制御情報（Ｂ１２，Ｂ１３）にライトオンリー領域の
設定がなされているか否かの判別が行われる（Ｓ８
４）。図５に示されるようにＩＤ情報の制御情報である
バイトＢ１２，Ｂ１３が、「００００＿００１１」にな
っていれば、それはライトオンリー領域の設定がなされ
ていることを意味する。上記ステップＳ８４の判別にお
いてライトオンリー領域の設定がなされている（Ｙｅ
ｓ）と判断された場合には、ＩＤ情報における制御情報
が同時ミラーリング領域の設定がなされているか否かの
判別が行われる（Ｓ８６）。しかしながら、上記ステッ
プＳ８４の判別において、ライトオンリー領域の設定が
なされていない（Ｎｏ）と判断された場合には、リード
対象となる記憶領域に対応するＩＤ情報の制御情報（Ｂ
１２，Ｂ１３）にリードオンリー領域の設定がなされて
いるか否かの判別が行われる（Ｓ８５）。図５に示され
るようにＩＤ情報の制御情報であるバイトＢ１２，Ｂ１
３が、「００００＿００１０」になっていれば、それは
リードオンリー領域の設定がなされていることを意味す
る。上記ステップＳ８５の判別においてリードオンリー
領域が設定されていない（Ｎｏ）と判断された場合に
は、ＩＤ情報における制御情報が同時ミラーリング領域
の設定がなされているか否かの判別が行われる（Ｓ８
６）。しかしながら、上記ステップＳ８５の判別におい
てリードオンリー領域が設定されている（Ｙｅｓ）と判
断された場合には、ライト系コマンド処理は不適切であ
るから、エラーにより本フローチャートによる処理が終
了される（Ｓ１１３，Ｓ１０６）。
【００７１】上記ステップＳ８６の判別において、同時
ミラーリング領域の設定がなされていない（Ｎｏ）と判
断された場合には、記憶部１２へ情報を書き込むための
ライト処理が行われる（Ｓ８７）。このライト処理に
は、代替領域への再書き込み可能なライトエラー処理が
含まれる。そして、上記ステップＳ８７のライト処理に
おいてエラーが発生した場合に、そのエラーが再書き込
み不可のライトエラーか否かの判別が行われる（Ｓ８
８）。この判別において、再書き込み不可のライトエラ
ーではない（Ｎｏ）と判断された場合には、ＩＤ情報に
おける制御情報に時間差ミラーリング領域の設定がなさ
れているか否かの判別が行われる（Ｓ９０）。また、上
記ステップＳ８８の判別において、再書き込み不可のラ
イトエラーである（Ｙｅｓ）と判断された場合には、そ
のエラー情報（１）がＲＡＭ１１４などに保持されてか
ら（Ｓ８９）、上記ステップＳ９０の判別に移行され
る。
ミラーリング領域の設定がなされていない（Ｎｏ）と判
断された場合には、記憶部１２へ情報を書き込むための
ライト処理が行われる（Ｓ８７）。このライト処理に
は、代替領域への再書き込み可能なライトエラー処理が
含まれる。そして、上記ステップＳ８７のライト処理に
おいてエラーが発生した場合に、そのエラーが再書き込
み不可のライトエラーか否かの判別が行われる（Ｓ８
８）。この判別において、再書き込み不可のライトエラ
ーではない（Ｎｏ）と判断された場合には、ＩＤ情報に
おける制御情報に時間差ミラーリング領域の設定がなさ
れているか否かの判別が行われる（Ｓ９０）。また、上
記ステップＳ８８の判別において、再書き込み不可のラ
イトエラーである（Ｙｅｓ）と判断された場合には、そ
のエラー情報（１）がＲＡＭ１１４などに保持されてか
ら（Ｓ８９）、上記ステップＳ９０の判別に移行され
る。
【００７２】ここで、上記ステップＳ８６の判別におい
て、ＩＤ情報における制御情報が同時ミラーリング領域
の設定がなされている（Ｙｅｓ）と判断された場合に
は、ＩＤ情報の検索が開始され（Ｓ９７）、個々のＩＤ
情報において、制御情報に同時ミラーリング領域の設定
がなされていて、しかも、ＩＤ情報におけるアドレス情
報が一致するか否かの判別が行われる（Ｓ９８）。この
判別において、制御情報に同時ミラーリング領域の設定
がなされておらず、しかもＩＤ情報におけるアドレス情
報が一致しない（Ｎｏ）と判断された場合には、そのエ
ラー情報がＲＡＭ１１４などに保持されてから（Ｓ９
９）、上記ステップＳ８７のライト処理に移行される。
また、上記ステップＳ９８の判別において、制御情報に
同時ミラーリング領域の設定がなされており、しかもＩ
Ｄ情報におけるアドレス情報が一致する（Ｙｅｓ）と判
断された場合には、上記ステップＳ９７の検索処理で検
索されたアドレス情報の領域に対して、ミラーリングの
ためのライト処理が行われる（Ｓ１００）。ここでこの
ライト処理には、代替領域への再書き込み可能なライト
エラー処理が含まれる。そして、上記ステップＳ１００
のライト処理においてエラーが生じた場合において、そ
れが再書き込み不可のライトエラーか否かの判別が行わ
れる（Ｓ１０１）。この判別において、再書き込み不可
のライトエラーではない（Ｎｏ）と判断された場合に
は、上記ステップＳ９０の判別に移行される。また、上
記ステップＳ１０１の判別において、再書き込み不可の
ライトエラーである（Ｙｅｓ）と判断された場合には、
そのエラー情報（２）がＲＡＭ１１４などへ保持された
後に上記ステップＳ９０の判別に移行される。
て、ＩＤ情報における制御情報が同時ミラーリング領域
の設定がなされている（Ｙｅｓ）と判断された場合に
は、ＩＤ情報の検索が開始され（Ｓ９７）、個々のＩＤ
情報において、制御情報に同時ミラーリング領域の設定
がなされていて、しかも、ＩＤ情報におけるアドレス情
報が一致するか否かの判別が行われる（Ｓ９８）。この
判別において、制御情報に同時ミラーリング領域の設定
がなされておらず、しかもＩＤ情報におけるアドレス情
報が一致しない（Ｎｏ）と判断された場合には、そのエ
ラー情報がＲＡＭ１１４などに保持されてから（Ｓ９
９）、上記ステップＳ８７のライト処理に移行される。
また、上記ステップＳ９８の判別において、制御情報に
同時ミラーリング領域の設定がなされており、しかもＩ
Ｄ情報におけるアドレス情報が一致する（Ｙｅｓ）と判
断された場合には、上記ステップＳ９７の検索処理で検
索されたアドレス情報の領域に対して、ミラーリングの
ためのライト処理が行われる（Ｓ１００）。ここでこの
ライト処理には、代替領域への再書き込み可能なライト
エラー処理が含まれる。そして、上記ステップＳ１００
のライト処理においてエラーが生じた場合において、そ
れが再書き込み不可のライトエラーか否かの判別が行わ
れる（Ｓ１０１）。この判別において、再書き込み不可
のライトエラーではない（Ｎｏ）と判断された場合に
は、上記ステップＳ９０の判別に移行される。また、上
記ステップＳ１０１の判別において、再書き込み不可の
ライトエラーである（Ｙｅｓ）と判断された場合には、
そのエラー情報（２）がＲＡＭ１１４などへ保持された
後に上記ステップＳ９０の判別に移行される。
【００７３】上記ステップＳ９０の判別において、ＩＤ
情報における制御情報に時間差ミラーリング領域の設定
がなされている（Ｙｅｓ）と判断された場合には、ＩＤ
情報の検索が開始され（Ｓ９１）、個々のＩＤ情報にお
いて、制御情報に時間差ミラーリング領域の設定がなさ
れていて、しかも、ＩＤ情報におけるアドレス情報が一
致するか否かの判別が行われる（Ｓ９２）。この判別に
おいて、制御情報に時間差ミラーリング領域の設定がな
されていて、しかも、ＩＤ情報におけるアドレス情報が
一致する（Ｙｅｓ）と判断された場合には、ミラーリン
グ開始条件が成立したか否かの判別が行われる（Ｓ９
３）。ここで、ミラーリング開始条件としては、特に制
限されないが、時間差ミラーリングの条件として予め設
定された時間がタイマーによって計測された場合や、前
ライト処理が終了したことが挙げられる。
情報における制御情報に時間差ミラーリング領域の設定
がなされている（Ｙｅｓ）と判断された場合には、ＩＤ
情報の検索が開始され（Ｓ９１）、個々のＩＤ情報にお
いて、制御情報に時間差ミラーリング領域の設定がなさ
れていて、しかも、ＩＤ情報におけるアドレス情報が一
致するか否かの判別が行われる（Ｓ９２）。この判別に
おいて、制御情報に時間差ミラーリング領域の設定がな
されていて、しかも、ＩＤ情報におけるアドレス情報が
一致する（Ｙｅｓ）と判断された場合には、ミラーリン
グ開始条件が成立したか否かの判別が行われる（Ｓ９
３）。ここで、ミラーリング開始条件としては、特に制
限されないが、時間差ミラーリングの条件として予め設
定された時間がタイマーによって計測された場合や、前
ライト処理が終了したことが挙げられる。
【００７４】上記ステップＳ９３の判別において、時間
差ミラーリング開始条件が成立した（Ｙｅｓ）と判断さ
れた場合には、検索されたアドレス情報に対応する記憶
領域にミラーリングのためのライト処理が行われる（Ｓ
９４）。そしてこのライト処理が完了した後に、ＩＤ情
報における書き換え／消去回数（Ｂ０〜Ｂ４）がインク
リメントされることによって更新される。また、上記ス
テップＳ９０の判別において、ＩＤ情報における制御情
報に時間差ミラーリング領域の設定がなされていない
（Ｎｏ）と判断された場合には、ミラーリングは不要で
あるから上記ミラーリングのための処理を行うことな
く、上記ステップＳ９５のインクリメント処理に移行さ
れる。
差ミラーリング開始条件が成立した（Ｙｅｓ）と判断さ
れた場合には、検索されたアドレス情報に対応する記憶
領域にミラーリングのためのライト処理が行われる（Ｓ
９４）。そしてこのライト処理が完了した後に、ＩＤ情
報における書き換え／消去回数（Ｂ０〜Ｂ４）がインク
リメントされることによって更新される。また、上記ス
テップＳ９０の判別において、ＩＤ情報における制御情
報に時間差ミラーリング領域の設定がなされていない
（Ｎｏ）と判断された場合には、ミラーリングは不要で
あるから上記ミラーリングのための処理を行うことな
く、上記ステップＳ９５のインクリメント処理に移行さ
れる。
【００７５】次に、上記ＩＤ情報における書き換え／消
去回数（Ｂ０〜Ｂ４）が、データの信頼性を考慮して予
め指定された値に達したか否かの判別が行われる（Ｓ１
０３）。この判別において、ＩＤ情報における書き換え
／消去回数（Ｂ０〜Ｂ４）が、予め指定された値に達し
ていない（Ｎｏ）と判断された場合には、再書き込み不
可のライトエラーを生じたか否かの判別が行われる（Ｓ
１０４）。この判別において、再書き込み不可のライト
エラーを生じていない（Ｎｏ）と判断された場合には、
ミラーリング情報が保持され、本フローチャートによる
処理が終了される（Ｓ１０５，Ｓ１０６）。また、上記
ステップＳ１０３の判別において、ＩＤ情報における書
き換え／消去回数（Ｂ０〜Ｂ４）が、予め指定された値
に達した（Ｙｅｓ）と判断された場合、及び上記ステッ
プＳ１０４の判別において、再書き込み不可のライトエ
ラーを生じた（Ｙｅｓ）と判断された場合、さらには上
記ステップＳ９６でエラー情報が保持された後に、ＩＤ
情報における予備領域情報にスペアが設定されているか
否かの判別が行われる（Ｓ１０７）。この判別におい
て、ＩＤ情報における予備領域情報にスペアが設定され
ている（Ｙｅｓ）と判断された場合には、ＩＤ情報の検
索が開始され（Ｓ１０８）、個々のＩＤ情報において、
制御情報にスペア領域の設定がなされていて、しかも、
ＩＤ情報におけるアドレス情報が一致するか否かの判別
が行われる（Ｓ１０９）。この判別において、制御情報
にスペア領域の設定がなされていて、しかも、ＩＤ情報
におけるアドレス情報が一致する（Ｙｅｓ）と判断され
た場合には、スペア処理が行われ（Ｓ１１０）、スペア
処理が完了したか否かの判別が行われる（Ｓ１１１）。
この判別において、スペア処理が完了した（Ｙｅｓ）と
判断された場合には、スペア情報が保持され、本フロー
チャートによる処理が終了される（Ｓ１０５，Ｓ１０
６）。また、上記ステップＳ１０７の判別において、Ｉ
Ｄ情報における予備領域情報にスペアが設定されていな
い（Ｎｏ）と判断された場合、及び上記ステップＳ１０
９の判別において、制御情報にスペア領域の設定がなさ
れておらず、しかも、ＩＤ情報におけるアドレス情報が
一致しない（Ｎｏ）と判断された場合、さらには上記ス
テップＳ１１１の判別において、スペア処理が完了して
いない（Ｎｏ）と判断された場合には、上記エラー情報
（１），（２）が保持されているか否かの判別が行われ
る（Ｓ１１２）。この判別において、上記エラー情報
（１），（２）が保持されていない（Ｎｏ）と判断され
た場合には、スペア情報が保持され、本フローチャート
による処理が終了される（Ｓ１０５，Ｓ１０６）。ま
た、上記ステップＳ１１２の判別において、上記エラー
情報（１），（２）が保持されている（Ｙｅｓ）と判断
された場合には、エラーにより本フローチャートによる
処理が終了される（Ｓ１１３，Ｓ１０６）。
去回数（Ｂ０〜Ｂ４）が、データの信頼性を考慮して予
め指定された値に達したか否かの判別が行われる（Ｓ１
０３）。この判別において、ＩＤ情報における書き換え
／消去回数（Ｂ０〜Ｂ４）が、予め指定された値に達し
ていない（Ｎｏ）と判断された場合には、再書き込み不
可のライトエラーを生じたか否かの判別が行われる（Ｓ
１０４）。この判別において、再書き込み不可のライト
エラーを生じていない（Ｎｏ）と判断された場合には、
ミラーリング情報が保持され、本フローチャートによる
処理が終了される（Ｓ１０５，Ｓ１０６）。また、上記
ステップＳ１０３の判別において、ＩＤ情報における書
き換え／消去回数（Ｂ０〜Ｂ４）が、予め指定された値
に達した（Ｙｅｓ）と判断された場合、及び上記ステッ
プＳ１０４の判別において、再書き込み不可のライトエ
ラーを生じた（Ｙｅｓ）と判断された場合、さらには上
記ステップＳ９６でエラー情報が保持された後に、ＩＤ
情報における予備領域情報にスペアが設定されているか
否かの判別が行われる（Ｓ１０７）。この判別におい
て、ＩＤ情報における予備領域情報にスペアが設定され
ている（Ｙｅｓ）と判断された場合には、ＩＤ情報の検
索が開始され（Ｓ１０８）、個々のＩＤ情報において、
制御情報にスペア領域の設定がなされていて、しかも、
ＩＤ情報におけるアドレス情報が一致するか否かの判別
が行われる（Ｓ１０９）。この判別において、制御情報
にスペア領域の設定がなされていて、しかも、ＩＤ情報
におけるアドレス情報が一致する（Ｙｅｓ）と判断され
た場合には、スペア処理が行われ（Ｓ１１０）、スペア
処理が完了したか否かの判別が行われる（Ｓ１１１）。
この判別において、スペア処理が完了した（Ｙｅｓ）と
判断された場合には、スペア情報が保持され、本フロー
チャートによる処理が終了される（Ｓ１０５，Ｓ１０
６）。また、上記ステップＳ１０７の判別において、Ｉ
Ｄ情報における予備領域情報にスペアが設定されていな
い（Ｎｏ）と判断された場合、及び上記ステップＳ１０
９の判別において、制御情報にスペア領域の設定がなさ
れておらず、しかも、ＩＤ情報におけるアドレス情報が
一致しない（Ｎｏ）と判断された場合、さらには上記ス
テップＳ１１１の判別において、スペア処理が完了して
いない（Ｎｏ）と判断された場合には、上記エラー情報
（１），（２）が保持されているか否かの判別が行われ
る（Ｓ１１２）。この判別において、上記エラー情報
（１），（２）が保持されていない（Ｎｏ）と判断され
た場合には、スペア情報が保持され、本フローチャート
による処理が終了される（Ｓ１０５，Ｓ１０６）。ま
た、上記ステップＳ１１２の判別において、上記エラー
情報（１），（２）が保持されている（Ｙｅｓ）と判断
された場合には、エラーにより本フローチャートによる
処理が終了される（Ｓ１１３，Ｓ１０６）。
【００７６】図１２には、図７におけるその他のコマン
ド処理（Ｓ３７）の詳細な流れが示される。特に制限さ
れないが、その他のコマンドは、「代替空き領域チェッ
ク」を指示するコマンドとされる。
ド処理（Ｓ３７）の詳細な流れが示される。特に制限さ
れないが、その他のコマンドは、「代替空き領域チェッ
ク」を指示するコマンドとされる。
【００７７】情報処理部１１において、その他のコマン
ド処理が開始されると（Ｓ１２１）、先ずＲＡＭ１１４
内に展開されているＩＤ情報が参照され（Ｓ１２２）、
代替領域の代替可能セクタ数チェックが開始される（Ｓ
１２３）。この代替領域の代替可能セクタ数チェックに
おいて、代替可能セクタ数が、指定した数以上か否かの
判別が行われる（Ｓ１２４）。この判別において、代替
可能セクタ数が、指定した数以上である（Ｙｅｓ）と判
断された場合には、その情報を得ることにより、本フロ
ーチャートによる処理が終了される（Ｓ１２５）。
ド処理が開始されると（Ｓ１２１）、先ずＲＡＭ１１４
内に展開されているＩＤ情報が参照され（Ｓ１２２）、
代替領域の代替可能セクタ数チェックが開始される（Ｓ
１２３）。この代替領域の代替可能セクタ数チェックに
おいて、代替可能セクタ数が、指定した数以上か否かの
判別が行われる（Ｓ１２４）。この判別において、代替
可能セクタ数が、指定した数以上である（Ｙｅｓ）と判
断された場合には、その情報を得ることにより、本フロ
ーチャートによる処理が終了される（Ｓ１２５）。
【００７８】また、上記ステップＳ１２４の判別におい
て、代替可能セクタ数が、指定した数以上ではない（Ｎ
ｏ）と判断された場合には、ＩＤ情報における予備領域
情報にスペアが設定されているか否かの判別が行われる
（Ｓ１２６）。図５に示されるようにＩＤ情報の予備領
域情報であるバイトＢ１０，Ｂ１１が、「００００＿０
１００」、「００００＿０１１１」、「００００＿１１
１１」、「００００＿０１１０」、「００００＿１１１
０」の何れかであれば、それは「スペアあり」を意味す
る。上記ステップＳ１２６の判別において、スペアがあ
る（Ｙｅｓ）と判断された場合には、ＩＤ情報の検索が
開始され（Ｓ１２７）、制御情報にスペア領域の設定が
なされていて、しかも、スペア元のチップイネーブル信
号及びアドレスが、スペア先のＩＤ情報におけるアドレ
ス情報に一致するか否かの判別が行われる（Ｓ１２
８）。この判別において、制御情報にスペア領域の設定
がなされていて、しかも、ＩＤ情報におけるアドレス情
報が一致する（Ｙｅｓ）と判断された場合には、それは
代替のためのスペアを意味するから、記憶領域の代替を
可能とするためのスペア処理が行われる（Ｓ１２９）。
このスペア処理には、代替領域への再書き込みを可能と
するライトエラー処理が含まれる。そしてスペア処理が
完了したか否かの判別が行われる（Ｓ１３０）。この判
別においてスペア処理が完了した（Ｙｅｓ）と判断され
た場合には、そのスペア情報が保持された後に本フロー
チャートによる処理が終了される（Ｓ１３１，Ｓ１２
５）。また、上記ステップＳ１２６の判別において、ス
ペア処理が完了しないと判断された場合、及び上記ステ
ップＳ１２８の判別において、制御情報にスペア領域の
設定がなされておらず、しかも、ＩＤ情報におけるアド
レス情報が一致しない（Ｎｏ）と判断された場合、さら
には上記ステップＳ１３０においてスペア処理が完了し
ていない（Ｎｏ）と判断された場合には、エラーにより
本フローチャートによる処理が終了される（Ｓ１３２，
Ｓ１２５）。
て、代替可能セクタ数が、指定した数以上ではない（Ｎ
ｏ）と判断された場合には、ＩＤ情報における予備領域
情報にスペアが設定されているか否かの判別が行われる
（Ｓ１２６）。図５に示されるようにＩＤ情報の予備領
域情報であるバイトＢ１０，Ｂ１１が、「００００＿０
１００」、「００００＿０１１１」、「００００＿１１
１１」、「００００＿０１１０」、「００００＿１１１
０」の何れかであれば、それは「スペアあり」を意味す
る。上記ステップＳ１２６の判別において、スペアがあ
る（Ｙｅｓ）と判断された場合には、ＩＤ情報の検索が
開始され（Ｓ１２７）、制御情報にスペア領域の設定が
なされていて、しかも、スペア元のチップイネーブル信
号及びアドレスが、スペア先のＩＤ情報におけるアドレ
ス情報に一致するか否かの判別が行われる（Ｓ１２
８）。この判別において、制御情報にスペア領域の設定
がなされていて、しかも、ＩＤ情報におけるアドレス情
報が一致する（Ｙｅｓ）と判断された場合には、それは
代替のためのスペアを意味するから、記憶領域の代替を
可能とするためのスペア処理が行われる（Ｓ１２９）。
このスペア処理には、代替領域への再書き込みを可能と
するライトエラー処理が含まれる。そしてスペア処理が
完了したか否かの判別が行われる（Ｓ１３０）。この判
別においてスペア処理が完了した（Ｙｅｓ）と判断され
た場合には、そのスペア情報が保持された後に本フロー
チャートによる処理が終了される（Ｓ１３１，Ｓ１２
５）。また、上記ステップＳ１２６の判別において、ス
ペア処理が完了しないと判断された場合、及び上記ステ
ップＳ１２８の判別において、制御情報にスペア領域の
設定がなされておらず、しかも、ＩＤ情報におけるアド
レス情報が一致しない（Ｎｏ）と判断された場合、さら
には上記ステップＳ１３０においてスペア処理が完了し
ていない（Ｎｏ）と判断された場合には、エラーにより
本フローチャートによる処理が終了される（Ｓ１３２，
Ｓ１２５）。
【００７９】次に、上記ＩＤ情報の編集について説明す
る。
る。
【００８０】図１３にはＩＤ情報の編集についての処理
の流れが示される。また、図１２にはＩＤ情報の編集に
おける信号の伝達経路が示される。
の流れが示される。また、図１２にはＩＤ情報の編集に
おける信号の伝達経路が示される。
【００８１】初期状態のモードは、通常モードとされる
（Ｓ１４１）。コマンドが与えられたか否かの判別が行
われ（Ｓ１４２）、この判別において、コマンドが与え
られた（Ｙｅｓ）と判断されたなら、そのコマンド解析
が行われる。先ず、そのコマンドがＩＤ情報編集モード
への遷移を指示するものか否かの判別が行われる（Ｓ１
４３）。この判別において、ＩＤ情報編集モードへの遷
移を指示するものである（Ｙｅｓ）と判断された場合に
は、動作モードは、それまでの通常モードからＩＤ情報
編集モードへ遷移され（Ｓ１４４）、コマンド入力待ち
状態に戻る。また、上記ステップＳ１４３の判別におい
て、ＩＤ情報編集モードへの遷移を指示するものではな
い（Ｎｏ）と判断された場合には、ＩＤ情報編集モード
の解除を指示するものであるか否かの判別が行われる
（Ｓ１４５）。この判別において、ＩＤ情報編集モード
の解除を指示するものである（Ｙｅｓ）と判断された場
合には、それまでのＩＤ編集モードから通常モードへ遷
移され（Ｓ１４６）、コマンド入力待ち状態に戻る。ま
た、上記ステップＳ１４５の判別においてＩＤ編集モー
ドの解除を指示するものではない（Ｎｏ）と判断された
場合には、そのコマンドがＩＤ情報編集コマンドか否か
の判別が行われる（Ｓ１４７）。この判別において、Ｉ
Ｄ情報編集コマンドではない（Ｎｏ）と判断された場合
には、モードが通常モードにされ、通常コマンド処理が
行われた後に、コマンド入力待ち移行される。上記ステ
ップＳ１４７の判別において、ＩＤ情報編集コマンドで
ある（Ｙｅｓ）と判断された場合には、現在のモードの
判別が行われる（Ｓ１４８）。この判別において、通常
モードであると判断された場合には、エラーであり（Ｓ
１５５）、コマンド入力待ち状態に移行される。上記ス
テップＳ１４８の判別において、ＩＤ情報編集モードで
あると判断された場合には、ホスト機器２０からＲＡＭ
１１４への書き込みコマンドであるか否かの判別が行わ
れる（Ｓ１４９）。この判別において、ホスト機器２０
からＲＡＭ１１４への書き込みコマンドではない（Ｎ
ｏ）と判断された場合には、ＲＡＭ１１４から記憶部１
２への書き込みコマンドか否かの判別が行われる（Ｓ１
５０）。また、上記ステップＳ１４９の判別においてホ
スト機器２０からＲＡＭ１１４への書き込みコマンドで
ある（Ｙｅｓ）と判断された場合には、ホスト機器２０
からＲＡＭ１１４へのＩＤ情報書き込みが行われた後に
（Ｓ１５６）、上記ステップＳ１５０の判別に遷移され
る。
（Ｓ１４１）。コマンドが与えられたか否かの判別が行
われ（Ｓ１４２）、この判別において、コマンドが与え
られた（Ｙｅｓ）と判断されたなら、そのコマンド解析
が行われる。先ず、そのコマンドがＩＤ情報編集モード
への遷移を指示するものか否かの判別が行われる（Ｓ１
４３）。この判別において、ＩＤ情報編集モードへの遷
移を指示するものである（Ｙｅｓ）と判断された場合に
は、動作モードは、それまでの通常モードからＩＤ情報
編集モードへ遷移され（Ｓ１４４）、コマンド入力待ち
状態に戻る。また、上記ステップＳ１４３の判別におい
て、ＩＤ情報編集モードへの遷移を指示するものではな
い（Ｎｏ）と判断された場合には、ＩＤ情報編集モード
の解除を指示するものであるか否かの判別が行われる
（Ｓ１４５）。この判別において、ＩＤ情報編集モード
の解除を指示するものである（Ｙｅｓ）と判断された場
合には、それまでのＩＤ編集モードから通常モードへ遷
移され（Ｓ１４６）、コマンド入力待ち状態に戻る。ま
た、上記ステップＳ１４５の判別においてＩＤ編集モー
ドの解除を指示するものではない（Ｎｏ）と判断された
場合には、そのコマンドがＩＤ情報編集コマンドか否か
の判別が行われる（Ｓ１４７）。この判別において、Ｉ
Ｄ情報編集コマンドではない（Ｎｏ）と判断された場合
には、モードが通常モードにされ、通常コマンド処理が
行われた後に、コマンド入力待ち移行される。上記ステ
ップＳ１４７の判別において、ＩＤ情報編集コマンドで
ある（Ｙｅｓ）と判断された場合には、現在のモードの
判別が行われる（Ｓ１４８）。この判別において、通常
モードであると判断された場合には、エラーであり（Ｓ
１５５）、コマンド入力待ち状態に移行される。上記ス
テップＳ１４８の判別において、ＩＤ情報編集モードで
あると判断された場合には、ホスト機器２０からＲＡＭ
１１４への書き込みコマンドであるか否かの判別が行わ
れる（Ｓ１４９）。この判別において、ホスト機器２０
からＲＡＭ１１４への書き込みコマンドではない（Ｎ
ｏ）と判断された場合には、ＲＡＭ１１４から記憶部１
２への書き込みコマンドか否かの判別が行われる（Ｓ１
５０）。また、上記ステップＳ１４９の判別においてホ
スト機器２０からＲＡＭ１１４への書き込みコマンドで
ある（Ｙｅｓ）と判断された場合には、ホスト機器２０
からＲＡＭ１１４へのＩＤ情報書き込みが行われた後に
（Ｓ１５６）、上記ステップＳ１５０の判別に遷移され
る。
【００８２】上記ステップＳ１５０の判別において、Ｒ
ＡＭ１１４から記憶部１２への書き込みコマンドではな
い（Ｎｏ）と判断された場合には、記憶部１２からから
ＲＡＭ１１４への読み出しコマンドであるか否かの判別
が行われる（Ｓ１５１）。また、上記ステップＳ１５０
の判別においてＲＡＭ１１４から記憶部１２への書き込
みコマンドである（Ｙｅｓ）と判断された場合には、Ｒ
ＡＭ１１４から記憶部１２へのＩＤ情報書き込みが行わ
れた後に（Ｓ１５７）、上記ステップＳ１５１の判別に
遷移される。上記ステップＳ１５１の判別において、記
憶部１２からＲＡＭ１１４へのの読み出しコマンドでは
ない（Ｎｏ）と判断された場合には、ＲＡＭ１１４から
ホスト機器２０への読み出しコマンドであるか否かの判
別が行われる（Ｓ１５１）。この判別において、記憶部
１２からＲＡＭ１１４への読み出しコマンドではない
（Ｎｏ）と判断された場合には、ＲＡＭ１１４からホス
ト機器２０への読み出しコマンドか否かの判別が行われ
る、この判別において、ＲＡＭ１１４からホスト機器２
０への読み出しコマンドではない（Ｎｏ）と判断された
場合には、コマンド入力待ちに遷移される。また、上記
ステップＳ１５２の判別において、ＲＡＭ１１４からホ
スト機器２０への読み出しコマンドである（Ｙｅｓ）と
判断された場合には、ＲＡＭ１１４からホスト機器２０
へのＩＤ情報読み出しが行われた後（Ｓ１５９）に、上
記ステップＳ１４２のコマンド入力待ちに遷移される。
ＡＭ１１４から記憶部１２への書き込みコマンドではな
い（Ｎｏ）と判断された場合には、記憶部１２からから
ＲＡＭ１１４への読み出しコマンドであるか否かの判別
が行われる（Ｓ１５１）。また、上記ステップＳ１５０
の判別においてＲＡＭ１１４から記憶部１２への書き込
みコマンドである（Ｙｅｓ）と判断された場合には、Ｒ
ＡＭ１１４から記憶部１２へのＩＤ情報書き込みが行わ
れた後に（Ｓ１５７）、上記ステップＳ１５１の判別に
遷移される。上記ステップＳ１５１の判別において、記
憶部１２からＲＡＭ１１４へのの読み出しコマンドでは
ない（Ｎｏ）と判断された場合には、ＲＡＭ１１４から
ホスト機器２０への読み出しコマンドであるか否かの判
別が行われる（Ｓ１５１）。この判別において、記憶部
１２からＲＡＭ１１４への読み出しコマンドではない
（Ｎｏ）と判断された場合には、ＲＡＭ１１４からホス
ト機器２０への読み出しコマンドか否かの判別が行われ
る、この判別において、ＲＡＭ１１４からホスト機器２
０への読み出しコマンドではない（Ｎｏ）と判断された
場合には、コマンド入力待ちに遷移される。また、上記
ステップＳ１５２の判別において、ＲＡＭ１１４からホ
スト機器２０への読み出しコマンドである（Ｙｅｓ）と
判断された場合には、ＲＡＭ１１４からホスト機器２０
へのＩＤ情報読み出しが行われた後（Ｓ１５９）に、上
記ステップＳ１４２のコマンド入力待ちに遷移される。
【００８３】図１５には、セクタあるいはブロック単位
にＩＤ情報を格納する場合の記憶装置の構成例が示され
る。
にＩＤ情報を格納する場合の記憶装置の構成例が示され
る。
【００８４】図１５に示される構成が、図１に示される
のと大きく相違するのは、メモリ１４，１５，１６，１
７においてそれぞれＩＤ情報の記憶エリアが設けられ、
このＩＤ情報の記憶エリアに、それぞれメモリ１４，１
５，１６，１７に対応するＩＤ情報が格納されている点
である。例えばメモリ１４に着目すると、このメモリ１
４には、データ部とそれに対応する管理部とが設けら
れ、このデータ部や管理部に対応してＩＤ情報が割り当
てられる。ＩＤ情報自体は、図５に示されるのと同じで
ある。このＩＤ情報によって、対応するデータ部の個別
制御が可能とされる。その他のメモリ１４，１５，１
６，１７においてもメモリ内部構成は上記メモリ１４と
同様とされる。
のと大きく相違するのは、メモリ１４，１５，１６，１
７においてそれぞれＩＤ情報の記憶エリアが設けられ、
このＩＤ情報の記憶エリアに、それぞれメモリ１４，１
５，１６，１７に対応するＩＤ情報が格納されている点
である。例えばメモリ１４に着目すると、このメモリ１
４には、データ部とそれに対応する管理部とが設けら
れ、このデータ部や管理部に対応してＩＤ情報が割り当
てられる。ＩＤ情報自体は、図５に示されるのと同じで
ある。このＩＤ情報によって、対応するデータ部の個別
制御が可能とされる。その他のメモリ１４，１５，１
６，１７においてもメモリ内部構成は上記メモリ１４と
同様とされる。
【００８５】図１６には、図１５に示される構成を採用
した場合のＩＤ情報のテーブル構成例が示される。この
例では、グループ０が通常リード／ライト領域に設定さ
れ、グループ１がリードオンリー領域に設定され、グル
ープ２がスペア領域に設定される。また、メモリ１４，
１５，１６，１７はそれぞれ代替領域や管理情報を有し
ており、この代替領域や管理領域のＩＤ情報も割り当て
られる。ただし、この代替領域や管理情報は、本来メモ
リを管理する領域であり、ＩＤ情報によって属性を持た
せるのは不適切であるため、当該ＩＤ情報は全て“０
０”が割り当てられることで個別制御の対象外とされ
る。もちろん、このＩＤ情報を書き換えることによって
個別制御が可能とされる。このため、代替領域や管理領
域の変更に対してはＩＤ情報の書き換えのみで対処でき
る。
した場合のＩＤ情報のテーブル構成例が示される。この
例では、グループ０が通常リード／ライト領域に設定さ
れ、グループ１がリードオンリー領域に設定され、グル
ープ２がスペア領域に設定される。また、メモリ１４，
１５，１６，１７はそれぞれ代替領域や管理情報を有し
ており、この代替領域や管理領域のＩＤ情報も割り当て
られる。ただし、この代替領域や管理情報は、本来メモ
リを管理する領域であり、ＩＤ情報によって属性を持た
せるのは不適切であるため、当該ＩＤ情報は全て“０
０”が割り当てられることで個別制御の対象外とされ
る。もちろん、このＩＤ情報を書き換えることによって
個別制御が可能とされる。このため、代替領域や管理領
域の変更に対してはＩＤ情報の書き換えのみで対処でき
る。
【００８６】尚、ＩＤ情報の初期化処理や、ＩＤ情報の
通常処理の通常処理、リード系コマンド処理、ライト系
コマンド処理、その他のコマンド処理、ＩＤ情報編集処
理の基本的な流れは、図６〜図１３に示されるのと同様
とされる。ただし、本例ではセクタあるいはブロック単
位にＩＤ情報を格納しており、ＩＤ情報のテーブルがＲ
ＡＭ１１４には展開されない。このため、ＩＤ情報の参
照においては、ＲＡＭ１１４ではなく、ＲＡＭに展開さ
れたものではなく、メモリ１４〜１７に格納されている
ＩＤ情報が個別的に参照される。
通常処理の通常処理、リード系コマンド処理、ライト系
コマンド処理、その他のコマンド処理、ＩＤ情報編集処
理の基本的な流れは、図６〜図１３に示されるのと同様
とされる。ただし、本例ではセクタあるいはブロック単
位にＩＤ情報を格納しており、ＩＤ情報のテーブルがＲ
ＡＭ１１４には展開されない。このため、ＩＤ情報の参
照においては、ＲＡＭ１１４ではなく、ＲＡＭに展開さ
れたものではなく、メモリ１４〜１７に格納されている
ＩＤ情報が個別的に参照される。
【００８７】上記の例によれば、以下の作用効果を得る
ことができる。
ことができる。
【００８８】（１）外部からのアクセスに対して記憶領
域毎の個別制御を可能とするＩＤ情報がＩＤ情報格納用
メモリ１３内にテーブル化され、上記ＩＤ情報の制御情
報（Ｂ１２，Ｂ１３）において、リードオンリー領域が
設定されている場合には、当該領域からデータを読み出
すことができても、当該領域へデータを書き込むことは
禁止されることから、リードオンリー領域が設定されて
いる記憶領域に存在するデータが一般ユーザに誤って書
き換えや消去されたくないデータがある場合に、それ
を、リードオンリー領域が設定されている記憶領域に置
くだけで、当該データを保護することができる。
域毎の個別制御を可能とするＩＤ情報がＩＤ情報格納用
メモリ１３内にテーブル化され、上記ＩＤ情報の制御情
報（Ｂ１２，Ｂ１３）において、リードオンリー領域が
設定されている場合には、当該領域からデータを読み出
すことができても、当該領域へデータを書き込むことは
禁止されることから、リードオンリー領域が設定されて
いる記憶領域に存在するデータが一般ユーザに誤って書
き換えや消去されたくないデータがある場合に、それ
を、リードオンリー領域が設定されている記憶領域に置
くだけで、当該データを保護することができる。
【００８９】（２）ＩＤ情報の制御情報（Ｂ１２，Ｂ１
３）において、ライトオンリー領域が設定されている場
合には、それに基づいて当該領域からのデータ読み出し
を禁止することができるので、例えばユーザの利用状況
などのログをとりたい場合において、当該ログを置いて
おく領域をライトオンリー領域に指定することで、当該
ログをユーザに読まれないようにすることができる。
３）において、ライトオンリー領域が設定されている場
合には、それに基づいて当該領域からのデータ読み出し
を禁止することができるので、例えばユーザの利用状況
などのログをとりたい場合において、当該ログを置いて
おく領域をライトオンリー領域に指定することで、当該
ログをユーザに読まれないようにすることができる。
【００９０】（３）ＩＤ情報の制御情報（Ｂ１２，Ｂ１
３）において、同時ミラーリング領域が設定されていれ
ば、このＩＤ情報によって管理される領域は、同時ミラ
ーリングに使用することができるので、他の記憶領域に
記憶されたデータのバックアップが可能とされるので、
訂正不可能なエラーを生じた場合に、そのデータに代え
て上記同時ミラーリングされたデータを使用することが
できる。
３）において、同時ミラーリング領域が設定されていれ
ば、このＩＤ情報によって管理される領域は、同時ミラ
ーリングに使用することができるので、他の記憶領域に
記憶されたデータのバックアップが可能とされるので、
訂正不可能なエラーを生じた場合に、そのデータに代え
て上記同時ミラーリングされたデータを使用することが
できる。
【００９１】（４）ＩＤ情報の制御情報（Ｂ１２，Ｂ１
３）において、時間差ミラーリング領域が設定されてい
れば、このＩＤ情報によって管理される領域は、時間差
ミラーリングに使用することができるので、他の記憶領
域に記憶されたデータを、所定の時間差をもってバック
アップすることができるので、訂正不可能なエラーを生
じた場合に、そのデータに代えて上記時間差ミラーリン
グされたデータを使用することができる。
３）において、時間差ミラーリング領域が設定されてい
れば、このＩＤ情報によって管理される領域は、時間差
ミラーリングに使用することができるので、他の記憶領
域に記憶されたデータを、所定の時間差をもってバック
アップすることができるので、訂正不可能なエラーを生
じた場合に、そのデータに代えて上記時間差ミラーリン
グされたデータを使用することができる。
【００９２】（５）ＩＤ情報の制御情報（Ｂ１２，Ｂ１
３）において、スペア領域が設定されていれば、このＩ
Ｄ情報によって管理される領域は、スペア領域として使
用することができる。
３）において、スペア領域が設定されていれば、このＩ
Ｄ情報によって管理される領域は、スペア領域として使
用することができる。
【００９３】（６）ＩＤ情報に書き換え回数／消去回数
の情報（Ｂ０〜Ｂ４）が含まれ、記憶領域の書き換えや
消去が行われる毎に、書き換え回数／消去回数がインク
リメントされることにより、書き換え回数／消去回数
が、予め指定した回数に達した場合に、当該記憶領域に
代えてスペア領域を使用することで、データの信頼性の
向上を図ることができる。
の情報（Ｂ０〜Ｂ４）が含まれ、記憶領域の書き換えや
消去が行われる毎に、書き換え回数／消去回数がインク
リメントされることにより、書き換え回数／消去回数
が、予め指定した回数に達した場合に、当該記憶領域に
代えてスペア領域を使用することで、データの信頼性の
向上を図ることができる。
【００９４】（７）ＩＤ情報の編集は、ホスト機器２０
から所定のコマンドを与えることで実現される管理情報
編集ステップにおいてのみ編集することができるように
なっているため、ＩＤ情報がユーザによって不用意に書
き換えられるのを回避することができる。また、ホスト
機器２０から所定のコマンドを与えることでＩＤ情報編
集ステップに遷移されてＩＤ情報編集の編集が可能とさ
れるため、記憶装置１０の用途に応じて、領域毎の個別
制御の内容を容易に変更することができる。
から所定のコマンドを与えることで実現される管理情報
編集ステップにおいてのみ編集することができるように
なっているため、ＩＤ情報がユーザによって不用意に書
き換えられるのを回避することができる。また、ホスト
機器２０から所定のコマンドを与えることでＩＤ情報編
集ステップに遷移されてＩＤ情報編集の編集が可能とさ
れるため、記憶装置１０の用途に応じて、領域毎の個別
制御の内容を容易に変更することができる。
【００９５】以上本発明者によってなされた発明を具体
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。
【００９６】例えば、図１７、図１８に示されるよう
に、情報処理部２０１をホスト機器２０内に設ける用に
しても良い。情報処理部２０１はハードウェアによって
構成されるもので、機能的にはそれぞれ図１、図１５に
示される情報処理部１１に相当する。つまり、図１や図
１５に示される記憶装置１０では、情報処理部１１を内
蔵しているが、この情報処理部１１と同一機能を有する
回路を、ホスト機器２０に搭載すれば、情報処理部２０
１に相当するものを記憶装置１０内に設ける必要が無く
なるため、記憶装置１０の小型・軽量化を図る上で効果
的とされる。
に、情報処理部２０１をホスト機器２０内に設ける用に
しても良い。情報処理部２０１はハードウェアによって
構成されるもので、機能的にはそれぞれ図１、図１５に
示される情報処理部１１に相当する。つまり、図１や図
１５に示される記憶装置１０では、情報処理部１１を内
蔵しているが、この情報処理部１１と同一機能を有する
回路を、ホスト機器２０に搭載すれば、情報処理部２０
１に相当するものを記憶装置１０内に設ける必要が無く
なるため、記憶装置１０の小型・軽量化を図る上で効果
的とされる。
【００９７】また、図１９に示されるように、ＭＰＵ１
１２にＲＡＭ１１４が内蔵される場合もある。この場
合、ＩＤ情報は、ＭＰＵ１１２に内蔵されたＲＡＭ１１
４に展開し、ＭＰＵ１１２での情報処理の際にそれを参
照することができる。データバッファ１１７は、バッフ
ァコントロール部１１３の制御下で、データ転送のバッ
ファリングを行う。
１２にＲＡＭ１１４が内蔵される場合もある。この場
合、ＩＤ情報は、ＭＰＵ１１２に内蔵されたＲＡＭ１１
４に展開し、ＭＰＵ１１２での情報処理の際にそれを参
照することができる。データバッファ１１７は、バッフ
ァコントロール部１１３の制御下で、データ転送のバッ
ファリングを行う。
【００９８】さらに、図２０に示されるように、ＩＤ情
報に関する制御を行うための専用ハードウェアであるＩ
Ｄ情報制御部１１６を設け、外部からのアクセスに対し
て記憶領域毎の個別制御を、このＩＤ情報制御部１１６
によって行うよう構成することができる。この場合、、
外部からのアクセスに対して記憶領域毎の個別制御を、
専用ハードウェアであるＩＤ情報制御部１１６によって
行うことができるため、同処理をＭＰＵ１１２で行うの
に比べて、処理の高速化を図ることができる。
報に関する制御を行うための専用ハードウェアであるＩ
Ｄ情報制御部１１６を設け、外部からのアクセスに対し
て記憶領域毎の個別制御を、このＩＤ情報制御部１１６
によって行うよう構成することができる。この場合、、
外部からのアクセスに対して記憶領域毎の個別制御を、
専用ハードウェアであるＩＤ情報制御部１１６によって
行うことができるため、同処理をＭＰＵ１１２で行うの
に比べて、処理の高速化を図ることができる。
【００９９】図２１に示されるように、メモリ毎に、Ｉ
Ｄ情報格納領域を設け、このＩＤ情報格納領域に、メモ
リ毎のＩＤ情報を一括して格納するようにしても良い。
Ｄ情報格納領域を設け、このＩＤ情報格納領域に、メモ
リ毎のＩＤ情報を一括して格納するようにしても良い。
【０１００】また、図２２（Ｂ）に示されるように、メ
モリ１４，１５，１６，１７における代替領域や管理
領域については、図２２（Ａ）に示されるようにＩＤ
情報を割り当てないようにしても良い。図２２に示され
る例では、メモリ１４，１５，１６，１７におけるアド
レス「０ｘ２００００」以降は代替領域や管理領域
であり、それについてのＩＤ情報の割り当ては省略され
る。このようにすれば、代替領域や管理領域にＩＤ
情報を割り当てない分、ＩＤ情報格納領域の記憶容量の
低減を図ることができる。
モリ１４，１５，１６，１７における代替領域や管理
領域については、図２２（Ａ）に示されるようにＩＤ
情報を割り当てないようにしても良い。図２２に示され
る例では、メモリ１４，１５，１６，１７におけるアド
レス「０ｘ２００００」以降は代替領域や管理領域
であり、それについてのＩＤ情報の割り当ては省略され
る。このようにすれば、代替領域や管理領域にＩＤ
情報を割り当てない分、ＩＤ情報格納領域の記憶容量の
低減を図ることができる。
【０１０１】上記の例では、ＩＤ情報の制御情報とし
て、リードオンリー領域、ライトオンリー領域、同時ミ
ラーリング領域、時間差ミラーリング領域を含むものに
ついて説明したが、そのうちの少なくともひとつを含む
ことにより、それの効果を得ることができる。また、Ｉ
Ｄ情報の制御情報として上記各領域のうちのどれを組み
合わせるかは任意とされる。
て、リードオンリー領域、ライトオンリー領域、同時ミ
ラーリング領域、時間差ミラーリング領域を含むものに
ついて説明したが、そのうちの少なくともひとつを含む
ことにより、それの効果を得ることができる。また、Ｉ
Ｄ情報の制御情報として上記各領域のうちのどれを組み
合わせるかは任意とされる。
【０１０２】上記の例では記憶部１２が５個の半導体メ
モリチップ（１３，１４，１５，１６，１７）によって
形成されたが、この半導体メモリチップの数に限定され
ない。記憶部１２は、少なくとも１個の半導体メモリチ
ップによって形成することができる。
モリチップ（１３，１４，１５，１６，１７）によって
形成されたが、この半導体メモリチップの数に限定され
ない。記憶部１２は、少なくとも１個の半導体メモリチ
ップによって形成することができる。
【０１０３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるカード
状に形成された記憶装置に適用した場合について説明し
たが、本発明はそれに限定されるものではなく、各種記
憶装置に広く適用することができる。
なされた発明をその背景となった利用分野であるカード
状に形成された記憶装置に適用した場合について説明し
たが、本発明はそれに限定されるものではなく、各種記
憶装置に広く適用することができる。
【０１０４】本発明は、少なくとも記憶情報の書き換え
が可能であることを条件に適用することができる。
が可能であることを条件に適用することができる。
【０１０５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【０１０６】すなわち、管理情報に、複数の記憶領域の
うち予め指定された記憶領域についてのアクセスを制限
するための制御情報を含めることで、外部からのアクセ
スに対しては、この制御情報に従って特定の記憶領域に
ついてのアクセスを制限することができる。
うち予め指定された記憶領域についてのアクセスを制限
するための制御情報を含めることで、外部からのアクセ
スに対しては、この制御情報に従って特定の記憶領域に
ついてのアクセスを制限することができる。
【０１０７】また、上記管理情報に第１制御情報が含ま
れていれば、それに基づいて上記複数の記憶領域のうち
予め指定された記憶領域へのデータ書き込みを禁止する
ことができ、それによって当該記憶領域に存在するデー
タを保護することができる。上記管理情報に第２制御情
報が含まれていれば、それに基づいて上記複数の記憶領
域のうち予め指定された記憶領域からのデータ読み出し
を禁止することができるので、当該記憶領域に存在する
データを保護することができる。上記管理情報に第３制
御情報が含まれていれば、それに基づいて上記複数の記
憶領域のうち予め指定された記憶領域への書き込みデー
タを、複数箇所にほぼ同時に格納することができるの
で、訂正不可能なデータエラーを生じた場合には、他の
記憶領域からのデータを利用することでデータ消失を回
避することができる。上記管理情報に第４制御情報が含
まれていれば、それに基づいて上記複数の記憶領域のう
ち予め指定された記憶領域への書き込みデータを、所定
の時間差をおいて複数箇所に格納することができるの
で、訂正不可能なデータエラーを生じた場合に、他の記
憶領域からのデータを利用することでデータ消失を回避
することができる。上記管理情報には、スペア領域とし
て予め確保されている記憶領域を使用可能にするか否か
を識別するための第５制御情報を含めることができ、そ
の場合には、それに基づいて、スペア領域の使用が可能
とされるため、特定の記憶領域が使用不可能となった場
合に、スペア領域に代替することで記憶容量の減少を回
避することができる。
れていれば、それに基づいて上記複数の記憶領域のうち
予め指定された記憶領域へのデータ書き込みを禁止する
ことができ、それによって当該記憶領域に存在するデー
タを保護することができる。上記管理情報に第２制御情
報が含まれていれば、それに基づいて上記複数の記憶領
域のうち予め指定された記憶領域からのデータ読み出し
を禁止することができるので、当該記憶領域に存在する
データを保護することができる。上記管理情報に第３制
御情報が含まれていれば、それに基づいて上記複数の記
憶領域のうち予め指定された記憶領域への書き込みデー
タを、複数箇所にほぼ同時に格納することができるの
で、訂正不可能なデータエラーを生じた場合には、他の
記憶領域からのデータを利用することでデータ消失を回
避することができる。上記管理情報に第４制御情報が含
まれていれば、それに基づいて上記複数の記憶領域のう
ち予め指定された記憶領域への書き込みデータを、所定
の時間差をおいて複数箇所に格納することができるの
で、訂正不可能なデータエラーを生じた場合に、他の記
憶領域からのデータを利用することでデータ消失を回避
することができる。上記管理情報には、スペア領域とし
て予め確保されている記憶領域を使用可能にするか否か
を識別するための第５制御情報を含めることができ、そ
の場合には、それに基づいて、スペア領域の使用が可能
とされるため、特定の記憶領域が使用不可能となった場
合に、スペア領域に代替することで記憶容量の減少を回
避することができる。
【０１０８】上記管理情報に、記憶領域の書き換え回数
又は消去回数を示す第６制御情報が含まれていれば、そ
れに基づいて、記憶領域の寿命を把握できるため、当該
記憶領域に格納されているデータの信頼性の向上を図る
ことができる。
又は消去回数を示す第６制御情報が含まれていれば、そ
れに基づいて、記憶領域の寿命を把握できるため、当該
記憶領域に格納されているデータの信頼性の向上を図る
ことができる。
【０１０９】上記記憶装置と、それをアクセス可能なホ
スト機器とを含んでデータ処理装置が構成されるとき、
上記ホスト機器には、上記管理情報に基づいて上記記憶
領域を個別制御するための情報処理部を含めることがで
きる。
スト機器とを含んでデータ処理装置が構成されるとき、
上記ホスト機器には、上記管理情報に基づいて上記記憶
領域を個別制御するための情報処理部を含めることがで
きる。
【０１１０】上記管理情報の編集は、所定のコマンドを
与えることで実現される管理情報編集ステップにおいて
のみ編集を可能とすることによって、管理情報がユーザ
によって不用意に書き換えられるのを回避することがで
きる。また、所定のコマンドを与えることで管理情報編
集ステップに遷移し、管理情報編集の編集が可能とされ
るため、記憶装置の用途に応じて、領域毎の個別制御の
内容を容易に変更することができる。
与えることで実現される管理情報編集ステップにおいて
のみ編集を可能とすることによって、管理情報がユーザ
によって不用意に書き換えられるのを回避することがで
きる。また、所定のコマンドを与えることで管理情報編
集ステップに遷移し、管理情報編集の編集が可能とされ
るため、記憶装置の用途に応じて、領域毎の個別制御の
内容を容易に変更することができる。
【図１】本発明にかかる記憶装置の構成例ブロック図で
ある。
ある。
【図２】上記記憶装置に含まれる情報処理部の構成例ブ
ロック図である。
ロック図である。
【図３】上記記憶装置に含まれるＩＤ情報格納用メモリ
とその他のメモリについての説明図である。
とその他のメモリについての説明図である。
【図４】上記ＩＤ情報格納用メモリ内のテーブルの一例
が示される図である。
が示される図である。
【図５】上記記憶装置で取り扱われるＩＤ情報の構成例
が示される図である。
が示される図である。
【図６】ＩＤ情報の初期処理の流れが示されるフローチ
ャートである。
ャートである。
【図７】ＩＤ情報の通常処理の流れが示されるフローチ
ャートである。
ャートである。
【図８】リード系コマンド処理の詳細な流れが示される
フローチャートである。
フローチャートである。
【図９】リード系コマンド処理の詳細な流れが示される
フローチャートである。
フローチャートである。
【図１０】ライト系コマンド処理の詳細な流れが示され
るフローチャートである。
るフローチャートである。
【図１１】ライト系コマンド処理の詳細な流れが示され
るフローチャートである。
るフローチャートである。
【図１２】その他のコマンド処理の詳細な流れが示され
るフローチャートである。
るフローチャートである。
【図１３】ＩＤ情報編集処理の流れが示されるフローチ
ャートである。
ャートである。
【図１４】上記ＩＤ情報編集処理における信号の流れの
説明図である。
説明図である。
【図１５】上記記憶装置の別の構成例が示されるブロッ
ク図である。
ク図である。
【図１６】図１５に示される構成を採用した場合のＩＤ
情報のテーブル構成例説明図である。
情報のテーブル構成例説明図である。
【図１７】上記記憶装置の別の構成例ブロック図であ
る。
る。
【図１８】上記記憶装置の別の構成例ブロック図であ
る。
る。
【図１９】上記記憶装置における情報処理部の別の構成
例ブロック図である。
例ブロック図である。
【図２０】上記記憶装置における情報処理部の別の構成
例ブロック図である。
例ブロック図である。
【図２１】上記記憶装置におけるＩＤ情報格納について
の別の説明図である。
の別の説明図である。
【図２２】上記記憶装置におけるＩＤ情報格納用メモリ
とその他のメモリについての別の説明図である。
とその他のメモリについての別の説明図である。
１０ 記憶装置 １１ 情報処理部 １２ 記憶部 １３ ＩＤ情報格納用メモリ １４，１５，１６，１７ メモリ ２０ ホスト機器 １１２ ＭＰＵ １１３ バッファコントローラ １１４ ＲＡＭ １１７ データバッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 17/00 ６０１Ｂ (72)発明者 田村 隆之 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 後藤 啓之 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 塩田 茂雅 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 中村 靖宏 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5B017 AA02 AA03 BA04 BB03 CA01 5B018 GA04 HA03 HA23 KA03 NA06 5B025 AD00 AD01 AD04 AD05 AD08 AD14 AE00 AE01 AE08
Claims (16)
- 【請求項１】 データ部と上記データ部に対応する管理
部とを有する半導体メモリチップを少なくとも１個備え
た記憶部を有して成る記憶装置であって、 上記記憶部が複数の記憶領域に分割されるとともに、外
部からのアクセスに対して上記記憶領域毎の個別制御を
可能とする管理情報が上記データ部にテーブル化され、
上記管理情報には、上記複数の記憶領域のうち予め指定
された記憶領域についてのアクセスを制限するための制
御情報が含まれることを特徴とする記憶装置。 - 【請求項２】 データ部と上記データ部に対応する管理
部とを有する半導体メモリチップを少なくとも１個備え
た記憶部を有して成る記憶装置であって、 上記記憶部が複数の記憶領域に分割されるとともに、外
部からのアクセスに対して上記記憶領域毎の個別制御を
可能とする管理情報が上記データ部にテーブル化され、 上記管理情報には、上記複数の記憶領域のうち予め指定
された記憶領域へのデータ書き込みを禁止するための第
１制御情報、上記複数の記憶領域のうち予め指定された
記憶領域からのデータ読み出しを禁止するための第２制
御情報、上記複数の記憶領域のうち予め指定された記憶
領域への書き込みデータを、複数箇所にほぼ同時に格納
するための同時ミラーリングを可能とする第３制御情
報、上記複数の記憶領域のうち予め指定された記憶領域
への書き込みデータを、所定の時間差をおいて複数箇所
に格納するための時間差ミラーリングを可能とする第４
制御情報の少なくともひとつが含まれることを特徴とす
る記憶装置。 - 【請求項３】 上記管理情報は、スペア領域として予め
確保されている記憶領域を使用可能にするか否かを識別
するための第５制御情報を含んで成る請求項２記載の記
憶装置。 - 【請求項４】 上記管理情報は、記憶領域の書き換え回
数又は消去回数を示す第６制御情報を含んで成る請求項
２又は３記載の記憶装置。 - 【請求項５】 上記管理情報を一括して記憶するための
記憶手段を含む請求項１乃至４の何れか１項記載の記憶
装置。 - 【請求項６】 上記複数の記憶領域には、それぞれ記憶
領域毎に上記管理情報を格納するための領域が設けられ
て成る請求項１乃至４の何れか１項記載の記憶装置。 - 【請求項７】 上記管理情報に基づいて上記記憶領域を
個別制御するための制御手段を含む請求項１乃至６の何
れか１項記載の記憶装置。 - 【請求項８】 上記制御手段は、上記管理情報の処理を
ソフトウェアで行うためのマイクロプロセッシングユニ
ットを含んで成る請求項７記載の記憶装置。 - 【請求項９】 上記制御手段は、上記管理情報の処理を
専用ハードウェアで行うための制御部を含んで成る請求
項７記載の記憶装置。 - 【請求項１０】 請求項１乃至９の何れか１項記載の記
憶装置と、それをアクセス可能なホスト機器と、を含ん
で成るデータ処理装置。 - 【請求項１１】 上記請求項１乃至６の何れか１項記載
の記載の記憶装置と、それをアクセス可能なホスト機器
とを含み、上記ホスト機器は、上記管理情報に基づいて
上記記憶領域を個別制御するための情報処理部を含んで
成るデータ処理装置。 - 【請求項１２】 データ部と上記データ部に対応する管
理部とを有する半導体メモリチップを少なくとも１個備
えた記憶部を制御するための記憶部制御方法であって、 上記記憶部が複数の記憶領域に分割されるとき、 上記複数の記憶領域のうち予め指定された記憶領域への
データ書き込みを禁止するための第１制御情報、上記複
数の記憶領域のうち予め指定された記憶領域からのデー
タ読み出しを禁止するための第２制御情報、上記複数の
記憶領域のうち予め指定された記憶領域への書き込みデ
ータを、複数箇所にほぼ同時に格納するための第３制御
情報、上記複数の記憶領域のうち予め指定された記憶領
域への書き込みデータを、所定の時間差をおいて複数箇
所に格納するための第４制御情報の少なくともひとつを
含んで上記データ部にテーブル化された管理情報に基づ
いて上記記憶部を上記記憶領域毎に個別制御するステッ
プを含むことを特徴とする記憶部制御方法。 - 【請求項１３】 上記管理情報は、スペア領域として予
め確保されている記憶領域を使用可能にするか否かを識
別するための第５制御情報を含む請求項１２記載の記憶
部制御方法。 - 【請求項１４】 上記管理情報は、記憶領域の書き換え
回数又は消去回数を示す第６制御情報を含む請求項１２
又は１３記載の記憶部制御方法。 - 【請求項１５】 上記管理情報の編集を可能とする管理
情報編集ステップを含み、上記管理情報編集ステップ
は、入力されたコマンドに従って上記管理情報の編集モ
ードに遷移するか否かを判別する第１ステップと、 上記第１ステップでの判別結果に基づいて遷移された編
集モードにおいて上記管理情報の編集を行うための第２
ステップと、を含む請求項１２乃至１４の何れか１項記
載の記憶部制御方法。 - 【請求項１６】 上記第２ステップには、ホスト機器か
ら与えられたコマンドがホスト機器からランダムアクセ
スメモリへの書き込みコマンドか否かを判別し、その判
別結果に基づいて上記ホスト機器から上記ランダムアク
セスメモリへ上記管理情報を書き込む第３ステップと、 上記ホスト機器から与えられたコマンドが、上記ランダ
ムアクセスメモリから記憶部への書き込みコマンドか否
かを判別し、その判別結果に基づいて上記ランダムアク
セスメモリから記憶部へ上記管理情報を書き込む第４ス
テップと、 上記ホスト機器から与えられたコマンドが、上記記憶部
からランダムアクセスメモリへの読み出しコマンドか否
かを判別し、その判別結果に基づいて上記記憶部からラ
ンダムアクセスメモリへ上記管理情報を読み出す第５ス
テップと、 上記ホスト機器から与えられたコマンドが、上記ランダ
ムアクセスメモリからホスト機器への読み出しコマンド
か否かを判別し、その判別結果に基づいて上記ランダム
アクセスメモリから上記ホスト機器へ管理情報を読み出
す第６ステップと、を含む請求項１５記載の記憶部制御
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001152096A JP2002342164A (ja) | 2001-05-22 | 2001-05-22 | 記憶装置及びデータ処理装置並びに記憶部制御方法 |
| US10/080,576 US20020178338A1 (en) | 2001-05-22 | 2002-02-25 | Non-volatile data storage system and data storaging method |
| KR1020020010784A KR20020089131A (ko) | 2001-05-22 | 2002-02-28 | 기억장치 및 데이터 처리장치와 기억부 제어방법 |
| TW091104127A TWI224792B (en) | 2001-05-22 | 2002-03-06 | Non volatile data storage system and data storaging method |
| US10/937,258 US7117328B2 (en) | 2001-05-22 | 2004-09-10 | Non-volatile data storage system and data storaging method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001152096A JP2002342164A (ja) | 2001-05-22 | 2001-05-22 | 記憶装置及びデータ処理装置並びに記憶部制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002342164A true JP2002342164A (ja) | 2002-11-29 |
Family
ID=18996825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001152096A Pending JP2002342164A (ja) | 2001-05-22 | 2001-05-22 | 記憶装置及びデータ処理装置並びに記憶部制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20020178338A1 (ja) |
| JP (1) | JP2002342164A (ja) |
| KR (1) | KR20020089131A (ja) |
| TW (1) | TWI224792B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008304973A (ja) * | 2007-06-05 | 2008-12-18 | Daiwa Industries Ltd | データ記録装置及びデータ記録方法とこのデータ記録装置を搭載した保冷庫 |
| JP2009134348A (ja) * | 2007-11-28 | 2009-06-18 | Toshiba Corp | 情報記録装置、情報処理装置、およびアクセス制御方法 |
| JP4738405B2 (ja) * | 2005-02-23 | 2011-08-03 | スパンション エルエルシー | 記憶装置の試験方法、および記憶装置 |
| JP2012069191A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体集積回路装置およびメモリの管理方法 |
| WO2013057825A1 (ja) * | 2011-10-20 | 2013-04-25 | トヨタ自動車株式会社 | 情報処理装置、データ管理方法、データ管理プログラム |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859399B1 (en) | 2000-05-17 | 2005-02-22 | Marvell International, Ltd. | Memory architecture and system and multiport interface protocol |
| JP3935139B2 (ja) | 2002-11-29 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置 |
| US7281103B2 (en) * | 2003-10-01 | 2007-10-09 | Kabushiki Kaisha Toshiba | Microcomputer with a security function for accessing a program storage memory |
| JP4669666B2 (ja) * | 2004-03-19 | 2011-04-13 | 東芝キヤリア株式会社 | マイクロコンピュータ |
| US8234421B2 (en) * | 2004-04-21 | 2012-07-31 | Stmicroelectronics, Inc. | Smart card with selectively allocatable data buffers and associated methods |
| JP4794269B2 (ja) * | 2004-11-08 | 2011-10-19 | パナソニック株式会社 | セキュアデバイスおよび中継端末 |
| US8140795B2 (en) * | 2005-02-28 | 2012-03-20 | Lenovo (Singapore) Pte. Ltd. | Hard disk drive with write-only region |
| JPWO2007116483A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通株式会社 | メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器 |
| WO2007116487A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | メモリ装置、そのエラー訂正の支援方法、その支援プログラム、メモリ・カード、回路基板及び電子機器 |
| EP2003568B1 (en) * | 2006-03-31 | 2012-02-22 | Fujitsu Limited | Memory device, control method for the same, control program for the same, memory card, circuit board and electronic equipment |
| JP4818793B2 (ja) | 2006-04-20 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ及びメモリアクセスの制御方法 |
| US9021605B2 (en) * | 2007-01-03 | 2015-04-28 | International Business Machines Corporation | Method and system for protecting sensitive data in a program |
| JP2008192212A (ja) * | 2007-02-01 | 2008-08-21 | Spansion Llc | 半導体装置およびその制御方法 |
| WO2008099453A1 (ja) * | 2007-02-09 | 2008-08-21 | Fujitsu Limited | 縮退方法および情報処理装置 |
| JP4848983B2 (ja) * | 2007-03-22 | 2011-12-28 | カシオ計算機株式会社 | 画像記憶装置、画像記憶制御プログラム及び画像記憶方法 |
| US7899983B2 (en) | 2007-08-31 | 2011-03-01 | International Business Machines Corporation | Buffered memory module supporting double the memory device data width in the same physical space as a conventional memory module |
| US7584308B2 (en) * | 2007-08-31 | 2009-09-01 | International Business Machines Corporation | System for supporting partial cache line write operations to a memory module to reduce write data traffic on a memory channel |
| US7865674B2 (en) | 2007-08-31 | 2011-01-04 | International Business Machines Corporation | System for enhancing the memory bandwidth available through a memory module |
| US7818497B2 (en) | 2007-08-31 | 2010-10-19 | International Business Machines Corporation | Buffered memory module supporting two independent memory channels |
| US7840748B2 (en) | 2007-08-31 | 2010-11-23 | International Business Machines Corporation | Buffered memory module with multiple memory device data interface ports supporting double the memory capacity |
| US7861014B2 (en) | 2007-08-31 | 2010-12-28 | International Business Machines Corporation | System for supporting partial cache line read operations to a memory module to reduce read data traffic on a memory channel |
| US8082482B2 (en) | 2007-08-31 | 2011-12-20 | International Business Machines Corporation | System for performing error correction operations in a memory hub device of a memory module |
| US8086936B2 (en) | 2007-08-31 | 2011-12-27 | International Business Machines Corporation | Performing error correction at a memory device level that is transparent to a memory channel |
| US8019919B2 (en) | 2007-09-05 | 2011-09-13 | International Business Machines Corporation | Method for enhancing the memory bandwidth available through a memory module |
| US7558887B2 (en) * | 2007-09-05 | 2009-07-07 | International Business Machines Corporation | Method for supporting partial cache line read and write operations to a memory module to reduce read and write data traffic on a memory channel |
| US7930470B2 (en) | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller |
| US7925825B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to support a full asynchronous interface within a memory hub device |
| US7770077B2 (en) | 2008-01-24 | 2010-08-03 | International Business Machines Corporation | Using cache that is embedded in a memory hub to replace failed memory cells in a memory subsystem |
| US7930469B2 (en) | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to provide memory system power reduction without reducing overall memory system performance |
| US8140936B2 (en) | 2008-01-24 | 2012-03-20 | International Business Machines Corporation | System for a combined error correction code and cyclic redundancy check code for a memory channel |
| US7925824B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to reduce latency by running a memory channel frequency fully asynchronous from a memory device frequency |
| US7925826B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to increase the overall bandwidth of a memory channel by allowing the memory channel to operate at a frequency independent from a memory device frequency |
| TWI382420B (zh) * | 2008-08-22 | 2013-01-11 | Genesys Logic Inc | 利用多值式快閃記憶體實施單值式快閃記憶體功能之儲存裝置與方法 |
| JP5539296B2 (ja) * | 2011-11-29 | 2014-07-02 | シャープ株式会社 | 電子機器システム及び記憶装置 |
| US9395924B2 (en) * | 2013-01-22 | 2016-07-19 | Seagate Technology Llc | Management of and region selection for writes to non-volatile memory |
| US9110592B2 (en) * | 2013-02-04 | 2015-08-18 | Microsoft Technology Licensing, Llc | Dynamic allocation of heterogenous memory in a computing system |
| US20140258792A1 (en) * | 2013-03-08 | 2014-09-11 | Ross S. Scouller | Symmetrical Data Replication For Failure Management In Non-Volatile Memory Systems |
| FR3035241B1 (fr) * | 2015-04-16 | 2017-12-22 | Inside Secure | Procede de partage d'une memoire entre au moins deux entites fonctionnelles |
| JP6833364B2 (ja) * | 2016-07-01 | 2021-02-24 | 株式会社東芝 | Ｉｃカード、および、ｉｃカード処理装置 |
| CN109871932A (zh) * | 2018-12-29 | 2019-06-11 | 广东中成卫星微电子发展有限公司 | 一种rfid防掉电nvm数据存储装置及其存储方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4135240A (en) * | 1973-07-09 | 1979-01-16 | Bell Telephone Laboratories, Incorporated | Protection of data file contents |
| US6230233B1 (en) * | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
| JPH05334506A (ja) | 1992-05-29 | 1993-12-17 | Nec Corp | Ｉｃメモリカード |
| JPH0652674A (ja) | 1992-07-30 | 1994-02-25 | Toshiba Corp | データ記憶装置 |
| JP2647312B2 (ja) * | 1992-09-11 | 1997-08-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性半導体記憶装置 |
| US5392433A (en) * | 1992-09-25 | 1995-02-21 | International Business Machines Corporation | Method and apparatus for intraprocess locking of a shared resource in a computer system |
| JPH0736759A (ja) | 1993-07-15 | 1995-02-07 | Hitachi Ltd | 半導体ファイルシステム |
| JPH0844628A (ja) | 1994-08-03 | 1996-02-16 | Hitachi Ltd | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 |
| JPH0973417A (ja) * | 1995-09-04 | 1997-03-18 | Mitsubishi Electric Corp | 多重メモリ制御方法 |
| JPH09212411A (ja) * | 1996-02-06 | 1997-08-15 | Tokyo Electron Ltd | メモリシステム |
| US5956473A (en) * | 1996-11-25 | 1999-09-21 | Macronix International Co., Ltd. | Method and system for managing a flash memory mass storage system |
| JPH10154101A (ja) * | 1996-11-26 | 1998-06-09 | Toshiba Corp | データ記憶システム及び同システムに適用するキャッシュ制御方法 |
| JP3718578B2 (ja) * | 1997-06-25 | 2005-11-24 | ソニー株式会社 | メモリ管理方法及びメモリ管理装置 |
| US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
| JP3119214B2 (ja) * | 1997-09-30 | 2000-12-18 | ソニー株式会社 | 記憶装置、データ処理システム並びにデータの書き込み及び読み出し方法 |
| FR2770327B1 (fr) * | 1997-10-24 | 2000-01-14 | Sgs Thomson Microelectronics | Memoire non volatile programmable et effacable electriquement comprenant une zone protegeable en lecture et/ou en ecriture et systeme electronique l'incorporant |
| US6047339A (en) * | 1997-10-27 | 2000-04-04 | Emulex Corporation | Buffering data that flows between buses operating at different frequencies |
| TW333648B (en) * | 1997-10-30 | 1998-06-11 | Key Technology Corp | The connection structure and algorithm for flash memory |
| JP2000260188A (ja) * | 1999-03-11 | 2000-09-22 | Hitachi Ltd | 半導体記憶装置の制御方法および半導体記憶装置 |
| JP2000315173A (ja) * | 1999-04-30 | 2000-11-14 | Matsushita Electric Ind Co Ltd | メモリ制御装置 |
| JP4434407B2 (ja) * | 2000-01-28 | 2010-03-17 | 株式会社日立製作所 | サブシステム及びこれらの統合システム |
| DE10064649A1 (de) * | 2000-12-22 | 2002-07-04 | Bosch Gmbh Robert | Schnittstelle für einen Speicher und Verfahren zum variablen Konfigurieren einer Speichervorrichtung |
| US6496908B1 (en) * | 2001-05-18 | 2002-12-17 | Emc Corporation | Remote mirroring |
-
2001
- 2001-05-22 JP JP2001152096A patent/JP2002342164A/ja active Pending
-
2002
- 2002-02-25 US US10/080,576 patent/US20020178338A1/en not_active Abandoned
- 2002-02-28 KR KR1020020010784A patent/KR20020089131A/ko not_active Application Discontinuation
- 2002-03-06 TW TW091104127A patent/TWI224792B/zh not_active IP Right Cessation
-
2004
- 2004-09-10 US US10/937,258 patent/US7117328B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4738405B2 (ja) * | 2005-02-23 | 2011-08-03 | スパンション エルエルシー | 記憶装置の試験方法、および記憶装置 |
| JP2008304973A (ja) * | 2007-06-05 | 2008-12-18 | Daiwa Industries Ltd | データ記録装置及びデータ記録方法とこのデータ記録装置を搭載した保冷庫 |
| JP4660855B2 (ja) * | 2007-06-05 | 2011-03-30 | 大和冷機工業株式会社 | データ記録装置及びデータ記録方法とこのデータ記録装置を搭載した保冷庫 |
| JP2009134348A (ja) * | 2007-11-28 | 2009-06-18 | Toshiba Corp | 情報記録装置、情報処理装置、およびアクセス制御方法 |
| JP2012069191A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体集積回路装置およびメモリの管理方法 |
| WO2013057825A1 (ja) * | 2011-10-20 | 2013-04-25 | トヨタ自動車株式会社 | 情報処理装置、データ管理方法、データ管理プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020178338A1 (en) | 2002-11-28 |
| US7117328B2 (en) | 2006-10-03 |
| US20050033937A1 (en) | 2005-02-10 |
| TWI224792B (en) | 2004-12-01 |
| KR20020089131A (ko) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002342164A (ja) | 記憶装置及びデータ処理装置並びに記憶部制御方法 | |
| JP4761959B2 (ja) | 半導体集積回路装置 | |
| KR100991718B1 (ko) | 플래시 디바이스에서 부분적으로 소거된 유닛을 검출하는방법 | |
| JP4129381B2 (ja) | 不揮発性半導体記憶装置 | |
| EP0686976B1 (en) | Data management system for programming-limited type semiconductor memory and IC memory card having the data management system | |
| US6405332B1 (en) | Storage device and alternate processing method for defective sectors of the same | |
| US6161163A (en) | Method of writing, erasing, and controlling memory for memory device | |
| KR100531192B1 (ko) | 비휘발성 메모리의 제어방법 | |
| US8078797B2 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| US9152562B2 (en) | Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method | |
| US20060036804A1 (en) | Nonvolatile memory system | |
| JPH10124384A (ja) | 不揮発性半導体メモリの制御方法 | |
| JP4034947B2 (ja) | 不揮発性記憶システム | |
| JP6040895B2 (ja) | マイクロコンピュータ及び不揮発性メモリのブロック管理方法 | |
| TW200401304A (en) | Memory device and method for automatically repairing a defective memory cell in the memory device and method for accessing a memory device | |
| JPH0729392A (ja) | 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置 | |
| JP4641034B2 (ja) | 不揮発性記憶システム | |
| JP4198124B2 (ja) | １チップ型半導体記憶デバイス | |
| JP7446963B2 (ja) | メモリシステム及びメモリシステムの制御方法 | |
| JP2007513421A (ja) | フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム | |
| JP3835753B2 (ja) | Ｉｃカード | |
| JP2006318303A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP3741535B2 (ja) | 不揮発性記憶装置 | |
| JP3980011B2 (ja) | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |