JP2007513421A - フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム - Google Patents

フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム Download PDF

Info

Publication number
JP2007513421A
JP2007513421A JP2006542051A JP2006542051A JP2007513421A JP 2007513421 A JP2007513421 A JP 2007513421A JP 2006542051 A JP2006542051 A JP 2006542051A JP 2006542051 A JP2006542051 A JP 2006542051A JP 2007513421 A JP2007513421 A JP 2007513421A
Authority
JP
Japan
Prior art keywords
sector
memory
owner
electronic module
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006542051A
Other languages
English (en)
Other versions
JP4972410B2 (ja
Inventor
ヌゴ,バンタイ
ブドウ,アラン
カステイーロ,ロラン
Original Assignee
アクサルト・エス・アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アクサルト・エス・アー filed Critical アクサルト・エス・アー
Publication of JP2007513421A publication Critical patent/JP2007513421A/ja
Application granted granted Critical
Publication of JP4972410B2 publication Critical patent/JP4972410B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60Protecting data
    • G06F21/604Tools and structures for managing or administering access control systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1458Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60Protecting data
    • G06F21/62Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2141Access rights, e.g. capability lists, access control lists, access tables, access matrices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143Clearing memory, e.g. to prevent the data from being stolen
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2149Restricted operating environment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Databases & Information Systems (AREA)
  • Automation & Control Theory (AREA)
  • Storage Device Security (AREA)

Abstract

本発明は、書き込まれるデータの所有元が、セクタの区画への書込みアクセスを有することを照合することを含む、電子モジュールのフラッシュタイプのメモリのセクタへのアクセスを制御するための方法に関する。本方法は、書込みを行う前に、セクタ全体の可能な消去を許可するために、関与するセクタに関する少なくとも1つの追加規則を照合することを含む。規則は、関与するセクタの消去が、保持されなければならないデータを削除しないことを照合するのに使われる。本発明は、本方法が実施される電子モジュールにも関する。

Description

本発明は、電子モジュールのフラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのモジュールに関する。
本発明は、特殊な実現形式によって、集積回路カードなどの可搬物に適用される。集積回路カードは、たとえば、メモリカードまたはマイクロプロセッサカードでよい。
本発明の場合には、「可搬物」という用語は、その最も広い意味で解釈されなければならない。可搬物は、電子チップを装備する特定のすべてのタイプの軽量端末に関し、より具体的には、このようなものとしてのスマートカードに関する。電子チップは、それ自体が、情報処理手段(たとえば、マイクロプロセッサ)および情報格納手段を装備する。
現在、スマートカードにおいて、新たな不揮発性メモリ技術、すなわちフラッシュ技術が台頭しつつある。フラッシュメモリは、図1に示されるようなセクタ(セクタ1、2、3)に編成される。各セクタは、一意のサイズのメモリブロックである。各セクタのメモリ空間は、たとえば128バイトのメモリページに分割され、区画またはセグメント(たとえば、図1のセクタ1のAppli1区画、Appli2区画、Appli3区画、およびOS区画)にグループ化され、様々なソフトウェアモジュール(Appli1、Appli2、Appli3、OS)を格納するのに使われる。一区画は、所与の所有元(owner)に割り振られた一セクタの全ページを含む。
マルチアプリケーションカードでは、いくつかのアプリケーションが、同一のセクタを共有する(たとえば、アプリケーション1、2、3が、図1のセクタ1を共有する)。
知られているタイプのアクセスコントローラは、所与のアプリケーションに、それが所有し、または共有するセクタへの書込みアクセスを提供する。フラッシュメモリでは、セクタが、消去可能なメモリの単位を規定し、したがって、セクタの非空白区域、たとえば区画を修正するには、セクタ全体が、消去されなければならない。セクタの非空白区域に書き込むには、セクタ全体が消去される。すなわち、セクタは、消去のために分割できない単位を形成する。したがって、図1に示されるように、アプリケーション1は、セクタ1を修正したい場合、アプリケーション2のデータを消去する可能性も、オペレーティングシステムのデータを消去する可能性さえもあり得る。書込みの前に消去を行うと、他のアプリケーションに属するデータを含む区画は、取返しのつかない損傷を被る可能性があり得る。
知られている1つの解決方法は、セクタ全体を1つの所有元に割り振るものである。ただし、セクタが大きい場合、メモリ空間が大幅に損失され、柔軟性が乏しくなる。
本発明の1つの目的は、フラッシュメモリ内での書込み動作を最適化することである。
本発明は、書き込まれるデータの所有元が、セクタの区画への書込みアクセスを有することを照合することを含む、電子モジュールのフラッシュタイプのメモリのセクタへのアクセスを制御するための方法に関し、書込みを行う前に、前記セクタ全体の可能な消去を許可するために、関与するセクタに対する少なくとも1つの追加規則を照合することを含むことを特徴とする。
本発明は、情報処理手段と、フラッシュタイプの不揮発性メモリとを含む電子モジュールにも関し、メモリマネージャを含み、該メモリマネージャは、書き込む前にセクタ全体の可能な消去を認めるために、書き込まれるデータの所有元が、前記セクタの区画への書込みアクセスを有することを照合することを含む規則に加えて、関与するセクタに対して、少なくとも1つの規則を照合することを含むことを特徴とする。
非限定的例として与えられる、後に続く本発明による方法の実施形態、およびこの実施形態のために構成された電子システムの実現態様の説明を読み、添付された図面を参照すると、本発明の他の目的、特徴、および利点が、明らかになるであろう。
本発明による方法は、たとえば電子モジュールを装備するあらゆる可搬物など、電子システムのフラッシュメモリ、より具体的には集積回路カードへの書込みを最適化することを目指す。この電子システムは、少なくともプロセッサおよびフラッシュタイプの不揮発性メモリを備える。以下の説明において、フラッシュタイプのメモリは、セクタに編成されたどのメモリも意味し、セクタは、消去のために分割できない単位を形成し、セクタはそれ自体が、異なる所有元に割り振られることが可能であり得るメモリページに細分される。
非限定的な例として、以下で説明される電子システムは、図1に示される電子モジュール1を備える可搬物に対応する。このタイプのモジュールは、概して、モノリシックな集積電子マイクロ回路すなわちチップとして実現され、知られている任意の手段によっても物理的に保護されると、たとえばスマートカード、集積回路カード、または様々な分野で使われ得る他のカードなど、可搬物に組み立てられることができる。
マイクロプロセッサ電子モジュール1は、内部バス5を介して、実行されるべきアプリケーション9、すなわちAppli1、Appli2、Appli3を含むフラッシュタイプの不揮発性メモリ7、RAMタイプの揮発性メモリ11、および外部と通信するための入出力手段I/O13に双方向接続されるマイクロプロセッサCPU3を備える。
図3に表されるように、フラッシュメモリ7およびメモリ7へのアクセスを制御するアクセスコントローラ15からなるハードウェア層とは別に、パイロット19に関連付けられ、または関連付けられていないメモリマネージャ17を備えるソフトウェア層と、常駐アプリケーション21、たとえばオペレーティングシステムおよび明確な特徴に対応する「ユーザ」アプリケーション23のプログラム(たとえば、集積回路カード、すなわち銀行のカード、健康手帳、識別カード)を備えるソフトウェア層とを識別することができる。この表現は、メモリアクセス制御システムの概略図に過ぎず、ハードウェアおよびソフトウェア層は、様々なタスクを実施する他の多くのモジュールを備えることに留意されたい。
アクセスコントローラ15は、メモリ内のアドレスにアクセスすることを望むユーザが、必要な権利を有することを照合する。概して、アクセスコントローラ15は、一連のページの上で開いているウィンドウ(セグメンテーション装置MPUなど)としても、ページに属性を関連付ける半静的アクセスマトリクス(区画タイプ装置MAC)としても実現され得る。アプリケーションは、構成中、またはアプリケーションを選択するときに、記憶域に関連づけられる。このような機構は、所定のコード/データ領域ペアに対してのみ、メモリアクセスを許可する。たとえば、アクセスマトリクスを用いると、実行時のアクセスコントローラの役割は、単に、ページ「所有元」のアイデンティティと、このページにアクセスしようとするモジュールのアイデンティティを比較するものである。
本発明によれば、メモリマネージャ17は、フラッシュメモリ7への書込みを阻止し、書込みに続くセクタの消去を認めるまたは拒否する前に、関与するセクタに対して追加照合を実施する。照合は、書込みによって引き起こされる消去が、他の所有元に属すデータを削除しないかどうか判定する。本説明では、「データ」という用語は、メモリに格納されたどのタイプの情報も、コード、データ、またはそれ以外であっても包含する。書込みは、メモリ内で直接行われてはならず、たパイロットへの直接呼出しによって行われてもならず、前記メモリマネージャを介して行われなければならない。マネージャは、指示されたページにおける書込みアクセス権を照合することもできる。
本発明による方法は、メモリマネージャを使って、セクタに書き込む前に、セクタの消去を認めるために、関与するセクタ全体に対して1組の規則を照合することを含む。
セクタに関する規則の組は、関与するセグメント中のページの所有元およびページの内容を考慮に入れる。規則の組は、書込みが、保持されなければならないデータ、特に書込みを行うことを望んでいるユーザ以外の所有元のデータを削除することができないことを照合する。
照合は、したがって、以下のタイプの1つまたは複数の規則に基づく。
書込みは、以下の場合に許可される。すなわち、
・ 書込みが行われるセクタ内の場所が空白である。セクタは、必ずしも完全に空白でなくてよいことに留意されたい。書込みの結果、消去とはならない。
・ かつ/または、セクタ全体が同一の所有元に属す。
・ かつ/または、同一の所有元に属さないページが空白である。
・ かつ/または、同一の所有元に属さないページが、消去可能という印をつけられている。
本説明では、セクタは、セクタ内で書込みが行われたことがないとき、またはセクタが消去され、消去以降に新たな書込みが行われたことがないとき、空白であると言われる。
本発明の特殊な実現形式によれば、本発明によるモジュールは、こうした規則をすべて備える。
マネージャは、以下のものを有する。すなわち、
メモリに格納されたメモリ記述27であって、
・ いくつかのセクタと
・ セクタごとにいくつかのページと
・ 各ページの所有元と
・ ページの状況(消去可能、空白または空白でない)とを含むメモリ記述27と、
現在の要求の記述であって、
・ 関与するセクタ(アドレスから)と
・ 要求を発行している所有元とを含む現在の要求の記述と、
1組の規則29とである。
メモリマネージャは、所有元が、自分に属するページに消去可能と印をつけることを可能にする。上で理解されるように、マネージャは、記述27で消去可能と印をつけられたページの状況を保持する。
さらに、メモリマネージャは、以下の条件を順守しなければならない。すなわち、
・ 照合コードは、セクタの消去を認める、または認めないのに必要とされる特権で実行されなければならない。
・ 全メモリアクセスが、このマネージャを介して行われなければならない。
・ 認められていない別の所有元のコードによって、コードが変更されることが可能であってはならない。
上記制約に基づく単純アプリケーションプログラムインターフェイス(API)25は、たとえば以下の関数を含み得る。
error nv_write(dst_addr,src_addr,length)であり、ここで、
dst_addrは、データが書き込まれる目的地アドレス、
src_addrは、書き込まれるデータがそこから読み込まれるソースアドレス、
lengthは、書き込まれるデータの長さである。
この関数は、規則の組を照合した後、所与のアドレスで読み込まれたデータをメモリに書き込むのに使われる。
error nv_fill(dst_addr,pattern,length)であり、ここで、
dst_addrは、要求されるパターンでメモリがそこから満たされる目的地アドレス
patternは、再現されるバイト
lengthは、満たされる区域の長さである。
この関数は、規則の組を照合した後、「pattern」のデータをメモリに書き込むのに使われる。
図1に示される例において、アプリケーションおよびオペレーティングシステムが、第三者によるどの修正もどの消去も認めない場合には、以下の通りである。
・ セクタ1内で、マネージャは、どのアプリケーションもオペレーティングシステムも、セクタを消去するのを認めない。というのは、セクタは、異なる所有元に属す4区画に分割され、どの所有元も、その隣人が、自分の区画を修正するのを認めないからである。セクタは、4区画がその所有元によって消去可能と印をつけられている場合のみ、消去されることができる。
・ セクタ2に対して、マネージャは、アプリケーションNo.2がその区画を消去することを認める。というのは、セクタの残りが空白だからである。
・ セクタ3に対して、セクタは、完全にオペレーティングシステムに属するので、オペレーティングシステムが、このセクタに関する権利すべてを有する。したがって、オペレーティングシステムがセクタを消去する。
フラッシュメモリの編成を示す図である。 本発明による方法を利用するように構成されたマイクロプロセッサを有する電子ユニットの、非限定的な実現態様を示す図である。 本発明によるアクセス制御システムの様々なソフトウェアおよびハードウェア層を示す図である。

Claims (9)

  1. 書き込まれるデータの所有元が、セクタの区画への書込みアクセスを有することを照合することを含む、電子モジュールのフラッシュタイプのメモリのセクタへのアクセスを制御するための方法であって、書込みを行う前に、前記セクタ全体の可能な消去を許可するために、関与するセクタに対する少なくとも1つの追加規則を照合することを含むことを特徴とする方法。
  2. 追加規則は、書込みが、書込みアクセスを要求している所有元以外の所有元のデータを消去しないことを照合するのに使われることを特徴とする、請求項1に記載の方法。
  3. 照合が、以下の場合に書込みが認められるタイプの1つの規則または規則の組合せに基づき、前記場合が、
    セクタ全体が、同一の所有元に属し、かつ/または
    同一の所有元に属さないページが空白であり、かつ/または
    同一の所有元に属さないページが、消去可能と印をつけられ、かつ/または
    書込みが行われるセクタ内の場所が空白であり、セクタは必ずしも完全に空白でない場合であることを特徴とする、請求項2に記載の方法。
  4. 所有元が要求する場合、セクタのページに消去可能と印をつけることを含むことを特徴とする、請求項1から3のいずれか一項に記載の方法。
  5. 情報処理手段と、フラッシュタイプの不揮発性メモリとを含む電子モジュールであって、メモリマネージャ17を含み、該メモリマネージャが、書き込む前にセクタ全体の可能な消去を認めるために、書き込まれるデータの所有元が、前記セクタの区画への書込みアクセスを有することを照合することを含む規則に加えて、関与するセクタに対して、少なくとも1つの規則を照合することを含むことを特徴とする、電子モジュール。
  6. フラッシュメモリ内の書込みをすべて阻止することを特徴とする、請求項5に記載の電子モジュール。
  7. メモリマネージャ17が、前記セクタのページの状況を含む、メモリセクタの記述27にアクセスすることができることを特徴とする、請求項5または6に記載の電子モジュール。
  8. 請求項5から7の一項に記載の電子モジュールを備えることを特徴とするカード。
  9. コンピュータプログラムであって、電子アセンブリ内で前記コンピュータプログラムが実行されると、請求項1から4のいずれか一項に記載の方法のステップを実行するプログラムコード命令を備えるコンピュータプログラム。
JP2006542051A 2003-12-02 2004-12-01 フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム Expired - Fee Related JP4972410B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03293002.6 2003-12-02
EP03293002A EP1538507A1 (fr) 2003-12-02 2003-12-02 Procédé de contrôle d'acces dans une memoire flash et systeme pour la mise en oeuvre d'un tel procédé
PCT/IB2004/003976 WO2005055019A1 (en) 2003-12-02 2004-12-01 Method to control the access in a flash memory and system for the implementation of such a method

Publications (2)

Publication Number Publication Date
JP2007513421A true JP2007513421A (ja) 2007-05-24
JP4972410B2 JP4972410B2 (ja) 2012-07-11

Family

ID=34443109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006542051A Expired - Fee Related JP4972410B2 (ja) 2003-12-02 2004-12-01 フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム

Country Status (5)

Country Link
US (1) US7797502B2 (ja)
EP (2) EP1538507A1 (ja)
JP (1) JP4972410B2 (ja)
AT (1) ATE545080T1 (ja)
WO (1) WO2005055019A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705180A (en) * 2005-07-29 2007-02-01 Genesys Logic Inc Adjustable flash memory management system and method
US8831409B1 (en) * 2010-06-07 2014-09-09 Purplecomm Inc. Storage management technology
US10095431B2 (en) 2015-06-18 2018-10-09 John Edward Benkert Device controller and method of enforcing time-based sector level security
US20220342655A1 (en) * 2021-04-22 2022-10-27 STMicroelectronics (Grand Ouest) SAS Microcontroller, computer program product, and method for adding an additional function to a computer program
CN114707147A (zh) * 2022-06-05 2022-07-05 荣耀终端有限公司 业务请求处理方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025278A (ja) * 2000-07-03 2002-01-25 Sharp Corp 半導体記憶装置
JP2003532962A (ja) * 1997-11-14 2003-11-05 アトメル・コーポレイション フラッシュメモリデバイスにおけるプログラム可能なアクセス保護

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2258112A5 (ja) * 1973-11-30 1975-08-08 Honeywell Bull Soc Ind
DE4341887C2 (de) * 1993-12-08 1996-12-19 Siemens Ag Verfahren zum Verhindern einer unberechtigten Datenänderung bei einer Vorrichtung mit einem nichtflüchtigen Speicher
US6154819A (en) * 1998-05-11 2000-11-28 Intel Corporation Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks
US6209069B1 (en) * 1998-05-11 2001-03-27 Intel Corporation Method and apparatus using volatile lock architecture for individual block locking on flash memory
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6401160B1 (en) * 1999-03-31 2002-06-04 Intel Corporation Method and apparatus to permit adjustable code/data boundary in a nonvolatile memory
RU2257609C2 (ru) * 1999-10-21 2005-07-27 Мацусита Электрик Индастриал Ко., Лтд. Устройство доступа к полупроводниковой карте памяти, компьютерно-считываемый носитель записи, способ инициализации и полупроводниковая карта памяти

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532962A (ja) * 1997-11-14 2003-11-05 アトメル・コーポレイション フラッシュメモリデバイスにおけるプログラム可能なアクセス保護
JP2002025278A (ja) * 2000-07-03 2002-01-25 Sharp Corp 半導体記憶装置

Also Published As

Publication number Publication date
US20070118680A1 (en) 2007-05-24
US7797502B2 (en) 2010-09-14
JP4972410B2 (ja) 2012-07-11
EP1538507A1 (fr) 2005-06-08
ATE545080T1 (de) 2012-02-15
EP1692592B1 (en) 2012-02-08
EP1692592A1 (en) 2006-08-23
WO2005055019A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100531192B1 (ko) 비휘발성 메모리의 제어방법
JP4406339B2 (ja) コントローラ、メモリカード及びその制御方法
JP5043302B2 (ja) 不揮発性メモリを制御するためのコントローラ
KR100347450B1 (ko) 불휘발성메모리및그것을이용한메모리카드와정보처리장치및불휘발성메모리의소프트웨어라이트프로텍트제어방법
US6453397B1 (en) Single chip microcomputer internally including a flash memory
CN109634517A (zh) 进行存取管理的方法、记忆装置、电子装置和其控制器
CN106462509A (zh) 用于保全存取保护方案的设备及方法
US7404030B2 (en) Method of controlling a non-volatile memory device in which a data erase block is larger than a data write block
US8417902B2 (en) One-time-programmable memory emulation
CN110908932B (zh) 数据处理装置及其数据保护方法
US20080126683A1 (en) Memory system
CN102279712A (zh) 一种适用于互联网存储系统的存储控制方法、系统和装置
US20060206704A1 (en) Data transmission system and method for operating a data transmission system
CN108563590A (zh) 基于片上flash存储器的otp控制器和控制方法
US7054121B2 (en) Protection circuit for preventing unauthorized access to the memory device of a processor
JP4972410B2 (ja) フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム
US11216390B2 (en) Storage device, memory access control system, and memory access control method
CN114625323A (zh) 一种安全nand闪存设备
JPH06162786A (ja) フラッシュメモリを用いた情報処理装置
JPH11259357A (ja) 半導体集積装置及び不揮発性メモリ書き込み方式
US9116794B2 (en) Storage device data protection system
US20090083273A1 (en) Portable electronic apparatus and control method for portable electronic apparatus
JP2609645B2 (ja) 携帯可能電子装置
JPH089795Y2 (ja) Icカード
US20080005449A1 (en) Generalized flash memory and method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110412

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees