KR20020089131A

KR20020089131A - 기억장치 및 데이터 처리장치와 기억부 제어방법

Info

Publication number: KR20020089131A
Application number: KR1020020010784A
Authority: KR
Inventors: 시부야히로후미; 타무라타카유키; 고토우히로유키; 시오타시게마사; 나카무라야스히로
Original assignee: 가부시키가이샤 히타치세이사쿠쇼; 가부시키가이샤 히타치초에루.에스.아이.시스테무즈
Priority date: 2001-05-22
Filing date: 2002-02-28
Publication date: 2002-11-29
Also published as: TWI224792B; US7117328B2; US20020178338A1; US20050033937A1; JP2002342164A

Abstract

본 발명은 기억장치와 데이터처리장치 및 기억부 제어방법에 관한 것으로 기억영역마다 개별제어를 가능하게 하는 것을 과제로 한다. 본 발명은 정보를 기억할 수 있는 반도체 기억소자를 포함하여 기억부(12)가 구성되는 경우, 상기 기억부를 논리적으로 복수의 기억영역으로 분할함과 함께, 외부로부터의 액세스에 대하여 상기 기억영역마다 개별제어를 가능하게 하는 관리정보를 테이블화 하고(13), 상기 관리정보에는 상기 복수의 기억영역 중 미리 지정된 기억영역에 대한 액세스를 금지하기 위한 제어정보를 설치하여, 제어정보에 따라 특정한 기억영역에 대한 외부 액세스를 제한한다.

Description

기억장치 및 데이터 처리장치와 기억부 제어방법{Nonvolatile Data Storage System and Data Storaging Method}

본 발명은 기억장치에 관한 것으로, 특히 반도체 기억장치를 이용하여 이루어지는 기억장치의 제어기술에 관한 것이며, 예컨대 카드형으로 형성되어 휴대용 퍼스널 컴퓨터 시스템 등의 데이터 처리장치에 착탈자재로 사용되는 카드형 기억장치에 적용하는데 유용한 기술에 관한 것이다.

컴퓨터 시스템 등의 데이터 처리장치에서, 하드디스크 장치가 외부기억장치로서 많이 사용되고 있지만, 최근에는 그 하드디스크 장치에 대신하여 반도체 기억장치를 이용하여 이루어지는 대용량의 외부기억장치가 사용되게 되었다. 이와 같은 기억장치의 기억부는, 예컨대 복수의 플래쉬 EEPRM으로 구성되고 있다. 이와 같이 플래쉬 EEPROM을 사용한 기억장치는, 하드디스크 장치에 비하여 고속 액세스가 가능하고, 또, 신뢰성 및 대충격성(내구성) 등의 관점에서 우수하기 때문에, 메모리 보드, 메모리 카드, 또는 하드디스크 장치와 동일 인터페이스를 가지는 실리콘 디스크 장치 등으로서 여러가지로 개발되고 있다.

일본국 특개평 제7-36759호 공보에 의하면, 카드 내부의 콘트롤을 행하는 카드 콘트롤러와, 화일 데이터나 카드 콘트롤러의 제어를 담당하는 마이컴을 설치하고, 로컬 메모리로서 화일 데이터 저장용 메모리에 플래쉬 메모리와 마스크 ROM을 사용하여, 그 마스크 ROM을 어트리뷰트(attribute) 저장용 메모리로서 공용하도록 한 IC 카드가 나타나 있다. 또, PSRAM을 데이터 관리정보(재기록 회수를 기록하고, 그것을 통하여 재기록 회수의 균등화를 하기 위한 정보)의 일부인 제어 테이블이나, 기록속도 향상을 위한 기록 버퍼(write buffer) 및 불필요한 데이터삭제처리시의 휴지통 버퍼(garbage buffer)로서 사용함으로써, 메모리로의 기록속도의 향상, 장수명화, 저가격화 및 신뢰성의 향상을 도모하고 있다.

또, 일본국 특개평 제5-334506호 공보에 의하면, IC 메모리 카드(10)가 장착되는 외부의 본체 시스템은 모드 콘트롤 회로(13)를 콘트롤하여 어트리뷰트 메모리를 액세스한다. 그리고, 데이터의 기록, 독출 처리방식 및 기억용량이 상위한 메모리의 종류나 할당 어드레스 등의 정보를 식별하고, 상위 어플리케이션 프로그램에 의해 데이터 기록 메모리의 한쪽을 선택하여 데이터 및 프로그램의 실행에 필요한 영역을 제어하도록 한 IC 카드가 나타나 있다.

일본국 특개평 제6-52674호 공보에 의하면, 제1 대형 저장 유닛(mass storage unit)의 플래쉬 EEPROM은 프린트 회로기판 상에 실장되어 있고, 또 제2 대형 저장 유닛의 플래쉬 EEPROM도 그 프린트 회로기판 상에 실장되어 있다. 이 경우 제2 대형 저장 유닛의 플래쉬 EEPROM은 IC 소켓을 통하여 착탈자재에 실장되어 있다. 따라서, 관리정보가 기억되는 플래쉬 EEPROM을 칩단위로 용이하게 교환할 수 있기 때문에, 대형 저장 서브시스템(mass storage subsystem)의 유지를 저비용으로 실현할 수 있다.

종래의 기억장치의 기능에 대하여 본원 발명자가 검토했던 바, 기억영역의 관리는 기억부 전체로서 하나의 기억영역으로 행하고 기억영역을 각각 식별하고 있지 않기 때문에, 기억부를 몇 영역으로 논리적으로 분할하고 개개의 영역마다 다른 제어를 행하는 것은 불가능 하다는 것이 발견되었다. 구체적으로는, 기억장치에있어서, 일반 사용자에 의해 잘못 재기록되거나 소거되지 않도록 하고자 하는 데이터가 있는 경우에, 그와 같은 데이터는 기록 금지로 미리 설정된 영역에 배치하는 것만으로 보호할 수 있으면 편리하지만, 종래의 기억장치는 하나의 기억장치에서 영역마다 다른 제어를 행할 수는 없었기 때문에 특정 기억영역만 기록금지로 설정함으로써 해당 영역에 존재하는 데이터를 보호할 수 없었다. 또, 사용자의 이용상황 등의 로그를 취하고자 하는 경우에, 어떤 특정 기억영역에 보관된 로그 등의 데이터에 대하여는 사용자에 읽혀지지 않도록 하고 싶어도 그것을 간단히 실현할 수는 없다. 또한, 기억장치로 데이터를 기록할 때 해당 기억장치의 전원이 차단된 경우 등에 있어서, 데이터의 기록을 행하고 있는 영역의 데이터가 소실해 버리는 경우가 있지만, 그것을 기억장치에서 구제할 수는 없다.

본 발명의 목적은 특정 기억영역에 대한 액세스를 제한가능하게 하기 위한 기술을 제공하는 것에 있다.

본 발명의 다른 목적은 특정 기억영역만 기록금지로 설정함으로써, 해당 영역에 존재하는 데이터의 보호를 가능하게 하기 위한 기술을 제공하는 것에 있다.

본 발명의 다른 목적은 어떤 특정 기억영역을 독출금지로 설정함으로써, 해당 영역에 존재하는 데이터의 보호를 가능하도록 하기 위한 기술을 제공하는 것에 있다.

본 발명의 다른 목적은 데이터의 소실에 대한 구제를 기억장치에서 행하기 위한 기술을 제공하는 것에 있다.

본 발명의 상기 및 그와 다른 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면으로부터 명확하게 될 것이다.

도 1은 본 발명에 관한 기억장치의 구성예 블록도이고,

도 2는 상기 기억장치에 포함되는 정보처리부의 구성예 블록도이고,

도 3은 상기 기억장치에 포함되는 ID 정보저장용 메모리와 그외의 메모리에 대한 설명도이고,

도 4는 상기 ID 정보저장용 메모리 내의 테이블의 일례를 나타낸 도면이고,

도 5는 상기 기억장치에서 취급되는 ID 정보의 구성예를 나타낸 도면이고,

도 6은 ID 정보의 초기처리의 흐름을 나타낸 흐름도이고,

도 7은 ID 정보의 통상의처리의 흐름을 나타낸 흐름도이고,

도 8은 리드계 명령처리의 상세한 흐름을 나타낸 흐름도이고,

도 9는 리드계 명령처리의 상세한 흐름을 나타낸 흐름도이고,

도 10은 라이트계 명령처리의 상세한 흐름을 나타낸 흐름도이고,

도 11은 라이트계 명령처리의 상세한 흐름을 나타낸 흐름도이고,

도 12는 그외의 명령처리의 상세한 흐름을 나타낸 흐름도이고,

도 13은 ID 정보편집처리의 흐름을 나타낸 흐름도이고,

도 14는 상기 ID 정보편집처리에서의 신호의 흐름의 설명도이고,

도 15는 상기 기억장치의 다른 구성예를 나타낸 블록도이고,

도 16은 도 15에 나타난 구성예를 채용한 경우의 ID 정보의 테이블 구성예 설명도이고,

도 17은 상기기억장치의 다른 구성예 블록도이고,

도 18은 상기 기억장치의 다른 구성예 블록도이고,

도 19는 상기 기억장치에서 정보처리부의 다른 구성예 블록도이고,

도 20은 상기 기억장치에서 정보처리부의 다른 구성예 블록도이고,

도 21은 상기 기억장치에서 ID 정보 저장에 대한 다른 설명도이고,

도 22는 상기 기억장치에서 ID 정보 저장용 메모리와 그밖의 메모리에 대한 다른 설명도이다.

<도면 부호의 설명>

10...기억장치,11...정보처리부,

12...기억부,13...ID 정보 저장용 메모리,

14,15,16,17...메모리20...호스트 기기,

112...MPU113...버퍼 콘트롤러,

114...RAM117...데이터 버퍼,

본원에 있어서 개시되는 발명 중 대표적인 것의 개요를 간단히 설명하면 아래와 같다.

즉, 데이터부와 상기 데이터부에 대응하는 관리부를 가지는 반도체 메모리칩을 적어도 1개 구비한 기억부를 가지고 기억장치가 구성될 때, 상기 기억부를 복수의 기억영역으로 분할함과 함께, 외부로부터의 액세스에 대하여 상기 기억영역마다 개별제어를 가능하도록 하는 관리정보를 상기 데이터부에 테이블화 하고, 상기 관리정보에는 상기 복수의 기억영역 중 미리 지정된 기억영역에 대한 액세스를 제한하기 위한 제어정보를 포함시킨다.

상기의 수단에 의하면, 관리정보에는 상기 복수의 기억영역 중 미리 지정된 기억영역에 대한 액세스를 제한하기 위한 제어정보를 포함하고, 외부로부터의 액세스에 대하여는 이 제한정보에 따라 특정 기억영역에 대한 액세스가 제한된다.

또, 데이터부와 상기 데이터부에 대응하는 관리부를 가지는 반도체 메모리칩을 적어도 1개 구비한 기억부를 가지고 기억장치가 구성되는 경우, 상기 기억부를 복수의 기억영역으로 분할함과 함께, 외부로부터의 액세스에 대하여 상기 기억영역마다의 개별제어를 가능하도록 하는 관리정보를 상기 데이터부에 테이블화 하고, 상기 관리정보에는 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 데이터 기록을 금지하기 위한 제1 제어정보, 상기 복수의 기억영역 중 미리 설정된 기억영역으로부터의 데이터 독출을 금지하기 위한 제2 제어정보, 상기 복수의 기억영역중 미리 지정된 기억영역으로의 기록 데이터를 복수개소(複數箇所)에 거의 동시에 저장하기 위한 동시 미러링을 가능하게 하는 제3 제어정보, 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 소정의 시간차를 두고 복수개소에 저장하기 위한 시간차 미러링을 가능하게 하는 제4 제어정보의 적어도 하나를 포함시킨다.

상기한 수단에 의하면, 관리정보에는 상기 복수의 기억영역 중 미리 설정된 기억영역에 대한 액세스를 제한하기 위한 제어정보를 포함하고, 외부로부터의 액세스에 대하여는 그 제어정보에 따라 특정 기억영역에 대한 액세스가 제한된다. 이 때, 상기 관리정보에 제1 제어정보가 포함되어 있다면 그것에 기초하여 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 데이터 기록을 금지할 수 있고, 이렇게 하는 것이 해당 기억영역에 존재하는 데이터를 보호한다. 상기 관리정보에 제2 제어정보가 포함되어 있으면, 그것에 기초하여 상기 복수의 기억영역 중 미리 지정된 기억영역으로부터의 데이터 독출을 금지할 수 있고, 이것이 해당 기억영역에 존재하는 데이터의 보호를 달성한다. 상기 관리정보에 제3 제어정보가 포함되어 있으면, 그것에 기초하여 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 복수개소에 거의 동시에 저장할 수 있고, 이렇게 하는 것이 정정 불가능한 데이터 에러를 발생한 경우에 다른 기억영역으로부터의 데이터를 이용함으로써 데이터 소실을 회피할 수 있다. 또, 상기 관리정보에 제4 제어정보가 포함되어 있다면, 그것에 기초하여 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 소정의 시간차를 두고 복수개소에 저장할 수 있기 때문에, 정정 불가능한데이터 에러를 생성한 경우에 다른 기억영역으로부터의 데이터를 이용함으로써 데이터 소실을 회피할 수 있다.

상기 관리정보에는 스페어(spare) 영역으로서 미리 확보되어 있는 기억영역을 사용가능케 할지 여부를 식별하기 위한 제5 제어정보를 포함시킬 수 있다. 상기 관리정보에 제5 제어정보가 포함되어 있으면, 그것에 기초하여 스페어 영역을 사용 가능하도록 되기 때문에, 특정 기억영역이 사용 불가능하게 된 경우에 스페어 영역으로 대체함으로써 기억용량의 감소를 회피할 수 있다.

상기 관리정보에 기억영역의 재기록 회수 또는 소거 회수를 표시하는 제6 제어정보가 포함되어 있으면, 그것에 기초하여 기억영역의 수명을 파악할 수 있기 때문에, 해당 기억영역에 저정되어 있는 데이터의 신뢰성 향상을 도모할 수 있다.

이 때, 상기 관리정보를 일괄하여 기억하기 위한 기억수단을 포함시킬 수 있다. 또, 상기 복수의 기억영역에는 각각 기억영역마다 상기 관리정보를 저장하기 위한 영역을 마련하고, 그곳에 관리정보를 기억시킬 수 있다.

상기 관리정보에 기초하여 상기 기억영역을 개별 제어하기 위한 제어수단을 포함시킬 수 있다. 이 때, 상기 제어수단은 상기 관리정보의 처리를 소프트웨어로 행하기 위한 마이크로프로세싱 유닛을 포함하여 구성할 수 있다.

또, 상기 제어수단은 상기 관리정보의 처리의 고속화를 도모하기 위하여 상기 관리정보의 처리를 전용 하드웨어로 행하기 위한 제어부를 포함하여 구성할 수 있다.

상기 기억장치와, 그것을 액세스 가능한 호스트 기기를 포함하여 데이터 처리장치를 구성할 수 있다.

상기 기억장치와, 그것을 액세스 가능한 호스트 기기를 포함하여 데이터 처리장치가 구성될 때, 상기 호스트 기기에는 상기 관리정보에 기초하여 상기 기억영역을 개별 제어하기 위한 정보처리부를 포함시킬 수 있다.

기억정보의 재기록이 가능한 반도체 기억소자를 포함하여 이루어지는 기억부를 제어하는 경우, 상기 기억부가 논리적으로 복수의 기억영역으로 분할될 때, 상기 복수의 기억영역 중 미리 지정된 기억영여으로의 데이터 기록을 금지하기 위한 제1 제어정보, 상기 복수의 기억영역 중 미리 지정된 기억영역으로부터의 데이터 독출을 금지하기 위한 제2 제어정보, 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 복수개소에 거의 동시에 저장하기 위한 동시 미러링을 가능하도록 하는 제3 제어정보, 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 소정의 시간차를 두고 복수개소에 저장하기 위한 시간차 미러링을 가능하도록 하는 제4 제어정보의 적어도 하나를 포함하는 관리정보에 기초하여 상기 기억부를 상기 기억영역마다 개별 제어하는 스텝을 가진다.

상기 관리정보에는 스페어 영역으로서 미리 확보되어 있는 기억영역을 사용 가능하게 할지 여부를 식별하기 위한 제5 제어정보, 혹은 기억영역의 재기록 회수 또는 소거 회수를 나타내는 제6 제어정보를 포함시킬 수 있다.

상기 관리정보의 편집을 가능하도록 하는 관리정보 편집스텝을 포함하는 경우, 그 관리정보 편집스텝에는 입력된 명령(커맨드)에 따라 상기 관리정보의 편집모드로 천이(遷移)할지 여부를 판별하는 제1 스텝과, 상기 제1 스텝에서의 판별결과에 기초하여 천이된 편집모드에서 상기 관리정보의 편집을 행하기 위한 제2 스텝을 포함시킬 수 있다. 그리고, 상기 제2 스텝에는 호스트 기기로부터 부여된 명령이 호스트 기기로부터 랜덤 액세스 메모리(RAM)로의 기록 명령인지 아닌지를 판별하고, 그 판별 결과에 기초하여 상기 호스트 기기로부터 상기 랜덤 액세스 메모리로 상기 관리정보를 기록하는 제3 스텝과, 상기 호스트 기기로부터 부여된 명령이 상기 램덤 액세스 메모리로부터 기억부로의 기록 명령인지 아닌지를 판별하고, 그 판별 결과에 기초하여 상기 랜덤 액세스 메모리로부터 기억부로 상기 관리정보를 기록하는 제4 스텝과, 상기 호스트 기기로부터 부여된 명령이 상기 기억부로부터 랜덤 액세스 메모리로의 독출 명령인지 아닌지를 판별하고, 그 판별 결과에 기초하여 상기 기억부로부터 랜덤 액세스 메모리로 상기 관리정보를 독출하는 제5 스텝과, 상기 호스트 기기로부터 부여된 명령이 상기 랜덤 액세스 메모리로부터 호스트 기기로의 독출 명령인지 아닌지를 판별하고, 그 판별 결과에 기초하여 상기 랜덤 액세스 메모리로부터 상기 호스트 기기로 관리정보를 독출하는 제6 스텝을 포함할 수 있다.

상기 관리정보의 편집은, 소정의 명령을 부여함으로써 실현되는 관리정보편집 스텝에서만 편집이 가능하도록 함으로써, 관리정보가 사용자에 의해 의도하지 않았는데도 불구하고 재기록되는 것을 회피할 수 있다. 또, 소정의 명령을 부여함으로써 관리정보 편집스텝으로 천이하고 관리정보 편집의 편집이 가능하도록 되기 때문에, 기억장지의 용도에 따라 영역마다의 개별제어의 내용을 용이하게 변경할 수 있다.

(발명의 실시형태)

도 1에는 본 발명에 관계된 기억장치의 구성예가 나타나 있다.

기억장치(10)는 특히 제한되지 않지만, 데이터 처리장치의 일례로 되는 휴대용 퍼스널 컴퓨터 시스템 등의 호스트 기기(20)의 외부기억장치로서 적용되고, 해당 호스트 기기(20)에 의해 액세스가 가능하게 된다.

상기 기억장치(10)는 특히 제한되지 않지만, 정보처리부(11)와 기억부(12)를 포함하여 카드모양으로 형성되어, 상기 호스트 시스템(20)에 착탈자재로 결합된다.

상기 기억부(12)는 특히 제한되지 않지만, 각각 공지의 반도체 집적회로 제조기술에 의해 단결정 실리콘 기판 등의 하나의 반도체 기판에 형성된 ID 정보 저장용 메모리(13)와 화일 저장을 위한 그밖의 메모리(14~17)을 포함한다. 상기 ID 정보 저장용 메모리(13)와 기타 메모리(14~17)는 특히 제한되지 않지만 불휘발성 기억소자를 포함하여 이루어지는 플래쉬 메모리로 이루어지고, 그 기억정보의 전기적 재기록이 가능하게 된다. ID 정보 저장용 메모리(13) 및 그밖의 메모리(14~17)와 정보처리부(11)와는, 어드레스 신호나 데이터의 교환을 가능하도록 하기 위한 어드레스 및 데이터 버스(AD_BUS)나, 칩 선택을 위한 칩 셀럭터 신호나 리드ㆍ라이트(readㆍwrite) 제어에 관한 각종 제어신호를 전달하기 위한 콘트롤 버스(C_BUS)에 의해 결합된다.

기억부(12)는 특히 제한되지 않지만, 논리적으로 3개의 그룹(기억영역)(0, 1, 2)으로 분할된다. 그룹(0)은 메모리(14)와 메모리(15)의 일부로 형성된다. 그룹(1)은 메모리(15)의 일부에 의해 형성된다. 그룹(2)은 메모리(16)와 메모리(17)에 의해 형성된다.

정보처리부(11)는 호스트 기기(20)에 결합되어, 이 호스트 기기(20)와의 사이에서 기억장치(10)의 액세스에 관한 각종 정보의 교환이 가능하게 된다. 또, 그 정보처리부(11)는 상기 어드레스 및 데이터 버스(AD_BUS)나 콘트롤 버스(C_BUS)를 통하여 기억부(12)의 동작제어를 행할 수 있다. 이 동작제어에서, ID 정보저장용 메모리(13)에 저장되어 있는 ID 정보가 참조되어, 이 ID 정보에 기초하여 그룹마다 개별제어가 가능하게 된다. 여기에서, 상기 ID 정보가 본 발명에서 관리정보의 일례로 된다.

도 2에는 상기 정보처리부(11)의 구성예가 나타나 있다.

도 2에 나타낸 바와 같이 이 정보처리부(11)는 특히 제한되지 않지만, 외부 디바이스 접속부(111), MPU(마이크로 프로세싱 유닛)(112), 버퍼 콘트롤부(113), RAM(랜덤 액세스 메모리)(114), 및 인터페이스부(115)를 포함하여 이루어진다. 외부 디바이스 접속부(111)는 호스트 기기(20)와의 사이에서 정보의 교환을 가능하게 하기 위한 인터페이스로서 기능한다. 인터페이스부(115)는 상기 기억부(12)와의 사이에서 정보의 교환을 가능하게 하기 위한 인터페이스로서 기능한다. 또, 인터페이스부(115)에는 여기에서 취급되는 데이터의 에러 검출을 행하기 위한 에러 검출회로나, 이 에러 검출회로의 검출결과에 기초하여 에러를 정정하기 위한 에러 정정회로가 포함되어, 데이터의 신뢰성의 향상이 도모되고 있다.

MPU(112)는 정보처리부의 논리적 중핵을 이루고, 미리 정해진 프로그램에 따라서, 상기 기억부(12)의 동작제어를 포함하는 정보처리를 위한 소정의 연산처리를 행한다. 이 MPU(112)는 MPU 버스(116)를 통하여 외부 디바이스 회로(111), 버퍼 콘트롤부(113), 및 인터페이스부(115)에 결합되고, 이 MPU 버스(116)을 통하여 각부의 동작을 제어한다.

RAM(114)은 버퍼 콘트롤부(113)을 통하여 상기 MPU(112)에 의해 랜덤 액세스 가능한 메모리(랜덤 액세스 메모리)로 된다. 이 RAM(114)은 호스트 기기(20)와 기억부(12)와의 사이에서 교환되는 데이터를 일시적으로 저장하기 위해 이용된다. 또, RAM(114)은 상기 MPU(112)에서의 연산처리에서 작업공간(work area) 등으로서도 이용된다.

도 3에는 상기 ID 정보저장용 메모리(13)의 내부구성과 상기 메모리(14)의 내부구성이 나타나 있다.

상기 메모리(14~17)는 서로 동일 구성으로 되기 때문에, 메모리(14)에 대하여만 상세히 설명한다.

도 3(B)에 나타낸 바와 같이, 메모리(14)는, 특히 제한되는 것은 아니지만 행방향으로 데이터부와 그것에 대응하는 관리부로 나뉘어진다. 데이터부는 데이터의 저장이 가능하도록 된다. 관리부는 상기 데이터부의 용장구제(冗長救濟;쓸데 없이 길지 않도록 함)를 위하여 상기 데이터부를 1 블록 단위 혹은 1 섹터 단위로 관리하고 있다. 데이터부에 결함부가 있을 경우, 그 결합부를 포함하는 1 블록 혹은 1 섹터는, 관리부에서 관리되는 용장구제(冗長救濟)정보에 따라 정상 블록 혹은 정상 섹터로 치환되도록 함으로써 용장구제된다. ID 정보 저장용 메모리(13)가 플래쉬 메모리에 의해 구성되고 정보 구제정보의 변경이 가능하게 이루어지기 때문에, 데이터부의 용장구제(冗長救濟)는 후발적인 결함에 대해서도 구제 가능하게 된다.

또, 메모리(14)는 열방향으로 사용자영역(①), 대체영역(②), 및 관리영역(③)으로 나뉘어져 있다. 사용자영역(①)은 사용자에 의해 사용 가능하게 이루어지는 영역으로 된다. 대체영역(②)은 사용자영역(①)으로 사용 불가능하게 된 개소를 블록 단위 혹은 섹터 단위로 대체 가능한 영역으로 이루어진다. 관리영역(③)은 상기 대체영역에 의해 대체되어 있는지 여부의 식별정보, 및 대체되는 경우의 대체선 정보를 블록 단위 혹은 섹터 단위로 관리하기 위한 영역으로 된다. 메모리(14)가 액세스되는 경우에는 관리영역(③)으로 관리되고 있는 정보가 체크되고, 정규 영역이 대체되고 있는 경우에는 정규 영역에 대하여 그 대체 영역이 액세스된다.

도 3(A)에 나타나 있는 바와 같이 ID 정보 저장용 메모리(13)에는, 상기 메모리(14~17)의 ID 정보를 어드레스 순서로 저장함으로써 테이블이 형성된다. 특히 제한되지 않지만, 행방향으로 데이터부와 관리부로 나뉘어진다. 데이터부는 데이터의 저장이 가능하게 된다. 관리부는 상기 데이터부의 용장구제(冗長救濟)를 위해 상기 데이터부를 1 블록 단위 혹은 1 섹터 단위로 관리하고 있다. 데이터부에 결함부가 있는 경우, 그 결함부를 포함하는 1 블록 혹은 1 섹터는 관리부에서 관리되는 용장구제정보에 따라 정상 블록 혹은 정상 섹터로 대체됨으로써 용장구제된다. ID 정보저장용 메모리(13)가 플래쉬 메모리에 의해 구성되고, 정보구제정보의변경이 가능하게 되기 때문에, 데이터부의 용장구제는 후발적인 결함에 대해서서도 가능하게 된다.

또, 상기 ID 정보저장용 메모리(13)는, 열방향으로 사용자영역(①), 대체영역(②), 및 관리영역(③)으로 나뉘어져 있다. 사용자영역(①)은 사용자에 의해 사용이 가능하게 되는 영역으로 된다. 대체영역(②)은 사용자영역(①)으로 사용 불가능하게 된 개소를 블록 단위 혹은 섹터 단위로 대체 가능한 영역으로 된다. 관리영역(③)은 상기 대체영역에 의해 대체되어 있는지 여부의 식별정보, 및 대체되어 있는 경우의 대체선 정보를 블록 단위 혹은 섹터 단위로 관리하기 위한 영역으로 된다. 메모리(14)가 액세스되는 경우에는, 관리영역(③)으로 관리되고 있는 정보가 체크되고, 정규 영역이 대체되고 있는 경우에는 정규 영역에 대하여 그 대체 영역이 액세스된다. 본 실시예에서는, 상기와 같이 데이터부와 그것에 대응하는 관리부가 마련되고, 데이터부의 용장구제를 위하여 상기 데이터부를 1 블록 단위 혹은 1 섹터 단위로 관리하고 있지만, 그것과는 별도로, 외부로부터의 액세스에 대하여, 미리 설정된 기억영역마다의 개별 제어를 가능하도록 하는 ID 정보가 데이터부에 테이블화 되어 있다.

여기에서 상기 ID 정보는, 사용자영역(①) 뿐만 아니라, 대체영역(②)이나 관리영역(③)까지 미치고 있다. 즉, 도 3(B)에서, 메모리(14)에서의 대체영역(②)은 어드레스「0x2000」으로부터 「0x3000」의 수순까지로 되고, 관리영역(③)은 어드레스 「0x3000」이하로 되지만, 이 영역에 대응하는 ID 정보도 도 3(A)에 나타내어지는 ID 정보에 포함되어 있다. 이것은 메모리(14)에서 사용자영역(①)이나 대체영역(②) 및 관리영역(③)의 크기가 변경된 경우에도, 미리 ID 정보를 할당함으로써 ID 정보의 모든 테이블을 구성하지 않아도 되도록 하기 위함이다. 다만, 메모리(14)에서의 대체영역② 및 관리영역(③)은 메모리관리를 하는 영역이고, 그 영역에 ID 정보를 가지게 하는 것은 부적절하기 때문에, 대체영역(②) 및 관리영역(③)에 저장되는 ID 정보는, 메모리(14)에 있어서 대응하는 대체영역(②) 및 관리영역(③)이 사용자영역으로 사용되지 않게 한정하고, 그 ID 정보의 논리값은 모두 "0"으로 고정되어 있다.

또, 도 3(A),(B)에서는, 메모리(14)와의 관계에서 그것에 대응하는 ID 정보가 나타나 있지만, 다른 메모리(15~16)에서도 메모리(14)의 경우와 마찬가지로, 그것에 대응하는 ID 정보가 설정된다.

기억부(12)는 호스트 기기(20)에 의해 액세스된다. ID 정보 저장용 메모리(13)나 그밖의 화일 저장용 메모리(14~15)에서는 데이터부와 그것에 대응하는 관리부를 가지고 있고, 데이터부가 섹터 단위로 구제되어 있는 경우에는, 관리부의 정보에 따라 데이터부의 불량영역이 섹터 단위로 대체된다. 또, 본 실시예에서는, 메모리(14~17)가 액세스되는 경우에서는, ID 정보 저장용 메모리(13)에서의 데이터부에 테이블화되어 있는 ID 정보에 따라 미리 설정되어 있는 기억영역마다의 개별 제어가 행해진다.

도 4에는, ID 정보 저장용 메모리(13)내 테이블의 일례가 나타나 있다.

도 4에 나타나 있는 바와 같이, 이 ID 정보 저장용 메모리(13)에 형성된 테이블에는 칩 동작신호(chip enable signal)(F_CE_N), 어드레스(FD), 및 ID 정보가포함된다.

칩 동작신호(F_CE_N)는 1, 2, 3, 4의 4종류로 이루어지고, 그것은 메모리 (14,15,16,17)에 대응한다. 특히 제한되지 않지만, F_CE_N=1에 의해 메모리(14)가 지정되고, F_CE_N=2에 의해 메모리(15)가 지정되며, F_CE_N=3에 의해 메모리(16)가 지정되고, F_CE_N=4에 의해 메모리(17)가 지정된다. 또, 어드레스(FD)는 각 메모리(14,15,16,17) 마다의 어드레스이고, 각각 0x0000 ~ 0x1FFF까지로 이루어진다. 이 어드레스(FD)에 대응하여 바이트 구성의 ID 정보가 할당되어 있다. 이것에 의하면, 그룹(0)은 F_CE_N=1에 의해 특정되는 메모리(14)와, F_CE_N=2에 의해 특정되는 메모리(15)의 어드레스「0x1000」 부터 「0x0FFF」까지로 이루어지고, 그룹(1)은 F_CE_N=2에 의해 특정되는 메모리(15)의 어드레스 「0x1000」 부터 「0x1FFF」까지로 되며, 그룹(2)는 F_CE_N=3에 의해 특정되는 메모리(16)의 어드레스 「0x0000」 부터, F_CE_N=4에 의해 특정되는 메모리(17)의 어드레스 「0x1FFF」까지로 이루어진다.

뒤에 상세히 설명하겠지만, 상기 ID 정보에 따라 통상의 리드/라이트(read/write)나 리드 온리, 미러링 등의 제어내용이 특정되고, 외부로부터의 액세스에 대하여 상기 기억영역마다의 개별 제어가 가능하게 된다. 도 4에 나타낸 예에서는, 그룹(0)에 대하여 통상의 리드/라이트가 가능하게 이루지고, 그룹(1)에 대하여는 리드 온리가 지정됨으로써 기록이 금지되고, 그룹(2)에 대하여는 상기 그룹(0,1)에 대하여 미러링(시간차)이 지정됨으로써 그룹(2)에는 그룹(0,1)의 기억내용과 동일한 데이터가 소정의 시간차를 가지고 기록되게 된다.

도 5에는 ID 정보의 구성예가 나타나 있다.

여기서, ID 정보는 바이트 형식으로 이루어진다. ID 정보의 우단으로부터 좌단으로 향한 순서로 바이트 B0, B1, B2, B3와 같이 나타내면, 바이트(B0~B4)는 해당 ID 정보에 의해 특정되는 영역의 재기록 회수/소거 회수를 나타내고, 바이트(B5~B9)는 어드레스 정보를 나타내며, 바이트(B10, B11)는 예비영역정보를 나타내고, 바이트(B12,B13)는 제어정보를 나타낸다.

상기 예비영역정보는, 해당 ID 정보에 의해 특정되는 영역에 대하여 소정의 시간차를 가지는 미러링(「시간차 미러링」이라 한다)을 행하는지 여부의 식별정보, 해당 ID 정보에 의해 특정되는 영역에 대하여 동시에 미러링(「동시 미러링」이라 한다)을 행하는지 여부의 식별정보, 스페어 영역이 존재하는지 여부의 식별정보, 스페어 영역이 존재하는 경우에 정정불가능한 에러가 발생한 경우에 스페어 영역을 할당하는 처리(「스페어 처리」라 한다)를 우선하여 행할지 여부의 식별정보, 및 스페어 처리가 완료되어 있는지 여부의 식별정보가 포함된다. 미러링(mirroring)이란, 특정 영역에 기록된 데이터와 동일한 데이터를 별도의 영역에 쓰는 것을 의미한다. 이 때, 데이터를 기록하는 타이밍의 차이에 따라, 동시 미러링과 시간차 미러링으로 구별된다. 또, 스페어는 특정 기억영역의 대체영역이다. 바이트(B10, B11)를 비트 형식으로 나타낸 경우에, 소정 비트의 논리치에 의해 예비영역정보의 내용이 특정된다. 특별히 제한되지 않지만, 「0000_0000」의 경우에는, 시간차 미러링이나 동시 미러링은 행해지지 않고 스페어 영역도 존재하지 않는다. 「0000_0001」의 경우에는 시간차 미러링이 지정되고, 「0000_0010」의 경우에는 동시 미러링이 지정되며, 「0000_0100」의 경우에는 스페어 영역이 존재하는 것이 지정되고, 「0000_0111」의 경우에는 시간차 미러링이나 동시 미러링을 행하는 것이 지정되며, 스페어 영역이 존재하는 것이 표시된다. 「0000_1111」의 경우에는, 시간차 미러링이나 동시 미러링이 행해지는 것이 지정되고, 스페어 영역이 존재하며, 그 경우에 정정 불가능한 에러가 발생한 경우에 스페어 처리를 우선하여 행하는 것이 지정된다. 또, 「1111_xxxxx」의 경우(x는 논리불특정을 나타낸다)의 경우에는 스페어 처리가 완료되어 있는 것이 표시된다.

또, 상기 제어정보는 바이트(B12,B13)를 비트 형식으로 나타낸 경우, 소정 비트의 논리값에 의해 예비영역정보의 내용이 특정된다. 특별히 제한되지 않지만, 「0000_0001」은 통상의 리드/라이트 영역인 것이 표시되고, 「0000_0010」은 리드 온리(라이트 프로텍트) 영역인 것이 표시되며, 「0000_0011」은 라이트 온리 영역인 것이 표시되고, 「0000_0100」은 시간차 미러링 영역인 것이 표시되며, 「0000_1000」은 동시 미러링 영역인 것이 표시되고, 「1111_xxxx」은 스페어 영역인 것이 표시된다. 여기에서, 「xxxx」은 논리불특정을 의미한다.

리드 온리 영역으로의 데이터 기록은 금지된다. 또, 라이트 온리 영역으로부터의 데이터 독출은 금지된다.

이어서, 도 6 내지 도 13을 참조하면서 기억장치(10)의 동작을 설명한다.

도 6에는 ID 정보의 초기처리의 흐름이 나타나 있다.

기억장치(10)는, 먼저, 전원투입에 의해 파워온 리셋 또는 통상의 리셋에 의해 초기화된다(S11).

이어서, ID 정보저장용 메모리(13)로부터 ID 정보의 테이블이 정보처리부(11)에서의 RAM(114)에 전개된다(S12). 그리고, 정보처리부(11)에서는, RAM(114)에 전개된 테이블을 참조하여, 기억부(12)가 미리 지정된 재기록 회수 또는 소거 회수에 달하고 있는지 여부의 판별이 행해진다(S13). 이 판별에서, 미리 지정된 재기록 회수 또는 소거 회수에 달하지 않는다(No)고 판별되는 경우에는, 본 초기처리가 종료된다. 그러나, 상기 스텝(S13)의 판별에서, 미리 지정된 재기록 회수 또는 소거 회수에 도달해 있다(Yes)고 판단된 경우에는, 스페어 영역에 대체함으로써 기억정보의 신뢰성 향상을 도모하기 위하여, 먼저 ID 정보의 예비영역정보가 참조되어 스페어가 존재하는지 여부의 판별이 행해진다(S14). 이 판별에서 스페어가 존재한다(Yes)고 판별된 경우에는, 그 스페어를 찾아내기 위하여 ID 정보에서의 제어정보가 스페어 영역을 나타내고, 더욱이, 어드레스 정보가 일치하는 ID 정보의 검색이 개시된다(S15). 여기에서 어드레스 정보가 일치한다는 것은, 스페어 시작 칩 동작신호(F_CE_N) 및 어드레스가, 스페어 선두의 ID 정보에서의 어드레스 정보와 일치하는지 여부인 것이다. 이 검색에서, 제어정보가 스페어 영역을 나타내고, ID 정보에서의 어드레스 정보가 일치하는지 여부의 판별이 행해진다(S16). 이 판별에서, 제어정보가 스페어 영역을 나타내고, ID 정보에서 어드레스 정보가 일치한다(Yes)고 판별된 경우에는, 그것은 스페어의 ID 정보이므로, 정보처리부(11)에서는 스페어처리가 행해진다(S17). 이 스페어처리에서는 스페어 시작 데이터를 RAM(114) 등에 일단 대피시키고 나서 그 데이터가 스페어 선두에 기록된다. 또, 이 스페어 처리에는, 대체영역으로 재기록 가능한 라이트에러(write error) 처리가 포함된다. 결국, 스페어 처리에 있어서, 스페어 영역에 데이터를 정상적으로 기록할 수 없는 경우, 해당 영역으로의 재기록이 행해진다. 그리고 스페어 처리가 완료했는지 여부의 판별이 행해진다(S18). 이 판별에서 스페어 처리가 완료하였다(Yes)고 판별된 경우에는, 스페어 정보가 보존되고(S19), 호스트 기기(20)에 통지된다. 또, 상기 스텝(S14)의 판별에서, 스페어가 존재하지 않는다(No)고 판단된 경우나, 상기 스텝(S16)의 판별에서, 스페어가 검색되지 않은 경우, 또는 상기 스텝(S18)의 판별에서, 어떠한 사정에 의해 스텝처리가 완료하지 않았다(No)고 판단된 경우에는 에러 정보가 유지되어(S20), 그 에러 정보가 호스트 기기(20)에 통지됨으로써 본 초기화 처리가 종료된다(S21).

도 7에는 ID 정보의 통상의처리의 흐름이 나타내어 진다.

ID 정보의 통상의처리에서는, 호스트 기기(20)로부터의 명령이 부여되면(S31), 먼저, 그 명령이 리드계인지 여부의 판별이 행해진다(S32). 이 판별에서, 명령이 리드계이다(Yes)라고 판별된 경우에는, 뒤에 상세히 설명할 리드계 명령 처리가 행해진다(S35). 상기 스텝(S32)의 판별에서 리드계의 명령은 아니다(No)고 판단된 경우에는, 부여된 명령이 라이트계인지 여부의 판별이 행해진다(S33). 이 판별에서 명령이 라이트계이다(Yes)고 판별된 경우에는 뒤에 상세히 설명할 라이트계 명령처리가 행해진다(S36). 상기 스텝(S33)의 판별에서 라이트계의 명령은 아니다(No)고 판별된 경우에는 리드계 및 라이트계 이외에서 서포트되고 있는 명령인지 여부의 판별이 행해진다(S34). 이 판별에서 서포트되고 있는 명령이다(Yes)라고 판별된 경우에는 상기 리드계 명령처리 및 라이트계 명령처리와는상이한 기타의 명령처리가 행해진다(S37). 상기 그외의 명령처리에 대하여도 뒤에 상세히 설명하겠다. 상기 스텝(S34)의 판별에서, 서포트되고 있는 명령은 아니다(No)고 판단된 경우에는, 상기 스텝(S31)에서 취입된 명령은 정보처리부(11)에서 아직 서포트 하지 말라는 명령이므로, 그 취지가 호스트 기기(20)에 통지된다(S41).

상기 스텝(S35)의 리드 명령처리, 상기 스텝(S36)의 라이트계 명령처리(S36), 또는 상기 스텝(S37)의 그외 명령처리의 결과, ID 정보를 갱신할 필요가 있게 되는 경우가 있다. 예를 들면, 기억부(12)의 재기록/소거 회수가 변경된 경우나, 스페어 정보가 변경된 경우 등이다. 그러므로, 상기 스텝(S35)의 리드 명령처리, 상기 스텝(S36)의 라이트계 명령처리(S36), 또는 상기 스텝(S37)의 그외의 명령처리가 종료한 후에 ID 정보의 갱신이 필요한지 여부의 판별이 행해진다(S38). 예를 들면, 라이트계 명령처리에 의해 기억부(12)의 재기록이 행해진 경우에는, ID 정보의 갱신이 필요하게 된다. 상기 스텝(S38)의 판별에서 ID 정보의 갱신이 필요하다(Yes)고 판별된 경우에는 ID 정보의 갱신이 행해지고(S39), 그 후에 호스트 기기(20)에 통지되어 본 처리가 종료된다(S41). 상기 호스트 기기(20)로의 통지에는, 에러 정보의 통지, 기억부(12)의 상태(status)의 통지, 기억부(12)의 재기록/소거 회수의 통지, 및 스페어 정보의 통지 등이 열거된다.

도 8 및 도 9에는, 도 7에서 리드계 명령처리(S35)의 상세한 흐름이 나타내어진다. 또, 도 8 및 도 9에서, ①~⑤는 처리가 연속하고 있다는 것을 나타내고 있다.

정보처리부(11)에서 리드계 명령처리가 개시되면(S51), 먼저 RAM(114) 내에 전개되어 있는 ID 정보가 참조되고(S52), 리드 대상으로 되는 기억영역에 대응하는 ID 정보의 제어정보(B12, B13)에 통상의 리드 영역의 설정이 되어있는지 여부의 판별이 행해진다(S53). 도 5에 나타내어지는 바와 같이 ID 정보의 제어정보인 바이트(B12,B13)가 「0000_0001」로 되어 있으면, 그것은 통상의 리드영역의 설정이 되어있는 것을 의미한다. 상기 스텝(S53)의 판별에서, 통상의 리드영역의 설정이 되어 있다(Yes)고 판단된 경우에는 정보처리부(11)에서 리드처리가 개시된다(S56). 그러나, 상기 스텝(S53)의 판별에서, 통상의 리드영역의 설정이 되어 있지 않다(No)고 판단된 경우에는, 리드 대상으로 되는 기억영역에 대응하는 ID 정보의 제어정보(B12,B13)에 리드 온리 영역의 설정이 되어져 있는지 여부의 판별이 행해진다(S53). 도 5에 나타낸 바와 같이 ID 정보의 제어정보인 바이트(B12,B13)가 「0000_0010」로 되어 있으면, 그것은 리드 온리 영역의 설정이 되어 있는 것을 의미한다. 결국, 라이트 프로텍트(write protect)에 의해 해당 영역으로의 기록이 금지된다.

상기 스텝(S54)의 판별에서 리드 온리 영역의 설정이 되어 있다(Yes)고 판단된 경우에는, 정보처리부(11)에서 리드 처리가 개시된다(S56). 그러나, 상기 스텝(S54)의 판별에서, 리드 온리 영역의 설정이 되어있지 않다(No)고 판단된 경우에는, 리드 대상으로 되는 기억영역에 대응하는 ID 정보의 제어정보(B12, B13)에 라이트 온리 영역의 설정이 되어 있는지 여부의 판별이 행해진다(S55). 도 5에 나타낸 바와 같이 ID 정보의 제어정보인 바이트(B12, B13)가 「0000_0011」로 되어있으면, 그것은 라이트 온리 영역의 설정이 되어 있다는 것을 의미한다. 상기 스텝(S55)의 판별에서 라이트 온리 영역이 설정되어 있지 않다(No)고 판단된 경우에는, 정보처리부(11)에서 리드 처리가 개시된다(S56). 그러나, 상기 스텝(S55)의 판별에서 라이트 온리 영역이 설정되어 있다(Yes)고 판단된 경우에는, 리드계 코맨드처리는 부적절하기 때문에 에러(error)로 되고, 본 흐름도에 의한 처리가 종료된다(S75,S76).

상기 스텝(S57)의 리드 처리에는, 기억부(12)로부터의 정보 독출에 관한 일련의 처리 외에, 정정 가능한 에러발생시의 생성처리나, 기억영역의 대체가 가능하여 그것이 필요하도록 된 경우의 대체처리가 포함된다.

상기 리드처리에서 얻어진 정보에 에러를 생성한 경우, 그 에러가 정정불가능한 에러인지 여부의 판별이 행해진다(S57). 그 판별에서, 정정 불가능한 에러가 아니다(No)고 판단된 경우에는, 대체불가능한지 여부의 판별이 행해진다(S60). 이 판별에서, 대체불가능하지는 않다(No)고 판단된 경우에는 본 흐름도에 의한 처리가 종료된다. 또, 상기 스텝(S60)의 판별에서, 대체불가능이다(Yes)고 판단된 경우에는, ID 정보에서 예비영역정보에 스페어가 설정되어 있는지 여부의 판별이 행해진다(S70). 도 5에 나타낸 바와 같이 ID 정보의 예비영역정보인 바이트(B10,B11)가 「0000_0100」, 「0000_0111」, 「0000_1111」, 「0000_0110」,「0000_1110」중의 어느 것이면, 그것은 「스페어 있다」를 의미한다. 상기 스텝(S70)의 판별에서, 스페어가 있다(Yes)고 판단된 경우에는 ID 정보의 검색이 개시되고(S71), 개개의 ID 정보에서, 제어정보에 스페어 영역의 설정이 되어져 있고, 더욱이, 스페어 시작칩 동작신호 및 어드레스가 스페어 선두의 ID 정보에 있어서 어드레스 정보에 일치하는지 여부의 판단이 행해진다(S72). 이 판별에서, 제어정보에 스페어 영역의 설정이 되어 있고, 더욱이, ID 정보에서 어드레스 정보가 일치한다(Yes)고 판단된 경우에는, 그것은 대체를 위한 스페어를 의미하므로, 기억영역의 대체를 가능하도록 하기 위한 스페어 처리가 행해진다(S73). 이 스페어 처리에는, 스페어 영역으로의 재기록을 가능하도록 하는 라이트 에러처리가 포함되고, 스페어 영역으로 데이터를 정상적으로 기록시키지 않은 경우, 재기록이 행해진다. 그리고 스페어 처리가 완료했는지 여부의 판별이 행해진다(S74). 이 판별에서 스페어 처리가 완료했다(Yes)고 판단된 경우에는, 그 스페어 정보가 유지된 후에 본 흐름도에 의한 처리가 종료된다(S68,S76). 또, 상기 스텝(S74)의 판별에서, 스페어 처리가 완료하지 않았다고 판단된 경우에는, 그것은 스페어 처리에서의 에러로 되어, 본 흐름도에 의한 처리가 종료된다(S75, S76).

또, 상기 스텝(S57)의 판별에서, 리드 처리에서 에러가 정정 불가능한 에러이다(Yes)고 판단된 경우에는, 그 독출에 관한 영역의 ID 정보에서 예비영역정보에 동시 미러링이 설정되어 있는지 여부가의 판별이 행해진다(S58). 도 5에 나타내어있는 바와 같이 ID 정보의 예비영역정보(B10,B11)가, 「0000_0010」,「0000_0111」, 「0000_1111」,「0000_0110」,「0000_1110」의 어느 것이라면, 동시 미러링이 설정되어 있다. 상기 스텝(S58)의 판별에서, 동시 미러링이 설정되어 있다(Yes)고 판단된 경우에는, ID 정보의 검색이 개시되고(S61), 개개의 ID정보에서, 제어정보에 동시 미러링 영역의 설정이 되어 있고, 더욱이, 미러링 시작의 칩 동작 신호 및어드레스와 미러링 선두의 ID 정보에서의 어드레스 정보가 일치하는지 여부의 판별이 행해진다(S62). 이 판별에서, 제어정보에 동시 미러링 영역의 설정이 되어 있고, 또한, ID 정보에서 어드레스 정보가 일치한다(Yes)고 판단된 경우에는, 그것은 상기 에러를 생기게 한 영역에 대응하는 동시 미러링 영역인 것을 의미하므로, 해당 영역부터 정보를 독출하기 위한 리드 처리가 행해진다(S65). 이 리드 처리에서 얻어진 정보에 에러를 생성한 경우, 그 에러가 정정 불가능한 에러인지 여부의 판별이 행해진다(S66). 이 판별에서, 정정불가능한 에러는 아니다(No)고 판별된 경우에는, 대체불가능한지 여부의 판별이 행해진다(S67). 이 판별에서, 대체불가능은 아니다(No)고 판단된 경우에는, 대체(스페어)를 위한 정보 유지가 행해져서 본 흐름도에 의한 처리가 종료된다(S76).

또, 상기 스텝(S66)의 판별에서, 정정 불가능한 에러이다(Yes)라고 판별된 경우에는, ID 정보의 예비영역정보가 참조되어 스페어 우선인지 아닌지 판별이 행해진다(S69). 이 판별에서, 스페어 우선이라고 판별된 경우에는 ID 정보의 예비영역정보가 스페어에 설정되어 있는지 여부의 판별이 행해진다(S70). 이 판별에서 ID 정보의 예비영역정보가 스페어에 설정되어있다(Yes)고 판단된 경우에는, ID 정보의 검색이 개시되고(S71), 개개의 ID 정보에서 제어정보에 스페어영역의 설정이 되어 있고, 더욱이, 스페어 시작의 칩 셀렉트 신호 및 어드레스가 스페어 선두의 ID 정보에서 어드레스 정보에 일치하는지 여부의 판별이 행해진다(S72). 이 판별에서, 제어정보에 스페어 영역이 설정되어 있고, 또, ID 정보에서 어드레스 정보가 일치한다(Yes)고 판단된 경우에는, 스페어 처리가 행해진다(S73). 이 스페어 처리에는 대체영역으로 재기록 가능한 라이트(write) 에러처리가 포함된다. 그리고, 스페어 처리가 완료되었는가 여부의 판별이 행해진다(S74). 이 판별에서 스페어 처리가 완료되어 있지 않다고 판단된 경우에는 에러로 되어, 본 흐름도에 의한 처리가 종료된다(S75, S76). 또한, 상기 스텝(S58)의 판별에서, ID 정보에서의 예비영역정보에 동시 미러링이 설정되어 있지 않다(No)고 판단된 경우에는 ID 정보에서 예비영역정보에 시간차 미러링이 설정되어 있는가 여부의 처리가 행해진다. 이 판별에서, ID 정보에서의 예비영역정보에 시간차 미러링이 설정되어 있지 않다(No)고 판단된 경우에는, 상기 스텝(S69)의 판별로 이행된다. 또, 상기 스텝(S59)의 판별에서 ID 정보에서의 예비영역정보에 시간차 미러링이 설정되어 있다(Yes)고 판단된 경우에는, ID 정보의 검색이 개시되어(S63), 개개의 ID 정보에서 제어정보에 동시 미러링 영역의 설정이 되어 있고, 더욱이, ID 정보에서 어드레스 정보가 일치하는지 여부의 판별이 행해진다(S64). 이 판별에서, 제어정보에 동시 미러링 영역의 설정이 되어 있고, 더욱이, ID 정보에서의 어드레스 정보가 일치한다(Yes)고 판단된 경우에는, 그것은 상기 에러를 생성한 영역에 대응하는 동시 미러링 영역이라는 것을 의미하기 때문에, 해당 영역으로부터 정보를 독출하기 위한 상기 리드(read)처리로 이행된다(S65).

도 10 및 도 11에는, 도 7에서의 라이트(write)계 명령처리(S36)의 상세한 흐름이 나타나 있다. 또, 도 10 및 도 11에서, ⑥~⑧은 처리가 연속하고 있다는 것을 나타내고 있다.

정보처리부(11)에서 라이트계 명령처리가 개시되면(S81), 먼저 RAM(114) 내에 전개되어 있는 ID 정보가 참조되고(S82), 라이트 대상으로 되는 기억영역에 대응하는 ID 정보의 제어정보(B12,B13)에 통상의 라이트 영역의 설정이 되어 있는지 여부의 판별이 행해진다(S53). 도 5에 개시되어 있는 바와 같이 ID 정보의 제어정보인 바이트(B12,B13)가 「0000_0001」로 되어 있으면, 그것은 통상의 라이트 영역의 설정이 되어 있다는 것을 의미한다. 상기 스텝(S83)의 판별에서, 통상의 라이트 영역이 설정되어 있다(Yes)고 판단된 경우에는, ID 정보에서의 제어정보가 동시 미러링 영역의 설정이 되어 있는지 여부의 판별이 행해진다(S86). 그러나, 상기 스텝(S83)의 판별에서, 통상의 라이트 영역의 설정이 되어 있지 않다(No)고 판단된 경우에는, 리드 대상으로 이루어지는 기억 영역에 대응하는 ID 정보의 제어정보(B12,B13)에 라이트 온리 영역의 설정이 되어 있는지 여부의 판별이 행해진다(S84). 도 5에 나타난 바와 같이 ID 정보의 제어정보인 바이트(B12,B13)가「0000_0011」로 되어 있으면, 그것은 라이트 온리(write only) 영역의 설정이 되어 있는 것을 의미한다. 상기 스텝(S84)의 판별에서 라이트 온리 영역의 설정이 되어 있다(Yes)고 판단된 경우에는, ID 정보에서의 제어 정보가 동시 미러링 영역의 설정이 되어 있는지 여부의 판별이 행해진다(S86). 그러나, 상기 스텝(S84)의 판별에서, 라이트 온리 영역의 설정이 되어 있지 않다(No)고 판단된 경우에는, 리드 대상으로 되는 기억영역에 대응하는 ID 정보의 제어정보(B12,B13)에 리드 온리 영역의 설정이 되어 있는지 여부의 판별이 행해진다(S85). 도 5에 나타나 있는 바와 같이 ID 정보의 제어정보인 바이트(B12, B13)가 「0000_0010」으로 되어 있으면, 그것은 리드 온리 영역의 설정이 되어 있는 것을 의미한다. 상기 스텝(S85)의 판별에서 리드 온리 영역이 설정되어 있지 않다(No)고 판단된 경우에는, ID 정보에서의 제어정보가 동시 미러링 영역의 설정이 되어 있는지 여부의 판별이 행해진다(S86). 그러나, 상기 스텝(S86)의 판별에서 리드 온리 영역이 설정되어 있다(Yes)고 판단된 경우에는, 라이트계 명령처리는 부적절하므로, 에러에 의해 본 흐름드에 의한 처리가 종료된다(S113,S106).

상기 스텝(S86)의 판별에서, 동시 미러링 영역의 설정이 되어 있지 않다(No)고 판단된 경우에는, 기억부(12)로 정보를 기록하기 위한 라이트 처리가 행해진다(S87). 이 라이트 처리에는, 대체영역으로의 재기록 가능한 라이트에러 처리가 포함된다. 그리고, 상기 스텝(S87)의 라이트 처리에서 에러가 발생한 경우에, 그 에러가 재기록 불가능한 라이트 에러인지 여부의 판별이 행해진다(S88). 이 판별에서, 재기록 불가능한 라이트 에러는 아니다(No)고 판단된 경우에는, ID 정보에서의 제어정보에 시간차 미러링 영역이 설정이 되어 있는지 여부의 판별이 행해진다(S90). 또, 상기 스텝(S88)의 판별에서, 재기록 불가능한 라이트 에러이다(Yes)고 판단된 경우에는, 그 에러 정보(1)가 RAM(114) 등에 유지되므로(S89), 상기 스텝(S99)의 판별로 이행된다.

여기에서, 상기 스텝(S86)의 판별에서, ID 정보에서의 제어정보가 동시 미러링 영역의 설정이 되어 있다고(Yes)고 판단된 경우에는, ID 정보의 검색이 개시되어(S97), 개개의 ID 정보에서, 제어정보에 동시 미러링 영역의 설정이 되어 있고, 또, ID 정보에서의 어드레스 정보가 일치하는지 여부의 판별이 행해진다(S98). 이 판별에서, 제어정보에 동시 미러링 영역의 설정이 되어 있지 않고, 더욱이 ID 정보에서의 어드레스 정보가 일치하지 않다(No)고 판단된 경우에는, 그 에러 정보가 RAM(114) 등에 유지되기 때문에(S99), 상기 스텝(S87)의 라이트 처리로 이행된다. 또, 상기 스텝(S98)의 판별에서, 제어정보에 동시 미러링 영역의 설정이 되어 있고, 더욱이 ID 정보에서의 어드레스 정보가 일치한다(Yes)고 판단된 경우에는, 상기 스텝(S97)의 검색처리에서 검색된 어드레스 정보의 영역에 대하여, 미러링을 위한 라이트 처리가 행해진다(S100). 여기에서 이 라이트 처리에는, 대체영역으로 재기록 가능한 라이트 에러 처리가 포함된다. 그리고, 상기 스텝(S100)의 라이트 처리에서 에러가 생성된 경우에는, 그것이 재기록 불가능한 라이트 에러인지 여부의 판별이 행해진다(S101). 이 판별에서, 재기록 불가능한 라이트 에러는 아니다(No)고 판단된 경우에는, 상기 스텝(S90)의 판별로 이행된다. 또, 상기 스텝(S101)의 판별에서, 재기록 불가능한 라이트 에러이다(Yes)고 판단된 경우에는, 그 에러정보(2)가 RAM(114) 등에 유지된 후에 상기 스텝(S90)의 판별로 이행된다.

상기 스텝(S90)의 판별에서, ID 정보에서 제어정보에 시간차 미러링 영역의 설정이 되어 있다(Yes)고 판단된 경우에는, ID 정보의 검색이 개시되어(S91) 개개의 ID 정보에서, 제어정보에 시간차 미러링 영역이 설정되어 있고, 또, ID 정보에 있어서 어드레스 정보가 일치하는지 여부의 판별이 행해진다(S92). 이 판별에서, 제어정보에 시간차 미러링 영역이 설정되어 있고, 더욱이, ID 정보에서 어드레스 정보가 일치한다(Yes)고 판단된 경우에는, 미러링 개시조건이 성립했는지 여부의 판별이 행해진다(S93). 여기에서, 미러링 개시조건으로서는, 특별히 제한되지는 않지만, 시간차 미러링의 조건으로서 미리 설정된 시간이 타이머에 의해 계측된 경우나, 앞의 라이트 처리가 종료한 것을 들 수 있다.

상기 스텝(S93)의 판별에서, 시간차 미러링 개시조건이 성립했다(Yes)고 판단된 경우에는, 검색된 어드레스 정보에 대응하는 기억영역에 미러링을 위한 라이트 처리가 행해진다(S94). 그리고, 이 라이트 처리가 완료한 후에, ID 정보에서의 재기록/소거 회수(B0~B4)가 증가(increment)됨으로써 갱신된다. 또, 상기 스텝(S90)의 판별에서,ID 정보에서 제어정보에 시간차 미러링 영역의 설정이 되어 있지 않다(No)고 판단된 경우에는, 미러링은 불필요하므로 상기 미러링을 위한 처리를 행하지 않고, 상기 스텝(S95)의 증가처리로 이행된다.

이어서, 상기 ID 정보에서 재기록/소거 회수(B0~B4)가, 데이터의 신뢰성을 고려하여 미리 지정된 값에 도달했는지 여부의 판별이 행해진다(S103). 이 판별에서, ID 정보에서 재기록/소거 회수(B0~B4)가 미리 지정된 값에 도달하지 않았다(No)고 판단된 경우에는, 재기록 불가능한 라이트 에러를 생성하였는지 여부의 판단이 행해진다(S104). 이 판별에서, 재기록 불가능한 라이트 에러를 생성하지 않았다(No)고 판단된 경우에는, 미러링 정보가 유지되어, 본 흐름도에 의한 처리가 종료된다(S105, S106). 또, 상기 스텝(S103)의 판별에서, ID 정보에서 재기록/소거 회수(B0~B4)가, 미리 지정된 값에 달했다(Yes)고 판단된 경우 및 상기 스텝(S104)의 판별에서, 재기록 불가능한 라이트 에러를 생성했다(Yes)고 판단된 경우, 또는 상기 스텝(S96)에서 에러 정보가 유지된 후에, ID 정보에서 예비영역정보에 스페어가 설정되어 있는지 여부의 판별이 행해진다(S107). 이 판별에서, ID 정보에서 예비영역정보에 스페어가 설정되어 있다(Yes)고 판단된 경우에는, ID 정보의 검색이 개시되어(S108), 개개의 ID 정보에서, 제어정보에 스페어영역의 설정이 되어 있고, 또, ID 정보에서 어드레스 정보가 일치하는지 여부의 판별이 행해진다(S109). 이 판별에서, 제어정보에 스페어 영역이 설정되어 있고, 더욱이, ID 정보에서 어드레스 정보가 일치한다(Yes)고 판단된 경우에는, 스페어 처리가 행해지고(S110), 스페어 처리가 완료했는지 여부의 판별이 행해진다(S111). 이 판별에서, 스페어 처리가 완료했다(Yes)고 판단된 경우에는, 스페어 정보가 유지되고, 본 흐름도에 의한 처리가 종료된다(S105, S106). 또, 상기 스텝(S107)의 판별에서,ID 정보에서 예비영역정보에 스페어가 설정되어 있지 않다(No)고 판단된 판단된 경우, 및 상기 스텝(S109)의 판별에서, 제어정보에 스페어 영역의 설정이 되어 있지 않고, 또, ID 정보에서 어드레스 정보가 일치하지 않는다(No)고 판단된 경우, 또는 상기 스텝(S111)의 판별에서 스페어 처리가 완료되어 있지 않다(No)고 판단된 경우에는, 상기 에러정보(1),(2)가 유지되고 있는지 여부의 판별이 행해진다(S112). 이 판별에서, 상기 에러정보(1),(2)가 유지되어 있지 않다(No)고 판단된 경우에는, 스페어 정보가 유지되고, 본 흐름도에 의한 처리가 종료된다(S105,S106). 또, 상기 스텝(S112)의 판별에서, 상기 에러정보(1),(2)가 유지되고 있다(Yes)고 판단된 경우에는, 에러에 의해 본 흐름도에 의한 처리가 종료된다(S113,S106).

도 12에는, 도 7에서 기타 명령처리(S37)의 상세한 흐름이 나타나 있다. 특별히 제한되지는 않지만, 기타 명령은 「대체 빈공간 영역 체크」를 지시하는 명령으로 된다.

정보처리부(11)에서, 기타 명령처리가 개시되면(S121), 먼저 RAM(114) 내에 전개되어 있는 ID 정보가 참조되고(S122), 대체영역의 대체가능 섹터수 체크가 개시된다(S123). 이 대체영역의 대체가능 섹터수 체크에서, 대체가능 섹터수가 지정한 수 이상인지 아닌지의 판별이 행해진다(S124). 이 판별에서, 대체가능 섹터수가 지정한 수 이상이다(Yes)고 판단된 경우에는, 그 정보를 얻음으로써, 본 흐름도에 의한 처리가 종료된다(S125).

또, 상기 스텝(S124)의 판별에서, 대체가능 섹터수가 지정한 수 이상은 아니다(No)고 판단된 경우에는, ID 정보에서의 예비영역정보에 스페어가 설정되어 있는지 여부의 판별이 행해진다(S126). 도 5에 나타나 있는 바와 같이 ID 정보의 예비영역정보인 바이트(B10,B11)가, 「0000_0100」,「0000_0111」, 「0000_1111」, 「0000_0110」, 「0000_1110」의 어느 하나이면, 그것은 「스페어 있다」를 의미한다. 상기 스텝(S126)의 판별에서, 스페어가 있다(Yes)고 판단된 경우에는, ID 정보의 검색이 개시되어(S127), 제어정보에 스페어 영역의 설정이 되어 있고, 더욱이, 스페어 시작의 칩 동작신호 및 어드레스가 스페어 선두의 ID 정보에서 어드레스 정보에 일치하는지 여부의 판별이 행해진다(S128). 이 판별에서, 제어정보에 스페어영역의 설정이 되어 있고, 더욱이, ID 정보에서 어드레스 정보가 일치한다(Yes)고 판단된 경우에는 그것은 대체를 위한 스페어를 의미하기 때문에, 기억영역의 대체를 가능하도록 하기 위한 스페어 처리가 행해진다(S129). 이 스페어 처리에는, 대체영역으로의 재기록을 가능하도록 하는 라이트 에러처리가 포함된다. 그리고 스페어 처리가 완료했는지 여부의 판별이 행해진다(S130). 이 판별에서 스페어 처리가 완료했다(Yes)고 판단된 경우에는, 그 스페어 정보가 유지된 후에 본 흐름도에 의한 처리가 종료된다(S131,S125). 또, 상기 스텝(S126)의 판별에서, 스페어 처리가 완료하지 않는다고 판단된 경우, 및 상기 스텝(S128)의 판별에서, 제어정보에 스페어 영역의 설정이 되어 있지 않고, 또, ID 정보에서 어드레스 정보가 일치하지 않는다(No)고 판단된 경우, 또는 상기 스텝(S130)에서 스페어 처리가 완료하지 않았다(No)고 판단된 경우에는, 에러에 의해 본 흐름도에 의한 처리가 종료된다(S132,S125).

이어서, 상기 ID 정보의 편집에 대해 설명한다.

도 13에는 ID 정보의 편집에 대하여 처리의 흐름이 나타나 있다. 또, 도 12에는 ID 정보의 편집에 있어서 신호의 전달경로가 나타나 있다.

초기상태의 모드는 통상의 모드로 된다(S141). 명령이 부여되었는지 여부의 판별이 행해지고(S142), 이 판별에서, 명령이 부여되었다(Yes)고 판단되었으면 그 명령 행석이 행해진다. 먼저, 그 명령이 ID 정보편집모드로의 천이를 지시하는 것인지 여부의 판단이 행해진다(S143). 이 판별에서, ID 정보편집모드로의 천이를 지시하는 것이다(Yes)고 판단된 경우에는, 동작모드는 그때까지의 통상의 모드로부터 ID 정보편집모드로 천이하고(S144), 명령 입력 대기상태로 되돌아간다. 또, 상기 스텝(S143)의 판별에서, ID 정보편집모드로의 천이를 지시하는 것은 아니다(No)고 판단된 경우에는 ID 정보편집모드의 해제를 지시하는 것인지 여부의 판별이 행해진다(S145). 이 판별에서, ID 정보편집모드의 해제를 지시하는 것이다(Yes)고 판단된 경우에는, 그때까지의 ID 편집모드로부터 통상의 모드로 천이되고(S146),명령입력 대기상태로 되돌아간다. 또, 상기 스텝(S145)의 판별에서 ID 편집모드의 해제를 지시하는 것은 아니다(No)고 판단된 경우에는, 그 명령이 ID 정보편집명령인지 여부의 판별이 행해진다(S147). 이 판별에서, ID 정보편집명령은 아니다(No)고 판단된 경우에는, 모드가 통상의 모드로 되고, 통상의 명령처리가 행해진 후에, 명령입력대기로 이행된다. 상기 스텝(S147)의 판별에서, ID 정보편집명령이다(Yes)고 판단된 경우에는, 현재의 모드의 판별이 행해진다(S148). 이 판별에서, 통상의 모드라고 판단된 경우에는, 에러이고(S155), 명령 입력 대기상태로 이행된다. 상기 스텝(S148)의 판별에서, ID 정보편집모드라고 판단된 경우에는, 호스트 기기(20)로부터 RAM(114)으로의 기록 명령인지 여부의 판별이 행해진다(S149). 이 판별에서, 호스트 기기(20)로부터 RAM(114)으로의 기록 명령은 아니다(No)고 판단된 경우에는, RAM(114)으로부터 기억부(12)로의 기록 명령인지 여부의 판별이 행해진다(S150). 또, 상기 스텝(S149)의 판별에서 호스트 기기(20)로부터 RAM(114)으로의 기록 명령이다(Yes)고 판단된 경우에는, 호스트 기기(20)로부터 RAM(114)으로 ID 정보 기록이 행해진 후에(S156), 상기 스텝(S150)의 판별로 천이된다.

상기 스텝(S150)의 판별에서, RAM(114)으로부터 기억부(12)로의 기록 명령은 아니다(No)고 판단된 경우에는, 기억부(12)로부터 RAM(114)으로의 독출 명령인지 여부의 판별이 행해진다(S151). 또, 상기 스텝(S150)의 판별에서 RAM(114)으로부터 기억부(12)로의 기록 명령이다(Yes)고 판단된 경우에는, RAM(114)으로부터 기억부(12)로의 ID 정보 기록이 행해진 후에(S157), 상기 스텝(S151)의 판별의 판별로 천이된다. 상기 스텝(S157)의 판별에서, 기억부(12)로부터 RAM(114)로의 독출 명령은 아니다(No)고 판단된 경우에는, RAM(114)으로부터 호스트 기기(20)로의 독출 명령인지 아닌지의 판별이 행해진다(S151). 이 판별에서, 기억부(12)로부터 RAM(114)으로의 독출 명령은 아니다(No)고 판단된 경우에는, RAM(114)으로부터 호스트 기기(20)로의 독출 명령인지 아닌지의 판별이 행해진다. 이 판별에서, RAM(114)으로부터 호스트 기기(20)로의 독출명령은 아니다(No)고 판단된 경우에는, 명령 입력 대기로 천이된다. 또, 상기 스텝(S152)의 판별에서, RAM(114)으로부터 호스트 기기(20)로의 독출 명령이다(Yes)고 판단된 경우에는 RAM(114)으로부터 호스트 기기(20)로의 ID 정보 독출이 행해진 후(S159)에, 상기 스텝(S142)의 명령 입력 대기로 천이된다.

도 15에는, 섹터 혹은 블록 단위로 ID 정보를 저장하는 경우의 기억장치의 구성예가 나타나 있다.

도 15에 나타난 구성이 도 1에 나타난 것과 크게 상위한 점은, 메모리(14,15,16,17)에서 각각 ID 정보의 기억 영역이 설치되고, 이 ID 정보의 기억 영역에 각각 메모리(14,15,16,17)에 대응하는 ID 정보가 저장되어 있는 점이다. 예를 들어, 메모리(14)에 주목하면, 이 메모리(14)에는 데이터부와 그것에 대응하는 관리부가 설치되고, 이 데이터부나 관리부에 대응하여 ID 정보가 할당된다. ID 정보 자체는, 도 5에 나타낸 것과 동일하다. 이 ID 정보에 의해, 대응하는 데이터 부의 개별제어가 가능하게 된다. 기타 메모리(14,15,16,17)에 있어서도 메모리 내부구성은 상기 메모리(14)와 마찬가지로 된다.

도 16에는, 도 15에 나타난 구성을 채용한 경우의 ID 정보의 테이블 구성예가 나타나 있다. 이 예에서는, 그룹(0)이 통상의 리드/라이트 영역으로 설정되고, 그룹(1)이 리드 온리 영역으로 설정되어, 그룹(2)이 스페어 영역으로 설정된다. 또, 메모리(14,15,16,17)는 각각 대체영역이나 관리정보를 가지고 있고, 이 대체영역이나 관리영역의 ID 정보도 할당된다. 다만, 이 대체영역이나 관리정보는, 본래 메모리를 관리하는 영역이고, ID 정보에 의해 속성을 가지게 하는 것은 부적절하기 때문에, 해당 ID 정보는 모두 "00"이 할당됨으로써 개별제어의 대상외로 된다. 물론, 이 ID 정보를 재기록 함으로써 개별제어가 가능하게 된다. 이 때문에, 대체영역이나 관리영역의 변경에 대하여는 ID 정보의 재기록만으로 대처할 수 있다.

또, ID 정보의 초기화처리나, ID 정보의 통상의 처리, 리드계 명령처리, 라이트계 명령처리, 기타 명령처리, ID 정보편집처리의 기본적인 흐름은, 도 6 ~ 도 13에 나타난 것과 마찬가지로 된다. 단지, 본 실시예에서는 섹터 혹은 그룹 단위로 ID 정보를 저장해 놓으며, ID 정보의 테이블이 RAM(114)에는 전개되지 않는다. 이 때문에, ID 정보의 참조에 있어서, RAM(114)은 아니고, RAM에 전개된 것은 아니며, 메모리(14~17)에 저장되어 있는 ID 정보가 개별적으로 참조된다.

상기의 예에 의하면, 이하의 작용효과를 얻을 수 있다.

(1) 외부로부터의 액세스에 대하여 기억영역마다의 개별제어를 가능하게 하는 ID 정보가 ID 정보저장용 메모리(13) 내에 테이블화 되고, 상기 ID 정보의 제어정보(B12,B13)에 있어서, 리드 온리 영역이 설정되어 있는 경우에는, 해당 영역으로부터 데이터를 독출할 수 있어도, 해당 영역으로 데이터를 기록하는 것은 금지되기 때문에, 리드 온리 영역이 설정되어 있는 기억영역에 존재하는 데이터가 일반사용자에 의해 잘못하여 재기록되거나 소거되지 않고자 하는 데이터가 있는 경우에, 그것을 리드 온리 영역이 설정되어 있는 기억영역에 배치하는 것만으로, 해당 데이터를 보호할 수 있다.

(2) ID 정보의 제어정보(B12,B13)에서, 라이트 온리 영역이 설정되어 있는 경우에는, 그것에 기초하여 당해 영역으로부터의 데이터 독출을 금지할 수 있기 때문에, 예를 들어 사용자가 이용상황 등의 로그를 취하고 싶은 경우에, 해당 로그를 둔 영역을 라이트 온리 영역으로 지정함으로써, 해당 로그를 사용자에 읽혀지지 않도록 할 수 있다.

(3) ID 정보의 제어정보(B12,B13))에서, 동시 미러링 영역이 설되어 있으면, 이 ID 정보에 의해 관리되는 영역은 동시 미러링에 사용할 수 있으므로, 다른 기억영역에 기억된 데이터의 백업이 가능하게 되기 때문에, 정정 불가능한 에러를 발생한 경우에, 그 데이터에 대한 상기 동시 미러링된 데이터를 사용할 수 있다.

(4) ID 정보의 제어정보(B12,B13)에서, 시간차 미러링 영역이 설정되어 있으면, 이 ID 정보에 의해 관리되는 영역은 시간차 미러링에 사용할 수 있으므로, 다른 기억영역에 기억된 데이터를 소정의 시간차를 가지고 백업할 수 있기 대문에, 정정 불가능한 에러를 생성한 경우에, 그 데이터에 대하여 상기 시간차 미러링된 데이터를 사용할 수 있다.

(5) ID 정보의 제어정보(B12,B13)에서, 스페어 영역이 설정되어 있으면, 그 ID 정보에 의해 관리되는 영역은, 스페어 영역으로서 사용할 수 있다.

(6) ID 정보에 재기록 회수/소거 회수의 정보(B0~B4)가 포함되고, 기억영역의 재기록이나 소거가 행해질 때마다, 재기록 회수/소거 회수가 증가(increment)됨으로써, 재기록 회수/소거 회수가 미리 지정한 회수에 도달한 경우에, 해당 기억영역에 대하여 스페어 영역을 사용함으로써, 데이터의 신뢰성의 향상을 도모할 수 있다.

(7) ID 정보의 편집은, 호스트 기기(20)로부터 소정의 명령을 부여함으로써 실현되는 관리정보편집 스텝에서만 편집할 수 있도록 되고 있기 때문에, ID 정보가 사용자에 의해 의도없이 재기록되는 것을 회피할 수 있다. 또, 호스트 기기(20)로부터 소정의 명령을 부여함으로써 정보편집 스텝으로 펀이되는 ID 정보 편집의 편집이 가능하게 되기 때문에, 기억영역(10)의 용도에 따라, 영역마다의 개별제어의 내용을 용이하게 변경할 수 있다.

이상 본 발명자에 의해 이루어진 발명을 구체적으로 설명하였지만, 본 발명은 그것에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경가능한 것은 말할 필요도 없다.

예를 들면, 도 17, 도 18에 나타난 바와 같이, 정보처리부(201)를 호스트 기기(20) 내에 설치하여 이용해도 된다. 정보처리부(201)는 하드웨어에 의해 구성되므로, 기능적으로는 각각 도 1, 도 15에 나타나는 정보처리부(11)에 상당한다. 결국, 도 1이나 도 15에 나타난 기억장치(10)에서는, 정보처리부(11)를 내장하고 있지만, 이 정보처리부(11)과 동일 기능을 가지는 회로를 호스트 기기(20)에 탑재하면, 정보처리부(201)에 상당하는 것을 기억장치(10) 내에 설치할 필요가 없게 되기 때문에, 기억장치(10)의 소형,경량화를 도모하는 점에서 효과적으로 된다.

또, 도 19에 나타난 바와 같이 MPU(112)에 RAM(114)이 내장되는 경우도 있다. 이 경우, ID 정보는 MPU(112)에 내장된 RAM(114)에 전개하고, MPU(112)에서의 정보처리시에 그것을 참조할 수 있다. 데이터 버퍼(117)는, 버퍼 콘트롤부(113)의 제어하에서, 데이터 전송의 버퍼링을 행한다.

또한, 도 20에 나타난 바와 같이, ID 정보에 관한 제어를 행하기 위한 전용 하드웨어인 ID 정보제어부(116)를 설치하고, 외부로부터의 액세스에 대하여 기억영역마다의 개별제어를 이 ID 정보제어부(116)에 의해 행하도록 구성할 수 있다. 이 경우, 외부로부터의 액세스에 대하여 기억영역마다의 개별제어를 전용 하드웨어인 ID 정보제어부(116)에 의해 행할 수 있기 때문에, 같은 처리를 MPU(112)에서 행함에 비하여 치리의 고속화를 도모할 수 있다.

도 21에 나타난 바와 같이, 메모리마다 ID 정보 저장영역을 설치하고, 이 ID 정보 저장영역에 메모리마다의 ID 정보를 일괄하여 저장하도록 하여도 좋다.

또, 도 22(B)에 나타난 바와 같이, 메모리(14,15,16,17)에서 대체영역(②)이나 관리영역(③)에 대하여는, 도 22(A)에 나타난 바와 같이 ID 정보를 할당하지 않도록 해도 좋다. 도 22에 나타난 예에서는, 메모리(14,15,16,17)에서의 어드레스 「0x20000」이하는 대체영역(②)이나 관리영역(③)이고, 그것에 대한 ID 정보의 할당은 생략된다. 이와 같이 하면, 대체영역(②)이나 관리영역(③)에 ID 정보를 할당하지 않는 만큼, ID 정보저장영역의 기억용량의 저감을 도모할 수 있다.

상기의 예에서는, ID 정보의 제어정보로서, 리드 온리 영역, 라이트 온리 영역, 동시 미러링 영역, 시간차 미러링 영역을 포함하는 것에 대하여 설명하였지만,그것 중 적어도 하나를 포함함으로써 그것의 효과를 얻을 수 있다. 또, ID 정보의 제어정보로서 상기 각 영역 중의 어느 것을 조합하는가는 임의로 된다.

상기의 예에서는 기억부(12)가 5개의 반도체 메모리칩(13,14,15,16,17)에 의해 형성되었지만, 이 반도체 메모리칩의 수에 한정되지 않는다. 기억부(12)는 적어도 1개의 반도체 메모리칩에 의해 형성할 수 있다.

이상의 설명에서는, 주로 본 발명자에 의해 이루어진 발명을 그 배경으로 한 이용분야인 카드형상으로 형성된 기억장치에 적용한 경우에 대해 설명하였지만, 본 발명은 그것에 한정되는 것은 아니며, 각종 기억장치에 넓게 적용할 수 있다.

본 발명은, 적어도 기억정보의 재기록이 가능한 것을 조건으로 적용할 수 있다.

본원에 대하여 개시된 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 아래와 같다.

즉, 관리정보에 복수의 기억영역 중 미리 지정된 기억영역에 대한 액세스(access)를 제한하기 위한 제어정보를 포함시킴으로써, 외부로부터의 액세스에 대하여는 이 제어정보에 따라 특정의 기억영역에 대한 액세스를 제한할 수 있다.

또, 상기 관리정보에 제1 제어정보가 포함되어 있으면, 그것에 기초하여 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 데이터 기록(write)을 금지할 수 있고, 그렇게 함으로써 해당 기억영역에 존재하는 데이터를 보호할 수 있다.상기 관리정보에 제2 제어정보가 포함되어 있으면, 그것에 기초하여 상기 복수의 기억영역 중 미리 지정된 기억영역으로부터의 데이터 독출(read)을 금지할 수 있으므로, 해당 기억영역에 존재하는 데이터를 보호할 수 있다. 상기 관리정보에 제3 제어정보가 포함되어 있으면, 그것에 기초하여 상기 복수의 기억영역 중 미리 지정된 기억영역으로 기록 데이터를 복수개소에 거의 동시에 저장할 수 있으므로, 정정 불가능한 데이터 에러를 생성한 경우에는 다른 기억영역으로부터의 데이터를 이용함으로써 데이터 소실을 회피할 수 있다. 상기 관리정보에 제4 제어정보가 포함되어 있으면, 그것에 기초하여 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 소정의 시간차를 두고 복수개소에 저장할 수 있으므로, 정정 불가능한 데이터 에러를 생성한 경우에, 다른 기억영역으로부터의 데이터를 이용함으로써 데이터 소실을 회피할 수 있다. 상기 관리정보에는, 스페어 영역으로서 미리 확보되어 있는 기억영역을 사용가능하게 하는지 여부를 식별하기 위한 제5 제어정보를 포함할 수 있고, 그 경우에는 그것에 기초하여 스페어 영역의 사용이 가능하게 되기 때문에, 특정 기억영역이 사용불가능하게 된 경우에 스페어 영역으로 대체함으로써 기억용량의 감소를 회피할 수 있다.

상기 관리정보에, 기억영역의 재기록 회수 또는 소실회수를 나타내는 제6 제어정보가 포함되어 있으면, 그것에 기초하여 기억영역의 수명을 파악할 수 있기 때문에, 해당 기억영역에 저장되어 있는 데이터의 신뢰성의 향상을 도모할 수 있다.

상기 기억장치와 그것을 액세스 가능한 호스트 기기를 포함함으로써 데이터 처리장치가 구성되는 경우, 상기 호스트 기기에는 상기 관리정보에 기초하여 상기기억영역을 개별 제어하기 위한 정보처리부를 포함시킬 수 있다.

상기 관리정보의 편집은, 소정의 명령을 부여함으로써 실현되는 관리정보편집 스텝에서만 편집을 가능하게 하여, 관리정보가 사용자에 의해 의도하지 않은 재기록이 되는 것을 회피할 수 있다. 또, 소정의 명령을 부여함으로써 관리정보 편집스텝으로 천이하고, 관리정보 편집의 편집이 가능하게 되기 때문에, 기억장치의 용도에 응하여 영역마다의 개별제어의 내용을 용이하게 변경할 수 있다.

Claims

데이터부와 상기 데이터부에 대응하는 관리부를 가지는 반도체 메모리칩을 적어도 1개 구비한 기억부를 가지고 이루어지는 기억장치로서,

상기 기억부가 복수의 기억영역으로 분할됨과 함께, 외부로부터의 액세스에 대하여 상기 기억영역마다 개별제어를 가능하게 하는 관리정보가 상기 데이터부에 테이블화 되고,

상기 관리정보에는 상기 복수의 기억영역 중 미리 지정된 기억영역에 대한 액세스를 제한하기 위한 제어정보가 포함되는 것을 특징으로 하는 기억장치.
데이터부와 상기 데이터부에 대응하는 관리부를 가지는 반도체 메모리칩을 적어도 1개 구비한 기억부를 가지고 이루어지는 기억장치로서,

상기 기억부가 복수의 기억영역으로 분할됨과 함께, 외부로부터의 액세스에 대하여 상기 기억영역마다 개별제어를 가능하게 하는 관리정보가 상기 데이터부에 테이블화 되고,

상기 관리정보에는, 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 데이터 기록을 금지하기 위한 제1 제어정보, 상기 복수의 기억영역 중 미리 지정된 기억영역으로부터의 데이터 독출을 금지하기 위한 제2 제어정보, 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 복수개소(複數箇所)에 거의 동시에 저장하기 위한 동시 미러링을 가능하게 하는 제3 제어정보, 상기 정보의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 소정의 시간차를 두고 복수개소에 저장하기 위한 시간차 미러링을 가능하게 하는 제4 제어정보의 적어도 하나가 포함되는 것을 특징으로 하는 기억장치.
제2항에 있어서,

상기 관리정보는 스페어 영역으로서 미리 확보되어 있는 기억영역을 사용가능하게 하는지 여부를 식별하기 위한 제5 제어정보를 포함하여 이루어지는 기억장치.
제2항 또는 제3항에 있어서,

상기 관리정보는 기억영역의 재기록 회수 또는 소거 회수를 나타내는 제6 제어정보를 포함하여 이루어지는 기억장치.
제4항에 있어서,

상기 관리정보를 일괄하여 기억하기 위한 기억수단을 더 포함하는 기억장치.
제4항 또는 제5항 중 어느 한 항에 있어서,

상기 복수의 기억영역에는 각각 기억영역마다 상기 관리정보를 저장하기 위한 영역이 설치되어 이루어지는 기억장치.
제6항에 있어서,

상기 관리정보에 기초하여 상기 기억영역을 개별 제어하기 위한 제어수단을 더 포함하는 기억장치.
제7항에 있어서,

상기 제어수단은 상기 관리정보의 처리를 소프트웨어로 행하기 위한 마이크로프로세싱 유닛을 포함하여 이루어지는 기억장치.
제7항에 있어서,

상기 제어수단은 상기 관리정보의 처리를 전용 하드웨어로 행하기 위한 제어부를 포함하여 이루어지는 기억장치.
제1항에 기재된 기억장치와 상기 기억장치를 액세스 할 수 있는 호스트 기기를 포함하여 이루어지는 데이터 처리장치.
제1항에 기재된 기억장치와 상기 기억장치를 액세스 할 수 있는 호스트 기기를 포함하고, 상기 호스트 기기는 상기 관리정보에 기초하여 상기 기억영역을 개별 제어하기 위한 정보처리부를 포함하여 이루어지는 데이터 처리장치.
데이터부와 상기 데이터부에 대응하는 관리부를 가지는 반도체 메모리칩을적어도 1개 구비한 기억부를 제어하기 위한 기억부 제어방법으로서,

상기 기억부가 복수의 기억영역으로 분할되는 경우,

상기 복수의 기억영역 중 미리 지정된 기억영역으로의 데이터 기록을 금지하기 위한 제1 제어정보, 상기 복수의 기억영역 중 미리 지정된 기억영역으로부터의 데이터 독출을 금지하기 위한 제2 제어정보, 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 복수개소에 거의 동시에 저장하기 위한 제3 제어정보, 상기 복수의 기억영역 중 미리 지정된 기억영역으로의 기록 데이터를 소정의 시간차를 두고 복수개소에 저장하기 위한 제4 제어정보의 적어도 하나를 포함하여, 상기 데이터부에 테이블화된 관리정보에 기초하여 상기 기억부를 상기 기억영역마다 개별 제어하는 스텝을 포함하는 것을 특징으로 하는 기억부 제어방법.
제12항에 있어서,

상기 관리정보는 스페어 영역으로서 미리 확보되어 있는 기억영역을 사용가능하게 할지 여부를 식별하기 위한 제5 제어정보를 포함하는 기억부 제어방법.
제13항에 있어서,

상기 관리정보는 기억영역의 재기록 회수 또는 소거 회수를 나타내는 제6 제어정보를 포함하는 기억부 제어방법.
제14항에 있어서,

상기 관리정보의 편집을 가능하게 하는 관리정보 편집스텝을 포함하고, 상기 관리정보 편집스텝은 입력된 명령에 따라 상기 관리정보의 편집모드로 천이할지 여부를 판별하는 제1 스텝과,

상기 제1 스텝에서의 판별결과에 기초하여 천이된 편집모드에서 상기 관리정보의 편집을 행하기 위한 제2 스텝을 포함하는 기억부 제어방법.
제15항에 있어서,

상기 제2 스텝에는, 호스트 기기로부터 부여된 명령이 호스트 기기로부터 RAM으로의 기록 명령인지 아닌지를 판별하고, 그 판별결과에 기초하여 상기 호스트 기기로부터 상기 RAM으로 상기 관리정보를 기록하는 제3 스텝과,

상기 호스트 기기로부터 부여된 명령이 상기 RAM으로부터 기억부로의 기록 명령인지 아닌지를 판별하고, 그 판별결과에 기초하여 상기 RAM으로부터 기억부로의 상기 관리정보를 기록하는 제4 스텝과,

상기 호스트 기기로부터 부여된 명령이 상기 기억부로부터 RAM으로의 독출 명령인지 여부를 판별하고, 그 판별결과에 기초하여 상기 기억부로부터 RAM으로 상기 관리정보를 독출하는 제5 스텝과,

상기 호스트 기기로부터 부여된 명령이 상기 RAM으로부터 호스트 기기로의 독출 명령인지 여부를 판별하고, 그 판별결과에 기초하여 상기 RAM으로부터 상기 호스트 기기로 관리정보를 독출하는 제6 스텝을 포함하는 기억부 제어방법.