JPH08185360A - 内蔵ｒｏｍ読み出し禁止装置 - Google Patents
内蔵ｒｏｍ読み出し禁止装置Info
- Publication number
- JPH08185360A JPH08185360A JP6327821A JP32782194A JPH08185360A JP H08185360 A JPH08185360 A JP H08185360A JP 6327821 A JP6327821 A JP 6327821A JP 32782194 A JP32782194 A JP 32782194A JP H08185360 A JPH08185360 A JP H08185360A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- built
- read
- instruction
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 外部記憶部が外付けされているマイコンにお
いて、外部記憶部からの命令による内蔵ＲＯＭのデータ
の読み出しを禁止できるようにする。 【構成】 内蔵ＲＯＭ２が内蔵ＲＯＭ読み出し制御部１
２を介して、また外部記憶部３がデータバス４に接続さ
れている。アドレス空間判定部６は、データバス４を介
して読み出された命令データが内蔵ＲＯＭ２からのもの
であるか外部記憶部３からのものであるかを判断し、そ
の情報をフラグ７に示すことができる。さらに、内蔵Ｒ
ＯＭ読み出し制御部１２は、内蔵ＲＯＭ読み出し許可フ
ラグ１０によって制御される構成をとっている。したが
って、内蔵ＲＯＭ読み出し許可フラグ１０が内蔵ＲＯＭ
２からの出力を許可していない状態のとき、外部記憶部
からの命令による内蔵ＲＯＭ２からの読み出しを禁止す
ることができる。
いて、外部記憶部からの命令による内蔵ＲＯＭのデータ
の読み出しを禁止できるようにする。 【構成】 内蔵ＲＯＭ２が内蔵ＲＯＭ読み出し制御部１
２を介して、また外部記憶部３がデータバス４に接続さ
れている。アドレス空間判定部６は、データバス４を介
して読み出された命令データが内蔵ＲＯＭ２からのもの
であるか外部記憶部３からのものであるかを判断し、そ
の情報をフラグ７に示すことができる。さらに、内蔵Ｒ
ＯＭ読み出し制御部１２は、内蔵ＲＯＭ読み出し許可フ
ラグ１０によって制御される構成をとっている。したが
って、内蔵ＲＯＭ読み出し許可フラグ１０が内蔵ＲＯＭ
２からの出力を許可していない状態のとき、外部記憶部
からの命令による内蔵ＲＯＭ２からの読み出しを禁止す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＲＯＭ（読み出し専用
記憶装置）を内蔵するマイクロコンピュータの内蔵ＲＯ
Ｍ読み出し禁止装置に関する。
記憶装置）を内蔵するマイクロコンピュータの内蔵ＲＯ
Ｍ読み出し禁止装置に関する。
【０００２】
【従来の技術】一般に、マイクロコンピュータ内蔵ＲＯ
Ｍにはプログラムを実行する命令データのほかに、定数
値などの参照データも格納される。したがって、内蔵Ｒ
ＯＭのデータは、命令解読時にオペコードとして用いら
れるほか、オペランドとして指定され内容を読み出して
用いられる。
Ｍにはプログラムを実行する命令データのほかに、定数
値などの参照データも格納される。したがって、内蔵Ｒ
ＯＭのデータは、命令解読時にオペコードとして用いら
れるほか、オペランドとして指定され内容を読み出して
用いられる。
【０００３】シングルチップで動作するマイクロコンピ
ュータの場合には、内蔵ＲＯＭデータのチップ外部への
読み出しは、内蔵ＲＯＭから外部への出力端子が設けら
れていなければ禁止することができる。しかし、大容量
のプログラムを実装したり、大量のデータを扱ったりす
る場合には、内蔵ＲＯＭや内蔵ＲＡＭのほかに、外部Ｒ
ＯＭや外部ＲＡＭがシングルチップのマイクロコンピュ
ータに外付けされて使用されることが多い。
ュータの場合には、内蔵ＲＯＭデータのチップ外部への
読み出しは、内蔵ＲＯＭから外部への出力端子が設けら
れていなければ禁止することができる。しかし、大容量
のプログラムを実装したり、大量のデータを扱ったりす
る場合には、内蔵ＲＯＭや内蔵ＲＡＭのほかに、外部Ｒ
ＯＭや外部ＲＡＭがシングルチップのマイクロコンピュ
ータに外付けされて使用されることが多い。
【０００４】外部ＲＯＭや外部ＲＡＭがシングルチップ
マイクロコンピュータに接続される場合には、内蔵ＲＯ
Ｍや内蔵ＲＡＭと、外部ＲＯＭや外部ＲＡＭが、アドレ
スバスやデータバス等を介して接続されることになる。
したがって、実際には、内蔵ＲＯＭが専用の入出力端子
を有していなくても、外部ＲＯＭ、外部ＲＡＭへの接続
端子を介して内蔵ＲＯＭのデータを外部に読み出すこと
ができることになる。
マイクロコンピュータに接続される場合には、内蔵ＲＯ
Ｍや内蔵ＲＡＭと、外部ＲＯＭや外部ＲＡＭが、アドレ
スバスやデータバス等を介して接続されることになる。
したがって、実際には、内蔵ＲＯＭが専用の入出力端子
を有していなくても、外部ＲＯＭ、外部ＲＡＭへの接続
端子を介して内蔵ＲＯＭのデータを外部に読み出すこと
ができることになる。
【０００５】
【発明が解決しようとする課題】このような従来のＲＯ
Ｍ内蔵マイクロコンピュータの構成では、外部ＲＯＭの
命令実行によって内蔵ＲＯＭをオペランドとして指定す
ることにより、簡単に内蔵ＲＯＭのデータを入出力端子
からチップ外部に読み出すことができる。したがって、
内蔵ＲＯＭのデータが機密性の高いデータであっても、
チップ外部にデータを読み出すことを禁止することがで
きない。
Ｍ内蔵マイクロコンピュータの構成では、外部ＲＯＭの
命令実行によって内蔵ＲＯＭをオペランドとして指定す
ることにより、簡単に内蔵ＲＯＭのデータを入出力端子
からチップ外部に読み出すことができる。したがって、
内蔵ＲＯＭのデータが機密性の高いデータであっても、
チップ外部にデータを読み出すことを禁止することがで
きない。
【０００６】本発明は、上記従来の課題を解決するもの
で、外部記憶部からの命令により内蔵ＲＯＭのデータを
チップ外部へ読み出すことを禁止することができる内蔵
ＲＯＭ読み出し禁止装置を提供することを目的としてい
る。
で、外部記憶部からの命令により内蔵ＲＯＭのデータを
チップ外部へ読み出すことを禁止することができる内蔵
ＲＯＭ読み出し禁止装置を提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】本発明の内蔵ＲＯＭ読み
出し禁止装置は、上記目的を達成するために、内蔵ＲＯ
Ｍと、外部記憶部と、内蔵ＲＯＭの読み出しを制御する
ことができる内蔵ＲＯＭ読み出し許可フラグと、内蔵Ｒ
ＯＭまたは外部記憶部の出力を格納することができる命
令先取り格納装置と、命令先取り格納装置に格納された
データが内蔵ＲＯＭのものか外部記憶部のものであるか
を示すフラグと、命令先取り格納装置に格納されている
命令が内蔵ＲＯＭデータの読み出しを許可するものであ
るかどうかを読み取ることができる命令解読装置とを備
え、内蔵ＲＯＭ読み出し許可フラグが内蔵ＲＯＭからの
出力を許可していない状態のとき、内蔵ＲＯＭの読み出
し命令が外部記憶部からのものである場合、内蔵ＲＯＭ
からの読み出しを禁止することを特徴とする。
出し禁止装置は、上記目的を達成するために、内蔵ＲＯ
Ｍと、外部記憶部と、内蔵ＲＯＭの読み出しを制御する
ことができる内蔵ＲＯＭ読み出し許可フラグと、内蔵Ｒ
ＯＭまたは外部記憶部の出力を格納することができる命
令先取り格納装置と、命令先取り格納装置に格納された
データが内蔵ＲＯＭのものか外部記憶部のものであるか
を示すフラグと、命令先取り格納装置に格納されている
命令が内蔵ＲＯＭデータの読み出しを許可するものであ
るかどうかを読み取ることができる命令解読装置とを備
え、内蔵ＲＯＭ読み出し許可フラグが内蔵ＲＯＭからの
出力を許可していない状態のとき、内蔵ＲＯＭの読み出
し命令が外部記憶部からのものである場合、内蔵ＲＯＭ
からの読み出しを禁止することを特徴とする。
【０００８】また、内蔵ＲＯＭと、外部記憶部と、内蔵
ＲＯＭまたは外部記憶部の出力を格納することができる
命令先取り格納装置と、命令先取り格納装置に格納され
たデータが内蔵ＲＯＭのものか外部記憶部のものである
かを示すフラグとを備え、実行される命令が外部記憶部
のものであるときに内蔵ＲＯＭのデータの読み出しを禁
止することを特徴とする。
ＲＯＭまたは外部記憶部の出力を格納することができる
命令先取り格納装置と、命令先取り格納装置に格納され
たデータが内蔵ＲＯＭのものか外部記憶部のものである
かを示すフラグとを備え、実行される命令が外部記憶部
のものであるときに内蔵ＲＯＭのデータの読み出しを禁
止することを特徴とする。
【０００９】
【作用】本発明は、上述の構成により、内蔵ＲＯＭ読み
出し許可フラグが内蔵ＲＯＭからの出力を禁止している
場合、内蔵ＲＯＭからの出力命令が外部記憶部からの命
令であるときには、内蔵ＲＯＭの読み出しを禁止するこ
とができるものである。また、内蔵ＲＯＭからの出力命
令が外部記憶部からの命令であるときには、内蔵ＲＯＭ
の読み出しを禁止することができるものである。
出し許可フラグが内蔵ＲＯＭからの出力を禁止している
場合、内蔵ＲＯＭからの出力命令が外部記憶部からの命
令であるときには、内蔵ＲＯＭの読み出しを禁止するこ
とができるものである。また、内蔵ＲＯＭからの出力命
令が外部記憶部からの命令であるときには、内蔵ＲＯＭ
の読み出しを禁止することができるものである。
【００１０】
【実施例】図１は本発明の内蔵ＲＯＭ読み出し禁止装置
の第一の実施例の構成を示した図で、図１を参照しなが
ら第一の実施例について説明する。
の第一の実施例の構成を示した図で、図１を参照しなが
ら第一の実施例について説明する。
【００１１】図１において、２は内蔵ＲＯＭで、本実施
例の内蔵ＲＯＭ２には外部への読み出しを禁止しなけれ
ばいけないデータと、外部への読み出しを禁止する必要
のないデータを格納しているものとする。以下、内蔵Ｒ
ＯＭに格納されているデータを内蔵ＲＯＭデータと呼
ぶ。３は外部記憶部で、ワンチップマイクロコンピュー
タに外付けされている。６はアドレス空間判定部で、ア
ドレスバス１と接続されている。５は命令先取り格納装
置で、データバス４を介して、内蔵ＲＯＭ２及び外部記
憶部３と接続している。７はフラグで、命令先取り格納
装置５に設けられた各入力単位に一対一に対応してい
る。８は命令解読装置で、命令先取り格納装置５から出
力される命令が、内蔵ＲＯＭデータの外部への読み出し
を許可するものであるかどうかを判定することができる
ものである。９はＡＮＤ回路で、フラグ７及び命令解読
装置８の出力が入力信号になっている。１０は内蔵ＲＯ
Ｍ読み出し許可フラグで、ＡＮＤ回路９の出力により内
蔵ＲＯＭデータの読み出し許可状態と禁止状態を示す。
内蔵ＲＯＭ読み出し許可フラグ１０の値が内蔵ＲＯＭ読
み出し許可信号１１として出力され、内蔵ＲＯＭ読み出
し制御部１２に入力されるように構成されている。
例の内蔵ＲＯＭ２には外部への読み出しを禁止しなけれ
ばいけないデータと、外部への読み出しを禁止する必要
のないデータを格納しているものとする。以下、内蔵Ｒ
ＯＭに格納されているデータを内蔵ＲＯＭデータと呼
ぶ。３は外部記憶部で、ワンチップマイクロコンピュー
タに外付けされている。６はアドレス空間判定部で、ア
ドレスバス１と接続されている。５は命令先取り格納装
置で、データバス４を介して、内蔵ＲＯＭ２及び外部記
憶部３と接続している。７はフラグで、命令先取り格納
装置５に設けられた各入力単位に一対一に対応してい
る。８は命令解読装置で、命令先取り格納装置５から出
力される命令が、内蔵ＲＯＭデータの外部への読み出し
を許可するものであるかどうかを判定することができる
ものである。９はＡＮＤ回路で、フラグ７及び命令解読
装置８の出力が入力信号になっている。１０は内蔵ＲＯ
Ｍ読み出し許可フラグで、ＡＮＤ回路９の出力により内
蔵ＲＯＭデータの読み出し許可状態と禁止状態を示す。
内蔵ＲＯＭ読み出し許可フラグ１０の値が内蔵ＲＯＭ読
み出し許可信号１１として出力され、内蔵ＲＯＭ読み出
し制御部１２に入力されるように構成されている。
【００１２】以上のように構成された内蔵ＲＯＭ読み出
し禁止装置の動作について、以下、説明する。
し禁止装置の動作について、以下、説明する。
【００１３】最初に、内蔵ＲＯＭ読み出し許可フラグ１
０の初期状態が、内蔵ＲＯＭデータの読み出しを許可し
ている場合の動作について説明する。
０の初期状態が、内蔵ＲＯＭデータの読み出しを許可し
ている場合の動作について説明する。
【００１４】このとき、内蔵ＲＯＭ読み出し許可フラグ
１０が内蔵ＲＯＭ許可信号１１を出力しているので、内
蔵ＲＯＭ読み出し制御部１２は、内蔵ＲＯＭ２の出力を
データバス４に出力できる状態になっている。
１０が内蔵ＲＯＭ許可信号１１を出力しているので、内
蔵ＲＯＭ読み出し制御部１２は、内蔵ＲＯＭ２の出力を
データバス４に出力できる状態になっている。
【００１５】ここで、アドレスバス１から指定されるア
ドレスが外部記憶部３のものである場合について説明す
る。
ドレスが外部記憶部３のものである場合について説明す
る。
【００１６】このとき、アドレスバス１によって指定さ
れる外部記憶部３からの命令が内蔵ＲＯＭデータの読み
出し命令であっても、内蔵ＲＯＭ読み出し制御部１２は
内蔵ＲＯＭ２の出力許可状態であるので、内蔵ＲＯＭ２
から内蔵ＲＯＭデータを読み出すことができる。
れる外部記憶部３からの命令が内蔵ＲＯＭデータの読み
出し命令であっても、内蔵ＲＯＭ読み出し制御部１２は
内蔵ＲＯＭ２の出力許可状態であるので、内蔵ＲＯＭ２
から内蔵ＲＯＭデータを読み出すことができる。
【００１７】また、アドレスバス１から指定されるアド
レスが内蔵ＲＯＭ２のものである場合でも、外部記憶部
３のものである場合と同様に、内蔵ＲＯＭ２から内蔵Ｒ
ＯＭデータを読み出すことができる。
レスが内蔵ＲＯＭ２のものである場合でも、外部記憶部
３のものである場合と同様に、内蔵ＲＯＭ２から内蔵Ｒ
ＯＭデータを読み出すことができる。
【００１８】つまり、内蔵ＲＯＭ読み出し許可フラグ１
０の初期状態が、内蔵ＲＯＭデータの読み出しを許可し
ている場合には、データバス４に与えられる命令が内蔵
ＲＯＭ２からのものまたは外部記憶部からのもののどち
らの場合でも、内蔵ＲＯＭ２からデータバス４へデータ
の読み出しをすることができる。
０の初期状態が、内蔵ＲＯＭデータの読み出しを許可し
ている場合には、データバス４に与えられる命令が内蔵
ＲＯＭ２からのものまたは外部記憶部からのもののどち
らの場合でも、内蔵ＲＯＭ２からデータバス４へデータ
の読み出しをすることができる。
【００１９】次に、内蔵ＲＯＭ読み出し許可フラグ１０
の初期状態が、内蔵ＲＯＭデータの読み出しを禁止して
いる場合の動作について説明する。
の初期状態が、内蔵ＲＯＭデータの読み出しを禁止して
いる場合の動作について説明する。
【００２０】このとき、内蔵ＲＯＭ読み出し許可フラグ
１０から内蔵ＲＯＭ許可信号１１は出力されていないの
で、内蔵ＲＯＭ読み出し制御部１２は、内蔵ＲＯＭ２か
らデータバス４にデータが出力できない状態になってい
る。
１０から内蔵ＲＯＭ許可信号１１は出力されていないの
で、内蔵ＲＯＭ読み出し制御部１２は、内蔵ＲＯＭ２か
らデータバス４にデータが出力できない状態になってい
る。
【００２１】ここで、アドレスバス１から指定されるア
ドレスが外部記憶部３のものである場合について説明す
る。
ドレスが外部記憶部３のものである場合について説明す
る。
【００２２】まず、アドレスバス１から外部記憶部３に
アドレスが指定される。同時に、アドレス空間判定部６
へも同じアドレスが入力され、読み出される命令データ
が内蔵ＲＯＭ２のものであるか外部記憶部３のものであ
るかどうかの判定を行う。なお、ここでは外部記憶部３
のものであるので、フラグ７が論理“０”にセットされ
る。よって、ＡＮＤ回路９の出力は命令読解装置８の出
力値に関係なく、必ず論理“０”となり、内蔵ＲＯＭ読
み出し許可フラグ１０は、内蔵ＲＯＭ読み出し許可信号
１１を出力することができない。そして、内蔵ＲＯＭ読
み出し制御部１２は内蔵ＲＯＭ２から命令データをデー
タバス４に出力することができない。
アドレスが指定される。同時に、アドレス空間判定部６
へも同じアドレスが入力され、読み出される命令データ
が内蔵ＲＯＭ２のものであるか外部記憶部３のものであ
るかどうかの判定を行う。なお、ここでは外部記憶部３
のものであるので、フラグ７が論理“０”にセットされ
る。よって、ＡＮＤ回路９の出力は命令読解装置８の出
力値に関係なく、必ず論理“０”となり、内蔵ＲＯＭ読
み出し許可フラグ１０は、内蔵ＲＯＭ読み出し許可信号
１１を出力することができない。そして、内蔵ＲＯＭ読
み出し制御部１２は内蔵ＲＯＭ２から命令データをデー
タバス４に出力することができない。
【００２３】つまり、外部記憶部３から読み出された命
令データに、内蔵ＲＯＭ２のデータの読み出し命令が含
まれていたとしても、内蔵ＲＯＭ２に格納されているデ
ータを読み出すことはできない。
令データに、内蔵ＲＯＭ２のデータの読み出し命令が含
まれていたとしても、内蔵ＲＯＭ２に格納されているデ
ータを読み出すことはできない。
【００２４】次に、内蔵ＲＯＭ読み出し許可フラグ１０
の初期状態が、内蔵ＲＯＭデータの読み出しを禁止して
いて、アドレスバス１から指定されるアドレスが内蔵Ｒ
ＯＭ２のものである場合について説明する。
の初期状態が、内蔵ＲＯＭデータの読み出しを禁止して
いて、アドレスバス１から指定されるアドレスが内蔵Ｒ
ＯＭ２のものである場合について説明する。
【００２５】このとき、アドレスバス１から出力される
アドレスは、内蔵ＲＯＭ２に格納されている命令データ
を指定するものであるので、アドレス空間判定部６によ
って、フラグ７は論理“１”にセットされる。同時に、
実行される命令データは、フラグ７と一対一に対応して
命令先取り格納装置５に一時格納される。命令先取り格
納装置５に格納されたデータは、命令解読装置８に供給
され、この内蔵ＲＯＭ２から読み出されて実行される命
令が、内蔵ＲＯＭ読み出し許可フラグ１０の値をセット
する命令であるときのみ、ＡＮＤ回路９への出力が論理
“１”となる。すると、内蔵ＲＯＭ読み出し許可フラグ
１０が論理“１”にセットされる。そして、内蔵ＲＯＭ
読み出し許可フラグ１０の出力である内蔵ＲＯＭ読み出
し許可信号１１が読み出し許可状態となり、内蔵ＲＯＭ
読み出し制御部１２では内蔵ＲＯＭ２のデータをデータ
バス４上に出力することを許可する。
アドレスは、内蔵ＲＯＭ２に格納されている命令データ
を指定するものであるので、アドレス空間判定部６によ
って、フラグ７は論理“１”にセットされる。同時に、
実行される命令データは、フラグ７と一対一に対応して
命令先取り格納装置５に一時格納される。命令先取り格
納装置５に格納されたデータは、命令解読装置８に供給
され、この内蔵ＲＯＭ２から読み出されて実行される命
令が、内蔵ＲＯＭ読み出し許可フラグ１０の値をセット
する命令であるときのみ、ＡＮＤ回路９への出力が論理
“１”となる。すると、内蔵ＲＯＭ読み出し許可フラグ
１０が論理“１”にセットされる。そして、内蔵ＲＯＭ
読み出し許可フラグ１０の出力である内蔵ＲＯＭ読み出
し許可信号１１が読み出し許可状態となり、内蔵ＲＯＭ
読み出し制御部１２では内蔵ＲＯＭ２のデータをデータ
バス４上に出力することを許可する。
【００２６】以上のように、内蔵ＲＯＭ読み出し許可フ
ラグ１０の初期状態が内蔵ＲＯＭデータの読み出しを禁
止している場合でも、アドレスバス１が指定する命令が
内蔵ＲＯＭ２のものであって、かつ内蔵ＲＯＭ２から読
み出されて実行される命令が内蔵ＲＯＭ読み出し許可フ
ラグ１０の値をセットする命令である場合には、内蔵Ｒ
ＯＭ２からデータバス４に命令を読み出すことができ
る。
ラグ１０の初期状態が内蔵ＲＯＭデータの読み出しを禁
止している場合でも、アドレスバス１が指定する命令が
内蔵ＲＯＭ２のものであって、かつ内蔵ＲＯＭ２から読
み出されて実行される命令が内蔵ＲＯＭ読み出し許可フ
ラグ１０の値をセットする命令である場合には、内蔵Ｒ
ＯＭ２からデータバス４に命令を読み出すことができ
る。
【００２７】以上のように本発明の第一の実施例によれ
ば、内蔵ＲＯＭ２に格納されているデータは、内蔵ＲＯ
Ｍ読み出し許可フラグ１０が内蔵ＲＯＭデータの読み出
しを許可していない場合には、外部記憶部３からの命令
では、内蔵ＲＯＭデータの読み出しをすることができな
い。
ば、内蔵ＲＯＭ２に格納されているデータは、内蔵ＲＯ
Ｍ読み出し許可フラグ１０が内蔵ＲＯＭデータの読み出
しを許可していない場合には、外部記憶部３からの命令
では、内蔵ＲＯＭデータの読み出しをすることができな
い。
【００２８】次に命令先取り格納装置５について、図２
を参照しながら簡単に説明する。図２は命令先取り格納
装置５の構成を示した図である。図２において、データ
バス４上にあるデータは、ｎビット（ｎは自然数）ごと
に順に、ｎビットからなるｍ段（ｍは自然数）の命令先
取り格納装置５１に格納される。このとき同時にアドレ
ス空間判定部６の出力からフラグ７１に格納される値
が、命令先取り格納装置５１に格納されるデータが内蔵
ＲＯＭ２のデータであるかどうかを示す。命令実行時に
は、命令先取り格納装置５１のデータが命令解読装置８
に出力されるのと同時にフラグ７１の値がフラグ出力７
２として出力される。命令先取り格納装置５１がｍ段
（ｍ＞２）あるときには、１段ずつデータがフラグ７１
とともに格納され、一番先に格納されたデータからフラ
グ７１とともに出力され、二番目に格納されたデータが
次に命令解読装置８に出力されるデータとなる。
を参照しながら簡単に説明する。図２は命令先取り格納
装置５の構成を示した図である。図２において、データ
バス４上にあるデータは、ｎビット（ｎは自然数）ごと
に順に、ｎビットからなるｍ段（ｍは自然数）の命令先
取り格納装置５１に格納される。このとき同時にアドレ
ス空間判定部６の出力からフラグ７１に格納される値
が、命令先取り格納装置５１に格納されるデータが内蔵
ＲＯＭ２のデータであるかどうかを示す。命令実行時に
は、命令先取り格納装置５１のデータが命令解読装置８
に出力されるのと同時にフラグ７１の値がフラグ出力７
２として出力される。命令先取り格納装置５１がｍ段
（ｍ＞２）あるときには、１段ずつデータがフラグ７１
とともに格納され、一番先に格納されたデータからフラ
グ７１とともに出力され、二番目に格納されたデータが
次に命令解読装置８に出力されるデータとなる。
【００２９】以上のような動作により、内蔵ＲＯＭ読み
出し許可フラグ１０の値の設定を制御する。
出し許可フラグ１０の値の設定を制御する。
【００３０】次に本発明の第二の実施例について図３を
参照しながら説明する。図３は本発明の内蔵ＲＯＭ読み
出し禁止装置の第二の実施例の構成を示した図である。
参照しながら説明する。図３は本発明の内蔵ＲＯＭ読み
出し禁止装置の第二の実施例の構成を示した図である。
【００３１】図３に示した第二の実施例の構成について
は、図１を用いて説明した第一の実施例の構成と異なる
構成についてのみ説明し、図１と同様の構成については
同一の符号を付与して説明を省略する。
は、図１を用いて説明した第一の実施例の構成と異なる
構成についてのみ説明し、図１と同様の構成については
同一の符号を付与して説明を省略する。
【００３２】第二の実施例の構成は第一の実施例と異な
り、命令解読装置８、ＡＮＤ回路９、内蔵ＲＯＭ読み出
し許可フラグ１０を備えていない。そして、フラグ７の
出力が内蔵ＲＯＭ読み出し許可信号１３として、内蔵Ｒ
ＯＭ読み出し制御部１２に入力される構成をとってい
る。その他の構成については、図１に示した第一の実施
例の構成と全く同様である。
り、命令解読装置８、ＡＮＤ回路９、内蔵ＲＯＭ読み出
し許可フラグ１０を備えていない。そして、フラグ７の
出力が内蔵ＲＯＭ読み出し許可信号１３として、内蔵Ｒ
ＯＭ読み出し制御部１２に入力される構成をとってい
る。その他の構成については、図１に示した第一の実施
例の構成と全く同様である。
【００３３】以上のように構成された第二の実施例の動
作について、以下説明する。まず実行される命令が外部
記憶部３から読み出された命令である場合について説明
する。
作について、以下説明する。まず実行される命令が外部
記憶部３から読み出された命令である場合について説明
する。
【００３４】実行される命令が外部記憶部３のものであ
るときは、第一の実施例と同様にフラグ７は論理“０”
にセットされる。したがって、フラグ７の出力である内
蔵ＲＯＭ読み出し許可信号１３は内蔵ＲＯＭ読み出し禁
止状態を示しているので、内蔵ＲＯＭ読み出し制御部１
２では内蔵ＲＯＭ２のデータをデータバス４上に出力す
ることを禁止する。したがって、実行される命令が外部
記憶部３のものであるときは、内蔵ＲＯＭ２に格納され
ているデータを読み出すことはできない。
るときは、第一の実施例と同様にフラグ７は論理“０”
にセットされる。したがって、フラグ７の出力である内
蔵ＲＯＭ読み出し許可信号１３は内蔵ＲＯＭ読み出し禁
止状態を示しているので、内蔵ＲＯＭ読み出し制御部１
２では内蔵ＲＯＭ２のデータをデータバス４上に出力す
ることを禁止する。したがって、実行される命令が外部
記憶部３のものであるときは、内蔵ＲＯＭ２に格納され
ているデータを読み出すことはできない。
【００３５】次に、実行される命令が内蔵ＲＯＭ２から
読み出された命令である場合について説明する。
読み出された命令である場合について説明する。
【００３６】このとき、アドレス空間判定部６は、第一
の実施例と同様に、アドレスバス１から出力されるアド
レスが内蔵ＲＯＭ２のものであるので、フラグ７を論理
“１”にセットする。そして、フラグ７の出力である内
蔵ＲＯＭ読み出し許可信号１３が内蔵ＲＯＭ読み出し許
可状態であるので、内蔵ＲＯＭ読み出し制御部１２で
は、内蔵ＲＯＭ２のデータをデータバス４上に出力する
ことを許可する。したがって、実行される命令が内蔵Ｒ
ＯＭ２のものであるときは、内蔵ＲＯＭ２に格納されて
いるデータを読み出すことができる。
の実施例と同様に、アドレスバス１から出力されるアド
レスが内蔵ＲＯＭ２のものであるので、フラグ７を論理
“１”にセットする。そして、フラグ７の出力である内
蔵ＲＯＭ読み出し許可信号１３が内蔵ＲＯＭ読み出し許
可状態であるので、内蔵ＲＯＭ読み出し制御部１２で
は、内蔵ＲＯＭ２のデータをデータバス４上に出力する
ことを許可する。したがって、実行される命令が内蔵Ｒ
ＯＭ２のものであるときは、内蔵ＲＯＭ２に格納されて
いるデータを読み出すことができる。
【００３７】以上のように本発明の第二の実施例によれ
ば、内蔵ＲＯＭ２に格納されているデータは、実行され
る命令が内蔵ＲＯＭ２のものであるときのみ内蔵ＲＯＭ
２のデータを読み出すことができ、外部記憶部３の命令
実行によって内蔵ＲＯＭ２のデータを読み出すことはで
きない。
ば、内蔵ＲＯＭ２に格納されているデータは、実行され
る命令が内蔵ＲＯＭ２のものであるときのみ内蔵ＲＯＭ
２のデータを読み出すことができ、外部記憶部３の命令
実行によって内蔵ＲＯＭ２のデータを読み出すことはで
きない。
【００３８】
【発明の効果】本発明によれば、内蔵ＲＯＭ読み出し許
可フラグが禁止状態のとき、外部記憶部からの命令実行
によって、マイクロコンピュータに内蔵されている内蔵
ＲＯＭのデータを読み出すことができない。また、本発
明によれば、外部記憶部からの命令実行によって、マイ
クロコンピュータに内蔵されている内蔵ＲＯＭのデータ
を読み出すことができない。
可フラグが禁止状態のとき、外部記憶部からの命令実行
によって、マイクロコンピュータに内蔵されている内蔵
ＲＯＭのデータを読み出すことができない。また、本発
明によれば、外部記憶部からの命令実行によって、マイ
クロコンピュータに内蔵されている内蔵ＲＯＭのデータ
を読み出すことができない。
【００３９】したがって、マイクロコンピュータ内蔵Ｒ
ＯＭ以外の命令実行による内蔵ＲＯＭデータの読み出し
を禁止する機能、および内蔵ＲＯＭの命令実行でのみ内
蔵ＲＯＭデータの読み出しを許可状態にできる機能を実
現することができる。
ＯＭ以外の命令実行による内蔵ＲＯＭデータの読み出し
を禁止する機能、および内蔵ＲＯＭの命令実行でのみ内
蔵ＲＯＭデータの読み出しを許可状態にできる機能を実
現することができる。
【図１】本発明の第一の実施例における内蔵ＲＯＭ読み
出し禁止装置の構成を示す図
出し禁止装置の構成を示す図
【図２】本発明の第一の実施例における命令先取り格納
装置の構成を示す図
装置の構成を示す図
【図３】本発明の第二の実施例における内蔵ＲＯＭ読み
出し禁止装置の構成を示す図
出し禁止装置の構成を示す図
１ アドレスバス ２ 内蔵ＲＯＭ ３ 外部記憶部 ４ データバス ５ 命令先取り格納装置 ６ アドレス空間判定部 ７ フラグ ８ 命令解読装置 ９ ＡＮＤ回路 １０ 内蔵ＲＯＭ読み出し許可フラグ １１ 内蔵ＲＯＭ読み出し許可信号 １２ 内蔵ＲＯＭ読み出し制御部 １３ 内蔵ＲＯＭ読み出し許可信号 ５１ 命令先取り格納装置 ７１ フラグ ７２ フラグ出力
Claims (2)
- 【請求項１】 マイクロコンピュータに内蔵されている
内蔵ＲＯＭと、前記マイクロコンピュータに外付けされ
ている外部記憶部と、前記内蔵ＲＯＭの読み出しを制御
することができる内蔵ＲＯＭ読み出し許可フラグと、前
記内蔵ＲＯＭまたは前記外部記憶部の出力を格納するこ
とができる命令先取り格納装置と、前記命令先取り格納
装置に格納されたデータが前記内蔵ＲＯＭのものか前記
外部記憶部のものであるかを示すフラグと、前記命令先
取り格納装置に格納されている命令が内蔵ＲＯＭデータ
の読み出しを許可するものであるかどうかを読み取るこ
とができる命令解読装置とを備え、前記内蔵ＲＯＭ読み
出し許可フラグが前記内蔵ＲＯＭからの出力を許可して
いない状態のとき、前記内蔵ＲＯＭの読み出し命令が前
記外部記憶部からのものである場合、前記内蔵ＲＯＭか
らの読み出しを禁止することを特徴とする内蔵ＲＯＭ読
み出し禁止装置。 - 【請求項２】 マイクロコンピュータに内蔵されている
内蔵ＲＯＭと、前記マイクロコンピュータに外付けされ
ている外部記憶部と、前記内蔵ＲＯＭまたは前記外部記
憶部の出力を格納することができる命令先取り格納装置
と、前記命令先取り格納装置に格納されたデータが前記
内蔵ＲＯＭのものか前記外部記憶部のものであるかを示
すフラグとを備え、実行される命令が前記外部記憶部の
ものであるときに前記内蔵ＲＯＭのデータの読み出しを
禁止することを特徴とする内蔵ＲＯＭ読み出し禁止装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6327821A JPH08185360A (ja) | 1994-12-28 | 1994-12-28 | 内蔵ｒｏｍ読み出し禁止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6327821A JPH08185360A (ja) | 1994-12-28 | 1994-12-28 | 内蔵ｒｏｍ読み出し禁止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08185360A true JPH08185360A (ja) | 1996-07-16 |
Family
ID=18203361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6327821A Pending JPH08185360A (ja) | 1994-12-28 | 1994-12-28 | 内蔵ｒｏｍ読み出し禁止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08185360A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536756A (ja) * | 1999-02-15 | 2002-10-29 | ヒューレット・パッカード・カンパニー | コンピューティング装置のモジュール間通信 |
| JP2011210037A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置及びデータ処理方法 |
| JP2014222546A (ja) * | 2014-08-22 | 2014-11-27 | ルネサスエレクトロニクス株式会社 | 自動車 |
-
1994
- 1994-12-28 JP JP6327821A patent/JPH08185360A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536756A (ja) * | 1999-02-15 | 2002-10-29 | ヒューレット・パッカード・カンパニー | コンピューティング装置のモジュール間通信 |
| JP2011210037A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置及びデータ処理方法 |
| JP2014222546A (ja) * | 2014-08-22 | 2014-11-27 | ルネサスエレクトロニクス株式会社 | 自動車 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520102B2 (ja) | マイクロコンピュータ | |
| US5704039A (en) | Mask programmable security system for a data processor and method therefor | |
| EP1763761A1 (en) | Digital signal controller secure memory partitioning | |
| JP3226055B2 (ja) | 情報処理装置 | |
| JP3563768B2 (ja) | Ｒｏｍプログラム変更装置 | |
| JP3202497B2 (ja) | 情報処理装置 | |
| JPH08185360A (ja) | 内蔵ｒｏｍ読み出し禁止装置 | |
| US7047444B2 (en) | Address selection for testing of a microprocessor | |
| JPH09114743A (ja) | シングルチップ・マイクロコンピュータ | |
| JP3462245B2 (ja) | 中央演算処理装置 | |
| EP0827080B1 (en) | Mircrocomputer with selfdiagnostic unit | |
| JPH08235073A (ja) | マイクロコンピュータ | |
| EP0864983A2 (en) | Computer system including memory adress management circuit for protecting memory from illegal writing | |
| JPH07191905A (ja) | 情報処理装置 | |
| JP2518461B2 (ja) | デ―タ検証方法 | |
| KR900010178Y1 (ko) | 램 출력 보호회로 | |
| JPH07262095A (ja) | 半導体装置 | |
| JPH05224915A (ja) | シングルチップマイクロコンピュータ | |
| JPH04267448A (ja) | マイクロコンピュータ | |
| JPH0250226A (ja) | マイクロコンピュータ | |
| JPH07271751A (ja) | セキュリティ回路内蔵マイクロコントローラ | |
| JP2000010772A (ja) | マイクロコンピュータ | |
| JPS6226738B2 (ja) | ||
| JPH06222917A (ja) | 電子装置 | |
| JPH06103479B2 (ja) | マイクロコンピユ−タ |