JP2518461B2 - デ―タ検証方法 - Google Patents
デ―タ検証方法Info
- Publication number
- JP2518461B2 JP2518461B2 JP2286531A JP28653190A JP2518461B2 JP 2518461 B2 JP2518461 B2 JP 2518461B2 JP 2286531 A JP2286531 A JP 2286531A JP 28653190 A JP28653190 A JP 28653190A JP 2518461 B2 JP2518461 B2 JP 2518461B2
- Authority
- JP
- Japan
- Prior art keywords
- prom
- ram
- address
- line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はPROM内蔵デバイス、特にPROM内蔵マイコン
のデータ検証方法に関するものである。
のデータ検証方法に関するものである。
従来のPROM内蔵マイコンのデータ検証方法を図を用い
て説明する。
て説明する。
第２図はPROM内蔵マイコンの内部構成を示すブロツク
図で、図において、15はデータ処理、制御などを行なう
マイコンコア、１は使用者が特定の装置（ROMライタな
ど）を用いて書き込み可能で電源が供給されなくても情
報を保持することができるPROM、２は随時読み書き可能
で電源が供給されないと情報が失われるRAM、14はPROM
内蔵マイコンで、マイコンコア15,PROM1,RAM2および図
示されない周辺回路から構成されている。
図で、図において、15はデータ処理、制御などを行なう
マイコンコア、１は使用者が特定の装置（ROMライタな
ど）を用いて書き込み可能で電源が供給されなくても情
報を保持することができるPROM、２は随時読み書き可能
で電源が供給されないと情報が失われるRAM、14はPROM
内蔵マイコンで、マイコンコア15,PROM1,RAM2および図
示されない周辺回路から構成されている。
第３図はPROM内蔵マイコン内部のPROM1とPAM2のアド
レス領域を示す配置図である。ここではPROMは８ビツト
のアドレスで示される256バイトの領域を持ち、RAMはPR
OMに続くアドレスに７ビツトのアドレスで示される128
バイト領域を持つものとする。したがつて、PROMとRAM
のアドレス領域は９ビツトで示すことができる。この９
ビツトのアドレスの内、下位７ビツトは任意の値をとる
ことができる。第９ビツトが０で第８ビツトが０の場合
アドレスはPROMの前半128バイトを示し、第９ビツトが
０で第８ビツトは１の場合アドレスはPROMの後半128バ
イトを示す。第９ビツトが１で第８ビツトが０の場合ア
ドレスはRAM128バイトを示すが、第９ビツトが１で第８
ビツトが１の場合はなにも示さない。
レス領域を示す配置図である。ここではPROMは８ビツト
のアドレスで示される256バイトの領域を持ち、RAMはPR
OMに続くアドレスに７ビツトのアドレスで示される128
バイト領域を持つものとする。したがつて、PROMとRAM
のアドレス領域は９ビツトで示すことができる。この９
ビツトのアドレスの内、下位７ビツトは任意の値をとる
ことができる。第９ビツトが０で第８ビツトが０の場合
アドレスはPROMの前半128バイトを示し、第９ビツトが
０で第８ビツトは１の場合アドレスはPROMの後半128バ
イトを示す。第９ビツトが１で第８ビツトが０の場合ア
ドレスはRAM128バイトを示すが、第９ビツトが１で第８
ビツトが１の場合はなにも示さない。
第４図は従来のPROM内蔵のマイコン内部のPROMとRAM
のアドレス信号と、制御信号を示す回路図であり、図に
おいて、１はPROM、２はRAM、３はPROM1とRAM2に共通に
供給されRAM2の全アドレスをアクセスするために必要な
ビツト数を持つ７ビツトの下位アドレス線、４はPROM1
とRAM2に共通に供給され下位アドレス線３と組み合わせ
ることでPROM1の全アドレスをアクセスするための中位
アドレス線、５はPROM1とRAM2とのいずれをアクセスす
るかを選択する上位アドレス線、13は信号の値を反転す
るインバータ、６はPROM1に書き込みを指示するPROM制
御線、７はRAM2に書き込みを指示するRAM制御線であ
る。
のアドレス信号と、制御信号を示す回路図であり、図に
おいて、１はPROM、２はRAM、３はPROM1とRAM2に共通に
供給されRAM2の全アドレスをアクセスするために必要な
ビツト数を持つ７ビツトの下位アドレス線、４はPROM1
とRAM2に共通に供給され下位アドレス線３と組み合わせ
ることでPROM1の全アドレスをアクセスするための中位
アドレス線、５はPROM1とRAM2とのいずれをアクセスす
るかを選択する上位アドレス線、13は信号の値を反転す
るインバータ、６はPROM1に書き込みを指示するPROM制
御線、７はRAM2に書き込みを指示するRAM制御線であ
る。
またPROM内蔵マイコン14は通常モード,PROM書き込み
モード,PROM読み出しモードの３つのモードを持ち、通
常は下位アドレス線3,中位アドレス線4,上位アドレス線
5,RAM制御線７は図示しないマイコンコア15自身が制御
し、PROM制御線６は機能しないが、図示しない手段によ
りPROM内蔵マイコン14がPROM書き込みモードまたはPROM
読み出しモードになり、下位アドレス線3,中位アドレス
線4,上位アドレス線5,PROM制御線6,RAM制御線７が外部
から制御可能になる。
モード,PROM読み出しモードの３つのモードを持ち、通
常は下位アドレス線3,中位アドレス線4,上位アドレス線
5,RAM制御線７は図示しないマイコンコア15自身が制御
し、PROM制御線６は機能しないが、図示しない手段によ
りPROM内蔵マイコン14がPROM書き込みモードまたはPROM
読み出しモードになり、下位アドレス線3,中位アドレス
線4,上位アドレス線5,PROM制御線6,RAM制御線７が外部
から制御可能になる。
従来のPROM内蔵マイコンのデータ検証方法の動作を図
を用いて説明する。
を用いて説明する。
PROM1に情報を書き込む場合、図示しない手段によりP
ROM内蔵マイコン14をPROM書き込みモードにする。
ROM内蔵マイコン14をPROM書き込みモードにする。
外部から書き込むべきPROM1のアドレスを下位アドレ
ス線3,中位アドレス線4,上位アドレス線５を用いて与
え、そして図示しない手段により書き込むべきデータを
PROM1に与える。
ス線3,中位アドレス線4,上位アドレス線５を用いて与
え、そして図示しない手段により書き込むべきデータを
PROM1に与える。
PROM制御線６を“1"にしてPROMに対して書き込みを指
示することにより、PROM1の指定されたアドレスに指定
されたテータが書き込まれる。これを必要な回数繰り返
す。
示することにより、PROM1の指定されたアドレスに指定
されたテータが書き込まれる。これを必要な回数繰り返
す。
この書き込まれたデータについて書き込みデータとPR
OM内の書き込まれたデータを比較し、正しく書き込まれ
たかどうか検証する必要がある。従来はPROM1内のデー
タをPROM内蔵マイコン14の外部に読み出すことにより、
PROM内蔵マイコン14の外部でPROMライタなどを用いてデ
ータの検証を行なう。
OM内の書き込まれたデータを比較し、正しく書き込まれ
たかどうか検証する必要がある。従来はPROM1内のデー
タをPROM内蔵マイコン14の外部に読み出すことにより、
PROM内蔵マイコン14の外部でPROMライタなどを用いてデ
ータの検証を行なう。
また、PROM1の情報を読み出す場合、初めに図示しな
い手段によりPROM内蔵マイコン14をPROM読み出しモード
にする。
い手段によりPROM内蔵マイコン14をPROM読み出しモード
にする。
外部から読み出すべきPROM1のアドレスを下位アドレ
ス線3,中位アドレス線4,上位アドレス線５を用いて与え
る。書き込まれたデータを図示しない手段によりPROM内
蔵マイコン14の外部に読み出す。
ス線3,中位アドレス線4,上位アドレス線５を用いて与え
る。書き込まれたデータを図示しない手段によりPROM内
蔵マイコン14の外部に読み出す。
次に図示しない手段（通常はPROMライタ）を用いて書
き込んだデータと読み出したデータを比較する。
き込んだデータと読み出したデータを比較する。
そして、この読み出したデータが書き込みデータと総
て一致しているかを検証していた。
て一致しているかを検証していた。
従来のPROM内蔵マイコンのデータ検証方法は以上のよ
うに構成されていたので、PROMに書き込まれたデータの
検証をPROMライタなどで行なう必要があるため、PROMの
データをデバイス外部に出力する手段を必要とし、従つ
てPROMの内容を容易に外部から読み取ることができ、PR
OMの内容を秘密化するのが困難であるという問題点があ
つた。
うに構成されていたので、PROMに書き込まれたデータの
検証をPROMライタなどで行なう必要があるため、PROMの
データをデバイス外部に出力する手段を必要とし、従つ
てPROMの内容を容易に外部から読み取ることができ、PR
OMの内容を秘密化するのが困難であるという問題点があ
つた。
この発明は上記のような問題点を解消するためになさ
れたもので、PROMのデータを外部に読み出す必要のない
データ検証方法を得ることを目的とする。
れたもので、PROMのデータを外部に読み出す必要のない
データ検証方法を得ることを目的とする。
この発明に係るデータ検証方法は、データ処理や制御
などを行なうマイコンコア、製造後に使用者が書き込み
可能で電源が供給されなくても情報を保持することがで
きるPROM、随時読み書き可能で電源が供給されないと情
報が失われるRAM、PROMとRAMのいずれかをアクセスする
かを選択するための上位アドレス線、PROMに書き込みを
指示するPROM制御線、RAMに書き込みを指示するRAM制御
線を備え、通常モードとPROM書き込みモードとの２つの
モードを持つPROM内蔵マイコンにおいて、 上位アドレス線の値を変更することにより通常モード
ではPROMとRAMとを異なるアドレスでアクセスさせ、PRO
M書き込みモードではPROMとRAMとを同じアドレスでアク
セスさせ、RAMに書き込みを指示する信号として、通常
モードではRAM制御線をPROM書き込みモードではPROM制
御線を使用するように選択するRAM制御セレクタと、PRO
Mに比較してRAMの領域が小さい場合に、その領域差を表
現する中位アドレス線と、PROM書き込みモード時に中位
アドレス線の値を任意に変更することにより、PROMの全
領域にRAMを順次対応させる中位アドレスセレクタを備
えたものである。
などを行なうマイコンコア、製造後に使用者が書き込み
可能で電源が供給されなくても情報を保持することがで
きるPROM、随時読み書き可能で電源が供給されないと情
報が失われるRAM、PROMとRAMのいずれかをアクセスする
かを選択するための上位アドレス線、PROMに書き込みを
指示するPROM制御線、RAMに書き込みを指示するRAM制御
線を備え、通常モードとPROM書き込みモードとの２つの
モードを持つPROM内蔵マイコンにおいて、 上位アドレス線の値を変更することにより通常モード
ではPROMとRAMとを異なるアドレスでアクセスさせ、PRO
M書き込みモードではPROMとRAMとを同じアドレスでアク
セスさせ、RAMに書き込みを指示する信号として、通常
モードではRAM制御線をPROM書き込みモードではPROM制
御線を使用するように選択するRAM制御セレクタと、PRO
Mに比較してRAMの領域が小さい場合に、その領域差を表
現する中位アドレス線と、PROM書き込みモード時に中位
アドレス線の値を任意に変更することにより、PROMの全
領域にRAMを順次対応させる中位アドレスセレクタを備
えたものである。
この発明におけるデータ検証方法は、PROM書き込みモ
ードではPROMとRAMとを同じアドレスでアクセスさせ、R
AMに書き込みを指示する信号としてPROM制御線を使用す
るようにし、 あるいはPROM書き込みモードではPROMとRAMとを同じ
アドレスでアクセスさせる上位アドレスセレクタ、RAM
に書き込みを指示する信号としてPROM制御線を使用する
よう選択するRAM制御セレクタを備え、 さらに、PROMに比較してRAMの領域が小さい場合に、
その領域差を表現する中位アドレス線と、中位アドレス
線の値を任意に変更することによりPROMの全領域にRAM
を順次対応させる中位アドレスセレクタを備えたことに
より、PROMに書き込み時に同時にRAMにも同じ情報が書
き込むことができ、容易にEPROM内蔵マイコン内部でPRO
MとRAMの内容の比較検証できる。
ードではPROMとRAMとを同じアドレスでアクセスさせ、R
AMに書き込みを指示する信号としてPROM制御線を使用す
るようにし、 あるいはPROM書き込みモードではPROMとRAMとを同じ
アドレスでアクセスさせる上位アドレスセレクタ、RAM
に書き込みを指示する信号としてPROM制御線を使用する
よう選択するRAM制御セレクタを備え、 さらに、PROMに比較してRAMの領域が小さい場合に、
その領域差を表現する中位アドレス線と、中位アドレス
線の値を任意に変更することによりPROMの全領域にRAM
を順次対応させる中位アドレスセレクタを備えたことに
より、PROMに書き込み時に同時にRAMにも同じ情報が書
き込むことができ、容易にEPROM内蔵マイコン内部でPRO
MとRAMの内容の比較検証できる。
以下、この発明の一実施例を図を用いて説明する。
なお、第２図に示されるPROM内蔵マイコンの構成およ
び第３図に示されるアドレス領域は前記従来のものと同
様である。
び第３図に示されるアドレス領域は前記従来のものと同
様である。
第１図はこの発明の一実施例であるPROM内蔵マイコン
内部のPROMとRAMのアドレス信号と制御信号の接続を示
す回路図である。図において、１は使用者が特定の装置
を用いて書き込み可能で電源が供給されなくても情報を
保持するPROM、２は随時読み書き可能で電源が供給され
ないと情報が失われるRAM、３はPROM1とRAM2に共通に供
給されRAM2の全アドレスをアクセスするために必要なビ
ツト数を持つ７ビツトの下位アドレス線、４はPROM1とR
AM2に共通に供給され下位アドレス線３と組み合わせる
ことでPROM1の全アドレスをアクセスするための中位ア
ドレス線、５はPROM1とRAM2とのいずれをアクセスする
かを選択する上位アドレス線、13は信号の値を反転する
インバータ、６はPROM1に書き込みを指示するPROM制御
線、７はRAM2に書き込みを指示するRAM制御線、10は中
位アドレス線４を変更する中位アドレスセレクタ、８は
中位アドレスセレクタ10を制御する中位アドレス制御
線、11は上位アドレス線５を変更する上位アドレスセレ
クタ、12はRAM制御信号としてRAM制御線７とPROM制御線
６のどちらを使用するか切り替えるRAM制御セレクタ、
９は上位アドレスセレクタ11とRAM制御セレクタ12を切
り替えるモード制御線である。
内部のPROMとRAMのアドレス信号と制御信号の接続を示
す回路図である。図において、１は使用者が特定の装置
を用いて書き込み可能で電源が供給されなくても情報を
保持するPROM、２は随時読み書き可能で電源が供給され
ないと情報が失われるRAM、３はPROM1とRAM2に共通に供
給されRAM2の全アドレスをアクセスするために必要なビ
ツト数を持つ７ビツトの下位アドレス線、４はPROM1とR
AM2に共通に供給され下位アドレス線３と組み合わせる
ことでPROM1の全アドレスをアクセスするための中位ア
ドレス線、５はPROM1とRAM2とのいずれをアクセスする
かを選択する上位アドレス線、13は信号の値を反転する
インバータ、６はPROM1に書き込みを指示するPROM制御
線、７はRAM2に書き込みを指示するRAM制御線、10は中
位アドレス線４を変更する中位アドレスセレクタ、８は
中位アドレスセレクタ10を制御する中位アドレス制御
線、11は上位アドレス線５を変更する上位アドレスセレ
クタ、12はRAM制御信号としてRAM制御線７とPROM制御線
６のどちらを使用するか切り替えるRAM制御セレクタ、
９は上位アドレスセレクタ11とRAM制御セレクタ12を切
り替えるモード制御線である。
またPROM内蔵マイコン14は通常モード、PROM書き込み
モード、検証モードの３つのモードを持つものとする。
通常は下位アドレス線３、中位アドレス線４、上位アド
レス線５、RAM制御線７は図示しないマイコンコア15自
身が制御し、PROM制御線６は機能しないが、図示しない
手段によりPROM内蔵マイコン14がPROM書き込みモードに
なりモード制御線が“1"になることにより、下位アドレ
ス線３、中位アドレス線４、上位アドレス線５、PROM制
御線６、中位アドレス制御線８が外部から制御可能にな
るものとする。
モード、検証モードの３つのモードを持つものとする。
通常は下位アドレス線３、中位アドレス線４、上位アド
レス線５、RAM制御線７は図示しないマイコンコア15自
身が制御し、PROM制御線６は機能しないが、図示しない
手段によりPROM内蔵マイコン14がPROM書き込みモードに
なりモード制御線が“1"になることにより、下位アドレ
ス線３、中位アドレス線４、上位アドレス線５、PROM制
御線６、中位アドレス制御線８が外部から制御可能にな
るものとする。
次に動作について説明する。
PROM1書き込み時に、同時に書き込みデータをマイコ
ンに内蔵されるRAM2にも書き込む。
ンに内蔵されるRAM2にも書き込む。
PROM1に情報を書き込む場合、図示しない手段によりP
ROM内蔵マイコン14をPROM書き込みモードにする。これ
によりモード制御線９が“1"になる。
ROM内蔵マイコン14をPROM書き込みモードにする。これ
によりモード制御線９が“1"になる。
PROM1とRAM2は異なるアドレスにマツピングされてい
るので、上位アドレスを変更して同じアドレスで選択で
きるようにする。
るので、上位アドレスを変更して同じアドレスで選択で
きるようにする。
PROM1の前半にデータを書き込む場合、中位アドレス
信号を“0"にする。
信号を“0"にする。
上位アドレスセレクタ11はモード制御線９が“1"にな
つたことによりインバータ13を経由しないPROMと同じ上
位アドレス信号をRAMに与える。これにより、RAM2は下
位アドレス線３を用いてPROM1の前半と同じアドレスで
選択される。
つたことによりインバータ13を経由しないPROMと同じ上
位アドレス信号をRAMに与える。これにより、RAM2は下
位アドレス線３を用いてPROM1の前半と同じアドレスで
選択される。
PROM1の後半にデータを書き込む場合、中位アドレス
信号４を“1"にすることにより前半と同様にRAM2はPROM
1の後半と同じアドレスで選択される。
信号４を“1"にすることにより前半と同様にRAM2はPROM
1の後半と同じアドレスで選択される。
RAM制御セレクタ12はモード制御線９が“1"になつた
ことにより、RAM制御信号として通常モードでRAM2への
書き込みに使われるRAM制御線７ではなく、PROM制御線
６の信号をRAM2に与える。
ことにより、RAM制御信号として通常モードでRAM2への
書き込みに使われるRAM制御線７ではなく、PROM制御線
６の信号をRAM2に与える。
外部から書き込むべきPROM1のアドレスを下位アドレ
ス線３、中位アドレス線４、上位アドレス線５を用いて
与える。図示しない手段により書き込むべきデータをPR
OM1とRAM2に与える。
ス線３、中位アドレス線４、上位アドレス線５を用いて
与える。図示しない手段により書き込むべきデータをPR
OM1とRAM2に与える。
PROM制御線６を“1"にしてPROMに対して書き込みを指
示することにより、PROM1とRAM2の指定されたアドレス
に指定されたデータが書き込まれる。これを必要な回数
繰り返す。
示することにより、PROM1とRAM2の指定されたアドレス
に指定されたデータが書き込まれる。これを必要な回数
繰り返す。
図示しない手段によりPROM内蔵マイコン14を検証モー
ドにする。図示しない手段により検証する必要のあるア
ドレスのPROM1のデータと、該当するアドレスのRAM2の
データを比較する。例えば外部からアドレスを与え、検
証開始信号を与えることにより、与えられたアドレスPR
OM1のデータと、該当するアドレスのRAM2のデータをPRO
M内蔵マイコンの内部レジスタに順次読み出し、PROM内
蔵マイコン14内部のデータ比較機能を利用して比較させ
る。ただし、内部レジスタに読み出されたPROM1のデー
タは外部からは読めない構造とする。
ドにする。図示しない手段により検証する必要のあるア
ドレスのPROM1のデータと、該当するアドレスのRAM2の
データを比較する。例えば外部からアドレスを与え、検
証開始信号を与えることにより、与えられたアドレスPR
OM1のデータと、該当するアドレスのRAM2のデータをPRO
M内蔵マイコンの内部レジスタに順次読み出し、PROM内
蔵マイコン14内部のデータ比較機能を利用して比較させ
る。ただし、内部レジスタに読み出されたPROM1のデー
タは外部からは読めない構造とする。
以上のようにこの発明によれば、PROM内蔵マイコンの
内部のPROMとRAMに同時にデータを書き込むことによ
り、PROM読み出しモードがなくても書き込みデータの検
証が可能になり、PROMのデータが外部に読みだせないた
め、PROMの内容を秘密化するのが容易で、また16ビツ
ト、32ビツトのマイコンの場合、内部のバス及びレジス
タ、ALUなどをフルに使用することにより、通常の８ビ
ツトあるいは１ビツトのポートを使用して検証するより
検証時間が短くなるなどの効果を有する。
内部のPROMとRAMに同時にデータを書き込むことによ
り、PROM読み出しモードがなくても書き込みデータの検
証が可能になり、PROMのデータが外部に読みだせないた
め、PROMの内容を秘密化するのが容易で、また16ビツ
ト、32ビツトのマイコンの場合、内部のバス及びレジス
タ、ALUなどをフルに使用することにより、通常の８ビ
ツトあるいは１ビツトのポートを使用して検証するより
検証時間が短くなるなどの効果を有する。
第１図はこの発明の一実施例であるPROM内蔵マイコンの
データ検証方法を示す信号回路の回路図、第２図は従来
およびこの発明共通のPROM内蔵マイコンの構成図、第３
図は従来およびこの発明共通のPROM内蔵マイコンのアド
レス領域を示す図、第４図は従来のPROM内蔵マイコンの
データ検証方法を示す信号回路の回路図である。 図において、１はPROM、２はRAM、３は下位アドレス
線、４は中位アドレス線、５は上位アドレス線、（６）
はPROM制御線、７はRAM制御線、10は中位アドレスセレ
クタ、11は上位アドレスセレクタ、12はRAM制御セレク
タを示す。 なお、図中、同一符号は同一、又は相当する部分を示
す。
データ検証方法を示す信号回路の回路図、第２図は従来
およびこの発明共通のPROM内蔵マイコンの構成図、第３
図は従来およびこの発明共通のPROM内蔵マイコンのアド
レス領域を示す図、第４図は従来のPROM内蔵マイコンの
データ検証方法を示す信号回路の回路図である。 図において、１はPROM、２はRAM、３は下位アドレス
線、４は中位アドレス線、５は上位アドレス線、（６）
はPROM制御線、７はRAM制御線、10は中位アドレスセレ
クタ、11は上位アドレスセレクタ、12はRAM制御セレク
タを示す。 なお、図中、同一符号は同一、又は相当する部分を示
す。
Claims (1)
- 【請求項１】データ処理や制御などを行なうマイコンコ
ア、製造後に使用者が書き込み可能で電源が供給されな
くても情報を保持することができるPROM、随時読み書き
可能で電源が供給されないと情報が失われるRAM、前記P
ROMと前記RAMのいずれをアクセスするかを選択するため
の第１のアドレス線、前記PROMに書き込みを指示するPR
OM制御線、前記RAMに書き込みを指示するRAM制御線を備
え、通常モードとPROM書き込みモードとの２つのモード
を持ち、 前記第１のアドレス線の値を変更することにより通常モ
ードでは前記PROMと前記RAMとを異なるアドレスでアク
セスさせ、PROM書き込みモードでは前記PROMと前記RAM
とを同じアドレスでアクセスさせ、前記RAMに書き込み
を指示する信号として通常モードでは前記RAM制御線
を、PROM書き込みモードでは前記PROM制御線を使用する
ようにしたことを特徴とするデータ検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286531A JP2518461B2 (ja) | 1990-10-23 | 1990-10-23 | デ―タ検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286531A JP2518461B2 (ja) | 1990-10-23 | 1990-10-23 | デ―タ検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04159700A JPH04159700A (ja) | 1992-06-02 |
| JP2518461B2 true JP2518461B2 (ja) | 1996-07-24 |
Family
ID=17705618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286531A Expired - Fee Related JP2518461B2 (ja) | 1990-10-23 | 1990-10-23 | デ―タ検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518461B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005135513A (ja) | 2003-10-30 | 2005-05-26 | Fujitsu Ltd | 情報記録媒体及び情報記録再生装置 |
-
1990
- 1990-10-23 JP JP2286531A patent/JP2518461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04159700A (ja) | 1992-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2501874B2 (ja) | Ｉｃカ―ド | |
| US20050182885A1 (en) | Semiconductor integrated circuit | |
| US4649476A (en) | Microcomputer having an internal address mapper | |
| JPH0342732A (ja) | 半導体集積回路 | |
| JP2518461B2 (ja) | デ―タ検証方法 | |
| JPH07302254A (ja) | マイクロコンピュータシステム | |
| JPS5968068A (ja) | メモリボ−ド | |
| JPH07191905A (ja) | 情報処理装置 | |
| US5949984A (en) | Emulator system | |
| JPH1139212A (ja) | マイクロコンピュータ | |
| JPH08147262A (ja) | マイクロプロセッサ | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP2643803B2 (ja) | マイクロコンピュータ | |
| JPH08185360A (ja) | 内蔵ｒｏｍ読み出し禁止装置 | |
| JPH03201036A (ja) | マイクロコンピュータ | |
| JPH05341969A (ja) | マイクロコンピュータのｒｏｍ切換装置 | |
| JPH06266647A (ja) | アドレスバス拡張装置 | |
| JPH04177697A (ja) | 半導体メモリ | |
| JPH06175881A (ja) | データ入出力装置 | |
| JPH0784869A (ja) | メモリ制御回路 | |
| JPH10228416A (ja) | データ処理装置 | |
| JPH04315231A (ja) | 評価用マイクロコンピュータ | |
| JPH07219843A (ja) | メモリバンク切換え装置 | |
| JPH04177439A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH061451B2 (ja) | メモリカートリッジのメモリ割り付け装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |