JPS63647A

JPS63647A - メモリ領域切換回路

Info

Publication number: JPS63647A
Application number: JP14363386A
Authority: JP
Inventors: Toshiya Irie; 俊也入江; Kunihiko Matsumori; 松森　邦彦
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-06-19
Filing date: 1986-06-19
Publication date: 1988-01-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［概要］メモリ！′Ｎ域の切換回路であって、切換制御信号によ
りメモリ領域のアドレス割付けを複数種類に切換えるこ
とができるようにして装置の運用方法に柔軟性を持たせ
る。

［産業上の利用分野］本発明はＲＯＭ　（Ｒｅａｄ　Ｑｎｌｙ　Ｍｅｍｏｒｙ
　）等のメモリｊｌｌｉｉＪのメモリマツプを切換制御
信号により切換える回路に関するもので、更に詳しくは
特にユーザ（使用８）により運用方法が異なる端末装置
についてその主制御部におけるメモリ領域の可変回路に
関するものである。

［従来の技術］従来、ユーザにより運用方法が異なる端末装置では、ユ
ーザごとに専用のＲＯＭを設け、ハードウェアにより１
つのメモリマツプに固定している。

従って、ユーザごとにメモリマツプ１種類の端末装置が
使用されている。

［発明が解決しようとする問題点」運用方法がユーザにより異なる端末装置ではＲＯＭに格
納される内容も多岐にわたり（例えば診断用ブロクラム
、複数種類のファームウェア等）、その内容により複数
のＲＯＭメモリマツプが必要となることが多い。このた
めＲＯＭメモリマツプを変更可能とする方式が必要とさ
れる。

しかしながら、従来のメモリマツプはハードウェアによ
り１つのマツプに固定されていた。このため、外観上は
同一の端末装置であってもユーザによってその内部回路
（ハードウェア）を変えて、即ら、ユーザごとに異なっ
たメモリマツプをもつメモリ回路として出荷していた。

ユーザごとに異なったハードウェアを有する端末装置を
出荷することは後の保守サービス等を考えるとユーザご
とに回路図等のサービスドキュメントを用意しておく必
要があり、極めて煩雑であった。

本発明はこのような点に鑑みてなされたもので、ユーザ
ごとにＲＯＭメモリマツプが異なってもハードウェアの
設定により、ＲＯＭメモリマツプを切換えられるように
して、メモリ回路自体を共用化することのできるＲＯＭ
領域のメモリマツプ切換回路を提供することを目的とし
ている。

［問題点を解決するための手段］第１図は本発明のメモリ領域切換回路の原理ブロック図
である。図において、１は例えば診断用ブロクラムや各
種ファームウェア等が格納されたメモリ（以下ＲＯＭと
略す）、２は入力データを受けてＦ”１０Ｍ１のバンク
を切換えるための信号を与えるバンクレジスタ、３はＲ
ＯＭ領域を切換えるための信号を与える領域切換回路、
４はこれらバンクレジスタ２及び領域切換回路３の出力
を受【ノてＲＯＭ１のマツプ切換えを行う切換回路であ
る。バンクレジスタ２には、ＲＯＭ１のバンクを切換え
るためのデータがデータバス（及びその一部）から与え
られ、ＲＯＭ１には通常のアドレスバスに加えて、切換
回路４の出力がアドレスの一部として印加されている。

又、領域切換回路３としては、例えば、図に示すような
オンオフスイッチＳＷが用いられる。

［作用］このように構成された装置において、データバスよりバ
ンクレジスタ２にバンクセレクト用のデータを与えると
、当該バンクレジスタ２は入力データに対応したバンク
セレクト用の信号を発生して切換回路４に与える。−方
、該切換回路４には領域切換回路３からのＲＯＭ領域切
換信号も入っており、切換回路４のデータの出力端子の
位置を切換える。図では、領域切換回路３からは１″（
スイッチオフ時）と″０”　（スイッチオン時）の２種
類の信号（或いはこの逆でも可）が出力され、これら信
号の種類によってデータを出力する出力端子の位置が変
わる。

切換回路４の出力端子の位置が変わるということはＲＯ
Ｍ１に入力されるアドレスが変化することを表わし、Ｒ
ＯＭマツプが切換えられることになる。ＲＯＭ１の格納
データはデータバスに出力され、所定の処理が行われる
。

［実施例］以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実流例を示す構成ブロック図である
。第１図と同一のものは同一の符号を付して示す。ＲＯ
Ｍ１は第１のＲＯＭ１１と第２のＲＯＭ１２の２個のＲ
ＯＭより構成されている。

第１のＲＯＭ１１にはアドレスデータＡｏ”Ａｔ３の１
４ビツトが入力され、第２のＲＯＭ１２にはアドレスデ
ータ△ｏ”−Ａ１２のビットがそのまま入力され、ＭＳ
Ｂ（ｆｉ上位ビット）であるＡ１３は別途入力されてい
る（詳１ｏ後述）。更に、これらＲＯＭ１１．１２はチ
ップイネーブル信号σＦにより、チップセレクトが行わ
れ、データバス上に例えば８ビツトのデータが出力され
る。

ＲＯＭバンクレジスタ２（前述のバンクレジスタ２に相
当）としては、クロックにより入力データをラッチする
ラッチ２１が用いられる。ラッチ２１としては、例えば
７４ＬＳ１７５が用いられる。ラッチ２１の入力には、
ＲＯＭ１のバンク切換えのためのデータ２ビツト（ＤＢ
Ｏ，ＤＢＩ　’）と、ラッチ用クロックが入っている。

ＲＯＭマツプ切換回路４（前述の切換回路４に相当）は
、インバータＧとデータセレクタ４１より構成されてい
る。該データセレクタ４１としては、例えば７４ＬＳ１
７５が用いられる。データセレクタ４１は複数組（ここ
では３組）のＡ、８２つの入力を持っており、このＡ、
８２人力のうらの何れか一方の入力（ＡかＢ）を端子Ｉ
Ｙ、２Ｙ、３Ｙに出力するようになっている。そして、
このＡ、８何れかの切換えはＲＯＭ領域切換回路３（前
述の領域切換回路３に相当）により行われる。例えば、
切換人力Ｓが１”の時には六入力が出力側に接続され、
“Ｏ１１の時にはＳ入力が出力側に接続される。

ラッチ２１の１Ｑ出力はデータセレクタ４１の１八入力
に、１Ｑ出力は２Ａ入力に、２Ｑ出力は３Ｂ入力に、Ｍ
ＳＢアドレスデータＡｌｌは２Ｂ。

３八入力に、インバータＧによる反転信号（Ａ　ｔｉ）
が１８人力にそれぞれ接続されている。そして、データ
セレクタ４１の１Ｙ出力は第１のＲ０Ｍ１１のチップイ
ネーブル入力ＣＥに、２Ｙ出力は第２のＲＯＭ１２のチ
ップイネーブル入力？ｎ“にそれぞれ接続され、３Ｙ出
力は第２のＲＯＭ１２のアドレス入力△１３に接続され
ている。そして第１のＲＯＭ１１にファームウェア及び
バンク０が入り、第２のＲＯＭ１２にバンク１とバンク
２とがそれぞれ入っている。ここで、バンク（ｂａｎｋ
）とはメモリブロックの単位を示す。このように構成さ
れた回路の動作を説明すれば以下の通りである。

ラッチ２１に入力されるバンクセレクトデータは、ＤＢ
Ｏ，ＤＢｌの２ピツトあるので、計４昭のバンクをセレ
クトすることができる。今、ＲＯＭ領域切換回路３のオ
ンオフスイッチＳＷがオフでデータセレクタ４１のＳ入
力が１”の場合について考える。この場合には該データ
セレクタ４１は六入力接続モードとなって、１Ａ、２Ａ
、３Ａに入力されたデータがそのままＩＹ、２Ｙ、３Ｙ
から出力される。先ず、ＤＢＯ−０の時には、１Ｑ＝０
．１’万＝１となってデータセレクタ４１に入るので、
１Ｙが“Ｏｎとなって第１のＲＯＭ１１がセレクトされ
、メモリマツプはバンクＯがセレクトされる。第２のＲ
ＯＭ１２は２Ｙが１″であるのでセレクトされない。尚
、この時には、ＤＢ１データはデータセレクタ４１の出
力３Ｙに現われないので、ＤＢ１データの値の如何は問
題とならない。

次にＤＢＯ−１になると、ＩＱ＝１．１０−０となって
データセレクタ４１に入るので、２Ｙのみ“ＯＮとなっ
て今度は第２のＲＯＭ１２がセレクトされ、メモリマツ
プはバンク１かバンク２がセレクトされる。そして、こ
の時のバンク１．バンク２の切換えはアドレスデータΔ
！３で行う。

即ち、Ａ＋　ｓ　−０がデータセレクタ４１に入るとＲ
ＯＭ５２の△１１人カー〇になってバンク１がセレクト
され、Ａｔ５−１がデータセレクタ４１に入るとＲＯＭ
５２のＡ１３人カー１になってバンク２がセレクトされ
る。

次に、ＲＯＭ（１１切換回路３のオンオフスイッチＳＷ
がオンでデータセレクタ４１のＳ入力が“０゛′の場合
について考える。この場合には、該データセレクタ４１
は８人力接続モードとなって、１Ｂ、２Ｂ、３Ｂに入力
されたデータがそのままＩＹ、２Ｙ、３Ｙから出力され
る。従って、セレクトデータＤ［３０，Ｄ［３１はＲＯ
Ｍ１１．１２のセレクト信号としては機能せず、専らア
ドレスデータＡ１３により行われる。即ち、Ａｔ１−１
の時には１Ｂ入力がＯＩ＋となって第１のＲＯＭ１１が
セレクトされ、メモリマツプはバンクＯがセレクトされ
る。次にＡｔ　ｓ　”Ｏになると、今度は第２のＲＯＭ
１２がセレクトされ、メモリマツプとしてはバンク１か
バンク２がセレクトされる。

このバンクのセレクトのための信号は、ＤＢＩにより行
われる。即ら、ＤＢ１＝Ｏの時にはＲＯＭ１２のＡ１３
人力に“′０°′が入ってバンク１がセレクトされ、Ｄ
Ｂｌ−１の時にはＲＯＭ１２のＡ１３人力に“１°′が
入ってバンク１がセレクトされる。

第３図は第２図に示す実施例によりセレクトされるメモ
リマツプ例を示す図である。例えば（イ）に示すように
各バンクごとにその先頭にそれぞれベクトルアドレスを
持つ方式のマツプ領域を設ける方式では以下のような用
い方が考えられる。

■２ｆｉ類のファームウェアをバンクＯ，バンク１にそ
れぞれ格納する。

■バンクＯにファームウェアを格納し、バンク１にデー
タ（例えばクロックジェネレータのパターン等〉やＲＡ
Ｍにロードして使用するプログラム（例えば診断プログ
ラム等）を格納する。

しかしながら、■に示す方式の場合、データやプログラ
ムの転送中に予期しない割り込みが発生すると、バンク
１にベクトルアドレス及び割り込みルーチンを余計に設
ける必要があり、メモリの効率的使用ができない。従っ
て、■に示す方式を採用する場合には、（ロ）に示すよ
うに各バンクでベクトルアドレス及び割り込みルーチン
を共用できるようなメモリマツプ方式を採用するのが望
ましい。（イ）はデータセレクタ４１のΔ入力がセレク
トされた場合の、（０）はデータセレクタ４１の８入力
がセレクトされた場合のそれぞれマツプ例を示している
。

上述の説明においては、アドレスとしてＡｏ〜Ａｌｓま
での１４ビツトの場合を示したが、これに限らず任意の
ピット数を用いることができる。

従って、メモリとして用いるＲＯＭの周数も２個に限る
ものではなく任意の個数のものを用いることができる。

又、使用するバンクの数も上述の３個に限る必要はない
。

［発明の効果］以上詳柵にシ２明したように、本発明によればＲＯＭの
アドレスをメモリマツプモードに応じて自動的に切換え
ることができる。従って、ユーザごとにＲＯＭメモリマ
ツプが異なってもハードウェアの設定によりＲＯＭメモ
リマツプを切換えられるようにしてメモリ回路自体を共
用化することができるメモリマツプ切換回路を提供する
ことができ、実用上の効果が大きい。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一
実施例を示す構成ブロック図、第３図はメモリマツプ例
を示す図である。第１図、第２図において１はメモリ、２はバンクレジスタ、３は領域切換回路、４は切換回路、１１．１２はＲＯＭ。２１はラッチ、４１はデータセレクタ、ＳＷはオンオフスイッチである。手続補正書（自発）昭和ら１年７月ｑ日２、発明の名称事件との関係　　待　訂　出　願　人任　所　　神奈川県用崎市中原区上小田中１０１５番地
（５２２）氏名　　富士通株式会社代表者　山本卓眞５、補正命令の日付自発６、補正の対象明柵書の「発明の詳細な説明」の欄７、補正の内容明ｍ書第１ページ第１９行目の［・・・メモリ領域切換
回路。］の次に改行して「３、発明の詳細な説明」を追
加する。以上

Claims

【特許請求の範囲】アドレスバス信号線と、データバス信号線と、メモリ（
１）とを備え、データバス信号線に供給されたバンク指
定情報をバンクレジスタ（２）にラッチし、アドレスバ
ス信号線に供給されたアドレスと、バンクレジスタ（２
）のラッチするアドレスとにより、指定されたバンクの
特定のアドレスをアクセスするメモリ領域切換回路にお
いて、メモリ領域を切換えるための信号を与える領域切
換回路（３）と、これらバンクレジスタ（２）及びアドレスバス信号線の
一部の信号線とに接続され、領域切換回路（３）の出力
を受けてバンクレジスタ（２）又は上記一部の信号線を
選択的にメモリにアドレス情報として供給する切換回路
（４）とにより構成されてなるメモリ領域切換回路。