JPH06162228A

JPH06162228A - データフロープロセッサ装置

Info

Publication number: JPH06162228A
Application number: JP4316918A
Authority: JP
Inventors: Shingo Nomura; 進吾野村
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1992-11-26
Filing date: 1992-11-26
Publication date: 1994-06-10
Also published as: US5555386A

Abstract

(57)【要約】【目的】複数個のデータフロープロセッサ装置を含む
システムの、プロセッサ間の接続の設定と変更とを容易
にする。【構成】複数個の入力ポートＩＮＡ、ＩＮＢと複数個
の出力ポートＰＯＲＴＡ、Ｂを有するデータフロープロ
セッサ１０に、分岐制御パラメータレジスタ群１８を設
け、入力される所定の書式のデータパケットに格納され
た分岐制御パラメータをレジスタ群１８に格納する。分
岐部１６は、入力されるデータパケットに含まれる所定
のパラメータと、分岐制御パラメータレジスタ群１８に
格納された分岐制御パラメータとを比較し、比較結果に
基づいてポートＡ、Ｂのいずれか一方に出力する。この
データフロープロセッサ１０を複数個準備し、入力ポー
トと出力ポートとを相互に接続し、各プロセッサの分岐
制御パラメータを設定するデータパケットを順次与える
ことより、各データフロープロセッサ間の接続関係が決
定される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば「処理命令＋
被処理データ」という書式に従うデータパケットを処理
するためのデータフロープロセッサ装置に関し、特に、
複数個のデータフロープロセッサ装置の接続を容易に設
定したり、変更したりすることができるデータフロープ
ロセッサ装置に関する。

【０００２】

【従来の技術】並列処理計算機の一例として、データフ
ロープロセッサ装置がある。データフロープロセッサ装
置は非ノイマン型プロセッサの１種であって、「処理命
令＋被処理データ」という書式に従うデータパケットを
処理するものである。１つの処理命令に被処理データが
２つ必要である場合、データパケットの待ち合わせを行
ない、処理の対象となるデータがそろった命令に対して
実行を行なう。したがって、ノイマン型のコンピュータ
のように処理の順序がプログラムカウンタに依存するも
のではなく、データの流れに沿って並列した処理が実行
できるという特徴がある。

【０００３】従来のデータフロープロセッサ装置に類似
した装置が、特開昭６２−９７０４２号公報（特願昭６
０−２３６７３５号）に開示されている。この装置は、
トークンメモリと呼ばれるメモリと複数個のファンクシ
ョナルユニットからなる。トークンメモリの出力は各フ
ァンクショナルユニットの入力に接続されており、各フ
ァンクショナルユニットの出力はトークンメモリの入力
に接続されている。

【０００４】この装置においてはデータパケットに類似
するものとして、トークンパケットと呼ばれるものが使
用されている。トークンパケットは、完全トークンパケ
ットと結果トークンパケットとに分類される。完全トー
クンパケットとは、トークンメモリにおいて作成される
パケットで、たとえば２入力命令において演算実行のた
めのデータがそろったパケットをいい、ノード名と２つ
のデータとからなる。ノード名とは、この完全トークン
パケットに基づいて行なわれた演算結果の、トークンメ
モリ内の宛て先を示し、より具体的にはこのトークンパ
ケット中のデータに対する処理方法を示す。結果トーク
ンパケットとは、各ファンクショナルユニットで行なわ
れた演算結果を示すパケットであり、ノード名と結果デ
ータとからなる。

【０００５】この従来技術の装置はさらに、各トークン
パケットに「ＩＤ番号」というデータを含ませる。また
各ファンクショナルユニットにはそれぞれＩＤ番号が割
り当てられる。そして、トークンメモリから完全トーク
ンパケットを出力する場合には、この完全トークンパケ
ットに含まれるＩＤ番号を参照し、一致するＩＤ番号を
有するファックショナルユニットにこの完全トークンパ
ケットを与えるようにする。このために、従来の装置の
トークンメモリにはＩＤ番号判別回路が設けられる。

【０００６】なお、複数個のファンクショナルユニット
が同一のＩＤ番号を持ってもよいこととされており、そ
の場合にはＩＤ番号判別回路が、この同一のＩＤ番号を
有するファンクショナルユニットのうち、現在使用され
ていないファンクショナルユニットに対してトークンパ
ケットを与える。

【０００７】

【発明が解決しようとする課題】しかし、この従来の装
置では、１つのデータフロープロセッサ装置内に、複数
個の、異種のファンクショナルユニットを組込むことを
容易にすることが目的とされている。

【０００８】これに対して、データフロープロセッサ装
置を複数個接続させて、複数個の処理を同時に実行させ
ることが考えられる。そのように複数個のデータフロー
プロセッサ装置を接続して動作させようとする場合、上
述した従来の技術はそのままでは適用できない。これを
解決するために、予め各データフロープログラム装置に
ＩＤ番号を付しておき、入力されるデータパケットにも
同種のＩＤ番号のような情報を含ませておくことが考え
られる。しかしこの場合には、ＩＤ番号の設定が固定さ
れるために、ハードウェアの接続を行なう場合には、Ｉ
Ｄ番号を考慮して行なう必要があり、また接続が固定化
されるためプログラム作成上大きな困難があった。ま
た、プロセッサ間の接続を変更する場合にも実際の装置
間のハードウェア的接続と各プロセッサのＩＤ番号の設
定とを考慮して行なう必要がある。そのため、多種多様
な接続を複数個のデータフロープロセッサ装置を用いて
実現することが非常に難しかった。

【０００９】それゆえにこの発明の目的は、複数個のプ
ロセッサ装置を相互に接続して同時に処理を実行させる
場合において、こうしたデータフロープロセッサ装置の
間の接続関係を容易に設定したり変更したりすることが
可能なデータフロープロセッサ装置を提供することであ
る。

【００１０】

【課題を解決するための手段】請求項１に記載のデータ
フロープロセッサ装置は、複数個のデータパケット入力
ポートと、複数個のデータパケット出力ポートと、デー
タパケット入力ポートのいずれかから入力される特定の
データパケットに含まれる所定の分岐制御情報を格納す
るための分岐制御情報格納手段と、データパケット入力
ポートから入力される通常のデータパケットに対して必
要な処理を行ない、出力データパケットを出力するため
のパケット処理手段と、出力データパケットに含まれる
分岐条件情報と、分岐制御情報格納手段に格納されてい
る分岐制御情報とに基づいて複数個のデータパケット出
力ポートのいずれかを選択して、選択されたデータパケ
ット出力ポートから出力データパケットを出力するため
の分岐制御手段とを含む。

【００１１】

【作用】請求項１に記載のデータフロープロセッサ装置
では、特定のデータパケットが入力されると、そのデー
タパケットに含まれる分岐制御情報が分岐制御情報格納
手段に格納される。パケット処理手段によって必要な処
理がされた出力データパケットに含まれる分岐条件情報
と、分岐制御情報格納手段に格納されている分岐制御情
報とに基づいて、分岐制御手段は、データパケット出力
ポートのいずれか１つを選択して出力データパケットを
出力する。予め所望の接続を設定するような分岐制御情
報を含む特定のデータパケットをデータフロープロセッ
サに与えておくことによって、各データフロープロセッ
サ装置から出力データパケットが出力されるデータパケ
ット出力ポートを様々に設定することが可能となる。そ
れにより、相互に接続された複数個のデータフロープロ
セッサ装置の論理的な接続関係を初期化しておくことが
できる。

【００１２】

【実施例】以下本発明の一実施例のデータフロープロセ
ッサ装置を、図面を参照しながら詳細に説明する。

【００１３】図１は、本発明の一実施例のデータフロー
プロセッサ１０のブロック図である。図１を参照して、
このデータフロープロセッサ１０は、２つのデータパケ
ット入力ポートＩＮＡ，ＩＮＢを有し、入力されるデー
タパケットをパラレル／シリアル変換するための入力部
１２を含む。入力部１２は２つの出力を有する。一方の
出力には、入力されるデータパケットに対し、後述する
ような所定の演算を行なって出力データパケットを作成
する演算部１４の入力が接続されている。演算部１４の
出力は、２つの出力ポートＰＯＲＴＡ、ＰＯＲＴＢ
を有し、後述するような方法に従ってデータパケットの
２つのポートのいずれか一方から出力するための分岐部
１６の入力に接続されている。

【００１４】分岐部１６には、出力データパケットをい
ずれのポートに出力するかを定める際に用いられるパラ
メータを格納する分岐制御パラメータレジスタ群１８が
接続されている。

【００１５】入力部１２の２つの出力のうち演算部１４
に接続されているもの以外のものは、分岐部１６の入力
の一方に接続されている。入力部１２は、入力されるデ
ータパケットが、このデータフロープロセッサ１０に向
けられたものか、他のデータフロープロセッサに向けら
れたものかを判断し、データフロープロセッサ１０に向
けられたものであれば演算部１４に、それ以外の場合に
は分岐部１６に、それぞれこのパケットを与える。この
判断の際、データフロープロセッサ１０を特定するため
の情報がプロセッサ１０とデータパケットとの双方に必
要となるが、入力部１２がそのデータフロープロセッサ
１０を特定するためのＩＤパラメータを自分自身に格納
するものでもよく、後述するように分岐制御パラメータ
レジスタ群１８に含まれるＩＤパラメータレジスタを参
照してもよい。

【００１６】図２を参照して、分岐制御パラメータレジ
スタ群１８は、データフロープロセッサ１０を特定する
ためのＩＤパラメータ（ＰＥ）を格納するためのＩＤパ
ラメータレジスタ２０と、後述するようにデータパケッ
ト内のデータと比較して具体的な出力ポートを決定する
際に用いられる分岐比較データパラメータ（ＲＤ）を格
納する分岐比較データパラメータレジスタ２２と、分岐
比較データパラメータの比較の際に、データのどの部分
を用いて比較をするかを特定するための分岐比較マスク
パラメータ（ＲＭ）を格納する分岐比較マスクパラメー
タレジスタ２４とを含む。これらレジスタ２０，２２，
２４はいずれも分岐部１６（図１参照）に接続されてい
る。そしてこれらレジスタ２０、２２、２４に格納され
るパラメータは、データフロープロセッサ１０に入力さ
れる特定のデータパケット（たとえば電源投入した後、
機器内の各レジスタの状態を初期化するマスタリセット
直後に入力される所定形式のデータパケット）から読込
まれ格納される。

【００１７】図３は、図１に示されるデータフロープロ
セッサ１０を４つ接続したシステム例を示す。このシス
テムは、４つのデータフロープロセッサ１０ａ〜１０ｄ
を含む。これらデータフロープロセッサをそれぞれＰＥ
＃０、ＰＥ＃１、ＰＥ＃２、ＰＥ＃３と呼ぶことにす
る。

【００１８】ＰＥ＃０の一方の出力ポートＡは出力信号
線３２を介してＰＥ＃３の一方の入力に接続される。Ｐ
Ｅ＃０の他方の出力ポートＢは、出力信号線３０を介し
てＰＥ＃１の一方の入力に接続される。ＰＥ＃１の出力
ポートＡは、出力信号線４０を介してＰＥ＃０の一方の
入力に接続されている。ＰＥ＃０の他方の入力には、こ
のシステムへの入力信号（データパケット）ＩＮ１が与
えられる。

【００１９】ＰＥ＃２の一方の出力ポートＡは出力信号
線３４を介してＰＥ＃１の他方の入力に接続されてい
る。ＰＥ＃２の他方の出力ポートＢは、出力信号線３６
を介してＰＥ＃３の他方の入力に接続されている。ＰＥ
＃３の出力ポートＡは、出力信号線３８を介してＰＥ＃
２の一方の入力に接続されている。ＰＥ＃２の他方の入
力には、このシステムへの入力信号（データパケット）
ＩＮ２が与えられる。ＰＥ＃１およびＰＥ＃３の出力ポ
ートＢはそれぞれ出力信号（データパケット）ＯＵＴ
１、ＯＵＴ２を出力する。

【００２０】図３に示されるシステムのハードウェア的
な接続は図に示すとおりである。しかし、このシステム
の各プロセッサ１０ａ〜１０ｄの接続関係は、実際に
は、以下に述べるような方法でシステムの立上げ時、あ
るいはそれ以後の任意のときに特定の書式のデータパケ
ットを入力信号ＩＮ１、ＩＮ２として与えることにより
設定することができる。

【００２１】図４は、接続を設定するためのデータパケ
ットの特定の書式を示す。図４に示されるように、この
データパケットは、各々３２ビットからなる２ワードを
含む。

【００２２】図４（ａ）を参照して、１ワードめのビッ
ト２９〜ビット２２がオペレーションコードＯＰＣであ
る。ビット２０〜ビット１２は、このデータパケットが
与えられるデータフロープロセッサに設定されるＩＤパ
ラメータＰＥ＃である。ビット５〜ビット０には、分岐
比較マスクパラメータＲＭの上位６ビットが格納され
る。

【００２３】図４（ｂ）を参照して、２ワード目のビッ
ト３０〜ビット２８には、分岐比較マスクパラメータＲ
Ｍの下位３ビットが格納される。ビット２７〜ビット１
９には、分岐比較データパラメータＲＤが格納される。

【００２４】図５には、図３に示されるようなシステム
に投入される通常の処理のためのデータパケットの書式
が示されている。図５に示されるように、通常のデータ
パケットも２ワード構成となっている。

【００２５】図５（ａ）を参照して、１ワード目のビッ
ト２９〜ビット２２には、オペレーションコードＯＰＣ
が格納される。ビット２０〜ビット６には、このデータ
パケットの宛て先のデータフロープロセッサを特定する
ＩＤパラメータＰＥ＃およびデータフロープロセッサの
ノード番号ＮＤ＃が格納される。ビット５〜ビット０に
は、ＧＮ＃の上位６ビットが格納される。

【００２６】図５（ｂ）を参照して、２ワード目のビッ
ト３０〜ビッ１３には、ＧＮ＃の下位１８ビットが格納
される。さらにビット１２〜ビット１には、１２ビット
の被処理データが格納される。

【００２７】図４および図５を通じて、各ワードのビッ
ト３１は第１ワード、第２ワードの識別子を示す。

【００２８】以下、図１〜図４を参照して、図３に示さ
れる複数のデータフロープロセッサ装置からなるシステ
ムの初期化例について説明する。この初期化に先立ち、
各データフロープロセッサ１０ａ〜１０ｄ内のレジスタ
はすべて初期化されている。この場合たとえば、図１に
示される分岐制御パラメータレジスタ群１８の格納内容
がすべて０に初期化されているものとする。

【００２９】まず、ＰＥ＃０に入力される入力信号ＩＮ
１のデータパケットのＰＥ＃、ＲＤ、ＲＭをそれぞれ
“０”、“２”、“２”とする。ＰＥ＃０〜ＰＥ＃３は
いずれも、マスタリセット後初めて入力されるデータパ
ケットを、自分向けのデータパケットとして取扱い、そ
のデータパケットに含まれるＰＥ＃、ＲＤ、ＲＭの値
を、対応するＩＤパラメータレジスタ２０、分岐比較デ
ータパラメータレジスタ２２、分岐比較マスクパラメー
タレジスタ２４に取込む。その後そのデータパケットは
出力されず消去される。

【００３０】したがって、上述したようなデータパケッ
トがＰＥ＃０に与えられることにより、ＰＥ＃０のＩＤ
パラメータレジスタ２０、分岐比較データパラメータレ
ジスタ２２、分岐比較マスクパラメータレジスタ２４に
それぞれ“０”、“２”、“２”が書込まれる。

【００３１】次に、ＰＥ＃０の入力信号ＩＮ１として、
ＰＥ＃、ＲＤ、ＲＮとして“３”、“４”、“０”を含
むデータパケットを与える。この場合、ＰＥ＃０の入力
部１２（図１参照）は、自己のＩＤパラメータレジスタ
２０の内容“０”と、入力されるデータパケットのＰＥ
＃“３”とを比較する。両者が一致しないため、入力部
１２はこのデータパケットを直接分岐部１６に与える。
分岐部１６は、次のようにしてこのデータパケットの出
力ポートを定める。

【００３２】図１の分岐部１６は、次の式に従ってデー
タパケットを分岐する出力ポートを決定する。

【００３３】 (RM.AND.PE＃).EXOR.(RM.AND.RD) …（１）ただし、ＲＤ、ＲＭはそれぞれ、データフロープロセッ
サ１０の分岐比較データパラメータレジスタ２２および
分岐比較マスクパラメータレジスタ２４に格納されてい
る値を、ＰＥ＃は、入力されるデータパケットのビット
２０〜ビット１２をそれぞれ示す。

【００３４】分岐部１６は、式（１）の値が０であれば
データパケットをＡポートへ、１であればデータパケッ
トをＢポートへそれぞれ出力する。

【００３５】上述の式（１）によるポートの切換えを、
より具体的に、以下の表１、表２を参照して説明する。

【００３６】

【表１】

【００３７】

【表２】

【００３８】すなわちＲＭは、データフロープロセッサ
に格納されているＲＤと、入力されるデータパケットの
ＰＥ＃との、第何ビット目が比較の対象となるかを定め
るためのものである。表１に示される例ではＲＭにより
ビット６が比較の対象とされている。表１では、ＲＤ、
ＰＥ＃のビット６はいずれも“１”であり、式（１）の
値は“０”となる。したがってこのデータパケットはＡ
ポートに出力される。

【００３９】一方、表２に示される例の場合にはＲＤ、
ＰＥ＃のビット６は、それぞれ“１”、“０”である。
したがって式（１）の値は“１”となり、データパケッ
トはＢポートに出力される。

【００４０】再び初期化の動作に戻り、データフロープ
ロセッサ装置ＰＥ＃０に入力される入力信号ＩＮ１のデ
ータパケットのＰＥ＃、ＲＤ、ＲＭをそれぞれ“３”、
“４”、“０”とする。この場合ＰＥ＃が自己のものと
異なるために、ＰＥ＃０はこのデータパケットを２つの
ポートＡ、Ｂのいずれか一方に出力する。前述した式
（１）に従えば出力はポートＡにされることになる。こ
れにより、ＰＥ＃３のＩＤパラメータレジスタ２０と、
分岐比較データパラメータレジスタ２２と、分岐比較マ
スクパラメータレジスタ２４とにそれぞれ“３”、
“４”、“０”が書込まれる。

【００４１】次に、ＰＥ＃２に入力される入力信号ＩＮ
２のデータパケットのＰＥ＃、ＲＤ、ＲＭをそれぞれ
“２”、“２”、“０”とする。ＰＥ＃２に入力される
データパケットは、マスタリセット後これが最初のもの
であるから、ＰＥ＃２のＩＤパラメータレジスタ２０
と、分岐比較データパラメータレジスタ２２と、分岐比
較マスクパラメータレジスタ２４とにそれぞれ“２”、
“２”、“０”が書込まれる。

【００４２】次に、ＰＥ＃２に入力される入力信号ＩＮ
２のデータパケットのＰＥ＃、ＲＤ、ＲＭをそれぞれ
“１”、“４”、“０”とする。このデータパケットは
ＰＥ＃２と異なるＰＥ＃を持っているために、ＰＥ＃２
からその出力ポートＡ、Ｂのどちらか一方に出力され
る。この場合、上述の式（１）に従って、データパケッ
トはポートＡからＰＥ＃１に与えられる。ＰＥ＃１にと
ってこのデータパケットは、マスタリセット後初めての
データパケットである。したがって、ＰＥ＃１のＩＤパ
ラメータレジスタ２０と、分岐比較データパラメータレ
ジスタ２２と、分岐比較マスクパラメータレジスタ２４
とにそれぞれ“１”、“４”、“０”が書込まれる。

【００４３】上述の説明ではＰＥ＃０に入力される入力
信号ＩＮ１およびＰＥ＃２に入力される入力信号ＩＮ２
を用いてＰＥ＃０〜ＰＥ＃３を初期化した。しかし、デ
ータパケットのＰＥ＃の内容を各データフロープロセッ
サ装置ＰＥ＃０、ＰＥ＃３、ＰＥ＃２、ＰＥ＃１という
順序で代えながら、上述した各データパケットを入力信
号ＩＮ１として与えることにより、ＰＥ＃０、ＰＥ＃
３、ＰＥ＃２、ＰＥ＃１の順序でシステム内のデータフ
ロープロセッサ装置がすべて初期化される。同様にＰＥ
＃２を基本としてすべてのデータフロープロセッサ装置
を初期化することもできる。これに限らず、本発明によ
るデータフロープロセッサ装置を複数個接続したシステ
ムでは、どのデータフロープロセッサ装置を基本として
もシステム全体の初期化を行なうことかできる。

【００４４】一旦このように接続関係を設定した後、再
び図４に示される書式のデータパケットを各データフロ
ープロセッサ装置に与えることにより、接続関係を変え
ることも容易に行なえる。

【００４５】通常時の、このシステムの動作は以下のよ
うに行なわれる。図６を参照して、今、ＰＥ＃０、ＰＥ
＃３の各プロセッサのＩＤパラメータと、分岐比較デー
タパラメータと、分岐比較マスクパラメータとが、次の
表３のように設定されているものとする。

【００４６】

【表３】

【００４７】ＩＮ１に入力されるデータパケットにおい
て、図５に示されるフォーマットのＰＥ＃＆ＮＤ＃で示
されるフィールドの上位８ビットめを“１”とする。す
ると、前述した式（１）に従って、入力ＩＮ１からＰＥ
＃０に入力されたパケットは、ＰＥ＃０では処理されず
ＰＥ＃０のＡポートから出力信号線３２を介してＰＥ＃
３の入力の一方に与えられる。ＰＥ＃３は、入力される
データパケットのＰＥ＃と、自己のＩＤパラメータとが
一致しないため、何も処理せずこれを次のようにして出
力する。前述の式（１）に従えば、ＰＥ＃３において、
このようなデータパケットが入力された場合の式（１）
の値は“１”となる。したがってこのデータパケットは
ＰＥ＃３のＢポートからＯＵＴ２として出力されること
になる。

【００４８】同様に、データパケットのＰＥ＃の値を、
そのデータパケットに対して処理を行なうべきデータフ
ロープロセッサ装置のＩＤパラメータレジスタの内容と
することにより、その目的のデータフロープロセッサ装
置までデータパケットを転送させることができる。ま
た、各データフロープロセッサ装置ごとにＩＤパラメー
タレジスタ、分岐比較データパラメータレジスタ、分岐
比較マスクパラメータレジスタの値をデータパケットに
よって設定することかでき、複数のデータフロープロセ
ッサ装置を接続した場合にも、各データフロープロセッ
サ装置の間の論理的な接続を容易に設定、変更すること
ができる。

【００４９】

【発明の効果】以上のように請求項１に記載のデータフ
ロープロセッサ装置では、出力データパケットに含まれ
る分岐条件情報と、分岐制御情報格納手段に格納されて
いる分岐制御情報とに基づいて、出力データパケットが
出力されるデータパケット出力ポートが選択される。複
数個のデータフロープロセッサ間の所望の接続を規定す
る分岐制御情報を含む特定のデータパケットを予めデー
タフロープロセッサに与えて各データフロープロセッサ
の分岐制御情報を初期化しておくことにより、出力デー
タパケットが出力されるデータパケット出力ポートを各
データフロープロセッサごとに別個に設定することがで
きる。このため、複数個のデータフロープロセッサ装置
の接続関係を容易に設定したり変更したりすることが可
能となる。

【図面の簡単な説明】

【図１】本発明の一実施例のデータフロープロセッサ装
置のブロック図である。

【図２】分岐制御パラメータレジスタ群の概略図であ
る。

【図３】本発明の一実施例のデータフロープロセッサ装
置を複数個含むシステムにおけるプロセッサ装置の接続
を示す模式図である。

【図４】本発明のデータフロープロセッサの、初期設定
用のデータパケットの書式を示す模式図である。

【図５】本発明の一実施例のデータフロープロセッサ装
置の基本的なデータパケットき書式を示す模式図であ
る。

【図６】本発明の一実施例のデータフロープロセッサ装
置を含むシステムの操作例を示す模式図である。

【符号の説明】

１０データフロープロセッサ１２入力部１４演算部１６分岐部１８分岐制御パラメータレジスタ群２０ＩＤパラメータレジスタ２２分岐比較データパラメータレジスタ２４分岐比較マスクパラメータレジスタ

Claims

【特許請求の範囲】

【請求項１】複数個のデータパケット入力ポートと、前記データパケット入力ポートのいずれかから入力され
る特定のデータパケットに含まれる所定の分岐制御情報
を格納するための分岐制御情報格納手段と、前記データパケット入力ポートから出力される通常のデ
ータパケットに対して必要な処理を行ない、出力データ
パケットを出力するためのパケット処理手段と、前記出力データパケットに含まれる分岐条件情報と、前
記分岐制御情報格納手段に格納されている前記分岐制御
情報とに基づいて前記複数個のデータパケット出力ポー
トのいずれかを選択し、選択されたデータパケット出力
ポートから前記出力データパケットを出力するための分
岐制御手段とを含む、データフロープロセッサ装置。