JPS61276032A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS61276032A JPS61276032A JP60119035A JP11903585A JPS61276032A JP S61276032 A JPS61276032 A JP S61276032A JP 60119035 A JP60119035 A JP 60119035A JP 11903585 A JP11903585 A JP 11903585A JP S61276032 A JPS61276032 A JP S61276032A
- Authority
- JP
- Japan
- Prior art keywords
- data
- token
- tag
- field
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims description 19
- 238000004364 calculation method Methods 0.000 claims description 18
- 230000006870 function Effects 0.000 abstract description 14
- 230000009471 action Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 15
- 230000004044 response Effects 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 8
- 238000007781 pre-processing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、タグ付トークン制御方式を用いたデータフ
ロー計算機の演算処理要素(プロセッシングエレメント
)などの情報処理装置に関するものである。ここで、タ
グ付トークン制御方式とは、データフローグラフの同一
アーク上に複数のトークンが存在する時、混乱なく命令
を実行させるために各トークンにタグデータ(識別子デ
ータ)を付加し、同じタグを持つトークン同志をオペラ
ンドデータとして演算を行う方式をいう。
ロー計算機の演算処理要素(プロセッシングエレメント
)などの情報処理装置に関するものである。ここで、タ
グ付トークン制御方式とは、データフローグラフの同一
アーク上に複数のトークンが存在する時、混乱なく命令
を実行させるために各トークンにタグデータ(識別子デ
ータ)を付加し、同じタグを持つトークン同志をオペラ
ンドデータとして演算を行う方式をいう。
従来の技術
データフロー実行制御方式を用いた計算機(データフロ
ー計算a)は、従来のフォノ・ノイマン型計算機と異な
ってプログラムカウンタを持たず、「演算に必要なデー
タ、即ちオペランドデータが全て揃った時点からその命
令が実行可能になる」というデータ駆動の規則に従って
命令実行が制御される。このデータ駆動の規則によれば
、オペランドデータが揃って実行可能となった命令が複
数個あれば、これらを同時に並列実行できるので、フォ
ノ・ノイマン型計算機に比較して高い処理能力を実現す
ることが可能である。
ー計算a)は、従来のフォノ・ノイマン型計算機と異な
ってプログラムカウンタを持たず、「演算に必要なデー
タ、即ちオペランドデータが全て揃った時点からその命
令が実行可能になる」というデータ駆動の規則に従って
命令実行が制御される。このデータ駆動の規則によれば
、オペランドデータが揃って実行可能となった命令が複
数個あれば、これらを同時に並列実行できるので、フォ
ノ・ノイマン型計算機に比較して高い処理能力を実現す
ることが可能である。
第8図が、例えば3個のプロセッシングエレメント(P
E ; Processing Element)で
並列命令実行を行うためのデータフロー計算機の一般的
な構成図であり、この発明においても基本的にこの構成
を想定している。1、〜13がプロセッシングエレメン
トであり、トークンネットワーク2によって、トークン
情報の通信をプロセッシングエレメント11〜13間、
またはプロセッシングエレメント11〜13と外部との
間で行う。
E ; Processing Element)で
並列命令実行を行うためのデータフロー計算機の一般的
な構成図であり、この発明においても基本的にこの構成
を想定している。1、〜13がプロセッシングエレメン
トであり、トークンネットワーク2によって、トークン
情報の通信をプロセッシングエレメント11〜13間、
またはプロセッシングエレメント11〜13と外部との
間で行う。
第9図が、一般的なプロセッシングエレメント11〜1
3の構成であり、3がデータフロープログラムを格納す
るプログラム記憶部、4がオペランドデータの待ち合わ
せを行い、必要なオペランドデータを揃えてオペランド
データ演算部5に渡す機能を果たす待ち合わせ部であり
、オペランドデータ演算部5においてデータフロープロ
グラムで指示された命令を実行するゆ6がプロセッシン
グエレメント内ネットワークであり、プログラム記憶部
3.待ち合わせ部4.オペランドデータ演算部5.トー
クンネットワーク2の相互間の情報のやりとりを行う。
3の構成であり、3がデータフロープログラムを格納す
るプログラム記憶部、4がオペランドデータの待ち合わ
せを行い、必要なオペランドデータを揃えてオペランド
データ演算部5に渡す機能を果たす待ち合わせ部であり
、オペランドデータ演算部5においてデータフロープロ
グラムで指示された命令を実行するゆ6がプロセッシン
グエレメント内ネットワークであり、プログラム記憶部
3.待ち合わせ部4.オペランドデータ演算部5.トー
クンネットワーク2の相互間の情報のやりとりを行う。
第10図は、4次のディジタルフィルタのシグナルフロ
ー図であり、Xは入力、Yは出力、71〜75は係数Δ
。−A4との乗算を示し、81〜8−4は加算、91〜
94は遅延を示す。以下、この4次のディジタルフィル
タをデータフロー計算機で実現する方法を説明する。
ー図であり、Xは入力、Yは出力、71〜75は係数Δ
。−A4との乗算を示し、81〜8−4は加算、91〜
94は遅延を示す。以下、この4次のディジタルフィル
タをデータフロー計算機で実現する方法を説明する。
第11図は、第10図の4次のディジタルフィルタのア
ルゴリズム、即ち Y+−a =Aa・ Xr−a +A2 ・Xr−z
+Ag ・Xr−x ” AI ’ X +−+
+Ao ’ X rのプログラムをコンパイラに
よって変換した結果のデータフローグラフで、各ノード
はデータフロー計算機の命令に対応し、ノード間を接続
するアーク上をデータ(これをトークンと呼ぶ)が移動
する。従来のデータフロー計算機の構成において第1O
図における遅延を実現するために、第11図に黒丸で示
すダミートークンDTを必要個数、必要なノードに予め
配置する。このダミートークンDTの配置は、コンパイ
ラがプログラムをデータフローグラフに変換する際に決
定する(例えば、日本工業技術センター発行セミナー資
料「最新画像処理プロセッサと応用システム開発事例の
研究」第46ページ)。
ルゴリズム、即ち Y+−a =Aa・ Xr−a +A2 ・Xr−z
+Ag ・Xr−x ” AI ’ X +−+
+Ao ’ X rのプログラムをコンパイラに
よって変換した結果のデータフローグラフで、各ノード
はデータフロー計算機の命令に対応し、ノード間を接続
するアーク上をデータ(これをトークンと呼ぶ)が移動
する。従来のデータフロー計算機の構成において第1O
図における遅延を実現するために、第11図に黒丸で示
すダミートークンDTを必要個数、必要なノードに予め
配置する。このダミートークンDTの配置は、コンパイ
ラがプログラムをデータフローグラフに変換する際に決
定する(例えば、日本工業技術センター発行セミナー資
料「最新画像処理プロセッサと応用システム開発事例の
研究」第46ページ)。
発明が解決しようとする問題点
上記のようにダミートークンを用いて遅延を実現する場
合には、データフローグラフの各アーク上においてトー
クンの順序性が保たれていなければならない。即ち、ノ
ードから出力したトークンは出力された順序で出力光の
ノードに届き、ノードに示された命令の実行順序も先入
れ出しの順序性を保っていなければならない。データフ
ロー計算機の構成上も、トークンネットワーク2.プロ
セツシングエレメント内ネットワーク6、プログラム記
憶部3.待ち合わせ部4.オペランドデータ演算部5の
全ての部位において先入れ先出しの順序性が保たれてい
なければならないという制限が必要である。
合には、データフローグラフの各アーク上においてトー
クンの順序性が保たれていなければならない。即ち、ノ
ードから出力したトークンは出力された順序で出力光の
ノードに届き、ノードに示された命令の実行順序も先入
れ出しの順序性を保っていなければならない。データフ
ロー計算機の構成上も、トークンネットワーク2.プロ
セツシングエレメント内ネットワーク6、プログラム記
憶部3.待ち合わせ部4.オペランドデータ演算部5の
全ての部位において先入れ先出しの順序性が保たれてい
なければならないという制限が必要である。
その他の問題点として、既に述べたように、コンパイラ
がプログラムをデータフローグラフに変換する際に、ダ
ミートークンの配置の必要なノード、必要なダミートー
クンの数を検出し然るべきデータプログラムに変換しな
ければならず、コンパイラの構成が複雑になるという点
があげられる。
がプログラムをデータフローグラフに変換する際に、ダ
ミートークンの配置の必要なノード、必要なダミートー
クンの数を検出し然るべきデータプログラムに変換しな
ければならず、コンパイラの構成が複雑になるという点
があげられる。
またプログラムの実行時には、実行に先立って前もって
ダミートークンを配置しなければならないため、そのた
めの機構がデータフロー計算機上に必要なうえに、実行
時間の観点からはダミートークンを配置するための時間
は損失である。
ダミートークンを配置しなければならないため、そのた
めの機構がデータフロー計算機上に必要なうえに、実行
時間の観点からはダミートークンを配置するための時間
は損失である。
この発明は、上記した問題点に鑑でなされたもので、ト
ークンの順序性を考慮することなく遅延機能を実現する
ことができ、かつコンパイラの構成を簡略化できるとと
もに命令実行時間を短くすることができる情報処理W?
Rを提供することを目的とする。
ークンの順序性を考慮することなく遅延機能を実現する
ことができ、かつコンパイラの構成を簡略化できるとと
もに命令実行時間を短くすることができる情報処理W?
Rを提供することを目的とする。
問題点を解決するための手段
この発明の情報処理装置はタグデータが所定の数列関係
をもって順次異なる複数のトークンを順次時系列的に人
力し、前記複数のトークンに対しデータフロー実行制御
方式で情報処理を行う情報処理装置であって、 データフロープログラムを記憶するプログラム記憶部と
、オペランドデータの待ち合わせを行い必要なオペラン
ドデータを揃える待ち合わせ部と、前記待ち合わせ部か
ら渡されたオペランドデータに対しデータフロープログ
ラムで指示された命令を実行するオペランドデータ演算
部と、前記複数のトークン中の先行トークンのタグデー
タをこの先行トークンの後に入力される後5H−−クン
のタグデータと同じ値に変更するタグデータ変更部とを
備える構成にしたものである。
をもって順次異なる複数のトークンを順次時系列的に人
力し、前記複数のトークンに対しデータフロー実行制御
方式で情報処理を行う情報処理装置であって、 データフロープログラムを記憶するプログラム記憶部と
、オペランドデータの待ち合わせを行い必要なオペラン
ドデータを揃える待ち合わせ部と、前記待ち合わせ部か
ら渡されたオペランドデータに対しデータフロープログ
ラムで指示された命令を実行するオペランドデータ演算
部と、前記複数のトークン中の先行トークンのタグデー
タをこの先行トークンの後に入力される後5H−−クン
のタグデータと同じ値に変更するタグデータ変更部とを
備える構成にしたものである。
作用
上記のように、タグデータが所定の数列関係をもって順
次異なる複数のトークンを順次時系列的に人力し、入力
された複数のトークンに対しデータフロー実行制御方式
で情報処理を行う情報処理装置において、タグデータ変
更部によって複数のトークン中の先行トークンのタグデ
ータをこの先行トークンの後に入力される後続タグデー
タと同じ値に変更したため、タグデータが変更された先
行トークンのオペランドデータに対し前記後続トークン
のオペランドデータを待ち合わせして両オペランドデー
タを演算することにより、前記タグデータが変更された
先行トークンのオペランドデータが前記後Mトークンの
オペランドデータの出現時まで遅延されることになり、
遅延機能を実現できる。
次異なる複数のトークンを順次時系列的に人力し、入力
された複数のトークンに対しデータフロー実行制御方式
で情報処理を行う情報処理装置において、タグデータ変
更部によって複数のトークン中の先行トークンのタグデ
ータをこの先行トークンの後に入力される後続タグデー
タと同じ値に変更したため、タグデータが変更された先
行トークンのオペランドデータに対し前記後続トークン
のオペランドデータを待ち合わせして両オペランドデー
タを演算することにより、前記タグデータが変更された
先行トークンのオペランドデータが前記後Mトークンの
オペランドデータの出現時まで遅延されることになり、
遅延機能を実現できる。
このように、先行トークンのタグデータを変更すること
で遅延機能を実現すると、簡易に従来例にみられるよう
なデータフロー計算機構成上の先入れ先出し順序性を考
慮する必要がなくなり、自由な構成方法が採れるうえに
、コンパイラにおいてダミートークンの配置を鑑みたコ
ンパイルを行う必要がなくなるためにコンパイラの構成
も簡易になる。また、前処理のための機構が不要になる
うえダミートークンの配置という前処理が不要になるの
で、命令実行時間を短くすることができる。
で遅延機能を実現すると、簡易に従来例にみられるよう
なデータフロー計算機構成上の先入れ先出し順序性を考
慮する必要がなくなり、自由な構成方法が採れるうえに
、コンパイラにおいてダミートークンの配置を鑑みたコ
ンパイルを行う必要がなくなるためにコンパイラの構成
も簡易になる。また、前処理のための機構が不要になる
うえダミートークンの配置という前処理が不要になるの
で、命令実行時間を短くすることができる。
実施例
第2図が、第10図のアルゴリズムをコンパイラによっ
て変換した結果の本発明を用いたデータフロー計算機で
実行するためのデータフローグラフである。第11図と
異なる点は、遅延を行うための命令(記号りで示すノー
ド;以下、遅延命令と呼ぶ)が追加された点とダミート
ークンが不要になった点である。
て変換した結果の本発明を用いたデータフロー計算機で
実行するためのデータフローグラフである。第11図と
異なる点は、遅延を行うための命令(記号りで示すノー
ド;以下、遅延命令と呼ぶ)が追加された点とダミート
ークンが不要になった点である。
第1図が、この発明を用いたプロセッシングエレメント
(情報処理袋W)の第1の実施例の構成図である。lO
がオペランドデータ及びタグデータ演算部であり、第9
図のオペランドデータ演算部5と異なる点は、タグデー
タを1増加させる機能、即ち遅延命令を実行する機能が
追加された点である。タグ付トークン制御方式で遅延を
実現する場合には、入力データXに値に順序性(所定の
数列関係)を持つタグデータを伴なわせ、例えば入力デ
ータが入力順に値を1ずつ順次増加させたタグデータを
伴なうように入力データを入力してやれば、タグデータ
の値を1増加させる命令の実行により遅延が実現される
。この結果、タグデータをI増加した先行トークンのオ
ペランドデータを遅延して、この後に入力されるタグデ
ータの一敗した後)/N トークンのオペランドデータ
と演算することができる。なお、入力データが入力順に
値を1ずつ順次減少させたタグデータを伴なうように入
力データを入力する場合には、タグデータの値を1減少
させる命令の実行により遅延が実現できることは言うま
でもない。また、上記タグデータの増減の差分値はlに
限らず、2以上であっても良いことも言うまでもない。
(情報処理袋W)の第1の実施例の構成図である。lO
がオペランドデータ及びタグデータ演算部であり、第9
図のオペランドデータ演算部5と異なる点は、タグデー
タを1増加させる機能、即ち遅延命令を実行する機能が
追加された点である。タグ付トークン制御方式で遅延を
実現する場合には、入力データXに値に順序性(所定の
数列関係)を持つタグデータを伴なわせ、例えば入力デ
ータが入力順に値を1ずつ順次増加させたタグデータを
伴なうように入力データを入力してやれば、タグデータ
の値を1増加させる命令の実行により遅延が実現される
。この結果、タグデータをI増加した先行トークンのオ
ペランドデータを遅延して、この後に入力されるタグデ
ータの一敗した後)/N トークンのオペランドデータ
と演算することができる。なお、入力データが入力順に
値を1ずつ順次減少させたタグデータを伴なうように入
力データを入力する場合には、タグデータの値を1減少
させる命令の実行により遅延が実現できることは言うま
でもない。また、上記タグデータの増減の差分値はlに
限らず、2以上であっても良いことも言うまでもない。
また、タグ付トークン制御方式を用いな′い従来例の場
合、即ら第11関のデータフローグラフを実行するには
通例タグ付トークン制御方式は用いないのであるが、そ
ういう従来例の場合、第9図の待ち合わせ部4は、デス
ティネーションが等しいトークン同志、即ち同じ命令実
行に向かうトークン同志を待ち合わせさせ、1つのトー
クンに合成するIa能を行うものであったが、第1図の
待ち合わせ部40はデスティネーションとタグが共に等
しいトークン同志を待ち合わせさせ、1つのトークンに
合成する機能を行う点が異なる。
合、即ら第11関のデータフローグラフを実行するには
通例タグ付トークン制御方式は用いないのであるが、そ
ういう従来例の場合、第9図の待ち合わせ部4は、デス
ティネーションが等しいトークン同志、即ち同じ命令実
行に向かうトークン同志を待ち合わせさせ、1つのトー
クンに合成するIa能を行うものであったが、第1図の
待ち合わせ部40はデスティネーションとタグが共に等
しいトークン同志を待ち合わせさせ、1つのトークンに
合成する機能を行う点が異なる。
第3図が、トークンネットワーク2中で用いるトークン
のフィールド構成の一例であり、同一構成のトークンを
プロセッシングエレメント内ネットワーク6でも通信に
用いるものとする。
のフィールド構成の一例であり、同一構成のトークンを
プロセッシングエレメント内ネットワーク6でも通信に
用いるものとする。
ここで、簡単に、第1図のプロセッシングエレメントの
動作を説明する。
動作を説明する。
トークンネットワーク2からプロセッシングエレメント
に入力したトークンは、プロセッシングエレメント内ネ
ットワーク6によりまず第1ワードの第4フイールド、
即ち命令コードフィールドの内容が単項命令に対応する
ものであれば、オペランドデータ待ち合わせの必要がな
いので、直接オペランドデータ及びタグデータ演算部1
0に送り、命令コードフィールドの内容が2項命令に対
応するものであれば待ち合わせ部40に送る。遅延命令
は単項命令であるので、直接オペランドデータ及びタグ
データ演算部10に送られる。2項命令の場合、待ち合
わせ部40において、受信するトークンの第1ワードの
第2フイールド、即ちデスティネーションフィールドの
内容と、第1ワードの第5フイールド、即ちタグフィー
ルドの内容が共に一致する2つのトークンの待ち合わせ
を行い、第1ワードの第3フイールド(ビット)が「左
」である方のトークンの第2ワードの第3フイールド、
即ちデータ2フイールドに、もう一方のトークンの第2
ワードの第2フイールド、即ちデータ1フイールドの内
容を格納して、オペランドデータ及びタグデータ演算部
10ヘプロセツシングエレメント内ネツトワーク6を通
して送信する。
に入力したトークンは、プロセッシングエレメント内ネ
ットワーク6によりまず第1ワードの第4フイールド、
即ち命令コードフィールドの内容が単項命令に対応する
ものであれば、オペランドデータ待ち合わせの必要がな
いので、直接オペランドデータ及びタグデータ演算部1
0に送り、命令コードフィールドの内容が2項命令に対
応するものであれば待ち合わせ部40に送る。遅延命令
は単項命令であるので、直接オペランドデータ及びタグ
データ演算部10に送られる。2項命令の場合、待ち合
わせ部40において、受信するトークンの第1ワードの
第2フイールド、即ちデスティネーションフィールドの
内容と、第1ワードの第5フイールド、即ちタグフィー
ルドの内容が共に一致する2つのトークンの待ち合わせ
を行い、第1ワードの第3フイールド(ビット)が「左
」である方のトークンの第2ワードの第3フイールド、
即ちデータ2フイールドに、もう一方のトークンの第2
ワードの第2フイールド、即ちデータ1フイールドの内
容を格納して、オペランドデータ及びタグデータ演算部
10ヘプロセツシングエレメント内ネツトワーク6を通
して送信する。
オペランドデータ及びタグデータ演算部lOでは、受信
したトークンに演算を施す。即ち、受信したトークンの
第1ワードの第4フイールド、即ち、命令コードフィー
ルドの内容が遅延命令以外の単項演算に対応していれば
、第2ワードの第2フイールド、即ちデータエライール
ドの内容に対して命令コードフィールドの内容に対応す
る単項演算を施し、その結果データを第2ワードの第2
フイールド、即ちデータ1フイールドに書き込み、その
トークンをプロセッシングエレメント内ネットワーク6
を通してプログラム記憶部3に送信する。受信したトー
クンの命令コードフィールドの内容が2項演算に対応し
ていれば、第2ワードの第2.第3フイールド、即ちデ
ータ1フイールド及びデータ2フイールドの内容に対し
て命令コードフィールドの内容に対応する2項演算を施
し、その結果データを第2ワードの第2フイールド、即
ちデータlフィールドに書き込み、そのトークンをプロ
セッシングエレメント内ネットワーク6を通してプログ
ラム記憶部3に送信する。受信したトークンの命令コー
ドフィールドの内容が遅延命令に対応している場合には
、第1ワードの第5フイールド、即ちタグフィールドの
内容を1増加させて再びタグフィールドに書き込み、プ
ロセッシングエレメント内ネットワーク6を通してプロ
グラム記憶部3に送信する。
したトークンに演算を施す。即ち、受信したトークンの
第1ワードの第4フイールド、即ち、命令コードフィー
ルドの内容が遅延命令以外の単項演算に対応していれば
、第2ワードの第2フイールド、即ちデータエライール
ドの内容に対して命令コードフィールドの内容に対応す
る単項演算を施し、その結果データを第2ワードの第2
フイールド、即ちデータ1フイールドに書き込み、その
トークンをプロセッシングエレメント内ネットワーク6
を通してプログラム記憶部3に送信する。受信したトー
クンの命令コードフィールドの内容が2項演算に対応し
ていれば、第2ワードの第2.第3フイールド、即ちデ
ータ1フイールド及びデータ2フイールドの内容に対し
て命令コードフィールドの内容に対応する2項演算を施
し、その結果データを第2ワードの第2フイールド、即
ちデータlフィールドに書き込み、そのトークンをプロ
セッシングエレメント内ネットワーク6を通してプログ
ラム記憶部3に送信する。受信したトークンの命令コー
ドフィールドの内容が遅延命令に対応している場合には
、第1ワードの第5フイールド、即ちタグフィールドの
内容を1増加させて再びタグフィールドに書き込み、プ
ロセッシングエレメント内ネットワーク6を通してプロ
グラム記憶部3に送信する。
プログラム記憶部3では、受信したトークンの第1ワー
ドの第2フイールド、即ちデスティネーションフィール
ドの内容を7ドレスとしてプログラム記憶を読み出し、
受信トークンの第1ワードの第2.第3フイールドの内
容及び第1ワードの第4フイールドの内容を更新し、再
びプロセッシングエレメント内ネットワーク6に送る。
ドの第2フイールド、即ちデスティネーションフィール
ドの内容を7ドレスとしてプログラム記憶を読み出し、
受信トークンの第1ワードの第2.第3フイールドの内
容及び第1ワードの第4フイールドの内容を更新し、再
びプロセッシングエレメント内ネットワーク6に送る。
プロセッシングエレメント内ネットワーク6では、受は
取ったトークンの第1ワードの第2フイールド、即ちデ
スティネーションフィールドの内容が現プロセッシング
エレメント外に対応している場合にはトークンネットワ
ーク2を通して該当プロセッシングエレメントに送信し
、それ以外の場合には、再び以上述べた動作を繰り返す
。
取ったトークンの第1ワードの第2フイールド、即ちデ
スティネーションフィールドの内容が現プロセッシング
エレメント外に対応している場合にはトークンネットワ
ーク2を通して該当プロセッシングエレメントに送信し
、それ以外の場合には、再び以上述べた動作を繰り返す
。
この実施例では、データフロー計算機の全ての構成要素
に先入れ先出しの順序性を保証させる必要がなく、自由
な構成方法が可能となるほか、簡易な構成でタグ付トー
クン制御方式での遅延の実現が可能である。
に先入れ先出しの順序性を保証させる必要がなく、自由
な構成方法が可能となるほか、簡易な構成でタグ付トー
クン制御方式での遅延の実現が可能である。
第4図がこの発明のプロセッシングエレメントの第2の
実施例の構成図である。第1図におけるオペランドデー
タ及びタグデータ演算部10の機能を、オペランドデー
タ換算部5とタグデータインクリメンタ12の2つに分
散し、通常のオペランドデータに施す演算命令とタグデ
ータに施す遅延命令の実行を独立に並行して行えるよう
に構成した例である。第4図のプロセッシングエレメン
ト中での通信にも、第3図に示すトークンを用いるもの
と仮定する。第4図の構成の動作は、第1の実施例の動
作と同様であり、通常のオペランドデータに施す演算命
令と遅延命令の実施場所が物理的に2箇所に別れただけ
であり、そのためにプロセッシングエレメント内ネット
ワーク11の構成は5人カー5出力の構成となり、4人
カー4出力のプロセッシングエレメント内ネットワーク
6と異なる構成となる。
実施例の構成図である。第1図におけるオペランドデー
タ及びタグデータ演算部10の機能を、オペランドデー
タ換算部5とタグデータインクリメンタ12の2つに分
散し、通常のオペランドデータに施す演算命令とタグデ
ータに施す遅延命令の実行を独立に並行して行えるよう
に構成した例である。第4図のプロセッシングエレメン
ト中での通信にも、第3図に示すトークンを用いるもの
と仮定する。第4図の構成の動作は、第1の実施例の動
作と同様であり、通常のオペランドデータに施す演算命
令と遅延命令の実施場所が物理的に2箇所に別れただけ
であり、そのためにプロセッシングエレメント内ネット
ワーク11の構成は5人カー5出力の構成となり、4人
カー4出力のプロセッシングエレメント内ネットワーク
6と異なる構成となる。
第5図が第2の実施例におけるタグデータインクリメン
タ12の実施例の詳細図である。15がインクリメンタ
であり、入力データ値に1増した値を出力する構成にな
っており、例えばROM(Read 0nly Mem
ory)を利用して、ROMのアドレス線に入力データ
を入力し、ROMのデータ線から出力をとる構成方法が
可能である。この際、ROMの各番地には、アドレス値
に1を足した値を書き込んでおく。16はデータマルチ
プレクサであり、インクリメンタ15の出力をトークン
の第1ワードの第5フイールド、即らタグフィールドに
書き込むのに用いる。+3.+4はパイプラインレジス
タであり、制御要素17.〜174に制御されることに
より、遅延命令の実行をパイプライン処理方式で行う、
制御要素17.〜174の詳細図を第6図に示す、制御
要素17□〜174は通例MullerのC素子と呼ば
れる公知の技術である。
タ12の実施例の詳細図である。15がインクリメンタ
であり、入力データ値に1増した値を出力する構成にな
っており、例えばROM(Read 0nly Mem
ory)を利用して、ROMのアドレス線に入力データ
を入力し、ROMのデータ線から出力をとる構成方法が
可能である。この際、ROMの各番地には、アドレス値
に1を足した値を書き込んでおく。16はデータマルチ
プレクサであり、インクリメンタ15の出力をトークン
の第1ワードの第5フイールド、即らタグフィールドに
書き込むのに用いる。+3.+4はパイプラインレジス
タであり、制御要素17.〜174に制御されることに
より、遅延命令の実行をパイプライン処理方式で行う、
制御要素17.〜174の詳細図を第6図に示す、制御
要素17□〜174は通例MullerのC素子と呼ば
れる公知の技術である。
まず、第5図のタグデータインクリメンタ】2の初期化
の方法を説明する。初期化は、リセット信号22をrO
Jにすることで完了する。この時、信号18.〜184
は全て「0」になり、その論理反転した応答信号20.
〜20.は全て「1」になる0以上で初期化が完了し、
遅延命令の実行を要求するトークンの入力を受は付ける
準備ができたことになる。
の方法を説明する。初期化は、リセット信号22をrO
Jにすることで完了する。この時、信号18.〜184
は全て「0」になり、その論理反転した応答信号20.
〜20.は全て「1」になる0以上で初期化が完了し、
遅延命令の実行を要求するトークンの入力を受は付ける
準備ができたことになる。
次に、第5図を用いて遅延命令の実行方法を説明する。
遅延命令の実行はトークンの入力で始まる。即ち、応答
信号20.がI”IJの時に、プロセッシングエレメン
ト内ネットワーク11よりパイプラインレジスタ13の
入力側にトークンの第1ワードを入力し、人力要求信号
19を「1」にする。この時、制御要素17.は、次段
からの応答信号202が「1」であるかを調べ、rlJ
であれば信号18、を「1」にし、「0」であればrl
Jになるまで待ったのち信号181をrlJにする。即
ち、人力要求信号19と次段からの応答信号202がど
ちらも「1」の時に限り信号181をrOJからI”I
Jに変化させる。また入力要求信号19と応答信号20
2がどちらも「0」の時に限り信号18、をrlJから
「0」に変化させる。また応答信号20□は信号181
を論理反転させた信号である0以上の動作は制御要素1
7゜〜174に共通である。信号181が「0」から「
1」に変化したことにより、トークンの第1ワードがパ
イプラインレジスタ13にラッチされる。
信号20.がI”IJの時に、プロセッシングエレメン
ト内ネットワーク11よりパイプラインレジスタ13の
入力側にトークンの第1ワードを入力し、人力要求信号
19を「1」にする。この時、制御要素17.は、次段
からの応答信号202が「1」であるかを調べ、rlJ
であれば信号18、を「1」にし、「0」であればrl
Jになるまで待ったのち信号181をrlJにする。即
ち、人力要求信号19と次段からの応答信号202がど
ちらも「1」の時に限り信号181をrOJからI”I
Jに変化させる。また入力要求信号19と応答信号20
2がどちらも「0」の時に限り信号18、をrlJから
「0」に変化させる。また応答信号20□は信号181
を論理反転させた信号である0以上の動作は制御要素1
7゜〜174に共通である。信号181が「0」から「
1」に変化したことにより、トークンの第1ワードがパ
イプラインレジスタ13にラッチされる。
このラッチされた第1ワードは、制御要素17□。
173の同様の動作によって次にパイプラインレジスタ
14にラッチされるが、この際インクリメンタ15と第
5図に示されたデータ経路を設定するデータマルチプレ
クサ16の作用によって、トークンの第1ワードの第5
フイールド、即ちタグフィールドの値のみが1増加した
値となってラッチされる。この後、トークンの第2ワー
ドの人力が可能となり(この時、応答信号20.は「l
」)、第1ワードと同様の方法で第2ワードが入力され
る。これと相前後して、パイプラインレジスタ14にラ
ッチされている第1ワードの出力が可能となり(この時
、信号184はrlJ)、プロセッシングエレメント内
ネットワーク11が受は取り可能であれば(この時、応
答信号21は「1」)出力がなされ、受は取り可能でな
ければ受は取り可能になるまでパイプラインレジスタ1
4にラッチしたまま待つ。トークンの第2ワードに対し
ては、信号23の作用によりデータマルチプレクサ16
は第5図に示したのと逆のデータ経路を設定するため、
第2ワードは何らの変形を受けずにパイプラインレジス
タ14にラッチされ、第1ワードと同様な方法でプロセ
ッシングエレメント内ネットワーク11に出力される。
14にラッチされるが、この際インクリメンタ15と第
5図に示されたデータ経路を設定するデータマルチプレ
クサ16の作用によって、トークンの第1ワードの第5
フイールド、即ちタグフィールドの値のみが1増加した
値となってラッチされる。この後、トークンの第2ワー
ドの人力が可能となり(この時、応答信号20.は「l
」)、第1ワードと同様の方法で第2ワードが入力され
る。これと相前後して、パイプラインレジスタ14にラ
ッチされている第1ワードの出力が可能となり(この時
、信号184はrlJ)、プロセッシングエレメント内
ネットワーク11が受は取り可能であれば(この時、応
答信号21は「1」)出力がなされ、受は取り可能でな
ければ受は取り可能になるまでパイプラインレジスタ1
4にラッチしたまま待つ。トークンの第2ワードに対し
ては、信号23の作用によりデータマルチプレクサ16
は第5図に示したのと逆のデータ経路を設定するため、
第2ワードは何らの変形を受けずにパイプラインレジス
タ14にラッチされ、第1ワードと同様な方法でプロセ
ッシングエレメント内ネットワーク11に出力される。
タグデータインクリメンタI2の別の実施例を第7図に
示す、第5図に示したタグデータインクリメンタ構成で
は、2つのパイプラインレジスタ13.14の間のデー
タ経路にインクリメンタ15とデータマルチプレクサ1
6が直列に挿入されるため、それらの遅延時間のために
パイプライン処理レートが低下することがある。それを
解決するためには、第7図の構成のように、インクリメ
ンタ15をデータ経路から外し、パイプラインレジスタ
31と32の間のデータ経路には、データマルチプレク
サ16しか挿入されないようにすれば良い。
示す、第5図に示したタグデータインクリメンタ構成で
は、2つのパイプラインレジスタ13.14の間のデー
タ経路にインクリメンタ15とデータマルチプレクサ1
6が直列に挿入されるため、それらの遅延時間のために
パイプライン処理レートが低下することがある。それを
解決するためには、第7図の構成のように、インクリメ
ンタ15をデータ経路から外し、パイプラインレジスタ
31と32の間のデータ経路には、データマルチプレク
サ16しか挿入されないようにすれば良い。
以下、より詳しく説明する。30.31.32はパイプ
ラインレジスタ、33はトークンの第1ワードの第5フ
イールド、即ちタグフィールドの値を記憶するレジスタ
、34はトークンの第1゜2ワードの第1フイールドの
値を記憶するDラッチである。
ラインレジスタ、33はトークンの第1ワードの第5フ
イールド、即ちタグフィールドの値を記憶するレジスタ
、34はトークンの第1゜2ワードの第1フイールドの
値を記憶するDラッチである。
35、〜35.は第5図の制御要素17.〜174と同
じ構成の制御要素、37は人力要求信号、381〜38
6.39は応答信号、40はリセット信号、361〜3
6.は出力要求信号、15はインクリメンタ、16はデ
ータマルチプレクサである。
じ構成の制御要素、37は人力要求信号、381〜38
6.39は応答信号、40はリセット信号、361〜3
6.は出力要求信号、15はインクリメンタ、16はデ
ータマルチプレクサである。
この実施例では、タグの値をレジスタ33によて記憶し
、レジスタ33の内容をインクリメンタ15によって1
増加させ、この価を新しいタグ値としてトークンに書き
込むようになっている。
、レジスタ33の内容をインクリメンタ15によって1
増加させ、この価を新しいタグ値としてトークンに書き
込むようになっている。
以上、トークンを第3図のような2ワード構成に限定し
てタグデータインクリメンタ12の実施例を説明したが
、3ワ一ド以上の構成時にもほぼそのまま応用可能であ
り、またlワード構成時にも応用可能である。1ワード
構成の場合にはデータマルチプレクサ16が不要になり
、構成がより簡単になる。
てタグデータインクリメンタ12の実施例を説明したが
、3ワ一ド以上の構成時にもほぼそのまま応用可能であ
り、またlワード構成時にも応用可能である。1ワード
構成の場合にはデータマルチプレクサ16が不要になり
、構成がより簡単になる。
第2の実施例においても、第1実施例と同様に、データ
フロー計算機の全ての構成要素に先入れ先出しの1@序
性を保証させる必要がなく、自由な構成方法が可能とな
るほか、第1の実施例と異なり遅延命令の実行とその他
の命令の実行とが独立並行的に行えるため、高処理能力
のプロセッシングエレメントの構成が可能である。
フロー計算機の全ての構成要素に先入れ先出しの1@序
性を保証させる必要がなく、自由な構成方法が可能とな
るほか、第1の実施例と異なり遅延命令の実行とその他
の命令の実行とが独立並行的に行えるため、高処理能力
のプロセッシングエレメントの構成が可能である。
発明の効果
この発明の情報処理装置は、タグデータが所定の数列関
係をもって順次異なる複数のトークンを順次時系列的に
入力し、入力された複数のトークンに対しデータフロ一
方式で情報処理を行う情報処11!装置において、タグ
データ変更部によって複数のトークン中の先行トークン
のタグデータをこの先行トークンの後に人力される後続
タグデータと同じ値に変更したため、タグデータが変更
された先行ト−クンのオペランドデータに対し前記後続
のトークンのオペランドデータを待ち合わせして両オペ
ランドデータを演算することにより、前記タグデータが
変更された先行トークンのオペランドデータが前記後続
トークンのオペランドデータの出現時まで遅延されるこ
とになり、遅延Ja能を実現できる。
係をもって順次異なる複数のトークンを順次時系列的に
入力し、入力された複数のトークンに対しデータフロ一
方式で情報処理を行う情報処11!装置において、タグ
データ変更部によって複数のトークン中の先行トークン
のタグデータをこの先行トークンの後に人力される後続
タグデータと同じ値に変更したため、タグデータが変更
された先行ト−クンのオペランドデータに対し前記後続
のトークンのオペランドデータを待ち合わせして両オペ
ランドデータを演算することにより、前記タグデータが
変更された先行トークンのオペランドデータが前記後続
トークンのオペランドデータの出現時まで遅延されるこ
とになり、遅延Ja能を実現できる。
このように、先行トークンのタグデータを変更すること
で遅延機能を実現すると、データフロー計算機またはプ
ロセッシングエレメントの全ての部位において先入れ先
出しの順序性を考慮する必要がなくなり、プロセッシン
グエレメント構成の自由度が増す。また、コンパイラが
プログラムをデータフローグラフに変換する際にダミー
トークンの配置を鑑みたコンパイルを行う必要がなくな
るためにコンパイラの構成が簡易になる。また、ダミー
トークンの配置のための前処理機構が不要になるうえ前
処理時間が不要となるため、命令実行時間を短くするこ
とができる。
で遅延機能を実現すると、データフロー計算機またはプ
ロセッシングエレメントの全ての部位において先入れ先
出しの順序性を考慮する必要がなくなり、プロセッシン
グエレメント構成の自由度が増す。また、コンパイラが
プログラムをデータフローグラフに変換する際にダミー
トークンの配置を鑑みたコンパイルを行う必要がなくな
るためにコンパイラの構成が簡易になる。また、ダミー
トークンの配置のための前処理機構が不要になるうえ前
処理時間が不要となるため、命令実行時間を短くするこ
とができる。
第1図はこの発明を用いたプロセッシングエレメントの
第1の実施例の構成図、第2図はこの発明の実施例にお
いて実行するデータフローグラフの一例を示す図、第3
図はトークンのフィールド構成を示す図、第4図はこの
発明を用いたプロセッシングエレメントの第2の実施例
の構成図、第5図は第4図におけるタグデータインクリ
メンタの一例の詳細な回路図、第6図は第5図における
制御要素の詳細な回路図、第7図は第4図におけるタグ
データインクリメンタの一例の詳細な回路図、第8図は
データフロー計算機の一般的な構成図、第9図は従来の
プロセッシングエレメントの構成図、第10図は4次デ
ィジタルフィルタのシグナルフロー図、第11図は従来
のプロセッシングエレメントで実行するデータフローグ
ラフの例を示す図である。 11〜13・・・プロセッシングエレメント、2・・・
トークンネットワーク、3・・・プログラム記憶部、4
・・・待ち合わせ部、5・・・オペランドデータ演算部
、6・・・プロセッシングエレメント内ネットワーク、
10・・・オペランドデータ及びタグデータ演算部、1
1・・・プロセッシングエレメント内ネットワーク、1
2・・・タグデータインクリメンタ、13.14・・・
パイプラインレジスタ、15・・・インクリメンタ、1
6・・・データマルチプレクサ、17□〜174゜35
、〜356・・・制御要素、30.31.32・・・第
1図 第4図 第2図 第3図 12−・タクーテーータインク噸】メンタ13 、14
−ayイ)ラインレジスタ15−−−インワリメ〉り 16=−=pルクマル4’フルク7 第5図 第6図 16−−−デー971L、47−レクサ30.31.3
2−tyイアライ)レジスタ33・−ルジスタ 34・−Dラー、+ 第7図 第9図 第11図
第1の実施例の構成図、第2図はこの発明の実施例にお
いて実行するデータフローグラフの一例を示す図、第3
図はトークンのフィールド構成を示す図、第4図はこの
発明を用いたプロセッシングエレメントの第2の実施例
の構成図、第5図は第4図におけるタグデータインクリ
メンタの一例の詳細な回路図、第6図は第5図における
制御要素の詳細な回路図、第7図は第4図におけるタグ
データインクリメンタの一例の詳細な回路図、第8図は
データフロー計算機の一般的な構成図、第9図は従来の
プロセッシングエレメントの構成図、第10図は4次デ
ィジタルフィルタのシグナルフロー図、第11図は従来
のプロセッシングエレメントで実行するデータフローグ
ラフの例を示す図である。 11〜13・・・プロセッシングエレメント、2・・・
トークンネットワーク、3・・・プログラム記憶部、4
・・・待ち合わせ部、5・・・オペランドデータ演算部
、6・・・プロセッシングエレメント内ネットワーク、
10・・・オペランドデータ及びタグデータ演算部、1
1・・・プロセッシングエレメント内ネットワーク、1
2・・・タグデータインクリメンタ、13.14・・・
パイプラインレジスタ、15・・・インクリメンタ、1
6・・・データマルチプレクサ、17□〜174゜35
、〜356・・・制御要素、30.31.32・・・第
1図 第4図 第2図 第3図 12−・タクーテーータインク噸】メンタ13 、14
−ayイ)ラインレジスタ15−−−インワリメ〉り 16=−=pルクマル4’フルク7 第5図 第6図 16−−−デー971L、47−レクサ30.31.3
2−tyイアライ)レジスタ33・−ルジスタ 34・−Dラー、+ 第7図 第9図 第11図
Claims (1)
- 【特許請求の範囲】 タグデータが所定の数列関係をもって順次異なる複数の
トークンを順次時系列的に入力し、前記複数のトークン
に対しデータフロー実行制御方式で情報処理を行う情報
処理装置であって、 データフロープログラムを記憶するプログラム記憶部と
、オペランドデータの待ち合わせを行い必要なオペラン
ドデータを揃える待ち合わせ部と、前記待ち合わせ部か
ら渡されたオペランドデータに対しデータフロープログ
ラムで指示された命令を実行するオペランドデータ演算
部と、前記複数のトークン中の先行トークンのタグデー
タをこの先行トークンの後に入力される後続トークンの
タグデータと同じ値に変更するタグデータ変更部とを備
えた情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60119035A JPS61276032A (ja) | 1985-05-31 | 1985-05-31 | 情報処理装置 |
US07/361,701 US4943916A (en) | 1985-05-31 | 1989-06-01 | Information processing apparatus for a data flow computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60119035A JPS61276032A (ja) | 1985-05-31 | 1985-05-31 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61276032A true JPS61276032A (ja) | 1986-12-06 |
JPH0546593B2 JPH0546593B2 (ja) | 1993-07-14 |
Family
ID=14751346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60119035A Granted JPS61276032A (ja) | 1985-05-31 | 1985-05-31 | 情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4943916A (ja) |
JP (1) | JPS61276032A (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63129425A (ja) * | 1986-11-19 | 1988-06-01 | Mitsubishi Electric Corp | デ−タ処理装置 |
US5117489A (en) * | 1987-04-22 | 1992-05-26 | Mitsubishi Denki Kabushiki Kaisha | Data-driven processor having an internal tag-generating system for generating a distinct tagged information and assembling with un-tagged information of an input/output data packet |
JPH0646414B2 (ja) * | 1987-10-20 | 1994-06-15 | シャープ株式会社 | 情報処理装置 |
US5113339A (en) * | 1987-10-20 | 1992-05-12 | Sharp Kabushiki Kaisha | Data processor for detecting identical data simultaneously coexisting in a plurality of data sections of data transmission paths |
US5117499A (en) * | 1988-01-22 | 1992-05-26 | Sharp Kabushiki Kaisha | Data flow type processing apparatus having external and cache memories for fetching paired executing instruction when mishit occurs |
US5125097A (en) * | 1988-01-29 | 1992-06-23 | Sharp Kabushiki Kaisha | Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path |
WO1990001192A1 (en) * | 1988-07-22 | 1990-02-08 | United States Department Of Energy | Data flow machine for data driven computing |
US5241635A (en) * | 1988-11-18 | 1993-08-31 | Massachusetts Institute Of Technology | Tagged token data processing system with operand matching in activation frames |
US5226126A (en) * | 1989-02-24 | 1993-07-06 | Nexgen Microsystems | Processor having plurality of functional units for orderly retiring outstanding operations based upon its associated tags |
US5781753A (en) | 1989-02-24 | 1998-07-14 | Advanced Micro Devices, Inc. | Semi-autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for speculative and out-of-order execution of complex instructions |
US5768575A (en) * | 1989-02-24 | 1998-06-16 | Advanced Micro Devices, Inc. | Semi-Autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for sepculative and out-of-order execution of complex instructions |
US5689647A (en) * | 1989-03-14 | 1997-11-18 | Sanyo Electric Co., Ltd. | Parallel computing system with processing element number setting mode and shortest route determination with matrix size information |
JP2668438B2 (ja) * | 1989-04-21 | 1997-10-27 | 三菱電機株式会社 | データ検索装置 |
JPH05503177A (ja) * | 1989-08-21 | 1993-05-27 | マサチユセツツ・インスチチユート・オブ・テクノロジー | サービス要求リストの分散構成 |
US5226131A (en) * | 1989-12-27 | 1993-07-06 | The United States Of America As Represented By The United States Department Of Energy | Sequencing and fan-out mechanism for causing a set of at least two sequential instructions to be performed in a dataflow processing computer |
US5028186A (en) * | 1990-01-29 | 1991-07-02 | Mechanical Plastics Corp. | Hollow wall anchor with enhanced holding strength |
JPH05233853A (ja) * | 1992-02-24 | 1993-09-10 | Sharp Corp | 演算処理装置 |
JP3337706B2 (ja) * | 1992-02-26 | 2002-10-21 | シャープ株式会社 | データフロープログラムの実行制御方法 |
US5577256A (en) * | 1992-04-28 | 1996-11-19 | Sharp Kabushiki Kaisha | Data driven type information processor including a combined program memory and memory for queuing operand data |
US5809270A (en) * | 1992-06-30 | 1998-09-15 | Discovision Associates | Inverse quantizer |
US6079009A (en) * | 1992-06-30 | 2000-06-20 | Discovision Associates | Coding standard token in a system compromising a plurality of pipeline stages |
US5768561A (en) * | 1992-06-30 | 1998-06-16 | Discovision Associates | Tokens-based adaptive video processing arrangement |
US6330665B1 (en) | 1992-06-30 | 2001-12-11 | Discovision Associates | Video parser |
US6112017A (en) * | 1992-06-30 | 2000-08-29 | Discovision Associates | Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus |
DE69229338T2 (de) * | 1992-06-30 | 1999-12-16 | Discovision Ass | Datenpipelinesystem |
US6067417A (en) * | 1992-06-30 | 2000-05-23 | Discovision Associates | Picture start token |
US6435737B1 (en) | 1992-06-30 | 2002-08-20 | Discovision Associates | Data pipeline system and data encoding method |
US5603012A (en) | 1992-06-30 | 1997-02-11 | Discovision Associates | Start code detector |
US5828907A (en) * | 1992-06-30 | 1998-10-27 | Discovision Associates | Token-based adaptive video processing arrangement |
US6047112A (en) * | 1992-06-30 | 2000-04-04 | Discovision Associates | Technique for initiating processing of a data stream of encoded video information |
US5636150A (en) * | 1992-08-06 | 1997-06-03 | Sharp Kabushiki Kaisha | Data driven type digital filter unit and data driven type information processor including the same |
JPH06124352A (ja) * | 1992-10-14 | 1994-05-06 | Sharp Corp | データ駆動型情報処理装置 |
US5586281A (en) * | 1992-10-27 | 1996-12-17 | Sharp Kabushiki Kaisha | Data driven type information processing apparatus |
US5861894A (en) * | 1993-06-24 | 1999-01-19 | Discovision Associates | Buffer manager |
US5706489A (en) * | 1995-10-18 | 1998-01-06 | International Business Machines Corporation | Method for a CPU to utilize a parallel instruction execution processing facility for assisting in the processing of the accessed data |
JP2002024029A (ja) * | 2000-07-11 | 2002-01-25 | Toshiba Corp | コンパイラ、コンパイル方法及びコンパイルプログラムを記録したコンピュータ読み取り可能な記録媒体 |
SE0300742D0 (sv) * | 2003-03-17 | 2003-03-17 | Flow Computing Ab | Data Flow Machine |
JP5684704B2 (ja) * | 2008-05-27 | 2015-03-18 | スティルウォーター スーパーコンピューティング インコーポレイテッド | 実行エンジン |
US9501448B2 (en) | 2008-05-27 | 2016-11-22 | Stillwater Supercomputing, Inc. | Execution engine for executing single assignment programs with affine dependencies |
US9335977B2 (en) * | 2011-07-28 | 2016-05-10 | National Instruments Corporation | Optimization of a data flow program based on access pattern information |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4156910A (en) * | 1974-02-28 | 1979-05-29 | Burroughs Corporation | Nested data structures in a data driven digital data processor |
US4149240A (en) * | 1974-03-29 | 1979-04-10 | Massachusetts Institute Of Technology | Data processing apparatus for highly parallel execution of data structure operations |
US4153932A (en) * | 1974-03-29 | 1979-05-08 | Massachusetts Institute Of Technology | Data processing apparatus for highly parallel execution of stored programs |
DE3280281D1 (de) * | 1981-10-22 | 1991-02-07 | Nec Corp | Datenverarbeitungssystem mit hauptprozessor und datengesteuerten modulen. |
US4594660A (en) * | 1982-10-13 | 1986-06-10 | Honeywell Information Systems Inc. | Collector |
US4594655A (en) * | 1983-03-14 | 1986-06-10 | International Business Machines Corporation | (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions |
-
1985
- 1985-05-31 JP JP60119035A patent/JPS61276032A/ja active Granted
-
1989
- 1989-06-01 US US07/361,701 patent/US4943916A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4943916A (en) | 1990-07-24 |
JPH0546593B2 (ja) | 1993-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61276032A (ja) | 情報処理装置 | |
US6098162A (en) | Vector shift functional unit for successively shifting operands stored in a vector register by corresponding shift counts stored in another vector register | |
Arnold | The Splash 2 software environment | |
US4149240A (en) | Data processing apparatus for highly parallel execution of data structure operations | |
US6219775B1 (en) | Massively parallel computer including auxiliary vector processor | |
CN111512292A (zh) | 用于可配置空间加速器中的非结构化数据流的装置、方法和系统 | |
US5481746A (en) | Vector shift functional unit for successively shifting operands stored in a vector register by corresponding shift counts stored in another vector register | |
US4553203A (en) | Easily schedulable horizontal computer | |
JPH0463430B2 (ja) | ||
JPH10232779A (ja) | 命令並列処理方法及び装置 | |
JP2665081B2 (ja) | マイクロコンピュータのレジスタ間データ転送方式 | |
US6542989B2 (en) | Single instruction having op code and stack control field | |
JPH06162228A (ja) | データフロープロセッサ装置 | |
JP2632074B2 (ja) | データフロー型情報処理装置 | |
AU9502098A (en) | Autonomously cycling data processing architecture | |
David et al. | Self-timed architecture of a reduced instruction set computer | |
JPH0799515B2 (ja) | 命令フロ−コンピュ−タ | |
JPS6347835A (ja) | パイプライン計算機 | |
JP2001297074A (ja) | データ駆動型情報処理装置の実行制御装置 | |
JPS594049B2 (ja) | コンピュ−タ装置 | |
JP2668156B2 (ja) | データ駆動型情報処理装置の実行制御方法 | |
JPH07110769A (ja) | Vliw型計算機 | |
Payne et al. | MPU: a N-tuple matching processor | |
JPS63204322A (ja) | 情報処理装置 | |
JPH03245223A (ja) | 演算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |