JP5684704B2 - 実行エンジン - Google Patents
実行エンジン Download PDFInfo
- Publication number
- JP5684704B2 JP5684704B2 JP2011511706A JP2011511706A JP5684704B2 JP 5684704 B2 JP5684704 B2 JP 5684704B2 JP 2011511706 A JP2011511706 A JP 2011511706A JP 2011511706 A JP2011511706 A JP 2011511706A JP 5684704 B2 JP5684704 B2 JP 5684704B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing element
- instruction
- memory
- data packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 57
- 239000013598 vector Substances 0.000 claims description 30
- 238000004364 calculation method Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 13
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 239000000284 extract Substances 0.000 description 8
- 230000001419 dependent effect Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 235000008694 Humulus lupulus Nutrition 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007418 data mining Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17381—Two dimensional, e.g. mesh, torus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Multi Processors (AREA)
- Devices For Executing Special Programs (AREA)
Description
して定義され、各ホップは、少なくとも1つのレジスタを介して進む必要があり、したがって、ホップの数に比例して電力を消費する。
1.i≧1
2.j≧1
3.i≦N
4.j≦N
この連立不等式は、以下の行列で記述することができる。
を受け取る。この情報は、PE310が実行するのを助けるあるアフィン漸化式(affine recurrence equation)を定義する。通常、漸化式は、複数のPE310上で実行されるので、漸化式がプロセッサアレイ160上で実行されるというのがより自然な言い方である。コントローラ120がプロセッサアレイ160をプログラムした後、実行を開始することができる。実行は、データストリーマ140が、最初のデータパケット(first data packets)を(クロスバー150を介して)プロセッサアレイ160に導入することによって、開始される。データパケットがPE310のネットワークポートに到着したとき、ポートアービタ410は、1つ以上のパケットを選択し、それらをパケットデコーダ420に転送する。パケットデコーダ420は、パケットを調べ、それが、その特定のPE310上で実行する計算に属するデータパケットであるかを判定する。該当する場合、パケットデコーダ420は、パケットの経路選択ベクトルを抽出する。経路選択がゼロでない場合、パケットデコーダ420は、パケットをパケットルータ425に転送する。パケットルータ425は、経路の次のレッグを計算して、パケットの経路選択ベクトルを更新し、更新パケット(updated packet)を、ポートアービタ410に供給して、演算処理要素経路選択網320に再び導入する。経路選択ベクトルがゼロの場合、パケットデコーダ420は、データトークンを命令格納部450に送る。命令格納部450は、データトークンから命令タグ(instruction tag)を抽出して、データペイロードを、命令格納部450に格納されている関連した命令の適切なオペランドスロット(operand slot)に割り当て保留し、あるいは、この特定の計算イベント用に受け取った最初のデータトークンである場合、命令格納部450は、新たな命令を割り当てる。保留命令(pending instruction)が全てのそのオペランドを受け取ったとき、命令格納部450は、保留命令リスト(pending instruction list)から命令の割り当てを解除し、命令トークンを、トークン逆アセンブリユニット(token disassembly unit)460に送ることによって、実行のために待ち行列に入れる。命令トークンは、命令オペコード(instruction opcode)、漸化式の変数名(variable identifier)、この命令が表す計算イベントのシグニチャ及び構成オペランド(constituent operands)を含んでいる。トークン逆アセンブリユニット460は、命令トークンからシグニチャを抽出して、シグニチャを、変数名によってシグニチャパイプライン(signature pipeline)470に送る。シグニチャパイプライン470は、変数名をプログラム格納部440で調べ、シグニチャに適用するシグニチャ更新プログラムを検索する。シグニチャ更新プログラムは、入力シグニチャに対する簡単なアフィン変換であり、汎用記述セクション(general description section)に示されるように、ある理論的な格子の空間インデックスベクトル(spatial index vector)として解釈することができる。シグニチャパイプライン470は、入力シグニチャにこのアフィン変換を適用して、新たなシグニチャを生成する。この新たなシグニチャは、トークンアセンブリユニット490に転送される。シグニチャパイプライン470の実行と同時に、値パイプライン(value pipeline)480は、命令を実行して、新たな左辺値を生成する。トークン逆アセンブリユニット460は、命令トークンから命令オペコード及びオペランドを抽出して、値パイプライン480に転送する。値パイプライン480は、命令を実行して、結果をトークンアセンブリユニット490に転送する。トークンアセンブリユニット490は、シグニチャパイプライン470の出力と値パイプライン480の出力から、新たなデータトークンを構成する。トークンアセンブリユニット490は、この新たなデータトークンのシグニチャを、この漸化式用の計算の範囲と照合し(checks)、範囲中にある場合、データトークンをパケットルータ425に送る。経路選択ベクトルがゼロベクトル(null vector)でない場合、パケットルータ425は、データトークンをパケットに埋め込み、このパケットをポートアービタ410に転送し、ポートアービタ410は、パケットを、ある調停方針(arbitration policy)の制御の下に、演算処理要素経路選択網320に再び導入する。実施の形態は、先着順サービス(first-come-first-served)、又はサービス品質保証(quality-of-service guarantees)を実現する優先度ベースの方式(priority based schemes)である。データトークンの経路選択ベクトルがゼロの場合、それは、データトークンが現PE310中を再循環することを意味し、パケットルータ425は、データトークンを命令格納部450に送り、命令格納部450は、データトークンを命令と比較する(matched up with)。
いて、ルックアップは、フラットメモリアドレスに基づいて行われるので、利用する空間構成が存在しない。従来のデータフローマシンにおける第2の問題は、大規模なプログラム(large scale program)を実行できるようにするためには、保留命令を維持する連想メモリ(Content addressable memories、以下、CAMという。)を、非常に大きくする必要があるということである。CAMを大きくすると、CAMは、電力効率が悪くなり、遅くなる。データフローマシンが、フォンノイマン型アーキテクチャ(von Neumann architecture)を用いた命令シーケンスプロセッサに匹敵した性能を出せないので、CAMは、データフローマシンにおいて伝統的なボトルネックであった。実行エンジンは、フォンノイマン型アーキテクチャが誇る(honors)計算の仕様に追加できる空間条件(spatial constraints)を有し、したがって、電力条件(energy constraints)は、プログラムによって決まる可能性がある。
Claims (14)
- それぞれ単一代入プログラムについてのプログラム情報を読み込ませて、設定させた、プロセッサアレイにおける複数のプロセッシングエレメントと、
メモリからデータを読み出し、上記メモリからデータストリーマに読み出されたデータに、少なくとも、ストリーム識別子・漸化式識別子・シグニチャ・経路選択ベクトルを添付することにより、データパケットを生成するデータストリーマと、
上記データストリーマから各プロセッシングエレメントに、上記データパケットを配信するクロスバーとを備え、
各プロセッシングエレメントが、受信した上記データパケット内の経路選択ベクトルの値に基づき、そのデータパケットに関する計算を行うことなく上記データパケットを他のプロセッシングエレメント等に送出するか、又は、自プロセッシングエレメント内でそのデータパケットに対する計算を行うかを決定し、上記自プロセッシングエレメント内で計算する対象の上記データパケットについて、上記自プロセッシングエレメント内の命令格納部にて、命令を識別する情報と、当該データパケットに含まれていたオペランドを保持するようにし、上記命令に対する必要なオペランドの全てが揃ったときに、少なくとも、命令オペコード・ストリーム識別子・漸化式識別子・シグニチャ・全ての必要なオペランドを有する当該命令に関する命令トークンを、上記自プロセッシングエレメント内のトークン逆アセンブリユニット・値パイプライン・シグニチャパイプラインの組み合わせに送出し、上記自プロセッシングエレメント内のトークンアセンブリユニットにて、計算結果や新たなシグニチャを反映した新たなデータトークンを生成し、新たなデータパケットに対応する経路選択ベクトルの値に基づき、上記新たなデータトークンに対応する上記新たなデータパケットを他のプロセッシングエレメント等又は上記メモリ宛てに送出するか、又は、上記自プロセッシングエレメント内で上記新たなデータトークンに対する計算を行うかを決定し、各プロセッシングエレメントから上記メモリ宛てに送出された上記データパケットについて、上記データストリーマが、メモリアドレスを上記データパケットに関連付け、上記データパケットに含まれている上記データを当該メモリアドレスに書き込むように上記メモリ宛てに書き込みコマンドを送出するコンピュータ装置。 - 上記メモリとやりとりするメモリコントローラを更に備える請求項1記載のコンピュータ装置。
- コントローラが、読出要求を上記メモリコントローラに出し、上記メモリコントローラが、上記読出要求をメモリ要求に変換し、上記単一代入プログラムを実行するためのプログラム命令を上記コントローラに返すことを特徴とする請求項2記載のコンピュータ装置。
- コントローラは、データパス全体が一旦設定されると、上記データストリーマに、該データストリーマを開始させるイベントを発行することを特徴とする請求項2記載のコンピュータ装置。
- 上記クロスバーは、データストリームを上記プロセッサアレイの行又は列にルーティングすることを特徴とする請求項3記載のコンピュータ装置。
- 上記プロセッサアレイは、出力データストリームを生成することを特徴とする請求項5記載のコンピュータ装置。
- 上記出力データストリームを、上記クロスバーを横切って上記データストリーマに送り、該データストリーマは、メモリアドレスを該データストリームに関連付けて、該データストリームをメモリコントローラに供給し、該メモリコントローラは、該データストリームを上記メモリに書き込むことを特徴とする請求項6記載のコンピュータ装置。
- 上記データストリーマは、計算タスクの終了を一旦確認すると、通知イベントを上記コントローラに送ることを特徴とする請求項7記載のコンピュータ装置。
- 各プロセッシングエレメントに、連立アフィン漸化式で定義された単一代入プログラムについてのプログラム情報を読み込ませて、設定させ、
メモリからデータストリーマにデータを読み出し、
メモリからデータストリーマに読み出されたデータに、少なくとも、ストリーム識別子・漸化式識別子・シグニチャ・経路選択ベクトルを添付することにより、データパケットを生成し、
データストリーマからクロスバーを介して各プロセッシングエレメントに、上記データパケットを配信し、
データパケットを受信したプロセッシングエレメントは、当該データパケット内の経路選択ベクトルの値に基づき、そのデータパケットに関する計算を行うことなく上記データパケットを他のプロセッシングエレメント等に送出するか、又は、自プロセッシングエレメント内でそのデータパケットに対する計算を行うかを決定し、
上記自プロセッシングエレメント内で計算する対象の上記データパケットについて、上記自プロセッシングエレメント内の命令格納部にて、命令を識別する情報と、当該データパケットに含まれていたオペランドを保持するようにし、
上記自プロセッシングエレメント内の命令格納部にて、ある命令に対する必要なオペランドの全てが揃うときまで待ち合わせ、
上記命令に対する必要なオペランドの全てが揃ったときに、当該命令に関する命令トークンであって、少なくとも、命令オペコード・ストリーム識別子・漸化式識別子・シグニチャ・全ての必要なオペランドを有する当該命令に関する命令トークンを、上記自プロセッシングエレメント内のトークン逆アセンブリユニット・値パイプライン・シグニチャパイプラインの組み合わせに送出し、
上記自プロセッシングエレメント内のトークンアセンブリユニットにて、計算結果や新たなシグニチャを反映した新たなデータトークンを生成し、新たなデータパケットに対応する経路選択ベクトルの値に基づき、新たなデータトークンに対応する新たなデータパケットを他のプロセッシングエレメント等又はメモリ宛てに送出するか、又は、上記自プロセッシングエレメント内で新たなデータトークンに対する計算を行うかを決定し、
各プロセッシングエレメントから上記メモリ宛てに送出された上記データパケットについて、上記データストリーマが、メモリアドレスを上記データパケットに関連付け、上記データパケットに含まれている上記データを当該メモリアドレスに書き込むように上記メモリ宛てに書き込みコマンドを送出する
という一連の処理を行うプログラム実行方法。 - データパス全体が一旦設定されると、コントローラから上記データストリーマに、該データストリーマを開始させるイベントを発行する請求項9記載のプログラム実行方法。
- データストリームは、上記クロスバーによって、プロセッサアレイにおいて、プロセッシングエレメントの行又は列にルーティングされることを特徴とする請求項9記載のプログラム実行方法。
- 上記プロセッサアレイにおいて、出力データストリームを生成することを特徴とする請求項11記載のプログラム実行方法。
- 上記出力データストリームを、上記クロスバーを横切ってデータストリーマに送り、該データストリーマは、メモリアドレスを該データストリームに関連付けて、該データストリームをメモリコントローラに供給し、該メモリコントローラは、該データストリームを上記メモリに書き込むことを特徴とする請求項12記載のプログラム実行方法。
- 上記データストリーマは、計算タスクの終了を一旦確認すると、通知イベントをコントローラに送ることを特徴とする請求項13記載のプログラム実行方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13011408P | 2008-05-27 | 2008-05-27 | |
US61/130,114 | 2008-05-27 | ||
PCT/US2009/044317 WO2009146267A1 (en) | 2008-05-27 | 2009-05-18 | Execution engine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011523132A JP2011523132A (ja) | 2011-08-04 |
JP5684704B2 true JP5684704B2 (ja) | 2015-03-18 |
Family
ID=41377534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011511706A Active JP5684704B2 (ja) | 2008-05-27 | 2009-05-18 | 実行エンジン |
Country Status (4)
Country | Link |
---|---|
US (1) | US8688956B2 (ja) |
EP (1) | EP2304577B1 (ja) |
JP (1) | JP5684704B2 (ja) |
WO (1) | WO2009146267A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9092212B2 (en) | 2007-05-31 | 2015-07-28 | James Arthur Dean Wallace Anderson | Processors |
GB0710377D0 (en) * | 2007-05-31 | 2007-07-11 | Univ Reading The | Processors |
US9501448B2 (en) | 2008-05-27 | 2016-11-22 | Stillwater Supercomputing, Inc. | Execution engine for executing single assignment programs with affine dependencies |
TWI382348B (zh) * | 2008-10-24 | 2013-01-11 | Univ Nat Taiwan | 多核心系統及其排程方法 |
US20110167176A1 (en) * | 2010-01-06 | 2011-07-07 | Apple Inc. | Connecting multiple accessories to a portable computing device |
WO2012100830A1 (en) * | 2011-01-27 | 2012-08-02 | Advantest (Singapore) Pte. Ltd. | Test card for testing one or more devices under test and tester |
JP6721911B2 (ja) * | 2014-02-20 | 2020-07-15 | スティルウォーター スーパーコンピューティング,インク. | アフィン従属による単一割当プログラムを実行するための実行エンジン |
CA2951052C (en) | 2014-06-02 | 2023-09-26 | Datex, Inc. | Tokenizing network appliance and method |
US10489063B2 (en) * | 2016-12-19 | 2019-11-26 | Intel Corporation | Memory-to-memory instructions to accelerate sparse-matrix by dense-vector and sparse-vector by dense-vector multiplication |
AU2018248439C1 (en) * | 2017-04-06 | 2021-09-30 | Goldman Sachs & Co. LLC | General-purpose parallel computing architecture |
KR102336666B1 (ko) * | 2017-09-15 | 2021-12-07 | 삼성전자 주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
US11726757B2 (en) * | 2019-08-14 | 2023-08-15 | Nvidia Corporation | Processor for performing dynamic programming according to an instruction, and a method for configuring a processor for dynamic programming via an instruction |
US11848863B2 (en) * | 2019-11-05 | 2023-12-19 | Nokia Solutions And Networks Oy | Universal network protocol encapsulation and methods for transmitting data |
CN113722249B (zh) * | 2021-11-01 | 2022-02-08 | 中科声龙科技发展(北京)有限公司 | 数据处理装置及数据处理方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3978452A (en) * | 1974-02-28 | 1976-08-31 | Burroughs Corporation | System and method for concurrent and pipeline processing employing a data driven network |
US3962706A (en) * | 1974-03-29 | 1976-06-08 | Massachusetts Institute Of Technology | Data processing apparatus for highly parallel execution of stored programs |
US4149240A (en) * | 1974-03-29 | 1979-04-10 | Massachusetts Institute Of Technology | Data processing apparatus for highly parallel execution of data structure operations |
JPH0632056B2 (ja) * | 1985-05-31 | 1994-04-27 | 松下電器産業株式会社 | デ−タ処理装置 |
JPS61276032A (ja) * | 1985-05-31 | 1986-12-06 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
US4972315A (en) * | 1987-03-10 | 1990-11-20 | Mitsubishi Denki Kabushiki Kaisha | Data flow machine |
RU2148857C1 (ru) * | 1998-02-20 | 2000-05-10 | Бурцев Всеволод Сергеевич | Вычислительная система |
US6272616B1 (en) * | 1998-06-17 | 2001-08-07 | Agere Systems Guardian Corp. | Method and apparatus for executing multiple instruction streams in a digital processor with multiple data paths |
US6205533B1 (en) * | 1999-08-12 | 2001-03-20 | Norman H. Margolus | Mechanism for efficient data access and communication in parallel computations on an emulated spatial lattice |
US7581076B2 (en) * | 2001-03-05 | 2009-08-25 | Pact Xpp Technologies Ag | Methods and devices for treating and/or processing data |
CA2360712A1 (en) * | 2001-10-31 | 2003-04-30 | Sicon Video Corporation | Method and apparatus for the data-driven synchronous parallel processing of digital data |
US7035996B2 (en) * | 2002-01-17 | 2006-04-25 | Raytheon Company | Generating data type token value error in stream computer |
US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
US8010467B2 (en) * | 2003-03-24 | 2011-08-30 | Fiske Software Llc | Active element machine computation |
US7827386B2 (en) * | 2003-06-30 | 2010-11-02 | Intel Corporation | Controlling memory access devices in a data driven architecture mesh array |
US7401206B2 (en) * | 2004-06-30 | 2008-07-15 | Sun Microsystems, Inc. | Apparatus and method for fine-grained multithreading in a multipipelined processor core |
JP2007004338A (ja) * | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | データ処理装置 |
US7765250B2 (en) * | 2004-11-15 | 2010-07-27 | Renesas Technology Corp. | Data processor with internal memory structure for processing stream data |
-
2009
- 2009-05-18 US US12/467,485 patent/US8688956B2/en active Active
- 2009-05-18 EP EP09755629.4A patent/EP2304577B1/en active Active
- 2009-05-18 JP JP2011511706A patent/JP5684704B2/ja active Active
- 2009-05-18 WO PCT/US2009/044317 patent/WO2009146267A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP2304577B1 (en) | 2018-07-04 |
JP2011523132A (ja) | 2011-08-04 |
US8688956B2 (en) | 2014-04-01 |
US20090300327A1 (en) | 2009-12-03 |
WO2009146267A1 (en) | 2009-12-03 |
EP2304577A1 (en) | 2011-04-06 |
EP2304577A4 (en) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5684704B2 (ja) | 実行エンジン | |
US11681650B2 (en) | Execution engine for executing single assignment programs with affine dependencies | |
Sankaralingam et al. | Distributed microarchitectural protocols in the TRIPS prototype processor | |
Rauber et al. | Parallel programming | |
Keckler et al. | Processor coupling: Integrating compile time and runtime scheduling for parallelism | |
EP2951681B1 (en) | Solution to divergent branches in a simd core using hardware pointers | |
Silc et al. | Asynchrony in parallel computing: From dataflow to multithreading | |
Sterling et al. | Gilgamesh: A multithreaded processor-in-memory architecture for petaflops computing | |
TW200842715A (en) | Method of optimizing multi-set context switch for embedded processors | |
Siracusa et al. | A comprehensive methodology to optimize FPGA designs via the roofline model | |
US20180246847A1 (en) | Highly efficient scheduler for a fine grained graph processor | |
EP3108358B1 (en) | Execution engine for executing single assignment programs with affine dependencies | |
Kim et al. | Introduction to parallel programming and pMatlab v2. 0 | |
Ruggiero | Throttle Mechanisms for the Manchester Dataflow Machine | |
JP2005508029A (ja) | リコンフィギュアラブルアーキテクチャのためのプログラム変換方法 | |
Kumar et al. | Parallelization of PageRank on multicore processors | |
Wang et al. | Computing programs containing band linear recurrences on vector supercomputers | |
Venkateswaran et al. | Memory in processor-supercomputer on a chip: processor design and execution semantics for massive single-chip performance | |
Keckler et al. | Architecture and Implementation of the TRIPS Processor | |
Schaffer | Design and Implementation of a Multithreaded Associative SIMD Processor | |
Naveed Ul | Reducing processor-memory performance gap and improving network-on-chip throughput | |
Mustafa | Reducing Processor-Memory Performance Gap and Improving Network-on-Chip Throughput | |
Fung | Dynamic warp formation: exploiting thread scheduling for efficient MIMD control flow on SIMD graphics hardware | |
GB2603151A (en) | Circuitry and method | |
Papadopoulos et al. | Parallel architectures for fluid flow simulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140317 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5684704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |