JPH0546593B2 - - Google Patents

Info

Publication number
JPH0546593B2
JPH0546593B2 JP60119035A JP11903585A JPH0546593B2 JP H0546593 B2 JPH0546593 B2 JP H0546593B2 JP 60119035 A JP60119035 A JP 60119035A JP 11903585 A JP11903585 A JP 11903585A JP H0546593 B2 JPH0546593 B2 JP H0546593B2
Authority
JP
Japan
Prior art keywords
data
token
tokens
tag
operand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60119035A
Other languages
English (en)
Other versions
JPS61276032A (ja
Inventor
Hironori Terada
Katsuhiko Asada
Hiroaki Nishikawa
Hajime Asano
Masahisa Shimizu
Hiroki Miura
Kenji Shima
Nobufumi Komori
Soichi Myata
Satoshi Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Mitsubishi Electric Corp
Sharp Corp
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Panasonic Holdings Corp
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Mitsubishi Electric Corp
Sharp Corp
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC, Mitsubishi Electric Corp, Sharp Corp, Sanyo Electric Co Ltd, Sanyo Denki Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP60119035A priority Critical patent/JPS61276032A/ja
Publication of JPS61276032A publication Critical patent/JPS61276032A/ja
Priority to US07/361,701 priority patent/US4943916A/en
Publication of JPH0546593B2 publication Critical patent/JPH0546593B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、タグ付トークン制御方式を用いた
データフロー計算機の演算処理要素（プロセツシ
ングエレメント）などの情報処理装置に関するも
のである。ここで、タグ付トークン制御方式と
は、データフローグラフの同一アーク上に複数の
トークンが存在する時、混乱なく命令を実行させ
るために各トークンにタグデータ（識別子デー
タ）を付加し、同じタグを持つトーク同志をオペ
ランドデータとして演算を行う方式をいう。
従来の技術 データフロー実行制御方式を用いた計算機（デ
ータフロー計算機）は、従来のフオン・ノイマン
型計算機と異なつてプログラムカウンタを持た
ず、「演算に必要なデータ、即ちオペランドデー
タが全て揃つた時点からその命令が実行可能にな
る」というデータ駆動の規則に従つて命令実行が
制御される。このデータ駆動の規則によれば、オ
ペランドデータが揃つて実行可能となつた命令が
複数個あれば、これらを同時に並列実行できるの
で、フオン・ノイマン型計算機に比較して高い処
理能力を実現することが可能である。
第８図が、例えば３個のプロセツシングエレメ
ント（PE；Processing Element）で並列命令実
行を行うためのデータフロー計算機の一般的な構
成図であり、この発明においても基本的にこの構
成を想定している。１1〜１3がプロセツシングエ
レメントであり、トークンネツトワーク２によつ
て、トークン情報の通信をプロセツシングエレメ
ント１1〜１3間、またはプロセツシングエレメン
ト１1〜１3と外部との間で行う。
第９図が、一般的なプロセツシングエレメント
１1〜１3の構成であり、３がデータフロープログ
ラムを格納するプログラム記憶部、４がオペラン
ドデータの待ち合わせを行い、必要なオペランド
データを揃えてオペランドデータ演算部５に渡す
機能を果たす待ち合わせ部であり、オペランドデ
ータ演算部５においてデータフロープログラムで
指示された命令を実行する。６がプロセツシング
エレメント内ネツトワークであり、プログラム記
憶部３、待ち合わせ部４、オペランドデータ演算
部５、トークンネツトワーク２の相互間の情報の
やりとりを行う。
第１０図は、４次のデイジタルフイルタのシグ
ナルフロー図であり、Ｘは入力、Ｙは出力、７1
〜７5は係数A0〜A4との乗算を示し、８1〜８4は
加算、９1〜９4は遅延を示す。以下、この４次の
デイジタルフイルタをデータフロー計算機で実現
する方法を説明する。
第１１は、第１０図の４次のデイジタルフイル
タのアルゴリズム、即ち、 Yi-4＝A4・Xi-4＋A3・Xi-3＋A2・Xi-2＋A1・
Xi-1＋A0・Xi のプログラムをコンパイラによつて変換した結果
のデータフローグラフで、各ノードはデータフロ
ー計算機の命令に対応し、ノード間を接続するア
ーク上をデータ（これをトークンと呼ぶ）が移動
する。従来のデータフロー計算機の構成において
第１０図における遅延を実現するために、第１１
図に黒丸で示すダミートークンDTを必要個数、
必要なノードに予め配置する。このダミートーク
ンDTの配置は、コンパイラがプログラムをデー
タフローグラフに変換する際に決定する（例え
ば、日本工業技術センター発行セミナー資料「最
新画像処理プロセツサと応用システム開発事例の
研究」、第46ページ）。
発明が解決しようとする問題点 上記のようにダミートークンを用いて遅延を実
現する場合には、データフローグラフの各アーク
上においてトークンの順序性が保たれていなけれ
ばならない。即ち、ノードから出力したトークは
出力された順序で出力先のノードに届き、ノード
に示された命令の実行順序も先入れ出しの順序性
を保つていなければならない。データフロー計算
機の構成上も、トークンネツトワーク２、プロセ
ツシングエレメントネツトワーク６、プログラム
記憶部３、待ち合わせ部４、オペランドデータ演
算部５の全ての部位においてトークンの先入れ先
出しの順序性が保たれていなければならないとい
う制限が必要である。
その他の問題点として、既に述べたように、コ
ンパイラがプログラムをデータフローグラフに変
換する際に、ダミートークンの配置の必要なノー
ド、必要なダミートークンの数を検出し然るべき
データフローグラフに変換しなければならず、コ
ンパイラの構成が複雑になるという点があげられ
る。またプログラムの実行時には、実行に先立つ
て前もつてダミートークンを配置しなけれならな
いため、そのための機構がデータフロー計算機上
に必要なうえに、実行時間の観点からはダミート
ークンを配置するための時間は損失である。
この発明は、上記した問題点に鑑みてなされた
もので、トークンの順序性を考慮することなく遅
延機能を実現することができ、かつコンパイラの
機構を簡略化するとともにプログラム実行時間を
短くすることができる情報処理装置を提供するこ
とを目的とする。
問題点を解決するための手段 この発明の情報処理装置はタグデータが所定の
数列関係をもつて順次異なる複数のトークンを順
次時系列的に入力し、前記複数のトークンに対し
データフロー実行制御方式で情報処理を行う情報
処理装置であつて、 データフロープログラムを記憶するプログラム
記憶部と、オペランドデータの待ち合わせを行い
命令の実行に必要なオペランドデータを揃える待
ち合わせ部と、前記待ち合わせ部から渡されたオ
ペランドデータに対しデータフロープログラムで
指示された命令を実行するオペランドデータ演算
部と、前記複数のトークン中の先行トークンのタ
グデータをこの先行トークンの後に入力される後
続トークンのタグデータと同じ値に変更するタグ
データ変更部とを備える構成にしたものである。
作 用 上記のように、タグデータが所定の数列関係を
もつて順次異なる複数のトークンを順次時系列的
に入力し、入力された複数のトークンに対しデー
タフロー実行制御方式で情報処理を行う情報処理
装置において、タグデータ変更部によつて複数の
トークン中の先行トークンのタグデータをこの先
行トークンの後に入力される後続タグデータと同
じ値に変更したため、タグデータが変更された先
行トークンのオペランドデータに対し前記後続ト
ークンのオペランドデータを待ち合わせして両オ
ペランドデータを演算することにより、前記タグ
データが変更された先行トークンのオペランドデ
ータが前記後続トークンのオペランドデータの出
現時まで遅延されることになり、遅延機能を実現
できる。
このように、先行トークンのタグデータを変更
することで遅延機能を実現すると、、従来例にみ
られるようなデータフロー計算機構成上の先入れ
先出し順序性を考慮する必要がなくなり、自由な
構成方法が採れるうえに、コンパイラにおいてダ
ミートークンの配置を鑑みたコンパイルを行う必
要がなくなるためにコンパイラの構成も簡易にな
る。また、前処理のための機能が不要になるうえ
ダミートークンの配置という前処理が不要になる
ので、プログラム実行時間を短くすることができ
る。
実施例 第２図が、第１０図のアルゴリズムをコンパイ
ラによつて変換した結果の本発明を用いたデータ
フロー計算機で実行するためのデータフローグラ
フである。第１１図と異なる点は、遅延を行うた
めの命令（記号Ｄで示すノード；以下、遅延命令
と呼ぶ）が追加された点とダミートークンが不要
になつた点である。
第１図が、この発明を用いたプロセツシングエ
レメント（情報処理装置）の第１の実施例の構成
図である。１０がオペランドデータ及びタグデー
タ演算部であり、第９図のオペランドデータ演算
部５と異なる点は、タグデータを１増加させる機
能、即ち遅延命令を実行する機能が追加された点
である。タグ付トークン制御方式で遅延を実現す
る場合には、入力データＸの値に順序性（所定の
数列関係）を持つタグデータを伴わせ、例えば入
力データが入力順に値を１ずつ順次増加させたタ
グデータを伴なうように入力データを入力してや
れば、タグデータの値を１増加させる命令の実行
により遅延が実現される。この結果、タグデータ
を１増加した先行トークンのオペランドデータを
遅延して、この後に入力されるタグデータの一致
した後続トークンのオペランドデータと演算する
ことができる。なお、入力データが入力順に値を
１ずつ順次減少させたタグデータを伴なうように
入力データを入力する場合には、タグデータの値
を１減少させる命令の実行により遅延が実現でき
ることは言うまでもない。また、上記タグデータ
の増減の差分値は１に限らず、２以上であつても
良いことも言うまでもない。また、タグ付トーク
ン制御方式を用いない従来例の場合、即ち第１１
図のデータフローグラフを実行するには通例タグ
付トークン制御方式は用いないのであるが、そう
いう従来例の場合、第９図の待ち合わせ部４は、
デステイネーシヨンが等しいトークン同志、即ち
同じ命令実行に向かうトークン同志を待ち合わせ
させ、１つのトークに合成する機能を行うもので
あつたが、第１図の待ち合わせ部４００はデステ
イネーシヨンとタグが共に等しいトークン同志を
待ち合わせさせ、１つのトークンに合成する機能
を行う点が異なる。
第３図が、トークンネツトワーク２中で用いる
トークンのフイールド構成の一例であり、同一構
成のトークンをプロセツシングエレメント内ネツ
トワーク６でも通信に用いるものとする。
ここで、簡単に、第１図のプロセツシングエレ
メントの動作を説明する。
トークンネツトワーク２からプロセツシングエ
レメントに入力したトークンは、プロセツシング
エレメント内ネツトワーク６によりまず第１ワー
ドの第４フイールド、即ち命令コードフイールド
の内容が単項命令に対応するものであれば、オペ
レンドデータ待ち合わせの必要がないので、直接
オペランドデータ及びタグデータ演算部１０に送
り、命令コードフイールドの内容が２項命令に対
応するものであれば持ち合わせ部４００に送る。
遅延命令は単項命令であるので、直接オペランド
データ及びタグデータ演算部１０に送られる。２
項命令の場合、待ち合わせ部４００において、受
信するトークンの第１ワードの第２フイールド、
即ちデステイネーシヨンフイールドの内容と、第
１ワードの第５フイールド、即ちタグフイールド
の内容が共に一致する２つのトークンの待ち合わ
せを行い、第１ワードの第３フイールド（ビツ
ト）が「左」である方のトークンの第２ワードの
第３フイールド、即ちデータ２フイールドに、も
う一方のトークンの第２ワードの第２フイール
ド、即ちデータ１フイールドの内容を格納して、
オペランドデータ及びタグデータ演算部１０へプ
ロセツシングエレメント内ネツトワーク６を通し
て送信する。
オペランドデータ及びタグデータ演算部１０で
は、受信したトークンに演算を施す。即ち、受信
したトークンの第１ワードの第４フイールド、即
ち、命令コードフイールドの内容が遅延命令以外
の単項演算に対応していれば、第２ワードの第２
フイールド、即ちデータ１フイールドの内容に対
して命令コードフイールドの内容に対応する単項
演算を施し、その結果データを第２ワードの第２
フイールド、即ちデータ１フイールドに書き込
み、そのトークンをプロセツシングエレメント内
ネツトワーク６を通してプログラム記憶部３に送
信する。受信したトークンの命令コードフイール
ドの内容が２項演算に対応していれば、第２ワー
ドの第２、第３フイールド、即ちデータ１フイー
ルド及びデータ２フイールドの内容に対して命令
コードフイールドの内容に対応する２項演算を施
し、その結果データを第２ワードの第２フイール
ド、即ちデータ１フイールドに書き込み、そのト
ークンをプロセツシングエレメント内ネツトワー
ク６を通してプログラム記憶部３に送信する。受
信したトークンの命令コードフイールドの内容が
遅延命令に対応している場合には、第１ワードの
第５フイールド、即ちタグフイールドの内容を１
増加させて再びタグフイールドに書き込み、プロ
セツシングエレメント内ネツトワーク６を通して
プログラム記憶部３に送信する。
プログラム記憶部３では、受信したトークンの
第１ワードの第２フイールド、即ちデステイネー
シヨンフイールドの内容をアドレスとしてプログ
ラム記憶を読み出し、受信トークンの第１ワード
の第２、第３フイールドの内容及び第１ワードの
第４フイールドの内容を更新し、再びプロセツシ
ングエレメント内ネツトワーク６に送る。プロセ
ツシングエレメント内ネツトワーク６では、受け
取つたトークンの第１ワードの第２フイールド、
即ちデステイネーシヨンフイールドの内容が現プ
ロセツシングエレメント外に対応している場合に
はトークンネツトワーク２を通して該当プロセツ
シングエレメントに送信し、それ以外の場合に
は、再び以上述べた動作を繰り返す。
この実施例では、データフロー計算機の全ての
構成要素に先入れ先出しの順序性を保証させる必
要がなく、自由な構成方法が可能となるほか、簡
易な構成でタグ付トークン制御方式での遅延の実
現が可能である。
第４図がこの発明のプロセツシングエレメント
の第２の実施例の構成図である。第１図における
オペランドデータ及びタグデータ演算部１０の機
能を、オペランドデータ演算部５とタグデータイ
ンクリメンタ１２の２つに分散し、通常のオペラ
ンドデータに施す演算命令とタグデータに施す遅
延命令の実行を独立に並行して行えるように構成
した例である。第４図のプロセツシングエレメン
ト中での通信にも、第３図に示すトークンを用い
るものと仮定する。第４図の構成の動作は、第１
の実施例の動作と同様であり、通常のオペランド
データに施す演算命令と遅延命令の実施場所が物
理的に２箇所に別れただけであり、そのためにプ
ロセツシングエレメント内ネツトワーク１１の構
成は５入力−５出力の構成となり、４入力−４出
力のプロセツシングエレメント内ネツトワーク６
と異なる構成となる。
第５図が第２の実施例におけるタグデータイン
クリメンタ１２の実施例の詳細図である。１５が
インクリメンタであり、入力データ値に１増した
値を出力する構成になつており、例えばROM
（Read Only Memory）を利用して、ROMのア
ドレス線に入力データを入力し、ROMのデータ
線から出力をとる構成方法が可能である。この
際、ROMの各番地には、アドレス値に１を足し
た値を書き込んでおく。１６はデータマルチプレ
クサであり、インクリメンタ１５の出力をトーク
ンの第１ワードの第５フイールド、即ちタグフイ
ールドに書き込むのに用いる。１３，１４はパイ
プラインレジスタであり、制御要素１７1〜１７4
に制御されることにより、遅延命令の実行をパイ
プライン処理方式で行う。制御要素１７1〜１７4
の詳細図を第６図に示す。制御要素１７1〜１７4
は通例MullerのＣ素子と呼ばれる公知の技術で
ある。
まず、第５図のタグデータインクリメンタ１２
の初期化の方法を説明する。初期化は、リセツト
信号２２を「０」にすることで完了する。この
時、信号１８1〜１８4は全て「０」になり、その
論理反転した応答信号２０1〜２０4は全て「１」
になる。以上で初期化が完了し、遅延命令の実行
を要求するトークンの入力を受け付ける準備がで
きたことになる。
次に、第５図を用いて遅延命令の実行方法を説
明する。遅延命令の実行はトークンの入力で始ま
る。即ち、応答信号２０1が「１」の時に、プロ
セツシングエレメント内ネツトワーク１１よりパ
イプラインレジスタ１３の入力側にトークンの第
１ワードを入力し、入力要素信号１９を「１」に
する。この時、制御要素１７1は、次段からの応
答信号２０2が「１」であるかを調べ、「１」であ
れば信号１８1を「１」にし、「０」であれば
「１」になるまで待つたのち信号１８1を「１」に
する。即ち、入力要求信号１９と次段からの応答
信号２０2がどちらも「１」の時に限り信号１８1
を「０」から「１」に変化させる。また入力要求
信号１９と応答信号２０2がどちらも「０」の時
に限り信号１８1を「１」から「０」に変化させ
る。また応答信号２０1は信号１８1を論理反転さ
せた信号である。以上の動作は制御要素１７1〜
１７4に共通である。信号１８1が「０」から
「１」に変化したことにより、トークンの第１ワ
ードがパイプラインレジスタ１３にラツチされ
る。このラツチされた第１ワードは、制御要素１
７2，１７3の同様の動作によつて次にパイプライ
ンレジスタ１４にラツチされるが、この際インク
リメンタ１５と第５図に示されたデータ経路を設
定するデータマルチプレクサ１６の作用によつ
て、トークンの第１ワードの第５フイールド、即
ちタグフイールドの値のみが１増加した値となつ
てラツチされる。この後、トークの第２ワードの
入力が可能となり（この時、応答信号２０1は
「１」）、第１ワードと同様の方法で第２ワードが
入力される。これと相前後して、パイプラインレ
ジスタ１４にラツチされている第１ワードの出力
が可能となり（この時、信号１８4は「１」）、プ
ロセツシングエレメント内ネツトワーク１１が受
け取り可能であれば（この時、応答信号２１は
「１」）出力がなされ、受け取り可能でなければ受
け取り可能になるまでパイプラインレジスタ１４
にラツチしたまま待つ。トークンの第２ワードに
対しては、信号２３の作用によりデータマルチプ
レクサ１６は第５図に示したのと逆のデータ経路
を設定するため、第２ワードは何らの変形を受け
ずにパイプラインレジスタ１４にラツチされ、第
１ワードと同様な方法でプロセツシングエレメン
ト内ネツトワーク１１に出力される。
タグデータインクリメンタ１２の別の実施例を
第７図に示す。第５図に示したタグデータインク
リメンタ構成では、２つのパイプラインレジスタ
１３，１４の間のデータ経路にインクリメンタ１
５とデータマルチプレクサ１６が直列に挿入され
るため、それらの遅延時間のためにパイプライン
処理レートが低下することがある。それを解決す
るためには、第７図の構成のように、インクリメ
ンタ１５をデータ経路から外し、パイプラインレ
ジスタ３１と３２の間のデータ経路には、データ
マルチプレクタ１６しか挿入されないようにすれ
ば良い。
以下、より詳しく説明する。３０，３１，３２
はパイプラインレジイスタ、３３はトークンの第
１ワードと第５フイールド、即ちタグフイールド
の値を記憶するレジスタ、３４はトークンの第
１、２ワードの第１フイールドの値を記憶するＤ
ラツチである。
３５1〜３５6は第５図の制御要素１７1〜１７4
と同じ構成の制御要素、３７は入力要求信号、３
８1〜３８6，３９は応答信号、４０はリセツト信
号、３６1〜３６5は出力要求信号、１５はインク
リメンタ、１６はデータマルチプレクサである。
この実施例では、タグの値をレジスタ３３によ
り記憶し、レジスタ３３の内容をインクリメンタ
１５によつて１増加させ、この値を新しいタグ値
としてトークンに書き込むようになつている。
以上、トークンを第３図のような２ワード構成
に限定してタグデータインクリメンタ１２の実施
例を説明したが、３ワード以上の構成時にもほぼ
そのまま応用可能であり、また１ワード構成時に
も応用可能である。１ワード構成の場合にはデー
タマルチプレクサ１６が不要になり、構成がより
簡単になる。
第２の実施例においても、第１実施例と同様
に、データフロー計算機の全ての構成要素に先入
れ先出しの順序性を保証させる必要がなく、自由
な構成法方が可能となるほか、第１の実施例と異
なり遅延命令の実行とその他の命令の実行とが独
立並行的に行えるため、高処理能力のプロセツシ
ングエレメントの構成が可能である。
発明の効果 この発明の情報処理装置は、タグデータが所定
の数列関係をもつて順次異なる複数のトークンを
順次時系列的に入力し、入力された複数のトーク
ンに対しデータフロー方式で情報処理を行う情報
処理装置において、タグデータ変更部によつて複
数のトークン中の先行トークンのタグデータをこ
の先行トークンの後に入力される後続タグデータ
と同じ値に変更したため、タグデータが変更され
た先行トークンのオペランドデータに対し前記後
続のトークンのオペランドデータを待ち合わせし
て両オペランドデータを演算することにより、前
記タグデータが変更された先行トークンのオペラ
ンドデータが前記後続のトークンにオペレンドデ
ータの出現時まで遅延されることになり、遅延機
能を実現できる。
このように、先行トークンのタグデータを変更
することで遅延機能を実現すると、データフロー
計算機またはプロセツシングエレメントの全ての
部位において先入れ先出しの順序性を考慮する必
要がなくなり、プロセツシングエレメント構成の
自由度が増す。また、コンパイラがプログラムを
データフローグラフに変換する際にダミートーク
ンの配置を鑑みたコンパイルを行う必要がなくな
るためにコンパイラの構成が簡易になる。また、
ダミートークンの配置のための前処理機構が不要
になるうえ前処理時間が不要となるため、命令実
行時間を短くすることができる。
【図面の簡単な説明】
第１図はこの発明を用いたプロセツシングエレ
メントの第１の実施例の構成図、第２図はこの発
明の実施例において実行するデータフローグラフ
の一例を示す図、第３図はトークンのフイールド
構成を示す図、第４図はこの発明を用いたプロセ
ツシングエレメントの第２の実施例の構成図、第
５図は第４図におけるタグデータインクリメンタ
の一例の詳細な回路図、第６図は第５図における
制御要素の詳細な回路図、第７図は第４図におけ
るタグデータインクリメンタの一例の詳細な回路
図、第８図はデータフロー計算機の一般的な構成
図、第９図は従来のプロセツシングエレメントの
構成図、第１０図は４次デイジタルフイルタのシ
グナルフロー図、第１１図は従来のプロセツシン
グエレメントで実行するデータフローグラフの例
を示す図である。 １1〜１3……プロセツシングエレメント、２…
…トークンネツトワーク、３……プログラム記憶
部、４……待ち合わせ部、５……オペランドデー
タ演算部、６……プロセツシングエレンメント内
ネツトワーク、１０……オペランドデータ及びタ
グデータ演算部、１１……プロセツシングエレメ
ント内ネツトワーク、１２……タグデータインク
リメンタ、１３，１４……パイプラインレジス
タ、１５……インクリメンタ、１６……データマ
ルチプレクサ、１７1〜１７4，３５1〜３５6……
制御要素、３０，３１，３２……パイプラインレ
ジスタ、４００……待ち合わせ部。

Claims (1)

  1. 【特許請求の範囲】 １ タグデータが所定の数列関係をもつて順次異
    なる複数のトークンを順次時系列的に入力し、前
    記複数のトークンに対しデータフロー実行制御方
    式で情報処理を行う情報処理装置であつて、 データフロープログラムを記憶するプログラム
    記憶部と、オペランドデータの待ち合わせを行い
    命令の実行に必要なオペランドデータを揃える待
    ち合わせ部と、前記待ち合わせ部から渡されたオ
    ペランドデータに対しデータフロープログラムで
    指示された命令を実行するオペランドデータ演算
    部と、前記複数のトークン中の先行トークンのタ
    グデータをこの先行トークンの後に入力される後
    続トークンのタグデータと同じ値に変更するタグ
    データ変更部とを備えた情報処理装置。
JP60119035A 1985-05-31 1985-05-31 情報処理装置 Granted JPS61276032A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60119035A JPS61276032A (ja) 1985-05-31 1985-05-31 情報処理装置
US07/361,701 US4943916A (en) 1985-05-31 1989-06-01 Information processing apparatus for a data flow computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60119035A JPS61276032A (ja) 1985-05-31 1985-05-31 情報処理装置

Publications (2)

Publication Number Publication Date
JPS61276032A JPS61276032A (ja) 1986-12-06
JPH0546593B2 true JPH0546593B2 (ja) 1993-07-14

Family

ID=14751346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60119035A Granted JPS61276032A (ja) 1985-05-31 1985-05-31 情報処理装置

Country Status (2)

Country Link
US (1) US4943916A (ja)
JP (1) JPS61276032A (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576749B1 (en) * 1992-06-30 1999-06-02 Discovision Associates Data pipeline system
JPS63129425A (ja) * 1986-11-19 1988-06-01 Mitsubishi Electric Corp デ−タ処理装置
US5117489A (en) * 1987-04-22 1992-05-26 Mitsubishi Denki Kabushiki Kaisha Data-driven processor having an internal tag-generating system for generating a distinct tagged information and assembling with un-tagged information of an input/output data packet
JPH0646414B2 (ja) * 1987-10-20 1994-06-15 シャープ株式会社 情報処理装置
US5113339A (en) * 1987-10-20 1992-05-12 Sharp Kabushiki Kaisha Data processor for detecting identical data simultaneously coexisting in a plurality of data sections of data transmission paths
US5117499A (en) * 1988-01-22 1992-05-26 Sharp Kabushiki Kaisha Data flow type processing apparatus having external and cache memories for fetching paired executing instruction when mishit occurs
US5125097A (en) * 1988-01-29 1992-06-23 Sharp Kabushiki Kaisha Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path
WO1990001192A1 (en) * 1988-07-22 1990-02-08 United States Department Of Energy Data flow machine for data driven computing
US5241635A (en) * 1988-11-18 1993-08-31 Massachusetts Institute Of Technology Tagged token data processing system with operand matching in activation frames
US5226126A (en) * 1989-02-24 1993-07-06 Nexgen Microsystems Processor having plurality of functional units for orderly retiring outstanding operations based upon its associated tags
US5768575A (en) * 1989-02-24 1998-06-16 Advanced Micro Devices, Inc. Semi-Autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for sepculative and out-of-order execution of complex instructions
US5781753A (en) * 1989-02-24 1998-07-14 Advanced Micro Devices, Inc. Semi-autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for speculative and out-of-order execution of complex instructions
US5689647A (en) * 1989-03-14 1997-11-18 Sanyo Electric Co., Ltd. Parallel computing system with processing element number setting mode and shortest route determination with matrix size information
JP2668438B2 (ja) * 1989-04-21 1997-10-27 三菱電機株式会社 データ検索装置
EP0548074A1 (en) * 1989-08-21 1993-06-30 Massachusetts Institute Of Technology Distributed building of service request lists
US5226131A (en) * 1989-12-27 1993-07-06 The United States Of America As Represented By The United States Department Of Energy Sequencing and fan-out mechanism for causing a set of at least two sequential instructions to be performed in a dataflow processing computer
US5028186A (en) * 1990-01-29 1991-07-02 Mechanical Plastics Corp. Hollow wall anchor with enhanced holding strength
JPH05233853A (ja) * 1992-02-24 1993-09-10 Sharp Corp 演算処理装置
JP3337706B2 (ja) * 1992-02-26 2002-10-21 シャープ株式会社 データフロープログラムの実行制御方法
US5577256A (en) * 1992-04-28 1996-11-19 Sharp Kabushiki Kaisha Data driven type information processor including a combined program memory and memory for queuing operand data
US6067417A (en) * 1992-06-30 2000-05-23 Discovision Associates Picture start token
US5768561A (en) * 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
US5835740A (en) * 1992-06-30 1998-11-10 Discovision Associates Data pipeline system and data encoding method
US6112017A (en) * 1992-06-30 2000-08-29 Discovision Associates Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus
US6330665B1 (en) 1992-06-30 2001-12-11 Discovision Associates Video parser
US5809270A (en) * 1992-06-30 1998-09-15 Discovision Associates Inverse quantizer
US5603012A (en) * 1992-06-30 1997-02-11 Discovision Associates Start code detector
US6079009A (en) * 1992-06-30 2000-06-20 Discovision Associates Coding standard token in a system compromising a plurality of pipeline stages
US6047112A (en) * 1992-06-30 2000-04-04 Discovision Associates Technique for initiating processing of a data stream of encoded video information
US5636150A (en) * 1992-08-06 1997-06-03 Sharp Kabushiki Kaisha Data driven type digital filter unit and data driven type information processor including the same
JPH06124352A (ja) * 1992-10-14 1994-05-06 Sharp Corp データ駆動型情報処理装置
US5586281A (en) * 1992-10-27 1996-12-17 Sharp Kabushiki Kaisha Data driven type information processing apparatus
US5861894A (en) * 1993-06-24 1999-01-19 Discovision Associates Buffer manager
US5878273A (en) * 1993-06-24 1999-03-02 Discovision Associates System for microprogrammable state machine in video parser disabling portion of processing stages responsive to sequence-- end token generating by token generator responsive to received data
US5706489A (en) * 1995-10-18 1998-01-06 International Business Machines Corporation Method for a CPU to utilize a parallel instruction execution processing facility for assisting in the processing of the accessed data
JP2002024029A (ja) * 2000-07-11 2002-01-25 Toshiba Corp コンパイラ、コンパイル方法及びコンパイルプログラムを記録したコンピュータ読み取り可能な記録媒体
SE0300742D0 (sv) * 2003-03-17 2003-03-17 Flow Computing Ab Data Flow Machine
US9501448B2 (en) 2008-05-27 2016-11-22 Stillwater Supercomputing, Inc. Execution engine for executing single assignment programs with affine dependencies
JP5684704B2 (ja) * 2008-05-27 2015-03-18 スティルウォーター スーパーコンピューティング インコーポレイテッド 実行エンジン
US9335977B2 (en) * 2011-07-28 2016-05-10 National Instruments Corporation Optimization of a data flow program based on access pattern information

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156910A (en) * 1974-02-28 1979-05-29 Burroughs Corporation Nested data structures in a data driven digital data processor
US4153932A (en) * 1974-03-29 1979-05-08 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of stored programs
US4149240A (en) * 1974-03-29 1979-04-10 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of data structure operations
EP0172522B1 (en) * 1981-10-22 1991-01-02 Nec Corporation Data processing machine suitable for high-speed processing
US4594660A (en) * 1982-10-13 1986-06-10 Honeywell Information Systems Inc. Collector
US4594655A (en) * 1983-03-14 1986-06-10 International Business Machines Corporation (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions

Also Published As

Publication number Publication date
JPS61276032A (ja) 1986-12-06
US4943916A (en) 1990-07-24

Similar Documents

Publication Publication Date Title
JPH0546593B2 (ja)
US4553203A (en) Easily schedulable horizontal computer
US5848286A (en) Vector word shift by vo shift count in vector supercomputer processor
EP0087978B1 (en) Information processing unit
US6219775B1 (en) Massively parallel computer including auxiliary vector processor
US5481746A (en) Vector shift functional unit for successively shifting operands stored in a vector register by corresponding shift counts stored in another vector register
JPH0463430B2 (ja)
JPH10232779A (ja) 命令並列処理方法及び装置
JP2632074B2 (ja) データフロー型情報処理装置
JPS623461B2 (ja)
JPS58182758A (ja) 演算制御装置
David et al. Self-timed architecture of a reduced instruction set computer
JPS6347835A (ja) パイプライン計算機
JPS581246A (ja) 命令処理順序制御方式
JPS5958580A (ja) マスク付きベクトル演算処理装置
McGrath et al. A WE-DSP32 based, low-cost, high-performance, synchronous multiprocessor for cyclo-static implementations
JPH0926945A (ja) 情報処理装置
JPH05151347A (ja) 並列画像処理プロセツサ
Bryant Report on the Workshop on Self-timed Systems
JPS63204322A (ja) 情報処理装置
JPH03252752A (ja) データ処理装置
JPH0646412B2 (ja) デ−タフロ−プロセツサ
JPS5833584B2 (ja) 情報処理装置
JP2657947B2 (ja) データ処理装置
Payne et al. MPU: a N-tuple matching processor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term