JP2772604B2 - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JP2772604B2
JP2772604B2 JP4288729A JP28872992A JP2772604B2 JP 2772604 B2 JP2772604 B2 JP 2772604B2 JP 4288729 A JP4288729 A JP 4288729A JP 28872992 A JP28872992 A JP 28872992A JP 2772604 B2 JP2772604 B2 JP 2772604B2
Authority
JP
Japan
Prior art keywords
data
packet
input
information processing
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4288729A
Other languages
English (en)
Other versions
JPH06139199A (ja
Inventor
俊明 寺坂
剛司 村松
宗一 宮田
達行 桑原
雅晴 富田
清隆 永村
隆夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Japan Radio Co Ltd
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC, Japan Radio Co Ltd filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP4288729A priority Critical patent/JP2772604B2/ja
Priority to US08/141,210 priority patent/US5511215A/en
Publication of JPH06139199A publication Critical patent/JPH06139199A/ja
Application granted granted Critical
Publication of JP2772604B2 publication Critical patent/JP2772604B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware
    • G06F11/3652Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/3476Data logging
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/3495Performance evaluation by tracing or monitoring for systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3636Software debugging by tracing the execution of the program
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/82Architectures of general purpose stored program computers data or demand driven
    • G06F15/825Dataflow computers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/448Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4494Execution paradigms, e.g. implementations of programming paradigms data driven

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はデータ処理システムに
関し、特に、データ駆動型情報処理装置と複数のノイマ
ン型情報処理装置を含んで構成される既存のシステムと
を接続して、相互にデータ転送を行なうようなデータ処
理システムに関する。
【0002】
【従来の技術】従来のノイマン型情報処理装置において
は、プログラムとして種々の命令が予めプログラムメモ
リに記憶され、プログラムカウンタによってプログラム
メモリのアドレスが逐次指定されることにより順次命令
が読出され、その命令が実行される。
【0003】一方、データ駆動型情報処理装置は、プロ
グラムカウンタによる逐次的な命令の実行という概念を
持たない非ノイマン型情報処理装置の一種である。この
ようなデータ駆動型情報処理装置には、命令の並列処理
を基本にしたアーキテクチャが採用される。データ駆動
型情報処理装置においては、演算の対象となるデータが
揃い次第、命令の実行が可能となり、データによって複
数の命令が同時に駆動されるため、データの自然な流れ
に従って並列的にデータフロープログラムが実行され
る。その結果、演算の所要時間が大幅に短縮するとみな
されている。
【0004】図9は、従来のデータ駆動型情報処理装置
とノイマン型情報処理装置とを含むデータ処理システム
の構成図である。
【0005】図9に示されるようにデータ駆動型情報処
理装置(以下、データ駆動型プロセッサと呼ぶ)26
は、従来専用の入出力装置27が接続されて用いられて
いた。この入出力装置27は、データ駆動型プロセッサ
26にデータフロープログラムをロードするためのデー
タパケット、およびロードされたデータフロープログラ
ムを実行するための実行用のデータパケットをデータ駆
動型プロセッサ26に外部から供給するために設けられ
る。このような、専用の入出力装置27を接続して用い
られるデータ駆動型プロセッサ26を、既存システムで
あるノイマン型情報処理装置(以下、ノイマン型プロセ
ッサと呼ぶ)28と接続する場合には、ノイマン型プロ
セッサ28を入出力装置27に接続して、入出力装置2
7を介してノイマン型プロセッサ28とデータ駆動型プ
ロセッサ26との間でオンラインによるシリアル転送が
行なわれる。つまり、従来はデータ駆動型プロセッサ2
6とノイマン型プロセッサ28とを結ぶポートは1つし
か存在しなかった。
【0006】
【発明が解決しようとする課題】上述したように、図9
に示された従来のデータ処理システムでは、データ駆動
型プロセッサ26とノイマン型プロセッサ28とを結ぶ
ポートは1つしかなかったので、データ駆動型プロセッ
サ26の動作の健全性を確かめるためには、一旦、ノイ
マン型プロセッサ28から所定処理を行なわせるための
命令コードを入出力装置27を介してデータ駆動型プロ
セッサ26に与え、プロセッサ26において該命令コー
ドに従う所定処理を行なわせる。この処理終了後に、ノ
イマン型プロセッサ28からは所定処理動作状況確認の
ための命令コードを改めて入出力装置27を介してデー
タ駆動型プロセッサ26に与えて、プロセッサ26にお
いて該命令コードに従う処理を行なわせる。この処理結
果データをプロセッサ28が解析することによりデータ
駆動型プロセッサ26動作の健全性を確かめることがで
きる。しかし、この確認方法では、データ駆動型プロセ
ッサ26の所定処理動作結果の健全性を確かめることは
できるが、所定処理動作状況(プログラム実行中の状
況)をリアルタイムに確認することはできなかった。デ
ータ駆動型プロセッサ26の動作の健全性を確かめる上
で、動作状況(プログラム実行中の状況)をリアルタイ
ムにモニタして得られる情報は、データフロープログラ
ムおよびプロセッサ自体のデバックあるいは解析を行な
う上で不可欠な情報である。このように、従来のデータ
処理システムでは、システムあるいはデータ駆動型プロ
セッサ26における動作の健全性を動作を行なわせなが
らリアルタイムにモニタすることができないという問題
があった。この問題は、データ駆動型プロセッサ26あ
るいはプロセッサ28を含んで構成されるシステム自体
のデバックあるいは動作解析を極めて困難にするという
問題をも引き起こした。
【0007】それゆえにこの発明の目的は、データ駆動
型プロセッサと複数のノイマン型プロセッサとを接続し
てデータ駆動型プロセッサに対して、複数の異なるデー
タの転送が可能なデータ処理システムを提供することで
ある。
【0008】
【課題を解決するための手段】請求項1に記載のデータ
処理システムは、データ駆動型情報処理装置と、複数の
ノイマン型情報処理装置と、ルータとを備えて構成され
る。
【0009】データ駆動型情報処理装置は、タグ部を有
する複数のパケットデータを同時に入力し、入力した各
パケットデータを用いて並列的に異なる複数の情報処理
を行なうよう構成される。
【0010】ノイマン型情報処理装置は前述のパケット
データを出力する。ルータは、さらにデータ入力手段
と、選択手段と、およびデータ供給手段とを有する。デ
ータ入力手段は複数のノイマン型情報処理装置のそれぞ
れが出力する異なる複数のパケットデータを個別に、か
つ並行して入力し、選択手段に与える。選択手段は、デ
ータ入力手段により与えられた複数のパケットデータの
それぞれの内容に基づいて、各パケットデータに対応す
るデータ駆動型情報処理装置の入力ポートを選択する。
そして、データ供給手段はこの選択手段により選択され
た対応の入力ポートのそれぞれを介して、複数の入力パ
ケットデータのそれぞれをデータ駆動型情報処理装置に
並行して供給する。
【0011】請求項2に係るデータ処理システムは、請
求項1に記載のデータ処理システムに加えて、データ駆
動型情報処理装置と複数のノイマン型情報処理装置のそ
れぞれとにより共有される出力媒体をさらに備える。前
述のデータ駆動型情報処理装置は、さらに情報処理手段
を有し、前述の複数のノイマン型情報処理装置のそれぞ
れは解析手段を有する。
【0012】情報処理手段は、ルータから供給される異
なる複数のパケットデータのそれぞれに基づいて所定情
報処理と、該所定情報処理の内容をモニタして逐次前述
の出力媒体に出力するモニタ処理とを並列的に行なう。
前述の解析手段は、出力媒体に出力された内容に基づい
て前述の所定情報処理を解析する。
【0013】請求項3に係るデータ処理システムは、請
求項1または2に記載のデータ処理システムに加えて、
データ駆動型情報処理装置が、処理部と分岐手段とをさ
らに備える。処理部は与えられるデータパケットを入力
して情報処理を行なって出力し、分岐手段は、複数入力
ポートのそれぞれを介して与えられるデータパケットお
よび前述の処理部が出力するデータパケットを入力し、
応じて入力パケットのそれぞれを所定分岐条件に従って
この情報処理装置外部および処理部のいずれか一方に出
力するように構成される。
【0014】請求項4に係るデータ処理システムは、請
求項3に記載のデータ処理システムに加えて、さらに分
岐条件更新手段を備える。この分岐条件更新手段は、前
述の分岐手段における所定分岐条件を、各入力ポートを
介して入力したデータパケットを用いて任意に設定/更
新するよう構成される。
【0015】
【作用】請求項1ないし4に記載のデータ処理システム
においては、ルータによりデータ駆動型情報処理装置に
対して複数のノイマン型情報処理装置のそれぞれが出力
する異なる複数のパケットデータが同時に供給されるの
で、データ駆動型情報処理装置に複数のノイマン型情報
処理装置をオンライン接続して同時に複数の異なるパケ
ットデータを転送することが可能となる。
【0016】特に、請求項2に記載のデータ処理システ
ムにおいては、データ駆動型情報処理装置の情報処理手
段は、ルータから供給される異なる複数のパケットデー
タのそれぞれに基づいて所定情報処理とこの所定情報処
理の内容をモニタして逐次出力媒体に出力するモニタ処
理とを並列的に行なうので、出力媒体にはこの所定情報
処理中で得られる情報が逐次出力されているので、解析
手段は出力媒体の内容に基づいてこの所定情報処理装置
の処理状況を解析できる。
【0017】また、データ駆動型情報処理装置において
異なる複数の情報処理を、異なるノイマン型情報処理装
置からのパケットデータを用いて並列的に行なわせるこ
とが可能なので、該データ駆動型情報処理装置において
異なる複数のユーザの情報処理を並列的に行なうことが
できる。
【0018】請求項3に記載のデータ処理システムにお
いては、データ駆動型情報処理装置内部の分岐手段が複
数入力ポートのそれぞれを介して与えられるデータパケ
ットおよび該処理装置内の処理部が情報処理して出力し
たデータパケットを入力し、応じて所定分岐条件に従っ
て該情報処理装置外部および処理部のいずれか一方に出
力するので、外部から与えられるデータパケットについ
て該情報処理装置内部で処理すべきデータパケットを選
択的に処理部に与えることができるとともに処理部で情
報処理されたデータパケットであっても選択的に再度処
理部に与えて処理させることができる。
【0019】請求項4に記載のデータ処理システムにお
いては、データ駆動型情報処理装置は分岐条件更新手段
を有して、分岐手段の所定分岐条件を任意に設定/更新
できる。
【0020】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。
【0021】この実施例によるデータ処理システムは、
データ駆動型プロセッサと複数個のノイマン型プロセッ
サとをルータ(router)を用いることによりオンライン
接続して複数個の異なるデータ転送を同時に可能とする
よう構成されたものである。上記のルータは、データ転
送のための経路を選択するためのものであり、その詳細
は後述する。
【0022】図1は、この発明の一実施例によるデータ
処理システムの構成図である。図1のデータ処理システ
ムは、データ入力部7、パラメータデータ入力部8、デ
ータ出力部9、データ駆動型プロセッサ10,11およ
び12、ルータ13,14,15および16、メモリI
/F(インターフェイスの略)17、メモリ18、デー
タ駆動型プロセッサ10〜12のそれぞれに対するホス
トコンピュータとなるノイマン型プロセッサ19および
20、トレーサ21、さらに切換スイッチ100、10
1および102を含む。
【0023】ノイマン型プロセッサ19および20のそ
れぞれは、通常のノイマン型のデータ処理機能に加え
て、各データ駆動型プロセッサにデータフロープログラ
ムをロードする機能と、ロードされたデータフロープロ
グラムが各データ駆動型プロセッサで実行される状況と
をリアルタイムにモニタする機能などをさらに有する。
【0024】データ入力部7は、該処理システムにおい
て処理をされるべきデータ、言換えれば各データ駆動型
プロセッサに対して、そこにストアされた所定のデータ
フロープログラムに従って演算処理されるべきデータを
供給するためのものである。パラメータデータ入力部8
は、該データ処理システムにおける処理に関するパラメ
ータデータ、言換えれば各データ駆動型プロセッサに対
して、そこにストアされた所定のデータフロープログラ
ムに従う演算処理におけるパラメータデータを供給する
ためのものである。
【0025】データ出力部9は、表示装置または印字装
置などの出力デバイスを含んで構成され、データ駆動型
プロセッサ12から出力されたデータを表示または印字
などする。
【0026】メモリ18は、たとえばランダムアクセス
メモリなどからなり、データ駆動型プロセッサ10〜1
2に対する外部メモリとしてのものであり、メモリI/
F17はメモリ18のアクセスを制御するためのもので
ある。トレーサ21は、メモリの集合体を含んで構成さ
れ、データ駆動型プロセッサ10または11から入力さ
れる処理結果データなどを格納しておくためのものであ
り、ノイマン型プロセッサ19および20によってもア
クセスされる。
【0027】図1中、実線は通常時に用いられるデータ
転送のための経路であり、点線は実線で示されたデータ
転送経路の正常性を確認するためのデータを転送するた
めの経路であり、その経路は複数あり切換スイッチ10
0〜102のそれぞれの切換動作により選択的に切換え
られる。詳細には、切換スイッチ100は、その入力側
がノイマン型プロセッサ19の出力側に接続されて、プ
ロセッサ19の出力側をスイッチ101の入力側および
ルータ14の入力側のいずれか一方に選択的に接続する
よう構成される。切換スイッチ101はその入力側がス
イッチ100の一方の出力側に接続されて、スイッチ1
00の一方の出力側を切換スイッチ102の入力側およ
びデータ駆動型プロセッサ12の入力側のいずれか一方
に選択的に接続するよう構成される。切換スイッチ10
2は、その入力側が切換スイッチ101の一方の出力側
に接続されて、スイッチ101の一方の出力側をデータ
駆動型プロセッサ10の入力側およびデータ駆動型プロ
セッサ11の入力側のいずれか一方に選択的に接続する
よう構成される。
【0028】各ルータは、入力ポート56,57および
58ならびに、出力ポート59および60を含む。ただ
し、ルータ15および16は、ポート58および60を
未使用なので、その図示は省略している。各データ駆動
型プロセッサは、入力ポート50,51および52、な
らびに出力ポート53,54および55を含む。メモリ
I/F17は、入力ポート90および91、メモリ18
をアクセスするためのポート92を含む。
【0029】ルータ13において、入力ポート56はル
ータ14の出力ポート60に、入力ポート57はプロセ
ッサ20の出力側に、入力ポート58はデータ入力部7
の出力側に、出力ポート59はデータ駆動型プロセッサ
10の入力ポート50に、出力ポート60はデータ駆動
型プロセッサ11の入力ポート50にそれぞれ接続され
る。
【0030】ルータ14において、入力ポート56はメ
モリI/F17のポート91に、入力ポート57はスイ
ッチ100を介してノイマン型プロセッサ19の出力側
に、入力ポート58はパラメータデータ入力部8の出力
側に、および出力ポート59はプロセッサ12の入力ポ
ート50にそれぞれ接続される。
【0031】ルータ15において、入力ポート56はデ
ータ駆動型プロセッサ10の出力ポート55に、入力ポ
ート57はデータ駆動型プロセッサ11の出力ポート5
5に、出力ポート59はルータ16の入力ポート56に
それぞれ接続される。ルータ16において入力ポート5
7はデータ駆動型プロセッサ12の出力ポート55に、
出力ポート59はメモリI/F17の入力ポート90に
それぞれ接続される。
【0032】データ駆動型プロセッサ10において、入
力ポート51はスイッチ100〜102のそれぞれを介
してノイマン型プロセッサ19の出力側に、入力ポート
52はデータ駆動型プロセッサ12の出力ポート54
に、出力ポート53はトレーサ21の入力側に、出力ポ
ート54はデータ駆動型プロセッサ11の入力ポート5
2にそれぞれ接続される。
【0033】データ駆動型プロセッサ11において、入
力ポート51はスイッチ100〜102のそれぞれを介
してノイマン型プロセッサ19の出力側に、出力ポート
53はトレーサ21の入力側に、出力ポート54はデー
タ駆動型プロセッサ12の入力ポート52にそれぞれ接
続される。
【0034】データ駆動型プロセッサ12において、入
力ポート51は切換スイッチ100および101を介し
てノイマン型プロセッサ19の出力側に、出力ポート5
3はデータ出力部19の入力側にそれぞれ接続される。
【0035】なお、このデータ処理システムではデータ
駆動型プロセッサ10〜12のそれぞれを1意に特定す
るために、各プロセッサに順にプロセッサ番号#0、#
1、#2を割当てる。この割当ての詳細については後述
する。
【0036】図1の各データ駆動型プロセッサの構成が
図2に示され、そこで処理されるデータパケットのフィ
ールド構成が図3(a)〜(d)に示される。各データ
駆動型プロセッサの構成は同様である。
【0037】図3(a)には、各データ駆動型プロセッ
サにデータフロープログラムをロードするためのロード
パケット200のフィールド構成が示される。図3
(b)には、各データ駆動型プロセッサに予めロードさ
れたデータフロープログラムを実行するための実行パケ
ット201のフィールド構成が示される。図3(c)に
は、各データ駆動型プロセッサを初期化するための初期
化パケット202のフィールド構成が示される。図3
(d)には図1のメモリ18または各データ駆動型プロ
セッサ中のメモリをアクセスするためのメモリアクセス
用パケット203のフィールド構成が示される。
【0038】図3(a)〜(d)に示されるように、各
データパケットは世代フィールドF1、行先フィールド
F2、命令フィールドF3およびデータフィールドF4
からなる。世代フィールドF1にはアドレス情報400
および非アドレス情報401からなる世代情報301
が、フィールドF2には該データパケットの供給先であ
るデータ駆動型プロセッサを特定するためのプロセッサ
番号402を含む行先情報302が、フィールドF3に
は命令情報がそれぞれ格納される。さらに、ロードパケ
ット200のデータフィールドF4には対応の命令情報
303によりロードされるプログラムデータ304が、
実行パケット201のフィールドF4には対応の命令情
報303により演算されるオペランドデータ305が、
初期化パケット202のフィールドF4には対応の命令
情報303による初期化のために用いられる初期化デー
タ306が、メモリアクセス用パケット203のフィー
ルドF4には対応の命令情報303によるメモリのアク
セスに関するアクセスデータ307がそれぞれ格納され
る。
【0039】図2において、データ駆動型プロセッサ1
0(11,12)は、合流部29,30,31および3
2、分岐部33,34および35、初期化レジスタ61
を含む初期化部36、プログラムメモリ371を含むプ
ログラム記憶部37、待合メモリ381を含む発火制御
部38、さらに演算部39を含む。各分岐部は、後述す
る所定の分岐条件に基づいて入力データの出力先を切換
える。
【0040】合流部29は入力ポート51および52を
介して入力したデータパケットを入力順に分岐部33に
送出する。合流部30は、分岐部33および入力ポート
50から入力したデータパケットを入力順に初期化部3
6に送出する。合流部31は初期化部36および分岐部
34から入力したデータパケットを入力順にプログラム
記憶部37に送出する。合流部32は分岐部33および
34から入力されたパケットを入力順に分岐部35に送
出する。
【0041】初期化部36の初期化レジスタ61の記憶
内容は、図中点線で示される経路により分岐部33、3
4および35のそれぞれにより参照されて、その分岐動
作を決定するようなデータを格納する。初期化レジスタ
61の記憶内容の一部が図4に示される。図4において
初期化レジスタ61は記憶領域71〜73を含み、記憶
領域71には該プロセッサ10(11,12)のプロセ
ッサ番号データ81が格納される。記憶領域72および
73には分岐部34および35の分岐先を指定するため
の分岐先データ82および実行モード時の分岐先を指定
するための分岐条件データ82および83がそれぞれ格
納される。これらデータ81〜83のそれぞれは、該プ
ロセッサの初期化時に初期化パケット202を用いて設
定される。
【0042】図2に示された各分岐部の動作は初期化レ
ジスタ61に格納されたデータに従って行なわれる。分
岐部33は、合流部29からデータパケットを入力する
と、その中のプロセッサ番号402と、レジスタ61中
のプロセッサ番号データ81とを比較照合し、照合一致
ならば該入力パケットを合流部30へ送出し、不一致な
らば該入力パケットを合流部32へ送出する。分岐部3
4は演算部39からデータパケットを入力すると、該パ
ケットが該プロセッサ内部で処理を継続すべきパケット
ならば該入力パケットを合流部31へ送出する。一方、
入力パケットが処理を継続すべきでないデータパケット
ならば、その中の命令情報303に基づいてレジスタ6
1の分岐条件データ82を参照して該入力データパケッ
トを合流部32および出力ポート55のいずれか一方に
出力する。
【0043】分岐部35は、合流部32からデータパケ
ットを入力すると、その中のプロセッサ番号402に基
づいてレジスタ61の分岐条件データ83を参照して該
入力パケットを出力ポート53および54のいずれか一
方に出力する。
【0044】初期化部36は、該プロセッサのリセット
直後に入力された1回目の初期化パケット202のプロ
セッサ番号402をプロセッサ番号データ81にして初
期化レジスタ61にストアする。その後は、レジスタ6
1中にストアされたプロセッサ番号データ81と同じプ
ロセッサ番号402を格納した初期化パケット202が
入力されたときのみ、その入力パケット202の内容に
基づいてレジスタ61中のプロセッサ番号データ81を
除く他のデータを設定/更新する。初期化部36に入力
された初期化パケット202は、初期化レジスタ61に
おいてデータ設定後は消去されて合流部31へ送出され
ることはない。初期化部36は、プロセッサ番号が一致
しない初期化パケットおよび初期化パケット202を除
く他の種類のパケットを通過させる。
【0045】プログラム記憶部37は、プログラムメモ
リ371に図5に示されるように複数個の次位の行先情
報371aおよび複数個の次位の命令情報371bから
なるデータフロープログラムを記憶する。このデータフ
ロープログラムのロードは、ロードパケット200を用
いて行なわれ、実行は実行パケット201を用いて行な
われる。プログラム記憶部37は入力した実行パケット
201の行先情報302に基づくアドレス指定により次
位の行先情報371aおよび次位の命令情報371bを
読出し、読出した各情報を入力実行パケット201のフ
ィールドF2およびF3にそれぞれ格納して該入力パケ
ット201を送出する。
【0046】発火制御部38は、プログラム記憶部37
から与えられる実行パケット201を入力し、待合メモ
リ381を用いて入力パケット201の待合せを行な
う。詳細には、プログラム記憶部37から与えられる実
行パケット201のうち、行先情報302および世代情
報301中の非アドレス情報401が一致する異なる2
つの実行パケット201を検出し、応じて一方の実行パ
ケット201のフィールドF4中のオペランドデータ3
05を他方の実行パケット201のフィールドF4に追
加して格納し、この他方の実行パケット201を演算部
39に送出する(これを発火という)。なお、このとき
上述した一方のデータパケットは消滅する。
【0047】発火制御部38における待合メモリ381
を用いた待合せの動作を図6を用いて説明する。図6に
おいては、待合メモリ381の記憶内容の一部が示され
る。図6に示されるように待合メモリ381は複数個の
待合オペランドデータ381a、待合世代情報381b
および発火制御フラグ381cを格納する。発火制御部
38は入力する実行パケット201の行先情報302お
よび世代情報301のアドレス情報400に基づくアド
レス指定により待合メモリ381をアクセスして、該当
の領域に格納された発火制御フラグ381cが“0”で
あれば、この指定領域に入力実行パケット201のオペ
ランドデータ305を待合オペランドデータ381aと
して書込むとともに、該入力パケット201の世代情報
301の非アドレス情報401を待合世代情報381b
として書込んだ後、この実行パケット201を消滅さ
せ、該領域の発火制御フラグ831cを“1”にセット
する(図6の参照)。一方、前述のアドレス指定領域
に対応の発火制御フラグ381cが“1”であり、かつ
該指定領域の待合世代情報381bと入力実行パケット
201中の世代情報301の非アドレス情報401とが
一致すれば、前述の発火が検出されて該指定領域の発火
制御フラグ381cが“0”にリセットされる(図6の
参照)。また、該アドレス指定領域に対応の発火制御
フラグ381cが“1”であるが、該指定領域の待合世
代情報381bと入力実行パケット201中の世代情報
301の非アドレス情報401とが一致しなければ、前
述の発火は検出されず該入力パケット201は発火制御
部38から未発火パケット(該データ駆動型プロセッサ
において演算が継続されるべきデータパケット)として
演算部39に出力される。なお、この未発火パケット
は、以降、各部で何ら処理されず分岐部34においては
合流部31に送出されるようにして、発火制御部38に
おいて発火が検出されるまで該プロセッサ内部を巡回す
ることになる。
【0048】演算部39は、発火制御部38から与えら
れる実行パケット201を入力し、入力パケット201
中の命令情報303を解読し、その解読結果に従って該
入力パケット201中のオペランドデータ305に対し
て所定の演算処理を施し、その演算結果を該入力パケッ
ト201のデータフィールドF4に格納して該入力パケ
ット201を分岐部34に出力する。
【0049】上述したように、データ駆動型プロセッサ
10(11,12)においては、入力ポート50〜52
のいずれかから与えられる実行パケット201が合流部
29、分岐部33、合流部30および初期化部36を介
し合流部31に与えられ、合流部31→プログラム記憶
部37→発火制御部38→演算部39→分岐部34→合
流部31→プログラム記憶部37…と巡回し続けること
により、プログラムメモリ371に記憶されたデータフ
ロープログラムに基づく演算処理が進行し、その演算結
果は分岐部34、合流部32および分岐部35を介して
出力ポート53〜55のいずれかを介して該プロセッサ
外部に送出される。
【0050】次に、データ駆動型プロセッサの一連の動
作について説明する。データ駆動型プロセッサは、その
初期化時において、まずリセットされる。リセット直後
には、初期化パケット202が入力ポートを介して与え
られる。入力パケット202は合流部30を通過して初
期化部36に与えられるので、初期化部36はそこに格
納されたプロセッサ番号402によりをレジスタ61に
プロセッサ番号データ81を設定する。その後、分岐部
34の分岐条件データ82および分岐部35の分岐条件
データ83を初期化データ306にそれぞれ格納した初
期化パケット202が入力ポート50および合流部30
を介して初期化部36に与えられる。初期化部36は、
これら入力パケット202のプロセッサ番号402とレ
ジスタ61中のプロセッサ番号データ81とが一致すれ
ば、該入力パケット202中の命令情報303に基づい
て、対応の初期化データ306を記憶領域72または7
3に書込んで、分岐条件データ82または83を初期設
定する。初期化レジスタ61中のデータ設定に用いられ
たパケット202は、このデータ設定後、初期化部36
内で消去される。
【0051】なお、プロセッサ番号データ81はリセッ
ト直後に与えられる初期化パケット202を用いてのみ
設定され、分岐条件データ82および83は、プロセッ
サ番号データ81と同じプロセッサ番号402を格納し
た該当の初期化パケット202が与えられると、随時更
新される。
【0052】このように、初期化パケット202が与え
られると、初期化レジスタ61中の設定データが適宜更
新される。
【0053】上述のプロセッサの初期化後に、プログラ
ムメモリ371へデータフロープログラムがロードされ
る。プログラムロード時、ロードパケット200が入力
ポートを介して与えられる。入力パケット200は、合
流部30→初期化部36→合流部31→プログラム記憶
部37を介して与えられる。プログラム記憶部37は、
該入力パケット200中のロード命令を含む命令情報3
03に基づいて、該入力パケット200中のプログラム
データ304をプログラムメモリ371に書込む。プロ
グラムロード時は、複数個のロードパケット200が外
部から与えられるので、各入力パケット200について
上述のプログラムメモリ371への書込が繰り返し行な
われる。これにより、たとえば図5のようにプログラム
メモリ371にデータフロープログラムがロードされ
る。
【0054】上述のデータフロープログラムロード後、
またはプログラムロードに並行して、このプログラムロ
ードが正常に行なわれているか否かを確認するために、
プログラムメモリ371の内容をダンプ(Dump)するた
めのメモリアクセス用パケット203が与えられる。こ
のメモリダンプは、ロードパケット200が経由するル
ートが正常であることを確かめる目的を有するので、メ
モリアクセス用パケット203はロードパケット200
の経由ルートとは異なるルートで与えられる。
【0055】まず、メモリアクセス用パケット203は
入力ポートを介して与えられ、合流部29を経由し分岐
部33に与えられる。分岐部33はパケット203を入
力すると、その中のプロセッサ番号402とレジスタ6
1中のプロセッサ番号81とを照合し、照合一致であれ
ば、該入力パケット203を合流部30に送出し、照合
不一致であれば該入力パケット203を合流部32に送
出して、該プロセッサ外部へ出力するよう動作する。合
流部30は、分岐部33から与えられるパケット203
を入力して初期化部36に与える。その後、パケット2
03は初期化部36→合流部31→プログラム記憶部3
7に与えられる。プログラム記憶部37は入力パケット
203中のダンプ命令を含む命令情報303に基づいて
プログラムメモリ371にロードされたプログラムデー
タを読出す。読出されたデータは該入力パケット203
のフィールドF4にアクセスデータ307として格納さ
れて、その後該入力パケット203は発火制御部38→
演算部39→分岐部34→合流部32→分岐部35を経
由し、出力ポート53を介して外部に出力される。
【0056】なお、このとき分岐部34は入力パケット
203の行先情報302とレジスタ61の分岐条件デー
タ82とを照合し、分岐部35は入力パケット203の
行先情報302とレジスタ61の分岐条件データ83と
を照合し、いずれもその照合結果に基づいて上述のルー
トが選択される。
【0057】このように、プログラムロードに並行し
て、ロードされたプログラムデータをダンプし外部に出
力することができる。
【0058】上述したデータフロープログラムのロード
が終了すると、ロードされたプログラムを用いてデータ
処理するために実行パケット201が入力ポート50〜
52を介して与えられる。入力パケット201により、
前述したようにして該プロセッサ内部を巡回してプログ
ラムメモリ371にストアされたデータフロープログラ
ムに従う演算処理が進行する。その結果は、該パケット
201のデータフィールドF4に格納されて、出力ポー
ト53〜55のいずれか、選択されたポートを介して外
部に出力される。
【0059】上述したプログラム実行中に、該データフ
ロープログラムに関するパラメータデータを変更する場
合、このパラメータデータをデータフィールドF4に格
納したロードパケット200が入力ポート50を介して
与えられる。このロードパケット200は、前述したプ
ログラムロード時のデータパケットと同じルートを経由
してプログラムメモリ371にストアされ、そこに格納
されていたパラメータデータが更新される。このよう
に、パラメータデータを格納したロードパケット200
が供給されるだけで、任意にプロセッサ内にロードされ
たデータフロープログラム中のパラメータを変更して、
以降変更されたパラメータを用いた演算処理を行なわせ
ることができる。
【0060】上述のデータフロープログラムに従う演算
処理実行中に、各プロセッサの外部メモリであるメモリ
18をアクセスするような演算が実行された場合、メモ
リ18をアクセスするためのデータパケット203が、
各プロセッサ内部の分岐部34および出力ポート55を
介して外部に送出される。出力ポート55から出力され
たメモリ18アクセス用のパケット203は装置外部に
出力される。
【0061】以上のように、各プロセッサは入力された
実行パケット201中の情報に基づいてデータフロープ
ログラムに従う演算処理を行なうとともに、その演算結
果を格納した実行パケット201を選択された出力ポー
ト53〜55のいずれかを介してプロセッサ外部に出力
するように動作する。
【0062】図7は、図1に示されたルータの構成の一
例を上記示すブロック図である。図7において、ルータ
13(14,15,16)は、タグ付与部40、合流部
41,44および45、ならびに分岐部42および43
を含む。タグ付与部40のブロック構成は図8に示され
る。
【0063】図8に示されるようにタグ付与部40はタ
グ情報レジスタ62、分岐条件レジスタ63およびタグ
結合回路64を含む。レジスタ62および63は、該ル
ータの初期化時に入力ポート56または57から与えら
れる初期化パケットを用いて初期設定される。タグ情報
レジスタ62には、複数個の異なる世代情報およびタグ
(行先情報を含む)が初期設定され、分岐条件レジスタ
63には該ルータを一意に特定するためのルータ番号デ
ータ84,分岐部42および43に関する分岐条件デー
タ85および86がそれぞれ初期設定される。該ルータ
の初期設定後、タグ結合回路64は、入力ポート58か
ら与えられるデータを入力し、その入力順に、タグ情報
レジスタ62から世代情報およびタグを読出し、読出さ
れた世代情報およびタグを入力データに結合させてデー
タパケットを生成し、生成されたデータパケットを合流
部41に出力する。
【0064】図7を参照して、合流部41は入力ポート
57およびタグ付与部40から与えられるデータパケッ
トを入力し、入力順に分岐部42へ送出する。分岐部4
2は、入力パケットの行先情報302とレジスタ63中
の分岐条件データ85とを比較し、その比較結果に基づ
いて該入力パケットを合流部44および45のいずれか
一方に送出する。
【0065】分岐部43は入力ポート56から与えられ
るデータパケットを入力し、入力パケット中の行先情報
302とレジスタ63中の分岐条件データ86とを比較
し、その比較結果に基づいて該入力パケットを合流部4
4および45のいずれか一方に送出する。
【0066】合流部44はパケットの入力順に該入力パ
ケットを出力ポート60を介して外部に送出し、合流部
45もまたパケットの入力順に該入力パケットを出力ポ
ート59を介して外部に送出する。
【0067】なお、図1に示されるルータ15および1
6は入力ポート58および出力ポート60を未使用であ
る。レジスタ63に関するデータ設定は入力ポート56
または57から入力された初期化パケットにて、ルータ
番号データ84と出力ポート59が指定されるように分
岐条件データ85および86が設定される。これによっ
て、入力ポート56および57からの入力パケットはそ
の入力順に出力ポート59を介して外部に送出されるよ
う動作する。
【0068】次に、図1のデータ処理システムの動作を
説明する。このシステムに関してリセットが行なわれて
初期設定動作が行なわれる場合、ルータ13のレジスタ
62および63に対して、ノイマン型プロセッサ20を
用いて初期設定が行なわれ、ルータ14のレジスタ62
および63に対してノイマン型プロセッサ19を用いて
初期設定が行なわれる。各データ駆動型プロセッサにつ
いても、初期化部36の初期化レジスタ61に対して初
期設定が行なわれる。詳細には、ノイマン型プロセッサ
20はプロセッサ10にプロセッサ番号“#0”を、プ
ロセッサ11にプロセッサ番号“#1”を初期設定する
ための初期化パケット202をルータ13に与える。ル
ータ13に与えられた初期化データ306が“#0”で
あるパケット202は、その出力ポート59を介してプ
ロセッサ10の入力ポート50に与えられる。プロセッ
サ10は、入力ポート50に与えられた初期化パケット
202を入力し、そこに格納された初期化データ306
をレジスタ61にデータ81〜83にして初期設定す
る。また、ルータ13に与えられた初期化データ306
が“#1”である初期化パケット202は、その出力ポ
ート60を介してプロセッサ11の入力ポート50に与
えられ、そのレジスタ61にデータ81〜83にして初
期化データ306が初期設定される。
【0069】また、ノイマン型プロセッサ19はプロセ
ッサ12にプロセッサ番号“#2”を設定するための初
期化パケット202をルータ14に与える。ルータ14
に与えられたこの初期化パケット202はその出力ポー
ト59を介してプロセッサ12の入力ポート50に与え
られ、レジスタ61に初期化データ306がデータ81
〜83にして設定される。
【0070】上述したリセット直後のプロセッサ番号を
含む初期設定終了後、必要に応じてレジスタ61内の分
岐条件データ82および83のそれぞれを再設定するた
めの初期化パケット202が、上述したのと同じルート
で各プロセッサに与えられるので、各プロセッサのレジ
スタ61に分岐条件データ82および83のそれぞれが
再設定される。上述の該システムの初期設定終了後に、
各データ駆動型プロセッサに対してデータフロープログ
ラムがロードされる。ノイマン型プロセッサ20はプロ
セッサ番号402に“#0”を格納した複数個の異なる
ロードパケット200をルータ13を介してプロセッサ
10に与えるので、プロセッサ10は入力パケット20
0に格納されたプログラムデータ304をプログラムメ
モリ371に逐次書込む。これにより、ノイマン型プロ
セッサ20からデータ駆動型プロセッサ10にデータフ
ロープログラムがロードされる。
【0071】また、ノイマン型プロセッサ20はプロセ
ッサ番号402に“#1”を格納した複数個の異なるロ
ードパケット200をルータ13を介してデータ駆動型
プロセッサ11に与えるので、プロセッサ11は入力パ
ケット200に格納されたプログラムデータ304を逐
次プログラムメモリ371に書込む。これより、ノイマ
ン型プロセッサ20からデータ駆動型プロセッサ11へ
データフロープログラムがロードされる。
【0072】さらに、ノイマン型プロセッサ19はプロ
セッサ番号402に“#2”を格納した複数個の異なる
ロードパケット200をルータ14を介してデータ駆動
型プロセッサ12に与えるので、プロセッサ12は入力
パケット200に格納されたプログラムデータ304を
逐次プログラムメモリ371に書込む。これにより、ノ
イマン型プロセッサ19からノイマン型プロセッサ12
へデータフロープログラムがロードされる。
【0073】上述のプロセッサ11へのプログラムロー
ド終了後、またはプログラムロードに並行して、ノイマ
ン型プロセッサ19からプロセッサ11のプログラムメ
モリ371の内容をダンプするためのメモリアクセス用
パケット203を出力すると、このパケット203は切
換えられたスイッチ100、101および102を介し
てプロセッサ11の入力ポート51に与えられる。プロ
セッサ11は入力ポート51に与えられたパケット20
3を用いてプログラムメモリ371をダンプし、そのダ
ンプ結果をパケット203のデータフィールドF4に格
納し出力ポート53からトレーサ21に送出する。この
トレーサ21には、プロセッサ11のプログラムロード
におけるメモリ371のダンプ結果が格納されるので、
ノイマン型プロセッサ19または20によりトレーサ2
1の内容を解析すれば、上述したプログラムロードの経
路を含むプログラムのロードの動作自体が正しいか否か
が判断される。
【0074】上述のプログラムロード終了後、ロードさ
れたプログラム中のパラメータデータを変更する際に、
パラメータデータ入力部8から所望のパラメータデータ
が出力される。このパラメータデータは、ルータ14に
おいてロードパケット200に生成されてルータ14を
介してプロセッサ12に、ルータ14およびルータ13
を介してプロセッサ10および11にそれぞれ与えられ
て、各プロセッサのプログラムメモリ371にロードさ
れる。これにより、プログラムメモリ371にロードさ
れたプログラム中のパラメータデータを任意に変更でき
る。
【0075】メモリ18をアクセスするためのメモリア
クセス用パケット203は、各プロセッサの出力ポート
55から出力されてルータ15および16を経由してメ
モリI/F17の入力ポート90に与えられる。メモリ
I/F17は入力ポート90を介してこれを入力し、ポ
ート92を介して入力パケット203の情報に従いメモ
リ18をアクセスする。このアクセス結果は入力パケッ
ト203のデータフィールドにアクセスデータ307と
して格納されて出力ポート91から送出されてルータ1
4に与えられる。ルータ14はメモリI/F17からの
入力パケット203がプロセッサ12に対するものであ
れば、これをプロセッサ12に送出するよう経路選択す
るが、そうでなければルータ13に与えるよう経路選択
する。ルータ13はルータ14から入力したメモリ18
のアクセス結果に関するパケット203を入力し、その
中に格納された情報に従って入力パケット203をプロ
セッサ10または11に送出する。このようにして、メ
モリアクセス用パケット203は、メモリ18の読書き
を行なった後、ルータ14またはルータ13を経由して
該パケット送信元のデータ駆動型プロセッサに戻され
る。したがって各データ駆動型プロセッサはメモリ18
を外部メモリとして共有し、これを任意にアクセスす
る。
【0076】各データ駆動型プロセッサにロードされた
データフロープログラムを実行する場合、各プログラム
により演算されるべきデータはデータ入力部7からルー
タ13に与えられる。ルータ13はデータ入力部7から
の入力データを実行パケット201に生成して、出力ポ
ート59または60を介して送出する。ルータ13から
出力された実行パケット201は、プロセッサ10また
は11に与えられるとともに、プロセッサ10および1
1を経由してプロセッサ12にも与えられる。
【0077】各プロセッサでは、入力実行パケット20
1に従ってプログラムメモリ371にロードされたデー
タフロープログラムに従う演算処理が進行し、その演算
結果は逐次、トレーサ21またはデータ出力部9に出力
される。したがって、トレーサ21またはデータ出力部
9の出力内容を用いてノイマン型プロセッサ19または
20がデータフロープログラムの実行状況をリアルタイ
ムにモニタすることができるので、プログラムのバグ、
該システムのバグの解析が極めて容易となる。
【0078】図1に示されたように各データ駆動型プロ
セッサは複数個の入力ポートを有し、ルータは複数のノ
イマン型プロセッサから入力されたパケットデータを、
これら各データ駆動型プロセッサのどの入力ポートを介
して供給するかを決定し、決定された入力ポートに与え
られるよう各パケットデータを出力している。言換えれ
ば、ルータは、ノイマン型プロセッサから入力したパケ
ットデータのデータ駆動型プロセッサへの供給経路を調
停していることになる。したがって、ルータを増やすこ
とにより各データ駆動型プロセッサに接続されるノイマ
ン型プロセッサを増やすことができる。
【0079】なお、図1に示されたデータ処理システム
は、データ駆動型プロセッサを3台含むシステムである
が、データ駆動型プロセッサの台数はこれに特定されな
い。データ駆動型プロセッサが、たとえば1台である場
合、該プロセッサの入力ポート50および51に、ルー
タを介さず直接にノイマン型プロセッサ20および19
のそれぞれを接続するようにしてもよい。
【0080】前述のプログラムロード時に、各データ駆
動型プロセッサに異なるプログラムをロードしておけ
ば、異なるデータフロープログラムを同時に実行させる
ことも可能となるので、複数個の異なるユーザのプログ
ラムを同時に実行させることができる。
【0081】また、前述のプログラムロード時に、同一
のデータフロープログラムを予め分割し、この分割され
たプログラムのそれぞれを各データ駆動型プロセッサに
ロードすれば、1つのプログラムを各データ駆動型プロ
セッサにおいて分割して並列に実行することができる。
【0082】また、各データ駆動型プロセッサは、ルー
タを介して複数個のノイマン型プロセッサと接続され
て、同時に複数個の異なるデータ転送、たとえばプログ
ラムロードのためのデータ転送とメモリダンプのための
データ転送とが可能となる。
【0083】
【発明の効果】以上のように請求項1〜4に記載の発明
によれば、ルータによりデータ駆動型情報処理装置に対
して複数のノイマン型情報処理装置から出力される異な
るパケットデータを同時に供給できるので、データ駆動
型情報処理装置に複数のノイマン型情報処理装置をオン
ライン接続して、複数の異なるパケットデータを転送す
ることが可能となる。
【0084】また、データ駆動型情報処理装置は、ルー
タから与えられる異なる複数のパケットデータを同時に
入力し、入力した各パケットデータを用いて並列的に異
なる複数の情報処理を行なうので、該データ駆動型情報
処理装置において複数のユーザが複数のノイマン型情報
処理装置のそれぞれを介して独自の情報処理を並列的に
行なうことが可能となって、該データ処理システムの処
理効率を向上させることが可能となる。
【0085】また、請求項2に記載の発明によれば、デ
ータ処理システムはデータ駆動型情報処理装置と複数の
ノイマン型情報処理装置のそれぞれとにより共有される
出力媒体を有し、この出力媒体には、データ駆動型情報
処理装置においてルータから供給されるパケットデータ
に基づいて行なわれる所定情報処理の内容をモニタして
逐次得られた処理内容が出力されているので、解析手段
がこの出力内容に基づいて所定情報処理を解析すること
により、この所定情報処理の実行状況を確認することが
容易に可能となる。したがって、この所定情報処理およ
び該データ処理システムのデバックと解析とを容易に行
なうことができる。
【0086】また請求項3に記載の発明によれば、デー
タ駆動型情報処理装置の分岐手段が外部から与えられる
データパケットに関し、該情報処理装置内部で処理すべ
きデータパケットを選択的に装置内部の処理部に与え、
処理部で情報処理後のデータパケットであっても選択的
に再度処理部に与えてここで処理させることができるの
で、選択されない、言換えれば処理部での処理が不要で
あるデータパケットは直ちに該装置外部へ送出されるの
で、該情報処理装置内の処理部に存在するデータパケッ
トは正味処理が必要とされるものだけとなって処理部に
おけるデータ伝送を含むデータ処理の速度が向上する。
【0087】請求項4に記載の発明によれば、分岐手段
の所定分岐条件を、分岐条件更新手段が入力ポートを介
して入力したデータパケットを用いて任意に設定/更新
するので、データ駆動型情報処理装置の処理部において
処理されるべきデータパケットの対象を任意に設定/更
新できることになり、処理部における、さらには該デー
タ処理システムにおける処理の多様性が拡張される。
【図面の簡単な説明】
【図1】この発明の一実施例によるデータ処理システム
の構成図である。
【図2】この発明の一実施例によるデータ駆動型プロセ
ッサのブロック構成図である。
【図3】(a)〜(d)は、この発明の一実施例による
データ駆動型プロセッサにより処理されるデータパケッ
トのフィールド構成の一例を示す図である。
【図4】この発明の一実施例によるデータ駆動型プロセ
ッサ内の初期化レジスタの記憶内容の一部を示す図であ
る。
【図5】この発明の一実施例によるデータ駆動型プロセ
ッサ内のプログラムメモリの記憶内容の一部を示す図で
ある。
【図6】この発明の一実施例によるデータ駆動型プロセ
ッサ内の待合メモリの記憶内容の一部を示す図である。
【図7】この発明の一実施例によるデータ処理システム
に採用されるルータのブロック構成図である。
【図8】この発明の一実施例によるルータに採用される
タグ付与部のブロック構成図である。
【図9】従来のデータ駆動型情報処理装置とノイマン型
情報処理装置とを含むデータ処理システムの構成図であ
る。
【符号の説明】
7 データ入力部、 8 パラメータデータ入力部 9 データ出力部 10,11および12 データ駆動型プロセッサ 13,14,15および16 ルータ 17 メモリI/F 18 メモリ 19および20 ノイマン型プロセッサ 21 トレーサ なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 宗一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 桑原 達行 東京都三鷹市下連雀5丁目1番1号 日 本無線株式会社内 (72)発明者 富田 雅晴 東京都三鷹市下連雀5丁目1番1号 日 本無線株式会社内 (72)発明者 永村 清隆 東京都三鷹市下連雀5丁目1番1号 日 本無線株式会社内 (72)発明者 中村 隆夫 東京都三鷹市下連雀5丁目1番1号 日 本無線株式会社内 (58)調査した分野(Int.Cl.6,DB名) G06F 15/16 G06F 15/82

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数入力ポートを有し、各入力ポートを
    介してタグ部を有する複数のパケットデータを個別に、
    かつ並行して入力し、入力した各パケットデータを用い
    て並列的に異なる複数の情報処理を行なうデータ駆動型
    情報処理装置と、 前記パケットデータを出力する複数のノイマン型情報処
    理装置と、 ルータとを有し、 前記ルータは、 前記複数のノイマン型情報処理装置のそれぞれが出力す
    る異なる複数の前記パケットデータを個別に、かつ並行
    して入力するデータ入力手段と、 前記データ入力手段により入力された前記複数のパケッ
    トデータのそれぞれの内容に基づいて、各入力パケット
    データに対応する前記入力ポートを選択する選択手段
    と、 前記選択手段により選択された対応の入力ポートのそれ
    ぞれを介して、前記複数の入力パケットデータのそれぞ
    れを前記データ駆動型情報処理装置に並行して供給する
    データ供給手段とをさらに備えた、データ処理システ
    ム。
  2. 【請求項2】 前記データ駆動型情報処理装置と前記複
    数のノイマン型情報処理装置のそれぞれとにより共有さ
    れる出力媒体をさらに備え、 前記データ駆動型情報処理装置は、前記ルータから供給
    される前記異なる複数のパケットデータのそれぞれに基
    づいて所定情報処理と、該所定情報処理の内容をモニタ
    して逐次前記出力媒体に出力するモニタ処理とを並列的
    に行なう情報処理手段を有し、 前記複数のノイマン型情報処理装置のそれぞれは、前記
    出力媒体に出力された内容に基づいて前記所定情報処理
    を解析する解析手段を有した、請求項1に記載のデータ
    処理システム。
  3. 【請求項3】 前記データ駆動型情報処理装置は、 与えられる前記データパケットを入力し、応じて前記情
    報処理を行なって出力する処理部と、 前記複数入力ポートのそれぞれを介して与えられるデー
    タパケットおよび前記処理部が出力するデータパケット
    を入力し、応じて該入力パケットのそれぞれを所定分岐
    条件に従って該装置外部および前記処理部のいずれか一
    方に出力する分岐手段とをさらに備えた、請求項1また
    は2に記載のデータ処理システム。
  4. 【請求項4】 前記所定条件を、前記各入力ポートを介
    して入力したデータパケットを用いて任意に設定/更新
    する分岐条件更新手段をさらに備えた、請求項3に記載
    のデータ処理システム。
JP4288729A 1992-01-27 1992-10-27 データ処理システム Expired - Fee Related JP2772604B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4288729A JP2772604B2 (ja) 1992-10-27 1992-10-27 データ処理システム
US08/141,210 US5511215A (en) 1992-01-27 1993-10-26 Debugging system for the loading and execution of data flow programs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4288729A JP2772604B2 (ja) 1992-10-27 1992-10-27 データ処理システム

Publications (2)

Publication Number Publication Date
JPH06139199A JPH06139199A (ja) 1994-05-20
JP2772604B2 true JP2772604B2 (ja) 1998-07-02

Family

ID=17733935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4288729A Expired - Fee Related JP2772604B2 (ja) 1992-01-27 1992-10-27 データ処理システム

Country Status (2)

Country Link
US (1) US5511215A (ja)
JP (1) JP2772604B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3706397B2 (ja) * 1994-06-06 2005-10-12 シャープ株式会社 データ駆動型情報処理装置
JPH08249306A (ja) * 1995-03-09 1996-09-27 Sharp Corp データ駆動型情報処理装置
JP3689143B2 (ja) * 1995-03-31 2005-08-31 シャープ株式会社 データ駆動型情報処理装置
JP3618419B2 (ja) * 1995-09-20 2005-02-09 シャープ株式会社 データ駆動型情報処理装置
JP3720094B2 (ja) * 1995-10-18 2005-11-24 シャープ株式会社 データ駆動型情報処理装置
DE19817024A1 (de) * 1998-04-17 1999-10-21 Alcatel Sa Integrierte Schaltung
JP3490294B2 (ja) * 1998-06-24 2004-01-26 インターナショナル・ビジネス・マシーンズ・コーポレーション メッセージ・マルチキャスト方法及びコンピュータ
US6789116B1 (en) * 1999-06-30 2004-09-07 Hi/Fn, Inc. State processor for pattern matching in a network monitor device
US6771646B1 (en) 1999-06-30 2004-08-03 Hi/Fn, Inc. Associative cache structure for lookups and updates of flow records in a network monitor
CN100405784C (zh) 1999-06-30 2008-07-23 倾向探测公司 用于监控网络流量的方法和设备
US6769076B1 (en) * 2000-02-07 2004-07-27 Freescale Semiconductor, Inc. Real-time processor debug system
US6817068B2 (en) * 2003-01-02 2004-11-16 The Burton Corporation Adjustable length strap assembly
JP2005108086A (ja) * 2003-10-01 2005-04-21 Handotai Rikougaku Kenkyu Center:Kk データ処理装置
JP4149360B2 (ja) * 2003-11-10 2008-09-10 シャープ株式会社 データ駆動型情報処理装置およびデータフロープログラムの実行制御方法
US7903555B2 (en) * 2003-12-17 2011-03-08 Intel Corporation Packet tracing
JP2005227887A (ja) * 2004-02-10 2005-08-25 Sharp Corp データ駆動型情報処理装置および方法
US20060235760A1 (en) * 2005-04-19 2006-10-19 International Business Machines Corporation Properties file that will allow configuration input based on experience
US7770151B2 (en) * 2005-04-07 2010-08-03 International Business Machines Corporation Automatic generation of solution deployment descriptors
US7526759B2 (en) * 2005-04-19 2009-04-28 International Business Machines Corporation Debugging prototyped system solutions in solution builder wizard environment
US7797678B2 (en) * 2005-04-07 2010-09-14 International Business Machines Corporation Automatic generation of license package for solution components
US8521996B2 (en) * 2009-02-12 2013-08-27 Via Technologies, Inc. Pipelined microprocessor with fast non-selective correct conditional branch instruction resolution
US8635437B2 (en) * 2009-02-12 2014-01-21 Via Technologies, Inc. Pipelined microprocessor with fast conditional branch instructions based on static exception state
JP2010282429A (ja) 2009-06-04 2010-12-16 Canon Inc 画像処理装置及びその制御方法
US8887138B2 (en) 2012-05-25 2014-11-11 Telefonaktiebolaget L M Ericsson (Publ) Debugging in a dataflow programming environment
JP5671635B2 (ja) * 2014-01-07 2015-02-18 キヤノン株式会社 画像処理装置及びその制御方法
JP2022139034A (ja) * 2021-03-11 2022-09-26 Necプラットフォームズ株式会社 電源装置、電源装置の制御方法及び電源装置の制御プログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021947A (en) * 1986-03-31 1991-06-04 Hughes Aircraft Company Data-flow multiprocessor architecture with three dimensional multistage interconnection network for efficient signal and data processing
JPH0646414B2 (ja) * 1987-10-20 1994-06-15 シャープ株式会社 情報処理装置
US5165036A (en) * 1989-01-31 1992-11-17 Sharp Kabushiki Kaisha Parallel processing development system with debugging device includes facilities for schematically displaying execution state of data driven type processor
US5327569A (en) * 1989-08-28 1994-07-05 Mitsubishi Denki Kabushiki Kaisha Data driven type processor including a generation management system
WO1991010967A1 (en) * 1990-01-09 1991-07-25 Hajime Seki Electronic computer system and operation processor used for the system
JPH05181984A (ja) * 1991-12-27 1993-07-23 Sharp Corp データ処理システム

Also Published As

Publication number Publication date
JPH06139199A (ja) 1994-05-20
US5511215A (en) 1996-04-23

Similar Documents

Publication Publication Date Title
JP2772604B2 (ja) データ処理システム
KR101012745B1 (ko) 프로그램가능한 회로 및 관련 컴퓨팅 머신 및 방법
JP2013236380A (ja) プログラマブル回路、関連計算マシン、並びに、方法
JPH08249306A (ja) データ駆動型情報処理装置
JPS62502151A (ja) 大型コンピユ−タシステムのコンピユ−タ機能をシミユレ−トするための配列
CN107451025B (zh) 控制存储芯片的测试方法及系统
JPH06124352A (ja) データ駆動型情報処理装置
JP2001101017A (ja) 追加のハードウェア無しにpcカード上のfpgaをプログラムする方法及びシステム
JP3571367B2 (ja) データ駆動型プロセッサ、データ駆動型情報処理装置、およびこのデータ駆動型情報処理装置において、複数個のデータ駆動型プロセッサの経路接続を確認するための方法
JP3618419B2 (ja) データ駆動型情報処理装置
JPH07334483A (ja) データ駆動型情報処理装置
JP3581419B2 (ja) データ駆動型情報処理装置
JP3696625B2 (ja) データ駆動型情報処理装置
JPH11272645A (ja) データ駆動型情報処理装置
US5696920A (en) Stand-alone data driven type information processor
JP2668156B2 (ja) データ駆動型情報処理装置の実行制御方法
US5931910A (en) System for node address initialization using pointers to designate the first address in selected sets of node addresses corresponding to selected inter-processor communications
JPH07191955A (ja) データ駆動型情報処理装置
JP3442175B2 (ja) 中央演算処理装置
JPS6041102A (ja) シ−ケンス制御装置
JP3696626B2 (ja) データ駆動型情報処理装置
JP2716254B2 (ja) リストベクトル処理装置
JP3686092B2 (ja) データ駆動型情報処理装置
JPS6329852A (ja) マイクロコンピユ−タ応用機器の開発装置
JP2723017B2 (ja) シミュレーションエンジン

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980310

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100424

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100424

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110424

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110424

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees