JP3686092B2 - データ駆動型情報処理装置 - Google Patents
データ駆動型情報処理装置 Download PDFInfo
- Publication number
- JP3686092B2 JP3686092B2 JP23842692A JP23842692A JP3686092B2 JP 3686092 B2 JP3686092 B2 JP 3686092B2 JP 23842692 A JP23842692 A JP 23842692A JP 23842692 A JP23842692 A JP 23842692A JP 3686092 B2 JP3686092 B2 JP 3686092B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- input
- address
- download
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【産業上の利用分野】
この発明はデータ駆動型情報処理装置に関し、特に、内部メモリへのプログラム、定数データおよび実行可能なデータのロード機能を有するデータ駆動型情報処理装置に関する。
【0002】
【従来の技術】
図3は、従来のデータ駆動型情報処理装置のブロック構成図である。
【0003】
図4は、図3のデータ駆動型情報処理装置に関してプログラムおよびデータをダウンロードまたはデータをアップロードするためのシステム構成の一例を示す図である。
【0004】
図5(a)および(b)は、データ駆動型情報処理装置におけるデータパケットのフィールド構成図である。
【0005】
図6は、プログラム記憶部における記憶内容のフィールド構成の一部を示す図である。
【0006】
図7は、発火制御部の待合せメモリにおける記憶内容のフィールド構成の一部を示す図である。
【0007】
図5(a)のデータパケットPAは行先フィールドF1、命令フィールドF2、データフィールドF3、および世代フィ−ルドF4を含む。行先フィールドF1には行先情報が格納され、命令フィールドF2には命令情報が格納され、データフィールドF3にはオペランドデータ(定数データを含む)が格納され世代フィ−ルドF41は世代番号GNが格納される。行先フィールドF1に格納される行先情報は、ノード番号NDおよびプロセッサ番号PEから構成される。ノード番号NDは、データ駆動型情報処理装置で実行されるデータフロープログラム上での命令の識別番号に相当する。プロセッサ番号PEは、データパケットPAが複数のデータ駆動型情報処理装置からなるマルチプロセッサシステムに供給される場合に、該データパケットPAがいずれのプロセッサに供給されるデータパケットであるかを特定するためのデータである。世代フィ−ルドF4の世代番号GNは、該データパケットPAが含まれるデータセットを特定するためのデータである。
【0008】
図5(b)のデータパケットPaは、前述したフィ−ルドF1,F2およびF4を含み、さらにデータフィ−ルドF3aおよびF3bを含む。フィ−ルドF3aおよびF3bの各々は、前述のデータフィ−ルドF3に相当する。フィ−ルドF3aには、左オペランドデータ(定数データを含む)が格納されフィ−ルドF3bには右オペランドデータ(定数データを含む)が格納される。左オペランドデータおよび右オペランドデータの各々は、たとえば2項演算処理における2つのオペランドデータの各々を示す。データパケットPaのフィ−ルドF1,F2およびF4に格納される情報はデータパケットPAのそれと同じなので、説明は省略する。
【0009】
図3のデータ駆動型情報処理装置2は、入出力制御部QJB、プログラム記憶部CPS、発火制御部FCおよび演算部FPを内蔵し、外付けのメモリとして拡張データ記憶部EDSおよび拡張プログラム記憶部EPSを接続する。入出力制御部QJBは、与えられるデータパケットPAを入力し、その行先情報を参照しながら、そのデータパケットの行先を振分ける分岐・分配機能を含んで構成される。プログラム記憶部CPSは、該データ駆動型情報処理装置2に内蔵したプログラムの一時記憶部であり、キャッシュメモリを含んで構成される。特にこのデータ駆動型情報処理装置2にストアされるべきプログラム容量が大きい場合には、高速にアクセスされるべき、または頻繁にアクセスされるプログラムデータはこのプログラム記憶部CPSに選択的にストアされ、他のプログラムは拡張プログラム記憶部EPSにストアすることもある。発火制御部FCは、演算処理すべき2つのデータパケットPAが揃うまで一方のデータパケットPAを待機させる部分であり、待合せのための待合せメモリ領域を有する。この2つのデータパケットPAが揃い次第、2つのデータパケットPAを1つのデータパケットPa(図5(b)参照)にして演算部FPに送り込む機能(発火と呼ぶ)を有する。また、待機のデータパケットの数が、待合せメモリ容量を超える場合には、入力データパケットPAを未処理のデータパケットに設定して拡張データ記憶部EDSに送出する機能をも有する。演算部FPは算術演算・論理演算機能を有する。
【0010】
次に、データフロープログラム実行時の動作について説明する。なお、実行すべきデータフロープログラムおよび実行に必要とされる各種パラメータデータはプログラム記憶部CPSおよび入出力制御部QJBのメモリまたはレジスタにそれぞれ予め記憶されていると想定する。データはまず端子INより入力され、入出力制御部QJBを2つ経てから、プログラム記憶部CPSに送出される。複数のデータ駆動型情報処理装置2が接続されているようなシステム構成が採られる場合は、別の情報処理装置行きのデータパケットPAもあるが、それは、入力端子INに接続される入出力制御部QJBを経て出力端子OUT側にバイパスされる。入力データは、図5(a)の行先情報の値を確定したデータパケットPAの形で入力される。
【0011】
入力されたデータパケットPAは次のプログラム記憶部CPSに与えられる。プログラム記憶部CPSには、図6に示すデータフロープログラムが予め記憶される。このプログラム記憶部CPSは、図5(a)における入力データパケットPAの行先情報に基づいたアドレス指定によって、図6に示すように、次位の行先情報および次位の命令情報を読出し、その行先情報および命令情報を入力データパケットPAの行先フィールドおよび命令フィールドに格納して出力する。プログラム記憶部CPSから送出されたデータパケットPAは発火制御部FCに与えられる。発火制御部FCには、図7に示す待合せメモリがある。この待合せメモリは、図5における入力データパケットPAの行先情報に基づいたアドレス指定によって、図7に示すように、待合せオペランドデータ(定数を含む)を読出し、読出された待合せオペランドデータを入力データパケットに格納して出力する。発火制御部FCは、プログラム記憶部CPSから出力されるデータパケットPAの待合せを待合せメモリを利用して行なっている。すなわち、格納された命令情報が2つのオペランドデータを演算・操作する2項演算命令の場合、データパケットPAに格納された行先情報および世代番号GNに基づいて指定される待合せメモリのアドレスにオペランドデータがストアされていれば、発火する。逆に、当該指定アドレスに待合せオペランドデータがストアされていなければ、該入力データパケットのオペランドデータが該指定アドレスに書込まれてデータパケットの待合せを行なう。このように、発火制御部FCは行先情報および世代番号GNが一致する異なる2つのデータパケットの検出を行ない、行先情報および世代番号GNが一致する2つのデータパケットのうちの一方のデータパケットのオペランドデータ、たとえば図5(a)におけるデータフィールドF3の内容と他方のデータパケットのデータフィールドF3の内容とを対にして格納したデータパケットPaを出力する。発火制御部FCから送出されたデータパケットPaは演算部FPに与えられる。演算部FPは、発火制御部FCから入力したデータパケットPaのオペランドデータについてそこに格納された命令情報に基づく演算処理を施し、その結果をデータパケットPAのデータフィールドF3に格納して送出する。演算部FPから送出されたデータパケットPAは入出力制御部QJBを経て、再びプログラム記憶部CPSで次の命令を読出す。こうした動作とは別に、発火制御部FCから送出されたデータパケットPaは、次の命令を外部プログラム記憶部EPSから先読みし、プログラム記憶部CPSに蓄える。
【0012】
データパケットがプログラム記憶部CPS→発火制御部FC→演算部FP→プログラム記憶部CPS→…と巡回し続けることにより、データ駆動型情報処理装置2にストアされたデータフロープログラムに基づく演算処理が進行する。
【0013】
上述したデータ駆動型情報処理装置2ではパケット形式のデータ処理を行なうためプログラムデータとして従来のノイマン型情報処理装置におけるプログラムデータの「命令情報」に加えて「行先情報」および「オペランドデータ(定数を含む)」が必要である。したがって、データ駆動型情報処理装置2では従来のノイマン型情報処理装置に比較して、冗長なオブジェクトデータを生成することになる。そのため、データ駆動型情報処理装置では、データフロープログラムの開発、開発されたデータフロープログラムの論理的検証およびオブジェクトデータへの変換をそれらの処理機能を備えたワークステーションなどの専用コンピュータを用いて行なっている。これらコンピュータの上で得られたデータフロープログラムのオブジェクトデータは、これらのワークステーション、または専用のホストコンピュータやパーソナルコンピュータなどを介して伝送ラインを経由し情報処理装置2にダウンロードされる。この詳細は図4に示される。
【0014】
図4において図3で示したデータ駆動型情報処理装置2にデータフロープログラムのオブジェクトデータをダウンロードする場合、ノイマン型プロセッサ20がバスインターフェイス(I/F)24を介して情報処理装置2に通信接続される。ノイマン型プロセッサ20はメインCPU(中央処理装置)21およびCPU21によりアクセスされるメモリ22ならびにCPUバス23を含み、CPU21の制御の下に作成されたオブジェクトデータはメモリ22にストアされ、CPUバス23、バスI/F24を介してデータ駆動型情報処理装置2にダウンロードされる。このとき、バスI/F24は、ノイマン型プロセッサ20とデータ駆動型情報処理装置2との間でのデータフォーマットの違いによるデータフォーマット変換をも行なう。
【0015】
また、ノイマン型プロセッサ20は必要に応じてデータ駆動型情報処理装置2から処理結果データをアップロードして結果データの収集および解析などをし、その結果を再びデータ駆動型情報処理装置2に与える機能も有する。
【0016】
なお、ダウンロードとは一方のプロセッサ(ノイマン型プロセッサ20)が他方のプロセッサ(データ駆動型情報処理装置2)へコードイメージ(10のパターンイメージ)を転送することである。
【0017】
【発明が解決しようとする課題】
上述したように従来のデータ駆動型情報処理装置2は、スタンドアローン(単独)の形態で他の機器に組み込むことができなかった。つまり、図4に示されたように、データ駆動型情報処理装置2にダウンロードしてプログラムの実行の継続を可能ならしめるためには、別のホストプロセッサ(ノイマン型プロセッサ20)およびそのインターフェイス(バスI/F24)を同時に機器に組み込むか、同等の機能を有するホストプロセッサを機器のコントローラとして付属させなければならなかった。このため、データ駆動型情報処理装置2が組み込まれた機器は、組込みに際して、他の附属機器を具備する必要があるのでその小型化、低価格化が著しく阻害されるという問題があった。
【0018】
それゆえにこの発明の目的は、データ駆動型情報処理装置が組み込まれる機器の小型化および低価格化を図ることの可能なデータ駆動型情報処理装置を提供することである。
【0019】
【課題を解決するための手段】
この発明に係るデータ駆動型情報処理装置は、少なくとも行先フィールド、命令フィールド、データフィールドおよびデータを相互に識別する識別子からなるデータパケットを用いてデータフロープログラムを実行する装置であり、情報処理手段とダウンロード開始の入力に応答して外部からの指示情報なしにスタンドアローンにダウンロード動作するダウンロード手段とを備える。ダウンロード手段はダウンロードデータメモリと、アドレスカウンタ手段と、パケット出力手段と、制御手段とを有する。
【0020】
情報処理手段は、さらに第1および第2記憶手段と、読出手段と、フィールド更新手段と、待合せ制御手段と、演算手段とを含む。
【0021】
第1記憶手段は、前述のデータフロープログラムを構成する命令情報および行先情報を含むプログラムデータの組を少なくとも1組以上格納するプログラム領域からなる。
【0022】
第2記憶手段は、待合せオペランドデータまたは前述の識別子を含む待合せデータを少なくとも1組以上格納する待合せ領域からなる。
【0023】
読出手段は、前述のデータパケットを入力し、応じて該入力パケットの行先フィールドの内容に基づいて前述の第1記憶手段をアドレス指定し、指定アドレスに対応するプログラム領域に格納されるプログラムデータの組を読出すとともに、入力データパケットの命令フィールドの内容にロード命令が含まれることに応じて、該入力パケットを前述の第1記憶手段に記憶するよう構成される。
【0024】
フィールド更新手段は、前述の読出手段により読出された各組に格納される行先情報および命令情報を読出して、入力パケットの行先フィールドおよび命令フィールドにそれぞれ格納するとともに、入力パケットのデータフィールドの内容を保存して、該入力パケットを出力するよう構成される。
【0025】
待合せ制御手段は、前述のフィールド更新手段が出力するデータパケットを入力し、そこに格納される命令情報が所定情報であるか否かを判定する。所定情報である場合には、前述の指定アドレスに対応する第2記憶手段の待合せ領域に待合せオペランドデータが格納されているか否か判定し、この判定結果に応じて待合せオペランドデータを読出し該入力データパケットのデータフィールドの内容に付加して出力するか、または該データパケットのデータフィールドの内容を前述の指定アドレスに対応する第2記憶手段の待合せ領域に書込むよう構成され、他方、所定情報でない場合には、該入力データパケットをそのまま出力するよう構成される。
【0026】
演算手段は、前述の待合せ制御手段が出力するデータパケットを入力し、その命令フィールドの内容に従って、そのデータフィールドの内容に対して所定演算処理を施し、その結果を該データパケットのデータフィールドに格納して出力するよう構成される。
【0027】
ダウンロードデータメモリは、前述の第1記憶手段にダウンロードすべきデータを前述のデータパケットにして予め記憶し、アドレスカウンタ手段は、ダウンロード開始の入力に応答して、このダウンロードデータメモリの予め指定された所望の読出開始アドレスからアドレスをカウント開始し逐次出力するよう構成される。
【0028】
パケット出力手段は、アドレスカウンタ手段が出力するアドレスに基づいて前述のダウンロードデータメモリから読出されたデータパケットを入力し、応じて前述の情報処理手段に逐次出力するよう構成される。
【0029】
制御手段は、アドレスカウンタ手段が出力するアドレスが、ダウンロードデータメモリの読出開始アドレスから予め指定された所望個数のデータパケットを読出完了するためのアドレスに達したことに応答して、前述のアドレスカウンタ手段のカウント動作およびパケット出力手段のパケット出力動作を停止させるよう構成される。
【0030】
【作用】
この発明に係るデータ駆動型情報処理装置は予めダウンロードデータメモリにダウンロードデータがデータパケットにして記憶される。ダウンロード開始の入力に応答して、ダウンロードデータメモリの所望される読出開始アドレスから読出されるデータパケット数が所望個数に達したことに応答して、制御手段はアドレスカウンタ手段のカウント動作およびパケット出力手段のパケット出力動作を停止させるので、ダウンロード開始の入力に応答して、ダウンロードデータメモリの所望されるメモリ空間に記憶されるデータパケットは読出され情報処理手段に逐次与えられる。情報処理手段の第1記憶手段には入力データパケットにロード命令が格納されていることに応じて、該入力データパケットが記憶されるので、情報処理手段は、ダウンロード開始の入力に応答して、同じデータ駆動型情報処理装置内のダウンロードデータメモリの所望されるアドレス空間にストアされたデータが自動的にダウンロードされる。
【0031】
【実施例】
以下、この発明の一実施例について図面を参照しながら詳細に説明する。
【0032】
図1は、この発明の一実施例によるダウンロード機能を内蔵したデータ駆動型情報処理装置のブロック構成図である。
【0033】
図2は、図1のダウンロード機能によりダウンロードされる複数個のデータ駆動型情報処理装置を含むシステム構成図である。本実施例のデータ駆動型情報処理装置を巡回するデータパケットのフィールド構成は、図5に示されたデータパケットPAと同様なので詳細な説明は省略する。
【0034】
図1において、本実施例によるデータ駆動型情報処理装置1はデータ駆動型の情報処理をする情報処理部2および情報処理部2にオブジェクトデータをデータパケットにしてダウンロードするためのダウンロード部3を含み、さらにリセット信号入力部10、先頭アドレス入力部11およびパケット数入力部12を外部接続する。情報処理部2は、前述した図3のデータ駆動型情報処理装置と同様な構成と機能を有するので、それらに関する詳細な説明は省略する。
【0035】
ダウンロード部3は、カウンタ部4、アドレス生成部5、比較部6、制御部7、ダウンロードすべきデータをデータパケットにして記憶したメモリ8およびラッチ回路9を含み、外部から与えられるメモリ8のアドレス空間を指定するデータに基づいてメモリ8をアクセスし、読出されたデータを情報処理部2にダウンロードするよう構成される。
【0036】
リセット信号入力部10は、外部操作される図示されないリセットボタンを有し、リセットボタンが操作されることに応答して、リセット信号RSを出力する。リセットボタンは、該装置1のハードウェアをリセット(初期化)するために操作される。
【0037】
先頭アドレス入力部11は、たとえば8つの端子I1〜I8を有し、各端子は選択的に接地電位および所定電位のいずれか一方が印加される。各端子に電位が印加されたとき、入力部11からは8ビット幅の先頭アドレス信号ASが出力され、アドレス生成部5に与えられる。信号ASは、メモリ8からデータを読出すための読出開始アドレスを指定するために使用される。この実施例では、信号ASを導出するために端子I1〜I8を用いているが、該装置1に対して信号ASを供給できる機構、たとえば信号ASをソフトウェアで変更できるような機構を設けることも可能である。
【0038】
パケット数入力部12は、たとえば8つの端子i1〜i8を有し、各端子は選択的に接地電位および所定電位のいずれか一方が印加される。各端子に電位が印加されるとき、入力部12からは8ビット幅のパケット数信号PNが出力され、比較部6に与えられる。信号PNは、後述するようにメモリ8の前述の読出開始アドレスから読出されるデータパケットの個数を指定するために用いられる。本実施例では、信号PNを導出するために端子i1〜i8を用いているが、該装置1に対して信号PNを供給できる機構、たとえば信号PNをソフトウェアで変更できるような機構を設けることも可能である。
【0039】
ダウンロード部3を参照し、カウンタ部4はリセット信号RSの入力に応答して、内部に有するカウンタの値を−1に初期化する。カウンタ部4は、初期化されると、応じて1ずつインクリメントしながらそのカウント値をカウント値信号CNTにしてアドレス生成部5および比較部6に出力する。カウンタ部4は、制御部7から後述するストップフラグ信号SPFが入力されると、応じてカウント動作を停止する。このカウント動作の停止は次にリセット信号RSが入力されるまで継続する。
【0040】
アドレス生成部5は、カウント値信号CNTと先頭アドレス信号ASを入力し、指定アドレス信号ADRをメモリ8に出力する。アドレス信号ADRは、たとえばカウント値信号CNTと先頭アドレス信号ASの加算処理により求められるので、信号ADRを用いれば、信号ASで指定されるアドレスを先頭アドレスとしたメモリ8のアドレス空間を指定することができる。
【0041】
仮に、入力部11とアドレス生成部5とを接続する線の幅に制限があり、その線幅を縮小するような場合、たとえば先頭アドレス信号ASのビット幅は8ビットから6ビットに変更される。このような場合、アドレス生成部5は与えられるアドレス信号ASが示すデータを4倍してからカウント値信号CNTが示すカウント値と加算処理することにより、信号ASが8ビットである場合と同様な信号ADRを出力することができる。この場合、信号ASを用いて設定可能なメモリ8アクセスのための先頭アドレスは4つ置きになるが、メモリ8のほぼ全アドレス空間にわたって前述の先頭アドレスを指定することが可能である。
【0042】
比較部6は、カウント値信号CNTおよびパケット数信号PNを入力し、応じて各信号が示す値を大小比較しその比較結果を信号CMPにして制御部7に出力する。たとえば、カウント値信号CNTが示すカウント値がパケット数信号PNが示すパケット数より小さい場合は、比較部6は信号CMPをレベル“1”にして出力する。逆に、カウント値がパケット数以上である場合は、信号CMPをレベル“0”にして出力する。したがって、比較部6はカウンタ部4のリセット信号RS入力後のカウント値が、パケット数入力部12において設定されたパケット数に達しているか否かを逐次判定し、その結果を制御部7に報知している。
【0043】
制御部7は、リセット信号入力部10から与えられるリセット信号RSの入力に応答して、信号CNPの入力が可能な状態に設定される。制御部7は入力される信号CNPのレベルに応答して制御信号CTRLのレベルを設定しラッチ回路9に出力するとともに、ストップフラグ信号SPFをカウンタ部4に出力する。メモリ8は、ワークステーションなどのコンピュータ上で論理検証を経て作成されたデータフロープログラムや定数データなどのオブジェクトデータや、情報処理部2においてデータフロープログラムを実行中に入力するための実行形式のデータが前述のデータパケットにして予め記憶される。メモリ8は、たとえばROM(リードオンリメモリ)やEPROM(紫外線消去型プログラマブルROM)を含んで構成される。メモリ8はアドレス生成部5から与えられる指定アドレス信号ADRによりアドレス指定され、指定アドレスにストアされているデータパケットをダウンロードデータDLDにして逐次ラッチ回路9に出力する。ラッチ回路9はダウンロードデータDLDを入力し、応じて制御信号CTRLに基づいて情報処理部2に出力する。詳細には、制御部7は比較結果信号CMPのレベル“1”である場合、信号CTRLにラッチ回路9の出力動作を許可するような信号を設定するので、回路9は入力されるダウンロードデータDLDを逐次情報処理部2に出力する。一方、比較結果信号CMPがレベル“0”である場合、制御部7は制御信号CTRLにラッチ回路9の出力動作を禁止(不能化)させるような信号を設定するので、応じて回路9は入力されるダウンロードデータDLDを情報処理部2に出力する動作を停止する。また、制御部7は比較結果信号CMPがレベル“0”である場合、前述した信号CTRLのレベル設定と共にストップフラグ信号SPFをカウンタ部4に出力する。
【0044】
情報処理部2は図3を参照して説明したようにデータフロープログラムを実行中であっても、別のプログラムデータや定数データをダウンロード部3からオブジェクトデータのデータパケットPAにしてプログラム記憶部CPSまたは拡張データ記憶部EDSに記憶(ロード)可能なように構成される。さらに、データフロープログラムを実行中であっても、実行パケット(フィールドF2にロード命令ではなく実行命令を含むパケット)も同様にロード可能なように構成される。情報処理部2は、前述のダウンロード部3から与えられるデータパケット形式のダウンロードデータDLDを図3の入力端子INを介して入力する。ダウンロードされたデータパケットPAは入出力制御部QJBを介してプログラム記憶部CPSに与えられる。プログラム記憶部CPSは該入力パケットPAの命令情報を解読し、そこに設定されている命令コードが該記憶部CPSに対するロード命令コードであれば該入力パケットPAの行先情報および命令情報を図6のような形式で逐次記憶する。この入力パケットPAの記憶時、該処理部2においてデータフロープログラムを実行中であれば、実行中のプログラムデータを破壊(上書き)しないように、該入力データパケットPAが記憶される。また、該入力データパケットPAの命令情報にセットされている命令コードが実行パケットを示すというコードであれば、プログラム記憶部CPSは、該入力データパケットPAを入力し、該入力パケットの行先情報に基づくアドレス指定により、図6で説明したようにプログラム記憶部CPSから次位のプログラムデータを読出し、実行する。このように、ダウンロード部2からロードされたダウンロードデータDLDが実行パケットである場合、情報処理部2においては該実行パケット入力に応答所定所定のプログラムデータが即座に実行されるので、該実行パケットは該情報処理部2における割込処理などに利用されることになる。
【0045】
動作において、予め利用者は入力端子I1〜I8を操作して先頭アドレス信号ASを所望のレベルに設定するとともに、端子i1〜i8を操作してパケット数信号PNを所望のレベルに設定するので、メモリ8からダウンロードデータDLDを読出すための読出開始アドレスと、該開始アドレスから読出されるパケット数を所望の値に予め指定することができる。
【0046】
次に、利用者はリセット信号入力部10を操作してリセット信号RSをダウンロード部3に与えるので、応じてダウンロード部3ではメモリ8に記憶されたデータパケットをダウンロードデータDLDにして情報処理部2にダウンロードすることができる。
【0047】
前述のリセット信号RSは、カウンタ部4および制御部7に並行して与えられる。カウンタ部4は信号RSの入力に応答してそのカウント値が−1に初期設定されるとともに、インクリメントを開始し、インクリメントされたカウント値を逐次カウント値信号CNTにしてアドレス生成部5および比較部6に並行して与える。また、制御部7にも信号RSが入力されるので、応じて制御部7は比較部6からの比較結果信号CMPが入力可能な状態に設定される。比較部6は信号CMPをレベル“1”にして出力する。
【0048】
アドレス生成部5はカウンタ部4から逐次与えられるカウント値信号CNTおよび先頭アドレス入力部11から与えられる先頭アドレス信号ASについて加算処理を行ない、指定アドレス信号ADRを生成しメモリ8に出力する。指定アドレス信号ADRはカウンタ部4のインクリメント動作に追従して逐次更新されるので、メモリ8は信号ADRにより信号ASで指定されるアドレスを先頭アドレスとしたアドレス空間が指定される。メモリ8は指定アドレスにストアされたデータパケットを逐次読出しダウンロードデータDLDにしてラッチ回路9に与える。ラッチ回路9はこのとき制御信号CTRLによりその出力動作が許可されているので、入力されるダウンロードデータDLDを逐次情報処理部2にロードする。
【0049】
さて、カウンタ部4のインクリメント動作が進行し、比較部6において比較結果信号CMPがレベル“1”からレベル“0”に設定されると、応じて制御部7は制御信号CTRLの設定レベルを変更するので、ラッチ回路9の出力動作は停止する。これに並行して、制御部7はストップフラグ信号SPFをカウンタ部4に出力するので、カウンタ部4のインクリメント動作もまた停止する。
【0050】
したがって、比較部6において信号CNTと信号PNの比較結果が一致したとき、それ以降次のリセット信号RS入力までカウンタ部4のカウント動作とラッチ回路9の出力動作は不能化され、今回のダウンロードは終了する。
【0051】
このように、利用者は入力部11および12を介して予め所望するレベルの信号ASおよびPNをダウンロード部3に与え、その後リセット信号RSを入力するだけで、以降自動的にメモリ8の所望されるアドレス空間にストアされたデータパケットが、言い換えれば所望個数のデータパケットがダウンロードデータDLDにして逐次情報処理部2にダウンロードされる。
【0052】
なお、本実施例ではリセット信号RSの入力に応答してダウンロードを開始するようにしたが、ダウンロード開始を指示する信号であればリセット信号RSに限定されない。
【0053】
図2には♯0〜♯3で特定される4台のデータ駆動型情報処理装置(プロセッサと呼ぶ)がシャフル結合されたマルチプロセッサシステム構成が示される。このシステムは入力(1)および(2)、出力(1)および(2)の2入力2出力を有する。図1に示されたダウンロード部3を、この中の1台のプロセッサのみが備えれば、他のすべてのプロセッサにダウンロードすることができる。各プロセッサは予め自己を一意に特定するプロセッサ番号を記憶しており、各プロセッサはデータパケットPAが与えられると、まず該パケットPAに格納されたプロセッサ番号PEと、予め記憶されたプロセッサ番号を比較照合することにより、該入力データパケットPAが自己プロセッサ宛であるか否かを判別して処理できる。このようにして、ダウンロードされるデータパケットPAは、それが処理されるべきプロセッサにそれぞれ割り当てられるので、マルチプロセッサシステム中のプロセッサのそれぞれに一斉にダウンロードすることができる。
【0054】
また、図1で説明したダウンロードを、情報処理部2のプログラム実行に並行して行なえば、情報処理部2内部で現時点で演算・操作などの処理対象であるオペランドデータと、その他の複数のオペランドデータセットが混在することになる。したがって、情報処理部2内部で現時点で演算・操作などの処理対象となっているオペランドデータを他と識別して優先的に処理する必要がある。そのためにも、図5のデータパケットPAは複数のオペランドデータセットを相互に、かつ一意に特定するための世代番号GNを格納する。発火制御部FCは入力データパケットPAの世代番号GNに基づき、待合せメモリを優先して使用可能なデータパケットPAを決定しながら発火検出するので、ダウンロードとプログラムの実行が並行したために複数のオペランドデータセットが混在しても、処理の優先順位は保障される。
【0055】
【発明の効果】
以上のようにこの発明によれば、予めダウンロードデータメモリにはダウンロードデータがデータパケットにして記憶され、予めこのメモリからダウンロードデータを読出すための読出先頭アドレスと読出されるパケットの所望個数とを予め指定しておけば、ダウンロード開始の入力を与えるだけで、外部からの指示情報なしにスタンドアローンにダウンロード手段が動作してダウンロードメモリにストアされたデータパケットのうち所望されるアドレス空間にストアされたデータパケットのみを情報処理手段にダウンロードすることができるので、ダウンロード機能を内蔵したデータ駆動型情報処理装置が得られる。
【0056】
また上述の効果により、ダウンロードのためのホストコンピュータやインターフェイスを接続する必要のないデータ駆動型情報処理装置を得ることができるので、データ駆動型情報処理装置が組込まれた機器の小型化と低価格化を大幅に推進することができるという効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例によるダウンロード機能を内蔵したデータ駆動型情報処理装置のブロック構成図である。
【図2】図1のダウンロード機能によりダウンロードされる複数個のデータ駆動型情報処理装置を含むシステム構成図である。
【図3】従来のデータ駆動型情報処理装置のブロック構成図である。
【図4】図3のデータ駆動型情報処理装置に関してプログラムおよびデータをダウンロードまたはデータをアップロードするためのシステム構成の一例を示す図である。
【図5】(a)および(b)は、データ駆動型情報処理装置におけるデータパケットのフィールド構成図である。
【図6】プログラム記憶部における記憶内容のフィールド構成の一部を示す図である。
【図7】発火制御部の待合せメモリにおける記憶内容のフィールド構成の一部を示す図である。
【符号の説明】
1 データ駆動型情報処理装置
2 情報処理部,データ駆動型情報処理装置
3 ダウンロード部
4 カウンタ部
5 アドレス生成部
6 比較部
7 制御部
8 メモリ
9 ラッチ回路
10 リセット信号入力部
11 先頭アドレス入力部
12 パケット数入力部
RS リセット信号
CNT カウント値信号
CMP 比較結果信号
SPF ストッププラグ信号
AS 先頭アドレス信号
PN パケット数信号
ADR 指定アドレス信号
DLD ダウンロードデータ
CTRL 制御信号
なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 少なくとも行先フィールド、命令フィールド、データフィールドおよびデータを相互に識別する識別子からなるデータパケットを用いてデータフロープログラムを実行するデータ駆動型情報処理装置において、
前記データフロープログラムを構成する命令情報および行先情報を含むプログラムデータの組を少なくとも1組以上格納するプログラム領域からなる第1記憶手段と、
待合せオペランドデータまたは前記識別子を含む待合せデータを少なくとも1組以上格納する待合せ領域からなる第2記憶手段と、
前記データパケットを入力し、応じて該入力パケットの行先フィールドの内容に基づいて前記第1記憶手段をアドレス指定し、指定アドレスに対応するプログラム領域に格納されるプログラムデータの組を読出す読出手段と、
前記読出手段により読出された各組に格納される行先情報および命令情報を読出して、前記入力パケットの行先フィールドおよび命令フィールドにそれぞれ格納するとともに、前記入力パケットのデータフィールドの内容を保存して、前記入力パケットを出力するフィールド更新手段と、
前記フィールド更新手段が出力するデータパケットを入力し、そこに格納される命令情報が所定情報である場合には、前記指定アドレスに対応する前記第2記憶手段の待合せ領域に前記待合せオペランドデータが格納されているか否かを判定し、該判定結果に応じて、該待合せオペランドデータを読出し該データパケットのデータフィールドの内容に付加して出力するか、または該データパケットのデータフィールドの内容を前記指定アドレスに対応する前記第2記憶手段の待合せ領域に書込を行ない、他方、前記命令情報が所定情報でない場合には、該データパケットをそのまま出力する待合せ制御手段と、
前記待合せ制御手段が出力するデータパケットを入力し、その命令フィールドの内容に従って、そのデータフィールドの内容に対して所定演算処理を施し、その結果を該データパケットのデータフィールドに格納して出力する演算手段とを含み、さらに前記読出手段は前記入力データパケットの命令フィールドの内容にロード命令が含まれることに応じて、該入力パケットを前記第1記憶手段に記憶する情報処理手段と、
ダウンロード開始の入力に応答して、外部からの指示情報なしにスタンドアローンにダウンロード動作するダウンロード手段とを備えて、
前記ダウンロード手段は、
前記第1記憶手段にダウンロードすべきデータを前記データパケットにして予め記憶するダウンロードデータメモリと、
ダウンロード開始の入力に応答して、前記ダウンロードデータメモリの予め指定された所望の読出開始アドレスからアドレスをカウント開始し逐次出力するアドレスカウンタ手段と、
前記アドレスカウンタ手段が出力するアドレスに基づいて前記ダウンロードデータメモリから読出された前記データパケットを入力し、応じて前記情報処理手段に逐次出力するパケット出力手段と、
前記アドレスカウンタ手段が出力するアドレスが、前記ダウンロードデータメモリの前記読出開始アドレスから予め指定された所望個数のデータパケットを読出完了するためのアドレスに達したことに応答して、前記アドレスカウンタ手段のカウント動作および前記パケット出力手段のパケット出力動作を停止させる制御手段とを有する、データ駆動型情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23842692A JP3686092B2 (ja) | 1992-09-07 | 1992-09-07 | データ駆動型情報処理装置 |
US08/789,691 US5696920A (en) | 1992-09-07 | 1997-01-27 | Stand-alone data driven type information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23842692A JP3686092B2 (ja) | 1992-09-07 | 1992-09-07 | データ駆動型情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0689351A JPH0689351A (ja) | 1994-03-29 |
JP3686092B2 true JP3686092B2 (ja) | 2005-08-24 |
Family
ID=17030038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23842692A Expired - Fee Related JP3686092B2 (ja) | 1992-09-07 | 1992-09-07 | データ駆動型情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3686092B2 (ja) |
-
1992
- 1992-09-07 JP JP23842692A patent/JP3686092B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0689351A (ja) | 1994-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2772604B2 (ja) | データ処理システム | |
US5765025A (en) | Digital signal processor with on board program having arithmetic instructions and direct memory access instructions for controlling direct memory access thereof | |
KR100782594B1 (ko) | 데이터 처리 기능을 구비한 메모리 장치 | |
JPH08263282A (ja) | Romプログラム処理装置のための分岐制御システム | |
JPH0415491B2 (ja) | ||
JP3686092B2 (ja) | データ駆動型情報処理装置 | |
JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
US5696920A (en) | Stand-alone data driven type information processor | |
JP3696626B2 (ja) | データ駆動型情報処理装置 | |
JPS62249231A (ja) | マイクロプログラム制御処理方式 | |
JP3696625B2 (ja) | データ駆動型情報処理装置 | |
JP3182906B2 (ja) | マイクロコンピュータ | |
JPH0436834A (ja) | ワンチップマイクロコンピュータ | |
JP3541863B2 (ja) | 中央演算処理装置 | |
JP3127737B2 (ja) | ディジタル信号処理装置 | |
JPH06242944A (ja) | コマンド実行回路 | |
JPH05342094A (ja) | コンピュータ装置 | |
JPH04276838A (ja) | メモリ内蔵cpu装置 | |
JP2858517B2 (ja) | コンピュータシステム及び同システムにおいてアドレス指定可能な拡張された記憶装置を与える方法 | |
JPH0660205A (ja) | データ駆動型情報処理装置 | |
JP2001075798A (ja) | 情報処理装置 | |
JP2004151915A (ja) | データ処理装置 | |
JPH08115214A (ja) | ディジタル信号処理装置 | |
JPH0689348A (ja) | シングルチップ・マイクロコンピュータ | |
JPS63123137A (ja) | アドレス一致信号発生方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050602 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |